JPH098005A - Semiconductor processing device - Google Patents

Semiconductor processing device

Info

Publication number
JPH098005A
JPH098005A JP15594795A JP15594795A JPH098005A JP H098005 A JPH098005 A JP H098005A JP 15594795 A JP15594795 A JP 15594795A JP 15594795 A JP15594795 A JP 15594795A JP H098005 A JPH098005 A JP H098005A
Authority
JP
Japan
Prior art keywords
reaction chamber
wall
wafer
semiconductor processing
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15594795A
Other languages
Japanese (ja)
Inventor
Junko Matsumoto
順子 松本
Hajime Kimura
肇 木村
Kenichiro Shiozawa
謙一郎 塩澤
Akiyoshi Teratani
昭美 寺谷
Kenji Kawai
健治 川井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP15594795A priority Critical patent/JPH098005A/en
Publication of JPH098005A publication Critical patent/JPH098005A/en
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE: To obtain a semiconductor processing device that can prevent the adhesion of foreign materials on a wafer and can remove the foreign materials from the wafer without damaging a pattern on it. CONSTITUTION: The material of the inner walls 4a of a reaction chamber, in which the etching of a wafer 1 is performed, is silicon (Si). When the inner walls are etched, the foreign materials, that contain impurities as SUS, are not produced and the yield of semiconductor devices formed on the wafer is improved.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体処理装置に関し、
特に放電による反応生成物に起因する異物がウエハ上へ
付着することを低減する半導体処理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor processing apparatus,
In particular, the present invention relates to a semiconductor processing apparatus that reduces foreign matter caused by a reaction product due to discharge from adhering onto a wafer.

【0002】[0002]

【従来の技術】従来より、半導体処理装置において、放
電による反応生成物に起因する異物(パーティクル)が
ウエハ上に付着することが問題となっている。その問題
を図8に示す半導体処理装置(プラズマ反応処理装置)
の一具体例を用いて詳細に説明する。図8中の1はウエ
ハ、2は下部電極、3は排気口、4は内壁、5は高周波
電源、6はガス導入口である。
2. Description of the Related Art Conventionally, in a semiconductor processing apparatus, it has been a problem that foreign matter (particles) resulting from a reaction product due to discharge adheres to a wafer. A semiconductor processing apparatus (plasma reaction processing apparatus) whose problem is shown in FIG.
This will be described in detail using a specific example. In FIG. 8, 1 is a wafer, 2 is a lower electrode, 3 is an exhaust port, 4 is an inner wall, 5 is a high frequency power source, and 6 is a gas inlet.

【0003】図8に示すプラズマ反応装置が動作してウ
エハ1をエッチング処理している際、放電が繰り返され
るうちに内壁4に、上述の異物が堆積して、デポジショ
ン膜が形成される。このデポジション膜は必ずしも強固
ではないため、剥がれてウエハ1上に付着する。また、
内壁4自体も処理中にエッチングされ、内壁4の材質
(SUS等)に起因する異物も生成され、ウエハ1上に
付着する。
When the plasma reactor shown in FIG. 8 is operating to etch the wafer 1, the above-mentioned foreign substances are deposited on the inner wall 4 while the discharge is repeated to form a deposition film. Since this deposition film is not necessarily strong, it peels off and adheres to the wafer 1. Also,
The inner wall 4 itself is also etched during the processing, and foreign matter due to the material (SUS or the like) of the inner wall 4 is also generated and adheres onto the wafer 1.

【0004】以上のデポジション膜を除去する方法とし
て、ガス導入口6よりN2 を導入し排気口3より排気す
ることを繰り返すサイクルパージ法(回分パージ法)、
あるいは反応室のウェットクリーニング法等の方法がと
られている。
As a method for removing the above deposition film, a cycle purge method (batch purge method) in which N 2 is introduced from the gas introduction port 6 and exhausted from the exhaust port 3 is repeated,
Alternatively, a method such as a wet cleaning method for the reaction chamber is adopted.

【0005】次に、図9は従来のウエハ1上の異物を除
去する方法を示す図である。図9中の7はブラシ、8は
洗浄液噴射口、9は洗浄液、11はウエハステージ、1
3は異物である。図9に示すように、ウエハ1上の異物
13を洗浄液噴射口8から洗浄液9をウエハ1上に散布
して除去したり、ブラシ7でこすり取る等のようにウエ
ハ1上に接触する状態で除去していた。
Next, FIG. 9 is a diagram showing a conventional method for removing foreign matter on the wafer 1. In FIG. 9, 7 is a brush, 8 is a cleaning liquid injection port, 9 is a cleaning liquid, 11 is a wafer stage, 1
3 is a foreign substance. As shown in FIG. 9, the foreign matter 13 on the wafer 1 is sprayed from the cleaning solution injection port 8 to remove the cleaning solution 9 on the wafer 1 or is removed by contact with the wafer 1 such as scrubbing with a brush 7. Had been removed.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上述の
サイクルパージ法やウェットクリーニング法等の方法
は、タイムロスが大きく、または効果が上がらないとい
う問題点があった。また、ウエハ1上に接触する状態で
除去すると、ウエハ1上のパターンを傷つける問題点が
ある。
However, the above-mentioned methods such as the cycle purge method and the wet cleaning method have a problem that the time loss is large or the effect is not improved. Further, if it is removed while being in contact with the wafer 1, there is a problem that the pattern on the wafer 1 is damaged.

【0007】本発明は、このような問題点を解決するた
めになされたものであり、ウエハ上への異物の付着の防
止したり、ウエハ上のパターンを傷つけることなく異物
を除去できる半導体処理装置を得ることを目的とする。
The present invention has been made in order to solve such a problem, and it is a semiconductor processing apparatus capable of preventing foreign matter from adhering to a wafer and removing foreign matter without damaging a pattern on the wafer. Aim to get.

【0008】[0008]

【課題を解決するための手段】本発明の請求項1に係る
課題解決手段は、材質がシリコンからなる反応室の内壁
を備える。
[Means for Solving the Problems] The problem solving means according to claim 1 of the present invention comprises an inner wall of a reaction chamber made of silicon.

【0009】本発明の請求項2に係る課題解決手段は、
電子を放電する陰極体と、前記陰極体に対して陽極とな
る反応室の内壁とを備え、前記電子が帯電した前記反応
室内の異物を前記内壁に付着させることを特徴とする。
[0009] The means for solving the problem according to claim 2 of the present invention is:
A cathode body for discharging electrons and an inner wall of a reaction chamber serving as an anode for the cathode body are provided, and foreign matter in the reaction chamber charged with the electrons is attached to the inner wall.

【0010】本発明の請求項3に係る課題解決手段は、
反応室の内壁に超音波振動を与える超音波発生手段と、
前記超音波振動を与えながら、前記反応室の内壁を加熱
する加熱手段とを備える。
The problem solving means according to claim 3 of the present invention is
Ultrasonic wave generating means for applying ultrasonic vibration to the inner wall of the reaction chamber,
Heating means for heating the inner wall of the reaction chamber while applying the ultrasonic vibration.

【0011】本発明の請求項4に係る課題解決手段は、
プラズマ生成室と反応室とを分離したり、接続したりす
る遮蔽板と、前記プラズマ生成室内に不活性ガスを導入
する不活性ガス導入手段と、前記プラズマ生成室内のガ
スを排気するプラズマ生成室排気口とを備える。
The problem solving means according to claim 4 of the present invention is
A shield plate that separates or connects the plasma generation chamber and the reaction chamber, an inert gas introduction unit that introduces an inert gas into the plasma generation chamber, and a plasma generation chamber that exhausts the gas in the plasma generation chamber. And an exhaust port.

【0012】本発明の請求項5に係る課題解決手段は、
反応室内を加圧して前記反応室の内壁に緩やかに付着し
ている異物を固着させる加圧手段を備える。
The problem solving means according to claim 5 of the present invention is
A pressurizing means is provided to pressurize the reaction chamber to fix foreign substances that are gently attached to the inner wall of the reaction chamber.

【0013】本発明の請求項6に係る課題解決手段は、
ウエハを回転軸に対して外側に向けて設置し、前記回転
軸を中心として回転するウエハステージを備え、前記回
転により生じる遠心力により前記ウエハ上に付着してい
る異物を除去することを特徴とする。
[0013] The problem solving means according to claim 6 of the present invention comprises:
A wafer stage is provided so as to be oriented outward with respect to a rotation axis, and a wafer stage that rotates about the rotation axis is provided, and foreign matter adhering to the wafer is removed by a centrifugal force generated by the rotation. To do.

【0014】[0014]

【作用】本発明請求項1記載に係る半導体処理装置で
は、内壁がエッチングされても、SUS等の不純物を含
む異物が発生しない。
In the semiconductor processing apparatus according to the first aspect of the present invention, foreign matter containing impurities such as SUS does not occur even if the inner wall is etched.

【0015】本発明請求項2記載に係る半導体処理装置
では、反応室内で陰極体が電子を放電することで、浮遊
している異物に電子が帯電する。帯電した異物は陽極で
ある反応室の内壁に移動し、内壁に吸着する。
In the semiconductor processing apparatus according to the second aspect of the present invention, the floating foreign matter is charged with electrons by the cathode body discharging electrons in the reaction chamber. The charged foreign matter moves to the inner wall of the reaction chamber, which is the anode, and is adsorbed to the inner wall.

【0016】本発明請求項3記載に係る半導体処理装置
では、内壁を加熱しながら内壁に超音波振動をかける。
すると、内壁に付着しているデポジション膜が離脱す
る。
In the semiconductor processing apparatus according to the third aspect of the present invention, ultrasonic vibration is applied to the inner wall while heating the inner wall.
Then, the deposition film attached to the inner wall is detached.

【0017】本発明請求項4記載に係る半導体処理装置
では、遮蔽板によりプラズマ生成室と反応室とを分離し
ておくと、プラズマ生成室内の異物が反応室内に進入し
ない。反応室とプラズマ生成室とを分離した状態で、プ
ラズマ生成室に不活性ガスを導入し、プラズマ生成室排
気口より排気する。この時、異物も排気される。
In the semiconductor processing apparatus according to the fourth aspect of the present invention, when the plasma generation chamber and the reaction chamber are separated by the shield plate, foreign matter in the plasma generation chamber does not enter the reaction chamber. With the reaction chamber and the plasma generation chamber separated, an inert gas is introduced into the plasma generation chamber and exhausted from the plasma generation chamber exhaust port. At this time, foreign matter is also exhausted.

【0018】本発明請求項5記載に係る半導体処理装置
では、反応室内の圧力を加圧すると、反応室の内壁に緩
やかに付着していた異物が圧力を受け、内壁に強固に固
着する。
In the semiconductor processing apparatus according to the fifth aspect of the present invention, when the pressure in the reaction chamber is increased, the foreign substances that are gently attached to the inner wall of the reaction chamber receive the pressure and firmly adhere to the inner wall.

【0019】本発明請求項6記載に係る半導体処理装置
では、ウエハステージを回転させると、ウエハ上に付着
していた異物は遠心力により離脱する。
In the semiconductor processing apparatus according to the sixth aspect of the present invention, when the wafer stage is rotated, the foreign matter adhering to the wafer is separated by the centrifugal force.

【0020】[0020]

【実施例】【Example】

{第1の実施例}第1の実施例について説明する。図1
は本発明の第1の実施例における半導体処理装置(例え
ばプラズマ反応処理装置)を示す概略断面図である。図
1中の4aは材質がシリコン(Si)である反応室の内
壁、その他の各符号は図8中の各符号に対応している。
{First Embodiment} A first embodiment will be described. FIG.
FIG. 3 is a schematic cross-sectional view showing a semiconductor processing apparatus (for example, plasma reaction processing apparatus) according to the first embodiment of the present invention. Reference numeral 4a in FIG. 1 corresponds to the inner wall of the reaction chamber made of silicon (Si), and other reference numerals correspond to the reference numerals in FIG.

【0021】図1に示すように、反応室の内壁4aの材
質をシリコンにすることで、従来の技術で説明したよう
に、図8に示す内壁4の材質(SUS等)に起因するS
US成分を含有する異物の生成を防止することが可能と
なる。
As shown in FIG. 1, by using silicon as the material of the inner wall 4a of the reaction chamber, as described in the prior art, S caused by the material (SUS etc.) of the inner wall 4 shown in FIG.
It is possible to prevent the generation of foreign matter containing the US component.

【0022】内壁4aの材質をシリコンコーティングす
る方法として、ポリシリコン膜を成膜させるとよい。そ
の成膜の際の反応式は、 SiH4 →Si+2H2 (熱分解) SiCl4 +2H2 →Si+4HCl(還元) である。
As a method of coating the material of the inner wall 4a with silicon, a polysilicon film may be formed. The reaction formula during the film formation is SiH 4 → Si + 2H 2 (pyrolysis) SiCl 4 + 2H 2 → Si + 4HCl (reduction).

【0023】本実施例の効果は、反応室の内壁4aの材
質をシリコンにすることで、異物の生成を防止して、ウ
エハ1に形成される半導体装置における歩留りが向上す
ることである。
The effect of this embodiment is that the inner wall 4a of the reaction chamber is made of silicon to prevent the generation of foreign matters and improve the yield in the semiconductor device formed on the wafer 1.

【0024】尚、反応室の内壁4a以外にも、プラズマ
にさらされる部分の材質をシリコンで構成すればよく、
例えば排気口3の部分の材質もシリコンで構成すれば更
に上述の効果が上がる。
In addition to the inner wall 4a of the reaction chamber, the material of the portion exposed to plasma may be silicon.
For example, if the material of the exhaust port 3 is also made of silicon, the above effect is further enhanced.

【0025】{第2の実施例}次に、第2の実施例につ
いて説明する。図2は本発明の第2の実施例における半
導体処理装置(例えばプラズマ反応処理装置)を示す概
略断面図である。図2中の12は放電陰極線、13は浮
遊している異物、14は電子、15は高圧の負電圧、そ
の他の各符号は図8中の各符号に対応している。
{Second Embodiment} Next, a second embodiment will be described. FIG. 2 is a schematic sectional view showing a semiconductor processing apparatus (for example, plasma reaction processing apparatus) according to the second embodiment of the present invention. In FIG. 2, 12 is a discharge cathode line, 13 is a floating foreign substance, 14 is an electron, 15 is a high voltage negative voltage, and other symbols correspond to the symbols in FIG.

【0026】図2に示すように、反応室内に放電陰極線
12を備え、これに高電圧15を接続して電子14を放
電することで、浮遊している異物13を負に帯電させ
る。帯電した異物13は陽極側(接地された反応室の内
壁4)に移動し、内壁4に吸着する。これにより、反応
室内で異物13が浮遊することを抑制し、ウエハ1上へ
の付着を防止する。
As shown in FIG. 2, a discharge cathode line 12 is provided in the reaction chamber, and a high voltage 15 is connected thereto to discharge electrons 14, thereby negatively charging the floating foreign matter 13. The charged foreign matter 13 moves to the anode side (grounded inner wall 4 of the reaction chamber) and is adsorbed to the inner wall 4. This suppresses the foreign matter 13 from floating in the reaction chamber and prevents the foreign matter 13 from adhering to the wafer 1.

【0027】本実施例の効果は、反応室内で異物13が
浮遊することを抑制することで、異物13がウエハ1上
に付着することを防止して、ウエハ1に形成される半導
体装置における歩留りが向上することである。
The effect of this embodiment is to prevent the foreign matter 13 from floating in the reaction chamber, thereby preventing the foreign matter 13 from adhering to the wafer 1, and thus yielding the semiconductor devices formed on the wafer 1. Is to be improved.

【0028】また、反応室の内壁4に吸着した異物13
の堆積物はドライあるいはウェットクリーニングで効率
よく除去することが望ましい。
The foreign matter 13 adsorbed on the inner wall 4 of the reaction chamber
It is desirable to efficiently remove the deposits by dry or wet cleaning.

【0029】{第3の実施例}次に、第3の実施例につ
いて説明する。図3は本発明の第3の実施例における半
導体処理装置(例えばプラズマエッチング装置)を示す
概略断面図である。図3中の17は水路、18は超音波
発振器、19はヒータ、20は水導入口、21は水排出
口、その他の各符号は図8中の各符号に対応している。
{Third Embodiment} Next, a third embodiment will be described. FIG. 3 is a schematic sectional view showing a semiconductor processing apparatus (for example, plasma etching apparatus) according to the third embodiment of the present invention. In FIG. 3, 17 is a water channel, 18 is an ultrasonic oscillator, 19 is a heater, 20 is a water inlet, 21 is a water outlet, and other reference numerals correspond to the reference numerals in FIG.

【0030】図3に示す半導体処理装置は、超音波発振
器18を水路17に超音波振動を与えられるように備
え、ヒータ19を内壁4を加熱できるように備え、水路
17を反応室の内壁外に接触するように備えている。水
路17内には水が満たされている。
The semiconductor processing apparatus shown in FIG. 3 is provided with an ultrasonic oscillator 18 for applying ultrasonic vibration to the water channel 17, a heater 19 for heating the inner wall 4, and the water channel 17 outside the inner wall of the reaction chamber. Be prepared to contact. The waterway 17 is filled with water.

【0031】次に動作を説明する。エッチング終了後、
反応室の内壁4に付着したデポジション膜を効果的に除
去するために、反応室の内壁4に超音波発振器18によ
り水路17を介して超音波振動をかける。これにより、
デポジション膜の離脱を行う。さらに内壁4からデポジ
ションの離脱を促進するために内壁を50〜100℃に
加熱しながら行う。このとき、離脱したデポジションを
排気口3より排出するため、真空引きを行う。
Next, the operation will be described. After etching,
In order to effectively remove the deposition film attached to the inner wall 4 of the reaction chamber, ultrasonic vibration is applied to the inner wall 4 of the reaction chamber by the ultrasonic oscillator 18 via the water passage 17. This allows
Detach the deposition film. Further, in order to promote the separation of the deposition from the inner wall 4, the inner wall is heated to 50 to 100 ° C. At this time, since the separated deposition is discharged from the exhaust port 3, vacuuming is performed.

【0032】本実施例の効果は、反応室の内壁4に付着
したデポジション膜を容易に除去できることである。
The effect of this embodiment is that the deposition film attached to the inner wall 4 of the reaction chamber can be easily removed.

【0033】{第4の実施例}次に、第4の実施例につ
いて説明する。図10は従来の半導体処理装置の一具体
例を示す。図10中の1はウエハ、2は下部電極、13
は異物、22はコイル、23はマイクロ波導入管、29
はプラズマ生成室及び反応室内のガスを排気する反応室
排気口である。また、プラズマ生成室及び反応室内にエ
ッチングプロセスガスを導入するガス導入口(図示しな
い)が設けられている。
{Fourth Embodiment} Next, a fourth embodiment will be described. FIG. 10 shows a specific example of a conventional semiconductor processing apparatus. In FIG. 10, 1 is a wafer, 2 is a lower electrode, and 13
Is a foreign substance, 22 is a coil, 23 is a microwave introduction tube, 29
Is a reaction chamber exhaust port for exhausting gas in the plasma generation chamber and the reaction chamber. Further, a gas inlet (not shown) for introducing the etching process gas is provided in the plasma generation chamber and the reaction chamber.

【0034】図10に示す半導体処理装置では、コイル
22とマイクロ波導入管23を有するプラズマ生成室内
においてプラズマ発生中にプラズマ化したエッチングプ
ロセスガスどうし、またはエッチングプロセスガスと内
壁との反応によって、プラズマ生成室中に帯電した異物
13が生成される。プラズマが発生している間は、プラ
ズマ生成室とウエハ1を有する下部電極2との間に電界
が生ずるため、電荷を有する異物13は、プラズマ生成
室の下にある反応室内へ進入することはないが、ウエハ
1の処理が終了すると、プラズマの生成を終了するた
め、電界が消えて、プラズマ生成室内の異物13が反応
室内へ進入し、ウエハ1上に付着していた。
In the semiconductor processing apparatus shown in FIG. 10, the plasma is generated by the etching process gases that are turned into plasma during plasma generation in the plasma generation chamber having the coil 22 and the microwave introduction tube 23 or by the reaction between the etching process gas and the inner wall. The charged foreign matter 13 is generated in the generation chamber. While the plasma is being generated, an electric field is generated between the plasma generation chamber and the lower electrode 2 having the wafer 1, so that the charged foreign matter 13 does not enter the reaction chamber below the plasma generation chamber. However, when the processing of the wafer 1 is completed, the generation of plasma is completed, the electric field disappears, and the foreign matter 13 in the plasma generation chamber enters the reaction chamber and adheres onto the wafer 1.

【0035】図4は本発明の第4の実施例における半導
体処理装置(例えばプラズマ反応処理装置)を示す概略
断面図である。図4中の25は遮蔽板、26はN2 等の
不活性ガスをプラズマ生成室内に導入するための不活性
ガス導入口、27はプラズマ生成室内のガスを排気する
プラズマ生成室排気口、28は遮蔽板格納部、その他の
各符号は図10中の各符号に対応している。また、プラ
ズマ生成室及び反応室内にエッチングプロセスガスを導
入するガス導入口(図示しない)が設けられている。
FIG. 4 is a schematic sectional view showing a semiconductor processing apparatus (for example, plasma reaction processing apparatus) according to the fourth embodiment of the present invention. In FIG. 4, 25 is a shield plate, 26 is an inert gas inlet for introducing an inert gas such as N 2 into the plasma generation chamber, 27 is a plasma generation chamber exhaust port for exhausting gas in the plasma generation chamber, 28 Is a shield plate storage unit, and other reference numerals correspond to the reference numerals in FIG. Further, a gas inlet (not shown) for introducing the etching process gas is provided in the plasma generation chamber and the reaction chamber.

【0036】図4に示すようにプラズマ生成室と反応室
との間にそれらを分離したり接続したりする遮蔽板25
を設ける。この遮蔽板25はプラズマ生成室と反応室と
を完全に分離することが可能であり、反応室排気口29
から反応室内のガスを排出して反応室内を真空状態にで
き、その状態でプラズマ生成室内を大気パージすること
が可能である。また、プラズマ生成室と反応室を接続す
る場合に、遮蔽板25を格納するために遮蔽板格納部2
8を設ける。
As shown in FIG. 4, a shield plate 25 for separating and connecting the plasma generating chamber and the reaction chamber to each other.
Is provided. The shield plate 25 can completely separate the plasma generation chamber and the reaction chamber, and the reaction chamber exhaust port 29
Therefore, the gas in the reaction chamber can be discharged to bring the reaction chamber into a vacuum state, and in that state, the inside of the plasma generation chamber can be purged to the atmosphere. Further, when the plasma generation chamber and the reaction chamber are connected to each other, the shield plate storage unit 2 is provided to store the shield plate 25.
8 is provided.

【0037】次に動作を説明する。ウエハ1の処理中は
遮蔽板25を遮蔽板格納部28内に格納しておく。ウエ
ハ1の処理が終了した後、遮蔽板25によりプラズマ生
成室と反応室とを分離する。その後、プラズマの生成を
終了する。
Next, the operation will be described. The shielding plate 25 is stored in the shielding plate storage unit 28 during the processing of the wafer 1. After the processing of the wafer 1 is completed, the shield plate 25 separates the plasma generation chamber and the reaction chamber. After that, the generation of plasma ends.

【0038】上記遮蔽板25の材質は、例えばテフロン
等のようにプラズマにさらされても反応性に乏しく、劣
化しにくい物質であることが望ましい。
It is desirable that the material of the shielding plate 25 is a substance such as Teflon which has poor reactivity and is not easily deteriorated even when exposed to plasma.

【0039】また、この遮蔽板25を異物13と同極に
帯電させておけば、異物13の遮蔽板25への付着が防
止できる。
If the shielding plate 25 is charged to the same polarity as the foreign matter 13, the foreign matter 13 can be prevented from adhering to the shielding plate 25.

【0040】また、プラズマ生成室内の異物13をさら
に効果的に取り除くために、図4に示すように、プラズ
マ生成室に不活性ガス導入口26と、プラズマ生成室排
気口27とを設ける。不活性ガス導入口26からは不活
性ガス導入手段(図示せず)によりN2 等の不活性ガス
が導入される。
Further, in order to more effectively remove the foreign matter 13 in the plasma generation chamber, an inert gas inlet port 26 and a plasma generation chamber exhaust port 27 are provided in the plasma generation chamber, as shown in FIG. An inert gas such as N 2 is introduced from the inert gas introduction port 26 by an inert gas introduction means (not shown).

【0041】遮蔽板25によって、反応室とプラズマ生
成室とを分離し、反応室排気口29からガスを排出して
反応室を真空状態にし、その状態を保ったまま不活性ガ
ス導入口からN2 等の不活性ガスを導入し、プラズマ生
成室排気口27より排気する。この時、同時に異物13
も排気される。この作用を効率的に行うためには、この
導入・排気を繰り返すサイクルパージ法を用いるのが望
ましい。
The shielding plate 25 separates the reaction chamber from the plasma generation chamber, discharges gas from the reaction chamber exhaust port 29 to bring the reaction chamber into a vacuum state, and while maintaining this state, N gas is passed through the inert gas inlet port. An inert gas such as 2 is introduced and exhausted from the plasma generation chamber exhaust port 27. At the same time, the foreign matter 13
Is also exhausted. In order to efficiently perform this action, it is desirable to use the cycle purge method in which the introduction and exhaust are repeated.

【0042】本実施例の効果は、プラズマの生成の終了
前に、遮蔽板25によって反応室とプラズマ生成室とを
分離することにより、ウエハ1上または反応室の内壁へ
の異物13の付着を防止し、ウエハ1に形成される半導
体装置における歩留りが向上することである。
The effect of this embodiment is that by separating the reaction chamber and the plasma generation chamber by the shield plate 25 before the plasma generation is completed, the foreign matter 13 is prevented from adhering to the wafer 1 or the inner wall of the reaction chamber. And to improve the yield in the semiconductor device formed on the wafer 1.

【0043】{第5の実施例}次に、第5の実施例につ
いて説明する。図5は本発明の第5の実施例における半
導体処理装置(例えばECRエッチング装置)を示す概
略断面図である。図5中の30は反応室(本実施例にお
いて反応室はプラズマ生成室も含む)の圧力を加圧する
高圧ポンプ、その他の各符号は図10中の各符号に対応
している。また、プラズマ生成室及び反応室内のガスを
排気する反応室排気口(図示しない)、プラズマ生成室
及び反応室内にエッチングプロセスガスを導入するガス
導入口(図示しない)が設けられている。
{Fifth Embodiment} Next, a fifth embodiment will be described. FIG. 5 is a schematic sectional view showing a semiconductor processing apparatus (for example, an ECR etching apparatus) according to the fifth embodiment of the present invention. Reference numeral 30 in FIG. 5 is a high-pressure pump that pressurizes the pressure of the reaction chamber (in the present embodiment, the reaction chamber also includes the plasma generation chamber), and other reference numerals correspond to the reference numerals in FIG. Further, a reaction chamber exhaust port (not shown) for exhausting gas in the plasma generation chamber and the reaction chamber, and a gas introduction port (not shown) for introducing etching process gas into the plasma generation chamber and the reaction chamber are provided.

【0044】次に動作を説明する。ウエハに対するエッ
チング処理が終了し、ウエハを搬出した後、エッチング
処理中に用いられた反応室内のガスと同じ種類のガスを
高圧ポンプ30によって反応室内に導入し、反応室内の
圧力が数百気圧になるまで導入し続ける。その結果、エ
ッチング処理直後は反応室の内壁に緩やかに付着してい
た異物がガスによる圧力を受け、内壁に強固に付着す
る。
Next, the operation will be described. After the etching process on the wafer is completed and the wafer is unloaded, a gas of the same type as the gas in the reaction chamber used during the etching process is introduced into the reaction chamber by the high-pressure pump 30, and the pressure in the reaction chamber becomes several hundred atmospheric pressure. Continue to introduce until. As a result, immediately after the etching process, the foreign matter that was gently attached to the inner wall of the reaction chamber is subjected to the pressure of the gas and is firmly attached to the inner wall.

【0045】本実施例の効果は、高圧ポンプによって、
異物を反応室の内壁に強固に付着させることで、反応室
内に異物が舞うことを防止し、その後、ウエハに対する
エッチング処理を行う際に、ウエハ上への異物の付着を
防止し、ウエハに形成される半導体装置における歩留り
が向上することである。
The effects of this embodiment are as follows:
By firmly adhering the foreign matter to the inner wall of the reaction chamber, the foreign matter is prevented from flying into the reaction chamber, and when the etching process is performed on the wafer thereafter, the foreign matter is prevented from adhering to the wafer and formed on the wafer. That is, the yield of the semiconductor device is improved.

【0046】{第6の実施例}次に、第6の実施例につ
いて説明する。図6は本発明の第6の実施例における半
導体処理装置(例えばプラズマ反応処理装置)を示す概
略断面図である。図6中の1a、1bはウエハ、13は
異物、31は下部電極、32a、32bはステージ、そ
の他の各符号は図8中の各符号に対応している。また、
図7は図6に示す半導体処理装置の動作を示した図であ
る。図7中の各符号は、図6中の各符号に対応してい
る。
{Sixth Embodiment} Next, a sixth embodiment will be described. FIG. 6 is a schematic sectional view showing a semiconductor processing apparatus (for example, plasma reaction processing apparatus) according to the sixth embodiment of the present invention. 6, 1a and 1b are wafers, 13 is a foreign substance, 31 is a lower electrode, 32a and 32b are stages, and other reference numerals correspond to the reference numerals in FIG. Also,
FIG. 7 is a diagram showing the operation of the semiconductor processing apparatus shown in FIG. Each code in FIG. 7 corresponds to each code in FIG.

【0047】図7に示すように、下部電極31は回転式
になっている。また、下部電極31はステージ32a、
32bを備えており、図7に示すように、ステージ32
a、32bは回転軸に対して外側かつ反応室の下方に向
いた状態にすることができ、回転中も常にその状態が保
持できるように固定できる。ステージ32a、32b上
にはそれぞれウエハ1a、1bがクランプまたは静電チ
ャックにより吸着固定されている。また、下部電極3
1、ステージ32a、32bよりウエハステージを構成
する。
As shown in FIG. 7, the lower electrode 31 is of a rotary type. Further, the lower electrode 31 is a stage 32a,
32b, and as shown in FIG.
The a and 32b can be placed in a state of facing the outer side of the rotation shaft and downward of the reaction chamber, and can be fixed so that the state can be maintained during rotation. The wafers 1a and 1b are fixed on the stages 32a and 32b by a clamp or an electrostatic chuck, respectively. Also, the lower electrode 3
1. A wafer stage is composed of the stages 32a and 32b.

【0048】次に動作を説明する。まず、ウエハ1a、
1bに対してエッチングや成膜等の処理を行う前に、図
6に示すようにウエハ1a、1bに異物13が付着して
いる場合がある。このため、図7に示すように、ステー
ジ32a、32bを傾け、下部電極31を回転させる。
すると、異物13は遠心力により、ウエハ1a、1bか
ら反応室の下方向に離脱する。離脱した異物13は排気
口3から排出されるため、異物13は反応室の上方向に
離脱することもなく、反応室内に舞い上がることもな
い。
Next, the operation will be described. First, the wafer 1a,
Before performing processing such as etching or film formation on 1b, foreign matter 13 may be attached to wafers 1a and 1b as shown in FIG. Therefore, as shown in FIG. 7, the stages 32a and 32b are tilted and the lower electrode 31 is rotated.
Then, the foreign matter 13 is detached downward from the wafers 1a and 1b by the centrifugal force. Since the separated foreign matter 13 is discharged from the exhaust port 3, the foreign matter 13 does not separate upward in the reaction chamber and does not fly up into the reaction chamber.

【0049】また、エッチングや成膜等の処理を行った
後も、上記の動作を行ってもよい。
The above operation may be carried out even after the processing such as etching and film formation.

【0050】本実施例の効果は、図9に示すブラシ7で
除去する場合と異なり、遠心力によって、非接触状態で
ウエハ上の異物13を除去するため、ウエハ1上のパタ
ーンを傷つけずに異物13を効果的に除去できることで
ある。
The effect of this embodiment is different from the case of removing with the brush 7 shown in FIG. 9, because the foreign matter 13 on the wafer is removed by the centrifugal force in a non-contact state, so that the pattern on the wafer 1 is not damaged. That is, the foreign matter 13 can be effectively removed.

【0051】[0051]

【発明の効果】本発明請求項1によると、反応室の内壁
の材質をシリコンより構成することで、不純物を含む異
物の発生を防止して、ウエハに形成される半導体装置に
おける歩留りが向上するという効果を奏す。
According to the first aspect of the present invention, by forming the material of the inner wall of the reaction chamber from silicon, the generation of foreign substances containing impurities is prevented, and the yield in the semiconductor device formed on the wafer is improved. Has the effect.

【0052】本発明請求項2によると、反応室内で異物
が浮遊することを抑制することで、異物の発生を防止し
て、ウエハに形成される半導体装置における歩留りが向
上するという効果を奏す。
According to the second aspect of the present invention, by suppressing the floating of the foreign matter in the reaction chamber, it is possible to prevent the generation of the foreign matter and to improve the yield in the semiconductor device formed on the wafer.

【0053】本発明請求項3によると、反応室の内壁で
付着したデポジション膜を容易に除去できるという効果
を奏す。
According to claim 3 of the present invention, it is possible to easily remove the deposition film attached to the inner wall of the reaction chamber.

【0054】本発明請求項4によると、遮蔽板によって
反応室とプラズマ生成室とを分離することにより、ウエ
ハ上または反応室の内壁への異物の付着を防止し、プラ
ズマ生成室内の異物を容易に排気でき、ウエハに形成さ
れる半導体装置における歩留りが向上するという効果を
奏す。
According to the fourth aspect of the present invention, by separating the reaction chamber and the plasma generation chamber by the shield plate, it is possible to prevent the foreign substances from adhering to the wafer or the inner wall of the reaction chamber and to easily remove the foreign substances in the plasma generation chamber. It is possible to effectively evacuate the wafer and improve the yield in the semiconductor device formed on the wafer.

【0055】本発明請求項5によると、加圧手段によ
り、異物を反応室の内壁に強固に付着させることで、反
応室内に異物が舞うことを防止し、その後、ウエハに対
するエッチング処理を行う際に、ウエハ上への異物の付
着を防止し、ウエハに形成される半導体装置における歩
留りが向上するという効果を奏す。
According to claim 5 of the present invention, the foreign matter is prevented from flowing into the reaction chamber by firmly adhering the foreign matter to the inner wall of the reaction chamber by the pressurizing means, and thereafter, when performing the etching process on the wafer. In addition, it is possible to prevent foreign matter from adhering to the wafer and improve the yield in the semiconductor device formed on the wafer.

【0056】本発明請求項6によると、遠心力によっ
て、非接触状態でウエハ上の異物を除去するため、ウエ
ハ上のパターンを傷つけずに異物を効果的に除去できる
という効果を奏す。
According to the sixth aspect of the present invention, since the foreign matter on the wafer is removed by the centrifugal force in a non-contact state, the foreign matter can be effectively removed without damaging the pattern on the wafer.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の第1の実施例における半導体処理装
置を示す概略断面図である。
FIG. 1 is a schematic sectional view showing a semiconductor processing apparatus according to a first embodiment of the present invention.

【図2】 本発明の第2の実施例における半導体処理装
置を示す概略断面図である。
FIG. 2 is a schematic sectional view showing a semiconductor processing apparatus according to a second embodiment of the present invention.

【図3】 本発明の第3の実施例における半導体処理装
置を示す概略断面図である。
FIG. 3 is a schematic sectional view showing a semiconductor processing apparatus according to a third embodiment of the present invention.

【図4】 本発明の第4の実施例における半導体処理装
置を示す概略断面図である。
FIG. 4 is a schematic sectional view showing a semiconductor processing apparatus according to a fourth embodiment of the present invention.

【図5】 本発明の第5の実施例における半導体処理装
置を示す概略断面図である。
FIG. 5 is a schematic sectional view showing a semiconductor processing apparatus according to a fifth embodiment of the present invention.

【図6】 本発明の第6の実施例における半導体処理装
置を示す概略断面図である。
FIG. 6 is a schematic sectional view showing a semiconductor processing apparatus according to a sixth embodiment of the present invention.

【図7】 本発明の第6の実施例における半導体処理装
置の動作を示す図である。
FIG. 7 is a diagram showing an operation of a semiconductor processing apparatus according to a sixth embodiment of the present invention.

【図8】 従来の半導体処理装置の一具体例を示す概略
断面図である。
FIG. 8 is a schematic sectional view showing a specific example of a conventional semiconductor processing apparatus.

【図9】 従来のウエハ上の異物を除去する方法を示す
図である。
FIG. 9 is a diagram showing a conventional method for removing foreign matter on a wafer.

【図10】 従来の半導体処理装置の一具体例を示す概
略断面図である。
FIG. 10 is a schematic sectional view showing a specific example of a conventional semiconductor processing apparatus.

【符号の説明】[Explanation of symbols]

1,1a,1b ウエハ、2 下部電極、3 排気口、
4,4a 内壁、5高周波電源、6 ガス導入口、12
放電陰極線、13 異物、14 電子、15 負電
圧、16 上部電極、17 水路、18 超音波発振
器、19 ヒータ、20 水導入口、21 水排出口、
22 コイル、23 マイクロ波導入管、25 遮蔽
板、26 不活性ガス導入系、27 プラズマ生成室排
気口、28遮蔽板格納部、29 反応室排気口、30
高圧ポンプ、31 下部電極、32a,32b ステー
ジ。
1, 1a, 1b wafer, 2 lower electrode, 3 exhaust port,
4, 4a inner wall, 5 high frequency power source, 6 gas inlet, 12
Discharge cathode ray, 13 foreign matter, 14 electron, 15 negative voltage, 16 upper electrode, 17 water channel, 18 ultrasonic oscillator, 19 heater, 20 water inlet, 21 water outlet,
22 coil, 23 microwave introduction pipe, 25 shield plate, 26 inert gas introduction system, 27 plasma generation chamber exhaust port, 28 shield plate storage part, 29 reaction chamber exhaust port, 30
High-pressure pump, 31 lower electrode, 32a, 32b stage.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 塩澤 謙一郎 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社ユー・エル・エス・アイ開発研究 所内 (72)発明者 寺谷 昭美 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社ユー・エル・エス・アイ開発研究 所内 (72)発明者 川井 健治 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社ユー・エル・エス・アイ開発研究 所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kenichiro Shiozawa 4-1-1 Mizuhara, Itami City, Hyogo Prefecture Mitsubishi Electric Corporation ULS AI Development Research Center (72) Inventor Akemi Teratani Mizuhara, Itami City, Hyogo Prefecture 4-chome Mitsubishi Electric Co., Ltd. ULS Development Research Center (72) Inventor Kenji Kawai 4-1-1 Mizuhara, Itami City, Hyogo Prefecture Mitsubishi Electric Co., Ltd. ULS Development Research Center

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 材質がシリコンからなる反応室の内壁を
備えた半導体処理装置。
1. A semiconductor processing apparatus comprising an inner wall of a reaction chamber made of silicon.
【請求項2】 電子を放電する陰極体と、 前記陰極体に対して陽極となる反応室の内壁と、を備
え、 前記電子が帯電した前記反応室内の異物を前記内壁に付
着させることを特徴とする半導体処理装置。
2. A cathode body that discharges electrons, and an inner wall of a reaction chamber that serves as an anode with respect to the cathode body, wherein foreign matter in the reaction chamber charged with the electrons is attached to the inner wall. Semiconductor processing equipment.
【請求項3】 反応室の内壁に超音波振動を与える超音
波発生手段と、 前記超音波振動を与えながら、前記反応室の内壁を加熱
する加熱手段と、を備えた半導体処理装置。
3. A semiconductor processing apparatus comprising: an ultrasonic wave generating means for applying ultrasonic vibration to the inner wall of the reaction chamber; and a heating means for heating the inner wall of the reaction chamber while applying the ultrasonic vibration.
【請求項4】 プラズマ生成室と反応室とを分離した
り、接続したりする遮蔽板と、 前記プラズマ生成室内に不活性ガスを導入する不活性ガ
ス導入手段と、 前記プラズマ生成室内のガスを排気するプラズマ生成室
排気口と、を備えた半導体処理装置。
4. A shield plate for separating or connecting the plasma generating chamber and the reaction chamber, an inert gas introducing means for introducing an inert gas into the plasma generating chamber, and a gas in the plasma generating chamber. A semiconductor processing apparatus comprising: a plasma generation chamber exhaust port for exhausting gas.
【請求項5】 反応室内を加圧して前記反応室の内壁に
緩やかに付着している異物を固着させる加圧手段を備え
た半導体処理装置。
5. A semiconductor processing apparatus equipped with a pressurizing means for pressurizing the inside of the reaction chamber to fix foreign substances gently adhering to the inner wall of the reaction chamber.
【請求項6】 ウエハを回転軸に対して外側に向けて設
置し、前記回転軸を中心として回転するウエハステージ
を備え、前記回転により生じる遠心力により前記ウエハ
上に付着している異物を除去することを特徴とする半導
体処理装置。
6. A wafer stage, which is installed with a wafer facing outward with respect to a rotation axis, and rotates around said rotation axis, and removes foreign matter adhering to the wafer by centrifugal force generated by said rotation. A semiconductor processing apparatus characterized in that.
JP15594795A 1995-06-22 1995-06-22 Semiconductor processing device Pending JPH098005A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15594795A JPH098005A (en) 1995-06-22 1995-06-22 Semiconductor processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15594795A JPH098005A (en) 1995-06-22 1995-06-22 Semiconductor processing device

Publications (1)

Publication Number Publication Date
JPH098005A true JPH098005A (en) 1997-01-10

Family

ID=15617010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15594795A Pending JPH098005A (en) 1995-06-22 1995-06-22 Semiconductor processing device

Country Status (1)

Country Link
JP (1) JPH098005A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001017003A1 (en) * 1999-08-27 2001-03-08 Tokyo Electron Limited Method of heat treatment
JP2005101539A (en) * 2003-08-25 2005-04-14 Tokyo Electron Ltd Method of cleaning member and substrate processing apparatus
JP2010103443A (en) * 2008-10-27 2010-05-06 Tokyo Electron Ltd Vacuum exhaust method for substrate processing apparatus, and substrate processing apparatus
JP2011192872A (en) * 2010-03-16 2011-09-29 Hitachi High-Technologies Corp Plasma treatment apparatus and plasma treatment method

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001017003A1 (en) * 1999-08-27 2001-03-08 Tokyo Electron Limited Method of heat treatment
JP2001144025A (en) * 1999-08-27 2001-05-25 Tokyo Electron Ltd Heat treatment method
US6635310B1 (en) 1999-08-27 2003-10-21 Tokyo Electron Limited Method of heat treatment
JP4655321B2 (en) * 1999-08-27 2011-03-23 東京エレクトロン株式会社 Heat treatment method
JP2005101539A (en) * 2003-08-25 2005-04-14 Tokyo Electron Ltd Method of cleaning member and substrate processing apparatus
US8137473B2 (en) 2003-08-25 2012-03-20 Tokyo Electron Limited Method for cleaning elements in vacuum chamber and apparatus for processing substrates
US8206513B2 (en) 2003-08-25 2012-06-26 Tokyo Electron Limited Method for cleaning elements in vacuum chamber and apparatus for processing substrates
US8337629B2 (en) 2003-08-25 2012-12-25 Tokyo Electron Limited Method for cleaning elements in vacuum chamber and apparatus for processing substrates
TWI412074B (en) * 2003-08-25 2013-10-11 Tokyo Electron Ltd A cleaning method for a component in a vacuum chamber, and a substrate processing device
JP2010103443A (en) * 2008-10-27 2010-05-06 Tokyo Electron Ltd Vacuum exhaust method for substrate processing apparatus, and substrate processing apparatus
JP2011192872A (en) * 2010-03-16 2011-09-29 Hitachi High-Technologies Corp Plasma treatment apparatus and plasma treatment method

Similar Documents

Publication Publication Date Title
JP3897382B2 (en) Vacuum system cleaning method and apparatus for CVD system
KR970058390A (en) Chamber Etching Method of Plasma Processing Apparatus and Plasma Processing Apparatus for Implementing the Same
JPH09249976A (en) Substrate treating device and chemical vapor deposition device cleaning method
JP2003273078A (en) Cleaning method of plasma processing apparatus, cleaning method and plasma processing apparatus
JPH0831451B2 (en) Cleaning method for plasma reactor
JPH0794500A (en) Forming method of film
JPH02119134A (en) Treatment method for silicon surface
JPH098005A (en) Semiconductor processing device
JPH0555184A (en) Cleaning method
US6545245B2 (en) Method for dry cleaning metal etching chamber
TW200830403A (en) Plasma processing apparatus and plasma processing method
JPH07106307A (en) Plasma treatment equipment and plasma treatment method
JP3394263B2 (en) Vacuum processing method and apparatus
JPS5889944A (en) Chemical vapor depositing device with plasma
JPH09148310A (en) Semiconductor device, its cleaning, and handling of wafer
JPH05198515A (en) Semiconductor treatment device and semiconductor pretreatment device
JPS63116428A (en) Dry etching method
JP3338123B2 (en) Semiconductor manufacturing apparatus cleaning method and semiconductor device manufacturing method
JPH07130706A (en) Method for cleaning semiconductor manufacturing apparatus
JPH07335563A (en) Plasma cvd device
JP3265047B2 (en) Dry etching equipment
JPS6034633B2 (en) Plasma gas phase reactor
JPH08279486A (en) Plasma processing method
JP2669249B2 (en) Plasma processing apparatus and method for cleaning the apparatus
JP2009206131A (en) Method and apparatus for manufacturing semiconductor device