JPH0974673A - 電源切換回路および該電源切換回路を備える半導体集積回路 - Google Patents
電源切換回路および該電源切換回路を備える半導体集積回路Info
- Publication number
- JPH0974673A JPH0974673A JP7231714A JP23171495A JPH0974673A JP H0974673 A JPH0974673 A JP H0974673A JP 7231714 A JP7231714 A JP 7231714A JP 23171495 A JP23171495 A JP 23171495A JP H0974673 A JPH0974673 A JP H0974673A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- terminal
- mos transistor
- channel mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 従来の電源切換回路は複数の制御信号を使用
しているので、回路規模が大きくなり、他に制御信号を
コントロールする回路も必要である。また、電源端子か
らの供給電圧をそのまま出力端子に出力しているので、
一方の電源に異常が発生した場合に、他方の電源に切り
換えて電圧を供給することができない。 【解決手段】 第１の電源１と、第１の電源１よりも大
きい電圧値を供給する第２の電源２と、第１の電源１が
供給する電圧値を確定させる抵抗手段３と、第２の電源
２が供給する電圧値を減少させる電圧降下手段４と、デ
プレッション形ＮチャネルＭＯＳトランジスタ５と、エ
ンハンスメント形ＰチャネルＭＯＳトランジスタ６と、
出力端子７とを有し、第１の電源１と第２の電源２とを
切り換える動作が、第１の電源１がＮチャネルＭＯＳト
ランジスタ５およびＰチャネルＭＯＳトランジスタ６の
ゲートに印加する電圧値の変化によって制御される。
しているので、回路規模が大きくなり、他に制御信号を
コントロールする回路も必要である。また、電源端子か
らの供給電圧をそのまま出力端子に出力しているので、
一方の電源に異常が発生した場合に、他方の電源に切り
換えて電圧を供給することができない。 【解決手段】 第１の電源１と、第１の電源１よりも大
きい電圧値を供給する第２の電源２と、第１の電源１が
供給する電圧値を確定させる抵抗手段３と、第２の電源
２が供給する電圧値を減少させる電圧降下手段４と、デ
プレッション形ＮチャネルＭＯＳトランジスタ５と、エ
ンハンスメント形ＰチャネルＭＯＳトランジスタ６と、
出力端子７とを有し、第１の電源１と第２の電源２とを
切り換える動作が、第１の電源１がＮチャネルＭＯＳト
ランジスタ５およびＰチャネルＭＯＳトランジスタ６の
ゲートに印加する電圧値の変化によって制御される。
Description
【０００１】
【発明の属する技術分野】本発明は電源切換回路に関
し、特に電源に異常が発生した場合に自動的に電源を切
り換える電源切換回路に関する。
し、特に電源に異常が発生した場合に自動的に電源を切
り換える電源切換回路に関する。
【０００２】
【従来の技術】電源切換回路の従来の技術の例として、
特開平３−２６２０１４号公報に記載されている電圧切
換装置の発明がある。上記公報に記載されている発明
は、電圧切換部にノンドープのＮチャネルＭＯＳトラン
ジスタを用いて、電圧降下のない高電圧出力を得ること
を目的としている。
特開平３−２６２０１４号公報に記載されている電圧切
換装置の発明がある。上記公報に記載されている発明
は、電圧切換部にノンドープのＮチャネルＭＯＳトラン
ジスタを用いて、電圧降下のない高電圧出力を得ること
を目的としている。
【０００３】図３は上記公報における電圧切換装置の回
路構成を示す図である。
路構成を示す図である。
【０００４】図３は、制御信号入力端子２１，２８，２
９と、インバータ回路２２と、インバータ回路を形成す
るＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳと記
述する）２３およびＮチャネルＭＯＳトランジスタ（以
下、ＮＭＯＳと記述する）２４と、ノンドープのＮチャ
ネルＭＯＳトランジスタ（以下、ノンドープＮＭＯＳと
記述する）２５，２７と、ＮＭＯＳ２６と、電源端子３
０，３１と、出力端子３２とを有する構成となってい
る。
９と、インバータ回路２２と、インバータ回路を形成す
るＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳと記
述する）２３およびＮチャネルＭＯＳトランジスタ（以
下、ＮＭＯＳと記述する）２４と、ノンドープのＮチャ
ネルＭＯＳトランジスタ（以下、ノンドープＮＭＯＳと
記述する）２５，２７と、ＮＭＯＳ２６と、電源端子３
０，３１と、出力端子３２とを有する構成となってい
る。
【０００５】図３の構成においては、制御信号入力端子
２１から入力された書き込み信号は、インバータ回路２
２とＰＭＯＳ２３およびＮＭＯＳ２４で形成されるイン
バータ回路との２段のインバータ回路を通して、ノンド
ープＮＭＯＳ２５のゲートに印加される。また、制御信
号入力端子２８から入力された書き込み読み出し切換信
号は、ＮＭＯＳ２６のゲートに印加される。さらに、制
御信号入力端子２９から入力された読み出し信号は、ノ
ンドープＮＭＯＳ２７のゲートに印加される。電源端子
３０から供給される電圧と電源端子３１から供給される
電圧とは、値が異なる。
２１から入力された書き込み信号は、インバータ回路２
２とＰＭＯＳ２３およびＮＭＯＳ２４で形成されるイン
バータ回路との２段のインバータ回路を通して、ノンド
ープＮＭＯＳ２５のゲートに印加される。また、制御信
号入力端子２８から入力された書き込み読み出し切換信
号は、ＮＭＯＳ２６のゲートに印加される。さらに、制
御信号入力端子２９から入力された読み出し信号は、ノ
ンドープＮＭＯＳ２７のゲートに印加される。電源端子
３０から供給される電圧と電源端子３１から供給される
電圧とは、値が異なる。
【０００６】ノンドープＮＭＯＳ２５は、書き込み時に
導通状態となり、電源端子３０から供給される電圧値と
同程度の電圧値を出力端子３２に出力する。ＮＭＯＳ２
６は、書き込みから読み出しに切り換わるときに短時間
導通状態となり、書き込み時にハイレベルに充電されて
いる出力端子３２の電圧値をローレベルにする働きをす
る。ノンドープＮＭＯＳ２７は、読み出し時に導通状態
となり、電源端子３１から供給される電圧値と同程度の
電圧値を出力端子３２に出力する。
導通状態となり、電源端子３０から供給される電圧値と
同程度の電圧値を出力端子３２に出力する。ＮＭＯＳ２
６は、書き込みから読み出しに切り換わるときに短時間
導通状態となり、書き込み時にハイレベルに充電されて
いる出力端子３２の電圧値をローレベルにする働きをす
る。ノンドープＮＭＯＳ２７は、読み出し時に導通状態
となり、電源端子３１から供給される電圧値と同程度の
電圧値を出力端子３２に出力する。
【０００７】このように、３種類の制御信号のレベルの
切り換えによって、ノンドープＮＭＯＳ２５，２７を導
通・非導通させて、電源端子３０，３１のどちらかの電
圧を出力端子３２から取り出している。
切り換えによって、ノンドープＮＭＯＳ２５，２７を導
通・非導通させて、電源端子３０，３１のどちらかの電
圧を出力端子３２から取り出している。
【０００８】
【発明が解決しようとする課題】上記従来の電源切換回
路は、複数の制御信号を使用しているので、回路の規模
が大きくなり、電源切換回路の他に制御信号をコントロ
ールするための回路も必要であるという問題点がある。
路は、複数の制御信号を使用しているので、回路の規模
が大きくなり、電源切換回路の他に制御信号をコントロ
ールするための回路も必要であるという問題点がある。
【０００９】また、異なる種類の電圧を供給することを
目的として、電源端子からの供給電圧をそのまま出力端
子に出力しているので、一方の電源に異常が発生した場
合に、電源を切り換えて他方の電源から電圧を供給する
ことができないという問題点がある。
目的として、電源端子からの供給電圧をそのまま出力端
子に出力しているので、一方の電源に異常が発生した場
合に、電源を切り換えて他方の電源から電圧を供給する
ことができないという問題点がある。
【００１０】このような点に鑑み本発明は、２種類の電
源によって駆動される回路部分が混在するシステムにお
いて、システムの動作を停止することなく自動的に電源
を切り換えることが可能な電源切換回路を提供すること
を目的とする。
源によって駆動される回路部分が混在するシステムにお
いて、システムの動作を停止することなく自動的に電源
を切り換えることが可能な電源切換回路を提供すること
を目的とする。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に本発明の電源切換回路は、第１の電源と、該第１の電
源が供給する電圧値よりも大きい電圧値を供給する第２
の電源と、デプレッション形ＮチャネルＭＯＳトランジ
スタと、エンハンスメント形ＰチャネルＭＯＳトランジ
スタと、該第１の電源が供給する電圧値を確定させる抵
抗手段と、該第２の電源が供給する電圧値を減少させる
電圧降下手段と、出力端子とを有し、該デプレッション
形ＮチャネルＭＯＳトランジスタが、ソースおよびゲー
トが該第１の電源の電圧供給端子に接続され、ドレイン
が該出力端子に接続され、該エンハンスメント形Ｐチャ
ネルＭＯＳトランジスタが、ソースが該電圧降下手段を
介して該第２の電源の電圧供給端子に接続され、ゲート
が該第１の電源の電圧供給端子に接続され、ドレインが
該出力端子に接続され、該抵抗手段が、一方の端子が該
第１の電源の電圧供給端子に接続され、他方の端子が接
地され、該電圧降下手段が、一方の端子が該第２の電源
の電圧供給端子に接続され、他方の端子が該エンハンス
メント形ＰチャネルＭＯＳトランジスタのソースに接続
され、該第１の電源と該第２の電源とを切り換える動作
が、該第１の電源が該デプレッション形ＮチャネルＭＯ
Ｓトランジスタのゲートおよび該エンハンスメント形Ｐ
チャネルＭＯＳトランジスタのゲートに印加する電圧値
の変化によって制御される。
に本発明の電源切換回路は、第１の電源と、該第１の電
源が供給する電圧値よりも大きい電圧値を供給する第２
の電源と、デプレッション形ＮチャネルＭＯＳトランジ
スタと、エンハンスメント形ＰチャネルＭＯＳトランジ
スタと、該第１の電源が供給する電圧値を確定させる抵
抗手段と、該第２の電源が供給する電圧値を減少させる
電圧降下手段と、出力端子とを有し、該デプレッション
形ＮチャネルＭＯＳトランジスタが、ソースおよびゲー
トが該第１の電源の電圧供給端子に接続され、ドレイン
が該出力端子に接続され、該エンハンスメント形Ｐチャ
ネルＭＯＳトランジスタが、ソースが該電圧降下手段を
介して該第２の電源の電圧供給端子に接続され、ゲート
が該第１の電源の電圧供給端子に接続され、ドレインが
該出力端子に接続され、該抵抗手段が、一方の端子が該
第１の電源の電圧供給端子に接続され、他方の端子が接
地され、該電圧降下手段が、一方の端子が該第２の電源
の電圧供給端子に接続され、他方の端子が該エンハンス
メント形ＰチャネルＭＯＳトランジスタのソースに接続
され、該第１の電源と該第２の電源とを切り換える動作
が、該第１の電源が該デプレッション形ＮチャネルＭＯ
Ｓトランジスタのゲートおよび該エンハンスメント形Ｐ
チャネルＭＯＳトランジスタのゲートに印加する電圧値
の変化によって制御される。
【００１２】本発明の電源切換回路は、第１の電源と、
該第１の電源が供給する電圧値と同等の電圧値を供給す
る第２の電源と、デプレッション形ＮチャネルＭＯＳト
ランジスタと、エンハンスメント形ＰチャネルＭＯＳト
ランジスタと、該第１の電源が供給する電圧値を確定さ
せる抵抗手段と、出力端子とを有し、該デプレッション
形ＮチャネルＭＯＳトランジスタが、ソースおよびゲー
トが該第１の電源の電圧供給端子に接続され、ドレイン
が該出力端子に接続され、該エンハンスメント形Ｐチャ
ネルＭＯＳトランジスタが、ソースが該第２の電源の電
圧供給端子に接続され、ゲートが該第１の電源の電圧供
給端子に接続され、ドレインが該出力端子に接続され、
該抵抗手段が、一方の端子が該第１の電源の電圧供給端
子に接続され、他方の端子が接地され、該第１の電源と
該第２の電源とを切り換える動作が、該第１の電源が該
デプレッション形ＮチャネルＭＯＳトランジスタのゲー
トおよび該エンハンスメント形ＰチャネルＭＯＳトラン
ジスタのゲートに印加する電圧値の変化によって制御さ
れる。
該第１の電源が供給する電圧値と同等の電圧値を供給す
る第２の電源と、デプレッション形ＮチャネルＭＯＳト
ランジスタと、エンハンスメント形ＰチャネルＭＯＳト
ランジスタと、該第１の電源が供給する電圧値を確定さ
せる抵抗手段と、出力端子とを有し、該デプレッション
形ＮチャネルＭＯＳトランジスタが、ソースおよびゲー
トが該第１の電源の電圧供給端子に接続され、ドレイン
が該出力端子に接続され、該エンハンスメント形Ｐチャ
ネルＭＯＳトランジスタが、ソースが該第２の電源の電
圧供給端子に接続され、ゲートが該第１の電源の電圧供
給端子に接続され、ドレインが該出力端子に接続され、
該抵抗手段が、一方の端子が該第１の電源の電圧供給端
子に接続され、他方の端子が接地され、該第１の電源と
該第２の電源とを切り換える動作が、該第１の電源が該
デプレッション形ＮチャネルＭＯＳトランジスタのゲー
トおよび該エンハンスメント形ＰチャネルＭＯＳトラン
ジスタのゲートに印加する電圧値の変化によって制御さ
れる。
【００１３】上記本発明の電源切換回路は、該第１の電
源から電圧が供給されているときには該第１の電源が電
圧を供給し、該第１の電源から電圧が供給されていない
ときには該第２の電源が電圧を供給することができる。
源から電圧が供給されているときには該第１の電源が電
圧を供給し、該第１の電源から電圧が供給されていない
ときには該第２の電源が電圧を供給することができる。
【００１４】本発明の半導体集積回路は、前記第１の電
源および前記第２の電源から電圧を供給される複数の電
源端子を備え、該複数の電源端子に接続されている上記
本発明の電源切換回路を有する。
源および前記第２の電源から電圧を供給される複数の電
源端子を備え、該複数の電源端子に接続されている上記
本発明の電源切換回路を有する。
【００１５】
【発明の実施の形態】本発明の電源切換回路が適用され
るシステムは、第１の電源によって駆動される第１の回
路部分と、第２の電源によって駆動される第２の回路部
分とが混在するシステムである。このシステムにおい
て、第１の電源は、第１の回路部分に主電源として用い
られる。第２の電源は、第２の回路部分に主電源として
用いられ、かつ、第１の回路部分に予備電源として用い
られる。本発明は、第１の回路部分への供給電源であ
る、主電源としての第１の電源と予備電源としての第２
の電源とを切り換える回路を提供する。
るシステムは、第１の電源によって駆動される第１の回
路部分と、第２の電源によって駆動される第２の回路部
分とが混在するシステムである。このシステムにおい
て、第１の電源は、第１の回路部分に主電源として用い
られる。第２の電源は、第２の回路部分に主電源として
用いられ、かつ、第１の回路部分に予備電源として用い
られる。本発明は、第１の回路部分への供給電源であ
る、主電源としての第１の電源と予備電源としての第２
の電源とを切り換える回路を提供する。
【００１６】本発明の電源切換回路は、上記システムの
第１の回路部分において、第１の電源と第２の電源とを
切り換える動作が、第１の電源が２つのＭＯＳトランジ
スタのゲートに印加する電圧値の変化によって制御され
るので、第１の電源に異常が発生して動作が停止した場
合に、従来のように供給電源を切り換えるための制御信
号を必要とせず、従来の電源切換回路と比較して簡単な
回路構成で、システムの動作を停止することなく、自動
的に第２の電源から電圧を供給するように切り換えるこ
とが可能となる。
第１の回路部分において、第１の電源と第２の電源とを
切り換える動作が、第１の電源が２つのＭＯＳトランジ
スタのゲートに印加する電圧値の変化によって制御され
るので、第１の電源に異常が発生して動作が停止した場
合に、従来のように供給電源を切り換えるための制御信
号を必要とせず、従来の電源切換回路と比較して簡単な
回路構成で、システムの動作を停止することなく、自動
的に第２の電源から電圧を供給するように切り換えるこ
とが可能となる。
【００１７】また、第１の電源が正常に動作していると
きには第２の電源からは電圧を供給しないので、不要な
電力を消費しない。
きには第２の電源からは電圧を供給しないので、不要な
電力を消費しない。
【００１８】
【実施例】本発明の実施例について図面を用いて詳細に
説明する。
説明する。
【００１９】図１は、本発明の第１の実施例における電
源切換回路の回路構成を示す図である。
源切換回路の回路構成を示す図である。
【００２０】図１は、主電源１と、主電源１よりも高い
電圧を供給する予備電源２と、主電源１の電位を確定す
るための抵抗３と、予備電源２の電圧降下用のダイオー
ド４と、デプレッション形ＮチャネルＭＯＳトランジス
タ（以下、ＮＭＯＳＴと記述する）５と、エンハンスメ
ント形ＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳ
Ｔと記述する）６と、出力端子７とを有する構成となっ
ている。
電圧を供給する予備電源２と、主電源１の電位を確定す
るための抵抗３と、予備電源２の電圧降下用のダイオー
ド４と、デプレッション形ＮチャネルＭＯＳトランジス
タ（以下、ＮＭＯＳＴと記述する）５と、エンハンスメ
ント形ＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳ
Ｔと記述する）６と、出力端子７とを有する構成となっ
ている。
【００２１】図１に示すように、主電源１の電圧供給端
子は、ＮＭＯＳＴ５のソース、ゲート、およびＰＭＯＳ
Ｔ６のゲートに共通接続されている。予備電源２の電圧
供給端子は、ダイオード４に直列に接続されている。予
備電源２の供給電圧値は、ダイオード４を介することに
よって主電源１の供給電圧値と同程度になり、ＰＭＯＳ
Ｔ６に印加される。抵抗３の抵抗値は数百ＫΩ程度であ
る。また、抵抗３の一方の端子は主電源１の電圧供給端
子に並列接続されていて、他方の端子は接地されてい
る。ダイオード４のアノード側は予備電源２の電圧供給
端子に接続されていて、カソード側はＰＭＯＳＴ６のソ
ースに接続されている。ＮＭＯＳＴ５のドレインおよび
ＰＭＯＳＴ６のドレインは、出力端子７に共通接続され
ている。
子は、ＮＭＯＳＴ５のソース、ゲート、およびＰＭＯＳ
Ｔ６のゲートに共通接続されている。予備電源２の電圧
供給端子は、ダイオード４に直列に接続されている。予
備電源２の供給電圧値は、ダイオード４を介することに
よって主電源１の供給電圧値と同程度になり、ＰＭＯＳ
Ｔ６に印加される。抵抗３の抵抗値は数百ＫΩ程度であ
る。また、抵抗３の一方の端子は主電源１の電圧供給端
子に並列接続されていて、他方の端子は接地されてい
る。ダイオード４のアノード側は予備電源２の電圧供給
端子に接続されていて、カソード側はＰＭＯＳＴ６のソ
ースに接続されている。ＮＭＯＳＴ５のドレインおよび
ＰＭＯＳＴ６のドレインは、出力端子７に共通接続され
ている。
【００２２】次に、図１を用いて動作の説明を行う。主
電源１が正常に動作して、電圧を供給している場合に
は、ＮＭＯＳＴ５のソースおよびゲートには主電源１か
らの供給電圧が印加される。このとき、ＮＭＯＳＴ５の
ゲート−ソース間電圧（以下、ＶＧＳと記述する）はＶ
ＧＳ＝０Ｖとなり、ドレイン−ソース間電圧（以下、Ｖ
ＤＳと記述する）はＶＤＳ＞０Ｖとなるので、デプレッ
ション形素子であるＮＭＯＳＴ５は導通状態となる。一
方、ＰＭＯＳＴ６のソースには、電圧降下用のダイオー
ド４を経由して、予備電源２から主電源１と同程度の電
圧が印加され、ゲートには主電源１からの電圧が印加さ
れる。このとき、ＶＧＳ≒０Ｖとなり、ＶＤＳ≒０Ｖと
なるので、エンハンスメント形素子であるＰＭＯＳＴ６
は非導通状態となる。この場合には、供給電圧は主電源
１からＮＭＯＳＴ５を経由して、出力端子７に供給され
る。
電源１が正常に動作して、電圧を供給している場合に
は、ＮＭＯＳＴ５のソースおよびゲートには主電源１か
らの供給電圧が印加される。このとき、ＮＭＯＳＴ５の
ゲート−ソース間電圧（以下、ＶＧＳと記述する）はＶ
ＧＳ＝０Ｖとなり、ドレイン−ソース間電圧（以下、Ｖ
ＤＳと記述する）はＶＤＳ＞０Ｖとなるので、デプレッ
ション形素子であるＮＭＯＳＴ５は導通状態となる。一
方、ＰＭＯＳＴ６のソースには、電圧降下用のダイオー
ド４を経由して、予備電源２から主電源１と同程度の電
圧が印加され、ゲートには主電源１からの電圧が印加さ
れる。このとき、ＶＧＳ≒０Ｖとなり、ＶＤＳ≒０Ｖと
なるので、エンハンスメント形素子であるＰＭＯＳＴ６
は非導通状態となる。この場合には、供給電圧は主電源
１からＮＭＯＳＴ５を経由して、出力端子７に供給され
る。
【００２３】また、主電源１の電位が０Ｖになった場合
には、ＰＭＯＳＴ６のゲートには０Ｖが印加され、ソー
スには予備電源２からの供給電圧が印加される。このと
き、ＶＧＳ＜０Ｖとなり、ＶＤＳ＜０Ｖとなるので、Ｐ
ＭＯＳＴ６は導通状態となる。一方、ＮＭＯＳＴ５のソ
ースおよびゲートには０Ｖが印加され、ドレインには予
備電源２からの供給電圧がＰＭＯＳＴ６を経由して印加
される。このとき、ＶＧＳ＝０Ｖとなり、ＶＤＳ＜０Ｖ
となるので、ＮＭＯＳＴ５は非導通状態となる。この場
合には、出力電圧は予備電源２からダイオード４および
ＰＭＯＳＴ６を経由して、出力端子７に供給される。
には、ＰＭＯＳＴ６のゲートには０Ｖが印加され、ソー
スには予備電源２からの供給電圧が印加される。このと
き、ＶＧＳ＜０Ｖとなり、ＶＤＳ＜０Ｖとなるので、Ｐ
ＭＯＳＴ６は導通状態となる。一方、ＮＭＯＳＴ５のソ
ースおよびゲートには０Ｖが印加され、ドレインには予
備電源２からの供給電圧がＰＭＯＳＴ６を経由して印加
される。このとき、ＶＧＳ＝０Ｖとなり、ＶＤＳ＜０Ｖ
となるので、ＮＭＯＳＴ５は非導通状態となる。この場
合には、出力電圧は予備電源２からダイオード４および
ＰＭＯＳＴ６を経由して、出力端子７に供給される。
【００２４】主電源１に異常が発生して電圧の供給が停
止し、電源切換回路の他の部分と遮断された（解放状態
となった）場合には、ＮＭＯＳＴ５のソース、ゲート、
およびＰＭＯＳＴ６のゲートには、抵抗３によって０Ｖ
が印加されるので、主電源１の電位が０Ｖの場合と同様
の動作を行う。
止し、電源切換回路の他の部分と遮断された（解放状態
となった）場合には、ＮＭＯＳＴ５のソース、ゲート、
およびＰＭＯＳＴ６のゲートには、抵抗３によって０Ｖ
が印加されるので、主電源１の電位が０Ｖの場合と同様
の動作を行う。
【００２５】図２は、本発明の第２の実施例における電
源切換回路の回路構成を示す図である。
源切換回路の回路構成を示す図である。
【００２６】図２は、主電源１１と、主電源１１と同じ
値の電圧を供給する予備電源１２と、主電源１１の電位
を確定するための抵抗１３と、ＮＭＯＳＴ１５と、ＰＭ
ＯＳＴ１６と、出力端子１７とを有する構成となってい
る。
値の電圧を供給する予備電源１２と、主電源１１の電位
を確定するための抵抗１３と、ＮＭＯＳＴ１５と、ＰＭ
ＯＳＴ１６と、出力端子１７とを有する構成となってい
る。
【００２７】図２に示すように、主電源１１の電圧供給
端子は、ＮＭＯＳＴ１５のソース、ゲート、およびＰＭ
ＯＳＴ１６のゲートに共通接続されている。予備電源１
２の電圧供給端子は、ＰＭＯＳＴ１６のソースに接続さ
れている。抵抗１３の抵抗値は、図１に示した第１の実
施例と同様の数百ＫΩ程度である。また、抵抗１３の一
方の端子は主電源１１の電圧供給端子に並列接続されて
いて、他方の端子は接地されている。ＮＭＯＳＴ１５の
ドレインおよびＰＭＯＳＴ１６のドレインは、出力端子
１７に共通接続されている。
端子は、ＮＭＯＳＴ１５のソース、ゲート、およびＰＭ
ＯＳＴ１６のゲートに共通接続されている。予備電源１
２の電圧供給端子は、ＰＭＯＳＴ１６のソースに接続さ
れている。抵抗１３の抵抗値は、図１に示した第１の実
施例と同様の数百ＫΩ程度である。また、抵抗１３の一
方の端子は主電源１１の電圧供給端子に並列接続されて
いて、他方の端子は接地されている。ＮＭＯＳＴ１５の
ドレインおよびＰＭＯＳＴ１６のドレインは、出力端子
１７に共通接続されている。
【００２８】このように、図２に示した第２の実施例に
おいては、主電源１１の供給電圧値と予備電源１２の供
給電圧値とが同じであるので、図１に示した第１の実施
例において用いていたダイオード４を削除することによ
って、ＰＭＯＳＴ１６のソースには、図１に示した第１
の実施例においてＰＭＯＳＴ６に印加された電圧と同様
の電圧が印加される。
おいては、主電源１１の供給電圧値と予備電源１２の供
給電圧値とが同じであるので、図１に示した第１の実施
例において用いていたダイオード４を削除することによ
って、ＰＭＯＳＴ１６のソースには、図１に示した第１
の実施例においてＰＭＯＳＴ６に印加された電圧と同様
の電圧が印加される。
【００２９】このため、図２に示した第２の実施例にお
ける電源切換回路の動作は、図１を用いて説明した第１
の実施例の動作と同様になるので省略する。
ける電源切換回路の動作は、図１を用いて説明した第１
の実施例の動作と同様になるので省略する。
【００３０】
【発明の効果】以上説明したように本発明の電源切換回
路は、第１の電源と第２の電源とを切り換える動作が、
第１の電源が２つのＭＯＳトランジスタのゲートに印加
する電圧値の変化によって制御されることによって、第
１の電源に異常が発生して動作が停止した場合に、従来
のように供給電源を切り換えるための制御信号を必要と
せず、従来の電源切換回路と比較して簡単な回路構成
で、システムの動作を停止することなく、自動的に第２
の電源から電圧を供給するように切り換えることができ
るという効果を有する。
路は、第１の電源と第２の電源とを切り換える動作が、
第１の電源が２つのＭＯＳトランジスタのゲートに印加
する電圧値の変化によって制御されることによって、第
１の電源に異常が発生して動作が停止した場合に、従来
のように供給電源を切り換えるための制御信号を必要と
せず、従来の電源切換回路と比較して簡単な回路構成
で、システムの動作を停止することなく、自動的に第２
の電源から電圧を供給するように切り換えることができ
るという効果を有する。
【００３１】また、第１の電源が正常に動作していると
きには第２の電源からは電圧を供給しないことによっ
て、不要な電力を消費しないという効果を有する。
きには第２の電源からは電圧を供給しないことによっ
て、不要な電力を消費しないという効果を有する。
【図１】本発明の第１の実施例における電源切換回路の
回路構成を示す図
回路構成を示す図
【図２】本発明の第２の実施例における電源切換回路の
回路構成を示す図
回路構成を示す図
【図３】特開平３−２６２０１４号公報における電圧切
換装置の回路構成を示す図
換装置の回路構成を示す図
１，１１ 主電源 ２，１２ 予備電源 ３，１３ 抵抗 ４ ダイオード ５，１５ デプレッション形ＮチャネルＭＯＳトラン
ジスタ（ＮＭＯＳＴ） ６，１６ エンハンスメント形ＰチャネルＭＯＳトラ
ンジスタ（ＰＭＯＳＴ） ７，１７ 出力端子 ２１，２８，２９ 制御信号入力端子 ２２ インバータ回路 ２３ ＰチャネルＭＯＳトランジスタ（ＰＭＯＳ） ２４，２６ ＮチャネルＭＯＳトランジスタ（ＮＭＯ
Ｓ） ２５，２７ ノンドープＮチャネルＭＯＳトランジス
タ（ノンドープＮＭＯＳ） ３０，３１ 電源端子 ３２ 出力端子
ジスタ（ＮＭＯＳＴ） ６，１６ エンハンスメント形ＰチャネルＭＯＳトラ
ンジスタ（ＰＭＯＳＴ） ７，１７ 出力端子 ２１，２８，２９ 制御信号入力端子 ２２ インバータ回路 ２３ ＰチャネルＭＯＳトランジスタ（ＰＭＯＳ） ２４，２６ ＮチャネルＭＯＳトランジスタ（ＮＭＯ
Ｓ） ２５，２７ ノンドープＮチャネルＭＯＳトランジス
タ（ノンドープＮＭＯＳ） ３０，３１ 電源端子 ３２ 出力端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 Ｈ０１Ｌ 27/04 Ｍ Ｈ０３Ｋ 17/693 Ｈ
Claims (4)
- 【請求項１】 第１の電源と、該第１の電源が供給する
電圧値よりも大きい電圧値を供給する第２の電源と、デ
プレッション形ＮチャネルＭＯＳトランジスタと、エン
ハンスメント形ＰチャネルＭＯＳトランジスタと、該第
１の電源が供給する電圧値を確定させる抵抗手段と、該
第２の電源が供給する電圧値を減少させる電圧降下手段
と、出力端子とを有し、 該デプレッション形ＮチャネルＭＯＳトランジスタが、
ソースおよびゲートが該第１の電源の電圧供給端子に接
続され、ドレインが該出力端子に接続され、 該エンハンスメント形ＰチャネルＭＯＳトランジスタ
が、ソースが該電圧降下手段を介して該第２の電源の電
圧供給端子に接続され、ゲートが該第１の電源の電圧供
給端子に接続され、ドレインが該出力端子に接続され、 該抵抗手段が、一方の端子が該第１の電源の電圧供給端
子に接続され、他方の端子が接地され、 該電圧降下手段が、一方の端子が該第２の電源の電圧供
給端子に接続され、他方の端子が該エンハンスメント形
ＰチャネルＭＯＳトランジスタのソースに接続され、 該第１の電源と該第２の電源とを切り換える動作が、該
第１の電源が該デプレッション形ＮチャネルＭＯＳトラ
ンジスタのゲートおよび該エンハンスメント形Ｐチャネ
ルＭＯＳトランジスタのゲートに印加する電圧値の変化
によって制御される、電源切換回路。 - 【請求項２】 第１の電源と、該第１の電源が供給する
電圧値と同等の電圧値を供給する第２の電源と、デプレ
ッション形ＮチャネルＭＯＳトランジスタと、エンハン
スメント形ＰチャネルＭＯＳトランジスタと、該第１の
電源が供給する電圧値を確定させる抵抗手段と、出力端
子とを有し、 該デプレッション形ＮチャネルＭＯＳトランジスタが、
ソースおよびゲートが該第１の電源の電圧供給端子に接
続され、ドレインが該出力端子に接続され、 該エンハンスメント形ＰチャネルＭＯＳトランジスタ
が、ソースが該第２の電源の電圧供給端子に接続され、
ゲートが該第１の電源の電圧供給端子に接続され、ドレ
インが該出力端子に接続され、 該抵抗手段が、一方の端子が該第１の電源の電圧供給端
子に接続され、他方の端子が接地され、 該第１の電源と該第２の電源とを切り換える動作が、該
第１の電源が該デプレッション形ＮチャネルＭＯＳトラ
ンジスタのゲートおよび該エンハンスメント形Ｐチャネ
ルＭＯＳトランジスタのゲートに印加する電圧値の変化
によって制御される、電源切換回路。 - 【請求項３】 該第１の電源から電圧が供給されている
ときには該第１の電源が電圧を供給し、該第１の電源か
ら電圧が供給されていないときには該第２の電源が電圧
を供給する、請求項１または２に記載の電源切換回路。 - 【請求項４】 前記第１の電源および前記第２の電源か
ら電圧を供給される複数の電源端子を備え、 該複数の電源端子に接続されている請求項１ないし３の
いずれか１項に記載の電源切換回路を有する、半導体集
積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7231714A JP2792477B2 (ja) | 1995-09-08 | 1995-09-08 | 電源切換回路および該電源切換回路を備える半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7231714A JP2792477B2 (ja) | 1995-09-08 | 1995-09-08 | 電源切換回路および該電源切換回路を備える半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0974673A true JPH0974673A (ja) | 1997-03-18 |
| JP2792477B2 JP2792477B2 (ja) | 1998-09-03 |
Family
ID=16927870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7231714A Expired - Lifetime JP2792477B2 (ja) | 1995-09-08 | 1995-09-08 | 電源切換回路および該電源切換回路を備える半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2792477B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008010940A (ja) * | 2006-06-27 | 2008-01-17 | Ricoh Co Ltd | 電圧制御回路及び電圧制御回路を有する半導体集積回路 |
| JP2012023730A (ja) * | 2010-07-14 | 2012-02-02 | Arm Ltd | 二段電圧レベルシフト |
| CN113852182A (zh) * | 2021-09-06 | 2021-12-28 | 成都锐成芯微科技股份有限公司 | 输入可浮空的电源选择电路 |
-
1995
- 1995-09-08 JP JP7231714A patent/JP2792477B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008010940A (ja) * | 2006-06-27 | 2008-01-17 | Ricoh Co Ltd | 電圧制御回路及び電圧制御回路を有する半導体集積回路 |
| JP2012023730A (ja) * | 2010-07-14 | 2012-02-02 | Arm Ltd | 二段電圧レベルシフト |
| CN113852182A (zh) * | 2021-09-06 | 2021-12-28 | 成都锐成芯微科技股份有限公司 | 输入可浮空的电源选择电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2792477B2 (ja) | 1998-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001251B1 (ko) | 전압 제어회로 | |
| JP2616142B2 (ja) | 出力回路 | |
| US6448812B1 (en) | Pull up/pull down logic for holding a defined value during power down mode | |
| US6040729A (en) | Digital output buffer for multiple voltage system | |
| US5696440A (en) | Constant current generating apparatus capable of stable operation | |
| US5208488A (en) | Potential detecting circuit | |
| JPS60500433A (ja) | 基板バイアス制御回路および方法 | |
| US20040227539A1 (en) | Current sensing for power MOSFET operable in linear and saturated regions | |
| US5703825A (en) | Semiconductor integrated circuit device having a leakage current reduction means | |
| US4988894A (en) | Power supply switching circuit | |
| EP0713167A1 (en) | A voltage level converter | |
| KR0173042B1 (ko) | 복수의 입력을 받아 그중의 하나를 선택적으로 출력하는 전압 선택 장치 | |
| KR100357279B1 (ko) | 풀업회로및반도체장치 | |
| US6806757B2 (en) | Level shift circuit | |
| JP2792477B2 (ja) | 電源切換回路および該電源切換回路を備える半導体集積回路 | |
| US6512698B2 (en) | Semiconductor device | |
| US6509855B1 (en) | Digital-to-analog cell having reduced power consumption and method therefor | |
| JPH0955470A (ja) | 半導体回路及び半導体回路装置 | |
| JPH11243330A (ja) | 入力回路 | |
| JPH11261064A (ja) | パワーｍｏｓｆｅｔ回路 | |
| KR930000822B1 (ko) | 전위검지회로 | |
| JPH06291638A (ja) | 半導体装置 | |
| US5945865A (en) | Full-swing high voltage data latch | |
| US6230275B1 (en) | Circuit for powering down unused configuration bits to minimize power consumption | |
| JPH07234735A (ja) | 内部電源回路 |