JPH0973435A - Test system for closely coupled multiprocessor system - Google Patents

Test system for closely coupled multiprocessor system

Info

Publication number
JPH0973435A
JPH0973435A JP7226232A JP22623295A JPH0973435A JP H0973435 A JPH0973435 A JP H0973435A JP 7226232 A JP7226232 A JP 7226232A JP 22623295 A JP22623295 A JP 22623295A JP H0973435 A JPH0973435 A JP H0973435A
Authority
JP
Japan
Prior art keywords
test
test program
central processing
multiprocessor system
coupled multiprocessor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7226232A
Other languages
Japanese (ja)
Inventor
Masaru Morohoshi
勝 諸星
Yoichi Tsufuku
陽一 津布久
Yasuyuki Ishiki
康之 石木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Industrial Equipment Systems Co Ltd
Original Assignee
Hitachi Ltd
Hitachi East Service Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi East Service Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP7226232A priority Critical patent/JPH0973435A/en
Publication of JPH0973435A publication Critical patent/JPH0973435A/en
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a test system which can automatically selects and allocate an applicable test program to a central processor and execute it at the same time. SOLUTION: For the closely coupled multiprocessor system, a central processor connection state confirming means 3 is used to count the number of central processors, the applicable test program is automatically selected by using a test program registering means 4 and registered in a test program registration table 7, and respective test programs are allocated to the respective central processors by using a central processor allocating means 5; and a test program simultaneous executing means 6 is used to execute the test programs assigned to the central processors at the same time.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、密結合マルチプロセッ
サシステムに関し、特に、密結合マルチプロセッサシス
テムを評価するのに用いられる密結合マルチプロセッサ
システム試験技術に関する。
FIELD OF THE INVENTION This invention relates to tightly coupled multiprocessor systems and, more particularly, to tightly coupled multiprocessor system testing techniques used to evaluate tightly coupled multiprocessor systems.

【0002】[0002]

【従来の技術】従来、密結合マルチプロセッサシステム
を評価するための試験に関する技術として、例えば、特
開平2−259842号公報に記載されているように、
論理的に接続状態にある全ての中央処理装置の機能評価
を自動的に連続して行う方式が用いられてきた。特開平
2−259842号公報に記載の密結合マルチプロセッ
サシステム試験方式では、1つの中央処理装置の試験が
終了した後、その中央処理装置を停止させ、次の中央処
理装置を起動する。
2. Description of the Related Art Conventionally, as a technique relating to a test for evaluating a tightly coupled multiprocessor system, for example, as described in Japanese Patent Application Laid-Open No. 2-259842.
A method has been used in which the functional evaluations of all the central processing units that are logically connected are automatically and continuously performed. In the tightly coupled multiprocessor system test method described in JP-A-2-259842, after the test of one central processing unit is completed, the central processing unit is stopped and the next central processing unit is started.

【0003】[0003]

【発明が解決しようとする課題】上述した従来の密結合
マルチプロセッサシステム試験方式では、同時に複数の
中央処理装置を動作させるという点について考慮されて
おらず、密結合マルチプロセッサシステムに特有なメモ
リ制御部の検証が十分にできないできず、また、複数の
試験プログラムを実行する場合に時間がかかるという欠
点があった。
The above-described conventional tightly coupled multiprocessor system test method does not take into consideration the fact that a plurality of central processing units are simultaneously operated, and memory control peculiar to the tightly coupled multiprocessor system is not taken into consideration. However, there is a drawback in that the verification of the parts cannot be performed sufficiently and it takes time to execute a plurality of test programs.

【0004】本発明の目的は、上記欠点を除去し、操作
が少なく評価効率の良い密結合マルチプロセッサ試験技
術を提供することにある。
An object of the present invention is to eliminate the above-mentioned drawbacks and to provide a tightly coupled multiprocessor test technique with less operation and good evaluation efficiency.

【0005】[0005]

【課題を解決するための手段】本発明の密結合マルチプ
ロセッサシステムの試験システムは、密結合マルチプロ
セッサシステムに論理的に接続されている中央処理装置
の台数を認識する中央処理装置接続状態確認手段と、試
験プログラムを登録する試験プログラム登録テ−ブル
と、前記密結合マルチプロセッサシステムに適用できる
試験プログラムを試験プログラム群から自動的に検索し
て前記試験プログラム登録テ−ブルに登録する試験プロ
グラム登録手段と、前記試験プログラム登録テ−ブルと
前記中央処理装置台数に対応する試験走行フラグと、前
記密結合マルチプロセッサシステムに論理的に接続状態
にある全中央処理装置に自動的に前記試験プログラムを
割当てる中央処理装置割当て手段と、前記密結合マルチ
プロセッサシステムに論理的に接続状態にある全中央処
理装置で同時に前記試験プログラムを実行させる試験プ
ログラム同時実行手段とを有する。
A test system for a tightly coupled multiprocessor system according to the present invention comprises a central processing unit connection state confirmation means for recognizing the number of central processing units logically connected to the tightly coupled multiprocessor system. And a test program registration table for registering a test program and a test program registration for automatically searching a test program applicable to the tightly coupled multiprocessor system from a test program group and registering it in the test program registration table. Means, a test running flag corresponding to the test program registration table and the number of central processing units, and the test programs are automatically applied to all central processing units logically connected to the tightly coupled multiprocessor system. Central processing unit allocating means for allocating, and said tightly coupled multiprocessor system And a test program concurrent means for executing simultaneously the test program in full central processing unit in the logical connection state.

【0006】[0006]

【作用】中央処理装置接続状態認識手段は、論理的に接
続されている中央処理装置の台数をカウントする。試験
プログラム登録手段は、密結合マルチプロセッサシステ
ムに適用できる試験プログラムを試験プログラム群から
検索し、試験プログラム登録テ−ブルに登録する。中央
処理装置割当て手段は、中央処理装置に未実行の試験プ
ログラムの実行制御権を割当てる。中央処理装置割当て
手段は、各中央処理装置に別々の試験プログラムの実行
制御を割り当てる手段と、各中央処理装置に同じ試験プ
ログラムの実行制御を割り当てる手段とを有し、効率の
良い方の手段を割り当てる。試験プログラム同時実行手
段は各中央処理装置に割り当てられた試験プログラムを
同時に実行させる。
The central processing unit connection state recognizing means counts the number of central processing units that are logically connected. The test program registration means retrieves a test program applicable to the tightly coupled multiprocessor system from the test program group and registers it in the test program registration table. The central processing unit allocating unit allocates the execution control right of the unexecuted test program to the central processing unit. The central processing unit allocating means has means for allocating execution control of separate test programs to each central processing unit, and means for allocating execution control of the same test program to each central processing unit. assign. The test program simultaneous execution means simultaneously executes the test programs assigned to the central processing units.

【0007】[0007]

【実施例】以下、本発明の一実施例を図面を参照して説
明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0008】図1は本発明の一実施例の密結合マルチプ
ロセッサシステム用試験システムの構成を示すブロック
図、図2は該試験システムの試験環境を示すブロック図
である。図1に示すように、本実施例の密結合マルチプ
ロセッサシステム用試験システムは、試験用モニタプロ
グラム1及び試験プログラム群2から構成される。
FIG. 1 is a block diagram showing a configuration of a test system for a tightly coupled multiprocessor system according to an embodiment of the present invention, and FIG. 2 is a block diagram showing a test environment of the test system. As shown in FIG. 1, the test system for the tightly coupled multiprocessor system according to this embodiment includes a test monitor program 1 and a test program group 2.

【0009】試験用モニタプログラム1は、中央処理装
置接続状態確認手段3、試験プログラム登録手段4、中
央処理装置割当て手段5、試験プログラム同時実行手段
6、試験プログラム登録テ−ブル7、試験走行フラグ
8、及び試験制御部9を有する。 また、試験プログラ
ム群2は、密結合マルチプロセッサシステム用試験プロ
グラムA10、密結合マルチプロセッサシステム用試験
プログラムB11、シングルプロセッサシステム用試験
プログラムC12、シングルプロセッサシステム用試験
プログラムD13を有する。
The test monitor program 1 includes a central processing unit connection state confirmation unit 3, a test program registration unit 4, a central processing unit allocation unit 5, a test program simultaneous execution unit 6, a test program registration table 7, and a test running flag. 8 and a test control unit 9. The test program group 2 has a tightly coupled multiprocessor system test program A10, a tightly coupled multiprocessor system test program B11, a single processor system test program C12, and a single processor system test program D13.

【0010】図2に示すように、試験環境をなす密結合
マルチプロセッサシステム14は、CPU−A15、C
PU−B16、メモリ17、メモリ制御部18を有す
る。さらに、メモリ17に試験用モニタプログラム1及
び試験用プログラム群2が格納されると、試験用モニタ
プログラム1は自動的に起動される。
As shown in FIG. 2, the tightly coupled multiprocessor system 14 forming the test environment includes CPU-A15 and C-A15.
It has a PU-B 16, a memory 17, and a memory control unit 18. Further, when the test monitor program 1 and the test program group 2 are stored in the memory 17, the test monitor program 1 is automatically started.

【0011】次に、本実施例の動作について図面を参照
して説明する。
Next, the operation of this embodiment will be described with reference to the drawings.

【0012】まず、密結合マルチプロセッサシステム1
4を立ちあげる。この時、試験用モニタプログラム1及
び試験プログラム群2がメモリ17にロ−ドされ、制御
が試験用モニタプログラム1に渡される。
First, the tightly coupled multiprocessor system 1
Start up 4. At this time, the test monitor program 1 and the test program group 2 are loaded into the memory 17, and the control is transferred to the test monitor program 1.

【0013】次に、中央処理装置接続状態確認手段3に
制御が移り、ここで密結合マルチプロセッサシステム1
4に論理的に接続されている中央処理装置の台数がカウ
ントされ、制御は試験プログラム登録手段4に移る。図
2の場合、CPU−A15及びCPU−B16が論理的
接続状態にあるので、中央処理装置は2台とカウントさ
れる。
Next, the control is transferred to the central processing unit connection state confirmation means 3, where the tightly coupled multiprocessor system 1 is provided.
The number of central processing units logically connected to 4 is counted, and control is transferred to the test program registration means 4. In the case of FIG. 2, since the CPU-A15 and the CPU-B16 are in the logical connection state, the central processing unit is counted as two units.

【0014】試験プログラム登録手段4では、密結合マ
ルチプロセッサシステムに適用できる試験プログラムを
試験プログラム群2から検索し、試験プログラム登録テ
−ブル7に登録し、試験走行フラグ8を中央処理装置台
数分オフする。
The test program registration means 4 searches the test program group 2 for a test program applicable to the tightly coupled multiprocessor system, registers it in the test program registration table 7, and sets the test running flag 8 for the number of central processing units. Turn off.

【0015】本実施例では、密結合マルチプロセッサシ
ステム14に適用できる試験プログラムとして試験プロ
グラムA10及び試験プログラムB11の2個の試験プ
ログラムがあるので、試験プログラム登録テ−ブル7に
2個の試験プログラムを登録し、それぞれの試験走行フ
ラグ8を中央処理装置2台分オフし、制御を中央処理装
置割当手段5に移す。
In this embodiment, since there are two test programs, test program A10 and test program B11, which can be applied to the tightly coupled multiprocessor system 14, two test programs are stored in the test program registration table 7. Is registered, each test running flag 8 is turned off for two central processing units, and control is transferred to the central processing unit allocating means 5.

【0016】中央処理装置割当て手段5は、各中央処理
装置に別々の試験プログラムを割り当てる手段と、各中
央処理装置に同じ試験プログラムを割り当てる手段とを
有するが、本実施例では、各中央処理装置に別々の試験
プログラムを割り当てる手段で説明する。中央処理装置
割当て手段5は、試験プログラム登録テ−ブル7及び試
験走行フラグ8を参照し、試験プログラムA10をCP
U−A15に、試験プログラムB11をCPU−B16
に割当て、各試験プログラムの実行を試験プログラム同
時実行手段6と試験制御部9を呼び出すことにより行
う。各試験プログラムの実行が終了すると、試験制御部
9は各試験プログラムの各中央処理装置に対応する試験
走行フラグ8をオンして、再び処理を中央処理装置割当
て手段5に移す。
The central processing unit allocating means 5 has means for allocating a different test program to each central processing unit and means for allocating the same test program to each central processing unit. In the present embodiment, each central processing unit is allocated. It will be described by means of allocating different test programs to. The central processing unit allocating means 5 refers to the test program registration table 7 and the test running flag 8 to CP the test program A10.
Test program B11 to CPU-B16 in U-A15
, And each test program is executed by calling the test program simultaneous execution means 6 and the test control unit 9. When the execution of each test program is completed, the test control unit 9 turns on the test running flag 8 corresponding to each central processing unit of each test program, and moves the processing to the central processing unit allocating means 5 again.

【0017】中央処理装置割当て手段5は、試験プログ
ラム登録テ−ブル7と各中央処理装置に対応した試験走
行フラグ8を参照し、試験プログラムA10がCPU−
B16で未実行、試験プログラムB11がCPU−A1
5で未実行ということを知り、試験プログラムB11を
CPU−A15に、試験プログラムA10をCPU−B
16に割当て、再び試験プログラム同時実行手段6と試
験制御部9を呼び出すことで試験を実行する。各試験プ
ログラムの実行が終了すると、試験制御部9は各試験プ
ログラムの各中央処理装置に対応した試験走行フラグ8
をオフして処理を中央処理装置割当て手段5に移す。
The central processing unit allocating means 5 refers to the test program registration table 7 and the test running flag 8 corresponding to each central processing unit, and the test program A10 causes the CPU-
Not executed in B16, test program B11 is CPU-A1
5 that the test program B11 is the CPU-A15 and the test program A10 is the CPU-B.
The test is executed by assigning it to 16 and calling the test program simultaneous execution means 6 and the test control section 9 again. When the execution of each test program is completed, the test control unit 9 causes the test running flag 8 corresponding to each central processing unit of each test program.
Is turned off and the processing is transferred to the central processing unit allocating means 5.

【0018】中央処理装置割当て手段5では、試験プロ
グラム登録テ−ブル7と各中央処理装置に対応した試験
走行フラグ8を参照し、密結合マルチプロセッサシステ
ムに適用できる全ての試験プログラムが全中央処理装置
で実行されたことを確認する、処理を試験用モニタプロ
グラム1に移し試験を終了する。
The central processing unit allocating means 5 refers to the test program registration table 7 and the test running flag 8 corresponding to each central processing unit, and all the test programs applicable to the tightly coupled multiprocessor system are all centralized. After confirming that the test has been executed by the apparatus, the process is transferred to the test monitor program 1 and the test ends.

【0019】本実施例によれば、例えば、HDとメモリ
間のDMA転送を行う試験プログラムとDATとメモリ
間のDMAデ−タ転送を行う試験プログラムをCPU−
A15とCPU−B16で同時に実行することにより、
メモリに負荷がかかりハ−ドウェアによるメモリ制御部
18の検証に着眼した試験が効率よくできるという効果
がある。
According to this embodiment, for example, a test program for performing DMA transfer between HD and memory and a test program for performing DMA data transfer between DAT and memory are provided in the CPU-
By executing A15 and CPU-B16 at the same time,
There is an effect that a load is applied to the memory and a test focusing on the verification of the memory control unit 18 by the hardware can be efficiently performed.

【0020】[0020]

【発明の効果】以上説明したように、本発明は、密結合
マルチプロセッサシステムにおいて、論理的接続状態に
ある全ての中央処理装置の評価を自動的にかつ同時に行
うことで、試験操作の簡略化及び評価時間の短縮化がで
きる効果がある。
As described above, the present invention simplifies the test operation by automatically and simultaneously evaluating all the central processing units in the logically connected state in the tightly coupled multiprocessor system. And, there is an effect that the evaluation time can be shortened.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は、本発明の一実施例の密結合マルチプロ
セッサシステム用試験システムの構成を示すブロック図
である。
FIG. 1 is a block diagram showing the configuration of a test system for a tightly coupled multiprocessor system according to an embodiment of the present invention.

【図2】図2は、本発明の一実施例の密結合マルチプロ
セッサシステム用試験システムの試験環境を示すブロッ
ク図である。
FIG. 2 is a block diagram showing a test environment of a test system for a tightly coupled multiprocessor system according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…試験用モニタプログラム、2…試験プログラム群、
3…中央処理装置接続状態確認手段、4…試験プログラ
ム登録手段、5…中央処理装置割当て手段、6…試験プ
ログラム同時実行手段、7…試験プログラム登録テ−ブ
ル、8…試験走行フラグ、9…試験制御部、10、1
1、12…試験プログラム、13…試験プログラム4、
14…密結合マルチプロセッサシステム、15…CPU
−A、16…CPU−B、17…メモリ、18…メモリ
制御部。
1 ... test monitor program, 2 ... test program group,
3 ... Central processing unit connection state confirmation means, 4 ... Test program registration means, 5 ... Central processing unit allocation means, 6 ... Test program simultaneous execution means, 7 ... Test program registration table, 8 ... Test running flag, 9 ... Test control unit, 10, 1
1, 12 ... Test program, 13 ... Test program 4,
14 ... Tightly coupled multiprocessor system, 15 ... CPU
-A, 16 ... CPU-B, 17 ... Memory, 18 ... Memory control unit.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 石木 康之 東京都江東区福住1丁目13番12号 株式会 社日立東サービスエンジニアリング内 ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Yasuyuki Ishiki 1-13-12 Fukuzumi, Koto-ku, Tokyo Inside Hitachi East Service Engineering Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】複数の中央処理装置がメモリを共有する密
結合マルチプロセッサシステムにおいて、前記複数の中
央処理装置のうちの前記密結合マルチプロセッサシステ
ムに論理的に接続されている中央処理装置の台数を認識
する中央処理装置接続状態確認手段と、試験プログラム
を登録する試験プログラム登録テ−ブルと、前記密結合
マルチプロセッサシステムに適用できる試験プログラム
を試験プログラム群から自動的に検索して前記試験プロ
グラム登録テ−ブルに登録する試験プログラム登録手段
と、前記試験プログラム登録テ−ブルと前記中央処理装
置台数に対応する試験走行フラグと、前記密結合マルチ
プロセッサシステムに論理的に接続状態にある全中央処
理装置に自動的に前記試験プログラムを割当てる中央処
理装置割当て手段と、前記密結合マルチプロセッサシス
テムに論理的に接続状態にある全中央処理装置で同時に
前記試験プログラムを実行させる試験プログラム同時実
行手段とを有することを特徴とする密結合マルチプロセ
ッサシステムの試験システム。
1. In a tightly coupled multiprocessor system in which a plurality of central processing units share a memory, the number of central processing units logically connected to the tightly coupled multiprocessor system among the plurality of central processing units. A central processing unit connection state confirmation means for recognizing a test program, a test program registration table for registering a test program, and a test program applicable to the tightly coupled multiprocessor system are automatically searched for from the test program group and the test program A test program registration means for registering in a registration table, a test running flag corresponding to the test program registration table and the number of central processing units, and all central units logically connected to the tightly coupled multiprocessor system. Central processing unit assigning means for automatically assigning the test program to a processing unit The test system tightly coupled multiprocessor system and having a test program concurrent means for executing simultaneously the test program in full central processing unit which is logically connected state to the tightly coupled multiprocessor system.
JP7226232A 1995-09-04 1995-09-04 Test system for closely coupled multiprocessor system Pending JPH0973435A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7226232A JPH0973435A (en) 1995-09-04 1995-09-04 Test system for closely coupled multiprocessor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7226232A JPH0973435A (en) 1995-09-04 1995-09-04 Test system for closely coupled multiprocessor system

Publications (1)

Publication Number Publication Date
JPH0973435A true JPH0973435A (en) 1997-03-18

Family

ID=16841970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7226232A Pending JPH0973435A (en) 1995-09-04 1995-09-04 Test system for closely coupled multiprocessor system

Country Status (1)

Country Link
JP (1) JPH0973435A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010020766A (en) * 2008-07-14 2010-01-28 Internatl Business Mach Corp <Ibm> Method for generating test case, information processing system, and computer program
US7849362B2 (en) 2005-12-09 2010-12-07 International Business Machines Corporation Method and system of coherent design verification of inter-cluster interactions

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7849362B2 (en) 2005-12-09 2010-12-07 International Business Machines Corporation Method and system of coherent design verification of inter-cluster interactions
JP2010020766A (en) * 2008-07-14 2010-01-28 Internatl Business Mach Corp <Ibm> Method for generating test case, information processing system, and computer program

Similar Documents

Publication Publication Date Title
US7080377B2 (en) Method for effective utilizing of shared resources in computerized system
TWI235952B (en) Thread dispatch mechanism and method for multiprocessor computer systems
WO1989008883A1 (en) Record lock processor for multiprocessing data system
WO2017193737A1 (en) Software testing method and system
JPH06236344A (en) Method and apparatus for arbitration between plurality of data transfer requests
EP3724776A1 (en) Method, function manager and arrangement for handling function calls
CN111831408A (en) Asynchronous task processing method and device, electronic equipment and medium
JPH0973435A (en) Test system for closely coupled multiprocessor system
KR20050057834A (en) Method for mass data processing through scheduler in multi processor system
JPH09293057A (en) Task allocation method in hierarchical structure type multiprocessor system
CN111581041A (en) Method and equipment for testing performance of magnetic disk
US20080288967A1 (en) Procedure calling method, procedure calling program, and computer product
JPH02245864A (en) Multiprocessor system
CN116149897B (en) Chip functional safety fault processing method
JPH0496167A (en) Interruption system for multi-processor system
JPH1153327A (en) Multiprocessor system
JPS58115569A (en) Multiprocessor system
JPH07120301B2 (en) Task debugging method
CN114968555A (en) Bottom layer resource scheduling method and device of real-time data synchronization platform and electronic equipment
JPH02264352A (en) Multi-processor synchronizing system
JPH05101018A (en) Network file shared system
JPH11259431A (en) Distributed processing method and computer readable storage medium for recording network distributed processing program
JPH0324643A (en) Page assigning system for data base
JPH03113564A (en) Job parallel executing device
JP2968756B2 (en) Internal resource matching method and apparatus in multiprocessor system