JPH0969752A - Filter circuit and electronic equipment - Google Patents

Filter circuit and electronic equipment

Info

Publication number
JPH0969752A
JPH0969752A JP17185196A JP17185196A JPH0969752A JP H0969752 A JPH0969752 A JP H0969752A JP 17185196 A JP17185196 A JP 17185196A JP 17185196 A JP17185196 A JP 17185196A JP H0969752 A JPH0969752 A JP H0969752A
Authority
JP
Japan
Prior art keywords
diode
transistor
current source
filter
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17185196A
Other languages
Japanese (ja)
Other versions
JP3452232B2 (en
Inventor
Norio Shoji
法男 小路
Katsuyuki Yonezawa
克行 米沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP17185196A priority Critical patent/JP3452232B2/en
Publication of JPH0969752A publication Critical patent/JPH0969752A/en
Application granted granted Critical
Publication of JP3452232B2 publication Critical patent/JP3452232B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To miniaturize a circuit scale and to realize a wide dynamic range with a low minimum operation voltage by connecting a capacitor, which takes out a signal component in a prescribed band, in series to first and second specific diodes. SOLUTION: A primary filter 24 has a first differential pair consisting of a first transistor TR Q1 and a TR Q2 as a first diode and a second differential pair composed of a second TR Q2n and a TR Q2n-1 as a second diode. A capacitor C which takes out the signal component in the prescribed band from both ends is connected in series to the first diode Q2, which is always made conductive by a second current source 26 only for diode, of the first differential pair, to which one of differential input signals is given, and the second diode Q2n-1, which is always made conductive by a fourth current source 28 only for diode, of the second differential pair to which the other signal is given.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【目次】以下の順序で本発明を説明する。 発明の属する技術分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 発明の実施の形態 (1)2次フイルタ (1−1)基本構成(1次フイルタ) (1−2)ステート・バリアブル・フイルタ(2次フイ
ルタ) (2)実施例によるダイナミツクレンジ拡大型1次フイ
ルタ (2−1)基本構成 (2−2)低電源電圧対応型1次フイルタ (2−3)低消費電力型1次フイルタ (3)応用装置例 (4)他の実施例 発明の効果
[Table of Contents] The present invention will be described in the following order. TECHNICAL FIELD The invention belongs to the related art Problem to be solved by the invention Means for solving the problem Embodiments of the invention (1) Secondary filter (1-1) Basic configuration (primary filter) (1-2) State variable filter (secondary filter) (2) Dynamic range expansion type primary filter according to the embodiment (2-1) Basic configuration (2-2) Low power supply voltage compatible primary filter (2-3) Low Power consumption type primary filter (3) Application device example (4) Other embodiments Effect of the invention

【0002】[0002]

【発明の属する技術分野】本発明はフイルタ回路に関す
る。特に低電圧動作及び広いダイナミツクレンジが要求
されるものに用いて好適なものである。
TECHNICAL FIELD The present invention relates to a filter circuit. In particular, it is suitable for use in those requiring low voltage operation and a wide dynamic range.

【0003】[0003]

【従来の技術】図9に1次ローパスフイルタの回路例を
示し、この1次フイルタに用いられている差動積分器の
構成を図10に示す。この差動積分器1は差動入力段及
び差動出力段によつて構成されている。差動入力段は、
差動対のトランジスタQ1及びQ2と、ダイナミツクレ
ンジを拡大する2つの抵抗R1と、定電流I1 を差動対
に供給する定電流源2とで構成され、入力電圧VINを差
動電流に変換する。
2. Description of the Related Art FIG. 9 shows a circuit example of a primary low-pass filter, and FIG. 10 shows the configuration of a differential integrator used in this primary filter. The differential integrator 1 is composed of a differential input stage and a differential output stage. The differential input stage is
Transistors Q1 and Q2 of the differential pair, Dyna and Mitsu click range to expand the two resistors R1, is composed of a constant current source 2 supplies a constant current I 1 to the differential pair, the differential current input voltage V IN Convert to.

【0004】差動出力段は、基準電圧源Vref と、ダイ
オードD1及びD2と、差動対のNPN形トランジスタ
Q3及びQ4と、負荷のPNP形トランジスタP1及び
P2と、定電流I2 を差動対に供給する定電流源3とで
ギルバートマルチプライヤに構成されている。差動出力
段は、差動入力段より得た差動電流を増幅して差動出力
電流±i0 を生成し、この差動出力電流±i0 を2つの
コンデンサCのそれぞれの一端に充放電する。これによ
り、2つのコンデンサCのそれぞれの一端の間から出力
電圧V0 が取り出される。
The differential output stage differentially supplies a reference voltage source Vref, diodes D1 and D2, differential pair NPN type transistors Q3 and Q4, load PNP type transistors P1 and P2, and a constant current I 2 . A Gilbert multiplier is constituted by a constant current source 3 supplied to the pair. Differential output stage generates a differential output currents ± i 0 amplifies the differential current obtained from the differential input stage, charging the differential output currents ± i 0 to each of the one end of the two capacitors C To discharge. As a result, the output voltage V 0 is taken out between the ends of the two capacitors C.

【0005】このとき差動積分器1の電圧電流変換係数
gm は、次式
At this time, the voltage-current conversion coefficient gm of the differential integrator 1 is given by

【数1】 で与えられる。出力電圧VO は、複素角周波数をsとし
て、次式
[Equation 1] Given in. The output voltage V O is given by

【数2】 と表すことができる。これにより、図9に示した1次ロ
ーパスフイルタの伝達関数H(=VO /VIN)は、次式
[Equation 2] It can be expressed as. Accordingly, the transfer function H (= V O / V IN ) of the first-order low-pass filter shown in FIG.

【数3】 で与えられる。(Equation 3) Given in.

【0006】[0006]

【発明が解決しようとする課題】ところが、上述の従来
の1次フイルタは、トランジスタQ3及びQ4のコレク
タ電圧を安定化させるためコモンモードフイードバツク
回路4が必要であつた。また1次フイルタ全体の素子数
が多く、チツプ面積が大型化する問題もあつた。同様
に、2次フイルタは、積分器(1/s)を有する上述の
1次フイルタを複数必要とすることにより、同様の問題
を避けることができなかつた。
However, the above-mentioned conventional primary filter requires the common mode feedback circuit 4 in order to stabilize the collector voltage of the transistors Q3 and Q4. In addition, the number of elements in the entire primary filter is large and the chip area becomes large. Similarly, a secondary filter could not avoid the same problem by requiring multiple primary filters as described above with an integrator (1 / s).

【0007】ところで、近年、電子機器を小型の電池に
よる低電圧電源で使用することが所望されている。この
ため電子機器で使用するフイルタも低電源電圧で使用す
ることができるものが所望されている。ところが、上述
の1次フイルタは、コモンモードフイードバツク回路4
をもつと共に、トランジスタP1、P2とトランジスタ
Q3及びQ4とが電源に対して直列に接続されている。
このため低電源電圧での使用に十分に対応することが困
難であるという問題があつた。
By the way, in recent years, it has been desired to use electronic equipment with a low-voltage power source using a small battery. Therefore, it is desired that the filter used in the electronic device can be used with a low power supply voltage. However, the above-mentioned primary filter is used in the common mode feedback circuit 4
And the transistors P1 and P2 and the transistors Q3 and Q4 are connected in series to the power supply.
For this reason, there is a problem in that it is difficult to sufficiently cope with use at a low power supply voltage.

【0008】本発明は以上の点を考慮してなされたもの
で、回路規模を小型化し得ると共に、最低動作電圧が低
くダイナミツクレンジが広いフイルタ回路及びこれを用
いた電子機器を提案しようとするものである。
The present invention has been made in consideration of the above points, and it is an object of the present invention to propose a filter circuit which can be downsized in circuit scale, has a low minimum operating voltage and a wide dynamic range, and an electronic device using the same. It is a thing.

【0009】[0009]

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、入力端子に差動入力信号の一方の
入力信号が与えられる第1のトランジスタと、第1のト
ランジスタのエミツタと直列に接続されて第1のトラン
ジスタと差動動作する第1のダイオードとでなる第1の
差動対と、第1のトランジスタのエミツタと第1の電源
との間に介挿されて少なくとも第1のトランジスタを駆
動する第1の電流源と、第1のダイオードと第2の電源
との間に介挿され第1のダイオードを常に導通させる第
2の電流源と、入力端子に差動入力信号の他方の入力信
号が与えられる第2のトランジスタと、第2のトランジ
スタのエミツタと直列に接続されて第2のトランジスタ
と差動動作する第2のダイオードとでなる第2の差動対
と、第2のトランジスタのエミツタと第1の電源との間
に介挿されて少なくとも第2のトランジスタを駆動する
第3の電流源と、第2のダイオードと第2の電源との間
に介挿され第2のダイオードを常に導通させる第4の電
流源と、第1及び第2のトランジスタのそれぞれのエミ
ツタ間に第1及び第2のダイオードと直列に接続され、
両端より所定帯域の信号成分を取り出すコンデンサとを
設ける。
In order to solve the above problems, in the present invention, a first transistor to which one input signal of a differential input signal is applied to an input terminal, and an emitter of the first transistor are connected in series. At least a first differential pair, which is connected and includes a first diode that differentially operates with a first transistor, and is interposed between an emitter of the first transistor and a first power supply, A first current source that drives the transistor, a second current source that is interposed between the first diode and the second power source and that keeps the first diode conductive, and a differential input signal A second differential pair including a second transistor to which the other input signal is applied, a second diode connected in series with an emitter of the second transistor and differentially operating with the second transistor; Tran of 2 A third current source interposed between the emitter of the star and the first power source to drive at least the second transistor; and a second current source interposed between the second diode and the second power source. A fourth current source that always conducts a diode and a first and a second diode are connected in series between the respective emitters of the first and second transistors,
A capacitor for extracting a signal component in a predetermined band from both ends is provided.

【0010】両端より所定帯域の信号成分を取り出すコ
ンデンサを、差動入力信号の一方の入力信号が与えられ
る第1の差動対のうちダイオード専用の第2の電流源に
よつて常に導通している第1のダイオードと、他方の入
力信号が与えられる第2の差動対のうちダイオード専用
の第4の電流源によつて常に導通している第2のダイオ
ードとに直列に接続することにより、回路規模を小型化
し得ると共に、最低動作電圧が従来に比して一段と低く
かつダイナミツクレンジが広いフイルタ回路及びこれを
用いた電子機器を実現することができる。
A capacitor for extracting a signal component of a predetermined band from both ends is always made conductive by a second current source dedicated to a diode of the first differential pair to which one input signal of the differential input signal is applied. By connecting in series with the first diode which is always on and the second diode which is always conducted by the fourth current source dedicated to the diode of the second differential pair to which the other input signal is applied. It is possible to realize a filter circuit which has a smaller circuit scale, a lower minimum operating voltage than that of the conventional one, and a wider dynamic range, and an electronic device using the same.

【0011】また本発明においては、差動入力信号を与
えたフイルタ回路において抽出された所定帯域の信号成
分に基づいて信号処理する処理回路を有する電子機器に
おいて、フイルタ回路に、入力端子に差動入力信号の一
方の入力信号が与えられる第1のトランジスタと、第1
のトランジスタのエミツタと直列に接続されて第1のト
ランジスタと差動動作する第1のダイオードとでなる第
1の差動対と、第1のトランジスタのエミツタと第1の
電源との間に介挿されて少なくとも第1のトランジスタ
を駆動する第1の電流源と、第1のダイオードと第2の
電源との間に介挿され第1のダイオードを常に導通させ
る第2の電流源と、入力端子に差動入力信号の他方の入
力信号が与えられる第2のトランジスタと、第2のトラ
ンジスタのエミツタと直列に接続されて第2のトランジ
スタと差動動作する第2のダイオードとでなる第2の差
動対と、第2のトランジスタのエミツタと第1の電源と
の間に介挿されて少なくとも第2のトランジスタを駆動
する第3の電流源と、第2のダイオードと第2の電源と
の間に介挿され第2のダイオードを常に導通させる第4
の電流源と、第1及び第2のトランジスタのそれぞれの
エミツタ間に第1及び第2のダイオードと直列に接続さ
れ、両端より所定帯域の信号成分を取り出すコンデンサ
とを設ける。
Further, according to the present invention, in an electronic device having a processing circuit for performing signal processing based on a signal component of a predetermined band extracted in a filter circuit given a differential input signal, the filter circuit is provided with a differential signal at an input terminal. A first transistor supplied with one of the input signals;
A first differential pair, which is connected in series with the emitter of the first transistor and includes a first diode that operates differentially with the first transistor, and an emitter between the emitter of the first transistor and the first power supply. A first current source that is inserted to drive at least the first transistor, a second current source that is interposed between the first diode and the second power source, and that always conducts the first diode, and an input A second transistor including a second transistor whose terminal receives the other input signal of the differential input signal and a second diode which is connected in series with the emitter of the second transistor and differentially operates with the second transistor. A differential pair, a third current source interposed between the emitter of the second transistor and the first power source to drive at least the second transistor, a second diode and a second power source. Interpolated between the first 4 to the diodes always conduct
And a capacitor connected in series with the first and second diodes between the respective emitters of the first and second transistors and extracting a signal component in a predetermined band from both ends.

【0012】[0012]

【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below in detail with reference to the drawings.

【0013】(1)2次フイルタ (1−1)基本構成(1次フイルタ) 図10との対応部分に同一符号を付して示す図1におい
て、5は全体として1次フイルタを示し、本発明に係る
2次フイルタに使用される。この1次フイルタ5は、差
動対と、ダイオードと、電流源と、コンデンサとによつ
て構成されている。1次フイルタ5は、差動対とダイオ
ードとの接続中点より高域通過特性の差動信号S1を出
力する。また1次フイルタ5は、差動対とこの差動対を
駆動する電流源6及び7との接続中点より低域通過特性
の差動信号S2を出力する。
(1) Secondary Filter (1-1) Basic Configuration (Primary Filter) In FIG. 1 in which parts corresponding to those in FIG. 10 are designated by the same reference numerals, 5 indicates a primary filter as a whole, and It is used for the secondary filter according to the invention. The primary filter 5 is composed of a differential pair, a diode, a current source, and a capacitor. The primary filter 5 outputs a differential signal S1 having a high-pass characteristic from the midpoint of connection between the differential pair and the diode. In addition, the primary filter 5 outputs a differential signal S2 having a low-pass characteristic from the midpoint of connection between the differential pair and the current sources 6 and 7 that drive the differential pair.

【0014】続いて、これら各部の具体的な構成を説明
する。差動対は、一対のトランジスタQ1及びQ2でな
り、トランジスタQ1及びQ2のベースに差動信号S3
が入力される。ダイオードは、ベースとコレクタが短絡
されたいわゆるダイオード接続されたトランジスタQ3
及びQ4でなり、トランジスタQ3及びQ4のそれぞれ
のエミツタが差動対のトランジスタQ1及びQ2のコレ
クタに接続されている。トランジスタQ3及びQ4のそ
れぞれのコレクタは電源電圧VCCに接続されている。
Next, a concrete configuration of each of these parts will be described. The differential pair includes a pair of transistors Q1 and Q2, and a differential signal S3 is provided at the bases of the transistors Q1 and Q2.
Is entered. The diode is a so-called diode-connected transistor Q3 whose base and collector are short-circuited.
And Q4, and the respective emitters of the transistors Q3 and Q4 are connected to the collectors of the transistors Q1 and Q2 of the differential pair. The collectors of the transistors Q3 and Q4 are connected to the power supply voltage V CC .

【0015】電流源は、定電流源6及び7によつてな
る。定電流源6及び7は、差動対のトランジスタQ1及
びQ2のそれぞれのエミツタと接地ラインGND間に介
挿されており、トランジスタQ1及びQ2にそれぞれ定
電流I1 を供給する。コンデンサCは差動対を構成する
トランジスタQ1及びQ2のエミツタ間に接続されてい
る。
The current sources consist of constant current sources 6 and 7. The constant current sources 6 and 7 are interposed between the respective emitters of the transistors Q1 and Q2 of the differential pair and the ground line GND, and supply the constant current I 1 to the transistors Q1 and Q2, respectively. The capacitor C is connected between the emitters of the transistors Q1 and Q2 that form a differential pair.

【0016】以上の構成において、1次フイルタ5のそ
れぞれの出力端よりそれぞれの周波数特性の出力が得ら
れることを説明する。まずローパスフイルタ特性が得ら
れることを説明する。今、差電圧VINの差動信号S3が
入力されたとき、コンデンサCに電流iL が流れる。電
流iL は、差動対のトランジスタQ1及びQ2のエミツ
タ抵抗をre (=VT /I)とすると、次式
It will be described that, in the above-mentioned configuration, the output of each frequency characteristic is obtained from each output terminal of the primary filter 5. First, it will be explained that the low-pass filter characteristic can be obtained. Now, when the differential signal S3 of the difference voltage V IN is input, the current i L flows through the capacitor C. If the emitter resistance of the transistors Q1 and Q2 of the differential pair is re (= V T / I), the current i L is given by the following equation.

【数4】 として求められる。(Equation 4) Is required.

【0017】従つて、トランジスタQ1及びQ2のエミ
ツタ間に発生する差電圧VL は、次式
Therefore, the differential voltage V L generated between the emitters of the transistors Q1 and Q2 is

【数5】 として求められる。このとき1/2re Cをωc とおく
と、差電圧VINと差電圧VL との比は、次式
(Equation 5) Is required. At this time, if 1/2 re C is set to ω c, the ratio between the difference voltage V IN and the difference voltage V L is

【数6】 となる。以上より差動対と電流源との接続中点からカツ
トオフ周波数fc をωc/2πとする1次ローパスフイ
ルタ特性の差動信号S2が得られることが分かる。
(Equation 6) Becomes From the above, it can be seen that the differential signal S2 having the primary low-pass filter characteristic with the cut-off frequency fc being ωc / 2π can be obtained from the midpoint of connection between the differential pair and the current source.

【0018】続いてハイパスフイルタ特性が得られるこ
とを説明する。今、電流増幅率βを無限大とすると、差
電圧VINの差動信号S3が入力されたときにトランジス
タQ3及びQ4に流れる電流iH は電流iL と等しくな
る。このときトランジスタQ1及びQ2のコレクタに発
生する差動信号S1の差電圧VH は、次式
Next, it will be explained that a high pass filter characteristic is obtained. Now, assuming that the current amplification factor β is infinite, the current i H flowing through the transistors Q3 and Q4 when the differential signal S3 of the difference voltage V IN is input becomes equal to the current i L. At this time, the differential voltage V H of the differential signal S1 generated in the collectors of the transistors Q1 and Q2 is

【数7】 として求められる。(Equation 7) Is required.

【0019】従つて、差電圧VINと差電圧VH との比を
求めると、次式
Therefore, when the ratio of the difference voltage V IN and the difference voltage V H is calculated, the following equation is obtained.

【数8】 が得られる。以上より差動対とダイオードとの接続中点
からカツトオフ周波数fc をωc /2πとする1次ハイ
パスフイルタ特性の差動信号S1を得ることができるこ
とが分かる。因みに、定電流源6及び7が供給する電流
1 に応じてエミツタ抵抗re の値を調整することがで
きる。これにより、カツトオフ周波数fc を任意に調整
することができる。
(Equation 8) Is obtained. From the above, it can be seen that it is possible to obtain the differential signal S1 having the primary high-pass filter characteristic in which the cutoff frequency fc is ωc / 2π from the midpoint of connection between the differential pair and the diode. Incidentally, the value of the emitter resistance re can be adjusted according to the current I 1 supplied by the constant current sources 6 and 7. This allows the cutoff frequency fc to be adjusted arbitrarily.

【0020】以上の構成によれば、NPN形トランジス
タだけで構成することができることにより製造プロセス
が従来に比して一段と少なくて済む1次フイルタを実現
することができる。また回路内の全信号が差動信号であ
ることにより、電源電圧変動や外部雑音の影響を受け難
い1次フイルタを実現することができる。さらに従来型
フイルタのようにコモンモードフイードバツク回路4を
設けなくても良いことにより、回路構成を一段と小型化
できると共に、素子数も一段と少なくて済む1次フイル
タを実現することができる。
According to the above structure, since the NPN type transistor can be used alone, a primary filter requiring a much smaller number of manufacturing processes than the conventional one can be realized. Further, since all the signals in the circuit are differential signals, it is possible to realize a primary filter that is less likely to be affected by power supply voltage fluctuations and external noise. Further, since it is not necessary to provide the common mode feedback circuit 4 unlike the conventional type filter, the circuit structure can be further downsized, and a primary filter can be realized in which the number of elements can be further reduced.

【0021】(1−2)ステート・バリアブル・フイル
タ(2次フイルタ) 続いて、2次フイルタの回路構成を説明する。図2は2
次フイルタ8のブロツク構成を示す。この2次フイルタ
8は、前項で説明した1次フイルタ5より得た1次ロー
パスフイルタブロツクL1及びL2と、1次ハイパスフ
イルタブロツクH1、H2及びH3とを組み合わせて構
成されている。因に、図2に示したωc /(s+ωc )
のブロツクは1次ローパスフイルタを表し、s/(s+
ωc )のブロツクは1次ハイパスフイルタを表す。また
A1 及びA2 はそれぞれA1 倍の増幅器及びA2 倍の増
幅器を表す。
(1-2) State Variable Filter (Secondary Filter) Next, the circuit configuration of the secondary filter will be described. 2 is 2
The block configuration of the next filter 8 is shown. The secondary filter 8 is constructed by combining the primary low-pass filter locks L1 and L2 obtained from the primary filter 5 described in the previous section and the primary high-pass filter locks H1, H2 and H3. Incidentally, ωc / (s + ωc) shown in FIG.
The block of represents the primary low-pass filter, s / (s +
The block of ωc) represents the first-order high-pass filter. A1 and A2 represent an A1 times amplifier and an A2 times amplifier, respectively.

【0022】以上の構成において、2次フイルタ8が3
種類の出力をもつ2次フイルタになることを説明する。
まず2段の1次ローパスフイルタブロツクL1及びL2
を介して出力される出力信号の特性が2次ローパスフイ
ルタ特性となることを説明する。さて、加算器の出力電
圧をVA とし、1次ローパスフイルタブロツクL2の出
力電圧をVL とすると、2つの出力電圧VA 及びVL
は、次式
In the above construction, the secondary filter 8 has three
It will be explained that a secondary filter having various kinds of outputs is provided.
First, the two-stage primary low-pass filter blocks L1 and L2
It will be described that the characteristic of the output signal output via the signal becomes the secondary low-pass filter characteristic. Now, assuming that the output voltage of the adder is V A and the output voltage of the primary low-pass filter block L2 is V L , the two output voltages V A and V L are

【数9】 [Equation 9]

【数10】 が成り立つ。(Equation 10) Holds.

【0023】ここで(10)式に(9)式を代入すると、
次式
Substituting equation (9) into equation (10),
Next formula

【数11】 の関係が得らる。この(11)式から伝達関数HL を求め
ると、次式
[Equation 11] Relationship is obtained. When the transfer function H L is obtained from this equation (11),

【数12】 のように2次ローパスフイルタ特性であることが分か
る。因に共振角周波数ω0 とクオリテイフアクタQは、
次式
(Equation 12) It can be seen that the secondary low-pass filter characteristic is obtained as shown in FIG. The resonance angular frequency ω 0 and quality actor Q are
Next formula

【数13】 (Equation 13)

【数14】 で与えられる。このことから増幅器A2 の利得を調整す
ることによりこれらの値を調整できることが分かる。
[Equation 14] Given in. From this, it is understood that these values can be adjusted by adjusting the gain of the amplifier A2.

【0024】同様に1次ローパスフイルタブロツクL1
及び1次ハイパスフイルタブロツクH1を介して出力さ
れる出力電圧をVB としてその伝達関数HB を求める
と、
Similarly, the primary low-pass filter block L1
And the transfer function H B is obtained with the output voltage output via the first-order high-pass filter block H1 as V B.

【数15】 となる。これらより出力電圧VB が2次バンドパスフイ
ルタ特性となることが分かる。因に共振角周波数ω0
びクオリテイフアクタQについてはそれぞれ(13)式及
び(14)式と同じである。
(Equation 15) Becomes From these, it can be seen that the output voltage V B has the secondary band pass filter characteristic. Incidentally, the resonance angular frequency ω 0 and the quality actor Q are the same as the expressions (13) and (14), respectively.

【0025】同様に、2段の1次ハイパスフイルタブロ
ツクH2及びH3を介して出力される出力電圧をVH
してその伝達関数HH を求めると、
Similarly, when the output voltage output through the two-stage primary high-pass filter blocks H2 and H3 is V H and its transfer function H H is obtained,

【数16】 となり、2次ハイパスフイルタ特性となることが分か
る。この特性を有する2次フイルタ8の具体的な回路構
成例を図3及び図4に示す。図3に示した回路と図4に
示した回路とは、前者がトランジスタにNPN型バイポ
ーラトランジスタを用い、後者がNチヤネル型電界効果
トランジスタを用いることが異なる。
(Equation 16) Therefore, it can be seen that the secondary high-pass filter characteristic is obtained. A concrete circuit configuration example of the secondary filter 8 having this characteristic is shown in FIGS. The circuit shown in FIG. 3 is different from the circuit shown in FIG. 4 in that the former uses NPN type bipolar transistors as transistors and the latter uses N-channel field effect transistors.

【0026】さて具体例として示した回路はそれぞれ5
つのブロツクB1〜B5によつて構成されている。ブロ
ツクB2〜B4は1次フイルタであり、図1に示した1
次フイルタ5と同様に構成されている。因に、ブロツク
B2は図2に示した1次ローパスフイルタブロツクL1
及び1次ハイパスフイルタブロツクH2に対応してい
る。ブロツクB3は図2に示した1次ハイパスフイルタ
ブロツクH3に対応している。ブロツクB4は図2に示
した1次ローパスフイルタブロツクL2及び1次ハイパ
スフイルタブロツクH1に対応している。ブロツクB1
は増幅器A1 及び加算器に対応している。ブロツクB5
は増幅器A2 に対応している。
The circuits shown as specific examples have five circuits, respectively.
It is configured by one block B1 to B5. Blocks B2 to B4 are primary filters, which are shown in FIG.
It is constructed similarly to the next filter 5. The block B2 is the primary low-pass filter block L1 shown in FIG.
It also corresponds to the primary high-pass filter block H2. The block B3 corresponds to the primary high-pass filter block H3 shown in FIG. The block B4 corresponds to the primary low-pass filter lock block L2 and the primary high-pass filter lock block H1 shown in FIG. Block B1
Corresponds to the amplifier A1 and the adder. Block B5
Corresponds to the amplifier A2.

【0027】ここでブロツクB5は、ローパスフイルタ
ブロツクL2の出力に応じた大きさの差動電流を、ブロ
ツクB1の差動対とそれぞれの負荷抵抗R2との接続中
点から引き出している。これにより、ブロツクB5は、
入力電圧VINをA1 倍した電圧と出力電圧VLをA2 倍
した電圧とを加算した電圧を抵抗R2に発生させている
ことになる。
The block B5 draws a differential current having a magnitude corresponding to the output of the low-pass filter block L2 from the midpoint of connection between the differential pair of the block B1 and each load resistor R2. As a result, block B5
This means that a voltage obtained by adding a voltage obtained by multiplying the input voltage V IN by A1 and a voltage obtained by multiplying the output voltage V L by A2 is generated in the resistor R2.

【0028】因に、この回路構成の場合、増幅器A1 の
利得G1はR2 /(R1 +VT /IA )となり、増幅器
A2 の利得G2はR2 /(R3 +VT /IA )となる。
またωc (=1/2re C)を与えるパラメータのうち
エミツタ抵抗re はVT /IF となる。これにより、定
電流IF の値を調整することによつて、クオリテイフア
クタQの値を一定に維持した状態で、共振角周波数ω0
だけを調整することができる。
Incidentally, in the case of this circuit configuration, the gain G1 of the amplifier A1 becomes R2 / (R1 + V T / I A ) and the gain G2 of the amplifier A2 becomes R2 // (R3 + V T / I A ).
Of the parameters that give .omega.c (= 1/2 re C), the emitter resistance re is V T / I F. Thus, by adjusting the value of the constant current I F , the resonance angular frequency ω 0 is maintained while the value of the quality actor Q is kept constant.
Only can be adjusted.

【0029】以上の構成によれば、前項で説明した1次
フイルタ5だけで2次フイルタ8を構成することができ
ることにより、積分器1を用いて構成した従来のフイル
タに比して回路構成を一段と小型化することができると
共に、素子数を一段と削減することができる。また2次
フイルタ8は、差動回路で構成されていることにより、
電源電圧変動や外部雑音の影響を受け難い。さらにNP
N形のトランジスタだけで回路を構成することができる
ことにより、製造プロセスを従来に比して一段と簡略化
することができる。
According to the above configuration, since the secondary filter 8 can be constructed only by the primary filter 5 described in the previous section, the circuit configuration can be improved as compared with the conventional filter constructed by using the integrator 1. The size can be further reduced, and the number of elements can be further reduced. Further, since the secondary filter 8 is composed of a differential circuit,
Hardly affected by power supply voltage fluctuations and external noise. Furthermore NP
Since the circuit can be composed of only N-type transistors, the manufacturing process can be further simplified as compared with the conventional one.

【0030】(2)実施例によるダイナミツクレンジ拡
大型1次フイルタ (2−1)基本構成 次に、図1の1次フイルタ5に対してダイナミツクレン
ジをn倍に拡大した1次フイルタの構成例を図5に示
す。この1次フイルタ20も基本構成が図1に示した1
次フイルタ5と同様であり、差動対と、ダイオードと、
電流源と、コンデンサとの4つの素子で構成されてい
る。
(2) Dynamic Range Expanding Type Primary Filter According to the Embodiment (2-1) Basic Structure Next, a primary filter in which the dynamic range is expanded n times as much as the primary filter 5 of FIG. A configuration example is shown in FIG. This primary filter 20 also has the basic configuration shown in FIG.
Similar to the next filter 5, a differential pair, a diode,
It is composed of four elements, a current source and a capacitor.

【0031】相違点は2つある。第1の相違点は、ダイ
オード接続されたn−2個のトランジスタQ2、Q21
……Qn、Qn1が、差動対を構成するトランジスタQ
1及びQ11のエミツタと定電流源21及び22との間
に直列に接続されていることである。第2の相違点は、
定電流源21及び22が図1の定電流源6及び7に比し
てn倍の電流nIを差動対のトランジスタQ1及びQ1
1にそれぞれ供給することである。
There are two differences. The first difference is that the diode-connected n−2 transistors Q2 and Q21
... Qn and Qn1 are transistors Q forming a differential pair
That is, they are connected in series between the emitters 1 and Q11 and the constant current sources 21 and 22. The second difference is that
The constant current sources 21 and 22 supply a current nI which is n times as large as that of the constant current sources 6 and 7 of FIG. 1 to the transistors Q1 and Q1 of the differential pair.
1 to supply each.

【0032】ここで(5)式を参考にすると、1次フイ
ルタ20の伝達関数H(=VO /VIN)は、差動対を構
成するトランジスタQ1及びQ11のそれぞれのベース
とコンデンサCとの間に接続されるエミツタ抵抗re の
数がそれぞれn個であることにより、次式
Referring to the equation (5), the transfer function H (= V O / V IN ) of the primary filter 20 is obtained by comparing the bases of the transistors Q1 and Q11 forming the differential pair with the capacitor C. Since the number of emitter resistors re connected between the two is n, respectively,

【数17】 となる。因に、それぞれのエミツタ抵抗re の値はVT
/nIで与えられる。これにより、この値を(17)式に
代入すると、次式
[Equation 17] Becomes Incidentally, the value of each emitter resistance re is V T
/ NI. By substituting this value into Eq. (17),

【数18】 となり、ローパスフイルタ特性を示すことが分かる。(Equation 18) Therefore, it can be seen that the low pass filter characteristic is exhibited.

【0033】ところで(18)式中のωc'の値を与えるパ
ラメータVT /Iの値は、図1の回路におけるエミツタ
抵抗re と同じである。これにより、図5に示した1次
フイルタ20のωc'と、図1に示した1次フイルタ5の
ωc とは同じ値であることが分かる。従つて1次フイル
タ5と1次フイルタ20とはカツトオフ周波数fc が同
一になる。すなわち、差動対を構成するトランジスタQ
1及びQ11のそれぞれのベースとコンデンサCとの間
に接続されるエミツタ抵抗re の数が1次フイルタ5の
n倍となつてダイナミツクレンジがn倍になることを除
いて、1次フイルタ20の他の特性は1次フイルタ5と
同じであることが分かる。
By the way, the value of the parameter V T / I giving the value of ωc 'in the equation (18) is the same as the emitter resistance re in the circuit of FIG. From this, it can be seen that ωc ′ of the primary filter 20 shown in FIG. 5 and ωc of the primary filter 5 shown in FIG. 1 have the same value. Therefore, the cutoff frequencies fc of the primary filter 5 and the primary filter 20 are the same. That is, the transistor Q forming the differential pair
Primary filter 20 except that the number of emitter resistors re connected between the respective bases of 1 and Q11 and capacitor C is n times that of primary filter 5, resulting in n times the dynamic range. It can be seen that the other characteristics of are the same as those of the primary filter 5.

【0034】以上の構成によれば、図1の1次フイルタ
5に比してダイナミツクレンジがn倍の1次フイルタ2
0を得ることができる。また上述の1次フイルタ5と同
様、この1次フイルタ20は、NPN形トランジスタだ
けで構成することができることにより、製造プロセスを
従来に比して一段と簡略化することができる。また1次
フイルタ20は、差動回路で構成されていることによ
り、電源電圧変動や外部雑音の影響を受け難いという特
徴を有する。また従来のフイルタのようにコモンモード
フイードバツク回路4を設けなくても良いことにより、
回路構成も一段と小型化することができると共に、素子
数も一段と少なくて済む。
According to the above construction, the primary filter 2 has a dynamic range n times larger than that of the primary filter 5 of FIG.
You can get 0. Further, like the above-described primary filter 5, the primary filter 20 can be configured by only NPN type transistors, so that the manufacturing process can be further simplified as compared with the conventional one. Further, since the primary filter 20 is composed of a differential circuit, it has a characteristic that it is unlikely to be affected by power supply voltage fluctuations and external noise. Further, unlike the conventional filter, the common mode feedback circuit 4 need not be provided.
The circuit configuration can be further downsized, and the number of elements can be further reduced.

【0035】(2−2)低電源電圧対応型1次フイルタ 続いて、図1に示した1次フイルタ5に比してn倍のダ
イナミツクレンジを有すると共に、図5に示した1次フ
イルタ20に比して低電源電圧で動作することができる
1次フイルタの構成例を図6に示す。図6に示した1次
フイルタ24は、第1のトランジスタとしてのトランジ
スタQ1 と第1のダイオードとしてのダイオード接続さ
れたトランジスタQ2とで構成された第1の差動対と、
第2のトランジスタとしてのトランジスタQ2n及び第2
のダイオードとしてのダイオード接続されたQ2n-1とで
構成された第2の差動対とをもつ。また1次フイルタ2
4は、両端より所定帯域の信号成分を取り出すコンデン
サCを中心として第1及び第2の差動対が対称に配置さ
れていると共に、ダイオード接続されたトランジスタQ
2及びQ2n-1とコンデンサCとが直列に接続されてい
る。
(2-2) Primary Filter for Low Power Supply Voltage Next, the primary filter 5 shown in FIG. 5 has a dynamic range n times larger than that of the primary filter 5 shown in FIG. FIG. 6 shows an example of the structure of a primary filter that can operate at a power supply voltage lower than that of the 20th embodiment. The primary filter 24 shown in FIG. 6 includes a first differential pair composed of a transistor Q1 as a first transistor and a diode-connected transistor Q2 as a first diode,
The transistor Q2n as the second transistor and the second
And a second differential pair constituted by a diode-connected Q2n-1 as a diode of the above. Also the primary filter 2
Reference numeral 4 denotes a diode-connected transistor Q in which first and second differential pairs are symmetrically arranged with a capacitor C for extracting a signal component in a predetermined band from both ends as a center.
2 and Q2n-1 and the capacitor C are connected in series.

【0036】さらに1次フイルタ24は、一端が接地ラ
インGNDに接続された第1の電流源としての定電流源
25と、一端が電源電圧VCCに接続された第2の電流源
としてのダイオード専用定電流源26と、一端が接地ラ
インGNDに接続された第3の電流源としての定電流源
27と、一端が電源電圧VCCに接続された第4の電流源
としてのダイオード専用定電流源28と、第3のダイオ
ードとしてのダイオード接続された2n−4個のトラン
ジスタQ3 ……Q2n-2とをもつ。
Further, the primary filter 24 has a constant current source 25 having a first end connected to the ground line GND and a constant current source 25 having a first end connected to the power supply voltage V CC and a diode serving as a second current source. Dedicated constant current source 26, constant current source 27 as a third current source whose one end is connected to ground line GND, and diode-dedicated constant current as a fourth current source whose one end is connected to power supply voltage V CC It has a source 28 and 2n-4 diode-connected transistors Q3 ... Q2n-2 as a third diode.

【0037】ダイオード接続されたトランジスタQ2
は、定電流2IF を供給する定電流源25及びダイオー
ド専用定電流源26に接続されている。これにより、ト
ランジスタQ2 は、定電流IF がトランジスタQ1と別
個の経路で供給されて、常に導通状態に保たれている。
またダイオード接続されたトランジスタQ2n-1は、定電
流2IF を供給する定電流源27及びダイオード専用定
電流源28に接続されている。これにより、トランジス
タQ2n-1は、定電流IF がトランジスタQ2nと別個の経
路で供給されて、常に導通状態に保たれている。
Diode-connected transistor Q2
It is connected to the constant current source 25 and the diode only the constant current source 26 supplies a constant current 2I F. As a result, the constant current I F is supplied to the transistor Q2 through a path different from that of the transistor Q1, and the transistor Q2 is always kept in the conductive state.
The transistor Q2n-1, which is diode-connected is connected to the constant current source 27 and the diode only the constant current source 28 supplies a constant current 2I F. As a result, the constant current I F is supplied to the transistor Q2n-1 through a path different from that of the transistor Q2n, so that the transistor Q2n-1 is always kept in the conductive state.

【0038】ダイオード接続された2n−4個のトラン
ジスタQ3 ……Q2n-2は、ダイオード接続されたトラン
ジスタQ2 及びQ2n-1間に直列に接続されていると共
に、アノード同士又はカソード同士を隣り合わせて接続
されている。またダイオード接続されたトランジスタQ
3 ……Q2n-2は、定電流源26、28と、一端が電源電
圧VCC又は接地ラインGNDに接続されて定電流2IF
又はIF を供給するダイオード専用定電流源29〜34
とに接続されている。これにより、ダイオード接続され
たトランジスタQ3 ……Q2n-2は、それぞれ定電流IF
が第1及び第2の差動対と別個の経路で供給されて、常
に導通状態に保たれていると共に、隣り合うもの同士、
例えばQ2及びQ3が差動動作する。
The diode-connected 2n-4 transistors Q3 ... Q2n-2 are connected in series between the diode-connected transistors Q2 and Q2n-1, and their anodes or cathodes are connected next to each other. Has been done. Also, a diode-connected transistor Q
3 ... Q2n-2 has a constant current 2I F connected to the constant current sources 26 and 28 and one end thereof connected to the power supply voltage V CC or the ground line GND.
Alternatively, a diode constant current source 29 to 34 for supplying I F
Connected to. Thus, the transistor Q3 ...... Q2n-2, which is diode-connected, each constant current I F
Is supplied through a path separate from the first and second differential pairs, and is always kept in a conductive state.
For example, Q2 and Q3 operate differentially.

【0039】これにより、この1次フイルタ24は、差
動対を構成するトランジスタQ1 及びQ2nのベースとコ
ンデンサCの電極間にエミツタ抵抗re がそれぞれn個
直列に接続された状態と等価であると言える。すなわ
ち、図5に示した1次フイルタ20と等価であるという
ことができ、図1に示した1次フイルタ5に対してダイ
ナミツクレンジがn倍になつていることが分かる。
As a result, the primary filter 24 is equivalent to a state in which n emitter resistors re are connected in series between the bases of the transistors Q1 and Q2n forming the differential pair and the electrodes of the capacitor C. I can say. That is, it can be said that it is equivalent to the primary filter 20 shown in FIG. 5, and the dynamic range is n times larger than that of the primary filter 5 shown in FIG.

【0040】従つてこの1次フイルタ24の伝達関数H
は(17)式によつて求められ、1次ローパスフイルタと
なることが分かる。ただし1次フイルタ24では、トラ
ンジスタQ1 〜Q2nに流れる電流の大きさがいずれもI
F であることにより、エミツタ抵抗re の値がVT /I
F となる。またこの1次フイルタ24のカツトオフ周波
数fc は(17)式より、次式
Therefore, the transfer function H of the primary filter 24 is
Is obtained by the equation (17), and it can be seen that it becomes a first-order low-pass filter. However, in the primary filter 24, the magnitude of the current flowing through the transistors Q1 to Q2n is I.
Since it is F , the value of the emitter resistance re is V T / I.
It becomes F. Further, the cutoff frequency fc of the primary filter 24 is calculated from the following equation (17).

【数19】 のようになる。[Equation 19] become that way.

【0041】ここで、この1次フイルタ24が動作し得
る最低の電源電圧VCCを求める。それぞれのトランジス
タQ1 〜Q2nのベースエミツタ間電圧をVBEとし、また
定電流源が動作する最低動作電圧をVI1及びVI2とする
と、1次フイルタ24が動作するのに必要な電源電圧V
CCの条件は、次式
Here, the lowest power supply voltage V CC at which the primary filter 24 can operate is determined. If the voltage across the base emitters of the respective transistors Q1 to Q2n is V BE, and the minimum operating voltage for operating the constant current source is V I1 and V I2 , the power supply voltage V required for the primary filter 24 to operate.
The condition of CC is

【数20】 を満たすことである。一方、図5に示した1次フイルタ
20が動作するのに必要な電源電圧VCCの条件は、次式
(Equation 20) It is to satisfy. On the other hand, the condition of the power supply voltage V CC required for the operation of the primary filter 20 shown in FIG.

【数21】 を満たすことであつた。これにより、1次フイルタ24
は、1次フイルタ20に比して(n−1)VBEだけ低い
電源電圧で動作することが分かる。
(Equation 21) Was satisfied. As a result, the primary filter 24
Can operate at a power supply voltage lower than the primary filter 20 by (n-1) V BE .

【0042】以上の構成によれば、両端より所定帯域の
信号成分を取り出すコンデンサCを、第1の差動対のう
ちダイオード接続されダイオード専用定電流源26によ
つて常に導通しているトランジスタQ2と、第2の差動
対のうちダイオード接続されダイオード専用定電流源2
8によつて常に導通しているトランジスタQ2n-1とに直
列に接続すると共に、ダイオード接続されダイオード専
用定電流源26、28、29〜34によつて常に導通し
ている(2n−4)個のトランジスタQ3 ……Q2n-1を
トランジスタQ2及びQ2n-1に直列に接続することによ
り、最低動作電圧が従来に比して一段と低くかつダイナ
ミツクレンジが広い1次フイルタを実現することができ
る。また前述の1次フイルタ20と同様に、1次フイル
タ24は、従来のコモンモードフイードバツク回路4を
設けなくても良いことにより、回路構成を一段と小型化
することができると共に、素子数も一段と少なくて済
む。
According to the above configuration, the capacitor C for extracting the signal component of the predetermined band from both ends is the transistor Q2 which is always connected by the diode-connected constant current source 26 of the first differential pair which is diode-connected. And a diode-connected constant current source 2 dedicated to the diode of the second differential pair
8 is connected in series with a transistor Q2n-1 which is always conducting by 8 and is always conducting by diode-connected constant current sources 26, 28, 29 to 34 (2n-4). By connecting the transistors Q3 ... Q2n-1 in series with the transistors Q2 and Q2n-1, it is possible to realize a primary filter having a much lower minimum operating voltage and a wider dynamic range. Further, similarly to the above-mentioned primary filter 20, the primary filter 24 does not need to be provided with the conventional common mode feedback circuit 4, so that the circuit configuration can be further downsized and the number of elements can be reduced. It can be much less.

【0043】(2−3)低消費電力型1次フイルタ 続いて、図7を使用して、図6に示した1次フイルタ2
4に比して消費電力を低下させることができる1次フイ
ルタ36の構成を説明する。この1次フイルタ36と1
次フイルタ24との相違点は、第1の差動対と第1の電
流源としての定電流源37との間に第4のダイオードと
してのダイオード接続されたトランジスタQ2……
N 、QN+2 ……QN+M が直列に複数接続されていると
共に、第2の差動対と第3の電流源としての定電流源3
8との間に第4のダイオードとしてのダイオード接続さ
れたトランジスタQ2Z-N+1……Q2Z、Q2Z-N-M+1……Q
2Z-N-1が直列に複数接続されていることである。
(2-3) Low Power Consumption Primary Filter Next, using FIG. 7, the primary filter 2 shown in FIG.
The configuration of the primary filter 36 capable of reducing the power consumption as compared with the No. 4 will be described. This primary filter 36 and 1
The difference from the next filter 24 is that a diode-connected transistor Q2 serving as a fourth diode is provided between the first differential pair and a constant current source 37 serving as a first current source.
Q N , Q N + 2 ... A plurality of Q N + Ms are connected in series, and a second differential pair and a constant current source 3 as a third current source are provided.
A diode-connected transistor Q 2Z-N + 1 ・ ・ ・ Q 2Z , Q 2Z-N-M + 1 ・ ・ Q as a fourth diode between
This means that multiple 2Z-N-1s are connected in series.

【0044】1次フイルタ36は、両端より所定帯域の
信号成分を取り出すコンデンサCを中心として、第4及
び第3のダイオードが対称に配置されている。すなわ
ち、第1の差動対の第1のトランジスタとしてのトラン
ジスタQ1 のエミツタと、第2の差動対の第2のトラン
ジスタとしてのトランジスタQ2Z-Nのエミツタとにそれ
ぞれN−1個の第4のダイオードが接続されている。ま
た第1及び第2のダイオードとしてのダイオード接続さ
れたトランジスタQN+1 及びQ2Z-N-Mのエミツタと、定
電流源37及び38との間にそれぞれM−1個の第4の
ダイオードが接続されている。
In the primary filter 36, fourth and third diodes are arranged symmetrically with a capacitor C for extracting a signal component in a predetermined band from both ends as a center. That is, there are N−1 first emitters of the transistor Q 1 as the first transistor of the first differential pair and N−1 first emitters of the transistor Q 2Z-N as the second transistor of the second differential pair. 4 diodes are connected. In addition, M−1 fourth diodes are connected between the emitters of the diode-connected transistors Q N + 1 and Q 2Z-NM as the first and second diodes and the constant current sources 37 and 38, respectively. Has been done.

【0045】以下同様に、第3のダイオードとしてのダ
イオード接続されたトランジスタQZ-K-J 及びQZ+K+1
のエミツタと、ダイオード専用定電流源39及び40と
の間にそれぞれJ−1個の第3のダイオードが接続され
ている。また第3のダイオードとしてのダイオード接続
されたトランジスタQZ 及びQZ+1 のエミツタと、ダイ
オード専用定電流源39及び40との間にそれぞれK−
1個の第3のダイオードが接続されている。因に、それ
ぞれのダイオードの数は自由に設定することができる。
Similarly, hereafter, diode-connected transistors Q ZKJ and Q Z + K + 1 as the third diode are provided.
, And J-1 third diodes are connected between the diode and the diode-dedicated constant current sources 39 and 40, respectively. Further, K− is provided between the emitters of the diode-connected transistors Q Z and Q Z + 1 as the third diode and the diode-dedicated constant current sources 39 and 40, respectively.
One third diode is connected. Incidentally, the number of each diode can be set freely.

【0046】ここで、1次フイルタ24で使用した第3
のダイオードと同数の第3及び第4のダイオードを第1
及び第2の差動対のトランジスタQ1 及びQ2Z-N間に接
続する場合を考える。この場合、電源電圧VCC側の複数
のダイオード専用定電流源42〜45と、接地ラインG
ND側の複数のダイオード専用定電流源39及び40と
を1組のダイオードの個数N−1、M−1……に応じて
減らすことができる。このようにダイオード専用定電流
源39、40、42〜45の数を減らすことができると
いうことは消費電力を一段と削減することができること
を意味する。因みに、この1次フイルタ36の伝達関数
H及びカツトオフ周波数fc の値はトランジスタの数を
2n個とすると同一の値になる。
Here, the third filter used in the primary filter 24 is used.
The same number of third and fourth diodes as the first
And the case of connecting between the transistors Q1 and Q2Z-N of the second differential pair. In this case, a plurality of diode-dedicated constant current sources 42 to 45 on the side of the power supply voltage V CC and the ground line G
It is possible to reduce the plurality of diode-dedicated constant current sources 39 and 40 on the ND side according to the number N-1, M-1, ... Of a set of diodes. The fact that the number of diode-dedicated constant current sources 39, 40, 42 to 45 can be reduced in this way means that the power consumption can be further reduced. Incidentally, the values of the transfer function H and the cutoff frequency fc of the primary filter 36 are the same when the number of transistors is 2n.

【0047】以上の構成によれば、図6の回路に比して
消費電力を少なく済ませることができる1次フイルタを
実現することができる。なおこの実施例の場合も前述の
実施例にて説明したように、回路の小型化等について同
様の効果を得ることができる。
According to the above configuration, it is possible to realize a primary filter which consumes less power than the circuit of FIG. In the case of this embodiment as well, similar effects can be obtained with respect to downsizing of the circuit, etc., as described in the above embodiments.

【0048】(3)応用装置例 最後に、上述の1次フイルタ24及び36又はこれによ
り構成した2次フイルタを用いた電子機器の例を説明す
る。図8は全体としてハードデイスク装置48の再生系
を示している。磁気デイスク装置48は、ハードデイス
ク49の内周側から読み出される信号の周波数と外周側
から読み出される信号の周波数とが異なることにより、
それぞれの周波数に対応できるようにカツトオフ周波数
fc を切り換えるようになされている。このようにカツ
トオフ周波数fc を切り換えるフイルタ部分に上述のフ
イルタを用いる。因みに、1次フイルタ24及び36を
用いて2次フイルタを構成しても積分器が必要でないこ
とにより回路構成を一段と簡単にすることができる。
(3) Example of Applied Device Finally, an example of an electronic device using the above-mentioned primary filters 24 and 36 or the secondary filter constituted thereby will be described. FIG. 8 shows the reproducing system of the hard disk device 48 as a whole. In the magnetic disk device 48, the frequency of the signal read from the inner circumference side of the hard disk 49 and the frequency of the signal read from the outer circumference side are different,
The cut-off frequency fc is switched so as to correspond to each frequency. In this way, the above-mentioned filter is used for the filter portion for switching the cutoff frequency fc. Incidentally, even if the secondary filters are constructed by using the primary filters 24 and 36, the integrator is not required, so that the circuit configuration can be further simplified.

【0049】さてハードデイスク装置48はハードデイ
スク49から磁気ヘツド50を介して再生された再生信
号を記録/再生増幅器51において増幅し、ゲインコン
トロール増幅器52に出力する。ゲインコントロール増
幅器52は出力信号の信号レベルが一定になるように増
幅し、これをフイルタ53に出力する。
The hard disk device 48 amplifies the reproduction signal reproduced from the hard disk 49 via the magnetic head 50 in the recording / reproducing amplifier 51 and outputs it to the gain control amplifier 52. The gain control amplifier 52 amplifies the output signal so that the signal level becomes constant and outputs the amplified signal to the filter 53.

【0050】フイルタ53は、所定帯域の信号成分を抽
出すると、これをピーク検波回路54及びゲインコント
ロール回路55に出力する。ゲインコントロール回路5
5は抽出された信号成分の信号レベルに基づいてゲイン
コントロール増幅器52の増幅度を決定し、これをゲイ
ンコントロール増幅器52に出力する。
When the filter 53 extracts a signal component in a predetermined band, it outputs it to the peak detection circuit 54 and the gain control circuit 55. Gain control circuit 5
Reference numeral 5 determines the amplification degree of the gain control amplifier 52 based on the signal level of the extracted signal component, and outputs this to the gain control amplifier 52.

【0051】一方、ピーク検波回路54は、抽出された
信号成分をピーク検波し、これをデータ分離器56に出
力する。データ分離器56は、ピーク検波された信号に
基づいてデータを分離し、これをデコーダ回路57に与
える。デコーダ回路57は、入力された信号をNRZ
(non return to zero)符号データに変換して出力す
る。この一連の動作を経てハードデイスク装置48はデ
ータを再生している。
On the other hand, the peak detection circuit 54 peak-detects the extracted signal component and outputs it to the data separator 56. The data separator 56 separates data based on the peak-detected signal, and supplies the data to the decoder circuit 57. The decoder circuit 57 outputs the input signal to the NRZ
(Non return to zero) Convert to coded data and output. Through this series of operations, the hard disk device 48 is reproducing data.

【0052】以上の構成によれば、フイルタ53に1次
フイルタ24及び36又は2次フイルタを用いたことに
より、実装面積を一段と小型化することができるハード
デイスク装置を得ることができる。また低電源電圧駆動
型のハードデイスク装置や低消費電力型のハードデイス
ク装置を実現することもできる。
According to the above construction, by using the primary filters 24 and 36 or the secondary filter for the filter 53, it is possible to obtain the hard disk device which can further reduce the mounting area. It is also possible to realize a low power supply voltage drive type hard disk device and a low power consumption type hard disk device.

【0053】(4)他の実施例 なお上述の実施例においては、2次フイルタを1次フイ
ルタ24、36で構成する場合について述べたが、本発
明はこれに限らず、他の回路構成の場合にも適用し得
る。いずれにせよ2次フイルタを1次フイルタによつて
構成できることにより回路規模を小さくすることができ
る。また上述の実施例においては、1次フイルタ及び2
次フイルタについて述べたが、本発明はこれに限らず、
3次以上のフイルタにも適用し得る。
(4) Other Embodiments In the above embodiment, the case where the secondary filter is composed of the primary filters 24 and 36 has been described, but the present invention is not limited to this, and other circuit configurations are possible. It can also be applied in some cases. In any case, since the secondary filter can be configured by the primary filter, the circuit scale can be reduced. In the above embodiment, the primary filter and the secondary filter
Although the following filter is described, the present invention is not limited to this.
It can also be applied to filters of third or higher order.

【0054】さらに上述の実施例においては、コンデン
サCを中心として差動対、ダイオードを対称に配置する
場合について述べたが、本発明はこれに限らず、コンデ
ンサCを第1の差動対の第1のトランジスタのエミツタ
と、第2の差動対の第2のトランジスタのエミツタとの
間の任意の位置に直列に接続する場合にも適用できる。
但し、この場合も第1、第2、第3及び第4のダイオー
ドは、コンデンサCの接続位置に係わらずダイオード専
用定電流源によつて常に導通していることとする。
Further, in the above-described embodiment, the case where the differential pair and the diode are symmetrically arranged with the capacitor C as the center has been described, but the present invention is not limited to this, and the capacitor C may be the first differential pair. It can also be applied to the case of connecting in series at an arbitrary position between the emitter of the first transistor and the emitter of the second transistor of the second differential pair.
However, in this case as well, the first, second, third, and fourth diodes are always conducted by the diode-dedicated constant current source regardless of the connection position of the capacitor C.

【0055】さらに上述の実施例においては、実施例の
フイルタを応用した装置例としてハードデイスク装置に
ついて述べたが、本発明はこれに限らず、フイルタを必
要とする全ての電子機器に広く用いることができる。
Further, in the above-mentioned embodiment, the hard disk device has been described as an example of the device to which the filter of the embodiment is applied, but the present invention is not limited to this, and can be widely used for all electronic devices requiring the filter. it can.

【0056】[0056]

【発明の効果】上述のように本発明によれば、両端より
所定帯域の信号成分を取り出すコンデンサを、差動入力
信号の一方の入力信号が与えられる第1の差動対のうち
ダイオード専用の第2の電流源によつて常に導通してい
る第1のダイオードと、他方の入力信号が与えられる第
2の差動対のうちダイオード専用の第4の電流源によつ
て常に導通している第2のダイオードとに直列に接続す
ることにより、回路規模を小型化し得ると共に、最低動
作電圧が従来に比して一段と低くかつダイナミツクレン
ジが広いフイルタ回路及びこれを用いた電子機器を実現
することができる。
As described above, according to the present invention, a capacitor for extracting a signal component in a predetermined band from both ends is a diode dedicated to the first differential pair to which one input signal of the differential input signals is applied. The first diode which is always conducted by the second current source and the fourth diode which is dedicated to the diode of the second differential pair to which the other input signal is applied are always conducted. By connecting in series with the second diode, the circuit scale can be reduced, and the minimum operating voltage is much lower than the conventional one, and a filter circuit having a wider dynamic range and an electronic device using the same are realized. be able to.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るフイルタ回路の基本構成を示す回
路図である。
FIG. 1 is a circuit diagram showing a basic configuration of a filter circuit according to the present invention.

【図2】本発明に係るフイルタ回路の基本回路で構成し
た2次フイルタを示すブロツク図である。
FIG. 2 is a block diagram showing a secondary filter constituted by a basic circuit of a filter circuit according to the present invention.

【図3】図2に示すブロツク図の具体例を示す回路図で
ある。
FIG. 3 is a circuit diagram showing a specific example of the block diagram shown in FIG.

【図4】図2に示すブロツク図の具体例を示す回路図で
ある。
FIG. 4 is a circuit diagram showing a specific example of the block diagram shown in FIG.

【図5】本発明に係るフイルタ回路の基本構成を示す回
路図である。
FIG. 5 is a circuit diagram showing a basic configuration of a filter circuit according to the present invention.

【図6】本発明に係るフイルタ回路の一実施例を示す回
路図である。
FIG. 6 is a circuit diagram showing an embodiment of a filter circuit according to the present invention.

【図7】本発明に係るフイルタ回路の一実施例を示す回
路図である。
FIG. 7 is a circuit diagram showing an embodiment of a filter circuit according to the present invention.

【図8】本発明に係る電子機器の一実施例を示す回路図
である。
FIG. 8 is a circuit diagram showing an embodiment of an electronic device according to the present invention.

【図9】従来の1次ローパスフイルタを示すブロツク図
である。
FIG. 9 is a block diagram showing a conventional primary low-pass filter.

【図10】差動積分器の構成を示す回路図である。FIG. 10 is a circuit diagram showing a configuration of a differential integrator.

【符号の説明】[Explanation of symbols]

1……差動積分器、4……コモンモードフイードバツク
回路、5、20、24、36……1次フイルタ、2、
3、6、7、9〜18、21、22、25〜34、37
〜46……定電流源、8……2次フイルタ、48……ハ
ードデイスク装置、49……ハードデイスク、50……
磁気ヘツド、51……記録/再生増幅器、52……ゲイ
ンコントロール増幅器、53……フイルタ、54……ピ
ーク検波回路、55……ゲインコントロール回路、56
……データ分離器、57……デコーダ回路。
1 ... Differential integrator, 4 ... Common mode feedback circuit, 5, 20, 24, 36 ... Primary filter, 2,
3, 6, 7, 9-18, 21, 22, 25-34, 37
~ 46 …… constant current source, 8 …… secondary filter, 48 …… hard disk device, 49 …… hard disk, 50 ……
Magnetic head, 51 ... Recording / reproducing amplifier, 52 ... Gain control amplifier, 53 ... Filter, 54 ... Peak detection circuit, 55 ... Gain control circuit, 56
...... Data separator, 57 …… Decoder circuit.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】入力端子に差動入力信号の一方の入力信号
が与えられる第1のトランジスタと、上記第1のトラン
ジスタのエミツタと直列に接続されて上記第1のトラン
ジスタと差動動作する第1のダイオードとでなる第1の
差動対と、 上記第1のトランジスタのエミツタと第1の電源との間
に介挿されて少なくとも上記第1のトランジスタを駆動
する第1の電流源と、 上記第1のダイオードと第2の電源との間に介挿され上
記第1のダイオードを常に導通させる第2の電流源と、 入力端子に上記差動入力信号の他方の入力信号が与えら
れる第2のトランジスタと、上記第2のトランジスタの
エミツタと直列に接続されて上記第2のトランジスタと
差動動作する第2のダイオードとでなる第2の差動対
と、 上記第2のトランジスタのエミツタと上記第1の電源と
の間に介挿されて少なくとも上記第2のトランジスタを
駆動する第3の電流源と、 上記第2のダイオードと上記第2の電源との間に介挿さ
れ上記第2のダイオードを常に導通させる第4の電流源
と、 上記第1及び第2のトランジスタのそれぞれのエミツタ
間に上記第1及び第2のダイオードと直列に接続され、
両端より所定帯域の信号成分を取り出すコンデンサとを
具えることを特徴とするフイルタ回路。
1. A first transistor having an input terminal to which one input signal of a differential input signal is applied, and a first transistor connected in series with an emitter of the first transistor to differentially operate with the first transistor. A first differential pair formed of a first diode, a first current source interposed between the emitter of the first transistor and the first power supply, and driving at least the first transistor; A second current source that is interposed between the first diode and the second power source and that always conducts the first diode; and a second input signal to which the other input signal of the differential input signals is applied to an input terminal. A second differential pair including a second transistor and a second diode connected in series with the emitter of the second transistor and differentially operating with the second transistor; and an emitter of the second transistor. A third current source that is interposed between the second diode and the first power source to drive at least the second transistor; and the third current source that is interposed between the second diode and the second power source. A fourth current source that always conducts the second diode and a first current source connected in series between the respective emitters of the first and second transistors,
A filter circuit comprising a capacitor for extracting a signal component in a predetermined band from both ends.
【請求項2】第3のダイオードを上記第1のダイオード
と上記第2のダイオードとの間に直列に接続することを
特徴とする請求項1に記載のフイルタ回路。
2. The filter circuit according to claim 1, wherein a third diode is connected in series between the first diode and the second diode.
【請求項3】複数の上記第3のダイオードが、上記コン
デンサを中心として対称に配置されていることを特徴と
する請求項2に記載のフイルタ回路。
3. The filter circuit according to claim 2, wherein the plurality of third diodes are arranged symmetrically with respect to the capacitor.
【請求項4】第4のダイオードを、上記第1のトランジ
スタのエミツタと上記第1のダイオードとの間に、及び
上記第2のトランジスタのエミツタと上記第2のダイオ
ードとの間に直列に接続することを特徴とする請求項1
に記載のフイルタ回路。
4. A fourth diode is connected in series between the emitter of the first transistor and the first diode and between the emitter of the second transistor and the second diode. Claim 1 characterized by the above.
The filter circuit described in.
【請求項5】差動入力信号を与えたフイルタ回路におい
て抽出された所定帯域の信号成分に基づいて信号処理す
る処理回路を有する電子機器において、 上記フイルタ回路に、 入力端子に差動入力信号の一方の入力信号が与えられる
第1のトランジスタと、上記第1のトランジスタのエミ
ツタと直列に接続されて上記第1のトランジスタと差動
動作する第1のダイオードとでなる第1の差動対と、 上記第1のトランジスタのエミツタと第1の電源との間
に介挿されて少なくとも上記第1のトランジスタを駆動
する第1の電流源と、 上記第1のダイオードと第2の電源との間に介挿され上
記第1のダイオードを常に導通させる第2の電流源と、 入力端子に上記差動入力信号の他方の入力信号が与えら
れる第2のトランジスタと、上記第2のトランジスタの
エミツタと直列に接続されて上記第2のトランジスタと
差動動作する第2のダイオードとでなる第2の差動対
と、 上記第2のトランジスタのエミツタと上記第1の電源と
の間に介挿されて少なくとも上記第2のトランジスタを
駆動する第3の電流源と、 上記第2のダイオードと上記第2の電源との間に介挿さ
れ上記第2のダイオードを常に導通させる第4の電流源
と、 上記第1及び第2のトランジスタのそれぞれのエミツタ
間に上記第1及び第2のダイオードと直列に接続され、
両端より所定帯域の信号成分を取り出すコンデンサとを
具えることを特徴とする電子機器。
5. An electronic device having a processing circuit for processing a signal based on a signal component of a predetermined band extracted by a filter circuit to which a differential input signal is applied, wherein the filter circuit has a differential input signal A first differential pair including a first transistor to which one input signal is applied and a first diode connected in series with the emitter of the first transistor and differentially operating with the first transistor. A first current source interposed between the emitter of the first transistor and the first power source to drive at least the first transistor, and between the first diode and the second power source. A second current source that is interposed between the first diode and the first diode to keep the first diode always conductive; a second transistor to which the other input signal of the differential input signals is applied to the input terminal; A second differential pair, which is connected in series with the emitter of the transistor and includes a second diode that operates differentially with the second transistor; and between the emitter of the second transistor and the first power supply. A third current source that is interposed between the second current source and the third current source that drives at least the second transistor, and that is always connected to the second diode; Between the current source and the respective emitters of the first and second transistors, and is connected in series with the first and second diodes,
An electronic device comprising a capacitor for extracting a signal component in a predetermined band from both ends.
【請求項6】記録媒体から情報を再生する再生ヘツド
と、 上記抽出された所定帯域の信号成分を信号変換し、デー
タを再生するデコーダとを有することを特徴とする請求
項5に記載の電子機器。
6. The electronic device according to claim 5, further comprising a reproducing head for reproducing information from a recording medium, and a decoder for converting the extracted signal component of a predetermined band to reproduce data. machine.
JP17185196A 1995-06-21 1996-06-10 Filter circuit and electronic equipment Expired - Fee Related JP3452232B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17185196A JP3452232B2 (en) 1995-06-21 1996-06-10 Filter circuit and electronic equipment

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-179504 1995-06-21
JP17950495 1995-06-21
JP17185196A JP3452232B2 (en) 1995-06-21 1996-06-10 Filter circuit and electronic equipment

Publications (2)

Publication Number Publication Date
JPH0969752A true JPH0969752A (en) 1997-03-11
JP3452232B2 JP3452232B2 (en) 2003-09-29

Family

ID=26494432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17185196A Expired - Fee Related JP3452232B2 (en) 1995-06-21 1996-06-10 Filter circuit and electronic equipment

Country Status (1)

Country Link
JP (1) JP3452232B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744306B2 (en) 2001-01-10 2004-06-01 Sony Corporation Filter circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744306B2 (en) 2001-01-10 2004-06-01 Sony Corporation Filter circuit

Also Published As

Publication number Publication date
JP3452232B2 (en) 2003-09-29

Similar Documents

Publication Publication Date Title
US5124592A (en) Active filter
KR19980064159A (en) Filter circuit
US5051628A (en) Integrated filter circuit
US5742199A (en) Filter circuit and electronic apparatus
US4404529A (en) Lowpass filter with electronic control of cutoff and resonance
JPH0512897A (en) Sampling/holding circuit
JP3452232B2 (en) Filter circuit and electronic equipment
US4283683A (en) Audio bridge circuit
EP0812062B1 (en) Gain-variable amplifier with wide control range
JPH0818357A (en) Imtermediate frequency amplifier circuit
JPH0794971A (en) Differential amplifier
JPS62293385A (en) Addition amplifier
US20060192605A1 (en) Amplitude setting circuit
US6127873A (en) Feedforward circuit structure with programmable zeros for providing programmable group delay of a wide signal band
JPH10198909A (en) Magnetic information readout device
JPH03187006A (en) Recording and reproducing amplifier for two-terminal magnetic head
JPH04268810A (en) Delay circuit
JPH11103237A (en) High impedance circuit
JPH0879006A (en) High-pass filter
US7061300B2 (en) Low supply voltage analog multiplier
US6744306B2 (en) Filter circuit
JP3169698B2 (en) Bias conversion type filter circuit
JP3208915B2 (en) Reproducing circuit for magnetic head
JPH031845B2 (en)
JP3063124B2 (en) Amplifier circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20080718

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090718

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20090718

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20100718

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100718

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20120718

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130718

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees