JPH0969588A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0969588A
JPH0969588A JP15958096A JP15958096A JPH0969588A JP H0969588 A JPH0969588 A JP H0969588A JP 15958096 A JP15958096 A JP 15958096A JP 15958096 A JP15958096 A JP 15958096A JP H0969588 A JPH0969588 A JP H0969588A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring board
flexible wiring
wiring pattern
resin sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15958096A
Other languages
Japanese (ja)
Other versions
JP3408375B2 (en
Inventor
Hiroshi Miyagawa
弘志 宮川
Yukiharu Takeuchi
之治 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP15958096A priority Critical patent/JP3408375B2/en
Publication of JPH0969588A publication Critical patent/JPH0969588A/en
Application granted granted Critical
Publication of JP3408375B2 publication Critical patent/JP3408375B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which can be effectively made thin and miniaturized, has improved heat dissipation property, and at the same time is suited for achieving multiple pins. SOLUTION: A semiconductor element 20 is electrically connected to a wiring pattern 12 of a flexible wiring substrate 10 where a wiring pattern 12 is provided, at the same time the element mounting region of the flexible wiring substrate 10 where the semiconductor element 20 is mounted is sealed by resin to form a resin sealing part 22, the flexible wiring substrate 10 at an area other than the element mounting region is folded back and is joined to the upper surface of the resin sealing part 22, and an external connection terminal 8 which continues to the wiring pattern 12 is connected the flexible wiring substrate 10 which is folded back and is joined to the upper surface of the resin sealing part 22.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はフレキシブル配線基
板を用いて構成した半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device constructed by using a flexible wiring board.

【0002】[0002]

【従来の技術】半導体素子を搭載した半導体装置では半
導体素子の高集積化とともに小型でかつ多ピンの半導体
装置が求められるようになっている。図17はキャビテ
ィダウン形式の半導体装置の従来例を示すが、このよう
なキャビティダウン形式の半導体装置の場合はパッケー
ジ本体2の上面に放熱フィン3が容易に取り付けられる
から熱放散性を好適に向上させることができるもののは
んだボールやリードピン等の外部接続端子4を接合する
領域がパッケージ本体2の下面(実装面側)でキャビテ
ィ5を除く範囲に限定されるため多ピン化が制約される
という問題がある。
2. Description of the Related Art In a semiconductor device having a semiconductor element mounted therein, a semiconductor device having a high integration and a small size and a large number of pins has been required. FIG. 17 shows a conventional example of a cavity-down type semiconductor device. In the case of such a cavity-down type semiconductor device, the heat radiation fins 3 are easily attached to the upper surface of the package body 2, so that the heat dissipation property is suitably improved. However, the area where the external connection terminals 4 such as solder balls and lead pins are joined is limited to the lower surface (mounting surface side) of the package body 2 excluding the cavities 5, which limits the increase in the number of pins. There is.

【0003】本出願人は先に、このようなキャビティダ
ウン形式の半導体装置でパッケージの小型化と多ピン化
を図ることができる製品としてフレキシブル配線基板を
用いた半導体装置を提案した(特開平6-334098号) 。こ
の半導体装置は図18に示すようにフレキシブル配線基
板6の一方の面に放熱板7を接合し、放熱板7の接合部
分と対応する他方の面には多層プリント回路基板からな
るパッケージ本体2を接合し、パッケージ本体2の外方
に延出したフレキシブル配線基板6を折り返してパッケ
ージ本体2のキャビティ5が開口した面側に接合して形
成する。図19はこのようにして形成した半導体装置の
構成を示す。放熱板7にはさらに放熱フィン7aが取り
付けられ、パッケージ本体2に接合したフレキシブル配
線基板6の外面にプリント回路基板などの回路基板6a
を介して外部接続端子8としてのリードピンが接合され
ている。
The applicant of the present invention has previously proposed a semiconductor device using a flexible wiring board as a product in which such a cavity-down type semiconductor device can be made compact and have a large number of pins (Japanese Patent Application Laid-Open No. 6-58242). -334098). In this semiconductor device, as shown in FIG. 18, a heat radiating plate 7 is joined to one surface of a flexible wiring board 6, and a package main body 2 made of a multilayer printed circuit board is provided on the other surface corresponding to the joined portion of the heat radiating board 7. The flexible wiring board 6 that is joined and extends to the outside of the package body 2 is folded back and joined to the surface side of the package body 2 where the cavity 5 is opened. FIG. 19 shows the structure of the semiconductor device thus formed. A heat dissipation fin 7a is further attached to the heat dissipation plate 7, and a circuit board 6a such as a printed circuit board is provided on the outer surface of the flexible wiring board 6 joined to the package body 2.
The lead pin as the external connection terminal 8 is joined via the.

【0004】なお、外部接続端子8としてはリードピン
にかえてはんだボール等のボール状端子を使用すること
ももちろん可能である。図20はフレキシブル配線基板
6に放熱板7とパッケージ本体2とを取り付け、パッケ
ージ本体のキャビティ5内に半導体素子を搭載してポッ
ティングにより半導体素子搭載部(キャビティ内)を樹
脂9で封止し、フレキシブル配線基板6を折り返してパ
ッケージ本体2のキャビティ5が開口した面側に接合し
た後、折り返されたフレキシブル配線基板6の外面に外
部接続端子8としてはんだボールを接合して半導体装置
を製造する方法を示す。
It is of course possible to use a ball-shaped terminal such as a solder ball instead of the lead pin as the external connection terminal 8. In FIG. 20, the heat dissipation plate 7 and the package body 2 are attached to the flexible wiring board 6, the semiconductor element is mounted in the cavity 5 of the package body, and the semiconductor element mounting portion (in the cavity) is sealed by resin 9 by potting. A method for manufacturing a semiconductor device by folding back the flexible wiring board 6 and joining it to the surface side of the package body 2 where the cavity 5 is opened, and then joining solder balls as external connection terminals 8 to the outer surface of the folded flexible wiring board 6. Indicates.

【0005】フレキシブル配線基板6の表面にはあらか
じめ半導体素子と外部接続端子8とを接続する配線パタ
ーンが形成され、この配線パターンと外部接続端子8と
を接合するフレキシブル配線基板6の裏面(折り返した
後に外面となる面)に形成されたランド部とは貫通孔内
面にめっきや導電性物質が施されたスルーホールにより
電気的に接続されている。
A wiring pattern for connecting the semiconductor element and the external connection terminal 8 is previously formed on the front surface of the flexible wiring board 6, and the back surface of the flexible wiring board 6 for joining the wiring pattern and the external connection terminal 8 (folded back). The land portion formed on the surface (which will be the outer surface later) is electrically connected to the inner surface of the through hole by a through hole in which plating or a conductive material is applied.

【0006】[0006]

【発明が解決しようとする課題】上記半導体装置は半導
体装置の下面全体を外部接続端子の接合範囲とすること
ができ、これによって効率的に多ピン化を図ることが可
能である。しかしながら、上記の半導体装置はフレキシ
ブル配線基板6の片面に、あらかじめ所定の配線パター
ンが形成されたプリント基板を多層に積層してキャビテ
ィ5を形成したパッケージ本体2を接合して製造するた
め組み立てが複雑であったり、効果的に小型化が図れな
いといった問題点があった。
In the semiconductor device described above, the entire lower surface of the semiconductor device can be set as the bonding range of the external connection terminals, whereby the number of pins can be efficiently increased. However, the above semiconductor device is manufactured by laminating the printed wiring boards on which predetermined wiring patterns are formed in multiple layers on one surface of the flexible wiring board 6 and joining the package main body 2 having the cavities 5 to each other. However, there is a problem in that the size cannot be effectively reduced.

【0007】本発明はこれら問題点を解消すべくなされ
たものであり、その目的とするところは、フレキシブル
配線基板を用いた半導体装置でより製造が容易であり、
小型化、薄型化にも好適に対応することができる半導体
装置を提供しようとするものである。
The present invention has been made to solve these problems, and an object thereof is to manufacture a semiconductor device using a flexible wiring board, which is easier to manufacture.
It is an object of the present invention to provide a semiconductor device which can be suitably made smaller and thinner.

【0008】[0008]

【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、配線パターンが
設けられたフレキシブル配線基板の前記配線パターンに
半導体素子が電気的に接続されるとともに、該半導体素
子が搭載されたフレキシブル配線基板の素子搭載領域が
樹脂封止されて樹脂封止部が形成され、該素子搭載領域
以外の前記フレキシブル配線基板が折り返されて前記樹
脂封止部の上面に接合され、前記樹脂封止部の上面に折
り返されて接合されたフレキシブル配線基板に、前記配
線パターンと導通された外部接続端子が接続されている
ことを特徴とする。
The present invention has the following constitution in order to achieve the above object. That is, the semiconductor element is electrically connected to the wiring pattern of the flexible wiring board provided with the wiring pattern, and the element mounting area of the flexible wiring board on which the semiconductor element is mounted is resin-sealed to be resin-sealed. A portion is formed, the flexible wiring board other than the element mounting region is folded back and joined to the upper surface of the resin sealing portion, and the flexible wiring board folded back and joined to the upper surface of the resin sealing portion, An external connection terminal that is electrically connected to the wiring pattern is connected.

【0009】また、フレキシブル配線基板の半導体素子
が搭載された面と反対側の面に、樹脂封止部の封止領域
と対応して支持体が設けられていることを特徴とする。
また、半導体素子が前記配線パターンにフリップチップ
ボンディング方式により接続されているものは好適に小
型化を図ることができる。また、フレキシブル配線基板
に半導体素子を収納する開孔部が形成され、該開孔部の
周縁近傍に配線パターンが形成されていることを特徴と
する。また、開孔部に収納された半導体素子が、支持体
上に接合され、配線パターンとワイヤボンディング方式
により接続されていることを特徴とする。また、支持体
が熱伝導性の良好な金属からなることを特徴とする。ま
た、フレキシブル配線基板が複数の方向から折り返され
ていることを特徴とする。
A support is provided on the surface of the flexible wiring board opposite to the surface on which the semiconductor element is mounted, corresponding to the sealing region of the resin sealing portion.
In addition, a semiconductor device in which the semiconductor element is connected to the wiring pattern by a flip chip bonding method can be suitably miniaturized. Further, it is characterized in that an opening for accommodating a semiconductor element is formed in the flexible wiring board and a wiring pattern is formed in the vicinity of the peripheral edge of the opening. Further, the semiconductor element housed in the opening is joined to the support and connected to the wiring pattern by a wire bonding method. Further, the support is characterized by being made of a metal having good thermal conductivity. Further, the flexible wiring board is folded back from a plurality of directions.

【0010】また、外部接続端子としてはんだボールを
用いることを特徴とする。さらに、前記樹脂封止部上に
折り返された部位のフレキシブル配線基板に透孔が形成
されて配線パターンが露出され、該露出された配線パタ
ーンに前記はんだボールが接合されていることを特徴と
する。また、前記折り返し部が2重に折り返されて前記
配線パターンが折り返し部の表面側に位置され、該表面
側に位置する配線パターンに前記外部接続端子が形成さ
れていることを特徴とする。またさらに、前記樹脂封止
部はモールド樹脂であることを特徴とする。あるいは、
前記樹脂封止部に代えてキャップにより封止してもよ
い。また、前記折り返し部と前記樹脂封止部の間に弾性
体シートが介在されていることを特徴とする。さらに、
前記半導体素子が複数個搭載されていることを特徴とす
る。
Further, it is characterized in that a solder ball is used as the external connection terminal. Further, a through hole is formed in the flexible wiring board at a portion folded back on the resin sealing portion to expose a wiring pattern, and the solder ball is joined to the exposed wiring pattern. . Further, it is characterized in that the folded-back portion is double-folded so that the wiring pattern is positioned on the front surface side of the folded-back portion, and the external connection terminal is formed on the wiring pattern positioned on the front surface side. Furthermore, the resin sealing portion is made of a mold resin. Alternatively,
Instead of the resin sealing portion, a cap may be used for sealing. Also, an elastic sheet is interposed between the folded-back portion and the resin sealing portion. further,
A plurality of the semiconductor elements are mounted.

【0011】[0011]

【作用】本発明に係る半導体装置は所定の配線パターン
を設けたフレキシブル配線基板を利用して成るものであ
る。半導体素子はフレキシブル配線基板の配線パターン
の一端側に電気的に接続して搭載され、素子搭載領域を
樹脂封止した後、配線パターンの他端が設けられたフレ
キシブル配線基板を樹脂封止部の側面に沿って折り返
し、樹脂封止部の上面に一体接合して構成される。フレ
キシブル配線基板を半導体素子の樹脂封止部の上面に接
合することによって半導体装置のサイズを略樹脂封止部
と同じサイズに形成することができるから、半導体装置
の薄型化、小型化を好適に図ることができる。また、フ
レキシブル配線基板を折り返して樹脂封止部の上面に接
合した部分の外面全体に外部接続端子を接合できるから
容易に多ピン化を図ることができる。また、熱伝導性に
優れた支持体を半導体装置の一部として付設することに
よって熱放散性の良好な半導体装置を提供することがで
きる。
The semiconductor device according to the present invention utilizes a flexible wiring board provided with a predetermined wiring pattern. The semiconductor element is electrically connected to one end side of the wiring pattern of the flexible wiring board and mounted, and after sealing the element mounting area with resin, the flexible wiring board provided with the other end of the wiring pattern is mounted on the resin sealing part. It is configured to be folded back along the side surface and integrally joined to the upper surface of the resin sealing portion. By bonding the flexible wiring board to the upper surface of the resin sealing portion of the semiconductor element, the size of the semiconductor device can be formed to be substantially the same as the resin sealing portion. Therefore, it is preferable to reduce the thickness and size of the semiconductor device. Can be planned. Further, since the flexible wiring board can be folded back and the external connection terminals can be joined to the entire outer surface of the portion joined to the upper surface of the resin sealing portion, the number of pins can be easily increased. Further, by attaching a support having excellent thermal conductivity as a part of the semiconductor device, it is possible to provide a semiconductor device having good heat dissipation.

【0012】[0012]

【発明の実施の形態】以下、本発明の好適な実施例を添
付図面に基づいて説明する。図1〜図3は半導体装置の
第1の実施例を示す。本実施例の半導体装置はフレキシ
ブル配線基板10上に半導体素子20をフリップチップ
ボンディング方式により搭載し、素子搭載領域を樹脂封
止して成るものである。図1(a) は半導体素子20を搭
載するフレキシブル配線基板10を示す。フレキシブル
配線基板10はポリイミド等の電気絶縁性樹脂からなる
可撓性フィルムに所定の配線パターン12をパターン形
成したものである。
Preferred embodiments of the present invention will be described below with reference to the accompanying drawings. 1 to 3 show a first embodiment of a semiconductor device. The semiconductor device of the present embodiment is configured by mounting the semiconductor element 20 on the flexible wiring board 10 by a flip chip bonding method and sealing the element mounting region with resin. FIG. 1A shows a flexible wiring board 10 on which a semiconductor element 20 is mounted. The flexible wiring board 10 is formed by patterning a predetermined wiring pattern 12 on a flexible film made of an electrically insulating resin such as polyimide.

【0013】配線パターン12は半導体素子20と外部
接続端子とを電気的に接続する。したがって、配線パタ
ーン12の一端側には半導体素子20と電気的に接続す
る接続部13を設け、配線パターン12の他端側には外
部接続端子8を接合するランド14を設ける。実施例で
はフリップチップボンディング方式によって半導体素子
20をフレキシブル配線基板10に搭載するから配線パ
ターン12の接続部13は半導体素子20に設けられた
電極端子の配置にしたがって形成する。
The wiring pattern 12 electrically connects the semiconductor element 20 and the external connection terminal. Therefore, the connection portion 13 for electrically connecting to the semiconductor element 20 is provided on one end side of the wiring pattern 12, and the land 14 for joining the external connection terminal 8 is provided on the other end side of the wiring pattern 12. In the embodiment, since the semiconductor element 20 is mounted on the flexible wiring board 10 by the flip chip bonding method, the connection portion 13 of the wiring pattern 12 is formed according to the arrangement of the electrode terminals provided on the semiconductor element 20.

【0014】外部接続端子8を電気的に接続するランド
14は図1(a) で接続部13から引き出した配線パター
ン12の端部でフレキシブル配線基板10の裏面に形成
されている。本実施例の半導体装置はフレキシブル配線
基板10上に半導体素子20を搭載して樹脂封止した
後、フレキシブル配線基板10を樹脂封止部の側面に沿
って樹脂封止部の上面に折り返すようにするから、フレ
キシブル配線基板10を折り返した際にランド14がパ
ッケージの外面に位置するようにするためである。
The land 14 for electrically connecting the external connection terminal 8 is formed on the back surface of the flexible wiring board 10 at the end of the wiring pattern 12 drawn from the connection portion 13 in FIG. 1 (a). In the semiconductor device of this embodiment, after mounting the semiconductor element 20 on the flexible wiring board 10 and resin-sealing the flexible wiring board 10, the flexible wiring board 10 is folded back along the side surface of the resin sealing portion to the upper surface of the resin sealing portion. Therefore, the land 14 is located on the outer surface of the package when the flexible wiring board 10 is folded back.

【0015】図1(a) で16は配線パターン12とラン
ド14とを電気的に接続するスルーホールである。図2
にスルーホール16とランド14の近傍部分を拡大して
示す。スルーホール16はフレキシブル配線基板10の
基材である可撓性フィルムに設けた貫通孔の内面にスル
ーホールをめっきを施す方法、あるいは貫通孔内に導電
性物質を充填する方法等によって形成できる。
In FIG. 1A, reference numeral 16 is a through hole which electrically connects the wiring pattern 12 and the land 14. FIG.
The enlarged view of the vicinity of the through hole 16 and the land 14 is shown. The through hole 16 can be formed by a method of plating the through hole on the inner surface of the through hole provided in the flexible film which is the base material of the flexible wiring substrate 10, a method of filling the through hole with a conductive substance, or the like.

【0016】このような配線パターン12、ランド14
等を有するフレキシブル配線基板10を製造する方法に
は可撓性フィルムに配線パターンを形成する従来方法が
適用できる。たとえば、ポリイミド等からなる可撓性フ
ィルムに銅箔を被着形成し、銅箔をエッチングして所定
の配線パターン12、ランド14等を形成することがで
きる。また、蒸着法、スパッタリング法により可撓性フ
ィルムの表面に導体膜を形成し、導体膜をエッチングし
て配線パターン12等を形成することができる。なお、
可撓性フィルムの表面に形成した配線パターン12を保
護するため半導体素子20との接続部を除いてポリイミ
ド等の保護用の樹脂を塗布して保護膜を形成するように
してもよい。また、可撓性フィルムの裏面に形成したラ
ンド14を除くフィルムの表裏面に保護膜を形成しても
よい。
The wiring pattern 12 and the land 14
A conventional method of forming a wiring pattern on a flexible film can be applied to the method of manufacturing the flexible wiring board 10 having the above. For example, a copper foil may be adhered and formed on a flexible film made of polyimide or the like, and the copper foil may be etched to form predetermined wiring patterns 12, lands 14, and the like. In addition, a conductor film may be formed on the surface of the flexible film by vapor deposition or sputtering, and the conductor film may be etched to form the wiring pattern 12 or the like. In addition,
In order to protect the wiring pattern 12 formed on the surface of the flexible film, a protective resin such as polyimide may be applied to form a protective film except for the connection portion with the semiconductor element 20. Further, a protective film may be formed on the front and back surfaces of the film except the land 14 formed on the back surface of the flexible film.

【0017】図1(b) は上記のようにして形成したフレ
キシブル配線基板10に半導体素子20をフリップチッ
プボンディング方式によって搭載した状態を示す。半導
体素子20の電極端子を配線パターン12の接続部13
に接続した後、半導体素子20と配線パターン12との
接続部を保護するため半導体素子20のフレキシブル配
線基板10への接続部分に保護用の樹脂18を塗布する
(図3)。フリップチップボンディング方式では半導体
素子20の電極端子をフレキシブル配線基板10の素子
搭載領域内で配線パターン12の接続部13と直に接続
するからワイヤボンディング方式にくらべてワイヤのル
ープの高さやループの長さを考慮する必要がなく、半導
体素子20を封止する樹脂封止部の高さや封止面積を最
小限に抑えることが可能であり、これによって半導体装
置の小型化、薄型化を好適に図ることができる。
FIG. 1B shows a state in which the semiconductor element 20 is mounted on the flexible wiring board 10 formed as described above by the flip chip bonding method. The electrode terminal of the semiconductor element 20 is connected to the connecting portion 13 of the wiring pattern 12.
After the connection, the protective resin 18 is applied to the connecting portion of the semiconductor element 20 to the flexible wiring board 10 in order to protect the connecting portion between the semiconductor element 20 and the wiring pattern 12 (FIG. 3). In the flip chip bonding method, the electrode terminals of the semiconductor element 20 are directly connected to the connecting portions 13 of the wiring pattern 12 within the element mounting area of the flexible wiring board 10, so that the loop height and the loop length of the wire are longer than in the wire bonding method. It is possible to minimize the height and sealing area of the resin-sealed portion that seals the semiconductor element 20 without consideration of the size, and thus it is possible to suitably reduce the size and thickness of the semiconductor device. be able to.

【0018】半導体素子20をフレキシブル配線基板1
0上に搭載した後、図1(c) に示すようにフレキシブル
配線基板10上の素子搭載領域を樹脂封止する。この樹
脂封止にはモールド金型を用いるトランスファモールド
方法あるいはポッティング樹脂を用いたポッティング方
法による封止方法が利用できる。樹脂封止の際には後工
程でフレキシブル配線基板10を樹脂封止部22の上面
に折り返して接合するから、樹脂封止部22は所定形状
に樹脂成形する必要がある。したがって、ポッティング
方法によって樹脂封止する場合は樹脂封止範囲の周縁に
樹脂製等の封止用の枠を固定してポッティングするよう
にする。
The semiconductor element 20 is connected to the flexible wiring board 1
After being mounted on the flexible wiring board 10, the element mounting area on the flexible wiring board 10 is resin-sealed as shown in FIG. 1 (c). For the resin sealing, a transfer molding method using a molding die or a potting method using a potting resin can be used. At the time of resin sealing, the flexible wiring board 10 is folded back and bonded to the upper surface of the resin sealing portion 22 in a later step, so that the resin sealing portion 22 needs to be resin-molded into a predetermined shape. Therefore, when the resin is sealed by the potting method, a sealing frame made of resin or the like is fixed to the periphery of the resin sealing range for potting.

【0019】半導体素子20を樹脂封止した後、樹脂封
止部22の下面から延出するフレキシブル配線基板10
を樹脂封止部22の側面に沿って折り返し、図1(d) に
示すように樹脂封止部22の上面に接着する。フレキシ
ブル配線基板10を接着する場合は樹脂封止部22の上
面に接着剤を塗布するか、樹脂封止部22の上面に当接
するフレキシブル配線基板10の表面に樹脂剤を塗布し
て接着する。実施例ではフレキシブル配線基板10を樹
脂封止部22の上面に一致するように折り返すため、樹
脂封止部22の外形形状及び厚さを考慮してあらかじめ
フレキシブル配線基板10の形状、寸法を設定してい
る。
After the semiconductor element 20 is sealed with resin, the flexible wiring board 10 extends from the lower surface of the resin sealing portion 22.
Is folded back along the side surface of the resin encapsulation portion 22 and adhered to the upper surface of the resin encapsulation portion 22 as shown in FIG. When the flexible wiring board 10 is adhered, an adhesive is applied to the upper surface of the resin sealing portion 22, or a resin agent is applied and adhered to the surface of the flexible wiring board 10 that contacts the upper surface of the resin sealing portion 22. In the embodiment, since the flexible wiring board 10 is folded back so as to coincide with the upper surface of the resin sealing portion 22, the shape and dimensions of the flexible wiring board 10 are set in advance in consideration of the outer shape and thickness of the resin sealing portion 22. ing.

【0020】樹脂封止部22の下面から延出したフレキ
シブル配線基板10を樹脂封止部22の側面に沿って折
り返し樹脂封止部22の上面に接合することにより、図
1(d) に示すようにフレキシブル配線基板10の裏面に
設けたランド14がパッケージの外面に露出する。この
状態で、各ランド14にはんだボール等の外部接続端子
8を接合して半導体装置が得られる。図1(e) は外部接
続端子8を接合した半導体装置の外観図である。こうし
て、外部接続端子8がアレイ状に配置された表面実装型
の半導体装置が得られる。なお、球状の外部接続端子8
としては銅球にはんだめっきを施したものも使用でき
る。また、実装基板の表面に立設するようなリードピン
や実装基板に挿入するようなリードピンを外部接続端子
としてもよいが、実装効率を考えるとはんだボールが最
適である。
The flexible wiring board 10 extending from the lower surface of the resin encapsulation portion 22 is folded back along the side surface of the resin encapsulation portion 22 and joined to the upper surface of the resin encapsulation portion 22, as shown in FIG. 1 (d). The land 14 provided on the back surface of the flexible wiring board 10 is exposed on the outer surface of the package. In this state, the external connection terminal 8 such as a solder ball is joined to each land 14 to obtain a semiconductor device. FIG. 1E is an external view of a semiconductor device to which the external connection terminals 8 are joined. Thus, a surface-mounted semiconductor device in which the external connection terminals 8 are arranged in an array is obtained. The spherical external connection terminal 8
For this, a copper ball plated with solder may be used. Also, a lead pin that stands on the surface of the mounting board or a lead pin that is inserted into the mounting board may be used as the external connection terminal, but a solder ball is optimal in view of mounting efficiency.

【0021】図3は実施例の半導体装置の断面図を示
す。本実施例の半導体装置はフレキシブル配線基板10
に設けられた配線パターン12の接続部上にフリップチ
ップボンディング方式により半導体素子20が搭載さ
れ、樹脂封止部22によって封止されている。フレキシ
ブル配線基板10が樹脂封止部22の一方の側面に沿っ
て折り返されることにより樹脂封止部22の外形寸法と
略同サイズの半導体装置が得られる。また、半導体装置
の樹脂封止部22の上面全体に接合されたフレキシブル
配線基板が外部接続端子8の接合領域となり有効に多ピ
ン化を図ることができる。
FIG. 3 is a sectional view of the semiconductor device of the embodiment. The semiconductor device of this embodiment is a flexible wiring board 10.
The semiconductor element 20 is mounted on the connection portion of the wiring pattern 12 provided on the substrate by the flip chip bonding method and is sealed by the resin sealing portion 22. The flexible wiring board 10 is folded back along one side surface of the resin encapsulation portion 22 to obtain a semiconductor device having substantially the same size as the outer dimensions of the resin encapsulation portion 22. In addition, the flexible wiring board bonded to the entire upper surface of the resin sealing portion 22 of the semiconductor device serves as a bonding area of the external connection terminal 8 and can effectively increase the number of pins.

【0022】上記実施例はフレキシブル配線基板10に
半導体素子20をフリップチップボンディング方式によ
って搭載した例であるが、もちろんワイヤボンディング
方式によって半導体素子20を配線パターンに接続する
方法も利用できる。図4および図5は半導体装置の第2
の実施例を示す。図4は上記実施例と同様に形成したフ
レキシブル配線基板10にワイヤボンディング方式によ
って半導体素子20を配線パターン12と接続した状態
を示す。この実施例の場合も、半導体素子20をフレキ
シブル配線基板10に搭載しワイヤボンディングを行っ
た後、配線パターン12のワイヤボンディング領域を含
む素子搭載領域を樹脂封止し、フレキシブル配線基板1
0を樹脂封止部の一方の側面に沿って折り返し、ランド
14に外部接続端子8を接合して製造する。
The above embodiment is an example in which the semiconductor element 20 is mounted on the flexible wiring board 10 by the flip chip bonding method, but it goes without saying that a method of connecting the semiconductor element 20 to the wiring pattern by the wire bonding method can also be used. 4 and 5 show a second semiconductor device.
The following shows an example. FIG. 4 shows a state in which the semiconductor element 20 is connected to the wiring pattern 12 by the wire bonding method on the flexible wiring board 10 formed in the same manner as in the above embodiment. Also in this embodiment, after mounting the semiconductor element 20 on the flexible wiring board 10 and performing wire bonding, the element mounting area including the wire bonding area of the wiring pattern 12 is resin-sealed, and the flexible wiring board 1
0 is folded back along one side surface of the resin sealing portion, and the external connection terminal 8 is joined to the land 14 to manufacture.

【0023】図5は上記製造方法により製造した半導体
装置の断面図である。フレキシブル配線基板10に半導
体素子20がエポキシ系銀ペーストなどの接着剤により
接合されてワイヤボンディングにより配線パターン12
と接続され、スルーホール16を介して外部接続端子8
と電気的に接続する。本実施例の半導体装置の場合はワ
イヤボンディング方式によって半導体素子20を配線パ
ターン12と接続するから素子搭載部を避けて配線パタ
ーン12を形成する必要があるのに対して、図3に示す
フリップチップボンディング方式による場合は素子搭載
部にも配線パターン12が形成でき、配線パターン12
の引き回しの自由度が広がると共に高密度な配線パター
ン12の引き回しが可能になるという利点がある。
FIG. 5 is a sectional view of a semiconductor device manufactured by the above manufacturing method. The semiconductor element 20 is bonded to the flexible wiring board 10 with an adhesive such as an epoxy-based silver paste, and the wiring pattern 12 is formed by wire bonding.
Is connected to the external connection terminal 8 through the through hole 16.
To be electrically connected to. In the case of the semiconductor device of this embodiment, since the semiconductor element 20 is connected to the wiring pattern 12 by the wire bonding method, it is necessary to avoid the element mounting portion to form the wiring pattern 12, whereas the flip chip shown in FIG. When the bonding method is used, the wiring pattern 12 can be formed on the element mounting portion.
There is an advantage that the degree of freedom of wiring can be increased and the high-density wiring pattern 12 can be wired.

【0024】上記各実施例の半導体装置はフレキシブル
配線基板10が半導体素子20の支持体ともなっている
が、半導体装置の熱放散性を向上させるための放熱体を
付設することもできる。たとえば、図3、5に示す半導
体装置で半導体素子20の搭載部に対応するフレキシブ
ル配線基板10の外面(裏面)に放熱板24を取り付け
ることによって半導体装置の熱放散性を改善させること
ができる。放熱板24としては銅、アルミニウム等の熱
伝導性の良い金属材が好適に使用できる。
In the semiconductor device of each of the above embodiments, the flexible wiring substrate 10 also serves as a support for the semiconductor element 20, but a heat radiator for improving the heat dissipation of the semiconductor device may be attached. For example, in the semiconductor device shown in FIGS. 3 and 5, the heat dissipation of the semiconductor device can be improved by attaching the heat dissipation plate 24 to the outer surface (back surface) of the flexible wiring board 10 corresponding to the mounting portion of the semiconductor element 20. As the heat dissipation plate 24, a metal material having good thermal conductivity such as copper or aluminum can be preferably used.

【0025】なお、半導体装置の熱放散性を改善する方
法としてはフレキシブル配線基板10とは別体で放熱板
24を設ける他に、可撓性フィルムに配線パターンを形
成する際に半導体素子20を搭載する面の裏面となる部
分にあらかじめ銅箔等の金属層を形成することにより熱
放散性を改善することが可能である。
As a method for improving the heat dissipation of the semiconductor device, the heat dissipation plate 24 is provided separately from the flexible wiring board 10 and the semiconductor element 20 is used when the wiring pattern is formed on the flexible film. It is possible to improve heat dissipation by forming a metal layer such as a copper foil in advance on the back surface of the mounting surface.

【0026】上記のようにフレキシブル配線基板10と
は別体の放熱板24を用いて半導体装置を形成する場
合、放熱板24は半導体装置をアセンブリした後に放熱
板24を接合してもよいし、あらかじめフレキシブル配
線基板10に放熱板24を接合してから、半導体素子2
0の搭載等のアセンブリを行ってもよい。
When the semiconductor device is formed by using the heat dissipation plate 24 separate from the flexible wiring board 10 as described above, the heat dissipation plate 24 may be joined to the heat dissipation plate 24 after the semiconductor device is assembled. After the heat dissipation plate 24 is bonded to the flexible wiring board 10 in advance, the semiconductor element 2
Assembly such as zero loading may be performed.

【0027】図6および図7は放熱板24を用いて形成
する半導体装置の第3の実施例の構成とその製造方法を
示す。本実施例は放熱板24を半導体素子20を支持す
る支持体として使用することを特徴とする。図6(a) は
放熱板24にフレキシブル配線基板10の半導体素子2
0を収納する側の裏面を接着した状態である。フレキシ
ブル配線基板10の構成は上記実施例で使用したものと
同様で、所要の配線パターン12、ランド14等を有す
るが、半導体素子20をじかに放熱板24に接合するた
め半導体素子20が収納できる開孔部10aを放熱板2
4上のフレキシブル配線基板10に設け、半導体素子2
0と接続する配線パターン12の一端側を開孔部10a
の周縁近傍に設けたフレキシブル配線基板10を使用す
ることを特徴とする。
6 and 7 show the structure of a third embodiment of the semiconductor device formed by using the heat dissipation plate 24 and its manufacturing method. This embodiment is characterized in that the heat dissipation plate 24 is used as a support for supporting the semiconductor element 20. In FIG. 6A, the semiconductor element 2 of the flexible wiring board 10 is attached to the heat sink 24.
It is a state where the back surface on the side storing 0 is adhered. The structure of the flexible wiring board 10 is the same as that used in the above-described embodiment, and has the required wiring pattern 12, lands 14, etc., but since the semiconductor element 20 is directly joined to the heat sink 24, an opening for accommodating the semiconductor element 20 is possible. The hole 10a is connected to the heat sink 2
4 is provided on the flexible wiring substrate 10 and the semiconductor element 2
One end of the wiring pattern 12 connected to 0 is provided with an opening 10a.
The flexible wiring board 10 provided near the periphery of is used.

【0028】図6(b) は放熱板24に半導体素子20を
Au−Si共晶合金、はんだ、熱硬化性樹脂などで接合
し、ワイヤボンディングによって半導体素子20と配線
パターン12とを電気的に接続した状態である。次い
で、上記実施例と同様に素子搭載領域を樹脂封止し、樹
脂封止部22の側面に沿ってフレキシブル配線基板10
を折り返し、樹脂封止部22の上面に接合する(図6
(d) )。次に、樹脂封止部22の外面にあるフレキシブ
ル配線基板10のランド14に外部接続端子8を接合し
て半導体装置を得る(図6(e))。なお、放熱板24は樹
脂封止領域と対応するようにフレキシブル配線基板10
の裏面に設けられている。
In FIG. 6 (b), the semiconductor element 20 is joined to the heat dissipation plate 24 with Au-Si eutectic alloy, solder, thermosetting resin, etc., and the semiconductor element 20 and the wiring pattern 12 are electrically connected by wire bonding. It is in the connected state. Then, the element mounting region is resin-sealed in the same manner as in the above embodiment, and the flexible wiring board 10 is provided along the side surface of the resin sealing portion 22.
Is folded back and joined to the upper surface of the resin sealing portion 22 (see FIG. 6).
(d)). Next, the external connection terminals 8 are joined to the lands 14 of the flexible wiring board 10 on the outer surface of the resin sealing portion 22 to obtain a semiconductor device (FIG. 6 (e)). It should be noted that the heat dissipation plate 24 corresponds to the resin sealing region so that the flexible wiring board 10 is
Is provided on the back side of.

【0029】図7は本実施例の半導体装置の断面図を示
す。本実施例の半導体装置はフレキシブル配線基板10
に設けた開孔部10a内に半導体素子20が収納され、
放熱板24にじかに半導体素子20が接合されている。
これによって半導体素子20から発生する熱を効果的に
外部へ放散させることができる。半導体素子20が樹脂
封止され、折り返されたフレキシブル配線基板10の外
面に外部接続端子8が接合されている構成は上記実施例
と同様である。
FIG. 7 is a sectional view of the semiconductor device of this embodiment. The semiconductor device of this embodiment is a flexible wiring board 10.
The semiconductor element 20 is housed in the opening 10a provided in
The semiconductor element 20 is directly joined to the heat sink 24.
As a result, the heat generated from the semiconductor element 20 can be effectively dissipated to the outside. The structure in which the semiconductor element 20 is resin-sealed and the external connection terminal 8 is joined to the outer surface of the folded flexible wiring board 10 is the same as that of the above-described embodiment.

【0030】なお、本実施例ではワイヤボンディングに
よって半導体素子20と配線パターン12とを接続した
が、半導体素子20と配線パターン12とをTAB(Ta
pe Automated Bonding) 方式により接続することも可能
である。
Although the semiconductor element 20 and the wiring pattern 12 are connected by wire bonding in this embodiment, the semiconductor element 20 and the wiring pattern 12 are connected to the TAB (Ta
It is also possible to connect by the pe Automated Bonding) method.

【0031】図8は放熱板24を設けた半導体装置の第
4の実施例を示す。この実施例の半導体装置も表面に所
定の配線パターン12や開孔部10aを設けたフレキシ
ブル配線基板10を用いること、および半導体素子20
を搭載した後、素子搭載領域を樹脂封止し、フレキシブ
ル配線基板10を樹脂封止部22の側面に沿って上面側
に折り返して製造することは上記実施例と同様である。
ただし、本実施例ではフレキシブル配線基板10を樹脂
封止部22の4辺から延出するようにするため、開孔部
10aをフレキシブル配線基板10の略中央部に設け、
フレキシブル配線基板10の中央部に樹脂封止部22を
形成して、樹脂封止部22の4辺の各々で折り返すよう
にしている。
FIG. 8 shows a fourth embodiment of a semiconductor device provided with a heat dissipation plate 24. Also in the semiconductor device of this embodiment, the flexible wiring board 10 provided with the predetermined wiring pattern 12 and the opening 10a on the surface is used, and the semiconductor element 20 is used.
After mounting, the element mounting region is resin-sealed, and the flexible wiring board 10 is folded back along the side surface of the resin sealing portion 22 to the upper surface side to be manufactured, which is similar to the above-described embodiment.
However, in this embodiment, in order to extend the flexible wiring board 10 from the four sides of the resin sealing portion 22, the opening portion 10a is provided in the substantially central portion of the flexible wiring board 10.
The resin sealing portion 22 is formed in the central portion of the flexible wiring board 10 and is folded back at each of the four sides of the resin sealing portion 22.

【0032】図8(a) は放熱板24にフレキシブル配線
基板10の裏面を接着し、半導体素子20を放熱板24
にじかに接合し、ワイヤボンディングによって半導体素
子20と配線パターン12とを接続した状態を示す。フ
レキシブル配線基板10を4辺で折り返すようにするた
め、樹脂封止部22の下面の各辺からフレキシブル配線
基板10の端部を各々延出させる。
In FIG. 8A, the back surface of the flexible wiring board 10 is adhered to the heat dissipation plate 24 so that the semiconductor element 20 is attached to the heat dissipation plate 24.
It shows a state in which the semiconductor element 20 and the wiring pattern 12 are directly joined and connected to each other by wire bonding. In order that the flexible wiring board 10 is folded back on four sides, the end portions of the flexible wiring board 10 are extended from each side of the lower surface of the resin sealing portion 22.

【0033】図8(b) は半導体素子20の素子搭載領域
を樹脂封止した状態を示す。図8(c) は樹脂封止部22
の各側面に沿ってフレキシブル配線基板10を折り返し
て樹脂封止部22の上面に接着した後、ランドに外部接
続端子8を接合して半導体装置を得た状態を示す。この
実施例ではフレキシブル配線基板10を各辺で折り返し
た際にフレキシブル配線基板10の折り返し部分が互い
に重複しないようにすること、およびフレキシブル配線
基板10の4つの折り返し片によって樹脂封止部22の
上面全体が覆われるようにするのがよい。
FIG. 8B shows a state in which the element mounting region of the semiconductor element 20 is resin-sealed. FIG. 8C shows the resin sealing portion 22.
After the flexible wiring board 10 is folded back along each side surface and adhered to the upper surface of the resin sealing portion 22, the external connection terminal 8 is joined to the land to obtain a semiconductor device. In this embodiment, when the flexible wiring board 10 is folded back on each side, the folded portions of the flexible wiring board 10 do not overlap each other, and the four folding pieces of the flexible wiring board 10 make the upper surface of the resin sealing portion 22. It is good to cover the whole.

【0034】本実施例の半導体装置は上記実施例のよう
に樹脂封止部22の一辺でフレキシブル配線基板10を
折り返す方法にくらべて、配線パターン12をフレキシ
ブル配線基板10の4方向の辺にそれぞれ引き回すこと
ができるので、各配線パターン12が最短になるように
考慮して引き回しでき、配線パターン12の長さを短く
することができることによって半導体装置の電気的特性
を改善することが可能になるという利点がある。
In the semiconductor device of this embodiment, as compared with the method of folding back the flexible wiring board 10 on one side of the resin sealing portion 22 as in the above-described embodiment, the wiring patterns 12 are provided on the four sides of the flexible wiring board 10 respectively. Since the wiring patterns 12 can be routed, the wiring patterns 12 can be routed in consideration of the shortest length, and the length of the wiring patterns 12 can be shortened, whereby the electrical characteristics of the semiconductor device can be improved. There are advantages.

【0035】この実施例のように、フレキシブル配線基
板10を樹脂封止部22の側面に沿って折り返して半導
体装置とする場合は、樹脂封止部22の一つの辺に限ら
ず、たとえば2つあるいは3つといった複数の辺位置で
折り返して製造することが可能である。これは半導体装
置の外形形状や製造工程によって適宜選択すればよい。
When the flexible wiring board 10 is folded back along the side surface of the resin encapsulation portion 22 to form a semiconductor device as in this embodiment, it is not limited to one side of the resin encapsulation portion 22, and, for example, two. Alternatively, it can be manufactured by folding back at a plurality of side positions such as three. This may be appropriately selected depending on the outer shape of the semiconductor device and the manufacturing process.

【0036】上記各実施例で用いたフレキシブル配線基
板10はフィルムの一方の面に配線パターン12を設け
る形態のものであった。フレキシブル配線基板10に設
ける配線パターン12は半導体素子20と外部接続端子
8とを電気的に接続するためのものであるから、必ずし
もフィルムの一方の面に設けるものに限定されるもので
はない。配線パターン12の配置上、フィルムの両面に
設けることも可能である。フィルムの両面に配線パター
ン12を設けた場合は配線パターン12を覆うようにフ
ィルムの両面にポリイミド等の保護膜を設けて放熱板2
4等を接合した際に配線パターン12部分で放熱板24
等と電気的な短絡が生じたりすることを防止するように
するのがよい。
The flexible wiring board 10 used in each of the above-mentioned embodiments has a form in which the wiring pattern 12 is provided on one surface of the film. Since the wiring pattern 12 provided on the flexible wiring board 10 is for electrically connecting the semiconductor element 20 and the external connection terminal 8, it is not necessarily limited to one provided on one surface of the film. Due to the arrangement of the wiring pattern 12, it is also possible to provide it on both sides of the film. When the wiring patterns 12 are provided on both sides of the film, a protective film such as polyimide is provided on both sides of the film so as to cover the wiring patterns 12, and the heat dissipation plate 2
When the 4 etc. are joined, the heat dissipation plate 24 is formed at the wiring pattern 12 part.
It is better to prevent an electrical short circuit from occurring.

【0037】図9は半導体装置110の第5の実施例を
示す。112はポリイミド等の電気絶縁性樹脂からなる
可撓性フィルムである。この可撓性フィルムには銅箔等
の金属膜をエッチングして配線パターン114が形成さ
れて、フレキシブル配線基板に形成されている。11
6、116は半導体素子であり、配線パターン114が
形成された側の可撓性フィルム112上に搭載され、配
線パターン114とワイヤ118により電気的に接続さ
れている。120は樹脂封止部であり、半導体素子11
6、116を覆うようにして可撓性フィルム112上に
モールド成形されている。122は樹脂封止部120の
表面側に固着された、シリコーンゴム等からなる弾性体
シートである。
FIG. 9 shows a fifth embodiment of the semiconductor device 110. Reference numeral 112 is a flexible film made of an electrically insulating resin such as polyimide. A wiring pattern 114 is formed on the flexible film by etching a metal film such as a copper foil, and the wiring pattern 114 is formed on the flexible wiring board. 11
Reference numerals 6 and 116 denote semiconductor elements, which are mounted on the flexible film 112 on the side where the wiring pattern 114 is formed, and are electrically connected to the wiring pattern 114 by wires 118. Reference numeral 120 denotes a resin sealing portion, which is the semiconductor element 11
6 and 116 are molded on the flexible film 112 so as to cover them. An elastic sheet 122 made of silicone rubber or the like is fixed to the front surface side of the resin sealing portion 120.

【0038】124は金属等の熱伝導性に優れる材料か
らなる放熱板であり、半導体素子116、116が搭載
された面と反対側の可撓性フィルム112の表面側に適
宜接着剤を用いて固着されている。樹脂封止部120か
ら外方に突出する可撓性フィルム112の周縁部は樹脂
封止部120の表面側に重なるように折り返されて折り
返し部112aに形成されている。この折り返し部11
2aは樹脂封止部120上に2方向から折り返されるよ
うにしてもよいし、図10に示すように、4方向から折
り返されるようにしてもよい。折り返し部112aの表
面側には、配線パターン114と電気的に接続するボー
ルバンプ等からなる外部接続端子126が形成されてい
る。この外部接続端子126はピンであってもよい。
Reference numeral 124 denotes a heat dissipation plate made of a material having excellent thermal conductivity such as metal, and an adhesive is appropriately used on the surface side of the flexible film 112 opposite to the surface on which the semiconductor elements 116, 116 are mounted. It is fixed. The peripheral portion of the flexible film 112 protruding outward from the resin sealing portion 120 is folded back so as to overlap the front surface side of the resin sealing portion 120, and is formed into a folded portion 112a. This folding part 11
2a may be folded back on the resin sealing portion 120 from two directions, or may be folded back from four directions as shown in FIG. External connection terminals 126, such as ball bumps, that are electrically connected to the wiring pattern 114 are formed on the front surface side of the folded portion 112a. The external connection terminal 126 may be a pin.

【0039】外部接続端子126は可撓性フィルム11
2に設けた透孔(図示せず)に導電材料を充填したビア
を介して配線パターン114に電気的に接続してもよい
し、あるいは図11に示すように可撓性フィルム112
に設けた透孔にはんだを充填してさらにはんだボールを
付着してボールバンプに形成するようにすることもでき
る。また、ニッケルや金めっきを積み上げてバンプを形
成してもよい。上記のように外部接続端子126が形成
された折り返し部112aが樹脂封止部120の表面側
に折り返されて配置されているので、実質的に半導体装
置110の大きさが半導体素子116、116の占める
エリアとほぼ同じ大きさのサイズに形成できるから実装
密度が向上する。可撓性フィルム112上に半導体素子
116、116を搭載するのでMCM(マルチチップモ
ジュール)構造も容易にとれる。もちろん半導体素子は
3つ以上の複数個搭載できる。
The external connection terminal 126 is the flexible film 11.
2 may be electrically connected to the wiring pattern 114 through a via filled with a conductive material in a through hole (not shown) provided in the wiring 2. Alternatively, as shown in FIG.
It is also possible to fill the through holes provided in the above with solder and further attach solder balls to form ball bumps. Alternatively, the bumps may be formed by stacking nickel or gold plating. Since the folded-back portion 112a having the external connection terminal 126 formed thereon is arranged so as to be folded-back on the front surface side of the resin sealing portion 120, the size of the semiconductor device 110 is substantially the same as that of the semiconductor elements 116 and 116. Since the size can be formed to be almost the same as the occupied area, the mounting density is improved. Since the semiconductor elements 116, 116 are mounted on the flexible film 112, an MCM (multi-chip module) structure can be easily obtained. Of course, three or more semiconductor elements can be mounted.

【0040】また外部接続端子126が形成された折り
返し部112aが弾性体シート122を介して樹脂封止
部120に固着されているので、実装基板たるマザーボ
ードと半導体装置110との間に熱膨張係数のミスマッ
チが生じても、応力が緩和され、外部接続端子126に
クラックが発生することなく、信頼性の向上が図れる。
なお、場合によっては弾性体シート122は必ずしも設
けなくともよく、この場合にあっても可撓性フィルム1
12が緩衝層として機能し、外部接続端子への応力集中
を緩和できる。また、封止樹脂にシリコーン樹脂を用
い、弾性をもたせることにより、弾性体シートを省いて
もよい。この点は前記第1〜第4の実施例でも同様であ
って、可撓性フィルムが緩衝層として機能し、外部接続
端子への応力集中を緩和をできる。またこの第1〜第4
の実施例でも同様に、折り返し部と樹脂封止部との間に
弾性体シートを介在させて(図示せず)、外部接続端子
への応力集中をさらに緩和するようにしてもよい。
Further, since the folded-back portion 112a formed with the external connection terminal 126 is fixed to the resin sealing portion 120 via the elastic sheet 122, the coefficient of thermal expansion is provided between the mother board, which is a mounting substrate, and the semiconductor device 110. Even if a mismatch occurs, the stress is relieved, the external connection terminal 126 is not cracked, and the reliability can be improved.
In some cases, the elastic sheet 122 may not necessarily be provided, and even in this case, the flexible film 1
12 functions as a buffer layer, and stress concentration on the external connection terminals can be relaxed. Further, the elastic sheet may be omitted by using a silicone resin as the sealing resin and giving elasticity. This point is the same as in the first to fourth embodiments, and the flexible film functions as a buffer layer, so that stress concentration on the external connection terminals can be relaxed. Also, this first to fourth
Similarly, in the embodiment described above, an elastic sheet may be interposed between the folded-back portion and the resin sealing portion (not shown) to further alleviate stress concentration on the external connection terminals.

【0041】図12は半導体装置110の第6の実施例
を示す。図9に示すものと同一の部材は同一符号を付し
て説明を省略する。本実施例では、モールド成形による
樹脂封止部に替えて、ポッティング樹脂による樹脂封止
部120aにより半導体素子116を封止している。こ
の場合半導体素子116を囲んで枠体128を配置し、
枠体128内にポッティング樹脂を充填するようにする
ことで表面の平坦度を確保するとよい。本実施例でも上
記と同様の作用効果を奏する。なお、弾性体シート12
2は必ずしも設けなくともよい。
FIG. 12 shows a sixth embodiment of the semiconductor device 110. The same members as those shown in FIG. 9 are designated by the same reference numerals and the description thereof will be omitted. In the present embodiment, the semiconductor element 116 is sealed by the resin sealing portion 120a made of potting resin instead of the resin sealing portion made by molding. In this case, the frame 128 is arranged so as to surround the semiconductor element 116,
The flatness of the surface may be ensured by filling the frame 128 with potting resin. Also in the present embodiment, the same operational effects as the above can be obtained. The elastic sheet 12
2 does not necessarily have to be provided.

【0042】図13は半導体装置110の第7の実施例
を示す。図9に示すものと同一の部材は同一符号を付し
て説明を省略する。本実施例では、キャップ130を可
撓性フィルム112に固着して、該キャップ130によ
り半導体素子116、116を気密に封止している。本
実施例でも上記と同様の作用効果を奏する。同様に弾性
体シート122は設けなくともよい。
FIG. 13 shows a seventh embodiment of the semiconductor device 110. The same members as those shown in FIG. 9 are designated by the same reference numerals and the description thereof will be omitted. In this embodiment, the cap 130 is fixed to the flexible film 112, and the semiconductor elements 116 and 116 are hermetically sealed by the cap 130. Also in the present embodiment, the same operational effects as the above can be obtained. Similarly, the elastic sheet 122 may not be provided.

【0043】図14は半導体装置110の第8の実施例
を示す。図9に示すものと同一の部材は同一符号を付し
て説明を省略する。本実施例では、折り返し部112a
を弾性体シート122上に折り返して後、さらに外方に
向けて折り返して、二重の折り返し部112aにしてい
る。これにより該折り返し部112aの表面側に配線パ
ターン114が現れるので、この配線パターン114上
にボールバンプ等の外部接続端子126を設けている。
外部接続端子126以外の配線パターン114はソルダ
ーレジスト膜(図示せず)で覆ってもよい。本実施例で
は、折り返し部112aの配線パターン114が表面側
に現れるから、外部接続端子126を容易に形成するこ
とができる。その他上記各実施例と同様の作用効果を奏
する。弾性体シート122も必ずしも設けなくともよ
い。
FIG. 14 shows an eighth embodiment of the semiconductor device 110. The same members as those shown in FIG. 9 are designated by the same reference numerals and the description thereof will be omitted. In the present embodiment, the folded portion 112a
After being folded back on the elastic body sheet 122, it is further folded outward to form a double folded portion 112a. As a result, the wiring pattern 114 appears on the front surface side of the folded portion 112a, and therefore external connection terminals 126 such as ball bumps are provided on the wiring pattern 114.
The wiring pattern 114 other than the external connection terminals 126 may be covered with a solder resist film (not shown). In this embodiment, since the wiring pattern 114 of the folded portion 112a appears on the front surface side, the external connection terminal 126 can be easily formed. In addition, the same operational effects as those of the above-mentioned respective embodiments are exhibited. The elastic sheet 122 does not necessarily have to be provided.

【0044】図15は半導体装置110の第9の実施例
を示す。図9に示すものと同一の部材は同一符号を付し
て説明を省略する。本実施例では、可撓性フィルム11
2に半導体素子116、116よりも若干大きめの透孔
112b、112bを設けて、半導体素子116、11
6を該透孔112b、112b内に位置させて放熱板1
24上に直接搭載している。本実施例では上記各実施例
と同様の作用効果を奏する他、さらに優れた放熱性を有
する。弾性体シート122は必ずしも必要ない。
FIG. 15 shows a ninth embodiment of the semiconductor device 110. The same members as those shown in FIG. 9 are designated by the same reference numerals and the description thereof will be omitted. In this embodiment, the flexible film 11
2 is provided with through holes 112b and 112b that are slightly larger than the semiconductor elements 116 and 116, and
6 is positioned in the through holes 112b, 112b to dissipate the heat radiation plate 1
It is mounted directly on the 24. In this embodiment, the same operational effects as those of the above-mentioned respective embodiments are exhibited, and further excellent heat dissipation is provided. The elastic sheet 122 is not always necessary.

【0045】図16は半導体装置110の第10の実施
例を示す。図9に示すものと同一の部材は同一符号を付
して説明を省略する。本実施例では半導体素子116を
1つ搭載した他は図9の実施例と同じである。ほぼチッ
プサイズの大きさの半導体装置とすることができる。そ
の他前記実施例と同様の作用効果を奏する。
FIG. 16 shows a tenth embodiment of the semiconductor device 110. The same members as those shown in FIG. 9 are designated by the same reference numerals and the description thereof will be omitted. This embodiment is the same as the embodiment of FIG. 9 except that one semiconductor element 116 is mounted. The semiconductor device can have a size substantially equal to the chip size. In addition, the same effect as that of the above-described embodiment is obtained.

【0046】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
Although the present invention has been variously described with reference to the preferred embodiments, the present invention is not limited to these embodiments, and many modifications can be made without departing from the spirit of the invention. Of course.

【0047】[0047]

【発明の効果】本発明に係る半導体装置によれば、上述
したように、フレキシブル配線基板に半導体素子を搭載
し、樹脂封止するとともにフレキシブル配線基板を樹脂
封止部の上面に折り返して接合するようにしたことによ
り、半導体装置の薄型化、小型化を好適に図ることがで
き、また、好適に多ピン化を図ることが可能になる。ま
た、支持体を付設することにより半導体装置の変形を防
止することができ、支持体に熱伝導性の良好な金属を用
いることにより熱放散性の優れた半導体装置を得ること
ができる。さらに外部接続端子が形成された折り返し部
を弾性体シートを介して樹脂封止部に固着することで、
実装基板たるマザーボードと半導体装置との間に熱膨張
係数のミスマッチが生じても、応力が緩和され、外部接
続端子にクラックが発生するなどの不具合が解消され、
信頼性の向上が図れる。
As described above, according to the semiconductor device of the present invention, a semiconductor element is mounted on a flexible wiring board, resin-sealed, and the flexible wiring board is folded and joined to the upper surface of the resin-sealed portion. By doing so, it is possible to favorably reduce the thickness and size of the semiconductor device, and favorably increase the number of pins. Further, by attaching a support, it is possible to prevent the semiconductor device from being deformed, and by using a metal having good thermal conductivity for the support, a semiconductor device having excellent heat dissipation can be obtained. Furthermore, by fixing the folded-back portion formed with the external connection terminal to the resin-sealed portion via the elastic sheet,
Even if there is a mismatch in the coefficient of thermal expansion between the mother board, which is the mounting board, and the semiconductor device, the stress is relieved and problems such as cracks in the external connection terminals are resolved.
Reliability can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】フリップチップ法により半導体素子を搭載した
半導体装置の構成およびその製造方法を示す説明図であ
る(第1の実施例)。
FIG. 1 is an explanatory diagram showing a configuration of a semiconductor device on which a semiconductor element is mounted by a flip chip method and a manufacturing method thereof (first embodiment).

【図2】フレキシブル配線基板のスルーホールおよびラ
ンド近傍の構成を示す断面図である。
FIG. 2 is a cross-sectional view showing a configuration near a through hole and a land of a flexible wiring board.

【図3】フリップチップ法により半導体素子を搭載した
半導体装置の断面図である。
FIG. 3 is a cross-sectional view of a semiconductor device on which a semiconductor element is mounted by a flip chip method.

【図4】フレキシブル配線基板にワイヤボンディングに
より半導体素子を搭載した状態を示す説明図である(第
2の実施例)。
FIG. 4 is an explanatory view showing a state in which a semiconductor element is mounted on a flexible wiring board by wire bonding (second embodiment).

【図5】ワイヤボンディング法により半導体素子を搭載
した半導体装置の断面図である。
FIG. 5 is a cross-sectional view of a semiconductor device on which a semiconductor element is mounted by a wire bonding method.

【図6】放熱板を付設した半導体装置の構成および製造
方法を示す説明図である(第3の実施例)。
6A and 6B are explanatory views showing a structure and a manufacturing method of a semiconductor device provided with a heat dissipation plate (third embodiment).

【図7】放熱板を付設した半導体装置の断面図である。FIG. 7 is a cross-sectional view of a semiconductor device provided with a heat sink.

【図8】放熱板を付設した半導体装置の他の構成例を示
す説明図である(第4の実施例)。
FIG. 8 is an explanatory diagram showing another configuration example of a semiconductor device provided with a heat dissipation plate (fourth embodiment).

【図9】第5の実施の形態を示した断面図である。FIG. 9 is a sectional view showing a fifth embodiment.

【図10】図1に示す半導体装置の底面図である。FIG. 10 is a bottom view of the semiconductor device shown in FIG.

【図11】ボールバンプの構造を示す部分断面図であ
る。
FIG. 11 is a partial cross-sectional view showing the structure of a ball bump.

【図12】第6の実施の形態を示す断面図である。FIG. 12 is a sectional view showing a sixth embodiment.

【図13】第7の実施の形態を示す断面図である。FIG. 13 is a sectional view showing a seventh embodiment.

【図14】第8の実施の形態を示す断面図である。FIG. 14 is a sectional view showing an eighth embodiment.

【図15】第9の実施の形態を示す断面図である。FIG. 15 is a cross-sectional view showing a ninth embodiment.

【図16】第10の実施の形態を示す断面図である。FIG. 16 is a sectional view showing a tenth embodiment.

【図17】キャビティダウン型の半導体装置の従来例の
断面図である。
FIG. 17 is a sectional view of a conventional example of a cavity-down type semiconductor device.

【図18】フレキシブル配線基板を用いた半導体装置の
従来の製造方法を示す説明図である。
FIG. 18 is an explanatory diagram showing a conventional method for manufacturing a semiconductor device using a flexible wiring board.

【図19】フレキシブル配線基板を用いた半導体装置の
従来の構成を示す断面図である。
FIG. 19 is a cross-sectional view showing a conventional configuration of a semiconductor device using a flexible wiring board.

【図20】パッケージ本体に多層プリント基板を用いた
半導体装置の製造例を示す説明図である。
FIG. 20 is an explanatory diagram showing a manufacturing example of a semiconductor device using a multilayer printed board for a package body.

【符号の説明】[Explanation of symbols]

2 パッケージ本体 6 フレキシブル配線基板 7 放熱体 8 外部接続端子 10 フレキシブル配線基板 10a 開孔部 12 配線パターン 13 接続部 14 ランド 16 スルーホール 18 保護用の樹脂 20 半導体素子 22 樹脂封止部 24 放熱板 110 半導体装置 112 フレキシブル絶縁体シート 112a 折り返し部 112b 透孔 114 配線パターン 116 半導体素子 120 樹脂封止部 122 弾性体シート 124 放熱板 126 外部接続端子 128 枠体 130 キャップ 2 Package Body 6 Flexible Wiring Board 7 Heat Sink 8 External Connection Terminal 10 Flexible Wiring Board 10a Opening 12 Wiring Pattern 13 Connection 14 Land 16 Through Hole 18 Protective Resin 20 Semiconductor Element 22 Resin Sealing 24 Heat Sink 110 Semiconductor device 112 Flexible insulator sheet 112a Folded part 112b Through hole 114 Wiring pattern 116 Semiconductor element 120 Resin encapsulation part 122 Elastic body sheet 124 Heat dissipation plate 126 External connection terminal 128 Frame body 130 Cap

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 配線パターンが設けられたフレキシブル
配線基板の前記配線パターンに半導体素子が電気的に接
続されるとともに、該半導体素子が搭載されたフレキシ
ブル配線基板の素子搭載領域が樹脂封止されて樹脂封止
部が形成され、 該素子搭載領域以外の前記フレキシブル配線基板が折り
返されて前記樹脂封止部の上面に接合され、 前記樹脂封止部の上面に折り返されて接合されたフレキ
シブル配線基板に、前記配線パターンと導通された外部
接続端子が接続されていることを特徴とする半導体装
置。
1. A semiconductor element is electrically connected to the wiring pattern of a flexible wiring board provided with a wiring pattern, and an element mounting region of the flexible wiring board on which the semiconductor element is mounted is resin-sealed. A flexible wiring board in which a resin sealing portion is formed, the flexible wiring board other than the element mounting area is folded back and bonded to the upper surface of the resin sealing portion, and the flexible wiring board is folded back and bonded to the upper surface of the resin sealing portion. An external connection terminal electrically connected to the wiring pattern is connected to the semiconductor device.
【請求項2】 フレキシブル配線基板の前記半導体素子
が搭載された面と反対側の面に、樹脂封止部の封止領域
と対応して支持体が設けられていることを特徴とする請
求項1記載の半導体装置。
2. A support is provided on the surface of the flexible wiring board opposite to the surface on which the semiconductor element is mounted, in correspondence with the sealing region of the resin sealing portion. 1. The semiconductor device according to 1.
【請求項3】 半導体素子が前記配線パターンにフリッ
プチップボンディング方式により接続されていることを
特徴とする請求項1または2記載の半導体装置。
3. The semiconductor device according to claim 1, wherein a semiconductor element is connected to the wiring pattern by a flip chip bonding method.
【請求項4】 フレキシブル配線基板に半導体素子を収
納する開孔部が形成され、該開孔部の周縁近傍に配線パ
ターンが形成されていることを特徴とする請求項2記載
の半導体装置。
4. The semiconductor device according to claim 2, wherein the flexible wiring board is formed with an opening for accommodating a semiconductor element, and a wiring pattern is formed in the vicinity of the periphery of the opening.
【請求項5】 開孔部に収納された半導体素子が、支持
体上に接合され、配線パターンとワイヤボンディング方
式により接続されていることを特徴とする請求項4記載
の半導体装置。
5. The semiconductor device according to claim 4, wherein the semiconductor element housed in the opening is bonded to the support and connected to the wiring pattern by a wire bonding method.
【請求項6】 支持体が熱伝導性の良好な金属からなる
ことを特徴とする請求項2、4または5記載の半導体装
置。
6. The semiconductor device according to claim 2, wherein the support is made of a metal having good thermal conductivity.
【請求項7】 フレキシブル配線基板が複数の方向から
折り返されていることを特徴とする請求項1、2、3、
4、5または6記載の半導体装置。
7. The flexible wiring board is folded back from a plurality of directions.
The semiconductor device according to 4, 5, or 6.
【請求項8】 外部接続端子としてはんだボールを用い
ることを特徴とする請求項1、2、3、4、5、6また
は7記載の半導体装置。
8. The semiconductor device according to claim 1, wherein a solder ball is used as the external connection terminal.
【請求項9】 前記樹脂封止部上に折り返された部位の
フレキシブル配線基板に透孔が形成されて配線パターン
が露出され、該露出された配線パターンに前記はんだボ
ールが接合されていることを特徴とする請求項8記載の
半導体装置。
9. A flexible wiring board at a portion folded back on the resin encapsulation portion is formed with a through hole to expose a wiring pattern, and the solder ball is bonded to the exposed wiring pattern. 9. The semiconductor device according to claim 8, wherein the semiconductor device is a semiconductor device.
【請求項10】 前記折り返し部が2重に折り返されて
前記配線パターンが折り返し部の表面側に位置され、該
表面側に位置する配線パターンに前記外部接続端子が形
成されていることを特徴とする請求項1、2、3、4、
5、6、7または8記載の半導体装置。
10. The folded portion is double folded back so that the wiring pattern is positioned on the front surface side of the folded portion, and the external connection terminal is formed on the wiring pattern positioned on the front surface side. Claims 1, 2, 3, 4,
The semiconductor device according to 5, 6, 7 or 8.
【請求項11】 前記樹脂封止部はモールド樹脂である
ことを特徴とする請求項1、2、3、4、5、6、7、
8、9または10記載の半導体装置。
11. The resin sealing portion is a mold resin, and the resin sealing portion is formed of a mold resin.
The semiconductor device according to 8, 9, or 10.
【請求項12】 前記樹脂封止部に代えて半導体素子を
キャップにより封止したことを特徴とする請求項1、
2、3、4、5、6、7、8、9、10または11記載
の半導体装置。
12. A semiconductor element is sealed with a cap instead of the resin sealing portion,
The semiconductor device according to 2, 3, 4, 5, 6, 7, 8, 9, 10 or 11.
【請求項13】 前記折り返し部と前記樹脂封止部の間
に弾性体シートが介在されていることを特徴とする請求
項1、2、3、4、5、6、7、8、9、10、11ま
たは12記載の半導体装置。
13. An elastic sheet is interposed between the folded portion and the resin sealing portion, and the elastic sheet is interposed between the folded portion and the resin sealing portion. 13. The semiconductor device according to 10, 11, or 12.
【請求項14】 前記半導体素子が複数個搭載されてい
ることを特徴とする請求項1、2、3、4、5、6、
7、8、9、10、11、12または13記載の半導体
装置。
14. The semiconductor device according to claim 1, wherein a plurality of the semiconductor devices are mounted.
The semiconductor device according to 7, 8, 9, 10, 11, 12 or 13.
JP15958096A 1995-06-20 1996-06-20 Semiconductor device Expired - Fee Related JP3408375B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15958096A JP3408375B2 (en) 1995-06-20 1996-06-20 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP15333695 1995-06-20
JP7-153336 1995-06-20
JP15958096A JP3408375B2 (en) 1995-06-20 1996-06-20 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH0969588A true JPH0969588A (en) 1997-03-11
JP3408375B2 JP3408375B2 (en) 2003-05-19

Family

ID=26481985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15958096A Expired - Fee Related JP3408375B2 (en) 1995-06-20 1996-06-20 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3408375B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730855B2 (en) 2002-09-10 2004-05-04 Renesas Technology Corp. Electronic element
JP2011243897A (en) * 2010-05-21 2011-12-01 Fujitsu Ltd Multilayer printed board and method of manufacturing the same
CN110290630A (en) * 2018-03-19 2019-09-27 正芯科技有限公司 Power module package assembly

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730855B2 (en) 2002-09-10 2004-05-04 Renesas Technology Corp. Electronic element
JP2011243897A (en) * 2010-05-21 2011-12-01 Fujitsu Ltd Multilayer printed board and method of manufacturing the same
CN110290630A (en) * 2018-03-19 2019-09-27 正芯科技有限公司 Power module package assembly
CN110290630B (en) * 2018-03-19 2021-07-27 正芯科技有限公司 Power module assembling structure

Also Published As

Publication number Publication date
JP3408375B2 (en) 2003-05-19

Similar Documents

Publication Publication Date Title
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
US6731015B2 (en) Super low profile package with stacked dies
US5800958A (en) Electrically enhanced power quad flat pack arrangement
US6919631B1 (en) Structures for improving heat dissipation in stacked semiconductor packages
US6303997B1 (en) Thin, stackable semiconductor packages
JP3209320B2 (en) Multi-chip module package
US7241645B2 (en) Method for assembling a ball grid array package with multiple interposers
US5293301A (en) Semiconductor device and lead frame used therein
US5710695A (en) Leadframe ball grid array package
US7312108B2 (en) Method for assembling a ball grid array package with two substrates
US6531337B1 (en) Method of manufacturing a semiconductor structure having stacked semiconductor devices
JP2819285B2 (en) Stacked bottom lead semiconductor package
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
JP2003249607A (en) Semiconductor device and manufacturing method therefor, circuit board and electronic device
JPH0817964A (en) Semiconductor device and manufacturing method thereof and a substrate
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
JP3569585B2 (en) Semiconductor device
JP3408375B2 (en) Semiconductor device
JPH09326450A (en) Semiconductor device and its manufacture
JP3912445B2 (en) Semiconductor device
JPH09330994A (en) Semiconductor device
JPH0897336A (en) Semiconductor device
JP3418759B2 (en) Semiconductor package
JPH10321670A (en) Semiconductor device
US20040021213A1 (en) Thermally-enhanced integrated circuit package

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080314

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090314

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100314

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100314

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140314

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees