JPH0964673A - Automatic gain control circuit and automatic gain control device using the circuit - Google Patents

Automatic gain control circuit and automatic gain control device using the circuit

Info

Publication number
JPH0964673A
JPH0964673A JP22095695A JP22095695A JPH0964673A JP H0964673 A JPH0964673 A JP H0964673A JP 22095695 A JP22095695 A JP 22095695A JP 22095695 A JP22095695 A JP 22095695A JP H0964673 A JPH0964673 A JP H0964673A
Authority
JP
Japan
Prior art keywords
signal
gain control
automatic gain
input
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22095695A
Other languages
Japanese (ja)
Inventor
Kazutoshi Mishima
一敏 三島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP22095695A priority Critical patent/JPH0964673A/en
Publication of JPH0964673A publication Critical patent/JPH0964673A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

PROBLEM TO BE SOLVED: To hold the gain and phase of an automatic gain control circuit between its input and output at fixed values. SOLUTION: The automatic gain control device is provided with a level adjusting circuit 3 for adjusting the level of an input signal and a phase adjusting circuit 8 for adjusting the phase of the input signal. The signal adjusted by respective adjusting circuits 3, 4 is amplified by an amplifier 4 at a prescribed amplification factor. The amplified output signal is attenuated by an attenuator 10 at the same attenuation rate as the amplification factor and the circuits 3, 8 are controlled so that a level difference between the attenuated output signal and the input signal becomes zero.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は自動利得制御回路
(以下、適宜「AGC回路」と略す)及びこれを用いた
自動利得制御装置に関し、特にその入出力間の利得調整
及び位相調整に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic gain control circuit (hereinafter abbreviated as "AGC circuit" as appropriate) and an automatic gain control device using the same, and more particularly to gain adjustment and phase adjustment between its input and output.

【0002】[0002]

【従来の技術】図4は従来のAGC回路の構成を示すブ
ロック図である。図において、従来のAGC回路は、入
力端子1から入力された入力信号100の一部を取り出
す方向性結合器2aと、入力信号100のレベルを調整
するレベル調整器3と、この調整後の信号を増幅する増
幅器4と、この増幅器4の出力信号の一部を取り出す方
向性結合器2bとを含んで構成されている。
2. Description of the Related Art FIG. 4 is a block diagram showing a configuration of a conventional AGC circuit. In the figure, the conventional AGC circuit includes a directional coupler 2a for extracting a part of the input signal 100 input from the input terminal 1, a level adjuster 3 for adjusting the level of the input signal 100, and a signal after the adjustment. And an directional coupler 2b for extracting a part of the output signal of the amplifier 4.

【0003】また、従来のAGC回路は方向性結合器2
aからの信号レベルを検出してレベル信号を出力する検
波器5aと、方向性結合器2bからの信号のレベルを検
出してレベル信号を出力する検波器5bと、その2つの
検波器5a,5bからのレベル信号の差が常に一定にな
るように制御信号60をレベル調整器3に出力する制御
回路6とを含んで構成されている。
The conventional AGC circuit has a directional coupler 2.
a detector 5a that detects the signal level from a and outputs a level signal, a detector 5b that detects the level of the signal from the directional coupler 2b and outputs a level signal, and the two detectors 5a, The control circuit 6 outputs the control signal 60 to the level adjuster 3 so that the difference between the level signals from 5b is always constant.

【0004】かかる構成からなる従来のAGC回路の動
作を以下に説明する。
The operation of the conventional AGC circuit having such a configuration will be described below.

【0005】入力端子1から入力された入力信号100
は、方向性結合器2aにより、レベル調整器3への入力
と検波器5aへの入力とに分配される。まずレベル調整
器3に入力された信号は、増幅器4により所望のレベル
まで増幅される。この増幅された信号は、方向性結合器
2bにより出力端子7への出力信号700と検波器5b
への入力とに分配される。
Input signal 100 input from the input terminal 1
Is distributed to the input to the level adjuster 3 and the input to the detector 5a by the directional coupler 2a. First, the signal input to the level adjuster 3 is amplified by the amplifier 4 to a desired level. This amplified signal is output by the directional coupler 2b to the output signal 700 to the output terminal 7 and the detector 5b.
Input to and distributed to.

【0006】一方、方向性結合器2aにより取り出され
た入力信号100の一部は、検波器5aによりレベル信
号に変換され制御回路6へ入力される。同様に、検波器
5bからのレベル信号も制御回路6へ入力される。そし
て制御回路6においては入力側の検波器5aからのレベ
ル信号と、出力側の検波器5bからのレベル信号とを比
較し、そのレベル差が一定になるような制御信号60を
レベル調整器3に出力する。従って、増幅器4の入出力
間の利得を一定に保つことができる。
On the other hand, a part of the input signal 100 extracted by the directional coupler 2a is converted into a level signal by the detector 5a and input to the control circuit 6. Similarly, the level signal from the detector 5b is also input to the control circuit 6. Then, the control circuit 6 compares the level signal from the input-side detector 5a with the level signal from the output-side detector 5b, and outputs the control signal 60 such that the level difference becomes constant. Output to. Therefore, the gain between the input and the output of the amplifier 4 can be kept constant.

【0007】なお、かかるAGC回路を複数並列に接続
し、同一の信号を入力信号とし、各回路の増幅出力信号
を最終的に合成することによって自動利得制御装置を構
成することもある。
Note that an automatic gain control device may be constructed by connecting a plurality of such AGC circuits in parallel, using the same signal as an input signal, and finally combining the amplified output signals of the respective circuits.

【0008】[0008]

【発明が解決しようとする課題】上述した従来のAGC
回路においては、電力増幅器の入出力間の利得は常に一
定に保つことはできるが、位相を一定に保つことができ
ない。特開昭61−276406号公報に開示されてい
る自動利得制御回路も、位相を一定に保つことができな
い。
[Problems to be Solved by the Invention] The above-mentioned conventional AGC
In the circuit, the gain between the input and output of the power amplifier can always be kept constant, but the phase cannot be kept constant. The automatic gain control circuit disclosed in Japanese Patent Laid-Open No. 61-276406 cannot maintain a constant phase.

【0009】このように位相を一定に保つことができな
いと、上述したようにAGC回路を複数並列に接続して
自動利得制御装置を構成しても良好な特性が得られない
という欠点がある。
If the phase cannot be kept constant as described above, there is a drawback that good characteristics cannot be obtained even if an automatic gain control device is constructed by connecting a plurality of AGC circuits in parallel as described above.

【0010】特開平5−183359号公報に開示され
ている自動利得制御回路では、可変利得制御によって生
じる位相変動を補償する目的でA/D変換器及びROM
を設けているが、可変利得増幅器自体の特性による位相
のズレを補償することはできない。さらに、A/D変換
による量子化誤差によっても位相がズレるという欠点も
ある。
In the automatic gain control circuit disclosed in Japanese Unexamined Patent Publication No. 5-183359, an A / D converter and a ROM are provided for the purpose of compensating for phase fluctuations caused by variable gain control.
However, it is not possible to compensate for the phase shift due to the characteristics of the variable gain amplifier itself. Furthermore, there is also a drawback that the phase shifts due to a quantization error due to A / D conversion.

【0011】また、図4のAGC回路では入力側の検波
出力と出力側の検波出力とのレベル差を一定に保つとい
う制御を行うため、2つの検波器5a及び5bの検波出
力特性や温度特性に差異がある場合には利得を一定に保
つことができなくなるという欠点もあった。
Further, in the AGC circuit of FIG. 4, control is performed to keep the level difference between the detection output on the input side and the detection output on the output side constant, so that the detection output characteristics and temperature characteristics of the two detectors 5a and 5b are controlled. There is also a drawback that the gain cannot be kept constant when there is a difference in.

【0012】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的は入出力間の利
得及び位相を一定に保つことのできる自動利得制御回路
及びこれを用いた自動利得制御装置を提供することであ
る。
The present invention has been made to solve the above-mentioned drawbacks of the prior art, and its object is to provide an automatic gain control circuit capable of keeping the gain and phase between input and output constant and an automatic gain control circuit using the automatic gain control circuit. It is to provide a gain control device.

【0013】[0013]

【課題を解決するための手段】本発明による自動利得制
御回路は、入力信号のレベルを調整するレベル調整手段
と、前記入力信号の位相を調整する位相調整手段と、こ
れら調整手段による調整後の信号を所定の増幅率で増幅
する増幅手段と、前記増幅手段の増幅出力信号を前記増
幅率と同一の減衰率で減衰する減衰手段と、この減衰手
段の減衰出力信号と前記入力信号とのレベル差が零にな
るように前記レベル調整手段及び前記位相調整手段を制
御する調整手段とを含むことを特徴とする。
SUMMARY OF THE INVENTION An automatic gain control circuit according to the present invention comprises a level adjusting means for adjusting the level of an input signal, a phase adjusting means for adjusting the phase of the input signal, and a phase adjusting means after adjusting by these adjusting means. Amplifying means for amplifying a signal at a predetermined amplification rate, attenuating means for attenuating an amplified output signal of the amplifying means at the same attenuation rate as the amplification rate, and levels of the attenuated output signal of the attenuating means and the input signal. It is characterized in that it includes an adjusting means for controlling the level adjusting means and the phase adjusting means so that the difference becomes zero.

【0014】本発明による自動利得制御装置は、同一の
信号を入力信号とする上記自動利得制御回路を複数有
し、かつ、これら自動利得制御回路のすべての増幅出力
信号を加算する加算手段を含むことを特徴とする。
An automatic gain control device according to the present invention has a plurality of the above automatic gain control circuits each having the same signal as an input signal, and includes an adding means for adding all amplified output signals of these automatic gain control circuits. It is characterized by

【0015】[0015]

【発明の実施の形態】本発明の作用は以下の通りであ
る。
BEST MODE FOR CARRYING OUT THE INVENTION The operation of the present invention is as follows.

【0016】入力信号のレベル及び位相を調整する調整
手段を設ける。これら調整手段による調整後の信号を所
定の増幅率で増幅する。この増幅出力信号をその増幅率
と同一の減衰率で減衰し、この減衰出力信号と入力信号
とのレベル差が零になるように調整手段を制御する。
Adjustment means for adjusting the level and phase of the input signal is provided. The signal adjusted by these adjusting means is amplified by a predetermined amplification factor. The amplified output signal is attenuated at the same attenuation rate as the amplification rate, and the adjusting means is controlled so that the level difference between the attenuated output signal and the input signal becomes zero.

【0017】次に、本発明の実施例について図面を参照
して説明する。
Next, an embodiment of the present invention will be described with reference to the drawings.

【0018】図1は本発明による自動利得制御回路の一
実施例の構成を示すブロック図であり、図4と同等部分
は同一符号により示されている。図において、本発明の
一実施例による自動利得制御回路は、入力端子1からの
入力信号100の一部を取出してレベル調整器3側とデ
ィレイライン9側とに分配する方向性結合器2aと、制
御回路6からの制御信号60に応じて増幅器4に入力さ
れる信号のレベル調整、位相調整を夫々行うレベル調整
器3及び位相調整器8と、入力される信号を所望のレベ
ルまで増幅して出力する増幅器4と、この増幅器4によ
り増幅された信号の一部を取出して出力端子7側への出
力信号700と減衰器10側への信号とに分配する方向
性結合器2bとを含んで構成されている。
FIG. 1 is a block diagram showing the configuration of an embodiment of an automatic gain control circuit according to the present invention, and the same portions as those in FIG. 4 are designated by the same reference numerals. In the figure, an automatic gain control circuit according to an embodiment of the present invention includes a directional coupler 2a for extracting a part of an input signal 100 from an input terminal 1 and distributing it to a level adjuster 3 side and a delay line 9 side. , A level adjuster 3 and a phase adjuster 8 which respectively perform level adjustment and phase adjustment of the signal input to the amplifier 4 according to the control signal 60 from the control circuit 6, and amplify the input signal to a desired level. And an directional coupler 2b for extracting a part of the signal amplified by the amplifier 4 and distributing it to the output signal 700 to the output terminal 7 side and the signal to the attenuator 10 side. It is composed of.

【0019】また、図において本実施例による自動利得
制御回路は、方向性結合器2aにより分配された信号を
一定時間遅延させるディレイライン9と、方向性結合器
2bにより分配された信号を増幅器4の増幅率と同一の
減衰率で減衰せしめる減衰器10と、この減衰器10の
減衰出力とディレイライン9の遅延出力とを合成して両
者の差の信号を出力する合成器11と、この合成された
信号を検波する検波器5と、この検波出力に応じて制御
信号60を出力してレベル調整器3及び位相調整器8を
制御する制御回路6とを含んで構成されている。
Further, in the figure, the automatic gain control circuit according to the present embodiment has a delay line 9 for delaying the signal distributed by the directional coupler 2a for a predetermined time, and an amplifier 4 for the signal distributed by the directional coupler 2b. Attenuator 10 for attenuating at the same attenuation factor as that of A., a combiner 11 for combining the attenuated output of this attenuator 10 and the delayed output of the delay line 9 and outputting a signal of the difference between them, and this combiner The detector 5 includes a detector 5 for detecting the detected signal, and a control circuit 6 for outputting a control signal 60 according to the detected output to control the level adjuster 3 and the phase adjuster 8.

【0020】減衰器10において増幅器4の増幅率と同
一の減衰率で減衰せしめているため、合成器11からは
増幅器4及び減衰器10が存在していない状態と同一の
状態で入出力間の利得及び位相の差の信号が出力される
ことになる。
Since the attenuator 10 is attenuated at the same attenuation factor as that of the amplifier 4, the combiner 11 outputs the signal between the input and output in the same state as when the amplifier 4 and the attenuator 10 are not present. A signal having a difference in gain and phase will be output.

【0021】ここで、上述したディレイライン9の遅延
時間は、入力端子1から方向性結合器2a,レベル調整
器3,位相調整器8,増幅器4,方向性結合器2b及び
減衰器10を経由して合成器11の入力までの遅延時間
と、入力端子1から方向性結合器2a及びディレイライ
ン9を経由して合成器11の入力までの遅延時間とが等
しくなるように設定されているものとする。
Here, the delay time of the delay line 9 described above passes from the input terminal 1 through the directional coupler 2a, the level adjuster 3, the phase adjuster 8, the amplifier 4, the directional coupler 2b and the attenuator 10. And the delay time to the input of the combiner 11 is set to be equal to the delay time from the input terminal 1 to the input of the combiner 11 via the directional coupler 2a and the delay line 9. And

【0022】また、減衰器10及び方向性結合器2bの
減衰量,結合量は、入出力端子間の利得を決定するもの
であり、所望の利得が得られるように設定されているも
のとする。
The attenuation amount and the coupling amount of the attenuator 10 and the directional coupler 2b determine the gain between the input and output terminals and are set so that a desired gain can be obtained. .

【0023】検波器5は図2に示されているように、検
波器の一般的な回路で構成されており、入力された信号
をダイオード50で整流し直流電圧に変換して出力す
る。また、検波特性は、単調増加の特性である。
As shown in FIG. 2, the detector 5 is composed of a general detector circuit, and rectifies an input signal by a diode 50 and converts it into a DC voltage for output. The detection characteristic is a monotonically increasing characteristic.

【0024】図1に戻り、制御回路6は、検波器5から
のレベル信号が最小になるように、レベル調整器3及び
位相調整器8を制御する。
Returning to FIG. 1, the control circuit 6 controls the level adjuster 3 and the phase adjuster 8 so that the level signal from the detector 5 is minimized.

【0025】次にかかる構成からなるAGC回路の動作
について説明する。入力端子1に入力された信号は、方
向性結合器2aによりレベル調整器3への入力とディレ
イライン9側とに分配される。まず、レベル調整器3に
入力された信号は、このレベル調整器3においてレベル
調整された後、位相調整器8に入力され位相調整され
る。そして、これらの調整後の信号が増幅器4で増幅さ
れる。増幅器4で増幅された信号は、方向性結合器2b
により出力端子7への出力信号700と減衰器10の入
力信号とに分配される。
Next, the operation of the AGC circuit having the above configuration will be described. The signal input to the input terminal 1 is distributed to the input to the level adjuster 3 and the delay line 9 side by the directional coupler 2a. First, the signal input to the level adjuster 3 is level-adjusted by the level adjuster 3 and then input to the phase adjuster 8 to be phase-adjusted. Then, these adjusted signals are amplified by the amplifier 4. The signal amplified by the amplifier 4 is directional coupler 2b.
Is distributed to the output signal 700 to the output terminal 7 and the input signal of the attenuator 10.

【0026】一方、方向性結合器2aにより取り出され
た信号の一部は、ディレイライン9による所定の遅延時
間だけ遅延された後、合成器11へ入力される。方向性
結合器2bにより取り出された出力信号の一部は、減衰
器10により所定のレベルに減衰された後、合成器11
へ入力される。
On the other hand, a part of the signal extracted by the directional coupler 2a is delayed by a predetermined delay time by the delay line 9 and then input to the combiner 11. A part of the output signal extracted by the directional coupler 2b is attenuated to a predetermined level by the attenuator 10, and then the combiner 11 is used.
Is input to.

【0027】合成器11へ入力された2つの信号は、合
成器11で合成され、両信号の差の信号が検波器5へ出
力される。制御回路6においては、検波器5からのレベ
ル信号が常に最小となるように、つまり、合成器11の
出力信号が最小となるようにレベル調整器3及び位相調
整器8を制御する。
The two signals input to the combiner 11 are combined by the combiner 11 and the difference signal between the two signals is output to the detector 5. The control circuit 6 controls the level adjuster 3 and the phase adjuster 8 so that the level signal from the detector 5 is always minimized, that is, the output signal of the combiner 11 is minimized.

【0028】次に、合成器11からの出力信号が最小と
なるための条件を以下に説明する。図3に示されている
ように、合成器11の出力信号が最小となるためには、
入力端子1から増幅器4を経由した信号のベクトルA
と、入力端子1からディレイライン9を経由した信号の
ベクトルBとが、振幅同士が等しく、位相が反転つまり
位相差が180°であればよい。
Next, the conditions for minimizing the output signal from the combiner 11 will be described below. As shown in FIG. 3, in order to minimize the output signal of the combiner 11,
Vector A of signal from input terminal 1 via amplifier 4
And the vector B of the signal from the input terminal 1 via the delay line 9 have the same amplitude and the phases are inverted, that is, the phase difference is 180 °.

【0029】よって、制御回路6においては、この図3
に示されているように、両ベクトルの大きさが同一で、
かつ向きが正反対になるようにレベル調整器3及び位相
調整器8を制御するのである。すなわち、両ベクトルの
大きさが同一でないか、または向きが正反対でない場合
には、何らかの電圧値が検波器5から出力される。この
検波器5の出力を受けた制御回路6は、最初にレベル調
整器3を調整し、検波器5の出力が最小になるようにす
る。次に、制御回路6は、位相調整器8を制御して検波
器5の出力が最小になるようにする。この場合、位相を
進めてみることによって検波器5の出力が下がらなけれ
ば、逆に位相を遅らせるようにする。必要であれば再度
レベル調整を行う。
Therefore, in the control circuit 6, as shown in FIG.
, Both vectors have the same magnitude,
Moreover, the level adjuster 3 and the phase adjuster 8 are controlled so that the directions thereof are opposite to each other. That is, when the magnitudes of the two vectors are not the same or the directions are not exactly opposite, some voltage value is output from the detector 5. The control circuit 6 which receives the output of the detector 5 first adjusts the level adjuster 3 so that the output of the detector 5 is minimized. Next, the control circuit 6 controls the phase adjuster 8 so that the output of the detector 5 is minimized. In this case, if the output of the detector 5 does not decrease by advancing the phase, on the contrary, the phase is delayed. Adjust the level again if necessary.

【0030】以上のようにレベル調整器3と位相調整器
8とを交互に制御することによって、検波器5の出力が
最小、つまり、合成器11の出力信号が零になるように
するのである。
By alternately controlling the level adjuster 3 and the phase adjuster 8 as described above, the output of the detector 5 is minimized, that is, the output signal of the combiner 11 becomes zero. .

【0031】以上説明したように構成されたAGC回路
は、方向性結合器やディレイライン等の振幅・位相特性
の安定な受動素子のみを通過した信号に増幅器を通過し
た信号を常に合わせるように自動制御したので、増幅器
の入出力間で利得及び位相を一定に保つことができるの
である。
The AGC circuit configured as described above automatically adjusts the signal passed through the amplifier to the signal passed through only the passive elements having stable amplitude and phase characteristics such as the directional coupler and the delay line. Since it is controlled, the gain and phase can be kept constant between the input and output of the amplifier.

【0032】したがって、このAGC回路を複数並列に
接続し、同一の信号を入力信号とし、各回路の増幅出力
信号を最終的に合成することによって自動利得制御装置
を構成すれば、位相を一定に保つことができるので良好
な特性が得られるのである。
Therefore, if a plurality of AGC circuits are connected in parallel, the same signal is used as an input signal, and the amplified output signals of the respective circuits are finally combined to constitute an automatic gain control device, the phase is kept constant. Since it can be maintained, good characteristics can be obtained.

【0033】また、本AGC回路においては、1つの検
波器で動作させており、その検波特性は単調増加のみ満
足されていれば良いのである。
Further, in the present AGC circuit, one detector is used for operation, and it is sufficient that the detection characteristic is satisfied only by a monotonic increase.

【0034】[0034]

【発明の効果】以上説明したように本発明は、増幅器の
増幅出力をその増幅率と同一の減衰率で減衰し、この減
衰出力と入力信号とのレベル差が零になるように入力信
号のレベル及び位相を調整するすることにより、入出力
間の利得及び位相を一定に保つことができるという効果
がある。また、入出力間の利得及び位相が一定に保たれ
たAGC回路を複数並列に接続し、その出力を合成する
ように構成すれば、良好な特性を有する自動利得制御装
置が得られるという効果がある。
As described above, according to the present invention, the amplified output of the amplifier is attenuated at the same attenuation rate as the amplification rate, and the input signal is adjusted so that the level difference between the attenuated output and the input signal becomes zero. By adjusting the level and the phase, there is an effect that the gain and the phase between the input and the output can be kept constant. Further, if a plurality of AGC circuits whose input and output gains and phases are kept constant are connected in parallel and their outputs are combined, an automatic gain control device having good characteristics can be obtained. is there.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例による自動利得制御回路の構成
を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of an automatic gain control circuit according to an embodiment of the present invention.

【図2】図1中の検波器の構成例を示す回路図である。FIG. 2 is a circuit diagram showing a configuration example of a detector in FIG.

【図3】図1中の合成器の入力信号のベクトル図であ
る。
FIG. 3 is a vector diagram of an input signal of the combiner in FIG.

【図4】従来の自動利得制御回路の構成を示すブロック
図である。
FIG. 4 is a block diagram showing a configuration of a conventional automatic gain control circuit.

【符号の説明】[Explanation of symbols]

1 入力端子 2a、2b 方向性結合器 3 レベル調整器 4 増幅器 5 検波器 6 制御回路 7 出力端子 8 位相調整器 9 ディレイライン 10 減衰器 11 合成器 1 Input Terminals 2a, 2b Directional Coupler 3 Level Adjuster 4 Amplifier 5 Detector 6 Control Circuit 7 Output Terminal 8 Phase Adjuster 9 Delay Line 10 Attenuator 11 Combiner

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 入力信号のレベルを調整するレベル調整
手段と、前記入力信号の位相を調整する位相調整手段
と、これら調整手段による調整後の信号を所定の増幅率
で増幅する増幅手段と、前記増幅手段の増幅出力信号を
前記増幅率と同一の減衰率で減衰する減衰手段と、この
減衰手段の減衰出力信号と前記入力信号とのレベル差が
零になるように前記レベル調整手段及び前記位相調整手
段を制御する調整手段とを含むことを特徴とする自動利
得制御回路。
1. A level adjusting means for adjusting the level of an input signal, a phase adjusting means for adjusting the phase of the input signal, and an amplifying means for amplifying the signal adjusted by these adjusting means at a predetermined amplification factor. Attenuating means for attenuating the amplified output signal of the amplifying means at the same attenuation rate as the amplifying rate, the level adjusting means and the level adjusting means so that the level difference between the attenuated output signal of the attenuating means and the input signal becomes zero. An automatic gain control circuit comprising: an adjusting unit that controls a phase adjusting unit.
【請求項2】 前記調整手段は、前記増幅出力信号と前
記入力信号とのレベル差を求める信号合成手段と、この
合成出力が最小になるように前記レベル調整手段及び前
記位相調整手段を交互に制御する制御手段とを含むこと
を特徴とする請求項1記載の自動利得制御回路。
2. The adjusting means alternates the signal synthesizing means for obtaining a level difference between the amplified output signal and the input signal, and the level adjusting means and the phase adjusting means alternately so as to minimize the synthesized output. The automatic gain control circuit according to claim 1, further comprising control means for controlling.
【請求項3】 前記信号合成手段に入力される前記増幅
出力信号及び前記入力信号の入力タイミングを調整する
ディレイラインを更に含むことを特徴とする請求項2記
載の自動利得制御回路。
3. The automatic gain control circuit according to claim 2, further comprising a delay line for adjusting input timings of the amplified output signal and the input signal input to the signal synthesizing means.
【請求項4】 同一の信号を入力信号とする請求項1〜
3のいずれかに記載の自動利得制御回路を複数有し、か
つ、これら自動利得制御回路のすべての増幅出力信号を
加算する加算手段を含むことを特徴とする自動利得制御
装置。
4. The same signal is used as an input signal.
3. An automatic gain control device having a plurality of automatic gain control circuits according to any one of 3 and including an adding means for adding all amplified output signals of these automatic gain control circuits.
JP22095695A 1995-08-30 1995-08-30 Automatic gain control circuit and automatic gain control device using the circuit Pending JPH0964673A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22095695A JPH0964673A (en) 1995-08-30 1995-08-30 Automatic gain control circuit and automatic gain control device using the circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22095695A JPH0964673A (en) 1995-08-30 1995-08-30 Automatic gain control circuit and automatic gain control device using the circuit

Publications (1)

Publication Number Publication Date
JPH0964673A true JPH0964673A (en) 1997-03-07

Family

ID=16759195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22095695A Pending JPH0964673A (en) 1995-08-30 1995-08-30 Automatic gain control circuit and automatic gain control device using the circuit

Country Status (1)

Country Link
JP (1) JPH0964673A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006030769A1 (en) * 2004-09-16 2006-03-23 Matsushita Electric Industrial Co., Ltd. Wireless transmission circuit, wireless reception circuit, and wireless apparatus of array antenna system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6173406A (en) * 1984-09-19 1986-04-15 Nec Corp Power amplifier
JPS61262308A (en) * 1985-05-16 1986-11-20 Toshiba Corp Power synthesis circuit
JPS61276406A (en) * 1985-05-31 1986-12-06 Nec Corp Automatic gain control circuit
JPH0423524A (en) * 1990-05-18 1992-01-27 Fujitsu Ltd Automatic gain control amplifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6173406A (en) * 1984-09-19 1986-04-15 Nec Corp Power amplifier
JPS61262308A (en) * 1985-05-16 1986-11-20 Toshiba Corp Power synthesis circuit
JPS61276406A (en) * 1985-05-31 1986-12-06 Nec Corp Automatic gain control circuit
JPH0423524A (en) * 1990-05-18 1992-01-27 Fujitsu Ltd Automatic gain control amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006030769A1 (en) * 2004-09-16 2006-03-23 Matsushita Electric Industrial Co., Ltd. Wireless transmission circuit, wireless reception circuit, and wireless apparatus of array antenna system

Similar Documents

Publication Publication Date Title
JP4387936B2 (en) Doherty type high efficiency amplifier for high frequency and signal processing method thereof
JP2713128B2 (en) Diversity reception signal synthesis circuit
KR100276403B1 (en) Amplifier circuit for rf system
US20010002207A1 (en) Signal canceling method and device
JPH10233628A (en) Feed-forward amplifier
JP2000013163A (en) Power amplifier
JPH0964673A (en) Automatic gain control circuit and automatic gain control device using the circuit
US6326840B1 (en) Feed-forward distortion compensation amplifier and method of amplifying signal with feed-forward distortion compensation
JP2937866B2 (en) Wireless transmission device
EP0998028A1 (en) Feedforward amplifier
JPS61131625A (en) Space diversity reception system
JP4572103B2 (en) Power amplifier and power amplification method
JP3999232B2 (en) Amplifier
MXPA05000247A (en) Forward amplifiers.
JP3095135B2 (en) Power synthesis amplifier
US20080252371A1 (en) Feedforward amplifier
KR100349411B1 (en) Apparatus for adaptive controlling of feed forward linear device
JP2001237651A (en) Power amplifier
JPH07288434A (en) Power amplifier
JP2005151185A (en) Method for synthesizing high output wideband signal, and amplifier
JPH0797733B2 (en) Non-linear distortion compensation circuit for power amplifier
JP2005045715A (en) Amplifying device
JP3334652B2 (en) Feed forward amplifier
JP3374106B2 (en) Feedforward distortion compensation amplifier and distortion compensation amplification method
JPS61276406A (en) Automatic gain control circuit