JPH0951362A - Data reloading system - Google Patents
Data reloading systemInfo
- Publication number
- JPH0951362A JPH0951362A JP7199572A JP19957295A JPH0951362A JP H0951362 A JPH0951362 A JP H0951362A JP 7199572 A JP7199572 A JP 7199572A JP 19957295 A JP19957295 A JP 19957295A JP H0951362 A JPH0951362 A JP H0951362A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- output
- input
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、同期網・非同期網の区
別を問わない一般のデータ伝送装置に係り、特に或るタ
イミングで受信した転送したいデータを含む入力データ
を、其れと異なるタイミングの送信出力データに乗せ替
えるデータ乗せ替え方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a general data transmission apparatus regardless of whether it is a synchronous network or an asynchronous network, and in particular, an input data including data to be transferred which is received at a certain timing, and a different timing from the input data. The present invention relates to a data transfer method for transferring the transmission output data of the above.
【0002】[0002]
【従来の技術】図16に従来のデータ乗せ替え方式の基本
構成を示す。この従来のデータ乗せ替え方式は、受信入
力側のパターンジェネレータPGのデータと送信出力側の
PGデータのタイミングの差、即ち位相の差を常に監視す
る位相監視部(1) と、其の位相差により出力側データを
取り込み, 出力データのタイミングを該当の入力データ
との位相差が無くなる様に切り換えるタイミング選択部
(2) とを有し、該位相差のある出力データのタイミング
を選択した場合は、出力データとして、同じ入力データ
を誤って二度読むことや、必要な入力データを誤って読
み飛ばすことが発生し、この読み誤った出力データを送
信してしまうことになる。完全な同期網(入力データと
出力データが同一クロック)であり且つ転送データが機
器の連続障害を表すアラーム等の変化の無い直流信号の
データである場合は、入力データと出力データの位相差
は常に一定となるので、出力データのタイミングの切り
換えは発生せず、入出力データのビット単位の変化も無
いので、入力データを二度読み等で誤った出力データと
することが無くて問題は無い。然しながら、実際の転送
データは同期網であっても、入出力データの周波数差や
位相の変動のジッタが有り、また転送データが本来的に
変化の有る伝送路での誤りの数の如き数値データである
場合には、入出力データの位相差により、入力データの
出力データへの受け渡しの際に、入力データの二度読み
や読み飛ばしの誤読み出しが発生し、誤った出力データ
を送出してしまうことになる。2. Description of the Related Art FIG. 16 shows a basic structure of a conventional data replacement method. This conventional data transfer method uses the data of the pattern generator PG on the receiving input side and the data of the transmitting output side.
A phase monitoring unit (1) that constantly monitors the timing difference of the PG data, that is, the phase difference, and the output side data is taken in by the phase difference so that the timing of the output data does not differ from the corresponding input data. Timing selection section to switch to
(2) and when the timing of the output data with the phase difference is selected, the same input data can be mistakenly read twice as the output data, or necessary input data can be mistakenly skipped. It will occur, and this misreading output data will be transmitted. If it is a perfect synchronization network (input data and output data have the same clock) and the transfer data is data of direct current signal without change such as alarm indicating continuous failure of equipment, the phase difference between input data and output data is Since it is always constant, switching of output data timing does not occur, and there is no change in bit units of input / output data, so there is no problem because input data will not be erroneously output by double reading. . However, even if the actual transfer data is a synchronous network, numerical data such as the number of errors in the transmission line where there is a jitter of frequency difference or phase fluctuation of input / output data and the transfer data originally changes. If it is, due to the phase difference between the input and output data, when the input data is transferred to the output data, double reading of input data or erroneous read skipping occurs, and erroneous output data is sent. Will end up.
【0003】この後者の例として、図17の(a)に示す如
く、A局,B局が共にデータの多重MUX と分離DMUXの装
置を有し、A局の MUXで所定位置(B2)にパリティビット
を挿入したデータ(BIP-n) をB局へ送信し、B局が受信
してDMUXする場合に、B局にてA局からB局までの伝送
途中で生じたエラーの数を算出し、A局向け MUXデータ
の所定位置(Z2)に挿入して返送させ、A局にて其の伝送
エラー数を DMUXし監視する所謂LINE FEBE(F
ar End Block Error)返送方式におけるデータ誤りの発
生について説明する。B局のDMUX側にて、A局のMUX か
ら受信した入力データの中のパリティビット付きデータ
BIP-n のビット数を計数を行い,その計数結果と前記受
信入力データの中に含まれているA局でB2に挿入したBI
P-nの数とを比較し,伝送途中で起きた誤り数(エラー
数)を算出する。B局の DMUX側にて算出されたエラー
数は,B局の MUX側で出力データのZ2に挿入され対局A
に返送される。その際、B局のDMUX側と MUX側との間で
は、それが同期系でも基本的にタイミング(位相)の差
が有り,DMUX側から MUX側へ前記エラー数を表すデータ
を受け渡しする際に、入力データの読飛ばしや二度読み
により、誤った出力データを送出してしまう。これは入
力側と出力側のデータの周波数差や位相の変動であるジ
ッタが大きいほど、受け渡しするデータ(エラー数のデ
ータ)の誤り数が増大する。この従来のFEBE返送方
式のB局の構成を図17の(b)に示す。この従来のB局に
おけるDMUX側から MUX側へ前記エラー数のデータを受け
渡しする際に起きる二度読み(DMUX側の受信入力データ
の速度が MUX側の送信出力データの速度より遅い場合)
と読み飛ばし(DMUX側の受信入力データの速度が MUX側
の送信出力データの速度より速い場合) の動作を図4の
タイムチャートの上半分と下半分とに示す。図4の上半
分は、が転送すべき受信入力側(DMUX 側)のエラー数
のデータ番号1,2 ─8 を示し、の受信入力側(DMUX
側) タイミングの速度が、の送信出力側(MUX側) タイ
ミングの速度よりも遅い場合に、の二つの出力タイミ
ングA, Bを、の如く A→B →A →B とタイミング切替
えを行うと、の如き出力の読み取りタイミングとな
り、の如き出力側(MUX側) のエラー数のデータ番号が
得られ、の如く A→B の切替え時にデータ番号3 の二
度読み(オーバラップ) が起きる。図4の下半分は、
受信入力側(DMUX 側) タイミングの速度が送信出力側
(MUX側) タイミングの速度よりも速い場合で、この場合
はの如く B→A の切替時にデータ番号7 の読み飛ばし
(スリップ)が起きる。As an example of this latter case, as shown in FIG. 17 (a), station A and station B both have a device for multiplexing MUX and a demultiplexing DMUX, and the MUX of station A is located at a predetermined position (B2). When data (BIP-n) with a parity bit inserted is sent to station B and station B receives and DMUXes, station B calculates the number of errors that occurred during transmission from station A to station B. Then, the so-called LINE FEBE (F) is used to insert and return the MUX data for station A at a predetermined position (Z2) and DMUX the number of transmission errors at station A.
ar End Block Error) The occurrence of a data error in the return method will be described. Data with parity bit in the input data received from the MUX of station A on the DMUX side of station B
The number of bits of BIP-n is counted, and the BI inserted in B2 at station A included in the counting result and the received input data.
The number of Pn is compared to calculate the number of errors that occurred during transmission (error number). The number of errors calculated on the DMUX side of station B is inserted into Z2 of the output data on the MUX side of station B, and the game A
Will be returned to. At that time, there is basically a difference in timing (phase) between the DMUX side and the MUX side of the B station even if it is a synchronous system, and when the data indicating the error number is transferred from the DMUX side to the MUX side. , Wrong output data or double reading causes incorrect output data to be sent. This is because the larger the jitter, which is the frequency difference between the input side data and the output side data or the fluctuation in the phase, is, the greater the number of errors in the data to be transferred (data of the number of errors). The configuration of station B of the conventional FEBE return system is shown in FIG. 17 (b). Double reading that occurs when the data of the error number is transferred from the DMUX side to the MUX side in this conventional B station (when the speed of the received input data on the DMUX side is slower than the speed of the transmitted output data on the MUX side).
The operation of skipping (when the speed of received input data on the DMUX side is faster than the speed of transmitted output data on the MUX side) is shown in the upper half and lower half of the time chart in FIG. The upper half of Fig. 4 shows the data numbers 1, 2 -8 of the error number on the receiving input side (DMUX side) that should be transferred.
Side) If the timing speed is slower than the transmission output side (MUX side) timing speed, if the two output timings A and B are switched as follows: A → B → A → B, The output reading timing is as shown, and the data number of the error number on the output side (MUX side) is obtained, and the double reading (overlap) of data number 3 occurs at the time of switching A → B as shown. The lower half of Figure 4 is
Receive input side (DMUX side) Timing speed is transmit output side
(MUX side) When the speed is faster than the timing speed, in this case, skipping (slip) of data number 7 occurs when switching from B to A as in.
【0004】[0004]
【発明が解決しようとする課題】上記の受信入力データ
から送信出力データへの転送データの従来の乗せ替え方
式では、前述の如く、入力データと出力データの間の位
相差により,正しく転送すべきデータ(エラー数のデー
タ)を有する受信入力データが誤って二度読みや読み飛
ばしされる事が発生し、その場合は、送信出力としての
転送データに誤りが起きるという問題を生じていた。In the conventional transfer data transfer method from the received input data to the transmitted output data, as described above, the data should be transferred correctly due to the phase difference between the input data and the output data. The received input data having data (data of the number of errors) may be mistakenly read or skipped twice, and in that case, there is a problem that an error occurs in the transfer data as the transmission output.
【0005】本発明の目的は、タイミングの異なる入力
データと出力データとの間に存在する位相差により,正
しく転送すべきデータを有する入力データが二度読みや
読み飛ばしされた場合に出力データに起きる誤りを訂正
するデータ誤り訂正回路を具えたデータ乗せ替え方式
と、前記位相差が原因で発生した入力データの二度読み
や読み飛ばしによる誤りの有る出力データが送信出力デ
ータとして出力されない様に防止するデータ誤り防止回
路を具えたデータ乗り替え方式とを提供することにあ
る。An object of the present invention is to output data when input data having data to be correctly transferred is read twice or skipped due to a phase difference existing between input data and output data having different timings. A data replacement method that includes a data error correction circuit that corrects an error that occurs, and that output data that has an error due to double reading or skipping of input data that is caused by the phase difference is not output as transmission output data. Another object of the present invention is to provide a data transfer system having a data error prevention circuit for preventing the data transfer.
【0006】[0006]
【課題を解決するための手段】この目的達成のための本
発明の請求項1〜5のデータ乗り替え方式におけるデー
タ誤り訂正回路の基本構成を図1に示し、本発明の請求
項6〜9におけるデータ誤り防止回路の基本構成を図2
に示す。本発明の請求項1〜5のデータ誤り訂正回路の
基本構成を示す図1の原理図にて、 (1)は位相監視部で
あり、受信入力データと送信出力データのタイミング
(位相)の差を常に監視し, 出力データのタイミングと
して該位相差が無くなるタイミングを選択する様に要求
する要求信号と、入力データを出力データに転送する際
に起きるオーバラップした二度読みやスリップした読み
飛ばしという読み誤り状態を表す信号とを出力する。
(2) はタイミング選択部であり、位相監視部1 からのタ
イミング選択の要求信号により, 出力データを取り込み
其のタイミングを切り替えて入力データとの位相差が無
くなる様な出力タイミングを選択するもの。(3) はデー
タ監視部であり、受信入力から送信出力へ転送する転送
データの番号値と前記入出力データの位相差により発生
する前記読み誤りによる余剰値とを監視するものであ
る。(4) は誤り状態監視部であり、受信入力データと送
信出力データの位相差により発生した転送データの読み
誤り値を監視するものであり,出力として誤り訂正数の
算出値を出力する。(5) は誤り訂正部であり、前記デー
タ監視部3 の出力の転送データに発生した読み誤り値の
総数から、誤り状態監視部4 の出力の誤り訂正数を, 二
度読み時には減算し、読み飛ばし時には加算することに
より訂正するもの。(8) はリタイミング部であり、誤り
訂正部5 で訂正された出力データを, 入力データとの位
相差が無い同位相の出力データのタイミングで取り込
み, 新たな送信出力データとするものである。To achieve this object, the basic structure of a data error correction circuit in a data transfer system according to claims 1 to 5 of the present invention is shown in FIG. 1 and claims 6 to 9 of the present invention. 2 shows the basic configuration of the data error prevention circuit in FIG.
Shown in In the principle diagram of FIG. 1 showing the basic configuration of the data error correction circuit according to claims 1 to 5 of the present invention, (1) is a phase monitoring unit, which is a difference in timing (phase) between reception input data and transmission output data. Of the output data, and a request signal to request to select the timing when the phase difference disappears as the timing of the output data, and the overlapped double reading or the skipped skipping that occurs when the input data is transferred to the output data. And a signal indicating a read error state.
(2) is a timing selection unit, which receives output data in response to a timing selection request signal from the phase monitoring unit 1 and switches the timing to select an output timing that eliminates the phase difference from the input data. (3) is a data monitoring unit, which monitors the number value of the transfer data transferred from the reception input to the transmission output and the surplus value due to the reading error caused by the phase difference between the input / output data. (4) is an error state monitoring unit that monitors the read error value of the transfer data generated by the phase difference between the received input data and the transmitted output data, and outputs the calculated value of the error correction number as an output. (5) is an error correction unit, which subtracts the error correction number of the output of the error state monitoring unit 4 from the total number of read error values generated in the transfer data of the output of the data monitoring unit 3 during double reading, Corrected by adding when skipped. (8) is a retiming unit, which takes in the output data corrected by the error correction unit 5 at the timing of the output data of the same phase that has no phase difference with the input data and makes it as new transmission output data. .
【0007】もう一つの本発明の請求項6〜9のデータ
乗り替え方式におけるデータ誤り防止回路の基本構成を
示す図2の原理図では、前記図1のデータ誤り訂正回路
における (3)データ監視部と (4)誤り状態監視部と (5)
誤り訂正部の全部の回路の代替として、図2の (3)デー
タ誤り防止部を具える。この(3) のデータ誤り防止部
は、受信入力データの中の入力伝送路中のエラー数のn
フレーム分の転送データの読み誤りによる誤り数の総数
Σを求め、其の総数Σが0である読み誤りが無い通常時
の1フレーム毎の転送データ数Σ/nと、二度読み及び
読み飛ばしの読み誤り時の1フレーム毎の転送データ数
Σ/(n±1)とを算出し、位相監視部(1)の出力する通常
時,オーバラップ/スリップ時の状態信号により、上記
データ数Σ/nとΣ/(n±1)の何れか1つの転送データ
を選択し、其の割算の余りを、総数Σを求める総数演算
部の1入力とすることにより、其の選択出力をnフレー
ム連続して出力する事により、期待される正しい出力デ
ータ数Σ/nに最も近い出力データを送出するものであ
り、其の出力データをリタイミング部(7) に取り込み、
入力データとの位相差の無い出力データのタイミングで
新規の送信出力データとする様に構成する。In the principle diagram of FIG. 2 showing the basic configuration of the data error prevention circuit in the data transfer system according to another aspect of the present invention, in the principle diagram of FIG. 2, (3) data monitoring in the data error correction circuit of FIG. Section and (4) error state monitoring section and (5)
As an alternative to the entire circuit of the error correction unit, the data error prevention unit (3) in FIG. 2 is provided. The data error prevention unit of (3) is the number n of errors in the input transmission line in the received input data.
The total number Σ of errors due to reading errors of transfer data for frames is calculated, and the total number Σ / 0 of transfer data per frame in a normal time without reading errors Σ / n and double reading and skipping. When the reading error occurs, the number of transfer data per frame Σ / (n ± 1) is calculated, and the above-mentioned number of data Σ is calculated by the status signal at the time of normal and overlap / slip output from the phase monitoring unit (1). / N and Σ / (n ± 1), one of the transfer data is selected, and the remainder of the division is set as one input of the total number calculation unit for obtaining the total number Σ, and the selected output is n Outputting the output data that is closest to the expected correct output data number Σ / n by outputting the frames continuously, and taking the output data into the retiming unit (7),
The new transmission output data is constructed at the timing of the output data having no phase difference from the input data.
【0008】[0008]
【作用】本発明の請求項1〜5のデータ誤り訂正回路の
基本構成を示す図1では、その(3) データ監視部が、受
信入力から送信出力へ転送するデータの中の受信入力伝
送路で生じた伝送エラーの数値と前記入出力データの位
相差により発生した二度読みや読み飛ばしの読み誤りに
よる余剰値とを監視し、(4) 誤り状態監視部が、前記位
相差により発生した転送データの読み誤り値の累計を算
出し保持した誤り数と、前記データ監視部(3) の出力の
読み誤りによる余剰値とにより誤り訂正数を算出する。
そして (5)誤り訂正部が、前記の二度読みのオーバラッ
プ時には、前記誤り状態監視部(4) の出力の誤り訂正数
を、前記転送データの中の受信伝送路でのエラー数の値
S から減算し、前記の読み飛ばしのスリップ時には、前
記エラー数の値S に加算する事により、受信入力データ
の読み誤りによる出力データの誤り値を訂正し、(6) の
リタイミング部が、前段の誤り訂正部(5)で訂正された
出力データを, 入力データとの位相差の無い出力データ
のタイミングで取り込み, 新めて送信出力データとす
る。従って、受信入力と送信出力のデータの位相差によ
り発生した受信入力データの二度読みや読み飛ばしによ
り発生した送信出力データの誤りは訂正されて、期待値
に近い出力データが転送データとして送出されることに
なる。In FIG. 1 showing the basic configuration of the data error correction circuit according to claims 1 to 5 of the present invention, (3) the data monitoring section receives the input transmission line in the data transferred from the reception input to the transmission output. Monitored the numerical value of the transmission error caused by the above and the surplus value due to the read error of the double reading or the read skip caused by the phase difference of the input / output data, and (4) the error state monitoring unit caused by the phase difference. The error correction number is calculated by calculating the accumulated error count of the transfer data and holding the error count, and the surplus value due to the read error of the output of the data monitoring unit (3).
And (5) the error correction unit, when the double reading is overlapped, the error correction number of the output of the error state monitoring unit (4) is set to the value of the number of errors in the reception transmission line in the transfer data.
Subtract from S, and at the time of the slip of the skip of reading, by adding to the value S of the error number, the error value of the output data due to the reading error of the received input data is corrected, and the retiming unit of (6), The output data corrected by the error correction unit (5) in the preceding stage is fetched at the timing of the output data having no phase difference from the input data, and is newly made as the transmission output data. Therefore, the error in the transmission output data caused by double reading or skipping of the reception input data caused by the phase difference between the data of the reception input and the transmission output is corrected, and the output data close to the expected value is sent as the transfer data. Will be.
【0009】もう一つの本発明の請求項6〜9のデータ
誤り防止回路の図2の構成では、その (3)データ誤り防
止部が、受信入力データの伝送途中の誤り数の送信出力
データへの転送データのnフレーム分の読み誤りの総数
Σを求め、其の通常時の1フレーム毎のデータ数Σ/n
と、二度読み読飛ばし等の読み誤り時の1フレーム毎の
データ数Σ/(n±1)とを算出し、(1)位相監視部の出力
の通常時,オーバラップ/スリップ時の状態信号によ
り、上記データ数Σ/n,Σ/(n±1)の何れか一つの転
送データを選択し其の割算の余りを総数Σを求める総数
演算部の1入力とすることにより、nフレーム連続して
出力される事が期待される出力データ数Σ/nに最も近
い出力データを送出する。そして (7)リタイミング部
が、前記 (3)データ誤り防止部からの出力データを取り
込み、入力データとの位相差の無い出力データのタイミ
ングで新しく送信する出力データとする。従って入出力
データの位相差により,正しく転送すべきデータを持つ
入力データを二度読みや読み飛ばした場合でも、出力デ
ータにデータ誤りが起きない様に防止されて、期待値に
最も近いデータの転送データが送出されることになる。In the configuration of the data error prevention circuit according to claim 6 to 9 of the present invention, (3) the data error prevention unit converts the number of errors in the transmission of the received input data into the transmitted output data. , The total number of reading errors Σ of n frames of the transfer data is calculated, and the number of data Σ / n in each normal frame is calculated.
And the number of data Σ / (n ± 1) per frame at the time of reading error such as skipped reading and reading, and (1) State of output of phase monitoring unit at normal time, overlap / slip condition By selecting one of the above-mentioned data numbers Σ / n and Σ / (n ± 1) by the signal and setting the remainder of the division as one input of the total number calculation unit for obtaining the total number Σ, The output data closest to the output data number Σ / n, which is expected to be output in consecutive frames, is transmitted. Then, (7) the retiming unit takes in the output data from the (3) data error prevention unit and sets it as output data to be newly transmitted at the timing of the output data having no phase difference from the input data. Therefore, due to the phase difference between the input and output data, even if the input data having the data to be correctly transferred is read twice or skipped, the output data is prevented from causing a data error and the data closest to the expected value is output. Transfer data will be sent.
【0010】[0010]
【実施例】図3は、本発明の請求項1に対応するデータ
誤り訂正回路を具えたデータ乗り替え方式の実施例の構
成図であり、受信入力側(DMUX 側) のデータ速度の方が
送信出力側(MUX側) データよりも遅い場合の、入力デー
タから出力データへのデータ乗り替え方式におけるデー
タ誤り訂正回路の実施例1 である。先ず位相監視部(1)
は、受信入力データと送信出力データの各データのタイ
ミング(位相)の差を常に監視し、データの乗り替えが
安定な同一位相の位置(位相差が無い位置)で出来る様
に,出力データのタイミングを選択する制御をタイミン
グ選択部(2)に対して行うと共に、誤り状態監視部(4)
へ読み誤りのオーバラップ(二度読み)が発生したこと
を判断し其のオーバラップの状態信号H/L を出力する。
位相監視部(1) の出力データのタイミングを選択する制
御信号は、タイミング選択部(2) に入力されて幾つかの
出力データのタイミングの中から1つのタイミングを選
択する。その選択した時に発生した読み誤りのオーバラ
ップの状態データH/L(二度読みの有無)は、二度読み
による誤り値の累計を算出する誤り累計算出部(4-1)とU
Pカウンタである誤り数保持部(4-2) とに入力され、累
計した誤り数が誤り数保持部(4-2) に一時的に蓄積され
る。その際、二度読みにより発生した誤りの値は、デー
タ監視部(3) の出力の誤りの総数の値に対しマイナスと
して蓄積される。この誤り数保持部(4-2) に蓄積された
誤り数の値は、転送データの数値を監視する為のデータ
監視部(3)の監視出力と共に、誤り訂正数算出部(4-3)
に入力されて転送データの誤り訂正数を算出し、転送デ
ータの誤りを訂正する為の誤り訂正部(5) にて、次の入
力データ(受信入力の中の伝送エラー数のデータ)の数
値から減算し削除する事により転送データの読み誤りに
よる誤りの訂正を行う。この削除により訂正された数値
分だけ、誤り数保持部(4-2) のUPカウンタの蓄積値はカ
ウントアップされて 0値となった所で誤り訂正動作は終
了する。リタイミング部(8) は、その訂正された出力(M
UX側) のタイミングを取り込み、新めて送信出力データ
とするものである。以上のデータ誤り訂正回路の構成に
より、受信入力側(DMUX 側) のデータ速度の方が送信出
力側(MUX側) のデータ速度より遅い場合の入力側(DMUX
側) から出力側(MUX側) への誤りデータの少ないデータ
乗り替えが行われる。FIG. 3 is a block diagram of an embodiment of a data transfer system having a data error correction circuit according to claim 1 of the present invention, in which the data rate on the reception input side (DMUX side) is higher. 1 is a first embodiment of a data error correction circuit in a data transfer system from input data to output data when it is slower than transmission output side (MUX side) data. First, the phase monitoring unit (1)
Always monitors the difference between the timing (phase) of each data of the received input data and the transmitted output data, and changes the output data so that the data can be transferred at the same phase position (position without phase difference). The timing selection unit (2) controls the timing selection and the error state monitoring unit (4)
To determine that a read error overlap (double reading) has occurred and output the status signal H / L of that overlap.
The control signal for selecting the timing of the output data of the phase monitoring unit (1) is input to the timing selection unit (2) and selects one timing from the timings of several output data. The status data H / L (presence / absence of double reading) of the reading error generated when the selection is made is performed by the error cumulative calculation unit (4-1) for calculating the cumulative total of error values by double reading and U
It is input to the error number holding unit (4-2) which is a P counter, and the accumulated error number is temporarily stored in the error number holding unit (4-2). At that time, the value of the error generated by the double reading is accumulated as a negative value with respect to the value of the total number of errors of the output of the data monitoring unit (3). The value of the number of errors accumulated in this error number holding unit (4-2) is used together with the monitoring output of the data monitoring unit (3) for monitoring the numerical value of the transfer data, and the error correction number calculation unit (4-3)
The error correction unit (5) for calculating the error correction number of the transfer data that is input to, and correcting the error of the transfer data, the value of the next input data (data of the transmission error number in the reception input) By subtracting and deleting from, the error due to the reading error of the transfer data is corrected. The error correction operation ends when the accumulated value of the UP counter of the error number holding unit (4-2) is counted up by the number corrected by this deletion and becomes 0. The retiming unit (8) outputs the corrected output (M
(UX side) timing is taken in and is newly made as transmission output data. With the above data error correction circuit configuration, when the data rate of the receiving input side (DMUX side) is slower than the data rate of the transmitting output side (MUX side), the input side (DMUX
Side) to the output side (MUX side) with less error data.
【0011】図4は本発明の請求項2に対応するデータ
誤り訂正回路を持つデータ乗せ替え方式の実施例2 の構
成図であり、受信入力側(DMUX 側) のデータ速度の方が
送信出力側(MUX側) のデータ速度よりも速い場合の入力
側(DMUX 側) より出力側(MUX側) へのデータ乗り替えの
場合のデータ誤り訂正回路の実施例である。この実施例
2 の基本的な動作は、前述の図3の実施例1 と同様であ
るが、位相監視部(1)により入力データのスリップ(読
み飛ばし)を監視し、そのスリップにより発生した転送
データの出力の読み誤りデータを、受信入力データの中
の伝送エラーの総数の値に対してプラス値として、ダウ
ンカウンタDNである誤り数保持部(4-2)に保持し、次回
の転送データのスリップによる空き数の値に、今回の誤
り値を加算する事により、転送データの誤りが訂正され
る。FIG. 4 is a block diagram of the second embodiment of the data transfer system having a data error correction circuit according to the second aspect of the present invention, in which the data rate on the reception input side (DMUX side) is the transmission output. It is an embodiment of a data error correction circuit in the case of data transfer from the input side (DMUX side) to the output side (MUX side) when the data speed on the side (MUX side) is faster. This example
The basic operation of 2 is the same as that of the first embodiment of FIG. 3 described above, except that the phase monitoring unit (1) monitors the slip (skipping) of the input data and outputs the transfer data generated by the slip. The reading error data of is stored in the error number holding unit (4-2) which is the down counter DN as a plus value with respect to the value of the total number of transmission errors in the received input data, and the next transfer data slips. The error of the transfer data is corrected by adding the error value of this time to the value of the free space.
【0012】図5は本発明の請求項3に対応するデータ
誤り訂正回路の実施例3 の構成を示す。この実施例3
は、前述の実施例1 と実施例2 の両方の機能を具え、受
信入力と送信出力のデータ速度に関係無く、入力データ
から出力データへの乗り替えを行うものである。この実
施例3 の動作は、図12の実施例3の動作の如く制御さ
れる。そして図13のFEBE返送の動作例で返送データ
の最大値を 255(8ビット)とする例に示す如く、本方式
(案3)では、返送したいエラー数(累計)が 0(0) か
ら始まり 25(25) になると、誤り訂正数(4-3) が0,誤
り保持数(4-2) が0で、返送エラー数(5), (累計)が 2
5(25) となる。次に返送したいエラー数(累計)が 230
(255) の時、最初のスリップが発生(最初の黒丸)する
と、誤り保持数(4-2) は230 となり、次に返送したいエ
ラー数(累計)が 200(455) になると、誤り訂正数(4-
3) は255-200= 55 となり、誤り保持数(4-2) は230-55=
175となり、返送エラー数(5), (累計)は255(280)とな
る。次に、返送したいエラー数(累計)が 100(555) の
時、誤り訂正数(4-3) は255-10=155となり、誤り保持数
(4-2) は175-155=20となり、返送エラー数(5), (累計)
は255(535)となる。次にスリップが発生(次の黒丸)し
返送したいエラー数(累計)が 50(605)になると、誤り
保持数(4-2) は20+50=70となり、次に返送したいエラー
数(累計)が 10(615)の時、誤り訂正数(4-3) は70で、
誤り保持数(4-2) は 0であり、返送エラー数(5), (累
計)は70+10= 80(615)となる。次に返送したいエラー数
(累計)が 10(625)の時、誤り訂正数(4-3) は 0とな
り、誤り保持数(4-2) も 0となり、返送エラー数(5),
(累計)が 10(625)となる。次に返送したいエラー数
(累計)が 10(635)の時、誤り訂正数(4-3) は 0とな
り、誤り保持数(4-2) も 0となり、返送エラー数(5),
(累計)が 10(635)となって、返送したいエラー数(累
計)の10(635) に一致する。次に、返送したいエラー数
(累計)が 200(835) で、誤り訂正数が0、誤り保持数
が0で、返送エラー数(5), (累計)が200(835)の時に、
最初のオーバラップが発生(最初の黒丸)すると、誤り
訂正数(4-3) は 0で、誤り保持数(4-2) は-200となり、
返送エラー数(5), (累計)は 200(1035)となる。次に返
送したいエラー数(累計)が 20(855)の時、誤り訂正数
(4-3) は -20となり、誤り保持数(4-2) は-180となり、
返送エラー数(5), (累計)は 0(1035)となる。次に返送
したいエラー数(累計)が 10(865)の時、誤り訂正数(4
-3) は -10となり、誤り保持数(4-2) は-170となり、返
送エラー数(5), (累計)は 0(1035)となるが其の時、次
のオーバラップが発生(次の黒丸)すると、誤り訂正数
(4-3) は0となり、誤り保持数(4-2) は-170となり、返
送エラー数(5), (累計)は 0(1035)となる。次に返送し
たいエラー数(累計)が 235(1100)の時、誤り訂正数(4
-3) は-170となり、誤り保持数(4-2) は 0となり、返送
エラー数(5), (累計)は 65(1100)となる。次に返送し
たいエラー数(累計)が 10(1110)の時、誤り訂正数(4-
3) は 0となり、誤り保持数(4-2) も 0となり、返送エ
ラー数(5), (累計)が10(1110)となって、返送したいエ
ラー数(累計)の10(1110)に一致する。FIG. 5 shows the configuration of a third embodiment of the data error correction circuit according to the third aspect of the present invention. This Example 3
Has the functions of both the first and second embodiments described above, and performs switching from input data to output data irrespective of the data rates of reception input and transmission output. The operation of the third embodiment is controlled as the operation of the third embodiment shown in FIG. Then, as shown in the example in which the maximum value of the return data is set to 255 (8 bits) in the FEBE return operation example of FIG. 13, in this method (plan 3), the number of errors to be returned (cumulative) starts from 0 (0). At 25 (25), the number of error corrections (4-3) is 0, the number of error holdings (4-2) is 0, and the number of returned errors (5), (cumulative) is 2
It becomes 5 (25). The number of errors (total) to be returned next is 230.
When (255), when the first slip occurs (first black circle), the error hold number (4-2) becomes 230, and when the error number (cumulative) to be returned next becomes 200 (455), the error correction number (Four-
3) becomes 255-200 = 55, and the error retention number (4-2) is 230-55 =
It becomes 175, and the number of returned errors (5), (cumulative) is 255 (280). Next, when the number of errors to be returned (cumulative) is 100 (555), the number of error corrections (4-3) is 255-10 = 155, and the number of error holdings is
(4-2) is 175-155 = 20, and the number of returned errors (5), (cumulative)
Becomes 255 (535). Next, when a slip occurs (next black circle) and the number of errors to be returned (cumulative) becomes 50 (605), the error retention number (4-2) becomes 20 + 50 = 70, and the number of errors to be returned next (cumulative) ) Is 10 (615), the number of error corrections (4-3) is 70,
The error holding number (4-2) is 0, and the return error number (5), (cumulative) is 70 + 10 = 80 (615). Next, when the number of errors to be returned (cumulative) is 10 (625), the number of error corrections (4-3) becomes 0, the number of error holdings (4-2) becomes 0, and the number of returned errors (5),
(Cumulative) becomes 10 (625). Next, when the number of errors to be returned (total) is 10 (635), the number of error corrections (4-3) becomes 0, the number of error holdings (4-2) becomes 0, and the number of returned errors (5),
(Cumulative) becomes 10 (635), which corresponds to 10 (635) of the number of errors to be returned (cumulative). Next, when the number of errors to be returned (cumulative) is 200 (835), the number of error corrections is 0, the number of error holdings is 0, and the number of returned errors (5), (cumulative) is 200 (835),
When the first overlap occurs (first black circle), the error correction number (4-3) is 0 and the error holding number (4-2) is -200,
The number of returned errors (5), (cumulative) is 200 (1035). Next, when the number of errors to be returned (cumulative) is 20 (855), the number of error corrections
(4-3) becomes -20, the error retention number (4-2) becomes -180,
The number of returned errors (5), (cumulative) is 0 (1035). Next, when the number of errors to be returned (cumulative) is 10 (865), the number of error corrections (4
-3) becomes -10, the error hold number (4-2) becomes -170, and the number of returned errors (5), (cumulative) becomes 0 (1035), but at that time, the following overlap occurs ( Next black circle)
(4-3) becomes 0, error hold number (4-2) becomes -170, and return error number (5), (cumulative) becomes 0 (1035). Next, when the number of errors to be returned (cumulative) is 235 (1100), the number of error corrections (4
-3) becomes -170, error retention number (4-2) becomes 0, and return error number (5), (cumulative) becomes 65 (1100). Next, when the number of errors to be returned (cumulative) is 10 (1110), the number of error corrections (4-
3) becomes 0, the error hold number (4-2) also becomes 0, the number of returned errors (5), (cumulative) becomes 10 (1110), and the number of errors to be returned (cumulative) becomes 10 (1110). Match.
【0013】従って、同一条件での従来方式の返送エラ
ー数(累計)の値10(1130)よりも返送エラー数(累計)
が、返送したいエラー数(累計)に近いことが判る。図
6は本発明の請求項4に対応するデータ誤り訂正方法の
実施例4 の構成を示す。この実施例4 は、前述の実施例
3 と実施例1 の誤り状態監視部(4) の中のオーバラップ
信号に対する処理部の代替回路として、(7) の二度読み
防止部を具える。この実施例4 の二度読み防止部(7)
は、位相監視部(1) が入力データと出力データのオーバ
ラップを検出した時に、出力データとして入力データを
二度読みしない様に、オーバラップした部分の数値デー
タをマスクする(強制的に0にする)ものである。従っ
て実施例1 の様なオーバラップ時の入力の誤りデータを
一時保持する機能は必要としない。以上により、図5の
実施例3と同様に、受信入力と送信出力のデータ速度に
無関係に、入力データから出力データへの乗り替えが出
来るものである。そして此の実施例4 の動作は、図12の
実施例4の動作の如く制御されて、図13のFEBE返
送の動作例の、本方式(案4)に示す如く、返送したい
エラー数(累計)が 0(0) から始まり 25(25) になる
と、誤り訂正数(4-3) が0,誤り保持数(4-2) が0で、
返送エラー数(5), (累計)が 25(25) となる。次に返送
したいエラー数(累計)が 230(255) の時、最初のスリ
ップが発生(最初の黒丸)すると、誤り保持数(4-2) は
230 となり、次に返送したいエラー数(累計)が 200(4
55) の時、誤り訂正数(4-3) は55となり、誤り保持数(4
-2) は 175となり、返送エラー数(5), (累計)は255(28
0)となる。次に返送したいエラー数(累計)が 100(55
5) の時、誤り訂正数(4-3) は 155となり、誤り保持数
(4-2) は20となり、返送エラー数(5), (累計)は255(53
5)となる。次の返送したいエラー数(累計)が 50(605)
の時、次のスリップが発生(次の黒丸)すると、誤り保
持数(4-2) は70となり、次に返送したいエラー数(累
計)が 10(615)の時、誤り訂正数(4-3) は70となり、誤
り保持数(4-2) は 0となり、返送エラー数(5), (累計)
は 80(615)となる。次に、返送したいエラー数(累計)
が 10(625)の時、誤り訂正数(4-3) は0となり、誤り保
持数(4-2) も0となり、返送エラー数(5), (累計)が 1
0(625)となって、次に、返送したいエラー数(累計)が
10(635)の時、誤り訂正数(4-3) は0となり、誤り保持
数(4-2) も0となり、返送エラー数(5), (累計)が 10
(635)となって、返送したいエラー数(累計)の10(635)
に一致し、図5の実施例3と全く同じであるが、次に、
返送したいエラー数(累計)が200(835)の時は、最初
は、誤り訂正数(4-3) は0となり、誤り保持数(4-2) も
0となり、返送エラー数(5), (累計)が200(835)となる
が、その時、最初のオーバラップが発生(最初の黒丸)
すると、誤り保持数(4-2) は0となり、返送エラー数
(5), (累計)は 0(835) となる。次に返送したいエラー
数(累計)が20(855)の時、誤り訂正数(4-3) は0とな
り、誤り保持数(4-2) も0となり、返送エラー数(5),
(累計)が 10(855)となる。次に返送したいエラー数
(累計)が10(865)の時、最初は誤り訂正数(4-3) は 0
となり、誤り保持数(4-2) も 0となり、返送エラー数
(5), (累計)は 10(865)となるが、其の時、次のオーバ
ラップが発生(次の黒丸)すると、誤り訂正数(4-3) は
0となり、誤り保持数(4-2) は0となり、返送エラー数
(5), (累計)は 0(865) となる。次に返送したいエラー
数(累計)が 235(1100)の時、誤り訂正数(4-3) は 0と
なり、誤り保持数(4-2)も 0となり、返送エラー数(5),
(累計)は 235(1100)となる。次に返送したいエラー数
(累計)が 10(1110)の時、誤り訂正数(4-3) は 0とな
り、誤り保持数(4-2) も 0となり、返送エラー数(5),
(累計)が10(1110)となって、返送したいエラー数(累
計)の10(1110)に一致する。従って、同一条件での従来
方式の返送エラー数(累計)の10(1130)よりも返送エラ
ー数(累計)が、返送したいエラー数(累計)に近いこ
とが判る。Therefore, the number of return errors (cumulative) is smaller than the value 10 (1130) of the number of return errors (cumulative) of the conventional method under the same conditions.
However, it turns out that the number of errors (total) to be returned is close. FIG. 6 shows the configuration of a fourth embodiment of the data error correction method according to the fourth aspect of the present invention. This Example 4 is the same as the previous Example.
As an alternative circuit to the processing unit for the overlap signal in the error state monitoring unit (4) of 3 and the first embodiment, the double reading prevention unit of (7) is provided. The double-reading prevention section (7) of this Example 4
When the phase monitoring unit (1) detects the overlap between the input data and the output data, it masks the numerical data of the overlapping part so that the input data is not read twice as the output data (forced 0 It is the one. Therefore, unlike the first embodiment, the function of temporarily holding the input error data at the time of overlap is not required. As described above, as in the third embodiment of FIG. 5, the input data can be switched to the output data regardless of the data rates of the reception input and the transmission output. The operation of the fourth embodiment is controlled as in the operation of the fourth embodiment shown in FIG. 12, and the number of errors to be returned (cumulative total) as shown in the present method (plan 4) of the FEBE return operation example of FIG. ) Starts from 0 (0) and becomes 25 (25), the error correction number (4-3) is 0, the error holding number (4-2) is 0,
The number of returned errors (5), (cumulative) is 25 (25). If the first slip occurs (first black circle) when the number of errors (total) to be returned next is 230 (255), the error holding number (4-2) becomes
The number of errors (cumulative) you want to return next is 200 (4
55), the number of error corrections (4-3) becomes 55, and the number of error holdings (4
-2) is 175, and the number of returned errors (5), (cumulative) is 255 (28
0). The number of errors (total) to be returned next is 100 (55
In the case of 5), the number of error corrections (4-3) becomes 155, and the number of error holdings
(4-2) is 20, and the number of returned errors (5), (cumulative) is 255 (53
It becomes 5). The number of errors (cumulative) to be returned next is 50 (605)
When the next slip occurs (next black circle), the error holding number (4-2) becomes 70, and when the error number (cumulative) to be returned next is 10 (615), the error correction number (4- 3) is 70, error retention count (4-2) is 0, and return error count (5), (cumulative)
Is 80 (615). Next, the number of errors to be returned (cumulative)
When is 10 (625), the number of error corrections (4-3) becomes 0, the number of error holdings (4-2) becomes 0, and the number of returned errors (5), (cumulative) is 1
It becomes 0 (625), and the number of errors (total) to be returned next
When 10 (635), the number of error corrections (4-3) becomes 0, the number of error holdings (4-2) becomes 0, and the number of returned errors (5), (cumulative) is 10
(635), the number of errors (cumulative) you want to send back is 10 (635)
And is exactly the same as the third embodiment in FIG.
When the number of errors to be returned (cumulative) is 200 (835), initially the number of error corrections (4-3) becomes 0, the number of error holdings (4-2) becomes 0, and the number of returned errors (5), (Cumulative) is 200 (835), at which time the first overlap occurs (first black circle)
Then, the error retention number (4-2) becomes 0, and the number of returned errors
(5), (cumulative) is 0 (835). Next, when the number of errors to be returned (total) is 20 (855), the number of error corrections (4-3) becomes 0, the number of error holdings (4-2) becomes 0, and the number of returned errors (5),
(Cumulative) becomes 10 (855). When the number of errors (total) to be returned next is 10 (865), the number of error corrections (4-3) is initially 0.
And the error retention number (4-2) is also 0, and the number of returned errors is
(5), (cumulative) is 10 (865), but at that time, if the next overlap occurs (next black circle), the error correction number (4-3) becomes
It becomes 0, the error retention number (4-2) becomes 0, and the number of returned errors
(5), (cumulative) is 0 (865). Next, when the number of errors to be returned (cumulative) is 235 (1100), the number of error corrections (4-3) becomes 0, the number of error holdings (4-2) becomes 0, and the number of returned errors (5),
(Cumulative) is 235 (1100). Next, when the number of errors (total) to be returned is 10 (1110), the number of error corrections (4-3) becomes 0, the number of error holdings (4-2) becomes 0, and the number of returned errors (5),
(Cumulative) is 10 (1110), which corresponds to 10 (1110) of the number of errors (cumulative) to be returned. Therefore, it can be seen that the number of return errors (total) is closer to the number of errors to be returned (total) than 10 (1130) which is the number of return errors (total) of the conventional method under the same conditions.
【0014】図7は本発明の請求項5に対応するデータ
誤り訂正方法の実施例5 の構成を示す。この実施例5 の
基本的な動作は、図5の実施例3 と同様であるが、誤り
状態監視部(4) の中の誤り数保持部(4-2) と誤り訂正数
の算出部(4-3) との間に、(4-4)の誤り訂正範囲制御部
を追加し、誤り数保持部(4-2) の出力の誤り数の訂正範
囲を設定する(例えばカウンタのスレショルドを設定す
る)ことにより、誤り数のデータを極力変更せずに、カ
ウント値が或るスレショルド値n(スリップ数のスレシ
ョルドの +n 又はオーバラップ数のスレショルドの -n)
に達した時だけ誤り訂正を行う。( カウント値を0に戻
す方向に加算又は減算して訂正する。) 図15にFEBE返送における転送データ値である返送エ
ラー数(累計)に関する本実施例5 (案5)の回路と、
前述の実施例3,4 (案3,案4)及び後述の実施例8,9
(案8,案9)の他の回路との比較の結果を示し、本実
施例5 (案5)での返送エラー数(累計)が、返送した
いエラー数(累計)に一致する状態が、他の回路の場合
よりも多いということが判る。この比較では、返送デー
タの最大値を15(4ビット) とし、方式3 のスリップスレ
ショルドを +45, オーバラップスレショルドを -45と
し、方式4 では3フレーム保持としている。FIG. 7 shows the configuration of a fifth embodiment of the data error correction method according to the fifth aspect of the present invention. The basic operation of the fifth embodiment is the same as that of the third embodiment of FIG. 5, except that the error number holding unit (4-2) and the error correction number calculation unit (in the error state monitoring unit (4) ( Between (4-3) and (4-4), the error correction range control unit of (4-4) is added to set the correction range of the number of errors of the output of the error number holding unit (4-2) (for example, setting the threshold of the counter By setting), the count value has a certain threshold value n (+ n of the threshold of the slip number or -n of the threshold of the overlap number) without changing the data of the error number as much as possible.
Error correction is performed only when the value reaches. (Correcting is performed by adding or subtracting the count value in the direction of returning to 0.) FIG. 15 shows the circuit of the fifth embodiment (proposition 5) regarding the return error number (total) which is the transfer data value in the FEBE return,
Examples 3 and 4 (case 3 and case 4) described above and Examples 8 and 9 described below.
The results of comparison with other circuits of (Proposal 8 and Proposal 9) are shown, and the state where the number of returned errors (total) in Embodiment 5 (Proposed 5) matches the number of errors (total) to be returned, It turns out that there are more than in other circuits. In this comparison, the maximum value of returned data is 15 (4 bits), the slip threshold of method 3 is +45, the overlap threshold is -45, and method 4 holds 3 frames.
【0015】図8は本発明の請求項6に対応するデータ
乗り替え方式におけるデータ誤り防止回路の実施例6 の
構成を示し、受信入力側(DMUX 側) のデータ速度の方が
送信出力側(MUX側) データよりも遅い場合の、入力デー
タから出力データへのデータ乗り替え方式におけるオー
バーラップによるデータ誤りの防止回路の実施例であ
る。先ず位相監視部(1) は、受信した入力データとこれ
から送信する出力データの各タイミング(位相)の差を
常に監視し、データの乗り替えが安定な同一位相の位置
(位相差が無い位置)で出来る様に,出力データのタイ
ミングを選択する制御をタイミング選択部(2) に対して
行うと共に、読み誤りのオーバラップ(二度読み)が発
生したと判断し其のオーバラップの状態信号H/L をデー
タ誤り防止部(3) へ出力する。位相監視部(1) の出力の
タイミング選択の制御信号は、タイミング選択部(2) に
入力され幾つかの出力タイミングの中から1つの出力タ
イミングを選択する。入力から出力への転送データは、
nフレーム毎に平均化されて出力することにより、入力
データと出力データとのオーバラップ時に発生した誤り
データの発生を防止する事が出来ることに着目し、これ
を実現する為に、予め設定したnフレーム分の転送デー
タを保持する為の転送データ保持部(3-1) と、其のnフ
レーム分のデータ値の総数Σを算出する総数演算部(3-
2) と、其のΣ=0の誤りの無い通常時の1フレーム毎
の転送値Σ/n及びオーバラップ時の1フレーム毎の転
送値Σ/(n+1)を算出し、其の何れか一つを選択すると
共に、其の割算の余りを前段の総数演算部(3-2) の1入
力とする転送データ制御部(3-3) と、其の選択出力デー
タをnフレームだけ連続して出力する為の出力制御部(3
-4)とから成るデータ誤り防止部(3) を具え、該出力制
御部(3-4) の出力データを (7)のリタイミング部に取り
込み、送信出力側(MUX側) の所定のデータ位置に挿入す
る事により、新規の送信出力データとする。FIG. 8 shows the structure of a sixth embodiment of the data error prevention circuit in the data transfer system according to claim 6 of the present invention, in which the data rate of the reception input side (DMUX side) is the transmission output side ( (MUX side) This is an embodiment of a data error prevention circuit due to overlap in the data transfer method from input data to output data when the data is slower than the data. First, the phase monitoring unit (1) constantly monitors the difference between each timing (phase) between the received input data and the output data to be transmitted, and the data transfer is stable at the same phase position (position without phase difference). The timing selector (2) is controlled to select the timing of the output data, and it is judged that a read error overlap (double reading) has occurred, and the overlap status signal H Output / L to the data error prevention unit (3). The control signal for selecting the output timing of the phase monitoring unit (1) is input to the timing selecting unit (2) and selects one output timing from several output timings. The transfer data from the input to the output is
Paying attention to the fact that it is possible to prevent the generation of error data generated when the input data and the output data overlap by averaging and outputting every n frames, and in order to realize this, it was set in advance. A transfer data holding unit (3-1) for holding transfer data for n frames and a total number calculation unit (3- for calculating the total number Σ of data values for the n frames.
2) and the transfer value Σ / n of each frame in the normal time without error of Σ = 0 and the transfer value Σ / (n + 1) of each frame at the time of overlap are calculated, and either one of them is calculated. Select one of them, and make the remainder of the division one input of the total number calculation unit (3-2) in the previous stage and the transfer data control unit (3-3) and the selected output data for n frames continuously. Output control unit (3
-4) and a data error prevention unit (3), and the output data of the output control unit (3-4) is taken into the retiming unit of (7), and the predetermined data on the transmission output side (MUX side) By inserting it at the position, it becomes new transmission output data.
【0016】図9図は本発明の請求項7に対応するデー
タ乗り替え方式におけるデータ誤り防止回路の実施例7
の構成を示し、受信入力側(DMUX 側) のデータ速度の方
が送信出力側(MUX側) データよりも速い場合の、入力デ
ータから出力データへのデータ乗り替え方式におけるス
リップによるデータ誤りの防止回路の実施例である。基
本的な動作は、図8の実施例6 と同様であるが、位相監
視部(1) により受信入力から送信出力への転送データの
スリップ(読み飛ばし)を監視し、転送データ制御部(3
-3) にて、通常時の転送値Σ/n及びスリップ時の転送
値Σ/(n−1)を算出し、位相監視部(1) からのスリップ
時のデータ選択の制御信号により、通常時の転送値Σ/
n及びスリップ時の転送値Σ/(n−1)の何れか一つをを
選択すると共に、其の割算の余りを前段の総数演算部(3
-2) の1入力とする。そして其の選択出力データを出力
制御部(3-4) により、nフレームだけ連続出力させる事
により、受信入力側(DMUX側) のデータ速度の方が送信
出力側(MUX側) データよりも速い場合の、入力データか
ら出力データへのデータ乗り替え方式におけるスリップ
による出力データの誤りを防止する。FIG. 9 shows a seventh embodiment of the data error prevention circuit in the data transfer system according to claim 7 of the present invention.
The following shows the configuration of the above, and when the data rate of the receiving input side (DMUX side) is faster than the transmitting output side (MUX side) data, prevention of data error due to slip in the data transfer method from input data to output data It is an example of a circuit. The basic operation is similar to that of the sixth embodiment in FIG. 8, except that the phase monitoring unit (1) monitors the slip (skip) of the transfer data from the reception input to the transmission output, and the transfer data control unit (3)
In -3), calculate the transfer value Σ / n during normal operation and the transfer value Σ / (n−1) during slipping, and use the control signal for data selection during slipping from the phase monitoring unit (1) Transfer value at time Σ /
n or the transfer value Σ / (n−1) at the time of slip is selected, and the remainder of the division is calculated by the total number calculation unit (3
-It is 1 input of 2). Then, the output control unit (3-4) continuously outputs the selected output data for only n frames, so that the data rate on the reception input side (DMUX side) is faster than the transmission output side (MUX side) data. In this case, it is possible to prevent an error in the output data due to a slip in the data transfer method from the input data to the output data.
【0017】図10図は本発明の請求項8に対応するデー
タ乗り替え方式におけるデータ誤り防止回路の実施例8
の構成を示し、図8の実施例6 と図9の実施例7 の両方
の機能を有し、受信入力側(DMUX 側) と送信出力側(MUX
側) のデータ速度に無関係に入力データから出力データ
への転送データの乗り替えの際のオーバラップ及びスリ
ッブの時に起きるデータ誤りが、出力データとして送出
される事を防止するものである。FIG. 10 shows an eighth embodiment of the data error prevention circuit in the data transfer system according to claim 8 of the present invention.
8 has the functions of both the sixth embodiment shown in FIG. 8 and the seventh embodiment shown in FIG. 9, and has a reception input side (DMUX side) and a transmission output side (MUX).
The data error which occurs at the time of the transfer and the slip at the time of the transfer of the transfer data from the input data to the output data is prevented from being transmitted as the output data regardless of the data rate of the side).
【0018】図11図は本発明の請求項9に対応するデー
タ乗り替え方式におけるデータ誤り防止回路の実施例9
の構成を示し、その基本的な動作は、図10の実施例8 と
同じであるが、相違する所は、図10の実施例8 のデータ
誤り訂正部(3) の中の総数演算部(3-2) と転送データ制
御部(3-4) との間に、オーバフロー制御部(3-5) を付加
し、該オーバフロー制御部(3-5) が、入力データのスリ
ップ(読み飛ばし)時に、転送するデータの数値の大き
さや予め設定する処理フレームの大きさにより、読出し
の許容範囲を越えた場合でも、正常に動作する様にオー
バフロー値を、前記の通常時のΣ/n,オーバラップ時
のΣ/(n+1),スリップ時のΣ/(n-1) の割算の余り値と
同様に、前段の総数演算部(3-2) の1入力としてフィー
ドバックする様に構成している点である。この実施例9
の構成により、受信入力と送信出力のデータ速度に関係
無く、タイミングの異なる受信入力から送信出力へデー
タの乗り替えをする時の出力データの誤りの訂正を行う
ことが出来る。この実施例8, 9の動作は、図14のFEB
E返送の場合の誤り防止方式の動作例に示す如く、本方
式の案8,案9 の動作が、条件として返送データの最大値
が 15 (4ビット)で, n=3フレーム保持とした場合
に、各余り繰越しを考慮した各3フレーム分を平均化し
た返送エラー数(累計)が、返送したいエラー数(累
計)に近い値として得られていることが判る。FIG. 11 is a ninth embodiment of the data error prevention circuit in the data transfer system according to claim 9 of the present invention.
The basic operation is the same as that of the eighth embodiment of FIG. 10, except that the difference is that the total number operation unit ((3) in the data error correction unit (3) of the eighth embodiment of FIG. An overflow control unit (3-5) is added between the 3-2) and the transfer data control unit (3-4), and the overflow control unit (3-5) slips (skips) the input data. Depending on the size of the numerical value of the data to be transferred or the size of the processing frame set in advance, the overflow value is set so that it will operate normally even if it exceeds the allowable read range. Like the remainder of Σ / (n + 1) during lap and Σ / (n-1) during slip, it is configured to feed back as one input of the total number calculation unit (3-2) in the previous stage. That is the point. This Example 9
With this configuration, it is possible to correct the error in the output data when transferring data from the reception input to the transmission output at different timings, regardless of the data rates of the reception input and the transmission output. The operation of the eighth and ninth embodiments is similar to that of the FEB of FIG.
E As shown in the operation example of the error prevention method in the case of return, when the operation of Proposal 8 and Proposal 9 of this method is that the maximum value of return data is 15 (4 bits) and n = 3 frames are held It can be seen that the return error number (total) obtained by averaging each three frames in consideration of each carryover is obtained as a value close to the error number (total) to be returned.
【0019】[0019]
【発明の効果】以上説明した如く、本発明によれば、同
期網と非同期網とに関わらず互のタイミングが異なる入
力伝送路と出力伝送路との間でデータの転送を行う場合
に、入力データと出力データの間の位相差により転送デ
ータに発生したデータ誤りを訂正したり、前記位相差に
より転送データに起きた誤りが出力データとして送出さ
れない様に防止できるので、転送データの品質を向上す
る効果が得られる。As described above, according to the present invention, when data is transferred between the input transmission line and the output transmission line whose timings are different from each other regardless of the synchronous network and the asynchronous network, the input It is possible to correct the data error that occurred in the transfer data due to the phase difference between the data and the output data, and to prevent the error that occurred in the transfer data due to the phase difference from being sent as output data, thus improving the quality of the transfer data. The effect is obtained.
【図1】 本発明の請求項1〜5のデータ誤り訂正回路
を具えたデータ乗せ替え方式の基本構成を示す原理図FIG. 1 is a principle diagram showing a basic configuration of a data transfer system including a data error correction circuit according to claims 1 to 5 of the present invention.
【図2】 本発明の請求項6〜9のデータ誤り防止回路
を具えたデータ乗せ替え方式の基本構成を示す原理図FIG. 2 is a principle diagram showing a basic configuration of a data transfer system including a data error prevention circuit according to claims 6 to 9 of the present invention.
【図3】 本発明の請求項1に対応するデータ乗せ替え
方式における入力データ速度が出力データ速度より遅い
場合の二度読みによるデータ誤りを訂正するデータ誤り
訂正回路の実施例1の構成図FIG. 3 is a configuration diagram of a first embodiment of a data error correction circuit that corrects a data error due to double reading when the input data rate is slower than the output data rate in the data transfer method according to claim 1 of the present invention.
【図4】 本発明の請求項2に対応するデータ乗せ替え
方式における入力データ速度が出力データ速度より速い
場合のデータの読み飛ばしによるデータ誤りを訂正する
データ誤り訂正回路の実施例2の構成図FIG. 4 is a configuration diagram of a second embodiment of a data error correction circuit that corrects a data error caused by skipping data when the input data rate is faster than the output data rate in the data transfer method according to claim 2 of the present invention.
【図5】 本発明の請求項3に対応するデータ乗せ替え
方式における入力データ速度と出力データ速度が不確定
な場合のデータの二度読みや読み飛ばしによるデータ誤
りを訂正するデータ誤り訂正回路の実施例3の構成図FIG. 5 shows a data error correction circuit for correcting a data error due to double reading or skipping of data when the input data rate and the output data rate are uncertain in the data transfer method according to claim 3 of the present invention. Configuration diagram of Example 3
【図6】 本発明の請求項4に対応するデータ乗せ替え
方式における入力データ速度と出力データ速度が不確定
な場合のデータの読み飛ばしによるデータ誤りを訂正す
るデータ誤り訂正回路の実施例4の構成図FIG. 6 shows a data error correction circuit according to a fourth embodiment of the present invention, which corrects a data error due to skipped data when the input data rate and the output data rate are uncertain in the data transfer method according to claim 4 of the present invention. Diagram
【図7】 本発明の請求項5に対応するデータ乗せ替え
方式における入力データ速度と出力データ速度が不確定
な場合のデータの誤りを訂正するデータ誤り訂正回路の
実施例5の構成図FIG. 7 is a configuration diagram of a fifth embodiment of a data error correction circuit that corrects a data error when the input data rate and the output data rate are uncertain in the data transfer system according to claim 5 of the present invention.
【図8】 本発明の請求項6に対応するデータ乗せ替え
方式における入力データ速度が出力データ速度より遅い
場合のデータの二度読みによる出力データの誤りを防止
するデータ誤り防止回路の実施例6の構成図FIG. 8 is a sixth embodiment of a data error prevention circuit for preventing an error in output data due to double reading of data when the input data rate is slower than the output data rate in the data transfer method according to claim 6 of the present invention. Configuration diagram of
【図9】 本発明の請求項7に対応するデータ乗せ替え
方式における入力データ速度が出力データ速度より速い
場合のデータの読み飛ばしによる出力データの誤りを防
止するデータ誤り防止回路の実施例7の構成図FIG. 9 is a block diagram showing a data error prevention circuit according to a seventh embodiment of the present invention, which prevents an error in output data due to a skip of data when the input data rate is faster than the output data rate in the data transfer method according to the seventh aspect of the present invention. Diagram
【図10】 本発明の請求項8に対応するデータ乗せ替
え方式における入力データ速度と出力データ速度が同じ
場合のデータの二度読みや読み飛ばしによる出力データ
の誤りを防止するデータ誤り防止回路の実施例8の構成
図FIG. 10 is a block diagram of a data error prevention circuit for preventing an error in output data due to double reading or skipping of data when the input data rate and the output data rate are the same in the data transfer method according to claim 8 of the present invention. Configuration diagram of Example 8
【図11】 本発明の請求項9に対応するデータ乗せ替
え方式における入力データ速度が出力データ速度と同じ
場合のデータの二度読みや読み飛ばしによる出力データ
の誤りを防止するデータ誤り防止回路の実施例9の構成
図FIG. 11 is a block diagram of a data error prevention circuit for preventing an error in output data due to double reading or skipping of data when the input data rate is the same as the output data rate in the data transfer method according to claim 9 of the present invention. Configuration diagram of Example 9
【図12】 本発明の請求項3,4のデータ誤り訂正回
路のそれぞれの実施例3,4の動作における誤り訂正数
の算出, 訂正後の誤り保持数,訂正後の返送エラー数の
説明図FIG. 12 is an explanatory diagram of calculation of the number of error corrections in the operation of each of the third and fourth embodiments of the data error correction circuit according to claims 3 and 4 of the present invention, the number of error holdings after correction, and the number of return errors after correction.
【図13】 本発明のデータ誤り訂正回路を用いたFE
BE返送の動作例図FIG. 13 is an FE using the data error correction circuit of the present invention.
Example of BE return operation
【図14】 本発明のデータ誤り防止回路を用いたFE
BE返送の動作例FIG. 14 is an FE using the data error prevention circuit of the present invention.
BE return operation example
【図15】 本発明の実施例5の回路と他の回路におけ
るFEBE返送の転送データ値の比較図FIG. 15 is a comparison diagram of transfer data values of FEBE return in the circuit of Example 5 of the present invention and other circuits.
【図16】 従来のデータ乗せ替え方式の原理的な構成
図FIG. 16 is a principle configuration diagram of a conventional data transfer method.
【図17】 従来のFEBE返送の構成図FIG. 17 is a block diagram of a conventional FEBE return.
【図18】 従来方式のFEBE返送におけるデータ乗
せ替えのタイムチャートFIG. 18 is a time chart of data transfer in the conventional FEBE return.
図1,図3〜図7にて、(1) は位相監視部、(2) はタイ
ミング選択部、(3) はデータ監視部、(4) は誤り状態監
視部、(4-1) は誤り累計算出部、(4-2) は誤り数保持
部、(4-3) は誤り訂正数の算出部、(4-4) は誤り訂正範
囲制御部、(5) は誤り訂正部、(7) は二度読み防止部、
(8) はリタイミング部、図2,図8〜図11にて、(1) は
位相監視部、(2) はタイミング選択部、(3) はデータ誤
り防止部、(3-1) は転送データ保持部、(3-2) は総数演
算部、(3-3) は転送データ、(3-4) は出力制御部、(3-
5) オーバーフロー制御部、(7) はリタイミング部であ
る。1 and 3 to 7, (1) is a phase monitor, (2) is a timing selector, (3) is a data monitor, (4) is an error state monitor, and (4-1) is Error cumulative calculation unit, (4-2) error number holding unit, (4-3) error correction number calculation unit, (4-4) error correction range control unit, (5) error correction unit, ( 7) is the double reading prevention unit,
(8) is the retiming part, in FIGS. 2 and 8 to 11, (1) is the phase monitoring part, (2) is the timing selection part, (3) is the data error prevention part, and (3-1) is Transfer data holding part, (3-2) is total number calculation part, (3-3) is transfer data, (3-4) is output control part, (3-
5) Overflow control unit, (7) is retiming unit.
Claims (9)
を、異なるタイミングの送信出力データに乗せ替える方
式において、該入力データの速度が出力データの速度よ
り遅い場合に、受信入力と送信出力のデータの位相差を
常に監視する位相差監視部(1) と、該位相差により出力
データの取り込みタイミングを切り換える為のタイミン
グ選択部(2) と、受信入力から送信出力に転送するデー
タの数値を監視するデータ監視部(3) と、前記位相差が
原因で入力データの二度読みが発生した時に出力の転送
データに起きる誤り値の累計値を算出する誤り累計算出
部(4-1) と該誤り累計値を一時保持する誤り数保持部(4
-2) と該誤り数保持部の出力と前記データ監視部の出力
とにより誤り訂正数を算出する誤り訂正数算出部(4-3)
とからなる誤り状態監視部(4) と、該誤り訂正数算出部
(4-3)の算出した誤り訂正数を前記受信入力から送信出
力に転送するデータの数値から減算することにより該転
送データの誤りを訂正する誤り訂正部(5) とを具え、入
力と出力のデータの位相差が原因で入力データの読み誤
りが出力データに発生した時に起きる転送データの誤り
を訂正することを特徴とするデータ乗せ替え方式。1. A method of transferring data received and input at a certain timing to transmission output data at different timings, and when the speed of the input data is lower than the speed of the output data, the data of the reception input and the transmission output are A phase difference monitoring unit (1) that constantly monitors the phase difference, a timing selection unit (2) for switching the output data acquisition timing according to the phase difference, and a numerical value of the data transferred from the reception input to the transmission output. A data monitoring unit (3), an error cumulative calculation unit (4-1) for calculating a cumulative value of error values occurring in output transfer data when double reading of input data occurs due to the phase difference, and the error Error number holding unit (4
-2) and an error correction number calculation unit (4-3) for calculating the error correction number by the output of the error number holding unit and the output of the data monitoring unit
An error state monitoring unit (4) and an error correction number calculation unit
The error correction unit (5) for correcting the error of the transfer data by subtracting the error correction number calculated in (4-3) from the numerical value of the data transferred from the reception input to the transmission output, and the input and output. Data transfer method characterized by correcting an error in transfer data that occurs when an input data read error occurs in output data due to the data phase difference.
いて、受信入力データの速度が送信出力データの速度よ
り速い場合に、該位相差監視部(1) が検出した受信入力
と送信出力のデータの位相差が原因で、入力データの読
飛ばしが出力データに発生した時に生じる転送データの
空き数値を該データ監視部(3) が監視し、該転送データ
の誤り値の累計値を該誤り累計算出部(4-1) が算出し、
該誤り訂正部(5) が該誤り訂正数算出部(4-3)の算出し
た誤り訂正数を、前記転送データの空き数値に加算する
ことにより、転送データの誤りを訂正することを特徴と
するデータ乗せ替え方式。2. The data transfer method according to claim 1, wherein when the speed of the received input data is faster than the speed of the transmitted output data, the data of the received input and the transmitted output detected by the phase difference monitoring unit (1). The data monitoring unit (3) monitors the vacant value of the transfer data that occurs when the input data is skipped due to the phase difference of the Calculated by the calculation unit (4-1),
The error correction unit (5) corrects an error in the transfer data by adding the error correction number calculated by the error correction number calculation unit (4-3) to the free numerical value of the transfer data. Data transfer method to be used.
いて、受信入力データの速度と送信出力データの速度と
が不確定の場合に、該位相差監視部(1) が検出した受信
入力と送信出力のデータの位相差が原因で入力データの
二度読み又は読飛ばしが出力データに発生した時に起き
る転送データの誤り値の累計値を、該誤り状態監視部
(4) の誤り累計算出部(4-1) が算出し該誤り訂正部(5)
が該誤り訂正数算出部(4-3)の算出した誤り訂正数を、
前記転送データの数値から減算又は加算することによ
り、該転送データの誤りを訂正することを特徴とするデ
ータ乗せ替え方式。3. The data transfer method according to claim 1, wherein when the speed of the reception input data and the speed of the transmission output data are uncertain, the reception input and the transmission detected by the phase difference monitoring unit (1) The accumulated error value of the transfer data, which occurs when the input data is read twice or skipped due to the phase difference of the output data,
The error cumulative calculation unit (4-1) of (4) calculates and the error correction unit (5)
Is the error correction number calculated by the error correction number calculation unit (4-3),
A data replacement method characterized by correcting an error in the transfer data by subtracting or adding it from the numerical value of the transfer data.
いて、受信入力データの速度と送信出力データの速度と
が不確定の場合に、該位相差監視部(1) が検出した受信
入力と送信出力のデータの位相差が原因で入力データと
出力データのオーバラップが生じた時に入力データの二
度読みを防止する二度読み防止部(7)を設け、該誤り状
態監視部(4) の誤り累計算出部(4-1) が、前記位相差が
原因で入力データの読み飛ばしが出力データに発生した
時に起きる転送データの誤り値の累計値を算出し、該誤
り訂正数算出部(4-3)の算出した誤り訂正数を、該誤り
訂正部(5) が、転送データの前記二度読み防止部(7)を
通した後の数値に加算することにより、転送データの誤
りを訂正することを特徴とするデータ乗せ替え方式。4. The data transfer method according to claim 1, wherein when the speed of the reception input data and the speed of the transmission output data are uncertain, the reception input and the transmission detected by the phase difference monitoring unit (1) A double reading prevention unit (7) is provided to prevent double reading of the input data when the input data and the output data overlap due to the phase difference of the output data, and the error state monitoring unit (4) The error cumulative calculation unit (4-1) calculates the cumulative error value of the transfer data that occurs when the input data is skipped due to the phase difference in the output data, and the error correction number calculation unit (4 The error correction unit (5) corrects the error in the transfer data by adding the calculated error correction number to the numerical value of the transfer data after passing through the double reading prevention unit (7). A data replacement method characterized by:
いて、受信入力データの速度と送信出力データの速度と
が不確定の場合に、該誤り状態監視部(4) の誤り数保持
部(4-2) と誤り訂正数の算出部(4-3) との間に、外部入
力の訂正範囲設定信号により, 該誤り数保持部の出力の
誤り数の訂正範囲を制御する誤り訂正範囲制御部(4-4)
を設け、該誤り訂正範囲制御部の出力と該データ監視部
(3) の出力とにより、誤り訂正数の算出部(4-3) が誤り
訂正数を算出し、該誤り訂正数算出部(4-3)の算出した
誤り訂正数を、該誤り訂正部(5) が、転送データの数値
から減算及び加算することにより、受信入力と送信出力
のデータの位相差が原因で起きる転送データの二度読み
と読み飛ばしによる誤りを訂正することを特徴とするデ
ータ乗せ替え方式。5. The data replacement method according to claim 1, wherein when the speed of the received input data and the speed of the transmitted output data are uncertain, the error number holding unit (4) of the error state monitoring unit (4) is used. -2) and the error correction number calculation unit (4-3), an error correction range control unit for controlling the correction range of the error number of the output of the error number holding unit by an external input correction range setting signal. (4-4)
The output of the error correction range control unit and the data monitoring unit
With the output of (3), the error correction number calculation unit (4-3) calculates the error correction number, and the error correction number calculated by the error correction number calculation unit (4-3) is used as the error correction unit. (5) is characterized by correcting the error due to double reading and skipping of the transfer data caused by the phase difference between the data of the reception input and the transmission output by subtracting and adding from the numerical value of the transfer data. Data transfer method.
を、異なるタイミングの送信出力データに乗せ替える方
式において、該受信入力データの速度が送信出力データ
の速度より遅い場合に、該受信入力と送信出力のデータ
の位相差を常に監視する位相監視部(1) と、該位相差に
より出力側データの取り込みタイミングを切り換える為
のタイミング選択部(2) と、受信入力データを送信出力
データに受け渡しする転送データの数値のnフレーム分
を保持する転送データ保持部(3-1) と、該nフレーム分
の転送データの総数Σを算出する総数演算部(3-2) と,
前記位相差により発生するオーバラップ時及び通常時の
状態信号により、前記転送データの総数Σをフレーム数
nで割算した平均値Σ/nと、該転送データの総数Σをフ
レーム数nに1を足した数(n+1) で割算した平均値Σ/
(n+1)の何れかを選択し其の割算の余りを該総数演算部
(3-2) の1入力とする転送データ制御部(3-3)と, 其の
選択出力をnフレームだけ連続し出力データとする出力
制御部(3-4) とからなるデータ誤り防止部(3) とを具
え、受信入力と送信出力との位相差が原因である二度読
みによる転送データの誤りが出力データとして送出され
ることを防止することを特徴とするデータ乗せ替え方
式。6. A method of transferring data received and input at a certain timing to transmission output data at different timings, and when the speed of the received input data is slower than the speed of the transmitted output data, the received input and the transmission output Phase monitoring unit (1) that constantly monitors the phase difference of the data, a timing selection unit (2) that switches the output side data acquisition timing according to the phase difference, and a transfer that transfers the received input data to the transmitted output data. A transfer data holding unit (3-1) that holds n frames of the numerical value of the data, a total number calculation unit (3-2) that calculates the total number Σ of the transfer data of the n frames,
An average value Σ / n obtained by dividing the total number Σ of the transfer data by the frame number n and the total number Σ of the transfer data by 1 for the frame number n by the state signal at the time of overlap and the normal state generated by the phase difference. Average value Σ / divided by the number (n + 1)
Select any one of (n + 1) and use the remainder of the division to calculate the total number
A data error prevention unit consisting of a transfer data control unit (3-3) that takes one input of (3-2) and an output control unit (3-4) that makes the selected output continuous for n frames and becomes output data. (3) A data replacement method characterized in that the transmission data error due to double reading due to the phase difference between the reception input and the transmission output is prevented from being transmitted as output data.
いて、受信入力データの速度が送信出力データの速度よ
り速い場合には、データ誤り防止部(3) の転送データ制
御部(3-3) が、前記受信入力と送信出力のデータの位相
差により発生するスリップ時及び通常時の状態信号によ
り、前記転送データの総数Σをフレーム数nで割算した
平均値Σ/nと、前記転送データの総数Σをフレーム数n
から1を引いた数(n-1) で割算した平均値Σ/(n-1)の何
れかを選択し其の割算の余りを前記総数演算部(3-2) の
1入力とすることにより、受信入力と送信出力との位相
差が原因である読み飛ばしによる転送データの誤りが出
力データとして送出されることを防止することを特徴と
するデータ乗せ替え方式。7. The data transfer method according to claim 6, wherein when the speed of the received input data is faster than the speed of the transmitted output data, the transfer data control unit (3-3) of the data error prevention unit (3). Is the average value Σ / n obtained by dividing the total number Σ of the transfer data by the number of frames n by the state signal at the time of slip and in the normal state generated by the phase difference between the data of the reception input and the transmission output, and the transfer data. Is the total number Σ of frames n
Select one of the average value Σ / (n-1) divided by the number (n-1) minus 1 and set the remainder of the division as 1 input of the total number calculation unit (3-2). By doing so, it is possible to prevent an error in the transfer data due to the skip in reading due to the phase difference between the reception input and the transmission output from being transmitted as output data.
いて、受信入力データの速度と送信出力データの速度と
が同じ場合は、データ誤り防止部(3) の転送データ制御
部(3-3) が、受信入力と送信出力のデータの位相差によ
り発生するオーバラップ時とスリップ時と通常時の状態
信号により、前記転送データの総数Σをフレーム数nで
割算した平均値Σ/nと、該転送データの総数Σをフレー
ム数nに1を足した数(n+1) で割算した値Σ/(n+1)と、
該転送データの総数Σをフレーム数nから1を引いた数
(n-1) で割算した値Σ/(n-1)の何れかを選択し其の割算
の余りを前記総数演算部(3-2) の1入力とすることによ
り、受信入力と送信出力との位相差が原因の二度読み及
び読飛ばしによる転送データの誤りが出力データとして
送出されることを防止することを特徴とするデータ乗せ
替え方式。8. The data transfer method according to claim 6, wherein when the speed of the received input data and the speed of the transmitted output data are the same, the transfer data control unit (3-3) of the data error prevention unit (3) However, an average value Σ / n obtained by dividing the total number Σ of the transfer data by the number n of frames by the status signal at the time of overlap, the time of slippage, and the normal time generated by the phase difference between the data of the reception input and the transmission output, A value Σ / (n + 1) obtained by dividing the total number Σ of the transfer data by the number (n + 1) obtained by adding 1 to the frame number n,
Number obtained by subtracting 1 from the frame number n of the total number of transfer data Σ
By selecting one of the values Σ / (n-1) divided by (n-1) and setting the remainder of the division as one input of the total number calculation unit (3-2), A data replacement method characterized in that an error in transfer data due to double reading and skipping due to a phase difference from a transmission output is prevented from being transmitted as output data.
送信出力データの速度とが同じ場合のデータ乗せ替え方
式において、データ誤り防止部(3) の総数演算部(3-2)
と転送データ制御部(3-3) との間に、該転送データ制御
部で入力データが予め定めた最大値 Σ/(n-1) を越え
た時は其のオーバフローした数値を総数演算部(3-2) の
1入力とするオーバフロー制御部(3-5) を設け、受信入
力と送信出力の位相差が原因の二度読み及び読飛ばしに
よる転送データの誤りが出力データとして送出されるこ
とを防止することを特徴とするデータ乗せ替え方式。9. The total number calculation unit (3-2) of the data error prevention unit (3) in the data transfer method when the speed of the received input data is the same as the speed of the transmitted output data according to claim 8.
Between the transfer data control unit (3-3) and the transfer data control unit (3-3), when the input data exceeds a predetermined maximum value Σ / (n-1) in the transfer data control unit, the overflowed numerical value is calculated. An overflow control unit (3-5) that takes one input of (3-2) is provided, and the error in the transfer data due to double reading and skipping due to the phase difference between the reception input and the transmission output is sent as output data. A data replacement method that is characterized by preventing this.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7199572A JPH0951362A (en) | 1995-08-04 | 1995-08-04 | Data reloading system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7199572A JPH0951362A (en) | 1995-08-04 | 1995-08-04 | Data reloading system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0951362A true JPH0951362A (en) | 1997-02-18 |
Family
ID=16410070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7199572A Withdrawn JPH0951362A (en) | 1995-08-04 | 1995-08-04 | Data reloading system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0951362A (en) |
-
1995
- 1995-08-04 JP JP7199572A patent/JPH0951362A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4225960A (en) | Automatic synchronizing system for digital asynchronous communications | |
US4961190A (en) | (1+N) Hitless channel switching system | |
US4144414A (en) | Network synchronization apparatus | |
US4779261A (en) | Loop network | |
US20030037297A1 (en) | Frame synchronization device and frame synchronization method | |
US5515362A (en) | Digital signal transmission apparatus | |
EP0258702B1 (en) | Method and apparatus for linear feedback sequence detection with error correction | |
EP0258621B1 (en) | Digital sequence polarity detection with adaptive synchronization | |
WO2002056513A1 (en) | Path error detecting method and device therefor | |
SE454639B (en) | DIGITAL CHANNEL TRANSFER AND A DIGITAL PROTECTION CHANNEL | |
US6693919B1 (en) | Frame synchronization method and frame synchronization circuit | |
EP0138693B1 (en) | Method and apparatus for supervising digital radio transmission line | |
KR20000052456A (en) | Reed-solomon decoding apparatus and method for controlling the same | |
JPH0951362A (en) | Data reloading system | |
EP1480370B1 (en) | Transmission data frame synchronization method and transmission data frame synchronization circuit | |
JP3077825B2 (en) | Cell discard error detection / dummy cell insertion error error cell removal method | |
JP4679090B2 (en) | Transmission end switching method and set spare terminal equipment | |
JP4412068B2 (en) | Uninterruptible switching system, uninterruptible switching method, and communication station used therefor | |
JP2785736B2 (en) | Automatic delay adjustment circuit and adjustment method in digital communication system | |
JPS6216589B2 (en) | ||
JP3153975B2 (en) | Frame synchronization circuit | |
JP3358712B2 (en) | Receiving circuit and receiving method in ISDN line termination device | |
JPH1084334A (en) | Data transmission system | |
JPH07118695B2 (en) | Network synchronous clock selection circuit | |
JPH01316043A (en) | Synchronizing clock supply control system for communication system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021105 |