JPH09502581A - Information transmission system and its operating method - Google Patents

Information transmission system and its operating method

Info

Publication number
JPH09502581A
JPH09502581A JP7507531A JP50753195A JPH09502581A JP H09502581 A JPH09502581 A JP H09502581A JP 7507531 A JP7507531 A JP 7507531A JP 50753195 A JP50753195 A JP 50753195A JP H09502581 A JPH09502581 A JP H09502581A
Authority
JP
Japan
Prior art keywords
information
stream
parallel
streams
encoded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP7507531A
Other languages
Japanese (ja)
Inventor
カンパナ、トマス、ジェイ、ジュニア
Original Assignee
エヌ・ティー・ピー インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エヌ・ティー・ピー インコーポレイテッド filed Critical エヌ・ティー・ピー インコーポレイテッド
Publication of JPH09502581A publication Critical patent/JPH09502581A/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/10—Polarisation diversity; Directional diversity

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

(57)【要約】 サブキャリア（図７ＡおよびＢ）によって変調された無線周波数キャリア（１０６、６１６）を使用し、時間インターバルの間フェージングを受ける情報を空中に送信するためのシステム（１０２、６００）は、第１のエンコードされた情報ストリーム（図８）およびこの第１情報ストリームに対して空中のフェージングの時間インターバル以上の時間遅延インターバル（図７）だけ遅延された第２のエンコードされた情報ストリーム（図８）を発生する。これら第１および第２のエンコードされた情報ストリームはサブキャリアのサイクルで変調された同一の第１および第２のパラレル情報ストリームを発生するようサブキャリアを変調する。受信回路（図２３）はパラレル情報ストリームを受信するようになっており、送信されたストリームを検出するための検波器と、検出したパラレル情報ストリームに応答し、検出したしたストリームのうちの少なくとも一方にフェードした情報があるか否かを判断し、フェードした情報の判断に応答してフェードした情報を時間がずらされた時間に置換する、少なくとも１つのプロセッサとを有する。 (57) Summary A system (102, 600) for transmitting information in the air that is subject to fading during a time interval using a radio frequency carrier (106, 616) modulated by subcarriers (FIGS. 7A and B). ) Is the first encoded information stream (FIG. 8) and the second encoded information delayed with respect to this first information stream by a time delay interval (FIG. 7) greater than or equal to the time interval of the fading in the air. Generate a stream (FIG. 8). These first and second encoded information streams modulate the subcarriers to produce identical first and second parallel information streams that are modulated on the cycle of the subcarriers. The receiving circuit (FIG. 23) is adapted to receive a parallel information stream, and a detector for detecting the transmitted stream and at least one of the detected streams in response to the detected parallel information stream. At least one processor for determining whether there is faded information and replacing the faded information with a staggered time in response to determining the faded information.

Description

【発明の詳細な説明】 情報送信システムおよびその運用方法 技術分野 本発明は高レートの情報送信信号、誤りのない高信頼性の送信信号および低 放射パワーの送信信号を有するサブキャリア（副搬送波）により変調されたＲＦ キャリア（搬送波）によって、時間変位したパラレル情報ストリームで変調され たサブキャリアにより情報を片方向および双方向に空中に（無線）送信する方法 に関する。更に本発明は、空中に送信すべき時間変位したパラレル情報ストリー ムをエンコード（コード化）するための送信回路、空中に送信されたパラレル情 報ストリームをデコードするための受信回路、この受信回路を使用した受信機お よび送受信機、送信回路を使用した送受信機、送信回路および受信回路を使用し たベース局に関連した信号処理システムおよび少なくとも１つの受信機または送 受信機および少なくとも１つのベース局を有する送信および受信回路を含むシス テムに関する。 背景技術 Ａ．片方向無線送信 無線業界には簡単な数値的な電話の番号メッセージ以上のメッセージを伝え るという動きがある。これらメッセージは一般にパソコンおよびオフィスコンピ ュータで発生され、電話ネットワークを介して無線送信システムへ送られる。 これらメッセージはメッセージングシステムコントローラ（ページングター ミナル）によって受信され、無線送信システムを通して送信できるように処理さ れる。Ｅ（電子）メールサービスは多数の人に普及し、現在の１７００万の電子 メール（Ｅメール）加入者は１９９５年までに５３００万人にも達すると予想さ れている。平均的なＥメールメッセージは長さが約４５０キャラクターであり、 毎就業日当たり５〜８個のメッセージが送られている。 パソコンはサイズがかなりコンパクトとなり、固定した位置に設置するのと 対照的に、人と共にパソコンを移動できるようになった。次の数年の間にパソコ ンのほとんどは重量が約３６ｋｇ（８ポンド）以下となり、ポータブルオフィス として極めて便利なものとなると予想されている。このような事態により、無線 通信はこのポータブルオフィスコンピュータが情報サービスおよびＥメールメッ セージを受け入れできるような選択メディアとなる。 これによりメッセージサービスに割り当てられている現行の無線インフラス トラクチャには大きな負担がかかる。現在、１５０ＭＨｚおよび４００ＭＨｚの 無線バンドで運用されているほとんどの都市エリアのページングシステムでは、 現在の数字ページング加入者を受け入れできるフル容量またはほとんどそれに近 い容量で稼働している。アルファニューメリック情報およびＥメールサービスを 受け入れるのに利用できる適当な、保留エア時間はない状態である。 現在、地方および地域内のページング設備には９００ＭＨｚの免許バンドが 利用できる。しかしながら現在のプロトコル速度および予想される成長率では国 内のチャンネルは次の数年内に疑いもなく飽和状態に達する。現在のところ１つ 以上の９００ＭＨｚの国内規模のページングチャンネルが飽和状態に近い状態で ある。これら無線ページングシステムのエア時間効率を増すという強い要求が大 きくなろう。 更に、米国特許第4,849,750号、同第4,851,830号、同第4,853,688号、同第4 ,857,915号、同第4,866,431号、同第4,868,562号、同第4,868,558号、同第4,868 ,860号、同第4,870,410号、同第4,875,039号、同第4,876,538号、同第4,878,051 号、同第4,881,073号、同第4,928,100号、同第4,935,732号、同第4,978,944号、 同第5,012,235号、同第5,039,984号、同第5,047,764号、同第5,045,850号、同第 5,052,049号および5,077,834号は、周波数エージル（ａｇｉｌｅ）情報送信ネッ トワークおよび周波数エージルデータ受信機を開示している。 上記特許は、本明細書に参考例として引用する。１９９１年５月２０日に出願さ れた「モービルプロセッサへのＲＦ通信による電子メールシステム」を発明の名 称とする米国特許出願第702,939号、１９９１年５月２０日に出願された「電子 メールシステムの外側で生じたモービルプロセッサへのＲＦ通信による電子メー ルシステム」を発明の名称とする米国特許出願第702,319号、および１９９１年 ５月２０日に出願された「ＲＦ通信による電子メールシステムを相互接続するた めのシステム」を発明の名称とする米国特許出願第702,938号は、上記特許に開 示されたネットワークおよび受信機を使用できる片方向無線送信を使用したポー タブルコンピュータへ電子メールシステムをリンクするためのシステムを開示し ている。これら米国特許出願を参考例として引用する。 総括すれば、現在の１５０および４５０ＭＨｚの無線メッセージングインフ ラストラクチャを利用する上記改善案は、無線加入者へのメッセージ送り出しコ ストを大幅に削減するものである。上記特許に記載されたシステムで４５０キャ ラクターのメッセージを送るコストは、現在、業界が加入者に提供している５０ キャラクターのメッセージが１.５０ドルかかるのに対して約６５セントとなる と予想されている。このような大幅なコスト削減は、無線情報およびＥメールサ ービス業界の成長率を更に増すことになろう。 １５０および４５０ＭＨｚの無線バンドでは、片方向および双方向の情報送 信に対して認可されたＥＭＴＳモービルチャンネルの形態で適当な保留無線スペ クトルを利用できる。しかしながら情報およびＥメールサービスに対する要求を 満たすには、より信頼性のある片方向メッセージングプロトコルが必要である。 更に、エア時間がより効率的なメッセージングプロトコルに対する別の条件も求 められる。 ＰＯＣＳＡＧプロトコルはもともとは英国郵政省コード規格化アドバイサリ ーグループ（ＰＯＣＳＡＧ）によって認可されたものである。このプロトコルは 主としてトーン専用、すなわちセミ同期ページングフォーマットに対して開発さ れたものである。ページング受信機のすべての同期状態を維持するよう、連続的 に送信しなければならない同期式ページングフォーマットと異なり、ＰＯＣＳＡ Ｇはメッセージを送ろうとしている時に無線信号を送るだけでよいという点で多 少非同期とも言える。しかしながら、ＰＯＣＳＡＧ送信信号は下記のように待機 中のページングに極めて影響され易い。ＰＯＣＳＡＧ受信機への送信情報中に３ ビットの誤りがあると、送信機と受信機との送信の同期状態が喪失するのを防止 するには、この受信機に入れられたＢＣＨ誤り訂正コードは有効とならないこと があり、この結果、受信機への情報の送信を完了できず、受信機はスキャニング モードに戻り、新しい送信識別コードを含む新しい送信信号にロックしようとし てしまう。１２００および５１２ボーデータレートでは、２〜４ミリ秒の時間イ ンターバルで受信機の受信レベルより低い受信レベルのページングによって３ビ ットの誤りが生じる。 ＰＯＣＳＡＧプロトコルを理解するため、次の説明において図１を参照する 。ＰＯＣＳＡＧフレームセットはＰＲＥＡＭＢＬＥ（プレアンブル）信号と、Ｓ ＹＮＣ（同期）信号と、８個のフレームから成り、８個のフレームは２つのコー ドワードにサブ分割される。ＰＯＣＳＡＧページャー（ポケベル）はページャー がＰＲＥＡＭＢＬＥ信号を一旦検出し、ＳＹＮＣコードワードに同期すると、ペ ージャーはそれぞれのフレーム内のメッセージをサーチするだけであるという点 で同期式である。キャップコードＩＤ番号が逐次割り当てられている場合、ペー ジがはそれぞれのフレームに自動的に割り当てられる。ページャーのＩＤの最後 の３つの数字に等しい二進数を考えると、それぞれのページャーが位置するのが ８つのフレームのうちのいずれかであるかを決定できる。 ＰＯＣＳＡＧページャーは無線チャンネルを連続的にサンプリングし、その ＰＲＥＡＭＢＬＥ信号を探す。このＰＲＥＡＭＢＬＥ信号は一般に、長さが１． １２５〜３秒であり、デジタル式に送られる１と０が交互に並んだストリングか ら成る。ページャーが無線チャンネルをサンプリングし、ＰＲＥＡＭＢＬＥスト リングを決定すると、このチャンネルに留まり、ＳＹＮＣ信号を探す。このＳＹ ＮＣ信号は実際には６２.５ミリ秒のコードワードであり、ページャーが応答す る仮想のアドレスを送信する。このアドレスは使用されていないアドレスである ので、他のページャーの誤作動（エラーによるターンオン）を生じさせるもので はない。ページャーはＳＹＮＣコードワードを受信すると、それぞれのフレーム グループ内のメッセージをサーチする。 ＰＯＣＳＡＧはその構造により、ある固有の非能率性を有する。これら非能 率性は５１２および１２００ボーのＰＯＣＳＡＧページャーの双方で存在し、プ ロトコルの設計のアーキテクチャ上固有のものである。ＰＯＣＳＡＧおよび他の デジタルプロトコルでは、ボーレートはサブキャリアの周波数でもある（例えば ５１２ボーは送信信号部分をエンコードするのに１と０で変調された５１２Ｈｚ の矩形波サブキャリアを使用している）。再度、図１を参照すると、１つのフレ ームはコードワード１とコードワード２から成ることに留意すべきである。ＰＯ ＣＳＡＧページャーが１つのメッセージを受信すると、そのフレームの最初のコ ードワードはページャーに対するＩＤすなわちアドレス情報を含んでいる。また これは、どんなタイプのビープ音を発生しているかをページャーに表示する警告 情報も含んでいる。コードワード２は数値またはアルファニューメリック情報が 含まれる。ページャーが数値モードとなっている場合、コードワードは５桁の数 字を含むことができる。 しかしながら、極めて少数の数値ページだけしか、長さが５桁しかないこと に留意すべきである。実際、代表的なページングシステムでは、図２に示すよう に数値メッセージの９８％が７桁の長さとなっている。数値メッセージは７桁の 長さであるので、ＰＯＣＳＡＧプロトコルは次のフレームを借りるか、または次 のフレームに延長できる。各フレーム内の第１コードワード（これは一般にアド レスである）は、コードワードがアドレス情報を含んでいるのか、または数値情 報を含んでいるのかを表示するマーカービットを有する。このため、例えば７桁 のうちの残りの２桁が次のフレームの第１コードワード内にスピルオーバーする こととなる。次のフレームワード内のデータの２０ビット（５桁の数字）のうち の８ビットしか使用されず、コードワードのバランスは利用されないものとなる 。ＰＯＣＳＡＧはこのコードワードのバランスをフィラーコードで満たしている 。隣接フレームのうちの第２コードワードもフィラーコードで後方から満たされ ている。この隣接フレームは他のページによる利用はできない。実際に隣接フレ ーム２のページャーを待っているメッセージは、メッセージを受信するのに次の フレームグループが送られるまで待機しなければならない。ＰＯＣＳＡＧシステ ムのアーキテクチャでは、所定のページャーへのメッセージはそれぞれのフレー ムだけで送らなければならない。 フレームグループ内で均一に受信機を分けるように受信機の配分することに ついて大きな注意を払わず、各フレームグループ内の顧客の利用が均一であれば 、システムのエア時間が非効率となることは明白である。システムのエア時間の 効率は３０％〜６０％の間で変わり得る。エア時間の非効率性がメッセージ長さ （７桁）によるものであり、フィラーコードを挿入していることにより生じてい る場合、かなりのエア時間の非効率性を完全に利用することはできない。ページ プロトコルをメッセージごとに比較する場合、多数のページを送る際の固有のシ ステムの非効率性は考慮しない。上記のように、ＩＤコードを正しく配分するこ とに大きな注意を払わない場合、ＰＯＣＳＡＧシステムの非効率性は大きく変わ る。 ＰＯＣＳＡＧページングプロトコルがエア時間の効率性をどのように低下さ せる傾向があるかについて理解するため、図３を参照する。図３はページングシ ステムを通して送りたい５０の数値ページを示す。この例のために、各ページは ７桁の数値ページであり、８つのフレームグループ間にページャーが均等に分散 されている。 第１の問題は、各ページが長さが７桁となっていることに起因し、フレーム グループあたり平均３.５ページしか送ることができないことが挙げられる。８ 番目のフレームグループを宛て先とする７桁の数値ページはＳＹＮＣ信号を送ら なければならないことにも留意すべきである。このため、メッセージは次のフレ ームセットのうちの第１フレームにスピルオーバーする。明らかとなるオーバー ヘッドの問題とは、最初の８フレームの送信後に受信機を再同期化しなければな らないことである。この再同期化により８フレームグループ内で送られる各メッ セージの長さが増す。ＳＹＮＣ信号はオーバーヘッドを配分するのに３.５ペー ジで割った６２.５ｍｓの長さである。２６０ｍｓの時間のうちの１６７ｍｓは ６２.５％の効率を発生する。隣接フレーム内へのメッセージのスピルオーバー に起因して第２の問題も生じることが理解できよう。フレームグループ順（例え ば１２３４５６、１２３４５６７）にページの各々が到着すると仮定する場合、 ページングターミナルがフレームグループの効率当たり最大３.５のメッセージ を得るようにソートできるとしても、第１フレーム向けの多数のページがスタッ クする傾向が生じることが理解できよう。この問題を解消するため、（第１フレ ームグループ内にスピルオーバーする）８番目のフレームグループではより少数 のページャーにしか交付しない。しかしながら、このようにしてもこの問題は解 決されず、他のフレームグループ内に別のページが累積するだけである。 ５１２ボーのＰＯＣＳＡＧプロトコルは６２.５ｍｓのコードワード当たり ２.８５７のアルファニューメリックキャラクターを送信する。最初のフレーム で１つのアルファニューメリックメッセージが送信される場合、６２.５のＳＹ ＮＣ信号が必要とされる前に最大４２個のキャラクターを送ることができる。 送信フレーム 同期前の最大キャラクター数 １ ４２.８ ２ ３７.１４ ３ ３１.４３ ４ ２５.７１ ５ １９.９９ ６ １４.８９ ７ ８.５７ ８ ２.８５ アルファニューメリックメッセージの国内の平均長さは４５キャラクターで あるので、キャラクター時間にＳＹＮＣオーバーヘッドを加えることは妥当であ る。平均的Ｅメールメッセージは１５０〜４５０キャラクターであると考えられ 、これによりエア時間の条件が増し、受信の誤りの確率も増える。 各キャラクターは次のようになる ２１.９８ｍｓ １キャラクター当たり ２.７３ｍｓ キャラクター当たりのフレームのＯＶＨＤ ２４.７１ｍｓ 現在のデジタルプロトコル（ＰＯＣＳＡＧおよびＧＯＬＡＹ）はそれぞれの アーキテクチャによりスピードアップが困難である。ＰＯＣＳＡＧのスピードを ５１２から１２００または２４００ボー（サブキャリアの周波数）へ増す試みは 、次のような問題に直面している。 １２００および２４００ボーのデータ送信レートはデータビット時間をそれ ぞれ約８００および４００ミリ秒短縮した。このようなビット当たりの短い時間 により、メッセージ受信の信頼性が著しく低下した。 ＰＯＣＳＡＧ受信機は送信されたキャラクターが回復不能となる前に１つま たは２つのデータビットだけを誤り状態と許容できるＢＣＨ誤り訂正方式を有す る。人工のノイズおよびラレイ（Ｒａｌｅｉｇｈ）フェージング現象は、かかる 短いデータビット時間よりもより優勢となる。この真の結果として、情報および Ｅメールサービスを可能とするように試みる際、現在のデジタルプロトコルが自 然および人工の妨害波の作用と組み合わせて使用している誤り訂正方式の累積効 果によって、メッセージ受信機の信頼性が低下することとなる。３以上のビット 誤りは受信機のスレッショルド検出レベル以下のフェードを示し、これにより受 信機は受信した情報ストリームとの同期状態を喪失し、ターンオフし、そのアド レスの別の送信信号をサーチする原因となり得る。３ビットの誤りは真のメッセ ージ誤りであり、この結果、少なくともある種のデータが失われる。 メッセージ当たりのスピードは実際はシステムで利用するのにページャーの どのフォーマット（タイプ）を選択するかの比較的貧弱な方法となる。ページン グシステムの信頼性およびページャーにメッセージ情報を送る能力に、より強い インパクトを与える種々のアルファ信号化方式には大きな差異はない。エア時間 の効率の差およびページャーによって誤って受信されたデータを訂正するのに用 いられる技術は、検討すべき極めて重要な要因である。 ＰＯＣＳＡＧ（英国郵便プロトコル）およびＧＯＬＡＹは、デジタル送信機 を必要とするデジタルフォーマットである。 ５１２ボーのＰＯＣＳＡＧプロトコルは３１ビットワードを利用し、誤り訂 正のためにビットのうちの１１を利用する。上記のように、アドレス内の３ビッ トの誤りはメッセージを失わせる原因となる。このことは、アドレス中の４ミリ 秒のフェードすなわちノイズバーストおよびメッセージ中の２ミリ秒のフェード 誤りに等しい。１２００ボーのＰＯＣＳＡＧページャーは、同じ誤り訂正フォー マットとエア時間の非効率性を有する。耐フェード性はアドレス中では２ミリ秒 のフェードに減少し、メッセージ中では１ミリ秒に減少している。特定チャンネ ル上でのページャーの数は２倍となるが、耐フェード性が低下することによるメ ッセージの信頼性の低下は数値ページングでは認識できる程度となり、長いアル ファニューメリックメッセージを送る際には著しく低い信頼性となる。 ＧＯＬＡＹプロトコルは２３ビットのワードを使用し、誤り訂正のためにビ ットのうちの１１を使用している。ＧＯＬＡＹプロトコルはデコーディングの信 頼性を増すのに３００ボーでＩＤコードを送信している。メッセージは６００ボ ーで送信される。ＧＯＬＡＹフォーマットはデータレートがより低速であること に起因し、ページのうちのＩＤ部分を検出する信頼性が増している。しかしなが ら、フォーマットを解析する際の全体の信号化は５１２ボーのＰＯＣＳＡＧより も顕著に低く、これにより現在何万台もの数値ページャーにサービスしている無 線チャンネル上でアルファニューメリック情報およびＥメールサービスを受け入 れるには、良好な選択案となっていない。 無線業界における共通する誤解は、ボーレートなる用語に関連している。ボ ーレートが高くなればなるほど、これにより直接チャンネル当たりのページャー 台数を増すことができると容易に考えられる。このことは、一部はコンピュータ に関するボーレートがキャラクター速度に関する計算をする際に無線用語で考え られているということに起因する。一般に、コンピュータはキャラクター当たり ８〜１１ビットの情報を送るので、単純にこの数字をボーレートとなるように割 り、どれだけ速く情報を送信できるか判断している。しかしながら実際は、ボー レートは分析の一部でしかなく、電話回線に接続される有線のコンピュータと異 なり、無線送信では片方向となっていることにより信号化プロトコルに更にオー バーヘッドを加えなければならない。無線ページングすなわち片方向情報送信は 、誤りを受信した場合、第２の送信メッセージを求める有線または双方向無線の 特別な権利を有していない。無線ページングは片方向である１回の送信である。 従って無線ページング機器のメーカーは無線送信の障害によって生じた誤りをペ ージャーが訂正できるようにするため、追加情報をエンコードしなければならな い。１つのキャラクターを表示するのに８〜１１ビットを使用する代わりに３０ もの多いビットが必要となり得る。このような訂正用オーバーヘッドは誤り訂正 信号と称され、ある方法ではページャーへのデータ送信レートは７０％も低下さ せている。誤り訂正用に１２００ボーのデータレートの半分が使用される場合、 有効データレートは６００ボーとなる。このスピードまたはボーレートは実際の メッセージを送信する前にページング受信機の準備をさせるのに送らなければな らないオーバーヘッドＳＹＮＣおよびウェークアップＰＲＥＡＮＭＢＬＥによっ て更 に小さくなっている。 運用環境はページングシステムの信頼性に更に最大の影響を与える。地形、 運用周波数、人工の構造が存在していること、および自然のノイズならびに人工 のノイズのすべてがページングシステム内の現在の技術状態の運用効率に総合的 な影響を与える。無線信号がページング受信機に到達できない場合、受信機の感 度またはプロトコル内の誤り訂正はほとんど目的を果たさない。従って、ページ ングシステムの第１の条件は、ページングシステムのサービスエリアのうちのす べてのエリアで良好な無線ページング信号を提供することである。 ページングサービスエリアの地形は必要なケリー（Ｃａｒｅｙ）カバー範囲 すなわちサービスエリアを提供するのに必要な送信機の設置場所の数およびアン テナパターンを決定する。地形の変化が少なくなればなるほどＲＦ電界はより均 一に分布し、信頼性のあるサービスエリアのカバー範囲を得ることがより容易と なる。人工的な対象（ビル）および地形変化（丘）は、視線上のページング信号 をブロックすることによって影となる傾向がある。都市部の無線環境では受信機 はかなりの悪影響を受ける。ページング受信機はマルチパス干渉、インパルスノ イズ、一斉送信ビートおよび多数の送信機を備えた多くのシステムにおける送信 機の非同期状態を受ける。これら現象は更に、ビルの影効果および信号のビル内 への透過減衰と複合する。上記現象のいずれも、受信機の信頼性を低下させる。 よりパワーの大きい送信機および多数の送信機を使用すれば、上記問題の一部は 解消できるが、他の問題（例えばマルチパス、同時送信ビートおよび送信機の非 同期状態）が増える。従って、特定のエリアの無線メッセージサービスの信頼性 を複雑にするその他の多数の問題が存在しているので、解決する問題は簡単では ない。 以前、アナログ式ページャーはアドレシングトーンをデコードするのにある 種のアクティブフィルタを利用していた。ページャー内のアクティブフィルタは 正弦波信号化波形を変える任意の形態の位相または他の任意の形態のひずみに対 して極めて鋭敏であ った。アナログページャーは正しくデコードし、ユーザーに警告をするのに完全 な正弦波を必要としている。従って、ページャー内のアクティブフィルタデコー ダに合わせるのには送信機の位相を正確に合わせ、送信機を同期化した（一斉送 信の）システムが必要であった。局と同期化状態にあり、かつ正しい位相関係に あっても、ページャーが２つの送信機の中間点にある時、不正確にデコードする ことが多かった。 このような以前のアナログの問題からデジタルのエンコード方法に移行した わけである。１９８０年代の初期ではアナログページャーに関連した問題を経験 していないメーカーによってデジタル送信およびページング製品が導入された。 このようなデジタル方法がページング受信機へ数値データを信頼性高く送る唯一 の方法であると考えられた。１９８０年ではアナログ技術は３００ボーに制限さ れており、デジタル技術は６００〜１２００ボーのデータを送信できたことを考 えれば、このことは正しい判断であった。しかしながら、搬送波システム内の機 器のほとんどすべての部分の置き換えを必要としていたので、安価に移行できた わけではなかった。現行のアナログ機器と置換するのに、ページングターミナル 、ベース局およびモデムを購入しなければならなかった。デジタルページングも ページャーによる信頼性のあるデータストリームの受信をするのに必要な大きな 信号強度を与えるのに、更にベース局を追加しなければならなかった。アナログ 技術に見られた欠点はこのような移行によって解消された。デジタルページャー は反対のアナログページャー側で見られた問題のある位相の誤りがなかった。ア ナログ技術における新しい研究開発はいくつかの理由からページャーメーカーに よって放棄された。アナログ技術は８０年代初期に開発された程度にはなってお らず（アナログ信号のデジタル信号処理は利用されていない）、デジタルシステ ムの販売を強調することにより通信機メーカーは置換用ベース局およびページン グターミナルの販売を劇的に増加した。 この１０年では、アナログデコーディング技術が劇的に進歩した。通常の電 話回線でも１９０００ボーのデータ送信レートは（１９８０年の３００ボーと比 較して）一般的なことである。マイクロプロセッサで支援されたデジタル信号プ ロセッサが１９８０年にはなかったデコーディング感度を備えたシングルチップ として入手できる。 送信機のメンテナンスを増やしたとしても、無線送信機の同期化ミス、ラレ イフェージングおよび人工ノイズの累積効果によって現在のデジタル受信機の信 頼性が著しく下がる。２４００ボーにおける全体のフェード許容度は１ミリ秒よ りも短い。１ミリ秒を越えるデータストリーム内にギャップがあると、これによ りメッセージ受信機は受信プロセスを終了させる原因となる。 当技術分野ではアナログ無線送信システムとデジタル無線送信システムの双 方にコンパーチブルなメッセージングプロトコルに対するニーズがある。上記で 引用した特許はアナログ送信機とデジタル送信機にコンパーチブルなプロトコル を開示している。これら特許に開示されたプロトコルは４５０キャラクターメッ セージの送信に対しては約９９％の信頼性があるが、ＰＯＣＳＡＧよりも約４倍 低い。しかしながらＰＯＣＳＡＧおよびＧＯＬＡＹと同じように上記引用特許に 開示されたプロトコルは誤り訂正ビットを備えた単一のシリアルデータストリー ムしか使用していない。このプロトコルは１００ミリ秒までのフェード期間に対 して影響を受けず、このプロトコルを一斉放送するのに必要な放射パワーはＰＯ ＣＳＡＧまたはＧＯＬＡＹプロトコルに対して必要な放射パワーにほぼ等しい。 大多数のメッセージ無線送信システムは５ＫＨｚの送信偏差限度および３０ ０〜３０００Ｈｚに限定された送信オーディオバンド幅を利用する割り当て無線 チャンネルを有する。現在サービス中のデジタル送信機は、データレートを１２ ００ボー（１２００Ｈｚのサブキャリア）まで制限できるモデムを有する。新し いプロトコルを備えた現在の送信機のインフラストラクチャとのコンパーチビリ ティは、ユニバーサルなコンパーチビリティを提供するのには有効でない。１２ ００ボーの限界は一般にデジタルベース局が利用する統合されたモデムの現在の 構造による制約である。デジタル式モデムのバンド幅が増せば、現在の無線送信 機のバンド幅はより高速のデータレートを受け入れできる。 上記ＰＯＣＳＡＧデジタルプロトコルの説明から明らかなように、これらは データのスループットを増す上での基本的な問題である。これら問題は、受信機 のノイズスレ ッショルドより低い無線送信を劣化させる待機中のフェードによって生じる予想 できない中断を受ける、セミ同期式受信機への無線シリアル情報送信の性質によ って生じるものである。これまで指摘したように、３ビットの誤りにより情報送 信とＰＯＣＳＡＧ受信機との全体的な同期が失われ、これよりフェードが喪失し た後に受信信号の残りによる受信機の回復は不可能となり、受信機のアドレスの 別の送信信号を探すサーチモードに入ることがある。同期状態の喪失の確率が高 くなれば送信媒体の使用は低下する。ＰＯＣＳＡＧは７キャラクターメッセージ に対してほぼ９５％の信頼性を有すると信じられており、このことは送信信号の １つ以上の数字を失う機会が５％であることを意味している。片方向のシリアル 無線データ送信をよく普及する方法とするには、コンピュータ間のデータ送信に 対するより高い信頼性が必要である。 無線周波数送信を評価するための認められている数学的な関係に従い、ＰＯ ＣＳＡＧプロトコルを使った無線送信を解析すると次のようなことが判る。すな わちＰＯＣＳＡＧプロトコルは長さが数キャラクター以上のデータ送信には適し ていない。 スレッショルドＳＴは受信機のスレッショルド検出レベルであり、メジアン ＳＭはメジアン電界強度レベルである。 フェージングレートＦ0はシステムが１時間当たりのマイル数で表される片 方向または双方向無線システムである場合の受信機または送受信機の速度および チャンネル周波数Ｆ0に応じて無線周波数送信信号が周期的にフェードする自然 周波数であり、フェード長さｔ（秒）はフェードの長さであり、スレッショルド ＦR以下のフェードは送信信号が受信機の検出能力よりも低下する時間（秒）で あり、メッセージ喪失確率Ｐ(error)はデータ送信と受信機との同期が喪失する 結果、メッセージ送信が完了しない確率である。上記引用した式を検討するには 、次の論文を参照されたい。Ｓ.Ｏ.ライス著、「正弦波プラスランダムノイズの 統計的性質」、ベルシステムテクニカルジャーナル、１９４８年１月；Ｔ.Ａ.フ リーバーグ著、「マルチパスフェージングの正確なシミュレーション」、論文１ ９８０年；キャプレス、マッサード、マイナー、「デジタル移動無線のためのＵ ＨＦチャンネルシミュレータ」ＩＥＥＥ ＶＴ−２９、１９８０年５月；および Ｐ.メイビー、Ｄ.ボール、「ＣＣＩＲ無線ページングコードＮｏ１の応用」第３ ５回ＩＥＥＥＶ.Ｔ.会議、１９８５年５月。 図４Ａ−４Ｊは受信機の速度（毎時マイル）に応じた１５０、４５０、９０ ０、１２００および２２００ＭＨｚの周波数に対し、現在使用されているか、ま たは将来使用されるボーレートである５１２、１２００および２４００のボーレ ートにおけるＰＯＣＳＡＧプロトコルの分析を示す。特に図４Ａは９０マイクロ ボルト／メータ（３９ｄｂ） メジアン電界強度で８マイクロボルト（１８ｄｂ）の検出感度を有する数値的７ 桁ＰＯＣＳＡＧメッセージのためのものであり、図４Ｂは１３０マイクロボルト ／メータ（４３ｄｂ）メジアン電界強度で８マイクロボルト（１８ｄｂ）の検出 感度を有する数値的７桁ＰＯＣＳＡＧメッセージのためのものであり、図４Ｃは 、９０マイクロボルト／メータ（３９ｄｂ）メジアン電界強度で８マイクロボル ト（１８ｄｂ）の検出感度を有する５０キャラクタのＰＯＣＳＡＧメッセージの ためのものであり、図４Ｄは１３０マイクロボルト／メータ（４３ｄｂ）メジア ン電界強度で８マイクロボルト（１８ｄｂ）の検出感度を有する５０キャラクタ のＰＯＣＳＡＧメッセージのためのものであり、図４Ｅは９０マイクロボルト／ メータ（３９ｄｂ）メジアン電界強度で５０マイクロボルト（１８ｄｂ）の検出 感度を有する８０キャラクタのＰＯＣＳＡＧメッセージのためのものであり、図 ４Ｆは、１３０マイクロボルト／メータ（４３ｄｂ）メジアン電界強度で８マイ クロボルト（１８ｄｂ）の検出感度を有する８０キャラクタのＰＯＣＳＡＧメッ セージのためのものであり、図４Ｇは９０マイクロボルト／メータ（３９ｄｂ） メジアン電界強度で８マイクロボルト（１８ｄｂ）の検出感度を有する２００キ ャラクタのＰＯＣＳＡＧメッセージのためのものであり、図４Ｈは、９０マイク ロボルト／メータ（４３ｄｂ）メジアン電界強度で８マイクロボルト（１８ｄｂ ）の検出感度を有する２００キャラクタのＰＯＣＳＡＧメッセージのためのもの であり、図４Ｈは、９０マイクロボルト／メータ（３９ｄｂ）メジアン電界強度 で８マイクロボルト（１８ｄｂ）の検出感度を有する４５０キャラクタのＰＯＣ ＳＡＧメッセージのためのものであり、図４Ｊは、１３０マイクロボルト／メー タ（４３ｄｂ）メジアン電界強度で８マイクロボルト（１８ｄｂ）の検出感度を 有する４５０キャラクタのＰＯＣＳＡＧメッセージのためのものである。ＭＳＧ 喪失確率とは無線一斉送信メッセージと受信機との同期がメッセージ送信中に喪 失し、受信機（または双方向無線システムの場合は送受信機）が反転し、受信機 への次の送信を表示する受信機のアドレスの一斉送信をサーチする無線メッセー ジ送信中の確率を表す。この確率は現在ＰＯＣＳＡＧプロトコルで使用されてい るＢＣＨ誤り訂正コードによる誤り、例えば３ビット誤りに等しい。明らかなよ うに、ＰＯＣ ＳＡＧの性能はメッセージ長さが増加するにつれて深刻に低下する。例えば図４ Ａ−４Ｊを比較すると、確率の大幅増加によりメッセージの長さが４５０キャラ クタに達するにつれてメッセージの受信が完了しなくなる１００％に近づくこと が判る。これらメッセージ喪失の誤りレートはＥメールのようなアプリケーショ ンのためにコンピュータに送信するには受け入れできないほど高い。従来の最初 のメッセージ送信の完了後、所定の時間の後にメッセージを再送信することは、 その後の各送信によるメッセージの受信の確率を大幅に高めるものではなく、送 信に成功する確率が半分になるだけである。 図５は、図４Ａ−４Ｊの表からのデータをグラフで示している。これから明 らかなように、メッセージ長さが長くなるにつれて誤り率は１００％に近づく。 図４Ａ−４Ｊから同ような曲線群をプロットできるが、この曲線群はメッセージ 長さによってメッセージの失敗と関連する３ビット以上の誤りの確率がどのよう に増加するかの同ような明らかにしている。 図６は、従来のフェージングプロトコル、例えばＰＯＣＳＡＧ、ＧＯＬＡＹ 、２トーンおよび５／６トーン等をデコードするのに使用される従来のエンコー ド機構の図を示す。このエンコーディング機構は双方向モービルデータフォーマ ットをエンコードしデコードするのにも使用されている。このエンコーディング 機構はイリノイ州６０４１５シカゴリッジのオックスフォード１０３４７ＳのＥ ＳＡテレコミュニケーションズ社によって製造されたハイキャップマルチスイッ チモデルＤＭＦ４０００である。このエンコーディング機構はプロトコルをエン コードし、これらを送信機に送るために必要なマイクロ電子回路を含む。このエ ンコード機構は分散処理アーキテクチャを利用して公衆電話交換ネットワーク（ ＰＳＴＮ）からのメッセージを受信でき、必要な加入者の証明および有効化を行 い、プロトコルをエンコードし、無線送信システムへアクセスする。より高レベ ルのプロセッサは中央処理ユニット３０と、ＢＩＯＳを含むリードオンリーメモ リ３２と、バッファ内にメッセージおよびシステムオペレーション情報の双方を 格納するランダムアクセスメモリ３４と、メインオペレーティングプログラムお よび加入者ファイル情報を格納するのに利用されるハードおよびソフトディスク ドライブ３６と、 システムアクティビティおよびサービス更新のロギングのためのプリンタ／課金 ポート３８と、システムが故障した場合の診断を行う場合のメンテナンスモデム ４０と、加入者を加え、システムメインテナンスをするためのメイン処理ユニッ トにアクセスできるようにする常駐キーボードおよびモニタ４２とから成る。 アイテム３０−４２から成るメインプロセッサは、システムオペレーティン グプログラムおよび制御機構を含み、制御機構はＰＣＭマトリックススイッチお よびデータボードバッファ４４およびバス５８を介して周辺モジュール４６−５ ６と通信する。ＰＣＭマトリックススイッチ４４は常駐モジュール４６−５０の いずれかが互いに、かつメインＣＰＵとの間でオーディオおよびデジタル情報を 送ることができるようにするデジタルおよびオーディオマトリックスを含む。こ のスイッチは必要とされるメッセージトラフィックに合致するよう、システムの サイズを大きくできるように、種々の周辺モジュール４６−５６との間でデータ をバッファ化する役割も果たす。周辺カード４６−５６の各々は情報を更に処理 し、メインＣＰＵからのオーバーヘッドの処理を軽減する１つ以上のボード常駐 プロセッサを含む。このカードは何百もの入力ポートおよび多数の無線チャンネ ルに適合できるよう、エンコード機構を拡張できる分散処理アーキテクチャとな っている。エンコード機構が双方向システムに接続されていると、点線の双方向 矢印によって識別されている双方向通信パスが使用される。更に、無線局制御装 置は多数のモジュールから成り、このモジュールの各々は１つ以上のベース局（ 図示せず）に接続されている。 図６のエンコード機構がどのように機能するかを完全に理解するため、ＰＳ ＴＭからのエンコード機構により１つのメッセージが受信からどのように処理さ れ、受信機に送信するためエンコード機構に接続された無線送信システムに究極 的にどのように送られるかを理解すると有利である。受信機にメッセージを送る ため、メッセージ発信者は公衆電話交換ネットワークＰＳＴＮを介してエンコー ド機構の電話ポートのうちの１つを呼び出す。３電話ポートコンフィギュレーシ ョンが直接ダイアル台着信トランク４６と、直接ダイアル台発信トランク４８お よび／または応答および呼び出し発信の双方が できる周波数混合トランク５０であるとして説明する。特定の位置においてＰＳ ＴＮからエンコード機構へインターフェースするのに必要な種々の電話インター フェース条件に適合するのに、３つの基本トランクコンフィギュレーションが必 要である。このトランクコンフィギュレーションの詳細については知られている 。モデムはデジタル式にフォーマットされた情報を電話回線による送信のためア ナログ情報に変換するよう働く。プロトコルエンコーダ５４は多数のプロトコル をエンコードすることを可能にし、異なるプロトコルで逐次一斉送信するページ ングシステムと共通している。無線局制御装置はエンコード機構と無線送信機ま たは無線システム制御装置とをインターフェースする。プロトコルエンコーダ５ ４が双方向プロトコルをエンコードする場合、１つ以上の無線局制御装置には１ つ以上の無線局制御装置５６および／または１つ以上の双方向回線が接続される 。 メッセージ受取人の電話すなわちＩＤ番号を受信すると、メッセージ入力プ ロセスが開始する。メインＣＰＵ３０は先に述べた電話トランクモジュールに接 続すべき必要なメッセージデコーダをカスタマーファイル内でルックアップする 。図６を参照すると、任意の数のモデムを別々または同時に接続し、高速シリア ルレコーダへのメディアのデコード可能にすることができる。これは、デジタル データおよびＰＣＭバスハイウェイ５８に接続される１つ以上のモデムモジュー ル５４にＰＣＭマトリックススイッチ４４を介して接続することにより達成され る。どのタイプの入力モデムまたは入力プロトコルが使用されているか不明であ り、それぞれの電話トランクモジュール４６−５０上の常駐デコーダがＤＴＭＦ 入力プロトコルをデコードする役割を果たし、モデムモジュール５２によってよ り高速のモデムプロトコルをデコードする場合がある。 図６のエンコード機構はメッセージ発信者からの多数の数値およびアルファ ニューメリック入力フォーマットを受信できる。これらフォーマットには電話ボ タンから直接エンコードできる数値メッセージに対するＤＴＭＦ（デュアルトー ンマルチ周波数）オーバーダイアルを含む。電話ボタンに表示される希望するア ルファニューメリックキャラクタに対応する２ボタンプレス入力方法により、ア ルファニューメリックＤＴＭＦ入 力プロセスに入ることができる。モデムを有するパソコンを利用しているメッセ ージ発信者もパソコンのモデムにＤＴＭＦトーンを送るよう命令するパソコン内 に常駐しているソフトウェアパッケージにより同ようなＤＴＭＦアルファニュー メリックフォーマットを入力できる。上記ＤＴＭＦメッセージ入力フォーマット のいずれも、それぞれの電話トランクモジュール上の常駐ＤＴＭＦデコーダによ ってデコードされる。 ベルおよびＣＣＩＴＴフォーマットを利用する、より高速のフォーマットは 、３００、６００、１２００および２４００ボーフォーマットでメッセージを送 信可能とする。より高速のプロトコルを使用する場合、モデムモジュール５２は デジタルデータおよびＰＣＭデータバス５８を介してそれぞれの電話トランクモ ジュールに接続される。このモデムモジュール５２はメッセージ発信者のモデム の所望のスピードおよびフォーマットに自動調節できる。 メッセージの受信が完了すると、メインプロセッサ３０はメッセージ転送が できるよう呼び出される。ＤＴＭＦメッセージの場合、メッセージはそれぞれの 電話トランクモジュールに一時的に格納され、より高速のデータメッセージの場 合、このメッセージはモデムモジュール５２に格納され、一時的にバッファ化さ れる。このメッセージは次にデータバスバッファモジュール４４を介して更に処 理できるよう、メインＣＰＵ３０へ転送される。次にメインＣＰＵは受信機のフ ォーマットをカスタマーファイル内でルックアップし、その特定のエンコードフ ォーマットのためのそれぞれのバッチバッファ内にメッセージを格納する。ここ に説明したエンコード機構は、アナログ２トーン、５−６トーン、デジタルＰＯ ＣＳＡＧおよびデジタルＧＯＬＡＹを含む多数の信号化フォーマットをエンコー ドできる。 エア時間の効率を最適にし、最大のエア時間効率を得るために、同様な信号 化プロトコルを有する受信機のためのメッセージをシステムメニューを介してプ ログラムできる２つの変数によりバッファ化し、バッチ化し、制御する。これら ２つの変数入力とは、時間および関連する容量である。システムコントローラが 無線送信システムにアクセスする際に送信できるキャラクタの数は、プログラム 可能であるだけでなく、所定の時間 および／またはその双方となっている。極めて短いトラフィック時間の場合、メ インプロセッサのバッチバッファ内に格納されるメッセージの送信を促進するの は時間入力である。アクテイビティが高い場合、メインＣＰＵ３０が無線送信シ ステムにアクセスし始めるようトリガーするのは容積すなわちキャラクタの数で ある。 Ｂ．双方向無線送信 １．ＰＣＳ、ＰＣＭおよびモービルデータサービス 無線業界には急速に成長するデータ市場に向けて高度に複雑な双方向データ サービスを提供しようとする動きがある。ＦＣＣは新データサービスに割り当て るべき新しい周波数の割り当てを検討中である。また、現行の無線サービスプロ バイダに現時点で割り当てられている無線スペクトルを評価し、彼らがこのよう な新しいデータマーケットを処理できるかどうかを判断するよう、無線サービス プロバイダの再評価も進行中である。 セルラーシステムの運用者は現在のセルラーモービル電話周波数をすでに評 価し、最小量のハードウェアの変更で現在割り当てられている運用セルラーチャ ンネルにより直接データサービスを処理できると判断した。これら周波数は８０ ０ＭＨｚの無線バンド内にある。 ＳＭＲシステム運用者は音声ディスパッチのために歴史的に利用されてきた 現在免許されているＳＭＲ周波数の利用も評価している。かれらはデータ送信に 適合するよう、機器のアーキテクチャを現在のところ変更中である。ＳＭＲキャ リアも区域間および州間でコンパーチブルなワイドエリアおよび州規模のデータ システムを形成できる共通データプロトコルを採用しようともしている。 休止中のＩＭＴＳモービルチャンネル（これらは１５０ＭＨｚおよび４５０ ＭＨｚの無線バンド内に存在する）も現在評価中であり、これらチャンネルも市 場に向くようにモービルデータサービスに合わせることができる。 要約すれば、シリアルデータプロトコルに基づくデータサービスの送信を含 む双方向サービスに現在割り当てられている１５０、４５０、８００および９０ ０ＭＨｚで利 用できる周波数は多い。片方向および双方向の無線システムのいずれも、シリア ルデータプロトコルを使用しており、このシリアルデータプロトコルは単一の情 報ストリームをエンコードするよう、単一サブキャリアを変調する共通する特性 を有している。ＦＣＣによれば、新しい無線スペクトル（利用できるようになっ た場合には）が割り当てできる。データサービスに対し、周波数の一部を割り当 てできる。データサービスを提供すると評価される無線キャリアが多くなるにつ れて、大きな多様性により市場に向けて多数のデータアーキテクチャが生じるこ ととなろう。 ２．Ｘ．２５ パケットデータシステム 何年間もＸ．２５パケットデータシステムが存続している。これらシステム は、最初一般に、性質上固定された点の間で行われる業務用専用ネットワーク通 信用に使用されたものである。Ｘ．２５はＣＣＩＴＴパケットプロトコルであり 、このプロトコルはマルチレイヤーを有し、当初は有線環境用に設計されたもの である。何年か前にこれは無線環境用に適合され、若干の変更により無線環境で も高い信頼性でパケットを送ることができるようになった。無線Ｘ．２５プロト コルと有線Ｘ．２５プロトコルとの間の主な差は、送信の信頼性を増すため無線 パケットに別の誤り訂正を追加しなければならないことである。パケットプロト コルは性質上シリアルであるので目的地で不適当にパケットが受信された際に行 われるパケット再送信量を最小に使用とする試みにおいて、誤り訂正に５０％も の多くの送信データが関係する。しかしながら、誤り訂正を追加しても固定送信 局とモービル機器は宛て先の機器によってパケットが不適切に受信された際に、 再送信現象を直接解決しようとする試みにおいて、構造を更に複雑にしなければ ならない。このような複雑性が増すことにより、固定局、更には移動機器内に処 理機器を追加しなければならない。これまで必要な追加機器の組み合わせは多数 あった。一般に追加機器として、受信メッセージを格納し、送信時に送られた情 報の全てが適切に受信されることを保証するテストの成績を与えなければならな い追加処理ハードウェアがある。データメッセージの長さが増加するにつれ、こ れに対応して処理の複雑さも増し、 誤りの発生時に受信したメッセージの一部しか再送信されないようになる。Ｘ． ２５パケットは複数のフレームに分割されており、各フレームは一般に２５５の キャラクタから成る。１０個のＸ．２５パケットフレームでは、２５００個のキ ャラクタから成るメッセージが送られる。 １０フレームメッセージのうちのフレーム８が１つの誤りを含む場合、受信 送受信ユニットはパケット全体が受信され、受信送受信ユニットがフレーム番号 ８を受信送受信ユニットに再送信することを発信送受信機に求めるまで待機しな ければならない。 機器の正確なコンフィギュレーションと関係なく、評価プロセス中にメッセ ージを記憶し、誤りデータの再送信をリクエストする能力を有するため、受信／ 送受信回路の複雑性を増さなければならないことが理解できる。こうしてメッセ ージ全体を記憶し、次に誤りデータが新しいパケット内で置換されることを待た なければならない。 受信／送受信回路の複雑さが増すだけでなくパケットメッセージの発信側も これに対応して機器の複雑さが増す。ベース局に関連する発信側送信設備は、２ ５００個のキャラクタの全メッセージを記憶し、受信／送受信ユニットから証明 を受け取るか、送信された情報の喪失フレームをリクエストするまでそのメッセ ージをホールドしなければならない。多数のデータメッセージが常時処理され、 多くの異なるトランシーバに送信されていることを考えれば、データメッセージ 発信側での処理機器の複雑さは大幅に増すことになる。 エア時間の効率に関し、このようなパケットの再送信は双方向データ移動シ ステムがサービスできる加入者数を減らすことになる。 無線キャリアのうちで、欧州ＭＰＴ１３２７プロトコルに整合しているもの もある。このプロトコルの組み合わせは多数あり、各組み合わせは異なる識別番 号を有する。運用の理論全体は、各組み合わせに対しほぼ同じままになっている 。狭帯無線チャンネルで使用されるのは、ある種の高速周波数シフトキーイング （ＦＦＳＫ）である。最も代表的なアプリケーションにおけるＭＰＴプロトコル は、多くのＳＭＲシステムのプロトコルに類似している。一般に、セットアップ チャンネルと多数の作業チャンネルがある。 ＭＰＴプロトコルの構造は上記片方向ＰＯＣＳＡＧページングプロトコル（ＣＣ ＩＲ無線ページングコード番号１）に類似したものとなっている。ＰＯＣＳＡＧ に類似するＭＰＴプロトコルは、性質上、セミ同期式であり、特定の移動局に送 るべきメッセージに対しタイムスロットを割り当てることができる。制御チャン ネルは移動データユニットをトラッキング制御する役割を果たす。ＭＰＴプロト コルは音声だけでなくデータ送信も取り扱う能力を有する。音声または拡張デー タ送信が必要な際には、移動局にはトラフィックチャンネルが割り当てられる。 Ｘ．２５プロトコルに関して、上記のように、誤りのあるデータ送信が行わ れた際、情報の信頼性のある送信を保証するには、受信中の送受信機および送信 中の受信機の双方に同じような複雑さが求められる。基本的にはシステムは喪失 データの再送信を求めなければならず、これによりデータシステムのスループッ トの効率が大幅に低下し、よってサービスが可能な加入者の数も少なくなる。 ６３、４８サイクルコードを有する欧州ＭＰＴプロトコルは、可変結果によ りビットフェード誤りを許容できる。 許容されるビット誤りが多くなればなるほど（最大５ビットまたは４.１６ ６ミリ秒）、誤りデータキャラクタを受信する確率が高くなり、問題を生じ得る 。ＩＤコードまたはチャンネル変更コマンド中に誤りが生じる場合、結果は通信 が失われ、危機的な状況となる。 許容できる誤りビットの数を１ビットまたは２ビットまで減少すれば、デコ ードの信頼性はかなり増す。しかしながらフェード許容度がこれに対応して低下 する（８３３および１６６６ミリ秒）。 ＭＰＴプロトコルはショートデータおよびアナログ通信の双方を必要とする 配達機関、政治、立法院、消防部門その他多数の双方向無線データサービスで普 及が増している。緊急状況ではメッセージの喪失または誤ったデータキャラクタ は深刻な結果を生じ得る。消防車または救急車の派遣を求めるアドレスが誤って いると、生命の危険が生じることがある。警察からのメッセージの喪失または助 けを求める状況は致命的となり得 る。 ＭＰＴプロトコルのセミ同期的性質はフェージング状況からのデータの誤り 訂正をほとんど許容できない。 ３．セルラーデータシステム セルラー無線は先に述べた双方向システムと同様なデータサービスを行う能 力を有する。セルラー運用周波数は性質上ワイドバンドであり、作業チャンネル 上で音声およびデータを送信可能にする。ＭＰＴプロトコルと多くが同じように 、セルラー無線はセル内にある移動局のすべてに対し、データのみで通信するセ ットアップチャンネルを有する。このセットアップチャンネルは移動局をトラッ キングし続ける役割を果たす。セルラーシステムはセルラー移動ユニットと通信 する約１０キロボーのデータレートを有する。セルラーシステムのプロトコルは 性質上同期式であり、データをシリアルに送信する。 セルラー無線システムも発呼または通話受信を望む移動局への送信中に、フ ェードが生じる際に受ける同じ問題を有する。通話設定プロセスは通話設定中に ビット誤りが生じるとアボートされる。一般に、これによりセルラー移動ユーザ ーには、システムが話し中の状態の応答が与えられる。地上局対セルラー移動へ の通話を試みる場合、誤りデータの受信は移動局がレンジ外にあること、または 電話によりメッセージを受信するような状況を促進させる。 セルラー移動局と電話の通話中に、移動局はセットアップチャンネルから移 動局へ送られたデータにより作業チャンネルへ移される。このように移動局が作 業チャンネルに一旦移行すると、音声会話を開始でき、チャンネルのワイドな運 用バンド幅のため、３００Ｈｚ〜３０００Ｈｚの間の音声会話を行えるだけでな く、移動局とシステムとの間のデータ送信を可能とする１０キロボーのデータス トリームの送信の双方が可能となる。 セルラー作業チャンネルへ送られるデータ量は一般に最小である。セルラー システ ムから移動局へは、一般に通話のハンドオフまたは運用パワーの増加／減少に関 するデータが送られる。データの喪失を促進するようなフェードをこの情報が受 けると、移動局はそのパワーを失うか、変更し、これにより会話中にノイズが生 じたり、セルラーハンドオフ情報が不正確に受信され、通話が切られる決定的な 機能停止となる。 ４．データサービスのエア時間の非効率性 クロマックインダストリーのＧ.クロマック氏による研究では、誤り訂正専 用のメッセージ内のデータビットが増加すると、データ誤りの確率が増すことが 判った。理論的なスループットは移動データ通信システムでは約１８％である。 現実には移動システムのデータスループットは１０％と低くできる。このような 低いスループットレートは、利用されるプロトコルのデザインに関連する多数の 要素によるものであり、部分的には無線フェージング効果に対するプロトコルの ロバストネスの欠如によって間接的に生じている。信頼性のある移動データ通信 の効率および確率を増すため、データストリームのロバストネスを大幅に改善し なければならない。 ５．データサービスの問題のある領域 基本的には、解決が求められる４つの別個の問題のある領域およびエア時間 の効率をかなり増加するのに解決すべき問題がある。４つの問題のある領域は、 総合的に組合わさり、移動データサービスの運用効率全体を低下させるように働 いている。４つの問題のある領域とは次のとおりである。 ａ．データメッセージの信頼性 現在のデータサービスの全てはフォーマットがシリアルとなっている。誤っ たキャラクタを受信しないようにできるシリアルデータストリームを改善したい というニーズがある。誤って受信されるキャリアの主な原因はフェージング現象 にある。これを説明するため受信回路のスレッショルド受信レベルよりもメジア ン信号レベルを低下させる任意の形態の自然または人工の現象であるとフェージ ングを定義する。このフェージン グ現象はラレイフェージング、マルチパス受信および人工または自然のノイズで 生じた波形ひずみによって生じ得る。フェードの真の効果として、ベース局に関 連する受信機、送受信機または受信回路が誤ったキャラクタまたは喪失キャラク タのいずれかを見て、最悪のケースでは全メッセージを喪失するということが挙 げられる。このフェージング現象の累積的効果はすべての無線周波数で生じる。 フェージングの累積的効果は移動データチャンネルのエア時間をかなり下げ るよう働く。まず最初に、フェードにより喪失または誤って受信された別データ の再送信を移動局が求める。シリアルプロトコルの多くは各々２５５のキャラク タであるブロックを送信する。誤ったキャラクタが５つまたは６つしかなくても 、移動局に２５５の局のブロックを再送信しなければならない。データの再送信 を求める移動局により追加エア時間が使われるので、他の移動データユニットが 無線チャンネルを利用できなくなる。このような問題は、再送信すべきデータの 送信の喪失ブロックを求める移動局からの送信数が増加することにより更に深刻 となり、移動局の送信が競合する確率も高くなる。この問題は数個の喪失キャラ クタよりも、より多数のキャラクタの再送信を一般に求める喪失データの再送信 用の別のエア時間と、送信中の別のエア時間の遅れおよびエア時間の効率を累積 的に減少するような別の送信信号の競合の潜在性とが総合的に組み合わされる。 ｂ．狭帯チャンネルでの高速化されたデータスピード シリアルデータプロトコルの多くは１２００ボー（サブキャリア１２００Ｈ ｚ）でデータを送信する。１２００ボー（またはＢＰＳ）では多数の誤り訂正用 キャラクタおよびその他のオーバーヘッドを考慮した場合の実際のデータスルー プット速度は、データキャラクタの送信レートを極めて低速にするように働く。 このことにより、個々のチャンネル内に存在できる移動データユニットの数は少 なくなる。現行の無線インフラストラクチャにおける移動データユニットの数を 増すには、より高速のデータプロトコルを実現することが求められている。現在 の狭帯幅チャンネルの制限は、高速プロトコルの実現を可能とするよう、送信方 式を現在のバンド幅の条件とコンパーチブルにしなけ ればならないものとなっている。データ速度を５倍（例えば６００ボー）にでき れば、その倍数だけデータチャンネルに存在する移動ユニットの数を増すことが できる。 ｃ．メジアン電界強度 ほとんどのデータサービスでのメジアン電界強度は、一般に４３ｄｂｕであ る。この値は一般にほぼ１３０マイクロボルト／メータの電波電界強度に対応す る。このような電界強度条件はデータメッセージの送信および受信における９５ ％の信頼性を可能にすることである。これにより都市領域でサービスするのに多 数の無線送信機および受信機が必要となる現在のインフラストラクチャでは、あ る問題が生じる。すなわちマルチチャネンルおよびデータサービスを行うと、都 市部において信頼性のあるサービスを提供するには多数の無線送信機および受信 機が必要となることは明らかとなる。都市部で信頼性のあるデータサービスを行 うに必要な無線送信機の数を減少させるための技術を評価しなければならない。 メジアン電界強度を２分の１に減少できると（例えば３ｄｂｕ）、それに対応す る送信機の数も比例して少なくなる。従って、かかるデータサービスを提供する ための無線送信機の数を少なくできる技術進歩は、データサービス会社にプラン ト機器コストを低減する結果をもたらし、それに対応し、エンドデータユーザー へのサービスコストも低減できる。 ｄ．バッテリー消費量 現在の移動サービスはバッテリー電流消費量に関係がない。データメッセー ジの送受信を処理する電子回路は、自動車用バッテリーを自由に使っている車両 用トランシーバにほとんど影響しない。しかしながら業界では高度に複雑なコン ピュータ製品のポータブル性を増し、ダウンサイジングしようとする動きがある 。コンピュータは２５ポンドのデスクトップから、容易に携帯できる装置へと進 歩した。このように移動できるコンピュータでは無線データを受信するために大 きな条件を有する。これらコンピュータはデータ情報を受信または送信するのに デスクトップまたは専用電話回線のみに制限されていない。しかしながら、これ らコンピュータ製品をダウンサイジングし、携帯できるものにすると、双方向送 信サービスに利用できるバッテリーパワーが重要なものとな る。トランシーバのパワー出力はバッテリー寿命を長くするため、できるだけ最 小とすることが求められる。より重要なことに、バッテリーの効率を最大にする ため、喪失データを受信するための再送信回数はできるだけ少なくする必要があ る。先に述べたデータ速度、電界強度条件およびデータプロトコルのロバストネ スは、無線市場で予測されるポータブル装置に適合するのに重要なファクタとな る。 デジタルプロトコル、例えばＰＯＣＳＡＧに関連する図４Ａ−４Ｊおよび図 ５内の片方向無線通信を参照してこれまで説明した誤り率の解析は、双方向無線 通信にも等しく適用できる。待機フェージングにより双方向無線システムは、メ ッセージ発信側トランシーバとベース局に関連した受信回路（アップリンク）と の間の送信および送信機と受信機殿間の片方向通信システムで行われるようなベ ース局に位置する送信機（ダウンリンク）とメッセージを受信する送受信機との 間の送信において、同じタイプの誤りを受ける。 Ｗ.Ｒ.Ｇ.ドエイン氏によって監修された「時間ダイバーシティ送信システ ム」と題するウェスタンエレクトリック社によって１９６７年１０月に発行され たテクニカルダイジェスト第８号は、無線送信の信頼性を改善するためのシステ ムを開示している。このシステムは単一信号源を時間的に分離された複数の信号 分解し、空中を介してシリアルモードで受信機へ順次送信されるよう、時間ダイ バーシティ送信を利用している。受信機は検出した無線信号からの入力を受信す る送信機で使用された信号遅れに対応する信号遅れの出力を加算するダイバーシ ティ結合器を使用することにより、元の信号を再構成する。 米国特許第3,526,837号は、各チャンネルを変調する情報の送信間で時間の ずれたマルチ送信チャンネルを利用する誤り訂正システムを開示している。 米国特許第4,286,337号は、送信情報のうちの乱された部分を置換する無線 通信システムを開示している。１つ以上の同時送信パスを使用し、同じ信号の多 数の送信を時間的にスタガーするか、ドロップアウトの起きた受信機から送信機 へ送信し、情報の再送信を求めることにより、乱された部分を置換できる。 米国特許第4,298,984号は、データを第１および第２の同じデータストリー ムで送信することにより、送信の欠陥を除くためのシステムを開示している。デ ータストリーム間は時間遅延される。これらデータストリームは第１および第２ のデータストリームの相対的レベルをエンコードする比較器の出力として発生さ れる４つの信号のうちの１つと論理回路で比較される。この４つの信号のうちの １つはオーディオ電圧制御発振器をドライブし、従来のトーンキーイングを発生 する。送信機はこの発信機の出力から変調される。 米国特許第4,485,357号は、２つのそれぞれの入力信号によるキャリア信号の 振幅および位相変調を利用する送信システムを開示している。位相変調信号は位 相変位された正弦波信号である。 米国特許第4,641,318号は、チャンネルのラレイフェージングを解消するた めのシステムを開示している。ここに開示されたシステムは高速ビットストリー ムを並列な、より長い長さのビットストリームに分割し、同時にこれらより長い 長さのビットストリームを送信することにより、ビット長さが代表的なラレイフ ェージングの長さよりも長くなるよう、個々の各ビットの時間長さを長くするこ とを利用している。それぞれのパラレルストリームを送信するには複数の周波数 シフト変調器が使用される。 米国特許第4,849,990号は、信号源と受信側の出力との間で実質的に送信時 間インターバルが異なる２つの送信パスを利用するデジタル通信システムを開示 している。 発明の開示 本発明は、空中のフェージングによって生じた誤った情報送信を除き、送信 回路と受信回路との同期を維持し、従来の片方向および双方向無線システムより も放射パワーが少なくてもよい所定の時間の間、空中フェージングを受ける情報 の片方向および双方向無線送信に関する。本発明によれば、第１および第２エン コード情報ストリームによって変調されたサブキャリアによる一斉送信無線周波 数キャリアが変調され、これら情 報ストリームは時間インターバルよりも長い情報ストリーム間の時間遅延インタ ーバルがずれた第１および第２エンコード情報ストリームからの同一情報を含む ことが好ましく、時間遅延インターバルおよび運用方法によって時間がずらされ たサブキャリアに変調された同一の第１および第２パラレル情報を発生すること が好ましい。更に本発明は、第１および第２パラレルストリームの無線送信信号 を受信し、第１および第２パラレル情報ストリームを処理し、空中フェージング のため喪失したか、または誤りとなったパラレル情報ストリーム内のフェードし た情報を、時間遅延インターバルおよび運用方法により、フェードした情報から 時間のずれたパラレル情報ストリームのうちの少なくとも１つからの情報または 情報ユニットに置換する受信機および送受信機にも関する。フェードした情報は 、送信回路と受信回路との間の、送信中にパラレル情報ストリームを変える空中 のフェージングにより生じた、何らかの変化した情報または情報ユニット、例え ばビット、ニブルまたはバイトもしくはデジタルワードである。フェードした情 報があると、受信回路は送信された情報または情報ユニットと異なる誤った情報 または情報ユニットを出力する。本発明は、フェージングまたはその運用方法を 受ける情報の片方向無線および双方向無線送信のためのシステムでもある。 以下で使用する受信回路という用語とは、本発明により使用されるサブキャ リアを処理し、復調し、デコードするための受信機、送受信機内で使用されるか 、またはベース局に関連したスイッチまたはプロセッサと連動する回路を意味す る。本発明を実施するのに使用される受信回路は、多数の異なる形態をとり得る 。 以下で使用する送信回路という用語とは、本発明で使用されるサブキャリア を処理し、エンコードし、変調するためのベース局に関連した送信機または送受 信機に関連する回路を意味する。本発明を実施するのに使用あれる送信回路は、 多数の異なる形態をとり得る。 サブキャリアの個々のサイクルは、ビットの一部を含むようにそれぞれ変調 することができ、このビット部分は、例えば下記のようにメッセージのうちの個 々の８ビットキャラクタが２つの４ビットニブルに分解された矩形波サブキャリ アを変調するための 情報の各ユニットを全体に構成し、分解された２つの４ビットニブルは個々のキ ャラクタをエンコードするよう、矩形波の同じサイクルまたは別のサイクルの半 分を逐次変調する。これとは異なり、サブキャリアの個々の変調サイクルは情報 の少なくとも１つの完全なユニットを含むことができる。いずれの場合でも、時 間遅延インターバルはサブキャリア上で変調されたパラレル情報ストリーム内の 統一情報ユニットまたは情報のフルユニットの同じ部分を時間的にずらす。 本発明は、従来技術よりも実質的な利点を有する。より高いレートでほとん ど誤りを生じることなく、より高い信頼性で情報送信を行い、この送信は従来よ りも少ない放射パワーで済む。ＰＯＣＳＡＧプロトコルに関し、本発明は所定場 所のインフラストラクチャを実質的に変えず、更に必要な放射パワーレベルを実 質的に低下しなくても約１桁以上大きい情報送信レートおよび数桁大きい新来世 紙を提供するものである。更に本発明は、例えばページングに使用される狭帯チ ャンネル、すなわちＦＭ偏差限度が５ＫＨｚのチャンネルで片方向または双方向 の情報の無線送信を行う。本発明によれば、サブキャリア上に変調された一斉放 送パラレル情報ストリームと受信回路との間の同期関係は４００ミリ秒まで、ま たはそれ以上の長さの空中フェージングが生じても維持される。このような４０ ０ミリ秒の長さは２ビット誤り、すなわち一般に２〜４ミリ秒よりも短いビット 誤りを生じさせるフェージングに限られていた従来のＰＯＣＳＡＧプロトコルま たはその他のプロトコルでは不可能であった長さである。 本発明の別の利点は、送信されるデジタルワードエンコード情報の各々に存 在する誤り訂正コードのビット数を減らすことができることにある。デコードさ れた第１および第２パラレル情報ストリームの処理によって誤りキャラクタを置 換することにより埋め込まれた誤り訂正ビットを使用する誤り訂正ルーチンによ る処理によって訂正される、フェードによって生じた誤りを訂正できる。従って 、ビットエンコード情報のより高いスループットおよびビットエンコーディング 誤り訂正コードのより低いスループットが達成される。この結果、システムの情 報すなわちデータのスループットは誤り訂正コードオーバーヘッドを減らすこと により、例えば２ビット誤りを１ビットエラーに訂正す るのに必要な数から誤り訂正ビット数を減らすことによって大きくされる。 本発明では送信すべき情報は任意のタイプのデジタル式にエンコードされた 情報から成る第１および第２エンコード情報ストリームとされるこれら情報スト リームは、予想される空中のフェードおよびサブキャリアの変調サイクルよりも 長い計算された、すなわち所定の時間遅延インターバルだけ互いに時間的にずら されており、時間遅延インターバルだけ時間的にずらされたサブキャリアのサイ クルで変調された第１および第２パラレル情報ストリームを発生する。第１パラ レルストリームは第１エンコード情報ストリームの情報のすべてを含むことが好 ましく、第２パラレルストリームは、これらストリームを同一とするような第２ エンコード情報ストリームの情報のすべてを含むことが好ましい。本発明の１つ の好ましい実施例では、エンコードされた情報ストリーム間の時間遅延インター バルだけずらされた第１および第２情報ストリームにより、サブキャリアのサイ クルの象限を変調し、第１および第２パラレルストリームを発生している。各パ ラレルストリームはサブキャリア上に延長された第１パラレル情報が、時間遅延 インターバルだけ第２パラレル情報ストリームから時間がずらされた状態で、空 中に送信される情報の全てを含むことが好ましい。これとは異なり、別の好まし い実施例では、異なる数値を示す異なるパルス幅でサブキャリア、例えば矩形波 をパルス幅変調することができ、その場合、サブキャリアの連続部分、すなわち 半分の部分を第１および第２エンコード情報ストリームでパルス幅変調し、サブ キャリア上に変調された第１パラレル情報ストリームが時間遅延インターバルだ け第２パラレル時間ストリームから時間変位した状態でサブキャリアのサイクル に変調された第１および第２パラレルストリームを発生している。 １つの好ましい実施例では、単一サイクルのアナログサブキャリアまたは単 一サイクルのデジタルサブキャリアを第１および第２エンコード情報ストリーム で変調し、第１および第２パラレル情報ストリームを発生しているが、本発明は このように実施する必要はない。これとは異なり、第１および第２情報ストリー ムをエンコーダによって時間多重化してもよい。すなわちサブキャリアの１つ以 上のサイクルを専らパラレルス トリームの一方のみにより変調し、次のサブキャリアの１つ以上のサイクルを専 らパラレルストリームの他方のみにより変調し、各パラレルストリームが空中に 送信すべき情報のすべてを搬送することが好ましい。この時間多重化は、サブキ ャリアの数個の連続するサイクルをエンコードされた情報ストリームの１つでし か変調せず、パラレルストリームの一方の変調を行い、その後、サブキャリアの 連続する数サイクルをエンコードされた情報ストリームの他方で変調し、パラレ ル情報ストリームの他方を変調するように行うことができる。 本発明を実施する最もシンプルな形態の変調は、第１および第２エンコード 情報ストリームでサブキャリアの単一サイクルを時間多重化し、サブキャリアの サイクルで変調された第１および第２パラレルストリームを発生することである が、この理由はパラレル情報ストリームをデコーディングするためのタイミング をとるには、同期化情報は不要であるからである。他方、サブキャリアの１つ以 上のサイクルをエンコードされた情報ストリームの一方で排他的に変調し、パラ レル情報ストリームの一方を変調し、その後、エンコードされた情報ストリーム の他方がサブキャリアを変調して、パラレル情報ストリームの他方を変調する場 合、受信中の情報ストリームのアイデンティティを常時認識し、パラレル情報ス トリームの各々とともに送信された誤り訂正情報を処理することにより、フェー ド情報を検出した際に誤り情報の置換を行うことを含むその後の処理ができるよ うに受信回路が設計される。 本発明は、受信回路で検出される第１および第２パラレル情報ストリームの 各々に存在するマイナーな誤りを訂正するのに、従来の誤り訂正コードに依存し ているが、誤り訂正ルーチンに接続されず、送信回路と受信回路の同期状態を失 わせるフェードした情報を示す充分長い誤り、例えば従来技術における３ビット の誤りが検出されると、空中のフェードによって生じたフェードした検出情報を 、第１情報ストリームと第２情報ストリームとの間の時間遅延インターバルだけ 時間的にずらされた第１および第２パラレルストリームの一方からの対応する誤 りのないフェードしていない情報を置換し、誤りがなく、同期状態を失っていな い情報を発生する。 驚くことに、対応する同一情報または同一の情報ユニットの間の時間遅延イ ンターバルを長くすると、送信情報ストリームと受信回路との間の同期状態の喪 失を示す（埋め込まれた誤り訂正情報と接続できない）誤り（フェードした情報 ）とともに送信されるメッセージの数が急激に少なくなる。この現象は、片方向 または双方向無線システムで同期状態を喪失することなく、９９.９９％の送信 よりも高い信頼性で、４５０個のキャラクタのメッセージを送信する結果が得ら れると計算されているが、この現象は空中のフェードによって変わった検出され たフェードした情報と、時間遅延インターバルだけ時間がずれており、誤りを有 しないフェード情報に含まれる同じ（同一の）情報を含み、サブキャリア上に変 調された第１および第２パラレル情報ストリームの一方からの情報とを置き換え ることによって生じる効果を分析することによって説明できる。統計的には、ほ とんどの空中でのフェードは比較的時間が短いが、多くの短期間のフェードは送 信情報を受信する際に３ビットまたはそれ以上の誤りを生じさせるのに充分な長 さであり、このような大きさの誤りは同期状態を失わせる原因となり、メッセー ジが失われる結果となり得る。従って、充分に長い時間遅延を選択することによ り、誤ったフェードした情報が誤りのない情報と置換されない大きな確率が生じ ることはなく、このことも同期状態の喪失を防止する。 本発明は、同期状態を維持できるようにする時間遅延インターバルの長さま での時間長さの空中フェードによって生じる同期状態の喪失を解消するものであ る。同期状態は同じ時間遅延インターバルだけずらされた第１および第２パラレ ル情報ストリームを使用しなくても維持でき、更に全体に異なる時間遅延インタ ーバルだけ時間がずらされた第１および第２情報ストリームによっても維持でき る。この結果、フェードした情報はフェードした情報と関連のない別の情報と置 き換えられるが、受信回路が従来技術のように新しい送信信号をサーチすること が防止される。この理由は、受信回路はパラレル情報ストリームの受信を続ける が、同一の第１および第２パラレル情報ストリームの一方からの、対応する誤り のない情報または情報ユニットの置換を必要とするフェードした情報の訂正は行 わない。パラレル情報ストリーム内のフェードした情報内の誤った 情報ユニットは、誤りのない送信が必要な際に時間遅延インターバルだけ時間が ずらされた、対応する誤りのない情報ユニットと置換される。 空中のフェードによって変化したサブキャリアに変調された情報ユニットか ら時間遅延インターバルだけ時間がずらされた、サブキャリアに変調された第１ および第２パラレルストリームのうちの少なくとも一方からの情報ユニットは、 誤りのない情報を含み、これにより受信回路がそのアドレスの一斉放送をサーチ するサーチモードに反転しないように同期状態を維持できる。受信回路による受 信情報の検出動作が同期していることにより、誤り訂正コードで訂正できる長さ よりも長い、従来の受信回路によるフェードは、受信回路によって識別できない と理解しなければならない。他方、本発明によれば、同一情報を含むパラレルお よび同時一斉送信パラレル情報ストリームを時間遅延インターバルだけ時間的に ずらした結果、受信回路により全体に信頼できる同一の誤りのない情報が常時受 信され、フェード内の情報と置換でき、これによって同期状態を維持できる。 更に本発明は、フェードが長時間であっても同期状態を維持できる。比較的 時間が短いが同期状態を喪失させるフェードよりも長い、最も統計学的な確率の 大きフェードを訂正し、比較的多量の情報を含む統計学的に確率の少ない、より 長いフェードを訂正することにより、本発明では空中のフェードから生じたフェ ードの生じた検出情報を時間遅延インターバルだけ時間がずらされた第１および 第２パラレルストリームの一方からの同一の誤りのない情報に置換し、極めて信 頼性の高い片方向または双方向の無線データ送信信号を発生し、従来技術よりも より少ない放射パワーで送信できる長いメッセージを送信可能としている。放射 パワーの条件を低くした結果、本発明は振幅を大きく低下させる比較的頻繁でな い空中のフェードを訂正できる。この理由は、時間遅延インターバルだけ時間が ずれた第１および第２パラレル情報ストリームの一方からの同一情報または同一 情報ユニットは、受信回路により検出を阻害するような対応する信号レベルの低 下を含まないという統計学的な確率によるものである。この結果、受信回路のス レッショルドレベルよりも実質的に低く受信した第１および第２パラレルストリ ームの パワーをときどき低下させるような空中のフェードを、受信回路が訂正できる能 力の結果、第１および第２パラレル情報ストリームの一斉送信パワーレベルを低 下できる。この理由は、フェードによって生じた情報を、受信機の検出スレッシ ョルドレベルよりも信号レベルが低下しない、時間遅延インターバルだけ時間が ずらされた第１および第２パラレル情報ストリームの一方からの対応する誤りの ない同一の情報または情報ユニットと置換できるからである。 本発明の好ましい実施例では、サブキャリアを変調する第１および第２のエ ンコードされた情報ストリームの各々が情報のフレームを備え、各フレームが誤 り訂正情報をエンコードする複数のビットおよび情報ソースからの情報をエンコ ードする複数のビットを有し、誤り訂正情報が受信機または送受信機の特定の周 波数および速度に対する空中のフェージングを特徴づける時間インターバルのフ ェードを訂正できず、受信機による空中のフェードの判断が、複数のビットの誤 り訂正情報を利用する誤り訂正ルーチンにより、第１および第２のパラレル情報 ストリームを処理することにより検出される誤りを、誤り訂正ビットが訂正でき ないことを判断することにより実行される。 サブキャリアで変調された無線周波数キャリアを用い、送信機により時間イ ンターバルの間フェージングを受ける情報の空中への送信を行うための、本発明 に係わるシステムは、空中に送信すべき情報を含む第１のエンコードされた情報 ストリームおよび空中に送信すべき情報を含み、空中のフェージングの時間イン ターバル以上の時間遅延インターバルだけ第１情報ストリームに対して遅延され た第２のエンコードされた情報ストリームを発生するための、情報ソースに応答 自在なエンコーディングプロセッサと、第１および第２のエンコードされた情報 ストリームに応答自在であり、送信機に結合されており、サブキャリアのサイク ルで変調される同一の第１および第２のパラレル情報ストリームを発生するよう 、第１および第２のエンコードされた情報ストリームでサブキャリアを変調する ためのエンコーダ手段とを有する信号処理システムを含み、第１のパラレルスト リ ームが第１のエンコードされた情報ストリームを含み、第２のパラレルストリー ムが第２のエンコードされた情報ストリームを含み、サブキャリア上で変調され た第１パラレル情報ストリームは時間遅延インターバルだけ第２パラレル時間ス トリームから時間的にずれており、一つの受信機を含み、この受信機は送信され た第１および第２パラレル情報ストリームを検出するための検波器と、検出した パラレルストリームに応答自在であり、受信機により受信され、検出された第１ および第２パラレル情報ストリームのうちの少なくとも一方にフェードした情報 があるかどうかを判断し、判断されたフェードした情報に応答して空中のフェー ドにより生じたフェードした情報を遅延インターバルだけフェードした情報から 時間のずれた第１および第２パラレル情報ストリームのうちの少なくとも一方か らの情報に置換し、置換情報を含む少なくとも一方のパラレル情報ストリームを 処理し、誤りなく空中に送信された情報を発生する少なくとも１つのプロセッサ とを有する。第１および第２のエンコードされた情報ストリームの各々が情報の フレームを備え、各フレームが誤り訂正情報をエンコードする複数のビットおよ び情報ソースからの情報をエンコードする複数のビットを有し、誤り訂正情報が 、第１のパラレル情報ストリーム内にフェードした情報を発生する時間インター バルのフェードを訂正できず、第２のエンコードされた情報ストリームの誤り訂 正情報が第２のパラレル情報ストリーム内にフェードした情報を発生する時間イ ンターバルのフェードを訂正できず、少なくとも１つのプロセッサによるフェー ドした情報の判断が、複数のビットの誤り訂正情報を利用する誤り訂正ルーチン により、第１および第２のパラレル情報ストリームを処理することにより検出さ れる誤りを、誤り訂正ビットが訂正できないことを判断することにより実行され る。 受信機のうちの少なくとも１つのプロセッサが検波器および制御用プロセッサ に結合されたデジタル信号プロセッサを更に含み、このデジタル信号プロセッサ がサブキャリアの検出した個々のサイクルを処理し、個々のサイクルの各々の少 なくとも１つの選択された変調部分の積分値を計算し、計算した積分値の各々と 、 計算した積分値とを含む記憶されたレンジを数値的に識別するよう選択された部 分がエンコードできる複数の可能な数値のうちの１つを示す複数の記憶された数 値レンジとを数値比較し、サイクルの各々の少なくとも１の選択された部分の代 わりに、第１および第２のパラレル情報ストリームのうちの一方における情報ユ ニットの少なくとも一部をエンコードする各数値と共に、計算された積分値を含 む識別された記憶レンジを表示する複数の数値のうちの１つに置換するようにな っており、デジタル信号プロセッサがフェードした情報が存在するかどうか判断 するよう、置換された数値を含む第１および第２パラレル情報ストリームを処理 するようになっている。 このデジタル信号プロセッサを含み、このデジタル信号プロセッサが第１お よび第２のパラレル情報ストリームで変調されたサブキャリアの検出された個々 のサイクルを処理し、所定の記憶されたパターンとの類似性を判断し、第１およ び第２のパラレル情報ストリームのうちの少なくとも一方を変更し、よってデジ タル信号プロセッサが所定の記憶されたパターンのうちの少なくとも１つで変更 後の第１および第２パラレル情報ストリームを処理することにより、フェードし た情報が存在するかどうかを判断する。 個々のサイクルの各々の各選択された変調部分の複数のサンプルを取り込む ことにより、デジタル信号プロセッサによる積分値の計算を行い、各サンプルが １つの数値を有し、各サンプルが積分の計算に含めるべき有効サンプルを示す数 値のあるレンジと比較され、この比較によりサンプル値が数値のレンジ外にある ことが判明すると、比較したサンプル値を置換するサンプル値に隣接するサンプ ル値の関数である値に置換する。サンプル値に隣接するサンプル値の好ましい関 数とは、比較するサンプル値を比較するサンプル値に先行する少なくとも１つの サンプル値と比較するサンプル値に続く少なくとも１つのサンプル値との平均で ある値に置換することである。 第１および第２のエンコードされたパラレル情報ストリームが、マルチ位相 変調によりサブキャリアのサイクルで変調されており、サブキャリアのサイクル の位相が第１および第２のエンコードされた情報ストリームで変調されているか 、または第１および第２のエンコードされたパラレル情報ストリームがパルス幅 変調によりサブキャリアのサイクルで変調されており、サブキャリアのサイクル の一部の幅が第１および第２のエンコードされた情報ストリームで変調されてい る。パルス幅変調は数字のレンジ内の数字をエンコードし、デジタル信号プロセ ッサは数字のレンジをデコードする。数字のレンジは１〜１６とすることができ る。 サブキャリアで変調された無線周波数キャリアを使用し、時間インターバル の間、送信信号がフェージングを受ける状態で、送信機から受信機に向けて情報 を空中に送信する本発明の方法では、空中に送信すべき情報を含む第１のエンコ ードされた情報ストリームおよび空中に送信すべき情報を含み空中のフェージン グの時間インターバル以上の遅延時間インターバルだけ第１情報ストリームに対 して遅延された第２のエンコードされた情報ストリームを生成し、第１および第 ２のエンコードされた情報ストリームでサブキャリアを変調し、サブキャリアの サイクル上で変調された同一の第１および第２のパラレル情報ストリームを発生 し、第１パラレルストリームが第１のエンコードされた情報ストリームを含み、 第２のパラレルストリームが第２のエンコードされた情報ストリームを含み、サ ブキャリア上に変調された第１パラレル情報ストリームは時間遅延インターバル だけ第２のパラレル情報ストリームから時間がずれており、受信機は、無線周波 数キャリアで送信された第１および第２パラレル情報ストリームを検出し、検出 された第１および第２パラレル情報ストリームのうちの少なくとも一方にフェー ドした情報があるかどうかを判断し、判断されたフェードした情報に応答して空 中のフェードにより生じたフェードした情報を、遅延インターバルだけフェード した情報から時間のずれた第１および第２パラレル情報ストリームのうちの少な くとも一方からの情報と置換し、置換情報を含む少なくとも一方のパラレル情報 ストリームを処理し、誤りなく空中に送信された情報を発生する。 サブキャリアにより変調された無線周波数のキャリアを利用し、サブキャリ アが、このサブキャリアの各サイクルに受信された第１および第２パラレル情報 ストリームを発生するよう、同一の第１および第２のエンコードされた情報スト リームにより変調されており、第１パラレル情報ストリームが第１のエンコード された情報ストリームを含み、第２パラレル情報ストリームが第２のエンコード された情報ストリームを含み、サブキャリア上に変調されたこれらパラレル情報 ストリーム間の時間遅延インターバルが時間インターバル以上の状態でこれらパ ラレル情報ストリームが空中に送信される、時間インターバルの間空中のフェー ジングを受ける情報の空中の送信信号を受信するための本発明に係わる受信機は 、送信された第１および第２パラレル情報ストリームを検出するための検波器と 、検出したパラレルストリームに応答自在であり送受信機により受信され、検出 された第１および第２パラレル情報ストリームのうちの少なくとも一方にフェー ドした情報があるかどうかを判断し、判断されたフェードした情報に応答して空 中のフェードにより生じたフェードした情報を遅延インターバルだけフェードし た情報から時間のずれた第１および第２パラレル情報ストリームのうちの少なく とも一方からの情報に置換し、置換情報を含む少なくとも一方のパラレル情報ス トリームを処理し、誤りなく空中に送信された情報を発生する少なくとも１つの プロセッサとを備える。第１および第２のエンコードされた情報ストリームの各 々が情報のフレームを備え、各フレームが誤り訂正情報をエンコードする複数の ビットおよび情報ソースからの情報をエンコードする複数のビットを有し、第１ のエンコードされた情報ストリームのうちの誤り訂正情報が、第１のパラレル情 報ストリーム内にフェードした情報を発生する時間インターバルのフェードを訂 正できず、第２のエンコードされた情報ストリームの誤り訂正情報が第２のパラ レル情報ストリーム内にフェードした情報を発生する時間インターバルのフェー ドを訂正できず、少なくとも１つのプロセッサによるフェードした情報の判断が 、複数のビットの誤り訂正情報を利用する誤り訂正ルーチンにより、第１および 第２のパラレル情報ストリームを処理することにより検出される誤りを誤り訂正 ビットが訂正できないことをデジタル信号プロセッサにより判断することにより 実行される。受信機のうちの少なくとも１つのプロセッサが検波器および制御用 プロセッサに結合されたデジタル信号プロセッサを含み、このデジタル信号プロ セッサが第１および第２のパラレル情報ストリームで変調されたサブキャリアの 検出された個々のサイクルを処理し、所定の記憶されたパターンとの類似性を判 断し、第１および第２のパラレル情報ストリームのうちの少なくとも一方を変更 し、よってデジタル信号プロセッサが所定の記憶されたパターンのうちの少なく とも１つで変更後の第１および第２パラレル情報ストリームを処理することによ り、フェードした情報が存在するかどうかを判断する。受信機のうちの少なくと も１つのプロセッサが検波器および制御用プロセッサに結合されたデジタル信号 プロセッサを含み、このデジタル信号プロセッサがサブキャリアの検出した個々 のサイクルを処理し、個々のサイクルの各々の少なくとも１つの選択された変調 部分の積分値を計算し、計算した積分値の各々と、計算した積分値とを含む記憶 されたレンジを数値的に識別するよう選択された部分がエンコードできる複数の 可能な数値のうちの１つを示す複数の記憶された数値レンジとを数値比較し、サ イクルの各々の少なくとも１の選択された部分の代わりに、第１および第２のパ ラレル情報ストリームのうちの一方における情報ユニットの少なくとも一部をエ ンコードする各数値と共に、計算された積分値を含む識別された記憶レンジを表 示する複数の数値のうちの１つと置換するようになっており、デジタル信号プロ セッサがフェードした情報が存在するかどうか判断するよう、置換された数値を 含む第１および第２パラレル情報ストリームを処理する。 個々のサイクルの各々の各選択された変調部分の複数のサンプルを取り込む ことにより、デジタル信号プロセッサによる積分値の計算を行い、各サンプルが １つの数値を有し、各サンプルが積分の計算に含めるべき有効サンプルを示す数 値のあるレンジと比較され、この比較によりサンプル値が数値のレンジ外にある ことが判明すると、比較したサンプル値を置換するサンプル値に隣接するサンプ ル値の関数である値に置換する。サンプル値に隣接するサンプル値の好ましい関 数とは、比較するサンプル値を、比較するサンプル値に先行する少なくとも１つ のサンプル値と比較するサンプル値に続く少なくとも１つのサンプル値の平均で ある値に置換することである。 第１および第２のエンコードされたパラレル情報ストリームが、マルチ位相 変調によりサブキャリアのサイクルで変調されており、サブキャリアのサイクル の位相が第１および第２のエンコードされた情報ストリームで変調されているか 、または第１および第２のエンコードされたパラレル情報ストリームがパルス幅 変調によりサブキャリアのサイクルで変調されており、サブキャリアのサイクル の一部の幅が第１および第２のエンコードされた情報ストリームで変調されてい る。パルス幅変調は数字のレンジ内の数字をエンコードし、デジタル信号プロセ ッサは数字のレンジをデコードする。数字のレンジは１〜１６とすることができ る。 サブキャリアが、このサブキャリアの各サイクルに第１および第２パラレル 情報ストリームを発生するよう、同一の第１および第２のエンコードされた情報 ストリームにより変調されており、第１パラレルストリームが第１のエンコード された情報ストリームを含み、第２のパラレルストリームが第２のエンコードさ れた情報ストリームを含み、サブキャリアで変調された第１、第２パラレル情報 ストリームが両者の間に時間遅延インターバルおいて送信され、時間インターバ ルの間情報の送信信号が空中のフェージングを受け、時間遅延インターバルは時 間インターバル以上であるところにおいて、サブキャリアにより変調された無線 周波数キャリアを利用し空中に送信された情報を、受信機で受信する本発明の方 法では、無線周波数キャリアで送信された第１および第２パラレル情報ストリー ムを検出するステップと、検出された第１および第２パラレル情報ストリームの うちの少なくとも一方にフェードした情報があるかどうかを判断し、判断された フェードした情報に応答して空中のフェードにより生じたフェードした情報を、 遅延インターバルだけフェードした情報から時間のずれた第１および第２パラレ ル情報ストリームのうちの少なくとも一方からの情報と置換し、置換情報を含む 少なくとも一方のパラレル情報ストリームを処理し、誤りなく空中に送信された 情報を発生するステップとを含む。 空中に送信される無線周波数キャリアをサブキャリアで変調することにより 、少なくとも１つの無線周波数受信機に時間インターバルの間空中のフェージン グを受ける情報の空中への送信をするための送信機と共に使用するための、本発 明に係わる信号処理システムは、空中に送信すべき情報を含む第１のエンコード された情報ストリーム、および空中に送信すべき情報を含み、空中のフェージン グの時間インターバル以上の時間遅延インターバルだけ第１情報ストリームに対 して遅延された第２のエンコードされた情報ストリームを発生するための、情報 ソースに応答自在なエンコーディングプロセッサと、第１および第２のエンコー ドされた情報ストリームに応答自在であり、サブキャリアのサイクルで変調され る同一の第１および第２のパラレル情報ストリームを発生するよう、第１および 第２のエンコードされた情報ストリームでサブキャリアを変調するためのエンコ ーダとを含み、第１のパラレルストリームが第１のエンコードされた情報ストリ ームを含み、第２のパラレルストリームが第２のエンコードされた情報ストリー ムを含み、サブキャリアに変調された第１のパラレル情報ストリームが時間遅延 インターバルだけ第２のパラレル情報ストリームからずれている。エンコーダが マルチ位相変調によりサブキャリアのサイクルを変調し、サブキャリアのサイク ルの位相が第１および第２のエンコードされた情報ストリームで変調されるか、 またはエンコーダがパルス幅変調によりサブキャリアのサイクルを変調し、サブ キャリアのサイクルの一部の幅が第１および第２のエンコードされた情報ストリ ームで変調されている。情報ソースはキャラクタであり、第１および第２のエン コードされた情報ストリームのキャラクタがそれぞれ複数のビットでエンコード されており、第１および第２のエンコードされた情報のキャラクタは、サブキャ リアのサイクルの象限内でビットによりサブキャリア上にて双位相直交変調され るか、または第１および第２情報ストリームのキャラクタは１〜１６とすること ができる数字のレンジ内の数字をエンコードするよう、サブキャリアのサイクル の一部でパルス幅変調される。 第１および第２のエンコードされた情報ストリームの各々が情報のフレーム を備え、各フレームが誤り訂正情報をエンコードする複数のビットおよび情報ソ ースからの情報をエンコードする複数のビットを有し、第１のエンコードされた 情報ストリームのうちの誤り訂正情報が、第１のパラレル情報ストリーム内にフ ェードした情報を発生する時間インターバルのフェードを訂正できず、第２のエ ンコードされた情報ストリームの誤り訂正情報が第２のパラレル情報ストリーム 内にフェードした情報を発生する時間インターバルのフェードを訂正できない。 時間インターバルが、空中のフェードによって生じたフェードした情報を送信さ れたパラレル情報ストリームのうちの少なくとも一方から時間遅延インターバル だけフェードした情報から時間のずれた情報に置換することなく、送信されたパ ラレル情報ストリームとの同期状態を少なくとも１つの受信機が喪失するように させる長さとなっている。チャンネルは、キャリアが５ＫＨｚの変調深さを有し 、サブキャリアは少なくとも１２００Ｈｚである。 時間インターバルの間に情報の送信信号が空中のフェージングを受ける状態 で、サブキャリアにより空中に送信されるキャリアを変調することにより情報を 空中に送信する本発明の方法では、空中に送信すべき情報を含む第１のエンコー ドされた情報ストリームおよび空中に送信すべき情報を含む第２のエンコードさ れた情報ストリームを発生し、前記第２のエンコードされた情報ストリームは空 中のフェージングの時間インターバル以上の時間インターバルだけ第１情報スト リームに対して遅延されており、サブキャリアのサイクルで変調された同一の第 １および第２のパラレル情報ストリームを発生するよう、第１および第２のエン コードされた情報ストリームでサブキャリアを変調し、第１パラレルストリー ムが第１のエンコードされた情報ストリームを含み、第２のパラレルストリーム が第２のエンコードされた情報ストリームを含み、サブキャリア上に変調された 第１パラレル情報ストリームが時間遅延インターバルだけ第２のパラレル情報ス トリームから時間がずれている。 サブキャリアにより変調されたキャリアを利用し、サブキャリアが、このサ ブキャリアの各サイクルに受信された第１および第２パラレル情報ストリームを 発生するよう、同一の第１および第２のエンコードされた情報ストリームにより 変調されており、第１パラレルストリームが第１のエンコードされた情報ストリ ームを含み、第２のパラレルストリームが第２のエンコードされた情報ストリー ムを含み、サブキャリア上に変調された第１パラレル情報ストリームが時間遅延 インターバルだけ第２のパラレル情報ストリームから時間がずれており、時間イ ンターバルの間、情報の送信信号が空中のフェージングを受ける状態で、空中に 送信された情報を受信する本発明に係わる受信機は、送信された第１および第２ パラレル情報ストリームを検出するための検波器と、検出したパラレルストリー ムに応答自在であり送受信機により受信され、検出された第１および第２パラレ ル情報ストリームのうちの少なくとも一方にフェードした情報があるかどうかを 判断し、判断されたフェードした情報に応答して空中のフェードにより生じたフ ェードした情報を、遅延インターバルだけフェードした情報から時間のずれた第 １および第２パラレル情報ストリームのうちの少なくとも一方からの情報と置換 し、置換情報を含む少なくとも一方のパラレル情報ストリームを処理し、誤りな く空中に送信された情報を発生する少なくとも１つのプロセッサとを備える。第 １および第２のエンコードされた情報ストリームの各々が情報のフレームを備え 、各フレームが誤り訂正情報をエンコードする複数のビットおよび情報ソースか らの情報をエンコードする複数のビットを有し、第１のエンコードされた情報ス トリームのうちの誤り訂正情報が、第１のパラレル情報ストリーム内にフェード した情報を発生する時間インターバルのフェードを訂正できず、第２のエンコ ードされた情報ストリームの誤り訂正情報が第２のパラレル情報ストリーム内に フェードした情報を発生する時間インターバルのフェードを訂正できず、少なく とも１つのプロセッサによるフェードした情報の判断が、複数のビットの誤り訂 正情報を利用する誤り訂正ルーチンにより、第１および第２のパラレル情報スト リームを処理することにより検出される誤りを誤り訂正ビットが訂正できないと 判断することにより実行される。受信機のうちの少なくとも１つのプロセッサが 検波器および制御用プロセッサに結合されたデジタル信号プロセッサを含み、こ のデジタル信号プロセッサがサブキャリアの検出した個々のサイクルを処理し、 個々のサイクルの各々の少なくとも１つの選択された変調部分の積分値を計算し 、計算した積分値の各々と計算した積分値とを含む記憶されたレンジを数値的に 識別するよう選択された部分がエンコードできる複数の可能な数値のうちの１つ を示す複数の記憶された数値レンジとを数値比較し、サイクルの各々の少なくと も１つの選択された部分の代わりに、第１および第２のパラレル情報ストリーム のうちの一方における情報ユニットの少なくとも一部をエンコードする各数値と 共に、計算された積分値を含む識別された記憶レンジを表示する複数の数値のう ちの１つに置換するようになっており、デジタル信号プロセッサがフェードした 情報が存在するかどうか判断するよう、置換された数値を含む第１および第２パ ラレル情報ストリームを処理する。第１および第２パラレル情報ストリームが、 マルチ位相変調によりサブキャリアのサイクルで変調されており、サイクルの位 相が第１および第２のエンコードされた情報ストリームで変調されるか、または 第１および第２パラレル情報ストリームが、パルス幅変調によりサブキャリアの サイクルで変調されており、サブキャリアの一部の幅が第１および第２のエンコ ードされた情報ストリームで変調される。パルス幅変調は数字のレンジ内の数字 をエンコードし、デジタル信号プロセッサは数字のレンジをデコードする。数字 のレンジは１〜１６とすることができる。 時間インターバルの間に情報の送信信号が空中のフェージングを受ける状態 で、サブキャリアにより空中に送信されるキャリアを変調することにより情報を 空中に送信する本発明に係わる送受信機は、情報ソースに応答自在であり、空中 に送信すべき情報を含む第１のエンコードされた情報ストリームおよび空中に送 信すべき情報を含む第２のエンコードされた情報ストリームを発生するためのエ ンコーディングプロセッサを含み、前記第２のエンコードされた情報ストリーム は空中のフェージングの時間インターバル以上の時間インターバルだけ第１情報 ストリームに対して遅延されており、第１および第２のエンコードされた情報ス トリームに応答自在であり、サブキャリアのサイクルで変調された同一の第１お よび第２のパラレル情報ストリームを発生するよう、第１および第２のエンコー ドされた情報ストリームでサブキャリアを変調するためのエンコーダを備え、第 １パラレルストリームが第１のエンコードされた情報ストリームを含み、第２の パラレルストリームが第２のエンコードされた情報ストリームを含み、サブキャ リア上に変調された第１パラレル情報ストリームが時間遅延インターバルだけ第 ２のパラレル情報ストリームから時間がずれている。 エンコーダは、マルチ位相変調によりサブキャリアのサイクルを変調し、サ ブキャリアのサイクルの位相が第１および第２のエンコードされた情報ストリー ムによって変調されるか、またはエンコーダが、パルス幅変調によりサブキャリ アのサイクルを変調し、サブキャリアのサイクルの一部の幅が第１および第２の エンコードされた情報ストリームによって変調される。情報ソースがキャラクタ を発生し、第１および第２のエンコードされた情報ストリームのキャラクタの各 々が複数のビットでエンコードされている。第１および第２のエンコードされた 情報ストリームのキャラクタは、サブキャリアのサイクルの象限内のビットでサ ブキャリア上で双位相直交変調されるか、または第１および第２のエンコードさ れた情報ストリームのキャラクタは、各部分内の数字のレンジ内の数字をエンコ ードするよう、サブキャリアの一部でパルス幅変調され、数字のレンジは１〜１ ６とすることができる。 第１および第２のエンコードされた情報ストリームの各々が情報のフレーム を備え、各フレームが誤り訂正情報をエンコードする複数のビットおよび情報ソ ースからの情報をエンコードする複数のビットを有し、第１のエンコードされた 情報ストリームのうちの誤り訂正情報が、第１のパラレル情報ストリーム内にフ ェードした情報を発生する時間インターバルのフェードを訂正できず、第２のエ ンコードされた情報ストリームの誤り訂正情報が第２のパラレル情報ストリーム 内にフェードした情報を発生する時間インターバルのフェードを訂正できない。 時間インターバルは、空中のフェードによって生じたフェードした情報を送信さ れたパラレル情報ストリームのうちの少なくとも一方から時間遅延インターバル だけフェードした情報から時間のずれた情報に置換することなく、送信されたパ ラレル情報ストリームとの同期状態を受信回路が喪失するようにさせる長さとな っている。チャンネルは５ＫＨｚの変調深さを有し、サブキャリアは少なくとも １２００Ｈｚである。 サブキャリアで変調された無線周波数キャリアを使用し、時間インターバル の間、送信信号がフェージングを受ける状態で、送受信機とベース局との間で情 報を空中に送信する双方向送信システムであって、ベース局が空中に送信すべき 情報を含む第１のエンコードされた情報ストリームおよび空中に送信すべき情報 を含み空中のフェージングの時間インターバル以上の遅延時間インターバルだけ 第１情報ストリームに対して遅延された第２のエンコードされた情報ストリーム を発生するための、情報ソースに応答自在なエンコーディングプロセッサ、およ び第１および第２のエンコードされた情報ストリームでサブキャリアを変調し、 サブキャリアのサイクル上で変調された同一の第１および第２のパラレル情報ス トリームを発生し、第１パラレルストリームが第１のエンコードされた情報スト リームを含み、第２のパラレルストリームが第２のエンコードされた情報ストリ ームを含み、サブキャリア上に変調された第１パラレル情報ストリームは時間遅 延インターバルだけ第２のパラレル情報ストリームから時間がずれており、第１ および第２のエンコードされた情報ストリームに応答自在なエンコーダに結合さ れており、送受信機が、送信された第１および第２パラレル情報ストリームを検 出するための検波器と、検出したパラレルストリームに応答自在であり送受信機 により受信され、検出された第１および第２パラレル情報ストリームのうちの少 なくとも一方にフェードした情報があるかどうかを判断し、判断されたフェード した情報に応答して空中のフェードにより生じたフェードした情報を、遅延イン ターバルだけフェードした情報から時間のずれた第１および第２パラレル情報ス トリームのうちの少なくとも一方からの情報と置換し、置換情報を含む少なくと も一方のパラレル情報ストリームを処理し、誤りなく空中に送信された情報を発 生する少なくとも１つのプロセッサを有する。 第１および第２のエンコードされた情報ストリームの各々が情報のフレーム を備え、各フレームが誤り訂正情報をエンコードする複数のビットおよび情報ソ ースからの情報をエンコードする複数のビットを有し、第１のエンコードされた 情報ストリームのうちの誤り訂正情報が、第１のパラレル情報ストリーム内にフ ェードした情報を発生する時間インターバルのフェードを訂正できず、第２のエ ンコードされた情報ストリームの誤り訂正情報が第２のパラレル情報ストリーム 内にフェードした情報を発生する時間インターバルのフェードを訂正できず、少 なくとも１つのプロセッサによるフェードした情報の判断が、複数のビットの誤 り訂正情報を利用する誤り訂正ルーチンにより、第１および第２のパラレル情報 ストリームを処理することにより検出される誤りを誤り訂正ビットが訂正できな いと判断することにより実行される。 送受信機のうちの少なくとも１つのプロセッサが検波器および制御用プロセ ッサに結合されたデジタル信号プロセッサを含み、このデジタル信号プロセッサ がサブキャリアの検出した個々のサイクルを処理し、個々のサイクルの各々の少 なくとも１つの選択された変調部分の積分値を計算し、計算した積分値の各々と 、計算した積分値とを含む記憶されたレンジを数値的に識別するよう選択された 部 分がエンコードできる複数の可能な数値のうちの１つを示す複数の記憶された数 値レンジとを数値比較し、サイクルの各々の少なくとも１つの選択された部分の 代わりに、第１および第２のパラレル情報ストリームのうちの一方における情報 ユニットの少なくとも一部をエンコードする各数値と共に、計算された積分値を 含む識別された記憶レンジを表示する複数の数値のうちの１つと置換するように なっており、デジタル信号プロセッサがフェードした情報が存在するかどうか判 断するよう、置換された数値を含む第１および第２パラレル情報ストリームを処 理する。 個々のサイクルの各々の各選択された変調部分の複数のサンプルを取り込む ことにより、デジタル信号プロセッサによる積分値の計算を行い、各サンプルが １つの数値を有し、各サンプルが積分の計算に含めるべき有効サンプルを示す数 値のあるレンジと比較され、この比較によりサンプル値が数値のレンジ外にある ことが判明すると、比較したサンプル値を置換するサンプル値に隣接するサンプ ル値の関数である値に置換する。サンプル値に隣接するサンプル値の好ましい関 数とは、比較するサンプル値を、比較するサンプル値に先行する少なくとも１つ のサンプル値と比較するサンプル値に続く少なくとも１つのサンプル値との平均 である値に置換することである。 第１および第２のエンコードされた情報ストリームは、マルチ位相変調によ りサブキャリアのサイクルで変調され、サブキャリアのサイクルの位相は第１お よび第２のエンコードされた情報ストリームで変調されるか、または第１および 第２のエンコードされたパラレル情報ストリームは、パルス幅変調によりサブキ ャリアのサイクルで変調され、サブキャリアの一部の幅が第１および第２のエン コードされた情報ストリームで変調される。パルス幅変調は数字のレンジ内の数 字をエンコードし、デジタル信号プロセッサはこの数字のレンジをデコードする 。数字のレンジは１〜１６とすることができる。 本発明に係わる受信回路は、情報をエンコードしたサブキャリアの変調され たサイクルを検出するための検波器と、サブキャリアの検出した個々のサイクル を処理し、個々のサイクルの各々の少なくとも１つの選択された変調部分の積分 値を計算し、計算した積分値の各々と、計算した積分値とを含む記憶されたレン ジを数値的に識別するよう選択された部分がエンコードできる複数の可能な数値 のうちの１つを示す複数の記憶された数値レンジとを数値比較し、サイクルの各 々の少なくとも１の選択された部分の代わりに、サイクルのうちの一方における 情報ユニットの少なくとも一部をエンコードする各数値と共に、計算された積分 値を含む識別された記憶レンジを表示する複数の数値のうちの１つに置換するよ う検波器に結合されたデジタル信号プロセッサとを含み、制御用プロセッサが置 換した数値を処理し、情報を発生する。 サブキャリアにより変調されたキャリアを利用し、サブキャリアが、このサ ブキャリアのサイクルで変調された同一の第１および第２パラレル情報ストリー ムを発生するよう、同一の第１および第２のエンコードされた情報ストリームに より変調されており、第１パラレルストリームが第１のエンコードされた情報ス トリームを含み、第２のパラレルストリームが第２のエンコードされた情報スト リームを含み、サブキャリア上で変調された第１パラレル情報ストリームが時間 インターバル以上の時間遅延インターバルだけ時間がずれた状態で空中に送信さ れており、空中にに送信された情報を受信する、本発明に係わる受信回路は、送 信された第１および第２パラレル情報ストリームを検出するための検波器と、検 出したパラレルストリームに応答自在であり受信回路により受信され、検出され た第１および第２パラレル情報ストリームのうちの少なくとも一方にフェードし た情報があるかどうかを判断し、判断されたフェードした情報に応答して空中の フェードにより生じたフェードした情報を遅延インターバルだけフェードした情 報から時間のずれた第１および第２パラレル情報ストリームのうちの少なくとも 一方からの情報に置換し、置換情報を含む少なくとも一方のパラレル情報ストリ ームを処理し、誤りなく空中に送信された情報を発生するプロセッサを含み、こ のプロセッサはサブキャリアの検出した個々のサイクルを処理し、個々のサイク ルの各々の少なくとも１つの選択された変調部分の積分値を計算し、計算した積 分値の各々と、計算した積分値とを含む記憶されたレンジを数値的に識別するよ う選択された部分がエンコードできる複数の可能な数値のうちの１つを示す複数 の記憶された数値レンジとを数値比較し、サイクルの各々の少なくとも１の選択 された部分の代わりに、第１および第２のパラレル情報ストリームのうちの一方 における情報ユニットの少なくとも一部をエンコードする各数値と共に、計算さ れた積分値を含む識別された記憶レンジを表示する複数の数値のうちの１つと置 換するようになっており、プロセッサは情報を発生するよう、置換された数値を 処理する。 個々のサイクルの各々の各選択された変調部分の複数のサンプルを取り込む ことにより、デジタル信号プロセッサによる積分値の計算を行い、各サンプルが １つの数値を有し、各サンプルが積分の計算に含めるべき有効サンプルを示す数 値のあるレンジと比較され、この比較によりサンプル値が数値のレンジ外にある ことが判明すると、比較したサンプル値を置換するサンプル値に隣接するサンプ ル値の関数である値に置換する。サンプル値に隣接するサンプル値の好ましい関 数とは、比較するサンプル値を比較するサンプル値に先行する少なくとも１つの サンプル値と比較するサンプル値に続く少なくとも１つのサンプル値との平均で ある値に変換することである。 サブキャリアで変調された無線周波数キャリアを使用し、時間インターバル の間、送信信号がフェージングを受ける状態で、送受信機とベース局との間で情 報を空中に送信する双方向送信システムであって、ベース局が空中に送信すべき 情報を含む第１のエンコードされた情報ストリームおよび空中に送信すべき情報 を含み空中のフェージングの時間インターバル以上の遅延時間インターバルだけ 第１情報ストリームに対して遅延された第２のエンコードされた情報ストリーム を発生するための、情報ソースに応答自在なプロセッサ、および第１および第２ のエンコードされた情報ストリームでサブキャリアを変調し、サブキャリアのサ イクル上で変調された同一の第１および第２のパラレル情報ストリームを発生し 、第１パラレルストリームが第１のエンコードされた情報ストリームを含み、第 ２のパラレルストリームが第２のエンコードされた情報ストリームを含み、サブ キャリア上に変調された第１パラレル情報ストリームは時間遅延インターバルだ け第２のパラレル情報ストリームから時間がずれており、第１および第２のエン コードされた情報ストリームに応答自在なエンコーダを有し、送受信機が、送信 された第１および第２パラレル情報ストリームを検出するための検波器と、検出 したパラレルストリームに応答自在であり送受信機により受信され、検出された 第１および第２パラレル情報ストリームのうちの少なくとも一方にフェードした 情報があるかどうかを判断し、判断されたフェードした情報に応答して空中のフ ェードにより生じたフェードした情報を遅延インターバルだけフェードした情報 から時間のずれた第１および第２パラレル情報ストリームのうちの少なくとも一 方からの情報に置換し、置換情報を含む少なくとも一方のパラレル情報ストリー ムを処理し、誤りなく空中に送信された情報を発生するプロセッサを有する。 このプロセッサはサブキャリアの検出した個々のサイクルを処理し、個々の サイクルの各々の少なくとも１つの選択された変調部分の積分値を計算し、計算 した積分値の各々と、計算した積分値とを含む記憶されたレンジを数値的に識別 するよう選択された部分がエンコードできる複数の可能な数値のうちの１つを示 す複数の記憶された数値レンジとを数値比較し、サイクルの各々の少なくとも１ の選択された部分の代わりに、第１および第２のパラレル情報ストリームのうち の一方における情報ユニットの少なくとも一部をエンコードする各数値と共に、 計算された積分値を含む識別された記憶レンジを表示する複数の数値のうちの１ つに置換するようになっており、プロセッサは情報を発生するよう、置換された 数値を処理する。 個々のサイクルの各々の各選択された変調部分の複数のサンプルを取り込む ことにより、デジタル信号プロセッサによる積分値の計算を行い、各サンプルが １つの数値を有し、各サンプルが積分の計算に含めるべき有効サンプルを示す数 値のあるレンジと比較され、この比較によりサンプル値が数値のレンジ外にある ことが判明すると、比較したサンプル値を置換するサンプル値に隣接するサンプ ル値の関数である値に置換する。サンプル値に隣接するサンプル値の好ましい関 数とは、比較するサンプル値を比較するサンプル値に先行する少なくとも１つの サンプル値と比較するサンプル値に続く少なくとも１つのサンプル値との平均で ある値に変換することである。 図面の簡単な説明 図１は、従来技術のＰＯＣＳＡＧプロトコルの図を示す。 図２は、ＰＯＣＳＡＧプロトコルを使用した代表的な７桁の数値ページの図 を示す。 図３は、数値ＰＯＣＳＡＧ送信を示す。 図４Ａ−４Ｊは、種々の運用条件に対するＰＯＣＳＡＧプロトコルを評価す る計算データである。 図５は、秒を単位とするメッセージ長さの関数としてのＰＯＣＳＡＧプロト コルの失敗レート（率）のグラフを示す。 図６は、従来技術のプロセッサおよびプロトコルエンコーダのブロック図を 示す。 図７Ａおよび７Ｂは、位相で変調されたサブキャリアおよび第１および第２ パラレル情報ストリームをエンコードするパルス幅変調をそれぞれ示す。 図８は、本発明に従い、サブキャリアの変調に利用できる、時間的にずれた 第１および第２のエンコードされた情報ストリームを示す。 図９は、本発明に従った４５０キャラクタの長さのメッセージの最悪の失敗 率のグラフである。 図１０Ａ−１０Ｋは、本発明の変化する運用条件に対するメッセージ喪失の 確率を評価する計算データである。 図１１は、本発明に係わる片方向情報送信システムのブロック図を示す。 図１２は、本発明に従って使用される、時間のずれた送信されるアナログパ ラレル情報ストリームを発生するためのサブキャリアのアナログ変調を示す。 図１３は、本発明に従って使用される、時間のずれた送信されるデジタルパ ラレル情報ストリームを発生するためのサブキャリアのパルス幅変調を示す。 図１４は、本発明に係わる図１３のプロセッサおよびプロトコルエンコーダ の一連のブロック図を示す。 図１４は、本発明に従って使用されるエンコード用コントローラシステムの 入力を示す。 図１６は、サブキャリアを変調する第１および第２情報ストリームを作成し 、第１および第２パラレル情報手段を発生するための２つの４ビットニブルへの ８ビット情報ユニットを有するメッセージの変換の一例を示す。 図１７は、本発明の好ましい一実施例に従って第１パラレル情報ストリーム を発生するよう、サブキャリアを変調するエンコードされた第１情報ストリーム を構成する４ビットニブルのグループで送信すべき情報を記憶するのに使用され る前方第１メッセージメモリを示す。 図１８は、本発明の好ましい一実施例に従って第２パラレル情報ストリーム を発生するよう、サブキャリアを変調するエンコードされた第２情報ストリーム を構成する４ビットニブルのグループで送信すべき情報を記憶するのに使用され る後方第２メッセージメモリを示す。 図１９は、本発明により第１および第２パラレル情報ストリームを発生する ためサブキャリアを変調するように、パラレルに読み出される図１８および１８ ？の第１および第２エンコードメッセージストリームを記憶するための中間メッ セージメモリを示す。 図２０は、各々４ビットニブルであるキャラクタメッセージユニットへと分 解される情報により、図１９に示されるようなサブキャリアを変調する第１およ び第２エンコード情報ストリームを記憶するメッセージメモリを示す。 図２１は、本発明の送信回路の回路略図を示す。 図２２は、図２０の送信回路の作動のフローチャートを示す。 図２３は、本発明に係わる受信回路の回路略図を示す。 図２４Ａおよび１４Ｂは、本発明の受信回路のデジタル信号プロセッサによ る双位相変調されたサブキャリアの積分を示す。 図２５は、本発明の受信回路のデジタル信号プロセッサによるパルス幅変調 されたサブキャリアの積分を示す。 図２６Ａおよび２６Ｂは、本発明のパルス幅変調されたサブキャリア内のノ イズ過渡現象を除くため、受信回路のデジタル信号プロセッサにより実行される サンプル処理を示す。 図２７Ａおよび２６Ｂは、本発明の位相変調されたサブキャリア内のノイズ 過渡現象を除くため、受信回路のデジタル信号プロセッサにより実行されるサン プル処理を示す。 図２８は、パラレル情報ストリームをサブキャリア上に変調された情報を構 成する情報ユニットの少なくとも一部の一連の数値表示へと、パラレル情報スト リームを変換するよう、あらかじめ記憶されたレンジと積分値とを比較する受信 回路のデジタル信号プロセッサの作動のフローチャートである。 図２９Ａおよび２９Ｂは、本発明に係わる受信回路の作動のフローチャート を示す。 図３０は、本発明の受信回路のデジタル信号プロセッサによるサブキャリア 上で変調されたパラレルストリームをデコードするフローチャートを示す。 図３１は、本発明の受信回路の制御プロセッサによるメモリの再構成のフロ ーチャートを示す。 図３２は、フェードした情報を誤りのない情報に置換するための本発明の受 信回路の制御プロセッサによるメッセージ訂正のフローチャートを示す。 図３３は、誤りのある情報を含むメッセージの訂正の一例を示す。 図３４は、本発明に係わる双方向無線情報送信システムのブロック図である 。 図３５は、方向に係わる送受信機ブロック図である。 発明を実施するための最良の態様 本発明は、データ送信レートがより大きく、誤り率がより低く、従来の片方 向および双方向シリアル通信システムよりも放射パワーがより少なくて済む、改 善された片方向および双方向通信システム、およびその運用方法を提供するもの である。 本発明は、空中のフェージングの時間長さに等しいか、またはそれ以上の時 間遅延インターバルだけ分離された、空中に送信すべき、好ましくは同一の情報 を各々が含む、第１および第２エンコードパラレル情報ストリームを発生するよ う、サブキャリアを変調する時間オフセットプロトコルを利用するものである。 時間遅延インターバルだけ時間がずれ、好ましくは同一である第１および第２の エンコードされた情報ストリームはサブキャリアを変調し、エンコードされた第 １および第２情報ストリームをそれぞれ含む第１および第２パラレル情報ストリ ームを発生する。サブキャリアを変調するエンコードされた第１および第２メッ セージストリームが同一である時は、第１および第２パラレル情報ストリームは 同一である。第１パラレル情報ストリームと第２パラレル情報ストリームが同一 であるとき、受信回路は第１および第２パラレル情報ストリーム内にある誤り訂 正情報のビットを使用する誤り訂正ルーチンを処理することにより、訂正できな い空中のフェードがあっても送信回路と同期し続け、パラレル情報ストリームの 少なくとも一方にあるフェードした情報を、このフェードした情報より時間遅 延インターバルだけ時間のずれた誤りのない情報で再構成する。第１パラレル情 報ストリームと第２パラレル情報ストリームが同一でなく、誤りのない情報の再 構成が阻害されても、同期状態は失われないので、誤りの発生し得る確率は少な くなり、情報の送信レートは従来技術と比較して大きくなる。統計学的に起こり 得るフェード長さよりも長い時間オフセットでサブキャリアに変調された同一の パラレル情報ストリームを送信することにより、少なくした放射パワーを利用し たまま、受信回路の処理により送信情報を処理し、フェードによって生じた誤り のある情報を高速で除くことができる。訂正できないフェードは時間遅延インタ ーバルよりも長いフェードに限られる。プロトコルはソース、例えばシリアル情 報ストリームから情報を入力することにより生じた第１および第２シリアル情報 ストリームを利用しているので、プログラマブル時間遅延インターバルだけ時間 がずれたサブキャリアに変調される情報とともに、誤りのない情報の送信が求め られる際には、各情報ストリームは同一の情報を含む。このプログラマブル時間 遅延インターバルは統計的に確かな、大気中のフェージング、例えばラレイフェ ージング、マルチパス干渉または他の大気現象によって生じるフェージングの時 間インターバルに等しいか、それ以上となるようにプログラムされ、フェードし た情報を時間遅延インターバルだけフェードした時間より時間のずれた誤りのな いフェードしていない情報を置換できる能力を、パラレル第１および第２情報か ら成るサブキャリアに変調されたセミ同期式情報ストリームを受信する受信回路 に与えるものである。これにより、受信回路は情報ストリームとの同期状態での 受信を失ったり受信回路への別の送信信号をサーチすることが防止される。 時間オフセットパラレル第１および第２情報ストリームは、エンコードされ た第１情報ストリームを含む第１パラレルストリーム、およびエンコードされた 第２ストリームを含む第２パラレルストリームにより、サブキャリアのサイクル で変調されるが、この場合、誤りのないデータ送信が望まれるとき、エンコード された第１および第２情報ストリームは、同一の入力情報を含む誤りのないデー タ送信をしないで、大気中のフェード長さにわたって同期送信を維持することが 求められる際には、エンコードされた第１および第２情報ストリームは共通しな い情報またはある程度共通する情報を含む。サブキャリアに変調された第１パラ レル情報ストリームは、図８を参照して後に説明する時間遅延インターバルだけ 第２パラレル時間ストリームより時間がずらされている。 サブキャリアはアナログまたはデジタルのいずれでもよい。変調されたアナ ログサブキャリアは正弦波でよく、変調されたデジタルサブキャリアは矩形波で よく、いずれのサブキャリアも図７Ａおよび７Ｂにそれぞれ示されている。 図７Ａにおいて、正弦波サブキャリアは３６０度のサイクルのうちの４つの 位相の各々で１または０をエンコード（コード化）するよう、４つの異なる位相 で変調される。図示するように、この変調は双位相直交変調（４５度、１３５度 、２２５度および３１５度で１または０を変調）である。下記に説明する図１２ は、これら４つの位相の各々で１または０をエンコードすることを示している。 本発明はサブキャリアの各サイクルで二進情報をエンコードするのに４つの位相 を使用することに限定されているわけではなく、本発明を実施するにあたり、位 相の数をこれより大きくしたり少なくしたりすることも可能であると理解すべき である。図示するように、第１パラレル情報ストリームからのビットをアナログ サブキャリアのサイクルの４５度および１３５度の位相で変調し、第２パラレル 情報ストリームからのビットを２２５度および３１５度の位相で変調する。第１ および第２パラレル情報ストリームによるサブキャリアの変調のその他の組み合 わせ、例えば専ら第１および第２パラレル情報ストリームの一方のみによる１つ 以上の連続サイクルの位相を変調し、その後、連続する次の１つ以上のサイクル の位相を専ら第１および第２パラレル情報ストリームのうちの他方で変調し、こ のサイクルを繰り返す変調について、以下説明する。好ましい実施例では誤りの ない送信が求められる際には、第１および第２パラレル情報ストリームは第１お よび第２パラレル情報ストリーム内に同一の情報または同一の情報ユニット（す なわ ち時間遅延インターバルだけ時間のずれたキャラクタ、グラフィック情報、デジ タルワード等）を含む。 図７Ｂでは、矩形波サブキャリアを第１パラレル情報ストリームの４ビット をエンコードする矩形波サブキャリアサイクルの第１の半分でパルス幅変調し、 第２のパラレル情報ストリームのうちの４ビットをエンコードする矩形波サブキ ャリアサイクルの第２の半分でパルス幅変調する。下記の図１３は、図７Ｂに示 したような矩形波変調によりコード化（エンコード）できる可能な数値を示す。 ここに図示するように、パルス幅変調は１６の可能な幅を有し、これら幅は比例 する。すなわち１の値は１６の値の幅の１６分の１である。第１および第２パラ レル情報ストリームによるサブキャリアの変調の他の組み合わせ、例えば矩形波 の１つ以上の連続サイクルを専ら第１および第２パラレル情報ストリームのうち の１つで変調し、その後の１つ以上の連続サイクルを専ら第１および第２パラレ ル情報ストリームの他方で変調する変調の組み合わせについて説明する。好まし い実施例では、誤り率を最小にしたい場合、第１および第２パラレル情報ストリ ームは図８を参照して後述する時間遅延インターバルだけ時間のずれた第１およ び第２パラレル情報ストリーム内の同一情報または同一情報ユニット（キャラク タ、データ、デジタルワード等）を含む。 図８を参照して後述するようなプログラマブル時間遅延インターバルだけ時 間のずれた第１および第２情報ストリームの各々は、送信すべき情報の少なくと も一部、好ましくは全てを含む。受信回路はパラレルストリームのうちの少なく とも一方の中の誤りを検出すると、同期状態を喪失させ得る誤り訂正ルーチンで 訂正可能な誤りよりも長い誤りを検出するように、誤り訂正ビットを処理するこ とにより、大気中のフェードによって生じたフェードした情報を含むパラレル情 報ストリームのうちの少なくとも一方における検出した情報を、時間遅延インタ ーバルだけ測定されたフェードから時間のずれた第１および第２パラレルストリ ームの少なくとも一方からの情報と置換する。受信すべき情報および図８を参照 して説明した他の情報とともに、一斉送信された第１および第２パラレルストリ ーム内にも含まれる誤り訂正コードを利用して、受信回路では誤り訂正コードを 使用し、誤り訂正ルーチンによって訂正できる小さい（例えば２ビットの）誤り を訂正する。例えば２ビットの誤りは誤り訂正コード、例えばＢＣＨコードによ り訂正できる。第１および第２パラレルストリームの各々に埋め込まれた誤り訂 正コードでは訂正できない、所定の大きさ、例えば３ビットまたはそれ以上の誤 りの検出を利用して、第１および第２パラレル情報ストリームの少なくとも一方 からの情報に埋め込まれた誤り訂正コードでは訂正できない大気中のフェードを 含むかどうかを判断し、更に時間遅延インターバルだけ時間のずれた情報を第１ および第２パラレルストリームのフェードした情報内に含まれる情報に置換する かどうかを判断する。数ミリ秒以上の長さを有する、誤り訂正コードでは訂正で きない、より長い自然または人工の干渉波は、大気中のフェードが生じている時 間インターバル中に受信された第１および第２パラレルストリームの喪失部分（ フェードした情報）を時間遅延インターバルに等しい前または後にずれた時間に 受信されたフェードしていない情報に置換することにより訂正する。 本発明は、次の事実を利用するものである。すなわち、情報を弁別する受信 回路の受信能力以下の大気中のフェードの統計学的な確かな期間よりも長い時間 遅延インターバルだけ時間がずらされた、サブキャリアに変調された第１および 第２時間オフセットパラレル情報ストリーム内の情報の同一部分（例えばキャラ クタ、グラフィックデータ、デジタルワード等のような情報ユニット）が喪失す る確率は極めて低いという事実を利用するものである。従って、第１および第２ パラレル情報ストリームの各々内の誤り訂正コードの処理により検出された誤り を含む各パラレル情報ストリーム内の時間インターバルにおけるフェードした情 報を置換するために、パラレルストリームからの時間オフセット情報を利用する ことにより、受信回路全体の信頼性が数桁の大きさ、増している。 本発明は、世界中で片方向メッセージ送信（ページング）のために共通に使 用されているタイプのアナログおよびデジタル送信機、および世界中で双方向無 線送信のために使用されているタイプのアナログおよびデジタル送信回路の双方 に対して完全に実施できる。本発明によれば、下記の図１２および１３を参照し 、図７Ａおよび７Ｂにこれまで述べたようなパラレルストリームを発生するのに 、図８に示された第１および第２のエンコードされたメッセージストリームによ って、時間多重することによって変調されるか、または同時に変調された個々の サイクルを有するサブキャリアで搬送波が変調される。この時間遅延インターバ ルはシステム入力により図１５内で後述するエンコーダプロセッサによってプロ グラム可能である。 図９は、時間遅延インターバルを長くした時、送信の信頼性が増すことをグ ラフで示している。図９に示されるように、図４１および図５に示される従来技 術で、９０％を越えるメッセージ誤り率の確率と比較して最も低い速度および運 用周波数での４５０キャラクタのメッセージで誤りのないメッセージを送信する 信頼性は９９.９９％を越える確率まで増加している。本発明によれば、送信の データレートが増し、必要な放射パワーが少なくなった双方向無線システムにお ける誤りのない情報の送信の確率を、同様に増すことができる。更に、９９.９ ９％の誤りなしレート（率）における送信速度はＰＯＣＳＡＧプロトコルの送信 の速度の１０倍まで近づき、より少数の送信機の使用を可能にするＰＯＣＳＡＧ の放射パワーの８分の１の放射パワーを利用できるので、これによって送信ハー ドウェアの設備を実質的に削減でき、ＩＭＴＳ送信機に割り当てられている周波 数を送信機の変更を行うことなく双方向無線送信に使用可能となる。 片方向または双方向無線システムのいずれかにおける本発明のプロトコルの エンコード（コード化）フォーマットは、送信回路がアナログモードで作動する のか、またはデジタルモードで作動するのかに応じて異なる。送信回路がアナロ グモードで作動している時、サブキャリアの正弦波サイクルは図８のオフセット （偏差）値によって特定された時間遅延インターバルだけ時間が分離された同一 の情報ユニットで送信されるパラレルな第１および第２情報ストリームを発生す るように変調される。アナログモードではエンコーダは例えば図７Ａを参照して 上で説明したようなマルチ位相変調によりサブキャリアのサイクルを変調し、よ ってサブキャリアのサイクルの複数の象限をエンコードされた第１情報ストリー ムで変調し、サブキャリアのサイクルの複数の象限をエンコードされた第２の情 報ストリームで変調し、第１および第２パラレル情報ストリームを発生し、よっ て誤りのない送信が求められる際に同一の第１および第２情報ストリーム内に含 まれる同一情報ユニットを、エンコードされた情報ストリーム間の時間遅延イン ターバルだけパラレルに分離して送信する。エンコードされた第１の情報ストリ ームは、情報の各ユニットをエンコードするビットのすべてを含むことが好まし く、エンコードされた第２の情報ストリームは情報の各ユニットをエンコードす る情報のすべてを含むことが好ましい。エンコードされた第１および第２情報ス トリームによりサブキャリアを変調することにより、第１および第２情報ストリ ームをそれぞれ含む第１および第２パラレル情報ストリームが発生される。サブ キャリアの単一サイクルを第１および第２情報ストリームで変調することが好ま しい。図７Ａを参照し、上で説明し、図１２において後述するような２位相直交 変調は、サブキャリアの１サイクルの象限を変調する第１情報ストリームおよび サブキャリアの１サイクルのうちの別の象限を変調する第２情報ストリームと共 に使用できる。これとは異なり、サブキャリアの１つ以上の連続サイクルを専ら 第１情報ストリームによってしか変調せず、その後、サブキャリアのその後の１ つ以上の連続サイクルを専ら第２情報ストリームによってしか変調しないような 、時間多重化を利用することもできる。デジタルモードで送信回路が作動する時 、サブキャリアのデジタルすなわち矩形波サイクルは第１および第２情報ストリ ームでパルス幅変調されパラレル情報ストリームを発生する。送信回路のデジタ ルエンコーダはサブキャリアのサイクルをパルス幅変調により変調し、サブキャ リアの１つ以上のサイクルの一部（サブキャリアの正または負となる部分）は、 第１および第２情報ストリームにより、図７Ｂを参照してこれまで説明し、図１ ３を参照して後述するように、それぞれパルス幅変調され、それぞれ第１および 第２パラレル情報ストリームを発生し、よって情報ストリーム間の時間遅延イン ターバルによりサブキャリア上で分離された第１および第２パラレル情報ストリ ーム内で図８の第１および第２情報ストリームに含まれる同一の情報ユニットが 送信される。パルス幅変調はサブキャリアの単一サイクルの連続する部分の間で 複数のビットを示すある範囲の番号（例えば図１３の４）をエンコードするのに 使用でき、第１および第２パルス情報ストリームを発生させるか、または繰り返 しパターンにてサブキャリアの１つ以上の連続サイクルを専ら第１情報ストリー ムだけで変調し、その後、サブキャリアのその後の１つ以上の連続サイクルを第 ２情報ストリームのみによって変調することにより、第１および第２パラレル情 報ストリームを発生できる。 図８に、片方向無線通信で使用するようなフルエンコードによる第１および 第２エンコード情報ストリームの一例が示されている。第１および第２（前方お よび後方）のエンコードされた情報ストリームは、受信すべき情報内容（情報フ ィールド）だけでなく、送信に必要な他の情報についても同一である。各エンコ ードされた情報ストリームは複数の異なる部分を含み、ＳＹＮＣ部分は従来技術 に従ったものであり、例えば片方向または双方向無線システムで使用される公知 のデジタルまたはアナログプロトコルに従っているが、このようなプロトコルの みに限定されるものではない。ＯＦＦＳＥＴ（オフセット）は第１情報ストリー ムと第２情報ストリームとの間の時間遅延インターバルに等しい時間オフセット によりパラレル情報ストリームをデコードすることを受信回路に命令するコマン ドであり、この時間オフセット値は送信回路による送信中に同一の第１および第 ２パラレル情報ストリーム内の同一情報および同一情報ユニットを分離する値で ある。このＯＦＦＳＥＴ（オフセット）フィールドには所望の時間遅延インター バルを表示する数値が含まれる。本発明を実施するには、ＯＦＦＳＥＴフィー ルド内の受信回路に時間遅延インターバルの数値を送信する必要はない。この受 信回路は同期状態の喪失およびメッセージエラーが発生する確率を大きくしない よう、充分な時間オフセットを有する片方向または双方向無線システムにわたっ て使用されるデフォルト、なわち固定された時間遅延インターバルを有すること ができる。例えば、図４Ｋおよび図９に示されるように、４００ミリ秒のオフセ ットを利用する場合、エラーのない情報を送信する確率は極端に高くなる。受信 機または送受信機のＩＤは片方向または双方向データ送信システム内の受信機ま たは送受信機の番号である。更に、スループットをより大きくし、大きな誤りの ない送信をし、より少ない放射パワーで済むという利点を享受しながら、本発明 を実施するのに５０ミリ秒から５００ミリ秒の間のある範囲のオフセットを利用 できる。 ＳＹＮＣおよびＩＤウェークアップフィールドは、多数の目的を有する。Ｓ ＹＮＣ／ＩＤフィールドの１つの特徴は、同一無線チャンネル上でこのプロトコ ルと他の無線メッセージングプロトコルを共存可能にできることである。ページ ングのために利用される現在の無線メッセージングインフラストラクチャのうち の９５％は、非時間同期化状態で相互にミックスされた多数のメッセージングフ ォーマットを有する。本発明のプロトコルは他の業界規格のプロトコルと共存し 、何らかの形態の干渉または性能劣化を引き起こすものではない。双方向無線シ ステムでも本発明の同じ利点が得られる。 ＳＹＮＣ／ＩＤフィールドは情報フィールド内に含まれる情報を送信すべき ことを、受信回路が検出できるようにする受信データストリームである。このＳ ＹＮＣフィールドはここに埋め込まれた受信機または送受信機のＩＤの最初の２ 桁を有する。後述する受信回路のデジタル信号プロセッサがあらかじめプログラ ムされた同期に一致するビットパターンおよび一致する最初の２つのＩＤ数を検 出し、探す。一致すれば、受信回路はその電子回路のバランスをオンにし、後述 するデコード（解読）プロセスを開始する。ＳＹＮＣ／ＩＤフィールドは受信機 または送受信機のＩＤの最初の２桁を利用し、同一無線チャンネル上で１００も の多くの異なるグループの受信機または送受信機を使用できるようにする。ＳＹ ＮＣフィールド内に埋め込まれた２桁の同期化信号の純粋な効果は、無線受信機 および送受信機のバッテリーを大幅に節約することにある。信号化フィールド内 で２桁のＩＤが一致することにより信号が送られているグループだけが警告され 、この結果、受信回路がオンにされる。９９の可能なグループにおける受信機ま たは送受信機を含む他のすべての受信機または送受信機は、ＳＹＮＣ／ＩＤ数字 の一致を検出せず、この結果、受信機または送受信機はバッテリーを節約するよ うにオンにされることはない。 ＳＹＮＣ／ＩＤウェークアップフィールドの期間はカスタマーに応じてプログ ラム可能である。同期化信号の長さはシステム上で利用される受信機または送受 信機のタイプによって直接決まる。本発明に従い、デコーダ技術が進歩するにつ れ、異なるデザインの受信機または送受信機にサービスできるよう、時間長さを 変えることができるようにすることが必要である。この同期化信号の長さは約９ ００ｍｓとすることができる。より高いデータレートを達成するにつれ、この長 さは短くすることができる。同期化信号の長さは受信機または送受信機のチャン ネルサンプリングレートに応じて決まる。受信機または送受信機が４５０ｍｓご とに１回ターンオン（ウェークアップ）しなければならず、２つのサンプルを必 要とする場合、最小の同期化長さは約９００ｍｓとすべきである。このウェーク アップ長さは望む受信機または送受信機におけるバッテリー電流の節約量に応じ て直接決まる。受信回路がチャンネルのサンプリングにより頻繁にウェークアッ プすればするほど、受信機または送受信機のバッテリーの寿命に大きな影響がお よぶ。 上記特許に開示されているように、システムの一斉放送コマンドの制御によ りマルチチャンネルを受信する能力を有している受信回路を利用する場合、ロー カルの単一周波数の受信回路に対し９００ｍｓのプリアンブルを選択することに より、マルチ周波数受信機またはトランシーバに別の利点が与えられる。上記特 許に記載されているようなマルチ周波数受信機が１４のチャンネルを連続してス キャンし、２つのサンプルを成功裏に取り込むのに、更に１８００のｍｓのプリ アンブルを必要とするので、受信機はローカルの９００ｍｓプリアンブルにウェ ークアップしない。これにより本発明のプロトコルを利用する際、トラベリング できるマルチ周波数受信機または送受信機のバッテリーを更に節約できる。マル チ周波数受信機または送受信機に対して行うことができるバッテリーの節約は重 要である。設計上、マルチ周波数受信機または送受信機は単一周波数の受信機ま たは送受信機よりもより多くのバッテリーパワーを消費する。これはマルチ周波 数受信回路はトラベリング中、および無線送信システム間をローミング動作する 間、２つ以上の周波数をスキャンし、モニタしなければならないからである。マ ルチ周波数受信機は年間３つのページング月の間、スキャニングレートの運用を 経験した（２カ月は地域規模、１カ月は国内規模）ので、トラベリングモードで 受信時間の約２５％が使用され、これにより受信機のバッテリーの有効寿命が短 くなった可能性がある。単一周波数受信回路およびマルチ周波数受信回路の双方 で同じ低バッテリー消費量技術を利用できると仮定すれば、更にバッテリーの節 約を行うことができることになり、有利である。 本発明のプロトコルはこのようにバッテリーを節約できる。ＳＹＮＣ／ＩＤ ウェークアップ長さがローカルの単一周波数受信機または送受信機だけをウェー クアップできるようにすることは重要である。ローカルの無線メッセージングシ ステムでは、受信機の８５％がローカル目的となる。本発明を実施するのに、ロ ーカルプリアンブルをより短く設計することにより、本発明のプロトコルを利用 するマルチ周波数の受信機または送受信機は、ローカルメッセージが送られる時 にはウェークアップしない。ローカル受信機または送受信機はより長いマルチ周 波数のプリアンブルを受信した時にウェークアップする。しかしながら、受信機 または送受信機をトラベリングさせる回数はより少ないので、バッテリーへの影 響は最小である。 第１および第２エンコード情報ストリームの各々には、第１および第２パラ レルストリームをデコードするのに使用される時間遅延インターバルを特定する 図８のＯＦＦＳＥＴコマンドが含まれている。ＯＦＦＳＥＴ（オフセット）コマ ンドは受信された送信信号内の第１および第２パラレル情報ストリームの検出を 受信回路が時間的にずらすようにコマンドし、これにより受信回路の制御用プロ セッサは第１および第２パラレル情報ストリーム内にエンコードされた誤り訂正 能力を誤りが越えた場合、適当なタイミングで情報ストリームを再アセンブルで きるようにする。時間オフセットは後述するような受信回路のデジタル信号プロ セッサにより受信され、あらかじめ条件化され、受信回路の制御プロセッサへ送 信される。制御プロセッサはその記憶プログラム（ＲＯＭまたはＥＥＲＯＭ）を 利用し、オフセットフィールド内に含まれていた適当な時間オフセットを必要な ときに備えた、第１および第２パラレル情報ストリームを再組み立てし、誤りな く情報源から空中に送信された完全な情報を再構成する。送信回路のプロセッサ は受信機または送受信機内の受信回路のユニークなアドレスを決定するＩＤコー ドのバランスを増す。この識別コードは全体で８桁長さにすることができ、その 桁のうちの２桁はＳＹＮＣフィールド内に含まれ、そのうちの６桁はＩＤフィー ルドに含まれる。 図８のＣＯＭＭＡＮＤフィールドは異なる作動モードで作動するように受信 回路にプログラムを組むことができるようにするためのものである。このＣＯＭ ＭＡＮＤは無線受信回路が、その後の情報フィールドをどのように処理するかを 決定する情報を受信回路制御プロセッサに送ることができる。このＣＯＭＭＡＮ ＤはＩＮＦＯＲＭＡＴＩＯＮフィールド内のメッセージ情報が数値、７ビットＡ ＳＣＩＩ、８ビットＡＳＣＩＩまたは１６ビットＡＳＣＩＩ（グラフィックまた は漢字）または他の情報、例えばデジタルワード等であるかどうかを受信回路へ 伝える。このＣＯＭＭＡＮＤはメッセージが完全であるか、および／または部分 的に到着しているのかをも受信回路へ伝える。このＣＯＭＭＡＮＤはマルチメッ セージまたは長いメッセージを必要なように数個のより短いメッセージに分解す ることができる。このような特徴は、他のタイプのメッセージングターミナル機 器と共存するシステムで必要であるので、送信機のシステムコントローラによっ て短い長さのメッセージを割り当てできる。 図８のＣＯＭＭＡＮＤフィールドは上記特許および特許出願に記載されてい るようにメッセージを外部デバイスへルート化するかどうかを受信機または送受 信機へ指示できる。これによりラップトップまたはパソコン内の無線受信機また は送受信機を直接統合化できる。 第１および第２情報ストリームの図８のＩＮＦＯＲＭＡＴＩＯＮフィールド は、受信機または送受信機、またはこれら受信機または送受信機へ接続された外 部デバイスへ送るべき実際の数値、アルファニューメリック、グラフィックまた は他のタイプの情報を含む。このＩＮＦＯＲＭＡＴＩＯＮは複数の単位の情報、 例えば４ビットの数値ニブル、７ビットＡＳＣＩＩ、８ビットＡＳＣＩＩまたは ファクシミリ送信の場合のより大きな外国のキャラクタサブセット（例えば漢字 グラフィック情報）用に使用される１６ビットキャラクタまたは他の目的に使用 される他の情報、例えばデジタルワードを含むことができる。このＩＮＦＯＲＭ ＡＴＩＯＮフィールドの長さは可変長さのメッセージを収容できるよう可変とな っている。このタイプの情報またはデータ（例えば４、７、８または１６ビット 等）はプロトコルの先のＣＯＭＭＡＮＤ部分によって決定される。 第１および第２情報ストリームの、図８のＥＯＦコマンドはＳＹＮＣ情報で 開始したメッセージがＯＦＦＳＥＴ、ＩＤ、ＣＯＭＭＡＮＤを含み、情報がＥＯ Ｆコマンドの受信で終了したことを受信回路に表示する。更にＥＯＦコマンドは 受信回路が開始すべき呼び出しのタイプに関する情報（ビジュアルまたはオーデ ィオ応答）、例えば可聴トーンを受信回路に表示する。 図８のＯＦＦＳＥＴフィールドによって特定される時間遅延インターバルの プログラミングは、図７Ａおよび下記の図１２を参照して上で説明したようなキ ャリアの多数の象限にアナログ状に、またはサブキャリアの一部において図７Ｂ または下記の図１３を参照して上に説明したようなパルス幅変調によりデジタル 状に変調された第１および第２パラレル情報ストリームで示されるような全メッ セージが受信回路によって受信され、誤りのない送信された情報を発生する確率 に対してかなりの影響を与える。従来技術の説明でこれまで説明したように、誤 り訂正コードによって訂正できる所定のビット数、例えば情報と共に送信される ＰＯＣＳＡＧプロトコルを備えたＢＣＨ誤り訂正コードにおける２よりも大きな 誤りが生じると、受信回路は情報送信信号との同期関係を喪失し、別のメッセー ジの開始としてＳＹＮＣおよびＩＤコードの送信をサーチするモードに反転する 。本発明に説明する情報を送信するのに、送信回路が必要とする時間インターバ ル中に時間遅延インターバルに等しい時間ＯＦＦＳＥＴでサブキャリア上に変調 された第１および第２パラレル情報ストリームのデュアルおよび同時送信により 受信回路がオフセットフィールドによってセットされた時間遅延インターバルだ けフェージング誤りを含む情報から時間がずらされた誤りのない情報と置換する ことが可能となっている。この結果、受信回路は常に送信情報と同期状態となり 、誤り訂正コードで訂正できる誤りよりも大きい誤りが検出された際に生じる、 従来技術で起こり得る新しいＳＹＮＣおよびＩＤコードをサーチするモードに決 して転移することはない。更に、誤りが存在し、受信回路によって受信された信 号強度のフェード中の時間インターバルにおけるフェードした情報は、上で説明 したようなＯＦＦＳＥＴフィールドによって特定された時間遅延インターバルだ け時間がずらされたパラレル情報ストリームの一方からフェードした情報に同一 な誤りのない情報または誤りのない情報ユニットを置換することによって訂正で きる。 図９は、本発明に適用される上記式に基づき、図１０Ａ−Ｋから得られる片 方向無線システムにおける計算された最悪のメッセージ失敗レート（率）のグラ フによる比較を示すものである。双方向無線システムに対しても同様な情報を示 すことができる。片方向無線システムに適用された、本発明を示す図９および１ ０Ａ−１０Ｊの性能と、図４Ａ−４Ｊおよび図５に示された従来技術のＰＯＣＳ ＡＧプロトコルの性能を比較することにより、本発明とＰＯＣＳＡＧを比較する ための失敗率の詳細なデータ収集を行うことができることに留意すべきである。 図９は、図５の従来技術のＰＯＣＳＡＧプロトコルによって利用される放射パワ ーの８分の１に放射パワーを減少した場合のキャラクタメッセージの失敗率を示 す。図９において８倍放射パワーを増加すると、５１２および１２００ボーレー トを示す曲線はそれぞれ大幅に左側に移動する。換言すれば、第１メッセージス トリームと第２メッセージストリームとの間の時間ＯＦＦＳＥＴを短くした状態 では、より大きな放射パワーで対応するメッセージ誤り率が生じる。図５に関し 、５１２ボーデータレートで図５に示される放射パワーを８倍にすると、上記式 により８９％のＰＯＣＳＡＧプロトコルのメッセージ失敗確率が予想される。換 言すれば、５１２ボーおよびそれより大きな１２００ボーデータレートの双方に おけるメッセージ失敗の確率は、メッセージ失敗率が０.０１％より小さくなる と予想される値である。図９から明らかなように、時間オフセットの選択はメッ セージ失敗率全体に大きな影響を与える。実際問題として、３００ミリ秒以上の 図８のメッセージ時間遅延インターバルを選択すると、セミ同期式受信回路が同 期状態を維持したり、従来の双方向無線システムにおける情報の一部の再送信を 求めることなく情報を受信デキる信号強度よりも、送信されたＲＦ信号のフェー ジングを低下させるすべてのタイプの空中の現象を補償する。時間遅延インター バルが補償する主な現象として、ラレイフェージングおよびマルチパスフェージ ングがある。しかしながら、受信回路の信号強度受信能力より低くなる確率が大 きい、任意のタイプの、大気によるフェードの時間よりも大幅に長い時間長さの 時間遅延インターバルを選択することにより、誤りを受けない時間遅延インター バルだけフェード情報から時間的にずらされた同一の情報、データ、ワード等を 、 受信回路の信号強度検出能力よりも低い大気によるフェードが生じた時間インタ ーバル内フェードした情報データ等と置換することが可能となっている。 図４Ａ−Ｊに示されたＰＯＣＳＡＧプロトコルによって示された従来技術と 、片方向無線システムに適用された、図１０Ａ−Ｋによって示された本発明との 間のメッセージ喪失の計算された確率を比較すると、本発明によって達成される メッセージの完全送信は数桁だけ改善されることが判る。これによる全体の利点 として、メッセージ誤りを行うことなく完全なメッセージを送信できる確率が高 くなり、新しいＳＹＮＣおよびＩＤの送信をサーチするモードに反転させるよう な、送信されたパラレル情報ストリームと受信回路との同期状態の喪失が防止さ れ、大きな誤りをすることなく減少した放射パワーで情報を送信することが可能 となる。上記または下記のように、必要な放射パワーの低減したため、より少数 の送信機またはより少ない放射パワーの送信機の、所望するエリアへの一斉送信 に利用デキることが可能となり、片方向無線または双方向無線システムの送信設 備のコストを大幅に下げることが可能となる。 図１０Ａは、片方向無線システムにおける８マイクロボルト／ｍ（１８ｄｂ ）の検出感度、９０マイクロボルト／ｍ（３９ｄｂ）メジアン、および図８に示 されるような５０ｍｓでの４５０キャラクタメッセージに対するメッセージ喪失 の確率を示す。図１０Ａから明らかなように、メッセージの確率は最悪の送信周 波数および受信機速度に対して９５％を越える。周波数と速度の多くの組み合わ せは、重要なことに、メッセージ誤りの確率を全く生じない。図４１および図１ ０Ａを直接比較すると、同じ組み合わせの周波数および車両速度における従来技 術と比較してメッセージ喪失の発生の確率を減少させると、本発明による信頼性 は顕著に増加することが実証される。 図１０Ｂは、片方向無線システムにおける８マイクロボルト／ｍ（１８ｄｂ ）の検出感度、１３０マイクロボルト／ｍ（４３ｄｂ）メジアン、および図８に 示されるような５０ｍｓでの４５０キャラクタメッセージに対するメッセージ喪 失 の確率を示す。第１および第２エンコードメッセージストリームに対し５０ｍｓ のオフセットの場合、９９％を越える最悪のメッセージの信頼性となった。周波 数と速度の多くの組み合わせは、メッセージ喪失の大きな確率を発生しない。１ ３０マイクロボルト／ｍの電界強度は信号化の信頼性を増すのにページングシス テムでよく使用される電界強度よりも高い電界強度を表していることに留意すべ きである。図４Ｊおよび図１０Ｂを直接比較すると、同じ組み合わせの周波数お よび速度に対し喪失を起こすことなくメッセージが送信される確率が大幅に改善 されることが判る。 図１０Ｃは、片方向無線システムにおける８マイクロボルト／ｍ（１８ｄｂ ）の検出感度、９０マイクロボルト／ｍ（３９ｄｂ）メジアン電界強度、および １００ｍｓでの４５０キャラクタメッセージに対するメッセージ喪失の確率を示 す。このメッセージの信頼性はメッセージの誤りの確率を有しないほとんどの周 波数と速度の組み合わせで、０.９％の最悪の失敗率を示している。図４Ｉと１ ０Ｃとを比較すると、本発明ではメッセージの誤りを生じることなくメッセージ を送信できる確率が大幅に増加することが判る。更に図１０Ａと１０Ｃとを比較 すると、図１０Ｃにおける１００ｍｓと比較して時間オフセットを図１０Ａに示 されるように５０ｍｓから増加した場合、誤りを生じることなくメッセージを送 信できる確率が大幅に増加することが判る。 図１０Ｄは、片方向無線システムにおける８マイクロボルト／ｍ（１８ｄｂ ）の検出感度、１３０マイクロボルト／ｍ（４３ｄｂ）メジアン電界強度、およ び１００ｍｓでの４５０キャラクタメッセージに対するメッセージ喪失の確率を 示す。研究におけるすべての周波数および速度に対する目の信頼性は９９.９９ ％を越えた。図１０Ｂのデータを図１０Ｄのデータを比較すると、時間オフセッ トを図１０Ｂにおける５０ｍｓから図１０Ｄにおける１００ｍｓへ増加すると、 周波数および受信機速度のすべての組み合わせに対し２つの小数位へ大きな誤り を生じることなく情報を送信できる信頼性が大幅に増加することが判った。 図１０Ｅ−１０Ｋは、片方向無線システムにおける異なる時間オフセットで 、８マイクロボルト／ｍ（１８ｄｂ）の検出感度、３２マイクロボルト／ｍ（３ ０ｄｂ）メジアンを有する４５０キャラクタメッセージに対するメッセージ喪失 の確率を示す。より詳細に説明すれば図１０Ｅの第１および第２パラレルメッセ ージストリームの時間オフセットは１００ｍｓであり、図１０Ｆの時間オフセッ トは１５０ｍｓであり、図１０Ｇの時間オフセットは２００ｍｓであり、図１０ Ｈの時間オフセットは２５０ｍｓであり、図１０Ｉの時間オフセットは３００ｍ ｓであり、図１０Ｊの時間オフセットは３５０ｍｓであり、図９Ｋの時間オフセ ットは図８に示すように４００ｍｓである。重要なことに、図２０Ｅ−１０Ｋに おける放射パワーの電界強度は１３ｄｂの率だけ低下した。これは電界強度が１ ３０マイクロボルト／ｍから３２マイクロボルト／ｍのメジアン電界強度へ低下 したことを意味しており、３２マイクロボルト／ｍは、現在業界でページを一斉 送信するのに使用されているパワーレベルよりも大幅に低い。このことは、メジ アン電界強度がほぼ４倍増加し、送信出力パワーがほぼ８分の１に低下したこと を示している。図１０Ｅ−１０Ｋにおけるメッセージ喪失の最悪ケースの確率を 比較すれば、メッセージが喪失する確率のない周波数および速度の多くの組み合 わせでは、図１０Ｅでは３５.５９％、図１０Ｆでは１０.３７％、図１０Ｇでは ２.６９％、図１０Ｈでは０.６８％、図１０Ｉでは０.１７％、図１０Ｊでは０. ０４％および図１０Ｋでは０.０１％となる。メッセージ喪失の確率は１２００ ボーの場合よりも５１２ボーのほうが大きくなることに留意すべきである。５１ ２ボーおよび１２００ボーにそれぞれ対する図１０Ｅ−１０Ｋに示された最悪ケ ースのデータを利用して、上記図９を作成した。ボーレート、周波数および受信 機速度の最悪ケースの組み合わせに対するメッセージ喪失の確率が減少する傾き は、図８の時間遅延インターバルを選択すると、メッセージ喪失の確率をほぼ完 全に制御できることを示している。更に時間遅延インターバルをプログラミング するには、図１５のエントリー４からの時間遅延オフセットを本発明のエンコー ダ１ １０へ入力しなければならず、この時間遅延インターバルは上記図８のＯＦＦＳ ＥＴから本発明の受信機、送受信機またはベース局の受信回路へプログラムする ことが可能であることに留意すべきである。３００ミリ秒より大きい時間遅延イ ンターバルは、図８に示されるデータに対する送信またはデータ処理システムに よる情報送信レートに大きな影響を与えるものではない。実際に本発明は、情報 送信システムに対し情報またはデータの現在の片方向または双方向無線周波数空 中送信のハードウェアまたはソフトウェアを大きく変更することなく、大幅に小 さいパワーで誤りを生じることなくメッセージを送信できる、大幅に高められた 確率および大幅に高められた速度の機能的属性を情報送信システムに与えるもの である。本発明の性能は、いかなるコストをはらっても従来技術では得られない ものである。 図１１は、送信機１２４により時間インターバルの間でフェージングを受け る、本発明の変調されたサブキャリアで変調された無線周波数キャリア１０６上 で情報を空中送信するための本発明に係わる片方向システムのブロック図を示す 。更に下記に説明するように、本発明は送受信機がプロセッサおよびプロトコル エンコーダ１１０および無線受信機１０４の二重機能を実行する双方向無線シス テムで利用できると理解すべきである。このシステムは本発明の変調されたサブ キャリアを発生するための信号処理システム１０２を含む。送信機１２４は本発 明のサブキャリアで変調されたキャリア１０６を無線送信するものであり、この 情報の送信信号は少なくとも１つの無線周波数受信機１０４までに時間インター バルの間、大気のフェージングを受ける。キャリア１０６は図７Ａおよび７Ｂを 参照して上に説明し、図１２および１３を参照して後に説明するように、サブキ ャリアで変調される。この信号処理システム１０２はサブキャリアをアナログま たはデジタル変調し、上で説明し、後述するように、時間がずらされた第１およ び第２エンコードパラレル情報メッセージストリームを発生するのに使用され、 世界中の片方向または双方向無線周波数送信のインフラストラクチャで使用され て いるようなアナログまたはデジタルタイプの１つ以上の送信機１２４で一斉送信 される。受信機１０４へ送信すべき情報は公衆交換電話ネットワーク（ＰＳＴＮ ）を介して電話の通信により収集され、電話局１０８とプロセッサおよびプロト コルエンコーダ１１０との間の電話接続により送信される。 プロセッサおよびプロトコルエンコーダ１１０はプロセッサおよびメモリ１ １１から成り、このメモリは電話局１０８から受信したシリアルメッセージすな わち情報ストリームを時間遅延インターバルオフセットを有するエンコードされ た第１シリアルメッセージ（情報）およびエンコードされた第２シリアルメッセ ージ（情報）に変換し、これらメッセージは同一であることが好ましく、誤りの ない情報を発生するには同一でなければならない。これらメッセージは図８にお いて上で説明したフォーマットを有する。時間オフセットは、後述するようにメ モリの２つの部分におけるプロセッサ制御記憶装置の制御により発生され、ずれ た時間は時間遅延インターバルだけ時間がずれた同一の情報または同一の情報ユ ニットから読み出される。これら第１および第２メッセージはアナログまたはデ ジタル変調器（プロトコルエンコーダ）１１３によりアナログまたはデジタルサ ブキャリアのサイクルで変調され、図８を参照してこれまで説明したように、時 間遅延インターバルの時間オフセットだけ分離した同一情報または情報ユニット を有するパラレルな第１および第２メッセージ、すなわち情報ストリームを発生 する。プロセッサおよびプロトコルエンコーダ１１０は、後述する図１４に示し たものにできる。送信すべき情報は多数のタイプの電話接続装置のうちの１つを 介して電話局１０８へ制限されることなく入力でき、この電話接続装置のうちの １つはオペレータ、例えばページングサービスの営業所からのオペレータ、また はＥメールネットワークからの電話入力とインターフェースできる一般的な入力 装置を示す。入力装置はキーボードまたはその他の周辺デバイスを介して、メッ セージから成る任意のデザインのパソコン１１６に接続され、これらメッセージ は無線受信機１０４へ放送すべきメッセージである。Ｅメールメッセージの送信 時に、メッセージはＥメールサービス内の番号を有する複数のパソコンに接続さ れたＥメールサービスから、または電話局１０８に接続されたパソコン１１６か ら直接、入力でき、ラップトップパソコン上で一般に利用できるタイプのシリア ルデータポート接続部１２０、例えばＲＳ−２３２データポートにより無線受信 機１０４に接続されたラップトップパソコンコンピュータ１１８へ一斉送信でき る。メッセージから成る情報は限定することなくエンコードされた数値、アルフ ァニューメリック、グラフィック情報のユニットまたは他のタイプの情報、例え ばデジタルワード等でよい。従来の同時放送コントローラ１２２はアナログまた はデジタル変調されたキャリア１０６を発生するよう、ＴＸ１およびＴＸ２変調 器により変調されたＦＭ変調キャリア１０６を一斉送信するための複数の送信機 １２４を制御する。このキャリア１０６は１５０、４５０または９００ＭＨｚバ ンドで使用されているような１方向または２方向メッセージングのために使用さ れている浅い深さの変調キャリアのいずれかでよい。一般に、所望のエリアのカ バー範囲を与えるのに、信頼できる一斉送信カバー範囲が望まれる地理的なエリ アのまわりには複数の送信機１２４が配置される。知られているように、同時送 信コントローラ１２２および複数の送信機１２４から成る同時送信システムによ ってカバーできる距離は、送信機１２４と受信機１０４との間の見通し距離のラ インに制限される。キャリアをデジタル式に変調する時には、プロセッサ兼プロ トコルエンコーダ１１０と一斉送信システムコントローラ１２２との間、並びに 同時送信システムコントローラと複数の送信機１２４との間にモデム１２６を配 置できる。このモデム１２６は、プロセッサ兼プロトコルエンコーダ１１０およ び同時送信システムコントローラ１２２からの出力デジタル信号を狭いバンドの オーディオライン、例えば電話回線を通して送信し、遠方エンド側でデジタルに 戻すのに充分なオーディオのバンド幅へ変換する従来の機能を奏する。システム がモデム１２６の存在を必要としないアナログ送信機１２４を使用している際に は、プロセッサ兼プロトコルエンコーダ１１０は無線送信すべきメッセージまた は情報ストリーム内に情報を含むエンコードされた第１情報ストリーム、および 無線送信すべき情報を含むエンコードされた第２情報ストリームを発生し、後者 の第２情報ストリームは空中のフェージングの統計的に起こり得る時間インター バルより以上の、第１情報ストリームに関し図８に説明したような時間遅延イン ターバルだけ時間が遅延されている。アナログ送信機と共に使用する情報エンコ ードプロトコルは、図７Ａおよび図１２に示したようなサブキャリアのマルチフ ェーズ変調信号であることが好ましく、デジタル送信機と共に使用する情報エン コードプロトコルは、図７Ｂおよび図１３に示されるようなサブキャリアのパル ス幅変調信号であることが好ましく、図８の時間遅延インターバルだけずれた情 報の同一のユニットを各々が含むパラレル情報ストリームを発生する。 キャリア１０６が一斉送信される特定のチャンネルと共に使用すべき最小の 時間遅延インターバルは、次のような計算方法に従って計算できる。しかしなが ら本発明はこの計算方法による時間遅延インターバルの決定方法のみに限定され るものでなく、トライアルアンドエラー方法または概算により、時間遅延インタ ーバルを決定することもできる。フェージングレートは受信機または送受信機の 動きおよび運用周波数の波長に応じて決まる。基本的にはより低速（例えば１０ ＭＰＨ以下）となれば、高速よりもより厳しい受信状態の劣化が生じることに留 意すべきである。これは受信機または送受信機が比較的低速で移動すれば、これ らのフェードは、より多くの時間となるからである。運用周波数が低くなればな るほど波長は長くなり、フェードレートも低くなる。例えばフェードレートは上 記式（１）で計算するように、１５０ＭＨｚおよび１０ＭＰＨで約２.２Ｈｚと なる。 受信機または送受信機がウェーブフロントを通過するということは、フェー ドが受信機または送受信機のスレッショルドよりも低くなることを必ずしも意味 しない。上記式（２）により計算されたフェード長さが作動周波数および速度に 対して一旦決定されると、受信機または送受信機のスレッショルドよりも低い受 信機または送受信機の受けるフェード数が、式（３）によって計算される。 受信機または送受信機のスレッショルドよりも低い、充分長い時間のフェー ドを有する致命的なメッセージの失敗の確率は、フェードの長さが時間遅延イン ターバルに等しいとみなす上記式（４）を解くことにより計算される。時間遅延 インターバルに等しい、連続的により長くなるフェードを置換する式（４）を、 メッセージ喪失の確率が許容できるほど小さくなるまで繰り返して解く。許容で きるほど小さくなった致命的な失敗の計算確率により、フェードを時間遅延イン ターバルとして選択することができる。例えば５１２ボーのＰＯＣＳＡＧのメッ セージは致命的なメッセージの喪失が生じる前に約４ミリ秒（３ビット）のフェ ードを許容できるにすぎない。毎時１０マイルで１５０ＭＨｚでのフェード長さ は１４ミリ秒の式（２）によって決定されるメジアン平均値を有する。従って、 パラレル情報ストリーム間を５０ミリ秒時間をずらすことは、パラレル情報スト リームが空中のフェードを克服できる能力に大きく寄与していることが明らかで ある。長い時間遅延インターバルは、統計学的には確率がより少ないが、メッセ ージすなわち情報の喪失を生じさせる原因となり得る図９の３００ミリ秒より長 い長さのフェードから保護を行う。メジアンの１４ミリ秒のフェード長さはメジ アンフェード長さの確率曲線のスカート部分にあるより長い長さのフェードを有 するメジアンにすぎない。 図９のような統計学的データを観察することにより、必要な時間オフセット は式（２）により計算されたメジアンフェード長さよりも２０倍以上長くなけれ ばならないことが確認できる。図９では、この値は１５０ＭＨｚの運用に対して 約３００ミリ秒に相当する。 メッセージ喪失の確率はメッセージの長さに直接関係している。図５が示す ように、メッセージが短くなればなるほど、フェード期間中にメッセージが生じ る可能性も低くなる。従って、７桁の５１２ボーのＰＯＣＳＡＧメッセージが９ ５％の信頼率を受ける理由が明らかになる。受信機がメッセージを受信する間、 受信機の受けるフェードの確率はわずか５％である。しかしながら、メッセージ の長さが長くなるにつれて、ベース局の受信機、送受信機のスレッショルドより も低い１つ以上のフェードが生じる確率がかなり高まる。長いメッセージ（例え ば長さが４５０キャラクタのＥメールサービス）に対しては、メッセージ喪失の 確率は極めて高い。 最適なことに、これまで説明したように、時間遅延インターバルは、特定の チャンネルごとに計算し、ラレイフェージング以外の別のフェージング、例えば マルチパスまたは深刻なフェージングを生じさせるビル内の構造により生じるフ ェージングを生じさせる環境ファクタの補償を含むことができる。図８において これまで述べたように、時間遅延インターバルはプロセッサ兼プロトコルエンコ ーダ１１０への入力によりプログラム可能なシステムであり、発明の利点を享受 した状態で、一般に５０〜５００ミリ秒の範囲で変わり得る。誤りのない情報送 信信号を発生するのに必要な遅延を補償するか、または最適にするため、上記計 算式から計算された時間遅延インターバルに更に時間オフセットを加えることが できる。この追加遅延量は後述するように図１５内のアイテム５として記憶され る。このような付加的な遅延は、片方向または双方向の無線送信システムがラレ イフェージング以外の、またはラレイフェージングに加えて、他の自然または人 工の干渉を受ける場合に必要となり得る。かかる最適化の訂正の例として、情報 ストリームの厳しいマルチパスひずみを促進し得る粗い地形、大きなビルおよび 金属障害物による無線パスブロックを有し得る内部無線システムを有するエリア 用のものがある。 アナログ送信機１２４を使用する際は、プロセッサおよびプロトコルエンコ ーダ１１０は時間遅延インターバルの時間オフセットを有する第１および第２エ ンコード情報ストリームを含む同一情報または情報ユニット、例えばキャラクタ 、データ、デジタルワード等を好ましくはエンコードするマルチ位相変調信号に よりサブキャリアのサイクルを変調する。本発明の好ましい実施例では、パラレ ル 情報ストリームを発生するのに、図７Ａおよび図１２に示されるような、２位相 直交変調または８進位相変調（４５°の増分時に正弦波サブキャリアを変調する 方法）のようなマルチ位相変調により、サブキャリアのサイクルを変調する。第 １エンコード情報ストリームは無線送信すべき情報の少なくとも一部を含み、第 ２エンコード情報も無線送信すべき情報の少なくとも一部を含む。好ましくは、 上記のようにエンコードされた情報ストリームの各々は、発信源から１台以上の 受信機または送受信機へ送るべき（誤りのない送信を保証するのに必要な）、図 ７のＩＮＦＯＲＭＡＴＩＯＮフィールドのメッセージ、データまたは情報の全体 を含む。サブキャリアの各サイクルの複数の象限は、第１および第２情報ストリ ームの双方により、図７Ａおよび図１２に示されたような２進レベルで変調され る。これとは異なり、サブキャリアの１つ以上の連続サイクルを専ら第１情報ス トリームからの情報で変調し、その後、１つ以上の連続するサイクルを専ら第２ 情報ストリームからの情報により変調することもできる。このようなサブキャリ アの１つ以上のサイクルの第１および第２情報ストリームでのみ変調するパター ンを、多数の可能な組み合わせによりサブキャリア上に変調された情報を送信す る間、周期的に繰り返す。図７Ａおよび図１２のマルチ位相変調を参照すると、 プロセッサおよびプロトコルエンコーダ１１０は、位相４５°、１３５°、２２ ５°および３１５°の位相の各々を２進の０または１で変調する。２進の０はよ り低い振幅１４０であり、２進の１は図１２に示されるより高い振幅レベル１４ ２である。 サブキャリアに変調された情報ストリームのタイミングと受信回路とを同期 させる必要はないため、後述するように、本発明を実施するのに、図１２に示し たようなアナログ状または図１３に示したようなデジタル状の第１および第２エ ンコードストリームの双方によるサブキャリアの各サイクルの変調の異なる組み 合わせを利用する。これとは異なり、アナログ送信機１２４による送信のため、 図１２に示したサブキャリアのすべての象限を専らエンコードされた情報ストリ ームの一方のみからの情報により送信し、その後、サブキャリアの単一サイクル を専らエンコードされた情報ストリームの他方のみにより変調するよう、サブキ ャリアの単一サイクルをエンコードされた情報ストリームの一方のみからの情報 で変調することができる。サブキャリアのサイクルの複数の象限を４５°および １３５°の位相のような第１エンコード情報ストリームで変調でき、サブキャリ アのサイクルの異なる複数の象限を第２の情報ストリーム、例えば図７Ａに示さ れるような２２５°および３１５°の位相で変調できる。第１サイクルを専ら情 報ストリームのうちの一方からの情報のみにより変調する状況では、第２サイク ルを専ら同じ情報ストリームのみからの情報、例えば単一キャラクタ内のその後 のビットまたは１つ以上の付加的キャラクタからの情報で変調し、その後、サブ キャリアの次の第１および第２サイクルを２つのエンコードされた情報ストリー ムのうちの他方のストリームのみからの情報で変調することもできる。この情報 は、１つのキャラクタの連続ビット、情報のユニット、データまたはデジタルワ ード等、もしくは１つ以上の連続キャラクタ、情報ユニットまたはデータまたは デジタルワード等とすることができる。サブキャリアのマルチ位相変調の他に、 他のアナログ変調プロトコルを使用して、エンコードされた第１および第２情報 ストリームをエンコードすることができる。これらのプロトコルは情報送信のス ループットレートを決定する。サブキャリアのサイクル当たりに搬送されるビッ ト数が倍になると、スループットレートも倍になる。 これとは異なり、デジタル送信機１２４を使用する際にはサブキャリア変調機 １１３は、例えば図７Ａおよび図１３に示すように、パルス幅変調によりサブキ ャリアのサイクルを変調し、この場合、矩形波サブキャリアの１サイクルのうち の各部分または半分は、複数の別々のパルス幅のうちの１つによりパルス幅変調 され、あるレンジの数のうちの１つをエンコードするようになっている。サブキ ャリアの各半分の幅を正確に積分するよう、後述するように、受信機、送受信機 のデジタル信号プロセッサまたはベース局に関連したデジタル信号プロセッサの 能力に応じ、矩形波の各半分により広い数値の幅をエンコードすることができる 。図７Ｂおよび図１３は、１６の可能な数値をエンコードするように、変調され た矩形波サブキャリアのサイクル（一部）の半分のエンコードを示している。後 述するデジタル信号プロセッサによって得られる大きなノイズ対信号比を特に考 慮すれば、他の数値もエンコードできる。図１３には各レベル増加に対し固定さ れた増分パルス幅によりエンコードされた数値が示されているが、本発明によれ ば、後述するように、デジタル信号プロセッサを使用すると、受信した信号を処 理し、信号対ノイズ比およびひずみを減少し、上部の数値よりもより低い数値を より広いパルス幅でエンコードすることが可能である。第１および第２エンコー ド情報ストリームからのキャラクタ、データ情報、ワード等によるサブキャリア の変調の時間多重化は、例えば図７Ｂに示すように、サイクルの最初の半分を第 １エンコード情報ストリームからの複数のビット（図１３に示すように４ビット ）のみで変調し、サブキャリアのサイクルの第２の半分を第２のエンコード情報 ストリームからの複数のビットでのみ変調するようにできる。これとは異なり、 矩形波の単一サイクルの第１の半分および第２の半分を、エンコードされた情報 ストリームのうちの一方のみからの情報で変調し、その後、矩形波の次のサイク ルの第１の半分および第２の半分をエンコードされた情報ストリームの他方から の情報により変調することができる。更に、矩形波サブキャリアのサイクルのシ ーケンスは専ら第１および第２エンコード情報ストリームのうちの一方のみから の情報で変調し、その後、サイクルのシーケンスを専ら第１および第２情報スト リームのうちの他方のみからの情報で変調してもよい。サブキャリアに変調され た情報の送信中は、第１および第２情報ストリームによるサブキャリアの１つ以 上のサイクルのこれら変調パターンを周期的に繰り返す。 これから明らかなように、本発明を実施する際に、第１および第２エンコー ド情報ストリームによるデジタルすなわち矩形波サブキャリアの１つ以上のサイ クルの第１および第２部分の変調の多数の組み合わせが可能である。更に、所定 のサブキャリア周波数で変調される数値または位相の数を増加すると、例えば値 を倍にすると、これに比例して往訪のスループット送信レートも増加する。 プロセッサおよびプロトコルエンコーダ１１０およびその作動については、 図１４〜２２を参照して、後に更に説明する。受信機１０４については図２３〜 ２８を参照して後述する。しかしながら本発明は、後述するプロセッサおよびプ ロセッサエンコーダ１１０および受信機１０４の好ましい実施例に限定されるも のではないと理解しなければならない。 図１４は、図１０のプロセッサおよびプロトコルエンコーダ１１０のブロッ ク図を示す。図１４は図６の従来技術と同じであるが、次の点が異なる。すなわ ち、デジタルデータバス５８にマルチ位相および／またはパルス幅変調エンコー ダ１００が接続されており、片方向および双方向のメッセージングに使用される 従来のプロトコルのエンコーディングのみならず、図７Ａおよび７Ｂ、ならびに 図１２および１３を参照してこれまで説明したようなアナログまたはデジタルパ ラレル情報ストリームプロトコルをエンコードする際に、本発明を実施すること を可能にする点が異なる。図６および１４において同一の参照番号は同様な部品 を示す。図２１において、マルチ位相および／またはパルス幅変調エンコーダ１ ００のアーキテクチャについてより詳細に後述する。図１４は、本発明を実施す るのに使用できるプロセッサおよびプロトコルエンコーダ１１０の１つの可能な 実施例しか示していないと理解すべきである。 本発明の重要な特徴は、時間遅延インターバルだけ時間がずらされたサブキ ャリアのサイクルで変調された第１および第２パラレル情報ストリームを発生す るよう、図８の時間遅延インターバルだけ連続された上で時間のずらされた、一 般に同一情報を含むエンコードされた第１および第２シリアル情報ストリームに よってサブキャリアのサイクルを変調することである。時間遅延インターバルの 時間オフセットを有するサブキャリアのサイクルでパラレル情報ストリームを送 信するのは、シリアル情報の２つのエンコードされた時間オフセット情報ストリ ームが、繰り返してサブキャリアの単一サイクルの異なる位相または部分を変調 するか、または繰り返して単一サブキャリアの異なるサイクルを時間多重変調し 、情報ユニット、例えばキャラクタ、データ、デジタルワード等からなる情報の 全部メッセージまたはブロックを所定の期間パラレルにエンコードするサブキャ リアのサイクルで変調信号を発生した結果である。 アナログモードの送信では第１および第２パラレル情報ストリームの一例が 図７Ａおよび図１２を参照して視覚化できる。アナログサブキャリアの各サイク ルは、図１２の繰り返しとして視覚化でき、サブキャリアの複数のサイクルを示 す図７Ａでは、「０」１４０と「１」１４２をエンコードするのに４位相変調を 用いている。８ビットメッセージを４ビットニブルとなるように分離するよう、 後に詳細に説明するように、図７Ａに示すよう、サブキャリアの各サイクルを変 調する場合、第１パラレル情報ストリームをサブキャリアの連続サイクルのシー ケンス上の第１および第２象限内の４５°および１３５°の位置で搬送される情 報とし、第２パラレル情報ストリームをサブキャリアの連続サイクルのシーケン ス上の第３および第４象限における２２５°および３１５°にて搬送される情報 とすることができる。既に述べたように、情報のメッセージまたはブロック内の 同一情報ユニットが、図８の時間遅延インターバルだけ分離されるよう、サブキ ャリア上に変調される第１および第２パラレル情報ストリームを時間的にずらす ことが好ましい。アナログサブキャリアの２つのサイクルは、図１２のアナログ 変調により完全な８ビットのキャラクタを送信することが求められる。これとは 異なり、パラレル情報ストリームのうちの一方を発生するよう、エンコードされ た情報ストリームのうちの専ら一方のみにより４つの象限のうちの４５°、１３ ５°、２２５°および３１５°の位置でサブキャリアの１つ以上のサイクルを変 調し、その後、サブキャリアのサイクルのシーケンス上で他のパラレル情報スト リームを発生するよう、専らエンコードされた情報ストリームの他方のみにより 象限のうちの４５°、１３５°、２２５°および３１５°の位置で、サブキャリ アの１つ以上のサイクルを変調する。 図７および図１３を参照して、第１および第２パラレル情報ストリームのデ ジタル送信を可視化できる。パラレル情報ストリームのうちの一方を発生するよ う、サブキャリアのサイクルのシーケンス上にあるエンコードされた情報ストリ ームの一方で、デジタルすなわち矩形波サブキャリアの１つ以上のシーケンシャ ルの半分または部分を変調し、パラレル情報ストリームの他方を発生するよう、 サブキャリアのサイクルのシーケンス状のエンコードされた情報ストリームの他 方により、デジタルすなわち矩形波サブキャリアの１つ以上のシーケンスの半分 または部分を変調し、上記パターンを繰り返す。上記のように、第１および第２ パラレル情報システムは、メッセージまたは情報のブロック内の同一情報ユニッ トが図８の時間遅延インターバルだけ分離するよう、サブキャリアへの変調時に 時間をずらすことが好ましく、誤りのない情報を発生するにはそのように時間を ずらさなければならない。図７Ａおよび図１３のデジタル変調により完全な８ビ ットのキャラクタを送信するには、デジタルサブキャリアの２つのサイクルが必 要である。しかしながら上記のように、受信機、送受信機またはベース局に関連 した受信回路のデジタル信号プロセッサが、より広い範囲の異なる変調幅を検出 できる、必要な統合能力を有する際は矩形波サブキャリアの各半分でより広い範 囲の数字をエンコードしてもよい。 これまで説明し、図７Ａ、７Ｂ、１２および１３にそれぞれ示したアナログ またはデジタルフォーマットで利用される図８の時間オフセットプロトコルの目 的は、受信機、送受信機またはベース局に関連する受信回路が送信された情報ま たはメッセージを小さい放射パワー条件で、高速で正しく受信する確率を高める ことである。プロトコルは、送信機がアナログ送信機である場合、図７Ａおよび １２を参照して上で説明したマルチ位相を効率的に利用し、送信機がデジタル送 信機である場合、図７Ｂおよび１３を参照してこれまで説明したパルス幅変調を 効率的に利用し、送信誤りを最小にするよう、図８のプログラム可能な時間遅延 インターバルだけ時間がずれた情報の同一ユニットを有する第１および第２パラ レル情報ストリームを送信している。 エンコードされたパラレル情報ストリームのフレームの各々に埋め込まれた 誤り訂正ビットは、送信ストリーム、例えばＰＯＣＳＡＧプロトコルを有する２ ビットの間に生じる短い自然または人工の干渉の場合の送信誤りを受信回路が訂 正することを助ける。各フレームは受信回路によって受信される情報のビットと 、誤り訂正情報のビットから成る。誤り訂正情報のビットは、各フレームが１４ ビットの誤り訂正コードを加えた３２ビットの情報から成るように、たとえば３ ２／１４ＢＣＨ誤り訂正コードの状態にすることができる。しかしながら数ミリ 秒以上の長さを有するより長い自然または人工の干渉が生じた時、受信回路は所 定のビットの誤り、例えば同期状態を生じさせることがあり、情報が訂正不能と なるようなフェードから生じた３ビット以上の誤りを検出した際、２つの時間の ずらされたパラレル情報ストリームを利用し、メッセージのうちの喪失したフェ ード部分を置換し、同期状態を維持する。 第１および第２パラレル情報ストリームによりエンコードされる、時間遅延 インターバルだけ時間がずらされた各メッセージまたは情報送信信号のうちの同 一部分が喪失する確率は極めて低い。従って、現在選択されているオフセットと 共に、図８に示されたこの時間オフセット技術を利用することにより、受信回路 全体の信頼性を大幅に高める。図８は、一斉送信でサブキャリア上に変調された パラレル情報ストリームに見られる時間遅延インターバルだけ時間のずらされた 、前方の第１エンコード情報ストリームおよび後方の第２エンコード情報ストリ ームの時間オフセットの代表例である。前方エンコード情報ストリームと後方エ ンコード情報ストリームとの間の時間遅延インターバルは、後述するエンコード コントローラにおけるシステム入力によりシステムでプログラム可能である。 図１５は、エンコードプロトコルの効率を最適にするのに必要な種々の入力 の代表例を示す。入力１は、片方向または双方向の無線送信システム運用周波数 （ＭＨｚ）である。プロセッサおよびプロトコルエンコーダ１１０は、後述する ようなシステム周波数でラレイフェージングおよびその他の干渉を克服するのに 必要な時間遅延インターバルに等しい時間オフセットを有する第１および第２エ ンコード情報ストリームを発生するのに、この数値入力を利用する。この時間計 算に対し、プロセッサ１１０はこの時間オフセットがシステムの送信周波数でラ レイフェージングおよびその他の干渉の変化率を越えることを保証するよう、入 力５によって表示されるマージンを加える。図１５のうちの入力２は、キャラク タ、ワード、データ等をデジタルまたはアナログフォーマットで無線送信機、送 受信機またはベース局のシステムへ送るべきかどうかをプロセッサおよびプロト コルエンコーダ１１０に指示するシステムワイドな入力である。図１５の入力３ は、無線送信機、送受信機またはベース局が受け入れできる最大送信レートがど れだけであるかを、プロセッサおよびプロトコルエンコード１１０に示している 。この最大送信レートは無線送信機、送受信機またはベース局によってのみ決ま る制限値であり、加入者の周波数である。より低速の受信回路を有する可能性が ある種々の世代の受信機または送受信機を受け入れるために、この最大レートよ りも低いレートで送信信号を送信できる。図１５の入力４は、ビジュアルなディ スプレイに限られる。これは、前方の第１エンコード情報ストリームと後方の第 ２エンコード情報ストリームとの間の、実際の時間遅延インターバルがミリ秒で どれだけであるかをシステム要員に表示するためのものである。図１５の入力５ は、入力４における遅延に別の遅延量を加減できるようにする片方向または双方 向のワイヤレスシステムにおけるシステムワイドな入力である。かかる最適化遅 延量は、ラレイフェージングの他の、またはラレイフェージングに加えた他の自 然または人工の干渉を無線送信システムが受ける場合に必要となり得る。かかる 最適遅延の代表例は、データストリームの厳しいマルチパスひずみを生じる険し い地形、大きな建物および金属製の障害物による無線パスブロックを有し得る内 部建物無線システムを有するエリアに対するものである。無線送信機またはベー ス局 にターンオンさせるコマンドを送るのに、片方向無線システムまたは双方向無線 システムにおけるエンコードコントローラまたは同時送信システムコントローラ １２２には一定の時間が必要である。この時間遅延はシステムコンフィギュレー ションに応じて大幅に変わり得る。数百ミリ秒の短い場合もあれば、無線ベース 局に送信機またはベース局ターンオン情報を送るのに、多数の無線リンクが使用 されている場合には、数ミリ秒程度長くなり得る。このようなプログラム可能な 入力により、エンコーダがキー送信機またはベース局信号を送り、実際のプロト コルの送信を開始するまでの期間、すなわちポーズをシステム技術者がプログラ ムできるようになっている。図１５の入力７は同一の無線送信システムを利用し 得る別の機器のコンフィギュレーションおよび／または存在をエンコードコント ローラに指示するものである。片方向または双方向無線業界には、多数の異なる タイプの送信機コントローラおよび無線メッセージエンコーダ、すなわちページ ングターミナルが存在している。無線チャンネルに対する２つの共存するコント ローラ間を制御するタイプに関する業界の規格は極めて少ない。従って、この２ つのキャラクタのアルファニューメリックな入力方法は、他のページングおよび メッセージング装置のみならず、双方向無線機器との共存を可能にするのに広範 なタイミングのみならず論理レベルのインターフェースを利用可能にするもので ある。図１５の入力８は、チャンネルにアクセスする期間をエンコーダに示すも のである。多くのシステムでは２つのコントローラのいずれかに利用されるエア 時間量を制限する必要があるし、また制限することが好ましい。この目的は、コ ントローラの各々に片方向または双方向の無線システムのうちの無線送信システ ムに、コントローラが有しているメッセージをタイムリーに配分できるようにす ることである。この入力８の片方向または双方向無線システムのうちの無線送信 機の、あるレベルの安全性も可能にしている。更に、故障が生じた場合、エンコ ーダが送信システムの制御を所定期間内に共存するコントローラへ制御を譲るよ うに保証している。 本発明のプロトコルの特徴は、メッセージ効率がかなり改善されることであ る。図９は、図１０Ａ−１０Ｋのデータによって示される５１２ボーおよび１２ ００ボーのマルチストリームの双位相直交変調送信の最悪の性能を示す。５１２ ボーレートは単に比較のために示したものにすぎず、発明を実施する際のプロト コルには１２００Ｈｚレート以上の周波数のサブキャリアを使用する。２つの情 報ストリームの時間オフセットが約３００ミリ秒である場合、高いデータスルー プットレートを考慮したまま、メッセージの失敗は顕著に低下することが観察で きる。４００ミリ秒ではメッセージの信頼性は９９.９９％を越える。 送信メッセージストリームにおける情報の同じユニットの時間をずらす第２ の利点は、より低いメジアン電界で受信回路が作動できるということである。第 ９図は、メータ当たりわずか３２マイクロボルトのメジアン電界強度を示す。こ の受信機のスレッショルドは１ｍあたり８マイクロボルトであり、これは図５の ＰＯＣＳＡＧの例と同じである。しかしながらマルチストリームの受信機のため のメジアン電界強度は、ＰＯＣＳＡＧの場合の４分の１である。このことは、現 在のシリアルプロトコルを越える受信機の信頼性に対し、送信パワーを８分の１ に低減できることを意味している。更にこのことは、地形的エリアにサービスす る無線送信プラント機器を大幅に節約でき、更に送信機に対する出費をすること なく、貧弱な放送カバー範囲のために商業的に運用されていない多数のＦＣＣに よる免許のおりた周波数を利用可能にし得る。この理由は、本発明を双方向無線 システムに適用する際にも同様な利点が得られる。 受信の信頼性を高めるのは、メジアン電界強度ではないと結論づけることが できる。この受信の信頼性は、ラレイおよびマルチパスフェージングの純粋な作 用を克服し、同期状態の喪失を解消し、喪失したデータすなわち誤りのあるデー タを置換するように、無線メッセージを時間的にずらすことができる解決案だけ に依存している。本発明のマルチストリームパラレルプロトコルは片方向または 双方向無線業界で現在利用されている任意のプロトコルよりもはるかに優れた受 信効率を提供するものである。このプロトコルは、受信機、送受信機およびベー ス局に関連した受信回路の信頼性のある利用により、長いアルファニューメリッ クメッセージを受信することを可能にするものである。双方向メッセージングシ ステムの変わりに片方向メッセージングシステムを利用し、同じ部品の信頼性を 維持できるほど、受信効率は高い。これにより、双方向パケットデータアーキテ クチャを受け入れるのに必要な無線送信機器および関連処理機器を更に節約でき ることを示している。双方向システムは無線チャンネル当たりの加入者数が顕著 に少なくなることが一般的であるという問題を有している。本発明のプロトコル は現在の片方向および双方向のデジタルプロトコルよりもかなりエアタイムが長 い。本発明のプロトコルは、恐らくは５１２ＨｚのＰＯＣＳＡＧ送信と比較して １２００Ｈｚで送信する際、ＰＯＣＳＡＧプロトコルよりもほぼ一桁速い。しか しながら、片方向および双方向無線システムにおいて、かなり弱いメジアン電界 強度で作動できること、およびメッセージ受信の信頼性の点で最大の利点が得ら れる。 本発明のプロトコルのための時間オフセットは、図８のプログラマブル時間 遅延インターバルだけずらされた第１および第２エンコード情報ストリームを発 生するよう、メッセージをコピーし、送り、時間をずらすことを必要とする。先 に示したように、この時間オフセットは最高のメッセージ受信の信頼性を得るた め、第１エンコード情報ストリームと第２エンコード情報ストリームとの間に限 定することなく一般に５０〜５００ミリ秒の範囲内となる。第１および第２エン コード情報ストリームは一般に、サブキャリアの変調時に図８の時間遅延オフセ ットだけ時間がずらされた、同じエンコードされた情報ユニットを含むので、サ ブキャリア上で変調された第１および第２のパラレルメッセージストリームが同 じ情報ユニット間で同一の基本的な時間のずれを有し、この結果、キャリアが変 調されたサブキャリアにより変調され、ＲＦ一斉送信により送信され、受信機、 送受信機またはベース局に関連した受信回路により処理され、受信されたパラレ ル情報ストリームのうちの少なくとも一方におけるフェードした情報を時間遅延 インターバルだけ時間のずれたパラレル情報ストリームの少なくとも一方からの フェードしていない情報に置換することとなる。 後述するように、受信機１０４または送受信機に無線により送信すべきメッ セージを作成するには、メッセージをあらかじめ処理することが必要である。こ の例は、各々が１６の可能な幅を有する第１および第２情報ストリームからの４ ビットニブルの情報で、図７Ｂの矩形波の一部を逐次変調することを参照するも のである。この例では、図１７のシステムメモリビット位置Ｄ０−Ｄ３に記憶さ れた情報でサブキャリアのサイクルの第１の半分を逐次変調し、図１８のシステ ムメモリビット位置Ｄ４−Ｄ７に記憶された情報でサブキャリアのサイクルの第 ２の半分を逐次変調する。８ビットのＡＳＣＩＩキャラクタを送信している場合 、各情報ストリームはフルキャラクタを変調するため、各サイクルの同じ部分の ２つの連続するパルス幅変調信号を取り込むと理解すべきである。換言すればサ ブキャリアの各サイクルの異なる部分の変調を示すそれぞれのシステムメモリビ ット位置Ｄ０−Ｄ３およびＤ４−Ｄ７は、時間上で逐次時間遅延インターバルだ け時間のずれた各情報ユニットのすべてのビットを受信する。 このプロセスは、送信のためのメッセージを作成するため、次の７つの工程 を利用できる。すなわち、 １．図１４のプロセッサおよびエンコーダ兼プロセッサモジュール１００の うちの図２１に示された常駐プロセッサＵ１は、主要中央処理ユニット、例えば ＣＰＵ３０からの無線受信機の、または送受信機のＩＤ、コマンド、メッセージ およびファイル終了部マーカーを受信する。このメッセージは、図８内の単一メ ッセージストリームのうちの一部に類似している。 ２．エンコーダ兼プロセッサモジュール１００のうちの常駐プロセッサＵ１ は、送信すべきメッセージにＳＹＮＣ／ウェークアップおよびＯＦＦＳＥＴコマ ンドを加えるのに必要な変換および計算を行う。メッセージのうちのＳＹＮＣ／ ウェークアップ部分に無線受信機または送受信機のＩＤの２つの数字を加える。 これにより、これまで述べたように無線受信機または送受信機のバッテリーの効 率を最適にする可能性がある。 ３．エンコーダ兼プロセッサモジュール１００の常駐プロセッサＵ１は、シ ステムメモリビット部分Ｂ４−Ｂ７をビットマスクし、これら部分を次のメモリ 部分へ移動することにより、図１６に示されるように８ビットのＡＳＣＩＩメッ セージを２つの４ビットニブルへ変換する。このメモリ処理は図２１のＲＡＭＵ １７およびＵ４３で実行することができる。図示するように、図１７の内容を有 するメモリＡおよび図１８の内容を有するメモリＢは、各８ビット情報ユニット を４ビットニブルに分割する前に、シーケンシャルな８ビットワードから構成さ れた、図６の左側のシステムメモリビット位置Ｄ０−Ｄ７に含まれるようなシス テムメモリビット位置Ｄ０−Ｄ３およびＤ４−Ｄ７に同一の情報を記憶する。こ の結果、メモリＡおよびＢの各々は８ビットのアドレス指定可能なグループ内に もともと存在していた、各情報の送信をするための４ビットの多数のアドレス指 定可能なグループの２倍を含む。後述するようにエンコードされた情報ストリー ムのうちの各情報ユニットのビットを処理する他の方法、例えばサブキャリアの 半サイクルで第１および第２エンコード情報ストリームの双方の各キャラクタの ビットのすべてをエンコードする他の方法は、本発明の範囲内にある。各情報ユ ニットの元の８ビットＤ０−Ｄ７の４つの最小位ビットは、前方メモリＡバッフ ァの第１メモリ位置に記憶され、残りの４つの最高位ビットはビット位置Ｄ０− Ｄ７へシフトされ、前方メモリＡバッファの第２位置へ記憶される。全メッセー ジは４ビットニブルに変換され、前方メモリバッファに記憶される。図１７は前 方第１メモリＡバッファの内容を示す。 ４．エンコーダ兼プロセッサモジュール１００の常駐プロセッサＵ１は、前 方メモリＡバッファに記憶されている全メッセージをコピーし、このコピーはシ ステムメモリビット位置Ｄ４−Ｄ７内の後方メモリＢバッファに記憶される。図 １８は第２メモリＢバッファの内容を示している。 ５．エンコーダ兼プロセッサモジュール１００の常駐プロセッサＵ１は、図 １７の前方メッセージバッファから前方第１メッセージをフェッチし、図８に石 召されるような２つのメッセージストリームの必要な時間遅延インターバルを計 算し、図１８の第２後方メッセージバッファから後方メッセージバッファをフェ ッチする。前方の第１メッセージ（ビットＤ０−Ｄ３）は第２の後方メッセージ （ビットＤ４−Ｄ７）と組み合わされる。時間遅延インターバルだけ分離された メッセージと共に図１９に示されるように、中間メモリバッファにデュアル情報 が記憶される。図１９に示されるように、中間バッファ内に記憶されたメッセー ジは、メッセージの同一の情報ユニットがメモリ位置内でオフセットされ、これ らメッセージがフェージング効果を克服するため、図８の時間遅延インターバル に等しい時間分離（ミリ秒）で読み出しできるよう、記憶され、組み合わされた 第１および第２の同一のメッセージの双方を有する。 ６．エンコーダ兼プロセッサモジュール１００の常駐プロセッサＵ１は、図 １９の中間メモリからの、先に組み合わされた前方の第１メッセージおよび後方 の第２メッセージをフェッチし、図２０に示されるように、送るべき２０番目ご とのキャラクタにマーカーキャラクタを加える。このマーカーキャラクタはフェ ードした情報が前方の第１および後方の第２データストリームの誤り訂正能力を 越える時、メッセージ再組み立てのためのキャラクタブロックを図２３に示され た受信回路プロセッサＵ７’が決定できるように追加される。これらメッセージ は送信バッファメモリに記憶される。図２０は、送信バッファメモリに記憶され るメッセージ部分を示している。更にこの図はシステムメモリビット位置Ｄ０− Ｄ３に記憶される４つのビットニブルに記憶される前方の第１エンコード情報お よびシステムメモリビット位置Ｂ４−Ｂ７に記憶される４つのビットニブルに記 憶される後方の第２エンコード情報を示している。図２０に示されるように、メ ッセージの２０キャラクタがＣ１−Ｃ２０として示されている。パラレル読み 出し時に後方の第２情報キャラクタは対応する前方の第１情報キャラクタより図 ７の所望する時間遅延インターバルだけずれる。図２０の例ではパラレル読み出 し時に後方の第２メッセージの第１キャラクタＣ１は前方の第１メッセージの７ 番目のキャラクタＣ７と共に読み出される。この時間遅延インターバルはパラレ ル読み出し時のエンコードされたメッセージストリームの同一の情報ユニットの 時間オフセットである。例えば後方および前方のメッセージのキャラクタＣ１お よびＣ７はパラレルに読み出され、その後、後方および前方メッセージ内のそれ に続くキャラクタがパラレルに読み出される。第１および第２エンコードメッセ ージストリーム（Ｃ１およびＣ７）からのパラレル読み出しキャラクタは、上記 のように種々の方法で説明したようにサブキャリアを変調する。一般に、図８の 時間遅延インターバルオフセットは後方メッセージの第１キャラクタが例が示し ている場合よりもかなり遅延されるような値となっている。 双方のメッセージストリーム内の２０番目のキャラクタの後に２つのマーカ ーキャラクタが挿入される。マーカーキャラクタ１（Ｍ１）は他のキャラクタの ために使用されない同期化キャラクタを示す。このキャラクタは一般に、すべて ２進の「１」から成る。第２マーカーキャラクタは、実際はＭＣと表示されたマ ーカーカウンタである。このカウンタは１６進の００から２５５までをカウント し、フェードしたメッセージの再組み立てまたは置換が必要な時に前方の第１お よび後方の第２エンコードメッセージの同一メッセージ部分を受信回路が探すの を助ける。 ７．エンコーダ兼プロセッサモジュール１００の常駐プロセッサＵ１は、次 にアナログまたはデジタル無線送信機が利用できるようになるのを待つ。片方向 または双方向無線システムの無線送信機へのアクセスが可能となると、エンコー ダモジュールおよびプロセッサ１１０の常駐制御プロセッサＵ１は、送信バッフ ァメモリから送信すべきメモリまたは情報をフェッチし、エンコーダへの転送プ ロセス中にアプリケーションが片方向無線システムであるのか、または双方向無 線システムであるのかに応じて３２／１４ＢＣＨ誤り訂正コードまたは他の誤り 訂正コードを加える。メッセージは後述するように無線送信できるよう、アナロ グ（例えば図７Ａおよび１２）またはデジタル（図７Ｂおよび１３）フォーマッ トのいずれかでサブキャリアのサイクルに変調するようマルチストリームエンコ ーダ兼プロセッサ１００へ転送される。 上記のような送信マーカーは２０番目のキャラクタおきに挿入され、第１ま たは第２パラレル情報ストリーム内のメッセージストリームの再構成を可能にす る。メッセージストリームが２５５のマーカーナンバリング（５１００キャラク タ）を越えると、マーカーカウンタは２進の０にセットされる。シリアル状にメ ッセージストリームを送信するための時間はマーカーナンバリングが最大のフェ ード長さを越えないようにする値である。マーカーが１２００Ｈｚのサブキャリ アで２進の０から２５５まで進むのに要する時間は約６.１秒である。これは信 頼できる１５０ＭＨｚの運用をするための５０〜５００ミリ秒の最適な予想時間 オフセット値をはるかに越える値である。図８の、必要な時間遅延インターバル は高周波では周波数の関数にほぼ逆比例する。 サブキャリアの先のサイクルがすべての２進の「１」を含んでいる場合、サ ブキャリアの次のサイクルは受信回路の同期化のためにすべて０を含むように反 転される。これはサブキャリアのサイクルの半分の変調の終了中に、サイクルの 変化が生じ、同期化ウィンドー中に後述するような受信回路の図２３のデジタル 信号プロセッサＵ３’が同期状態を維持できるよう保証するためである。同期化 ウィンドー中にサイクル変化が生じない場合、デジタル信号プロセッサＵ３’は あらかじめ計算した同期状態を維持し、受信回路を入進データストリームに再同 期化するよう、同期化ウィンドーを待つ。内部受信回路の発信機の安定性は受信 したパラレル情報またはデータストリームを完全に喪失することなく、ほぼ６０ ０の連続する同期変化を失うことができるような値となっている。 エンコード機構が最初にサービス状態とされている時、主ＣＰＵ３０の作動 プログラム内に設けられた所定のシステムソフトウェアがエンコーダ兼プロセッ サ１１０へ転送される。より詳細に説明すれば、それぞれの無線送信システムに 必要な図８の所望する時間遅延インターバルオフセットに関するタイミング情報 が転送される。この時間遅延インターバルオフセットは上記のように計算され、 決定され、ミリ秒の単位であり、図１５のアイテム４からアイテム５へ加えられ たエンコード機構により計算された時間オフセットの加算値である。データスト リーム遅延と最適化遅延の双方を加算することにより、片方向または双方向の無 線システムの特定の無線送信機がメインＣＰＵ３０によって計算された基本時間 遅延インターバル時間オフセットを有し、フェージングの累積的効果をなくすこ とを可能にする。図１５のアイテム５は、付加的遅延時間を加減し、システムを 更に最適にしてケースごとの特別な条件に合わせることができるようにする。必 要であればデータストリーム遅延の入力はアイテム５内にシステムエンジニアに より入力される否定入力により否定でき、最適にされた遅延時間を達成し得る。 フェージングが生じる速度およびレートは片方向または双方向の無線システ ムの無線送信機の運用周波数および上記のように受信機または送受信機が移動す る速度およびレートの双方に依存する。いずれの変数も図１５に示された図１５ に示された２つのシステムワイドな入力により受け入れ可能とすることができる 。先に述べたように、システム初期化時にはこの時間遅延はエンコーダ兼プロセ ッサ１００へ転送され、ボード上の常駐マイクロプロセッサＵ１が片方向または 双方向無線システムの無線送信機による送信をするため、上記時間のずれたデュ アル情報ストリームで好ましくは同一のメッセージデータを作成することを可能 にするように利用される。 ワイヤレスシステムのコントローラ１２２またはネットワークスイッチ６０ ２は、接続されている無線送信システムの運用周波数についての知識を有する。 これによりエンコーダ兼プロセッサ１００が上記ラレイフェージングおよび自然 ならびに人工の干渉効果を克服することにより、受信回路への送信の信頼性を最 大にするのに、上記のように必要な時間遅延インターバルを計算し、決定できる ようにする。 エンコーダ兼プロセッサモジュール１００はメインプロセッサ３０から次の 情報を受ける。 １．同一プレアンブルを有する１つ以上のメッセージ ２．受信機または送受信機のＩＤコード ３．メインＣＰＵ３０の加入者ファイル（デフォルトによる）からのコマン ドまたはメッセージ発信者により受信されたコマンド ４．４ビット（ニブル）の数値情報、７、８または１６ビットＡＳＣＩＩま たはグラフィック情報またはその他の情報とすることができるメッセージテキス ト ５．データ送信速度 ６．データ送信（アナログまたはデジタル）モード ７．オプションとして特殊なＥＯＦコマンド エンコーダ兼プロセッサモジュール１００内の図２１の常駐制御プロセッサ Ｕ１は、エンコードプロセス中にメッセージストリームに対し次の情報を加える 。 １．時間ＯＦＦＳＥＴコマンド ２．片方向または双方向無線用に選択された３２／１４ＢＣＨ誤り訂正コー ドまたは他の誤りコード ３．デュアル送信パラレル情報ストリームのオフセット ４．（ストリーム間の比較を可能にする）マーカーキャラクタ ５．ＥＯＦ終了コマンド マイクロプロセッサＵ１は８ビットのＡＳＣＩＩ情報を取り込み、この情報 を４ビットニブルに分割する。これらニブルは各キャラクタの下の最小位ビット と共に送信され、次に、より高い最高位ビットと共に送信される。マイクロプロ セッサＵ１は次に、図１７に示されるように、ランダムアクセスメモリＵ１７お よびＵ４３にこの情報を記憶する。上述するように、パラレルストリーム間で必 要な図７の時間遅延インターバルの計算を行う。マイクロプロセッサＵ１は片方 向または双方向の無線システムの無線送信機の最大送信レートもあらかじめプロ グラムしており、従って、送信の効率を最適にするのに必要な図８の時間遅延イ ンターバルによって得られる必要な時間シフトを容易に計算できる。マイクロプ ロセッサＵ１は次に、マイクロプロセッサＵ１は図１８に示されるように、実際 の必要な時間オフセットに対応するＲＡＭの別の領域内へ、分割された４ビット データストリームをコピーする。その後、図１９および２０に示されるように、 ＲＡＭへの記憶に関係する処理を完了する。 図２１はエンコーダ兼プロセッサモジュール１００のブロック図を示し、こ のブロック図にはメイン制御ＣＰＵ３０からのデジタルハイウェイをインターフ ェースし、図１１に示されるようなアナログおよび／またはデジタル片方向無線 システムまたは後述する図３４の双方向無線システムへ送信するための情報を処 理する、必要な電子回路を含む。エンコーダ兼プロセッサモジュール１００は片 方向および双方向無線送信機業界にある多数の広範なインターフェース条件に合 致させるのに必要なインターフェース電子回路を含む。データは中央プロセッサ ３０から８ビットのデータバスを介し、バッファ回路Ｕ４６およびＵ５３へ到着 する。メッセージデータすなわち情報は、ボード上の常駐プロセッサＵ１に対し 、ある種の弾性的記憶を行う先入れ先出しメモリ内へ一時的に記憶される。この ＦＩＦＯメモリ内に情報があるとボード上の常駐プロセッサＵ１が警告を受ける と、データアドレス制御バスを介し、ＲＡＭメモリＵ１７およびＵ４３にデータ が転送され、記憶され、処理可能とされる。システムの初期化時にはボード上の 常駐プロセッサＵ１は、メッセージを送るデフォルト送信速度および（アナログ またはデジタル）のデータ送信のデフォルトモードに関して警告を受ける。ボー ド上のプロセッサＵ１は上述のようなエンコードプロセスを制御する記憶された プログラムを有し、このプログラムはＥＰＲＯＭＵ３４に入れられている。制御 プロセッサ３０から上記のように受信され るメッセージおよびＩＤは、上記デュアル第１および第２エンコードメッセージ ストリームアーキテクチャに変換される。上に説明し、図２０に示したように、 ８ビットのＡＳＣＩＩデータの２つの４ビットニブルストリームへの分割および 記憶が完了すると、制御プロセッサＵ１は後述する図１１または図３４内に示さ れた片方向または双方向無線システムの無線送信機へのアクセスを試みる。常駐 制御プロセッサＵ１はインターフェースコンフィギュレーションに応じ、業界で 一般に称されるクリアツーセンド（ｃｌｅａｒ−ｔｏ−ｓｅｎｄ）ラインまたは ステーションビジー信号により、無線ベース局または外部一斉送信コントローラ １２２または双方向無線コントローラまたはネットワークスイッチ６０２をサー チする。片方向無線システムの無線送信機１２４または双方向無線システムの送 信機が話中でないと判断すると、常駐制御プロセッサＵ１は制御ラッチＵ４９に 送られるデジタル論理信号により無線送信機をキー操作する。 システムコンフィギュレーションによっては制御ラッチＵ４９から片方向ま たは双方向無線送信機へ数個の信号を送らなければならないことがある。所望の メッセージをアナログ構造またはデジタルのＦＳＫまたはＰＷＭ構造で送らなけ ればならないことを表示するため、片方向無線システムの無線送信機または一斉 送信コントローラ１２２または双方向無線システムの送信機またはネットワーク 交換機へ「ｍｏｄｅ」と称される第２論理信号を送ることもある。多くのシステ ムコンフィギュレーションでは、送信機ゾーンも利用し、１つ以上のゾーン出力 をイネーブルし、メッセージを送信するのに必要な送信エリアを選択することも ある。 片方向または双方向の無線システムの無線送信機のターンオンシーケンスの 終了時にはボード上のプロセッサＵ１はメッセージデータおよびモードコマンド をデジタル信号プロセッサＵ４７へ送る。Ｕ４７はメインプロセッサ３０により ボード上の常駐プロセッサＵ１へ送られたシステムパラメータにより、上述のよ うなマルチ位相またはＰＷＭプロトコルまたは他のフォームのアナログまたはデ ジタルプロトコルによりサブキャリアをエンコードするボード上の常駐コプロセ ッサである。上記のようなエンコードフォーマットおよび誤り訂正ルーチン、例 えば片方向無線用の誤り訂正ルーチン、例えば３２／１４ＢＣＨ誤り訂正ルーチ ンまたは双方向無線用の他の誤り訂正ルーチンは、情報のデュアルストリームに 加える必要があり、これらフォーマットおよびルーチンは常駐記憶プログラムメ モリＵ５０内にある。上記例ではボード常駐プロセッサＵ１により処理用ののデ ジタル信号プロセッサＵ４７へ４ビットニブルのメッセージを逐次、順に送る。 このメッセージは２ＫＲＡＭバッファ内に一時的に記憶され、デジタル信号プロ セッサが情報をデジタルシフトレジスタＵ１３に送り、デジタル送信機による送 信のために図７Ｂおよび１３のデジタルフォーマットにするかまたはコーデック Ｕ４８へ送ってアナログ送信機による送信のために図７Ａおよび１２のアナログ フォーマットとする。 デジタル信号プロセッサＵ４７は、ボード常駐モードＵ２４にアクセスする ことによりモデムトーンを発生できる。このモデムの出力はデータ交換機を介し てアナログポートへ送られ、アナログ無線送信システムへ送信できる。 情報がメインプロセッサ３０の制御プログラム内にあるシステムコンフィギ ュレーションでは、図１１のような片方向無線送信システムまたは後述する図３ ４の双方向無線システムには、エンコーダ兼プロセッサ１００により多数のイン ターフェースコンフィギュレーションが得られる。このエンコーダ兼プロセッサ １００はエンコード機構に存在し得る他のモジュールからのデータを受信する能 力も有する。この情報はＰＣＭデータバスから到着し、アナログ無線送信システ ムへ送信するため、アナログ交換機を介して直接コーデックＵ４８へ送ることが できる。このような外部デジタルＰＣＭハイウェイへの接続により、シンセサイ ザモジュールから音声メッセージングまたは他のアナログページングトーンを送 ることは可能となっている。多くのメッセージングシステムがどう一宇の無線送 信機で共存する多数のフォーマットを有しているので、これら外部ＰＣＭポート を介してプロセッサ兼エンコーダ１００により２トーン信号、５／６トーン信号 、ＤＴＭＦ信号、ＰＯＣＳＡＧおよびＧＯＬＡＹフォーマットおよび双方向フォ ーマットも送信できる。 デジタル信号プロセッサＵ４７は別のモジュールへのＰＣＭデータバスへデ ジタルデータを直接戻すように送ることができる。マルチアナログ無線チャンネ ルを備えた純粋にアナログのシステムを使用する場合、デジタル信号プロセッサ Ｕ４７のデジタルデータをデュアルチャンネルのボードモジュール（図示せず） へ送ることができる。周波数エージル受信機または送受信機を使用する場合、こ のような動作はマルチ無線送信機への好ましいインターフェースモードである。 多数の無線チャンネルにアクセスするのに別のエンコーダモジュールを必要とす ることなく、１つのエンコーダモジュールだけを利用できる。 メッセージの送信終了時にはデジタル信号プロセッサＵ４７はメッセージン グが完了したことをボード上の常駐制御プロセッサＵ１へ警告する。次にボード 上の常駐制御プロセッサＵ１は制御信号および８ビットデータバスを介してメイ ンプロセッサ３０へ信号を送り、メインプロセッサは新メッセージの送信の準備 が完了する。 メッセージが送信できるレディ状態となると、図１の片方向システムコント ローラ１２２または図３４のネットワーク交換機６０２は、無線送信設備へのア クセスをリクエストし、送信プロセスを開始する。片方向無線コントローラ機構 １２２または双方向ネットワーク交換機６０２は、共に共存したりおよび／また は他の無線制御機器と共存し、同じ無線送信設備を共用することが多い。かかる 共存は業界ではありふれたことであり、競合を生じることなく２つのシステムコ ントローラが共存できるよう、クリアツーセンド信号およびレディツーセンド信 号に等しい信号を相互にクロス接続することによって達成されている。このよう な共存によりメッセージング設備は現在使用できる他の多くのタイプの無線機器 を利用できるようになっている。制御機構およびプロトコルは業界で現在利用さ れている何百もの異なる信号化プロトコルと共存することが可能となっている。 片方向無線システム内のシステムコントローラ１２２により、送信機１２４ を利用できる場合、または双方向システム内のネットワーク交換機６０２または コントローラによって送信機を利用できる場合、プロトコルの送信が開始する。 エンコーダモジュールのマイクロプロセッサＵ１は、ランダムアクセスメモリか ら８ビットデータをフェッチし、これを変調機へ送る。この８ビットの情報は、 まず最初に送信する場合の最初の４ビットのフィラーコードと４ビットのワード Ａから成る。 無線受信機または送受信機へ送信すべき代表的なメッセージは、図７の個々 の第１および第２メッセージに類似している。このメッセージはＳＹＮＣ信号を 含み、このＳＹＮＣ信号はプレアンブルグループが一致する場合、メッセージを 受信する準備をするのにそれぞれの受信機１０４または送受信機７００を同期化 する純粋な効果を有する。ＳＹＮＣ信号の次には一般に、メッセージを送信すべ き特定の受信機１０４または送受信機７００のＩＤまたはアドレスが続く。受信 機または送受信機のＩＤの最初の２桁を同期化信号として利用しており、受信機 または送受信機の１００のプレアンブルグループのうちの１つだけを警告するこ とにより、プロトコルのエア時間効率を高めている。ＳＹＮＣ／ウェークアップ 信号の次に時間オフセットコマンドが続き、このコマンドは前方の第１および後 方の第２エンコードメッセージストリームの時間遅延インターバルを受信機１０ ４または送受信機７００で警告する。ＩＤコードのバランスがこの時間オフセッ トのコマンドに続く。このＩＤコードの次に、メッセージのタイプおよび特定の ハンドリング命令に関して受信機１０４または送受信機７００に警告するコマン ドが続く。このコマンドの津ぢに送信すべき任意のタイプの実際の情報が続く。 この情報の送信の完了時にファイル終了点終了情報ＥＯＦが受信機１０４または 送受信機７００へ送られ、送信の完了を伝える。 図１５の入力３によりエンコードコントローラにあらかじめプログラムされ たサブキャリアレートでＳＹＮＣ信号が送られる。このＳＹＮＣ信号の目的は情 報が入進していることを受信回路内の図２３内のデジタル信号プロセッサＵ３’ に警告することにあり、特定のプリフィックスまたは同期化グループに割り当て られた受信機１０４または送受信機７００のみをウェークアップするよう、バッ テリー節約技術としても働く。このような効果は、この時点でシステム内の受信 機または送受信機の位置部しかウェークアップしておらず、またはこの部分しか バッテリー電流を消費しないので、バッテリーを大幅に節約できるという純粋な 効果がある。同期化コードおよびＩＤコードの２桁に対応する同期信号パターン を見ないすべての受信機または送受信機は、低電流サンプリングモードに留まる 。 ＳＹＮＣ信号を受信した受信機１０４または送受信機７００は、メッセージ 情報のバランスを待つ。同期化ワードの次にオフセットコマンドが続く。このコ マンドは第１および第２パラレル情報ストリーム内の情報の同じユニットの上部 ニブルと下部ニブルとの時間シフト量を受信機または送受信機内のマイクロプロ セッサＵ１へ警告する。これは、受信機または送受信機がその記憶メモリＵ８’ 内を見て第１および第２パラレル情報ストリームの時間オフセットを計算し、パ ラレル情報ストリームの一方または他方においてフェードした情報を生じさせる 大気によるドロップアウト、干渉またはその他のタイプのフェードによって生じ たメッセージの喪失したフェード部分を再構成できるかどうかを判断できるよう にすることである。 この時間オフセットコマンドの次には、所望の無線受信機１０４または送受 信機７００の識別コードのバランスが続く。このＩＤコードは８桁であり、その うちの２桁は無線受信機または送受信機のバッテリー効率を最大にするよう、先 に述べたＳＹＮＣ信号内に入れられる。このＩＤコードの次にはコマンドコード が続く。このコマンドコードはその後に続く情報の性質またはタイプに関して受 信機または送受信機に警告する。このコマンドコードは受信機または送受信機が 情報を内部に記憶したり、情報を周辺デバイス、例えばラップトップＰＣ１１８ への外部ポートへ送ったり、更にメッセージの性質またはタイプに関する情報を 受信機へ伝えるようにリクエストできる。例えばこのコマンドは、後に続く情報 は７ビットのＡＳＣＩＩ情報、８ビットのＡＳＣＩＩ情報または（グラフィック または漢字キャラクタまたは他の情報の場合）１６ビットの情報、デジタルワー ド等であることを受信回路に警告する。 このコマンド（ＣＯＭＭＡＮＤ）の次にメッセージ情報（ＩＮＦＯＲＭＡＴ ＩＯＮ）が続く。このメッセージは可変長さとすることができ、データストリー ムとの完全性を維持するため、付加的フレーミング、情報ワードおよび誤り訂正 コードとインターレースされる。このメッセージの終了時に、ＥＯＦすなわち送 信ワードの終了点が送られ、メッセージテキストの終了または完了を受信機１０ ４または送受信機７００へ伝える。 図２１のエンコードコントローラＵ１は、図８に示されるような第１および 第２情報ストリームによるサブキャリアの変調により形成された第１および第２ パラレル情報ストリームに対する時間遅延インターバルの時間オフセットを計算 するか、または特定する。この時間遅延インターバルオフセット量は種々の無線 送信周波数にわたるラレイフェージング効果に基づくものであり、この計算では 受信機１０４または送受信機７００の運用環境を考慮している。マルチパスまた は人工の干渉物（例えば苛酷な地形またはオフィスビル環境）により厳しい信号 の劣化が生じ得るエリアでは、このオフセット値は図１５における入力５を参照 して既に述べたように、メッセージ受信の信頼性を最適にするよう付加的時間オ フセットを含むシステム要員によって更に変更できる。双位相直交位相変調を利 用するマルチ位相の実施例では、図７Ａおよび図２に対応するサブキャリアのサ イクルのシーケンス上の位相１および２を第１パラレル情報ストリームで変調す る。エンコーダ兼プロセッサ６のマイクロプロセッサＵ１によって決定された計 算された時間遅延インターバルにて、図７Ａおよび１２の位相３および４を、第 １パラレル情報ストリームと同一の情報を含む第２パラレル情報ストリームで 変調する。 時間がずらされたプロトコルは、受信回路による信頼できる（誤りのない） 受信の確率を数桁だけ高める。受信回路が第１パラレルメッセージストリームの うちのある部分を受信しない場合、デコーディングプロセス内で第２パラレルメ ッセージストリームが優先権を得る。第１および第２パラレル受信ストリームの うちの一方または他方の一部がラレイフェージング効果、マルチパス干渉、自然 または人工の干渉による誤りの生じたフェードを受けた情報を有する場合、受信 回路のマイクロプロセッサＵ７’は誤りの生じた情報を置換するように時間遅延 インターバルだけ時間のずれた正しく受信されたメッセージのうちのフェードし ていない（誤りのない）部分を再組み立てする。このような受信回路によるデコ ードプロセスの更なる説明は次のとおりである。 このプロトコルは、デジタルまたはアナログのサブキャリア変調フォーマッ トのいずれかの片方向または双方向無線システムの無線送信機とインターフェー スする。このプロトコルはアナログまたはデジタル無線送信機を通して送ること ができる。このハイブリッドな送信プロトコルは国内的にも世界的にも、片方向 および双方向の無線システムでアナログおよびデジタル無線送信機がほぼ均一に 行き渡っているので有利である。一般に、片方向および双方向無線システムにお ける大規模な都市の無線送信システムはアナログおよびデジタル信号化プロトコ ルの双方を受け入れできる。より小さい田舎のページングシステムは一般に専ら 性質上アナログとすることができる。アナログ無線送信システムのほうがコスト が低いので、個人用ページングシステム、例えば自治体、工場および病院は、一 般にアナログ無線送信機を使用する。デジタルフォーマットを運用する際、プロ トコルコントローラＵ１の特徴であるクリアツーセンド、レディツーセンドおよ びデジタルデータ出力は一般にモデムに送られる。現在のところ、片方向および 双方向無線業界は広く１２００ボーの非同期モデムを使用しており、本発明に係 わる装置のデザインは現在の無線メッセージングインフラストラクチャとの迅速 なコンパーチビリティを特徴としている。エンコーダ兼プロセッサ１００を片方 向または双方向の無線システムにおけるデジタル無線ベース局に接続すると、こ のプロセッサは図７Ｂおよび１３に示されるようなサブキャリアのパルス幅を変 え、サブキャリアの各半サイクル中にある範囲の数内で選択可能な番号をエンコ ードし、情報ユニット、例えば上記の４ビット（これに限定されず）から成る第 １および第２パラレル情報ストリームを変調する。サブキャリアの種々の幅は、 ＦＭ無線送信機の正および負の偏差を生じさせる異なる香号をエンコードする。 サブキャリアの各部分の幅を変えることにより、情報のパルス幅変調されたエン コードユニット、例えば４ビットニブルをサブキャリアに変調している。 業界では、無線送信機のサブキャリア周波数を１２００Ｈｚから２４００Ｈ ｚ以上に増やそうという動きがある。この理由は、可変データレートをフォーマ ットになるように設計したからである。片方向および双方向の無線システムにお ける無線送信機のメーカーによって、より速い変調レートが得られるにつれて、 よって本発明のプロトコルをデータスループットレートを増すように増加できる 。 エンコードコントローラＵ１も、片方向または双方向無線システムにおける アナログ送信システムに直接インターフェースできる能力を有する。双方のパラ レルストリームをサブキャリアの各サイクル上で変調する場合、エンコードコン トローラＵ１は各パラレル情報ストリームに対し図７Ａの例において双ビットの 双位相のプロトコルをエンコードできるモデムを含む。このモデムは、片方向無 線システムにおける無線送信機１２４に、または図３４を参照して後述する双方 向無線システムにおける無線送信機６１４に無線リンクまたはワイヤ対を介して 直接接続される。エンコードコントローラＵ１をアナログ状に利用する場合、デ ータストリームの波形の一例が図７Ａおよび１２に示されるように生じる。４つ の位相（４５°、１３５°、２２５°、３１５°）の各々は、２進の０または１ を含むことができる第１および第２パラレル情報ストリームのうちの一方の一部 を示す。２進の「１」１４２は、２つの振幅のうちの高いほうの振幅であり、２ 進の「０」１４０は、図１２における低いほうの振幅である。これにより、位相 に関連したデータストリーム内のそれぞれの重要性とパラレルにマルチビットの データを送ることが可能となっている。パラレルデータストリームでは、４５° および１３５°の位相は第１の前方のパラレル情報ストリームを示し、２２５° および３１５°の位相は後方の第２パラレル情報ストリームを示す。第１および 第２パラレル情報ストリームにより変調する位相の数およびどの位相を変調する かの選択は、本発明を実施する際に変えることができる。 本発明の送信技術は、片方向および双方向のワイヤレスシステムにおいてコ ンパーチブルなアナログおよびデジタル無線送信システムのいずれかとなってい る。この送信技術は現在の市場におけるコンパーチビリティを保証するよう、無 線送信機の条件の必要な電話のバンド幅および現行のインフラストラクチャを更 に満たす。 エンコード機構の真の結果として、最小の資本の出費でプロトコルを短期に 実現できるようにし、よってメッセージング設備がアルファニューメリック情報 およびＥメールサービスで利益をあげることができるようになる。このプロトコ ルの効率により単一周波数の送信設備を有するページング設備または数値ページ ング加入者を受け入れたまま、現在のところエア時間が制限されている双方向無 線システムが更なるエア時間を急に獲得し、新しいサービスおよび加入者を広げ ることを可能にしている。 図２２はエンコーダ兼プロセッサ１００の作動のフローチャートを示す。エ ンコーダおよびプロセッサ１００は、本発明を実施するにあたり、図１４のシス テムのデータバス５８に接続されている。エンコーダ兼プロセッサ１００を実現 するための回路を図２１を参照して説明する。作動はポイント１６０から進み、 このポイントでは送信信号を受ける受信機１０４または送受信機７００の識別（ ＩＤ）番号が検索される。一般にプロセッサおよびプロトコルエンコーダ１１０ は、送信機、例えば図１１の一斉送信機１２４または後述する図３４の送信機 ６１４からの無線によるＲＦ送信信号を受信できる受信機または送受信機の加入 者ファイルを含む。図１１を参照すると、受信すべきメッセージは入力端１１２ により電話局１０８へ、または公衆交換電話ネットワーク用のＰＣ１１６から電 話局１０８へ、入力できるが、本発明はこれのみに限定されるものでないと理解 すべきである。メッセージはポイント１６２に示されるように、ランダムアクセ スメモリに記憶される。エンコーダはポイント１６４にて受信機または送受信機 のフォーマットをルックアップし、メッセージを送信すべき受信機または送受信 機のプロトコルを決定する。このポイントで双方向無線システムにおける図１３ において上で説明した、または図３４を参照して後述する本発明は、本発明のプ ロトコルを含む多数のプロトコルを送信できる能力を有する。作動が判断ポイン ト１６６に進む。ここで、受信機または送受信機のプロトコルが本発明に従い、 アナログまたはデジタル送信システムによりそれぞれ一斉送信されるマルチ位相 変調プロトコルであるのか、またはパルス幅変調プロトコルのいずれかであるの かの判断を行う。判断ポイント１６６において、答えがｎｏであれば、作動はポ イント１６８に進み、ここでバッチバッファにメッセージが記録される。判断ポ イント１６６において答えがｙｅｓであれば作動はポイント１７０に進み、ここ でメッセージを一斉送信するチャンネルの特定のページャおよび／または周波数 に対する入力テーブルから時間遅延インターバルがルックアップされる。これは 図１５の入力４に対応する。一般にこの入力は運用周波数および環境に応じて決 まり、５０〜５００ミリ秒のレンジの間となり、図８に示されるように４００ミ リ秒以上の時間オフセットで得られるメッセージの誤りを極端な低い率によれば 、４００ミリ秒以上が好ましい。更に図１５を参照して説明するように、別の環 境ファクタを保証し、別の時間オフセットを与え、同一の情報ユニット（例えば 図２０のユニットＣ１）に関連する各パラレル情報ストリームにおける全く同一 の場所において、第１または第２パラレル情報ストリーム内で生じるフェードし た情報も統計学的確率が最小となるように保証する入力５に対応する付加的時間 オ フセットを加えることができる。ポイント１７２には付加的遅延量を加えること が示されている。上記付加的な遅延は特殊な環境の影響、例えば病院または同様 なプライベートページングキャリアのようなビル内で発生する影響を補償するこ とができる。作動がポイント１７４に進むと、ここで図８のＩＤおよび情報フィ ールドに対応するシステムに入力された情報およびＩＤを含むメッセージがＲＡ Ｍに記憶される。オペレーションはポイント１７６に進み、ここでデータユニッ ト、例えば８ビットのＡＳＣＩＩエンコードキャラクタが２つの４ビットニブル に変換される。この４ビットニブルは図１７−２０のシステムメモリビット一致 Ｄ０−Ｄ３およびＤ４−Ｄ７に対応している。ポイント１７８ではＲＡＭ内のシ ステムメモリビット位置Ｄ０−Ｄ３に記憶される。判断ポイント１８０に進み、 ここで情報のすべてを含むメッセージの変換が完了したかどうかが判断される。 変換が完了した後、ポイント１８２に進み、ここで上記のように第１メッセージ と第２メッセージとの間のメモリアドレスオフセットが計算され、特定される。 このオフセットあたいは多数のメモリロケーションに対応し、このロケーション は図２０に示されるようなストリームがパラレルに読み出されると、送信時に第 １および第２パラレル情報ストリームの同一の情報または同一の情報ユニットを 分離している図８のＯＦＦＳＥＴフィールドに特定された時間遅延インターバル を発生する。第１エンコード情報ストリームと第２エンコード情報ストリームの 情報の読み出しの間の時間ＯＦＦＳＥＴは、ＲＡＭの図１９および２０の中間メ ッセージフィールド内に示された第１および第２情報ストリームをコピーする中 間メモリからのパラレルな読み出しの結果として正確に制御できる。ポイント１ ８４は、図１７に示された前方メモリ内のメッセージを図１８内に示された後方 メッセージメモリにコピーすることを示している。ポイント１８６は、システム メモリビットロケーションＤ０−Ｄ３およびＤ４−Ｄ７に記憶された前方および 後方ニブルのフェッチングおよびこれらを図１９の中間メモリにコピーすること を示している。制御プロセッサＵ１がメッセージの８ビット情報ユニットのシ ーケンシャルな４ビットニブルへスプリットするのに必要なマスキングおよび回 転操作を完了すると、メッセージバッファに完全なメッセージが記憶される。（ プロセッサオーバーヘッドを消費する）時間遅延メッセージを構成するのに再び マスキングおよび回転操作を繰り返す代わりに、制御プロセッサはＲＡＭバッフ ァからのメッセージ全体を単にコピーし、各ニブルを図１９のシステムメモリビ ットロケーションＤ４−Ｄ７へ移動させるだけである。次にシステムメモリ内の アドレスオフセットと共に、第２ＲＡＭバッファに完全な時間遅延メッセージが 記憶され、このシステムメモリは第１および第２メッセージのパラレルな読み出 し時に時間遅延インターバルに等しい同一の情報または情報ユニットの時間オフ セットを発生する。このポイントで制御プログラムＵ１は第１および第２メッセ ージニブルをパラレルに読み出し、送信時間が可能となった時にこれらニブルを エンコーダ電子回路にロードするだけでよい。しかしながら本発明は、個々の情 報ユニットをニブルのようなサブユニットに分割することなく、別の態様で実施 できる。このような状況では、ステップ１７６−１８０を実行しない。むしろス テップ１８２における処理では、メモリアドレスをずらして中間メッセージメモ リ内に前方の第１メッセージストリームおよび後方の第２メッセージストリーム をコピーするだけであり、これはパラレル読み出し時には図８に示されるような 時間遅延インターバル時間オフセットを発生するよう、第１および第２メッセー ジストリームのうちの同一の情報または情報ユニットを読み出すことに対応し、 第１および第２情報ストリームで変調されたサブキャリアを発生する。 受信回路は、図２３のデジタル信号プロセッサＵ３’を利用し、上で説明し たように、第１および第２パラレル情報ストリームにより変調されたサブキャリ アをインテリジェント処理し、変調されたサブキャリアを一連の数値（各値は第 １および第２情報ストリームのうちの一方における情報ユニットのうちの少なく とも一部をエンコードしたものである）へ変換する。例えば上記または後述する ように、サブキャリアの各サイクルは選択された数のビットをエンコードでき る。図７Ｂおよび１３を参照して上で説明したように、８位相変調またはパルス 幅変調を使用する場合、サブキャリアの各サイクルは８ビットキャラクタ（例え ばＡＳＣＩＩ）の半分である４ビットをエンコードする。デジタル信号プロセッ サＵ３’はアナログ（正弦波状）またはデジタルフォーマット（矩形波）のいず れでもよい、受信した検出サブキャリアの個々のサイクルを処理し、デジタル信 号プロセッサのメモリに記憶された所定の記憶パターン（１つ以上のビットの値 ）の類似性を判断する。少なくとも１つの所定のパターンによる変更後、第１お よび第２検出情報ストリームを処理することにより、信号プロセッサが空中のフ ェードが生じたかどうかを判断するよう、少なくとも１つの所定のパターンを含 むように、第１および第２検出パラレル情報ストリームを変更する。所定のパタ ーンが、デジタル信号プロセッサによりパラレル情報ストリーム内の受信した情 報と比較される誤りのない情報を表示していれば、有効なデータを示すような一 致が得られる。 デジタル信号プロセッサＵ３’はサブキャリアの検出した個々の変調サイク ルを処理し、変調されたサイクルの各々の少なくとも１つの選択された被変調部 分の積分を計算する。パルス幅変調を使用した時の選択された被変調部分は、矩 形波の第１および第２の半分の各々であり、各半分は図１３を参照して上で説明 したような情報ユニットの一部または全体を示すある範囲の番号のうちの１つを エンコードする。マルチ位相変調を使用した時の選択された被変調部分は、図１ ２を参照して上で説明したように、１または０で変調された１つ以上の別個の位 相のうちの各々である。計算された積分値の各々を複数の記憶された数値レンジ と数値的に比較し、積分の数値を含むレンジを識別する。各レンジは選択された 部分がエンコードできる複数の可能な数値のうちの１つを示す。これら記憶され たレンジは、図１２を参照して上で説明したように、マルチ位相変調を使用した 時の１および０をエンコードするサブキャリア変調の可能な積分値または図１３ を参照して上で説明したようなパルス幅の数値レンジ内の個々の数値をエンコー ドするサブキャリア変調の可能な積分値を示す。図２８を参照して後にこの数値 の比較について詳細に説明する。計算された積分値は、発見される数値的に最も 近い識別レンジを表示する数値をサイクルの各々の少なくとも１つの選択された 被変調部分の各々に置換される。この置換プロセスについては図２８を参照して 後に説明する。この数値は第１および第２パラレル情報ストリームのうちの１つ における情報ユニットの少なくとも１部をエンコードする。例えば第１および第 ２パラレル情報ストリーム内に含まれる情報が、一連のキャラクタであり、図１ ３に従いパルス幅変調を使用する際、各数値はＡＳＣＩＩによるフルキャラクタ をエンコードするのに必要な情報の半分である４ビットを示す。アナログまたは デジタルフォーマットのいずれかであるサブキャリアの変調信号は、図２３のデ ジタル信号プロセッサ１３’により時間可変信号から後述するようにフェードし た情報の処理を容易にする第１および第２パラレル情報システムに含まれる完全 な情報ユニットまたはその一部を表示する一連の数字に変換される。 図２３のデジタルプロセッサＵ３’は個々のサンプルの処理を更に実行する 。これらサンプルは、サンプル値を正常な予想レンジ外とさせるようなノイズ効 果を除くよう、上記積分値を計算するのに取り込まれる。各サンプル値はデジタ ル信号プロセッサＵ３’により許容可能なサンプル値を示す１つのレンジと比較 される。比較によりサンプルが数値的に許容できるレンジ内にあると判断される 場合、サンプルは変更することなく積分に使用される。しかしながらサンプルが 数値的に許容できるレンジの範囲内にある場合、サンプルは数値的に許容可能な レンジ外にあるサンプルの前後にあるメモリに記憶された１つ以上の隣接サンプ ルの平均とすることができる１つの関数を示す数値と置換される。この結果、サ ブキャリアのサイクルの所定部分の誤りのある積分を生じさせるようなノイズの 影響が実質的に少なくされる。 より重要なことは、図２３のデジタル信号プロセッサＵ３’は有効な情報が 存在している場合、入進波形を解析できる能力を有することである。例えばパル ス幅変調または位相変調された波形が受信されると、このデジタル信号プロセッ サＵ３’は波形の下の領域の多数のサンプルを取り込む。これによりデジタル信 号プロセッサＵ３’はサブキャリア上に変調された各マルチビットニブルの値ま たは情報のユニットの値を決定できる。複数の位相の波形または変調信号のパル ス幅、すなわち時間は、これが表しているニブルまたは情報のユニットをエンコ ードする。デジタル信号プロセッサＵ３’の高サンプルレートおよび処理アーキ テクチャにより、何百ものサンプルを各サイクルまたはサイクルの一部の下の領 域で構成し、パルス幅変調された信号または位相変調された信号が表しているデ ータを積分により極めて正確に決定できる。曲線の下の面積を積分することによ りデジタル波形の前端および後端で一般的なひずみを除くパルス幅変調された波 形または位相変調された波形を極めて正確に分析できる。これらのひずみは無線 環境では一層悪化する。波形に生じるノイズスパイクは波形の下の面積を積分す ることにより容易に除去できる。波形の過渡現象中に生じる波形上のノイズスパ イクは入進情報ストリームの同期状態を維持するデジタル信号プロセッサＵ３’ の能力に影響せず、これによりパルス幅変調された波形データの表示をプロセッ サが誤って決定することもない。 デジタル信号プロセッサＵ３’はＳＹＮＣ／ＩＤウェークアップを見て情報 の送信レートを決定するだけでなく、２つのＩＤの数字が無線受信機または送受 信機のＩＤ数字と一致する場合、受信回路にプロセスをターンオンさせ続ける。 このデジタル信号プロセッサＵ３’が情報送信レートおよびデータ送信のタイプ を決定すると、このプロセッサは記憶されたプログラムコードをマイクロプロセ ッサＵ７’からフェッチし、デコードの信頼性を最大にする。デジタル信号プロ セッサＵ３’は望まない受信成分すなわち情報をマスクするよう、受信したデー タのバンド幅をセットまたは変更する能力を有する。デジタル信号プロセッサＵ ３’はエネルギーに基づくクロックリカバリー技術を利用してクロックリカバリ ーを行う。このクロックリカバリー技術はゼロクロスオーバーを利用する技術よ りもかなり信頼性がある。一般にゼロクロスオーバーは、マルチ同時送信システ ムのマルチパス不整合により深刻にひずみ得る。エネルギーに基づくクロックリ カバリー技術はサブキャリアの各サイクルの中間点を利用し、これを検出してい る。この技術は、エネルギーまたは上記のようにサブキャリアの曲線すなわち位 相の下にある面積を加算することによりこれを行っている。これにより波形の同 時送信メッセージングシステムに固有なひずみのみならずゼロクロスオーバーの 過渡現象に影響されないようにすることにより、受信回路の検出感度が増してい る。デジタル信号プロセッサＵ３’の処理速度が速いため、上記の積分およびサ ンプル処理を含む受信したパラレル情報ストリームのリアルタイムのプリ処理を 制御用マイクロプロセッサＵ７’へのデータの送信前に行うことができ、その後 、データは情報デコードおよび誤りのある情報の置換のために、制御用マイクロ プロセッサＵ７’へ送られ、約３ｄｂが積分プロセスによるものであり、他の２ ０％がサンプル信号処理によるものとなるように計算された、改善された信号対 ノイズ比を与える。 デジタル信号プロセッサＵ３’は多数のパイプラインを備えた変更されたハ ーバードアーキテクチャを利用しており、最大数の計算およびサンプルを受信し たパラレル情報ストリームで行うことを可能にしている。デジタル信号プロセッ サＵ３’の高サンプルレートおよびそのマルチパイプラインアーキテクチャによ り、このデジタル信号プロセッサは受信した波形における異常を最適にし、訂正 するよう多数のリアルタイムのプリ処理工程を行うことができる。 このデジタル信号プロセッサＵ３’は他の任意の情報デコーダと共に性能上 の妥協を行っている。すなわちほとんどの固定ハードウェアとして設計されたデ コーダは、バンド幅と、これが受信するデータのビット誤り率とを選択しなけれ ばならない。バンド幅を広くすればするほどデコーダは迅速に入進キャリアに同 期し、これにロックオンできる。しかしながらバンド幅が広がるとデコーダはノ イズの影響を受けやすくなり、デコーダのビット誤り率も増加する。バンド幅の 狭いデコーダ構造を利用すると、ビット誤り率は低下するが、キャリアの同期化 時間もかなり長くなる。デジタル信号プロセッサＵ３’は、サンプル時間中に記 憶プログラムによりバンド幅を広くし、受信したキャリアの高速検出を可能とす るようにバンド幅をダイナミックにプログラムすることにより、この問題を解決 している。しかしながら、キャリアを受信するとすぐに、記録されたプログラム はバンド幅を狭くし、受信したデータの完全性を最適にするためのサポート用ソ フトウェアを提供する。これが制御用マイクロプロセッサＵ７’および記録プロ グラム制御によるデジタル信号プロセッサＵ３’のダイナミック動作であり、こ のような動作により受信回路は入進信号を高速検出し、これに同期し、次にバン ド幅を狭くすることにより、受信したデータの完全性を最適にできるようになっ ている。 デジタル信号プロセッサによる積分およびサンプル信号処理を行うプリ処理 が完了すると、デジタル信号プロセッサはバッファＲＡＭからマイクロプロセッ サＵ７’へ第１および第２パラレル情報ストリームの２進情報を送り、受信した データのデコードおよび再編集を行う。記憶プログラムにより制御されているマ イクロプロセッサＵ７’は小さなビット誤り（例えば２以下）を訂正するよう、 第１および第２のエンコードされたパラレル情報ストリーム（前方または後方） の各々に埋め込まれていた誤り訂正を行う。より大きなリカバー（回復）不能な 誤り（フェードした情報）がデータストリームのいずれかで検出されると、後に 使用するためランダムアクセスメモリＵ８’に第１および第２のパラレルデータ ストリームが記憶される。受信回路の制御マイクロプロセッサＵ７’は第１およ び第２データストリームの図７のオフセットコマンドのデコードにより、既に時 間シフトへ変更されているので、このプロセッサは第１および第２パラレル情報 ストリームのいずれかを訂正するよう、容易に喪失部分に取り掛かることができ る。 マイクロプロセッサＵ７’は受信した情報を外部の周辺デバイス、例えばラ ップトップのＰＣ１１８へ送信するための外部データポートの制御装置および常 駐ディスプレイ電子回路を制御する役割も果たす。 図２３は、受信機１０４、送受信機７００に埋め込んだり、ベース局に連動 できる受信回路の１０チップセットデコーダおよび制御装置を示す。このデコー ド機構はオーディオ検出器１９０から入力されたディスクリミネータのオーディ オ入力点における多数の異なる受信回路装置に接続することができる。種々の受 信回路構造を単一の周波数のクリスタル制御式の単一またはデュアル変換タイプ の受信機とすることができる。マルチチャンネル受信をするため、プログラマブ ル位相ロックループを利用したマルチ周波数またはスキャニングタイプの受信回 路を利用することもできるし、単一周波数またはマルチクリスタルまたはプログ ラマブルシンセサイザ技術を使用したマルチ周波数のいずれかである移動すなわ ちポータブル双方向送受信機に接続してもよい。 デコーダはＬＳＩ技術により３チップセットとなるように更に集積化しても よい。集積回路Ｕ２’、Ｕ３’、Ｕ４’、Ｕ５’およびＵ６Ａ’、Ｂ’は、現在 は単一のデジタル信号プロセッサとして入手できる。制御ＣＰＵＵ７’、ＲＡＭ メモリＵ８’、８ＫのＲＯＭメモリＵ９’、アドレス制御Ｕ６Ｆ’、およびＩ／ ＯポートＵ６Ｅ’は、現在では単一のＬＳＩマイクロ回路として入手できる。受 信回路制御装置Ｕ６Ｃ’およびクロック発振器Ｕ６Ｄ’から成る他の電子回路は 、ナショナルセミコンダクタ社またはテキサスインスツルメント社によって製造 されているＰＡＬロジックアレイに集積化されている。 デコーダの作動は次のとおりである。 ローパスフィルタＵ１’はディスクリミネータのオーディオの周波数応答を ３００〜３０００Ｈｚのオーディオバンド幅に制限するスイッチ式キャパシタフ ィルタから成る。このローパスフィルタは公衆はのノイズ成分が８ビットのフラ ッシュのアナログ／デジタルコンバータＵ２’へ入るのを防止する４次のフィル タである。オーディオ検出器１９０は上記特許明細書に記載されているような任 意のタイプの片方向受信機または双方向受信機からのオーディオ出力を提供する 。 ８ビットのフラッシュタイプのアナログ／デジタルコンバータＵ２’は８ビ ットのデータバス１を介してデジタル信号プロセッサＵ３’に接続されている。 マスター水晶発振子から成るＵ６Ｄ’の一部によりクロック信号が発生され、こ の発振器はプロセッサおよびＡ／Ｄコンバータに必要なクロックパルスを与えて いる。フラッシュ式Ａ／Ｄコンバータからのデータの入出力制御は、Ａ／Ｄ制御 部分Ｕ６Ａ’によって行われる。８ビットのフラッシュ式Ａ／Ｄコンバータは、 変調された位相または波形当たり、少なくとも何百個ものサンプルを取り込むの に充分な高い周波数で入進オーディオ波形をサンプリングする。サンプルレート が高くなればなるほど積分はより正確となる。Ａ／Ｄコンバータはこれらのサン プルを８ビットの２進ワードへ変換し、これらワードは８ビットデータバスを介 してデジタル信号プロセッサＵ３’へ送られる。タイミング制御はＡ／Ｄ制御装 置Ｕ６Ａ’によって行われ、データが存在する場合、デジタル信号プロセッサＵ ３’がＵ２’をアドレス指定した時に限り、データがＵ２’を出ることができる 。 デジタル信号プロセッサＵ３’がフラッシュ式Ａ／ＤコンバータＵ２’から のデータを同時に読み出し、データを処理し、分析し、データバス１を介して制 御用ＣＰＵＵ７’へ、デコードしたデータを送る。デコードされ分析されたデー タは、８ビットフラッシュ式Ａ／Ｄコンバータの読み出しの間に制御用ＣＰＵＵ ７’へ送られる。 デジタル信号プロセッサＵ３’はテキサスインスツルメント社により製造さ れているもので、第３世代のＴＭＳ３２０ＸＸシリーズのプロセッサのうちの１ つとすることができる。テキサスインスツルメント社は現在、バッテリー動作の 受信回路に利用できる第１世代の低電圧低電流プロセッサを製造している。 デジタル信号プロセッサＵ３’は２ＫのランダムアクセスメモリＵ４および ４ＫのＥＥＲＯＭメモリＵ５’に接続されている。デジタル信号プロセッサＵ３ ’によるＲＡＭメモリとの間での、更に記憶されたプログラムを含むＥＲＯＭメ モ リからのデータの読み出しを可能とするように、第２データバス２が利用されて いる。デジタル信号プロセッサＵ３’はカスタムゲートアレイＵ６Ｂ’のアドレ ス制御Ｕ６’部分により、ＲＡＭメモリＵ４’との間での読み出しおよび書き込 み、更にＥＥＲＯＭＵ５’からの読み出しの選択を制御する。 デジタル信号プロセッサＵ３’は、入進第１および第２パラレル情報ストリ ームへの受信回路の同期化および上述のようにパルス幅変調されたデジタルパラ レル情報ストリームまたはマルチ位相変調されたパラレルアナログ情報ストリー ムをデコードするための波形分析を行う役割を果たしている。受信した２進デー タストリームのデコードの完了時に、デジタル信号プロセッサＵ３’はデータバ ス１を介して制御ＣＰＵＵ７’へデコードされたデータを送る。 ２ＫのＲＡＭメモリＵ４’は、デジタル信号プロセッサＵ３’のためのスク ラッチパッドメモリとして働く。中間的な計算および再構成された受信データは 、このＲＡＭメモリＵ４’に一時的に記憶されバッファ化される。２ＫのＲＡＭ メモリのＤＳＰが時々必要とする中間的計算および命令を一時的に記憶する。こ の２ＫのＲＡＭメモリはデジタル信号プロセッサＵ３’との間で通信するのに利 用されるデータバス２を有する。これにより、デジタル信号プロセッサＵ３’は ２ＫのＲＡＭメモリに同時にアクセスし、これを記憶すると共に、データバス１ を使って８ビットのフラッシュ式Ａ／Ｄコンバータから情報を受けたり、制御用 ＣＰＵＵ７’へ情報を送ることが可能となっている。この構造は、一般に改良型 ハーバードアーキテクチャと称されているものであり、このアーキテクチャでは 、デジタル信号プロセッサＵ３’は２つの別個のデータバス上で同時に通信可能 となっている。 ＥＥＲＯＭメモリＵ５’はデジタル信号プロセッサＵ３’のための記憶プロ グラムを含む。このメモリはデジタル信号プロセッサＵ３’がアナログのマルチ 位相およびパルス幅変調デジタルサブキャリア波形の双方をデコードできるよう にする常駐ソフトウェアを含む。このＥＥＲＯＭメモリは受信回路の同期化、受 信した波形データの分析、受信したデータの記憶および制御プロセッサＵ７’へ の転送および受信機がデータストリームに同期化したときの受信データのバンド 幅制御を可能にするデジタル信号プロセッササポート用ソフトウェアも含む。 Ｕ６’は、マルチ位相およびパルス幅変調デコーダに対して多数のエンコー ドおよびデコード機能を行うカスタムゲートアレイである。Ｕ６Ａ’はデジタル 信号プロセッサＵ３’と８ビットのフラッシュ式Ａ／ＤコンバータＵ２’の間の アドレスおよび制御のインターフェーシングを行う。このＵ６Ａ’は７４ＨＣ１ ３８に類似するアクティブローアドレスイネーブルＩＣに機能的に等価であり、 Ａ／ＤコンバータがＤＳＰにより読み出されるべきデータを有していることを検 出できる７４ＨＣ２５１入力マルチプレクサと機能的に等価的でもある。Ｕ６Ｂ ’は２ＫＲＡＭメモリＵ４’および４ＫＥＥＲＯＭメモリＵ５’のアドレス制御 を行う。これらメモリとの間のデータのアクセスは、Ｕ６Ｂを介し、デジタル信 号プロセッサＵ３’により制御される。このＵ６Ｂ’は２ＫＲＡＭメモリＵ４’ との間で読み出し／書き込み制御を行うための付加的なゲート動作電子回路を有 する７４ＨＣ１３８の３−８デコーダと機能的に等価的である。Ｕ６Ｃ’はカス タムゲートアレイの受信回路制御部分である。これはデータバス１を介し、制御 プロセッサＵ７’からのインターフェースを行い、Ｕ６Ｆ’から制御信号を発生 する。この受信回路制御ＩＣは、受信パワーに関し７４ＨＣ２５９のような制御 ラッチのような機能的に等価な制御ラッチを含む。Ｕ６Ｃ’はＰＬＬ制御回路に データをシリアル送信するための３ステートバッファ（ＨＣ２４４の一部）の機 能的な等価性を与えている。Ｕ６Ｃ’は受信回路キャリア検出およびＰＬＬシン セサイザロック条件を検出するための７４ＨＣ２５６の機能的な等価性を与えて いる。更にＵ６Ｃ’はマルチ周波数受信回路を利用する際、アンテナチューニン グプロセッサにシリアルデータストリームを与えるための７４ＨＣ２４４（単一 部分）の機能的な等価性も与えている。Ｕ６Ｄ’は制御用ＣＰＵＵ７’、デジタ ル信号プロセッサＵ３’および８ビットのフラッシュ式Ａ／ＤコンバータＵ２’ に対し必要なくロックを与えている。発振器部分はクリスタルに並列に接続され 、発振器の必要な反転およびバッファリングを行う２つの７４ＣＯ４の機能的な 等価性を含む。Ｕ６Ｄ’のバランスはＡ／ＤコンバータＵ２’が必要とするより 低い８ＭＨｚおよび制御ＣＰＵＵ７’によって必要とされる４ＭＨｚにクロック 周波数を分周器である。この２５ＭＨｚのクロック周波数はバッファ化され、直 接デジタル信号プロセッサＵ３’へ送られる。カスタムゲートアレイのＵ６Ｅ’ 部分は、マルチ位相およびＰＷＭデコーダ回路の外部シリアルポートおよび制御 プロセッサＵ７’データバスに対し必要なＩ／Ｏポートのバッファリングを行う 。ＲＳ−２３２コンフィギュレーションで作動するシリアルポートが上記のよう に外部デバイスとの間でデータを送受信できるよう、３ステート入出力バッファ およびレベル変換器が設けられている。Ｉ／Ｏポートバッファは、ＤＳＲおよび ＲＴＳデータ信号（ＨＣ２５９）をエンコードする７４ＨＣ２４５の双方向３ス テートバッファおよび制御ラッチ、更に周辺デバイスからのＣＴＳおよびＤＳＲ 受信信号をデコードする７４ＨＣ２５１の８からＩＭＵＸに機能的に等価的なも のである。バッファリングおよびレベル変換は、７４１８８または７４１８９の ＲＳ−２３２からＴＴＬレベルのコンバータに機能的に等価的な回路により達成 される。 カスタムゲートアレイのＵ６Ｆ’部分は６４ＫＲＡＭＵ８’、８ＫＲＯＭＵ ９’、Ｉ／ＯポートバッファおよびラッチＵ６Ｅ’、Ｕ６Ｃ’の受信回路制御部 分および液晶ディスプレイＵ１０’を制御プロセッサＵ７’がアドレス選択でき るようにするアドレス制御デコーダに機能的に等価的なものである。更にこの部 分は、７４ＨＣ１３８３−８デコーダに機能的に等価的な回路である。 制御プロセッサＵ７’は受信回路のデコーダの制御機能のすべてに責任を負 っている。このプロセッサは受信回路の電子回路、デジタル信号プロセッサの電 子回路、およびシリアルＩ／Ｏポートの電子回路へのパワーのオンオフを含む受 信回路制御機能のすべてを制御している。このプロセッサはまた、受信した第１ および第２パラレルメッセージストリームのデコーディング、およびデジタル信 号プロセッサＵ３’から得られた受信メッセージ内に誤りがあった時の必要なメ ッセージ再組み立ても行う。更にこのプロセッサは、デジタル信号プロセッサＵ ３’から受信した前方の第１パラレル情報ストリームと後方の第２パラレル情報 ストリームの分離も行い、これらをストリームを記憶し、前方の第１または後方 の第２パラレルデータストリーム内のいずれかに誤りが生じた時の誤り訂正の責 任も負う。受信されたメッセージは６４ＫＲＡＭメモリＵ８’内の制御プロセッ サＵ７’により記憶され、外部で使用するためシリアルポートに送られる。この 制御プロセッサＵ７’はユーザーによるディスプレイおよび読み出しのため、６ ４ＫＲＡＭメモリＵ８’から常駐液晶ディスプレイＵ１０への記憶メッセージの 送り出しにも責任がある。制御プロセッサＵ７’は、ユーザーが開始したプッシ ュボタンのリクエストおよび／または必要なシリアルポートによって開始された データリクエストにも応答する。 ６４ＫランダムアクセスメモリＵ８’はメッセージ記憶および保留のため、 制御プロセッサＵ７’によって利用される。このメモリの一部は作動バッファメ モリとして更にオペレーティングプログラムのための制御変数の記憶装置として 利用される。この６４ＫＲＡＭはＵ６Ｆ’、すなわちアドレス制御レジスタによ りイネーブルされる。８ビットのデータバス１を介し、６４ＫＲＡＭの間でデー タが転送される。 ８Ｋの読み出し専用メモリＵ９’は、受信回路のための常駐ソフトウェアを 記憶している。このメモリは制御用プロセッサＵ７’が受信回路を作動させるこ とができるオペレーティングソフトウェアおよびサブルーチンのすべてを含む。 オペレーティングソフトウェアにはメッセージデコーディングルーチン、誤り訂 正ルーチン、メッセージ置換ルーチンが含まれる。このオペレーティングソフト ウェアは制御用プロセッサＵ７’がＵ６Ｃ’を介し受信回路の種々の部分を制御 するための制御およびタイミング電子回路も含む。受信した記憶メッセージを転 送するためのサービスルーチンは８ＫＲＯＭにも含まれ、このサービスルーチン は制御用プロセッサＵ７’を介し、液晶ディスプレイＵ１０に転送し、消去し、 または外部で使用するためシリアルポートＵ６Ｅ’へ転送できる。次に、図２９ Ａおよび２９Ｂを参照して、８ＫＲＯＭに含まれる受信回路のデコーディング／ 制御プロセスのブロック図について説明する。制御用フローチャートは、デコー ドが受信回路をターンオンし、キャリアおよびデータの存在に対しチャンネルを サンプリングし、ＩＤコードおよびメッセージに対応する受信機または送受信機 の受信回路をルックアップできるようにするのに使用される一般的サービスルー チンを示す。 受信回路はシングルラインのドットマトリックスの液晶ディスプレイを使用 している。受信回路がＩ／ＯポートバッファＵ６Ｅ’を介し、ボタンが押された ことを検出すると、次に制御用プロセッサＵ７’はこれに応答し、ディスプレイ のためメッセージを液晶ディスプレイへ送る。これとは異なり、より多量のテキ ストを同時にディスプレイできるようにするため、マルチラインの液晶ディスプ レイを使用することもできる。 図１２に示されるように双位相直交変調により変調されたアナログサブキャ リアの積分について説明する。図２４Ａは、受信機、送受信機内の、またはベー ス局に関連した受信電子回路内のディスクリミネータから受信された双位相直交 変調サブキャリアを示す。図示するデータは４５°および１３５°の位相でエン コードされているが、図解のため２２５°および３１５°の位相が省略されてい る。Ｙ軸に沿うより低い振幅の電圧Ｖは４５°における２進の「０」のエンコー ドを示し、高いほうの振幅の電圧は１３５°における２進の「１」のエンコード を示す。 デジタル信号プロセッサＵ３’は入進データに同期化されており、これによ りプロセッサは変調を行った正しい位相のまわりのウィンドー内を積分できる。 電圧のサンプリングは一般に３５°で始まり、５５°で終了する。２０°のウィ ンドーではデジタル信号プロセッサＵ３’は積分された何百ものサンプルを計算 する。 図２４Ｂは８の積分値を有する１１個のサンプルしか取り込まない場合の図 ２４Ａにおける４５°での波形の積分を計算する簡略化した例を示す。一旦積分 値が得られると、デジタル信号プロセッサＵ３’は０の値を０〜１６までの数値 積分レンジ内に入れることができる、あらかじめ記録されたテーブルを見る。図 ２４Ａでは１３５°の位相で得られるデータの数値は１６よりも大となり得る。 従って、同じ積分プロセスおよび１３０°を中心とする２０°のウィンドー内の あらかじめ記憶された値のレンジは、１３５°の位相で１の値を生じる。 積分プロセスの各ステップで得られる実際の値は、図２４Ａおよび２４Ｂの 上記の例よりもかなり大きくなる。積分プロセスの各ステップで得られる実際の 値は、主に受信回路によって決定される多くの変数に応じて決まる。作動電圧、 アナログ−デジタルサンプリング速度、デジタルシンゴウプロセッサＵ３’のク ロック速度はすべて、この積分プロセスで得られる実際の数値に影響する。しか しながら、波形は、送信される本発明を利用したすべての移動データ製品に対し てほぼ同じとなる。異なる受信データ波形の各々は異なる２進値およびルックア ップテーブル内で異なる２進レンジを有する。 図１２に示されているような４ビット（数値幅は１〜１６の間で変わる）で 各半分がパルス幅変調された矩形波サブキャリアの積分について、図２５を参照 して次のように説明する。この簡略した例ではデジタル信号プロセッサＵ３’は 、検出したサブキャリアの１０個のサンプルを取り込むが、実際には何百ものサ ンプルを取り込む。波形を示す先に記憶されたサンプル値をデジタル信号プロセ ッサＵ３’により処理し、波形の下の面積を積分する。実際にはこのサンプル数 はＡ／Ｄコンバータのサンプリング速度およびデジタル信号プロセッサＵ３’の クロック速度に応じて決まる。本例では、Ｘ軸には固定された数値が割り当てら れており、Ｙ軸には波形の受信電圧Ｖを示す値が割り当てられている。デジタル 信 号プロセッサＵ３’はこれら値を利用し、サンプルごとに数値の合計を計算する 。各サンプルのこれら数値は次に合計され、パルス幅変調された波形の下のサン プルのすべてを合計する。この数字は、実際の場合よりもかなり大きくなる。次 にデジタル信号プロセッサＵ３’はあらかじめ記憶されたプログラムを利用し、 図２８を参照して後に詳述するように、ルックアップテーブル内に記憶された合 計値のレンジをルックアップする。無線環境内で常に存在する信号ひずみのため 、ルックアップテーブルは一定の境界、すなわち１６個の可能な２進数の組み合 わせの各々に関連する数値範囲を含む。図２５は９０の値に対し０、１、０、１ の４ビットの組み合わせが得られることを意味している。８５〜９５の数値レン ジ内にある合計は上記４ビットの組み合わせによるパラレル情報ストリームのそ の後の信号処理によって提供されたものである。 マルチ位相変調に関連する上記の例と同じように、デジタル変調を利用する 製品は受信回路の構造に応じてあらかじめ記憶されたレンジを有する。極めて低 い受信電圧を合計する場合、より小さい合計値のレンジが得られる。 図２６Ａおよび２６Ｂは、図２５を参照して上で説明したような半サイクル の積分の計算に誤りを生じさせるノイズの影響を除くためのパルス幅変調された 矩形波のサイクルの半分のサンプル処理を示す。図２６Ａはノイズの過渡現象を 含む波形の前端を示す。この負となる過渡部は、実際のパルス幅変調されたデー タの一部ではなくデジタル信号プロセッサＵ３’による波形の積分の誤りを生じ させるものである。サンプル信号処理はノイズおよびその他の人工干渉により生 じる過渡現象を除くよう、パルス幅変調された波形の再構成を補助するのに利用 される。各々の選択された部分の計算された積分値を含むレンジを各々が示す一 連の数値となるように第１および第２パラレル情報ストリームを変換するようデ ジタル信号プロセッサＵ３’がパルス幅変調された波形をデコードする間、一時 的ＲＡＭメモリ、例えばＵ４’内にサンプル数値が記憶される。図２６Ａに示す ように、サンプルの各々はＡ／Ｄコンバータまたはデジタル信号プロセッサに関 連するコンパレータにより数値に変換される。デジタル信号プロセッサに連動す るＲＯＭは、サブキャリアの積分内に含まれるべきサブキャリアのサイクルの一 部の期間にわたって有効サンプル値を示す数値レンジのテーブルを記憶する。図 示するように、この数値レンジはサブキャリアサイクルの半分が高レベルまたは 低レベルとなる時に生じる信号レベルを示す特別な受信回路構造に対して生じる 予想されたレンジに基づくものである。例えば図示された過渡現象はパルス幅変 調されたキャリアが高レベルにある時の有効サンプルを示すサンプル値の数値レ ンジ外にある。サンプル値と有効サンプル値のあるレンジとを比較することによ り、上記のようにＡ／Ｄの電圧の標示が急激に変化すると、デジタル信号プロセ ッサＵ３’のトリガーが引かれ、一連の計算を実行する。積分値を計算するのに 必要なサンプル値がＲＡＭバッファ領域内に記憶されているため、過渡現象の直 前および直後の１つ以上のサンプル値を使って信号処理を行い、置換用サンプル 値を得ている。この置換情報は、交換するサンプル値に隣接するサンプル値に応 じて決まる。実際のサンプル値がどの値であったかをより正確に示すサンプル値 によりノイズを置換するためのある種の可能な信号処理では、直前およびでよく ごのサンプル値に加え、平均化すべきサンプル数で割り、置換用サンプル値の平 均値を得て、ノイズ過渡現象によって生じた誤りのあるサンプルを満たしている 。この結果生じる波形がパルス波形変調された波形をより正確に示すようにする 小さなステップとして、この信号処理によって生じた波形が図２６によって示さ れている。この例において、Ａ／Ｄコンバータからの先のサンプル値が１ボルト であり、次の標示値が１.１ボルトである場合、置換用サンプルの値は１.０５ボ ルトとなる。これはサンプル期間において０値を有する、実際に受信されたパル ス幅変調波形よりもより正確である。 図２７Ａおよび２７Ｂは、図７Ａおよび１２に示されたように、双位相直交 変調を使用した時のデータ波形の再構成を示す。この例では、４５°の位相が処 理され、２進情報によって変調されており、信号レベルにノイズが載っている。 データ信号レベルにノイズが載ったパルス幅変調波形の処理を参照して上で説明 したように、デジタル信号プロセッサＵ３’は一時的ＲＡＭバッファにサンプル 値を記憶する。図２６Ｂに示すように、サンプルの各々はＡ／Ｄコンバータまた はデジタル信号プロセッサに関連するコンパレータにより数値に変換される。デ ジタル信号プロセッサに関連するＲＯＭは、数値レンジのテーブルを記憶し、こ れら数値レンジの各々はサブキャリアの積分内に含めるべきサブキャリアのサイ クルの一部の期間にわたる有効なサンプル値を示している。図示するように、こ れら数値レンジはサブキャリアの変調位相のまわりで生じる信号レベルを示す特 別な受信回路構造に対して生じる予想レンジに基づくものである。例えば図示さ れた過渡現象は、４５°を中心とする２０°のウィンドー内の図１２に示される ように、サブキャリアを１または０で変調した時の有効サンプルを示すサンプル 値の数値レンジの外になる。一連の電圧標示が有効位相データとして一般的な上 昇率、すなわち傾きに一致しないと、信号処理がトリガーされ、データの訂正が 試みられる。先のＡ／Ｄコンバータの電圧表示およびその後のＡ／Ｄコンバータ の電圧表示が加えられ、表示値の数で割られ、ノイズを示すサンプル値に対しノ イズがない時に一般に生じるより正確なサンプル値に置き換えられる。図２７Ｂ から理解できるように、変更された信号波形は実際の送信されたデータに、より 近く、かつより正確に類似する。デジタル信号プロセッサＵ３’が４５°の位相 サンプルに含まれる位相情報が２進の１であるか０であるかを判断するための積 分プロセスを開始する時、積分（従って判別）の精度はかなり正確となる。図２ ４Ａは、双位相モードの変調信号を送信する時にデータが類似して見えるものを 示している。図２Ａでは４５°の位相時のデータの２進値は２進の０であり、１ ３５°の位相時のデータの２進値は２進の１である。受信機、送受信機またはベ ース局内の受信電子回路が極端なノイズの多い環境内にあるとき、上記サンプル 信号処理は受信したデータを大きくし、更に再構成すると共に、積分プロセス時 にノイズによって生じた誤り量を低減するように働く。 図２８は、複数のサイクル中のサブキャリアの１サイクルのうちの選択され た少なくとも一部の積分値を決定した後の、デジタル信号プロセッサＵ３’の作 動を示す。デジタル信号プロセッサＵ３’は、得た積分値を取り込み、あらかじ め記憶されたルックアップテーブル内でその結果得た２進値または等価値をルッ クアップする。図２８を参照すると、積分を完了するステップ１５１から判断ポ イント１５３へ進み、ここで変調信号がアナログ（マルチ位相）であるかまたは デジタル（パルス幅変調）であるのかどうかの判断を行う。判断ポイント１５３ における答えがｙｅｓであれば、処理はステップ１５５へ進み、ここでサブキャ リアの１サイクルのうちの半分のパルス幅変調信号の積分の処理をするためルッ クアップテーブルにアクセスされる。記憶されたレンジは各々大きさが１００で ある。処理はステップ１５７へ進み、ここで積分値が９００よりも小さいかどう かの判断がされる。判断ポイント１５７での値が９００よりも小さいことは、パ ルス幅変調された波形は比較プロセスを無効とするような固有の問題を有するこ とを意味している。判断ポイント１５７において答えがｙｅｓであれば、処理は ステップ１５９へ進み、ここでバッファＲＡＭに誤りコードが記憶される。処理 はステップ１５９から判断ポイント１６１へ進み、ここでグループ処理されてい る記憶された積分値のすべてが処理されたかどうか判断される。処理する値がよ り多ければプログラムはステップ１５５へループバックする。そうでない場合、 処理は完了する。判断ポイント１５７において積分値が９００より大であるとい う答えであれば、処理は判断ポイント１６３へ進み、ここで積分値が１１００よ りも小であるかの判断がされる。判断ポイント１６３において答えがｙｅｓであ れば、ステップ１６５においてバッファＲＡＭに４ビットの２進値００００を記 憶する。この値は第１および第２パラレル情報ストリームのうちの一方の情報ユ ニットの少なくとも一部を示している。処理は判断ポイント１６７へ進み、ここ で判断ポイント１６１に類似する判断を実施する。判断ポイント１６３において 答えがｎｏであれば、処理は判断ポイント１６９へ進み、ここで積分値が１２０ ０よりも小であるかどうかの判断がされる。判断ポイント１６９において答えが ｙｅｓであれば処理はステップ１７１へ進み、ここでバッファＲＡＭに０００１ の２進値が記憶される。次に処理は、判断ポイント１６７に類似するステップ１ ７３へ進む。「各２進値のための１つのテスト」と表示された破線は、００１０ と１１１０との間の２進値をバッファＲＡＭに記憶すべきかどうかを判断するた めの１００のステップで増加する一連の増加レンジに対する積分値のテストを示 している。判断ポイント１７５は、積分値が２６００よりも小さいかどうかを判 断する最終テストを示している。答えがｙｅｓであれば、処理はステップ１７７ へ進み、ここでバッファＲＡＭに４ビットの２進値１１１１を記憶する。次にス テップ１７から判断ポイント１６７および１７３に類似する判断ポイント１７９ へ進む。判断ポイント１７５において答えがｎｏであれば、処理はステップ１８ １へ進み、ここで１６個の２進の組み合わせの各々に対するあらかじめ記憶され た値（レンジ）によって予想された値よりも積分値が大であることを示す誤りコ ードをバッファＲＡＭに記憶する。この処理は、判断ポイント１６７、１７３お よび１７９に類似する判断ポイント１８３へ進む。 判断ポイント１５３での答えがｎｏであれば処理はステップ１８５へ進み、 ここでサブキャリアの変調された位相に対するステップ１５１で得られた積分値 の比較のため、２進値の１および０に対する値のレンジにアクセスがされる。双 位相（図７Ａおよび１２）のルックアップテーブルは、パルス幅変調テーブルと 異なり、サブキャリアに変調された位相の各々に対する、図２４Ａにある１およ び０の境界を示している。積分値は位相を１または０としてデコードするかどう かを制御する各位相に対し、境界の一方または他方の側にあるレンジ内に入る。 積分プロセスが完了すると、この処理は積分値と、実際の積分値が位置するのは 境界のいずれの側にあるのかを決めるレンジとを比較する。このプロセスにおい て、処理は判断ポイント１８７へ進み、ここで積分値が３５０よりも小であるか の判断がされる。答えがｙｅｓであればプログラムはステップ１８９へ進み、こ こでバッファＲＡＭ内の位相に対し２進の０が記憶される。処理はステップ１９ １に進む。より大きい値を処理すべきかどうかの判断がされると、ステップ１９ １へ進む。このステップは先に説明したステップ１６１、１６７、１７３、１７ ９および１８３に類似している。 ステップ１８７において答えがｎｏであれば、処理は判断ポイント１９３へ 進み、ここで積分値が７００よりも小さいかどうかの判断がされる。答えがｙｅ ｓであれば処理はステップ１９へ進み、ここでバッファＲＡＭに２進の１が記憶 される。処理プログラムはステップ１９５から判断ポイント１９７へ進み、ここ で上記判断１９１に類似する判断がされる。ステップ１９３で答えがｎｏであれ ばステップ１９９へ進み、ここで上記ステップ１５８および１８１に類似するバ ッファメモリに誤りコードが記憶される。次に、ステップ１９９から判断ポイン ト１９１および２０１に類似する判断ポイント２１０へ進む。 バッファＲＡＭの内容はサブキャリアにマルチ位相変調信号を変調した時の 個々のビットおよびサブキャリアにパルス幅変調信号を変調した時のビットグル ープを示す２進値の１グループを記憶する。バッファＲＡＭの内容は、第１およ び第２パラレル情報ストリーム内に含まれるべき情報および信号プロセッサＵ３ ’によってその後処理するための誤り訂正コードをエンコードする。プロセッサ Ｕ３’は第１および第２パラレル情報ストリーム内に組み込まれた誤り訂正コー ドを処理することにより、誤りが存在していることを検出し、フェードした情報 を図３２および３３を参照して後に詳述するように、図８の時間遅延インターバ ルだけフェードした情報より時間のずれたサブキャリアに変調された情報と交換 する。 先に述べたサンプル処理は、積分の計算に大きな誤りがもたらされる時、誤 りのあるデータをデコードし得る過渡現象を除くように働くが、特定の位相でサ ブキャリアに変調されたデータを積分する結果、誤りのある検出となる可能性も ある。無線受信電子回路における多くのディスクリミネータは、データを受信し ている時に一定の電圧の限界値を有する。受信機または送受信機における受信電 子回路が低電圧用に設計されている場合、回復されたデータは振幅が０と１ボル トの間の大きさとなる。しかしながら多くのタイプのディスクリミネーション（ 弁別）では、１ボルトレベルよりもノイズ信号の振幅を大きくし得る干渉（一般 に隣接チャンネルの干渉）の特別な組み合わせがある。これらのスパイクまたは ノイズは、予想される振幅よりも２倍または３倍も大きくなり得ることがあり、 真の受信したデータ信号を示していない。ディスクリミネータによって検出され るこのタイプの隣接チャンネルノイズは、検出された波形を大きくひずませるの に寄与しており、２進の０を２進の１に変化させたり、２進の１を予想されてい る２進の１よりも大きな値に変化させ得るので、マルチ位相データをデコードす る際は、この問題は大きくなる。上記のように、サンプル信号処理は達成できる データの解読量に一定の限界がある。かかるデータの解釈が有効と見なされない よう、ルックアップテーブル内に特定の高い境界および低い境界を入れなければ ならない。これがサブキャリアのマルチ位相および位相幅変調の双方を処理する 際に、上記のような一定の境界値を設けている理由である。このような境界と、 かかる境界の必要性は、特定製品の受信電子回路の構造によって決まる。従って 、判断ポイント１５９、１８１および１９９によって示される境界が受信電子回 路の特別なマルチ位相またはパルス幅変調用の受信電子回路で必要となったり必 要でなくなったりする。ステップ１５９、１８１および１９９は省略できる。受 信電子回路は専らマルチ位相またはパルス幅変調プロトコルのいずれかに基づく ものである場合、判断ポイント１５３は省略してもよく、特定のプロトコル用の 処理に必要な部分だけが受信電子回路に含まれる。 次に、図２９Ａおよび２９Ｂ、３０、３１および３２におけるフローチャー トおよび図３３の図には、マルチ位相またはパルス幅変調された第１および第２ パラレル情報ストリームをデコードする受信回路の動作が示されている。図は、 メッセージの再構成プロセスを明瞭にするためのものであり、フローチャートは 上記のように４ビットニブルの図２０の情報によるサブキャリアの各サイクルの 第１および第２部分のパルス幅変調に基づく。しかしながら、上記フローチャー トではＡＳＣＩＩキャラクタをデコードするための上記の８ビットのような他の 情報ユニットも使用できると解すべきである。更に、上記のように図１６〜２０ に示された各情報ユニットの分割では、異なる数のビット、例えば１６ビットワ ードを８ビットバイトに分割し、これらバイトは例えばパルス幅変調信号の１サ イクルの半分を変調する。これにより、図７Ｂおよび１３のパルス幅変調のスル ープットは２倍となる。 図２９Ａおよび２９Ｂは、図２３においてこれまで説明したような受信回路 の一般的な動作を示す。フローチャートは現在の受信機の設計で使用されている 周波数合成受信およびバッテリー節電技術を示す。ポイント２００はパワーオン 初期化ルーチンを示す。ユーザーがポイント２０２において受信回路へのパワー を最初にオンすると、常駐制御プロセッサＵ７’は初期化プロセスおよび自動テ スト診断をスタートし、受信回路が完全に機能するように保証する。これら診断 は、フェーズロックループ（図示せず）へのターンオンおよび周波数のプリプロ グラミングおよびポイント２０４での位相ロックループがテスト周波数またはあ らかじめプログラムした運用周波数へロックオンできるかどうかの検証、および バッテリー電圧の測定を含む。初期化ルーチンは受信機または送受信機のあらか じめプログラムされたＩＤの検証およびユーザーが観察できるようテストメッセ ージをスクロールさせることにより液晶ディスプレイを視覚的にテストすること も含む。 パワーオンの初期化が完了すると、受信回路は無線チャンネルのそのサンプ リングルーチンを初期化する。制御プロセッサＵ７’はまず、受信回路の電源を オンにし、位相ロックループに運用チャンネル周波数データをロードする。次に 制御用プロセッサＵ７’は、サンプルチャンネル上にキャリアがあるかどうかを 判断する前に、ＰＬＬ回路からのチャンネルロック検証を待つ。ポイント２０６ でロック状態が検出されると、制御用プロセッサＵ７’は次に判断ポイント２０ ８でキャリアが存在しているかどうかテストする。受信無線チャンネルにキャリ アがなければ、制御用プロセッサＵ７’は受信プロセスを続ける必要はなく、次 にポイント２１０で受信回路のパワーを切る。処理は次に、２１２、２１４、２ ０２、２０４、２０６、２０８および２１０を含むループに止まる。このループ では、ポイント２１２および２１４で４３０ミリ秒のタイマーを１ミリ秒ごとに インクリメントしている。この時間中、制御用プロセッサＵ７’は外部のキーの 押し込みまたはシリアルポートの作動も探している。ユーザーが（例えばメッセ ージの読み出しまたはディスプレイをするため）判断ポイント２１６でキーの押 し込みファンクションを開始すると、制御用プロセッサＵ７’はメッセージをデ ィスプレイするためのそれぞれのサービスルーチンを実行する。外部周辺デバイ ス、例えばラップトップＰＣ１１８がシリアルポート１２０を介し、ある種の作 動が望まれていることを表示すると、制御用プロセッサＵ７’は再びユーザーサ ービスルーチンに入り、リクエストにサービスを行う。 ４３０ミリ秒のタイムアウトが完了すると、制御用プロセッサＵ７’はポイ ント２０２で受信回路のパワーをオンにし、ポイント２０４でＰＬＬに周波数デ ータをロードする。このチャンネルのサンプリングは無線受信機または送受信機 のバッテリーを節電している。 キャリアが検出されると、制御用プロセッサＵ７’はポイント２１８でデジ タル信号プロセッサＵ３’およびフラッシュ式Ａ／Ｄコンバータへのパワーをオ ンにする。制御用プロセッサＵ３’によりポイント２２０で初期化シーケンスが 開始され、デジタル信号プロセッサＵ３’はポイント２２０でマルチ位相または パルス幅変調プレアンブル情報が存在しているかどうかサーチする。プレアンブ ルがなければ制御用プロセッサＵ７’は受信回路およびデジタル信号プロセッサ のパワーをオフにし、４３０ミリ秒のタイマーシーケンスが再び開始される。デ ジタル信号プロセッサＵ３’のサンプル時間中に判断ポイント２２２にてプレア ンブルが存在している場合、デジタル信号プロセッサは判断ポイント２２６でプ レアンブルの位置を探す。プレアンブルが受信機または送受信機のあらかじめプ ログラムしたプレアンブル／ＩＤと一致していなければ、制御用ＣＰＵはポイン ト２２４にて規則的にシーケンスをオフにする。 判断ポイント２２６でプレアンブルの一致が見つからなければ、制御用プロ セッサＵ７’はブロック２２８にて受信回路のバンド幅を狭くするコマンドを開 始する。デジタル信号プロセッサＵ３’によるプレアンブルの初期のサンプリン グ中にバンド幅は高速の初期化時間を可能にするよう、記録されている。バンド 幅がより広くなるようにプログラムされていることにより、プレアンブルデータ に対するデジタル信号プロセッサＵ３’の同期化時間は短くなるように働く。判 断ポイント２２６でデジタル信号プロセッサＵ３’がプレアンブルに同期化して いると、バンド幅はポイント２２８で狭くされ、ノイズの干渉の潜在性を減少し 、受信した情報の完全性を高めている。次のコマンドは点２３０に表示されてい るように、時間オフセットデータ情報を含むシリアルストリームをデジタル信号 プロセッサＵ３’がデコードするためのものである。このコマンドの次に、受信 機または送受信機へ送られるＩＤコードのバランスが続く。制御用ＣＰＵＵ７’ が判断ポイント２３２でＩＤが一致していることを受信しない場合、このＣＰＵ は異なるＩＤコードの受信機または送受信機へ１つ以上のメッセージが送られて いることを示す判断ポイント２３４で送られているメッセージがバッジコマンド を含むかどうかをチェックする。判断ポイント２３４でバッジコマンドが受信さ れると、制御用ＣＰＵＵ７’はメッセージストリームをモニタし続け、ＩＤコー ドの一致を探す。 ＩＤが一致せず、バッジコマンドが受信されないと、制御用ＣＰＵＵ７’は ポイント２２４にてパワーダウンプロセスを開始し、チャンネルサンプリングシ ーケンスを続ける。 ＩＤが一致せず、バッジコマンドが受信された場合、プレアンブルグループ 内でもうメッセージを受信すべきでないことを示す判断ポイント２３６または無 線チャンネルからキャリアがなくなったことを示す判断ポイント２３８でメッセ ージのファイル終了コマンドが存在しているかどうかを判断する第３のテストを 実行する。判断ポイント２３８で答えがｎｏであれば、制御用ＣＰＵＵ７’はポ イント２２４で規則的にパワーダウンするプロセスを再び開始する。 ＩＤが受信機または送受信機のＩＤと一致すれば、制御用プロセッサＵ７’ はポイント２４０でコマンドのデコードおよびその記憶を開始する。ブロック２ ４２にて第１および第２パラレル情報ストリームをデコードし記憶する。制御用 プロセッサＵ７’は判断ポイント２４４におけるファイル終了コマンドを連続し てモニタする。判断ポイント２４４にてファイル終了コマンドが受信されている と、制御用プロセッサＵ７’はファイル終了コマンドによって表示された警告シ ーケンスを開始する。この警告は視覚的な呼び出し、音響的な呼び出しまたは機 械的な呼び出し（例えばブロック２４６で示されるようなバイブレータ）でよい 。この呼び出しシーケンスが完了すると、制御用プロセッサＵ７’は再びポイン ト２２４の規則的なパワーダウンプロセスに再び入り、チャンネルサンプリング と受信機または送受信機のプッシュボタンまたはシリアルポートをスキャニング し、これらの作動を探す。 ファイル終了コマンドが受信されない場合、制御用プロセッサＵ７は判断ポ イント２４８においてキャリアが存在しないかどうかの判断をするチェックを行 う。キャリアが存在しない場合、フェードした情報が生じ、ファイル終了の最終 コマンドが受信されず、ポイント２２４で規則的にパワーダウンするプロセスを 開始したことが、制御用プロセッサＵ７’へ示される。ファイル終了コマンドが 受信されず、無線キャリアも存在しない場合、メッセージ資料のデコーディング および記憶が続けられる。 図３０は、デジタル信号プロセッサＵ３’のソフトウェアの一部を示し、こ のソフトウェア部分は受信回路のディスクリミネータからのデータをデコードす ること、およびデータを前方の第１および後方の第２パラレル情報ストリームの ニブルまたはＡＳＣＩＩキャラクタへ変換するよう、誤り訂正コード、例えば３ ２／１４ＢＣＨ誤り訂正コードをデコードする役割を果たす。デジタル信号プロ セッサＵ３’は誤り訂正の役割を果たす。実際のメッセージ再構成および訂正は 制御用ＣＰＵＵ７’およびそれに関連する常駐ソフトウェアによって行われる。 図３０のフローチャートは、受信回路からデータを受信しており、デジタル 信号プロセッサＵ３’が受信したデータストリームをデコードするプロセスに入 っているシーケンスを示す。デジタル信号プロセッサＵ３’は、まずブロック３ ００において、３２／１４ＢＣＨフォーマットまたは他の誤り訂正から成る各フ レームからの誤り訂正ビットストリームをデコードし、これを続け、デコードし たビットストリームをＲＡＭバッファ領域へ移動させる。判断ポイント３０２で は、受信回路によりシリアルデータストリームを受信し続けるかどうかを判断す る。判断ポイント３０２にて答えがｙｅｓであれば、判断ポイント３０４にてＲ ＡＭバッファが１／２だけ満杯になっているかどうか判断される。ＲＡＭバッフ ァが１／２のフルポイントに達していると、デジタル信号プロセッサＵ３’はポ イント３０６にて誤りデコードプロセスを開始し、ポイント３１２によって識別 されるＵ４’ＲＡＭバッファの別のエリアに誤り訂正されたデータを記憶する。 更に、受信したデータに誤りがない場合、ポイント３１２に示されるように 、バッファＵ４’にキャラクタを直接記憶し、それぞれのＲＡＭバッファ領域が １／２だけフル状態となるまでこれを続ける。 デジタル信号プロセッサＵ３’は次に、デコードした情報を制御用プロセッ サにデータ転送することを開始するよう、制御用プロセッサＵ７’にフラグ命令 する。 一般に２つ以上の情報ユニットを含むフレーム内の受信データに対し、３２ ／１４ＢＣＨまたは他の誤り訂正ルーチンを処理することにより、判断ポイント ３０８で２ビットの誤りを越える大きな誤りが検出された場合、デジタル信号プ ロセッサＵ３’はポイント３１０にてバッファＵ４’にキャラクタの代わりに誤 りマーカーを記憶する。デジタル信号プロセッサＵ３’は、まずこのメッセージ のデコードおよび誤り訂正プロセスを続け、ポイント３１２にてＵ４’のＲＡＭ バッファの一部に誤りのない、または訂正された情報を記憶し、バッファリング し、次に、ポイント３１４にて更に処理すべきデータが存在しているかどうかを チェックする。判断ポイント３１４にて答えがｙｅｓであれば、判断ポイント３ １５へ進み、別のバッファ領域Ｕ４’が１／２だけフル状態になっているかどう か判断される。答えがｙｅｓであればポイント３１６へ進む。答えがｎｏであれ ばポイント３０６で誤り訂正シーケンスを続ける。答えが判断ポイント３１４で ｎｏであればポイント３１６へ進む。ポイント３１６における呼び出しの後に判 断ポイント３１８で制御用プロセッサＵ７’がデータの転送を求めたかどうか判 断される。ポイント３２０において、メッセージ全体が受信され、デコードされ 、誤り訂正され、制御用プロセッサＵ７’へ転送されるまでこのシーケンスが続 く。 図３１は、パラレルマルチ位相／パルス幅変調された誤りのないパラレル情 報ストリームを再組み立てする役割を果たす制御用プロセッサＵ７’の常駐ソフ トウェアの対応する部分を示す。図３１に示されたシーケンスの開始前に、制御 用プロセッサＵ７’はデジタル信号プロセッサＵ３’からＲＡＭバッファエリア Ｕ８’への情報の転送を完了している。次に、制御用プロセッサＵ７’は上記Ｒ ＡＭバッファからキャラクタを読み出し、前方の第１パラレル情報ストリームか らの４ビットニブルおよび後方の第２パラレル情報ストリームからの４ビットニ ブルを再構成するシフトプロセスを開始する。制御用プロセッサＵ７’は、まず 判断ポイント４００にてＲＡＭバッファ内にキャラクタが常駐しているかどうか 判断するチェックを行い、次にポイント４０２にてＲＡＭバッファ内の８ビット コードのシステムメモリ位置Ｄ０−Ｄ３にビットを記憶できるようにするマスキ ングプロセスを開始する。システムメモリビット位置Ｄ０−Ｄ３にある第１のキ ャラクタビットは、前方の第１パラレル情報ストリームのうちの８ビットキャラ クタを分割することにより形成された４ビットを示し、システムメモリビット位 置Ｄ４−Ｄ７は後方の第２パラレル情報ストリームのうちの８ビットキャラクタ を分割することにより形成された４ビットを示す。この分離は制御プロセッサＵ ７’および前方の第１および後方の第２パラレル情報ストリームを記憶するよう 、ＲＡＭＵ８内の２つの別個のバッファ領域を利用することにより行われる。 マスキング、分離およびポイント４０４におけるそれぞれのＲＡＭバッファ 領域へのキャラクタ１のビットの記憶が完了すると、制御用プロセッサＵ７’は 次のキャラクタをフェッチし、ポイント４０６−４１４において同一のプロセス を繰り返す。第２の８ビットキャラクタは前方の第１および後方の第２パラレル 情報ストリームの２つの４ビットニブルのバランスとなっている。ポイント４０ ６においてビットマスキングが行われ、ポイント４０８にてシフトが行われ、ポ イント４１０におけるＲＡＭバッファＵ８への記憶前にシステムメモリのビット 位置Ｄ０−Ｄ３における第２キャラクタビットは、システムメモリビット位置Ｄ ４−Ｄ７へ移動される。システムメモリビット位置Ｄ４−Ｄ７における第２キャ ラクタ部分はポイント４１２にてマスクされ、ポイント４１４において後方の第 ２メッセージのためにＲＡＭバッファ内に直接記憶される。 制御用プロセッサＵ７’は次に、判断ポイント４１６においてキャラクタが ＳＹＮＣマーカーであるかどうかのチェックをする。ＳＹＮＣマーカーであれば 、すなわち全て２進の１であれば、これをポイント４１８においてＲＡＭバッフ ァ領域に記憶する。キャラクタがＳＹＮＣマーカーでなければ、制御用プロセッ サＵ７’はキャラクタに対する誤り訂正コードを処理することにより、３２／１ ４ＢＣＨコードに対し訂正不能の誤り、すなわち３ビットの誤りであることが判 るかどうか判断することにより、判断ポイント４２０においてキャラクタが誤り であるか（フェードした情報）どうか判断するテストをする。 誤りマーカーが検出されると、この誤りマーカーはブロック４２２において ＲＡＭバッファＵ８にも記憶される。このように誤りマーカーが存在しているこ とは、キャラクタ全体がなくなったこと、または誤り訂正コードを利用してデジ タル信号プロセッサＵ３’がキャラクタを再構成できないことを示している。 デジタル信号プロセッサＵ３’により受信されたすべてのキャラクタが分離 され、正しい８ビットキャラクタに再構成されるまで、このプロセスが続く。こ のポイントにおいて、前方の第１および後方の第２パラレル情報ストリームが完 全となり、欠陥のないものとなる。このシーケンスの完了時に、制御用プロセッ サＵ７’はソフトウェアのメッセージ訂正部分に進む。 図３２は、メッセージ訂正プロセスを示しており、このプロセスでは、記憶 された第１パラレル情報ストリームから、記憶された第２パラレル情報ストリー ムへ時間遅延インターバルだけずらした転送時間、または記憶された第２パラレ ル時情報ストリームから記憶された第１パラレル情報ストリームへ、時間遅延イ ンターバルだけずらした転送時間だけ、誤りのあるキャラクタおよび／または喪 失したキャラクタ（フェードした情報）を置換している。図３１に示したような 、第１および第２パラレル情報ストリームは先にそれぞれ、ＲＡＭバッファ領域 ＡおよびＢに記憶されている。情報の分離および再構成プロセスが完了すると、 ＲＡＭバッファＡは８ビットキャラクタとして第１パラレル情報ストリームを含 み、ＲＡＭバッファＢは第２パラレル情報ストリームを含む。 制御用プロセッサＵ７’は次に、判断ポイント５００にて第１パラレル情報 ストリームを検査するプロセスを開始する。ポイント５０２にて、前方第１パラ レル情報ストリームからキャラクタがロードされ、判断ポイント５０４にてその キャラクタがマーカーまたは実際の情報キャラクタであるか判断するようテスト される。キャラクタであり、マーカーでなければ制御用プロセッサＵ７’はポイ ント５０６にてキャラクタカウンタをインクリメントし、判断ポイント５０８に て誤りマーカーの存在によりキャラクタが誤っている（フェードした情報）かど うかを判断するテストを行う。キャラクタがマーカーキャラクタでなく、誤りマ ーカーでもなければ、ポイント５１０にてＲＡＭバッファ領域Ｃにこのキャラク タが記憶される。マーカーキャラクタが検出されるまでこのプロセスが続く。判 断ポイント５０４にてマーカーキャラクタが検出されると、制御用プロセッサＵ ７’は判断ポイント５１０にてキャラクタカウンタが１０に等しいかどうか、こ のカウンタをチェックする。マーカーキャラクタは１０キャラクタごとに生じ、 これによりメッセージのうちの誤りのある部分、すなわち喪失部分（フェードし た情報）の同期化および再構成が可能となっている。判断ポイント５１２にてマ ーカーキャラクタが検出され、キャラクタカウンタが１０に等しい場合、メッセ ージは欠陥がないと見なされ、５１０にてＲＡＭバッファ領域Ｃに記憶される。 マーカーキャラクタが検出され、キャラクタカウンタが１０に等しくなければ、 制御用プロセッサＵ７’は１０キャラクタの前方パラレル情報ストリームの第１ ブロックに対応する１０キャラクタのブロックのための後方第２パラレル情報ス トリームのバッファＢをポイント５１４でサーチする。マーカーキャラクタが検 出され、キャラクタカウンタが１０よりも少ないと、１つ以上のキャラクタを喪 失させ得る異常が存在していることが明らかである。この場合、後方パラレル情 報ストリームバッファからの喪失データの再構成が必要である。喪失したキャラ クタはポイント５１６にて制御用プロセッサＵ７’により、後方パラレル情報ス トリームＢから訂正されたメッセージバッファＣへ転送される。ポイント５１８ において、１０キャラクタのブロック内において１つのキャラクタが誤りである ことが判れば、制御用プロセッサは誤り内のキャラクタに関し、後方第２パラレ ル情報ストリームバッファＢをサーチし、ポイント５２０で誤りのあるキャラク タを正しいキャラクタに置換する。このキャラクタは再びバッファ領域Ｃに記憶 される。 このプロセスは、判断ポイント５００においてすべてのキャラクタが検査さ れ、必要なように訂正され、訂正すべき別のメッセージデータがなくなるまで続 く。情報バッファが空になると、制御用プロセッサはポイント５２２にて特別な リクエストまたはサービスリクエストに関しコマンドキャラクタを検査する。こ のコマンドキャラクタはメッセージをポイント５２４において外部デバイスに転 送するか、または内部メモリに記憶するかを、受信回路に示すことができる。コ マンドキャラクタはメモリ内の優先メモリロケーションが必要な場合に、メッセ ージを特定のメッセージメモリロケーションに送るべきことを制御用プロセッサ Ｕ７’に表示できる。 制御用プロセッサＵ７’は次に、メッセージを表示された情報メモリバッフ ァＣに転送し、ポイント５２６においてファイル終了呼び出しシーケンスを開始 する。先に述べたようなこのファイル終了呼び出しシーケンスは、ユーザーに対 し視覚的、聴覚的または機械的な呼び出しとすることができる。この呼び出しシ ーケンスが完了すると、ＲＡＭバッファ領域ＡおよびＢに先に記憶されていた前 方の第１および後方の第２パラレル情報ストリームが、ポイント５２８にて消去 される。消去が完了すると、制御用プロセッサＵ７’は図２９Ａおよび２９Ｂに 示すような受信回路のデコード制御シーケンスに復帰する。 図３３は、再構成された誤りのないメッセージを発生するための、前方の第 １または後方の第２パラレル情報ストリーム内の、喪失した、または誤りのある 情報の再構成を示す。この例では、点線は、１０キャラクタと、その後のフルで １０個の８ビットキャラクタのブロックの番号を付ける番号付マーカーから成る 、進行中の情報を示す。図３３のキャラクタは図２０内の４ビットニブルと対照 的な、フルの８ビットキャラクタである。このことは、図３３のキャラクタが図 ２０内の２０個の４ビットニブルのブロックと対照的に１０個の８ビットキャラ クタから成るキャラクタブロックとなることを考慮したものである。図３３内の 「マーカー」は、図２０の２つのキャラクタマーカーの組み合わせを示している 。例では、マーカー２３は誤りのある情報を含み、６つのキャラクタ（キャラク タ２〜７）が誤っているので、後方の第２パラレル情報ストリームＲＡＭバッフ ァＵ８の領域Ｂ内の対応するマーカー２３内のデータから再構成する必要がある 。キャラクタ２〜７は、後方の第２パラレル情報ストリームバッファからコピ ーされ、ＲＡＭバッファ領域Ｃへ送られる。ＲＡＭバッファ領域Ｃは誤ったキャ ラクタが除かれ、ＲＡＭバッファＢからの正しいキャラクタで置換された完全な 再構成されたメッセージを含む。 この再構成プロセスは、時間遅延インターバルに等しい時間だけずらして、 時間を速めるか、遅くすることによって行うことができる。制御用プロセッサＵ ７’は後方の第２パラレルメッセージストリームの一部と組み合わされた前方の パラレルメッセージストリームの一部を取り込み、ＲＡＭバッファ領域Ｃに記憶 された完全なメッセージを再構成できる。この再構成プロセスが完了すると、制 御用プロセッサＵ７’は新しい情報を受信するため、前方のパラレル情報ストリ ームＲＡＭバッファ領域Ａおよび後方の第２パラレル情報ストリームＲＡＭバッ ファ領域Ｂをクリアする。この制御用プロセッサＵ７’は、領域Ｃ内に含まれて いる再構成されたメッセージをメッセージメモリに送るか、またはこのメッセー ジをメッセージと共に送られたコマンドが示す外部のシリアルポートへ転送する 。 図３４は、本発明に係わる双方向データ送信システムのコンフィギュレーシ ョンを示す。プロトコルエンコーダ／デコーダネットワーク交換機６０２は、図 １４に示すようなものでよく、この交換機は電話局６０４を介する公衆交換電話 ネットワークＰＳＴＮを介し、複数の異なるタイプの情報ソースとインターフェ ースする。異なるタイプの可能な情報ソースとしては、ＰＣ６０６、Ｅメールソ ース６０８およびデータサービス６１０がある。上記情報ソースは双方向データ 送信システムに入力できる情報の例にすぎない。プロトコルエンコーダ／デコー ダネットワーク交換機６０２は、複数のベース局６１２にも接続されており、こ れらベース局は変数を示す「ベース局」と表示された四角形の中の参照番号「１ 」−「Ｎ」によって表示されている。各ベース局６１２は、送信アンテナおよび 受信アンテナの双方として機能するアンテナ６１４を有する。ベース局６１２と 、複数の移動デバイス６１８との間でキャリア６１６にて双方向の無線通信信号 が一斉送信され、移動デバイスの各々は送受信アンテナ６２０を有する。双方向 デ ータ送信システムの移動デバイス６１８は、本発明を実施するに際し、限定する ことなく、移動データ送受信機Ａ、ポータブルＰＣ、パーソナルデジタルアシス タント（ＰＤＡ）でよく、このパーソナルデジタルアシスタントはハンドヘルド コンピュータ、無線ファックスおよび他の移動データ送受信機Ｂの形態をとり得 る。 本発明に係わる双方向データ送信システム６００は、移動データサービスを 行うに際し実行される３つの基本呼び出しシーケンスを有する。まず第１のシー ケンスは、地上対データ移動呼び出しであり、ここでは、有線電話ネットワーク ＰＳＴＮからネットワーク交換機６０２を介しベース局へ発呼が発信され、この ベース局で移動デバイス６１８へ一斉送信される。第２呼び出しシーケンスは、 移動デバイス６１８が有線電話ネットワークＰＳＴＮを発呼するシーケンスであ る。移動デバイス６１８は発呼を発信し、この発呼は有線一斉送信装置６１６を 介して送受信設備６１６へ送信され、この送受信設備６１６は有線ネットワーク に接続されている。第３の呼び出しシーケンスは、移動デバイス６２０が別の移 動デバイスを呼び出すシーケンスであり、このシーケンスは双方のユニットが移 動またはポータブルであり、発信移動デバイスからの発呼が有線の一斉送信装置 を介し、地上局の設備を通り、ネットワーク交換機６０２のプトロコルおよびエ ンコーダ／デコーダによって処理され、有線一斉放送装置を介して受け入れ側の 移動デバイスに中継されるという点で、セルラー移動局間の呼び出しと同じであ る。この呼び出しシーケンスの一例は、モービルＡからネットワーク交換機６０ ２のプトロコルエンコーダ／デコーダを介し、ベース局１へ送られ、このベース 局Ｎを通してモービルＢへ送られるシーケンスがある。これら呼び出しシーケン スの各々では、データデバイスＡおよびＢに関する説明は、デバイスのいずれか を移動デバイスとして述べた説明と同じであると解すべきである。 図３４を参照すると、任意の数のデバイスから地上対移動局間のデータメッ セージを発信できる。このデータメッセージは、メッセージを有線の宛て先に送 ること必要とするＰＣ６０６、Ｅメールシステム６０８またはデータサービス６ １０から発信できる。かかるデータサービスとしては、株式相場サービス、スポ ーツサービス、ニュースサービス、マップサービス、天気または交通情報サービ スおよびその他の多数の公共または非公共サービスがあり、これらサービスはデ ータを個人または多数の移動データ送受信機へ送ることが求められている。呼び 出しシーケンスは、まず上記データ発信デバイスのうちの１つから、図３４の左 側で開始する。この目的のため、図３４の右側に示された移動局Ａにメモを送る ため、Ｅメールサービス６０８から呼び出しが発信される。ＰＳＴＮを介し、電 話局６０４を介するＥメールサービス６０８は、移動局Ａの対応する電話番号を ダイアルすることによりネットワーク交換機６０２のプロトコルエンコーダ／デ コーダへの呼び出しをルート選択する。呼び出しを受信すると、ネットワーク交 換機６０２はモデムを電話回線に接続し、Ｅメールソース６０８からのＥメール メッセージを送信し、ネットワーク交換機６０２が受信できるようにする。この 点で、ネットワーク交換機６０２のプロトコルエンコーダ／デコーダは、上記の ように時間のずれた第１および第２パラレル情報ストリームを発生するように機 能し、情報ストリームの各々はＥメールソース６０８から発信された同一のメッ セージ内容のみならず、誤り訂正コードおよびフレーム識別情報を含むその他の プロトコル情報も搬送する。各パラレルストリームのプロトコル情報は、図８の プロトコル情報と同じように変えることができる。ネットワーク交換機６０２は 、移動局Ａのデータ送受信機に関する詳細な情報をルックアップする。この情報 は移動局Ａの識別番号、移動局が登録したサービスのタイプ、送信フォーマット および移動局Ａが現在位置している特定のベース局またはベース局のグループを 含む。この情報のルックアップが完了すると、ネットワーク交換機６０２のプロ トコルエンコーダ／デコーダ部分が適当なエンコードモジュールを選択し、情報 をエンコードし、この情報をリンクを介してベース局１へ中継する。図３４に示 されたリンクは多数の異なる通信メディアのうちのいずれかでよい。例えば、こ の リンクはマイクロウェーブ、専用回線、光ファイバーまたはその他の代表的な音 声グレードの回線とすることができる。ネットワーク交換機６０２により制御信 号がベース局１へ送られ、その送信機６１６をオンにし、上記のようにサブキャ リアで変調されたチャンネルキャリアの一斉送信を含むデータ送信プロセスを開 始する。移動局Ａはある種の受信確認、すなわち応答を発生し、相互データ通信 を行うこともできる。この相互データ通信はＰＣ６０６と移動局Ａとの間のオン ライン通信とすることができる。ファイルはＰＣ６０６から移動局Ａへ送信する ことができ、移動局Ａはこのデータを変更し、ベース局１、ネットワーク交換機 ６０２およびＰＳＴＮ内の電話局６０２を介して、発信側ＰＣ６０６へ送信デー タを戻すことにより、データに応答する。 第２のシーケンスは、データの移動局から地上局への呼び出しシーケンスで ある。図３４を参照すると、移動局Ａはデータメッセージを地上をベースとする ＰＣ６０６へ送る。地上局Ａのデータ送受信機はメッセージを入力し、送信シー ケンスを開始する。現在ネットワーク交換機６０２に登録されている移動局Ａは 、データメッセージを識別し、このデータメッセージをＲＦリンクを介し、ベー ス局１へ送信する。ベース局１は、データメッセージを受信し、移動局Ａがデー タを送信する呼び出しシーケンスを開始すると、メッセージをリアルタイムでネ ットワーク交換機６０２へ送る。ネットワーク交換機６０２は呼び出され、移動 局Ａの識別番号を受信する。ネットワーク交換機６０２は次に、移動局Ａに関す るデータをその加入者ファイル内でルックアップし、ベース局１のポートに接続 するプロトコルエンコーディングおよびデコーディング機器のタイプを決定する 。ネットワーク交換機６０２は移動局が加入しているサービスオプションのタイ プもルックアップする。図２３を参照して上で説明した受信回路の機能を奏する デコーダ内に常駐している受信回路により、移動局へのデータがデコードされる 場合、プロトコルエンコーダ／デコーダネットワーク交換機６０２は、移動局Ａ のデータからデータメッセージを受信する。このシーケンスにおいて、移動局Ａ は パソコン６０２を地上で呼び出すための対応する電話番号も送信している。ネッ トワーク交換機６０２は、ＰＳＴＮ内の電話局６０４を介し、宛て先のＰＣ６０ ６の電話番号をダイアルする。ＰＣ６０６が応答する時、データを宛て先のＰＣ ６０６へ送信できるよう、ＰＳＴＮリンクに対応するモデムが接続される。ＰＣ ６０６へのデータ送信が完了すると、ネットワーク交換機６０２はこの通話を終 了させる。この説明は基本的には、移動局Ａと地上をベースとするＰＣ６０６と の間の片方向データメッセージを説明したものである。データの交換を行い得る 別のやり方もある。この場合、呼び出し設定時に移動局ＡとＰＣ６０６との間で 双方向のデータ通信が行われる。これにより移動局ＡとＰＣ６０６との間でリア ルタイム、すなわち相互対話データ送信を行うことができる。このような例は、 移動局Ａがパソコン６０６からのデータを変更および／または検索するため、移 動局ＡのユーザーのオフィスのＰＣ６０６内の特定のファイルにアクセスすると きのケースである。移動局Ａは無線データサービスのために利用できる送信イン フラストラクチャのタイプに応じ、フルデュプレックスまたはシンプレックス移 動局のいずれでもよい。 第３のタイプの送信シーケンスは、データ移動局からデータ移動局への呼び 出しシーケンスである。図３４を参照すると、移動局Ａはベース局１への無線リ ンクを介し、ネットワーク交換機６０２のプロトコルエンコーダ／デコーダに識 別コードを送ることにより、ネットワーク交換機６０２を呼び出すことにより、 データメッセージを開始する。ネットワーク交換機６０２は移動局Ａの識別番号 を検査し、ネットワーク交換機６０２の必要なタイプのプロトコルエンコーダ／ デコーダをベース局１のポートに接続し、データメッセージを受信する。次に移 動局Ａは、移動局Ｂの識別番号（または電話番号）を入力し、データメッセージ の送信を開始する。ネットワーク交換機６０２は移動局Ｂの顧客ファイルを見て 移動局Ｂの送受信機が、どの無線チャンネルおよびどんなタイプのプロトコルデ コーダを有しているかを判断する。この場合、移動局Ｂはベース局Ｎに位置する 。 移動局Ａからのデータメッセージを受信すると、ネットワーク交換機６０２はメ ッセージをバッファファイル内に一時的に記憶し、移動局Ｂにコンタクトするた めの信号化プロセスを開始する。移動局Ｂの識別番号が送信され、メッセージを すぐに送信すべきことを移動局Ｂのデータに警告する。ネットワーク交換機６０ ２はベース局Ｎを介し必要なタイプのプロトコルエンコーダ／デコーダを接続し 、データメッセージを移動局Ｂへ送信する。この例は基本的には移動局Ａから移 動局Ｂへのデータメッセージの片方向送信である。この呼び出しシーケンスには 移動局Ａと移動局Ｂとの間の相互対話式データ通信のようなバリエーションがあ る。双方の移動ユニットは互いにリアルタイムの送信でデータを交換する。これ はある種の相互対話式ショートテキストメッセージ交換または他の情報の交換で ある。このようなコンフィギュレーションでは、双方のデータ移動ユニットはア クティブに送信し続けるか、またはエンコーダおよびデコーダとして働くネット ワーク交換機６０２を備えた対応するベース局上で双方が送信し、各ユニット間 でそれぞれのメッセージをバッファ化し、送ることになる。この移動通信シーケ ンスの別のバリエーションとして、無線リンクによる無線ファックス、ＰＤＡま たはポータブルＰＣへデータを移動局Ａが送信する場合がある。移動デバイス６ １８の各々から他のタイプの移動デバイスへ任意の数のデータ通信を交換できる 。以下、図３５を参照して本発明を実施する際に使用できるあるタイプの送受信 機について説明する。この送受信機は、図２１および２３を参照して上で説明し た送信および受信回路の機能を奏する。 図３５は、本発明に係わる送受信機７００、例えば図３４を参照してこれま で説明した移動送受信機のブロック図である。図示した送受信機７００は、（同 時に送受信可能な）フルデュプレックスであり、これは多くの無線データ送受信 機において一般的なタイプである。デュプレックスには種々のバリエーションが あり、例えば送受信機７００が同一周波数で送受信するシンプレックスモード、 または送受信機がバッテリーパワーを節約するため短いショートバーストタイプ の送信の間でのみ送信を行うデュプレックスバーストモードがある。 送受信機はデュアルコンバージョン型周波数合成デバイスである。受信され る信号はデュプレックサ／カプラー７０４を介してアンテナ７０２から送信され る。このデュプレックサ／カプラー７０４は、アンテナ７０２を無線受信機に結 合し、受信機の不感状態を防止するよう、送信機のパワーアンプからアイソレー トし、情報の送受信において単一アンテナを利用できるようにアンテナ７０２を 結合するよう働く。ＲＦアンプ７０６は、送受信機７００の運用周波数に応じて １つ以上のステージを含むことができる。受信された信号はフィルタおよび第１ ミキサー７０８へ移動し、このミキサーにおいて混合され、その後、中間周波数 のフィルタを通過する。この混合では、ミキサー、電圧制御発振器および位相ロ ックループ回路７１０からの出力信号を利用し、受信信号を中間周波数に変換す る。第１ミキサー７０８で生じたＩＦ周波数は、送受信機７００の拡散運用周波 数に応じた任意の数の周波数とすることができる。この点でのＩＦ周波数の代表 的な選択案として、４４、２１.４または１０.７ＭＨｚがある。ＩＦフイルタリ ングの後に信号は一般に複数のステージを含むＩＦアンプ７１０によって増幅さ れる。ＩＦアンプ７１０によって増幅された信号は第２ミキサー７１４へ進み、 ここでミキサー発振器７１６からの信号と増幅されたＩＦ信号とが混合され、更 に低いＩＦ周波数の信号が発生される。このより低いＩＦ周波数の信号は、フィ ルタおよびＩＦアンプ７１８へ進み、更にＩＦフィルタリングおよび増幅が行わ れる。フィルタを通され、増幅された信号は検波器、すなわちディスクリミネー タ７２０へ送られ、ここでＩＦ信号はオーディオ周波数信号へ復調される。 送信プロトコル（サブキャリアのマルチ位相変調、パルス幅変調または双方 のタイプの変調）のフォーマットに応じ、検波器、すなわちディスクリミネータ ７２０は当技術分野で周知の多数のタイプとなり得る。図示した受信機の回路は 、回復したオーディオ周波数信号を一連のオーディオ周波数アンプおよびフィル タ７０２へ送る標準的なＦＭディスクリミネータを有することができる。上記部 品 のすべては当技術分野で公知の標準的な通信機型受信機を構成している。送受信 機７００の受信部分の運用周波数は、ミキサー、電圧制御発振器および位相ロッ クループ回路によって制御され、制御用プロセッサ７２４によって直接制御され る。送受信機７００内の制御用プロセッサ７２４は、受信機および送信電子回路 の双方の直接周波数制御を含む多数の機能を果たす。 送受信機７００の受信回路はデジタル信号プロセッサ７２６内にあり、一部 は制御用プロセッサ７２４内にある。受信回路は変調されたサブキャリアの処理 を行い、第１および第２パラレル情報ストリームを上記のような２進情報に変換 し、更にフェードした情報を訂正し、誤りのない出力を発生するよう、２進情報 への変換の際に第１および第２パラレル情報ストリームの処理も行う。 図２３の受信回路はデジタル信号プロセッサＵ３’および制御用プロセッサ Ｕ７’内に設けられているが、図２３のデジタル信号プロセッサＵ３’および制 御用プロセッサＵ７’の機能はデジタル信号プロセッサ７２６または制御用プロ セッサ７２４によってのみ実行されるようにできる。更に、低電圧、小パワーの 集積回路におけるデジタル信号プロセッサの処理速度および処理能力が急に増し た場合、図２３のデジタル信号プロセッサＵ３’および制御用プロセッサＵ７’ の個々の機能を単一プロセッサ、例えばデジタル信号プロセッサ７２６に組み込 むことにより、この単一プロセッサはより簡単となり、別個のデジタル信号プロ セッサおよび制御プロセッサを設ける代わりにデジタル信号プロセッサＵ３’お よび制御用プロセッサＵ７’の処理機能を実行するのに好ましいアーキテクチャ とすることができる。 デジタル信号プロセッサ７２６は、信号レベルをデジタル化するためのＡ／ Ｄコンバータ、すなわちコンパレータ７２８、図２３のデジタル信号プロセッサ Ｕ３’および制御用プロセッサＵ７’の機能を果たす際に上記のように情報を記 憶するためのＲＡＭ７３０、デジタル情報をアナログに変換するためのＤ／Ａコ ンバータ７３２、あらかじめ記憶されるプログラムを記憶するためのＲＯＭ７３ ４、図２３のデジタル信号プロセッサＵ３’の機能を果たすため必要なプログラ ムを実行するためのＣＰＵ７３６、および入出力デバイス７３６を有する。更に 、デジタル信号プロセッサ７２６は、デジタル信号プロセッサＵ３’と同じ機能 を奏し、制御用プロセッサ７２４は図２３を参照してこれまで説明したように、 信号プロセッサＵ７’と同一の機能を果たすことができる。 デジタル信号プロセッサ７２６は、図２１の送信回路の機能を果たすように 働く。これら機能には、読み出し時に図８の時間遅延インターバルだけ時間のず れた、好ましくは同一の第１および第２情報ストリームを発生させるＣＰＵＵ１ およびデジタル制御プロセッサＵ４７の機能、デジタル信号プロセッサから変調 器７４０へ出力されるサブキャリアに変調される際に時間遅延インターバルだけ 時間のずれた同一の情報または情報ユニットを好ましく含むよう、サブキャリア 上に変調時にされた第１および第２パラレル情報ストリームを発生するよう、第 １および第２情報ストリームでサブキャリアを変調する機能を含む。 送受信機７００の送信機部分は変調器７４０、発振器７４２、逓倍器／ドラ イバ７４４およびパワーアンプ７４６、デュプレクサ／カプラー７０４およびア ンテナ７０２を含む。変調器７４０は図１２および１３を参照して既に説明した ようなアナログフォームまたはデジタルフォームの変調されたサブキャリアを受 信し、これを変調器７４０の出力によってＦＭ変調される発振器７４２を変調す るダイナミックレンジに変換し、サブキャリアでＦＭ変調された小パワーのＲＦ 周波数の変調された信号を発生する。送受信機７００の運用状態に応じ、別個の ミキサー、電圧制御発振器および位相ロックループ７４８があってもよい。シン プレックス構造では、オプションのミキサー、電圧制御発振器および位相ロック ループ７４８は使用せず、発振器がミキサー、電圧制御発振器および位相ロック ループ７１０からこの制御を誘導することになる。マスター発振器７５０は、ミ キサー、電圧制御発振器および位相ロック回路７１０および７４８の双方の基準 周波数発生器である。逓倍器およびドライバ７４４は発振器７４２によって発生 されたＦＭ変調されたＲＦ信号の周波数を逓倍し、パワーを５ワットのようなレ ベルにステップアップする。逓倍器／ドライバ７４４の出力は、パワーアンプ７ ４６により更に増幅される。パワーアンプ７４６の出力は、デュプレクサ／カプ ラー７０４を介してアンテナ７０２へ印加される。 デジタル信号プロセッサ７２６は送受信機７００によるデータエンコードお よび情報のデコーディングの心臓部である。図示するように、このデジタル信号 プロセッサ７２６は制御用プロセッサ７２４のデータ制御バスにアクセスする。 制御用プロセッサ７２４は上記機能の他にメッセージ管理プロセッサとしても働 き、第１および第２パラレル情報ストリームを再組み立てし、誤りのない情報出 力とする。２進数に変換された第１および第２パラレル情報ストリームは、ＲＡ Ｍ７５２に記憶するよう、制御用プロセッサ７２４へ送ることができる。ＲＯＭ ７５４ないに常駐している記憶されたオペレーティングプログラムは制御用プロ セッサ７２４が、その周波数制御動作、第１および第２パラレル情報ストリーム をデコードし、デコードした第１および第２パラレル情報ストリームを誤りのな い情報に再組み立てし、誤りのない情報を外部シリアルポート７５４に送り、常 駐液晶７５６上にメッセージをディスプレイできるようにするのに必要な情報を 発生できる。 送受信機のパワー条件および携帯性に応じ、パワー管理電子回路７５８も制 御用プロセッサ７２４によって制御できる。パワー管理電子回路７５８は、制御 用プロセッサ７２４が送受信機の種々の部分へのパワーを遮断または制御できる ようにする制御論理回路を含む。一般に、不使用期間中は送信機およびディスプ レイへのパワーはオフとされる。受信機のパワー制御はデータ情報が存在してい るかどうかを探すよう、受信チャンネルをサンプリングするため、システム的、 かつ周期的にオンにされる。受信データが存在している時に限り、送受信機の他 の種々の領域が必要に応じてオンとされる。このタイプのパワー管理により、パ ワーが最大限に保存され、送受信機を極端に軽量とし、動作時に形態することが 可能となっている。上記送受信機は、出力が１０ワット以上の車両のトランクま たはダッシュボード下に搭載するユニット、または必要な数ワットのパワーしか 送信できない、小型のハンドヘルドのＰＤＡまたはノートブックコンピュータと することができる。 本明細書に記載したプロトコルは片方向および双方向遠隔通信のすべての面 に適用可能である。このプロトコルは本質的には９９.９９％を越える信頼性で 、受信機または双方向の送受信機に極めて高いデータレートで送信するよう、技 術を発展できる。このプロトコルは片方向無線メッセージングの信頼性を高め、 このメッセージングをＥメールおよび情報サービスに適当なものとするだけでな く、無線ページングチャンネル上により多数の加入者が存在できるようにするも のである。２４００Ｈｚによるこのプロトコルは、同一の無線送信インフラスト ラクチャを利用する受信回路を１０倍増加できる。より重要なことは、このよう な追加的エア時間は双方向の無線チャンネルを利用することなく、高い信頼度で Ｅメールおよび情報サービスを扱うことができる。更にこのプロトコルは、双方 向データサービスが喪失したメッセージの少なくとも一部によって生じる情報の 再送信のためのほとんどのリクエストを解消することにより、エア時間の効率を 劇的に高め、更にそれに対応してチャンネル当たりの加入者数を増加できるよう にする。 メッセージ受信の確率が高く、スループット容量も高いので、付加的な無線 スペクトルを不要にすることにより、データサービス会社には何百万ドルもの節 約ができる効果がある。本発明は送信バンドまたはデータレートにかかわらず、 システムの効率を大幅に高める。更に得られる利点としては、本発明は情報およ びＥメールサービスを受け入れるため、１５０、４５０および９００ＭＨｚの送 信バンドにおける現在の無線周波数を利用できることが挙げられる。このような 周波数の利用は現在割り当てられておらず、将来新しいスペクトルの大きな割り 当てが必要となる、提案されている１.２および２.４ＧＨｚの無線バンドでかか るサービスを実施するより安価である。無線サービスを受け入れるため、Ｅメー ルおよび情報サービス業界は、現在のインフラストラクチャですぐに取り扱いが 可能である。 以上で好ましい実施例および作動方法に関して本発明について説明したが、 本発明の要旨から逸脱することなく、上記実施例および方法には多数の変更が可 能であると理解すべきである。例えば本発明は、パラレル情報ストリームで送信 できる情報のタイプに限定されるものはないと解すべきである。本発明を実施す るに当たり、任意のタイプのデータを送信でき、これらデータは図１２に示され るようなパラレル情報ストリームのアナログ変調または図１３に示されるような 情報ストリームのデジタル変調を制御するのに利用できる。更に、一対のパラレ ル情報ストリームに関連して本発明を説明したが、一度に２つ以上の誤りのない 情報を送信できるよう、追加した対のパラレル情報ストリームを追加できると理 解すべきである。Description: TECHNICAL FIELD The present invention relates to a subcarrier having a high rate information transmission signal, an error-free and highly reliable transmission signal, and a low radiated power transmission signal. The invention relates to a method for unidirectionally and bidirectionally transmitting information in the air (radio) by means of subcarriers which are modulated by a time-displaced parallel information stream by means of an RF carrier modulated by. Further, the present invention uses a transmitting circuit for encoding a time-shifted parallel information stream to be transmitted in the air, a receiving circuit for decoding a parallel information stream transmitted in the air, and this receiving circuit. Receiver and transceiver, transceiver using transmitter circuit, signal processing system associated with base station using transmitter and receiver circuit, and transmitter and receiver having at least one receiver or transceiver and at least one base station A system including a circuit. BACKGROUND ART One-Way Radio Transmission There is a move in the wireless industry to convey messages beyond simple numerical phone number messages. These messages are typically generated by personal computers and office computers and sent over the telephone network to wireless transmission systems. These messages are received by the messaging system controller (paging terminal) and processed for transmission through the wireless transmission system. E-mail services have spread to a large number of people, and it is expected that the current 17 million e-mail subscribers will reach 53 million by 1995. The average email message is approximately 450 characters long and sends 5-8 messages per working day. PCs have become quite compact in size, allowing them to be moved with people, as opposed to being installed in a fixed location. Over the next few years, most personal computers are expected to weigh less than 36 kg (8 lbs), making them extremely convenient as portable offices. This situation makes wireless communication the medium of choice for this portable office computer to accept information services and email messages. This places a heavy burden on the current wireless infrastructure allocated for message services. Currently, most urban area paging systems operating in the 150 MHz and 400 MHz radio bands operate at or near full capacity to accommodate current numeric paging subscribers. There is no adequate hold air time available to accept alphanumeric information and email services. Currently, 900 MHz licensed bands are available for rural and regional paging equipment. However, at current protocol speeds and expected growth rates, domestic channels will undoubtedly reach saturation within the next few years. At present, one or more 900 MHz domestic paging channels are near saturation. There will be a strong demand to increase the air time efficiency of these wireless paging systems. Further, U.S. Pat.Nos. 4,849,750, 4,851,830, 4,853,688, 4,857,915, 4,866,431, 4,868,562, 4,868,558, 4,868,860, 4,870,410. No. 4, No. 4,875,039, No. 4,876,538, No. 4,878,051, No. 4,881,073, No. 4,928,100, No. 4,935,732, No. 4,978,944, No. 5,012,235, No. 5,039,984, No. 5,047,764. Nos. 5,045,850, 5,052,049 and 5,077,834 disclose frequency agile information transmission networks and frequency agile data receivers. The above patents are incorporated herein by reference. U.S. Patent Application No. 702,939 entitled "Email System by RF Communication to Mobile Processor" filed May 20, 1991, filed May 20, 1991 US Patent Application No. 702,319 entitled "E-Mail System by RF Communication to Mobile Processor Generated Outside", and "Interconnect RF Mail System by RF Communication" filed May 20, 1991. Patent Application No. 702,938, entitled "System for Systems," discloses a system for linking an electronic mail system to a portable computer using one-way wireless transmission that can use the networks and receivers disclosed in the above patents. Is disclosed. These US patent applications are cited as reference examples. In summary, the proposed improvements utilizing the current 150 and 450 MHz wireless messaging infrastructure significantly reduce the cost of sending messages to wireless subscribers. The cost of sending a message of 450 characters with the system described in the above patent is currently 1.50 messages of which the industry offers subscribers 1. It is expected to be about 65 cents for $ 50. Such significant cost savings will further increase the growth rate of the wireless information and email services industry. In the 150 and 450 MHz radio bands, the appropriate reserved radio spectrum is available in the form of EMTS mobile channels licensed for unidirectional and bidirectional information transmission. However, more reliable one-way messaging protocols are needed to meet the demand for information and email services. In addition, there are other requirements for more efficient air time messaging protocols. The POCSAG protocol was originally licensed by the UK Post Office Code Standards Advisory Group (POCSAG). This protocol was primarily developed for tones only, i.e., semi-sync paging format. Unlike the synchronous paging format, which has to send continuously to keep all the paging receivers in sync, POCSAG is somewhat asynchronous in that it only needs to send a radio signal when trying to send a message. Can also be said. However, the POCSAG transmit signal is very susceptible to waiting paging as described below. To prevent loss of synchronization between transmitter and receiver transmissions when there is a 3-bit error in the information sent to the POCSAG receiver, the BCH error correction code placed in this receiver must be It may not be valid, as a result of which the transmission of information to the receiver cannot be completed, the receiver returns to scanning mode and attempts to lock onto a new transmission signal containing a new transmission identification code. At 1200 and 512 baud data rates, paging below the receive level of the receiver in the 2-4 millisecond time interval causes a 3-bit error. To understand the POCSAG protocol, reference is made to FIG. 1 in the following description. The POCSAG frame set includes a PREAMBLE (preamble) signal, a SYNC (synchronization) signal, and 8 frames, and the 8 frames are subdivided into 2 codewords. The POCSAG pager is synchronous in that once the pager detects the PREAMBLE signal and synchronizes to the SYNC codeword, the pager only searches for the message in each frame. If the cap code ID number is sequentially assigned, the page is automatically assigned to each frame. Given a binary number equal to the last three digits of the pager ID, it can be determined which of the eight frames each pager is located in. The POCSAG pager continuously samples the radio channel looking for its PREAMBLE signal. The PREAMBLE signal is typically 1. 125 to 3 seconds, consisting of alternating strings of 1s and 0s sent digitally. Once the pager has sampled the radio channel and determined the PREAMBLE string, it stays on this channel looking for a SYNC signal. This SYNC signal is actually 62. A 5 ms codeword that sends the virtual address to which the pager will respond. Since this address is an unused address, it does not cause other pagers to malfunction (turn on due to an error). When the pager receives the SYNC codeword, it searches for the message in each frame group. POCSAG has some inherent inefficiencies due to its structure. These inefficiencies exist in both 512 and 1200 baud POCSAG pagers and are architecturally inherent in the protocol design. In POCSAG and other digital protocols, the baud rate is also the frequency of the subcarriers (eg 512 baud uses 512 Hz square wave subcarriers modulated by 1s and 0s to encode the transmitted signal portion). Again, referring to FIG. 1, it should be noted that one frame consists of codeword 1 and codeword 2. When the PO CSAG pager receives a message, the first codeword of the frame contains the ID or address information for the pager. It also contains warning information that tells the pager what type of beep is occurring. Codeword 2 contains numerical or alphanumeric information. When the pager is in numerical mode, the codeword can contain 5 digits. However, it should be noted that only a very small number of numeric pages are only 5 digits long. In fact, in a typical paging system, 98% of the numerical messages are 7 digits long, as shown in FIG. Since the numeric message is 7 digits long, the POCSAG protocol can either borrow or extend the next frame. The first codeword in each frame (which is typically an address) has marker bits that indicate whether the codeword contains address information or numeric information. Thus, for example, the remaining two digits of the seven digits will spill over into the first codeword of the next frame. Only 8 bits of the 20 bits (5-digit number) of the data in the next frame word are used, and the code word balance is not used. POCSAG fills this balance of codewords with a filler code. The second codeword of the adjacent frame is also filled from the rear with the filler code. This adjacent frame cannot be used by other pages. A message that is actually waiting for the pager of adjacent frame 2 will have to wait until the next frame group is sent to receive the message. In the POCSAG system architecture, a message to a given pager must be sent in each frame only. Without paying too much attention to the distribution of receivers so that the receivers are evenly distributed within a frame group, the system air time can be inefficient if customer usage within each frame group is uniform. It's obvious. The air time efficiency of the system can vary between 30% and 60%. If the airtime inefficiency is due to the message length (7 digits) and is caused by the insertion of the filler code, then considerable airtime inefficiency cannot be fully exploited. When comparing page protocols on a message-by-message basis, the inherent system inefficiency in sending multiple pages is not considered. As noted above, the inefficiency of POCSAG systems can vary significantly if great care is not taken to properly distribute ID codes. To understand how the POCSAG paging protocol tends to reduce airtime efficiency, refer to FIG. FIG. 3 shows the 50 numeric pages that we want to send through the paging system. For the purposes of this example, each page is a 7-digit numeric page with the pagers evenly distributed among the 8 frame groups. The first problem is due to the fact that each page is 7 digits long, which averages 3. It is possible to send only 5 pages. It should also be noted that a 7-digit numeric page destined for the 8th frame group must carry the SYNC signal. This causes the message to spill over to the first frame of the next frame set. An obvious overhead problem is that the receiver has to be resynchronized after the first eight frames have been transmitted. This resynchronization increases the length of each message sent within the 8 frame group. The SYNC signal is used to allocate overhead 3. 62 divided by 5 pages. It is 5 ms long. 167ms of the 260ms time is 62. Generates an efficiency of 5%. It will be appreciated that a second problem also arises due to message spillover into adjacent frames. Assuming that each of the pages arrives in frame group order (eg, 123456, 1234567), the paging terminal has a maximum of 3. per frame group efficiency. It can be seen that even though it can be sorted to get 5 messages, there is a tendency for multiple pages for the first frame to get stuck. To eliminate this problem, the eighth frame group (which spills over into the first frame group) serves only a smaller number of pagers. However, this does not solve this problem, only another page accumulates in another frame group. The 512 baud POCSAG protocol is 62. 2 per 5 ms codeword. Sends 857 alphanumeric characters. 62. If one alphanumeric message is sent in the first frame, 62. Up to 42 characters can be sent before 5 SYNC signals are required. Maximum number of characters before transmission frame synchronization 1 42. 8 2 37. 14 3 31. 43 4 25. 71 5 19. 99 6 14. 89 7 8. 57 8 2. Since the domestic average length of 85 alphanumeric messages is 45 characters, it is reasonable to add the SYNC overhead to the character time. The average email message is considered to be between 150 and 450 characters, which increases the airtime requirement and increases the probability of error in reception. Each character is as follows 21. 98ms per character 2. 73ms OVHD 24 per frame per character. 71ms Current digital protocols (POCSAG and GOLAY) are difficult to speed up due to their respective architectures. Attempts to increase the speed of POCSAG from 512 to 1200 or 2400 baud (the frequency of the subcarriers) face the following problems. Data transmission rates of 1200 and 2400 baud reduced the data bit time by about 800 and 400 milliseconds, respectively. Due to such a short time per bit, the reliability of message reception is significantly reduced. POCSAG receivers have a BCH error correction scheme that allows only one or two data bits to be in error before the transmitted character becomes unrecoverable. Artificial noise and Raleigh fading phenomena dominate this short data bit time. The net result of this is that when attempting to enable information and e-mail services, the cumulative effect of the error correction schemes used by current digital protocols in combination with the effects of natural and artificial The reliability of the machine will be reduced. A bit error of 3 or more indicates a fade below the threshold detection level of the receiver, which causes the receiver to lose synchronization with the received information stream, turn off, and search for another transmitted signal at that address. obtain. A 3-bit error is a true message error, resulting in the loss of at least some data. Speed per message is actually a relatively poor way of choosing which format (type) of pager to use for the system. There is no significant difference between the various alpha signaling schemes that have a stronger impact on the reliability of the paging system and the ability to send message information to the pager. The difference in air time efficiency and the techniques used to correct the data received in error by the pager are extremely important factors to consider. POCSAG (British Postal Protocol) and GOLAY are digital formats that require a digital transmitter. The 512 baud POCSAG protocol utilizes a 31-bit word and utilizes 11 of the bits for error correction. As mentioned above, a 3 bit error in the address causes the message to be lost. This equates to a 4 ms fade or noise burst in the address and a 2 ms fade error in the message. The 1200 baud POCSAG pager has the same error correction format and airtime inefficiency. Fade resistance is reduced to 2 ms fades in addresses and 1 ms in messages. The number of pagers on a particular channel is doubled, but the reduced reliability of the message due to the reduced fade resistance is noticeable with numerical paging and is significantly less reliable when sending long alphanumeric messages. It becomes sex. The GOLAY protocol uses a 23 bit word and uses 11 of the bits for error correction. The GOLAY protocol sends the ID code at 300 baud to increase decoding reliability. The message is sent at 600 baud. The GOLAY format has increased reliability in detecting the ID portion of the page due to the slower data rate. However, the overall signaling in parsing the format is significantly lower than the 512 baud POCSAG, which accepts alphanumeric information and email services over the radio channel currently serving tens of thousands of numeric pagers. Is not a good choice. A common misconception in the wireless industry is related to the term baud rate. It is easily conceivable that the higher the baud rate, the more pagers per channel can be directly increased. This is due in part to the fact that baud rates for computers are considered in wireless terminology when making calculations regarding character speed. In general, a computer sends 8 to 11 bits of information per character, so this number is simply divided into the baud rate to determine how fast the information can be sent. In reality, however, the baud rate is only part of the analysis and, unlike wired computers connected to telephone lines, it is unidirectional for wireless transmissions, which adds additional overhead to the signaling protocol. Wireless paging or one-way information transmission does not have the special right of wired or two-way radio to seek a second message of transmission if it receives an error. Radio paging is a one-way transmission that is unidirectional. Therefore, manufacturers of wireless paging equipment must encode additional information in order to allow the pager to correct errors caused by interference with wireless transmission. As many as 30 more bits may be needed instead of using 8-11 bits to represent one character. Such a correction overhead is called an error correction signal, and in one method, the data transmission rate to the pager is reduced by 70%. If half of the 1200 baud data rate is used for error correction, the effective data rate will be 600 baud. This speed or baud rate is further reduced by the overhead SYNC and wake-up PREAMBLE that must be sent to prepare the paging receiver before sending the actual message. The operating environment further has the greatest impact on the reliability of the paging system. Topography, operating frequencies, the presence of man-made structures, and natural and man-made noise all have an overall impact on the operational efficiency of the current state of the art in paging systems. If the radio signal cannot reach the paging receiver, receiver sensitivity or error correction within the protocol serves little purpose. Therefore, the first condition of the paging system is to provide a good radio paging signal in all areas of the paging system's service area. The paging coverage terrain determines the number of transmitter locations and antenna patterns needed to provide the required Carey coverage or coverage. The less the topography changes, the more evenly the RF field is distributed, and the easier it is to obtain reliable coverage of the coverage area. Artificial objects (buildings) and terrain changes (hills) tend to be shadowed by blocking the paging signal on the line of sight. Receivers are significantly adversely affected in urban wireless environments. Paging receivers are subject to transmitter asynchronous conditions in many systems with multipath interference, impulse noise, broadcast beats and multiple transmitters. These phenomena are further combined with building shadow effects and transmission attenuation of signals into the building. Both of the above phenomena reduce the reliability of the receiver. The use of higher power transmitters and multiple transmitters can alleviate some of the above problems, but increase other problems (eg, multipath, simultaneous transmit beats, and transmitter asynchronous conditions). Therefore, the problem to be solved is not trivial because there are numerous other problems that complicate the reliability of wireless message services in a particular area. Previously, analog pagers utilized some sort of active filter to decode the addressing tones. The active filters in the pager were extremely sensitive to any form of phase or any other form of distortion that alters the sinusoidal signal waveform. The analog pager needs a perfect sine wave to decode correctly and alert the user. Therefore, in order to match the active filter decoder in the pager, it was necessary to have a system in which the transmitters were accurately aligned in phase and the transmitters were synchronized (broadcast). Even when in sync with the station and in the correct phase relationship, it was often inaccurately decoded when the pager was at the midpoint between the two transmitters. This was the transition from the previous analog problems to digital encoding methods. In the early 1980s, digital transmission and paging products were introduced by manufacturers who did not experience the problems associated with analog pagers. Such a digital method was considered to be the only reliable way to send numerical data to the paging receiver. This was the right decision considering that in 1980 analog technology was limited to 300 baud and digital technology was able to transmit 600-1200 baud of data. However, it was not possible to make a cheap transition because it required replacement of almost every piece of equipment in the carrier system. Paging terminals, base stations and modems had to be purchased to replace the current analog equipment. Digital paging also required the addition of additional base stations to provide the high signal strength required for reliable data stream reception by the pager. The shortcomings found in analog technology have been eliminated by this transition. The digital pager did not have the problematic phase errors found on the opposite analog pager side. New research and development in analog technology has been abandoned by pager makers for several reasons. Analog technology has not been developed in the early 1980s (no digital signal processing of analog signals was used), and by emphasizing the sale of digital systems, telecommunications equipment manufacturers were able to replace base stations and paging. Dramatically increased terminal sales. Over the last decade, analog decoding technology has advanced dramatically. A data transmission rate of 19000 baud is also common (compared to 300 baud in 1980) over regular telephone lines. A microprocessor-assisted digital signal processor is available as a single chip with decoding sensitivity not found in 1980. Even with increased transmitter maintenance, wireless digital transmitter mis-synchronization, Raleigh fading, and the cumulative effects of artificial noise significantly reduce the reliability of current digital receivers. The overall fade tolerance at 2400 baud is less than 1 millisecond. Gaps in the data stream that exceed one millisecond cause the message receiver to terminate the receiving process. There is a need in the art for compatible messaging protocols for both analog and digital wireless transmission systems. The patents cited above disclose protocols compatible with analog and digital transmitters. The protocols disclosed in these patents are about 99% reliable for sending 450 character messages, but about four times lower than POCSAG. However, like POCSAG and GOLAY, the protocol disclosed in the above-referenced patent uses only a single serial data stream with error correction bits. This protocol is unaffected for fade periods up to 100 ms and the radiant power required to broadcast this protocol is approximately equal to the radiant power required for the PO CSAG or GOLAY protocols. Most message radio transmission systems have a transmission deviation limit of 5 KHz and an assigned radio channel that utilizes a transmission audio bandwidth limited to 300-3000 Hz. Digital transmitters currently in service have modems that can limit the data rate to 1200 baud (1200 Hz subcarrier). Compatibility with the current transmitter infrastructure with new protocols is not effective in providing universal compatibility. The 1200 baud limit is generally constrained by the current architecture of integrated modems utilized by digital base stations. As the bandwidth of digital modems increases, the bandwidth of current wireless transmitters can accommodate higher data rates. As is apparent from the POCSAG digital protocol description above, these are fundamental problems in increasing data throughput. These problems are caused by the nature of wireless serial information transmission to semi-synchronous receivers, subject to unpredictable interruptions caused by waiting fades that degrade wireless transmissions below the receiver's noise threshold. As pointed out above, the 3-bit error causes the information transmission and the overall synchronization with the POCSAG receiver to be lost, which makes it impossible for the receiver to recover due to the rest of the received signal after the fade has been lost. A search mode may be entered in which another transmitted signal of the machine address is searched. The higher the probability of loss of synchronization, the lower the use of the transmission medium. POCSAG is believed to be approximately 95% reliable for 7 character messages, which means that there is a 5% chance of losing one or more digits in the transmitted signal. Making one-way serial wireless data transmission a popular method requires higher reliability for data transmission between computers. Following an accepted mathematical relationship for evaluating radio frequency transmissions, an analysis of radio transmissions using the PO CSAG protocol reveals the following: That is, the POCSAG protocol is not suitable for data transmission with a length of several characters or more. The threshold ST is the threshold detection level of the receiver, and the median SM is the median electric field strength level. Fading rate F 0 Is the receiver or transceiver speed and channel frequency F when the system is a one-way or two-way wireless system expressed in miles per hour 0 Is a natural frequency at which the radio frequency transmission signal periodically fades, the fade length t (seconds) is the length of the fade, and the threshold F R The following fade is the time (seconds) in which the transmitted signal falls below the detection capability of the receiver, and the message loss probability P (error) Is the probability that message transmission will not complete as a result of loss of synchronization between data transmission and receiver. To review the above cited formula, see the following paper: S. O. Rice, "Statistical Properties of Sinusoidal Plus Random Noise," Bell System Technical Journal, January 1948; A. Freeberg, "Accurate Simulation of Multipath Fading", Paper 1 980; Capless, Massard, Minor, "UHF Channel Simulator for Digital Mobile Radio," IEEE VT-29, May 1980; Maybe, D. Ball, "Application of CCIR Radio Paging Code No. 1", 3rd and 5th IEEEV. T. Conference, May 1985. 4A-4J are baud rates 512, 1200 and 2400 currently or in the future used for frequencies of 150, 450, 900, 1200 and 2200 MHz depending on the speed of the receiver (miles per hour). 7 shows an analysis of the POCSAG protocol at different baud rates. In particular, FIG. 4A is for a numerical 7-digit POCSAG message with a detection sensitivity of 8 microvolts (18 db) at 90 microvolts / meter (39 db) median field strength, and FIG. 4B is 130 microvolts / meter (43 db). ) For a numerical 7-digit POCSAG message with a detection sensitivity of 8 microvolts (18db) at median field strength, FIG. 4C shows 8 microvolts (18db) at 90 microvolts / meter (39db) median field strength. ) Is for a 50-character POCSAG message with a detection sensitivity of 8), and FIG. 4D is for a 50-character POCSAG message with a detection sensitivity of 8 microvolts (18 db) at a median field strength of 130 microvolts / meter (43 db) Because of 4E is for an 80 character POCSAG message with a detection sensitivity of 50 microvolts (18db) at 90 microvolts / meter (39db) median field strength, and FIG. 4F is 130 microvolts / meter ( 43db) for a 80 character POCSAG message with a detection sensitivity of 8 microvolts (18db) at median field strength, and FIG. 4G is 90 microvolts / meter (39db) at 8 microvolts (18db) at median field strength. FIG. 4H is for a 200 character POCSAG message with a sensitivity of 8 microvolts (18db) at 90 microvolts / meter (43db) median field strength. FIG. 4H is for a 450 character POC SAG message with a detection sensitivity of 8 microvolts (18 db) at 90 microvolts / meter (39 db) median field strength. 4J is for a 450 character POCSAG message with a detection sensitivity of 8 microvolts (18db) at 130 microvolts / meter (43db) median field strength. MSG Loss Probability is the loss of synchronization between the wireless broadcast message and the receiver during message transmission, the receiver (or transmitter / receiver in the case of a two-way wireless system) is inverted and the next transmission to the receiver is displayed Represents the probability that a wireless message is being sent to search for a broadcast of the receiver's address. This probability is equal to an error due to the BCH error correction code currently used in the POCSAG protocol, eg a 3 bit error. Obviously, the performance of POC SAG degrades severely as the message length increases. For example, comparing FIGS. 4A-4J, it can be seen that as the length of the message reaches 450 characters, it approaches 100% at which message reception is not complete due to the significant increase in probability. The error rates of these message losses are unacceptably high for sending to a computer for applications such as email. Resending a message after a certain amount of time after completing the traditional initial message transmission does not significantly increase the probability of each subsequent transmission receiving the message, but halves the probability of successful transmission. Only. FIG. 5 graphically illustrates the data from the tables of FIGS. 4A-4J. As is clear from this, the error rate approaches 100% as the message length increases. A similar set of curves can be plotted from FIGS. 4A-4J, which show a similar illustration of how message length increases the probability of error of 3 bits or more associated with message failure. There is. FIG. 6 shows a diagram of a conventional encoding mechanism used to decode conventional fading protocols such as POCSAG, GOLAY, 2 tones and 5/6 tones. This encoding mechanism is also used to encode and decode bidirectional mobile data formats. The encoding mechanism is a high cap multi-switch model DMF4000 manufactured by ESA Telecommunications, Inc., Oxford 10347S, Chicago Ridge, 60415. This encoding mechanism contains the microelectronics necessary to encode the protocols and send them to the transmitter. This encoding mechanism can utilize distributed processing architectures to receive messages from the public switched telephone network (PSTN), provide required subscriber certification and validation, encode protocols, and access wireless transmission systems. The higher level processor stores a central processing unit 30, a read only memory 32 including a BIOS, a random access memory 34 for storing both messages and system operation information in a buffer, and a main operating program and subscriber file information. Hard and soft disk drives 36 used to run, printer / billing ports 38 for logging system activity and service updates, maintenance modem 40 for diagnostics in case of system failure, and subscribers. In addition, it consists of a resident keyboard and monitor 42 that provides access to the main processing unit for system maintenance. The main processor, consisting of items 30-42, contains the system operating programs and controls that communicate with peripheral modules 46-56 via PCM matrix switches and data board buffers 44 and bus 58. The PCM matrix switch 44 includes a digital and audio matrix that allows any of the resident modules 46-50 to send audio and digital information to and from each other and the main CPU. This switch also serves to buffer data to and from the various peripheral modules 46-56 so that the system can be increased in size to match the required message traffic. Each of the peripheral cards 46-56 includes one or more board resident processors that further process the information and reduce processing overhead from the main CPU. The card has a distributed processing architecture that allows the encoding mechanism to be extended to accommodate hundreds of input ports and multiple radio channels. When the encoding mechanism is connected to the bidirectional system, the bidirectional communication path identified by the dotted bidirectional arrow is used. Further, the radio station controller comprises a number of modules, each of which is connected to one or more base stations (not shown). In order to fully understand how the encoding mechanism of FIG. 6 works, one message was processed from the reception by the encoding mechanism from PS ™ and connected to the encoding mechanism for transmission to the receiver. It is advantageous to understand how it is ultimately sent to a wireless transmission system. To send a message to the receiver, the message originator calls one of the encoding mechanism's telephone ports via the public switched telephone network PSTN. The three telephone port configuration is described as being a direct dial terminating trunk 46 and a direct dial terminating trunk 48 and / or a frequency mixing trunk 50 capable of both answering and calling. Three basic trunk configurations are required to meet the various telephone interface requirements needed to interface the PSTN to the encoding mechanism at a particular location. The details of this trunk configuration are known. Modems serve to convert digitally formatted information into analog information for transmission over telephone lines. The protocol encoder 54 enables encoding of a large number of protocols, and is common to paging systems that sequentially broadcast different protocols. The radio station controller interfaces the encoding mechanism with a radio transmitter or radio system controller. When the protocol encoder 54 encodes a bidirectional protocol, one or more radio station controllers are connected with one or more radio station controllers 56 and / or one or more bidirectional lines. Upon receiving the message recipient's phone or ID number, the message entry process begins. The main CPU 30 looks up in the customer file the required message decoder to connect to the telephone trunk module described above. Referring to FIG. 6, any number of modems can be connected separately or simultaneously to enable decoding of media into a high speed serial recorder. This is accomplished by connecting via a PCM matrix switch 44 to one or more modem modules 54 connected to digital data and PCM bus highways 58. It is unknown what type of input modem or input protocol is being used, and a resident decoder on each telephone trunk module 46-50 is responsible for decoding the DTMF input protocol, allowing the modem module 52 to provide a faster modem protocol. May be decoded. The encoding mechanism of FIG. 6 can receive a number of numeric and alphanumeric input formats from message originators. These formats include DTMF (Dual Tone Multi Frequency) overdial for numeric messages that can be encoded directly from a telephone button. The two-button press input method corresponding to the desired alphanumeric character displayed on the telephone button can enter the alphanumeric DTMF input process. A message originator using a personal computer with a modem can also enter such a DTMF alphanumeric format by means of a software package residing in the personal computer that instructs the personal computer modem to send DTMF tones. Any of the above DTMF message input formats are decoded by a resident DTMF decoder on the respective telephone trunk module. Faster formats, which utilize Bell and CCITT formats, allow messages to be sent in 300, 600, 1200 and 2400 baud formats. When using higher speed protocols, the modem modules 52 are connected to their respective telephone trunk modules via digital data and PCM data buses 58. The modem module 52 can automatically adjust to the desired speed and format of the message originator's modem. When the reception of the message is completed, the main processor 30 is called for message transfer. For DTMF messages, the message is temporarily stored in the respective telephone trunk module, and for higher speed data messages, this message is stored in the modem module 52 and temporarily buffered. This message is then transferred via the data bus buffer module 44 to the main CPU 30 for further processing. The main CPU then looks up the receiver format in the customer file and stores the message in the respective batch buffer for that particular encoding format. The encoding scheme described herein is capable of encoding a number of signaling formats including analog two tones, 5-6 tones, digital PO CSAG and digital GOLAY. For optimal air time efficiency and for maximum air time efficiency, messages for receivers with similar signaling protocols are buffered, batched and controlled by two variables that can be programmed via the system menu. To do. These two variable inputs are time and associated capacity. The number of characters that the system controller can send when accessing the wireless transmission system is not only programmable, but also predetermined times and / or both. For extremely short traffic times, it is the time input that facilitates the transmission of messages stored in the main processor's batch buffer. When activity is high, it is the volume or number of characters that triggers the main CPU 30 to begin accessing the wireless transmission system. B. Two-way wireless transmission 1. PCS, PCM and Mobile Data Services There is a move in the wireless industry to provide highly complex interactive data services for the rapidly growing data market. The FCC is considering the allocation of new frequencies to be allocated to new data services. A reassessment of wireless service providers is also underway to evaluate the radio spectrum currently allocated to current wireless service providers and determine if they can handle such new data markets. Cellular system operators have already evaluated the current cellular mobile telephone frequencies and have determined that with a minimum of hardware changes, data services can be handled directly by the currently allocated operational cellular channels. These frequencies are in the 800 MHz radio band. SMR system operators are also evaluating the use of the currently licensed SMR frequencies that have been used historically for voice dispatch. They are currently modifying the device architecture to accommodate data transmission. SMR carriers also seek to adopt a common data protocol that can form compatible wide area and statewide data systems between regions and states. Dormant IMTS mobile channels (which are in the 150 MHz and 450 MHz radio bands) are also currently being evaluated, and these channels can also be tailored to mobile data services for the market. In summary, there are many frequencies available at 150, 450, 800 and 900 MHz currently allocated for interactive services, including the transmission of data services based on the serial data protocol. Both unidirectional and bidirectional wireless systems use a serial data protocol, which has the common property of modulating a single subcarrier to encode a single information stream. There is. According to the FCC, a new radio spectrum (when available) can be assigned. Part of the frequency can be assigned to the data service. As more wireless carriers are valued for providing data services, greater diversity will result in more data architectures for the market. 2. X. 25 Packet data system X.25 for many years. The 25 packet data system is still in existence. These systems were generally first used for professional network communications between fixed points in nature. X. 25 is the CCITT packet protocol, which has multiple layers and was originally designed for wired environments. Some years ago it was adapted for the wireless environment and with a few changes it became possible to reliably send packets in the wireless environment as well. Wireless X. 25 protocol and wired X.25. The main difference between the 25 protocols is that additional error correction must be added to the wireless packet to increase the reliability of the transmission. Since the packet protocol is serial in nature, as much as 50% of the transmitted data is involved in error correction in an attempt to minimize the amount of packet retransmissions done when a packet is improperly received at the destination. . However, even with the addition of error correction, fixed transmitters and mobile devices must further complicate the structure in an attempt to directly resolve the retransmission phenomenon when a packet is improperly received by the destination device. I have to. Due to this increased complexity, additional processing equipment must be added within the fixed station as well as within the mobile equipment. Until now, there have been many combinations of additional equipment required. In general, the additional equipment is additional processing hardware that must store the received message and provide a test score to ensure that all of the information sent during transmission is properly received. As the length of the data message increases, so does the complexity of the process, so that only part of the received message is retransmitted in the event of an error. X. The 25 packets are divided into a plurality of frames, each frame generally consisting of 255 characters. 10 X. In a 25 packet frame, a message consisting of 2500 characters is sent. If frame 8 of the 10 frame message contains one error, the receiving transceiver unit waits until the entire packet is received and the receiving transceiver unit asks the originating transceiver to retransmit frame number 8 to the receiving transceiver unit. Must. It can be seen that the complexity of the receive / transmit / receive circuitry has to be increased due to the ability to store messages and request retransmission of erroneous data during the evaluation process, regardless of the exact configuration of the equipment. Thus the whole message has to be stored and then waits for the erroneous data to be replaced in a new packet. Not only is the complexity of the receive / transmit / receive circuit increased, but the sender of the packet message is correspondingly increased in complexity of the device. The originating transmitting equipment associated with the base station must store the entire message of 2500 characters and hold the message until it receives proof from the receiving / transmitting unit or requests a lost frame of transmitted information. I have to. Given the large number of data messages that are constantly being processed and transmitted to many different transceivers, the complexity of the processing equipment at the data message originator is significantly increased. With respect to airtime efficiency, such packet retransmissions will reduce the number of subscribers that the two-way data movement system can service. Some wireless carriers are compatible with the European MPT1327 protocol. There are many combinations of this protocol, and each combination has a different identification number. The overall theory of operation remains about the same for each combination. Used in narrowband wireless channels is some type of fast frequency shift keying (FFSK). The MPT protocol in most typical applications is similar to that of many SMR systems. Generally, there are setup channels and multiple working channels. The structure of the MPT protocol is similar to the one-way POCSAG paging protocol (CC IR radio paging code number 1). The MPT protocol, similar to POCSAG, is semi-synchronous in nature and allows time slots to be assigned to messages to be sent to a particular mobile station. The control channel serves to control tracking of the mobile data unit. The MPT protocol has the ability to handle data transmission as well as voice. A mobile station is assigned a traffic channel when voice or enhanced data transmission is required. X. For the 25 protocol, as mentioned above, to ensure reliable transmission of information when erroneous data transmissions are made, both the receiving transceiver and the transmitting receiver are similar. Complexity is required. Basically, the system must seek to retransmit the lost data, which significantly reduces the throughput efficiency of the data system and thus reduces the number of subscribers that can be serviced. The European MPT protocol with 63, 48 cycle codes can tolerate bit fade errors with variable results. The more bit errors that are allowed (up to 5 bits or 4. 166 milliseconds), the probability of receiving an erroneous data character is high and can cause problems. If an error occurs in the ID code or the change channel command, the result is a loss of communication and a critical situation. Reducing the number of error bits that can be tolerated to one or two bits increases the decoding reliability considerably. However, the fade tolerance is correspondingly reduced (833 and 1666 ms). The MPT protocol is becoming more popular with delivery agencies, politics, legislatures, fire departments and many other two-way wireless data services that require both short data and analog communications. In emergency situations, lost messages or incorrect data characters can have serious consequences. An incorrect address for dispatching a fire engine or ambulance can be life threatening. Loss of police messages or situations seeking help can be fatal. The semi-synchronous nature of the MPT protocol can hardly tolerate error correction of data from fading situations. 3. Cellular Data System Cellular radio has the same data service capability as the two-way system described above. The cellular operating frequency is wideband in nature, allowing voice and data to be transmitted on the working channel. Much like the MPT protocol, a cellular radio has a setup channel that communicates data only to all mobile stations in the cell. This setup channel serves to keep track of the mobile station. The cellular system has a data rate of about 10 kilobaud to communicate with the cellular mobile unit. The cellular system protocol is synchronous in nature and sends data serially. Cellular radio systems also suffer from the same problems when a fade occurs during transmission to a mobile station desiring to make or receive a call. The call setup process is aborted if a bit error occurs during call setup. Generally, this gives the cellular mobile user a response when the system is busy. When attempting a call to a ground station to a cellular mobile, the reception of erroneous data facilitates situations where the mobile station is out of range or receiving a message by telephone. During a telephone call with a cellular mobile station, the mobile station is moved to the working channel by data sent from the setup channel to the mobile station. Thus, once the mobile station shifts to the working channel, it can start voice conversation, and due to the wide operational bandwidth of the channel, not only can voice conversation between 300Hz-3000Hz, but also between the mobile station and the system. It is possible to both transmit a data stream of 10 kilobaud which enables the data transmission of The amount of data sent to the cellular working channel is generally minimal. Data is typically sent from the cellular system to the mobile station regarding call handoff or increase / decrease in operational power. When this information experiences a fading that promotes loss of data, the mobile station loses or modifies its power, which causes noise during the conversation, inaccurate reception of cellular handoff information, and a call. A critical outage is cut. 4. Data Service Airtime Inefficiency G. of Chromak Industry A study by Chromak found that increasing the number of data bits in a message dedicated to error correction increases the probability of data errors. The theoretical throughput is about 18% for mobile data communication systems. In reality, the data throughput of mobile systems can be as low as 10%. Such low throughput rates are due to a number of factors related to the design of the protocols utilized and are indirectly caused in part by the lack of protocol robustness against radio fading effects. In order to increase the efficiency and probability of reliable mobile data communication, the robustness of the data stream must be significantly improved. 5. Data Service Problem Areas There are basically four distinct problem areas that need to be resolved and problems that need to be solved to significantly increase airtime efficiency. The four problem areas work together to reduce the overall operational efficiency of mobile data services. The four problem areas are: a. Data Message Reliability All current data services are serial in format. There is a need to improve the serial data stream so that it will not receive false characters. The main cause of falsely received carriers is the fading phenomenon. To explain this, fading is defined as any form of natural or artificial phenomenon that lowers the median signal level below the threshold receive level of the receive circuit. This fading phenomenon can be caused by Raleigh fading, multipath reception and waveform distortion caused by artificial or natural noise. The net effect of the fade is that the receiver, transceiver or receiver circuitry associated with the base station sees either the wrong or lost character and, in the worst case, loses the entire message. The cumulative effect of this fading phenomenon occurs at all radio frequencies. The cumulative effect of fading serves to significantly reduce the air time of the mobile data channel. First of all, the mobile station seeks to retransmit another data item that was lost or erroneously received due to a fade. Many serial protocols send blocks of 255 characters each. A block of 255 stations must be retransmitted to the mobile station, even if there are only 5 or 6 incorrect characters. The additional air time is used by the mobile station seeking to retransmit the data, thus disabling the radio channel from other mobile data units. Such a problem becomes more serious as the number of transmissions from the mobile station seeking a lost block of the transmission of the data to be retransmitted increases, and the probability that the transmissions of the mobile stations compete will increase. This problem accumulates additional air time for retransmitting lost data, which generally requires more characters to be retransmitted than several lost characters, and another air time delay during transmission and air time efficiency. Combined with the potential for competing different transmit signals, such that b. Accelerated Data Speed on Narrow Channels Many serial data protocols transmit data at 1200 baud (subcarrier 1200Hz). At 1200 baud (or BPS), the actual data throughput rate, considering the large number of error correction characters and other overhead, acts to make the data character transmission rate extremely slow. This reduces the number of mobile data units that can be present in an individual channel. Increasing the number of mobile data units in the current wireless infrastructure requires the realization of faster data protocols. The current limitation of narrow bandwidth channels makes it necessary for transmission schemes to be compatible with current bandwidth requirements in order to be able to implement high speed protocols. If the data rate can be increased by a factor of 5 (eg, 600 baud), the number of mobile units present in the data channel can be increased by that multiple. c. Median Electric Field Strength The median electric field strength for most data services is typically 43 dbu. This value generally corresponds to a radio field strength of approximately 130 microvolts / meter. Such a field strength condition is to allow 95% reliability in sending and receiving data messages. This presents a problem with the current infrastructure, which requires a large number of wireless transmitters and receivers to serve in urban areas. Thus, providing multi-channel and data services makes it clear that a large number of wireless transmitters and receivers are required to provide reliable service in urban areas. Techniques must be evaluated to reduce the number of wireless transmitters needed to provide reliable data services in urban areas. If the median field strength could be reduced by a factor of 2 (eg 3dbu), the corresponding number of transmitters would be proportionately reduced. Therefore, technological advances that can reduce the number of wireless transmitters to provide such data services will result in data service companies having lower plant equipment costs and correspondingly lower service costs to end data users. . d. Battery Consumption Current mobile services are independent of battery current consumption. The electronics that handle the sending and receiving of data messages have little effect on vehicular transceivers that are free to use vehicular batteries. However, there is a move in the industry to increase the portability and downsizing of highly complex computer products. Computers have evolved from 25-pound desktops to easily portable devices. Computers that can move in this way have great requirements for receiving wireless data. These computers are not limited to receiving desktops or private telephone lines to receive or send data information. However, as these computer products are downsized and made portable, the battery power available for two-way transmission services becomes important. The transceiver power output should be minimized to maximize battery life. More importantly, to maximize battery efficiency, the number of retransmissions to receive lost data should be as low as possible. The previously mentioned data rates, field strength conditions and data protocol robustness are important factors in adapting the portable devices expected in the wireless market. The error rate analysis described so far with reference to the one-way wireless communication in FIGS. 4A-4J and FIG. 5 relating to digital protocols, eg POCSAG, is equally applicable to two-way wireless communication. A two-way radio system with stand-by fading is a base station such that a transmission between a message originating transceiver and a receiving circuit (uplink) associated with the base station and a one-way communication system between the transmitter and the receiver is performed. Receive the same type of error in the transmission between the transmitter (downlink) located at and the transceiver receiving the message. W. R. G. Technical Digest No. 8, published in October 1967 by Western Electric Company, entitled "Time Diversity Transmission System," supervised by Doane, discloses a system for improving the reliability of radio transmissions. This system utilizes time diversity transmission to decompose a single signal source into multiple signals separated in time and sequentially transmitted over the air to a receiver in serial mode. The receiver reconstructs the original signal by using a diversity combiner that adds the output of the signal delay corresponding to the signal delay used by the transmitter receiving the input from the detected radio signal. U.S. Pat. No. 3,526,837 discloses an error correction system that utilizes multiple transmission channels that are staggered between transmissions of information that modulates each channel. U.S. Pat. No. 4,286,337 discloses a wireless communication system that replaces disturbed portions of transmitted information. Disturbed by staggering multiple transmissions of the same signal in time using one or more simultaneous transmission paths, or by transmitting from a dropped-out receiver to a transmitter and retransmitting the information. Can be replaced. U.S. Pat. No. 4,298,984 discloses a system for eliminating transmission defects by transmitting data in the same first and second data streams. There is a time delay between data streams. These data streams are compared in logic with one of the four signals generated as the output of a comparator which encodes the relative levels of the first and second data streams. One of the four signals drives an audio voltage controlled oscillator and produces conventional tone keying. The transmitter is modulated from the output of this transmitter. U.S. Pat. No. 4,485,357 discloses a transmission system that utilizes amplitude and phase modulation of a carrier signal with two respective input signals. The phase modulation signal is a phase-shifted sine wave signal. U.S. Pat. No. 4,641,318 discloses a system for eliminating channel Raleigh fading. The system disclosed herein splits the high-speed bitstream into parallel, longer length bitstreams, and at the same time transmits these longer length bitstreams, which results in typical Raleigh fading of bit length. It is used to lengthen the time length of each individual bit so that it is longer than the length of. Multiple frequency shift modulators are used to transmit each parallel stream. U.S. Pat. No. 4,849,990 discloses a digital communication system utilizing two transmission paths with substantially different transmission time intervals between the signal source and the output of the receiving side. DISCLOSURE OF THE INVENTION The present invention maintains synchronization between transmitter and receiver circuits, except for erroneous information transmissions caused by airborne fading, and may require less radiant power than conventional one-way and two-way radio systems. One-way and two-way wireless transmission of information subject to aerial fading during a given time. According to the present invention, a broadcast radio frequency carrier is modulated by subcarriers modulated by the first and second encoded information streams, the information streams having a time delay interval between the information streams that is longer than the time interval. It is preferable to include the same information from the first and second encoded information streams, and it is preferable to generate the same first and second parallel information modulated on the time-delayed subcarriers by the time delay interval and the operation method. . Further, the present invention receives the wireless transmission signals of the first and second parallel streams, processes the first and second parallel information streams, and includes the lost or erroneous parallel information streams in the air due to fading. It also relates to a receiver and a transceiver that replaces the faded information with information or information units from at least one of the parallel information streams that are offset in time from the faded information, depending on the time delay interval and the method of operation. The faded information is any altered information or information unit, such as a bit, nibble or byte or digital word, caused by fading in the air between the transmitter and receiver circuits that changes the parallel information stream during transmission. When there is faded information, the receiving circuit outputs erroneous information or information units different from the transmitted information or information units. The invention is also a system for one-way and two-way wireless transmission of information subject to fading or its operation. As used below, the term receiver circuit refers to a switch or processor used in a receiver, transceiver, or associated with a base station for processing, demodulating, and decoding subcarriers used by the present invention. Means a circuit that works with. The receiver circuit used to implement the present invention can take many different forms. The term transmitter circuit, as used below, means a transmitter or transceiver-related circuit associated with a base station for processing, encoding and modulating subcarriers as used in the present invention. The transmitter circuitry used to implement the invention can take many different forms. Each individual cycle of the subcarrier can be modulated to include a portion of the bit, which bit portion is, for example, an individual 8-bit character of the message decomposed into two 4-bit nibbles as described below. Each unit of information for modulating a rectangular wave subcarrier is composed in its entirety, and two decomposed two 4-bit nibbles encode half of the same or another cycle of the rectangular wave to encode individual characters. Modulate sequentially. Alternatively, each modulation cycle of a subcarrier may contain at least one complete unit of information. In either case, the time delay interval staggers the same portion of the unified information unit or full unit of information in the parallel information stream modulated on the subcarriers. The present invention has substantial advantages over the prior art. It transmits information at higher rates with little error and with higher reliability, which requires less radiant power than before. With respect to the POCSAG protocol, the present invention provides an information transmission rate that is about one or more orders of magnitude higher and a few orders of magnitude greater than a New World paper without substantially altering the infrastructure of the place, and without substantially reducing the required radiant power level. It is provided. Further, the present invention provides unidirectional or bidirectional wireless transmission of information over narrow band channels, such as those used for paging, ie, channels with FM deviation limits of 5 KHz. According to the invention, the synchronization relationship between the broadcast parallel information stream modulated onto the subcarriers and the receiving circuit is maintained up to 400 ms or more, even in the presence of air fading. Such a 400 msec length was not possible with conventional POCSAG or other protocols that were limited to fading causing 2-bit errors, i.e. bit errors generally shorter than 2-4 msec. Is the length. Another advantage of the present invention is that it reduces the number of error correction code bits present in each transmitted digital word encoding information. The error caused by the fade can be corrected, which is corrected by the processing by the error correction routine using the embedded error correction bits by replacing the error character by processing the decoded first and second parallel information streams. Thus, a higher throughput of bit encoded information and a lower throughput of bit encoded error correction code are achieved. As a result, the system information or data throughput is increased by reducing the error correction code overhead, for example by reducing the number of error correction bits from the number required to correct a 2-bit error into a 1-bit error. In the present invention, the information to be transmitted is the first and second encoded information streams consisting of digitally encoded information of any type, these information streams being derived from the expected airborne fade and subcarrier modulation cycles. Generate first and second parallel information streams that are modulated over a cycle of subcarriers that are also long calculated, ie, staggered from each other by a predetermined time delay interval, and staggered by a time delay interval. To do. The first parallel stream preferably contains all of the information of the first encoded information stream and the second parallel stream preferably contains all of the information of the second encoded information stream such that these streams are identical. In one preferred embodiment of the invention, the quadrant of the cycle of subcarriers is modulated by the first and second information streams offset by a time delay interval between the encoded information streams, and the first and second parallel streams are modulated. Is occurring. Each parallel stream preferably contains all of the information transmitted over the air, with the first parallel information extended on the subcarriers being offset in time from the second parallel information stream by a time delay interval. Alternatively, in another preferred embodiment, subcarriers, e.g. square waves, can be pulse width modulated with different pulse widths, which represent different numerical values, in which case a continuous part, i.e. a half part, of the subcarriers The first and second encoded information streams are pulse-width modulated, and the first parallel information stream modulated on the subcarriers is time-shifted from the second parallel time stream by a time delay interval to be modulated into subcarrier cycles. The first and second parallel streams are being generated. In one preferred embodiment, a single cycle analog subcarrier or a single cycle digital subcarrier is modulated with first and second encoded information streams to produce first and second parallel information streams. The present invention need not be implemented in this way. Alternatively, the first and second information streams may be time multiplexed by the encoder. That is, one or more cycles of subcarriers should be modulated exclusively by one of the parallel streams, one or more cycles of the next subcarrier should be modulated exclusively by the other of the parallel streams, and each parallel stream should be transmitted in the air. It is preferable to carry all of the information. This time multiplexing only modulates several consecutive cycles of the subcarrier with one of the encoded information streams, one modulation of the parallel stream, and then several consecutive cycles of the subcarrier. It is possible to modulate the other of the parallel information streams and to modulate the other of the parallel information streams. The simplest form of modulation embodying the invention is to time multiplex a single cycle of subcarriers with first and second encoded information streams to produce first and second parallel streams modulated with the cycle of subcarriers. The reason for this is that no synchronization information is needed to time the decoding of the parallel information streams. On the other hand, one or more cycles of the subcarriers are exclusively modulated with one of the encoded information streams, one of the parallel information streams is modulated, and the other of the encoded information streams is then modulated with the subcarriers. , If the other side of the parallel information stream is modulated, it always recognizes the identity of the information stream being received and processes the error correction information sent with each of the parallel information streams to detect error information when fading information is detected. The receiver circuit is designed to be capable of subsequent processing, including performing the replacement of Although the present invention relies on conventional error correction codes to correct minor errors present in each of the first and second parallel information streams detected by the receiver circuit, it is connected to an error correction routine. First, when a sufficiently long error indicating faded information that causes loss of synchronization between the transmitting circuit and the receiving circuit, for example, a 3-bit error in the prior art is detected, the faded detection information caused by the air fade is first Replacing corresponding error-free, non-fade information from one of the first and second parallel streams, which is staggered in time by the time delay interval between the information stream and the second information stream; Generates information that is not out of sync. Surprisingly, increasing the time delay interval between corresponding identical information or identical information units indicates a loss of synchronization between the transmit information stream and the receive circuit (cannot connect with embedded error correction information). The number of messages sent with errors (faded information) drops dramatically. This phenomenon occurs in one-way or two-way wireless systems without losing sync. More reliable than 99% transmission, It is calculated that the result of sending a message of 450 characters is obtained, This phenomenon is the detected faded information changed by the fade in the air, The time is delayed by the time delay interval, Including the same (identical) information contained in the fade information without error, It can be explained by analyzing the effect produced by replacing the information from one of the first and second parallel information streams modulated on the subcarrier. Statistically, Most air fades are relatively short in duration, Many short duration fades are long enough to cause an error of 3 bits or more in receiving the transmitted information, Errors of this magnitude can cause loss of synchronization, This can result in lost messages. Therefore, By choosing a sufficiently long time delay, There is no significant probability that false faded information will not be replaced with error-free information, This also prevents loss of synchronization. The present invention It eliminates the loss of synchronization caused by an air fade for a length of time up to the length of the time delay interval that allows the synchronization to be maintained. The synchronization state can be maintained without using the first and second parallel information streams offset by the same time delay interval, It can also be maintained by the first and second information streams being staggered by different time delay intervals throughout. As a result, The faded information is replaced with other information that is not related to the faded information, The receiver circuit is prevented from searching for new transmitted signals as in the prior art. The reason for this is The receiver circuit continues to receive the parallel information stream, From one of the same first and second parallel information streams, It does not correct corresponding error-free information or faded information that requires replacement of information units. The incorrect information unit in the faded information in the parallel information stream is Offset by a time delay interval when error-free transmission is required, It is replaced by the corresponding error-free information unit. Shifted by a time delay interval from the information units modulated on subcarriers that have changed due to a fade in the air, The information unit from at least one of the first and second parallel streams modulated onto the subcarriers is Contains accurate information, As a result, the receiving circuit can maintain the synchronization state so as not to switch to the search mode in which the broadcast of the address is searched. Since the detection operation of the received information by the receiving circuit is synchronized, Longer than the error correction code can correct, Fade by the conventional receiving circuit, It must be understood that it cannot be identified by the receiving circuit. On the other hand, According to the present invention, Parallel and simultaneous broadcast parallel information streams that contain the same information are staggered by a time delay interval, The receiving circuit always receives the same error-free information that is totally reliable, You can replace the information in the fade, This allows the synchronization state to be maintained. Further, the present invention is The sync state can be maintained even if the fade is long. A relatively short time but longer than a fade that causes loss of sync, Correct the most statistically large fades, Statistically low probability of containing a relatively large amount of information, By correcting for longer fades, In the present invention, the faded detection information resulting from an aerial fade is replaced with the same error-free information from one of the first and second parallel streams that are staggered by a time delay interval, Generates highly reliable one-way or two-way wireless data transmission signals, It allows longer messages to be sent with less radiant power than the prior art. As a result of lowering the condition of radiant power, The present invention can correct relatively infrequent aerial fades that significantly reduce the amplitude. The reason for this is The same information or same information unit from one of the first and second parallel information streams that are offset by a time delay interval is: This is due to the statistical probability of not including a corresponding drop in signal level that would interfere with detection by the receiving circuit. As a result, A fade in the air, which sometimes reduces the power of the received first and second parallel streams substantially below the threshold level of the receiver circuit, As a result of the ability of the receiving circuit to correct, The broadcast power level of the first and second parallel information streams can be reduced. The reason for this is The information generated by the fade The signal level does not drop below the detection threshold level of the receiver, This is because it can be replaced with the corresponding error-free identical information or information unit from one of the first and second parallel information streams, which are staggered by the time delay interval. In a preferred embodiment of the invention, Each of the first and second encoded information streams modulating a subcarrier comprises a frame of information, Each frame has multiple bits encoding error correction information and multiple bits encoding information from an information source, The error correction information fails to correct the fades in the time intervals that characterize the fading in the air for specific frequencies and speeds of the receiver or transceiver, The judgment of the fade in the air by the receiver, By an error correction routine that uses error correction information of multiple bits, The error detected by processing the first and second parallel information streams, It is executed by determining that the error correction bit cannot be corrected. Using a radio frequency carrier modulated with subcarriers, For transmitting into the air information that is fading by the transmitter during a time interval, The system according to the present invention is A first encoded information stream containing information to be transmitted in air and information to be transmitted in air, For generating a second encoded information stream delayed with respect to the first information stream by a time delay interval that is greater than or equal to the time interval of fading in air. An encoding processor that can respond to information sources, Responsive to the first and second encoded information streams, Is coupled to the transmitter, To generate the same first and second parallel information streams that are modulated on the subcarrier cycle, Signal processing system having encoder means for modulating subcarriers with first and second encoded information streams, The first parallel stream includes a first encoded information stream, The second parallel stream includes a second encoded information stream, The first parallel information stream modulated on the subcarriers is temporally offset from the second parallel time stream by a time delay interval, Including one receiver, The receiver comprises a detector for detecting the transmitted first and second parallel information streams, Responsive to the detected parallel stream, Received by the receiver, Determining whether there is faded information in at least one of the detected first and second parallel information streams, Replacing the faded information caused by the aerial fade in response to the determined faded information with information from at least one of the first and second parallel information streams that are time lags from the information faded by the delay interval. , Processing at least one parallel information stream containing replacement information, And at least one processor for generating information transmitted in the air without error. Each of the first and second encoded information streams comprises a frame of information, Each frame has multiple bits encoding error correction information and multiple bits encoding information from an information source, The error correction information is Unable to correct the fade in the time interval that produces the faded information in the first parallel information stream, The error correction information of the second encoded information stream fails to correct the fade in the time interval that produces the faded information in the second parallel information stream, The determination of the faded information by at least one processor By an error correction routine that uses error correction information of multiple bits, The error detected by processing the first and second parallel information streams, It is executed by determining that the error correction bit cannot be corrected. At least one processor of the receiver further comprises a digital signal processor coupled to the detector and the control processor, This digital signal processor processes each detected cycle of subcarriers, Calculating an integral value of at least one selected modulation portion of each individual cycle, Each of the calculated integral values, Numerically comparing a calculated integral value with a plurality of stored numerical ranges representing one of a plurality of possible numerical values that the selected portion can encode to numerically identify the stored range containing Instead of at least one selected part of each of the cycles, With each numerical value encoding at least some of the information units in one of the first and second parallel information streams, Adapted to replace the identified storage range containing the calculated integral value with one of a plurality of numerical values, To allow the digital signal processor to determine if the faded information is present, It is adapted to process first and second parallel information streams containing permuted numbers. Including this digital signal processor, The digital signal processor processes detected individual cycles of subcarriers modulated with the first and second parallel information streams, Judge the similarity with a predetermined stored pattern, Modifying at least one of the first and second parallel information streams, Thus, by the digital signal processor processing the modified first and second parallel information streams with at least one of the predetermined stored patterns, Determine if there is faded information. By taking multiple samples of each selected modulation portion of each individual cycle, The integral value is calculated by the digital signal processor, Each sample has one number, Each sample is compared to a range of numbers that indicates the valid samples to include in the integral calculation, If this comparison reveals that the sampled value is out of range, Replace the compared sample value with a value that is a function of the sample value adjacent to the sample value to be replaced. The preferred function of sample values adjacent to the sample value is Replacing the sample value to be compared with a value that is an average of at least one sample value preceding the sample value to be compared and at least one sample value following the sample value to be compared. The first and second encoded parallel information streams are It is modulated in the cycle of subcarrier by multi-phase modulation, Whether the phase of the subcarrier cycle is modulated with the first and second encoded information streams, Or the first and second encoded parallel information streams are modulated on a subcarrier cycle by pulse width modulation, A portion of the width of the subcarrier cycle is modulated with the first and second encoded information streams. Pulse width modulation encodes numbers within a range of numbers, The digital signal processor decodes the range of numbers. The range of numbers can be 1-16. Using a radio frequency carrier modulated with subcarriers, During the time interval, With the transmitted signal fading, In the method of the present invention for transmitting information from the transmitter to the receiver in the air, A first encoded information stream containing information to be transmitted in the air and a second encoded information stream containing information to be transmitted in the air and delayed with respect to the first information stream by a delay time interval greater than or equal to a time interval of fading in the air. Generate an encoded information stream, Modulating the subcarriers with the first and second encoded information streams, Generate identical first and second parallel information streams modulated on a cycle of subcarriers, The first parallel stream includes a first encoded information stream, The second parallel stream includes a second encoded information stream, The first parallel information stream modulated onto the subcarriers is offset in time from the second parallel information stream by a time delay interval, The receiver is Detecting first and second parallel information streams transmitted on a radio frequency carrier, Determining whether there is faded information in at least one of the detected first and second parallel information streams, In response to the determined faded information, the faded information caused by the air fade Replacing the information faded by the delay interval with information from at least one of the first and second parallel information streams that are offset in time, Processing at least one parallel information stream containing replacement information, Generates information transmitted in the air without error. Utilizing the radio frequency carrier modulated by the subcarrier, Subcarrier To generate the first and second parallel information streams received on each cycle of this subcarrier, Modulated by the same first and second encoded information streams, The first parallel information stream includes a first encoded information stream, The second parallel information stream includes a second encoded information stream, These parallel information streams are transmitted over the air with a time delay interval between these parallel information streams modulated on subcarriers being equal to or greater than the time interval, A receiver according to the invention for receiving an aerial transmitted signal of information subject to aerial fading during a time interval, A detector for detecting the transmitted first and second parallel information streams, Responsive to the detected parallel stream and received by the transceiver, Determining whether there is faded information in at least one of the detected first and second parallel information streams, Replacing the faded information caused by the aerial fade in response to the determined faded information with information from at least one of the first and second parallel information streams that are time lags from the information faded by the delay interval. , Processing at least one parallel information stream containing replacement information, At least one processor for generating information transmitted in the air without error. Each of the first and second encoded information streams comprises a frame of information, Each frame has multiple bits encoding error correction information and multiple bits encoding information from an information source, The error correction information in the first encoded information stream is Unable to correct the fade in the time interval that produces the faded information in the first parallel information stream, The error correction information of the second encoded information stream fails to correct the fade in the time interval that produces the faded information in the second parallel information stream, The determination of the faded information by at least one processor By an error correction routine that uses error correction information of multiple bits, It is performed by the digital signal processor determining that the error correction bits cannot correct the error detected by processing the first and second parallel information streams. At least one processor of the receiver includes a digital signal processor coupled to the detector and the control processor; The digital signal processor processes detected individual cycles of subcarriers modulated with the first and second parallel information streams, Judge the similarity with a predetermined stored pattern, Modifying at least one of the first and second parallel information streams, Thus, by the digital signal processor processing the modified first and second parallel information streams with at least one of the predetermined stored patterns, Determine if there is faded information. At least one processor of the receiver includes a digital signal processor coupled to the detector and the control processor; This digital signal processor processes each detected cycle of subcarriers, Calculating an integral value of at least one selected modulation portion of each individual cycle, Each of the calculated integral values, Numerically comparing a calculated integral value with a plurality of stored numerical ranges representing one of a plurality of possible numerical values that the selected portion can encode to numerically identify the stored range containing Instead of at least one selected part of each of the cycles, With each numerical value encoding at least some of the information units in one of the first and second parallel information streams, Adapted to replace the identified storage range containing the calculated integral value with one of a plurality of numerical values, To allow the digital signal processor to determine if the faded information is present, Process the first and second parallel information streams containing the permuted numbers. By taking multiple samples of each selected modulation portion of each individual cycle, The integral value is calculated by the digital signal processor, Each sample has one number, Each sample is compared to a range of numbers that indicates the valid samples to include in the integral calculation, If this comparison reveals that the sampled value is out of range, Replace the compared sample value with a value that is a function of the sample value adjacent to the sample value to be replaced. The preferred function of sample values adjacent to the sample value is The sample value to compare is Substituting a value that is the average of at least one sample value following the sample value to be compared with at least one sample value preceding the sample value to be compared. The first and second encoded parallel information streams are It is modulated in the cycle of subcarrier by multi-phase modulation, Whether the phase of the subcarrier cycle is modulated with the first and second encoded information streams, Or the first and second encoded parallel information streams are modulated on a subcarrier cycle by pulse width modulation, A portion of the width of the subcarrier cycle is modulated with the first and second encoded information streams. Pulse width modulation encodes numbers within a range of numbers, The digital signal processor decodes the range of numbers. The range of numbers can be 1-16. Subcarrier To generate the first and second parallel information streams in each cycle of this subcarrier, Modulated by the same first and second encoded information streams, The first parallel stream includes a first encoded information stream, The second parallel stream includes a second encoded information stream, First modulated by subcarrier, A second parallel information stream is transmitted between the two at a time delay interval, During the time interval the transmitted signal of information is subject to fading in the air, Where the time delay interval is greater than or equal to the time interval, Information transmitted in the air using a radio frequency carrier modulated by a subcarrier, In the method of the present invention for receiving at the receiver, Detecting first and second parallel information streams transmitted on a radio frequency carrier; Determining whether there is faded information in at least one of the detected first and second parallel information streams, In response to the determined faded information, the faded information caused by the air fade Replacing the information faded by the delay interval with information from at least one of the first and second parallel information streams that are offset in time, Processing at least one parallel information stream containing replacement information, Generating the information transmitted in the air without error. By modulating the radio frequency carrier transmitted in the air with subcarriers, For use with a transmitter for transmitting to the air at least one radio frequency receiver of information subject to fading in the air for a time interval, The signal processing system according to the present invention is A first encoded information stream containing information to be transmitted in the air, And information to be sent in the air, For generating a second encoded information stream delayed with respect to the first information stream by a time delay interval that is greater than or equal to the time interval of fading in air. An encoding processor that can respond to information sources, Responsive to the first and second encoded information streams, To generate the same first and second parallel information streams that are modulated on the subcarrier cycle, An encoder for modulating subcarriers with the first and second encoded information streams, The first parallel stream includes a first encoded information stream, The second parallel stream includes a second encoded information stream, The first parallel information stream modulated onto subcarriers is offset from the second parallel information stream by a time delay interval. The encoder modulates the subcarrier cycle with multi-phase modulation, The phase of the subcarrier cycle is modulated with the first and second encoded information streams, Or the encoder modulates the subcarrier cycle with pulse width modulation, A portion of the width of the subcarrier cycle is modulated with the first and second encoded information streams. The information source is a character, The characters of the first and second encoded information streams are each encoded with multiple bits, The characters of the first and second encoded information are Bi-phase quadrature modulated on the sub-carrier by the bit in the quadrant of the sub-carrier's cycle, Or the characters of the first and second information streams encode numbers within a range of numbers that can be 1-16, It is pulse width modulated in part of the cycle of the subcarrier. Each of the first and second encoded information streams comprises a frame of information, Each frame has multiple bits encoding error correction information and multiple bits encoding information from an information source, The error correction information of the first encoded information stream is Unable to correct the fade in the time interval that produces the faded information in the first parallel information stream, The error correction information of the second encoded information stream cannot correct the fade of the time interval which produces faded information in the second parallel information stream. The time interval is Without replacing the faded information caused by the aerial fade with the time-shifted information from the faded information from at least one of the transmitted parallel information streams by a time delay interval, The length is such that at least one receiver loses synchronization with the transmitted parallel information stream. The channel is The carrier has a modulation depth of 5 KHz, The subcarrier is at least 1200 Hz. With the information transmission signal subject to fading in the air during the time interval, In the method of the invention of transmitting information in the air by modulating a carrier transmitted in the air by subcarriers, Generating a first encoded information stream containing information to be transmitted in the air and a second encoded information stream containing information to be transmitted in the air, The second encoded information stream is delayed with respect to the first information stream by a time interval greater than or equal to a time interval of fading in the air, To generate the same first and second parallel information streams modulated on a cycle of subcarriers, Modulating the subcarriers with the first and second encoded information streams, The first parallel stream includes a first encoded information stream, The second parallel stream includes a second encoded information stream, The first parallel information stream modulated onto the subcarriers is offset from the second parallel information stream by a time delay interval. Utilizing the carrier modulated by the subcarrier, Subcarrier To generate the first and second parallel information streams received on each cycle of this subcarrier, Modulated by the same first and second encoded information streams, The first parallel stream includes a first encoded information stream, The second parallel stream includes a second encoded information stream, The first parallel information stream modulated onto the subcarriers is offset in time from the second parallel information stream by a time delay interval, During the time interval, With the transmitted signal of information subject to fading in the air, A receiver according to the present invention for receiving information transmitted in the air is A detector for detecting the transmitted first and second parallel information streams, Responsive to the detected parallel stream and received by the transceiver, Determining whether there is faded information in at least one of the detected first and second parallel information streams, In response to the determined faded information, the faded information caused by the air fade Replacing the information faded by the delay interval with information from at least one of the first and second parallel information streams that are offset in time, Processing at least one parallel information stream containing replacement information, At least one processor for generating information transmitted in the air without error. Each of the first and second encoded information streams comprises a frame of information, Each frame has multiple bits encoding error correction information and multiple bits encoding information from an information source, The error correction information of the first encoded information stream is Unable to correct the fade in the time interval that produces the faded information in the first parallel information stream, The error correction information of the second encoded information stream fails to correct the fade in the time interval that produces the faded information in the second parallel information stream, The determination of the faded information by at least one processor By an error correction routine that uses error correction information of multiple bits, Performed by determining that the error correction bits cannot correct the error detected by processing the first and second parallel information streams. At least one processor of the receiver includes a digital signal processor coupled to the detector and the control processor; This digital signal processor processes each detected cycle of subcarriers, Calculating an integral value of at least one selected modulation portion of each individual cycle, A plurality of stored numbers indicating one of a plurality of possible numbers that the selected portion can encode to numerically identify a stored range containing each of the calculated integrals and the calculated integrals. Compare the range numerically, Instead of at least one selected part of each of the cycles, With each numerical value encoding at least some of the information units in one of the first and second parallel information streams, Adapted to replace the identified storage range containing the calculated integral value with one of a plurality of numerical values, To allow the digital signal processor to determine if the faded information is present, Process the first and second parallel information streams containing the permuted numbers. The first and second parallel information streams are It is modulated in the cycle of subcarrier by multi-phase modulation, The phase of the cycle is modulated with the first and second encoded information streams, Or the first and second parallel information streams are It is modulated in the cycle of subcarrier by pulse width modulation, The width of a portion of the subcarriers is modulated with the first and second encoded information streams. Pulse width modulation encodes numbers within a range of numbers, The digital signal processor decodes the range of numbers. The range of numbers can be 1-16. With the information transmission signal subject to fading in the air during the time interval, A transceiver according to the present invention for transmitting information in the air by modulating a carrier transmitted in the air by a subcarrier, Responsive to the information source, An encoding processor for generating a first encoded information stream containing information to be transmitted in air and a second encoded information stream containing information to be transmitted in air, The second encoded information stream is delayed with respect to the first information stream by a time interval greater than or equal to a time interval of fading in the air, Responsive to the first and second encoded information streams, To generate the same first and second parallel information streams modulated on a cycle of subcarriers, An encoder for modulating subcarriers with the first and second encoded information streams, The first parallel stream includes a first encoded information stream, The second parallel stream includes a second encoded information stream, The first parallel information stream modulated onto the subcarriers is offset from the second parallel information stream by a time delay interval. The encoder is Modulate the subcarrier cycle by multi-phase modulation, The phase of the subcarrier cycle is modulated by the first and second encoded information streams, Or the encoder The pulse width modulation modulates the subcarrier cycle, The width of a portion of the subcarrier cycle is modulated by the first and second encoded information streams. The information source generates a character, Each of the characters of the first and second encoded information streams is encoded with a plurality of bits. The characters of the first and second encoded information streams are Bi-phase quadrature modulated on the subcarrier with bits in the quadrant of the subcarrier cycle, Or the characters of the first and second encoded information streams are Encode numbers within a range of numbers within each part, Pulse width modulated on a part of the subcarrier, The range of numbers can be 1 to 16. Each of the first and second encoded information streams comprises a frame of information, Each frame has multiple bits encoding error correction information and multiple bits encoding information from an information source, The error correction information of the first encoded information stream is Unable to correct the fade in the time interval that produces the faded information in the first parallel information stream, The error correction information of the second encoded information stream cannot correct the fade of the time interval which produces faded information in the second parallel information stream. The time interval is Without replacing the faded information caused by the aerial fade with the time-shifted information from the faded information from at least one of the transmitted parallel information streams by a time delay interval, The length is set so that the receiving circuit loses the synchronization state with the transmitted parallel information stream. The channel has a modulation depth of 5 KHz, The subcarrier is at least 1200 Hz. Using a radio frequency carrier modulated with subcarriers, During the time interval, With the transmitted signal fading, A two-way transmission system for transmitting information between a transceiver and a base station in the air, A first encoded information stream containing information to be transmitted by the base station in the air and delayed by a delay time interval greater than the time interval of fading in the air containing information to be transmitted in the air To generate a second encoded information stream, An encoding processor that is responsive to the information source, And modulating the subcarriers with the first and second encoded information streams, Generate identical first and second parallel information streams modulated on a cycle of subcarriers, The first parallel stream includes a first encoded information stream, The second parallel stream includes a second encoded information stream, The first parallel information stream modulated onto the subcarriers is offset in time from the second parallel information stream by a time delay interval, Coupled to an encoder responsive to the first and second encoded information streams, The transceiver A detector for detecting the transmitted first and second parallel information streams, Responsive to the detected parallel stream and received by the transceiver, Determining whether there is faded information in at least one of the detected first and second parallel information streams, In response to the determined faded information, the faded information caused by the air fade Replacing the information faded by the delay interval with information from at least one of the first and second parallel information streams that are offset in time, Processing at least one parallel information stream containing replacement information, It has at least one processor that produces the information transmitted in the air without error. Each of the first and second encoded information streams comprises a frame of information, Each frame has multiple bits encoding error correction information and multiple bits encoding information from an information source, The error correction information of the first encoded information stream is Unable to correct the fade in the time interval that produces the faded information in the first parallel information stream, The error correction information of the second encoded information stream fails to correct the fade in the time interval that produces the faded information in the second parallel information stream, The determination of the faded information by at least one processor By an error correction routine that uses error correction information of multiple bits, Performed by determining that the error correction bits cannot correct the error detected by processing the first and second parallel information streams. At least one of the transceivers includes a digital signal processor coupled to the detector and the control processor, This digital signal processor processes each detected cycle of subcarriers, Calculating an integral value of at least one selected modulation portion of each individual cycle, Each of the calculated integral values, Numerically comparing a calculated integral value with a plurality of stored numerical ranges representing one of a plurality of possible numerical values that the selected portion can encode to numerically identify the stored range containing Instead of at least one selected part of each of the cycles, With each numerical value encoding at least some of the information units in one of the first and second parallel information streams, Adapted to replace the identified storage range containing the calculated integral value with one of a plurality of numerical values, To allow the digital signal processor to determine if the faded information is present, Process the first and second parallel information streams containing the permuted numbers. By taking multiple samples of each selected modulation portion of each individual cycle, The integral value is calculated by the digital signal processor, Each sample has one number, Each sample is compared to a range of numbers that indicates the valid samples to include in the integral calculation, If this comparison reveals that the sampled value is out of range, Replace the compared sample value with a value that is a function of the sample value adjacent to the sample value to be replaced. The preferred function of sample values adjacent to the sample value is The sample value to compare is Substituting a value that is the average of at least one sample value preceding the sample value to be compared and at least one sample value following the sample value to be compared. The first and second encoded information streams are Modulated in subcarrier cycles by multi-phase modulation, The phase of the subcarrier cycle is modulated with the first and second encoded information streams, or Or the first and second encoded parallel information streams are It is modulated by the subcarrier cycle by pulse width modulation, The width of a portion of the subcarriers is modulated with the first and second encoded information streams. Pulse width modulation encodes numbers within a range of numbers, The digital signal processor decodes this range of numbers. The range of numbers can be 1-16. The receiving circuit according to the present invention is A detector for detecting the modulated cycle of the information encoded subcarrier, Process each detected cycle of subcarriers, Calculating an integral value of at least one selected modulation portion of each individual cycle, Each of the calculated integral values, Numerically comparing a calculated integral value with a plurality of stored numerical ranges representing one of a plurality of possible numerical values that the selected portion can encode to numerically identify the stored range containing Instead of at least one selected part of each of the cycles, With each number encoding at least part of the information unit in one of the cycles, A digital signal processor coupled to the detector to replace the identified storage range containing the calculated integral value with one of a plurality of numerical values, Processing the numerical value replaced by the control processor, Generate information. Utilizing the carrier modulated by the subcarrier, Subcarrier To generate the same first and second parallel information streams modulated on this subcarrier cycle, Modulated by the same first and second encoded information streams, The first parallel stream includes a first encoded information stream, The second parallel stream includes a second encoded information stream, A first parallel information stream modulated on a subcarrier is transmitted in the air with a time delay interval that is greater than or equal to a time interval, Receive information sent in the air, The receiving circuit according to the present invention is A detector for detecting the transmitted first and second parallel information streams, Responsive to the detected parallel stream and received by the receiving circuit, Determining whether there is faded information in at least one of the detected first and second parallel information streams, Replacing the faded information caused by the aerial fade in response to the determined faded information with information from at least one of the first and second parallel information streams that are time lags from the information faded by the delay interval. , Processing at least one parallel information stream containing replacement information, Including a processor to generate information transmitted in the air without error, This processor processes each detected cycle of subcarriers, Calculating an integral value of at least one selected modulation portion of each individual cycle, Each of the calculated integral values, Numerically comparing a calculated integral value with a plurality of stored numerical ranges representing one of a plurality of possible numerical values that the selected portion can encode to numerically identify the stored range containing Instead of at least one selected part of each of the cycles, With each numerical value encoding at least some of the information units in one of the first and second parallel information streams, Adapted to replace the identified storage range containing the calculated integral value with one of a plurality of numerical values, The processor generates information, Process the replaced numbers. By taking multiple samples of each selected modulation portion of each individual cycle, The integral value is calculated by the digital signal processor, Each sample has one number, Each sample is compared to a range of numbers that indicates the valid samples to include in the integral calculation, If this comparison reveals that the sampled value is out of range, Replace the compared sample value with a value that is a function of the sample value adjacent to the sample value to be replaced. The preferred function of sample values adjacent to the sample value is Converting the sample value to be compared to a value that is an average of at least one sample value preceding the sample value to be compared and at least one sample value following the sample value to be compared. Using a radio frequency carrier modulated with subcarriers, During the time interval, With the transmitted signal fading, A two-way transmission system for transmitting information between a transceiver and a base station in the air, A first encoded information stream containing information to be transmitted by the base station in the air and delayed by a delay time interval greater than the time interval of fading in the air containing information to be transmitted in the air To generate a second encoded information stream, A processor that can respond to information sources, And modulating the subcarriers with the first and second encoded information streams, Generate identical first and second parallel information streams modulated on a cycle of subcarriers, The first parallel stream includes a first encoded information stream, The second parallel stream includes a second encoded information stream, The first parallel information stream modulated onto the subcarriers is offset in time from the second parallel information stream by a time delay interval, An encoder responsive to the first and second encoded information streams, The transceiver A detector for detecting the transmitted first and second parallel information streams, Responsive to the detected parallel stream and received by the transceiver, Determining whether there is faded information in at least one of the detected first and second parallel information streams, Replacing the faded information caused by the aerial fade in response to the determined faded information with information from at least one of the first and second parallel information streams that are time lags from the information faded by the delay interval. , Processing at least one parallel information stream containing replacement information, It has a processor that generates the information transmitted in the air without error. This processor processes each detected cycle of subcarriers, Calculating an integral value of at least one selected modulation portion of each individual cycle, Each of the calculated integral values, Numerically comparing a calculated integral value with a plurality of stored numerical ranges representing one of a plurality of possible numerical values that the selected portion can encode to numerically identify the stored range containing Instead of at least one selected part of each of the cycles, With each numerical value encoding at least some of the information units in one of the first and second parallel information streams, It is designed to replace the identified storage range containing the calculated integral with one of a number that displays The processor generates information, Process the replaced numbers. By taking multiple samples of each selected modulation portion of each individual cycle, The integral value is calculated by the digital signal processor, Each sample has one number, Each sample is compared to a range of numbers that indicates the valid samples to include in the integral calculation, If this comparison reveals that the sampled value is out of range, Replace the compared sample value with a value that is a function of the sample value adjacent to the sample value to be replaced. The preferred function of sample values adjacent to the sample value is Converting the sample value to be compared to a value that is an average of at least one sample value preceding the sample value to be compared and at least one sample value following the sample value to be compared. BRIEF DESCRIPTION OF THE FIGURES FIG. 1 shows a diagram of a prior art POCSAG protocol. FIG. Figure 4 shows a diagram of a representative 7-digit numeric page using the POCSAG protocol. FIG. Numerical value POCSAG transmission is shown. 4A-4J, It is calculation data for evaluating the POCSAG protocol for various operating conditions. FIG. 6 shows a graph of POCSAG protocol failure rate as a function of message length in seconds. FIG. 1 shows a block diagram of a prior art processor and protocol encoder. 7A and 7B show 3A and 3B respectively show pulse width modulation encoding a phase-modulated subcarrier and first and second parallel information streams. FIG. According to the present invention, Can be used for subcarrier modulation, 3 shows first and second encoded information streams that are offset in time. FIG. 6 is a graph of worst failure rates for 450 character long messages in accordance with the present invention. 10A-10K, It is calculation data which evaluates the probability of message loss with respect to the changing operating conditions of the present invention. FIG. 1 shows a block diagram of a one-way information transmission system according to the present invention. Figure 12 Used according to the invention, 3 illustrates analog modulation of subcarriers to generate a time offset transmitted analog parallel information stream. FIG. Used according to the invention, 7 illustrates pulse width modulation of subcarriers to generate time-shifted transmitted digital parallel information streams. Figure 14 14 shows a series of block diagrams of the processor and protocol encoder of FIG. 13 according to the present invention. Figure 14 6 illustrates the inputs of a controller system for encoding used in accordance with the present invention. FIG. Create first and second information streams that modulate the subcarriers, Figure 5 shows an example of the conversion of a message with an 8-bit information unit into two 4-bit nibbles to generate first and second parallel information means. FIG. To generate a first parallel information stream in accordance with a preferred embodiment of the present invention, Figure 3 shows a forward first message memory used to store information to be transmitted in groups of 4-bit nibbles that make up an encoded first information stream that modulates subcarriers. Figure 18 To generate a second parallel information stream in accordance with a preferred embodiment of the present invention, 5 shows a backward second message memory used to store information to be transmitted in groups of 4-bit nibbles that make up an encoded second information stream that modulates subcarriers. FIG. According to the present invention, to modulate subcarriers to generate first and second parallel information streams, Figures 18 and 18 read in parallel? 3 shows an intermediate message memory for storing the first and second encoded message streams of. 20 With the information decomposed into character message units that are each 4-bit nibbles, 20 shows a message memory storing first and second encoded information streams for modulating subcarriers as shown in FIG. FIG. 1 shows a schematic circuit diagram of a transmitter circuit according to the invention. FIG. 21 shows a flow chart of the operation of the transmitter circuit of FIG. FIG. 3 shows a schematic circuit diagram of a receiver circuit according to the invention. 24A and 14B show 4 shows the integration of bi-phase modulated subcarriers by the digital signal processor of the receiver circuit of the present invention. FIG. 4 shows the integration of pulse width modulated subcarriers by the digital signal processor of the receiver circuit of the present invention. 26A and 26B show To eliminate noise transients within the pulse width modulated subcarriers of the present invention, 6 illustrates sample processing performed by a digital signal processor of a receiver circuit. 27A and 26B show To eliminate noise transients within the phase modulated subcarriers of the present invention, 6 illustrates sample processing performed by a digital signal processor of a receiver circuit. FIG. A parallel information stream into a series of numerical representations of at least some of the information units that make up the information modulated on the subcarriers, To transform parallel information streams, 6 is a flowchart of the operation of a digital signal processor of a receiving circuit that compares a pre-stored range with an integrated value. 29A and 29B show 5 shows a flow chart of the operation of the receiving circuit according to the invention. FIG. 6 shows a flowchart for decoding a parallel stream modulated on a subcarrier by a digital signal processor of the receiving circuit of the present invention. FIG. 6 shows a flowchart of a memory reconfiguration by the control processor of the receiving circuit of the present invention. 32 shows 6 shows a flow chart of message correction by the control processor of the receiving circuit of the present invention for replacing faded information with error-free information. FIG. An example of correction of a message containing erroneous information is shown. FIG. 1 is a block diagram of a two-way wireless information transmission system according to the present invention. FIG. 35 shows It is a transmitter / receiver block diagram regarding a direction. BEST MODE FOR CARRYING OUT THE INVENTION The data transmission rate is higher, Lower error rate, Requires less radiated power than traditional one-way and two-way serial communication systems, Improved one-way and two-way communication system, And its operating method. The present invention Equal to the duration of fading in the air, Or separated by more time delay intervals, Should be sent in the air, Preferably each contains the same information, To generate the first and second encoded parallel information streams, It utilizes a time offset protocol that modulates subcarriers. The time is delayed by the time delay interval, The first and second encoded information streams, which are preferably identical, modulate subcarriers, Generating first and second parallel information streams that include the encoded first and second information streams, respectively. When the encoded first and second message streams that modulate the subcarriers are the same, The first and second parallel information streams are the same. When the first parallel information stream and the second parallel information stream are the same, The receiving circuit processes an error correction routine that uses the bits of error correction information present in the first and second parallel information streams, Even if there is an uncorrectable aerial fade, it keeps synchronizing with the transmitting circuit, The faded information in at least one of the parallel information streams, Reconstruction is performed with error-free information that is time-delayed from the faded information by a time delay interval. The first parallel information stream and the second parallel information stream are not the same, Even if the reconstruction of error-free information is hindered, Since the sync state is not lost, The probability of making an error is reduced, The information transmission rate is higher than that of the conventional technique. By transmitting the same parallel information stream modulated onto subcarriers with a time offset that is longer than the statistically possible fade length, While using the reduced radiation power, The transmission information is processed by the processing of the receiving circuit, Erroneous information caused by fades can be removed at high speed. Uncorrectable fades are limited to fades longer than the time delay interval. Protocol is source, For example, since the first and second serial information streams generated by inputting information from the serial information stream are used, With information that is modulated onto subcarriers that are offset in time by a programmable time delay interval, When it is required to send accurate information, Each information stream contains the same information. This programmable time delay interval is statistically certain, Fading in the atmosphere, For example Raleigh fading, Equal to the time interval of fading caused by multipath interference or other atmospheric phenomena, Programmed to be more than that, The ability to replace error-free, non-fade information with a time lag from the faded information by the time delay interval, It is provided to a receiving circuit for receiving a semi-synchronous information stream modulated into subcarriers composed of parallel first and second information. This allows The receiver circuit is prevented from losing its reception in synchronization with the information stream and from searching for another transmitted signal to the receiver circuit. The time offset parallel first and second information streams are A first parallel stream containing an encoded first information stream, And a second parallel stream including an encoded second stream, It is modulated by the subcarrier cycle, in this case, When error-free data transmission is desired, The encoded first and second information streams are Do not send error-free data that contains the same input information, When it is desired to maintain synchronous transmission over a fade length in the atmosphere, The encoded first and second information streams contain non-common or somewhat common information. The first parallel information stream modulated onto subcarriers is It is offset from the second parallel time stream by a time delay interval which will be described later with reference to FIG. The subcarrier may be either analog or digital. The modulated analog subcarrier can be a sine wave, The modulated digital subcarrier can be a square wave, Both subcarriers are shown in Figures 7A and 7B, respectively. In FIG. 7A, The sinusoidal subcarrier encodes 1s or 0s in each of the four phases of the 360 degree cycle, It is modulated with four different phases. As shown This modulation is bi-phase quadrature modulation (45 degrees, 135 degrees, 225 degrees and 315 degrees modulate 1 or 0). FIG. 12 described below is It is shown to encode a 1 or 0 in each of these four phases. The invention is not limited to using four phases to encode the binary information on each cycle of the subcarriers, In carrying out the present invention, It should be understood that it is possible to have more or less phases. As shown Modulate the bits from the first parallel information stream with 45 ° and 135 ° phases of the analog subcarrier cycle, The bits from the second parallel information stream are modulated with phases of 225 degrees and 315 degrees. Any other combination of modulation of subcarriers by the first and second parallel information streams, For example, modulating the phase of one or more consecutive cycles exclusively by one of the first and second parallel information streams, afterwards, Modulate the phase of the next one or more successive cycles exclusively with the other of the first and second parallel information streams, For modulation that repeats this cycle, This will be described below. In the preferred embodiment, when error-free transmission is desired, The first and second parallel information streams are the same information or the same information unit (ie, characters that are offset by a time delay interval, in the first and second parallel information streams, Graphic information, Digital word etc.) In FIG. 7B, Pulse width modulate the square wave subcarrier in the first half of the square wave subcarrier cycle which encodes 4 bits of the first parallel information stream; Pulse width modulate on the second half of the square wave subcarrier cycle which encodes 4 bits of the second parallel information stream. Figure 13 below FIG. 7 shows possible numerical values that can be encoded by the rectangular wave modulation as shown in FIG. 7B. As shown here, Pulse width modulation has 16 possible widths, These widths are proportional. That is, a value of 1 is 1/16 of the width of 16 values. Other combinations of subcarrier modulation by the first and second parallel information streams, For example, modulating one or more consecutive cycles of a square wave exclusively with one of the first and second parallel information streams, A combination of modulations will be described in which one or more subsequent cycles are modulated exclusively with the other of the first and second parallel information streams. In the preferred embodiment, If you want to minimize the error rate, The first and second parallel information streams are the same information or the same information units (characters, etc.) in the first and second parallel information streams, which are shifted in time by a time delay interval described later with reference to FIG. data, Digital word etc.) Each of the first and second information streams, which are offset by a programmable time delay interval as described below with reference to FIG. At least some of the information that should be sent, Preferably all are included. If the receiving circuit detects an error in at least one of the parallel streams, To detect errors that are longer than can be corrected with an error correction routine that can cause loss of synchronization, By processing the error correction bits, The detected information in at least one of the parallel information streams containing the faded information caused by the atmospheric fade, It replaces with information from at least one of the first and second parallel streams that are offset in time from the fade measured by the time delay interval. Along with the information to receive and other information described with reference to FIG. Utilizing the error correction code that is also included in the broadcast first and second parallel streams, Error correction code is used in the receiving circuit, Corrects small (eg, 2 bit) errors that can be corrected by an error correction routine. For example, a 2-bit error is an error correction code, For example, it can be corrected by the BCH code. The error correction code embedded in each of the first and second parallel streams cannot correct. Predetermined size, For example, using detection of 3 bits or more errors, Determining whether there is an atmospheric fade that cannot be corrected by the error correction code embedded in the information from at least one of the first and second parallel information streams, Further, it is determined whether or not the information that is shifted by the time delay interval is replaced with the information included in the faded information of the first and second parallel streams. Having a length of several milliseconds or more, It cannot be corrected with an error correction code, Longer natural or artificial interference waves Loss of the first and second parallel streams (faded information) received during the time interval in which the atmospheric fade is occurring, received at a time offset before or after the time delay interval. Correct by substituting information. The present invention It utilizes the following facts. That is, Time offset by a time delay interval longer than the statistically certain period of atmospheric fade below the receiving capability of the receiving circuit to discriminate information, The same portion of information in the first and second time offset parallel information streams modulated onto subcarriers (eg, character, Graphic data, It takes advantage of the fact that the probability of losing information units such as digital words) is extremely low. Therefore, To replace the faded information in a time interval within each parallel information stream that includes an error detected by processing an error correction code within each of the first and second parallel information streams, By using the time offset information from the parallel stream, The reliability of the whole receiving circuit is several orders of magnitude, It is increasing. The present invention Analog and digital transmitters of the type commonly used for one-way message transmission (paging) around the world, And for both analog and digital transmitter circuits of the type used for two-way wireless transmission in the world. According to the present invention, Referring to FIGS. 12 and 13 below, To generate a parallel stream as described above in FIGS. 7A and 7B, With the first and second encoded message streams shown in FIG. Modulated by time multiplexing, Alternatively, the carrier is modulated with subcarriers having individual cycles that are simultaneously modulated. This time delay interval is programmable by a system input by the encoder processor described below in FIG. FIG. When the time delay interval is lengthened, The graph shows that the reliability of the transmission is increased. As shown in FIG. In the prior art shown in FIGS. 41 and 5, The reliability of sending error-free messages with 450 character messages at the lowest speeds and operating frequencies is 99.compared with a probability of message error rate above 90%. The probability has increased to over 99%. According to the present invention, the probability of transmitting error-free information in a two-way wireless system in which the data rate of transmission is increased and the required radiation power is reduced can likewise be increased. Furthermore, 99. The transmission rate at an error-free rate of 99% approaches up to 10 times the transmission rate of the POCSAG protocol, allowing one-eighth of the radiation power of POCSAG to enable the use of fewer transmitters. Since it is available, this can substantially reduce the equipment of the transmission hardware, and the frequency assigned to the IMTS transmitter can be used for bidirectional wireless transmission without changing the transmitter. The encoding format of the protocol of the present invention in either a one-way or two-way wireless system depends on whether the transmitter circuit operates in analog mode or in digital mode. When the transmitter circuit is operating in analog mode, the sinusoidal cycles of the subcarriers are transmitted in the same information unit separated in time by the time delay interval specified by the offset value in FIG. Modulated to produce first and second information streams. In analog mode, the encoder modulates a cycle of the subcarriers, for example by multi-phase modulation as described above with reference to FIG. 7A, and thus multiple quadrants of the cycle of the subcarriers with the encoded first information stream. , Modulating multiple quadrants of a cycle of subcarriers with an encoded second information stream to generate first and second parallel information streams, and thus identical first and second information when error free transmission is desired. The same information unit contained in two information streams is separated in parallel by a time delay interval between encoded information streams and transmitted. The encoded first information stream preferably comprises all of the bits encoding each unit of information, and the encoded second information stream preferably comprises all of the information encoding each unit of information. . Modulating the subcarriers with the encoded first and second information streams produces first and second parallel information streams that include the first and second information streams, respectively. It is preferred to modulate a single cycle of subcarriers with the first and second information streams. Bi-phase quadrature modulation, as described above with reference to FIG. 7A and as described below in FIG. 12, is a quadrant of a first information stream that modulates a quadrant of one cycle of subcarriers and another quadrant of one cycle of subcarriers Can be used with a second information stream that modulates Alternatively, one or more consecutive cycles of the subcarrier may be modulated exclusively by the first information stream, and then one or more consecutive cycles of the subcarrier may be modulated exclusively by the second information stream. However, time multiplexing can also be used. When the transmitter circuit operates in digital mode, the digital or square wave cycles of the subcarriers are pulse width modulated with the first and second information streams to produce a parallel information stream. The digital encoder of the transmitter circuit modulates the cycle of the subcarriers by pulse width modulation, and a part of one or more cycles of the subcarriers (the positive or negative part of the subcarriers) is , As described above with reference to FIG. 7B and as described below with reference to FIG. 13, pulse width modulated respectively to generate respective first and second parallel information streams, and thus a time delay between the information streams. The same information units contained in the first and second information streams of FIG. 8 are transmitted in the first and second parallel information streams separated on the subcarriers by the intervals. Pulse width modulation can be used to encode a range of numbers (eg, 4 in FIG. 13) that represent multiple bits between consecutive portions of a single cycle of subcarriers, and can be used to encode the first and second pulse information streams. Generate or modulate one or more consecutive cycles of the subcarrier exclusively with the first information stream in a repeating pattern, and then modulate one or more consecutive cycles of the subcarrier only with the second information stream. By doing so, first and second parallel information streams can be generated. FIG. 8 shows an example of first and second encoded information streams in full encoding as used in one-way wireless communication. The first and second (forward and backward) encoded information streams are identical not only for the information content (information field) to be received, but also for other information required for transmission. Each encoded information stream comprises a plurality of different parts, the SYNC part being in accordance with the prior art, eg according to the known digital or analog protocols used in one-way or two-way radio systems. It is not limited to only these protocols. OFFSET is a command that instructs the receiving circuit to decode the parallel information stream with a time offset equal to the time delay interval between the first information stream and the second information stream, the time offset value being the time offset value. Is a value that separates the same information and the same information unit in the same first and second parallel information streams during transmission. This OFFSET field contains a numerical value indicating the desired time delay interval. To implement the present invention, it is not necessary to send the numerical value of the time delay interval to the receiving circuit in the OFFSET field. This receiver circuit shall have a default, ie fixed time delay interval used over one-way or two-way radio systems with sufficient time offsets so as not to increase the probability of loss of synchronization and message errors. You can For example, as shown in FIGS. 4K and 9, when utilizing a 400 millisecond offset, the probability of sending error free information is extremely high. The receiver or transceiver ID is the number of the receiver or transceiver in the one-way or two-way data transmission system. Further, a range of offsets between 50 ms and 500 ms for implementing the present invention, while benefiting from greater throughput, greater error-free transmission and less radiated power. Is available. The SYNC and ID wakeup fields have a number of purposes. One feature of the SYNC / ID field is that this protocol and other wireless messaging protocols can coexist on the same wireless channel. Ninety-five percent of the current wireless messaging infrastructure utilized for paging has a number of messaging formats that are mixed together in non-time synchronized states. The inventive protocol coexists with other industry standard protocols and does not cause any form of interference or performance degradation. The same advantages of the present invention are obtained with a two-way wireless system. The SYNC / ID field is a received data stream that enables the receiving circuitry to detect that the information contained in the information field should be transmitted. This SYNC field has the first two digits of the receiver or transceiver ID embedded here. The digital signal processor of the receiver circuit, which will be described later, detects and searches for a bit pattern matching the pre-programmed synchronization and the first two ID numbers matching. If there is a match, the receiver circuit turns on the balance of its electronics and begins the decoding process described below. The SYNC / ID field utilizes the first two digits of the receiver or transceiver ID to allow as many as 100 different groups of receivers or transceivers on the same radio channel. The pure effect of the two-digit synchronization signal embedded in the SYNC field is to save a great deal of radio receiver and transceiver battery power. Only the groups being signaled are alerted by a two digit ID match in the signaling field, which results in the receiving circuitry being turned on. All other receivers or transceivers, including receivers or transceivers in the 99 possible groups, do not detect a SYNC / ID digit match, so that the receiver or transceiver saves battery. It is never turned on. The duration of the SYNC / ID wakeup field is programmable according to the customer. The length of the synchronization signal depends directly on the type of receiver or transceiver utilized on the system. In accordance with the present invention, as decoder technology advances, there is a need to be able to vary the length of time to service receivers or transceivers of different designs. The length of this synchronization signal can be about 900 ms. This length can be shortened as higher data rates are achieved. The length of the synchronization signal depends on the channel sampling rate of the receiver or transceiver. If the receiver or transceiver has to turn on (wake up) once every 450 ms and needs two samples, the minimum synchronization length should be about 900 ms. This wake-up length is directly dependent on the battery current savings in the desired receiver or transceiver. The more often the receiver circuit wakes up by sampling the channel, the greater the impact on the battery life of the receiver or transceiver. As disclosed in the above patent, when using a receiving circuit having the ability to receive multi-channels by controlling a system broadcast command, a 900 ms preamble is applied to a local single frequency receiving circuit. The choice provides another advantage to the multi-frequency receiver or transceiver. Since the multi-frequency receiver as described in the above patent scans 14 channels in succession and requires an additional 1800 ms preamble to successfully capture two samples, the receiver is Do not wake up to the local 900ms preamble. This further saves the battery of the multi-frequency receiver or transceiver that can be traveled when using the protocol of the present invention. Battery savings that can be made for multi-frequency receivers or transceivers are important. By design, multi-frequency receivers or transceivers consume more battery power than single-frequency receivers or transceivers. This is because the multi-frequency receiver circuit must scan and monitor more than one frequency during traveling and roaming between wireless transmission systems. Since the multi-frequency receiver has experienced scanning rate operation for 3 paging months per year (2 months regional scale, 1 month domestic scale), about 25% of the reception time is used in traveling mode, which The useful life of the receiver battery may have been shortened. Given that the same low battery consumption technique can be utilized in both single frequency receiver circuits and multi-frequency receiver circuits, further battery savings can be advantageously provided. The protocol of the present invention thus saves battery. It is important that the SYNC / ID wakeup length allows only local single frequency receivers or transceivers to wake up. In local wireless messaging systems, 85% of receivers serve local purposes. By designing the local preamble shorter to implement the present invention, multi-frequency receivers or transceivers utilizing the inventive protocol do not wake up when local messages are sent. The local receiver or transceiver wakes up when it receives a longer multi-frequency preamble. However, the impact on the battery is minimal since the receiver or transceiver is traveled less often. Each of the first and second encoded information streams includes the OFFSET command of FIG. 8 that identifies the time delay interval used to decode the first and second parallel streams. The OFFSET command commands the receiver circuit to stagger the detection of the first and second parallel information streams in the received transmit signal, thereby causing the controlling processor of the receiver circuit to first and second. When an error exceeds the error correction capability encoded in the parallel information stream, the information stream can be reassembled at an appropriate timing. The time offset is received by the digital signal processor of the receiver circuit, as described below, preconditioned and transmitted to the control processor of the receiver circuit. The control processor uses its stored program (ROM or EEROM) to reassemble the first and second parallel information streams with the appropriate time offset contained in the offset field when needed, without error. Reconstruct the complete information sent from the source into the air. The transmitter circuitry processor balances the ID code that determines the unique address of the receiver or receiver circuitry within the transceiver. The identification code can be 8 digits long, 2 digits of which are contained in the SYNC field and 6 digits of which are contained in the ID field. The COMMAND field of FIG. 8 is intended to allow the receiver circuit to be programmed to operate in different modes of operation. This COM MAND can send information to the receiver circuit control processor that determines how the radio receiver circuit will process subsequent information fields. This COMMAND tells the receiving circuit whether the message information in the INFORMATION field is a number, 7-bit ASCII, 8-bit ASCII or 16-bit ASCII (graphic or kanji) or other information, such as a digital word. This COMMAND also tells the receiving circuit whether the message is complete and / or partially arriving. This COMMAND can decompose multi-messages or long messages into several shorter messages as required. Such a feature is needed in systems that coexist with other types of messaging terminal equipment, so that short length messages can be allocated by the transmitter system controller. The COMMAND field of FIG. 8 can indicate to the receiver or transceiver whether to route the message to an external device as described in the above patents and patent applications. This allows direct integration of wireless receivers or transceivers in laptops or PCs. The INFORMATION field of FIG. 8 of the first and second information streams is the actual number, alphanumeric, graphic or other type of value to be sent to the receiver or transceiver, or an external device connected to these receivers or transceivers. Contains information. This INFORMATION can be used for multiple units of information, such as 4-bit numeric nibbles, 7-bit ASCII, 8-bit ASCII or 16-bit characters used for larger foreign character subsets (eg Kanji graphic information) for facsimile transmission or It may contain other information used for other purposes, such as digital words. The length of this INFORMATION field is variable so that a message of variable length can be accommodated. This type of information or data (eg 4, 7, 8 or 16 bits etc.) is determined by the COMMAND part of the protocol above. The EOF command of FIG. 8 of the first and second information streams indicates to the receiving circuit that the message started with SYNC information contains OFFSET, ID, COMMAND and the information has ended with the reception of the EOF command. In addition, the EOF command displays to the receiving circuit information (visual or audio response) regarding the type of call that the receiving circuit should initiate, eg an audible tone. Programming of the time delay interval specified by the OFFSET field of FIG. 8 may be performed analogically in multiple quadrants of the carrier, as described above with reference to FIG. 7A and FIG. 12 below, or in a portion of the subcarriers. All messages as shown in the first and second parallel information streams digitally modulated by pulse width modulation as described above with reference to FIG. 7B or FIG. 13 below are received by the receiving circuit and are in error. There is a significant impact on the probability of generating no transmitted information. As explained in the description of the prior art, the receiving circuit receives a predetermined number of bits that can be corrected by the error correction code, for example, an error of more than 2 in the BCH error correction code with the POCSAG protocol transmitted together with the information. Loses synchronization with the information transmission signal and reverts to a mode in which it searches for the transmission of SYNC and ID code as the start of another message. Dual and simultaneous transmission of first and second parallel information streams modulated on subcarriers with a time OFFSET equal to the time delay interval during the time interval required by the transmission circuit to transmit the information described in the present invention. This allows the receiving circuit to replace the information containing the fading error by the time-delayed interval set by the offset field with the error-free information whose time is staggered. As a result, the receiving circuit is always in synchronization with the transmitted information, and when the error larger than the error that can be corrected by the error correction code is detected, the receiving circuit never shifts to a mode for searching for a new SYNC and ID code which can occur in the related art. There is nothing to do. In addition, there is an error and the faded information in the time interval during the fade of the signal strength received by the receiver circuit is parallel information time offset by the time delay interval specified by the OFFSET field as described above. This can be corrected by replacing the same error-free information or error-free information unit with the information faded from one of the streams. FIG. 9 shows a graphical comparison of the calculated worst message failure rate in a one-way wireless system obtained from FIGS. 10A-K based on the above equation applied to the present invention. Similar information can be shown for a two-way wireless system. By comparing the performance of FIGS. 9 and 10A-10J showing the invention with the performance of the prior art POCS AG protocol shown in FIGS. 4A-4J and 5 applied to a one-way wireless system, the present invention is shown. It should be noted that a detailed data collection of failure rates can be made to compare the invention with POCSAG. FIG. 9 shows the failure rate of character messages when the emission power is reduced to one eighth of the emission power utilized by the prior art POCSAG protocol of FIG. Increasing the radiant power by a factor of 8 in FIG. 9 causes the curves showing 512 and 1200 baud rates to move significantly to the left. In other words, with a shorter time OFFSET between the first message stream and the second message stream, a corresponding message error rate occurs with a higher radiated power. With respect to FIG. 5, doubling the radiated power shown in FIG. 5 at a 512 baud data rate, the above equation predicts a 89% POCSAG protocol message failure probability. In other words, the probability of message failure at both 512 baud and higher 1200 baud data rates is about 0.0. This value is expected to be smaller than 01%. As is apparent from FIG. 9, the choice of time offset has a large impact on the overall message failure rate. As a practical matter, choosing a message time delay interval of FIG. 8 of 300 ms or more may cause the semi-synchronous receiver circuit to remain in sync or require some retransmissions of information in a conventional two-way wireless system. It compensates for all types of airborne phenomena that reduce fading of the transmitted RF signal, rather than signal strength for receiving information without loss. The main phenomena compensated by the time delay interval are Raleigh fading and multipath fading. However, by choosing a time delay interval of any type that is significantly longer than the time of the atmospheric fade, the probability that the probability of being lower than the signal strength receiving capability of the receiving circuit is large, and the time delay is not error-prone. It is possible to replace the same information, data, words, etc., which are temporally offset from the fade information by the interval, with information data, etc. that have faded within the time interval in which a fade due to the atmosphere that is lower than the signal strength detection capability of the receiving circuit has occurred. It is possible. Comparing the calculated probabilities of message loss between the prior art illustrated by the POCSAG protocol illustrated in FIGS. 4A-J and the invention illustrated by FIGS. 10A-K applied to a one-way wireless system. It can then be seen that the complete message transmission achieved by the invention is improved by several orders of magnitude. The overall advantage of this is that the transmitted parallel information stream and the receiving circuit are such that there is a higher probability that a complete message can be transmitted without making a message error and that the transmission of the new SYNC and ID is reversed to search mode. Loss of synchronization is prevented, and information can be transmitted with reduced radiant power without significant error. As mentioned above or below, the reduced radiated power required makes it possible to use fewer transmitters or transmitters with less radiated power for broadcasting to the desired area, one-way radio or It is possible to significantly reduce the cost of the transmission equipment of the two-way wireless system. FIG. 10A shows a detection sensitivity of 8 microvolts / m (18 db) in a one-way wireless system, a median of 90 microvolts / m (39 db), and the probability of message loss for a 450 character message at 50 ms as shown in FIG. Indicates. As is apparent from FIG. 10A, the message probability exceeds 95% for the worst transmit frequency and receiver speed. Many combinations of frequency and speed, importantly, do not result in any message error probability. A direct comparison of Figures 41 and 10A demonstrates that the reliability according to the invention is significantly increased when the probability of message loss occurring is reduced compared to the prior art at the same combination of frequency and vehicle speed. It FIG. 10B is a detection sensitivity of 8 microvolts / m (18 db) in a one-way wireless system, a median of 130 microvolts / m (43 db), and the probability of message loss for a 450 character message at 50 ms as shown in FIG. Indicates. An offset of 50 ms for the first and second encoded message streams resulted in a worst case message reliability of over 99%. Many combinations of frequency and speed do not generate a large probability of message loss. It should be noted that a field strength of 130 microvolts / m represents a field strength higher than that often used in paging systems to increase signalling reliability. A direct comparison of FIGS. 4J and 10B shows that the probability of a message being transmitted without loss for the same combination of frequencies and rates is greatly improved. FIG. 10C shows a detection sensitivity of 8 microvolts / m (18 db 2) in a one-way wireless system, a 90 microvolts / m (39 db) median field strength, and the probability of message loss for a 450 character message at 100 ms. The reliability of this message is .0 for most frequency and speed combinations that have no probability of message error. It shows a worst failure rate of 9%. Comparing FIG. 4I with 10C, it can be seen that the present invention significantly increases the probability of being able to send a message without message error. Further comparing FIGS. 10A and 10C shows that if the time offset is increased from 50 ms as shown in FIG. 10A compared to 100 ms in FIG. 10C, the probability of sending a message without error increases significantly. I understand. FIG. 10D shows the detection sensitivity of 8 microvolts / m (18 db 3) in a one-way wireless system, 130 microvolts / m (43 db) median field strength, and the probability of message loss for a 450 character message at 100 ms. Eye reliability for all frequencies and velocities in the study is 99. Over 99%. Comparing the data of FIG. 10B with the data of FIG. 10D, increasing the time offset from 50 ms in FIG. 10B to 100 ms in FIG. 10D results in a large error in two decimal places for all combinations of frequency and receiver speed. It has been found that the reliability of sending information without is significantly increased. 10E-10K show the probability of message loss for a 450 character message with a detection sensitivity of 8 microvolts / m (18 db) and a median of 32 microvolts / m (30 db) at different time offsets in a one-way wireless system. . More specifically, the time offset of the first and second parallel message streams of FIG. 10E is 100 ms, the time offset of FIG. 10F is 150 ms, the time offset of FIG. 10G is 200 ms, and the time offset of FIG. 10H. The offset is 250 ms, the time offset in FIG. 10I is 300 ms, the time offset in FIG. 10J is 350 ms, and the time offset in FIG. 9K is 400 ms as shown in FIG. Importantly, the field strength of the radiated power in Figures 20E-10K dropped by a rate of 13db. This means that the field strength has dropped from 130 microvolts / m to a median field strength of 32 microvolts / m, which is currently used in the industry to broadcast pages. It is significantly lower than the power level. This indicates that the median electric field strength increased by almost 4 times and the transmission output power decreased by about 1/8. Comparing the worst-case probabilities of message loss in FIGS. 10E-10K, many combinations of frequencies and rates without probability of message loss are 35. 59%, 10 in Figure 10F. 37%, 2. in Figure 10G. 69%, 0 in FIG. 10H. 68%, 0 in FIG. 10I. 17%, 0 in Figure 10J. 04% and 0 in FIG. 10K. It becomes 01%. It should be noted that the probability of message loss is greater for 512 baud than for 1200 baud. Figure 9 above was generated using the worst case data shown in Figures 10E-10K for 512 baud and 1200 baud respectively. The slope of the reduced probability of message loss for the worst case combination of baud rate, frequency and receiver speed indicates that the choice of the time delay interval in FIG. 8 gives near complete control over the probability of message loss. To further program the time delay interval, the time delay offset from entry 4 of FIG. 15 must be input to the encoder 110 of the present invention, which time delay interval from the OFFSET of the present invention from FIG. 8 above. It should be noted that it can be programmed into the receiver, transceiver or base station receiver circuitry. Time delay intervals greater than 300 milliseconds do not significantly affect the transmission of data shown in FIG. 8 or the information transmission rate by the data processing system. In fact, the present invention allows messages to be transmitted to an information transmission system without significantly changing the hardware or software of the current one-way or two-way radio frequency airborne transmission of information or data, with significantly less power and without error. It provides the information transmission system with functional attributes of significantly increased probability and significantly increased speed of transmission. The performance of the present invention is unattainable with the prior art at any cost. FIG. 11 illustrates a unidirectional system in accordance with the present invention for transmitting information over the air on a radio frequency carrier 106 modulated with a modulated subcarrier of the present invention that is fading by a transmitter 124 during a time interval. A block diagram is shown. It is to be understood that the present invention can be utilized in a two-way wireless system in which the transceiver performs the dual functions of processor and protocol encoder 110 and wireless receiver 104, as described further below. This system includes a signal processing system 102 for generating the modulated subcarriers of the present invention. The transmitter 124 wirelessly transmits the carrier 106 modulated with the subcarriers of the present invention, the transmitted signal of this information is subject to atmospheric fading for a time interval to at least one radio frequency receiver 104. Carrier 106 is modulated with subcarriers as described above with reference to FIGS. 7A and 7B and later with reference to FIGS. 12 and 13. The signal processing system 102 analog or digitally modulates subcarriers and is used to generate time-staggered first and second encoded parallel information message streams, as described above and below, worldwide. Broadcast by one or more transmitters 124 of analog or digital type, such as those used in the one-way or two-way radio frequency transmission infrastructure. The information to be sent to the receiver 104 is gathered by telephone communication over the public switched telephone network (PSTN) and sent by telephone connection between the central office 108 and the processor and protocol encoder 110. The processor and protocol encoder 110 comprises a processor and memory 111, which stores the serial message or information stream received from the central office 108 into a first encoded serial message (information) having a time delay interval offset and an encoded first serial message. Converted to two serial messages (information), these messages are preferably identical and must be identical to generate error-free information. These messages have the format described above in FIG. The time offset is generated under the control of a processor control store in two parts of the memory, as will be described below, and the staggered times are read from the same information or the same information unit staggered by a time delay interval. These first and second messages are modulated by the analog or digital modulator (protocol encoder) 113 in cycles of the analog or digital subcarriers, and as described above with reference to FIG. 8, only the time offset of the time delay interval. Generating parallel first and second messages, or information streams, with separate identical information or information units. The processor and protocol encoder 110 can be the one shown in FIG. 14 described below. The information to be transmitted can be entered unrestrictedly into the central office 108 via one of a number of types of telephone connection devices, one of which is an operator, for example a paging service office. 2 shows a generic input device that can interface with telephone input from an operator or from an email network. The input device is connected via a keyboard or other peripheral device to a personal computer 116 of any design of messages, which are the messages to be broadcast to the wireless receiver 104. When sending an e-mail message, the message can be entered from an e-mail service connected to multiple PCs with numbers within the e-mail service, or directly from a PC 116 connected to the central office 108, on a laptop PC. A serial data port connection 120 of the commonly available type, such as an RS-232 data port, can be broadcast to a laptop computer 118 connected to the wireless receiver 104. The information comprising the message may be, without limitation, encoded numbers, alphanumerics, units of graphic information or other types of information, such as digital words. A conventional simulcast controller 122 controls a plurality of transmitters 124 for broadcasting FM modulated carriers 106 modulated by TX1 and TX2 modulators to generate analog or digitally modulated carriers 106. This carrier 106 may be either a shallow depth modulated carrier used for one-way or two-way messaging as used in the 150, 450 or 900 MHz bands. Generally, a plurality of transmitters 124 are placed around a geographical area where reliable broadcast coverage is desired to provide the desired area coverage. As is known, the distance covered by the simultaneous transmission system consisting of the simultaneous transmission controller 122 and multiple transmitters 124 is limited to the line of sight distance between the transmitter 124 and the receiver 104. A modem 126 may be placed between the processor and protocol encoder 110 and the broadcast system controller 122, as well as between the simultaneous transmission system controller and multiple transmitters 124 when digitally modulating the carrier. The modem 126 transmits the output digital signals from the processor / protocol encoder 110 and the simultaneous transmission system controller 122 through a narrow band audio line, for example, a telephone line, and has sufficient audio bandwidth to return to digital at the far end side. It has the conventional function of converting to. When the system is using an analog transmitter 124 that does not require the presence of a modem 126, the processor and protocol encoder 110 uses the encoded first information stream containing information in the message or information stream to be wirelessly transmitted, And generating a second encoded information stream containing information to be transmitted wirelessly, the latter second information stream being greater than the statistically possible time interval of fading in the air and illustrated in FIG. 8 for the first information stream. The time is delayed by the time delay interval as described above. The information encoding protocol used with the analog transmitter is preferably a sub-carrier multi-phase modulated signal as shown in FIGS. 7A and 12, and the information encoding protocol used with the digital transmitter is shown in FIGS. 7B and 13. Preferably, it is a pulse width modulated signal of the subcarriers as shown in Fig. 8 which produces parallel information streams each containing the same unit of information offset by the time delay interval of Fig. 8. The minimum time delay interval to be used with a particular channel on which the carrier 106 is broadcast can be calculated according to the following calculation method. However, the present invention is not limited to the method of determining the time delay interval by this calculation method, and the time delay interval can be determined by the trial and error method or the approximation. The fading rate depends on the movement of the receiver or transceiver and the wavelength of the operating frequency. It should be noted that basically lower speeds (eg 10 MPH or less) result in more severe deterioration of the reception state than higher speeds. This is because these fades will be more timed if the receiver or transceiver moves relatively slowly. The lower the operating frequency, the longer the wavelength and the lower the fade rate. For example, the fade rate is about 2.50 at 150 MHz and 10 MPH as calculated by the above equation (1). 2 Hz. Passing a wavefront by a receiver or transceiver means It does not necessarily mean that the fade is below the threshold of the receiver or transceiver. Once the fade length calculated by equation (2) above is determined for the operating frequency and speed, If the number of fades received by the receiver or transceiver is lower than the threshold of the receiver or transceiver, It is calculated by equation (3). Below the threshold of the receiver or transceiver, The probability of fatal message failure with a sufficiently long time fade is It is calculated by solving equation (4) above, which assumes that the fade length is equal to the time delay interval. Equal to the time delay interval, Equation (4) that replaces fades that become continuously longer is Repeat until the probability of message loss is acceptably small. With the calculated probability of fatal failure becoming acceptably small, The fade can be selected as the time delay interval. For example, a 512 baud POCSAG message can only tolerate a fade of approximately 4 milliseconds (3 bits) before a fatal message loss occurs. The fade length at 150 MHz at 10 mph has a median average value of 14 milliseconds determined by equation (2). Therefore, Staggering 50 millisecond times between parallel information streams is It is clear that parallel information streams contribute significantly to the ability to overcome fades in the air. The long time delay interval is Statistically less probable, It protects against fades longer than 300 ms in FIG. 9, which can cause loss of message or information. The median 14 msec fade length is only a median with a longer fade in the skirt portion of the median fade length probability curve. By observing the statistical data as shown in FIG. It can be seen that the required time offset must be at least 20 times longer than the median fade length calculated by equation (2). In FIG. This value corresponds to about 300 milliseconds for 150 MHz operation. The probability of message loss is directly related to the length of the message. As Figure 5 shows, The shorter the message, The likelihood of messages occurring during the fade period is also reduced. Therefore, It becomes clear why 7 digit 512 baud POCSAG messages receive 95% confidence. While the receiver receives the message The probability of a fade received by the receiver is only 5%. However, As the length of the message increases, Base station receiver, The probability of one or more fades below the transceiver threshold is significantly increased. For long messages (eg email service with a length of 450 characters): The probability of message loss is extremely high. Optimally, As I've explained so far, The time delay interval is Calculate for each specific channel, Other fading other than Raleigh fading, For example, it can include compensation for environmental factors that cause fading caused by multipath or structures in the building that cause severe fading. As described so far in FIG. The time delay interval is a programmable system by input to the processor and protocol encoder 110, While enjoying the advantages of the invention, Generally, it can vary in the range of 50 to 500 milliseconds. Compensate for the delay needed to generate an error-free information transmission signal, or Or to be optimal A time offset can be further added to the time delay interval calculated from the above formula. This additional delay amount is stored as item 5 in FIG. 15 as described later. Such additional delay is One-way or two-way wireless transmission system other than Raleigh fading, Or in addition to Raleigh fading, It may be necessary when subject to other natural or artificial interference. As an example of such optimization correction, Rough terrain, which can promote severe multipath distortion of the information stream, Some are for areas with internal radio systems that can have radio path blocks due to large buildings and metal obstacles. When using the analog transmitter 124, The processor and protocol encoder 110 includes the same information or information unit including first and second encoded information streams having a time offset of a time delay interval, For example, a character, data, The subcarrier cycle is modulated by a multi-phase modulated signal that preferably encodes a digital word or the like. In a preferred embodiment of the invention, To generate a parallel information stream, As shown in FIGS. 7A and 12, By multi-phase modulation such as 2-phase quadrature modulation or octal phase modulation (method of modulating sinusoidal subcarriers in increments of 45 °), Modulate the cycle of subcarriers. The first encoded information stream includes at least a portion of the information to be wirelessly transmitted, The second encoding information also includes at least a part of the information to be wirelessly transmitted. Preferably, Each of the information streams encoded as above is Should be sent from the source to one or more receivers or transceivers (necessary to ensure error-free transmission), The message in the INFORMATION field of FIG. 7, Contains the entire data or information. The quadrants of each cycle of the subcarrier are With both the first and second information streams, It is modulated with a binary level as shown in FIGS. 7A and 12. Unlike this, Modulating one or more consecutive cycles of subcarriers exclusively with information from the first information stream, afterwards, It is also possible to modulate one or more consecutive cycles exclusively with information from the second information stream. Such a pattern of modulating only on the first and second information streams of one or more cycles of subcarriers, While transmitting the information modulated on the subcarriers by a number of possible combinations, Repeat periodically. Referring to the multi-phase modulation of FIGS. 7A and 12, The processor and protocol encoder 110 Phase 45 °, 135 °, Each of the 225 ° and 315 ° phases is modulated with a binary 0 or 1. A binary 0 is a lower amplitude 140, A binary 1 is the higher amplitude level 14 2 shown in FIG. Since it is not necessary to synchronize the timing of the information stream modulated on the subcarrier with the receiving circuit, As described below, To carry out the present invention, Different combinations of modulation of each cycle of subcarriers by both the first and second encoded streams in analog form as shown in FIG. 12 or digital form as shown in FIG. 13 are utilized. Unlike this, For transmission by the analog transmitter 124, Transmit all quadrants of the subcarriers shown in FIG. 12 exclusively with information from one of the encoded information streams, afterwards, To modulate a single cycle of subcarriers exclusively by the other of the encoded information streams, A single cycle of subcarriers can be modulated with information from only one of the encoded information streams. Multiple quadrants of the subcarrier cycle can be modulated with a first encoded information stream such as 45 ° and 135 ° phase, A plurality of quadrants having different subcarrier cycles, a second information stream, It can be modulated with phases of 225 ° and 315 °, for example as shown in FIG. 7A. In the situation where the first cycle is modulated exclusively with information from one of the information streams, Information from the same information stream exclusively in the second cycle, For example, modulating with subsequent bits in a single character or information from one or more additional characters, afterwards, It is also possible to modulate the next first and second cycles of subcarriers with information from only the other of the two encoded information streams. This information is Consecutive bits of one character, A unit of information, Data or digital words, etc. Or one or more consecutive characters, It can be an information unit or data or a digital word or the like. In addition to multi-phase modulation of subcarriers, Using other analog modulation protocols, The encoded first and second information streams can be encoded. These protocols determine the throughput rate of information transmission. When the number of bits carried per cycle of subcarriers doubles, The throughput rate is also doubled. Unlike this, When using the digital transmitter 124, the subcarrier modulator 113 For example, as shown in FIGS. 7A and 13, The pulse width modulation modulates the subcarrier cycle, in this case, Each part or half of one cycle of a square wave subcarrier is Pulse width modulated by one of a plurality of separate pulse widths, It is designed to encode one of a number of ranges. To accurately integrate the width of each half of the subcarrier, As described below, Receiving machine, Depending on the capabilities of the transceiver digital signal processor or the digital signal processor associated with the base station, Wider numerical widths can be encoded in each half of the square wave. 7B and 13 show To encode 16 possible numbers, Fig. 7 shows half the cycle of a modulated square wave subcarrier (partial). Considering in particular the large noise-to-signal ratio obtained by the digital signal processor described below, Other numbers can be encoded. Figure 13 shows the values encoded with a fixed incremental pulse width for each level increase, According to the present invention, As described below, With digital signal processor, Process the received signal, Reduce signal-to-noise ratio and distortion, It is possible to encode lower numbers with a wider pulse width than the upper numbers. A character from the first and second encoded information streams, Data information, Time multiplexing of subcarrier modulation by words etc. For example, as shown in FIG. 7B, Modulate the first half of the cycle only with multiple bits from the first encoded information stream (4 bits as shown in FIG. 13), The second half of the cycle of subcarriers may only be modulated with multiple bits from the second encoded information stream. Unlike this, The first and second halves of a single cycle of a square wave, Modulate with information from only one of the encoded information streams, afterwards, The first and second halves of the next cycle of the square wave can be modulated with information from the other of the encoded information streams. Furthermore, The sequence of cycles of the square wave subcarrier is exclusively modulated with information from only one of the first and second encoded information streams, afterwards, The sequence of cycles may be modulated exclusively with information from only the other of the first and second information streams. While transmitting information modulated on subcarriers, These modulation patterns of one or more cycles of subcarriers with the first and second information streams are repeated cyclically. As is clear from this, In carrying out the present invention, Many combinations of modulations of the first and second portions of one or more cycles of digital or square wave subcarriers with the first and second encoded information streams are possible. Furthermore, Increasing the number or number of phases modulated on a given subcarrier frequency, For example, if you double the value, The outbound throughput transmission rate also increases in proportion to this. For processor and protocol encoder 110 and its operation, With reference to FIGS. This will be further described later. The receiver 104 will be described later with reference to FIGS. However, the present invention It should be understood that the present invention is not limited to the preferred embodiments of processor and processor encoder 110 and receiver 104 described below. Figure 14 11 shows a block diagram of the processor and protocol encoder 110 of FIG. FIG. 14 is the same as the conventional technique of FIG. The following points are different. That is, A multi-phase and / or pulse width modulation encoder 100 is connected to the digital data bus 58, Not only the encoding of traditional protocols used for one-way and two-way messaging, 7A and 7B, And in encoding an analog or digital parallel information stream protocol as previously described with reference to Figures 12 and 13, It differs in that it enables the invention to be implemented. Identical reference numerals in FIGS. 6 and 14 indicate similar parts. In FIG. 21, The architecture of the multi-phase and / or pulse width modulation encoder 100 is described in more detail below. Figure 14 It should be understood that only one possible implementation of a processor and protocol encoder 110 that can be used to implement the present invention is shown. An important feature of the present invention is that Generating first and second parallel information streams modulated in cycles of subcarriers that are staggered by a time delay interval, The time delay intervals shown in FIG. Modulating a cycle of subcarriers with encoded first and second serial information streams that generally contain the same information. Sending a parallel information stream in a cycle of subcarriers with a time offset of a time delay interval is Two encoded time offset information streams of serial information are Repeatedly modulate different phases or parts of a single cycle of subcarriers, or Or repeatedly time-modulate different cycles of a single subcarrier, Information unit, For example, a character, data, It is the result of generating a modulated signal in a subcarrier cycle that encodes all messages or blocks of information, such as digital words, in parallel for a predetermined period. An example of the first and second parallel information streams for analog mode transmission can be visualized with reference to FIGS. 7A and 12. Each cycle of the analog subcarrier is It can be visualized as a repetition of Figure 12, In FIG. 7A showing multiple cycles of subcarriers, Quadrature phase modulation is used to encode "0" 140 and "1" 142. To separate 8-bit messages into 4-bit nibbles, As explained in more detail below, As shown in FIG. 7A, When modulating each cycle of the subcarrier, The first parallel information stream is the information carried at the 45 ° and 135 ° positions in the first and second quadrants on the sequence of successive cycles of the subcarriers, The second parallel information stream may be the information carried at 225 ° and 315 ° in the third and fourth quadrants on a sequence of consecutive cycles of subcarriers. As already mentioned, The same information unit in a message or block of information To be separated by the time delay interval in FIG. 8, It is preferable to stagger the first and second parallel information streams modulated on the subcarriers in time. The two cycles of the analog subcarrier are The analog modulation of FIG. 12 is required to transmit a complete 8-bit character. Unlike this, To generate one of the parallel information streams, 45 ° out of the four quadrants due to only one of the encoded information streams, 135 °, Modulate one or more cycles of the subcarrier at the 225 ° and 315 ° positions, afterwards, To generate other parallel information streams on the sequence of subcarrier cycles, 45 ° out of the quadrant, with only the other of the information stream encoded exclusively, 135 °, At the 225 ° and 315 ° positions, Modulate one or more cycles of subcarriers. Referring to FIGS. 7 and 13, The digital transmission of the first and second parallel information streams can be visualized. To generate one of the parallel information streams, While the encoded information stream is on a sequence of subcarrier cycles, Modulates one or more sequential halves or parts of a digital or square wave subcarrier, To generate the other of the parallel information streams, By the other of the sequenced encoded information streams of the subcarrier cycle, Modulates half or a portion of one or more sequences of digital or square wave subcarriers, Repeat the above pattern. As described above, The first and second parallel information systems are In order for the same information unit in a message or block of information to be separated by the time delay interval of FIG. It is preferable to shift the time when modulating to subcarriers, That must be staggered to generate error-free information. To send a complete 8-bit character with the digital modulation of FIGS. 7A and 13, Two cycles of digital subcarriers are needed. However, as mentioned above, Receiving machine, The digital signal processor of the receiver circuit associated with the transceiver or base station, Can detect a wider range of different modulation widths, A wider range of numbers may be encoded on each half of the square wave subcarrier when it has the necessary integration capability. So far explained, 7A, 7B, The purpose of the time offset protocol of FIG. 8 utilized in analog or digital formats shown in 12 and 13 respectively, is: Receiving machine, A receiving circuit associated with a transceiver or base station sends the transmitted information or message under low radiated power conditions, It is to increase the probability of correct reception at high speed. The protocol is If the transmitter is an analog transmitter, Utilizing the multi-phase described above with reference to FIGS. 7A and 12 efficiently, If the transmitter is a digital transmitter, Making efficient use of the pulse width modulation described so far with reference to FIGS. 7B and 13, To minimize transmission errors, We are transmitting first and second parallel information streams with the same unit of information offset in time by the programmable time delay interval of FIG. The error correction bits embedded in each of the frames of the encoded parallel information stream are Send stream, Helps the receiving circuit correct transmission errors in the case of short natural or artificial interference that occurs between two bits, for example with the POCSAG protocol. Each frame contains bits of information received by the receiving circuit, It consists of bits of error correction information. The bits of the error correction information are Each frame consists of 32 bits of information with a 14 bit error correction code added, For example, it can be in the state of 32/14 BCH error correction code. However, when longer natural or artificial interference with a length of a few milliseconds or more occurs, The receiving circuit has a certain bit error, For example, it can cause a sync condition, When an error of 3 bits or more caused by a fade that makes the information uncorrectable is detected, Utilizing two time-shifted parallel information streams, Replace the missing fade part of the message, Stay in sync. Encoded by the first and second parallel information streams, The probability of losing the same part of each message or information transmission signal, which is staggered by the time delay interval, is very low. Therefore, With the currently selected offset, By utilizing this time offset technique shown in FIG. Greatly improves the reliability of the entire receiving circuit. FIG. Staggered by the time delay interval seen in the parallel information stream modulated on the subcarriers by the broadcast, It is a typical example of the time offset of the 1st encoding information stream ahead and the 2nd encoding information stream behind. The time delay interval between the forward encoded information stream and the backward encoded information stream is It is system programmable via system inputs in the encode controller described below. FIG. A representative example of the various inputs required to optimize the efficiency of the encoding protocol is given. Input 1 is The operating frequency (MHz) of the one-way or two-way wireless transmission system. The processor and protocol encoder 110 To generate first and second encoded information streams having a time offset equal to the time delay interval required to overcome Raleigh fading and other interference at system frequencies as described below, Use this numeric input. For this time calculation, Processor 110 ensures that this time offset exceeds the rate of change of Raleigh fading and other interference at the transmit frequency of the system. Add the margin displayed by input 5. Input 2 in FIG. 15 is charactor, word, Wireless transmitter for data etc. in digital or analog format, A system-wide input that tells the processor and protocol encoder 110 whether to send to the transceiver or base station system. Input 3 in Figure 15 is Wireless transmitter, What is the maximum transmission rate that the transceiver or base station can accept, The processor and protocol encoding 110 is shown. This maximum transmission rate is a wireless transmitter, It is a limit value determined only by the transceiver or base station, The subscriber's frequency. To accept various generations of receivers or transceivers that may have slower receiver circuits, The transmission signal can be transmitted at a rate lower than this maximum rate. Input 4 in FIG. 15 is Limited to visual displays. this is, Between the front first encoded information stream and the rear second encoded information stream, It is intended to display to system personnel what the actual time delay interval is in milliseconds. Input 5 in Figure 15 is A system-wide input in a one-way or two-way wireless system that allows another delay amount to be added to or subtracted from the delay at the input 4. The optimized delay amount is Other than Raleigh fading, Or it may be necessary if the wireless transmission system is subject to other natural or artificial interference in addition to Raleigh fading. A typical example of such an optimal delay is Rugged terrain, which causes severe multipath distortion of the data stream For areas with large buildings and internal building radio systems that may have radio path blocks due to metal obstacles. To send a command to turn on to a wireless transmitter or base station, The encoder controller or the simultaneous transmission system controller 122 in the one-way wireless system or the two-way wireless system requires a certain amount of time. This time delay can vary significantly depending on the system configuration. Sometimes as short as a few hundred milliseconds, To send transmitter or base station turn-on information to a wireless base station, If a large number of radio links are used, It can be as long as a few milliseconds. With programmable inputs like this, The encoder sends the key transmitter or base station signal, The period until the actual protocol transmission starts, That is, the pose can be programmed by a system engineer. Input 7 of FIG. 15 indicates to the encode controller the configuration and / or presence of another device that may utilize the same wireless transmission system. In the one-way or two-way wireless industry, A number of different types of transmitter controllers and wireless message encoders, That is, there is a paging terminal. There are very few industry standards for the type of control between two coexisting controllers for a wireless channel. Therefore, The alphanumeric input method for these two characters is Not only other paging and messaging devices, It enables logical level interfaces as well as a wide range of timings to enable coexistence with two-way wireless devices. Input 8 in FIG. 15 is The encoder indicates the period during which the channel is accessed. Many systems need to limit the amount of air time available to either of the two controllers, Further, it is preferable to limit it. The purpose is One of the one-way or two-way wireless transmission system to each of the controllers, It is to enable the messages held by the controller to be distributed in a timely manner. Of the radio transmitter of this input 8 one-way or two-way radio system, It also enables some level of security. Furthermore, In case of failure, It guarantees that the encoder gives control of the transmission system to a coexisting controller within a predetermined period. The features of the protocol of the present invention are: The message efficiency is improved considerably. FIG. 10A-10K show worst-case performance of 512 baud and 1200 baud multistream bi-phase quadrature modulation transmissions as illustrated by the data of FIGS. 10A-10K. The 512 baud rate is shown for comparison only, The protocol for carrying out the invention uses subcarriers at frequencies above the 1200 Hz rate. If the time offset of the two information streams is about 300 ms, then While considering the high data throughput rate, It can be observed that the message failure is significantly reduced. At 400 ms, the reliability of the message is 99. Over 99%. A second advantage of staggering the same unit of information in the transmitted message stream is that the receiver circuit can operate at a lower median field. FIG. 9 shows a median field strength of only 32 microvolts per meter. The threshold of this receiver is 8 microvolts per meter, which is the same as the POCSAG example of FIG. However, the median field strength for a multi-stream receiver is one-fourth that for POCSAG. This means that the transmission power can be reduced by a factor of 8 compared to the reliability of the receiver that exceeds the current serial protocol. In addition, this can result in a significant savings in radio transmitter plant equipment servicing the terrain area, and without the expense of the transmitter, due to the large number of FCCs not in commercial operation due to poor broadcast coverage. Licensed frequencies may be made available. For this reason, the same advantages can be obtained when the present invention is applied to a two-way wireless system. It can be concluded that it is not the median field strength that enhances reception reliability. This reliability of reception overcomes the pure effects of Raleigh and multipath fading, eliminates loss of synchronization, and staggers wireless messages in time to replace lost or erroneous data. It depends only on the solution that can be done. The multi-stream parallel protocol of the present invention provides much better reception efficiency than any protocols currently used in the one-way or two-way radio industry. This protocol allows the reliable use of receiver circuitry associated with receivers, transceivers and base stations to receive long alphanumeric messages. The receiving efficiency is high enough that the reliability of the same component can be maintained by using the one-way messaging system instead of the two-way messaging system. It has been shown that this further saves the wireless transmitter equipment and associated processing equipment required to accommodate the bidirectional packet data architecture. Bi-directional systems have the problem that the number of subscribers per radio channel is typically significantly reduced. The protocol of the present invention has significantly longer airtime than current one-way and two-way digital protocols. The protocol of the present invention is likely to be nearly an order of magnitude faster than the POCSAG protocol when transmitting at 1200 Hz compared to the 512 Hz POCSAG transmission. However, in one-way and two-way radio systems, the greatest advantage is in the ability to operate with fairly weak median field strengths and in reliability of message reception. The time offset for the protocol of the present invention requires copying, sending, and staggering the messages to produce the first and second encoded information streams offset by the programmable time delay interval of FIG. . As indicated above, this time offset is typically in the range of 50-500 milliseconds, without limitation between the first encoded information stream and the second encoded information stream, for the highest reliability of message reception. Becomes Since the first and second encoded information streams generally include the same encoded information unit that is offset in time by the time delay offset of FIG. 8 when modulating the subcarriers, the first and second encoded information streams modulated on the subcarriers. The two parallel message streams have the same basic time offset between the same information units, so that the carriers are modulated by modulated subcarriers and transmitted by RF broadcast, receiver, transceiver or Replacing faded information in at least one of the received parallel information streams processed by a receiver circuit associated with the base station with unfaded information from at least one of the parallel information streams that are offset by a time delay interval. Will be done. As will be described below, creating a message to be wirelessly transmitted to the receiver 104 or transceiver requires pre-processing the message. This example refers to sequentially modulating a portion of the square wave of FIG. 7B with 4-bit nibbles of information from the first and second information streams, each having 16 possible widths. In this example, the information stored in system memory bit positions D0-D3 of FIG. 17 sequentially modulates the first half of the subcarrier cycle, and the information stored in system memory bit positions D4-D7 of FIG. The second half of the subcarrier cycle is sequentially modulated. When transmitting 8-bit ASCII characters, it should be understood that each information stream modulates a full character and thus captures two consecutive pulse width modulated signals in the same portion of each cycle. In other words, the respective system memory bit positions D0-D3 and D4-D7, which represent the modulation of the different parts of each cycle of the subcarriers, have all the bits of each information unit offset in time by successive time delay intervals. To receive. This process can utilize the following seven steps to compose a message for transmission. That is, 1. The resident processor U1 shown in FIG. 21 of the processor and encoder / processor module 100 of FIG. 14 is the ID, command, message and file end of the wireless receiver or transceiver from the main central processing unit, eg CPU 30. Receive the department marker. This message is similar to some of the single message streams in FIG. 2. The resident processor U1 of the encoder and processor module 100 performs the necessary conversions and calculations to add the SYNC / wakeup and OFFSET commands to the message to be sent. Add the two numbers of the radio receiver or transceiver ID to the SYNC / wakeup portion of the message. This may optimize the efficiency of the battery of the radio receiver or transceiver as described above. 3. The resident processor U1 of the encoder / processor module 100 bit masks the system memory bit parts B4-B7 and moves these parts to the next memory part, thereby converting the 8-bit ASCII message to 2 as shown in FIG. Convert to four 4-bit nibbles. This memory processing can be executed by the RAMs U17 and U43 in FIG. As shown, memory A having the content of FIG. 17 and memory B having the content of FIG. 18 are constructed from sequential 8-bit words before dividing each 8-bit information unit into 4-bit nibbles. The same information is stored in system memory bit positions D0-D3 and D4-D7 as contained in system memory bit positions D0-D7 to the left of 6. As a result, each of memories A and B contains twice as many 4-bit addressable groups for the transmission of each piece of information that originally existed in the 8-bit addressable groups. Other methods of processing the bits of each information unit of the encoded information stream as described below, eg encoding all of the bits of each character of both the first and second encoded information streams in a half cycle of the subcarrier. Other methods of doing so are within the scope of the invention. The four least significant bits of the original 8-bit D0-D7 of each information unit are stored in the first memory location of the forward memory A buffer, and the remaining four most significant bits are shifted to bit locations D0-D7 and forward. Stored in the second location of the memory A buffer. All messages are converted to 4-bit nibbles and stored in the forward memory buffer. FIG. 17 shows the contents of the front first memory A buffer. 4. The resident processor U1 of the encoder and processor module 100 copies all the messages stored in the front memory A buffer, which copy is stored in the rear memory B buffer in system memory bit positions D4-D7. FIG. 18 shows the contents of the second memory B buffer. 5. The resident processor U1 of the encoder / processor module 100 fetches the first forward message from the forward message buffer of FIG. 17 and calculates the required time delay intervals of the two message streams as emulated in FIG. Fetch the backward message buffer from the second backward message buffer. The first message forward (bits D0-D3) is combined with the second backward message (bits D4-D7). Dual information is stored in the intermediate memory buffer, as shown in FIG. 19, with the messages separated by the time delay interval. As shown in FIG. 19, the message stored in the intermediate buffer is equal to the time delay interval of FIG. 8 because the same information unit of the message is offset in the memory location and these messages overcome the fading effect. It has both the first and the second identical message stored and combined so that it can be read out in time separation (milliseconds). 6. The resident processor U1 of the encoder and processor module 100 should fetch the previously combined forward first message and backward second message from the intermediate memory of FIG. 19 and send them as shown in FIG. Add a marker character to every second character. This marker character can be determined by the receiving circuit processor U7 'shown in FIG. 23 as a character block for message reassembly when the faded information exceeds the error correction capability of the forward first and backward second data streams. To be added. These messages are stored in the transmit buffer memory. FIG. 20 shows a message portion stored in the transmission buffer memory. Further, this figure shows the first encoding information in the front stored in the four bit nibbles stored in the system memory bit positions D0-D3 and the rear stored in the four bit nibbles stored in the system memory bit positions B4-B7. The second encoding information of is shown. As shown in FIG. 20, the 20 characters of the message are shown as C1-C20. At the time of parallel reading, the rear second information character is shifted from the corresponding front first information character by the desired time delay interval shown in FIG. In the example of FIG. 20, during parallel reading, the first character C1 of the second message at the rear is read together with the seventh character C7 of the first message at the front. This time delay interval is the time offset of the same information unit of the encoded message stream during parallel reading. For example, the characters C1 and C7 of the backward and forward messages are read in parallel, and then the following characters in the backward and forward messages are read in parallel. The parallel read characters from the first and second encoded message streams (C1 and C7) modulate the subcarriers as described in various ways above. In general, the time delay interval offset of FIG. 8 is such that the first character of the back message is delayed much more than in the example shown. Two marker characters are inserted after the 20th character in both message streams. Marker character 1 (M1) indicates a synchronized character that is not used for other characters. This character generally consists of all binary "1" s. The second marker character is actually a marker counter displayed as MC. This counter counts from hexadecimal 00 to 255 and assists the receiving circuit in looking for the same message portion of the forward first and second encoded messages when a faded message needs to be reassembled or replaced. 7. The resident processor U1 of the encoder and processor module 100 waits for the next available analog or digital radio transmitter. When the wireless transmitter of the one-way or two-way wireless system is accessible, the resident control processor U1 of the encoder module and the processor 110 fetches the memory or information to be transmitted from the transmission buffer memory and transfers it to the encoder. Add 32/14 BCH error correction code or other error correction code depending on whether the application is a one-way or two-way wireless system. The message is forwarded to the multi-stream encoder and processor 100 for modulation into cycles of subcarriers in either analog (eg FIGS. 7A and 12) or digital (FIGS. 7B and 13) format for wireless transmission as described below. . Transmission markers as described above are inserted every 20th character to allow reconstruction of the message stream in the first or second parallel information stream. When the message stream exceeds 255 marker numbering (5100 characters), the marker counter is set to a binary zero. The time to send the message stream serially is such that the marker numbering does not exceed the maximum fade length. The time it takes a marker to go from binary 0 to 255 on a 1200 Hz subcarrier is about 6. 1 second. This is far beyond the optimum expected time offset value of 50 to 500 ms for reliable 150 MHz operation. The required time delay interval in FIG. 8 is approximately inversely proportional to the function of frequency at high frequencies. If the previous cycle of the subcarrier contains all binary "1's", the next cycle of the subcarrier is inverted to contain all 0's for synchronization of the receiving circuit. This ensures that during the end of modulation of half a cycle of the subcarriers, a cycle change will occur and during the synchronization window the digital signal processor U3 'of FIG. 23 of the receiver circuit as will be described below will be kept in sync. This is because. If no cycle changes occur during the synchronization window, the digital signal processor U3 'maintains the precomputed synchronization state and waits for the synchronization window to resynchronize the receiving circuit with the incoming data stream. The stability of the transmitter of the internal receiving circuit is such that it can lose nearly 600 consecutive synchronous changes without completely losing the received parallel information or data stream. When the encoding mechanism is initially put into service, predetermined system software provided in the operation program of the main CPU 30 is transferred to the encoder / processor 110. More specifically, the timing information regarding the desired time delay interval offset of FIG. 8 required for each wireless transmission system is transferred. This time delay interval offset is calculated and determined as described above, in milliseconds, and is the sum of the time offsets calculated by the encoding mechanism added to item 4 to item 5 of FIG. By adding both the data stream delay and the optimized delay, a particular radio transmitter of a one-way or two-way radio system has a base time delay interval time offset calculated by the main CPU 30 and the cumulative fading Allows you to eliminate the effect. Item 5 of FIG. 15 moderates the additional delay time, allowing the system to be further optimized to suit the special conditions of each case. If desired, the data stream delay input can be negated by the negation input entered by the system engineer in item 5 to achieve the optimized delay time. The speed and rate at which fading occurs depends on both the operating frequency of the wireless transmitter of the one-way or two-way wireless system and the speed and rate at which the receiver or transceiver moves as described above. Either variable can be made acceptable by the two system wide inputs shown in FIG. 15 and shown in FIG. As described above, at the time of system initialization, this time delay is transferred to the encoder / processor 100, and the resident microprocessor U1 on the board transmits by the wireless transmitter of the one-way or two-way wireless system. It is preferably utilized to allow the creation of identical message data with staggered dual information streams. The controller 122 or network switch 602 of the wireless system has knowledge of the operating frequency of the wireless transmission system to which it is connected. This allows the encoder and processor 100 to calculate the time delay interval required as described above to maximize reliability of transmission to the receiving circuit by overcoming the Raleigh fading and natural and artificial interference effects. And make decisions. The encoder / processor module 100 receives the following information from the main processor 30. 1. 1. One or more messages with the same preamble. ID code of receiver or transceiver 3. 3. Commands from the subscriber file of the main CPU 30 (by default) or commands received by the message originator. 4. Message text that can be 4-bit (nibble) numeric information, 7, 8 or 16-bit ASCII or graphic information or other information. Data transmission speed 6. Data transmission (analog or digital) mode 7. Optional Special EOF Command The resident control processor U1 of FIG. 21 in the encoder and processor module 100 adds the following information to the message stream during the encoding process. 1. Time OFFSET command 2. 32/14 BCH error correction code or other error code selected for one-way or two-way radio. 3. Offset of dual transmit parallel information stream 4. Marker character (allowing comparison between streams) EOF end command Microprocessor U1 fetches 8-bit ASCII information, This information is divided into 4-bit nibbles. These nibbles are sent with the least significant bit under each character, next, Sent with higher most significant bit. Microprocessor U1 then As shown in FIG. This information is stored in random access memories U17 and U43. As mentioned above, The required time delay interval of FIG. 7 is calculated between the parallel streams. The microprocessor U1 is also pre-programmed with the maximum transmission rate of the wireless transmitter of a unidirectional or bidirectional wireless system, Therefore, The required time shift obtained by the time delay interval of FIG. 8 required to optimize the efficiency of transmission can be easily calculated. Microprocessor U1 then Microprocessor U1, as shown in FIG. Into another area of RAM corresponding to the actual required time offset, Copy the split 4-bit data stream. afterwards, As shown in FIGS. 19 and 20, Complete the processing related to storage in RAM. FIG. 21 shows a block diagram of the encoder / processor module 100, This block diagram interfaces the digital highway from the main control CPU 30, Processing information for transmission to an analog and / or digital one-way radio system as shown in FIG. 11 or the two-way radio system of FIG. 34 described below, Contains the necessary electronic circuits. The encoder and processor module 100 includes the interface electronics necessary to meet the numerous wide range of interface requirements found in the unidirectional and bidirectional wireless transmitter industry. Data is sent from the central processor 30 via an 8-bit data bus, The buffer circuits U46 and U53 arrive. The message data or information is For the resident processor U1 on the board, It is temporarily stored in a first in, first out memory that provides some sort of elastic memory. When the resident processor U1 on the board receives a warning that there is information in this FIFO memory, Via the data address control bus, Data is transferred to RAM memories U17 and U43, Remembered, It can be processed. When the system is initialized, the resident processor U1 on the board Be warned about the default send rate for sending messages and the default mode of data transmission (analog or digital). The on-board processor U1 has a stored program that controls the encoding process as described above, This program is contained in EPROM U34. The message and ID received as above from the control processor 30 are: Converted to the dual first and second encoded message stream architecture. Explained above, As shown in FIG. Once the 8-bit ASCII data has been split and stored into two 4-bit nibble streams, The control processor U1 attempts to access the wireless transmitter of the one-way or two-way wireless system shown in FIG. The resident control processor U1 depends on the interface configuration, With a clear-to-send line or station busy signal commonly referred to in the industry, Search for wireless base station or external broadcast controller 122 or bidirectional wireless controller or network switch 602. If it is determined that the wireless transmitter 124 of the one-way wireless system or the transmitter of the two-way wireless system is not busy, Resident control processor U1 keys the radio transmitter by means of a digital logic signal sent to control latch U49. Depending on the system configuration, it may be necessary to send several signals from the control latch U49 to the one-way or two-way radio transmitter. To indicate that the desired message must be sent in analog or digital FSK or PWM structure, It may also send a second logical signal called "mode" to the wireless transmitter or broadcast controller 122 of the one-way wireless system or the transmitter or network switch of the two-way wireless system. In many system configurations, Also use the transmitter zone, Enable one or more zone outputs, It may also select the transmission area required to send the message. At the end of the turn-on sequence of the radio transmitter of the one-way or two-way radio system, the on-board processor U1 sends message data and mode commands to the digital signal processor U47. U47 is a system parameter sent by the main processor 30 to the resident processor U1 on the board, A resident coprocessor on board that encodes the subcarriers according to the multi-phase or PWM protocol or other form of analog or digital protocol as described above. Encoding format and error correction routine as above, For example, an error correction routine for one-way radio, For example, a 32/14 BCH error correction routine or other error correction routine for two-way radios, Need to add to the dual stream of information, These formats and routines reside in resident storage program memory U50. In the above example, a 4-bit nibble message is sequentially sent to the digital signal processor U47 for processing by the board resident processor U1. Send in order. This message is temporarily stored in the 2K RAM buffer, The digital signal processor sends the information to the digital shift register U13, 7B and 13 digital format for transmission by a digital transmitter or send to codec U48 to the analog format of FIGS. 7A and 12 for transmission by an analog transmitter. The digital signal processor U47 is Modem tones can be generated by accessing board resident mode U24. The output of this modem is sent to the analog port via the data switch, Can be transmitted to an analog wireless transmission system. In a system configuration where the information is in the control program of the main processor 30, The one-way wireless transmission system shown in FIG. 11 or the two-way wireless system shown in FIG. The encoder / processor 100 provides a large number of interface configurations. The encoder and processor 100 also has the ability to receive data from other modules that may be present in the encoding scheme. This information arrives from the PCM data bus, To transmit to the analog wireless transmission system, It can be sent directly to the codec U48 via an analog switch. By connecting to such an external digital PCM highway, It is possible to send voice messaging or other analog paging tones from the synthesizer module. As many messaging systems have numerous formats that coexist in Ichiyu's wireless transmitter, A two-tone signal is output from the processor / encoder 100 via these external PCM ports. 5/6 tone signal, DTMF signal, POCSAG and GOLAY formats and bidirectional formats can also be transmitted. Digital signal processor U47 can send digital data directly back to the PCM data bus to another module. When using a purely analog system with multiple analog radio channels, The digital data of the digital signal processor U47 can be sent to a dual channel board module (not shown). When using a frequency agile receiver or transceiver, Such operation is the preferred interface mode to multiple radio transmitters. Without the need for a separate encoder module to access multiple radio channels, Only one encoder module can be used. At the end of message transmission, digital signal processor U47 alerts resident control processor U1 on board that messaging is complete. The resident control processor U1 on board then sends a signal to the main processor 30 via the control signal and the 8-bit data bus, The main processor is ready to send a new message. When ready to send a message, The one-way system controller 122 of FIG. 1 or the network switch 602 of FIG. Request access to wireless transmission facilities, Start the send process. The one-way wireless controller mechanism 122 or the two-way network switch 602 Coexist with each other and / or with other radio control equipment, Often share the same wireless transmission equipment. Such coexistence is commonplace in the industry, So that the two system controllers can coexist without conflict This is accomplished by cross-connecting signals equal to the clear-to-send signal and the ready-to-send signal to each other. Such coexistence allows messaging facilities to utilize many other types of wireless devices currently available. The control mechanisms and protocols are capable of coexisting with the hundreds of different signaling protocols currently in use in the industry. By the system controller 122 in the one-way wireless system, If transmitter 124 is available, Or if the transmitter is available by the network switch 602 or controller in the interactive system, The protocol transmission starts. The encoder module microprocessor U1 is Fetch 8-bit data from random access memory, This is sent to the modulator. This 8-bit information is It consists of the first 4-bit filler code and 4-bit word A for the first transmission. A typical message to send to a wireless receiver or transceiver is It is similar to the individual first and second messages of FIG. This message contains a SYNC signal, If the preamble groups match, this SYNC signal is It has the pure effect of synchronizing each receiver 104 or transceiver 700 in preparation for receiving a message. Next to the SYNC signal, in general, Followed by the ID or address of the particular receiver 104 or transceiver 700 to which the message should be sent. The first two digits of the ID of the receiver or transceiver are used as a synchronization signal, By alerting only one of the 100 preamble groups of receivers or transceivers, Improves protocol air time efficiency. A time offset command follows the SYNC / wakeup signal, This command alerts the receiver 104 or transceiver 700 of the time delay intervals of the forward first and backward second encoded message streams. The ID code balance follows this time offset command. After this ID code, A command follows to alert the receiver 104 or transceiver 700 about the type of message and specific handling instructions. This command is followed by any type of actual information to be sent. Upon completion of the transmission of this information, the end-of-file end information EOF is sent to the receiver 104 or transceiver 700, Tell the completion of transmission. Input 3 in FIG. 15 sends the SYNC signal to the encode controller at the pre-programmed subcarrier rate. The purpose of this SYNC signal is to alert the digital signal processor U3 'in FIG. 23 in the receiver circuit that the information is advancing, To wake up only the receiver 104 or transceiver 700 assigned to a particular prefix or synchronization group, It also works as a battery saving technology. Such an effect is At this point, only the location of the receiver or transceiver in the system has waked up, Or since only this part consumes battery current, It has the pure effect of saving a lot of battery power. All receivers or transceivers that do not see the sync signal pattern corresponding to the two digits of the sync code and ID code, Stay in low current sampling mode. The receiver 104 or the transceiver 700 that has received the SYNC signal is Wait for the balance of message information. The sync word is followed by an offset command. This command alerts the microprocessor U1 in the receiver or transceiver of the amount of time shift between the upper and lower nibbles of the same unit of information in the first and second parallel information streams. this is, The receiver or transceiver looks in its storage memory U8 'to calculate the time offsets of the first and second parallel information streams, Atmospheric dropouts that produce faded information in one or the other of the parallel information streams, It is to be able to determine if the lost fade part of the message caused by interference or other type of fade can be reconstructed. After this time offset command, The balance of identification codes for the desired wireless receiver 104 or transceiver 700 continues. This ID code is 8 digits, Two digits of them are to maximize the battery efficiency of the radio receiver or transceiver, It is put in the SYNC signal described above. The command code follows the ID code. This command code alerts the receiver or transceiver about the nature or type of information that follows. This command code allows the receiver or transceiver to store information internally, Information on peripheral devices, For example, sending to an external port to laptop PC 118, In addition, it can be requested to convey information about the nature or type of message to the receiver. For example, this command The information that follows is 7-bit ASCII information, 8-bit ASCII information or (for graphic or Chinese characters or other information) 16-bit information, The receiving circuit is warned that it is a digital word or the like. This command (COMMAND) is followed by message information (INFOMATION ION). This message can be of variable length, To maintain integrity with the data stream, Additional framing, Interlaced with information words and error correction codes. At the end of this message, The end of EOF or transmitted word is sent, Signal the end or completion of the message text to receiver 104 or transceiver 700. The encode controller U1 shown in FIG. Calculate the time offset of the time delay interval for the first and second parallel information streams formed by the modulation of the subcarriers by the first and second information streams as shown in FIG. Or specify. This time delay interval offset amount is based on the Raleigh fading effect over various radio transmission frequencies, In this calculation, the operating environment of the receiver 104 or the transceiver 700 is taken into consideration. In areas where multipath or man-made interferers (such as harsh terrain or office building environments) can cause severe signal degradation, This offset value is as described above with reference to input 5 in FIG. It can be further modified by system personnel including an additional time offset to optimize reliability of message reception. In a multi-phase embodiment utilizing bi-phase quadrature modulation, Phases 1 and 2 on the sequence of subcarrier cycles corresponding to FIGS. 7A and 2 are modulated with a first parallel information stream. At the calculated time delay interval determined by the microprocessor U1 of the encoder / processor 6, Phases 3 and 4 of FIGS. 7A and 12 are It is modulated with a second parallel information stream containing the same information as the first parallel information stream. The staggered protocols are Increase the probability of reliable (error-free) reception by the receiver circuit by several orders of magnitude. If the receiving circuit does not receive a part of the first parallel message stream, The second parallel message stream gets priority within the decoding process. A part of one or the other of the first and second parallel received streams is a Rayleigh fading effect, Multipath interference, If you have information that has undergone an erroneous fade due to natural or artificial interference, The microprocessor U7 'of the receiving circuit reassembles the non-faded (error-free) part of the correctly received message which is offset by the time delay interval so as to replace the erroneous information. Further description of the decoding process by such a receiving circuit is as follows. This protocol is Interfaces to wireless transmitters in unidirectional or bidirectional wireless systems in either digital or analog subcarrier modulation formats. This protocol can be sent through an analog or digital wireless transmitter. This hybrid transmission protocol, domestically and globally, Advantageously, analog and digital radio transmitters are almost evenly distributed in one-way and two-way radio systems. In general, Large urban wireless transmission systems in one-way and two-way wireless systems can accept both analog and digital signaling protocols. Smaller rural paging systems can generally be analog in nature exclusively. Since analog wireless transmission systems are cheaper, Personal paging system, For example, local government, Factories and hospitals Generally an analog radio transmitter is used. When operating a digital format, Clear to send, which is a feature of the protocol controller U1, Ready-to-send and digital data outputs are typically sent to modems. at present, The one-way and two-way wireless industries widely use 1200 baud asynchronous modems, The design of the device according to the invention is characterized by its rapid compatibility with current wireless messaging infrastructures. When the encoder / processor 100 is connected to a digital radio base station in a one-way or two-way radio system, This processor changes the pulse width of the subcarriers as shown in Figures 7B and 13, Encode a selectable number within a range of numbers during each half-cycle of subcarriers, Information unit, For example, the first and second parallel information streams consisting of, but not limited to, the above 4 bits are modulated. The various widths of the subcarriers are Encode different incense marks that cause positive and negative deviations of the FM radio transmitter. By changing the width of each part of the subcarrier, A pulse width modulated encoding unit of information, For example, 4-bit nibbles are modulated into subcarriers. In the industry, There is a movement to increase the subcarrier frequency of radio transmitters from 1200 Hz to 2400 Hz or higher. The reason for this is This is because the variable data rate was designed to be a format. By manufacturers of wireless transmitters in one-way and two-way wireless systems, As faster modulation rates are obtained, Therefore, the protocol of the present invention can be increased to increase the data throughput rate. The encode controller U1 also It has the ability to interface directly to analog transmission systems in one-way or two-way wireless systems. When modulating both parallel streams on each cycle of the subcarrier, The encode controller U1 includes a modem capable of encoding the bi-bit bi-phase protocol in the example of FIG. 7A for each parallel information stream. This modem is In the wireless transmitter 124 in the one-way wireless system, Alternatively, it is directly connected to a wireless transmitter 614 in a two-way wireless system described later with reference to FIG. 34 via a wireless link or a wire pair. When using the encode controller U1 in analog form, An example of the waveform of the data stream occurs as shown in FIGS. 7A and 12. 4 phases (45 °, 135 °, 225 °, 315 °) 3 illustrates a portion of one of the first and second parallel information streams that may include binary 0's or 1's. The binary "1" 142 is The higher of the two amplitudes, The binary "0" 140 is It is the lower amplitude in FIG. This allows It is possible to send multi-bit data in parallel with each significance in the phase related data stream. For parallel data streams, The 45 ° and 135 ° phases represent the first forward parallel information stream, The 225 ° and 315 ° phases indicate the rearward second parallel information stream. The number of phases to be modulated by the first and second parallel information streams and the choice of which phase to modulate are It can be varied in the practice of the invention. The transmission technology of the present invention is It is one of compatible analog and digital radio transmission systems in unidirectional and bidirectional wireless systems. This transmission technology ensures compatibility in the current market, It also meets the required telephone bandwidth and current infrastructure for wireless transmitter requirements. As a true result of the encoding mechanism, Enable the protocol to be implemented in the short term with minimal capital outlay, Thus, the messaging facility will be able to profit from alphanumeric information and email services. Due to the efficiency of this protocol, while still accepting paging equipment or numerical paging subscribers with single frequency transmission equipment, Two-way wireless systems that currently have limited air time suddenly gained more air time, It makes it possible to expand new services and subscribers. FIG. 22 shows a flowchart of the operation of the encoder / processor 100. The encoder and processor 100 In carrying out the present invention, It is connected to the data bus 58 of the system of FIG. A circuit for realizing the encoder / processor 100 will be described with reference to FIG. Operation proceeds from point 160, At this point, the identification (ID) number of the receiver 104 or the transceiver 700 that receives the transmission signal is searched. Generally, the processor and protocol encoder 110 Transmitter, For example, the subscriber file of the receiver or the transmitter / receiver capable of receiving the RF transmission signal by radio from the broadcast transmitter 124 of FIG. 11 or the transmitter 614 of FIG. 34 described later is included. Referring to FIG. The message to be received is input to the central office 108 by the input terminal 112, Or from the PC 116 for the public switched telephone network to the central office 108, You can enter, It should be understood that the invention is not so limited. The message is, as shown at point 162, Stored in random access memory. The encoder looks up the receiver or transceiver format at point 164. Determine the protocol of the receiver or transceiver that should send the message. At this point, as described above in FIG. 13 in the two-way wireless system, Alternatively, the present invention described below with reference to FIG. It has the ability to send a number of protocols, including the protocol of the present invention. Operation proceeds to decision point 166. here, The receiver or transceiver protocol is according to the invention, Is it a multi-phase modulation protocol that is broadcast by an analog or digital transmission system, respectively? Alternatively, it is determined whether the pulse width modulation protocol is used. At decision point 166, If the answer is no, Operation proceeds to point 168, The message is now recorded in the batch buffer. If the answer is yes at decision point 166, operation proceeds to point 170, Here, the time delay interval is looked up from the input table for the particular pager and / or frequency of the channel broadcasting the message. This corresponds to input 4 in FIG. Generally this input depends on the operating frequency and environment, Between 50 and 500 milliseconds range, According to an extremely low rate of error in the message obtained with a time offset of 400 ms or more, as shown in FIG. It is preferably 400 milliseconds or more. As further described with reference to FIG. Guarantee different environmental factors, Give another time offset, At the exact same location in each parallel information stream associated with the same information unit (eg unit C1 in FIG. 20), An additional time offset corresponding to the input 5 can be added to ensure that the faded information occurring in the first or second parallel information streams also has a minimum statistical probability. Point 172 is shown adding an additional amount of delay. The additional delays above are due to special environmental effects, Impacts that occur within buildings such as hospitals or similar private paging carriers can be compensated. When operation proceeds to point 174, The message containing the information and ID entered into the system corresponding to the ID and information fields of FIG. 8 is now stored in the RAM. Operation proceeds to point 176, Where the data unit, For example, an 8-bit ASCII encoded character is converted into two 4-bit nibbles. This 4-bit nibble corresponds to the system memory bit matches D0-D3 and D4-D7 of FIGS. 17-20. At point 178, it is stored in system memory bit locations D0-D3 in RAM. Go to decision point 180, Here it is determined whether the conversion of the message containing all of the information is complete. After the conversion is complete Go to point 182, Here the memory address offset between the first message and the second message is calculated as above, Specified. This offset is compatible with many memory locations, This location is obtained by reading streams in parallel as shown in FIG. Generate the time delay interval specified in the OFFSET field of FIG. 8 separating the same information or the same information units of the first and second parallel information streams during transmission. The time OFFSET between the reading of the information of the first encoded information stream and the information of the second encoded information stream is It can be precisely controlled as a result of parallel reading from the intermediate memory copying the first and second information streams shown in the intermediate message field of FIGS. 19 and 20 of RAM. Point 184 is FIG. 19 shows copying the message in the forward memory shown in FIG. 17 to the backward message memory shown in FIG. Point 186 is FIG. 20 shows the fetching of the forward and backward nibbles stored in system memory bit locations D0-D3 and D4-D7 and their copying to the intermediate memory of FIG. Once control processor U1 has completed the masking and rotation operations necessary to split the message's 8-bit information unit into sequential 4-bit nibbles, The complete message is stored in the message buffer. Instead of repeating masking and rotation operations again to construct a time-delayed message (which consumes processor overhead) The control processor simply copies the entire message from the RAM buffer, It simply moves each nibble to the system memory bit locations D4-D7 of FIG. Then with the address offset in system memory, The complete time delay message is stored in the second RAM buffer, This system memory generates a time offset of the same information or information unit equal to the time delay interval when reading the first and second messages in parallel. At this point the control program U1 reads the first and second message nibbles in parallel, These nibbles need only be loaded into the encoder electronics when transmission time is available. However, the present invention Without dividing each information unit into sub-units like nibbles, It can be implemented in another manner. In this situation, Do not execute steps 176-180. Rather, in the processing in step 182, It only shifts the memory address and copies the first message stream ahead and the second message stream behind into the intermediate message memory, This is to generate the time delay interval time offset as shown in FIG. 8 during parallel reading. Corresponding to reading the same information or information unit of the first and second message streams, Generate subcarriers modulated with the first and second information streams. The receiving circuit Using the digital signal processor U3 ′ of FIG. As explained above, Intelligently processing subcarriers modulated by the first and second parallel information streams, Convert the modulated subcarriers into a series of numbers, each value encoding at least a portion of the information units in one of the first and second information streams. For example, as described above or below, Each cycle of subcarriers can encode a selected number of bits. As described above with reference to FIGS. 7B and 13, When using 8 phase modulation or pulse width modulation, Each cycle of the subcarrier encodes 4 bits, which is half an 8-bit character (eg ASCII). The digital signal processor U3 'may be in analog (sinusoidal) or digital format (square wave), Process each cycle of the detected subcarriers received, Determine the similarity of predetermined storage patterns (values of one or more bits) stored in the memory of the digital signal processor. After modification by at least one predetermined pattern, By processing the first and second detection information streams, So that the signal processor can determine if an airborne fade has occurred. To include at least one predetermined pattern, Modify the first and second detected parallel information streams. The predetermined pattern is If it is displaying error-free information that is compared to the information received in the parallel information stream by the digital signal processor, A match is obtained that indicates valid data. The digital signal processor U3 'processes the detected individual modulation cycles of the subcarriers, Compute the integral of at least one selected modulated portion of each modulated cycle. The selected modulated part when using pulse width modulation is Each of the first and second halves of the square wave, Each half encodes one of a range of numbers indicating some or all of the information units as described above with reference to FIG. The selected modulated part when using multi-phase modulation is As described above with reference to FIG. Each of one or more discrete phases modulated with a 1 or 0. Numerically comparing each of the calculated integral values to multiple stored numerical ranges, Identify the range that contains the numerical value of the integral. Each range indicates one of a number of possible numbers that the selected portion can encode. These stored ranges are As described above with reference to FIG. Possible integration values for subcarrier modulation encoding 1's and 0's when using multi-phase modulation or subcarriers encoding individual numbers within the numerical range of pulse widths as described above with reference to FIG. The possible integrated value of the modulation is shown. The comparison of these numerical values will be described in detail later with reference to FIG. The calculated integral value is A numerical value indicative of the numerically closest identified range found is substituted for each of the at least one selected modulated portion of each of the cycles. This replacement process will be described later with reference to FIG. This number encodes at least part of the information unit in one of the first and second parallel information streams. For example, the information contained in the first and second parallel information streams may be A series of characters, When using pulse width modulation according to FIG. Each number represents 4 bits, which is half of the information required to encode a full ASCII character. A modulated signal on a subcarrier that is in either analog or digital format, A series of complete information units or portions thereof included in the first and second parallel information systems that facilitate processing of information faded from the time varying signal by the digital signal processor 13 'of FIG. 23 as described below. Converted to a number. The digital processor U3 'of FIG. 23 further performs the processing of the individual samples. These samples are To eliminate noise effects that cause the sample value to fall outside the normal expected range, Incorporated to calculate the integral. Each sampled value is compared by the digital signal processor U3 'with a range indicating an acceptable sampled value. If the comparison determines that the sample is within a numerically acceptable range, The sample is used for integration without modification. However, if the sample is within the numerically acceptable range, The sample is replaced with a number indicating a function that can be the average of one or more adjacent samples stored in memory before and after the sample that is numerically outside the acceptable range. As a result, The effect of noise, which causes erroneous integration of certain parts of the subcarrier cycle, is substantially reduced. More importantly, The digital signal processor U3 ′ of FIG. 23, when valid information is present, It has the ability to analyze incoming waveforms. For example, when a pulse width modulated or phase modulated waveform is received, This digital signal processor U3 'takes in a number of samples in the area under the waveform. This allows the digital signal processor U3 'to determine the value of each multi-bit nibble or unit of information modulated onto the subcarrier. Pulse widths of multiple phase waveforms or modulated signals, Ie time is Encodes the nibble or unit of information it represents. Due to the high sample rate and processing architecture of the digital signal processor U3 ', Comprising hundreds of samples in the area under each cycle or part of a cycle, The data represented by the pulse-width modulated signal or the phase-modulated signal can be determined very accurately by integration. By integrating the area under the curve, it is possible to analyze the pulse-width-modulated waveform or the phase-modulated waveform excluding the general distortion at the front and rear ends of the digital waveform with great accuracy. These distortions are exacerbated in wireless environments. Noise spikes that occur in the waveform can be easily removed by integrating the area under the waveform. The noise spikes on the waveform that occur during the waveform transient do not affect the ability of the digital signal processor U3 'to keep the incoming information stream synchronized. This prevents the processor from erroneously determining the display of the pulse width modulated waveform data. The digital signal processor U3 'not only determines the transmission rate of information by looking at the SYNC / ID wakeup, If the two ID numbers match the ID numbers of the wireless receiver or transceiver, Keep the receiving circuit turning on the process. Once this digital signal processor U3 'determines the information transmission rate and the type of data transmission, This processor fetches the stored program code from the microprocessor U7 ', Maximize decoding reliability. The digital signal processor U3 'is designed to mask unwanted received components or information, It has the ability to set or change the bandwidth of the received data. Digital signal processor U3 'performs clock recovery using energy-based clock recovery techniques. This clock recovery technique is much more reliable than the technique that uses zero crossover. In general, zero crossover is It can be severely distorted by multipath mismatch in multi-simultaneous transmission systems. Energy-based clock recovery technology uses the midpoint of each subcarrier cycle, This is detected. This technology This is done by adding the energy or the area under the curve or phase of the subcarriers as described above. This ensures that it is not affected by the zero crossover transients as well as the distortion inherent in simultaneous wave messaging systems. The detection sensitivity of the receiving circuit is increasing. Since the processing speed of the digital signal processor U3 'is high, Real-time pre-processing of the received parallel information stream, including integration and sample processing as described above, can be performed prior to transmission of data to the controlling microprocessor U7 ', afterwards, The data is for information decoding and replacement of erroneous information, Sent to the control microprocessor U7 ', About 3db is due to the integration process, The other 20% was calculated to be due to sample signal processing, Gives an improved signal to noise ratio. The digital signal processor U3 'utilizes a modified Harvard architecture with multiple pipelines, It allows the maximum number of calculations and samples to be done on the received parallel information stream. Due to the high sample rate of digital signal processor U3 'and its multi-pipeline architecture, This digital signal processor optimizes the anomalies in the received waveform, A number of real-time pre-processing steps can be performed to correct. This digital signal processor U3 'makes a performance compromise with any other information decoder. That is, most decoders designed as fixed hardware Bandwidth, It must choose the bit error rate of the data it receives. The wider the bandwidth, the faster the decoder will synchronize to the incoming carrier, You can lock on this. However, the wider bandwidth makes the decoder more susceptible to noise, The bit error rate of the decoder also increases. Using a narrow bandwidth decoder structure, Bit error rate is reduced, Carrier synchronization time will also be considerably longer. The digital signal processor U3 'is Widen the bandwidth with a memory program during the sample time, By dynamically programming the bandwidth to allow fast detection of the received carrier, This has solved the problem. However, As soon as you receive your carrier, The recorded program narrows the bandwidth, Provide supporting software to optimize the integrity of the received data. This is the dynamic operation of the control microprocessor U7 'and the recording signal control digital signal processor U3'. By such operation, the receiving circuit detects the incoming signal at high speed, Sync with this, Next, by narrowing the band width, It is designed to optimize the integrity of the data received. When the pre-processing for integration and sample signal processing by the digital signal processor is completed, The digital signal processor sends the binary information of the first and second parallel information streams from the buffer RAM to the microprocessor U7 ', Decode and re-edit the received data. The microprocessor U7 ', which is controlled by the storage program, corrects small bit errors (eg 2 or less), Perform error correction embedded in each of the first and second encoded parallel information streams (forward or backward). If a larger, unrecoverable error (faded information) is detected in any of the data streams, The first and second parallel data streams are stored in random access memory U8 'for later use. The control microprocessor U7 ′ of the receiving circuit is able to decode the offset command of FIG. 7 of the first and second data streams, Since it has already been changed to time shift, This processor corrects either of the first and second parallel information streams, You can easily get to the lost part. The microprocessor U7 'receives the received information from an external peripheral device, It also serves to control the controller of the external data port and the resident display electronics for transmission to the PC 118 of the laptop, for example. FIG. 23 shows Receiver 104, Embedded in transceiver 700, 10 shows a 10 chip set decoder and controller of a receiver circuit that can work with a base station. This decoding mechanism can be connected to a number of different receiving circuit devices at the audio input point of the discriminator input from the audio detector 190. The various receiver circuit structures can be single frequency, crystal controlled, single or dual conversion type receivers. For multi-channel reception, You can also use a multi-frequency or scanning type receiver circuit that uses a programmable phase-locked loop, It may be connected to mobile or portable bidirectional transceivers that are either single frequency or multi-crystal or multi-frequency using programmable synthesizer technology. The decoder may be further integrated into a three-chip set by LSI technology. Integrated circuit U2 ', U3 ', U4 ', U5 'and U6A', B'is Currently available as a single digital signal processor. Control CPU U7 ', RAM memory U8 ', 8K ROM memory U9 ', Address control U6F ', And I / O port U6E ' Currently available as a single LSI microcircuit. Another electronic circuit consisting of the receiver circuit controller U6C 'and the clock oscillator U6D' is It is integrated in a PAL logic array manufactured by National Semiconductor or Texas Instruments. The operation of the decoder is as follows. The low pass filter U1 'comprises a switched capacitor filter which limits the frequency response of the discriminator audio to an audio bandwidth of 300 to 3000 Hz. This low-pass filter is a fourth-order filter that prevents public noise components from entering the 8-bit flash analog-to-digital converter U2 '. Audio detector 190 provides audio output from any type of unidirectional or bidirectional receiver as described in the above-referenced patents. The 8-bit flash type analog / digital converter U2 ′ is connected to the digital signal processor U3 ′ via the 8-bit data bus 1. A clock signal is generated by a part of U6D 'consisting of a master crystal oscillator, This oscillator provides the necessary clock pulses for the processor and A / D converter. Data input / output control from the flash A / D converter It is performed by the A / D control part U6A '. The 8-bit flash A / D converter is Per modulated phase or waveform, Sample the incoming audio waveform at a frequency high enough to capture at least hundreds of samples. The higher the sample rate, the more accurate the integration. The A / D converter converts these samples into 8-bit binary words, These words are sent to the digital signal processor U3 'via an 8-bit data bus. Timing control is performed by the A / D control unit U6A ', If the data exists, Only when the digital signal processor U 3'addresses U 2 ', Data can leave U2 '. The digital signal processor U3 'simultaneously reads the data from the flash A / D converter U2', Process the data, Analyze To the control CPU U7 'via the data bus 1, Send the decoded data. The decoded and analyzed data is It is sent to the control CPUU 7'during reading from the 8-bit flash A / D converter. Digital signal processor U3 'is manufactured by Texas Instruments Incorporated. It can be one of the third generation TMS320XX series processors. Texas Instruments is currently It manufactures first generation low voltage low current processors that can be used in battery operated receiver circuits. The digital signal processor U3 'is connected to a 2K random access memory U4 and a 4K EEROM memory U5'. Between the digital signal processor U3 'and the RAM memory, Further, to enable reading of data from the EROM memory containing the stored program, The second data bus 2 is used. The digital signal processor U3 'uses the address control U6' portion of the custom gate array U6B 'to Reading from and writing to the RAM memory U4 ', Further, it controls the selection of reading from the EEROMU5 '. The digital signal processor U3 'is Synchronizing the receiving circuit to the incoming first and second parallel information streams and performing waveform analysis to decode the pulse-width modulated digital parallel information stream or the multi-phase modulated parallel analog information stream as described above. Play a role. Upon completion of decoding the received binary data stream, The digital signal processor U3 'sends the decoded data to the control CPU U7' via the data bus 1. 2K RAM memory U4 ' It acts as a scratchpad memory for the digital signal processor U3 '. The intermediate calculated and reconstructed received data is This RAM memory U4 'is temporarily stored and buffered. Temporarily stores intermediate calculations and instructions that a DSP in 2K RAM memory sometimes needs. This 2K RAM memory has a data bus 2 used to communicate with a digital signal processor U3 '. This allows The digital signal processor U3 'simultaneously accesses 2K RAM memory, Remember this, Receive information from the 8-bit flash A / D converter using the data bus 1, It is possible to send information to the control CPU U7 '. This structure is It is generally called the improved Harvard architecture, In this architecture, The digital signal processor U3 'can simultaneously communicate on two separate data buses. EEROM memory U5 'contains a storage program for digital signal processor U3'. This memory contains resident software that enables the digital signal processor U3 'to decode both analog multi-phase and pulse width modulated digital subcarrier waveforms. This EEROM memory synchronizes the receiving circuit, Analysis of received waveform data, It also includes software for digital signal processor support to enable storage of received data and transfer to control processor U7 'and bandwidth control of received data when the receiver is synchronized with the data stream. U6 'is A custom gate array that performs multiple encoding and decoding functions for a multi-phase and pulse width modulation decoder. U6A 'provides address and control interfacing between the digital signal processor U3' and the 8-bit flash A / D converter U2 '. This U6A 'is functionally equivalent to an active row address enable IC similar to the 74HC1 38, It is also functionally equivalent to the 74HC251 input multiplexer which can detect that the A / D converter has the data to be read by the DSP. U6B 'controls the addresses of the 2KRAM memory U4' and the 4KEEROM memory U5 '. Data access to and from these memories is Via U6B, It is controlled by the digital signal processor U3 '. This U6B 'is functionally equivalent to the 74HC138 3-8 decoder with additional gating electronics for read / write control with the 2K RAM memory U4'. U6C 'is the receiving circuit control part of the custom gate array. This is via data bus 1, Interface from the control processor U7 ', A control signal is generated from U6F '. This receiver circuit control IC It includes a functionally equivalent control latch, such as a control latch such as the 74HC259 for received power. U6C 'provides the PLL control circuit with functional equivalence of a 3-state buffer (a part of HC 244) for serially transmitting data. U6C 'provides the functional equivalence of the 74HC256 for detecting receiver circuit carrier detection and PLL synthesizer lock conditions. Furthermore, U6C 'is a multi-frequency receiving circuit, It also provides the functional equivalence of the 74HC244 (single part) for providing a serial data stream to the antenna tuning processor. U6D 'is the control CPU U7', It provides unnecessary lock to the digital signal processor U3 'and the 8-bit flash A / D converter U2'. The oscillator part is connected in parallel with the crystal, Includes the functional equivalence of two 74CO4 to provide the necessary inversion and buffering of the oscillator. The balance of U6D 'is a clock frequency divider to the lower 8 MHz required by the A / D converter U2' and 4 MHz required by the control CPU U7 '. This 25MHz clock frequency is buffered, It is sent directly to the digital signal processor U3 '. The U6E 'part of the custom gate array is It provides the necessary I / O port buffering for the external phase ports of the multi-phase and PWM decoder circuits and the control processor U7 'data bus. A serial port operating in RS-232 configuration can send and receive data to and from external devices as described above. A 3-state input / output buffer and a level converter are provided. The I / O port buffer is 74HC245 Bidirectional 3-State Buffer and Control Latch Encoding DSR and RTS Data Signals (HC259), Further, it is functionally equivalent to 74HC251-8 to IMUX which decodes CTS and DSR received signals from peripheral devices. Buffering and level translation This is achieved by a circuit functionally equivalent to a 74188 or 74189 RS-232 to TTL level converter. U6F 'part of custom gate array is 64KRAMU8', 8K ROMU 9 ', I / O port buffer and latch U6E ', It is functionally equivalent to an address control decoder that allows the control processor U7 'to address the receiver circuit control portion of U6C' and the liquid crystal display U10 '. Furthermore, this part This circuit is functionally equivalent to the 74HC1383-8 decoder. The control processor U7 'is responsible for all the control functions of the receiver circuit decoder. This processor is an electronic circuit of the receiving circuit, Electronic circuit of digital signal processor, And controls all of the receive circuit control functions, including turning power on and off to the serial I / O port electronics. This processor also Decoding the received first and second parallel message streams, And the necessary message reassembly when there is an error in the received message obtained from the digital signal processor U3 '. Furthermore, this processor Separating the forward first parallel information stream and the backward second parallel information stream received from the digital signal processor U 3 ′, Remember these streams It is also responsible for error correction when an error occurs in either the first forward or second backward parallel data stream. The received message is stored by the control processor U7 'in the 64K RAM memory U8', Sent to the serial port for external use. This control processor U7 'is for display and readout by user, It is also responsible for sending stored messages from the 64 KRAM memory U8 'to the resident liquid crystal display U10. The control processor U7 ' It also responds to user initiated push button requests and / or data requests initiated by the required serial port. The 64K random access memory U8 'stores and holds messages, Used by control processor U7 '. A part of this memory is used as a working buffer memory and also as a storage of control variables for the operating program. This 64K RAM is U6F ', That is, it is enabled by the address control register. Via the 8-bit data bus 1, Data is transferred between 64 KRAMs. The 8K read-only memory U9 ' Stores resident software for the receiver circuit. This memory contains all of the operating software and subroutines by which the controlling processor U7 'can operate the receiving circuit. The operating software has a message decoding routine, Error correction routine, Contains message replacement routines. This operating software also includes control and timing electronics for the controlling processor U7 'to control various parts of the receiving circuit via U6C'. A service routine for forwarding received store messages is also included in the 8K ROM, This service routine is executed via the control processor U7 ', Transfer to liquid crystal display U10, Erase, Alternatively, it can be transferred to the serial port U6E 'for external use. next, Referring to FIGS. 29A and 29B, A block diagram of the decoding / control process of the receiving circuit included in the 8K ROM will be described. The control flow chart is The decode turns on the receiver circuit, Sampling channels for the presence of carriers and data, 3 illustrates a general service routine used to enable the receiver or transceiver receiver circuitry corresponding to an ID code and message to be looked up. The receiving circuit uses a single line dot matrix liquid crystal display. The receiving circuit passes through the I / O port buffer U6E ', When it detects that a button has been pressed, The controlling processor U7 'then responds to this, Send message to LCD for display. Unlike this, To allow more text to be displayed simultaneously, A multi-line liquid crystal display can also be used. Integration of analog subcarriers modulated by the bi-phase quadrature modulation as shown in FIG. 12 will be described. Figure 24A shows Receiving machine, In the transceiver, Or the bi-phase quadrature modulation subcarrier received from the discriminator in the receive electronics associated with the base station. The data shown is encoded in 45 ° and 135 ° phases, The 225 ° and 315 ° phases are omitted for illustration purposes. The lower amplitude voltage V along the Y axis indicates a binary "0" encoding at 45 °, The higher amplitude voltage indicates a binary "1" encoding at 135 °. The digital signal processor U3 'is synchronized with the incoming data, This allows the processor to integrate within the window around the correct phase of the modulation. Voltage sampling generally begins at 35 °, Finish at 55 °. In the 20 ° window, the digital signal processor U3 'calculates hundreds of integrated samples. FIG. 24B shows a simplified example of calculating the integral of the waveform at 45 ° in FIG. 24A when only 11 samples with an integrated value of 8 are taken. Once the integrated value is obtained, The digital signal processor U3 'can put a value of 0 in the numerical integration range of 0-16, View the pre-recorded table. In FIG. 24A, the numerical value of the data obtained at the phase of 135 ° can be larger than 16. Therefore, The range of pre-stored values within a 20 ° window centered around the same integration process and 130 ° is A value of 1 is produced with a phase of 135 °. The actual value obtained at each step of the integration process is It is significantly larger than the above example of FIGS. 24A and 24B. The actual value obtained at each step of the integration process is It depends mainly on many variables which are determined by the receiving circuit. Operating voltage, Analog-digital sampling rate, The clock speed of the Digital Syngo Processor U3 'is Affects the actual numbers obtained in this integration process. However, The waveform is Almost the same for all mobile data products utilizing the present invention that are transmitted. Each of the different received data waveforms has a different binary value and a different binary range in the look-up table. For integration of a square wave subcarrier, each half of which is pulse width modulated with 4 bits (numerical width varies between 1 and 16) as shown in FIG. This will be described below with reference to FIG. In this simplified example, the digital signal processor U3 'is Acquire 10 samples of detected subcarriers, It actually takes hundreds of samples. Processing the previously stored sample values representing the waveform by the digital signal processor U3 ', Integrate the area under the waveform. In practice, this number of samples depends on the sampling rate of the A / D converter and the clock rate of the digital signal processor U3 '. In this example, A fixed number is assigned to the X-axis, A value indicating the received voltage V of the waveform is assigned to the Y axis. The digital signal processor U3 'utilizes these values, Calculate the sum of the numbers for each sample. These numbers for each sample are then summed, Sum all of the samples under the pulse width modulated waveform. This number is It will be much larger than it actually is. The digital signal processor U3 'then uses a pre-stored program, As described in detail later with reference to FIG. 28, Look up the range of total values stored in the lookup table. Because of signal distortion that is always present in the wireless environment, Look-up tables have constant boundaries, That is, it includes the numerical range associated with each of the 16 possible binary number combinations. 25 is 0 for the value of 90, 1, 0, This means that a 4-bit combination of 1 is obtained. The sums in the numerical range 85-95 are provided by the subsequent signal processing of the parallel information stream according to the 4-bit combination. Similar to the example above related to multi-phase modulation, Products that utilize digital modulation have pre-stored ranges depending on the structure of the receiving circuit. When summing up extremely low received voltages, A range of smaller sums is obtained. 26A and 26B show Figure 26 illustrates sample processing of half a cycle of a pulse-width modulated square wave to eliminate the effects of noise that would cause errors in the calculation of half cycle integrals as described above with reference to Figure 25. FIG. 26A shows the leading edge of the waveform including noise transients. This negative transition is It causes an error in the integration of the waveform by the digital signal processor U3 'rather than a part of the actual pulse width modulated data. The sample signal processing eliminates transients caused by noise and other artificial interference, It is used to assist in the reconstruction of pulse width modulated waveforms. A waveform that is pulse width modulated by digital signal processor U3 'to transform the first and second parallel information streams into a series of numbers, each representing a range that includes the calculated integral of each selected portion. While decoding Temporary RAM memory, For example, the sample numerical value is stored in U4 '. As shown in FIG. 26A, Each of the samples is converted to a number by an A / D converter or comparator associated with a digital signal processor. The ROM that works with the digital signal processor Store a table of numerical ranges showing valid sample values over a portion of the cycle of subcarriers to be included within the integral of the subcarriers. As shown, This numerical range is based on the expected range that would occur for a particular receiver circuit structure to indicate the signal level that would occur when half of the subcarrier cycles go high or low. For example, the illustrated transient is outside the numerical range of sample values, which represents a valid sample when the pulse width modulated carrier is at a high level. By comparing the sample value with a range of valid sample values, When the A / D voltage marking changes rapidly as described above, The trigger of the digital signal processor U3 'is pulled, Perform a series of calculations. Since the sample value required to calculate the integral value is stored in the RAM buffer area, Signal processing using one or more sample values immediately before and after the transient, Obtaining replacement sample values. This replacement information is It depends on the sample value adjacent to the sample value to be exchanged. With some possible signal processing to replace the noise with a sampled value that more accurately indicates what the actual sampled value was, In addition to the sample value of your previous and Divide by the number of samples to be averaged, Obtain the average of the replacement sample values, Meets erroneous samples caused by noise transients. As a small step that the resulting waveform more accurately represents the pulse-shaped modulated waveform, The waveform generated by this signal processing is shown in FIG. In this example, The previous sampled value from the A / D converter is 1 volt, The next marked value is 1. At 1 volt, the replacement sample has a value of 1. It will be 05 volts. It has a 0 value in the sample period, It is more accurate than the actual pulse width modulated waveform received. 27A and 27B show As shown in FIGS. 7A and 12, 7 shows reconstruction of a data waveform when using Bi-Phase Quadrature Modulation. In this example, 45 ° phase is processed, Modulated by binary information, There is noise on the signal level. As described above with reference to processing pulse width modulated waveforms with noise on the data signal level, Digital signal processor U3 'stores the sample values in a temporary RAM buffer. As shown in FIG. 26B, Each of the samples is converted to a number by an A / D converter or comparator associated with a digital signal processor. The ROM associated with the digital signal processor is Memorize the table of numerical range, Each of these numerical ranges represents a valid sample value over a portion of the cycle of the subcarrier to be included in the integral of the subcarrier. As shown, These numerical ranges are based on the expected range that would occur for a particular receiver circuit structure to indicate the signal level that occurs around the modulation phase of the subcarrier. For example, the illustrated transient is As shown in FIG. 12 in a 20 ° window centered at 45 °, It is outside the numerical range of the sample value indicating the effective sample when the subcarrier is modulated by 1 or 0. A series of voltage markings is a common rate of rise for effective phase data, That is, if it does not match the slope, Signal processing is triggered, Attempts are made to correct the data. The voltage display of the previous A / D converter and the voltage display of the subsequent A / D converter are added, Divided by the number of displayed values, The sample values that represent noise are replaced with more accurate sample values that typically occur in the absence of noise. As you can see from Figure 27B, The modified signal waveform is the actual transmitted data, Closer, And more exactly similar. When the digital signal processor U3 ′ starts the integration process to determine whether the phase information contained in the 45 ° phase sample is a binary 1 or 0, The accuracy of the integration (and hence the discrimination) is fairly accurate. Figure 24A shows It shows what the data looks like when transmitting a bi-phase mode modulated signal. In FIG. 2A, the binary value of the data at the phase of 45 ° is binary 0, The binary value of the data at the phase of 135 ° is binary one. Receiving machine, When the receiving electronics of the transceiver or base station is in an extremely noisy environment, The above sample signal processing enlarges the received data, With further reconstruction, It works to reduce the amount of error caused by noise during the integration process. FIG. 28 shows After determining the integrated value of at least some of the selected ones of the subcarriers in the plurality of cycles, 7 illustrates the operation of digital signal processor U3 '. The digital signal processor U3 'is Take the obtained integral value, Look up the resulting binary or equivalent value in a pre-stored look-up table. Referring to FIG. 28, From step 151 to complete integration, proceed to decision point 153, Here, it is determined whether the modulation signal is analog (multi-phase) or digital (pulse width modulation). If the answer at decision point 153 is yes, The process proceeds to step 155, Here, the look-up table is accessed to process the integration of the pulse width modulated signal in half of one cycle of the subcarrier. Each stored range is 100 in size. The process proceeds to step 157, Here, it is determined whether the integrated value is smaller than 900. The value at decision point 157 is smaller than 900, It is meant that pulse-width modulated waveforms have inherent problems that invalidate the comparison process. If the answer is yes at decision point 157, The process proceeds to step 159, Here, the error code is stored in the buffer RAM. Processing proceeds from step 159 to decision point 161 Here it is determined whether all of the stored integral values that have been group processed have been processed. If there are more values to process, the program loops back to step 155. If not, The process is complete. If the answer is that the integrated value is greater than 900 at decision point 157, Processing proceeds to decision point 163, Here, it is determined whether the integrated value is smaller than 1100. If the answer is yes at decision point 163, In step 165, the 4-bit binary value 0000 is stored in the buffer RAM. This value indicates at least a part of the information unit of one of the first and second parallel information streams. Processing proceeds to decision point 167, Here, a judgment similar to the judgment point 161 is performed. If the answer at decision point 163 is no, Processing proceeds to decision point 169, Here, it is determined whether the integrated value is smaller than 1200. If the answer is yes at decision point 169, processing proceeds to step 171, Here, the binary value of 0001 is stored in the buffer RAM. Then the process is Proceed to step 173, which is similar to decision point 167. The dashed line labeled "One test for each binary value" Figure 7 shows a test of the integral value for a series of increasing ranges in 100 steps to determine if a binary value between 0010 and 1110 should be stored in the buffer RAM. Judgment point 175 is The final test to determine if the integrated value is less than 2600 is shown. If the answer is yes, The process proceeds to step 177, Here, the 4-bit binary value 1111 is stored in the buffer RAM. Next, from step 17, proceed to decision point 179, which is similar to decision points 167 and 173. If the answer is no at decision point 175, The process proceeds to step 181, An error code is stored in the buffer RAM indicating that the integrated value is larger than the value predicted by the value (range) stored in advance for each of the 16 binary combinations. This process Judgment point 167, Proceed to decision point 183, which is similar to 173 and 179. If the answer at decision point 153 is no, processing proceeds to step 185, Here, for comparison of the integrated value obtained in step 151 with respect to the modulated phase of the subcarrier, A range of values for binary 1s and 0s is accessed. The Bi-Phase (FIGS. 7A and 12) look-up table is Unlike the pulse width modulation table, For each of the phases modulated on the subcarriers, 24B illustrates the boundaries of 1s and 0s in FIG. 24A. The integral value controls whether to decode the phase as 1 or 0, Enter the range on one or the other side of the boundary. When the integration process is complete, This process is the integral value, Compare with the range that determines which side of the boundary the actual integral is located on. In this process, Processing proceeds to decision point 187, Here, it is determined whether the integrated value is smaller than 350. If the answer is yes, the program proceeds to step 189 Here, a binary 0 is stored for the phase in the buffer RAM. The process proceeds to step 191. When it is decided whether to handle a larger value, Proceed to step 191. This step corresponds to step 161, which was described above. 167, 173, Similar to 179 and 183. If the answer is no in step 187, The process proceeds to decision point 193, Here, it is judged whether the integrated value is smaller than 700. If the answer is yes, the process proceeds to step 19, Here, a binary 1 is stored in the buffer RAM. The processing program proceeds from step 195 to decision point 197, Here, a determination similar to the determination 191 is made. If the answer is no in step 193, proceed to step 199, The error code is now stored in a buffer memory similar to steps 158 and 181 above. next, From step 199, proceed to decision point 210, which is similar to decision points 191 and 201. The contents of the buffer RAM store individual bits when a multi-phase modulation signal is modulated on a subcarrier and one group of binary values indicating a bit group when a pulse width modulation signal is modulated on a subcarrier. The contents of the buffer RAM are Encode the information to be included in the first and second parallel information streams and the error correction code for subsequent processing by the signal processor U3 '. The processor U3 ′ processes the error correction code embedded in the first and second parallel information streams, Detect the existence of an error, The faded information is detailed below with reference to FIGS. 32 and 33: Information modulated on subcarriers shifted in time from the information faded by the time delay interval in FIG. 8 is exchanged. The sample processing described above is When a big error is made in the calculation of the integral, Works to eliminate transients that can decode erroneous data, The result of integrating the data modulated onto the subcarriers at a particular phase is There is also the possibility of false detection. Many discriminators in wireless receiving electronics It has a certain voltage limit when receiving data. If the receiving electronics in the receiver or transceiver are designed for low voltage, The recovered data will have an amplitude between 0 and 1 volt. However, in many types of discrimination, There is a special combination of interferences (generally adjacent channel interferences) that can increase the amplitude of the noise signal above the 1 volt level. These spikes or noise Can be 2 or 3 times larger than expected, It does not show the true received data signal. This type of adjacent channel noise detected by the discriminator is It contributes to distort the detected waveform greatly, Changing a binary 0 to a binary 1 Since you can change a binary one to a value greater than the expected binary one, When decoding multi-phase data, This problem is exacerbated. as mentioned above, Sample signal processing has certain limits on the amount of data that can be decoded. To prevent the interpretation of such data from being considered valid, Certain high and low boundaries must be placed in the look-up table. When this handles both multi-phase and phase width modulation of subcarriers, This is the reason why the constant boundary value is set as described above. With such a boundary, The need for such boundaries is It depends on the structure of the receiving electronics of the particular product. Therefore, Judgment point 159, The boundaries indicated by 181 and 199 may or may not be needed in the receiving electronics for the particular multi-phase or pulse width modulation of the receiving electronics. Step 159, 181 and 199 can be omitted. If the receiving electronics are exclusively based on either multi-phase or pulse width modulation protocols, The decision point 153 may be omitted, Only the parts required for processing for a particular protocol are included in the receiving electronics. next, 29A and 29B, 30, The flow chart in 31 and 32 and the diagram in FIG. The operation of a receiver circuit for decoding multi-phase or pulse width modulated first and second parallel information streams is shown. The figure is To clarify the message reconstruction process, The flow chart is based on the pulse width modulation of the first and second part of each cycle of the subcarrier according to the information of FIG. 20 for a 4-bit nibble as described above. However, It should be understood that other information units such as the above 8 bits for decoding ASCII characters can be used in the above flow chart. Furthermore, As described above, in the division of each information unit shown in FIGS. A different number of bits, For example, divide a 16-bit word into 8-bit bytes, These bytes modulate, for example, half a cycle of the pulse width modulated signal. This allows The pulse width modulation throughput of FIGS. 7B and 13 is doubled. 29A and 29B show FIG. 23 shows a general operation of the receiving circuit as described above. The flow chart illustrates the frequency synthesis receive and battery power saving techniques used in current receiver designs. Point 200 shows a power-on initialization routine. When the user first turns on the power to the receiving circuit at point 202, The resident control processor U7 'starts the initialization process and automatic test diagnostics, Ensures that the receiver circuit is fully functional. These diagnoses Turn-on to a phase-locked loop (not shown) and pre-programming of frequency and verification of whether the phase-locked loop at point 204 can lock-on to a test frequency or pre-programmed operating frequency, And battery voltage measurement. The initialization routine also includes verifying the pre-programmed ID of the receiver or transceiver and visually testing the liquid crystal display by scrolling the test message for viewing by the user. When power-on initialization is complete, The receiver circuit initializes its sampling routine for the wireless channel. The control processor U7 ' Turn on the power of the receiving circuit, Load the working channel frequency data into the phase locked loop. Next, the control processor U7 ' Before determining if there is a carrier on the sample channel, Wait for channel lock verification from the PLL circuit. When the locked state is detected at point 206, The control processor U7 'then tests at decision point 208 for the presence of a carrier. If there is no carrier on the receiving radio channel, The controlling processor U7 'need not continue the receiving process, Next, at point 210, the power of the receiving circuit is turned off. The process is then 212, 214, 202, 204, 206, Stop in the loop containing 208 and 210. In this loop, At points 212 and 214, a 430 millisecond timer is incremented every millisecond. During this time The control processor U7 'is also looking for an external key press or serial port activation. When the user initiates a key press function at decision point 216 (eg, to read or display a message), The control processor U7 'executes a respective service routine for displaying the message. External peripheral devices, For example, laptop PC 118 via serial port 120, When you indicate that some kind of actuation is desired, The control processor U7 'reenters the user service routine, Serve the request. When the timeout of 430 milliseconds is completed, The control processor U7 'turns on the power of the receiving circuit at the point 202, The frequency data is loaded into the PLL at point 204. Sampling on this channel saves battery in the radio receiver or transceiver. When the carrier is detected, Control processor U7 'turns on power to digital signal processor U3' and the flash A / D converter at point 218. The control processor U3 'starts the initialization sequence at point 220, Digital signal processor U3 'searches at point 220 for the presence of multi-phase or pulse width modulation preamble information. If there is no preamble, the control processor U7 'turns off the power of the receiving circuit and the digital signal processor, The 430 millisecond timer sequence is started again. If there is a preamble at decision point 222 during the sample time of the digital signal processor U3 ', The digital signal processor locates the preamble at decision point 226. If the preamble does not match the preprogrammed preamble / ID of the receiver or transceiver, The control CPU regularly turns off the sequence at point 224. If no preamble match is found at decision point 226, The control processor U7 'initiates at block 228 a command to reduce the bandwidth of the receiver circuit. During the initial sampling of the preamble by the digital signal processor U3 ', the bandwidth allows for fast initialization times, It is recorded. By being programmed to have a wider bandwidth, The synchronization time of the digital signal processor U3 'with the preamble data works to be short. At decision point 226, if the digital signal processor U3 'is synchronized to the preamble, Bandwidth is narrowed at point 228, Reduce the potential for noise interference, It enhances the integrity of the information received. The next command, as displayed at point 230, The digital signal processor U3 'decodes a serial stream including time offset data information. After this command, The balance of ID codes sent to the receiver or transceiver continues. If the control CPU U7 'does not receive the determination that the IDs match at the determination point 232. The CPU checks whether the message being sent contains a badge command at decision point 234 which indicates that one or more messages are being sent to the receiver or transceiver with different ID codes. When a badge command is received at decision point 234, The controlling CPU U7 'continues to monitor the message stream, Look for a match on the ID code. IDs do not match, If no badge command is received, The control CPU U7 'starts the power down process at point 224, Continue the channel sampling sequence. IDs do not match, If a badge command is received, A third decision point 236, which indicates that the message should no longer be received in the preamble group, or a decision point 238, which indicates that the wireless channel has run out of carriers, determines whether the end-of-file command for the message is present. Run the test. If the answer at decision point 238 is no, The controlling CPU U7 'restarts the process of regularly powering down at point 224. If the ID matches the ID of the receiver or transceiver, The control processor U7 'starts decoding and storing the command at point 240. Block 242 decodes and stores the first and second parallel information streams. The control processor U7 'continuously monitors the end-of-file command at the decision point 244. If the file end command is received at the judgment point 244, The control processor U7 'starts the warning sequence displayed by the end-of-file command. This warning is a visual call, It may be an acoustic call or a mechanical call (eg a vibrator as shown in block 246). When this calling sequence is complete, The control processor U7 're-enters the regular power-down process at point 224, Channel sampling and scanning receiver or transceiver push buttons or serial ports, Look for these operations. If no end-of-file command is received, The control processor U7 checks at decision point 248 to determine if there is no carrier. If no carrier exists, Faded information occurs, The last command to end the file is not received, Starting the process of regularly powering down at point 224, It is shown to the control processor U7 '. File end command not received, If there is no wireless carrier, Decoding and storage of message material continues. FIG. 30 shows Shows part of the software of the digital signal processor U3 ', This software part is to decode the data from the receiver circuit's discriminator, And to convert the data into nibble or ASCII characters of the first and second parallel information streams forward, Error correction code, For example, it plays a role of decoding the 32/14 BCH error correction code. The digital signal processor U3 'plays the role of error correction. The actual message reconstruction and correction is performed by the controlling CPU U7 'and its associated resident software. The flowchart of FIG. 30 is Receiving data from the receiving circuit, FIG. 6 shows a sequence in the process of decoding a received data stream by digital signal processor U3 ′. The digital signal processor U3 'is First in block 300, Decode the error correction bitstream from each frame consisting of 32/14 BCH format or other error correction, Continue this, The decoded bit stream is moved to the RAM buffer area. At decision point 302, The receiving circuit determines whether to continue receiving the serial data stream. If the answer is yes at decision point 302, At decision point 304 it is determined whether the RAM buffer is 1/2 full. When the RAM buffer reaches 1/2 full point, The digital signal processor U3 'starts the error decoding process at point 306, The error corrected data is stored in another area of the U4 'RAM buffer identified by point 312. Furthermore, If the received data is correct, As shown at point 312, Store the character directly in buffer U4 ', This is continued until each RAM buffer area becomes 1/2 full. The digital signal processor U3 'then To start data transfer of the decoded information to the control processor, A flag command is issued to the control processor U7 '. Generally for received data in a frame containing two or more information units, By processing a 32/14 BCH or other error correction routine, If a large error exceeding 2-bit error is detected at the decision point 308, Digital signal processor U3 'stores the error marker in buffer U4' instead of the character at point 310. The digital signal processor U3 'is First continue the decoding and error correction process of this message, There is no error in part of the U4 'RAM buffer at point 312, Or remember the corrected information, Buffering, next, At point 314 it is checked if there is more data to process. If the answer is yes at decision point 314, Go to decision point 3 15 It is determined whether another buffer area U4 'is full by 1/2. If the answer is yes, proceed to point 316. If the answer is no, the error correction sequence continues at point 306. If the answer is no at decision point 314, then go to point 316. After the call at point 316, it is determined at decision point 318 whether control processor U7 'has requested data transfer. At point 320, The entire message was received, Decoded, Error correction, This sequence continues until it is transferred to the control processor U7 '. FIG. 31 shows Figure 5 shows a corresponding part of the resident software of the controlling processor U7 'which is responsible for reassembling a parallel multi-phase / pulse width modulated error free parallel information stream. Before the start of the sequence shown in FIG. 31, The control processor U7 'has completed the transfer of information from the digital signal processor U3' to the RAM buffer area U8 '. next, The control processor U7 ′ reads the character from the RAM buffer, Initiate a shift process that reconstructs the 4-bit nibbles from the first parallel information stream in the front and the 4-bit nibbles from the second parallel information stream in the rear. The control processor U7 'is First, at a decision point 400, a check is made to determine whether a character is resident in the RAM buffer, Then at point 402, a masking process is initiated which allows bits to be stored in the system memory locations D0-D3 of the 8-bit code in the RAM buffer. The first character bit at system memory bit positions D0-D3 is Shows 4 bits formed by dividing an 8-bit character of the first parallel information stream in front, System memory bit positions D4-D7 represent the 4 bits formed by splitting the 8-bit character in the second downstream parallel information stream. This separation stores the control processor U 7 ′ and the front first and rear second parallel information streams, This is done by utilizing two separate buffer areas in RAMU8. masking, Once separation and storage of the bit of character 1 into each RAM buffer area at point 404 is complete, The control processor U7 'fetches the next character, The same process is repeated at points 406-414. The second 8-bit character is the balance of the two 4-bit nibbles of the front first and rear second parallel information streams. Bit masking is done at point 406, Shift at point 408, The second character bit in system memory bit positions D0-D3 prior to storage in RAM buffer U8 at point 410 is: Moved to system memory bit positions D4-D7. The second character portion at system memory bit positions D4-D7 is masked at point 412, It is stored directly in the RAM buffer for the second message later at point 414. The control processor U7 'then At decision point 416, it is checked whether the character is a SYNC marker. If it is a SYNC marker, That is, if they are all binary 1, This is stored in the RAM buffer area at point 418. If the character is not a SYNC marker, The control processor U7 ′ processes the error correction code for the character, Uncorrectable error for 32/1 4BCH code, That is, by judging whether or not it is known that the error is 3 bits, A test is performed at decision point 420 to determine if the character is incorrect (fade information). When a false marker is detected, This error marker is also stored in RAM buffer U8 at block 422. The existence of such an error marker means that The entire character is gone, Alternatively, it indicates that the digital signal processor U3 'cannot reconstruct the character using the error correction code. All characters received by the digital signal processor U3 'have been separated, Until reconstructed to the correct 8-bit character This process continues. At this point The front first and rear second parallel information streams are complete, It will be flawless. At the completion of this sequence, The control processor U7 'proceeds to the message correction part of the software. 32 shows Shows the message correction process, In this process, From the stored first parallel information stream, A transfer time offset to the stored second parallel information stream by a time delay interval, Or from the stored second parallel-time information stream to the stored first parallel information stream, Only the transfer time shifted by the time delay interval, Replacing erroneous and / or missing characters (faded information). As shown in FIG. 31, The first and second parallel information streams are each first It is stored in the RAM buffer areas A and B. Once the information isolation and reconstruction process is complete, RAM buffer A contains the first parallel information stream as an 8-bit character, RAM buffer B contains a second parallel information stream. The control processor U7 'then At decision point 500, the process of examining the first parallel information stream begins. At point 502, A character is loaded from the first forward parallel information stream, At decision point 504, a test is made to determine if the character is a marker or an actual information character. A character, If it is not a marker, the control processor U7 'increments the character counter at point 506, A test is performed at decision point 508 to determine if the character is erroneous (fade information) due to the presence of an error marker. The character is not a marker character, If it's not an error marker, This character is stored in the RAM buffer area C at point 510. This process continues until a marker character is detected. When a marker character is detected at the judgment point 504, The control processor U 7 ′ determines at decision point 510 whether the character counter is equal to 10, Check this counter. Marker characters occur every 10 characters, This causes the erroneous part of the message, That is, it is possible to synchronize and reconstruct the lost part (faded information). A marker character is detected at decision point 512, If the character counter equals 10, The message is considered flawless, The data is stored in the RAM buffer area C at 510. A marker character is detected, If the character counter is not equal to 10, The control processor U7 'searches at point 514 the buffer B of the second backward parallel information stream for the block of 10 characters corresponding to the first block of the forward parallel information stream of 10 characters. A marker character is detected, If the character counter is less than 10, It is clear that there are anomalies that can cause the loss of one or more characters. in this case, Reconstruction of lost data from the backward parallel information stream buffer is required. At point 516, the lost character is processed by the control processor U7 ′, Transferred from the backward parallel information stream B to the corrected message buffer C. At point 518, If you find that one character is wrong in a block of 10 characters, The controlling processor is concerned with the characters in the error, Search backward second parallel information stream buffer B, At point 520, the erroneous character is replaced with the correct character. This character is stored in the buffer area C again. This process All characters are inspected at decision point 500, Corrected as needed, Continue until there is no more message data to correct. When the information buffer is empty, The control processor checks the command character for a special request or service request at point 522. This command character forwards the message to the external device at point 524, or Or whether to store in internal memory, Can be shown to the receiving circuit. The command character is used when a preferred memory location in memory is needed. It can be indicated to the controlling processor U7 'that a message should be sent to a particular message memory location. The control processor U7 'then Transfer the message to the displayed information memory buffer C, At point 526, the end of file call sequence begins. This end-of-file calling sequence as described above Visual to the user, It can be an auditory or mechanical call. When this calling sequence is complete, The front first and rear second parallel information streams previously stored in the RAM buffer areas A and B are It is erased at point 528. When erasing is complete, The control processor U7 'returns to the decoding control sequence of the receiving circuit as shown in FIGS. 29A and 29B. FIG. 33 shows To generate a reconstructed error-free message, In the front first or rear second parallel information stream, Lost, Or it indicates the reconstruction of erroneous information. In this example, The dotted line is 10 characters, Followed by a numbered marker that numbers blocks of 10 full 8-bit characters, Shows ongoing information. The character in FIG. 33 contrasts with the 4-bit nibble in FIG. 20, It is a full 8-bit character. This is This is because it is considered that the character of FIG. 33 becomes a character block composed of 10 8-bit characters, in contrast to the block of 20 4-bit nibbles in FIG. The “marker” in FIG. 33 is 21 shows a combination of the two character markers in FIG. In the example, Marker 23 contains erroneous information, Because 6 characters (characters 2-7) are wrong, It has to be reconstructed from the data in the corresponding marker 23 in the area B of the rear second parallel information stream RAM buffer U8. Characters 2-7 are Copied from the second parallel information stream buffer at the rear, It is sent to the RAM buffer area C. In the RAM buffer area C, incorrect characters are removed, It contains the complete reconstructed message replaced with the correct character from RAM buffer B. This reconstruction process is Offset by a time equal to the time delay interval, Speed up or It can be done by slowing down. The controlling processor U 7 ′ captures a part of the front parallel message stream combined with a part of the second rear parallel message stream, The complete message stored in RAM buffer area C can be reconstructed. Once this reconfiguration process is complete, Since the control processor U7 'receives new information, The front parallel information stream RAM buffer area A and the rear second parallel information stream RAM buffer area B are cleared. This control processor U7 'is Send the reconstructed message contained in area C to the message memory, or Or transfer this message to the external serial port indicated by the command sent with the message. FIG. 34 shows 1 shows a configuration of a bidirectional data transmission system according to the present invention. The protocol encoder / decoder network switch 602 It may be something like that shown in FIG. This exchange is via the public switched telephone network PSTN via the central office 604, Interface with several different types of information sources. Different types of possible sources of information are: PC606, There is an email source 608 and a data service 610. The above information sources are only examples of information that can be entered into a two-way data transmission system. The protocol encoder / decoder network switch 602 Connected to multiple base stations 612, These base stations are indicated by the reference numbers "1"-"N" in the box labeled "Base Station" indicating variables. Each base station 612 It has an antenna 614 that functions as both a transmitting antenna and a receiving antenna. Base station 612, A bidirectional wireless communication signal is simultaneously transmitted to a plurality of mobile devices 618 by a carrier 616, Each of the mobile devices has a transmit / receive antenna 620. The mobile device 618 of the two-way data transmission system In carrying out the present invention, Without limitation Mobile data transceiver A, Portable pc, You can use a personal digital assistant (PDA), This personal digital assistant is a handheld computer, It may take the form of a wireless fax and other mobile data transceiver B. The bidirectional data transmission system 600 according to the present invention is It has three basic calling sequences that are performed when performing a mobile data service. First, the first sequence is A ground-to-data move call, here, A call is transmitted from the wired telephone network PSTN to the base station via the network switch 602, This base station broadcasts to mobile devices 618. The second calling sequence is 6 is a sequence in which the mobile device 618 makes a call to the wired telephone network PSTN. Mobile device 618 initiates the call, This call is transmitted to the transmission / reception facility 616 via the wired broadcast device 616, This transmission / reception facility 616 is connected to a wired network. The third calling sequence is A sequence in which mobile device 620 calls another mobile device, This sequence means that both units are mobile or portable, Calls from mobile devices are sent via wired broadcast devices. Through the equipment of the ground station, Processed by the protocol and encoder / decoder of network switch 602, In that it is relayed to the receiving mobile device via a wired broadcast device, Same as calling between cellular mobile stations. An example of this calling sequence is From mobile A via the protocol encoder / decoder of network switch 602, Sent to base station 1, There is a sequence sent to Mobile B through this base station N. In each of these calling sequences, For a description of data devices A and B, It should be understood that any of the devices is the same as described as a mobile device. Referring to FIG. 34, Data messages between ground-to-mobile stations can originate from any number of devices. This data message is A PC 606 that needs to send the message to a wired destination, It can be sent from the email system 608 or the data service 610. Such data services include: Stock quote service, Sports services, News service, Map services, There are weather or traffic information services and many other public or non-public services, These services are required to send data to individuals or multiple mobile data transceivers. The calling sequence is First, from one of the above data transmission devices, Start on the left side of FIG. For this purpose To send a memo to mobile station A shown on the right side of FIG. 34, The call originates from the email service 608. Via PSTN, The email service 608 via the telephone office 604 is Route the call to the protocol encoder / decoder of network switch 602 by dialing the corresponding telephone number of mobile station A. When you receive the call, The network switch 602 connects the modem to the telephone line, Send an email message from email source 608, The network switch 602 is set to be able to receive. In this respect, The protocol encoder / decoder of the network switch 602 is Functioning to generate time-shifted first and second parallel information streams as described above, Each of the information streams is not only the same message content sent from the email source 608, It also carries other protocol information including error correction codes and frame identification information. The protocol information for each parallel stream is It can be changed in the same way as the protocol information of FIG. The network switch 602 is Look up detailed information about the data transceiver of mobile station A. This information is the identification number of mobile station A, Type of service registered by the mobile station, It includes the transmission format and the particular base station or group of base stations in which mobile station A is currently located. Once this information lookup is complete, The protocol encoder / decoder portion of the network switch 602 selects the appropriate encoding module, Encode the information, This information is relayed to the base station 1 via the link. The links shown in FIG. 34 may be any of a number of different communication media. For example, This link is microwave, Leased line, It can be fiber optic or other typical voice grade line. A control signal is sent to the base station 1 by the network switch 602, Turn on its transmitter 616, A data transmission process is started, including a broadcast of channel carriers modulated with subcarriers as described above. Mobile station A has some kind of receipt confirmation, I.e. generate a response, Mutual data communication can also be performed. This mutual data communication can be online communication between the PC 606 and the mobile station A. The file can be sent from PC 606 to mobile station A, Mobile station A modifies this data, Base station 1, Via the network switch 602 and the central office 602 in the PSTN, By returning the transmission data to the sending PC 606, Respond to data. The second sequence is It is a calling sequence from the mobile station to the ground station for data. Referring to FIG. 34, Mobile station A sends a data message to ground-based PC 606. The data transceiver of ground station A inputs a message, Start the transmission sequence. The mobile station A currently registered in the network switch 602 is Identify data messages, This data message is sent via RF link Transmit to base station 1. Base station 1 Receive data messages, When mobile station A initiates a calling sequence for transmitting data, Send the message in real time to the network switch 602. The network switch 602 is called, The identification number of mobile station A is received. The network switch 602 then Look up the data about mobile station A in its subscriber file, Determine the type of protocol encoding and decoding equipment connected to the port of the base station 1. The network switch 602 also looks up the type of service option the mobile station is subscribed to. With the receiving circuit resident in the decoder performing the function of the receiving circuit described above with reference to FIG. If the data to the mobile station is decoded, The protocol encoder / decoder network switch 602 Receive a data message from the data of mobile station A. In this sequence, Mobile station A is also transmitting the corresponding telephone number for calling PC 602 on the ground. The network switch 602 is Via the central office 604 in the PSTN, Dial the telephone number of the destination PC 606. When the PC 606 responds, In order to send data to the destination PC 606, A modem corresponding to the PSTN link is connected. When data transmission to PC 606 is completed, The network switch 602 terminates this call. This explanation is basically 6 illustrates a one-way data message between mobile station A and a ground-based PC 606. There are other ways in which data can be exchanged. in this case, Two-way data communication is performed between the mobile station A and the PC 606 at the time of call setting. As a result, in real time between the mobile station A and the PC 606, That is, interactive data transmission can be performed. An example of this is Because mobile station A modifies and / or retrieves data from PC 606, This is a case of accessing a specific file in the PC 606 of the office of the user of the mobile station A. Mobile station A is dependent on the type of transmission infrastructure available for wireless data services, It may be either a full-duplex or a simplex mobile station. The third type of transmission sequence is It is a calling sequence from the data mobile station to the data mobile station. Referring to FIG. 34, Mobile station A has a wireless link to base station 1, By sending the identification code to the protocol encoder / decoder of the network switch 602, By calling the network switch 602, Start a data message. The network switch 602 checks the identification number of the mobile station A, Connect the required type of protocol encoder / decoder of network switch 602 to the port of base station 1, Receive a data message. Next, mobile station A Enter the identification number (or telephone number) of mobile station B, Start sending a data message. The network switch 602 looks at the customer file of mobile station B, and the transceiver of mobile station B Determine which radio channel and what type of protocol decoder you have. in this case, Mobile station B is located at base station N. When receiving a data message from mobile station A, The network switch 602 temporarily stores the message in a buffer file, 2. Initiate the signaling process for contacting mobile station B. The identification number of mobile station B is transmitted, It alerts mobile station B's data that the message should be sent immediately. The network switch 60 2 connects the required type of protocol encoder / decoder via the base station N, Send the data message to mobile station B. This example is basically a one-way transmission of a data message from mobile station A to mobile station B. This calling sequence has variations such as interactive data communication between mobile station A and mobile station B. Both mobile units exchange data with each other in real time transmission. This is some kind of interactive short text message exchange or other information exchange. In such a configuration, Both data moving units continue to actively transmit, or Or both transmit on a corresponding base station with a network switch 602 acting as an encoder and a decoder, Buffer each message between each unit, Will be sent. As another variation of this mobile communication sequence, Wireless fax by wireless link, Mobile station A may send data to a PDA or portable PC. Any number of data communications may be exchanged from each mobile device 618 to other types of mobile devices. Less than, One type of transceiver that may be used in practicing the present invention will be described with reference to FIG. This transceiver is It performs the functions of the transmit and receive circuits described above with reference to FIGS. FIG. 35 shows A transceiver 700 according to the invention, FIG. 35 is a block diagram of the mobile transceiver described so far with reference to FIG. 34, for example. The transceiver 700 shown is Full duplex (send and receive at the same time), This is a common type in many wireless data transceivers. There are various variations in duplex, For example, the simplex mode in which the transceiver 700 transmits and receives at the same frequency, Or there is a duplex burst mode in which the transceiver only transmits between short short burst type transmissions to save battery power. The transceiver is a dual conversion type frequency synthesis device. The received signal is transmitted from antenna 702 via duplexer / coupler 704. This duplexer / coupler 704 Couple the antenna 702 to the radio receiver, To prevent the dead state of the receiver, Isolated from the power amplifier of the transmitter, It serves to combine antennas 702 so that a single antenna can be utilized in transmitting and receiving information. The RF amplifier 706 is One or more stages may be included depending on the operating frequency of transceiver 700. The received signal travels to the filter and first mixer 708, Mixed in this mixer, afterwards, Passes through intermediate frequency filter. In this mix, mixer, Utilizing the output signals from the voltage controlled oscillator and the phase locked loop circuit 710, Convert the received signal to an intermediate frequency. The IF frequency generated by the first mixer 708 is It can be any number of frequencies according to the spread operating frequency of the transceiver 700. At this point, as a typical choice of IF frequency, 44, 21. 4 or 10. There is 7MHz. After IF filtering, the signal is amplified by an IF amplifier 710, which typically includes multiple stages. The signal amplified by the IF amplifier 710 proceeds to the second mixer 714, where the signal from the mixer oscillator 716 and the amplified IF signal are mixed to generate a signal with a lower IF frequency. This lower IF frequency signal goes to the filter and IF amplifier 718 for further IF filtering and amplification. The filtered and amplified signal is sent to a detector, or discriminator 720, where the IF signal is demodulated to an audio frequency signal. Depending on the format of the transmission protocol (sub-carrier multi-phase modulation, pulse width modulation or both types of modulation), the detector or discriminator 720 can be of many types known in the art. The circuitry of the illustrated receiver can have a standard FM discriminator that sends the recovered audio frequency signal to a series of audio frequency amplifiers and filters 702. All of the above components constitute a standard communicator type receiver known in the art. The operating frequency of the receiving portion of transceiver 700 is controlled by the mixer, voltage controlled oscillator and phase locked loop circuit, and is directly controlled by control processor 724. The control processor 724 in the transceiver 700 performs a number of functions, including direct frequency control of both receiver and transmit electronics. The receiver circuitry of the transceiver 700 is in the digital signal processor 726 and part is in the control processor 724. The receiver circuit processes the modulated subcarriers, converts the first and second parallel information streams into binary information as described above, and further corrects the faded information to produce an error-free output, It also processes the first and second parallel information streams when converting to binary information. 23 is provided in the digital signal processor U3 ′ and the control processor U7 ′, the functions of the digital signal processor U3 ′ and the control processor U7 ′ in FIG. 23 are the same as those of the digital signal processor 726 or the control processor. 724 only. Further, when the processing speed and processing power of the digital signal processor in the low voltage, low power integrated circuit are rapidly increased, the individual functions of the digital signal processor U3 ′ and the control processor U7 ′ of FIG. For example, by incorporating it in the digital signal processor 726, this single processor may be simpler to perform the processing functions of the digital signal processor U3 'and the controlling processor U7' instead of providing a separate digital signal processor and control processor. It can be the preferred architecture. Digital signal processor 726 stores information as described above in performing the functions of A / D converter for digitizing the signal level, ie, comparator 728, digital signal processor U3 'and control processor U7' of FIG. RAM 730 for performing the above, a D / A converter 732 for converting digital information into analog, a ROM 734 for storing a prestored program, and a program necessary for performing the functions of the digital signal processor U3 ′ of FIG. It has a CPU 736 for execution and an input / output device 736. Further, the digital signal processor 726 performs the same function as the digital signal processor U3 ', and the control processor 724 can perform the same function as the signal processor U7', as described above with reference to FIG. . Digital signal processor 726 serves to perform the functions of the transmitter circuit of FIG. These functions include the function of the CPU U1 and the digital control processor U47 to generate preferably the same first and second information streams which are offset in time by the time delay interval of FIG. 8 when read, from the digital signal processor to the modulator 740. To generate the modulated first and second parallel information streams on the subcarriers so that they preferably contain the same information or information units which are time-delayed when modulated onto the output subcarriers. , And a function of modulating subcarriers with the first and second information streams. The transmitter portion of transceiver 700 includes modulator 740, oscillator 742, multiplier / driver 744 and power amplifier 746, duplexer / coupler 704 and antenna 702. Modulator 740 receives the modulated subcarrier in analog or digital form as previously described with reference to FIGS. 12 and 13 and dynamically modulates oscillator 742 which is FM modulated by the output of modulator 740. Convert to range and generate a low power RF frequency modulated signal that is FM modulated on the subcarriers. There may be a separate mixer, voltage controlled oscillator and phase locked loop 748, depending on the operational state of the transceiver 700. In the simplex structure, the optional mixer, voltage controlled oscillator and phase locked loop 748 is not used and the oscillator will derive this control from the mixer, voltage controlled oscillator and phase locked loop 710. Master oscillator 750 is the reference frequency generator for both the mixer, voltage controlled oscillator, and phase lock circuits 710 and 748. A multiplier and driver 744 multiplies the frequency of the FM modulated RF signal generated by oscillator 742 and steps up the power to a level such as 5 watts. The output of the multiplier / driver 744 is further amplified by the power amplifier 746. The output of power amplifier 746 is applied to antenna 702 via duplexer / coupler 704. Digital signal processor 726 is the heart of transceiver 700 for data encoding and information decoding. As shown, the digital signal processor 726 accesses the data control bus of the control processor 724. In addition to the above functions, the control processor 724 also acts as a message management processor, reassembling the first and second parallel information streams for error-free information output. The binary converted first and second parallel information streams may be sent to a controlling processor 724 for storage in RAM 752. A stored operating program resident in ROM 754 is provided by control processor 724 for its frequency control operation, decoding the first and second parallel information streams, and decoding the decoded first and second parallel information streams. It can reassemble the missing information and send the error-free information to the external serial port 754 to generate the information needed to be able to display the message on the resident liquid crystal 756. The power management electronics 758 can also be controlled by the control processor 724 depending on the power requirements and portability of the transceiver. Power management electronics 758 include control logic circuitry that enables control processor 724 to shut off or control power to various portions of the transceiver. Generally, power to the transmitter and display is turned off during periods of non-use. The power control of the receiver is turned on systematically and periodically to sample the receive channel looking for the presence of data information. Various other areas of the transceiver are turned on as needed only when received data is present. This type of power management allows for maximum power conservation, extremely lightweight transmitters and receivers, and configuration during operation. The transceiver can be a unit mounted under the trunk or dashboard of a vehicle with an output of 10 watts or more, or a small handheld PDA or notebook computer that can only transmit the required few watts of power. The protocols described herein are applicable to all aspects of one-way and two-way telecommunications. This protocol is essentially 99. The technology can be evolved to transmit at extremely high data rates to receivers or bidirectional transceivers with greater than 99% reliability. This protocol enhances the reliability of one-way wireless messaging and makes this messaging suitable for email and information services as well as allowing more subscribers to be present on the wireless paging channel. This protocol at 2400 Hz allows for a 10x increase in receiver circuitry utilizing the same wireless transmission infrastructure. More importantly, such additional air time can reliably handle email and information services without the use of bidirectional wireless channels. In addition, this protocol dramatically improves air time efficiency by correspondingly eliminating most requests for re-transmission of information caused by at least part of lost messages in two-way data services. Allows to increase the number of subscribers per channel. The high probability of receiving messages and high throughput capacity save millions of dollars for data service companies by eliminating the need for additional radio spectrum. The present invention greatly enhances the efficiency of the system regardless of transmission band or data rate. A further advantage is that the present invention can utilize current radio frequencies in the 150, 450 and 900 MHz transmission bands for accepting information and email services. The use of such frequencies is currently unallocated and has been proposed, which will require a large allocation of new spectrum in the future 1. 2 and 2. It is cheaper than implementing such a service in the 4 GHz radio band. To accept wireless services, the email and information services industry is readily available with current infrastructure. Although the present invention has been described above with reference to preferred embodiments and methods of operation, it should be understood that numerous modifications can be made to the above embodiments and methods without departing from the spirit of the invention. For example, it should be understood that the present invention is not limited to the type of information that can be transmitted in a parallel information stream. In practicing the present invention, any type of data may be transmitted which may be used to control analog modulation of a parallel information stream as shown in FIG. 12 or digital modulation of an information stream as shown in FIG. Available. Furthermore, although the invention has been described in the context of a pair of parallel information streams, it should be understood that additional pairs of parallel information streams can be added so that more than one error-free information can be transmitted at a time.

【手続補正書】特許法第１８４条の８ 【提出日】１９９５年９月６日 【補正内容】 １５７．サブキャリアが、このサブキャリアのサイクルで変調された同一の 第１および第２パラレル情報ストリームを発生するよう、第１および第２のエン コードされた情報ストリームにより変調されており、第１パラレルストリームが 第１のエンコードされた情報ストリームを含み、第２のパラレルストリームが第 ２のエンコードされた情報ストリームを含み、サブキャリア上に変調されたパラ レル情報ストリームが時間インターバル以上の時間遅延インターバルだけ時間を ずらされており、第１および第２のエンコードされた情報ストリームの各々が、 サブキャリアおよび情報のフレームにより変調された無線周波数キャリアを送信 する送信回路と受信回路とを同期化するための複数の同期化ビットを有し、複数 のフレームの各々が誤り訂正コードをエンコードする複数のビットおよび情報を エンコードする複数のビットを有し、第１のエンコードされた情報ストリームの フレームの誤り訂正コードが訂正されない場合に受信回路と送信回路との同期関 係を喪失させるようなビット誤りを示す第１パラレル情報ストリーム内のフェー ドした情報を発生する時間インターバルのフェードを訂正できず、第２のエンコ ードされた情報ストリームのフレームの誤り訂正コードが訂正されない場合、受 信回路と送信回路との同期状態を喪失させるビット誤りを示す第２パラレル情報 ストリーム内にフェードした情報ストリームを発生する時間インターバルのフェ ードを訂正できず、サブキャリアにより変調された無線周波数キャリアにより時 間インターバルの間フェージングを受ける情報の無線送信を受信するための受信 回路において、 送信された第１および第２パラレル情報ストリームを検出するための検波器 と、 上記検波器に結合され、受信回路と送信回路を周期化する周期化ビットを含 む、検出した第１および第２パラレルストリームに応答し、検出された第１およ び第２パラレル情報ストリームのうちの少なくとも一方にフェードした情報があ るかどうかを判断し、判断されたフェードした情報に応答してフェードにより生 じたフェードした情報を遅延インターバルだけフェードした情報から時間のずれ た第１および第２パラレル情報ストリームのうちの少なくとも一方からの情報に 置換して受信回路と送信回路との同期状態を維持し、置換情報を含む送信される 誤りのない情報を出力するプロセッサを含む受信回路。 １５８．プロセッサがサブキャリアの検出した個々のサイクルを処理し、個 々のサイクルの各々の少なくとも１つの選択された変調部分の積分値を計算し、 計算した積分値の各々と、計算した積分値とを含む記憶されたレンジを数値的に 識別するよう選択された部分がエンコードできる複数の可能な数値のうちの１つ を示す複数の記憶された数値レンジとを数値比較し、サイクルの各々の少なくと も１の選択された部分の代わりに、第１および第２のパラレル情報ストリームの うちの一方における情報ユニットの少なくとも一部をエンコードする各数値と共 に、計算された積分値を含む識別された記憶レンジを表示する複数の数値のうち の１つに置換するデジタル信号プロセッサを含み、 デジタル信号プロセッサがフェードした情報が存在するかどうか判断するよ う、置換された数値を含む第１および第２パラレル情報ストリームを処理するよ うになっている、請求項１５７記載の受信回路。 １５９．デジタル信号プロセッサが個々のサイクルの各々の各選択された変 調部分の複数のサンプルを取り込むことにより、デジタル信号プロセッサによる 積分値の計算を行い、各サンプルが１つの数値を有し、各サンプルが積分の計算 に含めるべき有効サンプルを示す数値のあるレンジと比較され、この比較により サンプル値が数値のレンジ外にあることが判明すると、比較したサンプル値を置 換するサンプル値に隣接するサンプル値の関数である値に置換する、請求項１５ ８記載の受信回路。 １６０．比較するサンプル植が、比較するサンプル値に先行する少なくとも １つのサンプル値と比較するサンプル値に続く少なくとも１つのサンプル値との 平均である値に置換される、請求項１５９記載の受信回路。 １６１．プロセッサが置換を必要とするフェードした情報内の各フェードし た情報ユニットをマークするよう、検出した第１および第２パラレル情報ストリ ーム内に誤りマーカーを置き、空中に送信される誤りのない情報を生じるよう、 第１および第２パラレル情報ストリームの少なくとも一方内にある各誤りマーカ ーの、時間遅延インターバルだけ送信時の時間がずれた第１および第２パラレル 情報ストリーム内の一方における置換用ビットへの置換を制御するようになって いる、請求項１５７記載の受信回路。 １６２．第１および第２パラレル情報ストリームの各々のビットがサブキャ リアのサイクルを変調し、サブキャリアの各サイクルが複数の分離された回転角 位置にてビットにより変調されている、請求項１５７記載の受信回路。 １６３．第１および第２パラレル情報ストリームのビットのグループの各々 がパルス幅変調によりサブキャリアの一部の幅を変調する、請求項１５７記載の 受信回路。[Procedure Amendment] Patent Act Article 184-8 [Submission date] September 6, 1995 [Correction content]     157. The subcarrier is the same as the one modulated in the cycle of this subcarrier. First and second encoders are provided to generate the first and second parallel information streams. The first parallel stream is modulated by the coded information stream A second parallel stream containing a first encoded information stream, A parametric modulated signal on a subcarrier, which contains two encoded information streams. The real information stream has a time delay interval equal to or greater than the time interval. Staggered and each of the first and second encoded information streams is Transmit radio frequency carrier modulated by subcarrier and frame of information Has a plurality of synchronization bits for synchronizing the transmitting circuit and the receiving circuit. Each of the frames of the multiple bits and information encoding an error correction code Having a plurality of bits to be encoded, of the first encoded information stream If the frame error correction code is not corrected, the synchronization relationship between the receiving circuit and the transmitting circuit Fa in the first parallel information stream indicating bit errors that cause disengagement It is not possible to correct the fade of the time interval that generated the information If the error correction code of the frame of the transmitted information stream is not corrected, the Second parallel information indicating bit error that causes loss of synchronization between the receiving circuit and the transmitting circuit A time interval that produces a faded information stream into the stream. The radio frequency carrier that is modulated by the subcarrier cannot correct the Reception for receiving wireless transmission of information subject to fading during inter-interval In the circuit     Detector for detecting transmitted first and second parallel information streams When,     It includes a periodic bit that is coupled to the detector and that periodicizes the receiving and transmitting circuits. In response to the detected first and second parallel streams, the detected first and second parallel streams. And at least one of the second parallel information streams has faded information. It is judged whether or not, and the fade is performed in response to the judged information. Time difference from the faded information faded by the delay interval Information from at least one of the first and second parallel information streams It is replaced to maintain the synchronization state between the receiving circuit and the transmitting circuit, and transmitted including replacement information. A receiver circuit that includes a processor that outputs error-free information.     158. The processor processes each detected cycle of the subcarrier and Calculating an integral value of at least one selected modulation portion of each of the respective cycles, Numerically the stored range containing each calculated integral and the calculated integral One of several possible numbers that the portion selected to identify can encode Numerically compare multiple stored numerical ranges indicating Instead of one selected portion of the first and second parallel information streams Shared with each number that encodes at least part of the information unit in one of the Among the multiple numbers displaying the identified storage range, including the calculated integral Including a digital signal processor to replace one of     The digital signal processor will determine if the faded information is present. Process the first and second parallel information streams containing the substituted numbers. 158. The receiver circuit of claim 157, wherein     159. The digital signal processor operates on each selected variable in each of the individual cycles. By capturing multiple samples of the tonal part, the digital signal processor Integral calculation is performed, each sample has one numerical value, and each sample calculates integral Is compared to a range of numbers that represent valid samples to be included in If the sample value is found to be outside the range of numbers, the compared sample value is placed. 16. Substituting a value that is a function of the sample value adjacent to the sample value to be converted. 8. The receiving circuit according to item 8.     160. At least the sample to compare precedes the sample value to compare A sample value to be compared with one sample value followed by at least one sample value 160. The receiving circuit of claim 159, wherein the receiving circuit is replaced with a value that is an average.     161. Each fade in the faded information that the processor needs to replace Detected first and second parallel information streams to mark the information unit Place an error marker in the frame to generate error-free information transmitted in the air, Each error marker in at least one of the first and second parallel information streams Of the first and second parallels with different transmission time by the time delay interval To control the replacement of replacement bits in one of the information streams 158. The receiver circuit of claim 157, wherein     162. Each bit of the first and second parallel information streams is a subcarrier. Modulates the rear cycle, with each subcarrier cycle having multiple separated rotation angles 158. The receiving circuit of claim 157, wherein the receiving circuit is modulated with bits in position.     163. Each of the groups of bits of the first and second parallel information streams 160. The method according to claim 157, wherein the width of a portion of the subcarrier is modulated by pulse width modulation. Receiver circuit.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ Ｈ０４Ｑ 7/16 7605−5Ｊ Ｈ０４Ｂ 7/26 Ｃ 7605−5Ｊ Ｍ (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ， ＣＡ，ＣＨ，ＣＺ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＧＢ，Ｈ Ｕ，ＪＰ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＵ，ＭＧ，ＭＮ ，ＭＷ，ＮＬ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ， ＳＤ，ＳＥ，ＳＫ，ＵＡ，ＶＮ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 6 Identification number Internal reference number FI H04Q 7/16 7605-5J H04B 7/26 C 7605-5J M (81) Designated country EP (AT, BE, CH) , DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE), OA (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR) , NE, SN, TD, TG), AT, AU, BB, BG, BR, BY, CA, CH, CZ, DE, DK, ES, FI, GB, HU, JP, KP, KR, KZ, LK , LU, MG, MN, MW, NL, NO, NZ, PL, PT, RO, RU, SD, SE, SK, UA, VN

Claims (1)

【特許請求の範囲】 １．時間インターバルの間に情報の送信信号が空中のフェージングを受ける 状態で、サブキャリアにより空中に送信されるキャリアを変調することにより情 報を空中に送信する送受信機において、 情報ソースに応答し、空中に送信すべき情報を含む第１のエンコードされた 情報ストリームおよび空中に送信すべき情報を含む第２のエンコードされた情報 ストリームを発生するためのプロセッサを含み、前記第２のエンコードされた情 報ストリームは空中のフェージングの時間インターバル以上の時間インターバル だけ第１情報ストリームに対して遅延されており、 第１および第２のエンコードされた情報ストリームに応答し、サブキャリア のサイクルで変調された同一の第１および第２のパラレル情報ストリームを発生 するよう、第１および第２のエンコードされた情報ストリームでサブキャリアを 変調するためのエンコーダを備え、第１パラレルストリームが第１のエンコード された情報ストリームを含み、第２のパラレルストリームが第２のエンコードさ れた情報ストリームを含み、サブキャリア上に変調された第１パラレル情報スト リームが時間遅延インターバルだけ第２のパラレル情報ストリームから時間がず れている送受信機。 ２．エンコーダが、マルチ位相変調によりサブキャリアのサイクルを変調し 、サブキャリアのサイクルの位相が第１および第２のエンコードされた情報スト リームによって変調されている、請求項１記載の送受信機。 ３．エンコーダが、パルス幅変調によりサブキャリアのサイクルを変調し、 サブキャリアのサイクルの一部の幅が第１および第２のエンコードされた情報ス トリームによって変調されている、請求項１記載の送受信機。 ５．第１および第２のエンコードされた情報ストリームの各々が情報のフレ ームを備え、各フレームが誤り訂正情報をエンコードする複数のビットおよび情 報ソースからの情報をエンコードする複数のビットを有し、第１のエンコードさ れた情報ストリームのうちの誤り訂正情報が、第１のパラレル情報ストリーム内 にフェードした情報を発生する時間インターバルのフェードを訂正できず、第２ のエンコードされた情報ストリームの誤り訂正情報が第２のパラレル情報ストリ ーム内にフェードした情報を発生する時間インターバルのフェードを訂正できな い、請求項１記載の送受信機。 ６．時間インターバルが、空中のフェードによって生じたフェードした情報 を、送信されたパラレル情報ストリームのうちの少なくとも一方から時間遅延イ ンターバルだけフェードした情報から時間のずれた情報に置換することなく、送 信されたパラレル情報ストリームとの同期状態を受信回路が喪失するようにさせ る長さとなっている、請求項１記載の送受信機。 ８．送受信機によって、時間インターバルの間に情報の送信信号が空中のフェ ージングを受ける状態で、サブキャリアにより空中に送信されるキャリアを変調 することにより情報を空中に送信する方法において、 送受信機において、空中に送信すべき情報を含む第１のエンコードされた情 報ストリームおよび空中に送信すべき情報を含む第２のエンコードされた情報ス トリームを発生し、前記第２のエンコードされた情報ストリームは空中のフェー ジングの時間インターバル以上の時間インターバルだけ第１情報ストリームに対 して遅延されており、 送受信機において、サブキャリアのサイクルで変調された同一の第１および 第２のパラレル情報ストリームを発生するよう、第１および第２のエンコードさ れた情報ストリームでサブキャリアを変調し、第１パラレルストリームが第１の エンコードされた情報ストリームを含み、第２のパラレルストリームが第２のエ ンコードされた情報ストリームを含み、サブキャリア上に変調された第１パラレ ル情報ストリームが時間遅延インターバルだけ第２のパラレル情報ストリームか ら時間がずれている方法。 ２５．サブキャリアにより変調されたキャリアを利用し、サブキャリアが、 このサブキャリアの各サイクルに受信された第１および第２パラレル情報ストリ ームを発生するよう、同一の第１および第２のエンコードされた情報ストリーム により変調されており、第１パラレルストリームが第１のエンコードされた情報 ストリームを含み、第２のパラレルストリームが第２のエンコードされた情報ス トリームを含み、サブキャリア上に変調された第１パラレル情報ストリームが時 間遅延インターバルだけ第２のパラレル情報ストリームから時間がずれており、 時間インターバルの間、情報の送信信号が空中のフェージングを受ける状態で、 空中に送信された情報を受信する送受信機において、 送信された第１および第２パラレル情報ストリームを検出するための検波器 と、 検出したパラレルストリームに応答し、送受信機により受信され、検出され た第１および第２パラレル情報ストリームのうちの少なくとも一方にフェードし た情報があるかどうかを判断し、判断されたフェードした情報に応答して空中の フェードにより生じたフェードした情報を、遅延インターバルだけフェードした 情報から時間のずれた第１および第２パラレル情報ストリームのうちの少なくと も一方からの情報と置換し、置換情報を含む少なくとも一方のパラレル情報スト リームを処理し、誤りなく空中に送信された情報を発生する少なくとも１つのプ ロセッサとを備えた送受信機。 ２６．第１および第２のエンコードされた情報ストリームの各々が情報のフ レームを備え、各フレームが誤り訂正情報をエンコードする複数のビットおよび 情報ソースからの情報をエンコードする複数のビットを有し、第１のエンコード された情報ストリームのうちの誤り訂正情報が、第１のパラレル情報ストリーム 内にフェードした情報を発生する時間インターバルのフェードを訂正できず、第 ２のエンコードされた情報ストリームの誤り訂正情報が第２のパラレル情報スト リーム内にフェードした情報を発生する時間インターバルのフェードを訂正でき ず、 少なくとも１つのプロセッサによるフェードした情報の判断が、複数のビッ トの誤り訂正情報を利用する誤り訂正ルーチンにより、第１および第２のパラレ ル情報ストリームを処理することにより検出される誤りを誤り訂正ビットが訂正 できないと判断することにより実行される、請求項２５記載の送受信機。 ２７．少なくとも１つのプロセッサが検波器および制御用プロセッサに結合 されたデジタル信号プロセッサを含み、このデジタル信号プロセッサがサブキャ リアの検出した個々のサイクルを処理し、個々のサイクルの各々の少なくとも１ つの選択された変調部分の積分値を計算し、計算した積分値の各々と計算した積 分値とを含む記憶されたレンジを数値的に識別するよう選択された部分がエンコ ードできる複数の可能な数値のうちの１つを示す複数の記憶された数値レンジと を数値比較し、サイクルの各々の少なくとも１つの選択された部分の代わりに、 第１および第２のパラレル情報ストリームのうちの一方における情報ユニットの 少なくとも一部をエンコードする各数値と共に、計算された積分値を含む識別さ れた記憶レンジを表示する複数の数値のうちの１つに置換するようになっており 、 デジタル信号プロセッサがフェードした情報が存在するかどうか判断するよ う、置換された数値を含む第１および第２パラレル情報ストリームを処理するよ うになっている、請求項２５記載の送受信機。 ２８．第１および第２パラレル情報ストリームが、マルチ位相変調によりサ ブキャリアのサイクルで変調されており、サイクルの位相が第１および第２のエ ンコードされた情報ストリームで延長されている、請求項２５記載の送受信機。 ２９．第１および第２パラレル情報ストリームが、パルス幅変調によりサブ キャリアのサイクルで変調されており、サブキャリアの一部の幅が第１および第 ２のエンコードされた情報ストリームで延長されている、請求項２５記載の送受 信機。 ３０．サブキャリアが、このサブキャリアの各サイクルに第１および第２パラ レル情報ストリームを発生するよう、同一の第１および第２のエンコードされた 情報ストリームにより変調されており、第１パラレルストリームが第１のエンコ ードされた情報ストリームを含み、第２のパラレルストリームが第２のエンコー ドされた情報ストリームを含み、サブキャリアで変調された第１、第２パラレル 情報ストリームが両者の間に時間遅延インターバルおいて送信され、時間インタ ーバルの間情報の送信信号が空中のフェージングを受け、時間遅延インターバル は時間インターバル以上であるところにおいて、サブキャリアにより変調された 無線周波数キャリアを利用し空中に送信された情報を、受信機で受信する方法に おいて、 無線周波数キャリアで送信された第１および第２パラレル情報ストリームを 検出するステップと、 検出された第１および第２パラレル情報ストリームのうちの少なくとも一方 にフェードした情報があるかどうかを判断し、判断されたフェードした情報に応 答して空中のフェードにより生じたフェードした情報を、遅延インターバルだけ フェードした情報から時間のずれた第１および第２パラレル情報ストリームのう ちの少なくとも一方からの情報と置換し、置換情報を含む少なくとも一方のパラ レル情報ストリームを処理し、誤りなく空中に送信された情報を発生するステッ プとを有する方法。 ４３．少なくとも１つの選択された変調部分がサブキャリアの３６０°のサ イクルのうちの複数の位相である、請求項２７記載の送受信機。 ４４．少なくとも１つの選択された部分が矩形波の第１および第２の半分で ある、請求項２７記載の送受信機。 ４７．サブキャリアで変調された無線周波数キャリアを使用し、時間インタ ーバルの間、送信信号がフェージングを受ける状態で、送受信機とベース局との 間で情報を空中に送信する双方向送信システムであって、 情報ソースに応答し、ベース局が空中に送信すべき情報を含む第１のエンコ ードされた情報ストリームおよび空中に送信すべき情報を含み空中のフェージン グの時間インターバル以上の遅延時間インターバルだけ第１情報ストリームに対 して遅延された第２のエンコードされた情報ストリームを発生するための、エン コーディングプロセッサ、および第１および第２のエンコードされた情報ストリ ームに応答し、第１および第２のエンコードされた情報ストリームでサブキャリ アを変調し、サブキャリアのサイクル上で変調された同一の第１および第２のパ ラレル情報ストリームを発生し、第１パラレルストリームが第１のエンコードさ れた情報ストリームを含み、第２のパラレルストリームが第２のエンコードされ た情報ストリームを含み、サブキャリア上に変調された第１パラレル情報ストリ ームは時間遅延インターバルだけ第２のパラレル情報ストリームから時間がずれ ているエンコーダを有し、 送受信機が、送信された第１および第２パラレル情報ストリームを検出する ための検波器と、検出したパラレルストリームに応答し、送受信機により受信さ れ、検出された第１および第２パラレル情報ストリームのうちの少なくとも一方 にフェードした情報があるかどうかを判断し、判断されたフェードした情報に応 答して空中のフェードにより生じたフェードした情報を、遅延インターバルだけ フェードした情報から時間のずれた第１および第２パラレル情報ストリームのう ちの少なくとも一方からの情報と置換し、置換情報を含む少なくとも一方のパラ レル情報ストリームを処理し、誤りなく空中に送信された情報を発生する少なく とも１つのプロセッサを有する、双方向送信システム。 ４８．第１および第２のエンコードされた情報ストリームの各々が情報のフ レームを備え、各フレームが誤り訂正情報をエンコードする複数のビットおよび 情報ソースからの情報をエンコードする複数のビットを有し、第１のエンコード された情報ストリームのうちの誤り訂正情報が、第１のパラレル情報ストリーム 内にフェードした情報を発生する時間インターバルのフェードを訂正できず、第 ２のエンコードされた情報ストリームの誤り訂正情報が第２のパラレル情報スト リーム内にフェードした情報を発生する時間インターバルのフェードを訂正でき ず、 少なくとも１つのプロセッサによるフェードした情報の判断が、複数のビッ トの誤り訂正情報を利用する誤り訂正ルーチンにより、第１および第２のパラレ ル情報ストリームを処理することにより検出される誤りを誤り訂正ビットが訂正 できないと判断することにより実行される、請求項４７記載のシステム。 ４９．少なくとも１つのプロセッサが検波器および制御用プロセッサに結合 されたデジタル信号プロセッサを含み、このデジタル信号プロセッサがサブキャ リアの検出した個々のサイクルを処理し、個々のサイクルの各々の少なくとも１ つの選択された変調部分の積分値を計算し、計算した積分値の各々と、計算した 積分値とを含む記憶されたレンジを数値的に識別するよう選択された部分がエン コードできる複数の可能な数値のうちの１つを示す複数の記憶された数値レンジ とを数値比較し、サイクルの各々の少なくとも１つの選択された部分の代わりに 、第１および第２のパラレル情報ストリームのうちの一方における情報ユニット の少なくとも一部をエンコードする各数値と共に、計算された積分値を含む識別 された記憶レンジを表示する複数の数値のうちの１つと置換するようになってお り、 デジタル信号プロセッサがフェードした情報が存在するかどうか判断するよ う、置換された数値を含む第１および第２パラレル情報ストリームを処理するよ うになっている、請求項４７記載のシステム。 ５０．第１および第２パラレル情報ストリームが、マルチ位相変調によりサ ブキャリアのサイクルで変調されており、サイクルの位相が第１および第２のエ ンコードされた情報ストリームで変調されている、請求項４７記載のシステム。 ５１．第１および第２パラレル情報ストリームが、パルス幅変調によりサブ キャリアのサイクルで変調されており、サブキャリアの一部の幅が第１および第 ２のエンコードされた情報ストリームで変調されている、請求項４７記載のシス テム。 ５８．個々のサイクルの各々の各選択された変調部分の複数のサンプルを取 り込むことにより、デジタル信号プロセッサによる積分値の計算を行い、各サン プルが１つの数値を有し、各サンプルが積分の計算に含めるべき有効サンプルを 示す数値のあるレンジと比較され、この比較によりサンプル値が数値のレンジ外 にあることが判明すると、比較したサンプル値を置換するサンプル値に隣接する サンプル値の関数である値に置換する、請求項２７記載の送受信機。 ５９．比較するサンプル値は、比較するサンプル値に先行する少なくとも１ つのサンプル値と比較するサンプル値に続く少なくとも１つのサンプル値の平均 である値と置換される、請求項５８記載の送受信機。 ６０．少なくとも１つのプロセッサが検波器および制御用プロセッサに結合 されたデジタル信号プロセッサを含み、このデジタル信号プロセッサが第１およ び第２のパラレル情報ストリームで変調されたサブキャリアの検出された個々の サイクルを処理し、所定の記憶されたパターンとの類似性を判断し、第１および 第２のパラレル情報ストリームのうちの少なくとも一方を変更し、よってデジタ ル信号プロセッサが所定の記憶されたパターンのうちの少なくとも１つで変更後 の第１および第２パラレル情報ストリームを処理することにより、フェードした 情報が存在するかどうかを判断する、請求項２５記載の送受信機。 ６１．デジタル信号プロセッサによる処理が、個々のサイクルの各々の各選 択された変調部分の複数のサンプルを取り込むことにより行われる積分値の計算 を含み、各サンプルが１つの数値を有し、各サンプルが積分の計算に含めるべき 有効サンプルを示す数値のあるレンジと比較され、この比較によりサンプル値が 数値のレンジ外にあることが判明すると、比較したサンプル値を置換するサンプ ル値に隣接するサンプル値の関数である値に置換する、請求６０項記載の送受信 機。 ６２．比較するサンプル値は、比較するサンプル値に先行する少なくとも１ つのサンプル値と比較するサンプル値に続く少なくとも１つのサンプル値との平 均である値と置換される、請求項６１記載の送受信機。 ６８．個々のサイクルの各々の各選択された変調部分の複数のサンプルを取 り込むことにより、デジタル信号プロセッサによる積分値の計算を行い、各サン プルが１つの数値を有し、各サンプルが積分の計算に含めるべき有効サンプルを 示す数値のあるレンジと比較され、この比較によりサンプル値が数値のレンジ外 にあることが判明すると、比較したサンプル値を置換するサンプル値に隣接する サンプル値の関数である値に置換する、請求項４７記載のシステム。 ６９．比較するサンプル値は、比較するサンプル値に先行する少なくとも１ つのサンプル値と比較するサンプル値に続く少なくとも１つのサンプル値との平 均である値に置換される、請求項６８記載のシステム。 ７５．情報をエンコードしたサブキャリアの変調されたサイクルを検出する ための検波器と、 サブキャリアの検出した個々のサイクルを処理し、個々のサイクルの各々の 少なくとも１つの選択された変調部分の積分値を計算し、計算した積分値の各々 と、計算した積分値とを含む記憶されたレンジを数値的に識別するよう選択され た部分がエンコードできる複数の可能な数値のうちの１つを示す複数の記憶され た数値レンジとを数値比較し、サイクルの各々の少なくとも１の選択された部分 の代わりに、サイクルのうちの一方における情報ユニットの少なくとも一部をエ ンコードする各数値と共に、計算された積分値を含む識別された記憶レンジを表 示する複数の数値のうちの１つに置換するよう検波器に結合されたデジタル信号 プロセッサとを含み、 制御用プロセッサが置換した数値を処理し、情報を発生するようになってい る受信回路。 ７７．サブキャリアにより変調されたキャリアを利用し、サブキャリアが、 このサブキャリアのサイクルで変調された同一の第１および第２パラレル情報ス トリームを発生するよう、同一の第１および第２のエンコードされた情報ストリ ームにより変調されており、第１パラレルストリームが第１のエンコードされた 情報ストリームを含み、第２のパラレルストリームが第２のエンコードされた情 報ストリームを含み、 サブキャリア上で変調された第１パラレル情報ストリームが時間インターバ ル以上の時間遅延インターバルだけ時間がずれた状態で空中に送信されており、 空中にに送信された情報を受信する受信回路において、 送信された第１および第２パラレル情報ストリームを検出するための検波器 と、 検出したパラレルストリームに応答し、受信回路により受信され、検出され た第１および第２パラレル情報ストリームのうちの少なくとも一方にフェードし た情報があるかどうかを判断し、判断されたフェードした情報に応答して空中の フェードにより生じたフェードした情報を遅延インターバルだけフェードした情 報から時間のずれた第１および第２パラレル情報ストリームのうちの少なくとも 一方からの情報に置換し、置換情報を含む少なくとも一方のパラレル情報ストリ ームを処理し、誤りなく空中に送信された情報を発生するプロセッサを含み、 このプロセッサがサブキャリアの検出した個々のサイクルを処理し、個々の サイクルの各々の少なくとも１つの選択された変調部分の積分値を計算し、計算 した積分値の各々と、計算した積分値とを含む記憶されたレンジを数値的に識別 するよう選択された部分がエンコードできる複数の可能な数値のうちの１つを示 す複数の記憶された数値レンジとを数値比較し、サイクルの各々の少なくとも１ の選択された部分の代わりに、第１および第２のパラレル情報ストリームのうち の一方における情報ユニットの少なくとも一部をエンコードする各数値と共に、 計算された積分値を含む識別された記憶レンジを表示する複数の数値のうちの１ つと置換するようになっており、 プロセッサがフェードした情報が存在するかどうか判断するよう、置換され た数値を含む第１および第２パラレル情報ストリームを処理するようになってい る受信回路。 ７８．サブキャリアで変調された無線周波数キャリアを使用し、時間インター バルの間、送信信号がフェージングを受ける状態で、送受信機とベース局との間 で情報を空中に送信する双方向送信システムであって、 情報ソースに応答し、ベース局が空中に送信すべき情報を含む第１のエンコ ードされた情報ストリームおよび空中に送信すべき情報を含み空中のフェージン グの時間インターバル以上の遅延時間インターバルだけ第１情報ストリームに対 して遅延された第２のエンコードされた情報ストリームを発生するためのプロセ ッサ、および第１および第２のエンコードされた情報ストリームでサブキャリア を変調し、サブキャリアのサイクル上で変調された同一の第１および第２のパラ レル情報ストリームを発生し、第１および第２のエンコードされた情報ストリー ムに応答し、第１パラレルストリームが第１のエンコードされた情報ストリーム を含み、第２のパラレルストリームが第２のエンコードされた情報ストリームを 含み、サブキャリア上に変調された第１パラレル情報ストリームは時間遅延イン ターバルだけ第２のパラレル情報ストリームから時間がずれているエンコーダを 有し、 送受信機が、送信された第１および第２パラレル情報ストリームを検出する ための検波器と、検出したパラレルストリームに応答し、送受信機により受信さ れ、検出された第１および第２パラレル情報ストリームのうちの少なくとも一方 にフェードした情報があるかどうかを判断し、判断されたフェードした情報に応 答して空中のフェードにより生じたフェードした情報を遅延インターバルだけフ ェードした情報から時間のずれた第１および第２パラレル情報ストリームのうち の少なくとも一方からの情報に置換し、置換情報を含む少なくとも一方のパラレ ル情報ストリームを処理し、誤りなく空中に送信された情報を発生するプロセッ サを有し、 このプロセッサがサブキャリアの検出した個々のサイクルを処理し、個々の サイクルの各々の少なくとも１つの選択された変調部分の積分値を計算し、計算 した積分値の各々と、計算した積分値とを含む記憶されたレンジを数値的に識別 するよう選択された部分がエンコードできる複数の可能な数値のうちの１つを示 す複数の記憶された数値レンジとを数値比較し、サイクルの各々の少なくとも１ の選択された部分の代わりに、第１および第２のパラレル情報ストリームのうち の一方における情報ユニットの少なくとも一部をエンコードする各数値と共に、 計算された積分値を含む識別された記憶レンジを表示する複数の数値のうちの１ つに置換するようになっており、 プロセッサがフェードした情報が存在するかどうか判断するよう、置換され た数値を含む第１および第２パラレル情報ストリームを処理するようになってい る双方向送信システム。 ７９．サブキャリアにより変調された無線周波数のキャリアを利用し、サブ キャリアが、このサブキャリアの各サイクルに受信された第１および第２パラレ ル情報ストリームを発生するよう、同一の第１および第２のエンコードされた情 報ストリームにより変調されており、第１パラレル情報ストリームが第１のエン コードされた情報ストリームを含み、第２パラレル情報ストリームが第２のエン コードされた情報ストリームを含み、サブキャリア上に変調されたこれらパラレ ル情報ストリーム間の時間遅延インターバルが時間インターバル以上の状態でこ れらパラレル情報ストリームが空中に送信される、１つのチャンネル上で時間イ ンターバルの間空中のフェージングを受ける情報の空中の送信信号を受信するた めの受信機であって、 送信された第１および第２パラレル情報ストリームを検出するための検波器 と、 検出したパラレルストリームに応答し、送受信機により受信され、検出され た第１および第２パラレル情報ストリームのうちの少なくとも一方にフェードし た情報があるかどうかを判断し、判断されたフェードした情報に応答して空中の フェードにより生じたフェードした情報を遅延インターバルだけフェードした情 報から時間のずれた第１および第２パラレル情報ストリームのうちの少なくとも 一方からの情報に置換し、置換情報を含む少なくとも一方のパラレル情報ストリ ームを処理し、誤りなく空中に送信された情報を発生する少なくとも１つのプロ セッサとを備えた受信機。 ８０．第１および第２のエンコードされた情報ストリームの各々が情報のフ レームを備え、各フレームが誤り訂正情報をエンコードする複数のビットおよび 情報ソースからの情報をエンコードする複数のビットを有し、第１のエンコード された情報ストリームのうちの誤り訂正情報が、第１のパラレル情報ストリーム 内にフェードした情報を発生する時間インターバルのフェードを訂正できず、第 ２のエンコードされた情報ストリームの誤り訂正情報が第２のパラレル情報スト リーム内にフェードした情報を発生する時間インターバルのフェードを訂正でき ず、 少なくとも１つのプロセッサによるフェードした情報の判断が、複数のビッ トの誤り訂正情報を利用する誤り訂正ルーチンにより、第１および第２のパラレ ル情報ストリームを処理することにより検出される誤りを誤り訂正ビットが訂正 できないことをデジタル信号プロセッサにより判断することにより実行される、 請求項７９記載の受信機。 ８１．少なくとも１つのプロセッサが検波器および制御用プロセッサに結合 されたデジタル信号プロセッサを含み、このデジタル信号プロセッサが第１およ び第２のパラレル情報ストリームで変調されたサブキャリアの検出された個々の サイクルを処理し、所定の記憶されたパターンとの類似性を判断し、第１および 第２のパラレル情報ストリームのうちの少なくとも一方を変更し、よってデジタ ル信号プロセッサが所定の記憶されたパターンのうちの少なくとも１つで変更後 の第１および第２パラレル情報ストリームを処理することにより、フェードした 情報が存在するかどうかを判断する、請求項７９記載の受信機。 ８２．少なくとも１つのプロセッサが検波器および制御用プロセッサに結合 されたデジタル信号プロセッサを含み、このデジタル信号プロセッサがサブキャ リアの検出した個々のサイクルを処理し、個々のサイクルの各々の少なくとも１ つの選択された変調部分の積分値を計算し、計算した積分値の各々と、計算した 積分値とを含む記憶されたレンジを数値的に識別するよう選択された部分がエン コードできる複数の可能な数値のうちの１つを示す複数の記憶された数値レンジ とを数値比較し、サイクルの各々の少なくとも１の選択された部分の代わりに、 第１および第２のパラレル情報ストリームのうちの一方における情報ユニットの 少なくとも一部をエンコードする各数値と共に、計算された積分値を含む識別さ れた記憶レンジを表示する複数の数値のうちの１つと置換するようになっており 、 デジタル信号プロセッサがフェードした情報が存在するかどうか判断するよ う、置換された数値を含む第１および第２パラレル情報ストリームを処理するよ うになっている、請求項７９記載の受信機。 ８３．第１および第２パラレル情報ストリームが、マルチ位相変調によりサ ブキャリアのサイクルで変調されており、サイクルの位相が第１および第２のエ ンコードされた情報ストリームで延長されている、請求項７９記載の受信機。 ８４．第１および第２パラレル情報ストリームが、パルス幅変調によりサブ キャリアのサイクルで変調されており、サブキャリアの一部の幅が第１および 第２のエンコードされた情報ストリームで必要されている、請求項７９記載の受 信機。 ９７．空中に送信される無線周波数キャリアをサブキャリアで変調すること により、少なくとも１つの無線周波数受信機に時間インターバルの間空中のフェ ージングを受ける情報の空中への送信をするための送信機と共に使用するための 信号処理システムにおいて、 情報ソースに応答し、空中に送信すべき情報を含む第１のエンコードされた 情報ストリーム、および空中に送信すべき情報を含み、空中のフェージングの時 間インターバル以上の時間遅延インターバルだけ第１情報ストリームに対して遅 延された第２のエンコードされた情報ストリームを発生するためのプロセッサと 、 第１および第２のエンコードされた情報ストリームに応答し、サブキャリア のサイクルで変調される同一の第１および第２のパラレル情報ストリームを発生 するよう、第１および第２のエンコードされた情報ストリームでサブキャリアを 変調するためのエンコーダ手段を含み、第１のパラレルストリームが第１のエン コードされた情報ストリームを含み、第２のパラレルストリームが第２のエンコ ードされた情報ストリームを含み、サブキャリアに変調された第１のパラレル情 報ストリームが時間遅延インターバルだけ第２のパラレル情報ストリームからず れている信号処理システム。 ９８．エンコーダがマルチ位相変調によりサブキャリアのサイクルを変調し 、サブキャリアのサイクルの位相が第１および第２のエンコードされた情報スト リームで変調されている、請求項９７記載の信号処理システム。 ９９．エンコーダがパルス幅変調によりサブキャリアのサイクルを変調し、 サブキャリアのサイクルの一部の幅が第１および第２のエンコードされた情報ス トリームで変調されている、請求項９７記載の信号処理システム。 １０１．第１および第２のエンコードされた情報ストリームの各々が情報の フレームを備え、各フレームが誤り訂正情報をエンコードする複数のビットおよ び情報ソースからの情報をエンコードする複数のビットを有し、第１のエンコー ドされた情報ストリームのうちの誤り訂正情報が、第１のパラレル情報ストリー ム内にフェードした情報を発生する時間インターバルのフェードを訂正できず、 第２のエンコードされた情報ストリームの誤り訂正情報が第２のパラレル情報ス トリーム内にフェードした情報を発生する時間インターバルのフェードを訂正で きない、請求項９７記載の信号処理システム。 １０２．時間インターバルが、空中のフェードによって生じたフェードした 情報を送信されたパラレル情報ストリームのうちの少なくとも一方から時間遅延 インターバルだけフェードした情報から時間のずれた情報に置換することなく、 送信されたパラレル情報ストリームとの同期状態を少なくとも１つの受信機が喪 失するようにさせる長さとなっている、請求項９７記載の信号処理システム。 １１７．サブキャリアで変調された無線周波数キャリアを用い、送信機によ り時間インターバルの間フェージングを受ける情報の空中への送信を行うための システムであって、 情報ソースに応答し、空中に送信すべき情報を含む第１のエンコードされた 情報ストリームおよび空中に送信すべき情報を含み、空中のフェージングの時間 インターバル以上の時間遅延インターバルだけ第１情報ストリームに対して遅延 された第２のエンコードされた情報ストリームを発生するためのエンコーディン グプロセッサと、 第１および第２のエンコードされた情報ストリームに応答し、送信機に結合 されており、サブキャリアのサイクルで変調される同一の第１および第２のパラ レル情報ストリームを発生するよう、第１および第２のエンコードされた情報ス トリームでサブキャリアを変調するためのエンコーダ手段とを含み、第１のパラ レルストリームが第１のエンコードされた情報ストリームを含み、第２のパラレ ルストリームが第２のエンコードされた情報ストリームを含み、 少なくとも一つの受信機を含み、一つの受信機は送信された第１および第２ パラレル情報ストリームを検出するための検波器と、検出したパラレルストリー ムに応答し、受信機により受信され、検出された第１および第２パラレル情報ス トリームのうちの少なくとも一方にフェードした情報があるかどうかを判断し、 判断されたフェードした情報に応答し、空中のフェードにより生じたフェードし た情報を遅延インターバルだけフェードした情報から時間のずれた第１および第 ２パラレル情報ストリームのうちの少なくとも一方からの情報に置換し、置換情 報を含む少なくとも一方のパラレル情報ストリームを処理し、誤りなく空中に送 信された情報を発生する少なくとも１つのプロセッサとを備えたシステム。 １１８．第１および第２のエンコードされた情報ストリームの各々が情報の フレームを備え、各フレームが誤り訂正情報をエンコードする複数のビットおよ び情報ソースからの情報をエンコードする複数のビットを有し、（第１のエンコ ードされた情報ストリームのうちの）誤り訂正情報が、第１のパラレル情報スト リーム内にフェードした情報を発生する時間インターバルのフェードを訂正でき ず、第２のエンコードされた情報ストリームの誤り訂正情報が第２のパラレル情 報ストリーム内にフェードした情報を発生する時間インターバルのフェードを訂 正できず、 少なくとも１つのプロセッサによるフェードした情報の判断が、複数のビッ トの誤り訂正情報を利用する誤り訂正ルーチンにより、第１および第２のパラレ ル情報ストリームを処理することにより検出される誤りを、誤り訂正ビットが訂 正できないことを判断することにより実行される、請求項１１７記載のシステム 。 １２０．受信機のうちの少なくとも１つのプロセッサが検波器および制御用 プロセッサに結合されたデジタル信号プロセッサを含み、このデジタル信号プロ セッサがサブキャリアの検出した個々のサイクルを処理し、個々のサイクルの各 々の少なくとも１つの選択された変調部分の積分値を計算し、計算した積分値の 各々と、計算した積分値とを含む記憶されたレンジを数値的に識別するよう選択 された部分がエンコードできる複数の可能な数値のうちの１つを示す複数の記憶 された数値レンジとを数値比較し、サイクルの各々の少なくとも１の選択された 部分の代わりに、第１および第２のパラレル情報ストリームのうちの一方におけ る情報ユニットの少なくとも一部をエンコードする各数値と共に、計算された積 分値を含む識別された記憶レンジを表示する複数の数値のうちの１つに置換する ようになっており、 デジタル信号プロセッサがフェードした情報が存在するかどうか判断するよ う、置換された数値を含む第１および第２パラレル情報ストリームを処理するよ うになっている、請求項１１７記載のシステム。 １２２．サブキャリアの個々のサイクルの処理が、個々のサイクルの各々の 各選択された変調部分の複数のサンプルを取り込むことにより行われる積分値の 計算を含み、各サンプルが１つの数値を有し、各サンプルが積分の計算に含める べき有効サンプルを示す数値のあるレンジと比較され、この比較によりサンプル 値が数値のレンジ外にあることが判明すると、比較したサンプル値を置換するサ ンプル値に隣接するサンプル値の関数である値に置換する、請求項１２０記載の サイクル。 １２４．個々のサイクルの各々の各選択された変調部分の複数のサンプルを 取り込むことにより、デジタル信号プロセッサによる積分値の計算を行い、各サ ンプルが１つの数値を有し、各サンプルが積分の計算に含めるべき有効サンプル を示す数値のあるレンジと比較され、この比較によりサンプル値が数値のレンジ 外にあることが判明すると、比較したサンプル値を交換するサンプル値に隣接す るサンプル値の関数である値と置換する、請求項１２２記載のシステム。 １２６．比較するサンプル値は、比較するサンプル値の先の少なくとも１つ のサンプル値と比較するサンプル値に続く少なくとも１つのサンプル値との平均 である値に置換される、請求項１２４記載のシステム。 １２７．第１および第２のエンコードされた情報ストリームが、マルチ位相 変調によりサブキャリアのサイクルで変調されており、サブキャリアのサイクル の位相が第１および第２のエンコードされた情報ストリームで変調されている、 請求項１１７記載のシステム。 １２８．第１および第２のエンコードされたパラレル情報ストリームが、パ ルス幅変調によりサブキャリアのサイクルで変調されており、サブキャリアの一 部の幅が第１および第２のエンコードされた情報ストリームで変調されている、 請求項１１７記載のシステム。 １２９．サブキャリアで変調された無線周波数キャリアを使用し、時間インタ ーバルの間、送信信号がフェージングを受ける状態で、送信機から受信機に向け て情報を空中に送信する方法であって、 空中に送信すべき情報を含む第１のエンコードされた情報ストリームおよび 空中に送信すべき情報を含み空中のフェージングの時間インターバル以上の遅延 時間インターバルだけ第１情報ストリームに対して遅延された第２のエンコード された情報ストリームを生成し、第１および第２のエンコードされた情報ストリ ームでサブキャリアを変調し、サブキャリアのサイクル上で変調された同一の第 １および第２のパラレル情報ストリームを発生し、第１パラレルストリームが第 １のエンコードされた情報ストリームを含み、第２のパラレルストリームが第２ のエンコードされた情報ストリームを含み、サブキャリア上に変調された第１パ ラレル情報ストリームは時間遅延インターバルだけ第２のパラレル情報ストリー ムから時間がずれているステップと、 受信機が、サブキャリアのサイクルに変調された第１および第２パラレル情 報ストリームを検出するステップと、 検出された第１および第２パラレル情報ストリームのうちの少なくとも一方 にフェードした情報があるかどうかを判断し、判断されたフェードした情報に応 答して空中のフェードにより生じたフェードした情報を、遅延インターバルだけ フェードした情報から時間のずれた第１および第２パラレル情報ストリームのう ちの少なくとも一方からの情報と置換し、置換情報を含む少なくとも一方のパラ レル情報ストリームを処理し、誤りなく空中に送信された情報を発生するステッ プとを有する方法。 １４３．サブキャリアにより変調されたキャリアを利用し、サブキャリアが、 このサブキャリアのサイクルで変調された同一の第１および第２パラレル情報ス トリームを発生するよう、同一の第１および第２のエンコードされた情報ストリ ームにより変調されており、第１パラレルストリームが第１のエンコードされた 情報ストリームを含み、第２のパラレルストリームが第２のエンコードされた情 報ストリームを含み、サブキャリア上に変調されたパラレル情報ストリームが時 間インターバル以上の時間遅延インターバルだけ時間をずらされて空中に送信さ れ、空中に送信された情報を受信する受信回路において、 送信された第１および第２パラレル情報ストリームを検出するための検波器 と、 検出した第１および第２パラレルストリームに応答し、受信回路により受信 され、検出された第１および第２パラレル情報ストリームのうちの少なくとも一 方にフェードした情報があるかどうかを判断し、判断されたフェードした情報に 応答して空中のフェードにより生じたフェードした情報を、遅延インターバルだ けフェードした情報から時間のずれた第１および第２パラレル情報ストリームの うちの少なくとも一方からの情報に置換し、置換情報を含む少なくとも一方のパ ラレル情報ストリームを処理し、誤りなく空中に送信された情報を発生するプロ セッサを含み、 このプロセッサがサブキャリアの検出した個々のサイクルを処理し、個々の サイクルの各々の少なくとも１つの選択された変調部分の積分値を計算し、計算 した積分値の各々と計算した積分値とを含む記憶されたレンジを数値的に識別す るよう選択された部分がエンコードできる複数の可能な数値のうちの１つを示す 複数の記憶された数値レンジとを数値比較し、サイクルの各々の少なくとも１の 選択された部分の代わりに、第１および第２のパラレル情報ストリームのうちの 一方における情報ユニットの少なくとも一部をエンコードする各数値と共に、計 算された積分値を含む識別された記憶レンジを表示する複数の数値のうちの１つ に置換するようになっており、 プロセッサがフェードした情報が存在するかどうか判断するよう、置換され た数値を含む第１および第２パラレル情報ストリームを処理するようになってい る受信回路。 １４４．サブキャリアで変調された無線周波数キャリアを使用し、時間イン ターバルの間送信信号がフェージングを受ける状態で、送受信機とベース局との 間で情報を空中に送信する双方向送信システムであって、 情報ソースに応答し、ベース局が空中に送信すべき情報を含む第１のエンコ ードされた情報ストリームおよび空中に送信すべき情報を含み空中のフェージン グの時間インターバル以上の遅延時間インターバルだけ第１情報ストリームに対 して遅延された第２のエンコードされた情報ストリームを発生するためのプロセ ッサ、および第１および第２のエンコードされた情報ストリームでサブキャリア を変調し、サブキャリアのサイクル上で変調された同一の第１および第２のパラ レル情報ストリームを発生し、第１および第２のエンコードされた情報ストリー ムに応答し、第１パラレルストリームが第１のエンコードされた情報ストリーム を含み、第２のパラレルストリームが第２のエンコードされた情報ストリームを 含み、サブキャリア上に変調された第１パラレル情報ストリームは時間遅延イン ターバルだけ第２のパラレル情報ストリームから時間がずれているエンコーダを 有し、 送受信機が、送信された第１および第２パラレル情報ストリームを検出する ための検波器と、検出したパラレルストリームに応答し、送受信機により受信さ れ、検出された第１および第２パラレル情報ストリームのうちの少なくとも一方 にフェードした情報があるかどうかを判断し、判断されたフェードした情報に応 答して空中のフェードにより生じたフェードした情報を遅延インターバルだけフ ェードした情報から時間のずれた第１および第２パラレル情報ストリームのうち の少なくとも一方からの情報に置換し、置換情報を含む少なくとも一方のパラレ ル情報ストリームを処理し、誤りなく空中に送信された情報を発生するプロセッ サを有し、 このプロセッサがサブキャリアの検出した個々のサイクルを処理し、個々の サイクルの各々の少なくとも１つの選択された変調部分の積分値を計算し、計算 した積分値の各々と、計算した積分値とを含む記憶されたレンジを数値的に識別 するよう選択された部分がエンコードできる複数の可能な数値のうちの１つを示 す複数の記憶された数値レンジとを数値比較し、サイクルの各々の少なくとも１ の選択された部分の代わりに、第１および第２のパラレル情報ストリームのうち の一方における情報ユニットの少なくとも一部をエンコードする各数値と共に、 計算された積分値を含む識別された記憶レンジを表示する複数の数値のうちの１ つに置換するようになっており、 プロセッサがフェードした情報が存在するかどうか判断するよう、置換され た数値を含む第１および第２パラレル情報ストリームを処理するようになってい る双方向送信システム。 １４５．空中を通って受信される情報が時間インターバルの間空中のフェージ ングを受け、サブキャリアにより変調されたキャリアにより変調され、サブキャ リアが、このサブキャリアのサイクルで変調された同一の第１および第２パラレ ル情報ストリームを発生するよう、同一の第１および第２のエンコードされた情 報ストリームにより変調されており、第１パラレルストリームが第１のエンコー ドされた情報ストリームを含み、第２のパラレルストリームが第２のエンコード された情報ストリームを含み、サブキャリア上に変調されたパラレル情報ストリ ームが時間インターバル以上の時間遅延インターバルだけ時間をずらされて空中 に送信される情報を送受信する送受信機において、 送信された第１および第２パラレル情報ストリームを検出するための検波器 と、 検出したパラレルストリームに応答し、送受信機により受信され、検出され た第１および第２パラレル情報ストリームのうちの少なくとも一方にフェードし た情報があるかどうかを判断し、判断されたフェードした情報に応答して空中の フェードにより生じたフェードした情報を遅延インターバルだけフェードした情 報から時間のずれた第１および第２パラレル情報ストリームのうちの少なくとも 一方からの情報に置換し、置換情報を含む誤りのない空中に送信された情報を出 力する少なくとも１つのプロセッサを含み、 少なくとも１つのプロセッサが置換を必要とするフェードした情報内の各フ ェードした情報ユニットをマークするよう、検出した第１および第２パラレル情 報ストリーム内に誤りマーカーを置き、空中に送信される誤りのない情報を生じ るよう、第１および第２パラレル情報ストリームの少なくとも一方内にある各誤 りマーカーの、時間遅延インターバルだけ送信時の時間がずれた第１および第２ パラレル情報ストリーム内の一方における置換用ビットへの置換を制御するよう になっている送受信機。 １４７．サブキャリアで変調された無線周波数キャリアを使用し、ベース 局から送受信機への情報の送信信号が時間インターバルの間送信信号がフェージ ングを受ける状態で、送受信機とベース局との間で情報を空中に送信する送受信 機とベース局を含む双方向送信システムであって、 ベース局が空中に送信すべき情報を含む第１のエンコードされた情報ストリ ームおよび空中に送信すべき情報を含み空中のフェージングの時間インターバル 以上の遅延時間インターバルだけ第１情報ストリームに対して遅延された第２の エンコードされた情報ストリームを発生するための、情報ソースに応答するエン コーディングプロセッサと、第１および第２のエンコードされた情報ストリーム でサブキャリアを変調し、サブキャリアのサイクル上で変調された同一の第１お よび第２のパラレル情報ストリームを発生し、第１パラレルストリームが第１の エンコードされた情報ストリームを含み、第２のパラレルストリームが第２のエ ンコードされた情報ストリームを含み、サブキャリア上に変調された第１パラレ ル情報ストリームが時間遅延インターバルだけ第２のパラレル情報ストリームか ら時間がずれており、第１および第２のエンコードされた情報ストリームに応答 するエンコーダを有し、 送受信機が、送信された第１および第２パラレル情報ストリームを検出する ための検波器と、検出したパラレルストリームに応答し、送受信機により受信さ れ、検出された第１および第２パラレル情報ストリームのうちの少なくとも一方 にフェードした情報があるかどうかを判断し、判断されたフェードした情報に応 答して空中のフェードにより生じたフェードした情報を遅延インターバルだけフ ェードした情報から時間のずれた第１および第２パラレル情報ストリームのうち の少なくとも一方からの情報に置換し、置換情報を含む空中に送信される誤りの ない情報を出力するプロセッサを有し、 少なくとも１つのプロセッサが置換を必要とするフェードした情報内の各フ ェードした情報ユニットをマークするよう、検出した第１および第２パラレル情 報ストリーム内に誤りマーカーを置き、空中に送信される誤りのない情報を生じ るよう、第１および第２パラレル情報ストリームの少なくとも一方内にある各誤 りマーカーの、時間遅延インターバルだけ送信時の時間がずれた第１および第２ パラレル情報ストリーム内の一方における置換用ビットへの置換を制御するよう になっている送受信機。 １４９．空中に送信され受信された情報が時間インターバルの間空中のフェ ージングを受け、サブキャリアにより変調されたキャリアにより変調されており 、サブキャリアが、このサブキャリアのサイクルで変調された同一の第１および 第２パラレル情報ストリームを発生するよう、同一の第１および第２のエンコー ドされた情報ストリームにより変調されており、第１パラレルストリームが第１ のエンコードされた情報ストリームを含み、第２のパラレルストリームが第２の エンコードされた情報ストリームを含み、サブキャリア上に変調されたパラレル 情報ストリームが時間インターバル以上の時間遅延インターバルだけ時間をずら されて空中に送信された情報を受信する受信回路において、 送信された第１および第２パラレル情報ストリームを検出するための検波器 と、 検出した第１および第２パラレルストリームに応答し、受信回路により受信 され、検出された第１および第２パラレル情報ストリームのうちの少なくとも一 方にフェードした情報があるかどうかを判断し、判断されたフェードした情報に 応答して空中のフェードにより生じたフェードした情報を、遅延インターバルだ けフェードした情報から時間のずれた第１および第２パラレル情報ストリームの うちの少なくとも一方からの情報に置換し、置換情報を含む空中に送信される誤 りのない情報を出力するプロセッサを含み、 プロセッサが置換を必要とするフェードした情報内の各フェードした情報ユ ニットをマークするよう、検出した第１および第２パラレル情報ストリーム内に 誤りマーカーを置き、空中に送信される誤りのない情報を生じるよう、第１およ び第２パラレル情報ストリームの少なくとも一方内にある各誤りマーカーの、時 間遅延インターバルだけ送信時の時間がずれた第１および第２パラレル情報スト リーム内の一方における置換用ビットへの置換を制御するようになっており、 プロセッサがサブキャリアの検出した個々のサイクルを処理し、個々のサイ クルの各々の少なくとも１つの選択された変調部分の積分値を計算し、計算した 積分値の各々と、計算した積分値とを含む記憶されたレンジを数値的に識別する よう選択された部分がエンコードできる複数の可能な数値のうちの１つを示す複 数の記憶された数値レンジとを数値比較し、サイクルの各々の少なくとも１の選 択された部分の代わりに、第１および第２のパラレル情報ストリームのうちの一 方における情報ユニットの少なくとも一部をエンコードする各数値と共に、計算 された積分値を含む識別された記憶レンジを表示する複数の数値のうちの１つに 置換するようになっており、 プロセッサがフェードした情報が存在するかどうか判断するよう、置換され た数値を含む第１および第２パラレル情報ストリームを処理するようになってい る双方向送信システム。 １５０．サブキャリアで変調された無線周波数キャリアを使用し、時間イン ターバルの間ベース局から送受信機への情報の送信信号がフェージングを受ける 状態で、送受信機とベース局との間で情報を空中に送信する送受信機とベース局 とを含む双方向送信システムであって、 ベース局が空中に送信すべき情報を含む第１のエンコードされた情報ストリ ームおよび空中に送信すべき情報を含み空中のフェージングの時間インターバル 以上の遅延時間インターバルだけ第１情報ストリームに対して遅延された第２の エンコードされた情報ストリームを発生するための、情報ソースに応答するプロ セッサと、第１および第２のエンコードされた情報ストリームでサブキャリアを 変調し、サブキャリアのサイクル上で変調された同一の第１および第２のパラレ ル情報ストリームを発生し、第１パラレルストリームが第１のエンコードされた 情報ストリームを含み、第２のパラレルストリームが第２のエンコードされた情 報ストリームを含み、サブキャリア上に変調された第１パラレル情報ストリーム は時間遅延インターバルだけ第２のパラレル情報ストリームから時間がずれてお り、第１および第２のエンコードされた情報ストリームに応答するエンコーダを 有し、 送受信機が、送信された第１および第２パラレル情報ストリームを検出する ための検波器と、検出したパラレルストリームに応答し、検出された第１および 第２パラレル情報ストリームのうちの少なくとも一方にフェードした情報がある かどうかを判断し、判断されたフェードした情報に応答して空中のフェードによ り生じたフェードした情報を遅延インターバルだけフェードした情報から時間の ずれた第１および第２パラレル情報ストリームのうちの少なくとも一方からの情 報に置換し、置換情報を含む空中に送信される誤りのない情報を出力するプロセ ッサを有し、 送受信機のプロセッサが置換を必要とするフェードした情報内の各フェード した情報ユニットをマークするよう、検出した第１および第２パラレル情報スト リーム内に誤りマーカーを置き、空中に送信される誤りのない情報を生じるよう 、 第１および第２パラレル情報ストリームの少なくとも一方内にある各誤りマーカ ーの、時間遅延インターバルだけ送信時の時間がずれた第１および第２パラレル 情報ストリーム内の一方における置換用ビットへの置換を制御するようになって おり、 送受信機のプロセッサがサブキャリアの検出した個々のサイクルを処理し、 個々のサイクルの各々の少なくとも１つの選択された変調部分の積分値を計算し 、計算した積分値の各々と、計算した積分値とを含む記憶されたレンジを数値的 に識別するよう選択された部分がエンコードできる複数の可能な数値のうちの１ つを示す複数の記憶された数値レンジとを数値比較し、サイクルの各々の少なく とも１の選択された部分の代わりに、第１および第２のパラレル情報ストリーム のうちの一方における情報ユニットの少なくとも一部をエンコードする各数値と 共に、計算された積分値を含む識別された記憶レンジを表示する複数の数値のう ちの１つに置換するようになっており、 プロセッサがフェードした情報が存在するかどうか判断するよう、置換され た数値を含む第１および第２パラレル情報ストリームを処理するようになってい る双方向送信システム。 １５１．サブキャリアが、このサブキャリアのサイクルで変調された同一の 第１および第２パラレル情報ストリームを発生するよう、同一の第１および第２ のエンコードされた情報ストリームにより変調されており、第１パラレルストリ ームが第１のエンコードされた情報ストリームを含み、第２のパラレルストリー ムが第２のエンコードされた情報ストリームを含み、サブキャリア上に変調され たパラレル情報ストリームが時間インターバル以上の時間遅延インターバルだけ 時間をずらされて空中に送信され、サブキャリアで変調される無線周波数キャリ アを利用するチャンネルで時間インターバルの間空中のフェージングを受ける空 中に送信された情報を受信する受信機において、 無線周波数キャリアにより送信された第１および第２パラレル情報ストリー ムを検出するための検波器と、 検出した第１および第２パラレルストリームに応答し、受信機により受信さ れ、検出された第１および第２パラレル情報ストリームのうちの少なくとも一方 にフェードした情報があるかどうかを判断し、判断されたフェードした情報に応 答して空中のフェードにより生じたフェードした情報を、遅延インターバルだけ フェードした情報から時間のずれた第１および第２パラレル情報ストリームのう ちの少なくとも一方からの情報に置換し、置換情報を含む空中に送信された間の ない情報を出力する少なくとも１つのプロセッサを含み、 少なくとも１つのプロセッサが置換を必要とするフェードした情報内の各フ ェードした情報ユニットをマークするよう、検出した第１および第２パラレル情 報ストリーム内に誤りマーカーを置き、空中に送信される誤りのない情報を生じ るよう、第１および第２パラレル情報ストリームの少なくとも一方内にある各誤 りマーカーの、時間遅延インターバルだけ送信時の時間がずれた第１および第２ パラレル情報ストリーム内の一方における置換用ビットへの置換を制御するよう になっている受信機。 １５３．サブキャリアが、このサブキャリアのサイクルで変調された同一の 第１および第２パラレル情報ストリームを発生するよう、同一の第１および第２ のエンコードされた情報ストリームにより変調されており、第１パラレルストリ ームが第１のエンコードされた情報ストリームを含み、第２のパラレルストリー ムが第２のエンコードされた情報ストリームを含み、サブキャリア上に変調され たパラレル情報ストリームが時間インターバル以上の時間遅延インターバルだけ 時間をずらされて空中に送信され、サブキャリアで変調された無線周波数キャリ アを利用するチャンネル上で時間インターバルの間空中のフェージングを受ける 空中に送信された情報を受信する受信機において、 送信された第１および第２パラレル情報ストリームを検出するための検波器 と、 検出した第１および第２パラレルストリームに応答し、受信機により受信さ れ、検出された第１および第２パラレル情報ストリームのうちの少なくとも一方 にフェードした情報があるかどうかを判断し、判断されたフェードした情報に応 答して空中のフェードにより生じたフェードした情報を、遅延インターバルだけ フェードした情報から時間のずれた第１および第２パラレル情報ストリームのう ちの少なくとも一方からの情報に置換し、置換情報を含む空中に送信される誤り のない情報を出力する少なくとも１つのプロセッサを含み、 少なくとも１つのプロセッサが置換を必要とするフェードした情報内の各フ ェードした情報ユニットをマークするよう、検出した第１および第２パラレル情 報ストリーム内に誤りマーカーを置き、空中に送信される誤りのない情報を生じ るよう、第１および第２パラレル情報ストリームの少なくとも一方内にある各誤 りマーカーの、時間遅延インターバルだけ送信時の時間がずれた第１および第２ パラレル情報ストリーム内の一方における置換用ビットへの置換を制御するよう になっており、 少なくとも１つのプロセッサがサブキャリアの検出した個々のサイクルを処 理し、個々のサイクルの各々の少なくとも１つの選択された変調部分の積分値を 計算し、計算した積分値の各々と、計算した積分値とを含む記憶されたレンジを 数値的に識別するよう選択された部分がエンコードできる複数の可能な数値のう ちの１つを示す複数の記憶された数値レンジとを数値比較し、サイクルの各々の 少なくとも１の選択された部分の代わりに、第１および第２のパラレル情報スト リームのうちの一方における情報ユニットの少なくとも一部をエンコードする各 数値と共に、計算された積分値を含む識別された記憶レンジを表示する複数の数 値のうちの１つに置換するようになっており、 プロセッサがフェードした情報が存在するかどうか判断するよう、置換され た数値を含む第１および第２パラレル情報ストリームを処理するようになってい る受信機。 １５５．サブキャリアで変調された無線周波数キャリアを使用し、時間イン ターバルの間送信信号がフェージングを受ける状態で、送信機により情報を空中 に送信するためのシステムであって、 空中に送信すべき情報を含む第１のエンコードされた情報ストリームおよび 空中に送信すべき情報を含み、空中のフェージングの時間インターバル以上の遅 延時間インターバルだけ第１情報ストリームに対して遅延された第２のエンコー ドされた情報ストリームを発生するための、情報ソースに応答するなプロセッサ と、第１および第２のエンコードされた情報ストリームでサブキャリアを変調し 、サブキャリアのサイクル上で変調された同一の第１および第２のパラレル情報 ストリームを発生し、第１パラレルストリームが第１のエンコードされた情報ス トリームを含み、第２のパラレルストリームが第２のエンコードされた情報スト リームを含み、サブキャリア上に変調された第１パラレル情報ストリームは時間 遅延インターバルだけ第２のパラレル情報ストリームから時間がずれており、第 １および第２のエンコードされた情報ストリームに応答するエンコーダを有する 信号処理プロセッサと、 送信された第１および第２パラレル情報ストリームを検出するための検波器 と、検出したパラレルストリームに応答し、送受信機により受信され、検出され た第１および第２パラレル情報ストリームのうちの少なくとも一方にフェードし た情報があるかどうかを判断し、判断されたフェードした情報に応答して空中の フェードにより生じたフェードした情報を遅延インターバルだけフェードした情 報から時間のずれた第１および第２パラレル情報ストリームのうちの少なくとも 一方からの情報に置換し、置換情報を含む空中に送信される誤りのない情報を出 力する少なくとも１つのプロセッサを有する少なくとも１つの受信機を含み、 少なくとも１つのプロセッサが置換を必要とするフェードした情報内の各フ ェードした情報ユニットをマークするよう、検出した第１および第２パラレル情 報ストリーム内に誤りマーカーを置き、空中に送信される誤りのない情報を生じ るよう、第１および第２パラレル情報ストリームの少なくとも一方内にある各誤 りマーカーの、時間遅延インターバルだけ送信時の時間がずれた第１および第２ パラレル情報ストリーム内の一方における置換用ビットへの置換を制御するよう になっているシステム。[Claims]     1. Information transmission signal undergoes fading in the air during a time interval State by modulating the carrier transmitted in the air by the subcarriers. In a transceiver that sends information in the air,     A first encoded response containing an information source to be transmitted in the air. Second encoded information including information stream and information to be transmitted in the air A processor for generating a stream, the second encoded information The information stream is a time interval equal to or greater than the time interval of fading in the air. Is delayed only for the first information stream,     Responsive to the first and second encoded information streams, subcarriers Generate identical first and second parallel information streams modulated in cycles So that the subcarriers in the first and second encoded information streams are An encoder for modulating, the first parallel stream being the first encoding The second parallel stream containing the encoded information stream, A first parallel information stream that is modulated onto a subcarrier and that includes an encoded information stream. Ream is timed from the second parallel information stream for a time delay interval The transceiver that is being used.     2. The encoder modulates the subcarrier cycle with multi-phase modulation. , The phase of the cycle of the subcarrier is the first and second encoded information streams. The transceiver of claim 1, wherein the transceiver is modulated by a ream.     3. The encoder modulates the subcarrier cycle with pulse width modulation, The width of the part of the cycle of the subcarrier is the first and second encoded information streams. The transceiver of claim 1, wherein the transceiver is modulated by a trim.     5. Each of the first and second encoded information streams includes a frame of information. Multiple bits and information where each frame encodes error correction information. Has a plurality of bits that encode information from the Error correction information of the stored information stream is in the first parallel information stream. The time interval fade that produces the faded information cannot be corrected and the second Error correction information of the encoded information stream of the second parallel information stream It is not possible to correct fades in time intervals that produce faded information in the system. The transceiver according to claim 1.     6. Fade information that the time interval caused by a fade in the air Is delayed from at least one of the transmitted parallel information streams. Information that has only faded without being replaced with time-delayed information. Allow the receiving circuitry to lose synchronization with the received parallel information stream. The transmitter / receiver according to claim 1, wherein the transceiver has a length.   8. The transmitter / receiver allows the transmitted signal of information to be transmitted in the air during the time interval. Modulates the carrier transmitted in the air by subcarriers under the influence of aging In the method of transmitting information to the air by     At the transceiver, the first encoded information containing the information to be transmitted in the air. A second encoded information stream containing the information stream and the information to be transmitted in the air. A stream is generated, and the second encoded information stream is For the first information stream for a time interval equal to or greater than the Has been delayed,     At the transceiver, the same first and second modulated subcycle cycles First and second encoded to generate a second parallel information stream. The sub-carrier with the stored information stream, the first parallel stream being the first The second parallel stream, which contains the encoded information stream, is the second stream. The first parallel signal containing the encoded information stream and modulated on the subcarrier. Whether the information stream is the second parallel information stream for the time delay interval Method that is off time from.     25. Using the carrier modulated by the subcarrier, First and second parallel information streams received in each cycle of this subcarrier The same first and second encoded information streams to generate Modulated by the first parallel stream of the first encoded information A second parallel stream containing a stream and a second parallel stream containing a second encoded information stream. The first parallel information stream containing the stream and modulated on the subcarrier is Is offset from the second parallel information stream by an inter-delay interval, During the time interval, with the transmitted signal of information subject to fading in the air, In the transceiver that receives the information transmitted in the air,     Detector for detecting transmitted first and second parallel information streams When,     In response to the detected parallel stream, it is received and detected by the transceiver. Fade to at least one of the first and second parallel information streams Determine whether there is any information that has The faded information caused by the fade is faded for a delay interval At least one of the first and second parallel information streams that are offset in time from the information Also replaces the information from one side with at least one parallel information stream containing the replacement information. At least one program that processes the stream and generates the information transmitted in the air without error. A transceiver with a processor.     26. Each of the first and second encoded information streams has a frame of information. Multiple frames, each frame encoding error correction information and A first encoding having a plurality of bits encoding the information from the information source, The error correction information in the generated information stream is the first parallel information stream. It is not possible to correct fades in time intervals that produce faded information within The error correction information of the second encoded information stream is the second parallel information stream. You can correct fades in time intervals that produce faded information within the ream. No     Determining the faded information by at least one processor can result in multiple bits. An error correction routine that uses the error correction information of the Error correction bits correct errors detected by processing the information stream 26. The transceiver according to claim 25, which is executed by determining that it cannot be executed.     27. At least one processor coupled to the detector and control processor An integrated digital signal processor, the digital signal processor Processing the detected individual cycles of the rear, at least 1 of each of the individual cycles Compute the integrals of the two selected modulation parts and calculate the product with each of the computed integrals The part selected to numerically identify the stored range containing Multiple stored numerical ranges indicating one of several possible numerical values that can be stored Numerically comparing, instead of at least one selected part of each of the cycles, Of the information units in one of the first and second parallel information streams An identification that includes the calculated integral value, with each number encoding at least a portion. It replaces the stored memory range with one of a number ,     The digital signal processor will determine if the faded information is present. Process the first and second parallel information streams containing the substituted numbers. 26. The transceiver of claim 25, wherein the transceiver is     28. The first and second parallel information streams are supported by multi-phase modulation. The phase of the cycle is modulated by the cycle of the carrier, and the phase of the cycle is 26. The transceiver according to claim 25, which is extended with a coded information stream.     29. The first and second parallel information streams are sub-subjected to pulse width modulation It is modulated by the carrier cycle, and the width of a part of the subcarrier is 26. The transmission / reception according to claim 25, which is extended with two encoded information streams. Belief.   30. The subcarrier has a first and a second para in each cycle of this subcarrier. Identical first and second encoded to generate a real information stream Modulated by the information stream, the first parallel stream being the first encoder A second parallel stream containing the encoded information stream. First and second parallel modulated subcarrier modulated information streams The information stream is sent between them with a time delay interval between them, The information transmission signal is subject to fading in the air during the interval, and the time delay interval Is modulated by a subcarrier where it is longer than the time interval A method of receiving information transmitted in the air using a radio frequency carrier at the receiver Be careful     The first and second parallel information streams transmitted on the radio frequency carrier The step of detecting,     At least one of the detected first and second parallel information streams To determine if there is any faded information in the Answering the faded information caused by the fade in the air, only the delay interval The first and second parallel information streams are time-shifted from the faded information. Information from at least one of the Steps to process the real information stream and generate the information transmitted in the air without error. And a method having.     43. At least one selected modulation portion is a 360 ° subcarrier subcarrier. 28. The transceiver of claim 27, which is a plurality of phases of the icicle.     44. At least one selected portion of the first and second halves of the square wave 28. The transceiver of claim 27, which is:     47. Using a radio frequency carrier modulated with subcarriers, Between the transceiver and the base station while the transmitted signal is fading during A two-way transmission system for transmitting information between the air,     A first encore containing information to be transmitted by the base station in the air in response to the information source. A phasing in the air containing the information stream and the information to be transmitted in the air. To the first information stream for a delay time interval greater than or equal to To generate a delayed second encoded information stream, Coding processor and first and second encoded information stream Sub-carrier in the first and second encoded information streams in response to The same first and second power modulated on the subcarrier cycle. Producing a larel information stream, the first parallel stream being first encoded A second parallel stream containing the encoded information stream and a second encoded A first parallel information stream that is modulated onto a subcarrier and that includes an information stream Is offset from the second parallel information stream by a time delay interval. Have an encoder that is     A transceiver detects the transmitted first and second parallel information streams Detector and a parallel stream that is detected and received by the transceiver. And / or at least one of the detected first and second parallel information streams To determine if there is any faded information in the Answering the faded information caused by the fade in the air, only the delay interval The first and second parallel information streams are time-shifted from the faded information. Information from at least one of the Processes the real information stream and produces less error-free information transmitted over the air. A two-way transmission system, both having one processor.     48. Each of the first and second encoded information streams has a frame of information. Multiple frames, each frame encoding error correction information and A first encoding having a plurality of bits encoding the information from the information source, The error correction information in the generated information stream is the first parallel information stream. It is not possible to correct fades in time intervals that produce faded information within The error correction information of the second encoded information stream is the second parallel information stream. You can correct fades in time intervals that produce faded information within the ream. No     Determining the faded information by at least one processor can result in multiple bits. An error correction routine that uses the error correction information of the Error correction bits correct errors detected by processing the information stream 48. The system of claim 47, implemented by determining no.     49. At least one processor coupled to the detector and control processor An integrated digital signal processor, the digital signal processor Processing the detected individual cycles of the rear, at least 1 of each of the individual cycles Calculated integral values of two selected modulation parts, calculated with each of the calculated integral values The part selected to numerically identify the stored range containing the integral and Multiple stored numeric ranges indicating one of several possible numeric values that can be coded Numerically compare and instead of at least one selected part of each of the cycles , An information unit in one of the first and second parallel information streams An identification that includes the calculated integral value, with each number encoding at least a portion of the It is designed to replace the stored memory range with one of the displayed numbers. ,     The digital signal processor will determine if the faded information is present. Process the first and second parallel information streams containing the substituted numbers. 48. The system of claim 47, wherein the system is     50. The first and second parallel information streams are supported by multi-phase modulation. The phase of the cycle is modulated by the cycle of the carrier, and the phase of the cycle is 48. The system of claim 47, wherein the system is modulated with a coded information stream.     51. The first and second parallel information streams are sub-subjected to pulse width modulation It is modulated by the carrier cycle, and the width of a part of the subcarrier is 48. The system of claim 47, wherein the system is modulated with two encoded information streams. Tem.     58. Multiple samples of each selected modulation portion of each individual cycle are taken. The digital signal processor calculates the integrated value by The pull has a single number, and each sample represents a valid sample that should be included in the integral calculation. The specified value is compared to a range that has Is adjacent to the sample value that replaces the compared sample value. 28. The transceiver of claim 27, substituting a value that is a function of the sampled value.     59. The sample value to compare has at least one preceding the sample value to compare. Average of at least one sample value following the sample value to compare with one sample value 59. The transceiver of claim 58, which is replaced with a value that is     60. At least one processor coupled to the detector and control processor A digital signal processor, the digital signal processor And detected individual subcarriers modulated with the second parallel information stream. Process the cycle to determine the similarity to a given stored pattern, the first and Modify at least one of the second parallel information streams, and After the signal processor has modified at least one of the predetermined stored patterns Faded by processing the first and second parallel information streams of 26. The transceiver of claim 25, which determines if information is present.     61. The processing by the digital signal processor depends on each selection of each individual cycle. Computation of integral value done by taking multiple samples of selected modulation part , Each sample has one numeric value, and each sample should be included in the integral calculation Compared to a range of numbers that represent valid samples, this comparison The sample that replaces the compared sample value when it is found to be out of range. 61. The transmission / reception of claim 60, substituting a value that is a function of the sample value adjacent to the Machine.     62. The sample value to compare has at least one preceding the sample value to compare. The sample value to be compared with one sample value and the at least one sample value following 62. The transceiver of claim 61, which is replaced with a value that is uniform.     68. Multiple samples of each selected modulation portion of each individual cycle are taken. The digital signal processor calculates the integrated value by The pull has a single number, and each sample represents a valid sample that should be included in the integral calculation. The specified value is compared to a range that has Is adjacent to the sample value that replaces the compared sample value. 48. The system of claim 47, substituting a value that is a function of the sample value.     69. The sample value to compare has at least one preceding the sample value to compare. The sample value to be compared with one sample value and the at least one sample value following 69. The system of claim 68, wherein the system is replaced with a value that is uniform.     75. Detect modulated cycle of information encoded subcarrier A detector for     Process the detected individual cycles of the subcarriers and Calculating an integral value of at least one selected modulation portion, each of the calculated integral values And the calculated integral value are selected to numerically identify the stored range. A plurality of stored values indicating one of a number of possible values that can be encoded. Numerically compare the selected numerical range to at least one selected portion of each of the cycles , At least some of the information units in one of the cycles Represents the identified storage range containing the calculated integral value with each numeric Digital signal coupled to the detector to replace one of the numbers shown Including a processor,     The control processor processes the replaced numerical value and generates information. Receiving circuit.     77. Using the carrier modulated by the subcarrier, Identical first and second parallel information streams modulated in this subcarrier cycle Identical first and second encoded information streams to generate a stream The first parallel stream is first encoded. A second parallel stream containing a stream of information, the second parallel stream containing the second encoded information. Information stream,     The first parallel information stream modulated on the subcarrier is time-interleaved. Is transmitted in the air with a time delay interval longer than In the receiving circuit that receives the information transmitted in the air,     Detector for detecting transmitted first and second parallel information streams When,     In response to the detected parallel stream, it is received and detected by the receiving circuit. Fade to at least one of the first and second parallel information streams Determine whether there is any information that has Fade information generated by the fade is faded by the delay interval. At least one of the first and second parallel information streams that are offset in time from the information Replace the information from one side and at least one parallel information stream containing the replacement information Including a processor for processing the system and generating information transmitted in the air without error,     This processor processes each detected cycle of subcarriers and Calculate and calculate an integral value of at least one selected modulation portion of each of the cycles Numerically identified stored range containing each of the integrated values calculated and the calculated integrated value Indicates one of several possible numbers that the selected portion can encode. Numerically compare a plurality of stored numerical ranges and at least one of each of the cycles Of the first and second parallel information streams instead of the selected portion of With each numerical value encoding at least part of the information unit in one of the One of a plurality of numbers displaying the identified storage range containing the calculated integral value It is supposed to be replaced with one,     Replaced to determine if the processor has faded information To process first and second parallel information streams containing Receiving circuit.   78. Using a radio frequency carrier modulated with subcarriers, Between the transceiver and the base station while the transmitted signal is fading A two-way transmission system that transmits information in the air by     A first encore containing information to be transmitted by the base station in the air in response to the information source. A phasing in the air containing the information stream and the information to be transmitted in the air. To the first information stream for a delay time interval greater than or equal to Process for generating a delayed and encoded second encoded information stream. And subcarriers in the first and second encoded information streams. The same first and second parameters modulated on the subcarrier cycle. Generates a real information stream, first and second encoded information stream In response to the first parallel stream, the first encoded stream is the first encoded information stream. And the second parallel stream includes a second encoded information stream. The first parallel information stream containing and modulated on the subcarrier is time delayed in Encoders that are time-shifted from the second parallel information stream by terbal only Have,     A transceiver detects the transmitted first and second parallel information streams Detector and a parallel stream that is detected and received by the transceiver. And / or at least one of the detected first and second parallel information streams To determine if there is any faded information in the In response, the faded information produced by the fade in the air is delayed by the delay interval. Of the first and second parallel information streams that are time lags from the encoded information Information from at least one of the Process the information stream and generate the information transmitted in the air without error. Have a     This processor processes each detected cycle of subcarriers and Calculate and calculate an integral value of at least one selected modulation portion of each of the cycles Numerically identified stored range containing each of the integrated values calculated and the calculated integrated value Indicates one of several possible numbers that the selected portion can encode. Numerically compare a plurality of stored numerical ranges and at least one of each of the cycles Of the first and second parallel information streams instead of the selected portion of With each numerical value encoding at least part of the information unit in one of the One of a plurality of numbers displaying the identified storage range containing the calculated integral value It is supposed to be replaced with one,     Replaced to determine if the processor has faded information To process first and second parallel information streams containing Two-way transmission system.     79. Using the carrier of the radio frequency modulated by the subcarrier, The carrier receives the first and second parallel signals received in each cycle of this subcarrier. The same first and second encoded information to generate a single information stream. The first parallel information stream is modulated with the first information stream. A second parallel information stream containing a coded information stream, These parallels, which contain the coded information stream and are modulated onto the subcarriers. If the time delay interval between the These parallel information streams are transmitted over the air and timed on one channel. To receive the aerial transmitted signal of the information that is subject to aerial fading during the interval Receiver,     Detector for detecting transmitted first and second parallel information streams When,     In response to the detected parallel stream, it is received and detected by the transceiver. Fade to at least one of the first and second parallel information streams Determine whether there is any information that has Fade information generated by the fade is faded by the delay interval. At least one of the first and second parallel information streams that are offset in time from the information Replace the information from one side and at least one parallel information stream containing the replacement information At least one program that processes the system and generates information transmitted in the air without error. Receiver with Sessa.     80. Each of the first and second encoded information streams has a frame of information. Multiple frames, each frame encoding error correction information and A first encoding having a plurality of bits encoding the information from the information source, The error correction information in the generated information stream is the first parallel information stream. It is not possible to correct fades in time intervals that produce faded information within The error correction information of the second encoded information stream is the second parallel information stream. You can correct fades in time intervals that produce faded information within the ream. No     Determining the faded information by at least one processor can result in multiple bits. An error correction routine that uses the error correction information of the Error correction bits correct errors detected by processing the information stream It is performed by judging by the digital signal processor what cannot be done. The receiver according to claim 79.     81. At least one processor coupled to the detector and control processor A digital signal processor, the digital signal processor And detected individual subcarriers modulated with the second parallel information stream. Process the cycle to determine the similarity to a given stored pattern, the first and Modify at least one of the second parallel information streams, and After the signal processor has modified at least one of the predetermined stored patterns Faded by processing the first and second parallel information streams of 80. The receiver of claim 79, which determines if information is present.     82. At least one processor coupled to the detector and control processor An integrated digital signal processor, the digital signal processor Processing the detected individual cycles of the rear, at least 1 of each of the individual cycles Calculated integral values of two selected modulation parts, calculated with each of the calculated integral values The part selected to numerically identify the stored range containing the integral and Multiple stored numeric ranges indicating one of several possible numeric values that can be coded Numerically comparing and, instead of at least one selected portion of each of the cycles, Of the information units in one of the first and second parallel information streams An identification that includes the calculated integral value, with each number encoding at least a portion. To replace the stored memory range with one of a number ,     The digital signal processor will determine if the faded information is present. Process the first and second parallel information streams containing the substituted numbers. 80. The receiver of claim 79, wherein the receiver is     83. The first and second parallel information streams are supported by multi-phase modulation. The phase of the cycle is modulated by the cycle of the carrier, and the phase of the cycle is 80. The receiver of claim 79, wherein the receiver is extended with a coded information stream.     84. The first and second parallel information streams are sub-subjected to pulse width modulation It is modulated by the carrier cycle, and the width of part of the subcarrier is 80. The receiver of claim 79, as required by the second encoded information stream. Belief.     97. Modulating a radio frequency carrier transmitted in the air with subcarriers To allow at least one radio frequency receiver to transmit an For use with transmitters to transmit airborne information to the air In the signal processing system,     A first encoded response containing an information source to be transmitted in the air. In the case of fading in the air, including the information stream and the information to be sent in the air Is delayed relative to the first information stream by a time delay interval equal to or greater than the A processor for generating a deferred second encoded information stream; ,     Responsive to the first and second encoded information streams, subcarriers Generate identical first and second parallel information streams modulated in cycles of So that the subcarriers in the first and second encoded information streams are A first parallel stream including encoder means for modulating the first parallel stream; A second parallel stream containing a coded information stream, The first parallel information, which contains the encoded information stream and is modulated onto the subcarriers. The information stream is not a second parallel information stream for a time delay interval. Signal processing system.     98. The encoder modulates the subcarrier cycle with multi-phase modulation. , The phase of the cycle of the subcarrier is the first and second encoded information streams. 99. The signal processing system of claim 97, which is ream-modulated.     99. The encoder modulates the subcarrier cycle with pulse width modulation, The width of the part of the cycle of the subcarrier is the first and second encoded information streams. 98. The signal processing system of claim 97, wherein the signal processing system is trimmed.     101. Each of the first and second encoded information streams contains information A frame with multiple bits and each frame encoding error correction information. And a plurality of bits encoding the information from the information source, The error correction information in the read information stream is the first parallel information stream. The time interval fade that produces the faded information cannot be corrected, The error correction information of the second encoded information stream is the second parallel information stream. Correct fades in time intervals that produce faded information within the stream 98. The signal processing system according to claim 97, which does not work.     102. A time interval has faded due to a fade in the air Time delay from at least one of the transmitted parallel information streams Without replacing information that fades only at intervals with information that has a time lag, At least one receiver loses synchronization with the transmitted parallel information stream. 98. The signal processing system of claim 97, wherein the signal processing system is of a length that causes it to be lost.     117. The transmitter uses a radio frequency carrier modulated with a subcarrier. For transmitting information to the air that is subject to fading during the time interval System,     A first encoded response containing an information source to be transmitted in the air. Time of fading in the air, including the information stream and the information to be transmitted in the air Delay for the first information stream by a time delay interval equal to or greater than the interval For generating an encoded second encoded information stream Processor,     Responsive to the first and second encoded information streams and coupled to the transmitter And the same first and second params that are modulated on the subcarrier cycle. A first and second encoded information stream to generate a real information stream. Encoder means for modulating the subcarriers in the stream, the first parameter The real stream includes a first encoded information stream and a second parallel stream. The video stream includes a second encoded information stream,     At least one receiver, one of the first and second transmitted Detector for detecting parallel information stream and detected parallel stream The first and second parallel information streams received by the receiver and detected by the receiver. Determine if at least one of the trims has faded information, Fading caused by a fade in the air in response to the determined faded information Information that has been delayed by the delay interval Replace the information from at least one of the two parallel information streams Process at least one parallel information stream containing information and send it to the air without error. And at least one processor for generating the trusted information.     118. Each of the first and second encoded information streams contains information A frame with multiple bits and each frame encoding error correction information. And a plurality of bits encoding the information from the information source, the first encoding The error correction information (of the encoded information stream) is the first parallel information stream. You can correct fades in time intervals that produce faded information within the ream. Error correction information of the second encoded information stream is stored in the second parallel information. Corrects fades in time intervals that produce faded information in the news stream I can't correct it,     Determining the faded information by at least one processor can result in multiple bits. An error correction routine that uses the error correction information of the Error correction bits correct errors detected by processing the 118. The system of claim 117, implemented by determining that it cannot correct. .     120. At least one processor of the receiver is for detector and control A digital signal processor coupled to the processor, the digital signal processor The sessa processes each individual cycle of the detected subcarriers, Calculating the integrated value of at least one selected modulation part of each Selected to numerically identify the stored range containing each and the calculated integral Storage indicating one of a plurality of possible numbers that the encoded portion can encode Numerically compare the selected numerical range with at least one selected of each of the cycles Instead of a part, place it in one of the first and second parallel information streams. The calculated product, with each number encoding at least part of the information unit Replaces the identified storage range containing the minute value with one of a number that displays Like this,     The digital signal processor will determine if the faded information is present. Process the first and second parallel information streams containing the substituted numbers. 118. The system of claim 117, wherein the system is     122. The processing of the individual cycles of the subcarrier is Of the integrated value done by taking multiple samples of each selected modulation part Includes calculations, each sample has one number, and each sample is included in the integration calculation The range of numbers that represent valid samples to be If it turns out that the value is outside the range of numbers, it is a replacement that replaces the compared sample value. 121. Replace the sample value with a value that is a function of the adjacent sample value. cycle.     124. Multiple samples of each selected modulation portion of each individual cycle By loading, the integrated value is calculated by the digital signal processor and Sample has one numeric value, and each sample is a valid sample to be included in the integration calculation. Is compared to a range that has a numerical value that If it is found to be outside, the compared sample value is 123. The system of claim 122, wherein the system substitutes a value that is a function of the sample value.     126. The sample value to compare is at least one of the sample values to compare. Average of at least one sample value following the sample value to be compared with 125. The system of claim 124, wherein the system is replaced with a value that is     127. The first and second encoded information streams are multiphase It is modulated by the subcarrier cycle by the modulation, and the subcarrier cycle The phase of is modulated with the first and second encoded information streams, The system of claim 117.     128. The first and second encoded parallel information streams are It is modulated in the cycle of the subcarrier by the pulse width modulation, and The width of the part is modulated with the first and second encoded information streams, The system of claim 117.   129. Using a radio frequency carrier modulated with subcarriers, From the transmitter to the receiver while the transmitted signal is fading during Is a method of transmitting information in the air,     A first encoded information stream containing information to be transmitted in the air and Delays over the time interval of fading in the air, including the information to be sent in the air A second encoding delayed by a time interval with respect to the first information stream The encoded first and second encoded information streams The subcarriers with the Generate first and second parallel information streams, the first parallel stream being the first A second parallel stream containing one encoded information stream and a second parallel stream containing a second encoded stream. Of the first information modulated on the subcarriers, including the encoded information stream of The larel information stream is the second parallel information stream for the time delay interval. Steps that are off time from the     The receiver has first and second parallel information modulated on a cycle of subcarriers. Detecting the information stream,     At least one of the detected first and second parallel information streams To determine if there is any faded information in the Answering the faded information caused by the fade in the air, only the delay interval The first and second parallel information streams are time-shifted from the faded information. Information from at least one of the Steps to process the real information stream and generate the information transmitted in the air without error. And a method having.   143. Using the carrier modulated by the subcarrier, Identical first and second parallel information streams modulated in this subcarrier cycle Identical first and second encoded information streams to generate a stream The first parallel stream is first encoded. A second parallel stream containing a stream of information, the second parallel stream containing the second encoded information. The parallel information stream that contains the information stream and is modulated on the subcarrier is Is transmitted in the air with a time delay of more than the interval In the receiving circuit that receives the information transmitted in the air,     Detector for detecting transmitted first and second parallel information streams When,     Receiving by the receiving circuit in response to the detected first and second parallel streams And at least one of the detected first and second parallel information streams If there is information that has faded to the person, In response, the faded information caused by the fade in the air is the delay interval. Of the first and second parallel information streams that are offset in time from the faded information. Replace with information from at least one of the A professional that processes the larel information stream and produces the information that is transmitted in the air without error. Including Sessa,     This processor processes each detected cycle of subcarriers and Calculate and calculate an integral value of at least one selected modulation portion of each of the cycles Numerically identify a stored range containing each of the integrated values calculated and the calculated integrated value Indicates one of several possible numbers that the part selected to encode can encode Numerically compare multiple stored numerical ranges to at least one of each of the cycles Of the first and second parallel information streams instead of the selected part With each numerical value encoding at least part of the information unit on one side, the total One of a number that displays the identified storage range containing the calculated integral It is designed to be replaced with     Replaced to determine if the processor has faded information To process first and second parallel information streams containing Receiving circuit.     144. Using a radio frequency carrier modulated with subcarriers, While the transmission signal is fading during the turban, the transceiver and base station A two-way transmission system for transmitting information between the air,     A first encore containing information to be transmitted by the base station in the air in response to the information source. A phasing in the air containing the information stream and the information to be transmitted in the air. To the first information stream for a delay time interval greater than or equal to Process for generating a delayed and encoded second encoded information stream. And subcarriers in the first and second encoded information streams. The same first and second parameters modulated on the subcarrier cycle. Generates a real information stream, first and second encoded information stream In response to the first parallel stream, the first encoded stream is the first encoded information stream. And the second parallel stream includes a second encoded information stream. The first parallel information stream containing and modulated on the subcarrier is time delayed in Encoders that are time-shifted from the second parallel information stream by terbal only Have,     A transceiver detects the transmitted first and second parallel information streams Detector and a parallel stream that is detected and received by the transceiver. And / or at least one of the detected first and second parallel information streams To determine if there is any faded information in the In response, the faded information produced by the fade in the air is delayed by the delay interval. Of the first and second parallel information streams that are time lags from the encoded information Information from at least one of the Process the information stream and generate the information transmitted in the air without error. Have a     This processor processes each detected cycle of subcarriers and Calculate and calculate an integral value of at least one selected modulation portion of each of the cycles Numerically identified stored range containing each of the integrated values calculated and the calculated integrated value Indicates one of several possible numbers that the selected portion can encode. Numerically compare a plurality of stored numerical ranges and at least one of each of the cycles Of the first and second parallel information streams instead of the selected portion of With each numerical value encoding at least part of the information unit in one of the One of a plurality of numbers displaying the identified storage range containing the calculated integral value It is supposed to be replaced with one,     Replaced to determine if the processor has faded information To process first and second parallel information streams containing Two-way transmission system.   145. The information received through the air is in the air during a time interval. Received by the carrier, modulated by the carrier modulated by the subcarrier, The rear is the same first and second parallel modulated in the cycle of this subcarrier. The same first and second encoded information to generate a single information stream. The first parallel stream is modulated by the broadcast stream and the first parallel stream The second parallel stream containing the encoded information stream and the second encoded stream. Parallel information stream modulated onto the subcarriers containing the modulated information stream. In the air with a time delay of more than the time interval In the transceiver that sends and receives the information sent to     Detector for detecting transmitted first and second parallel information streams When,     In response to the detected parallel stream, it is received and detected by the transceiver. Fade to at least one of the first and second parallel information streams Determine whether there is any information that has Fade information generated by the fade is faded by the delay interval. At least one of the first and second parallel information streams that are offset in time from the information Replace the information sent from one side and output the information transmitted in the air without error including the replacement information. Including at least one processor     Each frame in the faded information that requires at least one processor to replace. The detected first and second parallel information to mark the encoded information unit. Place error markers in the information stream to produce error-free information transmitted in the air. So that each error in at least one of the first and second parallel information streams is 1st and 2nd of the time markers of the transmission markers, which are shifted by the time delay interval To control permutation to the permutation bit in one of the parallel information streams Transmitter and receiver.       147. Using a radio frequency carrier modulated with a subcarrier, The transmitted signal of information from the station to the transceiver fades during the time interval. Sending and receiving information between the transceiver and the base station in the air under A two-way transmission system including an aircraft and a base station,     A first encoded information stream containing information that the base station should send in the air. Time interval for fading in the air, including the system and information to be transmitted in the air. The second delay delayed for the first information stream by the above delay time interval Encoding in response to an information source to produce an encoded information stream. Coding processor and first and second encoded information streams To modulate the subcarriers with the same first and second modulated on the subcarrier cycle. And a second parallel information stream, the first parallel stream being the first The second parallel stream, which contains the encoded information stream, is the second stream. The first parallel signal containing the encoded information stream and modulated on the subcarrier. Whether the information stream is the second parallel information stream for the time delay interval Time offset from and responds to the first and second encoded information streams Has an encoder to     A transceiver detects the transmitted first and second parallel information streams Detector and a parallel stream that is detected and received by the transceiver. And / or at least one of the detected first and second parallel information streams To determine if there is any faded information in the In response, the faded information produced by the fade in the air is delayed by the delay interval. Of the first and second parallel information streams that are time lags from the encoded information Replace the information from at least one of the Has a processor that outputs no information,     Each frame in the faded information that requires at least one processor to replace. The detected first and second parallel information to mark the encoded information unit. Place error markers in the information stream to produce error-free information transmitted in the air. So that each error in at least one of the first and second parallel information streams is 1st and 2nd of the time markers of the transmission markers, which are shifted by the time delay interval To control permutation to the permutation bit in one of the parallel information streams Transmitter and receiver.     149. Information sent and received in the air is not available in the air during the time interval. Is modulated by the carrier modulated by the subcarrier. , The subcarriers are identical first and modulated in the cycle of this subcarrier. Identical first and second encodings to generate a second parallel information stream. Modulated by the encoded information stream, the first parallel stream being the first A second parallel stream containing an encoded information stream of Parallel modulated carrier on the subcarrier containing the encoded information stream The information stream is staggered by a time delay interval that is greater than or equal to the time interval. In the receiving circuit that receives the information transmitted in the air,     Detector for detecting transmitted first and second parallel information streams When,     Receiving by the receiving circuit in response to the detected first and second parallel streams And at least one of the detected first and second parallel information streams If there is information that has faded to the person, In response, the faded information caused by the fade in the air is the delay interval. Of the first and second parallel information streams that are offset in time from the faded information. The error that the information from at least one of them is replaced and sent in the air containing the replacement information. Including a processor that outputs a lot of information,     Each faded information unit within the faded information that the processor needs to replace In the detected first and second parallel information streams to mark the knit An error marker is placed to prevent error-free information being transmitted in the air. And the time of each error marker in at least one of the second parallel information streams, Between the first and second parallel information streams with the transmission time shifted by the inter-delay interval It controls the replacement to the replacement bit in one of the reams,     The processor processes each detected cycle of the subcarriers and Calculated and calculated integral values of at least one selected modulation portion of each of the Numerically identify a stored range containing each of the integrals and the calculated integral The part selected to encode one of several possible numeric values that can be encoded. Numerically compare the stored numerical range of numbers and select at least one of each of the cycles. One of the first and second parallel information streams instead of the selected part. With each number that encodes at least part of the information unit One of several numbers displaying the identified storage range containing the integrated value It is supposed to be replaced,     Replaced to determine if the processor has faded information To process first and second parallel information streams containing Two-way transmission system.     150. Using a radio frequency carrier modulated with subcarriers, The information transmission signal from the base station to the transceiver is fading during the turban. In the state, the transceiver and the base station that transmit information between the transceiver and the base station in the air A two-way transmission system including and     A first encoded information stream containing information that the base station should send in the air. Time interval for fading in the air, including the system and information to be transmitted in the air. The second delay delayed for the first information stream by the above delay time interval A process that responds to an information source to produce an encoded information stream. The sub-carrier in the first and second encoded information streams with the sessa The same first and second parallel modulated and subcarrier modulated cycles. The first parallel stream is first encoded A second parallel stream containing a stream of information, the second parallel stream containing the second encoded information. First parallel information stream including a broadcast stream and modulated on a subcarrier Is offset from the second parallel information stream by a time delay interval An encoder responsive to the first and second encoded information streams. Have,     A transceiver detects the transmitted first and second parallel information streams A detector for detecting a first and a first detected in response to the detected parallel stream. There is faded information in at least one of the second parallel information streams To determine whether or not to fade in the air in response to the determined faded information. The faded information generated by the Information from at least one of the staggered first and second parallel information streams Information, and outputs the error-free information that is transmitted in the air including the replacement information. Have a     Each fade in the faded information that the transceiver processor needs to replace The detected first and second parallel information streams so as to mark the registered information unit. Place an error marker in the ream to produce error-free information transmitted in the air , Each error marker in at least one of the first and second parallel information streams Of the first and second parallels with different transmission time by the time delay interval To control the replacement of replacement bits in one of the information streams Cage,     The transceiver processor processes each detected cycle of the subcarrier, Calculate the integral value of at least one selected modulation portion of each individual cycle , A numerical range stored in memory containing each calculated integral and the calculated integral. One of several possible numbers that the portion selected to identify can encode Numerical comparison with multiple stored numerical ranges indicating one Instead of the selected part of both the first and second parallel information streams Each number that encodes at least part of the information unit in one of the Together, a set of multiple numbers displaying the identified storage range containing the calculated integral value. It will be replaced with one of the     Replaced to determine if the processor has faded information To process first and second parallel information streams containing Two-way transmission system.     151. The subcarrier is the same as the one modulated in the cycle of this subcarrier. Identical first and second so as to generate first and second parallel information streams. Is modulated with the encoded information stream of A stream containing a first encoded information stream and a second parallel stream A second encoded information stream, which is modulated onto a subcarrier. Parallel information stream is only a time delay interval longer than the time interval Radio frequency carriers that are staggered and transmitted over the air and modulated on subcarriers Sky that experiences aerial fading during a time interval on a channel using In the receiver that receives the information transmitted in     First and second parallel information streams transmitted by a radio frequency carrier Detector to detect the     Responsive to the detected first and second parallel streams and received by the receiver. And / or at least one of the detected first and second parallel information streams To determine if there is any faded information in the Answering the faded information caused by the fade in the air, only the delay interval The first and second parallel information streams are time-shifted from the faded information. Replaced with information from at least one of the Including at least one processor for outputting no information,     Each frame in the faded information that requires at least one processor to replace. The detected first and second parallel information to mark the encoded information unit. Place error markers in the information stream to produce error-free information transmitted in the air. So that each error in at least one of the first and second parallel information streams is 1st and 2nd of the time markers of the transmission markers, which are shifted by the time delay interval To control permutation to the permutation bit in one of the parallel information streams Receiver.     153. The subcarrier is the same as the one modulated in the cycle of this subcarrier. Identical first and second so as to generate first and second parallel information streams. Is modulated with the encoded information stream of A stream containing a first encoded information stream and a second parallel stream A second encoded information stream, which is modulated onto a subcarrier. Parallel information stream is only a time delay interval longer than the time interval Radio frequency carriers that are staggered and transmitted over the air and modulated on subcarriers Aerial fading during time intervals on channels using In the receiver that receives the information transmitted in the air,     Detector for detecting transmitted first and second parallel information streams When,     Responsive to the detected first and second parallel streams and received by the receiver. And / or at least one of the detected first and second parallel information streams To determine if there is any faded information in the Answering the faded information caused by the fade in the air, only the delay interval The first and second parallel information streams are time-shifted from the faded information. Error sent to the air containing the replacement information by replacing with the information from at least one of Including at least one processor for outputting information     Each frame in the faded information that requires at least one processor to replace. The detected first and second parallel information to mark the encoded information unit. Place error markers in the information stream to produce error-free information transmitted in the air. So that each error in at least one of the first and second parallel information streams is 1st and 2nd of the time markers of the transmission markers, which are shifted by the time delay interval To control permutation to the permutation bit in one of the parallel information streams Has become     At least one processor processes each detected cycle of subcarriers. The integrated value of at least one selected modulation portion of each individual cycle Calculated and stored a range containing each calculated integral and the calculated integral. A number of possible numbers that can be encoded by the part selected to identify them numerically. Numerical comparison with multiple stored numerical ranges showing one of the Instead of at least one selected portion, first and second parallel information streams Each encoding at least some of the information units in one of the reams Multiple numbers that display the identified storage range that contains the calculated integral along with the number It will be replaced with one of the values,     Replaced to determine if the processor has faded information To process first and second parallel information streams containing Receiver.     155. Using a radio frequency carrier modulated with subcarriers, Transmitting information through the air while the transmitted signal is fading during the turban A system for sending to     A first encoded information stream containing information to be transmitted in the air and Delays longer than the time interval of fading in the air, including information to be transmitted in the air. A second encoding delayed for the first information stream by an extended time interval. A processor that is responsive to an information source to produce a stream of information that is stored And modulate the subcarriers with the first and second encoded information streams. , Identical first and second parallel information modulated on the subcarrier cycle Producing a stream, the first parallel stream being the first encoded information stream. A stream containing a stream and a second parallel stream containing a second encoded information stream. The first parallel information stream containing the ream and modulated onto the subcarriers is time The delay time is offset from the second parallel information stream by Having encoders responsive to the first and second encoded information streams A signal processor,     Detector for detecting transmitted first and second parallel information streams Responds to the detected parallel stream and is received and detected by the transceiver. Fade to at least one of the first and second parallel information streams Determine whether there is any information that has Fade information generated by the fade is faded by the delay interval. At least one of the first and second parallel information streams that are offset in time from the information Replace with information from one side, and output error-free information sent in the air including replacement information. Including at least one receiver having at least one processor     Each frame in the faded information that requires at least one processor to replace. The detected first and second parallel information to mark the encoded information unit. Place error markers in the information stream to produce error-free information transmitted in the air. So that each error in at least one of the first and second parallel information streams is 1st and 2nd of the time markers of the transmission markers, which are shifted by the time delay interval To control permutation to the permutation bit in one of the parallel information streams The system that has become.
JP7507531A 1993-08-26 1993-08-26 Information transmission system and its operating method Ceased JPH09502581A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US1993/008066 WO1995006368A1 (en) 1993-08-26 1993-08-26 Information transmission system and method of operation

Publications (1)

Publication Number Publication Date
JPH09502581A true JPH09502581A (en) 1997-03-11

Family

ID=22236896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7507531A Ceased JPH09502581A (en) 1993-08-26 1993-08-26 Information transmission system and its operating method

Country Status (6)

Country Link
EP (1) EP0716790A4 (en)
JP (1) JPH09502581A (en)
KR (1) KR100283595B1 (en)
AU (1) AU5094393A (en)
CA (1) CA2169078C (en)
WO (1) WO1995006368A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011139495A (en) * 2011-02-09 2011-07-14 Telefon Ab L M Ericsson Scheduling of multiple carriers

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19532959A1 (en) * 1995-09-07 1997-03-13 Bosch Gmbh Robert Method for transmitting digital data over radio channels with interference and device for receiving digital data transmitted over radio channels with interference
JP3316744B2 (en) 1997-10-30 2002-08-19 三菱電機株式会社 AFC circuit, receiver having the same, and automatic frequency control communication system
GB9820655D0 (en) * 1998-09-22 1998-11-18 British Telecomm Packet transmission
EP1965600B1 (en) * 2002-09-20 2013-11-06 Fujitsu Limited Resource information transmission for multicasting in a wireless network
US7528614B2 (en) 2004-12-22 2009-05-05 Applied Materials, Inc. Apparatus and method for voltage contrast analysis of a wafer using a tilted pre-charging beam

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3195048A (en) * 1962-06-04 1965-07-13 Itt Time diversity communication system
US4322842A (en) * 1979-10-23 1982-03-30 Altran Electronics Broadcast system for distribution automation and remote metering
JPS6333028A (en) * 1986-07-26 1988-02-12 Nec Corp Signal detection system
US5170487A (en) * 1989-01-19 1992-12-08 Seiko Corp. Paging system with multiple frequencies and multiple protocols

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011139495A (en) * 2011-02-09 2011-07-14 Telefon Ab L M Ericsson Scheduling of multiple carriers

Also Published As

Publication number Publication date
KR960704405A (en) 1996-08-31
AU5094393A (en) 1995-03-21
EP0716790A1 (en) 1996-06-19
EP0716790A4 (en) 1997-05-28
CA2169078C (en) 2002-10-01
WO1995006368A1 (en) 1995-03-02
CA2169078A1 (en) 1995-03-02
KR100283595B1 (en) 2001-03-02

Similar Documents

Publication Publication Date Title
US5717725A (en) System for wireless transmission and receiving of information through a computer bus interface and method of operation
US5710798A (en) System for wireless transmission and receiving of information and method of operation thereof
US5446759A (en) Information transmission system and method of operation
US5745532A (en) System for wireless transmission and receiving of information and method of operation thereof
US6272190B1 (en) System for wireless transmission and receiving of information and method of operation thereof
US5751773A (en) System for wireless serial transmission of encoded information
US5742644A (en) Receiving circuitry for receiving serially transmitted encoded information
US5694428A (en) Transmitting circuitry for serial transmission of encoded information
US6198783B1 (en) System for wireless serial transmission of encoded information
FI104676B (en) High frequency subscriber telephone system for the simultaneous generation of several voice and/or data signals via either one radio frequency channel or several radio frequency channels
RU2296435C2 (en) System and device for performing broadcast transfer of data and transferring local broadcast data
EP0438463B1 (en) High data rate simulcast communication system
US5978366A (en) Methods and systems for reduced power operation of cellular mobile terminals
US5084891A (en) Technique for jointly performing bit synchronization and error detection in a TDM/TDMA system
CA2077095C (en) Cellular radio telephone communication system for multi-mode mobile radio telephone stations
US5327581A (en) Method and apparatus for maintaining synchronization in a simulcast system
US6424637B1 (en) Method for synchronizing a mobile station to UMTS while operating in GSM dedicated mode
US20040203734A1 (en) Wireless communication system
CA2139513C (en) Synchronized offset extraction in a data receiver
EP0454727A1 (en) Active signalling transmitter control.
US5802076A (en) Audio error mitigation technique for a TDMA communication system
CZ56396A3 (en) Method of receiving signal and a communication system for communication with a plurality of receivers of selective calling
PL335091A1 (en) Safeguarded packet-type radio network
JPH09502581A (en) Information transmission system and its operating method
US5905448A (en) Multipart analog message and a response in a communication system

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

A313 Final decision of rejection without a dissenting response from the applicant

Free format text: JAPANESE INTERMEDIATE CODE: A313

Effective date: 20040720

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040824