JPH0949077A - Dc sputtering device - Google Patents

Dc sputtering device

Info

Publication number
JPH0949077A
JPH0949077A JP7252075A JP25207595A JPH0949077A JP H0949077 A JPH0949077 A JP H0949077A JP 7252075 A JP7252075 A JP 7252075A JP 25207595 A JP25207595 A JP 25207595A JP H0949077 A JPH0949077 A JP H0949077A
Authority
JP
Japan
Prior art keywords
positive voltage
voltage pulse
sputtering
cathode electrodes
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7252075A
Other languages
Japanese (ja)
Inventor
Yasuhisa Kimura
泰久 木村
Hisao Yamaguchi
久夫 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP7252075A priority Critical patent/JPH0949077A/en
Publication of JPH0949077A publication Critical patent/JPH0949077A/en
Pending legal-status Critical Current

Links

Landscapes

  • Plasma Technology (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a DC sputtering device capable of maintaining stable discharge. SOLUTION: Plural cathode electrodes 41 , 42 are arranged in a film forming chamber 3 possessed by a DC sputtering device 2. The DC sputtering device 2 is provided with a positive voltage pulse impressing device 6. The positive voltage pulses of the same frequency as the frequency of the output voltage of DC power sources 81 , 82 are superposed and are impressed on therespective cathode electrodes 41 , 4 at the time of subjecting targets 51 , 52 disposed at the cathode electrodes 41 , 42 to DC sputtering by impressing the negative voltage of DC on the cathode electrodes 41 , 42 . Since the frequency of the positive voltage pulses impressed on the cathode electrodes 41 , 42 is the same, beats are not generated and the crossinterference of the plasmas generated on the targets 51 , 52 does not arise. The respective positive voltage pulses may be synchronously superposed on each other or may be superposed by shifting their phases.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は真空中にプラズマを
発生させてスパッタリングを行うスパッタリング装置に
かかり、特に、直流電圧に正電圧パルスを重畳させて異
常放電を防止するDCスパッタリング装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sputtering apparatus for generating plasma in a vacuum for sputtering, and more particularly to a DC sputtering apparatus for superimposing a positive voltage pulse on a DC voltage to prevent abnormal discharge.

【0002】[0002]

【従来の技術】スパッタリング法は真空中雰囲気中にス
パッタリングガスを導入し、そのスパッタリングガスの
プラズマを発生させてターゲットをスパッタして薄膜を
成膜する技術であり、成膜速度が速いことや、良質な薄
膜が得られることから半導体素子の製造や液晶表示装置
の製造等、広汎な用途に用いられている。
2. Description of the Related Art The sputtering method is a technology for introducing a sputtering gas into a vacuum atmosphere and generating plasma of the sputtering gas to sputter a target to form a thin film. Since it is possible to obtain a good quality thin film, it is used in a wide range of applications such as manufacturing of semiconductor elements and liquid crystal display devices.

【0003】このようなスパッタリング法には、印加電
圧の種類によって、RFスパッタリング法とDCスパッ
タリング法に大別できるが、安価な電源を使用でき、成
膜速度が速い点や、基板の温度上昇が少ない点からDC
スパッタリング法が注目されており、反応性ガスを成膜
室内に導入して成膜する直流反応性スパッタリングも行
われている。
The sputtering method can be roughly classified into an RF sputtering method and a DC sputtering method depending on the type of applied voltage. However, an inexpensive power source can be used, the film forming speed is high, and the substrate temperature rises. DC from a few points
The sputtering method has been attracting attention, and direct current reactive sputtering for forming a film by introducing a reactive gas into the film forming chamber is also performed.

【0004】しかしながらDCスパッタリングを行う際
には、しばしば異常放電が発生する。その原因を、Ar
ガスとN2ガスとを成膜室内に導入してシリコンターゲ
ットの反応性スパッタリングを行う場合を例にとって説
明する。図6を参照し、101はシリコンターゲットで
あり、直流の負電圧が印加されるカソード電極102上
に配置されている。該シリコンターゲット101の表面
には、前記カソード電極に設けられたマグネトロン磁石
の作る磁界分布の影響によって、スパッタリングされ易
く、ターゲット材が掘られ易いエロージョン部103
と、スパッタされにくく、ターゲット材が掘られにくい
非エロージョン部104とが形成されている。
However, when DC sputtering is performed, abnormal discharge often occurs. The cause is Ar
A case where reactive gas sputtering of a silicon target is performed by introducing a gas and N 2 gas into the film forming chamber will be described as an example. Referring to FIG. 6, reference numeral 101 denotes a silicon target, which is arranged on the cathode electrode 102 to which a negative DC voltage is applied. On the surface of the silicon target 101, due to the influence of the magnetic field distribution created by the magnetron magnet provided on the cathode electrode, the erosion portion 103 is easily sputtered and the target material is easily dug.
And a non-erosion portion 104 that is hard to be sputtered and hard to dig a target material.

【0005】前記エロージョン部103に位置するター
ゲット材がスパッタされて飛び出す際、その飛び出した
シリコンと、導入されたN2ガスとが反応してSiNx
発生し、絶縁膜105となって前記非エロージョン部1
04表面に堆積してしまう。
When the target material located in the erosion portion 103 is sputtered and jumps out, the jumped-out silicon and the introduced N 2 gas react with each other to generate SiN x, which becomes the insulating film 105. Erosion part 1
04 will be deposited on the surface.

【0006】そして、前記絶縁膜105にAr+イオン
やN+イオンが照射されるとそこに正電荷が蓄積され、
電位が上昇して前記絶縁膜105が絶縁破壊を起こすと
異常放電が発生してしまう。また、前記絶縁膜105と
アースシールド等との間でアーク放電が発生する場合も
ある。このように、前記絶縁膜105への正電荷の蓄積
が異常放電の原因となっていた。異常放電が発生すると
ターゲット材が飛散し、基板上や膜中に付着するため膜
欠陥の原因となり、大きな問題となっていた。
When the insulating film 105 is irradiated with Ar + ions or N + ions, positive charges are accumulated there,
If the potential rises and the insulating film 105 causes dielectric breakdown, abnormal discharge occurs. In addition, arc discharge may occur between the insulating film 105 and the earth shield or the like. As described above, the accumulation of positive charges in the insulating film 105 has been a cause of abnormal discharge. When abnormal discharge occurs, the target material scatters and adheres on the substrate or in the film, causing film defects, which is a serious problem.

【0007】そこで従来技術では、図7のグラフに示す
ように、負の直流電圧に正電圧パルス108を周期的に
重畳してカソード電極に印加し、前記カソードが正電位
に置かれたときにプラズマ中の電子を引きつけて前記絶
縁膜105に入射させ、前記絶縁膜105に蓄積された
正電荷を中和することが行われていた。
Therefore, in the prior art, as shown in the graph of FIG. 7, a positive voltage pulse 108 is periodically superimposed on a negative DC voltage and applied to the cathode electrode, and when the cathode is placed at a positive potential. It has been performed that electrons in plasma are attracted and made to enter the insulating film 105 to neutralize the positive charges accumulated in the insulating film 105.

【0008】他方、最近では、一つの成膜室内に複数の
ターゲットを配置し、各ターゲットを同時にスパッタリ
ングすることが試みられており、膜質を低下させずに生
産性を向上できる有効な手段とされているが、上述した
ようなDCスパッタリング装置の成膜室内に複数のカソ
ード電極を設け、各カソード電極に対して前記正電圧パ
ルス108のような正電圧パルスを印加すると、安定な
放電が維持できなくなることが見出された。
On the other hand, recently, it has been attempted to arrange a plurality of targets in one film forming chamber and simultaneously sputter the respective targets, which is an effective means for improving productivity without deteriorating film quality. However, if a plurality of cathode electrodes are provided in the film forming chamber of the DC sputtering apparatus as described above and a positive voltage pulse such as the positive voltage pulse 108 is applied to each cathode electrode, stable discharge can be maintained. It was found to disappear.

【0009】その原因は、各カソードに正電圧パルスを
印加すると、前記各カソード電極上に配置されたターゲ
ット表面に発生したプラズマが相互干渉を起こし、その
結果、一方のプラズマが他方のプラズマの負荷となって
負荷インピーダンスが時々刻々と変化するためであるこ
とが分かった。相互干渉が特に甚だしく、異常電圧が発
生したり過電流が流れた場合には、安全装置が機能して
直流電源が遮断するため、ターゲットに対して所定所定
電力を投入することができなくなってしまう。
The reason is that when a positive voltage pulse is applied to each cathode, the plasma generated on the target surface arranged on each cathode electrode causes mutual interference, and as a result, one plasma is loaded by the other plasma. Therefore, it was found that the load impedance changes every moment. Mutual interference is particularly severe, and if an abnormal voltage occurs or an overcurrent flows, the safety device functions and the DC power is cut off, so it becomes impossible to apply the predetermined power to the target. .

【0010】そのような相互干渉は、各カソード電極間
の設置距離を大きくするか、または各ターゲット間に機
械的なシールドを設ければ解決できるが、そのためには
成膜室を大型にしなければならず、また、装置全体が複
雑になるという不都合があり、解決が望まれていた。
Such mutual interference can be solved by increasing the installation distance between the cathode electrodes or by providing a mechanical shield between the targets. For that purpose, the film forming chamber must be made large. In addition, there is a disadvantage that the entire apparatus becomes complicated, and a solution has been desired.

【0011】[0011]

【発明が解決しようとする課題】本発明は上記課題を解
決するために創作されたもので、その目的は、DCスパ
ッタリング法によって複数のターゲットをスパッタリン
グする際、安定な放電が維持できるようにすることにあ
る。
SUMMARY OF THE INVENTION The present invention was created to solve the above problems, and an object thereof is to maintain a stable discharge when sputtering a plurality of targets by a DC sputtering method. Especially.

【0012】[0012]

【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、一つの成膜室内に配置され
た複数のカソード電極に正電圧パルスが重畳された直流
の負電圧を印加して、各カソードに設けられたターゲッ
トのスパッタリングを行うDCスパッタリング装置であ
って、前記各カソード電極に同じ周波数の正電圧パルス
が印加されるように、前記各カソード電極に印加される
前記正電圧パルスの周波数を制御する正電圧パルス印加
装置が設けられたことを特徴とする。
In order to solve the above-mentioned problems, the invention according to claim 1 is a negative DC voltage in which a positive voltage pulse is superposed on a plurality of cathode electrodes arranged in one film forming chamber. A DC sputtering apparatus for applying a voltage to a target provided on each cathode to apply a positive voltage pulse of the same frequency to each of the cathode electrodes. A positive voltage pulse applying device for controlling the frequency of the positive voltage pulse is provided.

【0013】その場合の前記正電圧パルス印加装置は、
請求項2記載の発明のように、一つのカソード電極に正
電圧パルスが印加されてから次のカソード電極に正電圧
パルスが印加されるまでの時間間隔が等しくなるよう
に、前記正電圧パルスの位相を制御したり、前記各正電
圧パルスを同期して重畳すると好ましい。
The positive voltage pulse applying device in that case is
According to the second aspect of the present invention, the positive voltage pulse is applied so that the time intervals from the application of the positive voltage pulse to one cathode electrode to the application of the positive voltage pulse to the next cathode electrode are equal. It is preferable to control the phase or superimpose the positive voltage pulses in synchronization.

【0014】従来技術の場合には、図4に示したすよう
に、直流電源581、582を正電圧パルス重畳器5
1、562を介して互いに無関係にカソード電極5
1、542に接続し、前記正電圧パルス重畳器561
562によって、前記直流電源581、582に別個に正
電圧パルスを印加していた場合には、その周期がほんの
わずか相違した場合であっても、図5に示すように、前
記カソード電極541、542に印加される正電圧パルス
311、312の発生時期が相対的に変化し、周波数の差
によるビートが生じてしまう。
In the case of the prior art, as shown in FIG. 4, the DC power supplies 58 1 and 58 2 are connected to the positive voltage pulse superimposing device 5.
6 1 and 56 2 via the cathode electrode 5 independently of each other
4 1 , 54 2 and the positive voltage pulse superimposing device 56 1 ,
By 56 2, wherein when you were applied separately positive voltage pulse to the DC power supply 58 1, 58 2, even if the period has only slightly different, as shown in FIG. 5, the cathode electrode The generation timing of the positive voltage pulses 31 1 and 31 2 applied to 54 1 and 54 2 relatively changes, and a beat is generated due to the difference in frequency.

【0015】本発明では、正電圧パルス印加装置を設
け、各カソード電極に印加される直流電圧に同じ周波数
の正電圧パルスが重畳されるようにしたので、周波数の
差のビートが発生せず、プラズマが相互干渉を起こすこ
とがなくなって、安定したスパッタリングを行うことが
可能となる。
In the present invention, since the positive voltage pulse applying device is provided so that the positive voltage pulse of the same frequency is superimposed on the DC voltage applied to each cathode electrode, the beat of the frequency difference does not occur, Plasmas do not interfere with each other, and stable sputtering can be performed.

【0016】各カソード電極に印加される正電圧パルス
の周波数は同じであればよく、位相をずらし、一つのカ
ソード電極に印加されてから次のカソード電極に印加さ
れるまでの時間間隔が等しくなるようにしてもよいし、
同期して重畳してもよい。
The frequency of the positive voltage pulse applied to each cathode electrode may be the same, the phases are shifted, and the time intervals from application to one cathode electrode to application to the next cathode electrode become equal. You can
You may superimpose in synchronization.

【0017】[0017]

【発明の実施の形態】本発明の実施の形態を図面を参照
して説明する。図1に、本発明のDCスパッタリング装
置の一実施の形態を示した。そのDCスパッタリング装
置2は、真空排気された後、スパッタリングガスと反応
ガスとが導入される成膜室3を有している。前記成膜室
3内にはカソード電極41、42が配置され、前記各カソ
ード電極41、42上にはシリコン酸化物(SiO2)から
成るターゲット51、52が取り付けられて、前記2つの
ターゲット51、52を同時にスパッタリングできるよう
に構成されている。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows an embodiment of the DC sputtering apparatus of the present invention. The DC sputtering apparatus 2 has a film forming chamber 3 into which a sputtering gas and a reaction gas are introduced after being evacuated. Cathode electrodes 4 1 , 4 2 are arranged in the film forming chamber 3, and targets 5 1 , 5 2 made of silicon oxide (SiO 2 ) are attached on the cathode electrodes 4 1 , 4 2. The two targets 5 1 and 5 2 can be simultaneously sputtered.

【0018】前記DCスパッタリング装置2は、直流電
源81、82と正電圧パルス印加装置6とを有しており、
前記直流電源81、82の出力端A1、A2から出力された
負の直流電圧は、前記正電圧パルス印加装置6に設けら
れた正電圧パルス重畳器91、92にそれぞれ入力され、
該正電圧パルス重畳器91、92で正電圧パルスが重畳さ
れ、前記正電圧パルス印加装置6の出力端B1、B2から
外部へ取り出され、前記カソード電極41、42に印加さ
れるように接続されている。
The DC sputtering device 2 has DC power supplies 8 1 and 8 2 and a positive voltage pulse applying device 6,
The negative DC voltages output from the output terminals A 1 and A 2 of the DC power supplies 8 1 and 8 2 are input to the positive voltage pulse superimposing devices 9 1 and 9 2 provided in the positive voltage pulse applying device 6, respectively. Is
Positive voltage pulses are superposed by the positive voltage pulse superimposing devices 9 1 and 9 2 , taken out from the output terminals B 1 and B 2 of the positive voltage pulse applying device 6 and applied to the cathode electrodes 4 1 and 4 2 . Are connected as they are.

【0019】前記正電圧パルス重畳器91、92は、異常
電圧監視装置141、142に接続され、その出力がそれ
ぞれ監視されており、負荷変動によって発生する過電圧
や、アーク放電によって発生する過電流が検出されるよ
うに構成されている。
The positive voltage pulse superimposing devices 9 1 and 9 2 are connected to the abnormal voltage monitoring devices 14 1 and 14 2 , and their outputs are monitored, respectively, and are generated by overvoltage generated by load fluctuation or arc discharge. Is configured to be detected.

【0020】前記異常電圧監視装置141、142は前記
直流電源81、82に接続されてフィードバックループが
形成されており、前記パルス電圧重畳器91、92の出力
に異常が検出されたら、前記直流電源81、82を直ちに
停止させるように構成されている。
The abnormal voltage monitoring devices 14 1 and 14 2 are connected to the DC power supplies 8 1 and 8 2 to form a feedback loop, and an abnormality is detected in the output of the pulse voltage superposing devices 9 1 and 9 2. If so, the DC power supplies 8 1 and 8 2 are immediately stopped.

【0021】そして前記正電圧パルス重畳器91、92
フェーズシフター7に接続され、該フェーズシフター7
から入力される信号と同期動作をし、前記直流電源
1、82の出力した負の直流電圧に、前記フェーズシフ
ター7の信号に従ったタイミングで正電圧パルスを重畳
できるように構成されている。
The positive voltage pulse superimposing devices 9 1 and 9 2 are connected to the phase shifter 7, and the phase shifter 7
It is configured to be synchronized with a signal input from the DC power supply 8 1 and 8 2 to superimpose a positive voltage pulse on the negative DC voltage output from the DC power supplies 8 1 and 8 2 at a timing according to the signal of the phase shifter 7. There is.

【0022】前記DCスパッタリング装置2の動作を具
体的に説明すると、前記ターゲット51、52をスパッタ
リングするために、前記直流電源81、82と前記フェー
ズシフター7を起動すると、前記直流電源81、82から
前記出力端A1、A2に、それぞれ図2(a)に示すよう
な、−V0の負の直流電圧が出力され、その電圧が前記
パルス電圧重畳器91、92に入力される。
The operation of the DC sputtering device 2 will be described in detail. When the DC power supplies 8 1 and 8 2 and the phase shifter 7 are activated to sputter the targets 5 1 and 5 2 , the DC power supply is activated. As shown in FIG. 2A, the negative DC voltage of −V 0 is output from each of 8 1 and 8 2 to each of the output terminals A 1 and A 2 , and the voltage is applied to the pulse voltage superposing device 9 1 , 9 2 is input.

【0023】このとき、前記パルス電圧重畳器91、92
には、前記フェーズシフター7から、周波数f(f=4
0k)Hzで互いに半波長1/(2 f)だけ位相のずれた
クロック信号がそれぞれ入力される。すると、前記正電
圧パルス印加装置6の出力端B1、B2には、該パルス電
圧重畳器91、92の前記クロック信号への同期動作によ
って、図2(b)に示すような、共にfHzの周波数であ
って、互いに半波長だけ位相がずれ(即ち、互いにπrad
だけ位相がずれている)、波頭が正電圧領域まで伸び
た、正電圧パルス201、202が重畳され(パルス幅5
μsec)、前記カソード51、52の非エロージョン領域に
電子が引き込まれ、かくて異常放電の発生が防止され
る。
At this time, the pulse voltage superposing devices 9 1 , 9 2
From the phase shifter 7 to the frequency f (f = 4
Clock signals having phases shifted from each other by a half wavelength of 1 / (2 f) at 0 kHz are input. Then, the output terminals B 1 and B 2 of the positive voltage pulse applying device 6 are synchronized with the clock signal of the pulse voltage superposers 9 1 and 9 2 as shown in FIG. Both have a frequency of fHz and are out of phase with each other by half a wavelength (that is, πrad with respect to each other).
Positive phase pulses 20 1 and 20 2 with the wave front extending to the positive voltage region are superposed (pulse width 5).
μsec), electrons are drawn into the non-erosion regions of the cathodes 5 1 and 5 2 and thus the occurrence of abnormal discharge is prevented.

【0025】上記実施の形態は、ターゲットを2個スパ
ッタリングする場合を説明したが、3個以上のターゲッ
トをスパッタリングしてもよく、その場合には各ターゲ
ットに印加される正電圧パルスの周波数を等しくし(f
Hz)、1/(f ターゲット個数)だけ位相をずらせばよ
い(即ち、”2 π/ターゲット個数 rad”だけ位相をず
らせばよい)。例えば、3個のターゲットをスパッタリ
ングする場合には、各ターゲットが設けられたカソード
電極と前記正電圧パルス印加装置6が接続される出力端
1〜B3の電圧波形は、図3(a)に示す正電圧パルス2
1〜213のように、1/(3 f)ずつ位相をずらせば
よい(2 π/3 rad ずつずらせばよい)。
In the above embodiment, the case where two targets are sputtered has been described, but three or more targets may be sputtered. In that case, the frequency of the positive voltage pulse applied to each target is the same. Shi (f
Hz), 1 / (f target number) and the phase may be shifted (that is, the phase may be shifted by "2π / target number rad"). For example, when three targets are sputtered, the voltage waveforms at the output terminals B 1 to B 3 to which the cathode electrode provided with each target and the positive voltage pulse applying device 6 are connected are as shown in FIG. Positive voltage pulse 2 shown in
Like 1 1 to 21 3, the phase may be shifted by 1 / (3 f) (it may be shifted by 2 π / 3 rad).

【0026】なお、上記実施の形態は、正電圧パルスの
周期をずらしたが、図3(b)に示すように正電圧パルス
211、212の印加時期を一致させ、周波数fHzで、
同期して重畳させてもビートは発生せず、プラズマが相
互干渉をすることはない。3個以上のターゲットをスパ
ッタリングする場合も、各カソード電極に印加する正電
圧パルスを同期させればよい。
In the above embodiment, the cycle of the positive voltage pulse is shifted, but as shown in FIG. 3 (b), the application timings of the positive voltage pulses 21 1 and 21 2 are made to coincide with each other and the frequency fHz is set.
Beats do not occur even if they are superposed in synchronization, and the plasmas do not interfere with each other. Even when three or more targets are sputtered, the positive voltage pulse applied to each cathode electrode may be synchronized.

【0027】[0027]

【発明の効果】DCスパッタリング法で複数のターゲッ
トをスパッタリングしてもビートによるプラズマの相互
干渉がなくなる。その結果、異常放電が生じなくなるの
で、電源に負担がかからず、また、膜欠陥のない成膜を
行うことができる。
[Effects of the Invention] Even if a plurality of targets are sputtered by the DC sputtering method, mutual interference of plasma due to beats is eliminated. As a result, abnormal discharge does not occur, so that the power source is not burdened and the film can be formed without film defects.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明のスパッタリング装置の一実施の形態
を示すブロック図
FIG. 1 is a block diagram showing an embodiment of a sputtering apparatus of the present invention.

【図2】 (a)直流電源の出力波形を説明するための電
圧波形図 (b)本発明の正電圧パルス印加装置の出力波
形の一例を説明するためのタイミングチャート
FIG. 2A is a voltage waveform diagram for explaining an output waveform of a DC power source. FIG. 2B is a timing chart for explaining an example of an output waveform of the positive voltage pulse applying device of the present invention.

【図3】 (a)本発明の正電圧パルス印加装置の出力波
形の他の例を説明するためのタイミングチャート (b)
その、更に他の例を説明するためのタイミングチャート
FIG. 3A is a timing chart for explaining another example of the output waveform of the positive voltage pulse applying device of the present invention.
A timing chart for explaining still another example

【図4】 本発明の正電圧パルス印加装置を設けなかっ
た場合の接続を説明するためのブロック図
FIG. 4 is a block diagram for explaining a connection when the positive voltage pulse applying device of the present invention is not provided.

【図5】 そのカソードに印加される正電圧パルスのタ
イミングチャート
FIG. 5 is a timing chart of a positive voltage pulse applied to the cathode.

【図6】 異常放電の原因を説明するための図FIG. 6 is a diagram for explaining the cause of abnormal discharge.

【図7】 一つのターゲットをスパッタリングする場合
の異常放電を防止するための正電圧パルスを示す図
FIG. 7 is a diagram showing a positive voltage pulse for preventing abnormal discharge when sputtering one target.

【符号の説明】[Explanation of symbols]

2……DCスパッタリング装置 3……成膜室 41
2……カソード電極 51、52……ターゲット 6……正電圧パルス印加装置
2 ...... DC sputtering device 3 ...... deposition chamber 4 1,
4 2 Cathode electrode 5 1 5 2 Target 6 Positive voltage pulse application device

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 一つの成膜室内に配置された複数のカソ
ード電極に正電圧パルスが重畳された直流の負電圧を印
加して、各カソードに設けられたターゲットのスパッタ
リングを行うDCスパッタリング装置であって、 前記各カソード電極に同じ周波数の正電圧パルスが印加
されるように、前記正電圧パルスの周波数を制御する正
電圧パルス印加装置が設けられたことを特徴とするDC
スパッタリング装置。
1. A DC sputtering apparatus for sputtering a target provided on each cathode by applying a direct current negative voltage in which a positive voltage pulse is superposed to a plurality of cathode electrodes arranged in one film forming chamber. And a DC voltage applying device for controlling the frequency of the positive voltage pulse so that the positive voltage pulse of the same frequency is applied to each cathode electrode.
Sputtering equipment.
【請求項2】 前記正電圧パルス印加装置は、一つのカ
ソード電極に正電圧パルスが印加されてから次のカソー
ド電極に正電圧パルスが印加されるまでの時間間隔が等
しくなるように、前記正電圧パルスの位相を制御するこ
とを特徴とする請求項1記載のDCスパッタリング装
置。
2. The positive voltage pulse applying device is configured so that the positive voltage pulse is applied to one cathode electrode and the positive voltage pulse is applied to the next cathode electrode at equal time intervals. The DC sputtering apparatus according to claim 1, wherein the phase of the voltage pulse is controlled.
【請求項3】 前記正電圧パルス印加装置は、前記各正
電圧パルスを同期して重畳させることを特徴とする請求
項1記載のDCスパッタリング装置。
3. The DC sputtering apparatus according to claim 1, wherein the positive voltage pulse applying device superimposes the positive voltage pulses synchronously.
JP7252075A 1995-08-09 1995-08-09 Dc sputtering device Pending JPH0949077A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7252075A JPH0949077A (en) 1995-08-09 1995-08-09 Dc sputtering device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7252075A JPH0949077A (en) 1995-08-09 1995-08-09 Dc sputtering device

Publications (1)

Publication Number Publication Date
JPH0949077A true JPH0949077A (en) 1997-02-18

Family

ID=17232208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7252075A Pending JPH0949077A (en) 1995-08-09 1995-08-09 Dc sputtering device

Country Status (1)

Country Link
JP (1) JPH0949077A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008045213A (en) * 2007-08-24 2008-02-28 Symmorphix Inc DEPOSITION OF LiCoO2
JP2008523567A (en) * 2004-12-08 2008-07-03 シモーフィックス,インコーポレーテッド LiCoO2 deposition
KR100890080B1 (en) * 2000-02-11 2009-03-24 루센트 테크놀러지스 인크 Method for producing piezoelectric films with rotating magnetron sputtering system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100890080B1 (en) * 2000-02-11 2009-03-24 루센트 테크놀러지스 인크 Method for producing piezoelectric films with rotating magnetron sputtering system
JP2008523567A (en) * 2004-12-08 2008-07-03 シモーフィックス,インコーポレーテッド LiCoO2 deposition
JP2008045213A (en) * 2007-08-24 2008-02-28 Symmorphix Inc DEPOSITION OF LiCoO2

Similar Documents

Publication Publication Date Title
KR100372385B1 (en) Thin film fabrication method and thin film fabrication apparatus
KR100627862B1 (en) Continuous deposition of insulating material using multiple anodes alternated between positive and negative voltages
KR101073420B1 (en) Magnetron sputtering method and magnetron sputtering system
US11742183B2 (en) Plasma processing apparatus and control method
US20060278521A1 (en) System and method for controlling ion density and energy using modulated power signals
KR20010092395A (en) Ion Plating Device and Ion Plating Method
WO2009145094A1 (en) Bipolar pulse power source and power source device formed by connecting a plurality of bipolar pulse power sources in parallel
JP3269834B2 (en) Sputtering apparatus and sputtering method
US20040089541A1 (en) Sputtering device
JPH0949077A (en) Dc sputtering device
US6248220B1 (en) Radio frequency sputtering apparatus and film formation method using same
JP3294166B2 (en) Sputtering equipment
JP2005534803A (en) Sputtering method and apparatus for forming residual stress optimized coating
US5733419A (en) Vacuum treatment chamber
KR20060128550A (en) Sputtering apparatus
JPH07243039A (en) Dc-magnetron reactive sputtering method
KR101479374B1 (en) Plasma power supply arrangement
JP2901634B2 (en) High frequency bias sputtering apparatus and method
EP3794157B1 (en) Method of treating a substrate and vacuum deposition apparatus
JPH11269642A (en) Formation of thin-film and apparatus therefor
JPS62179115A (en) Filming device by sputtering process
US20180330931A1 (en) Sputtering Arrangement and Sputtering Method for Optimized Distribution of the Energy Flow
JPH0714769A (en) Semiconductor production device
JPH0987835A (en) Method and device for sputtering
JPH0361367A (en) Magnetron sputtering device