JPH0945818A - Resin sealed semiconductor device - Google Patents
Resin sealed semiconductor deviceInfo
- Publication number
- JPH0945818A JPH0945818A JP7215524A JP21552495A JPH0945818A JP H0945818 A JPH0945818 A JP H0945818A JP 7215524 A JP7215524 A JP 7215524A JP 21552495 A JP21552495 A JP 21552495A JP H0945818 A JPH0945818 A JP H0945818A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- lead frame
- external
- resin
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は，半導体装置の多端子化
に対応でき、且つ、実装性の良い樹脂封止型半導体装置
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resin-encapsulated semiconductor device which can cope with the increase in the number of terminals of a semiconductor device and has a good mountability.
【０００２】[0002]
【従来の技術】近年、半導体装置は、ＬＳＩのＡＳＩＣ
に代表されるように、電子機器の高性能化と軽薄短小の
傾向から、益々、高集積、小型化、高機能化が求められ
るようになってきている。これに伴い、リードフレーム
を用いた樹脂封止型の半導体装置（プラスチックパッケ
ージ）においても、ＳＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎ
ｅ Ｊ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑ
ｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）のような表面実装
型のパッケージの実用化を経て、ＴＳＯＰ（Ｔｈｉｎ
ＳｍａｌｌＯｕｔｌｉｎｅＰａｃｋａｇｅ）へと薄型化
を主軸としたパッケージの小型化を目的とした開発、更
には、パッケージ内部の３次元化によるチップ収納効率
目的としたＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）の構造
的な開発が、高集積化技術、小型化技術の進歩とともに
行われてきた。2. Description of the Related Art In recent years, semiconductor devices have become LSI ASICs.
As typified by, the trend toward higher performance, lightness, thinness, shortness, and smallness of electronic equipment has led to an increasing demand for higher integration, smaller size, and higher functionality. Accordingly, even in a resin-sealed semiconductor device (plastic package) using a lead frame, SOJ (Small Outlin)
e J-leaded Package) and QFP (Q
Through the practical application of surface mount type packages such as uad Flat Package, TSOP (Thin
SmallOutline Package) has been developed with the aim of reducing the size of the package centered on thinning, and further structural development of LOC (Lead On Chip) for the purpose of chip storage efficiency due to the three-dimensional inside of the package. This has been done with the progress of integration technology and miniaturization technology.
【０００３】しかしながら、上記従来のパッケージに
は、パッケージ外周部分のリードの引き回しがあり、小
型化は、ぼぼ限界と言われるようになってきた。特に、
ＴＳＯＰに代表される半導体装置の多端子化に対して
は、リードフレームのインナーリードピッチ、アウター
リードピッチの狭小化から、多端子化には限界が見えて
きた。これは、インナーリードピッチの狭小化に対して
は、微細加工上の問題やボンディング性の問題があり、
アウターリードピッチの狭小化からは実装性の問題があ
ることによる。一つには、微細加工に適していると言わ
れる、図５に示す従来のエッチング加工において、リー
ドフレーム素材の板厚を薄くすることにより、微細加工
がし易くなるが、板厚を薄くするにしたがいアウターリ
ードの強度確保が難しくなる為である。However, in the above-described conventional package, the leads are laid out on the outer peripheral portion of the package, and miniaturization has come to be said to be the limit. Especially,
Regarding the increase in the number of terminals of a semiconductor device typified by TSOP, the narrowing of the inner lead pitch and the outer lead pitch of the lead frame has brought a limit to the increase in the number of terminals. This is because there are problems in fine processing and bondability with respect to narrowing the inner lead pitch.
This is due to the problem of mountability due to the narrow outer lead pitch. First, in the conventional etching process shown in FIG. 5, which is said to be suitable for microfabrication, by reducing the plate thickness of the lead frame material, microfabrication can be easily performed, but the plate thickness is reduced. This is because it becomes difficult to secure the strength of the outer leads.
【０００４】[0004]
【発明が解決しようとする課題】このような状況のも
と、外形寸法をほぼ半導体素子に合わせて封止用樹脂に
より樹脂封止したＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃ
ｋａｇｅ）と言われる、小型で実装性が良いパッケージ
が提案されるようになってきたが、このＣＳＰにおいて
も、多端子化に対しての対応が求められていた。また、
ＣＳＰは、実装面では優れるものの、半導体素子の端子
（バンプ）とインナーリードとの結線の作業性や該結線
に起因したパッケージクラック等の問題が残っており、
この対応が求められていた。本発明は、このような状況
のもと、リードフレームを用いたＣＳＰタイプの樹脂封
止型半導体装置において、小型で実装性が良く、且つ、
多端子化に対応できるものを提供しようとするものであ
る。同時に、半導体素子の端子（バンプ）とインナーリ
ードとの結線に起因したパッケージクラックの発生が少
なくできるものを提供しようとするものである。Under these circumstances, a CSP (Chip Size Pac) which is resin-sealed with a sealing resin so that its outer dimensions are substantially matched with those of a semiconductor element.
Although a small package having a good mountability has been proposed, which is called a “case”), the CSP is also required to deal with the increase in the number of terminals. Also,
Although the CSP is excellent in terms of mounting, there are still problems such as workability in connecting the terminals (bumps) of the semiconductor element to the inner leads and package cracks caused by the connection.
This response was required. Under the circumstances, the present invention provides a CSP type resin-sealed semiconductor device using a lead frame, which is small in size and has good mountability.
It is intended to provide a device that can handle multiple terminals. At the same time, an object of the present invention is to provide a device in which the occurrence of package cracks due to the connection between the terminals (bumps) of the semiconductor element and the inner leads can be reduced.
【０００５】[0005]
【課題を解決するための手段】本発明の樹脂封止型半導
体装置は、外形加工されたリードフレームを用い、外形
寸法をほぼ半導体素子に合わせて封止用樹脂により樹脂
封止したＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇ
ｅ）型の半導体装置であって、半導体素子の端子（バン
プ）とリードフレームの内部端子とはギャグボンディン
グにより電気的に結線されて、半導体素子をリードフレ
ームに固定しており、リードフレームは、前記内部端子
と、外部回路への接続のための第一外部端子と第二外部
端子と、半導体素子の端子（バンプ）形成面に沿い、前
記内部端子と第一外部端子ないし第二外部端子とを、ま
たは第一外部端子と第二外部端子とを一体的に連結する
接続リードとを有し、前記第一外部端子は半導体素子の
端子（バンプ）形成面へ直交して柱状に、一次元的ない
し二次元的に複数個設けられ、且つ、第一外部端子の外
部側の先端部には半田からなる外部電極が、その一部を
樹脂部より露出するように設けられており、第二外部端
子は少なくとも、半導体素子の端子面側でない側面側に
樹脂より露出されて設けられていることを特徴とするも
のである。そして、上記におけるリードフレームは、エ
ッチング加工により少なくとも内部端子を含むインナー
リード先端の厚さをリードフレーム素材の厚さよりも薄
肉に外形加工したもので、内部端子及び第一の外部端子
部を含む領域の接続リードはリードフレーム素材の板厚
よりも薄く形成され、各内部端子のギャングボンデイン
グする面はリードフレーム素材の一方の面で、ほぼ同一
平面上にあり、第一外部端子部はリードフレーム素材の
厚さと同じ厚さであることを特徴とするものである。そ
してまた、上記において、半導体素子の端子（バンプ）
は半導体素子の端子（バンプ）形成面の１辺にほぼ平行
な、略中心を通る線上に沿って設けられていることを特
徴とするものである。A resin-encapsulated semiconductor device of the present invention uses a packaged lead frame and is resin-encapsulated by a resin for encapsulation so that the external dimensions are substantially matched with those of a semiconductor element. Size Package
In the e) type semiconductor device, terminals (bumps) of the semiconductor element and internal terminals of the lead frame are electrically connected by gag bonding to fix the semiconductor element to the lead frame. The internal terminal, a first external terminal and a second external terminal for connection to an external circuit, and the internal terminal and the first external terminal or the second external terminal along the terminal (bump) forming surface of the semiconductor element. Or a connection lead for integrally connecting the first external terminal and the second external terminal, wherein the first external terminal is one-dimensional in a column shape orthogonal to a terminal (bump) forming surface of the semiconductor element. External electrodes made of solder are provided on the outer end of the first external terminal so that a part of the external electrode is exposed from the resin portion. At least the external terminal, And it is characterized in that is provided to be exposed from the resin to the side surface side non-terminal side of the conductor elements. The lead frame in the above is formed by etching to make the thickness of the inner lead tip including at least the internal terminal thinner than the thickness of the lead frame material, and the area including the internal terminal and the first external terminal portion. The connecting lead of is formed thinner than the thickness of the lead frame material, and the gang bonding surface of each internal terminal is one surface of the lead frame material and is almost on the same plane, and the first external terminal part is the lead frame material. It is characterized by having the same thickness as. And again, in the above, terminals (bumps) of the semiconductor element
Is provided along a line passing through substantially the center substantially parallel to one side of the terminal (bump) forming surface of the semiconductor element.
【０００６】[0006]
【作用】本発明の樹脂封止型半導体装置は、このような
構成にすることにより、小型で実装性が良く、且つ、多
端子化に対応できる半導体装置の提供を可能としてい
ま。同時に、半導体素子の端子（バンプ）とインナーリ
ードとの結線に起因したパッケージクラックの発生が少
なくできる半導体装置の提供を可能としている。詳しく
は、外形加工されたリードフレームを用いた、ＣＳＰ
（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）型の樹脂封止
型の半導体装置であって、リードフレームは、半導体素
子側の面にて半導体素子の端子（バンプ）と内部端子と
をギャングボンディングにより電気的に結線しており、
第一外部端子は半導体素子の端子（バンプ）形成面へ直
交して柱状に、一次元的ないし二次元的に複数個設け、
且つ、第二外部端子は少なくとも、半導体素子の端子面
側でない側面側に樹脂より露出されて設けられているこ
とにより、パッケージの小型化と多端子化を可能として
いる。そして、上記におけるリードフレームは、エッチ
ング加工により内部端子および少なくとも内部端子と第
一外部端子部とを含む領域の接続リードをの厚さをリー
ドフレーム素材の厚さよりも薄肉に外形加工したもの
で、内部端子はリードフレーム素材の板厚よりも薄く形
成され、各内部端子のギャングボンデイングする面はリ
ードフレーム素材の一方の面で、ほぼ同一平面上にあ
り、第一外部端子部はリードフレーム素材の厚さと同じ
厚さとすることにり、ギャングボンディングの際の応力
の解放がし易いものとしており、半導体装置作製工程に
おける各種熱処理等により起こる、前記応力に起因した
パッケージクラック等の欠陥が発生しにくいものとして
いる。内部端子および接続リードを薄肉にすることによ
り、一層の多端子化に対応できるものとしている。更
に、外形寸法をほぼ半導体素子に合わせて封止用樹脂に
より樹脂封止したＣＳＰとすることにより、パッケージ
内部の配線長を短かくでき、寄生容量が小さくなり信号
の伝搬遅延時間が短くなる、等の利点を備えたものとし
ている。The resin-encapsulated semiconductor device of the present invention has such a structure that it is possible to provide a semiconductor device which is small in size, has a good mountability, and is compatible with a large number of terminals. At the same time, it is possible to provide a semiconductor device in which the occurrence of package cracks due to the connection between the terminals (bumps) of the semiconductor element and the inner leads can be reduced. Specifically, CSP using a lead frame that has been externally processed
A (Chip Size Package) type resin-encapsulated semiconductor device, wherein a lead frame is formed by electrically connecting terminals (bumps) of a semiconductor element and internal terminals by gang bonding on a surface of the semiconductor element side. Cage,
A plurality of first external terminals are provided one-dimensionally or two-dimensionally in a columnar shape orthogonal to the terminals (bumps) forming surface of the semiconductor element,
In addition, the second external terminal is provided at least on the side surface side of the semiconductor element, which is not the terminal surface side, so as to be exposed from the resin, so that the package can be downsized and the number of terminals can be increased. And, the lead frame in the above is one in which the thickness of the connection lead in the region including the internal terminal and at least the internal terminal and the first external terminal portion is externally processed by etching to be thinner than the thickness of the lead frame material, The internal terminals are formed thinner than the thickness of the leadframe material, and the gang-bonding surface of each internal terminal is one surface of the leadframe material, which is almost flush with the first external terminal part. By making the thickness the same as the thickness, the stress during gang bonding is easily released, and defects such as package cracks due to the stress that occur due to various heat treatments in the semiconductor device manufacturing process are less likely to occur. I am supposed to. By making the internal terminals and connection leads thin, it is possible to cope with even more multi-terminals. Furthermore, by making the CSP resin-encapsulated with an encapsulating resin so that the external dimensions are almost matched with those of the semiconductor element, the wiring length inside the package can be shortened, the parasitic capacitance is reduced, and the signal propagation delay time is shortened. It has the advantages such as.
【０００７】[0007]
【実施例】本発明の樹脂封止型半導体装置を実施例に基
づいて説明する。図１（ａ）は実施例の樹脂封止型半導
体装置の一部分を展開した斜視図で、図１（ｂ）はその
断面概略図を示したものであるが、半導体素子とリード
フレームの上下位置関係は逆で示してある。図２は本実
施例の半導体装置に用いられたリードフレームの平面図
を示したものである。図１、２中、１００は樹脂封止型
半導体装置、１１０は半導体素子、１１０Ａは端子（バ
ンプ）、１２０はリードフレーム、１２１は内部端子、
１２２は第一外部端子、１２３は第二外部端子、１２４
は接続リード、１２５はダムバー、１２６連結部、１２
７フレーム（枠部）、１３０は外部電極（半田）、１４
０は封止用樹脂、１６０は中心線である。本実施例の樹
脂封止型半導体装置１００は、図２に示す、エッチング
により外形加工されたリードフレーム１２０を用い、外
形寸法をほぼ半導体素子に合わせて封止用樹脂１４０に
より樹脂封止したＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃ
ｋａｇｅ）型の半導体装置である。尚、図１では分かり
易くするくため端子数、リード数等を少なく図示してあ
る。リードフレーム１２０の内部端子１２１は、ほぼ中
心線１６０上にて、半導体素子１１０の端子（バンプ）
１１０Ａとギャングボンディングにより電気的に結線さ
れている。リードフレーム１２０の第一外部端子１２２
は、外部回路への接続のための端子で、半導体素子１１
０の端子（バンプ）１１０Ａ形成面へ直交するように形
成されており、この端子の外部側には半田からなる外部
電極１３０が封止用樹脂１４０から外部へ露出するよう
に設けられている。第二外部端子１２３も外部回路への
接続のための端子で、少なくとも、半導体素子１１０の
端子（バンプ）１１０Ａ形成面でない側面に樹脂より露
出されて設けられている。接続リード１２４は、半導体
素子１１０の端子（バンプ）１１０Ａ形成面に沿い、内
部端子１２１と第一外部端子１２２とを、ないし第一外
部端子１２２と第二外部端子１２３とを一体的に連結し
ている。EXAMPLES A resin-sealed semiconductor device of the present invention will be described based on examples. FIG. 1A is a perspective view in which a part of the resin-encapsulated semiconductor device of the embodiment is developed, and FIG. 1B is a schematic cross-sectional view of the same, showing the vertical position of the semiconductor element and the lead frame. The relationship is shown in reverse. FIG. 2 is a plan view of a lead frame used in the semiconductor device of this embodiment. 1 and 2, 100 is a resin-sealed semiconductor device, 110 is a semiconductor element, 110A is a terminal (bump), 120 is a lead frame, 121 is an internal terminal,
122 is a first external terminal, 123 is a second external terminal, 124
Is a connecting lead, 125 is a dam bar, 126 is a connecting portion, 12
7 frames (frame parts), 130 external electrodes (solder), 14
0 is a sealing resin, and 160 is a center line. The resin-encapsulated semiconductor device 100 of the present embodiment uses the lead frame 120 externally processed by etching shown in FIG. (Chip Size Pac
Kage) type semiconductor device. In FIG. 1, the number of terminals, the number of leads, etc. are shown small for the sake of clarity. The internal terminals 121 of the lead frame 120 are almost on the center line 160, and the terminals (bumps) of the semiconductor element 110.
It is electrically connected to 110A by gang bonding. First external terminal 122 of lead frame 120
Is a terminal for connecting to an external circuit.
The external electrodes 130 made of solder are provided so as to be exposed to the outside from the sealing resin 140 on the outer side of the terminals (bumps) 110A. The second external terminal 123 is also a terminal for connecting to an external circuit, and is provided on at least a side surface of the semiconductor element 110, which is not a surface on which the terminal (bump) 110A is formed, exposed from the resin. The connection lead 124 integrally connects the internal terminal 121 and the first external terminal 122 or the first external terminal 122 and the second external terminal 123 along the surface of the semiconductor element 110 on which the terminals (bumps) 110A are formed. ing.
【０００８】図１（ｂ）に示すように、図２にその平面
図が示される本実施例に用いられたリードフレーム１２
０は、内部端子１２１を含む接続リード１２４の厚さｔ
1 をリードフレーム素材の厚さｔ0 よりも薄肉に外形加
工してあり、第一外部端子１２２はリードフレーム素材
の厚さｔ0 と同じ厚さに形成してあり、各内部端子のギ
ャングボンデイングする面はリードフレーム素材の一方
の面であって、ほぼ同一平面上になるように形成してあ
る。そして、第二外部端子１２３の近傍で、接続リード
１２４は、第一外部端子の先端方向へ折れ曲がった形状
をしている。この為、各内部端子１２１と半導体素子１
１０の端子（バンプ）１１０Ａとを一括してギャグボン
ディングする際に、リードフレームに応力がかかるが、
図１（ｂ）に示すように、応力が解放し易い形状になっ
ている。また、内部端子１２１および接続リード１２４
の少なくとも一部を薄肉にしてあることにより、多端子
化に対応できるものとしている。尚、使用したリードフ
レーム１２０の４２合金（４２％ニッケル−鉄合金）を
素材としたもので、素材の厚さは、第一外部端子部の厚
さと同じく０．１５ｍｍ厚で、内部端子１２１等、薄肉
部の厚さは０．０５ｍｍであった。As shown in FIG. 1B, the lead frame 12 used in this embodiment, the plan view of which is shown in FIG.
0 is the thickness t of the connection lead 124 including the internal terminal 121.
1 is thinned to be thinner than the thickness t 0 of the lead frame material, the first external terminal 122 is formed to the same thickness as the thickness t 0 of the lead frame material, and the gang bonding of each internal terminal is performed. The surface to be formed is one surface of the lead frame material and is formed so as to be substantially on the same plane. Then, in the vicinity of the second external terminal 123, the connection lead 124 has a shape bent toward the tip of the first external terminal. Therefore, each internal terminal 121 and the semiconductor element 1
Although stress is applied to the lead frame when gag-bonding the ten terminals (bumps) 110A together,
As shown in FIG. 1B, the shape is such that stress can be easily released. In addition, the internal terminal 121 and the connection lead 124
By making at least a part of this thin, it is possible to cope with the increase in the number of terminals. The lead frame 120 used was made of 42 alloy (42% nickel-iron alloy), and the thickness of the material was 0.15 mm, which was the same as the thickness of the first external terminal portion. The thin portion had a thickness of 0.05 mm.
【０００９】次に、本実施例半導体装置１００の製造方
法を図３を基づいて簡単に説明する。図３は本実施例半
導体装置１００の製造工程を示したもので、第一外部端
子とそれに接続する接続リードを示した断面図である。
先ず、エッチング加工にて、図２に示すリードフレーム
１２０を作製する。（図３（ａ） リードフレーム１２０の作製は、リードフレーム素材の
両面に感光性のレジストを塗布した後に、所定のパター
ン版を用い両面のレジストをパターンニングした後に、
乾燥等の処理を経て、通常の塩化第二鉄を主成分とした
エッチング液をスプレー噴射して外形加工したものであ
るが、図２に示す、内部端子１２１や接続端子１２４の
一部を薄肉に形成するためにパターン版を工夫して、外
形加工するとともに、その部分を薄肉にエッチング形成
する。Next, a method of manufacturing the semiconductor device 100 of this embodiment will be briefly described with reference to FIG. FIG. 3 shows the manufacturing process of the semiconductor device 100 of this embodiment, and is a cross-sectional view showing the first external terminal and the connection lead connected thereto.
First, the lead frame 120 shown in FIG. 2 is manufactured by etching. (FIG. 3A) The lead frame 120 is manufactured by applying a photosensitive resist on both surfaces of the lead frame material and then patterning the resist on both surfaces using a predetermined pattern plate.
After being subjected to a treatment such as drying, an ordinary etching solution containing ferric chloride as a main component is spray-sprayed for outer shape processing, but the internal terminals 121 and the connection terminals 124 shown in FIG. The pattern plate is devised so as to be formed into a shape, and the outer shape is processed, and that portion is thinly formed by etching.
【００１０】このような、外形加工方法は、例えば図４
（ａ）に示すように、リードフレーム素材４１０の両面
に感光性のレジスト４２０を全面塗布した後に、所定の
パターン版を用いて製版して図４（ｂ）に示すように、
リードフレーム素材の両面にレジストパターン４２０
Ａ、４２０Ｂを形成し、図４（ｃ）に示すように、リー
ドフレーム素材４２０の両面からエッチング液４３０を
吹きかけ、リードフレーム素材４２０の板厚よりも薄肉
に外形加工するのであるが、パターン版を工夫して、そ
れぞれ図４（ｂ１）、図４（ｂ２）に示す４２０Ａ、４
２０Ｂのようなレジストパターンを形成することによ
り、リードフレーム素材よりも薄肉の接続リード１２４
と、リードフレーム素材と同じ厚さの第一外部端子１２
２をエッチング加工にて作製する。Ａ１−Ａ２、Ｂ１−
Ｂ２に対応する位置におけるエッチング完了後の断面
が、それぞれ図４（ｃ１）、図４（Ｃ２）である。尚、
ここで、エッチング加工を安定的に行いたい場合、また
微細加工が要求される場合には、上記のようにして製版
された状態で１回目のエッチングを行い、外形形状が貫
通形成される前の、適当な時期に一旦エッチングを中止
して、図４（ｄ）に示すように、腐蝕された一方の面側
に耐腐蝕性の物質である充填材４４０（例えばホットメ
ルト型のワックス等）を充填し、レジストパターン４２
０Ｂ等をも覆った後に、他方の面側から２回目のエッチ
ング加工を行い、貫通させる方法も採っても良い。尚、
図５（ｄ１）は、この場合のＡ１−Ａ２に対応する位置
の１回目のエッチング終了後に耐腐蝕性の充填材４４０
を充填した図を示している。エッチング完了後、レジス
ト４２０や充填した物質４４０を剥離し、洗浄処理等を
施し、リードフレームを得る。Such an outline processing method is shown in FIG.
As shown in FIG. 4A, after applying the photosensitive resist 420 to both surfaces of the lead frame material 410 over the entire surface, plate making is performed using a predetermined pattern plate, as shown in FIG.
Resist pattern 420 on both sides of the lead frame material
A and 420B are formed, and as shown in FIG. 4 (c), the etching solution 430 is sprayed from both sides of the lead frame material 420, and the outer shape is made thinner than the plate thickness of the lead frame material 420. By devising the above, 420A and 4A shown in FIG. 4 (b1) and FIG. 4 (b2), respectively.
By forming a resist pattern such as 20B, the connection lead 124 thinner than the lead frame material is formed.
And the first external terminal 12 having the same thickness as the lead frame material
2 is produced by etching. A1-A2, B1-
4C1 and 4C2 are cross sections after etching is completed at the position corresponding to B2, respectively. still,
Here, when it is desired to perform the etching process stably, or when fine processing is required, the first etching is performed in the state where the plate is made as described above, and the external shape before penetrating is formed. The etching is temporarily stopped at an appropriate time, and as shown in FIG. 4D, a filler 440 (for example, hot-melt type wax) that is a corrosion-resistant substance is provided on one side of the corroded surface. Fill and resist pattern 42
It is also possible to adopt a method in which, after covering 0B and the like, the second etching process is performed from the other surface side to penetrate. still,
FIG. 5 (d1) shows a corrosion-resistant filler 440 after the first etching at the position corresponding to A1-A2 in this case.
The figure which filled up is shown. After the etching is completed, the resist 420 and the filled substance 440 are peeled off and a cleaning process is performed to obtain a lead frame.
【００１１】次いで、リードフレーム１２０のギャグボ
ンディング側を半導体素子１１０の端子（バンプ）１１
０Ａ面側に向け、半導体素子１１０側でない方から図２
に示す連結部１２６を打ち抜くとともに、ギャグボンデ
ィングを行い、内部端子１２１と半導体素子１１０の端
子（バンプ）１１０Ａとの結線を行った。（図３
（ｂ）） 尚、連結部１２６を打ち抜く際には、打ち抜き後に各内
部端子がずれたり、ばたつかないように、予め内部端子
固定用のテーピングをしておくと良い。この後、半導体
素子よりも若干大きめに、全体を樹脂封止した。（図３
（ｃ））樹脂封止は、金型を用いて行った。次いで、樹
脂封止ラインよりも外部にあるリードフレーム１２０
の、図２に示すフレーム（枠）部１２７等を打ち抜き金
型により切断除去した。（図３（ｄ）） 次いで、封止用樹脂１４０から外部に一端を露出した、
第一外部端子１２２の外部側の面に半田からなる外部電
極１３０を作製した。（図３（ｅ））Next, the gag bonding side of the lead frame 120 is connected to the terminals (bumps) 11 of the semiconductor element 110.
From the side that is not the semiconductor element 110 side toward the 0A surface side, FIG.
The connecting portion 126 shown in (1) was punched out, and gag bonding was performed to connect the internal terminal 121 and the terminal (bump) 110A of the semiconductor element 110. (Fig. 3
(B)) When punching out the connecting portion 126, taping for fixing the internal terminals may be performed in advance so that the internal terminals do not shift or flap after the punching. After this, the whole was resin-sealed to be slightly larger than the semiconductor element. (Fig. 3
(C)) Resin sealing was performed using a mold. Next, the lead frame 120 outside the resin sealing line
The frame portion 127 and the like shown in FIG. 2 were cut and removed by a punching die. (FIG. 3D) Next, one end is exposed from the sealing resin 140 to the outside.
An external electrode 130 made of solder was produced on the surface of the first external terminal 122 on the external side. (FIG. 3 (e))
【００１２】尚、エッチングの加工を簡単化するために
は、図３（ａ１）のように、リードフレームを外形加工
した後に、図３（ａ２）のように、プレスによる折り曲
げ加工を行って、図３（ｃ）〜図３（ｅ）の工程を経て
も良い。In order to simplify the etching process, the lead frame is externally processed as shown in FIG. 3 (a1), and then a bending process is performed by pressing as shown in FIG. 3 (a2). You may go through the process of FIG.3 (c) -FIG.3 (e).
【００１３】[0013]
【発明の効果】本発明の樹脂封止型半導体装置は、上記
のような構成にすることにより、小型で実装性が良く、
且つ、多端子化に対応できる半導体装置の提供を可能と
している。また同時に、半導体素子の端子（バンプ）と
インナーリードとの結線に起因したパッケージクラック
の発生が少なくできる半導体装置の提供を可能としてい
る。本発明の樹脂封止型半導体装置は、外形加工された
リードフレームを用い、外形寸法をほぼ半導体素子に合
わせて封止用樹脂により樹脂封止したＣＳＰ（Ｃｈｉｐ
Ｓｉｚｅ Ｐａｃｋａｇｅ）型の半導体装置におい
て、ギャングボンディングにより一括結線させており、
作製の作業の面でワイヤボンディング結線に比べ能率的
であり、結線部にて半導体素子が固定されるため、ワイ
ボンナィングによる結線の場合のように、接着材を用い
てダイパッド部に固定する必要もないものとしている。
更に、内部端子および接続リードを薄肉にすることによ
り、一層の多端子化に対応できるものとしており、外形
寸法をほぼ半導体素子に合わせて封止用樹脂により樹脂
封止したＣＳＰとすることにより、パッケージ内部の配
線長を短かくでき、寄生容量が小さくなり信号の伝搬遅
延時間が短くなる、等の利点を備えたものとしている。The resin-encapsulated semiconductor device of the present invention is small in size and good in mountability because of the above structure.
In addition, it is possible to provide a semiconductor device that can handle multiple terminals. At the same time, it is possible to provide a semiconductor device in which the occurrence of package cracks due to the connection between the terminals (bumps) of the semiconductor element and the inner leads can be reduced. The resin-encapsulated semiconductor device of the present invention uses a lead frame that has been externally processed, and has a CSP (Chip) that is resin-encapsulated with an encapsulating resin so that the external dimensions are substantially matched with those of the semiconductor element.
In the Size Package) type semiconductor device, they are collectively connected by gang bonding,
It is more efficient than wire bonding connection in terms of manufacturing work, and because the semiconductor element is fixed at the connection part, it is not necessary to fix it to the die pad part using an adhesive unlike in the case of connection by Wibonning. I am supposed to.
Furthermore, by making the internal terminals and the connection leads thinner, it is possible to cope with a further increase in the number of terminals, and by using a CSP that is resin-sealed with a sealing resin in accordance with the external dimensions to almost match the semiconductor element, The wiring length inside the package can be shortened, the parasitic capacitance can be reduced, and the signal propagation delay time can be shortened.
【図１】実施例の樹脂封止型半導体装置の概略図FIG. 1 is a schematic view of a resin-sealed semiconductor device according to an embodiment.
【図２】実施例の樹脂封止型半導体装置に用いられたリ
ードフレームの平面図FIG. 2 is a plan view of a lead frame used in the resin-sealed semiconductor device of the embodiment.
【図３】実施例の樹脂封止型半導体装置の作製工程概略
図FIG. 3 is a schematic view of a manufacturing process of a resin-sealed semiconductor device of an example.
【図４】薄肉に外形加工するエッチング加工方法を説明
するための図FIG. 4 is a view for explaining an etching processing method for processing the outer shape to be thin.
【図５】従来のリードフレームのエッチング加工方法FIG. 5: Conventional etching method for lead frame
１００ 樹脂封止型半導体装置 １１０ 半導体素子 １１０Ａ 端子（バンプ） １２０ リードフレーム １２１ 内部端子 １２２ 第一外部端子 １２３ 第二外部端子 １２４ 接続リード １２５ ダムバー １２６ 連結部 １２７ フレーム（枠部） １３０ 外部電極（半田） １４０ 封止用樹脂 １６０ 中心線 ４１０ リードフレーム素材 ４２０ レジスト ４２０Ａ、４２０Ｂ レジストパターン ４３０ エッチング液 ４４０ 充填材 ５１０ リードフレーム素材 ５２０ レジスト ５３０ レジストパターン ５４０ インナーリード 100 resin-sealed semiconductor device 110 semiconductor element 110A terminal (bump) 120 lead frame 121 internal terminal 122 first external terminal 123 second external terminal 124 connection lead 125 dambar 126 connecting portion 127 frame (frame portion) 130 external electrode (solder) ) 140 sealing resin 160 center line 410 lead frame material 420 resist 420A, 420B resist pattern 430 etching liquid 440 filler 510 lead frame material 520 resist 530 resist pattern 540 inner lead
Claims (3)
外形寸法をほぼ半導体素子に合わせて封止用樹脂により
樹脂封止したＣＳＰ（Ｃｈｉｐ ＳｉｚｅＰａｃｋａｇ
ｅ）型の半導体装置であって、半導体素子の端子とリー
ドフレームの内部端子とはギャグボンディングにより電
気的に結線されて、半導体素子をリードフレームに固定
しており、リードフレームは、前記内部端子と、外部回
路への接続のための第一外部端子と第二外部端子と、半
導体素子の端子形成面に沿い、前記内部端子と第一外部
端子ないし第二外部端子とを、または第一外部端子と第
二外部端子とを一体的に連結する接続リードとを有し、
前記第一外部端子は半導体素子の端子形成面へ直交して
柱状に、一次元的ないし二次元的に複数個設けられ、且
つ、第一外部端子の外部側の先端部には半田からなる外
部電極が、その一部を樹脂部より露出するように設けら
れており、第二外部端子は少なくとも、半導体素子の側
面側に樹脂より露出されて設けられていることを特徴と
する樹脂封止型半導体装置。1. A lead frame having an outer shape is used,
CSP (Chip SizePackage) whose outer dimensions are approximately resin-encapsulated with a resin for encapsulation.
In the semiconductor device of type e), the terminal of the semiconductor element and the internal terminal of the lead frame are electrically connected by gag bonding to fix the semiconductor element to the lead frame, and the lead frame has the internal terminal. A first external terminal and a second external terminal for connection to an external circuit, along the terminal formation surface of the semiconductor element, the internal terminal and the first external terminal or the second external terminal, or the first external A connection lead for integrally connecting the terminal and the second external terminal,
A plurality of the first external terminals are provided one-dimensionally or two-dimensionally in a column shape orthogonal to the terminal formation surface of the semiconductor element, and the external end of the first external terminal is made of solder. The electrode is provided so that a part thereof is exposed from the resin portion, and the second external terminal is provided at least exposed from the resin on the side surface side of the semiconductor element. Semiconductor device.
ッチング加工により少なくとも内部端子を含むインナー
リード先端の厚さをリードフレーム素材の厚さよりも薄
肉に外形加工したもので、内部端子及び第一の外部端子
部を含む領域の接続リードはリードフレーム素材の板厚
よりも薄く形成され、各内部端子のギャングボンデイン
グする面はリードフレーム素材の一方の面で、ほぼ同一
平面上にあり、第一外部端子部はリードフレーム素材の
厚さと同じ厚さであることを特徴とする樹脂封止型半導
体装置。2. The lead frame according to claim 1, wherein the thickness of the tip of the inner lead including at least the internal terminal is externally processed by etching to be thinner than the thickness of the lead frame material. The connecting leads in the area including the terminal part are formed thinner than the thickness of the lead frame material, and the gang-bonding surface of each internal terminal is one surface of the lead frame material and is almost flush with the first external terminal. The resin-sealed semiconductor device is characterized in that the portion has the same thickness as the lead frame material.
の端子は半導体素子の端子形成面の１辺にほぼ平行な、
略中心を通る線上に沿って設けられていることを特徴と
する樹脂封止型半導体装置。3. The semiconductor device according to claim 1, wherein the terminals of the semiconductor element are substantially parallel to one side of the terminal formation surface of the semiconductor element,
A resin-encapsulated semiconductor device, which is provided along a line passing through substantially the center.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21552495A JP3565454B2 (en) | 1995-08-02 | 1995-08-02 | Resin-sealed semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21552495A JP3565454B2 (en) | 1995-08-02 | 1995-08-02 | Resin-sealed semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0945818A true JPH0945818A (en) | 1997-02-14 |
| JP3565454B2 JP3565454B2 (en) | 2004-09-15 |
Family
ID=16673853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21552495A Expired - Fee Related JP3565454B2 (en) | 1995-08-02 | 1995-08-02 | Resin-sealed semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3565454B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297543B1 (en) | 1998-12-16 | 2001-10-02 | Hyundai Electronics Industries Co., Ltd. | Chip scale package |
| JP2001313362A (en) * | 2000-04-28 | 2001-11-09 | Mitsui High Tec Inc | Semiconductor device |
| US6995448B2 (en) * | 2001-04-02 | 2006-02-07 | Amkor Technology, Inc. | Semiconductor package including passive elements and method of manufacture |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03297152A (en) * | 1990-04-16 | 1991-12-27 | Hitachi Chem Co Ltd | Manufacture of semiconductor device |
| JPH05129473A (en) * | 1991-11-06 | 1993-05-25 | Sony Corp | Resin-sealed surface-mounting semiconductor device |
| JPH05251585A (en) * | 1992-03-05 | 1993-09-28 | Fujitsu Ltd | Ic module |
| JPH0722474A (en) * | 1993-06-23 | 1995-01-24 | Goldstar Electron Co Ltd | Semiconductor package and its manufacture |
| JPH07312405A (en) * | 1994-05-17 | 1995-11-28 | Hitachi Ltd | Semiconductor device |
-
1995
- 1995-08-02 JP JP21552495A patent/JP3565454B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03297152A (en) * | 1990-04-16 | 1991-12-27 | Hitachi Chem Co Ltd | Manufacture of semiconductor device |
| JPH05129473A (en) * | 1991-11-06 | 1993-05-25 | Sony Corp | Resin-sealed surface-mounting semiconductor device |
| JPH05251585A (en) * | 1992-03-05 | 1993-09-28 | Fujitsu Ltd | Ic module |
| JPH0722474A (en) * | 1993-06-23 | 1995-01-24 | Goldstar Electron Co Ltd | Semiconductor package and its manufacture |
| JPH07312405A (en) * | 1994-05-17 | 1995-11-28 | Hitachi Ltd | Semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297543B1 (en) | 1998-12-16 | 2001-10-02 | Hyundai Electronics Industries Co., Ltd. | Chip scale package |
| JP2001313362A (en) * | 2000-04-28 | 2001-11-09 | Mitsui High Tec Inc | Semiconductor device |
| US6995448B2 (en) * | 2001-04-02 | 2006-02-07 | Amkor Technology, Inc. | Semiconductor package including passive elements and method of manufacture |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3565454B2 (en) | 2004-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6177718B1 (en) | Resin-sealed semiconductor device | |
| US9362210B2 (en) | Leadframe and semiconductor package made using the leadframe | |
| US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
| US8963301B1 (en) | Integrated circuit package and method of making the same | |
| JP5227501B2 (en) | Stack die package and method of manufacturing the same | |
| US8184453B1 (en) | Increased capacity semiconductor package | |
| US20240096759A1 (en) | Smds integration on qfn by 3d stacked solution | |
| JP2008160148A (en) | Method of forming electronic package | |
| KR20000028854A (en) | plastic integrated circuit device package and micro-leadframe and method for making the package | |
| JP2005531137A (en) | Partially patterned leadframe and method for its manufacture and use in semiconductor packaging | |
| TWI455269B (en) | Chip package structure and manufacturing method thereof | |
| TWI233674B (en) | Multi-chip semiconductor package and manufacturing method thereof | |
| US7952198B2 (en) | BGA package with leads on chip | |
| JP3540793B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| US20090206459A1 (en) | Quad flat non-leaded package structure | |
| US20230352374A1 (en) | Semiconductor devices and methods of manufacturing semiconductor devices | |
| JP4400492B2 (en) | Electronic equipment | |
| JPH0945818A (en) | Resin sealed semiconductor device | |
| JP3181243B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP7148220B2 (en) | Semiconductor package and its manufacturing method | |
| JP3847432B2 (en) | Resin-encapsulated semiconductor device and manufacturing method thereof | |
| JP3109490B2 (en) | Semiconductor device | |
| JP2005311099A (en) | Semiconductor device and its manufacturing method | |
| JP2001267484A (en) | Semiconductor device and manufacturing method thereof | |
| KR100379092B1 (en) | semiconductor package and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040602 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040604 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |