JPH0943557A - Polarization independent optical element and its production - Google Patents

Polarization independent optical element and its production

Info

Publication number
JPH0943557A
JPH0943557A JP19757695A JP19757695A JPH0943557A JP H0943557 A JPH0943557 A JP H0943557A JP 19757695 A JP19757695 A JP 19757695A JP 19757695 A JP19757695 A JP 19757695A JP H0943557 A JPH0943557 A JP H0943557A
Authority
JP
Japan
Prior art keywords
layer
active layer
inp
gain
polarization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19757695A
Other languages
Japanese (ja)
Inventor
Tatsuya Takeshita
達也 竹下
Mitsuru Naganuma
充 永沼
Minoru Okamoto
稔 岡本
Katsuaki Kiyoku
克明 曲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP19757695A priority Critical patent/JPH0943557A/en
Publication of JPH0943557A publication Critical patent/JPH0943557A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a polarization independent optical element having high efficiency and high gain and a process for producing the optical element. SOLUTION: An active layer 1 which consists of a square or trapezoidal shape in sectional shape and current element layers 3, 4 of a triangular prism shape which are arranged on both sides of the active layer 1 and have (111)B as slants are formed on a substrate 10. The element has two gate switches which are connected in series or parallel. The first gate switch consists of the active layer having the length in the direction horizontal to the substrate larger than that of the second gate switch and the higher TE gain. The second gate switch may be composed of the active layer having the length in the direction perpendicular to the substrate larger than that of the first gate switch and the higher TE gain.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、入射光の偏波方向
によって動作特性が変化しない偏波無依存光素子および
その作製方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a polarization-independent optical element whose operation characteristics do not change depending on the polarization direction of incident light, and a method for manufacturing the same.

【0002】[0002]

【従来の技術】光ファイバから出射される信号光の偏波
面は、圧力や温度の変化が原因となって時間と共に変化
する。したがって、光ファイバを経由した光を取り扱う
ためには、動作特性が入力光の偏波に依存しない光素子
を必要とする。偏波無依存性が要求される光素子には、
ゲート型半導体光スイッチ、半導体光アンプ、半導体光
変調器、光受光器、半導体光導波路等がある。これらの
光素子において、偏波無依存化の手法は共通である。し
たがって、以下の説明では、ゲート型半導体光スイッチ
を例とし、偏波無依存化の手段を説明することにする。
2. Description of the Related Art The plane of polarization of signal light emitted from an optical fiber changes with time due to changes in pressure and temperature. Therefore, in order to handle the light that has passed through the optical fiber, an optical element whose operation characteristics do not depend on the polarization of the input light is required. For optical devices that require polarization independence,
There are gate type semiconductor optical switches, semiconductor optical amplifiers, semiconductor optical modulators, optical receivers, semiconductor optical waveguides, and the like. In these optical devices, the polarization independent method is common. Therefore, in the following description, the means for making the polarization independent will be described taking the gate type semiconductor optical switch as an example.

【0003】ゲート型半導体光スイッチは、半導体光ア
ンプを基本とした光スイッチである。電流を注入しない
時は光を遮断し(オフ状態)、電流を注入すると増幅し
た光を通過させる(オン状態)。ゲート型半導体光スイ
ッチを偏波無依存化するためには、利得に偏波依存性が
無いバルク半導体を活性層として用い、さらに活性層の
断面の形状を正方形にして、TEおよびTM波の閉じ込
め係数を等しくするという手段が用いられる。
The gate type semiconductor optical switch is an optical switch based on a semiconductor optical amplifier. When the current is not injected, the light is blocked (OFF state), and when the current is injected, the amplified light is passed (ON state). In order to make the gate-type semiconductor optical switch polarization-independent, a bulk semiconductor having no polarization-dependent gain is used as the active layer, and the cross section of the active layer is made square to confine TE and TM waves. The means of equalizing the coefficients is used.

【0004】図5は、ゲート型半導体光スイッチの断面
図である。この光スイッチは、バルク半導体からなる活
性層を有することによって偏波無依存性を低減してい
る。図中、参照符号25はバルク半導体活性層(1.3
μm組成InGaAsP層)、26はバッファ層(n−
InP)、27は上側クラッド層(p−InP)、28
はキャップ層(p+ −InGaAsP)、29は電流阻
止層(下からp−InP/n−InP)、30はSiN
x 絶縁膜層、31はp電極、32は基板(n−In
P)、33はn電極である。電流阻止層29は、漏れ電
流を効率的にブロックし活性層15への注入効率を高め
る。
FIG. 5 is a sectional view of a gate type semiconductor optical switch. This optical switch has a polarization-independent property by having an active layer made of a bulk semiconductor. In the figure, reference numeral 25 is a bulk semiconductor active layer (1.3
μm composition InGaAsP layer), 26 is a buffer layer (n−
InP), 27 is the upper cladding layer (p-InP), 28
Is a cap layer (p + -InGaAsP), 29 is a current blocking layer (p-InP / n-InP from the bottom), and 30 is SiN.
x insulating film layer, 31 is a p-electrode, 32 is a substrate (n-In
P) and 33 are n electrodes. The current blocking layer 29 effectively blocks the leakage current and increases the injection efficiency into the active layer 15.

【0005】上記活性層にキャリアが注入されると利得
が生じる。信号利得G(dB)は進行波型半導体レーザ
増幅器と同様に次式で表される。
Gain is generated when carriers are injected into the active layer. The signal gain G (dB) is expressed by the following equation as in the traveling wave type semiconductor laser amplifier.

【0006】[0006]

【数1】 G=10・L・Γ(g−α)・log(e) dB (1) ただし、Γは光閉じ込め係数、gは利得係数(c
-1)、αは導波路損失(cm-1)、Lは素子長(c
m)、そしてlogは常用対数である。
## EQU1 ## G = 10.L..GAMMA. (G-.alpha.). Log (e) dB (1) where .GAMMA. Is an optical confinement coefficient and g is a gain coefficient (c
m −1 ), α is the waveguide loss (cm −1 ), L is the element length (c
m), and log is the common logarithm.

【0007】半導体量子井戸と異なり、バルク半導体の
利得計数gには偏波依存性はなく、また導波路損失αの
主なものは偏波依存性の無いフリーキャリア吸収であ
る。したがって、式(1)よりTE波TM波に対する光
閉じ込め係数Γを等しくすること(Γの偏波無依存化)
により、信号利得Gの偏波依存性がなくなることは明ら
かである。光閉じ込め係数Γの偏波無依存化のために
は、活性層の断面を正方形にし、TE波およびTM波が
感じる屈折率分布を等しくする手段がとられてきた(光
ガイド層を設ける時は、光ガイド層も含めて正方形にす
る必要がある)。
Unlike the semiconductor quantum well, the gain coefficient g of the bulk semiconductor has no polarization dependence, and the main waveguide loss α is free carrier absorption having no polarization dependence. Therefore, from equation (1), equalize the optical confinement factor Γ with respect to the TE wave and TM wave (make Γ independent of polarization).
Thus, it is clear that the polarization dependence of the signal gain G is eliminated. In order to make the optical confinement factor Γ independent of polarization, a means has been taken to make the cross section of the active layer square so as to make the refractive index distributions felt by TE waves and TM waves equal (when an optical guide layer is provided, , It is necessary to make it square including the light guide layer).

【0008】少ない注入電流で高い利得を得るために
は、活性層厚(垂直方向の寸法)は1.0μmより狭く
する必要がある。したがって、活性層断面(水平方向の
寸法)を正方形にするためには、活性層の幅も1.0μ
mより狭くすることが必要である。
In order to obtain a high gain with a small injection current, the active layer thickness (vertical dimension) needs to be narrower than 1.0 μm. Therefore, in order to make the cross section (horizontal dimension) of the active layer square, the width of the active layer is 1.0 μm.
It is necessary to make it narrower than m.

【0009】ドライエッチング法は、加工精度が優れて
いるために半導体レーザのメサ・ストライプの形成に多
用される。しかし、ドライエッチングを用いて、上述の
ような活性層断面を実現しようとすると、十分な利得が
得られないという問題に遭遇する。すなわち、活性層幅
が1μmより狭くなると、ドライエッチング中に活性層
に導入されたダメージにより半導体レーザの閾値電流は
増加する。これはドライエッチング法を用いた場合、1
μmより狭い活性層幅では利得が低下することを示して
いる(特に、活性層幅が0.5μm以下で、端面にコー
ティングが施されない場合、レーザ発振は起こらない。
この時、利得はミラー損失に当たる5dB以下であ
る)。ダメージを受けた領域をウエットエッチングによ
り除去する方法もあるが、活性層幅の制御が困難で素子
特性が一定しないため、実用的でない。
The dry etching method is often used for forming a mesa stripe of a semiconductor laser because of its excellent processing accuracy. However, when an attempt is made to realize the above-mentioned active layer cross section by using dry etching, a problem that sufficient gain cannot be obtained is encountered. That is, when the width of the active layer becomes narrower than 1 μm, the threshold current of the semiconductor laser increases due to damage introduced into the active layer during dry etching. This is 1 when the dry etching method is used.
It shows that the gain decreases when the active layer width is narrower than μm (in particular, when the active layer width is 0.5 μm or less and the end face is not coated, laser oscillation does not occur.
At this time, the gain is less than 5 dB, which corresponds to the mirror loss). There is also a method of removing the damaged region by wet etching, but it is not practical because the control of the active layer width is difficult and the device characteristics are not constant.

【0010】そこで、幅1μm未満で十分な利得を持つ
活性層を作製する方法として、SiNx 膜を選択マスク
にして選択成長によって作製する方法が提案されてい
る。
Therefore, as a method for producing an active layer having a width of less than 1 μm and having a sufficient gain, a method of producing by selective growth using a SiN x film as a selective mask has been proposed.

【0011】図6は選択成長でバルク半導体活性層を作
製した従来のゲート型光スイッチの構造を示す断面図で
ある。図中、参照符号34は活性層(1.3μm組成p
−InGaAsP)、35はバッファ層(n−In
P)、36はカバー層(p−InP)、37は上側クラ
ッド層(p−InP)、38はキャップ層(p+ −In
GaAsP)、39は電流阻止層(SI−InP),4
0はSiNx 絶縁膜層、41はp電極(AuZnNi/
Au)、42は基板(n−InP)、43はn電極(A
uGeNi/Au)である。この方法では、結晶成長に
よって活性層の横方向の導波路構造も同時に形成されて
しまう。したがって、ドライエッチングの必要がないの
で、1μm以下の活性層幅でもダメージによる利得の低
下の無い(ダメージ・フリー)素子が製作できる。
FIG. 6 is a sectional view showing the structure of a conventional gate type optical switch in which a bulk semiconductor active layer is produced by selective growth. In the figure, reference numeral 34 is an active layer (1.3 μm composition p
-InGaAsP), 35 is a buffer layer (n-In)
P), 36 is a cover layer (p-InP), 37 is an upper cladding layer (p-InP), and 38 is a cap layer (p + -In).
GaAsP), 39 is a current blocking layer (SI-InP), 4
0 is a SiN x insulating film layer, 41 is a p electrode (AuZnNi /
Au), 42 is a substrate (n-InP), and 43 is an n-electrode (A).
uGeNi / Au). In this method, a lateral waveguide structure of the active layer is simultaneously formed by crystal growth. Therefore, since dry etching is not necessary, it is possible to manufacture an element in which the gain is not lowered due to damage (damage-free) even with an active layer width of 1 μm or less.

【0012】現在までに幅0.4μm、厚さ0.25μ
mの活性層を選択成長で作製し、1dB以下の偏波依存
で20dBの利得を持つデバイスが報告(S.Kita
mura,K.Komatsu and M.Kita
mura,“Polariz ation−Insen
sitive Semiconductor Opti
cal Amplifier Array Grow
n by Selective MOVPE,IEEE
Photon Tech.Lett.,vol.6,
pp.1783−175,1994)されている。
To date, the width is 0.4 μm and the thickness is 0.25 μm.
m active layer was produced by selective growth, and a device with a polarization dependent less than 1 dB and a gain of 20 dB was reported (S. Kita
mura, K .; Komatsu and M.K. Kita
mura, "Polarization-Insen"
sitive Semiconductor Opti
cal Amplifier Array Grow
n by Selective MOVPE, IEEE
Photon Tech. Lett. , Vol. 6,
pp. 1783-175, 1994).

【0013】ところで、図6に示す従来の偏波無依存ゲ
ート型光スイッチにおいて、高利得を得るために注入電
流密度を上げていくと、印加電圧がp−InP37とn
−InP42の間に形成されるpn接合のビルトインポ
テンシャルを超え、ここを通して注入電流が大量に流れ
始める、このため、活性層34へ注入される電流は増え
ず、利得は飽和する。
By the way, in the conventional polarization-independent gate type optical switch shown in FIG. 6, when the injection current density is increased to obtain a high gain, the applied voltage becomes p-InP37 and n.
A large amount of injection current starts to flow through the built-in potential of the pn junction formed between -InP 42, so that the current injected into the active layer 34 does not increase and the gain saturates.

【0014】そこで、特開平6−90065号には、図
7のように活性層をSI−InP46で囲み、このよう
な漏れ電流の発生を防止する素子が開示されている。図
中、参照符号44は活性層(1.3μm組成p−InG
aAsP)、45はバッファ層(n−InP)、46は
サイド側クラッド層(SI−InP)、47は1.3μ
m組成p−InGaAsP層、48はn−InP層、4
9は上側クラッド層(p−InP)、50はキャップ層
(p+ −InGaAsP)、51は電流阻止層(SI−
InP),52はSiNx 絶縁膜層、53はp電極(A
uZnNi/Au)、54は基板(n−InP)、55
はn電極(AuGeNi/Au)である。半絶縁性のサ
イド側クラッド層46の導入によって、この素子では、
高注入を行ってもリーク電流が生ぜず高利得が得られ
る。この素子は、次のような手順で製作される。まず、
選択成長法によりサイド側クラッド層(SI−InP)
を形成し、その後再び選択成長法によりバッファ層45
および活性層44を成長する。この時、サイド側クラッ
ド層46上にもバッファ層45および活性層44と同組
成の層48および47も成長する。続いて、上側クラッ
ド層(p−InP)49とキャップ層(p+ −InGa
AsP)50を成長し、不要な部分をドライエッチング
により除去した後、電流阻止層51を再成長することに
より製作される。その結果、この素子構造により漏れ電
流の発生は防止できる
In view of this, Japanese Patent Laid-Open No. 6-90065 discloses an element in which the active layer is surrounded by SI-InP 46 as shown in FIG. 7 to prevent such leakage current. In the figure, reference numeral 44 is an active layer (1.3 μm composition p-InG).
aAsP), 45 is a buffer layer (n-InP), 46 is a side cladding layer (SI-InP), and 47 is 1.3 μm.
m composition p-InGaAsP layer, 48 n-InP layer, 4
9 is an upper clad layer (p-InP), 50 is a cap layer (p + -InGaAsP), 51 is a current blocking layer (SI-).
InP), 52 is a SiN x insulating film layer, 53 is a p-electrode (A
uZnNi / Au), 54 is a substrate (n-InP), 55
Is an n electrode (AuGeNi / Au). With the introduction of the semi-insulating side cladding layer 46,
Even if high injection is performed, no leak current is generated and high gain is obtained. This element is manufactured by the following procedure. First,
Side-side cladding layer (SI-InP) by selective growth method
And then the buffer layer 45 is formed again by the selective growth method.
And the active layer 44 is grown. At this time, layers 48 and 47 having the same composition as the buffer layer 45 and the active layer 44 are also grown on the side clad layer 46. Then, the upper clad layer (p-InP) 49 and the cap layer (p + -InGa).
AsP) 50 is grown, unnecessary portions are removed by dry etching, and then current blocking layer 51 is regrown. As a result, this element structure can prevent the generation of leakage current.

【0015】[0015]

【発明が解決しようとする課題】しかし、1.3μm組
成p−InGaAsP層47が活性層44と同様の組成
であるため、活性層から漏れた光を吸収し、内部損失が
増大するという問題点がある。この内部損失の増大を無
くすために、上記層47は除去しようとしても素子製作
上困難である。これは、1.3μm組成p−InGaA
sP層47を上述の工程のドライエッチング後、ウエッ
トエッチングで除去しようとしても、キャップ層49が
同時にエッチングされてしまうためである。通常、キャ
ップ層49はコンタクト抵抗を下げるために、1.3μ
mより長波長の組成にする。エッチング速度は長波長組
成ほど速いので、1.3μm組成のp−InGaAsP
キャップ層50に比べ、47層は速くエッチングされ、
その結果p−InGaAsP層47を完全に除去しよう
とするとキャップ層(p+ −InGaAsP)50は消
去しまうか、若しくは、大幅に幅が減少してしまう。こ
のためp電極の作製が不可能になり、結局図7の素子構
造からp−InGaAsP層47を除去した素子は実現
できない。
However, since the p-InGaAsP layer 47 having the 1.3 μm composition has the same composition as that of the active layer 44, it absorbs light leaked from the active layer and increases the internal loss. There is. In order to eliminate this increase in internal loss, it is difficult to manufacture the device even if the layer 47 is removed. This is a 1.3 μm composition p-InGaA
This is because the cap layer 49 is simultaneously etched even if the sP layer 47 is removed by wet etching after the dry etching in the above steps. Normally, the cap layer 49 has a thickness of 1.3 μm to reduce the contact resistance.
The composition has a wavelength longer than m. Since the etching rate is higher for longer wavelength compositions, p-InGaAsP with 1.3 μm composition is used.
47 layers are etched faster than the cap layer 50,
As a result, if the p-InGaAsP layer 47 is to be completely removed, the cap layer (p + -InGaAsP) 50 is erased or the width thereof is significantly reduced. For this reason, the p-electrode cannot be manufactured, and an element in which the p-InGaAsP layer 47 is removed from the element structure shown in FIG. 7 cannot be realized.

【0016】本発明の目的は、上記問題点を解決し、高
効率かつ高利得の偏波無依存光素子および該光素子の作
製方法を提供することである。
An object of the present invention is to solve the above problems and provide a highly efficient and high gain polarization-independent optical element and a method for producing the optical element.

【0017】[0017]

【課題を解決するための手段】上記課題を解決するため
に、本発明にもとづく偏波無依存光素子は、断面形状が
正方形または台形からなる活性層と、該活性層の両側に
配置され、かつ(111)Bを斜面とする三角柱状の電
流素子層とが基板上に形成されたことを特徴とする。好
ましくは、直列または並列に接続された2つのゲートス
イッチを有し、第1のゲートスイッチは第2のゲートス
イッチよりも基板に対して水平方向の長さが大きいTE
利得の高い活性層からなり、また第2のゲートスイッチ
は第1のゲートスイッチよりも基板に対して垂直方向の
長さが大きいTM利得の高い活性層からなる。
In order to solve the above-mentioned problems, a polarization-independent optical element according to the present invention comprises an active layer having a square or trapezoidal cross section, and both sides of the active layer. In addition, a triangular prism-shaped current element layer having a slope of (111) B is formed on the substrate. Preferably, it has two gate switches connected in series or in parallel, and the first gate switch has a larger horizontal length with respect to the substrate than the second gate switch.
The second gate switch is composed of an active layer having a high gain, and the second gate switch is composed of an active layer having a high TM gain having a length longer than that of the first gate switch in the direction perpendicular to the substrate.

【0018】また、本発明にもとづく偏波無依存光素子
の作製方法は、(100)面方位を持つ基板上に<01
1>方向に延びる2つの窓を持つ選択成長用絶縁膜を積
層する工程と、断面形状が正方形または台形からなる活
性層と該活性層の両側に配置され、かつ(111)Bを
斜面とする三角柱状の電流素子層とを形成する工程とを
有すること特徴とする。
Further, the method of manufacturing a polarization-independent optical element according to the present invention is <01 on a substrate having a (100) plane orientation.
Stacking an insulating film for selective growth having two windows extending in the 1> direction, an active layer having a square or trapezoidal cross section and disposed on both sides of the active layer, and (111) B being a slope. And a step of forming a triangular pole current element layer.

【0019】[0019]

【発明の実施の形態】本発明にもとづく偏波無依存光素
子は、断面形状が正方形または台形からなる活性層と、
該活性層の両側に配置され、かつ(111)Bを斜面と
する三角柱状の電流素子層とが基板上に形成されたこと
を特徴とする。したがって、活性層両脇の電流阻止層の
働きにより漏れ電流が生ぜず、高利得が達成できる。ま
た、基板の面方位(100)に比べ成長速度が著しく遅
い(111)Bを斜面とする三角柱状の領域が電流阻止
層なので、電流阻止層形成後の活性層成長において、電
流阻止層上に成長する光吸収層は無視できる程度のもの
になる。
BEST MODE FOR CARRYING OUT THE INVENTION A polarization-independent optical element according to the present invention comprises an active layer having a square or trapezoidal cross section,
It is characterized in that a triangular prism-shaped current element layer which is arranged on both sides of the active layer and has a (111) B slope is formed on the substrate. Therefore, the leakage current does not occur due to the action of the current blocking layers on both sides of the active layer, and high gain can be achieved. In addition, since the current blocking layer is a triangular columnar region having a (111) B slope which is significantly slower than the plane orientation (100) of the substrate, the current blocking layer is formed on the current blocking layer during growth of the active layer after the current blocking layer is formed. The growing light absorbing layer becomes negligible.

【0020】また、本発明にもとづく偏波無依存光素子
は、好ましくは、直列または並列に接続された2つのゲ
ートスイッチを有し、第1のゲートスイッチは第2のゲ
ートスイッチよりも基板に対して水平方向の長さが大き
い活性層からなり、また第2のゲートスイッチは第1の
ゲートスイッチよりも基板に対して垂直方向の長さが大
きい活性層からなる。したがって、TEおよびTM偏波
の利得が高い素子がそれぞれ1ずつ直列または並列に接
続され、接続されでき上がった素子全体の利得は、それ
ぞれの利得の掛け算または足し算(dB表示でなく倍率
表示)になる。偏波依存性は活性層の形状を変えること
によって自由に設定できるので、いずれの接続の場合
も、接続されでき上がった素子全体のTE偏波に対する
利得とTM偏波に対する利得が等しくすることは容易に
なる。
Further, the polarization-independent optical element according to the present invention preferably has two gate switches connected in series or in parallel, and the first gate switch is on the substrate rather than the second gate switch. On the other hand, the second gate switch is composed of an active layer having a large horizontal length, and the second gate switch is composed of an active layer having a larger vertical length with respect to the substrate than the first gate switch. Therefore, elements having high gains of TE and TM polarized waves are connected in series or in parallel one by one, and the gain of the entire element thus connected is a multiplication or addition of the respective gains (magnification display instead of dB display). . Since the polarization dependence can be freely set by changing the shape of the active layer, in any connection, it is easy to make the gain of TE polarization and the gain of TM polarization of the entire connected elements equal. become.

【0021】さらに、本発明にもとづく偏波無依存光素
子の作製方法は、(100)面方位を持つ基板上に<0
11>方向に延びる2つの窓を持つ選択成長用絶縁膜を
積層する工程と、断面形状が正方形または台形からなる
活性層と該活性層の両側に配置され、かつ(111)B
を斜面とする三角柱状の電流素子層とを形成する工程と
を有すること特徴とする。したがって、成長速度の遅い
(111)B面が電流阻止領域の斜面となり三角柱状の
電流阻止層が、自動的に形成される。
Furthermore, the method of manufacturing a polarization independent optical element according to the present invention is <0 on a substrate having a (100) plane orientation.
A step of laminating an insulating film for selective growth having two windows extending in the 11> direction, an active layer having a square or trapezoidal cross section and arranged on both sides of the active layer, and (111) B
And a step of forming a triangular column-shaped current element layer having an inclined surface. Therefore, the (111) B plane having a slow growth rate serves as the slope of the current blocking region, and the triangular column current blocking layer is automatically formed.

【0022】[0022]

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0023】(実施例1)図1は本発明による第一の実
施例を示したゲート型光スイッチの断面構造図である。
図中、参照符号1は活性層(1.3μm組成p−InG
aAsP)、2はバッファ層(n−InP)、3は第1
の電流阻止層を構成するn−InP層、4は第1の電流
阻止層を構成するp−InP層、5は上側クラッド層
(p−InP)、6はキャップ層(p+ −InGaAs
P)、7は第2の電流阻止層(SI−InP)、8はS
iNx 絶縁膜層、9はp電極(AuZnNi/Au)、
10は面方位(100)を持つ基板(n−InP)、そ
して11はn電極(AuGeNi/Au)である。
(Embodiment 1) FIG. 1 is a sectional structural view of a gate type optical switch showing a first embodiment according to the present invention.
In the figure, reference numeral 1 is an active layer (1.3 μm composition p-InG).
aAsP), 2 is a buffer layer (n-InP), 3 is a first
N-InP layer forming the current blocking layer, 4 is a p-InP layer forming the first current blocking layer, 5 is an upper cladding layer (p-InP), and 6 is a cap layer (p + -InGaAs).
P), 7 is the second current blocking layer (SI-InP), 8 is S
iN x insulating film layer, 9 is a p electrode (AuZnNi / Au),
10 is a substrate (n-InP) having a plane orientation (100), and 11 is an n electrode (AuGeNi / Au).

【0024】次に上記構成からなるゲート型光スイッチ
の作製法を示す。図2(a)は電流阻止層製作後の断面
構造図である。図中、参照符号12は<011>方向に
延びるストライプ状の2つの窓101を持つ選択成長用
絶縁膜(SiNx 膜)である。最初に、選択成長用絶縁
膜(SiNx 膜)12をマスクにして、p−InP層4
とn−InP層3とを連続的に成長させた。なお、断面
が三角形の電流阻止層の底辺の長さを2μmとした。こ
のp−InP層4とn−InP層3とからなる構造は、
順方向電圧印加時には電流阻止層となる。次に選択成長
用絶縁膜(SiNx 膜)12を除去したのち、バッファ
層2、活性層1、上側クラッド層5、キャップ層9を連
続的に作製する(図2(b)に示す)。参照符号13は
1.3μm組成p−InGaAsP層、14はバッファ
層(n−InP)である。層13および14はバッファ
層(n−InP)2と活性層1を作製する際に同時に成
長した層である。なお、電流阻止層(p−InP層4お
よびn−InP層3)の斜面は(111)Bであるた
め、この面の成長速度は小さく、この斜面上へのn−I
nPと1.3μm組成p−InGaAsP層の成長は無
視できる。続いて、通常のホトリソグラフィとドライエ
ッチングにより、電流阻止層(3および4)と活性層1
3を内部に含むように埋め込み用のメサを形成し、SI
−InP層7を再成長した後、p−電極9とn−電極1
1とを形成した。
Next, a method of manufacturing the gate type optical switch having the above structure will be described. FIG. 2A is a cross-sectional structure diagram after the current blocking layer is manufactured. In the figure, reference numeral 12 is an insulating film for selective growth (SiN x film) having two stripe-shaped windows 101 extending in the <011> direction. First, the p-InP layer 4 is formed using the selective growth insulating film (SiN x film) 12 as a mask.
And n-InP layer 3 were continuously grown. The length of the base of the current blocking layer having a triangular cross section was 2 μm. The structure composed of the p-InP layer 4 and the n-InP layer 3 is
It acts as a current blocking layer when a forward voltage is applied. Next, after the insulating film for selective growth (SiN x film) 12 is removed, the buffer layer 2, the active layer 1, the upper clad layer 5, and the cap layer 9 are continuously formed (shown in FIG. 2B). Reference numeral 13 is a 1.3 μm composition p-InGaAsP layer, and 14 is a buffer layer (n-InP). The layers 13 and 14 are layers grown simultaneously when the buffer layer (n-InP) 2 and the active layer 1 are manufactured. Since the slope of the current blocking layer (p-InP layer 4 and n-InP layer 3) is (111) B, the growth rate of this surface is low, and the n-I on this slope is small.
The growth of nP and 1.3 μm composition p-InGaAsP layer is negligible. Then, the current blocking layers (3 and 4) and the active layer 1 are formed by normal photolithography and dry etching.
Form a mesa for embedding so that 3 is included inside, and SI
After re-growing the InP layer 7, p-electrode 9 and n-electrode 1
1 and 1 were formed.

【0025】ここで図1に示すゲート型光スイッチにつ
いて説明する。図7に示された従来技術のように、活性
層と同組成の光吸収層が図1の素子には存在しない。従
って、図1に示すゲート型光スイッチにおいては内部損
失の増加という問題は起こらない。本実施例の素子は、
電流注入が第2の電流阻止層(SI−InP)と第1の
電流阻止層(p−InP層4およびn−InP層3)と
によって阻止され、活性層1だけにしか流れこめない構
造をとっている。このため、注入電流密度が大きい場合
にも漏れ電流は発生せず、したがって活性層1への注入
密度を大きくすることができる。この結果、図1のゲー
ト型光スイッチは高い利得を持つことができる。活性層
1は厚さが0.3入m、台形の中央部で0.45μm
(上底が0.3μm、下底が0.6μm)である。つま
り、活性層断面の縦横比は1:1.5となり、活性層断
面はほぼ正方形になっている。さらに、活性層はバルク
半導体であるためTMモードの信号利得とTEモードの
信号利得を等しくする。
Now, the gate type optical switch shown in FIG. 1 will be described. Unlike the prior art shown in FIG. 7, the light absorption layer having the same composition as the active layer does not exist in the device of FIG. Therefore, the gate type optical switch shown in FIG. 1 does not have the problem of increased internal loss. The element of this example is
A structure in which current injection is blocked by the second current blocking layer (SI-InP) and the first current blocking layer (p-InP layer 4 and n-InP layer 3) and only flows into the active layer 1 is provided. I am taking it. Therefore, even if the injection current density is high, no leakage current is generated, so that the injection density into the active layer 1 can be increased. As a result, the gate type optical switch of FIG. 1 can have a high gain. The active layer 1 has a thickness of 0.3 m and the central portion of the trapezoid has a thickness of 0.45 μm.
(Upper bottom is 0.3 μm, lower bottom is 0.6 μm). That is, the aspect ratio of the active layer cross section is 1: 1.5, and the active layer cross section is almost square. Furthermore, since the active layer is a bulk semiconductor, the signal gain of the TM mode and the signal gain of the TE mode are made equal.

【0026】以上のように本実施例のゲート型光スイッ
チでは、高利得、高効率、偏波無依存性という特徴を持
つ。
As described above, the gate type optical switch of this embodiment is characterized by high gain, high efficiency and polarization independence.

【0027】実際に、このゲート型光スイッチに信号光
を入射したところ、TEモードおよびTMモードの偏波
利得差は0.5dB以下、駆動電流10mAで5dBの
利得が得られた。
When signal light was actually incident on the gate type optical switch, the polarization gain difference between the TE mode and the TM mode was 0.5 dB or less, and a gain of 5 dB was obtained at a driving current of 10 mA.

【0028】第2の電流阻止構造として、SI−InP
層7を用いたが、p−InP/n−InP/p−InP
層を用いて逆バイアスがかかるようにすると同様に電流
狭窄が行える。また、SI−InP層7のかわりにp−
InPを用いても、基板のn−InPとはホモジャンク
ションを形成し、低電圧領域だけではあるが、電流狭窄
を行うことができる。
As the second current blocking structure, SI-InP is used.
Layer 7 was used, but p-InP / n-InP / p-InP
If a layer is used to apply reverse bias, current confinement can be similarly performed. Further, instead of the SI-InP layer 7, p-
Even if InP is used, a homojunction is formed with n-InP of the substrate, and current confinement can be performed although it is only in the low voltage region.

【0029】(実施例2)図3は本発明による第一の実
施例を示したゲート型光スイッチの断面構造図である。
図中、参照符号15は活性層(1.3μm組成p−In
GaAsP)、16はバッファ層(n−InP)、17
は第1の電流阻止層(SI−InP)、18は上側クラ
ッド層(p−InP)、19はキャップ層(p+ −In
GaAsP)、20は第2の電流阻止層(SI−In
P)、21はSiNx 絶縁膜層、22はp電極(AuZ
nNi/Au)、23は面方位(100)を持つ基板
(n−InP)、24はn電極(AuGeNi/Au)
である。
(Embodiment 2) FIG. 3 is a sectional structural view of a gate type optical switch showing a first embodiment according to the present invention.
In the drawing, reference numeral 15 is an active layer (1.3 μm composition p-In
GaAsP), 16 is a buffer layer (n-InP), 17
Is a first current blocking layer (SI-InP), 18 is an upper cladding layer (p-InP), 19 is a cap layer (p + -In).
GaAsP), 20 is the second current blocking layer (SI-In)
P), 21 is a SiN x insulating film layer, 22 is a p-electrode (AuZ
nNi / Au), 23 is a substrate (n-InP) having a plane orientation (100), and 24 is an n electrode (AuGeNi / Au).
It is.

【0030】本素子は、第1の電流阻止層がSI−In
Pである点だけが、実施例1の素子と異なる。動作特性
としては、実施例1の同等のものが得られた。
In this device, the first current blocking layer is SI-In.
Only the point P is different from the element of Example 1. The same operating characteristics as those of Example 1 were obtained.

【0031】(実施例3)活性層幅が広い場合は横方向
の光閉じ込め係数が大きくTE偏波が大きくなる。一
方、活性層の幅を狭くしていくと横方向の光閉じ込め係
数が減少し、TM利得の高いゲートスイッチが実現でき
る。
(Embodiment 3) When the width of the active layer is wide, the optical confinement coefficient in the lateral direction is large and the TE polarization becomes large. On the other hand, when the width of the active layer is narrowed, the optical confinement coefficient in the lateral direction is reduced, and a gate switch with a high TM gain can be realized.

【0032】図4は本発明による第三の実施例を示した
TE偏波の高いゲート型光スイッチとTM偏波の高いゲ
ート型光スイッチを縦続接続したスイッチの概略図であ
る。図中、参照符号1aはTE偏波波利得の高い活性
層、1bはTM偏波利得の高い活性層である。TE偏波
波利得の高い活性層1aは水平方向の光閉じ込め係数が
垂直方向に比べ高くし、TM偏波利得の高い活性層1b
は垂直方向の光閉じ込め係数が水平方向に比べ高くし
た。この2つの活性層を従属に接続し、利得が一致する
ように活性層1a,1bの長さを調整する。また、活性
層1a,1bの電流を個別に調整することによって偏波
無依存化を実現できる。
FIG. 4 is a schematic diagram of a switch in which a gate type optical switch having a high TE polarization and a gate type optical switch having a high TM polarization are cascade-connected, showing a third embodiment of the present invention. In the figure, reference numeral 1a is an active layer having a high TE polarized wave gain, and 1b is an active layer having a high TM polarized wave gain. The active layer 1a having a high TE polarized wave gain has a higher optical confinement coefficient in the horizontal direction than that in the vertical direction, and the active layer 1b having a high TM polarized wave gain.
Has a higher optical confinement coefficient in the vertical direction than in the horizontal direction. The two active layers are connected in a dependent manner, and the lengths of the active layers 1a and 1b are adjusted so that the gains match. In addition, polarization independence can be realized by individually adjusting the currents of the active layers 1a and 1b.

【0033】この構成のゲート型光スイッチに信号光を
入射したところ、TEモードおよびTMモードの偏波利
得差が0.5dB以下となり、また、20mAの駆動電
流で5dBの利得を得ることができ、低偏波、低駆動電
流、高効率、高利得の光ゲートスイッチが実現できた。
When signal light is incident on the gate type optical switch having this structure, the polarization gain difference between TE mode and TM mode becomes 0.5 dB or less, and a gain of 5 dB can be obtained with a drive current of 20 mA. , Low polarization, low drive current, high efficiency, high gain optical gate switch was realized.

【0034】ここでは、電流阻止層として3,4層を用
いたが、SI−InP層を代わりに用いても電流阻止を
行えることは言うまでもない。また、TE利得の高いゲ
ート型光スイッチとTM利得の高いゲート型光スイッチ
とを並列に接続することによっても、偏波無依存化が達
成できることは言うまでもない。さらに、他のパッシッ
ブおよびアクティブエレメントとモノリシック集積化が
可能である。
Although the current blocking layers 3 and 4 are used here, it goes without saying that the current blocking can be performed by using the SI-InP layer instead. It goes without saying that polarization independence can also be achieved by connecting in parallel a gate type optical switch having a high TE gain and a gate type optical switch having a high TM gain. In addition, monolithic integration with other passive and active elements is possible.

【0035】なお、実施例ではゲート型半導体光スイッ
チを例に挙げ説明したが、他の光デバイス、例えば半導
体光アンプ、半導体光変調器、光受光器、半導体光導波
路等においても、同様の効果が得られる。
Although the gate type semiconductor optical switch has been described as an example in the embodiments, similar effects can be obtained in other optical devices such as a semiconductor optical amplifier, a semiconductor optical modulator, an optical receiver and a semiconductor optical waveguide. Is obtained.

【0036】[0036]

【発明の効果】以上説明したように、本発明にもとづく
偏波無依存光素子およびその作製方法では、従来技術で
は同時に満たされることのなかった以下の要件が達成で
きる。
As described above, the polarization-independent optical element and the method of manufacturing the same according to the present invention can achieve the following requirements that cannot be satisfied at the same time by the conventional technology.

【0037】(1)電流阻止層によって、活性層が囲ま
れているので、高注入時にも漏れ電流が発生しない。
(1) Since the active layer is surrounded by the current blocking layer, leakage current does not occur even at high injection.

【0038】(2)(111)B面の結晶成長速度が
(100)面に比べ非常に小さいため、活性層と同組成
の層は、ほとんど形成されない。したがって、内部損失
が小さい。
(2) Since the crystal growth rate of the (111) B plane is much smaller than that of the (100) plane, a layer having the same composition as the active layer is hardly formed. Therefore, the internal loss is small.

【0039】したがって、上記(1)および(2)が同
時に満たされたことにより、高効率で高利得の偏波無依
存光素子が実現できるという効果が奏される。
Therefore, by satisfying the above (1) and (2) at the same time, it is possible to realize a polarization-independent optical element with high efficiency and high gain.

【0040】また、この他に活性層構造を調整すること
によって、TE利得の高いゲートスイッチとTM利得の
高いゲートスイッチを作製でき、TE利得の高いゲート
スイッチとTM利得の高いゲートスイッチを直列または
並列接続により偏波無依存化を実現できるという効果も
奏される。
In addition, by adjusting the active layer structure, a gate switch having a high TE gain and a gate switch having a high TM gain can be manufactured, and a gate switch having a high TE gain and a gate switch having a high TM gain are connected in series or. There is also an effect that polarization independence can be realized by parallel connection.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明にもとづく偏波無依存光素子の一実施例
であるゲート型光スイッチの概略的構造を示す断面図で
ある。
FIG. 1 is a sectional view showing a schematic structure of a gate type optical switch which is an embodiment of a polarization independent optical element according to the present invention.

【図2】本発明にもとづく偏波無依存光素子の一例であ
るゲート型光スイッチの概略的構造を示す断面図で、
(a)および(b)は活性層を形成する際の各工程に対
応した図である。
FIG. 2 is a sectional view showing a schematic structure of a gate type optical switch which is an example of a polarization independent optical element according to the present invention,
(A) And (b) is a figure corresponding to each process at the time of forming an active layer.

【図3】本発明にもとづく偏波無依存光素子の一例であ
るゲート型光スイッチの概略的構造を示す断面図であ
る。
FIG. 3 is a sectional view showing a schematic structure of a gate type optical switch which is an example of a polarization independent optical element according to the present invention.

【図4】本発明にもとづく偏波無依存光素子において、
TE偏波の高いゲート型光スイッチとTM偏波の高いゲ
ート型光スイッチとを従属接続してなる光スイッチの斜
視図である。
FIG. 4 shows a polarization-independent optical device according to the present invention,
FIG. 3 is a perspective view of an optical switch in which a gate type optical switch with high TE polarization and a gate type optical switch with high TM polarization are connected in cascade.

【図5】バルク半導体を活性層とする従来の光アンプ
(ゲート型光スイッチ)の概略的構造を説明するための
断面図である。
FIG. 5 is a sectional view for explaining a schematic structure of a conventional optical amplifier (gate type optical switch) using a bulk semiconductor as an active layer.

【図6】選択成長でバルク半導体活性層を作製した従来
の光アンプ(ゲート型光スイッチ)の概略的構造を説明
するための断面図である。
FIG. 6 is a cross-sectional view for explaining a schematic structure of a conventional optical amplifier (gate type optical switch) in which a bulk semiconductor active layer is produced by selective growth.

【図7】電流素子層を選択成長で作製し、さらに、選択
成長でバルク半導体活性層を作製した従来の光アンプ
(ゲート型光スイッチ)の概略的構造を説明するための
断面図である。
FIG. 7 is a cross-sectional view for explaining a schematic structure of a conventional optical amplifier (gate type optical switch) in which a current element layer is produced by selective growth and a bulk semiconductor active layer is produced by selective growth.

【符号の説明】[Explanation of symbols]

1 活性層(1.3μm組成p−InGaAsP) 1a TE偏波利得の高い領域 1b TM偏波利得の高い領域 2 バッファ層(n−InP) 3 電流阻止層(n−InP) 4 電流阻止層(p−InP) 5 上側クラッド層(p−InP) 6 キャップ層(p+ −InGaAsP) 7 電流阻止層(SI−InP) 8 SiNx 絶縁膜層 9 p電極(AuZnNi/Au) 10 基板(n−InP) 11 n電極(AuGeNi/Au) 12 選択成長用絶縁膜(SiNx 膜) 13 1.3μm組成p−InGaAsP層 14 バッファ層(n−InP) 15 活性層(1.3μm組成p−InGaAsP) 16 バッファ層(n−InP) 17 サイド側クラッド層(SI−InP) 18 上側クラッド層(p−InP) 19 キャップ層(p+ −InGaAsP) 20 電流阻止層(SI−InP) 21 SiNx 絶縁膜層 22 p電極(AuZnNi/Au) 23 基板(n−InP) 24 n電極(AuGeNi/Au) 25 活性層(1.3μm組成p−InGaAsP) 26 バッファ層(n−InP) 27 上側クラッド層(p−InP) 28 キャップ層(p+ −InGaAsP) 29 電流阻止層(下からp−InP/n−InP) 30 SiNx 絶縁膜層 31 p電極(AuZnNi/Au) 32 基板(n−InP) 33 n電極(AuGeNi/Au) 34 活性層(1.3μm組成p−InGaAsP) 35 バッファ層(n−InP) 36 カバー層(p−InP) 37 上側クラッド層(p−InP) 38 キャップ層(p+ −InGaAsP) 39 電流阻止層(SI−InP) 40 SiNx 絶縁膜層 41 p電極(AuZnNi/Au) 42 基板(n−InP) 43 n電極(AuGeNi/Au) 44 活性層(1.3μm組成p−InGaAsP) 45 バッファ層(n−InP) 46 サイド側クラッド層(SI−InP) 47 1.3μm組成p−InGaAsP層 48 n−InP層 49 上側クラッド層(p−InP) 50 キャップ層(p+ −InGaAsP) 51 電流阻止層(SI−InP) 52 SiNx 絶縁膜層 53 p電極(AuZnNi/Au) 54 基板(n−InP) 55 n電極(AuGeNi/Au)1 active layer (1.3 μm composition p-InGaAsP) 1a TE high polarization gain region 1b TM high polarization gain region 2 buffer layer (n-InP) 3 current blocking layer (n-InP) 4 current blocking layer ( p-InP) 5 upper cladding layer (p-InP) 6 cap layer (p + -InGaAsP) 7 current blocking layer (SI-InP) 8 SiN x insulating film layer 9 p electrode (AuZnNi / Au) 10 substrate (n-) InP) 11 n electrode (AuGeNi / Au) 12 Insulating film for selective growth (SiN x film) 13 1.3 μm composition p-InGaAsP layer 14 Buffer layer (n-InP) 15 Active layer (1.3 μm composition p-InGaAsP) 16 buffer layer (n-InP) 17-side cladding layer (SI-InP) 18 upper cladding layer (p-InP) 19 cap layer (p + -ing AsP) 20 current blocking layer (SI-InP) 21 SiN x insulating layer 22 p electrode (AuZnNi / Au) 23 substrate (n-InP) 24 n electrode (AuGeNi / Au) 25 active layer (1.3 .mu.m composition p- InGaAsP) 26 buffer layer (n-InP) 27 upper cladding layer (p-InP) 28 cap layer (p + -InGaAsP) 29 current blocking layer (p-InP / n-InP from the bottom) 30 SiN x insulating film layer 31 p electrode (AuZnNi / Au) 32 substrate (n-InP) 33 n electrode (AuGeNi / Au) 34 active layer (1.3 μm composition p-InGaAsP) 35 buffer layer (n-InP) 36 cover layer (p-InP) 37 upper cladding layer (p-InP) 38 cap layer (p + -InGaAsP) 39 current blocking layer (SI-InP) 0 SiN x insulating layer 41 p electrode (AuZnNi / Au) 42 substrate (n-InP) 43 n electrode (AuGeNi / Au) 44 active layer (1.3 .mu.m composition p-InGaAsP) 45 buffer layer (n-InP) 46 Side clad layer (SI-InP) 47 1.3 μm composition p-InGaAsP layer 48 n-InP layer 49 Upper clad layer (p-InP) 50 Cap layer (p + -InGaAsP) 51 Current blocking layer (SI-InP) 52 SiN x insulating film layer 53 p electrode (AuZnNi / Au) 54 substrate (n-InP) 55 n electrode (AuGeNi / Au)

───────────────────────────────────────────────────── フロントページの続き (72)発明者 曲 克明 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Katsuaki Song 1-6, Uchisaiwaicho, Chiyoda-ku, Tokyo Nihon Telegraph and Telephone Corporation

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 断面形状が正方形または台形からなる活
性層と、該活性層の両側に配置され、かつ(111)B
を斜面とする三角柱状の電流素子層とが基板上に形成さ
れたことを特徴とする偏波無依存光素子。
1. An active layer having a square or trapezoidal cross section, and (111) B disposed on both sides of the active layer.
A polarization-independent optical element, comprising: a current element layer having a triangular prism shape with an inclined surface formed on a substrate.
【請求項2】 直列または並列に接続された2つのゲー
トスイッチを有し、第1のゲートスイッチは第2のゲー
トスイッチよりも前記基板に対して水平方向の長さが大
きくTE利得の高い活性層からなり、また前記第2のゲ
ートスイッチは前記第1のゲートスイッチよりも前記基
板に対して垂直方向の長さが大きいTM利得の高い活性
層からなることを特徴とする請求項1に記載の偏波無依
存光素子。
2. An active device having two gate switches connected in series or in parallel, wherein the first gate switch has a larger horizontal length with respect to the substrate and a higher TE gain than the second gate switch. 2. The layer according to claim 1, wherein the second gate switch comprises an active layer having a higher TM gain and a length longer in a direction perpendicular to the substrate than the first gate switch. Polarization independent optical device.
【請求項3】 (100)面方位を持つ基板上に<01
1>方向に延びる2つの窓を持つ選択成長用絶縁膜を積
層する工程と、断面形状が正方形または台形からなる活
性層と該活性層の両側に配置され、かつ(111)Bを
斜面とする三角柱状の電流素子層とを形成する工程とを
有すること特徴とする偏波無依存光素子の作製方法。
3. <01 on a substrate having a (100) plane orientation.
Stacking an insulating film for selective growth having two windows extending in the 1> direction, an active layer having a square or trapezoidal cross section and disposed on both sides of the active layer, and (111) B being a slope. And a step of forming a triangular pole current element layer.
JP19757695A 1995-08-02 1995-08-02 Polarization independent optical element and its production Pending JPH0943557A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19757695A JPH0943557A (en) 1995-08-02 1995-08-02 Polarization independent optical element and its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19757695A JPH0943557A (en) 1995-08-02 1995-08-02 Polarization independent optical element and its production

Publications (1)

Publication Number Publication Date
JPH0943557A true JPH0943557A (en) 1997-02-14

Family

ID=16376800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19757695A Pending JPH0943557A (en) 1995-08-02 1995-08-02 Polarization independent optical element and its production

Country Status (1)

Country Link
JP (1) JPH0943557A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005078513A1 (en) * 2004-02-10 2005-08-25 Intel Corporation Method and apparatus for polarization insensitive phase shifting of an optical beam in an optical device
US8450186B2 (en) 2009-09-25 2013-05-28 Intel Corporation Optical modulator utilizing wafer bonding technology

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005078513A1 (en) * 2004-02-10 2005-08-25 Intel Corporation Method and apparatus for polarization insensitive phase shifting of an optical beam in an optical device
US7006717B2 (en) 2004-02-10 2006-02-28 Intel Corporation Method and apparatus for polarization insensitive phase shifting of an optical beam in an optical device
US7116847B2 (en) 2004-02-10 2006-10-03 Intel Corporation Method and apparatus for polarization insensitive phase shifting of an optical beam in an optical device
CN100412617C (en) * 2004-02-10 2008-08-20 英特尔公司 Method and apparatus for polarization insensitive phase shifting of an optical beam in an optical device
US8450186B2 (en) 2009-09-25 2013-05-28 Intel Corporation Optical modulator utilizing wafer bonding technology

Similar Documents

Publication Publication Date Title
JP3285426B2 (en) Semiconductor optical integrated device and method of manufacturing the same
US5784183A (en) Semiconductor optical device and method for fabricating the same
US6111998A (en) Semiconductor optical device, fiber optical amplifier and optical transmission system
EP0380983B1 (en) Semiconductor optical switch and array of the same
JPH1168240A (en) Semiconductor optical amplifier
JP3162424B2 (en) Waveguide photodetector and method of manufacturing the same
JPH08146365A (en) Semiconductor mach-zehnder modulation device and its production
JP2555955B2 (en) Semiconductor optical amplifier and manufacturing method thereof
US20020088992A1 (en) High power photodiode
JPH07333660A (en) Nonlinear optical element
JPH0943557A (en) Polarization independent optical element and its production
JP3100641B2 (en) Traveling wave type semiconductor optical amplifier
JP2965011B2 (en) Semiconductor optical device and method of manufacturing the same
JPH09288287A (en) Semiconductor light amplifier element
JP3816924B2 (en) Semiconductor waveguide type light control element
JP2947227B2 (en) Semiconductor optical amplifier, method of manufacturing the same, and method of compensating polarization dependence of gain
JPH0933868A (en) Optical element
JP3484053B2 (en) Semiconductor laser type optical amplifier
JPH10221554A (en) Waveguide type semiconductor optical element and optical communication system
JPH08201739A (en) Optical element
JP3339596B2 (en) Optical amplifying function element and method of manufacturing the same
EP1059554B1 (en) Operating method for a semiconductor optical device
JP3178570B2 (en) Polarization applied optical function device
JPH06222406A (en) Semiconductor optical device
JPH02185084A (en) Semiconductor laser type optical amplifier