JPH0937127A - Image pickup device - Google Patents

Image pickup device

Info

Publication number
JPH0937127A
JPH0937127A JP7178853A JP17885395A JPH0937127A JP H0937127 A JPH0937127 A JP H0937127A JP 7178853 A JP7178853 A JP 7178853A JP 17885395 A JP17885395 A JP 17885395A JP H0937127 A JPH0937127 A JP H0937127A
Authority
JP
Japan
Prior art keywords
mode
circuit
image
image pickup
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7178853A
Other languages
Japanese (ja)
Inventor
Tetsuya Shimizu
哲也 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP7178853A priority Critical patent/JPH0937127A/en
Publication of JPH0937127A publication Critical patent/JPH0937127A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent a distorted image during the period of a change from an animation mode to a still picture mode from being recorded. SOLUTION: The output video signal of an image pickup circuit 101 is encoded, written later in memories 108-110 by a write control circuit 107 and a read control circuit 111 and recorded in a recorder 113 while reading is controlled. Besides, during the period of transition from the state of picking up the animation to the mode for picking up a still picture at the point of change from the animation recording mode to the still picture recording mode (the control period of an iris and a CCD output signal amplifier circuit corresponding to the change of shutter speed), the interval of write and read of the memories 108-110 is controlled corresponding to this period of state transition to the animation mode and control is performed so as to recover the interval at the time of the animation mode while a still picture frame is continuously recorded plural times.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は動画像と静止画像と
を撮像して記録するビデオカメラ等の撮像装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image pickup apparatus such as a video camera for picking up and recording moving images and still images.

【0002】[0002]

【従来の技術】動画像と静止画像を記録可能な撮像装置
では、サーチ時の静止画記録領域の検索性及び静止画記
録領域のエラー等を考慮して、静止画フレームを繰り返
し記録する方式が提案されている。図4は従来の撮像装
置を示すブロック図である。図4において、301はレ
ンズ、光学フィルタ、アイリス、CCD、CCD駆動ド
ライバを含み、被写体像を光電変換して撮像信号を出力
する撮像回路、302は撮像信号をA/D変換してディ
ジタル映像信号を出力するA/D変換回路、303は、
ブロック化回路304、直交変換回路305、量子化回
路306、メモリ回路311を含むディジタル符号化回
路である。ブロック化回路304は2フレームブロック
メモリを内蔵し、ディジタル画像データをシャフリン
グ、ブロック化してブロック化データを出力する。この
ブロック化データは直交変換回路305に入力され、直
交変換係数データが出力される。直交変換係数データは
量子化回路306に入力され、直交変換係数に応じて量
子化され、量子化データを出力する。量子化データはメ
モリ回路311に入力される。
2. Description of the Related Art In an image pickup apparatus capable of recording a moving image and a still image, a method of repeatedly recording a still image frame is considered in consideration of searchability of a still image recording area at the time of search and errors in the still image recording area. Proposed. FIG. 4 is a block diagram showing a conventional image pickup apparatus. In FIG. 4, reference numeral 301 denotes an image pickup circuit which includes a lens, an optical filter, an iris, a CCD, and a CCD drive driver, and which photoelectrically converts a subject image to output an image pickup signal, and 302 denotes a digital video signal obtained by A / D converting the image pickup signal. A / D conversion circuit for outputting
It is a digital encoding circuit including a blocking circuit 304, an orthogonal transformation circuit 305, a quantization circuit 306, and a memory circuit 311. The blocking circuit 304 has a built-in 2-frame block memory and shuffles and blocks digital image data to output blocked data. This blocked data is input to the orthogonal transform circuit 305, and orthogonal transform coefficient data is output. The orthogonal transform coefficient data is input to the quantization circuit 306, quantized in accordance with the orthogonal transform coefficient, and the quantized data is output. The quantized data is input to the memory circuit 311.

【0003】メモリ回路311は、各々1フレームの容
量を持つメモリ(0)308、メモリ(1)309(以
下、必要に応じて各メモリをバンクと呼ぶことにする)
と、メモリの書き込み時にバンクの切り換えを行うスイ
ッチ307と、読み出し時に書き込みのバンクとは異な
るバンクを選択するように制御されるスイッチ310と
で構成され、ここでデータはデシャッフルされて、記録
装置312に入力される。また、モード切り換えスイッ
チ314により動画像記録モードと静止画記録モード
(シャッタ速度を含む)との選択がなされ、制御回路3
13により撮像回路301及びメモリ回路311内のス
イッチ307、310を制御する。
The memory circuit 311 has a memory (0) 308 and a memory (1) 309 each having a capacity of 1 frame (hereinafter, each memory will be referred to as a bank).
And a switch 307 for switching banks at the time of writing to the memory and a switch 310 controlled to select a bank different from the bank at the time of reading, where the data is deshuffled and the recording apparatus It is input to 312. Further, the mode changeover switch 314 selects the moving image recording mode or the still image recording mode (including the shutter speed), and the control circuit 3
13 controls switches 307 and 310 in the imaging circuit 301 and the memory circuit 311.

【0004】モード切り換えスイッチ314により動画
モードが選択されているときは、ブロック化回路304
内のブロックメモリ、メモリ回路311内のフレームメ
モリ(メモリ(0)308、メモリ(1)309)は、
2フレーム分のメモリを各々書き込み用、読み出し用の
バンクとして交互に使用している。また、モード切り換
えスイッチ314により静止画モードとなっているとき
は、撮像回路301において任意のシャッタ速度に変化
させることが可能であり、シャッタ速度に応じて適正な
露出となるようにアイリスを変化させる(シャッタ速度
優先AE時)。静止画像として撮像された量子化データ
は、メモリ回路311内のスイッチ307により書き込
みのバンクが固定された状態でメモリに書き込まれ、メ
モリの読み出しはスイッチ310により書き込みとは逆
のバンクに固定され、複数フレーム期間連続して同一バ
ンクのデータを読み出すことにより静止画像データを出
力する。312は動画像及び静止画像を記録する記録装
置である。
When the moving image mode is selected by the mode selector switch 314, the blocking circuit 304 is used.
The block memory in the inside, the frame memory in the memory circuit 311 (memory (0) 308, memory (1) 309)
Two frames of memory are alternately used as write and read banks. Further, when the still image mode is set by the mode changeover switch 314, it is possible to change the shutter speed to an arbitrary value in the image pickup circuit 301, and the iris is changed so as to obtain an appropriate exposure according to the shutter speed. (At shutter speed priority AE). The quantized data captured as a still image is written to the memory in a state where the writing bank is fixed by the switch 307 in the memory circuit 311, and the reading of the memory is fixed to the bank opposite to the writing by the switch 310. Still image data is output by continuously reading data in the same bank for a plurality of frame periods. A recording device 312 records a moving image and a still image.

【0005】図5は従来方式を説明するためのフレーム
単位のタイミング図であり、401は静止画モードでア
イリスを変化させるタイミングを示す。402はブロッ
ク化回路304に入力するデータのフレームナンバー
(上記アイリスが変化している期間のデータのフレーム
ナンバーをNとする)を示す。403はブロック化回路
304が出力し、メモリ回路311に入力されるデータ
のフレームナンバー、404はメモリ回路311から読
み出され、記録メディアに記録されるデータのフレーム
ナンバーを示す。405はメモリ回路311内の書き込
み制御スイッチ307の制御信号のタイミングを示す。
406は読み出し制御スイッチ310の制御信号のタイ
ミングを示す。
FIG. 5 is a frame-by-frame timing chart for explaining the conventional method, and 401 shows the timing for changing the iris in the still picture mode. Reference numeral 402 denotes a frame number of data input to the blocking circuit 304 (where N is the frame number of data in the period in which the iris is changing). Reference numeral 403 indicates a frame number of data output from the blocking circuit 304 and input to the memory circuit 311, and 404 indicates a frame number of data read from the memory circuit 311 and recorded on a recording medium. Reference numeral 405 indicates the timing of the control signal of the write control switch 307 in the memory circuit 311.
Reference numeral 406 indicates the timing of the control signal of the read control switch 310.

【0006】ここでは、時間T(sec)以前に静止画
モード(シャッタ速度を含む)が選択され、時間Tから
T+1/30(sec)の期間に、設定されたシャッタ
速度に応じたアイリスの制御が行われるものとし、アイ
リスの制御が行われた期間に取り込まれたデータのフレ
ームナンバーをNとすると、フレームナンバーN+1の
画像が静止画像として複数フレーム記録されることにな
る。ブロック化回路304内のブロックメモリにより1
フレーム遅延されたデータはメモリ回路311に入力さ
れ、405に示すタイミングで書き込み制御スイッチ3
07が制御され、T+2/30(sec)までの動画モ
ード時にはフレーム単位にメモリ(0)308とメモリ
(1)309とに交互に書き込まれ、T+2/30(s
ec)からT+7/30(sec)の静止画記録モード
の期間は書き込みのバンクが固定され、その後再び動画
モードの動作に戻る。
Here, the still image mode (including the shutter speed) is selected before the time T (sec), and the iris control according to the set shutter speed is performed during the period from the time T to T + 1/30 (sec). If the frame number of the data taken in during the iris control is N, the image of the frame number N + 1 is recorded as a still image in a plurality of frames. 1 by the block memory in the blocking circuit 304
The frame-delayed data is input to the memory circuit 311 and is written at the write control switch 3 at a timing 405.
07 is controlled, and in the moving image mode up to T + 2/30 (sec), the data is alternately written in the memory (0) 308 and the memory (1) 309 in a frame unit, and T + 2/30 (s)
During the period of the still image recording mode from ec) to T + 7/30 (sec), the writing bank is fixed, and then the operation returns to the moving image mode.

【0007】メモリ回路311の読み出しは、読み出し
制御スイッチ310を406に示すタイミングで制御す
ることにより、書き込みとは逆のバンクを選択するよう
に制御されて読み出される。記録装置312で記録され
るフレームは、404に示す通り、フレームナンバーN
の後にフレームナンバーN+1の画像データが5フレー
ム記録され、フレームナンバーN+6で動画モードに戻
ることになる。
The memory circuit 311 is read by controlling the read control switch 310 at the timing indicated by 406 so that the bank opposite to the write bank is selected. The frame recorded by the recording device 312 is the frame number N, as indicated by 404.
After this, 5 frames of image data of frame number N + 1 are recorded, and the process returns to the moving image mode at frame number N + 6.

【0008】[0008]

【発明が解決しようとする課題】上述したように従来方
式では、動画像記録中に、静止画を記録しようとした場
合、動画を撮像していた状態からシャッタ速度の変化し
た静止画像を安定して撮像するために、アイリスの再調
整、CCD出力信号増幅回路のゲイン調整等の時間が必
要となる。このため動画像撮像から静止画像撮像への移
行のための状態変更時間において過渡状態(アイリス、
CCD出力信号増幅回路のゲイン調整途中)のNフレー
ムの画像が記録されることになり、動画像として不適切
な画像が記録されてしまい、このため再生時に静止画再
生の前に乱れた映像が再生されるという問題があった。
As described above, according to the conventional method, when a still image is to be recorded during moving image recording, a still image with a changed shutter speed is stabilized from the state in which a moving image is being captured. In order to pick up an image, it takes time to readjust the iris and adjust the gain of the CCD output signal amplifier circuit. For this reason, the transitional state (iris, iris,
An image of N frames during the gain adjustment of the CCD output signal amplification circuit) will be recorded, and an inappropriate image will be recorded as a moving image. Therefore, a video image that is disturbed before the still image is reproduced during reproduction. There was a problem of being played.

【0009】本発明は上記の問題を解決するために成さ
れたもので、動画モードから静止画モードに移行する間
に不安定な映像が記録されることをなくすことのできる
撮像装置を得ることを目的とする。
The present invention has been made to solve the above problems, and provides an image pickup apparatus capable of eliminating the recording of unstable images during the transition from the moving image mode to the still image mode. With the goal.

【0010】[0010]

【課題を解決するための手段】本発明においては、被写
体像を撮像して映像信号を出力する撮像手段と、上記撮
像手段から得られる映像信号を記憶する記憶手段と、動
画像の撮像を行う第1のモードと静止画像の撮像を行う
第2のモードとを選択的に設定する設定手段と、上記設
定手段のモード設定に応じて上記記憶手段の書き込みと
読み出しを制御するように成され、上記第1のモードで
は上記映像信号を連続的に読み出し、第2のモードでは
上記映像信号の同一映像部分を複数回繰り返し読み出
し、上記第1のモードから第2のモードへの移行期間に
おける映像部分は読み出さないように制御を行う制御手
段とを設けている。
According to the present invention, an image pickup means for picking up a subject image and outputting a video signal, a storage means for storing a video signal obtained from the image pickup means, and a moving image are picked up. Setting means for selectively setting the first mode and the second mode for capturing a still image; and writing and reading of the storage means according to the mode setting of the setting means. In the first mode, the video signal is continuously read, in the second mode, the same video portion of the video signal is repeatedly read a plurality of times, and the video portion in the transition period from the first mode to the second mode. Is provided with control means for controlling so as not to read.

【0011】[0011]

【作用】本発明によれば、制御手段は第1、第2のモー
ドに応じて記憶手段の書き込みと読み出しを制御するこ
とにより、第1のモードでは映像信号が連続的に出力さ
れて動画像が得られ、第2のモードでは映像信号の同一
フレーム等の同一映像部分が複数回繰り返し出力されて
静止画像が得られる。また、第1のモードから第2のモ
ードへの移行期間の乱れた映像分は読み出されない。
According to the present invention, the control means controls the writing and reading of the storage means according to the first and second modes, so that the video signal is continuously output in the first mode, and the moving image is displayed. In the second mode, the same video portion such as the same frame of the video signal is repeatedly output a plurality of times to obtain a still image. In addition, the distorted image portion during the transition period from the first mode to the second mode is not read.

【0012】[0012]

【発明の実施の形態】図1は本発明の実施例を示すブロ
ック図である。図1において、101はレンズ、光学フ
ィルタ、アイリス、CCD、CCD駆動ドライバを含
み、被写体像を光電変換して撮像信号を出力する撮像回
路、102は撮像信号をA/D変換してディジタル映像
信号を出力するA/D変換回路、103は、ブロック化
回路104、直交変換回路105、量子化回路106、
メモリ回路112を含むディジタル符号化回路、113
は記録メディアに符号化データを書き込む記録装置であ
る。
1 is a block diagram showing an embodiment of the present invention. In FIG. 1, 101 is an image pickup circuit that includes a lens, an optical filter, an iris, a CCD, and a CCD drive driver, and photoelectrically converts a subject image to output an image pickup signal, and 102 is a digital video signal obtained by A / D converting the image pickup signal. An A / D converter circuit 103 for outputting a block circuit 104, an orthogonal transform circuit 105, a quantization circuit 106,
A digital encoding circuit including a memory circuit 112, 113
Is a recording device for writing encoded data to a recording medium.

【0013】図2は撮像回路101の構成例を示すブロ
ック図であり、501はレンズ、502はアイリス、5
03は光学フィルタ、504は撮像素子としてのCC
D、505はCCD504の出力信号を増幅する増幅回
路、506はアイリス502を駆動するアイリス駆動回
路、507はCCD504を駆動するCCD駆動回路、
508は増幅回路505の出力を調整するゲイン調整回
路、509は増幅回路505の出力から露出を検出する
露出検出回路、510は、CCD駆動回路507を制御
するCCD駆動信号、ゲイン調整回路508を制御する
ゲイン調整信号、露出検出回路509を制御するアイリ
ス制御信号を静止画モード信号により出力するシャッタ
速度制御回路である。
FIG. 2 is a block diagram showing an example of the configuration of the image pickup circuit 101, in which 501 is a lens, 502 is an iris, and 5 is an iris.
03 is an optical filter, 504 is a CC as an image sensor
D, 505 is an amplifier circuit for amplifying the output signal of the CCD 504, 506 is an iris drive circuit for driving the iris 502, 507 is a CCD drive circuit for driving the CCD 504,
Reference numeral 508 is a gain adjustment circuit that adjusts the output of the amplification circuit 505, 509 is an exposure detection circuit that detects exposure from the output of the amplification circuit 505, and 510 is a CCD drive signal that controls the CCD drive circuit 507, and controls the gain adjustment circuit 508. The shutter speed control circuit outputs a gain adjustment signal and an iris control signal for controlling the exposure detection circuit 509 as a still image mode signal.

【0014】次に動作について説明する。図2におい
て、被写体像はレンズ501、アイリス502を通過
し、さらに被写体の高周波成分を抑制して偽色信号を抑
えるための光学LPFである光学フィルタ503を通過
しCCD504に結像されて電気信号となり、この電気
信号は増幅回路505で増幅される。動画モードで撮像
されている場合は、CCD駆動回路507は通常1/6
0秒で駆動しており、増幅回路505の出力が適正な露
出を示していないことを露出検出回路509が判定した
とき、アイリス駆動回路506を制御する。
Next, the operation will be described. In FIG. 2, a subject image passes through a lens 501 and an iris 502, further passes through an optical filter 503 which is an optical LPF for suppressing high frequency components of the subject and suppresses false color signals, and is focused on a CCD 504 to form an electrical signal. And the electric signal is amplified by the amplifier circuit 505. When the image is captured in the moving image mode, the CCD drive circuit 507 is normally 1/6
The iris drive circuit 506 is controlled when the exposure detection circuit 509 determines that the output of the amplification circuit 505 does not indicate proper exposure because the drive is performed for 0 seconds.

【0015】次に静止画モードに移行した場合、シャッ
タ速度を1/60秒より速くして撮像する場合は、動画
モードと同じ状態で撮像すると安定した静止画を撮像す
ることができない。そこで、静止画モード信号がシャッ
タ速度制御回路510に入力されて任意のシャッタ速度
が指定されると、上記シャッタ速度に応じたCCD制御
信号、ゲイン調整信号、アイリス制御信号を前もって算
出し、適正な露出となるようにアイリス502と増幅回
路505を制御する。増幅回路505の出力は図1のA
/D変換回路102を経て符号化回路103に送られ
る。
Next, when the mode shifts to the still image mode, if the shutter speed is faster than 1/60 seconds and the image is taken, a stable still image cannot be taken if the image is taken in the same state as the moving image mode. Therefore, when the still image mode signal is input to the shutter speed control circuit 510 and an arbitrary shutter speed is designated, the CCD control signal, the gain adjustment signal, and the iris control signal corresponding to the shutter speed are calculated in advance and the appropriate values are calculated. The iris 502 and the amplification circuit 505 are controlled so as to be exposed. The output of the amplifier circuit 505 is A in FIG.
It is sent to the encoding circuit 103 via the / D conversion circuit 102.

【0016】符号化回路103内のブロック化回路10
4は2フレームブロックメモリを内蔵し、入力されたデ
ィジタル画像データをシャフリング、ブロック化してブ
ロック化データを出力する。このブロック化データは直
交変換回路105に入力されて直交変換係数データが出
力される。直交変換係数データは量子化回路106に入
力され、直交変換係数に応じて量子化されて量子化デー
タを出力し、この量子化データはメモリ回路112に入
力される。メモリ回路112は、各々1フレームの容量
を持つメモリ(0)108、メモリ(1)109、メモ
リ(2)110(以下各メモリを必要に応じてバンクと
呼ぶことにする)と各メモリの書き込み時にバンクの制
御を行う書き込み制御回路107と読み出し時に書き込
みのバンクとは異るバンクを選択するように制御を行う
読み出し制御回路111とで構成される。入力された量
子化データは、このメモリ回路112でデシャッフルさ
れて記録装置113に入力される。
Blocking circuit 10 in encoding circuit 103
Reference numeral 4 contains a 2-frame block memory, which shuffles and blocks input digital image data and outputs block data. This blocked data is input to the orthogonal transform circuit 105, and orthogonal transform coefficient data is output. The orthogonal transform coefficient data is input to the quantization circuit 106, quantized according to the orthogonal transform coefficient, and quantized data is output, and the quantized data is input to the memory circuit 112. The memory circuit 112 has a memory (0) 108, a memory (1) 109, a memory (2) 110 (each memory will be referred to as a bank hereinafter) having a capacity of 1 frame, and writing to each memory. It is composed of a write control circuit 107 that sometimes controls a bank and a read control circuit 111 that controls so as to select a bank different from the write bank when reading. The input quantized data is deshuffled by the memory circuit 112 and input to the recording device 113.

【0017】また、モード切り換えスイッチ115によ
り動画像記録モードと静止画像記録モード(シャッタ速
度を含む)との選択がなされ、制御回路114により、
撮像回路101、メモリ回路112内の書き込み制御回
路107、読み出し制御回路111を制御することにな
る。
The mode changeover switch 115 selects a moving image recording mode or a still image recording mode (including shutter speed), and the control circuit 114
The image pickup circuit 101, the write control circuit 107 and the read control circuit 111 in the memory circuit 112 are controlled.

【0018】モード切り換えスイッチ115により動画
モードが選択されている際は、ブロック化回路104内
のブロックメモリは、2フレーム分のメモリを各々書き
込み用、読み出し用のバンクとして交互に使用してい
る。また、メモリ回路112内のフレームメモリ(メモ
リ(0)108、メモリ(1)109、メモリ(2)1
10)は書き込み、読み出しの他に別の1バンクを持つ
構成になっており、書き込まれたデータが2フレーム後
に読み出されるように制御されて読み出される。上記別
バンクのメモリは静止画モード時の画像処理や記録再生
共用回路の場合に、再生時のECCやディジタルインタ
ーフェイス等の処理で使われるものであり、動画記録モ
ードでの処理では遅延量の調整に使われることになる。
When the moving image mode is selected by the mode selector switch 115, the block memory in the blocking circuit 104 alternately uses the memory for two frames as the write and read banks. Further, the frame memory in the memory circuit 112 (memory (0) 108, memory (1) 109, memory (2) 1
10) is configured to have another bank in addition to writing and reading, and the written data is controlled and read so as to be read after two frames. The memory of another bank is used for image processing in the still image mode and processing such as ECC and digital interface at the time of playback in the case of the recording / playback shared circuit, and the delay amount is adjusted in the processing in the video recording mode. Will be used for.

【0019】また、モード切り換えスイッチ115によ
り静止画モードとなっているときは、撮像回路101に
おいて任意のシャッタ速度に変化させることが可能であ
り、シャッタ速度に応じて適正な露出となるようにアイ
リスを変化させる(シャッタ速度優先AE時)。静止画
像として撮像された量子化データは、メモリ回路112
内の書き込み制御回路107により書き込みのバンクが
固定された状態でメモリに書き込まれる。メモリの読み
出しは読み出し制御回路111により書き込みとは別の
バンクに固定され、複数フレーム期間連続して同一バン
クのデータを読み出すことにより静止画像データを出力
して記録装置113で記録する。
Further, when the still image mode is set by the mode changeover switch 115, it is possible to change the shutter speed in the image pickup circuit 101 to an arbitrary shutter speed, and the iris is adjusted so as to obtain an appropriate exposure according to the shutter speed. Is changed (during shutter speed priority AE). The quantized data captured as a still image is stored in the memory circuit 112.
The write control circuit 107 therein writes the data in the memory with the write bank fixed. The reading of the memory is fixed to the bank different from the writing by the reading control circuit 111, and the still image data is output by reading the data of the same bank continuously for a plurality of frame periods and is recorded by the recording device 113.

【0020】図3は本実施例を説明するためのフレーム
単位のタイミング図であり、201は静止画モードでア
イリスを変化させるタイミングを示す。202はブロッ
ク化回路104に入力するデータのフレームナンバー
(上記アイリスが変化している期間のデータのフレーム
ナンバーをNとする)を示す。203はブロック化回路
104が出力し、メモリ回路112に入力されるデータ
のフレームナンバー、204はメモリ回路112から読
み出され、記録回路113で記録されるデータのフレー
ムナンバーを示す。205はメモリ回路112内の書き
込み制御回路107の制御信号のタイミングを示す。2
06は読み出し制御回路111の制御信号のタイミング
を示す。205、206の数字の0〜2は、メモリ
(0)108、メモリ(1)109、メモリ(2)11
0に接続されていることを示す。
FIG. 3 is a frame-by-frame timing chart for explaining the present embodiment, and 201 shows the timing for changing the iris in the still picture mode. Reference numeral 202 denotes a frame number of data input to the blocking circuit 104 (the frame number of data in the period in which the iris is changing is N). Reference numeral 203 denotes a frame number of data output from the blocking circuit 104 and input to the memory circuit 112, and 204 denotes a frame number of data read from the memory circuit 112 and recorded by the recording circuit 113. Reference numeral 205 shows the timing of the control signal of the write control circuit 107 in the memory circuit 112. Two
06 indicates the timing of the control signal of the read control circuit 111. The numbers 0 to 2 of 205 and 206 are memory (0) 108, memory (1) 109, and memory (2) 11
It is connected to 0.

【0021】ここでは、時間T(sec)以前に静止画
モード(シャッタ速度を含む)が選択され、時間Tから
T+1/30(sec)の期間に設定されたシャッタ速
度に応じたアイリスの制御が行われるものとし、アイリ
スの制御が行われた期間に取り込まれたデータのフレー
ムナンバーをNとすると、フレームナンバーN+1の画
像が静止画像として複数フレーム記録されることにな
る。ブロック化回路104内のブロックメモリにより1
フレーム遅延されたデータはメモリ回路112に入力さ
れ、205に示すタイミングで書き込み制御回路107
が制御され、T+2/30(sec)までの動画モード
時にはフレーム単位にメモリ(0)108とメモリ
(1)109とメモリ(2)110とが順番に選択され
て書き込まれ、T+2/30(sec)からT+6/3
0(sec)の静止画記録モードの期間は書き込みのバ
ンクが固定され、その後再び動画モードの動作に戻る。
Here, the still image mode (including the shutter speed) is selected before the time T (sec), and the iris control according to the shutter speed set in the period of T + 1/30 (sec) from the time T is performed. If the frame number of the data taken in during the iris control is N, the image of frame number N + 1 is recorded as a still image in a plurality of frames. 1 by the block memory in the blocking circuit 104
The frame-delayed data is input to the memory circuit 112, and at the timing indicated by 205, the write control circuit 107
Is controlled, and in the moving image mode up to T + 2/30 (sec), the memory (0) 108, the memory (1) 109, and the memory (2) 110 are sequentially selected and written for each frame, and T + 2/30 (sec). ) To T + 6/3
During the still image recording mode of 0 (sec), the writing bank is fixed, and then the operation returns to the moving image mode.

【0022】メモリ回路112の読み出しは、読み出し
制御回路111が206に示すタイミングで制御され、
動画モードでは、書き込みのバンクをMとした場合(M
+1)mod3の関係で読み出しのバンクを選択するよ
うに制御し、静止画モードでバンクを固定する際に、
(M+2)mod3となるよう読み出しのバンクを制御
する。これにより、記録装置312で記録されるフレー
ムは204に示す通り、フレームナンバーN−1の後に
フレームナンバーNの画像データが間引かれて、フレー
ムナンバーN+1の静止画像データが5フレーム連続記
録され、フレームナンバーN+5で動画モードに戻るこ
とになる。即ち、不安定な画像となるフレームナンバー
Nの画像データが記録されないことになる。
The reading of the memory circuit 112 is controlled by the read control circuit 111 at a timing 206.
In movie mode, if the writing bank is M (M
+1) It is controlled to select the read bank in the relation of mod3, and when fixing the bank in the still image mode,
The read bank is controlled so as to be (M + 2) mod3. As a result, the frames recorded by the recording device 312 are thinned out after the frame number N-1 and the image data of the frame number N are recorded, and still image data of the frame number N + 1 are continuously recorded for 5 frames, as shown by 204. The frame number N + 5 is returned to the moving image mode. That is, the image data of the frame number N, which is an unstable image, is not recorded.

【0023】[0023]

【発明の効果】以上説明したように本発明によれば、動
画像記録中に静止画を記録しようとした場合、動画を撮
像していた状態から、シャッタ速度の変化した静止画像
を安定して撮像するためのアイリスの再調整、CCD出
力信号増幅回路のゲイン調整等による状態還移時間の過
度状態でのフレーム画像が記録されないので、再生装置
により記録データを再生する時に複数静止画像フレーム
の前に乱れた画像が再生されることがなく、安定した映
像を再生することができる。
As described above, according to the present invention, when an attempt is made to record a still image during moving image recording, a still image with a changed shutter speed can be stably obtained from the state where a moving image is being captured. Since a frame image is not recorded in an excessive state of state transition time due to readjustment of iris for image pickup, gain adjustment of CCD output signal amplifier circuit, etc. A stable image can be played back without disturbing an image.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】図1の撮像回路の構成例を示すブロック図であ
る。
FIG. 2 is a block diagram illustrating a configuration example of an image pickup circuit in FIG.

【図3】実施例の動作を示すタイミングチャートであ
る。
FIG. 3 is a timing chart showing the operation of the embodiment.

【図4】従来の撮像装置を示すブロック図である。FIG. 4 is a block diagram showing a conventional imaging device.

【図5】従来の動作を示すタイミングチャートである。FIG. 5 is a timing chart showing a conventional operation.

【符号の説明】[Explanation of symbols]

101 撮像回路 112 メモリ回路 107 書き込み制御回路 108 メモリ(0) 109 メモリ(1) 110 メモリ(2) 111 読み出し制御回路 112 メモリ回路 113 記録装置 114 制御回路 115 モード切り換えスイッチ 502 アイリス 504 CCD 505 増幅回路 506 アイリス駆動回路 507 CCD駆動回路 508 ゲイン調整回路 509 露出検出回路 510 シャッタ速度制御回路 101 image pickup circuit 112 memory circuit 107 write control circuit 108 memory (0) 109 memory (1) 110 memory (2) 111 read control circuit 112 memory circuit 113 recording device 114 control circuit 115 mode changeover switch 502 iris 504 CCD 505 amplification circuit 506 Iris drive circuit 507 CCD drive circuit 508 Gain adjustment circuit 509 Exposure detection circuit 510 Shutter speed control circuit

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 被写体像を撮像して映像信号を出力する
撮像手段と、 上記撮像手段から得られる映像信号を記憶する記憶手段
と、 動画像の撮像を行う第1のモードと静止画像の撮像を行
う第2のモードとを選択的に設定する設定手段と、 上記設定手段のモード設定に応じて上記記憶手段の書き
込みと読み出しを制御するように成され、上記第1のモ
ードでは上記映像信号を連続的に読み出し、第2のモー
ドでは上記映像信号の同一映像部分を複数回繰り返し読
み出し、上記第1のモードから第2のモードへの移行期
間における映像部分は読み出さないように制御を行う制
御手段とを備えた撮像装置。
1. An image pickup means for picking up a subject image and outputting a video signal, a storage means for storing a video signal obtained from the image pickup means, a first mode for picking up a moving image, and a still image pickup. And a setting means for selectively setting a second mode for carrying out the operation, and writing and reading of the storage means according to the mode setting of the setting means. In the first mode, the video signal is set. Is continuously read, the same video portion of the video signal is repeatedly read a plurality of times in the second mode, and control is performed so as not to read the video portion in the transition period from the first mode to the second mode. And an image pickup apparatus including.
【請求項2】 上記撮像手段が、上記被写体像を光電変
換する撮像素子と、電子シャッタ速度を制御するシャッ
タ制御手段と、上記撮像素子から出力される映像信号の
ゲイン制御手段とから成る請求項1記載の撮像装置。
2. The image pickup device comprises an image pickup device for photoelectrically converting the subject image, a shutter control device for controlling an electronic shutter speed, and a gain control device for a video signal output from the image pickup device. 1. The imaging device according to 1.
【請求項3】 上記記憶手段は3フレーム分の記憶容量
を有する請求項1記載の撮像装置。
3. The image pickup apparatus according to claim 1, wherein the storage means has a storage capacity for three frames.
【請求項4】 上記制御手段は上記第1のモードから第
2のモードへの移行期間後、上記記憶手段から上記同一
映像部分を複数回繰り返し読み出している間に書き込み
と読み出しを上記第1のモードでのタイミングに戻すよ
うにした請求項1記載の撮像装置。
4. The control means writes and reads the first image portion while repeatedly reading the same image portion from the storage means a plurality of times after a transition period from the first mode to the second mode. The image pickup apparatus according to claim 1, wherein the timing is returned to the mode.
JP7178853A 1995-07-14 1995-07-14 Image pickup device Pending JPH0937127A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7178853A JPH0937127A (en) 1995-07-14 1995-07-14 Image pickup device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7178853A JPH0937127A (en) 1995-07-14 1995-07-14 Image pickup device

Publications (1)

Publication Number Publication Date
JPH0937127A true JPH0937127A (en) 1997-02-07

Family

ID=16055826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7178853A Pending JPH0937127A (en) 1995-07-14 1995-07-14 Image pickup device

Country Status (1)

Country Link
JP (1) JPH0937127A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011259116A (en) * 2010-06-08 2011-12-22 Sony Corp Solid state imaging device, its driving method, and camera system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011259116A (en) * 2010-06-08 2011-12-22 Sony Corp Solid state imaging device, its driving method, and camera system

Similar Documents

Publication Publication Date Title
US5436657A (en) Electronic still camera for recording and regenerating image data and sound data
JP3402619B2 (en) Electronic still camera
KR100210488B1 (en) Digital still camera having the function of consecutive photographing and selective storing
JPH0937127A (en) Image pickup device
JP2925214B2 (en) Image signal recording and reproducing device
KR100324512B1 (en) Real-time data recording and playback device and its control method
JPH0998328A (en) High definition electronic camera
JPH0993520A (en) Recorder
JP3610607B2 (en) Video camera equipment
JP3609870B2 (en) Video camera and recording control method thereof
JP4179961B2 (en) Video camera equipment
JP2714554B2 (en) Zoom electronic camera
JP3391491B2 (en) Video camera and control method thereof
JPS6369383A (en) Zoom electronic camera
KR0160711B1 (en) Method and apparatus for reproducing still image of camcorder
JP4179960B2 (en) Video camera equipment
JP3101293B2 (en) Image processing device
JPH0271680A (en) Image pickup device
JP4179959B2 (en) Video camera equipment
JP3158681B2 (en) Video signal recording device
JPH03266567A (en) Electronic still camera
JP4183703B2 (en) Video camera equipment
JPH02222384A (en) Picture recording and reproducing system
JPH0970002A (en) High definition electronic camera
JP2000125266A (en) Video reproducing device