JPH0936783A - Equalizer - Google Patents

Equalizer

Info

Publication number
JPH0936783A
JPH0936783A JP18447295A JP18447295A JPH0936783A JP H0936783 A JPH0936783 A JP H0936783A JP 18447295 A JP18447295 A JP 18447295A JP 18447295 A JP18447295 A JP 18447295A JP H0936783 A JPH0936783 A JP H0936783A
Authority
JP
Japan
Prior art keywords
coefficient
equalization processing
equalizer
waveform equalization
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18447295A
Other languages
Japanese (ja)
Inventor
Monta Nakatsuka
紋太 中塚
Fuyuki Abe
冬樹 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP18447295A priority Critical patent/JPH0936783A/en
Publication of JPH0936783A publication Critical patent/JPH0936783A/en
Pending legal-status Critical Current

Links

Landscapes

  • Filters That Use Time-Delay Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a f<1/2> equalizer capable of high speed processing with small size by which a f<1/2> attenuation characteristic caused in a digital subscriber line transmission network is compensated. SOLUTION: A signal given to an AGC circuit 12 via an input terminal 11 is amplified up to a predetermined voltage level. The AGC circuit 12 informs an amplification factor to a coefficient selection section 14. The coefficient selection section 14 selects an optimum coefficient for waveform equalization processing from a coefficient storage section 13 accordingly and sets the selected coefficient to a coefficient memory 18 of a step filter 15. Thus, the signal received by the step filter 15 is subject to waveform-equalization processing and the resulting signal is outputted from an output terminal 16.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、等化器に関し、より特
定的には、信号周波数に依存して減衰した伝送信号を補
償するための等化器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an equalizer, and more particularly to an equalizer for compensating a transmission signal which is attenuated depending on a signal frequency.

【0002】[0002]

【従来の技術】ISDN(Integrated Se
rvices Digital Network)加入
者線伝送における伝送路には、メタリック線が利用され
ている。メタリック線を用いてディジタル信号を伝送す
る際、様々な要因によってディジタル信号の品質が劣化
する。その一つに√f減衰特性がある。これは、高い周
波数成分を含むディジタル信号を伝送すると、その周波
数に応じてディジタル信号が減衰する。そのため、ディ
ジタル信号の各受信地点では、√f減衰特性による減衰
量を推定し、ディジタル信号の送信地点における波形に
等化するために等化器が必要となる。
2. Description of the Related Art ISDN (Integrated Se)
A metallic line is used for a transmission line in the subscriber line transmission. When transmitting a digital signal using a metallic wire, the quality of the digital signal deteriorates due to various factors. One of them is the √f attenuation characteristic. This is because when a digital signal containing a high frequency component is transmitted, the digital signal is attenuated according to the frequency. Therefore, at each reception point of the digital signal, an equalizer is required to estimate the amount of attenuation due to the √f attenuation characteristic and equalize the waveform at the transmission point of the digital signal.

【0003】図2は、従来の等化器の全体構成を示すブ
ロック図である。等化器は、入力端子21と、AGC回
路22と、適応型FIRフィルタ23と、3値判定部2
4と、係数推定部25と、差分部26と、出力端子27
とを備える。入力端子21は、メタリック線(図示せ
ず)を介して伝送されてきたディジタル信号、すなわち
波形等化すべき信号を入力する。入力端子21の後段に
は、ディジタル信号を予め設定された電圧レベルにまで
増幅するためのAGC回路22が設置される。AGC回
路22の後段には、ディジタル信号の波形等化処理を行
うための適応型FIRフィルタ23(詳細は後述する)
が設置される。適応型FIRフィルタ23を出力したデ
ィジタル信号は2分岐され、一方は差分部26に入力す
る。また、他方は3値判定部24に入力する。3値判定
部24では、予め電圧レベルを所定の範囲で3分割し、
分割された範囲に特定の代表値(「−1」,「0」,
「+1」等)を割り当てている。3値判定部24は、入
力したディジタル信号を標本化し、標本点における電圧
レベルに該当する特定の代表値を割り当てる。3値判定
部24が出力したディジタル信号は、2分岐され、一方
は、出力端子27から出力する。また、他方は差分部2
6に入力する。差分部26は、適応型FIRフィルタ2
3から入力したディジタル信号と、3値判定部24から
入力したディジタル信号との差分を演算する。差分部2
6の後段には、適応型FIRフィルタ23の係数を設定
するための係数推定部25が設置されている。係数推定
部25は、上記の差分の演算結果を参照して、係数メモ
リ(図示せず,詳細は後述する)に係数を設定する。
FIG. 2 is a block diagram showing the overall structure of a conventional equalizer. The equalizer includes an input terminal 21, an AGC circuit 22, an adaptive FIR filter 23, and a ternary value determining unit 2
4, the coefficient estimation unit 25, the difference unit 26, and the output terminal 27.
With. The input terminal 21 inputs a digital signal transmitted via a metallic wire (not shown), that is, a signal to be waveform-equalized. An AGC circuit 22 for amplifying a digital signal to a preset voltage level is installed in the subsequent stage of the input terminal 21. In the subsequent stage of the AGC circuit 22, an adaptive FIR filter 23 (details will be described later) for performing waveform equalization processing of a digital signal.
Is installed. The digital signal output from the adaptive FIR filter 23 is branched into two, one of which is input to the difference unit 26. The other is input to the ternary value determining unit 24. In the three-value determination unit 24, the voltage level is divided into three in a predetermined range in advance,
A representative value (“−1”, “0”,
"+1" etc.) is assigned. The three-value determination unit 24 samples the input digital signal and assigns a specific representative value corresponding to the voltage level at the sampling point. The digital signal output from the ternary value determining unit 24 is branched into two, and one of them is output from the output terminal 27. The other is the difference unit 2
Enter in 6. The difference unit 26 uses the adaptive FIR filter 2
The difference between the digital signal input from 3 and the digital signal input from the ternary value determining unit 24 is calculated. Difference part 2
A coefficient estimator 25 for setting the coefficient of the adaptive FIR filter 23 is installed in the subsequent stage of 6. The coefficient estimator 25 sets the coefficient in a coefficient memory (not shown, details will be described later) with reference to the difference calculation result.

【0004】ここで、FIRフィルタ23について説明
する。FIRフィルタ23は、内部に図示しない係数メ
モリと遅延回路とを含む。FIRフィルタの伝達関数H
1 (z)は、下式(1)で表される。 H1 (z)=c0 +c1 ・z-1+c2 ・z-2+…+cn ・z-n…(1) ここで、c0 ,c1 …,cn は、係数メモリに設定され
る係数である。FIRフィルタ23は、この伝達関数に
1 (z)に基づいて波形等化処理を行う。
Here, the FIR filter 23 will be described. The FIR filter 23 includes a coefficient memory and a delay circuit (not shown) inside. Transfer function H of FIR filter
1 (z) is represented by the following formula (1). H 1 (z) = c 0 + c 1 · z -1 + c 2 · z -2 + ... + c n · z -n ... (1) where, c 0, c 1 ..., c n is set to the coefficient memory Is a coefficient that is The FIR filter 23 performs waveform equalization processing on this transfer function based on H 1 (z).

【0005】次に、図2に示す従来の等化器の動作を説
明する。まず、等化器は、トレーニングモードと呼ばれ
る初期設定を行う。トレーニングモードとは、未知の伝
送路(メタリック線)に対して等化器が正確に波形等化
処理を行えるように係数メモリに係数を設定する動作で
ある。以下、従来のトレーニングモードの一例について
説明する、
Next, the operation of the conventional equalizer shown in FIG. 2 will be described. First, the equalizer performs an initial setting called a training mode. The training mode is an operation of setting coefficients in the coefficient memory so that the equalizer can accurately perform waveform equalization processing on an unknown transmission line (metallic line). Hereinafter, an example of a conventional training mode will be described.

【0006】まず、等化器の初期設定時(例えば、新た
な等化器の設置時)において、メタリック線を介して、
等化器に対して初期トレーニング信号が送信される。こ
の初期トレーニング信号は、予め規定された振幅を有す
る信号であり、入力端子21を介して、AGC回路22
に与えられる。AGC回路22は、初期トレーニング信
号を予め設定された電圧レベルにまで増幅する。この増
幅された初期トレーニング信号は、適応型FIRフィル
タ23に与えられる。適応型FIRフィルタ23は、係
数推定部25によって設定された係数に基づいて、初期
トレーニング信号の波形等化処理を行う。波形等化処理
された初期トレーニング信号は2分岐され、一方は差分
部26に与えられる。また、他方は3値判定部24に与
えられる。3値判定部24は、初期トレーニング信号を
標本化し、標本点における電圧レベルに該当する特定の
代表値を割り当てる。3値判定部24は、3値判定され
た初期トレーニング信号を2分岐し、一方を出力端子2
7に出力し、他方を差分部26に出力する。差分部26
は、適応型FIRフィルタ23から入力した初期トレー
ニング信号と、3値判定部24から入力した初期トレー
ニング信号との差分を演算する。この演算結果は、係数
推定部25に与えられる。係数推定部25は、上記差分
がゼロでない場合、波形等化が不完全と判断し、適応型
FIRフィルタ23の係数を再設定する。等化器は、上
記した動作を差分がゼロとなるまで繰り返し実行する。
係数推定部25は、上記差分がゼロとなる場合、波形等
化処理が完全であると判断し、適応型FIRフィルタ2
3の係数メモリを変更せず、固定的に設定する。
First, at the time of initial setting of the equalizer (for example, at the time of installing a new equalizer), through the metallic line,
An initial training signal is sent to the equalizer. This initial training signal is a signal having a predetermined amplitude, and is transmitted via the input terminal 21 to the AGC circuit 22.
Given to. The AGC circuit 22 amplifies the initial training signal to a preset voltage level. The amplified initial training signal is given to the adaptive FIR filter 23. The adaptive FIR filter 23 performs waveform equalization processing of the initial training signal based on the coefficient set by the coefficient estimation unit 25. The waveform-equalized initial training signal is branched into two, and one is given to the difference unit 26. The other is given to the ternary value judging unit 24. The ternary determination unit 24 samples the initial training signal and assigns a specific representative value corresponding to the voltage level at the sampling point. The ternary determination unit 24 branches the ternary-determined initial training signal into two, and outputs one of them to the output terminal 2
7 and the other to the difference unit 26. Difference unit 26
Calculates the difference between the initial training signal input from the adaptive FIR filter 23 and the initial training signal input from the ternary determination unit 24. The calculation result is given to the coefficient estimation unit 25. When the difference is not zero, the coefficient estimation unit 25 determines that the waveform equalization is incomplete, and resets the coefficient of the adaptive FIR filter 23. The equalizer repeatedly executes the above operation until the difference becomes zero.
When the difference is zero, the coefficient estimation unit 25 determines that the waveform equalization processing is complete, and the adaptive FIR filter 2
The coefficient memory of 3 is fixedly set without changing.

【0007】[0007]

【発明が解決しようとする課題】このFIRフィルタが
極をもたないことは、上式(1)より明らかである。し
たがって、FIRフィルタの出力が発散することはな
く、常に安定である。従来、このFIRフィルタが等化
器に用いられてきたのは、この安定性の問題によるとこ
ろが大きい。
The fact that this FIR filter has no pole is apparent from the above equation (1). Therefore, the output of the FIR filter does not diverge and is always stable. Conventionally, this FIR filter has been used for an equalizer largely because of this stability problem.

【0008】しかしながら、FIRフィルタにおいて、
正確な波形等化処理を行おうとすると、高次数のフィル
タにしなければならない。このような、FIRフィルタ
をハードウェアで実現する場合には、FIRフィルタ
は、上式(1)の次数分だけの乗算器を備えなければな
らない。したがって、等化器の大きさが必然的に大きく
なるという問題点があった。
However, in the FIR filter,
In order to perform accurate waveform equalization processing, a high-order filter must be used. In the case of implementing such an FIR filter by hardware, the FIR filter must be provided with multipliers for the order of the above equation (1). Therefore, there is a problem that the size of the equalizer is necessarily increased.

【0009】一方、ソフトウェアで実現する場合には、
FIRフィルタにおける演算回数が多くなるため、演算
時間がかかり過ぎるという問題点があった。特に、この
問題点は、一対のケーブルを用いて時分割的にパルスを
送受信するピンポン伝送方式においては大きな問題点で
ある。
On the other hand, in the case of realizing with software,
Since the number of calculations in the FIR filter is large, there is a problem that the calculation time is too long. In particular, this problem is a big problem in the ping-pong transmission system in which pulses are transmitted and received in a time division manner using a pair of cables.

【0010】それゆえに、本発明の目的は、等化器をハ
ードウェアにて構成する場合においては、等化器の大き
さを小型化できる等化器を提供することである。また、
等化器をソフトウェアで構成する場合においては、高速
に波形等化処理を行うことのできる等化器を提供するこ
とを目的とする。
Therefore, it is an object of the present invention to provide an equalizer that can be reduced in size when the equalizer is configured by hardware. Also,
An object of the present invention is to provide an equalizer capable of performing waveform equalization processing at high speed when the equalizer is configured by software.

【0011】[0011]

【課題を解決するための手段】請求項1に係る発明は、
伝送信号の周波数に依存して減衰した当該伝送信号を補
償するための等化器であって、伝達関数に極を有するI
IRフィルタを含み、伝送信号の波形等化処理を実行す
る波形等化処理手段と、伝送信号の波形等化処理を実行
可能であって、かつ予め伝達関数の安定性が確認された
係数群を格納する係数群格納手段と、伝送信号が伝送さ
れてきた伝送距離を推定する伝送距離推定手段と、伝送
距離推定手段によって推定された伝送距離に基づいて、
係数群格納手段から係数群を選択する係数選択手段と、
係数選択手段により選択された係数群を波形等化処理手
段に設定する係数設定手段とを備える。
The invention according to claim 1 is
An equalizer for compensating a transmission signal attenuated depending on a frequency of the transmission signal, the equalizer having a pole in a transfer function.
A waveform equalization processing unit that includes an IR filter and executes the waveform equalization processing of the transmission signal, and a coefficient group that can perform the waveform equalization processing of the transmission signal and whose stability of the transfer function has been confirmed in advance. Based on the transmission distance estimated by the transmission distance estimation means for estimating the transmission distance over which the transmission signal has been transmitted, the coefficient group storage means for storing,
Coefficient selecting means for selecting a coefficient group from the coefficient group storing means,
Coefficient setting means for setting the coefficient group selected by the coefficient selecting means in the waveform equalization processing means.

【0012】[0012]

【作用】請求項1の発明では、係数群格納手段は、伝送
信号の波形等化処理を実行可能であって、かつ予め伝達
関数の安定性が確認された係数群を格納する。伝送距離
推定手段は、伝送信号の伝送距離を推定し、これを係数
選択手段に通知する。係数選択手段は、伝送距離に基づ
いて、伝送信号を波形等化処理するのに最適な係数を係
数群格納手段から選択する。係数設定手段は、選択され
た係数を波形等化処理手段に設定する。波形等化手段
は、設定された係数に基づいて、伝送信号の波形等化処
理を実行する
According to the first aspect of the invention, the coefficient group storage means stores the coefficient group capable of executing the waveform equalization processing of the transmission signal and the stability of the transfer function of which has been confirmed in advance. The transmission distance estimation means estimates the transmission distance of the transmission signal and notifies the coefficient selection means of this. The coefficient selecting means selects, from the coefficient group storing means, an optimum coefficient for waveform equalizing the transmission signal based on the transmission distance. The coefficient setting means sets the selected coefficient in the waveform equalization processing means. The waveform equalization means executes waveform equalization processing of the transmission signal based on the set coefficient.

【0013】[0013]

【実施例】図1は、本発明の一実施例に係る等化器の構
成を示すブロック図である。等化器は、入力端子11
と、AGC回路12と、係数格納部13と、係数選択部
14と、ステップフィルタ15と、出力端子16とを備
える。
1 is a block diagram showing the structure of an equalizer according to an embodiment of the present invention. The equalizer has an input terminal 11
An AGC circuit 12, a coefficient storage unit 13, a coefficient selection unit 14, a step filter 15, and an output terminal 16.

【0014】入力端子11は、メタリック線(図示せ
ず)を介して伝送されてきたディジタル信号、すなわち
波形等化すべき信号を入力する。入力端子11の後段に
は、ディジタル信号を予め設定された電圧レベルにまで
増幅するためのAGC回路12が設置される。AGC回
路22は、増幅したディジタル信号を後段に設置された
ステップフィルタ15に出力する。AGC回路22は、
同時にディジタル信号の増幅率((予め定められたレベ
ル値)/(入力信号のピーク値))を演算し、係数選択
部14に通知する。係数格納部13は、ROMなどの記
憶媒体で構成されており、ステップフィルタ15の係数
メモリ18(後述)に設定される係数群が格納されてい
る。係数選択部14は、AGC回路12から通知される
増幅率を参照して、ステップフィルタ15の係数メモリ
18(後述)に設定すべき係数を係数格納部13から選
択し、これらを対応する係数メモリ18格納する。ステ
ップフィルタ15は、ディジタル信号の波形等化処理を
行うためのステップフィルタ15(詳細は後述する)が
設置される。この波形等化処理されたディジタル信号
は、出力端子16から出力する。
The input terminal 11 inputs a digital signal transmitted via a metallic line (not shown), that is, a signal to be waveform-equalized. An AGC circuit 12 for amplifying a digital signal to a preset voltage level is installed in the subsequent stage of the input terminal 11. The AGC circuit 22 outputs the amplified digital signal to the step filter 15 installed in the subsequent stage. The AGC circuit 22 is
At the same time, the amplification factor ((predetermined level value) / (peak value of input signal)) of the digital signal is calculated and notified to the coefficient selection unit 14. The coefficient storage unit 13 is configured by a storage medium such as a ROM, and stores a coefficient group set in a coefficient memory 18 (described later) of the step filter 15. The coefficient selection unit 14 refers to the amplification factor notified from the AGC circuit 12, selects a coefficient to be set in the coefficient memory 18 (described later) of the step filter 15 from the coefficient storage unit 13, and selects these coefficients from the corresponding coefficient memory. 18 is stored. The step filter 15 is provided with a step filter 15 (details will be described later) for performing waveform equalization processing of a digital signal. The waveform equalized digital signal is output from the output terminal 16.

【0015】ここで、ステップフィルタ15について、
詳細に説明する。ステップフィルタ15は、2次のII
R(Infinite Impulse Respon
ce)フィルタで構成される。IIRフィルタは、内部
に係数メモリ18と遅延回路17とを含む。ここで、2
次のIIRフィルタとは、2つの遅延回路を有するII
Rフィルタであり、その伝達関数H2 (z)は下式
(2)で表される。 H2 (z)=(a0 +a1 -1+a2 -2)/(1−b1 -1+b2 -2) …(2) ここで、a0 ,a1 ,a2 ,b1 ,b2 は係数メモリ1
8に設定される係数である。上式(3)より明らかなよ
うに、IIRフィルタが極をもつことがあるため、II
Rフィルタの出力は発散することがある。そこで、伝達
関数H2 (z)の安定性を確認した係数a0 ,a1 ,a
2 ,b1 ,b2 だけを係数格納部13に格納しておく。
したがって、係数格納部13には、5つの係数が1組に
なった複数の係数群が格納されることとなる。係数選択
部14は、これらの係数群から波形等化処理に最適な係
数群を所定の方法(詳細は後述する)で選択し、これを
対応する係数メモリ18に設定する。
Here, regarding the step filter 15,
This will be described in detail. The step filter 15 is a second-order II
R (Infinite Impulse Response)
ce) filter. The IIR filter includes a coefficient memory 18 and a delay circuit 17 inside. Where 2
The next IIR filter is II having two delay circuits.
It is an R filter, and its transfer function H 2 (z) is expressed by the following equation (2). H 2 (z) = (a 0 + a 1 z -1 + a 2 z -2) / (1-b 1 z -1 + b 2 z -2) ... (2) where, a 0, a 1, a 2 , B 1 and b 2 are coefficient memories 1
The coefficient is set to 8. As is clear from the above equation (3), since the IIR filter may have poles, II
The output of the R filter may diverge. Therefore, the coefficients a 0 , a 1 , and a for confirming the stability of the transfer function H 2 (z) are confirmed.
Only 2 , b 1 and b 2 are stored in the coefficient storage unit 13.
Therefore, the coefficient storage unit 13 stores a plurality of coefficient groups each including five coefficients. The coefficient selection unit 14 selects the optimum coefficient group for waveform equalization processing from these coefficient groups by a predetermined method (details will be described later) and sets it in the corresponding coefficient memory 18.

【0016】上記のような等化器がDSU(Digit
al Service Unit)内に設置されるので
あるが、減衰した信号を実際に等化処理可能にするため
に、トレーニングモードと呼ばれる初期設定を行う。こ
れについては、「従来の技術」にて記載したものと同様
である。以下、このトレーニングモードについて、図1
を参照して詳細に説明する。
The equalizer as described above is a DSU (Digit).
Although it is installed in the al Service Unit, an initial setting called a training mode is performed in order to actually enable equalization processing of the attenuated signal. This is the same as that described in "Prior Art". This training mode is shown below in Figure 1.
This will be described in detail with reference to FIG.

【0017】交換局(図示せず)は、トレーニング信号
をこのDSUに送信する。このトレーニング信号は、伝
送距離による減衰やメタリック線の√f減衰特性などに
よって減衰する。
A switching center (not shown) sends a training signal to this DSU. This training signal is attenuated due to the attenuation due to the transmission distance and the √f attenuation characteristic of the metallic line.

【0018】トレーニング信号は、入力端子11を介し
て、AGC回路12に入力する。AGC回路12は、ま
ず減衰したトレーニング信号の電圧ピーク値を検出する
ピークホールド処理を行い、検出した電圧ピーク値が予
め定められた電圧レベルになるように増幅する。さら
に、AGC回路12は、その増幅率((予め定められた
電圧レベル値)/(トレーニング信号の電圧ピーク
値))を演算し、係数選択回路14に通知する。係数選
択部14は、増幅率からデジタル信号の伝送距離を得る
ことができる。係数選択部14は、この伝送距離を参照
して係数格納部13から波形等化処理するのに最適な係
数群を選択する。係数選択部14は、選択した係数群を
それぞれが対応する係数メモリ18に格納する。これに
よって、等化器は、デジタル信号を受信した際に正確な
波形等化処理が可能になる。以降は、自由にディジタル
通信を行うことができる。
The training signal is input to the AGC circuit 12 via the input terminal 11. The AGC circuit 12 first performs peak hold processing for detecting the voltage peak value of the attenuated training signal, and amplifies the detected voltage peak value so that the detected voltage peak value becomes a predetermined voltage level. Furthermore, the AGC circuit 12 calculates the amplification factor ((predetermined voltage level value) / (voltage peak value of the training signal)) and notifies the coefficient selection circuit 14 of it. The coefficient selection unit 14 can obtain the transmission distance of the digital signal from the amplification factor. The coefficient selection unit 14 refers to this transmission distance and selects the optimum coefficient group for waveform equalization processing from the coefficient storage unit 13. The coefficient selection unit 14 stores the selected coefficient group in the corresponding coefficient memory 18. This allows the equalizer to perform accurate waveform equalization processing when receiving a digital signal. After that, digital communication can be freely performed.

【0019】ここで、本実施例にかかる等化器と従来の
等化器とについて比較する。その比較例として、本願発
明者は、直径0.65mmの紙ケーブルを使用したデジ
タル加入者線伝送路8km上でデジタル信号を伝送した
場合におけるシミュレーションを行った。その結果によ
れば、本実施例の2次のIIRフィルタを用いた等化器
とほぼ同等の等化性能を従来の等化器で得ようとする
と、FIRフィルタは、(1)式において、n=16以
上が必要となる。したがって、本実施例に係る等化器
は、容易に等化性能を向上することが可能である。ま
た、本実施例に係る等化器をハードウェアで構成する場
合には、回路規模を小型化することができる。一方、ソ
フトウェアで構成する場合には、演算時間を短縮するこ
とができることとなる。
Here, the equalizer according to this embodiment and the conventional equalizer will be compared. As a comparative example, the inventor of the present application performed a simulation in the case where a digital signal was transmitted on a digital subscriber line transmission line 8 km using a paper cable having a diameter of 0.65 mm. According to the result, when it is attempted to obtain the equalization performance which is almost equal to that of the equalizer using the second-order IIR filter of the present embodiment with the conventional equalizer, the FIR filter has the following formula (1): n = 16 or more is required. Therefore, the equalizer according to the present embodiment can easily improve the equalization performance. Moreover, when the equalizer according to the present embodiment is configured by hardware, the circuit scale can be reduced. On the other hand, when it is configured by software, the calculation time can be shortened.

【0020】また、前述したように、IIRフィルタ
は、FIRフィルタと比較して安定性の面で劣ってい
る。しかしながら、係数格納部13に格納されている係
数群は、予め安定性を判別したものを格納するようにし
ているので、この問題は解消されている。
Further, as described above, the IIR filter is inferior in stability as compared with the FIR filter. However, since the coefficient group stored in the coefficient storage unit 13 stores the one whose stability is previously determined, this problem is solved.

【0021】[0021]

【発明の効果】請求項1に係る発明によれば、波形等化
処理手段は、極を有する伝達関数に基づいて伝送信号の
波形等化処理を実行する。係数群格納手段は、伝送信号
の波形等化処理を実行可能であって、かつ波形等化処理
手段の伝達関数の安定性を確認した係数群を格納する。
そのため、波形等化処理手段が出力する信号が発散する
ことはない。したがって、波形等化処理手段は、係数格
納手段および遅延回路の個数を少なくして正確な波形等
化処理を行うことができる。すなわち、波形等化手段に
おける演算回数が少なくなるため、高速な波形等化処理
を行うことのできる。また、等化器の構成部の個数を少
なくできるため、等化器を小型にすることができる。
According to the invention of claim 1, the waveform equalization processing means executes the waveform equalization processing of the transmission signal based on the transfer function having the poles. The coefficient group storage means is capable of executing the waveform equalization processing of the transmission signal, and stores the coefficient group for which the stability of the transfer function of the waveform equalization processing means is confirmed.
Therefore, the signal output by the waveform equalization processing means does not diverge. Therefore, the waveform equalization processing means can perform accurate waveform equalization processing by reducing the number of coefficient storage means and delay circuits. That is, since the number of calculations in the waveform equalization means is reduced, it is possible to perform high-speed waveform equalization processing. Moreover, since the number of constituent parts of the equalizer can be reduced, the equalizer can be downsized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係る等化器の全体構成を示
すブロック図である。
FIG. 1 is a block diagram showing an overall configuration of an equalizer according to an exemplary embodiment of the present invention.

【図2】従来の等化器の全体構成を示すブロック図であ
る。
FIG. 2 is a block diagram showing an overall configuration of a conventional equalizer.

【符号の説明】[Explanation of symbols]

11…入力端子 12…AGC回路 13…係数格納部 14…係数選択部 15…ステップフィルタ 16…出力端子 17…遅延回路 18…係数メモリ DESCRIPTION OF SYMBOLS 11 ... Input terminal 12 ... AGC circuit 13 ... Coefficient storage part 14 ... Coefficient selection part 15 ... Step filter 16 ... Output terminal 17 ... Delay circuit 18 ... Coefficient memory

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 伝送信号の周波数に依存して減衰した当
該伝送信号を補償するための等化器であって、 伝達関数に極を有するIIRフィルタを含み、前記伝送
信号の波形等化処理を実行する波形等化処理手段と、 前記伝送信号の波形等化処理を実行可能であって、かつ
予め前記伝達関数の安定性が確認された係数群を格納す
る係数群格納手段と、 前記伝送信号が伝送されてきた伝送距離を推定する伝送
距離推定手段と、 前記伝送距離推定手段によって推定された伝送距離に基
づいて、前記係数群格納手段から係数群を選択する係数
選択手段と、 前記係数選択手段により選択された係数群を前記波形等
化処理手段に設定する係数設定手段とを備える、等化
器。
1. An equalizer for compensating a transmission signal attenuated depending on the frequency of the transmission signal, including an IIR filter having a pole in a transfer function, and performing waveform equalization processing of the transmission signal. Waveform equalization processing means to be executed, coefficient group storage means capable of performing waveform equalization processing of the transmission signal, and storing coefficient groups whose stability of the transfer function has been confirmed in advance, and the transmission signal Transmission distance estimation means for estimating the transmission distance that has been transmitted, coefficient selection means for selecting a coefficient group from the coefficient group storage means based on the transmission distance estimated by the transmission distance estimation means, and the coefficient selection And a coefficient setting means for setting the coefficient group selected by the means in the waveform equalization processing means.
JP18447295A 1995-07-20 1995-07-20 Equalizer Pending JPH0936783A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18447295A JPH0936783A (en) 1995-07-20 1995-07-20 Equalizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18447295A JPH0936783A (en) 1995-07-20 1995-07-20 Equalizer

Publications (1)

Publication Number Publication Date
JPH0936783A true JPH0936783A (en) 1997-02-07

Family

ID=16153768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18447295A Pending JPH0936783A (en) 1995-07-20 1995-07-20 Equalizer

Country Status (1)

Country Link
JP (1) JPH0936783A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243705A (en) * 2006-03-09 2007-09-20 Matsushita Electric Ind Co Ltd External transmission/reception apparatus, transmission/reception system, and transmission/reception method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243705A (en) * 2006-03-09 2007-09-20 Matsushita Electric Ind Co Ltd External transmission/reception apparatus, transmission/reception system, and transmission/reception method

Similar Documents

Publication Publication Date Title
US7254198B1 (en) Receiver system having analog pre-filter and digital equalizer
EP1183840B1 (en) Optimization of channel equalizer
US5761088A (en) Method and apparatus for channel identification using incomplete or noisy information
US5521908A (en) Method and apparatus for providing reduced complexity echo cancellation in a multicarrier communication system
EP1392013B1 (en) Hybrid adaptive equalizer for optical communication systems
JPH05226975A (en) Method and device for changing coefficient in complex adaptive equalizer
EP0577901B1 (en) Adaptive equalization system and method
EP0635949A1 (en) Method for determining the optimal length of a data block in a time division multiple access (TDMA) communications system
JPH07114347B2 (en) Adaptive equalization system, input signal equalization method and DCE
KR19990072449A (en) Detector system having an equalizer
US4408332A (en) Adaptive system in a digital data receiver providing compensation for amplitude and phase distortions introduced by a data transmission channels
US7480377B2 (en) Dual adaptive filter apparatus and method
US20040042545A1 (en) Equalizer of single carrier receiver for improving equalization speed and equalization method thereof
US5245556A (en) Adaptive equalizer method and apparatus
US6963643B1 (en) Method and apparatus for canceling echo in a telephone communication system
JPH0936783A (en) Equalizer
US8644369B1 (en) Equalizer adaptation for heavily compressed or clipped communications signals
US6349112B1 (en) Adaptive equalizer compensating signal distortion on transmission path
WO2018006800A1 (en) Clock balancing method, apparatus and system for qpsk system
JP3424723B2 (en) Adaptive equalizer
US6856684B1 (en) Device and method for echo compensation in a two-wire full duplex channel transmission method
JP2002540728A (en) Adaptive filter equalization technology
JP3138586B2 (en) Adaptive equalizer and adaptive diversity equalizer
JPH06284094A (en) Most likelihood series estimating device
JPS59139717A (en) Automatic equalizer