JPH09323412A - Drive circuit of ink jet head - Google Patents

Drive circuit of ink jet head

Info

Publication number
JPH09323412A
JPH09323412A JP8165222A JP16522296A JPH09323412A JP H09323412 A JPH09323412 A JP H09323412A JP 8165222 A JP8165222 A JP 8165222A JP 16522296 A JP16522296 A JP 16522296A JP H09323412 A JPH09323412 A JP H09323412A
Authority
JP
Japan
Prior art keywords
voltage
drive circuit
electrode
control terminal
ink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8165222A
Other languages
Japanese (ja)
Inventor
Shiyuuhei Hiwada
周平 鶸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP8165222A priority Critical patent/JPH09323412A/en
Publication of JPH09323412A publication Critical patent/JPH09323412A/en
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2202/00Embodiments of or processes related to ink-jet or thermal heads
    • B41J2202/01Embodiments of or processes related to ink-jet heads
    • B41J2202/10Finger type piezoelectric elements

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the effect to be produced by the driving of an adjacent channel, to prevent the distortion of a drive voltage waveform, to obtain proper rising and falling times of driving and to dispense with an increase of a switching circuit by lowering the impedance of a circuit when drive output is held to 'H' or 'L'. SOLUTION: This drive circuit is constituted so that two dual gate transistors Q1, Q2 are connected across a power supply and a ground in series and the connection point of them is connected to an electrode to control the application of voltage to the electrode. The first gate G1 of one transistor Q1 is a raising one for applying voltage to the electrode and the second gate G2 thereof is one for holding a high level while the first gate G1 of the other transistor Q2 is one for lowering applied voltage and the second gate G2 thereof is one for holding a low level.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、ノズルよりインク
を噴射して印刷を行うインクジェット式記録装置に用い
られるインクジェットヘッドの駆動回路に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive circuit for an ink jet head used in an ink jet recording apparatus that ejects ink from nozzles to perform printing.

【0002】[0002]

【従来の技術】従来から、インクジェットヘッドとし
て、複数のインク噴射用のノズルを持つチャンネルに対
応して電圧印加用の電極が設けられたアクチュエータを
備え、駆動回路によってこの電極に電圧を印加すること
によりノズルよりインクを噴射するものが一般的に知ら
れている。図1はこの種のインクジェットヘッドの断面
図である。インクジェットヘッド1は、圧電素子基板2
に溝状のインク室となる圧力チャンバー(以下、チャン
ネルという)3が複数個、連続的に並んで形成されてい
る。圧電基板2の一方の端には各チャンネル3に対応し
てノズル穴4を持つノズルプレート5が設けられ、圧電
素子基板2の上面にはカバープレート6が被せられてい
る。チャンネル3の壁面には電圧が印加される電極7が
設けられ、ヘッド駆動のためのアクチュエータを構成し
ている。なお、8はマニホールド、9はインク供給口、
10は電極引き出し端子である。
2. Description of the Related Art Conventionally, as an ink jet head, an actuator having an electrode for applying voltage corresponding to a channel having a plurality of nozzles for ejecting ink has been provided, and a voltage is applied to this electrode by a drive circuit. A method of ejecting ink from a nozzle is generally known. FIG. 1 is a sectional view of an inkjet head of this type. The inkjet head 1 includes a piezoelectric element substrate 2
A plurality of pressure chambers (hereinafter, referred to as channels) 3 serving as groove-shaped ink chambers are continuously formed side by side. A nozzle plate 5 having nozzle holes 4 corresponding to each channel 3 is provided at one end of the piezoelectric substrate 2, and a cover plate 6 is covered on the upper surface of the piezoelectric element substrate 2. An electrode 7 to which a voltage is applied is provided on the wall surface of the channel 3 and constitutes an actuator for driving the head. In addition, 8 is a manifold, 9 is an ink supply port,
Reference numeral 10 is an electrode lead terminal.

【0003】図2は図1のA−A線断面図であり、隣り
合うチャンネル3を3a,3b,3c,3d,3eで示
し、その間の隔壁13を13a,13b,13c,13
d,13eで示し、各チャンネル3に対応して設けられ
た電極7の各々を7a,7b,7c,7d,7eで示し
ている。図3は、上記のような構成のヘッドの等価回路
を示し、隣り合う電極7に挟まれた各隔壁13が、直列
接続された静電容量(コンデンサ)成分となる。
FIG. 2 is a sectional view taken along the line AA of FIG. 1. Adjacent channels 3 are indicated by 3a, 3b, 3c, 3d and 3e, and partition walls 13 between them are denoted by 13a, 13b, 13c and 13.
The electrodes 7 provided corresponding to the respective channels 3 are indicated by 7a, 7b, 7c, 7d, and 7e. FIG. 3 shows an equivalent circuit of the head having the above-mentioned configuration, in which each partition wall 13 sandwiched between adjacent electrodes 7 serves as a capacitance (capacitor) component connected in series.

【0004】図4はこのようなヘッドの等価回路と駆動
回路との接続関係を示す図であり、駆動回路14の出力
は各チャンネル3に対応した電極13に接続され、各静
電容量が負荷となる。駆動回路14の入力端子をa,
b,c、出力端子をd,e,fで示している。図5はこ
の駆動回路14の一つの構成を示す。駆動回路14は、
電源とGNDとの間に直列に接続されたスイッチング素
子としてのMOS形電界効果トランジスタ(FET)1
5,16と、これらの各々に並列に接続された逆バイア
ス保護用のダイオード17,18と、レベル変換器19
とから成る。
FIG. 4 is a diagram showing the connection relationship between the equivalent circuit of such a head and the drive circuit. The output of the drive circuit 14 is connected to the electrode 13 corresponding to each channel 3, and each capacitance is loaded. Becomes The input terminal of the drive circuit 14 is a,
b, c and output terminals are indicated by d, e, f. FIG. 5 shows one configuration of the drive circuit 14. The drive circuit 14
MOS field effect transistor (FET) 1 as a switching element connected in series between a power supply and GND
5, 16 and diodes 17 and 18 for reverse bias protection connected in parallel to each of them, and a level converter 19
Consisting of

【0005】上記のように直列接続された静電容量から
なる負荷を上記駆動回路で駆動した場合の信号波形を図
6に示す。駆動回路14の入力端子a,b,cに図6の
a,b,cで示すような3信号を入力すると、その出力
端子d,e,fには、図6のd,e,fで示すような出
力電圧が現われる。これは、駆動回路14の出力インピ
ーダンスが300Ωで、静電容量が1200pFの場合
である。出力電圧d,e,fの立ち上がり時間(これを
Trと記す)、及び立ち下がり時間(これをTfと記
す)は約2μS(この値は適正なインク噴射のためには
所定の値である必要がある)である。
FIG. 6 shows a signal waveform when the load composed of electrostatic capacitances connected in series as described above is driven by the drive circuit. When three signals as shown in a, b, c of FIG. 6 are inputted to the input terminals a, b, c of the drive circuit 14, the output terminals d, e, f are d, e, f of FIG. The output voltage as shown appears. This is the case where the output impedance of the drive circuit 14 is 300Ω and the electrostatic capacitance is 1200 pF. The rise time (referred to as Tr) and the fall time (referred to as Tf) of the output voltages d, e, and f are about 2 μS (this value must be a predetermined value for proper ink ejection). There is).

【0006】[0006]

【発明が解決しようとする課題】ところで、上記のよう
な従来の駆動回路において問題となるのは、出力電圧
d,e,fの内、一つのチャンネルのオン、つまり
「H」レベル状態時や、オフ、つまり「L」レベル状態
時に、隣りのチャンネルがオフ又はオンされた瞬間、そ
の影響を受けて「H」又は「L」レベル電圧が安定しな
いことである。すなわち、駆動回路14による駆動電圧
波形が歪むのである。これにより、ヘッドの隔壁が意図
しない変形をし、インク噴射に対し悪影響を与え、安定
噴射を阻害することがある。これは、駆動回路14の出
力インピーダンスが大きいことが影響しているのであ
る。例えば駆動回路14がオフ状態にあるとき、出力端
子dはオン状態のトランジスタ16を介してGNDに接
続されるが、オン状態のトランジスタ16のインピーダ
ンス(オン抵抗)がゼロでないことに因る。
The problem with the conventional drive circuit as described above is that when one of the output voltages d, e, and f is turned on, that is, when it is in the "H" level state, , OFF, that is, in the "L" level state, the "H" or "L" level voltage is not stable under the influence of the moment when the adjacent channel is turned OFF or ON. That is, the drive voltage waveform of the drive circuit 14 is distorted. As a result, the partition walls of the head may be unintentionally deformed, which may adversely affect the ink ejection and hinder stable ejection. This is because the output impedance of the drive circuit 14 is large. For example, when the drive circuit 14 is in the off state, the output terminal d is connected to GND via the transistor 16 in the on state, but this is because the impedance (on resistance) of the transistor 16 in the on state is not zero.

【0007】本発明は、上述した問題点を解決するため
になされたものであり、複数のチャンネルに対応して設
けられ、等価的に静電容量が直列接続されたアクチュエ
ータを駆動する駆動回路にあって、その駆動出力が
「H」又は「L」に保持されている時に、回路のインピ
ーダンスを低くすることにより、隣りのチャンネル駆動
の影響を受けることが少なくなり、駆動電圧波形が歪む
ことがなく、また、適正な駆動の立ち上がり時間及び立
ち下がり時間が得られ、しかもスイッチング回路を増設
する必要がなく安価なインクジェットヘッドの駆動回路
を提供することを目的とする。
The present invention has been made in order to solve the above-mentioned problems, and provides a drive circuit for driving an actuator which is provided corresponding to a plurality of channels and whose capacitances are equivalently connected in series. Therefore, when the drive output is held at “H” or “L”, by lowering the impedance of the circuit, the influence of the adjacent channel drive is lessened and the drive voltage waveform may be distorted. It is an object of the present invention to provide an inexpensive inkjet head drive circuit that does not require an appropriate drive rise time and fall time, and does not require an additional switching circuit.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に請求項1の発明のインクジェットヘッドの駆動回路
は、連続的に形成された複数のインク噴射用のノズルを
持つチャンネルと、このチャンネルに対応して設けられ
た電圧印加用の電極とから成るアクチュエータを備え、
このアクチュエータの電極に電圧を印加することにより
ノズルよりインクを噴射するインクジェットヘッドの駆
動回路において、複数の制御端子を有した2個のスイッ
チング素子が電源側とグランド側の間に直列接続され、
その接続点を電極へ接続して、該電極への電圧印加を制
御する構成とし、一方のスイッチング素子の第1の制御
端子は電極へ電圧を印加するための立ち上げ用であり、
第2の制御端子はハイレベル保持用であり、他方のスイ
ッチング素子の第1の制御端子は印加電圧の立ち下げ用
であり、第2の制御端子はローレベル保持用である。
In order to achieve the above object, a drive circuit for an ink jet head according to a first aspect of the present invention has a channel having a plurality of nozzles for ejecting ink which are continuously formed, and a channel formed in the channel. An actuator composed of a corresponding electrode for voltage application is provided,
In a drive circuit of an inkjet head that ejects ink from a nozzle by applying a voltage to an electrode of this actuator, two switching elements having a plurality of control terminals are connected in series between a power supply side and a ground side,
The connection point is connected to an electrode to control the voltage application to the electrode, and the first control terminal of one switching element is for starting up for applying a voltage to the electrode,
The second control terminal is for holding a high level, the first control terminal of the other switching element is for lowering the applied voltage, and the second control terminal is for holding a low level.

【0009】上記構成においては、電源側に接続された
一方のスイッチング素子の第1の制御端子にオン信号を
与えて半導通させ、電極への電圧印加の立ち上げを行
い、続いてこのスイッチング素子の第2の制御端子にオ
ン信号を与えて全導通させることで、印加電圧のハイレ
ベル状態を保持させる。また、グランド側に接続された
他方のスイッチング素子の第1の制御端子にオン信号を
与えて半導通させ、電極への印加電圧の立ち下げを行
い、続いてこのスイッチング素子の第2の制御端子にオ
ン信号を与えて全導通させることで、印加電圧のローレ
ベル状態を保持させる。こうして、印加電圧を立ち上げ
たハイレベル状態及び立ち下げたローレベル状態のいず
れにおいても出力インピーダンスを低くすることができ
て、隣りのチャンネルのアクチュエータ駆動の影響を受
けることを低減でき、また、印加電圧の立ち上げ、立ち
下げの最適な時間を選択することも容易となる。
In the above structure, an ON signal is applied to the first control terminal of one of the switching elements connected to the power supply side so that the switching element is semi-conducted and the voltage application to the electrodes is started up. A high level state of the applied voltage is held by applying an ON signal to the second control terminal of (1) to make it fully conductive. In addition, the ON signal is applied to the first control terminal of the other switching element connected to the ground side to make it semi-conductive to lower the voltage applied to the electrode, and then the second control terminal of this switching element. A low level state of the applied voltage is maintained by applying an ON signal to the switch and making it all conductive. In this way, the output impedance can be lowered in both the high level state in which the applied voltage is raised and the low level state in which the applied voltage is lowered, and it is possible to reduce the influence of the actuator drive of the adjacent channel. It is also easy to select the optimum time for raising and lowering the voltage.

【0010】また、請求項2の発明のインクジェットヘ
ッドの駆動回路は、上記請求項1に記載の構成におい
て、アクチュエータのチャンネルは圧電素子基板に連続
的に区画形成され、前記電極はこのチャンネル壁に設け
られており、前記電極へ電圧を印加することにより前記
圧電素子が変形し、チャンネルの容積が変化してインク
を噴射するものである。この構成においては、隣り合う
チャンネルの電極間の圧電素子は等価的に静電容量が直
列に接続されたものとなるが、電極を電源側へ接続し、
又はグランドに接続する駆動回路の出力インピーダンス
が低くなるので、隣りのチャンネル駆動の影響を受ける
ことが少なくなる。
According to a second aspect of the present invention, in the drive circuit for an ink jet head according to the first aspect, the channels of the actuator are continuously formed on the piezoelectric element substrate and the electrodes are formed on the channel walls. The piezoelectric element is provided and the piezoelectric element is deformed by applying a voltage to the electrode, and the volume of the channel is changed to eject ink. In this configuration, the piezoelectric element between the electrodes of the adjacent channels is equivalently connected in series with the capacitance, but the electrodes are connected to the power supply side,
Alternatively, since the output impedance of the drive circuit connected to the ground is low, the influence of driving the adjacent channel is reduced.

【0011】また、請求項3の発明のインクジェットヘ
ッドの駆動回路は、上記請求項1又は請求項2に記載の
構成において、スイッチング素子がデュアルゲート電界
効果トランジスタであるものである。この構成において
は、スイッチング素子を別個に増設することなく、印加
電圧の立ち上げ後のハイレベル保持や立ち下げ後のロー
レベル保持を行える。
According to a third aspect of the present invention, there is provided a driving circuit for an ink jet head, wherein the switching element is a dual gate field effect transistor in the configuration according to the first or second aspect. With this configuration, it is possible to hold the high level after the applied voltage rises and hold the low level after the applied voltage rise without separately adding a switching element.

【0012】また、請求項4の発明のインクジェットヘ
ッドの駆動回路は、上記請求項1又は請求項2に記載の
構成において、印加電圧の立ち上げ過渡時には、一方の
スイッチング素子の第1の制御端子のみをオンとし、印
加電圧の立ち下げ過渡時には、他方のスイッチング素子
の第1の制御端子のみをオンとするものである。この構
成においては、上記の作用に加えて、印加電圧の立ち上
げ、立ち下げの最適時間を任意に選択することができ
る。
According to a fourth aspect of the present invention, there is provided a drive circuit for an ink jet head according to the first or second aspect, wherein the first control terminal of one of the switching elements is at the transition of rising of the applied voltage. Only the first control terminal of the other switching element is turned on during the transition of the fall of the applied voltage. In this configuration, in addition to the above operation, the optimum time for raising and lowering the applied voltage can be arbitrarily selected.

【0013】[0013]

【発明の実施の形態】以下、本発明を具体化した一実施
例を図面を参照して説明する。図7はインクジェットヘ
ッドの等価回路とその駆動回路を示す図である。インク
ジェットヘッド自体は、上述した図1乃至図3と同等の
構成であり、連続的に形成された複数のインク噴射用の
ノズルを持つチャンネルと、このチャンネルに対応して
設けられた電圧印加用の電極とから成るアクチュエータ
を備えている。図7に示すように、圧電素子でなる隔壁
13a,13b,13c,13d,13eが等価的に静
電容量となり、これらが電極7a,7b,7c,7d,
7eにより直列に接続されている。駆動回路24の各々
は出力端子p,q,r…より隣り合う電極7a,7b,
7c…に電圧を印加する。各駆動回路24は2つの入力
端子(j,m)、(k,n)、(l,o)…を有してい
る。さらに連続する電極に対しても駆動回路24は上記
と同等の繰り返し態様で構成される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. FIG. 7 is a diagram showing an equivalent circuit of the ink jet head and its drive circuit. The inkjet head itself has the same configuration as that of FIGS. 1 to 3 described above, and includes a channel having a plurality of nozzles for ejecting ink formed continuously and a voltage application provided corresponding to this channel. An actuator including an electrode is provided. As shown in FIG. 7, the partition walls 13a, 13b, 13c, 13d, and 13e formed of piezoelectric elements have equivalent capacitances, and these electrodes 7a, 7b, 7c, 7d, and
It is connected in series by 7e. Each of the drive circuits 24 has electrodes 7a, 7b, which are adjacent to the output terminals p, q, r ...
A voltage is applied to 7c. Each drive circuit 24 has two input terminals (j, m), (k, n), (l, o) .... For further continuous electrodes, the drive circuit 24 is configured in the same repeating mode as described above.

【0014】図8は一つの駆動回路24の構成を示す。
駆動回路24は、電源側(+B)とグランド側の間にそ
れぞれドレイン・ソースを直列接続されたスイッチング
素子としての2個のMOS型デュアルゲート電界効果ト
ランジスタ(FET、以下、トランジスタという)Q
1,Q2を有し、それらの接続点を出力端子pとして電
極へ接続する。トランジスタQ1,Q2の各第1ゲート
(制御端子)G1は、静電容量充放電制御用の制御端子
であり、前者は電極への電圧印加の立ち上げ用、後者は
立ち下げ用である。また、各第2ゲート(制御端子)G
2は、出力信号の「H」レベル、「L」レベル保持用の
制御端子である。これらトランジスタQ1,Q2の各々
と並列に、保護用のダイオードD1,D2が接続されて
いる。そして、入力端子jによりレベル変換器19を介
してトランジスタQ1のゲートG1とトランジスタQ2
のゲートG1に制御電圧を与えることでオン・オフ制御
し、出力端子pに「H」,「L」レベルの信号、つま
り、電極への電圧印加の立ち上げ、立ち下げの信号を作
り出す。また、信号mによりレベル変換器19を介して
トランジスタQ1のゲートG2とトランジスタQ2のゲ
ートG2を制御し、出力端子pの「H」,「L」レベル
を保持する。隣り合う他の駆動回路は図示していない
が、同等の構成を有し、入力端子jのところがk(又は
l)となり、他方の入力端子mのところがn(又はo)
となり、出力端子pのところがq(又はr)となる。
FIG. 8 shows the structure of one drive circuit 24.
The drive circuit 24 includes two MOS type dual gate field effect transistors (FETs, hereinafter referred to as transistors) Q as switching elements whose drains and sources are connected in series between the power supply side (+ B) and the ground side.
1 and Q2, and the connection point thereof is connected to the electrode as an output terminal p. The first gates (control terminals) G1 of the transistors Q1 and Q2 are control terminals for electrostatic charge / discharge control. The former is for raising voltage application to the electrodes, and the latter is for lowering. In addition, each second gate (control terminal) G
Reference numeral 2 is a control terminal for holding "H" level and "L" level of the output signal. Protective diodes D1 and D2 are connected in parallel with each of these transistors Q1 and Q2. Then, the gate G1 and the transistor Q2 of the transistor Q1 are inputted through the level converter 19 by the input terminal j
ON / OFF control is performed by applying a control voltage to the gate G1 of the above, and signals of "H" and "L" levels are produced at the output terminal p, that is, signals for raising and lowering the voltage application to the electrodes. Also, the signal m controls the gate G2 of the transistor Q1 and the gate G2 of the transistor Q2 via the level converter 19, and holds the "H" and "L" levels of the output terminal p. Although not shown, the other adjacent drive circuits have the same configuration, and the input terminal j is k (or l) and the other input terminal m is n (or o).
And q (or r) at the output terminal p.

【0015】次に、上記のように構成された駆動回路の
動作について、図9を参照して説明する。入力端子j,
k,lを図示のタイミングで「H」レベル,「L」レベ
ルとし、入力端子m,n,oを各入力端子j,k,lの
信号(以下、j信号、k信号などと記す)の「H」レベ
ルの立ち上がり及び立ち下がりの直後のみHレベルとす
る。まず、信号jと信号mが「H」のときに、トランジ
スタQ1の第1ゲートG1にオン信号を与え、半導通と
する。これにより、出力端子pは図示Aのように「L」
から「H」に立ち上り時間(Tr)をもって立ち上が
る。この過渡的時間後、信号mが「L」となると、トラ
ンジスタQ1の第2ゲートG2にもオン信号を与える。
その結果、トランジスタQ1は全導通となり、出力端子
pにはこのトランジスタQ1を通して電源が接続され、
図示Bのように「H」の状態が保持される。このとき、
トランジスタQ1には大きなドレイン電流が流れる。
Next, the operation of the drive circuit configured as described above will be described with reference to FIG. Input terminal j,
k and l are set to the “H” level and the “L” level at the timings shown, and the input terminals m, n, and o of the signals of the respective input terminals j, k, and 1 (hereinafter referred to as the j signal and the k signal) The H level is set only immediately after the rising and falling of the “H” level. First, when the signal j and the signal m are "H", an ON signal is given to the first gate G1 of the transistor Q1 to make it semi-conductive. As a result, the output terminal p becomes "L" as shown in A in the figure.
To “H” with a rising time (Tr). When the signal m becomes "L" after this transient time, the ON signal is also applied to the second gate G2 of the transistor Q1.
As a result, the transistor Q1 becomes fully conductive, and the power supply is connected to the output terminal p through this transistor Q1.
The state of "H" is held as shown in FIG. At this time,
A large drain current flows through the transistor Q1.

【0016】ちなみに、デュアルゲートトランジスタQ
1,Q2の出力電圧を20V、充放電電流を50mA、
保持電流を200mAとしたとき、第1ゲートG1、第
2ゲートG2をON、OFFとした場合、第1ゲート−
ソース間電圧に対するドレイン電流の特性は、図10に
示すようになる。同図からも分かるように、第1ゲート
G1がON状態で、第2ゲートがOFFの時に比べて、
第2ゲートがONすると、ドレイン電流が大きく増大す
る特性があり、この特性に従って、上記のように「H」
状態保持時に大きなドレイン電流が流れる。なお、立ち
上り時間(Tr)の出力インピーダンスは400Ω、
「H」状態保持時の出力インピーダンスは100Ωとな
る。
Incidentally, the dual gate transistor Q
Output voltage of 1 and Q2 is 20V, charge and discharge current is 50mA,
When the holding current is 200 mA, when the first gate G1 and the second gate G2 are ON and OFF, the first gate-
The characteristics of the drain current with respect to the voltage between the sources are as shown in FIG. As can be seen from the figure, compared to when the first gate G1 is in the ON state and the second gate is OFF,
When the second gate is turned on, there is a characteristic that the drain current greatly increases. According to this characteristic, as described above, "H"
A large drain current flows when the state is maintained. The output impedance of the rise time (Tr) is 400Ω,
The output impedance when the "H" state is maintained is 100Ω.

【0017】次に、信号jが「H」から「L」となり、
そのタイミングで信号mが再度「H」となると、トラン
ジスタQ1は全導通からオフとなり、トランジスタQ2
の第1ゲートG1がオフからオンとなり、そのため、出
力端子pは図示Cのように「H」から「L」に立ち下が
り、立ち下がり時間(Tf)となる。この過渡的時間
後、信号mが「L」となると、トランジスタQ2の第2
ゲートG2もオンし、トランジスタQ2は全導通とな
り、これを通して出力端子pはグランドに接続され、図
示Dのように「L」の状態が保持される。ちなみに、立
ち下がり時間(Tf)の出力インピーダンスは400
Ω、トランジスタQ2が全導通で「L」の状態保持時の
出力インピーダンスは100Ωとなる。なお、その他の
駆動回路の信号k,nや信号l,oによる出力端子q,
rの信号の変化も同様である。
Next, the signal j changes from "H" to "L",
When the signal m becomes “H” again at that timing, the transistor Q1 is turned off from full conduction, and the transistor Q2 is turned off.
The first gate G1 of the above turns from OFF to ON, so that the output terminal p falls from "H" to "L" as shown in C and the fall time (Tf) is reached. After this transient time, when the signal m becomes “L”, the second
The gate G2 is also turned on, the transistor Q2 becomes fully conductive, the output terminal p is connected to the ground through this, and the state of "L" is maintained as shown in D. By the way, the output impedance of the fall time (Tf) is 400
Ω, the output impedance is 100 Ω when the transistor Q2 is fully conductive and the state of “L” is maintained. In addition, the output terminals q by the signals k and n of the other drive circuits and the signals l and o,
The same applies to changes in the signal of r.

【0018】このように動作することで、「H」及び
「L」の状態保持時に、駆動回路の出力インピーダンス
が可変して小さくなるので、一つのチャンネルが駆動さ
れている、例えば図9のBの状態で、隣りのチャンネル
が駆動されても、「H」レベルの電圧が変動することは
なく、また、一つのチャンネルが非駆動状態、例えば、
図9のDの状態で隣りのチャンネルが駆動状態から非駆
動状態に変化したとしても、「L」レベルの電圧が変動
することはない。このため、アクチュエータ駆動信号の
波形歪みが改善される。また、印加電圧の立ち上り時間
(Tr)、立ち下がり時間(Tf)を任意に選択でき、
安定したインク噴射に寄与できる。しかも、駆動回路に
トランジスタを増設することなく、上記のように波形歪
み改善のためのオン抵抗の低減と、立ち上り及び立ち下
がり時間の最適化とを両立することが可能となる。
By operating in this manner, the output impedance of the drive circuit is changed and reduced when the "H" and "L" states are held, so that one channel is driven, for example, B in FIG. In this state, even if the adjacent channel is driven, the voltage at the “H” level does not change, and one channel is in the non-driven state, for example,
Even if the adjacent channel changes from the driving state to the non-driving state in the state of D in FIG. 9, the “L” level voltage does not change. Therefore, the waveform distortion of the actuator drive signal is improved. Further, the rising time (Tr) and the falling time (Tf) of the applied voltage can be arbitrarily selected,
It can contribute to stable ink ejection. Moreover, it is possible to achieve both the reduction of the ON resistance for improving the waveform distortion and the optimization of the rise and fall times as described above, without adding a transistor to the drive circuit.

【0019】[0019]

【発明の効果】以上のように請求項1の発明に係るイン
クジェットヘッドの駆動回路によれば、2つのスイッチ
ング素子の一方の素子の第1の制御端子をアクチュエー
タの電極への電圧印加の立ち上げ用に制御し、第2の制
御端子を印加電圧のハイレベル状態保持用に制御し、他
方のスイッチング素子の第1の制御端子を電極への印加
電圧の立ち下げ用に制御し、第2の制御端子を印加電圧
のローレベル状態保持用に制御するようにしたので、印
加電圧を立ち上げたハイレベル状態及び立ち下げたロー
レベル状態でのスイッチング素子の出力インピーダンス
を低くすることができる。そのため、隣りのアクチュエ
ータ駆動によって、印加電圧の立ち上げ又は立ち下げ状
態の信号レベルが影響を受けることが低減され、出力電
圧の波形歪が少なくなり、また、適正な駆動の立ち上が
り時間及び立ち下がり時間を選択することも容易とな
る。従って、安定したインク噴射が可能となる。
As described above, according to the ink jet head drive circuit of the first aspect of the present invention, the first control terminal of one of the two switching elements is used to raise the voltage applied to the electrode of the actuator. Control, the second control terminal is controlled to hold the applied voltage at a high level, and the first control terminal of the other switching element is controlled to drop the applied voltage to the electrode. Since the control terminal is controlled to hold the low level state of the applied voltage, the output impedance of the switching element can be lowered in the high level state in which the applied voltage is raised and in the low level state in which the applied voltage is lowered. Therefore, it is possible to reduce the influence of the signal level in the rising or falling state of the applied voltage due to the driving of the adjacent actuator, reduce the waveform distortion of the output voltage, and increase the proper driving rise time and fall time. It is also easy to select. Therefore, stable ink ejection is possible.

【0020】また、請求項2の発明に係るインクジェッ
トヘッドの駆動回路によれば、隣り合うチャンネルの電
極間の圧電素子は等価的に静電容量が直列に接続された
ものであるにも関わらず、電極を電源側へ接続し、又は
グランドに接続する駆動回路の出力インピーダンスを低
くでき、隣りのチャンネル駆動の影響を受けることが低
減され、上記の効果が得られる。
According to the ink jet head drive circuit of the second aspect of the present invention, the piezoelectric elements between the electrodes of the adjacent channels are equivalently connected in series in capacitance. , The output impedance of the drive circuit connecting the electrode to the power supply side or the ground can be lowered, the influence of the drive of the adjacent channel can be reduced, and the above effect can be obtained.

【0021】また、請求項3の発明に係るインクジェッ
トヘッドの駆動回路によれば、スイッチング素子として
デュアルゲート電界効果トランジスタを用いたので、ス
イッチング素子を増設することなく、印加電圧の立ち上
げ後のハイレベル保持や立ち下げ後のローレベル保持が
可能となる。
According to the ink jet head drive circuit of the third aspect of the present invention, since the dual gate field effect transistor is used as the switching element, the high voltage after the rise of the applied voltage is increased without adding the switching element. It is possible to hold the level and hold the low level after the fall.

【0022】また、請求項4の発明に係るインクジェッ
トヘッドの駆動回路によれば、印加電圧の立ち上げ過渡
時及び立ち下げ過渡時に、それぞれのスイッチング素子
の第1の制御端子のみをオンとするので、印加電圧の立
ち上げ、立ち下げの最適時間の選択が容易に行える。
Further, according to the ink jet head drive circuit of the present invention, only the first control terminal of each switching element is turned on during the rising transition and the falling transition of the applied voltage. It is easy to select the optimum time for raising and lowering the applied voltage.

【図面の簡単な説明】[Brief description of drawings]

【図1】インクジェットヘッドの断面図である。FIG. 1 is a cross-sectional view of an inkjet head.

【図2】図1のA−A線断面図図である。FIG. 2 is a sectional view taken along the line AA of FIG.

【図3】上記のような構成のヘッドの等価回路図であ
る。
FIG. 3 is an equivalent circuit diagram of the head having the above configuration.

【図4】ヘッドの等価回路と駆動回路との接続関係を示
す図である。
FIG. 4 is a diagram showing a connection relationship between an equivalent circuit of a head and a drive circuit.

【図5】一つの駆動回路の構成図である。FIG. 5 is a configuration diagram of one drive circuit.

【図6】上記駆動回路で駆動した場合の信号波形図であ
る。
FIG. 6 is a signal waveform diagram when driven by the drive circuit.

【図7】本発明の実施の一形態によるインクジェットヘ
ッドの等価回路とその駆動回路を示す図である。
FIG. 7 is a diagram showing an equivalent circuit of an inkjet head and a driving circuit thereof according to an embodiment of the present invention.

【図8】本発明の実施の一形態による一つの駆動回路の
構成図である。
FIG. 8 is a configuration diagram of one drive circuit according to an embodiment of the present invention.

【図9】上記駆動回路で駆動した場合の信号波形図であ
る。
FIG. 9 is a signal waveform diagram when driven by the drive circuit.

【図10】第1ゲート−ソース間電圧に対するドレイン
電流の特性図である。
FIG. 10 is a characteristic diagram of drain current with respect to a first gate-source voltage.

【符号の説明】[Explanation of symbols]

2 圧電素子基板 3 チャンネル 7a,7b,7c,7d,7e 電極 24 駆動回路 Q1,Q2 トランジスタ(スイッチング素子) G1 第1のゲート(制御端子) G2 第2のゲート(制御端子) 2 Piezoelectric element substrate 3 Channels 7a, 7b, 7c, 7d, 7e Electrode 24 Driving circuit Q1, Q2 Transistor (switching element) G1 1st gate (control terminal) G2 2nd gate (control terminal)

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 連続的に形成された複数のインク噴射用
のノズルを持つチャンネルと、このチャンネルに対応し
て設けられた電圧印加用の電極とから成るアクチュエー
タを備え、このアクチュエータの電極に電圧を印加する
ことにより前記ノズルよりインクを噴射するインクジェ
ットヘッドの駆動回路において、 複数の制御端子を有した2個のスイッチング素子が電源
側とグランド側の間に直列接続され、その接続点を前記
電極へ接続して、該電極への電圧印加を制御する構成と
し、 前記一方のスイッチング素子の第1の制御端子は前記電
極へ電圧を印加するための立ち上げ用であり、第2の制
御端子はハイレベル保持用であり、 前記他方のスイッチング素子の第1の制御端子は印加電
圧の立ち下げ用であり、第2の制御端子はローレベル保
持用であることを特徴とするインクジェットヘッドの駆
動回路。
1. An actuator comprising a channel having a plurality of nozzles for ejecting ink formed continuously and an electrode for voltage application provided corresponding to the channel, the voltage being applied to the electrode of the actuator. In a drive circuit of an inkjet head that ejects ink from the nozzles by applying a voltage, two switching elements having a plurality of control terminals are connected in series between a power supply side and a ground side, and the connection point is the electrode. To control the voltage application to the electrode, the first control terminal of the one switching element is for starting to apply a voltage to the electrode, and the second control terminal is For holding the high level, the first control terminal of the other switching element is for lowering the applied voltage, and the second control terminal is for keeping the low level. A drive circuit for an ink-jet head, which is a portable device.
【請求項2】 前記アクチュエータのチャンネルは圧電
素子基板に連続的に区画形成され、前記電極はこのチャ
ンネル壁に設けられており、前記電極へ電圧を印加する
ことにより前記圧電素子が変形し、チャンネルの容積が
変化してインクを噴射するものであることを特徴とする
請求項1記載のインクジェットヘッドの駆動回路。
2. A channel of the actuator is continuously defined and formed on a piezoelectric element substrate, the electrode is provided on a wall of the channel, and the piezoelectric element is deformed by applying a voltage to the electrode, 2. The ink jet head drive circuit according to claim 1, wherein the volume of the ink is changed to eject the ink.
【請求項3】 前記スイッチング素子がデュアルゲート
電界効果トランジスタであることを特徴とする請求項1
又は請求項2に記載のインクジェットヘッドの駆動回
路。
3. The switching element is a dual gate field effect transistor.
Alternatively, the drive circuit of the inkjet head according to claim 2.
【請求項4】 印加電圧の立ち上げ過渡時には、前記一
方のスイッチング素子の第1の制御端子のみをオンと
し、印加電圧の立ち下げ過渡時には、前記他方のスイッ
チング素子の第1の制御端子のみをオンとすることを特
徴とする請求項1又は請求項2に記載のインクジェット
ヘッドの駆動回路。
4. When the applied voltage rises, only the first control terminal of the one switching element is turned on, and when the applied voltage falls, only the first control terminal of the other switching element is turned on. The inkjet head drive circuit according to claim 1 or 2, which is turned on.
JP8165222A 1996-06-04 1996-06-04 Drive circuit of ink jet head Pending JPH09323412A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8165222A JPH09323412A (en) 1996-06-04 1996-06-04 Drive circuit of ink jet head

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8165222A JPH09323412A (en) 1996-06-04 1996-06-04 Drive circuit of ink jet head

Publications (1)

Publication Number Publication Date
JPH09323412A true JPH09323412A (en) 1997-12-16

Family

ID=15808180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8165222A Pending JPH09323412A (en) 1996-06-04 1996-06-04 Drive circuit of ink jet head

Country Status (1)

Country Link
JP (1) JPH09323412A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7222942B2 (en) 2003-09-24 2007-05-29 Fujifilm Corporation Wiring board for inkjet head, method of polarizing piezoelectric elements, and inkjet recording apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7222942B2 (en) 2003-09-24 2007-05-29 Fujifilm Corporation Wiring board for inkjet head, method of polarizing piezoelectric elements, and inkjet recording apparatus

Similar Documents

Publication Publication Date Title
US6841920B2 (en) Method and apparatus for driving capacitive element
EP0595792B1 (en) Method and apparatus for driving capacitive display device
US5028812A (en) Multiplexer circuit
US5095248A (en) Electroluminescent device driving circuit
US7938499B2 (en) Liquid discharge device, piezoelectric ink jet head, and driving method for liquid discharge device
US7717530B2 (en) Liquid jet apparatus and printing apparatus
US20070079710A1 (en) Capacitive load driving circuit and method, liquid droplet ejection device, and piezoelectric speaker driving device
JP3369415B2 (en) Head drive for inkjet printer
US20040136130A1 (en) High voltage level translator
CN110091600B (en) Liquid ejecting apparatus
US9862184B2 (en) Liquid ejecting apparatus, drive circuit, and head unit
US6504701B1 (en) Capacitive element drive device
US6232949B1 (en) Passive matrix LCD with drive circuits at both ends of the scan electrode applying equal amplitude voltage waveforms simultaneously to each end
JPH0577456A (en) Piezoelectric element driving circuit
JPH09323412A (en) Drive circuit of ink jet head
JP2728808B2 (en) Cascode circuit
US9981466B2 (en) Liquid ejecting apparatus and drive circuit
US6045209A (en) Circuit for driving ink-jet head
JP3757808B2 (en) Ink jet printer head drive apparatus and drive method
JPH09323411A (en) Drive circuit of ink jet head
US6273537B1 (en) Actuator driving circuit
JPH09323413A (en) Drive circuit of ink jet head
JP2003154647A (en) Ink jet head driver and ink jet recorder using the same
JP2020100095A (en) Liquid discharge device, and circuit board
JP2003246060A (en) Head driving device for inkjet printer

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040615