JPH09305268A - Information processing system capable of controlling power consumption and cooling system - Google Patents

Information processing system capable of controlling power consumption and cooling system

Info

Publication number
JPH09305268A
JPH09305268A JP8146682A JP14668296A JPH09305268A JP H09305268 A JPH09305268 A JP H09305268A JP 8146682 A JP8146682 A JP 8146682A JP 14668296 A JP14668296 A JP 14668296A JP H09305268 A JPH09305268 A JP H09305268A
Authority
JP
Japan
Prior art keywords
information processing
cooling
control circuit
circuit
controlling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8146682A
Other languages
Japanese (ja)
Inventor
Tadaaki Isobe
忠章 磯部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8146682A priority Critical patent/JPH09305268A/en
Publication of JPH09305268A publication Critical patent/JPH09305268A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Power Sources (AREA)

Abstract

PROBLEM TO BE SOLVED: To conduct system operation with optimum power consumption by deriving maximum performance from the information processing system in proper environment. SOLUTION: The system operating in proper environment (a) detects a decrease (h) or small tpd (i), the system operates while the cooling fan is reduced (b) in air capacity and if no improvement is obtained, a heat generating dedicated circuit is placed in operation (c) to put the system back to proper environment value (j). When a Tj rise (k), large tpd (l), or an increase (m) in supply current quantity is detected, the air capacity of the cooling fan is increased (d) and if improvement is still not obtained either (n), dummy operation (e) is interposed to make the operation of the system slow. According to circumstances (o), at least one of a decrease in operating frequency (f) and a decrease in supply voltage (g) is made and when a proper (p) is obtained, the system is placed in the operation (a) in a normal state.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、システムの動作環
境や動作状況、与えられている仕事量から、システムの
消費する電力量を最適に制御する情報処理システムに関
する。更には、許容される動作環境や条件の範囲の中
で、最高の性能を実現する為に、システムの動作形態を
制御する情報処理システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information processing system for optimally controlling the amount of power consumed by a system based on the operating environment and operating conditions of the system and the amount of work given. Further, the present invention relates to an information processing system that controls the operating mode of the system in order to achieve the best performance within the range of allowable operating environment and conditions.

【0002】[0002]

【従来の技術】近年、パーソナル情報システムを始めと
して、コンピュータシステムの低消費電力化が進められ
ている。この動きを技術的に分類すると大きく次の二つ
に分けられる。まず、システム非動作時の低消費電力化
技術であり、もう一つがシステム動作時の低消費電力化
技術である。第一の分類の技術に関しては、欧米政府機
関による省エネルギー基準策定をきっかけにコンピュー
タシステムの機能としてその実現方法の検討/製品化が
進められており、主にシステム待機時の消費電力を抑え
る技術を中心に進展している。この動向については、
「波紋広げる省電力基準コンピュータの設計見直し
へ」、日経エレクトロニクスno.590、P103−
134(文献1)に詳しく述べられている。更に、コン
ピュータシステム、特にCPUに対するクロック周波数
をPLL(フェーズ・ロックド・ループ)を用いて適切
に設定し、消費電力を削減する技術も提案されている。
詳細は、「電力を節約する合成クロック.マイクロコン
ピュータ」特公平4−12842(文献2)に示されて
いる。また、コンピュータシステム全体が待機状態とい
う場合だけではなく、備えている処理能力に対して処理
すべき仕事量が少ない場合にも、備えている能力/機構
を一部休止させるというきめ細かな技術が開発されてい
る。例えば、「並列マルチプロセッサシステムの低消費
電力化回路」特開平6−309288(文献3)に述べ
られているように、オンライントランザクション処理を
行う並列プロセッサシステムにおいて、システムに入力
される仕事量に応じて動作させるプロセッサの数を制御
して、総消費電力を最小限に抑圧する方式が提案されて
いる。
2. Description of the Related Art In recent years, power consumption of computer systems including personal information systems has been reduced. Technically classifying this movement can be roughly divided into the following two. The first is a technology for reducing power consumption when the system is not operating, and the other is a technology for reducing power consumption when the system is operating. Regarding the technology of the first classification, the method of realizing it as a function of a computer system is being examined / commercialized as a result of the establishment of energy saving standards by European and American government agencies, and technology that suppresses power consumption during system standby is mainly used. It is progressing to the center. For this trend,
"To review the design of a power-saving standard computer that spreads ripples", Nikkei Electronics no. 590, P103-
134 (reference 1). Further, a technique has been proposed in which a clock frequency for a computer system, particularly a CPU, is appropriately set by using a PLL (Phase Locked Loop) to reduce power consumption.
The details are disclosed in Japanese Patent Publication No. 4-1842 (Reference 2), "Synthetic clock for saving power. Microcomputer". Also, not only when the entire computer system is in a standby state, but also when the amount of work to be processed is small compared to the processing capacity of the equipped computer system, detailed technology has been developed to suspend some of the equipped capabilities / mechanisms. Has been done. For example, as described in "Low power consumption circuit for parallel multiprocessor system" in Japanese Patent Laid-Open No. 6-309288 (Reference 3), in a parallel processor system that performs online transaction processing, the amount of work input to the system is changed. A method has been proposed in which the total power consumption is suppressed to a minimum by controlling the number of processors to be operated in this way.

【0003】一方では、システム動作時の消費電力その
ものを低減しようとする研究や技術開発も活発になって
きている。この動きの背景には、地球規模での省エネル
ギー化の流れ以外に、技術の発展による情報処理形態の
変化が挙げられる。つまり、通信技術の発展や通信イン
フラストラクチャの整備と相まって、業務用/私的使用
に耐え得る現実的なPDA(Personal Dig
ital Assistants:携帯型情報機器)に
対する要求が高まってきているのである。この実用性を
高める重要な要素の一つとして、如何に低消費電力で高
い機能を実現するかという課題が挙げられており、この
低電力化の技術に関する研究/開発が進められている。
また、システムの動作環境を監視する方式として、「半
導体チップ内の温度(Tj:Junction Tew
mperature)が規定値を越えるか否かを監視
し、超えると自動的に半導体チップ内のクロックを停止
する機能と、それをチップ外部に知らせる端子を備え
る」という機能が米Intel社PentiumPro
マイクロプロセッサで実現されている。
On the other hand, research and technological development for reducing the power consumption itself when the system is operating are becoming active. Behind this movement is a change in information processing form due to technological development, in addition to the trend of energy saving on a global scale. In other words, coupled with the development of communication technology and the improvement of communication infrastructure, a practical PDA (Personal Dig) that can withstand business / private use.
The demand for italist assistants (portable information devices) is increasing. As one of the important factors for enhancing the practicality, there is a problem of how to realize a high function with low power consumption, and research / development on the technology for reducing the power consumption is being advanced.
In addition, as a method of monitoring the operating environment of the system, "temperature in semiconductor chip (Tj: Junction
PentiumPro of Intel Corp. has a function of monitoring whether or not the specified value exceeds a specified value and automatically stopping the clock in the semiconductor chip when it exceeds the specified value, and a terminal for notifying it to the outside of the chip.
It is realized by a microprocessor.

【0004】[0004]

【発明が解決しようとする課題】前述した技術動向の中
で、第一の分類である非動作時(部分)の低電力化に関
しては、あくまでも電力の低減を強く指向している。従
って、低電力化を進めた場合に発生する性能の劣力に関
しては殆ど考慮されていない。例えば、前記文献1の基
準例には、低消費電力状態からの復帰時間が規定されて
いない。つまり、待機状態にあったシステムは、使用し
ようとした時点から実使用可能状態になるまでの立ち上
げ時間が必要であり、この間の時間的な無駄が発生して
しまうわけである。この性能に関するデメリットは、一
般のシステムでは問題視されることが少ないが、処理時
間を重要視するシステム、特に高性能システムでは大き
な問題となる。また、システムに与えられた仕事量が少
ない場合に、前記文献3に示すようにシステム内のプロ
セッサを一部停止させることがある。この場合、プロセ
ッサが搭載されているシステム内の物理的な位置によっ
てはプロセッサを構成するLSIなどの温度が極めて低
い状態になることがある。一旦温度を低下させた場合に
は、クールダウンした状態から正常な動作の実現が可能
な状態になるまで温度上昇を待つ必要がある。これが保
証できない場合には、逆にシステムとして幅広い温度で
の正常動作を保証する必要があり、システムを構成する
半導体の能力を十分に引き出すことができなくなってし
まう。
Among the above-mentioned technical trends, with regard to the first category of low power consumption during non-operation (part), there is a strong focus on reducing power consumption. Therefore, little consideration is given to the inferiority of performance that occurs when the reduction in power consumption is advanced. For example, the reference example of Document 1 does not specify the recovery time from the low power consumption state. In other words, the system in the standby state requires a startup time from the time when it is used to the time when it becomes the actual usable state, and time is wasted during this period. This demerit regarding performance is less likely to be a problem in a general system, but is a serious problem in a system in which processing time is important, especially in a high performance system. Further, when the amount of work given to the system is small, some processors in the system may be stopped as shown in the above-mentioned document 3. In this case, the temperature of the LSI or the like forming the processor may be extremely low depending on the physical position in the system in which the processor is mounted. Once the temperature is lowered, it is necessary to wait for the temperature rise from the cool down state to the state where normal operation can be realized. If this cannot be guaranteed, on the contrary, it is necessary to guarantee the normal operation of the system over a wide range of temperatures, and the ability of the semiconductors that make up the system cannot be fully utilized.

【0005】もし、動作温度を狭い範囲に限定(保証)
できれば、使用している半導体の特性を充分に活かした
動作を行わせることができる。更に前記文献3に示すよ
うに、単純にプロセッサを停止させるだけでは、無駄な
冷却系の運転が必要になり、全体で見た低電力化が図ら
れることにはならない。
If operating temperature is limited to a narrow range (guarantee)
If possible, it is possible to perform an operation that fully utilizes the characteristics of the semiconductor used. Further, as shown in Document 3, simply stopping the processor requires useless operation of the cooling system, and does not result in lower power consumption as a whole.

【0006】また、システムとして処理すべき仕事量に
応じて、システムの稼働時間を管理することも行われ
る。この場合、処理すべき仕事がある間はシステムを動
作させ、仕事がなくなったところでシステムを停止させ
ることなどが行われる。ところが、専用の冷却設備を備
えた計算機システムに於て、短時間(数時間)システム
を完全に停止させることは、再開時の消費電力量を考え
ると得策ではない。
Further, the operating time of the system is also managed according to the amount of work to be processed by the system. In this case, the system is operated while there is work to be processed, and the system is stopped when there is no work. However, in a computer system equipped with a dedicated cooling facility, it is not a good idea to completely stop the system for a short time (several hours) considering the power consumption at the time of restart.

【0007】更に、エネルギー効率を考慮しないとして
も、部分的に機構を停止させる技術に関しては、文献3
で示した技術が常に適用できるわけではない。例えば、
技術計算向けの並列プロセッサシステムなどに於ては、
プログラムのコンパイル時に動作させるプロセッサ数を
規定する場合があり、この場合には単純に実行時の動作
プロセッサ数を削減することはできない。
Further, regarding the technique of partially stopping the mechanism even if the energy efficiency is not taken into consideration, reference 3
The technique shown in is not always applicable. For example,
In parallel processor systems for technical calculation,
In some cases, the number of processors to be operated at the time of compiling a program is specified, and in this case, the number of operating processors at the time of execution cannot be simply reduced.

【0008】一方、システムの冷却系の設計において
は、システム設計の段階で予測し得る最大の発熱量に対
応できる冷却能力を備えるのが通例である。しかし、常
に最大発熱量を考慮して設計すると、システムの冷却系
や電源給電系を通常動作時に必要な諸元に対して過剰な
仕様で設計することになり、システム構成上の効率を劣
化させるとともに、省エネルギー化の流れにも反するこ
とになる。
On the other hand, in designing a cooling system of a system, it is customary to provide a cooling capacity capable of dealing with the maximum heat generation amount that can be predicted at the stage of system design. However, if the maximum heat generation amount is always taken into consideration when designing, the cooling system and power supply system of the system will be designed with excessive specifications with respect to the specifications required during normal operation, and the efficiency of the system configuration will deteriorate. At the same time, it is against the trend of energy saving.

【0009】つまり、実際のシステムの動作状況に応じ
た冷却、もしくは冷却能力に応じた動作状態、またはシ
ステムの設置環境に応じた動作状態を作り出していくこ
とが重要である。以上のような従来技術の問題点を解決
すべく本発明を提案する。
In other words, it is important to create a cooling state according to the actual operating state of the system, an operating state according to the cooling capacity, or an operating state according to the installation environment of the system. The present invention is proposed in order to solve the above problems of the conventional technology.

【0010】本発明の目的は、システムを構成する半導
体集積回路の温度を観測し、半導体の動作が正常に行わ
れる範囲の温度になるよう制御することにより、適正な
温度での動作を保証し、半導体の持つ特性を最大限に引
き出すことにある。また、本発明の他の目的は、システ
ムが設置されている環境に合わせて、動作状況を制御す
ることにより、冷却系を含めた過剰な環境系の機構の設
計を排したシステムを提供することにある。更に、本発
明の他の目的は、システムに対する負荷が変化する場合
に、半導体に供給する電圧/クロック周波数を制御する
ことにより、最適な消費電力量でのシステム運転を可能
とすることにある。
An object of the present invention is to ensure the operation at an appropriate temperature by observing the temperature of a semiconductor integrated circuit that constitutes the system and controlling the temperature so that the semiconductor operates normally. , To maximize the characteristics of semiconductors. Another object of the present invention is to provide a system that eliminates the design of an excessive environmental system mechanism including a cooling system by controlling the operating conditions according to the environment in which the system is installed. It is in. Further, another object of the present invention is to enable system operation with optimum power consumption by controlling the voltage / clock frequency supplied to the semiconductor when the load on the system changes.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するた
め、本発明は、複数の集積回路と、集積回路群に電力を
供給する電源装置と、集積回路群を冷却する冷却装置を
備える情報処理装置において、集積回路のチップ温度T
jを測定し前記情報処理装置に出力するチップ温度測定
手段を設け、前記情報処理装置は、チップ温度Tjが適
正値より低下したとき前記冷却装置の冷却力を弱くし、
チップ温度Tjが適正値より上昇したとき前記冷却装置
の冷却力を強くすることにより前記チップ温度Tjの調
整を行うようにしている。さらに、発熱専用回路および
ダミー動作制御回路を設け、前記情報処理装置は、前記
チップ温度Tjの適正値よりの低下を調整できないとき
発熱専用回路を起動し、前記チップ温度Tjの適正値よ
りの上昇を調整できないとき前記ダミー動作制御回路を
起動することにより前記チップ温度Tjの調整を行うよ
うにしている。さらに、クロックスピード制御回路およ
び電圧制御回路を設け、前記情報処理装置は、前記チッ
プ温度Tjの適正値よりの上昇を調整できないとき、前
記クロックスピード制御回路と電圧制御回路のうちの少
なくとも1つを制御し、動作周波数の低下および/また
は供給電圧の低下を行うことにより前記チップ温度Tj
の調整を行うようにしている。
In order to achieve the above object, the present invention provides an information processing system including a plurality of integrated circuits, a power supply device for supplying electric power to the integrated circuit group, and a cooling device for cooling the integrated circuit group. In the device, the chip temperature T of the integrated circuit
A chip temperature measuring means for measuring j and outputting it to the information processing device is provided, and the information processing device weakens the cooling power of the cooling device when the chip temperature Tj falls below an appropriate value,
When the chip temperature Tj rises above an appropriate value, the cooling power of the cooling device is strengthened to adjust the chip temperature Tj. Further, a heat generation dedicated circuit and a dummy operation control circuit are provided, and the information processing apparatus activates the heat generation dedicated circuit when the decrease of the chip temperature Tj from the appropriate value cannot be adjusted, and raises the chip temperature Tj from the appropriate value. When the temperature cannot be adjusted, the chip operation temperature Tj is adjusted by activating the dummy operation control circuit. Further, a clock speed control circuit and a voltage control circuit are provided, and the information processing apparatus, when the rise of the chip temperature Tj from an appropriate value cannot be adjusted, includes at least one of the clock speed control circuit and the voltage control circuit. The chip temperature Tj is controlled by reducing the operating frequency and / or the supply voltage.
I am trying to make adjustments.

【0012】また、複数の集積回路と、集積回路群に電
力を供給する電源装置と、集積回路群を冷却する冷却装
置を備える情報処理装置において、前記情報処理装置に
おける回路の遅延時間tpdを監視/測定する遅延時間
測定回路を設け、前記情報処理装置は、遅延時間tpd
が適正値より減少したとき前記冷却装置の冷却力を弱く
し、遅延時間tpdが適正値より増大したとき前記冷却
装置の冷却力を強くすることにより前記遅延時間tpd
の調整を行うようにしている。さらに、発熱専用回路お
よびダミー動作制御回路を設け、前記情報処理装置は、
前記遅延時間tpdの適正値よりの減少を調整できない
とき発熱専用回路を起動し、前記遅延時間tpdの適正
値よりの増大を調整できないとき前記ダミー動作制御回
路を起動することにより前記遅延時間tpdの調整を行
うようにしている。さらに、クロックスピード制御回路
および電圧制御回路を設け、前記情報処理装置は、前記
遅延時間tpdの減少を調整できないとき、前記クロッ
クスピード制御回路と電圧制御回路のうちの少なくとも
1つを制御し、動作周波数の低下および/または供給電
圧の低下を行うことにより前記遅延時間tpdの調整を
行うようにしている。
Further, in an information processing apparatus including a plurality of integrated circuits, a power supply device for supplying electric power to the integrated circuit group, and a cooling device for cooling the integrated circuit group, the delay time tpd of the circuit in the information processing apparatus is monitored. / A delay time measuring circuit for measuring is provided, and the information processing device is configured to delay time tpd
Is decreased from an appropriate value, the cooling power of the cooling device is weakened, and when the delay time tpd is increased from an appropriate value, the cooling power of the cooling device is increased to increase the delay time tpd.
I am trying to make adjustments. Further, a heat generation dedicated circuit and a dummy operation control circuit are provided, and the information processing device is
When the decrease of the delay time tpd from the appropriate value cannot be adjusted, the heat generation dedicated circuit is activated, and when the increase of the delay time tpd from the appropriate value cannot be adjusted, the dummy operation control circuit is activated to increase the delay time tpd. I am trying to make adjustments. Further, a clock speed control circuit and a voltage control circuit are provided, and the information processing apparatus controls at least one of the clock speed control circuit and the voltage control circuit to operate when the decrease of the delay time tpd cannot be adjusted. The delay time tpd is adjusted by reducing the frequency and / or the supply voltage.

【0013】また、複数の集積回路と、集積回路群に電
力を供給する電源装置と、集積回路群を冷却する冷却装
置を備える情報処理装置において、投入されるジョブ量
を管理するジョブ量管理機構と、クロックスピード制御
回路と、電圧制御回路を設け、前記情報処理装置は、前
記ジョブ量管理機構で管理するジョブ量が適正量より減
少したとき、前記クロックスピード制御回路、電圧制御
回路、冷却装置のうちの少なくとも1つを制御し、動作
周波数の低下、供給電圧の低下、冷却力の低下の少なく
とも1つを行い、ジョブ量が適正量より増大したとき、
前記クロックスピード制御回路、電圧制御回路、冷却装
置のうちの少なくとも1つを制御し、動作周波数の上
昇、供給電圧の上昇、冷却力の増大の少なくとも1つを
行うことにより、ジョブ量に応じて動作状態を変化させ
るようにしている。
Further, in an information processing apparatus including a plurality of integrated circuits, a power supply device for supplying electric power to the integrated circuit group, and a cooling device for cooling the integrated circuit group, a job amount management mechanism for managing the amount of jobs input. A clock speed control circuit and a voltage control circuit are provided, and the information processing apparatus includes the clock speed control circuit, the voltage control circuit, and the cooling device when the job amount managed by the job amount management mechanism is less than an appropriate amount. When at least one of the operation frequency is decreased, the supply voltage is decreased, the cooling power is decreased, and the job amount is increased from the proper amount,
By controlling at least one of the clock speed control circuit, the voltage control circuit, and the cooling device to increase at least one of the operating frequency, the supply voltage, and the cooling power, the amount of job is increased according to the job amount. I am trying to change the operating state.

【0014】[0014]

【発明の実施の形態】図1に、本発明を適用した複数の
プロセッシングユニット(100、200)からなるプ
ロセッサシステム1の構成図を示す。プロセッサシステ
ム1内には、システム全体として動作環境を監視する電
流量監視回路24とシステム内ジョブ量管理機構30を
備える。また、プロセッシングユニット100内には、
半導体チップの温度を監視/測定するTj測定回路10
8、論理回路を構成する論理ゲート及び配線を含めた回
路の遅延時間を監視/測定する遅延時間測定回路10
9、プロセッシングユニットの動作状況を監視するビジ
ー監視回路110、プロセッシングユニット単位で電流
量を監視する電流監視回路111、を備える。以上の回
路/機構によって検出された動作環境/状態は、統括制
御プロセッサ10またはプロセッシングユニット内制御
機構101に報告され、各々設定された条件が整うと、
システム内またはプロセッシング内状態/環境を変更す
る制御が行われる。実際の制御は、プロセッサシステム
1内であれば、システムの動作周波数を制御するクロッ
クスピード制御回路21、システムに供給する電圧を制
御する電圧制御回路22、システムの冷却用ファン制御
回路23、によって行われる。また、プロセッシングユ
ニット100内であれば、プロセッシングユニットの動
作周波数を制御するクロックスピード制御回路102、
供給電圧を制御する電圧制御回路103、冷却用のファ
ン制御回路104、機構のビジー状態を緩和するための
ダミー動作を制御するダミー動作挿入制御回路105、
半導体チップの温度が低すぎる場合に通常動作に影響を
与えることなく発熱させることが可能な回路を制御する
発熱専用制御回路106、によって行われる。
1 is a block diagram of a processor system 1 including a plurality of processing units (100, 200) to which the present invention is applied. The processor system 1 includes a current amount monitoring circuit 24 for monitoring the operating environment of the entire system and an in-system job amount management mechanism 30. In addition, in the processing unit 100,
Tj measuring circuit 10 for monitoring / measuring the temperature of a semiconductor chip
8. A delay time measuring circuit 10 for monitoring / measuring the delay time of a circuit including a logic gate and wiring which configure the logic circuit 10.
9. A busy monitoring circuit 110 for monitoring the operation status of the processing unit, and a current monitoring circuit 111 for monitoring the amount of current for each processing unit are provided. The operating environment / state detected by the above circuits / mechanisms is reported to the overall control processor 10 or the processing mechanism control mechanism 101, and when the respective set conditions are satisfied,
Control is provided to change the state / environment in the system or in the processing. In the processor system 1, the actual control is performed by the clock speed control circuit 21 that controls the operating frequency of the system, the voltage control circuit 22 that controls the voltage supplied to the system, and the cooling fan control circuit 23 of the system. Be seen. Further, in the processing unit 100, a clock speed control circuit 102 for controlling the operating frequency of the processing unit,
A voltage control circuit 103 for controlling the supply voltage, a fan control circuit 104 for cooling, a dummy operation insertion control circuit 105 for controlling a dummy operation for relaxing a busy state of the mechanism,
When the temperature of the semiconductor chip is too low, the heat-exclusive control circuit 106 controls a circuit that can generate heat without affecting normal operation.

【0015】図13は、動作環境値に応じてシステムの
動作を最適化するための「システム動作内容と状態遷
移」について示したものである。まず、適正環境(a)
で運転していたシステムが、半導体のTjの低下(イ)
またはtpd小(ロ)を検出すると、冷却用ファンの風
量削減(b)状態での運転に入る。もし改善が見られ
ず、Tj低下またはtpd小(ハ)を更に検出すると、
発熱専用回路を動作させる(c)ことで適正環境値に戻
す処理を行う。これにより、Tj/tpdともに適正値
(ニ)になれば、通常状態での適正環境値運転(a)に
移行する。また、Tj上昇(ホ)またはtpd大(ヘ)
または供給電流量の増大(ト)を検出すると、冷却ファ
ンの風量増加(d)を行う。これによってもTjやtp
d、電流値に改善がみられない(チ)場合には、ダミー
動作(e)を挿入することでシステムの動作を緩慢にす
る。これでも改善されない(リ)場合には、動作周波数
の低下(f)と供給電圧の低下(g)の少なくとも一方
を行う。なお、ダミー動作の追加の前に動作周波数の低
下(f)と供給電圧の低下(g)の少なくとも一方を行
うようにしてもよい。以上の処理により、Tjやtp
d、電流値が適正値(ヌ)になれば、通常状態での動作
(a)に移行する。なお、図13に示す動作状態
(b)、(c)への移行の順番や、動作状態(d)、
(e)、(f)/(g)への移行の順番は、本実施例の
順番に限るものではない。つまり、動作状態(a)から
(c)そして(b)に移行するように制御してもよい。
FIG. 13 shows "system operation contents and state transition" for optimizing the operation of the system according to the operating environment value. First, the appropriate environment (a)
System that was operating in the world, semiconductor Tj drop (a)
Alternatively, when a small tpd (b) is detected, the operation is started in the cooling fan air flow reduction state (b). If no improvement is seen and Tj drop or small tpd (c) is further detected,
By operating the circuit for exclusive use of heat generation (c), processing for returning to an appropriate environmental value is performed. As a result, when both Tj / tpd reach appropriate values (d), the operation shifts to the appropriate environment value operation (a) in the normal state. Also, increase in Tj (e) or large tpd (f)
Alternatively, when the increase (G) of the supply current amount is detected, the air flow amount (D) of the cooling fan is increased. This also causes Tj and tp
d) If no improvement is seen in the current value (h), a dummy operation (e) is inserted to slow down the system operation. If this does not improve (i), at least one of lowering the operating frequency (f) and lowering the supply voltage (g) is performed. Note that at least one of the reduction of the operating frequency (f) and the reduction of the supply voltage (g) may be performed before the dummy operation is added. Through the above processing, Tj and tp
d, when the current value becomes an appropriate value (nu), the operation (a) in the normal state is started. The order of transition to the operating states (b) and (c) shown in FIG. 13, the operating state (d),
The order of shifting to (e) and (f) / (g) is not limited to the order of this embodiment. That is, control may be performed so as to shift from the operating state (a) to (c) and (b).

【0016】図14は、システムに投入されて実行待ち
状態になっているジョブ量に応じた、「システム動作内
容と状態遷移」について示したものである。実行待ちの
ジョブ量が少ない(イ)場合には、動作周波数の低下
(b)と供給電圧の低下(c)、冷却用ファンの風量削
減(d)の少なくとも1つを用いた状態でシステムを動
作させることにより、負荷の少なさに応じてシステムの
動作を緩慢にする。一方、実行待ちのジョブ量が少ない
(ハ)場合には、動作周波数の上昇(e)と供給電圧の
上昇(f)、冷却ファンの風量増加(g)の少なくとも
1つを用いた状態でシステムを高速に動作させる。以上
の結果により、適正なジョブ量になったこと(ロ、ニ)
を検出すると、通常状態での処理(a)に移行する。図
14に示した流れにより、実行待ちのジョブ量に応じて
動作環境を変化させることで、システムを完全に停止さ
せることなく投入されたジョブを処理することが可能と
なり、システム運用の柔軟性を向上させることができ
る。完全停止に比べて、サービス再開までの時間の短縮
も可能になる。また、システム完全停止に伴うシステム
空調系まで含めた電力消費量は、完全停止(A)の場合
よりも図14に示す運用時(B)の方が少なくて済む場
合も多い。このイメージを図15に示す。尚、図14に
示したシステムの状態遷移は、図13に示した遷移と組
み合わせて行うことが望ましい。
FIG. 14 shows "system operation contents and state transition" according to the amount of jobs that have been put into the system and are in the execution waiting state. When the number of jobs waiting to be executed is small (a), the system is operated with at least one of a decrease in operating frequency (b), a decrease in supply voltage (c), and a reduction in air volume of the cooling fan (d). The operation slows the operation of the system depending on the light load. On the other hand, when the amount of jobs waiting to be executed is small (c), the system is operated using at least one of an increase in operating frequency (e), an increase in supply voltage (f) and an increase in cooling fan air flow (g). To operate at high speed. Based on the above results, the proper amount of jobs was achieved (B, D)
Is detected, the process proceeds to the process (a) in the normal state. By changing the operating environment according to the amount of jobs waiting to be executed according to the flow shown in FIG. 14, it becomes possible to process the input jobs without completely stopping the system, thereby increasing the flexibility of system operation. Can be improved. It will also be possible to shorten the time until the service is restarted compared to a complete suspension. In many cases, the power consumption including the system air conditioning system accompanying the complete system stop may be smaller during the operation (B) shown in FIG. 14 than in the case of the complete stop (A). This image is shown in FIG. The state transition of the system shown in FIG. 14 is preferably performed in combination with the transition shown in FIG.

【0017】以上に示した制御は、図2に示す基本的な
流れに基づいている。即ち、電流値、温度、スピード等
の物理量をセンサにより測定/検出して、それをA/D
変換でディジタル量に変換し、これに基づく制御量を決
定して制御回路を動作させる。これにより、動作環境な
どを所望の状態に保つ事ができる。
The control described above is based on the basic flow shown in FIG. That is, the physical quantity such as current value, temperature, speed, etc. is measured / detected by the sensor and the measured value is A / D
It is converted into a digital amount by conversion, the control amount based on this is determined, and the control circuit is operated. This allows the operating environment and the like to be maintained in a desired state.

【0018】以下に各測定/検出/制御機構の詳細を列
を挙げて説明する。図3に、半導体チップ内の論理回路
の遅延時間tpdを測定する回路の一例を示す。論理回
路のインバータ(109A〜109F)を多段に接続し
た「リングオシレータ」109を用い、測定時点で動作
する周期性信号109aを発生させ、この信号をレジス
タ1091と「+1」回路1092からなるカウンタに
入力する。プロセッシングユニット内制御機構101側
は、カウンタを初期化するリセット信号101aと所定
期間カウントを許可(レジスタ1091の更新を許可)
する信号101bを供給することにより、所定期間での
カウント値1091aを得ることができる。これによ
り、その時点の論理回路のスピードを測定することが可
能である。つまり、動作環境により、論理ゲート及び論
理ゲート間の配線による遅延時間tpdが小さくなれ
ば、所定期間でカウントされる値は大きくなり、遅延時
間が大きくなればカウント値は小さくなる。従って、定
期的にこのカウンタを動作させて値を監視することによ
り、プロセッシングユニットを構成する半導体の動作ス
ピードを把握する事ができる。尚、図3では、同一の半
導体内でリングオシレータを構成する場合の回路を示し
たが、複数の半導体チップを跨いでリングオシレータを
構成し、複数チップの平均的な遅延時間を計測すること
も可能である。
The details of each measurement / detection / control mechanism will be described below in a row. FIG. 3 shows an example of a circuit for measuring the delay time tpd of the logic circuit in the semiconductor chip. A "ring oscillator" 109 in which inverters (109A to 109F) of a logic circuit are connected in multiple stages is used to generate a periodic signal 109a that operates at the time of measurement, and this signal is sent to a counter composed of a register 1091 and a "+1" circuit 1092. input. The control unit 101 side in the processing unit permits the reset signal 101a for initializing the counter and counting for a predetermined period (permits updating of the register 1091).
The count value 1091a in a predetermined period can be obtained by supplying the signal 101b for switching. This makes it possible to measure the speed of the logic circuit at that time. That is, depending on the operating environment, the smaller the delay time tpd due to the logic gate and the wiring between the logic gates, the larger the value counted in the predetermined period, and the longer the delay time, the smaller the count value. Therefore, by operating this counter periodically to monitor the value, it is possible to grasp the operation speed of the semiconductors that constitute the processing unit. Although FIG. 3 shows a circuit in the case of configuring the ring oscillator in the same semiconductor, it is also possible to configure the ring oscillator across a plurality of semiconductor chips and measure the average delay time of the plurality of chips. It is possible.

【0019】図4に、半導体チップの内部温度Tjの測
定機構を示す。108Aは温度検出回路であり、内部構
造は「DALLAS社のDS1620」(文献4)に示
される回路や、「温度センサ回路のCMOS化に関する
検討」電子情報通信学会論文誌、Vol J78−C−
ll、No.3、p128〜130(文献5)に示され
るCMOS版回路などで実現する。(文献4)のような
温度検出回路がディジタル量を出力する仕様であれば、
108BのA/D変換回路は不要である。一方、(文献
5)に示される回路のように、アナログ量を出力する場
合には、108BのA/D変換回路を用いる必要があ
る。A/D変換回路108Bは、アナログ量をディジタ
ル量に変換する回路であり、検出された温度がディジタ
ル量108aとしてプロセッシングユニット内制御機構
101に供給される。これにより、チップ内のTjを把
握することができる。尚、図4では、1チップの温度だ
けを検出する回路構造を示したが、複数チップからのT
j観測信号を同時に観測することも可能である。また図
4では、A/D変換回路108Bを温度検出回路108
Aと同一チップ上に配置したが、実現の容易性などを考
慮して、A/D変換回路108Bをチップの外付けする
構造としてもよい。
FIG. 4 shows a measuring mechanism of the internal temperature Tj of the semiconductor chip. 108A is a temperature detection circuit, and the internal structure is the circuit shown in "DS1620 of DALLAS" (reference 4) or "Consideration on CMOS of temperature sensor circuit" IEICE Transactions, Vol J78-C-
ll, No. 3, p128 to 130 (reference 5) and the like, which are realized by the CMOS version circuit. If the temperature detection circuit as in (Reference 4) outputs digital quantity,
The A / D conversion circuit of 108B is unnecessary. On the other hand, like the circuit shown in (Reference 5), when outputting an analog quantity, it is necessary to use an A / D conversion circuit of 108B. The A / D conversion circuit 108B is a circuit that converts an analog amount into a digital amount, and the detected temperature is supplied to the in-processing unit control mechanism 101 as a digital amount 108a. This makes it possible to grasp Tj in the chip. In addition, in FIG. 4, the circuit structure for detecting only the temperature of one chip is shown.
It is also possible to observe the observation signals simultaneously. Further, in FIG. 4, the A / D conversion circuit 108B is replaced by the temperature detection circuit 108B.
Although it is arranged on the same chip as A, the A / D conversion circuit 108B may be externally attached to the chip in consideration of ease of implementation.

【0020】図6に、プロセッサシステム1に供給する
電源電流量の監視機構24を示す。241は、非接触型
の電流計である。これは、電源供給路を流れる電流によ
って発生する磁界の強さを一次系インダクタンスで電流
に変換し、この電流路に対して二次系のインダクタンス
で二次系電流に再変換して、目的の電源供給路を流れる
電流量を定量化する事ができる。尚、電流計は非接触型
だけでなく、電源供給路に直列に挿入する形態での実現
方法を採ってもよい。電流計241から出力された電流
値を示す信号241aは、242のA/D変換器に入力
され、ディジタル量242aとして統括制御プロセッサ
10に供給される。これにより、プロセッサシステム1
が消費している電力量を実時間で把握することが可能と
なる。尚、プロセッシングユニット100/200単位
の電流量を監視する回路111の構造も、監視機構24
と同様である。
FIG. 6 shows a monitoring mechanism 24 for monitoring the amount of power supply current supplied to the processor system 1. 241 is a non-contact type ammeter. This is because the strength of the magnetic field generated by the current flowing through the power supply path is converted into a current by the primary system inductance, and is converted again into a secondary system current by the secondary system inductance for this current path, It is possible to quantify the amount of current flowing through the power supply path. The ammeter is not limited to the non-contact type, but may be implemented in a form of being inserted in series in the power supply path. The signal 241a indicating the current value output from the ammeter 241 is input to the A / D converter 242 and is supplied to the overall control processor 10 as a digital amount 242a. As a result, the processor system 1
It is possible to grasp in real time the amount of power consumed by. The structure of the circuit 111 for monitoring the current amount of the processing unit 100/200 unit is also the monitoring mechanism 24.
Is the same as

【0021】図7に、クロックスピード制御回路102
の構成を示す。水晶発振器3から供給された源発振の信
号3aを周波数シンセサイザ(PLL)102Aに入力
し、ここで複数の周波数のクロック信号群102Aaを
生成してタイミングセレクタ回路102Bに供給する。
周波数制御レジスタ102Cは、プロセッシングユニッ
ト内制御機構からの値を信号線101dによって設定す
るための機構であり、生成(分周)クロック周波数種を
指示する信号102Caを周波数シンセサイザ102A
に供給し、当該回路102Aからのクロック(スピー
ド)を選択するための信号102Cbをタイミングセレ
クタ回路102Bに供給する。これにより、プロセッシ
ングユニットからの指示により、自らが動作するクロッ
クスピードを制御することができる。尚、本機構は「電
力を節約する合成クロック・マイクロコンピュータ」特
公平4−12842(文献2)に示された構造などを採
用することが妥当である。尚、プロセッサシステム1全
体のクロックスピード制御回路21の構造も、制御回路
102と同様である。
FIG. 7 shows a clock speed control circuit 102.
Shows the configuration of. The source oscillation signal 3a supplied from the crystal oscillator 3 is input to a frequency synthesizer (PLL) 102A, where a clock signal group 102Aa having a plurality of frequencies is generated and supplied to a timing selector circuit 102B.
The frequency control register 102C is a mechanism for setting the value from the control mechanism in the processing unit by the signal line 101d, and outputs the signal 102Ca instructing the generation (frequency division) clock frequency seed to the frequency synthesizer 102A.
Signal 102Cb for selecting the clock (speed) from the circuit 102A to the timing selector circuit 102B. As a result, the clock speed at which the processing unit operates can be controlled by an instruction from the processing unit. Incidentally, it is appropriate that this mechanism adopts the structure shown in "Composite Clock Microcomputer for Saving Power", Japanese Patent Publication No. 4-1842 (Reference 2). The structure of the clock speed control circuit 21 of the entire processor system 1 is the same as that of the control circuit 102.

【0022】図8に、電圧制御回路103の構成を示
す。電源装置4は、プロセッシングユニット100への
電圧供給4aと供給している電圧のセンス(フィールド
バック)101fにより、既定値の電圧を維持する機能
を有するスイッチングレギュレータである。プロセッシ
ングユニット内制御機構101は、電圧制御回路103
内のレジスタ103Bにプロセッシングユニット100
に供給する電圧値を信号線101eで設定することによ
り規定する。レジスタ103Bの値103Baは、A/
D変換器103Aによりアナログ量103Aaに変換さ
れ、参照電圧としてスイッチングレギュレータ4に供給
する。スイッチングレギュレータは、この参照電圧の値
に対応した電圧を供給する。これにより、プロセッシン
グユニット100が自らの電圧を設定する機能を備える
ことができる。尚、プロセッサシステム1全体の電圧制
御回路22の構造も、制御回路103と同様である。
FIG. 8 shows the configuration of the voltage control circuit 103. The power supply device 4 is a switching regulator having a function of maintaining a predetermined voltage by the voltage supply 4a to the processing unit 100 and the sense (fieldback) 101f of the voltage being supplied. The control mechanism 101 in the processing unit includes a voltage control circuit 103.
The processing unit 100 is installed in the register 103B inside the processing unit 100.
Is defined by setting the voltage value to be supplied to the signal line 101e. The value 103Ba of the register 103B is A /
The analog amount 103Aa is converted by the D converter 103A and supplied to the switching regulator 4 as a reference voltage. The switching regulator supplies a voltage corresponding to the value of this reference voltage. This allows the processing unit 100 to have a function of setting its own voltage. The structure of the voltage control circuit 22 of the entire processor system 1 is the same as that of the control circuit 103.

【0023】図9に、温度検出機能を備えるファン制御
回路104の構成を示す。電圧制御型ファン5によって
冷却されたプロセッシングユニット100の周囲温度5
aを、温度センサ104Cによって観測し、その温度値
104CaをA/D変換器104Bによりディジタル量
104Baに変換する。この値が、プロセッシングユニ
ット内制御機構101に入力され、所定値と比較され
る。周囲温度5aを変化させる場合は、レジスタ104
Dに所定値を信号線101fにより設定する。設定され
た値104Daは、D/A変換器104Dにより電圧値
104aに変換され、電圧制御型ファン5の回転数を制
御することに使用される。これにより、プロセッシング
ユニットが所定の周囲温度5aになるように、冷却ファ
ンを制御できることになる。尚、プロセッサシステム1
全体のファン制御回路23の構造も、制御回路104と
同様である。
FIG. 9 shows the configuration of the fan control circuit 104 having a temperature detecting function. Ambient temperature 5 of the processing unit 100 cooled by the voltage-controlled fan 5
a is observed by the temperature sensor 104C, and the temperature value 104Ca is converted into a digital quantity 104Ba by the A / D converter 104B. This value is input to the control mechanism 101 in the processing unit and compared with a predetermined value. To change the ambient temperature 5a, register 104
A predetermined value is set to D by the signal line 101f. The set value 104Da is converted into a voltage value 104a by the D / A converter 104D and used to control the rotation speed of the voltage control type fan 5. As a result, the cooling fan can be controlled so that the processing unit has the predetermined ambient temperature 5a. The processor system 1
The structure of the entire fan control circuit 23 is similar to that of the control circuit 104.

【0024】図10に、プロセッシングユニット100
内の発熱専用回路の一構成を示す。発熱専用回路106
は、フリップフロップ106A/106Cとインバータ
106Bをループ状に接続したリングオシレータ同様の
回路で構成する。発熱専用回路の動作は、プロセッシン
グユニット内制御機構101からの動作許可信号101
gにより制御される。すなわち、動作許可が発行されて
いない場合には、リングオシレータ相当の回路の発振を
停止させることで、動作を停止させて電流の消費を停止
させて発熱を抑え、動作許可が発行されている場合にの
み、発熱専用回路を発振させて電流を消費させて発熱さ
せる。これにより、プロセッシングユニット100の温
度を緊急に上昇させる必要がある場合にのみ動作させる
機構を実現することができる。尚、本実施例では発熱専
用回路としてリングオシレータの構造を採ったが、効率
的に発熱させられる回路であれば、この回路構造に限る
ものではない。
FIG. 10 shows the processing unit 100.
1 shows a configuration of a circuit for exclusive use of heat generation. Heat generation circuit 106
Is composed of a circuit similar to the ring oscillator in which the flip-flops 106A / 106C and the inverter 106B are connected in a loop. The operation of the heat generation dedicated circuit is performed by the operation permission signal 101 from the processing unit internal control mechanism 101.
controlled by g. That is, when the operation permission has not been issued, by stopping the oscillation of the circuit equivalent to the ring oscillator, the operation is stopped, the current consumption is stopped, heat generation is suppressed, and the operation permission is issued. Only, the circuit for heat generation is oscillated to consume current and generate heat. Accordingly, it is possible to realize a mechanism that operates only when the temperature of the processing unit 100 needs to be raised urgently. In this embodiment, the ring oscillator structure is adopted as the heat generation dedicated circuit, but the circuit structure is not limited to this as long as the circuit can efficiently generate heat.

【0025】図11に、ダミー動作制御回路の構成を示
す。6は一般的な要求発行回路であり、7は一般的な要
求受付回路である。要求発行回路6は、要求受付回路7
からの処理終了信号を受け取り次の要求を発行する。ダ
ミー動作制御回路105は、処理終了信号の要求発行回
路6への伝達を遅延させる機能を備えることにより、余
分な動作時間を挿入してダミー動作を実現する。ダミー
動作制御回路105は、要求受付回路7からの処理終了
信号7aを所定時間遅延させるためのフリップフロップ
群105A/105B/105Cから成るシフトレジス
タを備える。プロセッシングユニット内制御機構101
からの低速動作指示信号101hが、ダミー動作を指示
すれば、セレクタ105Dでシフトレジスタからの出力
を選択した処理終了信号7aaが要求発行回路6に戻さ
れる。プロセッシングユニット内制御機構101からの
指示信号101が、ダミー動作を指示していなければ、
処理終了信号7aがそのまま7aaとして要求発行回路
6に戻される。このようにして、プロセッシングユニッ
ト100の発熱を抑える場合には、低速動作指示信号1
01hを制御することで、プロセッシングユニット内の
動作を抑えることにより実現することができる。
FIG. 11 shows the configuration of the dummy operation control circuit. Reference numeral 6 is a general request issuing circuit, and 7 is a general request receiving circuit. The request issuing circuit 6 includes a request receiving circuit 7
It receives the processing end signal from and issues the next request. The dummy operation control circuit 105 has a function of delaying the transmission of the processing end signal to the request issuing circuit 6, so that an extra operation time is inserted to realize the dummy operation. The dummy operation control circuit 105 includes a shift register including a flip-flop group 105A / 105B / 105C for delaying the processing end signal 7a from the request reception circuit 7 for a predetermined time. In-processing unit control mechanism 101
If the low-speed operation instruction signal 101h from 1 indicates a dummy operation, the processing end signal 7aa which selects the output from the shift register by the selector 105D is returned to the request issuing circuit 6. If the instruction signal 101 from the control mechanism 101 in the processing unit does not instruct the dummy operation,
The processing end signal 7a is directly returned to the request issuing circuit 6 as 7aa. In this way, in order to suppress heat generation of the processing unit 100, the low speed operation instruction signal 1
By controlling 01h, it can be realized by suppressing the operation in the processing unit.

【0026】図12に、システムに投入されているジョ
ブ量を管理する機構を示す。統括制御プロセッサ10に
図示しない経路でジョブが投入されると、ジョブ量管理
機構30内の記憶装置30Aに記憶されたジョブ量値が
増加され、システム内でジョブが終了すると、記憶装置
30Aに記憶されたジョブ量値が減算される。この増減
処理は、統括制御プロセッサ10が、パス10bを通し
て記憶装置からのジョブ量値を読み出して加工した後
に、パス10aを通して記憶装置にジョブ量値を書き込
むことで実現される。この一連の処理により、統括制御
プロセッサ10は、システム内に投入されているジョブ
量を管理することができる。
FIG. 12 shows a mechanism for managing the amount of jobs input to the system. When a job is submitted to the overall control processor 10 through a route not shown, the job amount value stored in the storage device 30A in the job amount management mechanism 30 is increased, and when the job ends in the system, the job amount is stored in the storage device 30A. The performed job amount value is subtracted. This increase / decrease process is realized by the integrated control processor 10 reading out the job amount value from the storage device through the path 10b, processing it, and then writing the job amount value to the storage device through the path 10a. Through this series of processing, the overall control processor 10 can manage the amount of jobs input into the system.

【0027】以上の説明では、実動作での温度/遅延時
間量/電流量などで直接物理量を観測できる場合を前提
としたが、物理量を直接観測できない場合もある。図5
に、システムの動作状態を監視する回路の構造を示す。
1109のリソース制御回路は、例えば演算機構(回
路)の動作を制御する回路であり、動作状態監視回路1
10には演算器が動作中であることを示す信号1109
aを供給する。動作状態監視回路110は、プロセッシ
ングユニット内制御機構101からのカウンタリセット
信号101cによって初期化され、動作中信号1109
aのアクティブな期間をカウントするカウンタである。
このカウンタは、レジスタ1101と「+1回路」11
02によって構成される。プロセッシングユニット内制
御機構101がリセットを発行した時点からの対象リソ
ースの動作状況は、カウント値1101aとしてプロセ
ッシングユニット内制御機構101に供給される。上記
の機構により、あらかじめ各論理回路等の動作率(ビジ
ー率)と消費電力の関係を記憶装置内に対応表の形で保
持しておくことにより、そのビジー率が所定の値になる
ように制御することで、システムとしての温度/消費電
力などを間接的に制御することができる。尚、ビジー率
は実行しているプログラムの内容及びシステムでの処理
量の多さに依存して変化するが、プログラムとは独立に
ビジー率を設定することにより、システムとしての消費
電力を一定値以下に保つことが可能になる。
In the above description, it is assumed that the physical quantity can be directly observed by the temperature / delay time amount / current amount in the actual operation, but the physical quantity cannot be directly observed in some cases. FIG.
Figure 3 shows the structure of the circuit that monitors the operating status of the system.
The resource control circuit 1109 is, for example, a circuit that controls the operation of the arithmetic mechanism (circuit), and the operation state monitoring circuit 1
10 is a signal 1109 indicating that the arithmetic unit is operating.
supply a. The operating state monitoring circuit 110 is initialized by the counter reset signal 101c from the processing unit internal control mechanism 101, and is in operation signal 1109.
It is a counter that counts the active period of a.
This counter has a register 1101 and a “+1 circuit” 11
02. The operation status of the target resource from the time when the control unit 101 in the processing unit issues the reset is supplied to the control unit 101 in the processing unit as a count value 1101a. By the above mechanism, the relationship between the operating rate (busy rate) of each logic circuit and the power consumption is held in advance in the storage device in the form of a correspondence table so that the busy rate becomes a predetermined value. By controlling, the temperature / power consumption of the system can be indirectly controlled. The busy rate changes depending on the contents of the program being executed and the amount of processing in the system, but by setting the busy rate independently of the program, the power consumption of the system can be kept constant. It becomes possible to keep below.

【0028】尚、図示していない更なる機構によって、
前記の目的を達成することもできる。例えば、集積回路
もしくはその集合体に対して、ダミーコード(命令列)
の実行/停止を制御する回路や、集積回路もしくはその
集合体での高速処理機構のオン/オフ(キャッシュのヒ
ット率操作など)を制御する回路を備えることにより、
上昇したTjの低減や消費電力の削減を実現することが
できる。
Incidentally, by a further mechanism not shown,
The above objectives can also be achieved. For example, dummy code (instruction string) for an integrated circuit or an aggregate thereof.
By providing a circuit for controlling execution / stop of the cache, and a circuit for controlling ON / OFF of the high-speed processing mechanism in the integrated circuit or the aggregate thereof (such as cache hit rate operation),
It is possible to reduce the increased Tj and power consumption.

【0029】また、特許請求の範囲には記載していない
が、消費電力及び冷却系を制御する情報処理システムの
実施態様として、以下のような実施態用が取れる。
Although not described in the claims, the following embodiments can be taken as an embodiment of the information processing system for controlling the power consumption and the cooling system.

【0030】すなわち、 (1)複数の集積回路と、集積回路群に電力を供給する
電源装置と、集積回路群を冷却する冷却装置を備える情
報処理装置において、該情報処理装置に供給する電源電
流量の監視機構を設け、前記情報処理装置は、前記電源
電流量が増加したとき前記冷却装置の冷却力を強くす
る。
That is, (1) In an information processing device including a plurality of integrated circuits, a power supply device for supplying power to the integrated circuit group, and a cooling device for cooling the integrated circuit group, a power supply current supplied to the information processing device. An amount monitoring mechanism is provided, and the information processing device strengthens the cooling power of the cooling device when the power supply current amount increases.

【0031】(2)上記(1)の実施態様において、ダ
ミー動作制御回路を設け、前記情報処理装置は、前記冷
却装置の冷却力の増強によっても前記電源電流量が増加
を改善できないとき、前記ダミー動作制御回路を起動す
る。
(2) In the embodiment of (1) above, a dummy operation control circuit is provided, and when the information processing device cannot improve the increase in the power supply current amount even by increasing the cooling power of the cooling device, Activate the dummy operation control circuit.

【0032】(3)上記(1)または(2)の実施態様
において、クロックスピード制御回路および電圧制御回
路を設け、前記情報処理装置は、前記電源電流量が増加
を改善できないとき、前記クロックスピード制御回路と
電圧制御回路のうちの少なくとも1つを制御し、動作周
波数の低下および/または供給電圧の低下を行う。
(3) In the embodiment of (1) or (2) above, a clock speed control circuit and a voltage control circuit are provided, and the information processing device, when the amount of the power supply current cannot be improved, increases the clock speed. At least one of the control circuit and the voltage control circuit is controlled to reduce the operating frequency and / or the supply voltage.

【0033】[0033]

【発明の効果】本発明では、情報処理システムを構成す
る半導体集積回路のチップ温度や論理回路を構成する集
積回路の遅延時間、システムに供給される電流量を監視
し、適正動作値と差が生じている場合には、動作周波数
や供給電圧制御、冷却用ファンの風量制御や発熱専用回
路の動作制御、ダミー動作の挿入制御を行うことによ
り、適正な環境下での最大の性能を引き出し、最適な消
費電力量でのシステム運転が可能になる。また、システ
ムを常に適正な環境で動作させることができるため、電
源の給電系や冷却系を過剰な仕様で設計する危険性を回
避した性能価格比を最適化したシステムを設計すること
が可能になる。また、システムに対して実効待の状態に
あるジョブ量によって、システムの動作環境(動作周波
数、供給電圧)を変化させることにより、最適な消費電
力下でのシステム運用を行うことが可能になる。
According to the present invention, the chip temperature of the semiconductor integrated circuit forming the information processing system, the delay time of the integrated circuit forming the logic circuit, and the amount of current supplied to the system are monitored, and the difference between the appropriate operating value and If it occurs, control the operating frequency and supply voltage, control the air volume of the cooling fan, control the operation of the dedicated heating circuit, and control the insertion of the dummy operation to bring out the maximum performance in an appropriate environment. Allows system operation with optimal power consumption. Also, because the system can always be operated in an appropriate environment, it is possible to design a system that optimizes the performance price ratio while avoiding the risk of designing the power supply system and cooling system of the power supply with excessive specifications. Become. Further, by changing the operating environment (operating frequency, supply voltage) of the system depending on the amount of jobs in the effective waiting state with respect to the system, it becomes possible to operate the system under optimum power consumption.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を適用した複数のプロセッシングシステ
ムからなるプロセッサシステムの構成を示す図である。
FIG. 1 is a diagram showing a configuration of a processor system including a plurality of processing systems to which the present invention is applied.

【図2】実施例における各種制御の基本的な制御の流れ
を示す図である。
FIG. 2 is a diagram showing a basic control flow of various controls in the embodiment.

【図3】半導体の遅延時間を測定するための回路を示す
図である。
FIG. 3 is a diagram showing a circuit for measuring a delay time of a semiconductor.

【図4】半導体のチップ温度を観測するための測定機構
を示す図である。
FIG. 4 is a diagram showing a measuring mechanism for observing a semiconductor chip temperature.

【図5】情報システム内の機構の稼働状態を監視する機
構を示す図である。
FIG. 5 is a diagram showing a mechanism for monitoring the operating state of the mechanism in the information system.

【図6】情報システムへの供給電流量を計測する機構を
示す図である。
FIG. 6 is a diagram showing a mechanism for measuring the amount of current supplied to the information system.

【図7】情報システムに供給する動作周波数(クロック
スピート)を制御する回路を示す図である。
FIG. 7 is a diagram showing a circuit for controlling an operating frequency (clock speed) supplied to an information system.

【図8】情報システムに供給する電圧値を制御する回路
を示す図である。
FIG. 8 is a diagram showing a circuit that controls a voltage value supplied to an information system.

【図9】情報システムを冷却する冷却ファンの風量を制
御する回路を示す図である。
FIG. 9 is a diagram showing a circuit that controls an air volume of a cooling fan that cools an information system.

【図10】発熱専用回路を示す図である。FIG. 10 is a diagram showing a heating-only circuit.

【図11】ダミー動作制御回路を示す図である。FIG. 11 is a diagram showing a dummy operation control circuit.

【図12】実行待のジョブ量を管理するための機構を示
す図である。
FIG. 12 is a diagram showing a mechanism for managing the amount of jobs waiting to be executed.

【図13】動作環境値に応じて、システムの動作を最適
化するための動作内容と状態遷移を示す図である。
FIG. 13 is a diagram showing operation contents and state transitions for optimizing the operation of the system according to the operation environment value.

【図14】システムに投入され実行待状態にあるジョブ
量に応じたシステムの動作内容と状態遷移を示す図であ
る。
FIG. 14 is a diagram showing the operation content and state transition of the system according to the amount of jobs that have been submitted to the system and are in the execution waiting state.

【図15】システムに投入されたジョブ量に応じて、完
全停止する場合と省電力モードで運転し続けた場合の電
力量の比較を示す図である。
FIG. 15 is a diagram showing a comparison of electric power amounts when the system is completely stopped and when the system is continuously operated in the power saving mode according to the job amount input to the system.

【符号の説明】[Explanation of symbols]

1 プロセッサシステム 2 電流源 3 水晶発信機 4 電源装置 5 電圧制御型ファン 6 要求発行回路 7 要求受付回路 10 統括制御プロセッサ 30 システム内ジョブ量管理機構 100、200 プロセッシングユニット 101 プロセッシングユニット内制御機構 21、102 クロックスピード制御回路 22、103 供給電圧制御回路 23、104 冷却ファン制御回路 24、111 電流量監視回路 105 ダミー動作挿入制御回路 106 発熱専用制御回路 108 Tj測定回路 109 遅延時間測定回路 110 動作状態監視回路 DESCRIPTION OF SYMBOLS 1 processor system 2 current source 3 crystal oscillator 4 power supply device 5 voltage control type fan 6 request issuing circuit 7 request receiving circuit 10 integrated control processor 30 system job amount management mechanism 100, 200 processing unit 101 processing unit control mechanism 21, 102 clock speed control circuit 22, 103 supply voltage control circuit 23, 104 cooling fan control circuit 24, 111 current amount monitoring circuit 105 dummy operation insertion control circuit 106 heat generation dedicated control circuit 108 Tj measuring circuit 109 delay time measuring circuit 110 operating state monitoring circuit

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 複数の集積回路と、集積回路群に電力を
供給する電源装置と、集積回路群を冷却する冷却装置を
備える情報処理装置において、 集積回路のチップ温度Tjを測定し前記情報処理装置に
出力するチップ温度測定手段を設け、前記情報処理装置
は、チップ温度Tjが適正値より低下したとき前記冷却
装置の冷却力を弱くし、チップ温度Tjが適正値より上
昇したとき前記冷却装置の冷却力を強くすることにより
前記チップ温度Tjの調整を行うことを特徴とする消費
電力及び冷却系を制御する情報処理システム。
1. An information processing apparatus comprising a plurality of integrated circuits, a power supply device for supplying electric power to the integrated circuit group, and a cooling device for cooling the integrated circuit group, wherein the chip temperature Tj of the integrated circuit is measured to perform the information processing. A chip temperature measuring means for outputting to the device is provided, and the information processing device weakens the cooling power of the cooling device when the chip temperature Tj falls below an appropriate value, and the cooling device when the chip temperature Tj rises above the appropriate value. An information processing system for controlling a power consumption and a cooling system, wherein the chip temperature Tj is adjusted by increasing the cooling power of the chip.
【請求項2】 請求項1記載の消費電力及び冷却系を制
御する情報処理システムにおいて、 発熱専用回路およびダミー動作制御回路を設け、 前記情報処理装置は、前記チップ温度Tjの適正値より
の低下を調整できないとき発熱専用回路を起動し、前記
チップ温度Tjの適正値よりの上昇を調整できないとき
前記ダミー動作制御回路を起動することにより前記チッ
プ温度Tjの調整を行うことを特徴とする消費電力及び
冷却系を制御する情報処理システム。
2. The information processing system for controlling the power consumption and cooling system according to claim 1, wherein a heat-exclusive circuit and a dummy operation control circuit are provided, and the information processing device lowers the chip temperature Tj from an appropriate value. The power consumption is characterized in that the chip temperature Tj is adjusted by activating the heat generation dedicated circuit when it cannot be adjusted, and activating the dummy operation control circuit when the rise of the chip temperature Tj from the appropriate value cannot be adjusted. And an information processing system for controlling the cooling system.
【請求項3】 請求項1または請求項2記載の消費電力
及び冷却系を制御する情報処理システムにおいて、 クロックスピード制御回路および電圧制御回路を設け、 前記情報処理装置は、前記チップ温度Tjの適正値より
の上昇を調整できないとき、前記クロックスピード制御
回路と電圧制御回路のうちの少なくとも1つを制御し、
動作周波数の低下および/または供給電圧の低下を行う
ことにより前記チップ温度Tjの調整を行うことを特徴
とする消費電力及び冷却系を制御する情報処理システ
ム。
3. The information processing system for controlling the power consumption and cooling system according to claim 1 or 2, wherein a clock speed control circuit and a voltage control circuit are provided, and the information processing device is configured to optimize the chip temperature Tj. When the rise above the value cannot be adjusted, at least one of the clock speed control circuit and the voltage control circuit is controlled,
An information processing system for controlling a power consumption and a cooling system, wherein the chip temperature Tj is adjusted by reducing an operating frequency and / or a supply voltage.
【請求項4】 複数の集積回路と、集積回路群に電力を
供給する電源装置と、集積回路群を冷却する冷却装置を
備える情報処理装置において、 前記情報処理装置における回路の遅延時間tpdを監視
/測定する遅延時間測定回路を設け、前記情報処理装置
は、遅延時間tpdが適正値より減少したとき前記冷却
装置の冷却力を弱くし、遅延時間tpdが適正値より増
大したとき前記冷却装置の冷却力を強くすることにより
前記遅延時間tpdの調整を行うことを特徴とする消費
電力及び冷却系を制御する情報処理システム。
4. An information processing apparatus comprising a plurality of integrated circuits, a power supply device for supplying electric power to the integrated circuit group, and a cooling device for cooling the integrated circuit group, wherein a delay time tpd of a circuit in the information processing apparatus is monitored. / A delay time measuring circuit for measuring is provided, and the information processing device weakens the cooling power of the cooling device when the delay time tpd is reduced from an appropriate value, and the cooling device of the cooling device is increased when the delay time tpd is increased from the appropriate value. An information processing system for controlling a power consumption and a cooling system, characterized in that the delay time tpd is adjusted by increasing a cooling power.
【請求項5】 請求項4記載の消費電力及び冷却系を制
御する情報処理システムにおいて、 発熱専用回路およびダミー動作制御回路を設け、 前記情報処理装置は、前記遅延時間tpdの適正値より
の減少を調整できないとき発熱専用回路を起動し、前記
遅延時間tpdの適正値よりの増大を調整できないとき
前記ダミー動作制御回路を起動することにより前記遅延
時間tpdの調整を行うことを特徴とする消費電力及び
冷却系を制御する情報処理システム。
5. The information processing system for controlling the power consumption and cooling system according to claim 4, wherein a heat generation dedicated circuit and a dummy operation control circuit are provided, and the information processing apparatus reduces the delay time tpd from an appropriate value. The power consumption is characterized in that the delay time tpd is adjusted by activating the heat-exclusive circuit when it cannot be adjusted, and activating the dummy operation control circuit when the increase of the delay time tpd from the appropriate value cannot be adjusted. And an information processing system for controlling the cooling system.
【請求項6】 請求項4または請求項5記載の消費電力
及び冷却系を制御する情報処理システムにおいて、 クロックスピード制御回路および電圧制御回路を設け、 前記情報処理装置は、前記遅延時間tpdの減少を調整
できないとき、前記クロックスピード制御回路と電圧制
御回路のうちの少なくとも1つを制御し、動作周波数の
低下および/または供給電圧の低下を行うことにより前
記遅延時間tpdの調整を行うことを特徴とする消費電
力及び冷却系を制御する情報処理システム。
6. The information processing system for controlling the power consumption and cooling system according to claim 4 or 5, wherein a clock speed control circuit and a voltage control circuit are provided, and the information processing device reduces the delay time tpd. Is not adjustable, the delay time tpd is adjusted by controlling at least one of the clock speed control circuit and the voltage control circuit to reduce the operating frequency and / or the supply voltage. Information processing system for controlling power consumption and cooling system.
【請求項7】 複数の集積回路と、集積回路群に電力を
供給する電源装置と、集積回路群を冷却する冷却装置を
備える情報処理装置において、 投入されるジョブ量を管理するジョブ量管理機構と、ク
ロックスピード制御回路と、電圧制御回路を設け、 前記情報処理装置は、前記ジョブ量管理機構で管理する
ジョブ量が適正量より減少したとき、前記クロックスピ
ード制御回路、電圧制御回路、冷却装置のうちの少なく
とも1つを制御し、動作周波数の低下、供給電圧の低
下、冷却力の低下の少なくとも1つを行い、ジョブ量が
適正量より増大したとき、前記クロックスピード制御回
路、電圧制御回路、冷却装置のうちの少なくとも1つを
制御し、動作周波数の上昇、供給電圧の上昇、冷却力の
増大の少なくとも1つを行うことにより、ジョブ量に応
じて動作状態を変化させることを特徴とする消費電力及
び冷却系を制御する情報処理システム。
7. An information processing apparatus including a plurality of integrated circuits, a power supply device for supplying electric power to the integrated circuit group, and a cooling device for cooling the integrated circuit group, and a job amount management mechanism for managing a job amount input. A clock speed control circuit and a voltage control circuit are provided, and the information processing apparatus includes the clock speed control circuit, the voltage control circuit, and the cooling device when the job amount managed by the job amount management mechanism is less than an appropriate amount. The clock speed control circuit and the voltage control circuit when at least one of the operating frequency, the supply voltage, and the cooling power is controlled to control at least one of the A job by controlling at least one of the cooling devices to increase the operating frequency, increase the supply voltage, and increase the cooling power. Power and information processing system for controlling the cooling system is characterized by changing the operating state in response to.
JP8146682A 1996-05-16 1996-05-16 Information processing system capable of controlling power consumption and cooling system Pending JPH09305268A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8146682A JPH09305268A (en) 1996-05-16 1996-05-16 Information processing system capable of controlling power consumption and cooling system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8146682A JPH09305268A (en) 1996-05-16 1996-05-16 Information processing system capable of controlling power consumption and cooling system

Publications (1)

Publication Number Publication Date
JPH09305268A true JPH09305268A (en) 1997-11-28

Family

ID=15413211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8146682A Pending JPH09305268A (en) 1996-05-16 1996-05-16 Information processing system capable of controlling power consumption and cooling system

Country Status (1)

Country Link
JP (1) JPH09305268A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512209B1 (en) 2001-07-09 2003-01-28 Fujitsu Limited Temperature control apparatus, temperature control method and device
WO2005119402A1 (en) 2004-06-04 2005-12-15 Sony Computer Entertainment Inc. Processor, processor system, temperature estimation device, information processing device, and temperature estimation method
JP2007089830A (en) * 2005-09-29 2007-04-12 Ge Medical Systems Global Technology Co Llc Water-cooling device for magnetic resonance imaging device and magnetic resonance imaging device
US7275248B2 (en) 2004-04-28 2007-09-25 Kabushiki Kaisha Toshiba Information processing apparatus and method of system control of the apparatus
US7373269B2 (en) 2004-11-19 2008-05-13 International Business Machines Corporation Processor power consumption control
US7444635B2 (en) * 2002-06-20 2008-10-28 Nokia Corporation Multi-task system for controlling execution of application sessions and reservation of resources
US7793291B2 (en) * 2004-12-22 2010-09-07 International Business Machines Corporation Thermal management of a multi-processor computer system

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512209B1 (en) 2001-07-09 2003-01-28 Fujitsu Limited Temperature control apparatus, temperature control method and device
US7444635B2 (en) * 2002-06-20 2008-10-28 Nokia Corporation Multi-task system for controlling execution of application sessions and reservation of resources
US7275248B2 (en) 2004-04-28 2007-09-25 Kabushiki Kaisha Toshiba Information processing apparatus and method of system control of the apparatus
WO2005119402A1 (en) 2004-06-04 2005-12-15 Sony Computer Entertainment Inc. Processor, processor system, temperature estimation device, information processing device, and temperature estimation method
KR100831854B1 (en) * 2004-06-04 2008-05-22 가부시키가이샤 소니 컴퓨터 엔터테인먼트 Processor, processor system, temperature estimation device, information processing device, and temperature estimation method
US7520669B2 (en) 2004-06-04 2009-04-21 Sony Computer Entertainment Inc. Processor, processor system, temperature estimation device, information processing device, and temperature estimation method
US7373269B2 (en) 2004-11-19 2008-05-13 International Business Machines Corporation Processor power consumption control
US7793291B2 (en) * 2004-12-22 2010-09-07 International Business Machines Corporation Thermal management of a multi-processor computer system
JP2007089830A (en) * 2005-09-29 2007-04-12 Ge Medical Systems Global Technology Co Llc Water-cooling device for magnetic resonance imaging device and magnetic resonance imaging device

Similar Documents

Publication Publication Date Title
JP3963874B2 (en) Method for reducing power consumption and / or heat generation of a superscalar microprocessor
US7698583B2 (en) Microprocessor capable of dynamically reducing its power consumption in response to varying operating temperature
JP3845642B2 (en) Integrated circuit device having unit power adjustment mechanism
US6983389B1 (en) Clock control of functional units in an integrated circuit based on monitoring unit signals to predict inactivity
US7774627B2 (en) Microprocessor capable of dynamically increasing its performance in response to varying operating temperature
US8412962B2 (en) Microprocessor with improved thermal monitoring and protection mechanism
US7000130B2 (en) Method and apparatus for thermal throttling of clocks using localized measures of activity
CN100416460C (en) Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system
US20060161375A1 (en) Optimizing processing speed based on measured temperatures
KR20160142835A (en) Energy efficiency aware thermal management in a multi-processor system on a chip
JP2008026948A (en) Semiconductor integrated circuit
EP1975761B1 (en) Microprocessor with improved performance during P-state transitions
JP2002215599A (en) Multiprocessor system and its control method
CN1618053A (en) Method and apparatus for enabling a low power mode for a processor
CN101241392A (en) Microprocessor capable of dynamically reducing its power consumption in response to varying operating temperature and the method
JPH09305268A (en) Information processing system capable of controlling power consumption and cooling system
TWI388974B (en) Microprocessor capable of dynamically reducing its power consumption in response to varying operating temperature
JP4524251B2 (en) Processor using demand driven clock throttling power reduction
JPH10149237A (en) Semiconductor circuit
JPH09288527A (en) Power consumption reducing circuit
EP1965286B1 (en) Microprocessor with improved thermal monitoring and protection mechanism
KR20060107508A (en) Processor with demand-driven clock throttling for power reduction