JPH09294020A - Voltage-controlled oscillation circuit - Google Patents

Voltage-controlled oscillation circuit

Info

Publication number
JPH09294020A
JPH09294020A JP8105208A JP10520896A JPH09294020A JP H09294020 A JPH09294020 A JP H09294020A JP 8105208 A JP8105208 A JP 8105208A JP 10520896 A JP10520896 A JP 10520896A JP H09294020 A JPH09294020 A JP H09294020A
Authority
JP
Japan
Prior art keywords
variable
pass filter
voltage
controlled oscillator
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8105208A
Other languages
Japanese (ja)
Inventor
Bunichi Okubo
文一 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP8105208A priority Critical patent/JPH09294020A/en
Publication of JPH09294020A publication Critical patent/JPH09294020A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To eliminate the factors of malfunctions and abnormal oscillations by preparing an HPF and an LPF having the frequency cut-off characteristic where the attenuation response characteristics are overlapping with each other together with one of HPF and LPF serving as a variable filter. SOLUTION: The input of an LPF 2 is connected to the output of a differential amplifier 1, and the input and the output of a variable HPF 3 are connected to the output of the LPF 2 and the positive phase input of the amplifier 1 respectively. The output of the amplifier 1 is positively fed back to the positive phase input of the amplifier 1 via the LPH 2 and the HPF 3. Then the bias voltage of a low voltage source 5 is supplied to the opposite phase input side of the amplifier 1, and the frequency characteristic of the HPF 3 is controlled by the control voltage VH. Both LPF 2 and HPF 3 control the positive feedback value set to the amplifier 1 based on the frequency and performs the control of oscillation frequency fo. In other words, the frequency fo is controlled by the control of the characteristic of the LPF 3. Furthermore, the range of oscillation frequency is limited by the LPF 2 of a higher order and the sharp cut-off characteristic.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は電圧制御発振回路に
関し、特にPLL(フェーズロックループ)に用いられ
る電圧制御発振回路(以下VCO)に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage controlled oscillator circuit, and more particularly to a voltage controlled oscillator circuit (hereinafter VCO) used in a PLL (phase locked loop).

【0002】[0002]

【従来の技術】VCOシステムはPLL(Phase
Locked Loop)動作に不可欠なものであり、
現在、いかに安定に動作させるか、またいかに簡素化出
来るかが課題となっている。
2. Description of the Related Art A VCO system is a PLL (Phase).
Locked Loop) is essential for operation,
At present, how to operate stably and how to simplify can be a problem.

【0003】従来の第1のVCOをブロックで示す図1
5を参照すると、この従来の第1のVCOは、出力が正
帰還され出力信号Oを出力する差動増幅器1と、差動増
幅器1の出力と接地間に接続した容量C10と、容量C
10に並列に接続したインダクタンスL10と、差動増
幅器1の出力と接地間に接続し制御電圧VXの供給に応
答して制御される可変リアクタンス回路101と、差動
増幅器1の逆相入力と接地間に接続したバイアス用の定
電圧源5とを備える。
FIG. 1 is a block diagram showing a conventional first VCO.
5, the first conventional VCO has a differential amplifier 1 whose output is positively fed back and outputs an output signal O, a capacitor C10 connected between the output of the differential amplifier 1 and the ground, and a capacitor C.
10, a variable reactance circuit 101 connected between the output of the differential amplifier 1 and ground, which is controlled in response to the supply of the control voltage VX, an anti-phase input of the differential amplifier 1 and ground. And a constant voltage source 5 for bias connected between them.

【0004】今ここで、容量C10の容量値をC,イン
ダクタンスL10のインダクタンス値をL、可変リアク
タンス回路101の等価容量値をCxとすると、VCO
は(1)式の発振周波数foにて発振する。
Now, assuming that the capacitance value of the capacitance C10 is C, the inductance value of the inductance L10 is L, and the equivalent capacitance value of the variable reactance circuit 101 is Cx, the VCO
Oscillates at the oscillation frequency fo of the equation (1).

【0005】 fo=1/2π{L(C+Cx)}1/2 ………………………………(1) 発振周波数foは制御電圧VXにより可変リアクタンス回
路101の等価容量値Cxを制御して可変出来る。
Fo = 1 / 2π {L (C + Cx)} 1/2 (1) The oscillation frequency fo corresponds to the equivalent capacitance value Cx of the variable reactance circuit 101 by the control voltage VX. It can be controlled and varied.

【0006】また出力インピーダンスZ1は(2)式と
なる。
The output impedance Z1 is given by the equation (2).

【0007】 Z1=jωL/{(1−ω2 L(C+Cx)}………………………(2) (1)式,(2)式より、発振周波数が高いと出力イン
ピーダンスが大きくなることが分かる。
Z1 = jωL / {(1-ω 2 L (C + Cx)} ………………………… (2) From equations (1) and (2), the output impedance is large when the oscillation frequency is high. I see.

【0008】従来の第2のVCOを図15と共通の構成
要素には共通の参照文字/数字を付して同様にブロック
で示す図16を参照すると、この従来の第2のVCO
は、第1のVCOと共通の差動増幅器1と、可変リアク
タンス回路101と、定電圧源5とに加えて容量C1
0,L10の代わりに、差動増幅器1の出力と接地間に
接続した発振子102を備える。
Referring to FIG. 16, which shows a block diagram of the conventional second VCO in common with reference numerals / numerals common to those of FIG. 15, the second conventional VCO is shown.
Is a differential amplifier 1 common to the first VCO, a variable reactance circuit 101, a constant voltage source 5, and a capacitance C1.
An oscillator 102 connected between the output of the differential amplifier 1 and the ground is provided instead of 0 and L10.

【0009】発振子102の等価回路を示す図15
(B)を参照すると、この発振子102は抵抗R20
1,インダクタンスL201,容量C201の直列成分
と容量C202との並列接続と等価になる。今ここで、
抵抗R201の値をR,インダクタンスL201の値を
L,容量C201の値をC1,容量C202の値をC
0,可変リアクタンス回路101の等価容量値をCxと
すると、VCOは(3)式の発振周波数foにて発振す
る。 fo=1/2π{L(C0+Cx)C1/(C0+C1+Cx)}1/2 …(3) 第1のVCOと同様に発振周波数foは制御電圧VXによ
り可変リアクタンス回路101の等価容量値Cxを制御
して可変出来る。
FIG. 15 showing an equivalent circuit of the oscillator 102.
Referring to (B), this oscillator 102 has a resistor R20.
This is equivalent to the parallel connection of the series component of 1, the inductance L201, and the capacitance C201 and the capacitance C202. Now here,
The value of the resistor R201 is R, the value of the inductance L201 is L, the value of the capacitor C201 is C1, and the value of the capacitor C202 is C.
0, and the equivalent capacitance value of the variable reactance circuit 101 is Cx, the VCO oscillates at the oscillation frequency fo of the equation (3). fo = 1 / 2π {L (C0 + Cx) C1 / (C0 + C1 + Cx)} 1/2 (3) Like the first VCO, the oscillation frequency fo controls the equivalent capacitance value Cx of the variable reactance circuit 101 by the control voltage VX. Can be changed.

【0010】発振子102を用いることにより、第1の
従来のVCOよりも外付け部品の簡素化を行っている。
By using the oscillator 102, the external parts are simplified as compared with the first conventional VCO.

【0011】また出力インピーダンスZ2は(4)式と
なる。 Z2=(1−ω2 C1L+jωRC1)/{−ω2 C1(CO+Cx)R+jω (R+C1)ω2 CC1(CO+Cx)L}………………………………(4) (3)式,(4)式より、発振周波数が高いと出力イン
ピーダンスが大きくなることが分かる。
The output impedance Z2 is given by equation (4). Z2 = (1-ω 2 C1L + jωRC1) / {- ω 2 C1 (CO + Cx) R + jω (R + C1) ω 2 CC1 (CO + Cx) L} .................................... (4) (3) wherein From equation (4), it can be seen that the output impedance increases when the oscillation frequency is high.

【0012】また、近年もっとも良く使用されている従
来の第2のVCOの出力インピーダンス|Z2|の(C
O+Cx)に対する変化率を求めると、ここで(Co+
Cx)をCvとすると上記変化率d|Z|(CV)/d
(CV)は次式(5)で表わされる。 d|Z|(CV)/d(CV)={LC1(2Cv+C1)(R2 Cv2 +R2 C1Cv+2LC1)}/{2RCv2 (Cv+C1)(LR2 C1Cv2 +L R2 C12 Cv+L2 C12 )}1/2 ………………………………………(5) これより、Cv=−C1/2で極、Cv=0、−C1で
不連続点を有する。Cvは0以上と考えられるので、C
v=0時に発生する不連続点、つまりCv=Co+Cx
=0において、異常発振の可能性があるため可変リアク
タンス回路の負の容量域においては、発振子102の並
列容量C202の値CO以上に制御出来ない。つまり可
変範囲が発振子102により制限され、キャプチャーレ
ンジは±数%程度しか確保出来ないという問題がある。
In addition, the output impedance | Z2 | of the conventional second VCO which is most often used in recent years (C
The rate of change with respect to O + Cx) is calculated as (Co +
If Cx) is Cv, the rate of change d | Z | (CV) / d
(CV) is expressed by the following equation (5). d | Z | (CV) / d (CV) = {LC1 (2Cv + C1) (R 2 Cv 2 + R 2 C1Cv + 2LC1)} / {2RCv 2 (Cv + C1) (LR 2 C1Cv 2 + L R 2 C1 2 Cv + L 2 C1 2 ) } 1/2 ………………………………………… (5) From this, there is a pole at Cv = -C1 / 2 and a discontinuity at Cv = 0, -C1. Since Cv is considered to be 0 or more, C
Discontinuity that occurs when v = 0, that is, Cv = Co + Cx
= 0, there is a possibility of abnormal oscillation. Therefore, in the negative capacitance region of the variable reactance circuit, it is not possible to control the value above the value CO of the parallel capacitance C202 of the oscillator 102. That is, the variable range is limited by the oscillator 102, and there is a problem that the capture range can be secured only about ± several%.

【0013】[0013]

【発明が解決しようとする課題】上述した従来の第1お
よび第2の電圧制御発振回路は、発振周波数の設定用の
コイル(インダクタンスL)や発振子を必ず必要とし、
LSI化を考慮した場合内蔵困難であるため外付け素子
の増加や基板の小型化阻害要因となるという欠点があっ
た。
The above-mentioned first and second conventional voltage controlled oscillator circuits always require a coil (inductance L) and an oscillator for setting the oscillation frequency,
Since it is difficult to incorporate the LSI in consideration of the LSI, it has a drawback that the number of external elements is increased and the size of the substrate is hindered.

【0014】また、発振周波数が高くなると、出力イン
ピーダンスの増大に伴う出力増大のため差動増幅器等の
入出力ダイナミックレンジ超過に起因する回路の飽和等
による動作不能回避のため高域での可変範囲が制限され
ることや、もしくは発振周波数範囲に対応した特別な回
路構成を必要とするという欠点があった。本発明の目的
は、上記欠点を解消し外付け素子を不要としてLSI化
を容易とするとともに、発振周波数の増加に伴うダイナ
ミックレンジ超過による誤動作、異常発振や、制御発振
範囲の制約または回路構成の複雑化の問題を解決する電
圧制御発振回路を提供することにある。
When the oscillating frequency becomes high, the output increases with the increase of the output impedance, and the variable range in the high range is avoided in order to avoid the inoperability due to the saturation of the circuit caused by the input / output dynamic range excess of the differential amplifier or the like. However, there are drawbacks such as the limitation of the above, or a special circuit configuration corresponding to the oscillation frequency range. An object of the present invention is to solve the above-mentioned drawbacks and to eliminate the need for an external element to facilitate LSI implementation, and to prevent malfunctions due to excess of the dynamic range due to an increase in oscillation frequency, abnormal oscillation, control oscillation range restrictions, or circuit configuration. An object is to provide a voltage controlled oscillator circuit that solves the problem of complication.

【0015】[0015]

【課題を解決するための手段】本発明の電圧制御発振回
路は、出力信号の正帰還経路を有しこの出力信号を発振
信号として出力する増幅回路と、前記正帰還経路に制御
電圧の供給に応答してリアクタンスを変化させこの正帰
還経路の周波数特性を制御する周波数制御手段とを備え
る電圧制御発振回路において、前記周波数制御手段が、
各々が所定の周波数範囲で減衰応答特性が重複するよう
予め定めた遮断周波数特性を有しいずれか一方が前記制
御電圧の供給に応答して前記遮断周波数特性を可変する
可変フィルタであるハイパスフィルタとローパスフィル
タとを備えて構成されている。
SUMMARY OF THE INVENTION A voltage controlled oscillator circuit of the present invention includes an amplifier circuit having a positive feedback path for an output signal and outputting the output signal as an oscillation signal, and a control voltage supplied to the positive feedback path. In a voltage controlled oscillator circuit including a frequency control means for responding to change the reactance and controlling the frequency characteristic of the positive feedback path, the frequency control means comprises:
A high-pass filter that is a variable filter that has predetermined cut-off frequency characteristics such that attenuation response characteristics overlap in a predetermined frequency range, and one of which has a variable cut-off frequency characteristic in response to the supply of the control voltage; And a low pass filter.

【0016】[0016]

【発明の実施の形態】次に、本発明の第1の実施の形態
を図15と共通の構成要素には共通の参照文字/数字を
付して同様にブロックで示す図1(A)を参照すると、
この図に示す本実施の形態の電圧制御発振回路は、従来
と共通の差動増幅器1と、定電圧源5とに加えて、差動
増幅器1の出力に入力を接続したローパスフィルタ(以
下LPF)2と、LPF2の出力に入力を接続し出力を
差動増幅器1の正相入力に接続した可変ハイパスフィル
タ(以下HPF)3とを備える。
BEST MODE FOR CARRYING OUT THE INVENTION Next, the first embodiment of the present invention will be described with reference to FIG. If you refer to
The voltage controlled oscillator circuit according to the present embodiment shown in this figure has a low-pass filter (hereinafter referred to as an LPF) in which an input is connected to the output of the differential amplifier 1 in addition to the differential amplifier 1 and the constant voltage source 5 which are common to the conventional one. 2) and a variable high-pass filter (hereinafter referred to as HPF) 3 having an input connected to the output of the LPF 2 and an output connected to the positive phase input of the differential amplifier 1.

【0017】差動増幅器1の出力はLPF2と可変HP
F3とを経由して差動増幅器1の正相入力に正帰還側さ
れ、差動増幅器1の逆相入力側に定電圧源5のバイアス
電圧を供給し、可変HPFは制御電圧VHにより周波数
特性が制御される。
The output of the differential amplifier 1 is the LPF 2 and the variable HP.
A positive feedback side is fed to the positive phase input of the differential amplifier 1 via F3, the bias voltage of the constant voltage source 5 is supplied to the negative phase input side of the differential amplifier 1, and the variable HPF has a frequency characteristic by the control voltage VH. Is controlled.

【0018】次に、図1(A)および動作特性をグラフ
で示す図2(A)を参照して本実施の形態の動作につい
て説明すると、LPF2と可変HPF3とは周波数に依
存して差動増幅器1への正帰還量を制御し、発振周波数
foの制御を行う。
Next, the operation of the present embodiment will be described with reference to FIG. 1 (A) and FIG. 2 (A) showing operating characteristics in a graph. The LPF2 and the variable HPF3 are differentially operated depending on the frequency. The amount of positive feedback to the amplifier 1 is controlled to control the oscillation frequency fo.

【0019】図2(A)を参照すると、上記正帰還量は
可変HPF3の遮断特性をH1,H2,H3にそれぞれ
設定した場合、差動増幅器1に対する正帰還量が最大と
なる周波数すなわち最大帰還周波数はそれぞれf1,f
2,f3となり、このVCOはこれらf1,f2,f3
にて発振する。つまり、可変HPF特性を制御すること
により発振周波数foを制御出来る。
Referring to FIG. 2A, when the cutoff characteristics of the variable HPF 3 are set to H1, H2, and H3, the positive feedback amount is the frequency at which the positive feedback amount to the differential amplifier 1 becomes maximum, that is, maximum feedback. The frequencies are f1 and f, respectively
2, f3, and this VCO is f1, f2, f3
Oscillates at. That is, the oscillation frequency fo can be controlled by controlling the variable HPF characteristic.

【0020】LPF2を高次すなわち遮断特性をシャー
プにした場合の動作特性をグラフで示す図2(B)を参
照すると、可変HPF3の遮断特性を図2(A)と同様
にH1,H2,H3にそれぞれ設定した場合、最大帰還
周波数f1A,f2A,f3Aは(A)に比べて周波数
幅が小さくなる。つまり、LPF2を高次とし遮断特性
をシャープにすることにより発振周波数範囲を制限で
き、電源立ち上がり時等における回路の不安定時の異常
発振等を防止できる。
Referring to FIG. 2B, which shows a graph of the operating characteristics when the LPF2 is of a higher order, that is, when the cutoff characteristics are sharpened, referring to FIG. 2B, the cutoff characteristics of the variable HPF3 are H1, H2 and H3 as in FIG. 2A. When each is set to, the maximum feedback frequencies f1A, f2A, and f3A have a smaller frequency width than (A). In other words, the oscillation frequency range can be limited by setting the LPF 2 to a higher order and sharpening the cutoff characteristic, and abnormal oscillation or the like at the time of power supply rising or the like when the circuit is unstable can be prevented.

【0021】本実施の形態の第1の具体的回路の構成を
回路図で示す図1(B)を参照すると、このVCOのL
PF2は、差動増幅器1の出力に一端が接続した抵抗R
21と、抵抗R21の他端と接地との間に接続した容量
C21とを備える。
Referring to FIG. 1B, which is a circuit diagram showing the configuration of the first concrete circuit of the present embodiment, the VCO L
PF2 is a resistor R whose one end is connected to the output of the differential amplifier 1.
21 and a capacitor C21 connected between the other end of the resistor R21 and the ground.

【0022】可変HPF3は、一端が抵抗R21の他端
に他端が差動増幅器1の正相入力にそれぞれ接続した容
量C31と、一端が電源VCCに接続した抵抗R31
と、エミッタが電源VCCに接続したPNP型トランジ
スタQ31と、エミッタが抵抗R31の他端にベースと
コレクタがトランジスタQ31のベースにそれぞれ接続
しQ31とカレントミラー回路を構成するPNP型トラ
ンジスタQ32と、コレクタがトランジスタQ32のコ
レクタにエミッタが一端が接地した抵抗R32の他端に
それぞれ接続しベースに制御電圧VHの供給を受けるN
PN型トランジスタQ33と、コレクタが容量C31の
他端にベースがトランジスタQ31のコレクタにエミッ
タが接地にそれぞれ接続したNPN型トランジスタQ3
4とを備える。
The variable HPF 3 has a capacitor C31 having one end connected to the other end of the resistor R21 and the other end connected to the positive phase input of the differential amplifier 1, and a resistor R31 having one end connected to the power supply VCC.
A PNP transistor Q31 having an emitter connected to the power supply VCC; a PNP transistor Q32 having an emitter connected to the other end of the resistor R31 and a base and a collector connected to the base of the transistor Q31 to form a current mirror circuit with Q31; N is connected to the collector of the transistor Q32, the emitter of which is connected to the other end of the resistor R32 whose one end is grounded, and the base of which is supplied with the control voltage VH.
A PN transistor Q33 and an NPN transistor Q3 having a collector connected to the other end of the capacitor C31, a base connected to the collector of the transistor Q31 and an emitter connected to ground.
4 is provided.

【0023】動作について説明すると、トランジスタQ
33はベースに供給を受けた制御電圧VHに応答してコ
レクタ電流すなわちカレントミラー回路の入力側を構成
するトランジスタQ32のコレクタ電流を制御する。こ
のトランジスタQ32のコレクタ電流はカレントミラー
回路の出力側のトランジスタQ31のコレクタ電流すな
わちトランジスタQ34のベース電流として供給され、
このトランジスタQ34のコレクタエミッタ間抵抗(以
下コレクタ抵抗)Z34を制御する。この結果、コレク
タ抵抗Z34と容量C31とから成るHPFの周波数遮
断特性が制御される。コレクタ抵抗Z34は次式で表さ
れる。 Z34=α/(R31・VH)………………………………………………(6) ただし、αは比例定数,R31は抵抗R31の抵抗値
(以下他の素子についても同様に表す),VHは制御電
圧VHの電圧である。
To explain the operation, the transistor Q
33 controls the collector current, that is, the collector current of the transistor Q32 constituting the input side of the current mirror circuit, in response to the control voltage VH supplied to the base. The collector current of the transistor Q32 is supplied as the collector current of the transistor Q31 on the output side of the current mirror circuit, that is, the base current of the transistor Q34.
The collector-emitter resistance (hereinafter collector resistance) Z34 of the transistor Q34 is controlled. As a result, the frequency cutoff characteristic of the HPF including the collector resistance Z34 and the capacitance C31 is controlled. The collector resistance Z34 is expressed by the following equation. Z34 = α / (R31 · VH) …………………………………… (6) where α is the proportional constant, R31 is the resistance value of the resistor R31 (hereinafter, for other elements, VH is the voltage of the control voltage VH.

【0024】可変HPF3の遮断周波数fshは次式の
ようになる。 fsh=1/(2πZ34C31)…………………………………………(7) この回路をLSI化した場合、抵抗R21,R31を同
一種類の抵抗を用いれば製造上の抵抗のばらつきのキャ
ンセルが可能となる。
The cutoff frequency fsh of the variable HPF 3 is given by the following equation. fsh = 1 / (2πZ34C31) …………………………………… (7) If this circuit is implemented as an LSI, if resistors R21 and R31 are the same type of resistor, the manufacturing resistance will increase. It is possible to cancel the variation of.

【0025】本実施の形態の第2の具体的回路例を図1
と共通の構成要素は共通の文字を付して同様に回路図で
示す図3を参照すると、前述の第1の具体回路例との相
違点は、可変HPF3Aが、出力抵抗可変用のトランジ
スタQ34の代りに全帰還された差動増幅器31と、第
1のカレントミラー回路の出力側のトランジスタQ31
のコレクタ電流の供給に応答して差動増幅器31の利得
制御を行うトランジスタQ35,Q36から成る第2の
カレントミラー回路を備えることである。
FIG. 1 shows a second specific circuit example of this embodiment.
Referring to FIG. 3 in which components common to those are attached with common characters and similarly shown in the circuit diagram, the difference from the first specific circuit example described above is that the variable HPF 3A includes a transistor Q34 for varying the output resistance. Of the differential amplifier 31 which is totally fed back, and the output side transistor Q31 of the first current mirror circuit.
Is provided with a second current mirror circuit including transistors Q35 and Q36 for controlling the gain of the differential amplifier 31 in response to the supply of the collector current of the above.

【0026】差動増幅器31の出力インピーダンスZ3
1は次式で表される。 Z31=β/R31・VH……………………………………………………(8) ただし、βは比例定数である。
Output impedance Z3 of the differential amplifier 31
1 is represented by the following equation. Z31 = β / R31 · VH ………………………………………… (8) where β is a proportional constant.

【0027】可変HPF3Aの遮断周波数fshaは次
式のようになる。 fsha=1/(2πZ31C31)………………………………………(9) 本実施の形態の第3の具体的回路例を図1と共通の構成
要素は共通の文字を付して同様に回路図で示す図4を参
照すると、前述の第1の具体回路例との相違点は、この
回路の可変HPF3Bが、電源VCCの電圧に対応する
トランジスタQ34のON/OFFの制御用の比較回路
32を備えることである。
The cutoff frequency fsha of the variable HPF 3A is given by the following equation. fsha = 1 / (2πZ31C31) …………………………………………………………………………………………………………………………………………………………………… (9) Referring to FIG. 4, which is also shown in a circuit diagram, the difference from the above-described first specific circuit example is that the variable HPF 3B of this circuit turns on / off the transistor Q34 corresponding to the voltage of the power supply VCC. That is, the comparison circuit 32 for control is provided.

【0028】電圧比較回路32は、それぞれ一端が電源
VCCに接続した抵抗R33〜R35と、エミッタが抵
抗R34にベースが抵抗R33の他端にコレクタが接地
にそれぞれ接続されたPNP型トランジスタQ37と、
直列接続されアノードが抵抗R33の他端とトランジス
タQ37とのベース共通接続点にカソードが接地された
ダイオードD31〜D33と、エミッタがトランジスタ
Q37のエミッタにベースが抵抗R35の他端にコレク
タがトランジスタQ31のコレクタにそれぞれ接続され
たPNP型トランジスタQ38と、一端が抵抗R35の
他端に他端が接地にそれぞれ接続された抵抗R36とを
備える。
The voltage comparison circuit 32 has resistors R33 to R35 each having one end connected to the power supply VCC, a PNP transistor Q37 having an emitter connected to the resistor R34, a base connected to the other end of the resistor R33, and a collector connected to ground.
Diodes D31 to D33, which are connected in series and whose cathode is grounded at a common connection point between the other end of the resistor R33 and the transistor Q37, the emitter is the emitter of the transistor Q37, the base is the other end of the resistor R35, and the collector is the transistor Q31. , And a resistor R36 whose one end is connected to the other end of the resistor R35 and whose other end is connected to the ground.

【0029】比較回路32は電源電圧VCCの下式の条
件にて動作する。 3VBE(R35+R36)/R46<VCC………………………(10) ただし、VBEはダイオードD31〜D33の順方向電
圧を示す。
The comparison circuit 32 operates under the condition of the following expression of the power supply voltage VCC. 3VBE (R35 + R36) / R46 <VCC ... (10) However, VBE represents the forward voltage of the diodes D31 to D33.

【0030】(10)式から分かるように、VCCがダ
イオードD31〜D33,抵抗R35,R36で決まる
電圧値より大きくなるまでトランジスタQ34を強制的
に動作させ、トランジスタQ34のコレクタ抵抗Z34
を最低値に保持することにより、差動増幅器1の正帰還
量を最低に保持する。これにより、電源立ち上げ時に発
生する異常発振を防止し、安定に動作するVCC以上に
て発振動作を行うように制御する。
As can be seen from the equation (10), the transistor Q34 is forcibly operated until VCC becomes larger than the voltage value determined by the diodes D31 to D33 and the resistors R35 and R36, and the collector resistor Z34 of the transistor Q34 is operated.
Is held at the lowest value, the positive feedback amount of the differential amplifier 1 is held at the lowest. As a result, abnormal oscillation that occurs when the power is turned on is prevented, and control is performed so that the oscillation operation is performed at or above VCC at which stable operation is performed.

【0031】次に、本発明の第2の実施の形態を図1
(A)と共通の構成要素は共通の文字を付して同様にブ
ロックで示す図5(A)を参照すると、この図に示す本
実施の形態の上述の第1の実施の形態との相違点は、L
PF2の代りに制御電圧VLの供給に応答して周波数特
性が制御される可変LPF7を、可変HPF3の代りに
固定のHPF8をそれぞれ備えることである。
Next, a second embodiment of the present invention will be described with reference to FIG.
Constituent elements common to (A) are designated by common characters and are similarly represented by blocks. With reference to FIG. 5A, the difference between this embodiment shown in this figure and the first embodiment described above is shown. The point is L
Instead of the PF2, a variable LPF7 whose frequency characteristic is controlled in response to the supply of the control voltage VL is provided, and instead of the variable HPF3, a fixed HPF8 is provided.

【0032】次に、図5(A)および動作特性をグラフ
で示す図6(A)を参照して本実施の形態の動作につい
て説明すると、第1の実施の形態と同様に、可変LPF
7とHPF8とは周波数に依存して差動増幅器1への正
帰還量を制御し、発振周波数foの制御を行う。
Next, the operation of the present embodiment will be described with reference to FIG. 5A and FIG. 6A showing the operating characteristics in the form of a graph. In the same way as in the first embodiment, the variable LPF will be described.
7 and the HPF 8 control the amount of positive feedback to the differential amplifier 1 depending on the frequency to control the oscillation frequency fo.

【0033】図6(A)を参照すると、上記正帰還量は
可変LPF7の遮断特性をL1,L2,L3にそれぞれ
設定した場合、差動増幅器1に対する正帰還量が最大と
なる周波数すなわち最大帰還周波数はそれぞれf1,f
2,f3となり、このVCOはこれらf1,f2,f3
にて発振し、可変LPF特性を制御することにより発振
周波数foを制御できる。
Referring to FIG. 6A, when the cutoff characteristics of the variable LPF 7 are set to L1, L2, and L3, the positive feedback amount is the frequency at which the positive feedback amount for the differential amplifier 1 becomes maximum, that is, the maximum feedback amount. The frequencies are f1 and f, respectively
2, f3, and this VCO is f1, f2, f3
The oscillation frequency fo can be controlled by controlling the variable LPF characteristic.

【0034】HPF8を高次すなわち遮断特性をシャー
プにした場合の動作特性をグラフで示す図6(B)を参
照すると、第1の実施の形態と同様に、可変LPF7の
同一範囲の遮断周波数変化範囲に対する発振周波数範囲
を制限でき、電源立ち上がり時等における回路の不安定
時の異常発振等を防止できる。
Referring to FIG. 6 (B), which is a graph showing the operating characteristics when the HPF 8 is of a higher order, that is, when the cutoff characteristics are sharpened, referring to FIG. 6B, the cutoff frequency variation in the same range of the variable LPF 7 is the same as in the first embodiment. It is possible to limit the oscillation frequency range with respect to the range, and prevent abnormal oscillation and the like when the circuit is unstable, such as when the power is turned on.

【0035】本実施の形態の第1の具体的回路の構成を
回路図で示す図5(B)を参照すると、このVCOの可
変LPF7は、コレクタが差動増幅器1の出力に接続し
たNPN型トランジスタQ71と、一端がトランジスタ
Q71のエミッタに他端が接地にそれぞれ接続した容量
C81と、一端が電源VCCに接続した抵抗R71と、
エミッタが電源VCCに接続したPNP型トランジスタ
Q72と、エミッタが抵抗R71の他端にベースとコレ
クタがトランジスタQ72のベースにそれぞれ接続しQ
71とカレントミラー回路を構成するPNP型トランジ
スタQ73と、コレクタがトランジスタQ73のコレク
タにエミッタが一端が接地した抵抗R72の他端にそれ
ぞれ接続しベースに制御電圧VLの供給を受けるNPN
型トランジスタQ74とを備える。
Referring to FIG. 5B, which is a circuit diagram showing the configuration of the first specific circuit of the present embodiment, the variable LPF 7 of this VCO is an NPN type whose collector is connected to the output of the differential amplifier 1. A transistor Q71, a capacitor C81 having one end connected to the emitter of the transistor Q71 and the other end connected to the ground, and a resistor R71 having one end connected to the power supply VCC,
A PNP transistor Q72 having an emitter connected to the power supply VCC, an emitter connected to the other end of the resistor R71, a base and a collector connected to the base of the transistor Q72, respectively.
71, a PNP transistor Q73 forming a current mirror circuit, and an NPN whose collector is connected to the collector of the transistor Q73 and the other end of a resistor R72 whose emitter is grounded at one end, and whose base is supplied with the control voltage VL.
Type transistor Q74.

【0036】HPF8は、一端がトランジスタQ71の
エミッタに他端が差動増幅器1の正相入力にそれぞれ接
続した容量C81と、容量C81の他端と接地との間に
接続した抵抗R81とを備える。
The HPF 8 has a capacitor C81 having one end connected to the emitter of the transistor Q71 and the other end connected to the positive phase input of the differential amplifier 1, and a resistor R81 connected between the other end of the capacitor C81 and the ground. .

【0037】動作について説明すると、トランジスタQ
74はベースに供給を受けた制御電圧VLに応答してコ
レクタ電流すなわちカレントミラー回路の入力側トラン
ジスタQ73のコレクタ電流を制御する。このトランジ
スタQ73のコレクタ電流はカレントミラー回路の出力
側トランジスタQ72のコレクタ電流すなわちトランジ
スタQ71のベース電流として供給され、このトランジ
スタQ71のコレクタエミッタ間抵抗(以下コレクタ抵
抗)Z71を制御する。この結果、コレクタ抵抗Z71
と容量C71とから成るLPFの周波数遮断特性が制御
される。コレクタ抵抗Z71は次式で表される。
To explain the operation, the transistor Q
74 controls the collector current, that is, the collector current of the input side transistor Q73 of the current mirror circuit in response to the control voltage VL supplied to the base. The collector current of the transistor Q73 is supplied as the collector current of the output side transistor Q72 of the current mirror circuit, that is, the base current of the transistor Q71, and controls the collector-emitter resistance (hereinafter collector resistance) Z71 of the transistor Q71. As a result, the collector resistance Z71
The frequency cutoff characteristic of the LPF including the capacitor C71 and the capacitor C71 is controlled. The collector resistance Z71 is expressed by the following equation.

【0038】 Z71=γ/(R71・VL)…………………………………………(11) ただし、γは比例定数である。Z71 = γ / (R71 · VL) …………………………………… (11) where γ is a proportional constant.

【0039】可変LPF7の遮断周波数fslは次式の
ようになる。 fsl=1/2πZ71C71……………………………………………(12) この回路をLSI化した場合、第1の実施の形態と同様
に抵抗R71,R81を同一種類の抵抗を用いれば製造
上の抵抗のばらつきのキャンセルが可能となる。
The cutoff frequency fsl of the variable LPF 7 is given by the following equation. fsl = 1 / 2πZ71C71 ………………………………………… (12) When this circuit is implemented as an LSI, the resistors R71 and R81 are of the same type as in the first embodiment. If a resistor is used, it is possible to cancel variations in resistance due to manufacturing.

【0040】本実施の形態の第2の具体的回路例を図5
と共通の構成要素は共通の文字を付して同様に回路図で
示す図7を参照すると、前述の第1の具体回路例との相
違点は、可変LPF回路7Aが第1の実施の形態の第3
の具体的回路例と同様の電源立ち上げ時の異常発振防止
用の比較回路32を備えることである。
FIG. 5 shows a second concrete circuit example of the present embodiment.
Referring to FIG. 7 in which components common to those are denoted by common characters in the same manner as in the circuit diagram, the difference from the first specific circuit example is that the variable LPF circuit 7A is the same as that of the first embodiment. The third
The comparison circuit 32 for preventing abnormal oscillation at power-on similar to the specific circuit example of is provided.

【0041】本実施の形態の第3の具体的回路例を図5
と共通の構成要素は共通の文字を付して同様に回路図で
示す図8を参照すると、前述の第1の具体回路例との相
違点は、可変LPF7Bが、1端が差動増幅器1の出力
に他端が容量81の一端にそれぞれ接続した抵抗R73
と、1端が抵抗R73の他端に他端が接地にそれぞれ接
続した容量C72と、制御電圧VLと定電圧源V71と
の電圧差に応答して電流IVを出力する掛算回路71
と、トランジスタQ81,Q82から成り電流IVの供
給に応答して電流ILを抵抗R73の他端に供給するカ
レントミラー回路72と、それぞれトランジスタQ8
3,Q84およびトランジスタQ85,Q86から成り
掛算回路71の所要電流を供給するカレントミラー回路
73,74とを備える。
FIG. 5 shows a third specific circuit example of this embodiment.
Referring to FIG. 8 in which components common to and are similarly attached with common characters are shown in a circuit diagram, the difference from the above-described first specific circuit example is that the variable LPF 7B has a differential amplifier 1 at one end. Of the resistor R73 whose other end is connected to one end of the capacitor 81, respectively.
A capacitor C72 having one end connected to the other end of the resistor R73 and the other end connected to the ground, and a multiplication circuit 71 that outputs a current IV in response to a voltage difference between the control voltage VL and the constant voltage source V71.
And a current mirror circuit 72 including transistors Q81 and Q82 for supplying the current IL to the other end of the resistor R73 in response to the supply of the current IV, and the transistor Q8.
3, Q84 and transistors Q85, Q86, and current mirror circuits 73, 74 for supplying the required current of the multiplication circuit 71.

【0042】掛算回路71はトランジスタQ75〜Q8
0,定電圧源V71,V72,定電流源I71,I72
および容量C73を備え、公知の2重平衡型の掛算回路
を構成する。
The multiplication circuit 71 includes transistors Q75 to Q8.
0, constant voltage sources V71, V72, constant current sources I71, I72
The capacitor C73 and the capacitor C73 form a known double-balanced multiplication circuit.

【0043】図8を参照して動作について説明すると、
掛算回路71は制御電圧VLと電圧源V71との電圧差
に応答して変化する電流IVを出力すると、カレントミ
ラー回路72は対応する出力電流ILを流しこの電流I
Lに対応する電圧VCLが生じこの電圧VCLに対応し
てカレントミラー回路72,74の各々の出力側トラン
ジスタQ82,Q85のコレクタから見た容量成分CL
がが変化する。この可変容量CLと容量C72との合成
容量(CL+C72)と抵抗R73とによりLPFを構
成する。
The operation will be described with reference to FIG.
When the multiplication circuit 71 outputs a current IV that changes in response to the voltage difference between the control voltage VL and the voltage source V71, the current mirror circuit 72 causes a corresponding output current IL to flow, and this current I
A voltage VCL corresponding to L is generated, and the capacitance component CL seen from the collectors of the output side transistors Q82 and Q85 of the current mirror circuits 72 and 74 corresponding to this voltage VCL.
Changes. The combined capacitance (CL + C72) of the variable capacitance CL and the capacitance C72 and the resistor R73 form an LPF.

【0044】制御電圧VLが定電圧源V71の電圧V7
1より低い場合、電圧VCL,電流ILの各々をVCL
1,IL1とすると、トランジスタQ82,Q85のコ
レクタからみたインピーダンスZCL1は次式で表され
る。 ZCL1=VCL1/2IL1=VCL1/2gmVCL1=1/2gm =2jωC73…………………………………………………………(13) ただし、gmはトランジスタQ79,Q80から成る差
動回路の相互コンダクタンスである。
The control voltage VL is the voltage V7 of the constant voltage source V71.
When it is lower than 1, each of the voltage VCL and the current IL is VCL.
1 and IL1, the impedance ZCL1 seen from the collectors of the transistors Q82 and Q85 is expressed by the following equation. ZCL1 = VCL1 / 2IL1 = VCL1 / 2gm VCL1 = 1 / 2gm = 2jωC73 …………………………………………………… (13) However, gm consists of transistors Q79 and Q80. It is the transconductance of the differential circuit.

【0045】次に、制御電圧VLが定電圧源V71の電
圧V71より高い場合、電圧VCL,電流ILの各々を
VCL2,IL2とすると、トランジスタQ82,Q8
5のコレクタからみたインピーダンスZCL2は次式で
表される。 ZCL2=VCL2/2IL2=−VCL2/2gmVCL2=−1/2gm =−2jωC73………………………………………………………(14) 以上により、制御電圧VLの可変ににより、トランジス
タQ79,Q80のコレクタからみた容量成分ZCLは
−2C73〜2C73まで制御出来ることになり、この
可変LPF7Bの遮断周波数fslの可変範囲は次式で
表される。 −1/4πR73C73≦fsl≦1/4πR73C73……………(15) 次に、本発明の第3の実施の形態を図1(A)と共通の
構成要素は共通の文字を付して同様にブロックで示す図
9を参照すると、この図に示す本実施の形態の上述の第
1の実施の形態との相違点は、差動増幅器1の代りに出
力から正相入力に直接正帰還した差動増幅器11と、L
PF2,可変HPF3の各々の代りに差動増幅器11の
出力と接地間に負荷として接続したLPF12,可変H
PF13の各々を備えることである。
Next, when the control voltage VL is higher than the voltage V71 of the constant voltage source V71, assuming that the voltage VCL and the current IL are VCL2 and IL2, the transistors Q82 and Q8 are set.
The impedance ZCL2 seen from the collector of No. 5 is expressed by the following equation. ZCL2 = VCL2 / 2IL2 = -VCL2 / 2gm VCL2 = -1 / 2gm = -2jωC73 ……………………………………………… (14) Due to the above, the control voltage VL is variable. By this, the capacitance component ZCL viewed from the collectors of the transistors Q79 and Q80 can be controlled from -2C73 to 2C73, and the variable range of the cutoff frequency fsl of the variable LPF 7B is expressed by the following equation. −1 / 4πR73C73 ≦ fs1 ≦ 1 / 4πR73C73 (15) Next, the same components as those of the third embodiment of the present invention in FIG. Referring to FIG. 9 shown by a block in FIG. 9, the difference between the present embodiment shown in this figure and the above-mentioned first embodiment is that, instead of the differential amplifier 1, the positive feedback is directly fed from the output to the positive phase input. Differential amplifier 11 and L
Instead of each of the PF2 and the variable HPF3, an LPF12 and a variable H connected as a load between the output of the differential amplifier 11 and the ground.
Each of the PFs 13 is provided.

【0046】第1の実施の形態と同様に、本実施の形態
も差動増幅器11の正帰還量が負荷されたLPF12,
可変HPF13の周波数特性に依存するため、可変HP
F13を制御することにより発振周波数の制御が可能で
ある。
Similar to the first embodiment, this embodiment also has the LPF 12 loaded with the positive feedback amount of the differential amplifier 11,
Since it depends on the frequency characteristics of the variable HPF 13, the variable HP
The oscillation frequency can be controlled by controlling F13.

【0047】次に、本発明の第4の実施の形態を図5
(A)と共通の構成要素は共通の文字を付して同様にブ
ロックで示す図10を参照すると、この図に示す本実施
の形態の上述の第2の実施の形態との相違点は、差動増
幅器1の代りに出力から正相入力に直接正帰還した差動
増幅器11と、可変LPF7,HPF8の各々の代りに
差動増幅器11の出力と接地間に負荷として接続した可
変LPF17,HPF18の各々を備えることである。
Next, a fourth embodiment of the present invention will be described with reference to FIG.
Referring to FIG. 10, in which components common to (A) have common characters and are similarly represented by blocks, the difference between the present embodiment shown in this drawing and the second embodiment described above is as follows. Instead of the differential amplifier 1, a differential amplifier 11 directly positively fed back from an output to a positive phase input, and instead of each of the variable LPF 7 and HPF 8, a variable LPF 17 and a HPF 18 connected as a load between the output of the differential amplifier 11 and the ground. It is to have each of.

【0048】第2の実施の形態と同様に、本実施の形態
も差動増幅器11の正帰還量が負荷された可変LPF1
7,HPF18の周波数特性に依存するため、可変LP
F17を制御することにより発振周波数の制御が可能で
ある。
Similar to the second embodiment, this embodiment also has a variable LPF 1 loaded with the positive feedback amount of the differential amplifier 11.
7. Since it depends on the frequency characteristics of HPF 18, variable LP
The oscillation frequency can be controlled by controlling F17.

【0049】次に、本発明の第5の実施の形態を図1
(A)と共通の構成要素は共通の文字を付して同様にブ
ロックで示す図11を参照すると、この図に示す本実施
の形態の上述の第1の実施の形態との相違点は、LPF
2の代りに差動増幅器1の出力に各々の入力が接続され
たHPF21,減算器22とから成るハイカットフィル
タ20と、可変HPF3の代りに可変LPF41,減算
器42とから成る可変ローカットフィルタ40とを備え
る。
Next, a fifth embodiment of the present invention will be described with reference to FIG.
Referring to FIG. 11 in which components common to (A) have common characters and are similarly represented by blocks, the difference between this embodiment shown in this drawing and the first embodiment described above is as follows. LPF
A high cut filter 20 including an HPF 21 and a subtractor 22 each of which has an input connected to the output of the differential amplifier 1 instead of 2, and a variable low cut filter 40 including a variable LPF 41 and a subtractor 42 instead of the variable HPF 3. Equipped with.

【0050】ハイカットフィルタ20は、差動増幅器1
の出力に入力が接続されたHPF21と、一方の入力を
差動増幅器1の出力に他方の入力をHPF21の出力に
それぞれ接続した減算器22とを備える。
The high cut filter 20 is the differential amplifier 1
Of the differential amplifier 1 and the subtracter 22 having one input connected to the output of the differential amplifier 1 and the other input connected to the output of the HPF 21, respectively.

【0051】可変ローカットフィルタ40は、制御電圧
VLで制御され入力を減算器22の出力に接続した可変
LPF41と、一方の入力を減算器22の出力に他方の
入力を可変LPF41の出力にそれぞれ接続した減算器
42とを備える。
The variable low-cut filter 40 is controlled by the control voltage VL and has a variable LPF 41 whose input is connected to the output of the subtractor 22, and one input which is connected to the output of the subtractor 22 and the other input which is connected to the output of the variable LPF 41. And the subtractor 42.

【0052】次に、図11および動作特性をグラフで示
す図12を参照して本実施の形態の動作について説明す
ると、ハイカットフィルタ20,可変ローカットフィル
タ40は周波数に依存して差動増幅器1への正帰還量を
制御し、発振周波数foの制御を行う。図12を参照す
ると、可変ローカットフィルタ40をローカット特性L
C1,LC2,LC3の各々に設定した場合、最大帰還
周波数すなわち発振周波数foはそれぞれf1,f2,
f3となる。つまり、可変ローカット特性を制御するこ
とにより発振周波数foを制御出来る。
Next, the operation of the present embodiment will be described with reference to FIG. 11 and FIG. 12 showing operating characteristics in a graph. The high cut filter 20 and the variable low cut filter 40 are connected to the differential amplifier 1 depending on the frequency. The amount of positive feedback is controlled to control the oscillation frequency fo. Referring to FIG. 12, the variable low-cut filter 40 has a low-cut characteristic L
When C1, LC2, and LC3 are set, the maximum feedback frequency, that is, the oscillation frequency fo is f1, f2, and
It becomes f3. That is, the oscillation frequency fo can be controlled by controlling the variable low-cut characteristic.

【0053】次に、本発明の第6の実施の形態を図11
と共通の構成要素は共通の文字を付して同様にブロック
で示す図13を参照すると、この図に示す本実施の形態
の上述の第5の実施の形態との相違点は、ハイカットフ
ィルタ20の代りに可変HPF23を有する可変ハイカ
ットフィルタ25と、可変ローカットフィルタ40の代
りにLPF43を有するローカットフィルタ45とを備
えることである。
Next, FIG. 11 shows a sixth embodiment of the present invention.
13 in which components common to those are denoted by common characters and similarly shown in blocks, the difference between the fifth embodiment shown in this figure and the fifth embodiment described above is that the high-cut filter 20 Is provided with a variable high-cut filter 25 having a variable HPF 23, and a low-cut filter 45 having an LPF 43 instead of the variable low-cut filter 40.

【0054】次に、図13および動作特性をグラフで示
す図14を参照して本実施の形態の動作について説明す
ると、第5の実施例におけるローカット特性に代り可変
ハイカットフィルタ25のハイカット特性HC1,HC
2,HC3の各々を設定することにより発振周波数fo
をそれぞれf1,f2,f3に制御できる。
Next, the operation of the present embodiment will be described with reference to FIG. 13 and FIG. 14 showing the operating characteristics in the form of a graph. The high-cut characteristics HC1 of the variable high-cut filter 25 in place of the low-cut characteristics of the fifth embodiment will be described below. HC
Oscillation frequency fo by setting 2 and HC3 respectively
Can be controlled to f1, f2, and f3, respectively.

【0055】[0055]

【発明の効果】以上説明したように、本発明の電圧制御
発振回路は、各々が所定の周波数範囲で減衰応答特性が
重複する遮断周波数特性を有しいずれか一方が制御電圧
で可変する可変フィルタであるHPFとLPFとを備え
ているので、正帰還量の最大レベルがHPF,LPFの
各々の特性にて容易に推測,設定可能であるため、限界
発振レベルおよび発振周波数範囲を容易に設定・制限可
能となり、誤動作や異常発振の要因を除去することによ
り安定な発振を可能とするという効果がある。
As described above, the voltage controlled oscillator circuit of the present invention has a cut-off frequency characteristic in which attenuation response characteristics overlap in a predetermined frequency range, and one of them has a variable filter variable with the control voltage. Since the HPF and the LPF as described above are provided, the maximum level of the positive feedback amount can be easily estimated and set by the respective characteristics of the HPF and the LPF, so that the limit oscillation level and the oscillation frequency range can be easily set. It becomes possible to limit, and there is an effect that stable oscillation is possible by eliminating the cause of malfunction or abnormal oscillation.

【0056】また、半導体基板上に容易に形成可能な抵
抗,容量,およびトランジスタのみにて構成可能なた
め、従来必要であった外付け素子を削除でき容易にLS
I化可能とするとともに、価格の低減,実装面積縮小化
を可能とするという効果がある。
Further, since the resistor, the capacitor, and the transistor, which can be easily formed on the semiconductor substrate, can be used for the configuration, the external elements which have been conventionally required can be eliminated and the LS can be easily performed.
It is possible to reduce the cost and the mounting area in addition to the I-type.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の電圧制御発振回路の第1の実施の形態
を示すブロック図および回路図である。
FIG. 1 is a block diagram and a circuit diagram showing a first embodiment of a voltage controlled oscillator circuit of the present invention.

【図2】本実施の形態の電圧制御発振回路における動作
特性の一例を示す特性図である。
FIG. 2 is a characteristic diagram showing an example of operating characteristics in the voltage controlled oscillator circuit according to the present embodiment.

【図3】本実施の形態の第2の具体例を示す回路図であ
る。
FIG. 3 is a circuit diagram showing a second specific example of the present embodiment.

【図4】本実施の形態の第3の具体例を示す回路図であ
る。
FIG. 4 is a circuit diagram showing a third specific example of the present embodiment.

【図5】本発明の電圧制御発振回路の第2の実施の形態
を示すブロック図および回路図である。
FIG. 5 is a block diagram and a circuit diagram showing a second embodiment of the voltage controlled oscillator circuit of the present invention.

【図6】本実施の形態の電圧制御発振回路における動作
特性の一例を示す特性図である。
FIG. 6 is a characteristic diagram showing an example of operating characteristics in the voltage controlled oscillator circuit according to the present embodiment.

【図7】本実施の形態の第2の具体例を示す回路図であ
る。
FIG. 7 is a circuit diagram showing a second specific example of the present embodiment.

【図8】本実施の形態の第3の具体例を示す回路図であ
る。
FIG. 8 is a circuit diagram showing a third specific example of the present embodiment.

【図9】本発明の電圧制御発振回路の第3の実施の形態
を示すブロック図である。
FIG. 9 is a block diagram showing a third embodiment of the voltage controlled oscillator circuit of the present invention.

【図10】本発明の電圧制御発振回路の第4の実施の形
態を示すブロック図である。
FIG. 10 is a block diagram showing a fourth embodiment of the voltage controlled oscillator circuit of the present invention.

【図11】本発明の電圧制御発振回路の第5の実施の形
態を示すブロック図である。
FIG. 11 is a block diagram showing a fifth embodiment of the voltage controlled oscillator circuit of the present invention.

【図12】本実施の形態の電圧制御発振回路における動
作特性の一例を示す特性図である。
FIG. 12 is a characteristic diagram showing an example of operating characteristics in the voltage controlled oscillator circuit according to the present embodiment.

【図13】本発明の電圧制御発振回路の第6の実施の形
態を示すブロック図である。
FIG. 13 is a block diagram showing a sixth embodiment of the voltage controlled oscillator circuit of the present invention.

【図14】本実施の形態の電圧制御発振回路における動
作特性の一例を示す特性図である。
FIG. 14 is a characteristic diagram showing an example of operating characteristics in the voltage controlled oscillator circuit according to the present embodiment.

【図15】従来の第1の電圧制御発振回路の一例を示す
ブロック図である。
FIG. 15 is a block diagram showing an example of a first conventional voltage controlled oscillator circuit.

【図16】従来の第2の電圧制御発振回路の一例を示す
ブロック図である。
FIG. 16 is a block diagram showing an example of a second conventional voltage controlled oscillator circuit.

【符号の説明】[Explanation of symbols]

1,11,32 差動増幅器 2,12,43 LPF 3,3A,3B,13,23 可変HPF 40,45 可変ローカットフィルタ 5,V71,V72 定電圧源 7,7A,7B,17,41 可変LPF 8,18,21 HPF C21,C31,C71,C72,C73,C81
容量 R21,R31〜R36,R71,R72,R81
抵抗 Q31〜Q38,Q71〜Q86 トランジスタ
1, 11, 32 Differential amplifier 2, 12, 43 LPF 3, 3A, 3B, 13, 23 Variable HPF 40, 45 Variable low-cut filter 5, V71, V72 Constant voltage source 7, 7A, 7B, 17, 41 Variable LPF 8,18,21 HPF C21, C31, C71, C72, C73, C81
Capacity R21, R31 to R36, R71, R72, R81
Resistors Q31 to Q38, Q71 to Q86 Transistors

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 出力信号の正帰還経路を有しこの出力信
号を発振信号として出力する増幅回路と、前記正帰還経
路に制御電圧の供給に応答してリアクタンスを変化させ
この正帰還経路の周波数特性を制御する周波数制御手段
とを備える電圧制御発振回路において、 前記周波数制御手段が、各々が所定の周波数範囲で減衰
応答特性が重複するよう予め定めた遮断周波数特性を有
しいずれか一方が前記制御電圧の供給に応答して前記遮
断周波数特性を可変する可変フィルタであるハイパスフ
ィルタとローパスフィルタとを備えることを特徴とする
電圧制御発振回路。
1. An amplifier circuit which has a positive feedback path for an output signal and outputs this output signal as an oscillation signal, and a reactance which is changed in response to the supply of a control voltage to the positive feedback path to change the frequency of the positive feedback path. In a voltage controlled oscillator circuit comprising frequency control means for controlling characteristics, the frequency control means has predetermined cutoff frequency characteristics such that attenuation response characteristics overlap in a predetermined frequency range, and either one of the frequency control means has the cutoff frequency characteristic. A voltage-controlled oscillation circuit comprising a high-pass filter and a low-pass filter which are variable filters that change the cutoff frequency characteristics in response to supply of a control voltage.
【請求項2】 前記増幅回路が、逆相入力端にバイアス
用の電圧源を接続し正相入力端に前記正帰還経路を接続
した差動増幅回路であることを特徴とする請求項1記載
の電圧制御発振回路。
2. The amplifier circuit is a differential amplifier circuit in which a bias voltage source is connected to a negative phase input terminal and the positive feedback path is connected to a positive phase input terminal. Voltage controlled oscillator circuit.
【請求項3】 前記ハイパスフィルタと前記ローパスフ
ィルタとのうちの前記可変フィルタでない方の固定フィ
ルタが少なくとも2次以上の高次フィルタであることを
特徴とする請求項1記載の電圧制御発振回路。
3. The voltage controlled oscillator circuit according to claim 1, wherein the fixed filter that is not the variable filter of the high-pass filter and the low-pass filter is a high-order filter of at least a second order or more.
【請求項4】 前記ハイパスフィルタと前記ローパスフ
ィルタとが直列接続されて前記正帰還経路を構成するこ
とを特徴とする請求項1記載の電圧制御発振回路。
4. The voltage controlled oscillator circuit according to claim 1, wherein the high-pass filter and the low-pass filter are connected in series to form the positive feedback path.
【請求項5】 前記可変フィルタが、前記制御電圧の供
給に応答して導通抵抗が変化するトランジスタと所定容
量値の第1の容量とを備えることを特徴とする請求項1
記載の電圧制御発振回路。
5. The variable filter includes a transistor whose conduction resistance changes in response to the supply of the control voltage and a first capacitor having a predetermined capacitance value.
The voltage controlled oscillator circuit described.
【請求項6】 前記可変フィルタが、前記制御電圧の供
給に応答して出力インピーダンスが変化する演算増幅器
と所定容量値の第1の容量とを備えることを特徴とする
請求項1記載の電圧制御発振回路。
6. The voltage control according to claim 1, wherein the variable filter includes an operational amplifier whose output impedance changes in response to the supply of the control voltage, and a first capacitance having a predetermined capacitance value. Oscillator circuit.
【請求項7】 前記可変フィルタが、所定抵抗値の抵抗
と前記制御電圧と第2の基準電圧との差に応答して出力
リアクタンスが変化する可変リアクタンス回路とを備え
ることを特徴とする請求項1記載の電圧制御発振回路。
7. The variable filter comprises a variable reactance circuit whose output reactance changes in response to a difference between a resistance having a predetermined resistance value and the control voltage and a second reference voltage. 1. The voltage controlled oscillator circuit according to 1.
【請求項8】 前記ハイパスフィルタと前記ローパスフ
ィルタとが前記増幅回路の負荷として前記正帰還経路の
入力端に並列接続されることを特徴とする請求項1記載
の電圧制御発振回路。
8. The voltage controlled oscillator circuit according to claim 1, wherein the high-pass filter and the low-pass filter are connected in parallel to an input end of the positive feedback path as a load of the amplifier circuit.
【請求項9】 前記ハイパスフィルタが前記可変フィル
タである可変ハイパスフィルタであることを特徴とする
請求項1および4記載の電圧制御発振回路。
9. The voltage controlled oscillator circuit according to claim 1, wherein the high pass filter is a variable high pass filter which is the variable filter.
【請求項10】 前記ローパスフィルタが前記可変フィ
ルタである可変ローパスフィルタであることを特徴とす
る請求項1および4記載の電圧制御発振回路。
10. The voltage controlled oscillator circuit according to claim 1, wherein the low-pass filter is a variable low-pass filter which is the variable filter.
【請求項11】 前記可変ハイパスフィルタが、前記可
変ローパスフィルタと、前記可変ローパスフィルタの入
力と出力との差分をとり差分信号を出力する減算器とを
備えることを特徴とする請求項1および4記載の電圧制
御発振回路。
11. The variable high-pass filter comprises: the variable low-pass filter; and a subtractor that takes a difference between an input and an output of the variable low-pass filter and outputs a difference signal. The voltage controlled oscillator circuit described.
【請求項12】 前記ハイパスフィルタが前記可変フィ
ルタである可変ハイパスフィルタであることを特徴とす
る請求項1および8記載の電圧制御発振回路。
12. The voltage controlled oscillator circuit according to claim 1, wherein the high pass filter is a variable high pass filter which is the variable filter.
【請求項13】 前記ローパスフィルタが前記可変フィ
ルタである可変ローパスフィルタであることを特徴とす
る請求項1および8記載の電圧制御発振回路。
13. The voltage controlled oscillator circuit according to claim 1, wherein the low pass filter is a variable low pass filter which is the variable filter.
【請求項14】 前記可変ローパスフィルタが、前記可
変ハイパスフィルタと、前記可変ハイパスフィルタの入
力と出力との差分をとり差分信号を出力する減算器とを
備えることを特徴とする請求項1および8記載の電圧制
御発振回路。
14. The variable low-pass filter comprises: the variable high-pass filter; and a subtractor that takes a difference between an input and an output of the variable high-pass filter and outputs a difference signal. The voltage controlled oscillator circuit described.
【請求項15】 前記可変フィルタが、電源電圧が予め
定めた第1の基準電圧より低い場合に前記導通抵抗を最
低値に制御する比較回路を備えることを特徴とする請求
項5および6記載の電圧制御発振回路。
15. The variable filter according to claim 5, further comprising a comparison circuit that controls the conduction resistance to a minimum value when the power supply voltage is lower than a predetermined first reference voltage. Voltage controlled oscillator circuit.
【請求項16】 前記可変リアクタンス回路が、前記制
御電圧と第2の基準電圧の比較を行う第1,第2の差動
回路と前記第1,第2の差動回路の各々のエミッタ電源
間に挿入した所定容量値の第2の容量とを含む2重平衡
型の掛算回路を備えることを特徴とする請求項7記載の
電圧制御発振回路。
16. The variable reactance circuit includes a first differential circuit for comparing the control voltage and a second reference voltage, and an emitter power source for each of the first differential circuit and the second differential circuit. 8. The voltage controlled oscillator circuit according to claim 7, further comprising a double-balanced type multiplying circuit including a second capacitor having a predetermined capacitance value inserted in the.
JP8105208A 1996-04-25 1996-04-25 Voltage-controlled oscillation circuit Pending JPH09294020A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8105208A JPH09294020A (en) 1996-04-25 1996-04-25 Voltage-controlled oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8105208A JPH09294020A (en) 1996-04-25 1996-04-25 Voltage-controlled oscillation circuit

Publications (1)

Publication Number Publication Date
JPH09294020A true JPH09294020A (en) 1997-11-11

Family

ID=14401260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8105208A Pending JPH09294020A (en) 1996-04-25 1996-04-25 Voltage-controlled oscillation circuit

Country Status (1)

Country Link
JP (1) JPH09294020A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344778B1 (en) 1999-06-18 2002-02-05 Kabushiki Kaisha Toshiba Voltage-controlled oscillator, phase synchronization circuit and signal processing circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344778B1 (en) 1999-06-18 2002-02-05 Kabushiki Kaisha Toshiba Voltage-controlled oscillator, phase synchronization circuit and signal processing circuit

Similar Documents

Publication Publication Date Title
JPH06188729A (en) Noise removing circuit and voltage-controlled oscillation circuit
JP2003078348A (en) Voltage controlled oscillator and communication apparatus employing the same
JPH09260974A (en) Amplifier circuit
US7075381B2 (en) Oscillator circuit and oscillator
KR20040026709A (en) Charge pump
JPH09294020A (en) Voltage-controlled oscillation circuit
US5561479A (en) Automatic fine tuning circuit for processing an image intermediate frequency signal
US6384668B2 (en) Charge pump circuit
US5444422A (en) Low phase noise high frequency integrated oscillator with minimum pins
JP2014014055A (en) Voltage-controlled oscillator
JP2005217773A (en) Voltage-controlled piezoelectric oscillator
JPH0917950A (en) Semiconductor integrated circuit for synthesizer
JP2002290151A (en) Temperature compensated quartz oscillator with afc
JP2613521B2 (en) PLL oscillation device
US7205856B2 (en) Piezoelectric oscillator
JPH09214250A (en) Voltage controlled crystal oscillator
JPS6019329A (en) Tuner for at least two frequency bands
JPS5816278Y2 (en) frequency divider
JPH0319506A (en) Crystal oscillation circuit
JP3254940B2 (en) Voltage controlled oscillator, PLL IC and PLL circuit
JPH03252206A (en) Variable frequency oscillator
JP3953798B2 (en) Television tuner oscillator
JP2576193B2 (en) Oscillation circuit
JPH056363B2 (en)
JPH0462485B2 (en)

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001114