JPH09288564A - データ処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 符号付き算術演算と符号なし算術演算とを実
行してもその算術結果の数学的解釈を容易に行えるよう
にする。 【解決手段】 ２つのオペランドの間で２の補数表現に
よる符号付き二進数として加算する演算を指定する加算
命令ＡＤＤ、及び２つのオペランドの間で絶対値表現さ
れた符号なし二進数として加算する演算を指定する加算
命令ＡＤＤＵが命令セットとして用意され、それぞれの
加算演算結果のオーバーフローが発生したことを意味す
るフラッグをＶフラッグで表現したものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデータ処理装置に関
し、演算結果の数学的解釈を容易にしたデータ処理装置
を提案するものである。

【０００２】

【従来の技術及び発明が解決しようとする課題】従来の
データ処理装置における算術演算とフラッグ変化の関係
についてみると符号付き二進数と符号なし二進数とを１
種類の命令で演算し、オペランドを符号付き数と考えて
変化するフラッグと、符号なし数と考えて変化するフラ
ッグとを各別に持っている。ところがこのような装置で
は、オペランドを符号つき数と考えた場合及び符号なし
数と考えた場合の両方の演算結果の状態をフラッグに反
映するため、オペランドを符号つき数と考えた場合に独
立に意味をもつフラッグ、或はオペランドを符号なし数
と考えた場合に独立に意味をもつフラッグが少なくな
る。例えば、符号つき加算命令でオーバーフローが起こ
った場合でも結果の正負を正しく示すフラッグはなかっ
た。また符号なし減算命令でオーバーフローが起こった
場合も結果の正負を正しく示すフラッグはなかった。ま
た独立に意味をもつフラッグが少ないため、条件によっ
ては２つ以上のフラッグを同時に見ないと状態を判断で
きないという難点がある。

【０００３】次に従来装置においてデスティネーション
が小さいときのフラッグ変化についてみると整数のビッ
ト列の演算結果又はソースオペランドサイズよりデステ
ィネーションオペランドのサイズが小さいとき格納され
なかったビットは無視する。又浮動小数点データの演算
結果又はソースオペランドサイズよりデスティネーショ
ンオペランドのサイズが小さいとき格納されなかった下
位ビットは一定規則により丸められる。このような装置
には、整数演算の場合、小さなデスティネーションに格
納しても値が正しく保てたかどうかをチェックするた
め、格納前に余分な演算を必要とした。またビット列演
算の場合、格納するビット又は格納しないビットがバイ
ト境界以外になる場合もありチェックが特に複雑とな
る。本発明は斯かる問題点を解決するためになされたも
ので、特に算術演算とフラッグ変化を密に対応づけ、演
算結果の数学的解釈を容易に行えるようにしたデータ処
理装置を提供することを目的とする。

【０００４】

【課題を解決するための手段】本発明は、以上の問題点
を解決するために次のような手段をとっている。 １．符号つき演算と符号なし演算とを別命令にする。 ２．全フラッグの変化を符号つき命令、符号なし命令に
従い符号つき二進数として意味のあるもの、符号なし二
進数として意味のあるものに専念させる。 ３．演算結果、転送結果がデスティネーションサイズに
格納できないとき数学的に正しい値が保たれているかに
従い、フラッグを変化させる。

【０００５】本発明に係る第１のデータ処理装置は、２
つのオペランド間の加算もしくは減算の算術演算を２の
補数表現による符号付き二進数として行う命令を指定す
る第１の命令コードと、２つのオペランド間の加算もし
くは減算の算術演算を絶対値表現された符号なし二進数
として行う命令を指定する第２の命令コードとのいずれ
が指定する算術演算を行った場合も、デスティネーショ
ンオペランドに格納された演算結果のオーバーフローの
発生をフラッグで示すことを特徴とする。

【０００６】本発明に係る第２のデータ処理装置は、２
つのオペランド間の加算もしくは減算の算術演算を２の
補数表現による符号付き二進数として行う命令を指定す
る第１の命令コードと、２つのオペランド間の加算もし
くは減算の算術演算を絶対値表現された符号なし二進数
として行う命令を指定する第２の命令コードとのいずれ
が指定する算術演算を行った場合も、算術演算の演算結
果の正負をフラッグで示すことを特徴とする。

【０００７】本発明に係る第３のデータ処理装置は、２
つのオペランド間で２の補数表現による符号付き二進数
としてその大小を比較する比較演算を指定する第１の命
令コードと、２つのオペランド間で絶対値表現された符
号なし二進数としてその大小を比較する比較演算を指定
する第２の命令コードとのいずれが指定する比較演算を
行った場合も、２つのオペランドの数学的大小関係をフ
ラッグで示すことを特徴とする。

【０００８】

【発明の実施の形態】以下、本発明の実施の形態につき
詳しく説明する。以下の実施の形態では、 １．四則演算、比較命令、固定長ビット操作命令をすべ
て符号つきと符号なしの両方用意した。 ２．Ｌフラッグにより、符号つき加算命令と符号つき減
算命令の結果の正負をオーバーフローに関係なく示す。 ３．Ｖフラッグにより結果が格納できなかったときの数
学的意味（符号つき、符号なしに応じて）を示す。 従来のプロセッサ即ち３２０００，８０３８６，６８０
００，ＩＢＭ／３７０，ＶＡＸでは、図４０９、図４１
０、図４１１、図４１２、図４１３、図４１４に示すよ
うに算術演算とフラッグ変化の関係を見ると、ほとんど
全てのプロセッサが符号付き数と符号なし数を１種類の
命令で演算し、オペランドを符号付き数と考えて変化す
るフラッグと、符号なし数と考えて変化するフラッグと
を共通に持っていた。

【０００９】従来のプロセッサで符号なし加算命令が存
在しない場合は、符号付き加算命令として演算を実行し
た結果のフラッグ情報を調べることによって、得られた
結果が符号なし数として有効であるか否かを判断してい
る。図４１５に示すように、８ビット符号なし数として
１９２（１０）、８ビット符号付き数として−６４（１
０）を各々加算する場合に符号なし数として各々を加算
した結果はオーバーフローを生じるはずであるが、符号
付き数として加算された場合の結果は最上位からの桁上
げビットと最上位ビットへの桁上げが一致するためオー
バーフローを生じない。従って、符号なし数としてオー
バーフローを調べるには、他のフラッグ、ＶＡＸの場合
は桁上げフラッグがセットされていることにより検出さ
れる。但し、この場合でもオーバーフローフラッグがリ
セットされていることと桁上げフラッグがセットされて
いることの２個の条件を調べなければならず、プログラ
ム数が増え効率が悪くなる。一方、本発明では符号付き
と符号なしの両方の命令を備えており、各々の実行結果
でフラッグに反映されるので、符号なし数として扱いた
い場合は符号なし加算命令を実行し、その結果オーバー
フローを示すフラッグのみを参照すればオーバーフロー
を生じているかどうかを検出できる。また従来のプロセ
ッサでは符号付き加算命令を実行した場合、オーバーフ
ローが生じない時は結果の最上位ビットを見ることによ
り演算結果の正負が判断できたが、オーバーフローが生
じた場合は結果の最上位ビットを見ただけでは演算結果
の正負が判断できず、つまり結果としてのデータが無効
であるという理由からオーバーフローを優先させ演算結
果を無視していた。例えば図４１６に示すように、８ビ
ットの負の最大数同士（−１２８（１０））を加算した
結果オーバーフローが検出されるが、結果の最上位ビッ
トは０であり（最上位ビットからの桁上げを除く）結果
が負であるということに反している。本発明では、オー
バーフローが生じた時にでも演算結果の正負を情報とし
て提供するフラッグが備わっており、そのビットを参照
するだけで処理結果が明瞭である。

【００１０】更に、本発明では各演算におけるオペラン
ドサイズが異種サイズ間でも演算実行され、異種サイズ
間どうしの演算においてもオーバーフロー検出される。
例えば、演算結果がデスティネーションオペランドのデ
ータサイズを越えてしまうような場合、又、ビット抽出
命令によって取り出されたデータがデスティネーション
オペランドのデータサイズを越えてしまうような場合に
もオーバーフローを示すフラッグがセットされる。ま
た、図４１７に示すように異種サイズ間どうしの符号付
き加算演算においてオーバーフローが生じた場合に、デ
スティネーションオペランドに結果として保持されたデ
ータ（ｃ）の最上位ビット（（ｄ）で示される）以外
に、（ａ）で示される演算結果の最上位ビット、つまり
（ｂ）で示されるサインビットが、正負を示すフラッグ
に情報として格納される（この場合は正を表す。）の
で、たとえオーバーフローが生じて数値データとして意
味を持たなくても演算結果のデータの正負の真偽が検出
できる。

【００１１】次に本発明における符号付き演算の場合の
例について説明する。 この命令は、オペランドＲ０をオペランドＲ１に符号付
きで足し込む。．Ｈは、オペランドＲ０がハーフワード
（１６ビット）であることを示す。．Ｂは、オペランド
Ｒ１がバイト（８ビット）であることを示す。 −−−−−−−− この命令の実行例を次に示す。 即ち、８ビット符号付きでは演算結果を表現できない。
こういった場合にＶ−ｆｌａｇは１になる。 −−−−−−−− この命令の他の実行例を次に示す。 即ち、８ビット符号付きで演算結果を表現できる。こう
いった場合にＶ−ｆｌａｇは０になる。これは後のＡＤ
Ｄ命令の項を参照。

【００１２】次に符号なし演算の場合の例について説明
する。 この命令は、オペランドＲ０をオペランドＲ１に符号な
しで足し込む。．Ｈは、オペランドＲ０がハーフワード
（１６ビット）であることを示す。．Ｂは、オペランド
Ｒ１がバイト（８ビット）であることを示す。 −−−−−−−− この命令の実行例を次に示す。 即ち、８ビット符号なしでは演算結果を表現できない。
こういった場合にＶ−ｆｌａｇは１になる。 −−−−−−−− この命令の他の実行例を次に示す。 即ち、８ビット符号なしで演算結果を表現できる。こう
いった場合にＶ−ｆｌａｇは０になる。これは後のＡＤ
ＤＵ命令の項を参照。次に符号付き転送の場合の例につ
いて説明する。 この命令は、オペランドｓｒｃの値を、オペランドｂａ
ｓｅの中のビット番号２から４の始まる３ビット長のビ
ットフィールドに符号付きで転送する。．Ｈは、オペラ
ンドｓｒｃ，ｂａｓｅがハーフワード（１６ビット）で
あることを示す。 −−−−−−−− この命令の実行例を次に示す。

【００１３】

【数１】

【００１４】即ち、３ビット符号付きでは演算結果を表
現できない。こういった場合にＶ−ｆｌａｇは１にな
る。 −−−−−−−− この命令の他の実行例を次に示す。

【００１５】

【数２】

【００１６】即ち、この場合は３ビット符号付きで演算
結果を表現できる。こういった場合にＶ−ｆｌａｇは０
になる。これは後のＢＦＩＮＳ命令の項を参照。

【００１７】次に符号なし転送の場合の例について説明
する。 この命令は、オペランドｓｒｃの値を、オペランドｂａ
ｓｅの中のビット番号２から４の始まる３ビット長のビ
ットフィールドに符号なしで転送する。．Ｈは、オペラ
ンドｓｒｃ，ｂａｓｅがハーフワード（１６ビット）で
あることを示す。 −−−−−−−− この命令の実行例を次に示す。

【００１８】

【数３】

【００１９】即ち、３ビット符号なしでは演算結果を表
現できない。こういった場合にＶ−ｆｌａｇは１にな
る。 −−−−−−−− この命令の他の実行例を次に示す。

【００２０】

【数４】

【００２１】即ち、この場合は３ビット符号付きで演算
結果を表現できる。こういった場合にＶ−ｆｌａｇは０
になる。これは後のＢＦＩＮＳＵ命令の項を参照。

【００２２】次に本発明におけるフラッグの構成を述べ
る。 Ｐ・・・Ｐビットエラーフラッグ Ｆ・・・ストリング命令やキュー命令等の高機能命令の
終了条件を示す Ｘ・・・多倍長計算用の桁上がりを示す Ｖ・・・オーバーフローが発生したことを示す Ｌ・・・比較命令等において第１オペランドの方が小さ
いことを示す Ｍ・・・演算結果のＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉ
ｃａｎｔ Ｂｉｔ）が１であることを示す Ｚ・・・演算結果が０になったことを示す 従来のプロセッサで使用するＣａｒｒｙフラッグは、符
号なし整数の大小関係を表すという意味と、多倍長演算
の桁上がりを表すという意味がある。しかし、本発明で
はＸフラッグを備えているためＣａｒｒｙフラッグは整
数の大小関係を表すという意味でのみ用いられる。従っ
て、本発明ではこのＣａｒｒｙフラッグを大小関係を表
すフラッグであると定義し、名前をＬフラッグとしてい
る。Ｌフラッグは符号なし演算の場合には従来のＣａｒ
ｒｙフラッグと同じ振る舞いをするが、符号付き演算の
場合には従来のＣａｒｒｙフラッグとは異なり、オーバ
ーフローまで考慮した真の大小関係を意味する。Ｘフラ
ッグは、多倍長の演算を行う場合に桁下がりの状態を保
持するために使用される。符号付き演算でも符号なし演
算の時と同様な変化をする。これは、従来のプロセッサ
のＣａｒｒｙフラッグとほぼ同じ意味をなす。従来のプ
ロセッサではシフト命令等ではみ出したビットを入れる
ためにＣａｒｒｙフラッグを用いていたが、本発明では
Ｌフラッグを設けているため、はみ出したビットはＸフ
ラッグに入れることにしている。Ｖフラッグは、演算の
結果がデスティネーションオペランドで指定されたサイ
ズでは表現できなかったことを示す。つまり、デスティ
ネーシヨンオペランドのサイズの符号付き整数で表現で
きない時にもＶフラッグがセットされる。Ｍフラッグと
Ｚフラッグは演算結果をデスティネーションオペランド
のサイズに変換した後の値を基準にして変化する。従っ
て、ソースオペランドのサイズよりも、デスティネーシ
ョンオペランドのサイズの方が小さい場合は演算結果が
０でなくてもＺフラッグがセットされることがありう
る。以下、符号付きと符号なしの両方を持つ演算命令各
々についてのフラッグの変化について述べる。

【００２３】（１）ＡＤＤ命令（符号付き）とＡＤＤＵ
命令（符号なし） Ｌフラッグ：演算結果が負になったことを示す。ＡＤＤ
Ｕ命令では０にリセットされる。 Ｍフラッグ：演算の結果、デスティネーションオペラン
ドに格納された最上位ビットを示す。Ｍフラッグも正負
を表すが、オーバーフローを生じた場合正しい正負を表
示しているとは言えない。 Ｚフラッグ：演算の結果、デスティネーションオペラン
ドに格納された値が０であることを示す。 Ｖフラッグ：デスティネーションサイズを越えるような
演算結果になったことを示す。 Ｘフラッグ：デスティネーションサイズを越えて桁上げ
が生じたことを示す。 （２）ＳＵＢ命令（符号付き）とＳＵＢＵ命令（符号な
し） Ｌフラッグ：演算結果が負になったことを示す。 Ｍフラッグ：演算の結果、デスティネーションオペラン
ドに格納された最上位ビットを示す。Ｍフラッグも正負
を表すが、オーバーフローを生じた場合正しい正負を表
示しているとは言えない。 Ｚフラッグ：演算の結果、デスティネーションオペラン
ドに格納された値が０であることを示す。 Ｖフラッグ：デスティネーションサイズを越えるような
演算結果になったことを示す。ＳＵＢＵ命令では、結果
が負になった場合も相当する。 Ｘフラッグ：デスティネーションサイズを越えて桁下げ
が生じたことを示す。

【００２４】（３）ＭＵＬ命令（符号付き）とＭＵＬＵ
命令（符号なし） Ｌフラッグ：演算結果が負になったことを示す。ＭＵＬ
Ｕ命令では０にリセットされる。 Ｍフラッグ：演算の結果、デスティネーションオペラン
ドに格納された最上位ビットを示す。Ｍフラッグも正負
を表すが、オーバーフローを生じた場合正しい正負を表
示しているとは言えない。 Ｚフラッグ：演算の結果、デスティネーションオペラン
ドに格納された値が０であることを示す。 Ｖフラッグ：デスティネーションサイズを越えるような
演算結果になったことを示す。 Ｘフラッグ：不変 （４）ＤＩＶ命令（符号付き）とＤＩＶＵ命令（符号な
し） Ｌフラッグ：演算結果が負になったことを示す。ＤＩＶ
Ｕ命令では０にリセットされる。ただし、ＤＩＶ命令に
おいて（最大負数）÷（−１）は実行した場合は０にリ
セットされる。又、零除算例外発生時のＬフラッグは不
変である。 Ｍフラッグ：演算の結果、デスティネーションオペラン
ドに格納された最上位ビットを示す。Ｍフラッグも正負
を表すが、オーバーフローを生じた場合、つまりＤＩＶ
命令における（最大負数）÷（−１）を実行した際は１
にセットされ、零除算例外発生時は不変である。 Ｚフラッグ：演算の結果、デスティネーションオペラン
ドに格納された値が０であることを示す。ただし、ＤＩ
Ｖ命令における（最大負数）÷（−１）は実行した際は
０にリセットされ、零除算例外時は不変である。 Ｖフラッグ：デスティネーションサイズを越えるような
演算結果、つまりＤＩＶ命令における（最大負数）÷
（−１）の実行、及び、零除算例外を発生した場合にの
み１にセットされる。 Ｘフラッグ：不変

【００２５】（５）ＭＯＶ命令（符号付き）とＭＯＶＵ
命令（符号なし） Ｌフラッグ：不変 Ｍフラッグ：演算の結果、デスティネーションオペラン
ドに格納された最上位ビットを示す。Ｍフラッグも正負
を表すが、オーバーフローを生じた場合正しい正負を表
示しているとは言えない。 Ｚフラッグ：演算の結果、デスティネーションオペラン
ドに格納された値が０であることを示す。 Ｖフラッグ：デスティネーションサイズを越えるような
演算結果になったことを示す。（符号ビット拡張部のは
み出しは許される） Ｘフラッグ：不変 （６）ＲＥＭ命令（符号付き）とＲＥＭＵ命令（符号な
し） Ｌフラッグ：演算結果が負になったことを示す。（演算
前のデスティネーションオペランドの符号をそのまま維
持する）ＲＥＭＵ命令では０にリセットされる。ただ
し、零除算例外発生時は不変である。 Ｍフラッグ：演算の結果、デスティネーションオペラン
ドに格納された最上位ビットを示す。正負を示すフラッ
グであるが、零除算例外発生時は不変である。 Ｚフラッグ：演算の結果、０になったことを示す。ただ
し、零除算例外発生時は不変である。 Ｖフラッグ：０にリセットされる。零除算例外が生じて
も剰余がオーバーフローするわけではないのでクリアし
ておくことにすると、例外処理中でＤＩＶ命令によるエ
ラーか、ＲＥＭ命令によるエラーかが判別できる。 Ｘフラッグ：不変

【００２６】（７）ＣＭＰ命令（符号付き）とＣＭＰＵ
命令（符号なし） Ｌフラッグ：演算の結果、オペランド１がオペランド２
よりも小さいことを示す。 Ｍフラッグ：不変 Ｚフラッグ：演算の結果、オペランド１とオペランド２
が等しいことを示す。（オペランドサイズが異なる場
合、サイズの大きい方に符号拡張又は、ゼロ拡張されて
実行される。） Ｖフラッグ：不変 Ｘフラッグ：不変 （８）ＢＦＣＭＰ命令（符号付き）とＢＦＣＭＰＵ命令
（符号なし） Ｌフラッグ：演算の結果、ビットフィールド値が小さい
ことを示す。 Ｍフラッグ：不変 Ｚフラッグ：演算の結果、ソース値とビットフィールド
が等しいことを示す。 Ｖフラッグ：不変 Ｘフラッグ：不変

【００２７】（９）ＢＦＥＸＴ命令（符号付き）とＢＦ
ＥＸＴＵ命令（符号なし） Ｌフラッグ：不変 Ｍフラッグ：演算の結果、デスティネーションオペラン
ドに格納された最上位ビットを示す。正負を示すフラッ
グであるが、オーバーフローを生じた場合正しい正負を
表示しているとは言えない。 Ｚフラッグ：演算の結果、デスティネーションオペラン
ドに格納された値が０であることを示す。 Ｖフラッグ：デスティネーションサイズを越えるような
演算結果になったことを示す。ただし、抽出されるデー
タが、ＢＦＥＸＴ命令の場合に符号拡張されたデータで
あり拡張された部分のみがサイズをオーバーしている時
はＶフラッグはセットされない。同様に、ＢＦＥＸＴＵ
命令の場合に抽出データがゼロ拡張されたデータであり
拡張された部分のみがサイズをオーバーしている時もＶ
フラッグはセットされない。 Ｘフラッグ：不変 （１０）ＢＦＩＮＳ命令（符号付き）とＢＦＩＮＳＵ命
令（符号なし） Ｌフラッグ：不変 Ｍフラッグ：演算の結果、データ挿入フィールドに格納
された最上位ビットを示す。正負を示すフラッグである
が、オーバーフローを生じた場合正しい正負を表示して
いるとは言えない。 Ｚフラッグ：演算の結果、データ挿入フィールドに格納
された値が０であることを示す。 Ｖフラッグ：データ挿入フィールドのサイズを越えるよ
うな演算結果になったことを示す。ただし、ソースオペ
ランドが、ＢＦＩＮＳ命令の場合に符号拡張されたデー
タであり拡張部分のみがサイズをオーバーしている時は
Ｖフラッグはセットされない。同様に、ＢＦＩＮＳＵ命
令の場合にソースオペランドがゼロ拡張されたデータで
あり拡張された部分のみがサイズをオーバーしている時
もＶフラッグはセットされない。 Ｘフラッグ：不変 以下本発明装置の全貌を詳細に説明する。説明が長大に
なるので目次を付し、また付加的説明、説明の整理のた
めに付録を付けた。

【００２８】目 次 １．本発明装置の特徴 １−１．基本設計思想 １−２．ＯＳ向きアーキテクチャ １−３．チューニングされた命令セット １−４．コンパイラ向きの命令セット ２．本発明装置３２と本発明装置６４ ３．本発明装置仕様のクラス分け ４．レジスタセット ５．データタイプ ５−１．ビット ５−２．ビットフィールド ５−３．整数 ５−４．浮動小数 ５−５．１０進数 ５−６．ストリング ５−７．キュー ６．命令フォーマット ６−１．２オペランド短縮形 ６−１−１．レジスタ−メモリ間（Ｓ−ｆｏｒｍａｔ，
Ｌ−ｆｏｒｍａｔ） ６−１−２．レジスタ−レジスタ間（Ｒ−ｆｏｒｍａ
ｔ） ６−１−３．リテラル−メモリ間（Ｑ−ｆｏｒｍａｔ） ６−１−４．イミディエート−メモリ間（Ｉ−ｆｏｒｍ
ａｔ） ６−２．１オペランド一般形（Ｇ１−ｆｏｒｍａｔ） ６−３．２オペランド一般形 ６−３−１．第一オペランドはメモリ読みだし（Ｇ−ｆ
ｏｒｍａｔ） ６−３−２．第一オペランドは８ビットイミディエート
（Ｅ−ｆｏｒｍａｔ） ６−３−３．第一オペランドはアドレス計算（ＧＡ−ｆ
ｏｒｍａｔ） ６−３−４．その他の２オペランド命令 ６−４．ショートブランチ ６−５．その他 ７．アドルッシングモード ７−１．Ｐビット ７−２．フォーマット中で使われる記号 ７−３．レジスタ直接 ７−４．レジスタ間接 ７−５．レジスタ相対間接 ７−６．イミディエート ７−７．アブソリュート ７−８．ＰＣ相対間接 ７−９．スタックポップ ７−１０．スタックプッシュ ７−１１．レジスタ相対付加モード ７−１２．ＰＣ相対付加モード ７−１３．絶対付加モード ７−１４．ＦＰ相対間接 ７−１５．ＳＰ相対間接 ７−１６．付加モードのフォーマット ７−１７．付加モード仕様のレベル ８．インプリメント関連事項 ８−１．仮想記憶のサポート ８−２．プログラムによる命令の書き換え ９．ＥＩＴ処理 １０．ＰＳＷの構成 １０−１．ＰＳＳの構成 １０−２．ＰＳＨの構成 １０−３．フラッグの変化 １１．命令セットの記述について １１−１．記述形式の概要 １１−２．命令ビットパターンとアセンブラ表記 １１−３．フィールド名 １１−４．オペランドフィールド名 １１−５．アドレッシングモードに関する制限 １１−６．解説に関する注意 １２．本発明装置の命令セット １２−１．データ転送命令 １２−２．比較、テスト命令 １２−３．算術演算命令 １２−４．論理演算命令 １２−５．シフト命令 １２−６．ビット操作命令 １２−７．固定長ビットフィールド操作命令 １２−８．任意長ビットフィールド操作命令 １２−９．１０進演算命令 １２−１０．ストリング命令 １２−１１．キュー命令 １２−１２．ジャンプ命令 １２−１３．マルチプロセッサ用の命令 １２−１４．制御空間、物理空間操作命令 １２−１５．ＯＳ関連命令 １２−１６．ＭＭＵ関連命令 付録１．本発明装置命令セットレファレンス 付録２．本発明装置のアセンブラ表記について 付録３．本発明装置メモリ管理方式概要 付録４．本発明装置のフラッグ変化 付録５．異種サイズ間の演算について 付録６．高級言語向きサブルーチンコール 付録７．制御レジスタと制御空間 付録８．本発明装置のＣＴＸＢ 付録９．本発明装置のＥＩＴ処理 付録１０．本発明装置の命令セットパターン 付録１１．高機能命令の詳細仕様と終了時のレジスタ値 付録１２．オペランドが干渉した場合の動作 付録１３．キャッシュやＴＬＢの整合性確保について

【００２９】１．本発明装置の特徴

【００３０】１−１．基本設計思想 ・本発明装置はＲＩＳＣではない。基本命令の高速実
行を第一目標とし、さらに高機能命令を追加した。 ・３２ビット版の本発明装置３２と６４ビット版の本発
明装置６４を同時に設計し、３２ビット版と６４ビッ
ト版のチップをシリーズ化した。したがって、６４ビッ
トデータ、６４ビットアドレッシングへの拡張が始めか
ら考慮されている。 ・ＯＳと込みで開発し、リアルタイムＯＳであるＩＴＲ
Ｏ Ｎ（Ｉｎｄｕｓｔｏｒｉａｌ−ＴＲＯＮ）とワーク
ステーション用のＯＳであるＢＴＲＯＮ（Ｂｕｓｉｎｅ
ｓｓ−ＴＲＯＮ）を高速で実行することを目指した。本
発明装置はＴＲＯＮ〈〈ＬＩＲ〉〉仕様を満たし、特に
実記憶環境での高速処理に重点を置く。 ・将来のＡＳＩＣ ＬＳＩの核となるマイクロプロセッ
サとする。

【００３１】１−２．ＯＳ向きアーキテクチャ ・ビットマップ操作サポート命令 ＢＴＲＯＮで必要となるビットマップの移動、演算を行
なう命令 ・コンテキストスイッチ命令 ＩＴＲＯＮにおいて高速のタスク切り替えを行なうため
の命令 ・キュー操作命令 ＩＴＲＯＮのレディキュー、ウエイトキューの操作を行
なう命令 ・２レベルのリング保護によるメモリ管理（将来の拡張
用にさらに２レベルのリングを用意している。）

【００３２】１−３．チューニングされた命令セット ・頻度の高い命令、アドレッシングモードが短い命令と
なるようにチューニングレジスタ間演算、リテラル演算
の命令長を短縮

【００３３】１−４．コンパイラ向きの命令セット ・直交化された命令セット ・データの保持、アドレスの保持、インデクス値の保持
といった各種の目的に使用できる１６本の汎用レジスタ ・強力なアドレッシングモード 付加モードにより、任意段数のインデクス加算と間接参
照が可能。 ・異なるデータサイズ間での演算が可能 ソースオペランドとデスティネーションオペランドのサ
イズを別々に指定可能。 ・高級言語向きの高機能ジャンプ命令

【００３４】２．本発明装置３２と本発明装置６４ 本発明装置では、３２ビット版の本発明装置３２と６４
ビット版の本発明装置６４をシリーズ化して扱ってお
り、６４ビット版への拡張が始めから考慮されているの
が大きな特徴である。本発明装置６４では、６４ビット
のリニアアドレスの空間が提供される。また、本発明装
置６４では、本発明装置３２で扱うデータタイプに加え
て、６４ビット整数を扱うことができる。本発明装置６
４での３２ビット／６４ビット切り替え方法は次のよう
になっている。 ・オペランドのデータサイズについて 各命令、各オペランド毎に存在するサイズ指定ビットに
より、命令単位、オペランド単位で３２ビット／６４ビ
ットを選択する。データサイズの場合は、３２ビット、
６４ビットのほかに８ビット、１６ビットも利用できる
ので、４つのサイズの選択を２ビットのフィールドで指
定する。本発明装置３２では、６４ビットデータを扱わ
ず、６４ビットのデータサイズを指定した命令はエラー
とする。 ・ポインタのサイズについて 通常は本発明装置３２で３２ビットポインタ、本発明装
置６４で６４ビットポインタを使用するが、本発明装置
６４で本発明装置３２用のオブジェクトコードを実行す
るため、本発明装置６４にはポインタサイズを３２ビッ
トにするモードを設ける。このモードはＰＳＷ中で指定
されるので、コンテキスト（プロセスやタスク）単位で
３２ビット用のプログラムと６４ビット用のプログラム
を混在させることは可能である。このほか、６４ビット
アドレッシングを行なうための拡張用ビットとして、メ
モリアクセスを伴なうオペランド毎に「Ｐビット」と呼
ばれる予約ビットが設けられている。ポインタサイズの
３２ビット／６４ビット切り替えを命令単位とせず、モ
ードにしたのは、次のような理由による。ポインタの場
合、異種のサイズのものを混在させることは本質的に無
理がある。というのは、ポインタというのは場所を区別
するものであるため、一つでも６４ビットのものがあれ
ば、全体を６４ビットのポインタにしないと区別できな
いからである。したがって、３２ビットポインタと６４
ビットポインタを命令毎に切り替え、混在できるように
したとしても、大部分はコンテキスト単位で同じ指定を
繰り返すだけになり、ビット割り当てとしては効率の悪
いものになる。そのような状況では、モードの方が適当
である。

【００３５】モードを使って３２／６４を切り替える場
合、モードをいつ設定するか、本発明装置３２と本発明
装置６４の互換性が大丈夫かといった疑問が生ずるかも
しれない。しかし、デフォルトが３２ビットポインタと
なるようにしておき、６４ビットアドレスを使用する時
にモード変更するという形態にすれば、本発明装置６４
でも本発明装置３２用のプログラムをそのまま走らせる
ことができる。また、３２ビットポインタと６４ビット
ポインタの切り替えをモードではなく命令単位にしたと
しても、ＯＳがスタックをどこに設定するか、システム
コールのパラメータが３２ビット／６４ビットのどちら
か、といったことを判断するために、ＯＳは各コンテキ
ストが３２ビットか６４ビットかということを認識して
おく必要がある。その場合には、（スタックに退避され
た）ＰＳＷ中のモードを見て３２ビット／６４ビットを
判断できる方が便利なことがある。

【００３６】３．本発明装置仕様のクラス分け 本発明装置では、６４ビット版への拡張、シリーズ化、
多様な用途への適応、などといった要求に対応するた
め、インプリメントするかどうかオプションとなってい
る機能がある。このような「オプション機能」の位置付
けを明確にするため、本発明装置の仕様を次のようにク
ラス分けする。 〈〈Ｌ０〉〉仕様（Ｌｅｖｅｌ ０） 本発明装置として必ず満たさなければならない仕様であ
る。〈〈Ｌ０〉〉仕様の例は、ユーザプログラムから見
たプログラミングモデル（ＩＳＰの大部分、汎用レジス
タ、ＰＳＨ）、機械語のビットパターンなどである。仕
様書中では、特に何も書いてない部分が〈〈Ｌ０〉〉仕
様となる。 〈〈Ｌ１〉〉仕様（Ｌｅｖｅｌ １） インプリメントしておくのが原則であるが、特に用途の
限定された軽い仕様のプロセッサを作りたい場合には、
必ずしもインプリメントしなくてもよい仕様である。
〈〈Ｌ１〉〉仕様になるのは、ストリング命令、付加モ
ード、キュー操作命令、ビットマップ命令といった高機
能命令などであるが具体的にどの命令を〈〈Ｌ１〉〉仕
様とするかは別に定める。

【００３７】〈〈Ｌ１Ｒ〉〉仕様（Ｌｅｖｅｌ １ Ｒ
ｅａｌ） 〈〈Ｌ１〉〉仕様から命令再実行関係の機能とＭＭＵ関
係の機能を削除した仕様であり、ＩＴＲＯＮとμＢＴＲ
ＯＮなどを実記憶ベースで効率よく動かすための仕様で
ある。〈〈Ｌ１Ｒ〉〉の命令セットは〈〈Ｌ１〉〉とほ
ぼ同じであり、コンパイラやユーザプログラムは共通に
使用できるようにする。ただし、ＭＭＵ関係（ＭＯＶＰ
Ａなど）、ＯＳ関係（ＪＲＮＧなど）の一部の命令につ
いては、サポートしないものがある。 〈〈Ｌ２〉〉仕様（Ｌｅｖｅｌ ２） 将来のハードウエア量の増加にしたがって導入される予
定の仕様である。命令の対称性を高めるための仕様と、
演算の高速化に対応して新たに追加する命令の仕様とが
ある。前者の例としてはＢＶＳＣＨ命令の’／Ｂ’オプ
ション、ストリング命令での複雑な終了条件、無限段数
の付加モードなどがあり、後者の例としてはＩＮＤＥＸ
命令などがある。仕様書中では、〈〈Ｌ２〉〉仕様の部
分を〈〈Ｌ２〉〉で示す。

【００３８】〈〈ＬＸ〉〉仕様（ｅＸｔｅｎｓｉｏｎ） 本発明装置６４への拡張にしたがって導入される予定の
仕様である。Ｌ２仕様と同様の意味を持つが、本発明装
置６４への対応ということで別のクラスとして扱う。
〈〈ＬＸ〉〉仕様の例は、６４ビット演算命令などであ
る。仕様書中では、〈〈ＬＸ〉〉仕様の部分を〈〈Ｌ
Ｘ〉〉で示す。 〈〈ＬＵ〉〉仕様（Ｕｎｄｅｆｉｎｅｄ） 将来の拡張によって導入される予定の仕様であるが、現
段階ではまだ具体的な仕様まで提示されていないもので
ある。 〈〈ＬＶ〉〉仕様（Ｖａｒｉａｂｌｅ） 各メーカーが全く自由に仕様を決めてよい部分である。
チップのピン配置、パイプラインの段階や性能に関する
仕様、各メーカーに割り当てられた命令のビットパター
ン、制御レジスタの使い方などが〈〈ＬＶ〉〉仕様の例
である。このうち、各メーカーに割り当てられた命令ビ
ットパターンについては、ビットパターンのレファレン
ス中でＬＶｒｅｓｅｒｖｅｄにより示されている。

【００３９】〈〈ＬＡ〉〉仕様（Ａｌｔｅｒｎａｔｉｖ
ｅ） 本発明装置としての標準仕様が提示されている（あるい
は、提示される予定がある）が、他にやむを得ない理由
があれば変更してもよいという仕様である。もちろん、
仕様を変更した部分に関しては互換性の失われる場合が
ある。〈〈ＬＡ〉〉仕様は、ＴＲＯＮとしての互換性を
保証しない仕様である。〈〈ＬＡ〉〉仕様の例は、メモ
リ管理方式、制御レジスタと特権命令の一部などであ
り、主にＯＳの関係する部分である。本発明装置はＭＭ
Ｕを内蔵せず、特に実記憶環境での高速処理を目指す。
従ってメモリ管理に関する〈〈ＬＡ〉〉仕様の大部分は
本発明装置でサポートされない。

【００４０】４．レジスタセット ・本発明装置３２では３２ビット長の汎用レジスタが１
６本、本発明装置６４では６４ビット長の汎用レジスタ
が１６本存在する。 ・スタックポインタ（Ｓｔａｃｋ Ｐｏｉｎｔｅｒ−Ｓ
Ｐ）、フレームポインタ（Ｆｒａｍｅ Ｐｏｉｎｔｅｒ
−ＦＰ）は汎用レジスタに含まれる。ＳＰはＲ１５、Ｆ
ＰはＲ１４となる。 ・プログラムカウンタ（Ｐｒｏｇｒａｍ Ｃｏｕｎｔｅ
ｒ−ＰＣ）は汎用レジスタに含まれない。 ・汎用レジスタは、データ保持、ベースアドレス保持、
あるいはインデクスレジスタとして、各種の目的に使用
できる。 ・プロセッサの状態を保持するレジスタ（Ｐｒｏｃｅｓ
ｓｏｒ ＳｔａｔｕｓＷｏｒｄ−ＰＳＷ）を持つ。図
１、図２は、本発明装置６４の場合〈〈ＬＸ〉〉のレジ
スタセットを示す。 ・ＳＰはコンテキスト（リング番号、割り込み処理中）
に応じて切り替わる。 ・ＰＳＷは４バイトからなる。下位第一バイトがステー
タスの表示（Ｐｒｏｃｅｓｓｏｒ Ｓｔａｔｕｓ Ｂｙ
ｔｅ−ＰＳＢ）、下位第二バイトがユーザのモード設定
（ＰＳＢと合わせてＰｒｏｃｅｓｓｏｒ Ｓｔａｔｕｓ
Ｈａｌｆｗｏｒｄ−ＰＳＨ）、上位の２バイトがシス
テムの状態表示用、となる。 ・本発明装置はいわゆるｂｉｇ−ｅｎｄｉａｎのチップ
であり、レジスタ上のデータについては、８ビット、１
６ビットのデータをＬＳＢ側に詰めて配置する。したが
って、データサイズとは無関係な絶対的なビット番号を
定義することができない。ビット番号を議論する場合に
は、必ずデータサイズと組にして扱う必要がある。これ
を「ビット位置」と呼ぶ。 ・レジスタ上の８ビットデータに対しては、ビット位置
はＭＳＢ側から０，１，．．．７と付けられる。また、
レジスタ上の１６ビットデータに対しては、ビット位置
はＭＳＢ側から０，１，．．．１５と付けられ、レジス
タ上の３２ビットデータに対しては、ビット位置はＭＳ
Ｂ側から０，１，．．．３１と付けられる。したがっ
て、８ビットデータのビット位置７のビット、１６ビッ
トデータのビット位置１５のビット、３２ビットデータ
のビット位置３１のビットが物理的には同一のビットと
なる。 ・レジスタをデスティネーションオペランドとする命令
において、レジスタ側のデータサイズが８ビット、１６
ビットであった場合には、上位バイトは影響を受けず、
無変化となる。これは、メモリ上で演算を行なった場合
の仕様と合わせたものである。上位ビットにまで影響を
与えたい場合は、異種サイズ間の演算を利用する。 ・レジスタ上に８ビット、１６ビットのデータを置く場
合には、ＬＳＢ側に詰められるので、例えば、 の結果はＲ１＝Ｈ’１２３４５６ａａとなる。一方、メ
モリに対して同じことを行なった場合 には、８ビット、１６ビットのデータのＭＳＢ側が揃う
ことになるので、Ｒ１＝Ｈ’ａａ３４５６７８となる。
レジスタ上とメモリ上で結果が異なるので、注意が必要
である。

【００４１】５．データタイプ 本発明装置では、いわゆるｂｉｇ−ｅｎｄｉａｎを採用
している。すなわち、バイトアドレスの指定、ビット番
号の指定とも、小さい番号（アドレス）の方がＭＳＢ
（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ／Ｂｙｔ
ｅ）となっている。ｂｉｇ−ｅｎｄｉａｎでは、メモリ
上のあるデータについて、それを８ビットデータとして
見る時と１６（３２）ビットデータとして見る時のアド
レスが異なってくるため、注意が必要である。例えば、 といった場合に、３２ビットデータとしてのアドレスＮ
の内容はＨ’００００００１２であるが、（Ｈ’は１６
進を表わす）、同じ内容のデータを８ビットデータとし
て扱うときは、アドレスＮ＋３を参照しなければならな
い。

【００４２】ただし、レジスタ上のデータに関しては、
８ビットデータ、１６ビットデータがＬＳＢ側に詰めて
配置されるため、レジスタ上に置かれたデータを、その
まま別のサイズのデータとして扱うことができる。例え
ば、 の結果はＲ１＝Ｈ’００００００１２となる。（命令の
意味については本文参照） 一方、メモリに対して同じことを行なった場合 には、８ビットデータＨ’１２と３２ビットデータのＭ
ＳＢ側が揃うことになるので、Ｒ１＝Ｈ’１２００００
００となる。本発明装置でサポートしているデータタイ
プを 以下に説明する。

【００４３】５−１．ビット 図３のように太線内が対象ビットである。メモリ上のビ
ット操作の場合、ｏｆｆｓｅｔは任意レジスタ上のビッ
ト操作の場合、ｏｆｆｓｅｔは一つのレジスタ内に限定
（ｏｆｆｓｅｔの上位ビットを無視する） ビットの指定は、ｂａｓｅ＿ａｄｄｒｅｓｓの指定、ｂ
ａｓｅ＿ａｄｄｒｅｓｓのサイズの指定、ｏｆｆｓｅｔ
の指定の組によって行なわれる。メモリ上のビットを対
象とした場合には、ｂａｓｅ＿ａｄｄｒｅｓｓで示され
るメモリアドレスのＭＳＢがｏｆｆｓｅｔ＝０のビット
となる。この時、ｂａｓｅ＿ａｄｄｒｅｓｓのサイズの
指定は、実際に操作されるビットには影響しない。ビッ
ト操作命令では、メモリに対してｒｅａｄ−ｍｏｄｉｆ
ｙ−ｗｒｉｔｅを行なうアクセスサイズを指定するため
にｂａｓｅ＿ａｄｄｒｅｓｓのサイズの指定が利用され
るが、アクセスサイズが異なっても実際に操作されるビ
ットは同じである。一方、レジスタ上のビットを対象と
した場合には、ｂａｓｅ＿ａｄｄｒｅｓｓのサイズとし
て指定されたデータサイズでのＭＳＢがｏｆｆｓｅｔ＝
０のビットとなる。ｂａｓｅａｄｄｒｅｓｓのサイズが
異なれば、実際に操作されるビットも異なったものにな
るので、注意が必要である。

【００４４】５−２．ビットフィールド ・符号付きビットフィールド 図４に示すように太線内が対象ビットフィールドであ
る。 ｂａｓｅ＿ａｄｄｒｅｓｓのＭＳＢから、対象ビットフ
ィールドのＭＳＢ（符号ビット）までのビットの隔たり
がｏｆｆｓｅｔとなる。 ＢＦ：Ｇ命令によるメモリ上のビットフィールド操作の
場合、ｏｆｆｓｅｔは任意。 ＢＦ：Ｅ命令によるメモリ上のビットフィールド操作、
およびレジスタ上のビットフィールド操作の場合、ｂａ
ｓｅ＿ａｄｄｒｅｓｓの１ワード（１ロングワード）を
はみ出した部分のビットフィールドについて、動作を保
証しない。 ・符号なしビットフィールド 図５に示すように太線内が対象ビットフィールドであ
る。 ｂａｓｅ＿ａｄｄｒｅｓｓのＭＳＢから、対象ビットフ
ィールドのＭＳＢまでのビットの隔たりがｏｆｆｓｅｔ
となる。 ＢＦ：Ｇ命令によるメモリ上のビットフィールド操作の
場合、ｏｆｆｓｅｔは任意。 ＢＦ：Ｅ命令によるメモリ上のビットフィールド操作、
およびレジスタ上のビットフィールド操作の場合、ｂａ
ｓｅ＿ａｄｄｒｅｓｓの１ワード（１ロングワード）を
はみ出した部分のビットフィールドについて、動作を保
証しない。 ・任意長ビットフィールド

【００４５】５−３．整数 図６、図７に整数のデータタイプを示す。

【００４６】５−４．浮動小数 浮動小数点の演算は、コプロセッサで扱う。浮動小数点
の形式はＩＥＥＥ規格である。詳細は別に定める。 ・単精度３２ビット浮動小数〈〈コプロセッサ〉〉 ・倍精度６４ビット浮動小数〈〈コプロセッサ〉〉 ・８０ビット浮動小数〈〈コプロセッサ〉〉

【００４７】５−５．１０進数 多倍長の１０進数の四則演算は、コプロセッサで扱う。
本発明装置のメインプロセッサでは、以下に示すような
固定長の符号なしＰＡＣＫＥＤ形式１０進数、および符
号付きＰＡＣＫＥＤ形式１０進数を扱う。ただし、符号
付きＰＡＣＫＥＤ形式１０進数を扱う命令は、すべて
〈〈Ｌ２〉〉である。図８、図９にデータタイプをしめ
す。

【００４８】５−６．ストリング 図１０、図１１にストリングの場合のデータタイプを示
す。

【００４９】５−７．キュー 図１２にダブルリンクでつながれた線形リストのデータ
タイプを示す。

【００５０】６．命令フォーマット 命令は１６ビット単位で可変長となっており、奇数バイ
ト長の命令はない。２オペランド命令には、大きくわけ
て、４バイト＋拡張部の構成をもち、すべてのアドレッ
シングモード（Ｅａ）が利用できる一般形、および頻度
の高い命令とアドレッシングモード（Ｓｈ）のみを使用
できる短縮形、の２つのフォーマットがある。必要とな
る命令機能とコードサイズに合わせて、より適した方を
選択することができる。

【００５１】本発明装置の命令フォーマットは、細かい
点まで気をつければかなり多くの種類に分かれる。しか
し、理解を容易にするため、ここでは本発明装置の命令
フォーマットを大まかに分類して説明を行なう。命令フ
ォーマットの詳細については、付録１０を参照のこと。
フォーマット中に現われる記号の意味は次の通りであ
る。 フォーマットの記述は、右側がＬＳＢ側で、かつ高いア
ドレスになっている。（ｂｉｇ−ｅｎｄｉａｎ） フォーマットの記述例を図１３に示す。アドレスＮとア
ドレスＮ＋１の２バイトを見ないと命令フォーマットが
判別できないようになっているが、これは、命令が必ず
１６ビット（２バイト）単位でフェッチ、デコードされ
ることを前提としたためである。いずれのフォーマット
の場合も、各オペランドのＥａまたはＳｈの拡張部は、
必ずそのＥａまたはＳｈの基本部を含むハーフワードの
直後に置かれる。これは、命令により暗黙に指定される
イミディエートデータや、命令の拡張部に優先する。し
たがって、４バイト以上の命令では、Ｅａの拡張部によ
って命令のオペコードが分断される場合がある。また、
付加モードなどによって、Ｅａの拡張部にさらに拡張部
が付く場合にも、次の命令オペコードよりもそちらの方
が優先される。例えば、第一ハーフワードにＥａ１を含
み、第二ハーフワードにＥａ２を含み、第三ハーフワー
ドまである６バイト命令の場合を考える。Ｅａ１に付加
モードを使用したため、普通の拡張部のほかに付加モー
ド拡張部もつくものとする。この時、実際の命令ビット
パターンは の順となる。

【００５２】なお、アラインメントの関係で１６ビット
のフィールドのうちの８ビットのみを使用するケースで
は、使用する８ビットは下位順（アドレスの大きい方）
に詰めて置かれるものとする。これに該当するのは、オ
ペランドサイズが８ビットで、ＥａＲ，ＳｈＲに＃ｉｍ
ｍ＿ｄａｔａのモードを指定した場合、Ｉ−ｆｏｒｍａ
ｔでオペランドサイズが８ビットの場合、ＢＲＡ：Ｇ，
Ｂｃｃ：Ｇ，ＢＳＲ：ＧでＳＳ＝００の場合、などであ
る。例えば、 の場合、第一バイトがＭＯＶ：Ｉ．Ｂのオペコード、第
二バイトがオペコードの一部とＳｈＷ（＠Ｒ０）の指
定、第三バイトは０、第四バイトがＨ’１２となり、ビ
ットパターンは図１４のようになる。この場合、１６ビ
ットのフィールドの上位側（アドレスの小さい方）の８
ビットには必ず０を入れておかなければならない。上位
８ビットが０でない場合は、これによって表現されるデ
ータがインプリメント依存の不定値になるものとする。
つまり、Ｉ−ｆｏｒｍａｔ，＃ｉｍｍ＿ｄａｔａモード
の場合はそのオペランドがインプリメント依存の値にな
り、ＢＲＡ：Ｇ，Ｂｃｃ：Ｇ，ＢＳＲ：Ｇ命令の場合
は、ジャンプ先が不定となる。いずれの場合も、ＥＩＴ
（例外）とはしない。

【００５３】６−１．２オペランド短縮形

【００５４】６−１−１．レジスタ−メモリ間（Ｓ−ｆ
ｏｒｍａｔ，Ｌ−ｆｏｒｍａｔ） 図１５にその例を示す。Ｌ−ｆｏｒｍａｔ，Ｓ−ｆｏｒ
ｍａｔの命令には、サイズ指定のできるもの（ＭＯＶ：
Ｌ，ＭＯＶ：Ｓ，ＣＭＰ：Ｌ）とサイズ指定のできない
もの（ＡＤＤ：Ｌ，ＳＵＢ：Ｌ）がある。サイズ指定の
できる命令では、ＲＲ等によるサイズ指定はメモリ側の
みに適用され、レジスタ側のサイズは３２ビット固定と
なっている。レジスタ側とメモリ側のサイズが異なる場
合には、ソース側のサイズが小さい場合に符号拡張が、
デスティネーション側のサイズが小さい場合に上位バイ
トのカットとオーバーフローのチェックが行なわれる。
一方、サイズ指定のできないＡＤＤ：Ｌ，ＳＵＢ：Ｌ命
令では、レジスタ側、メモリ側のオペランドサイズとも
３２ビット固定である。レジスタ側のサイズを３２ビッ
ト固定としたのは、本発明装置において、「レジスタ上
のデータは、できる限り３２ビット符号付き整数として
扱う」という原則を設けているためである。この原則
は、Ｌ−ｆｏｒｍａｔ，Ｓ−ｆｏｒｍａｔ命令のほか、
ビットフィールド命令や高機能命令でレジスタ上にオペ
ランドを置く場合にも適用される。

【００５５】６−１−２．レジスタ−レジスタ間（Ｒ−
ｆｏｒｍａｔ） 図１６にその例を示す。

【００５６】６−１−３．リテラル−メモリ間（Ｑ−ｆ
ｏｒｍａｔ） 図１７にその例を示す。

【００５７】６−１−４．イミディエート−メモリ間
（Ｉ−ｆｏｒｍａｔ） 図１８にその例を示す。Ｉ−ｆｏｒｍａｔのイミディエ
ート値のサイズは、デスティネーション側のオペランド
のサイズと共通に８，１６，３２，６４ビットとなり、
ゼロ拡張、符号拡張は行なわれない。

【００５８】６−２．１オペランド一般形（Ｇ１−ｆｏ
ｒｍａｔ） 図１９にその例を示す。

【００５９】６−３．２オペランド一般形 ここに含まれるのは、８ビットで指定する一般形アドレ
ッシングモードのオペランドが２つ存在する命令であ
る。オペランドの総数は３つ以上になる場合がある。

【００６０】６−３−１．第一オペランドはメモリ読み
だし（Ｇ−ｆｏｒｍａｔ） 図２０にその例を示す。

【００６１】６−３−２．第一オペランドは８ビットイ
ミディエート（Ｅ−ｆｏｒｍａｔ） 図２１にその例を示す。このフォーマットとイミディエ
ート−メモリ間のフォーマット（Ｉ−ｆｏｒｍａｔ）と
は機能的には似たものであるが、考え方の点では大きく
違っている。Ｅ−ｆｏｒｍａｔはあくまでも２オペラン
ド一般形（Ｇ−ｆｏｒｍａｔ）の派生形であり、ソース
オぺランドのサイズが８ビット固定、ディスティネーシ
ョンオペランドのサイズが８／１６／３２／６４ビット
から選択となっている。つまり、異種サイズ間の演算を
前提とし、ｄｅｓｔのサイズに合わせて８ビットのｓｒ
ｃがゼロ拡張または符号拡張される。一方、Ｉ−ｆｏｒ
ｍａｔは、特にＭＯＶ，ＣＭＰで頻度の多いイミディエ
ートのパターンを短縮形にしたものであり、ソースとデ
ィスティネーションのサイズは等しい。

【００６２】６−３−３．第一オペランドはアドレス計
算（ＧＡ−ｆｏｒｍａｔ） 図２２にその例を示す。

【００６３】６−３−４．その他の２オペランド命令 図２３にその例を示す。

【００６４】６−４．ショートブランチ 図２４にその例を示す。

【００６５】６−５．その他 以上の外に図２５に示すようなものがある。

【００６６】７．アドレッシングモード 本発明装置のアドレッシングモードには、レジスタを含
めて６ビットで指定する短縮形（Ｓｈ）と、８ビットで
指定する一般形（Ｅａ）がある。未定義のアドレッシン
グモードを指定した場合や、意味的に考えて明らかにお
かしなアドレッシングモードの組み合わせを指定した場
合には、未定義命令を実行した場合と同じく予約命令例
外（ＲＩＥ）を発生し、例外処理を起動する。これに該
当するのは、ｄｅｓｔｉｎａｔｉｏｎがイミディエート
モードの場合、アドレス計算の命令でイミディエートモ
ードを使用した場合などである。

【００６７】７−１．Ｐビット 本発明装置では、毎回のメモリアクセスに対応して１ビ
ットのオプション機能指定ビットを割り当てることがで
きるようになっており、このビットをＰビットと呼ぶ。
Ｐビットは、メモリアクセスに伴って何らかの別の意味
を加えたい場合に使用するビットである。Ｐビットは、
毎回のメモリアクセス毎に独立に指定する。したがっ
て、レジスタ間接アドレッシング、アブソリュートアド
レッシングなどの場合はオペランドに対応して一つのＰ
ビットを指定するが、付加モードを使用した多段間接の
アドレッシングモードでは、その段数分だけのＰビット
を指定することになる。Ｐビットの用途としては、タグ
のチェック、論理空間の切り替え、３２ビットアドレッ
シングと６４ビットアドレッシングの切り替えなどがあ
るが、これらはすべて将来の拡張用であり、現在の仕様
ではＰビットはｒｅｓｅｒｖｅｄとなっている。命令フ
ォーマットの説明では、Ｐビットの部分を’Ｐ’で表示
してあるが、ここは必ず０にしておかなければならな
い。Ｐビットが０になっていなかった場合には、予約命
令例外（ＲＩＥ）が発生する。Ｐビットに関する機能は
〈〈ＬＵ〉〉仕様である。

【００６８】７−２．フォーマット中で使われる記号 以下点線で囲まれた部分は、拡張部を示す。

【００６９】７−３．レジスタ直接 アセンブラ表記： オペランド： フォーマット：図２６に示す。

【００７０】７−４．レジスタ間接 アセンブラ表記： オペランド： フォーマット：図２７に示す。

【００７１】７−５．レジスタ相対間接 アセンブラ表記： オペランド： フォーマット：図２８に示す。 なおｄｉｓｐは符号付きとして扱う。

【００７２】７−６．イミディエート アセンブラ表記： オペランド： フォーマット：図２９に示す。 なおｉｍｍ＿ｄａｔａのサイズは、オペランドサイズと
して命令中で指定される。

【００７３】７−７．アブソリュート アセンブラ表記： オペランド： フォーマット：図３０に示す。 なお３２ビットアドレッシングの時は、ａｂｓ：１６で
指定したアドレスは３２ビットに符号拡張される。ま
た、６４ビットアドレッシングの時は、ａｂｓ：１６，
ａｂｓ：３２で指定したアドレスは６４ビットに符号拡
張される。

【００７４】７−８．ＰＣ相対間接 アセンブラ表記： オペランド： フォーマット：図３１に示す。 ＰＣ相対間接モードにおいて参照されるＰＣの値は、そ
のオペランドを含む命令の先頭アドレスである。したか
って、例えば無限ループは という命令によって実現される。付加モードにおいてＰ
Ｃの値が参照される場合にも、同じように命令先頭のア
ドレスをＰＣ相対の基準値として使用する。

【００７５】７−９．スタックポップ アセンブラ表記： オペランド： フォーマット：図３２に示す。 ＠ＳＰ＋のモードでは、オペランドサイズだけＳＰをイ
ンクリメントする。例えば、本発明装置６４で６４ビッ
トデータを扱う時には、ＳＰが＋８だけ更新される。
Ｂ，Ｈのサイズのオペランドに対する＠ＳＰ＋の指定も
可能であり、それぞれＳＰが＋１，＋２だけ更新され
る。ただし、スタックのアラインメントがくずれて速度
低下の原因になるため、使用上は注意した方がよい。オ
ペランドに対して＠ＳＰ＋のモードが意味を持たないも
のに対しては、予約命令例外（ＲＩＥ）を発生する。具
体的に予約命令例外（ＲＩＥ）となるのは、ｗｒｉｔｅ
オペランド、ｒｅａｄ−ｍｏｄｉｆｙ−ｗｒｉｔｅオペ
ランドに対する＠ＳＰ＋である。

【００７６】７−１０．スタックプッシュ アセンブラ表記： オペランド： フォーマット：図３３に示す。 ＠−ＳＰのモードでは、オペランドサイズだけＳＰをデ
クリメントする。例えば、本発明装置６４で６４ビット
データを扱う時には、ＳＰが−８だけ更新される。Ｂ，
Ｈのサイズのオペランドに対する＠−ＳＰの指定も可能
であり、それぞれＳＰが−１，−２だけ更新される。た
だし、スタックのアラインメントがくずれて速度低下の
原因になるため、使用上は注意した方がよい。オペラン
ドに対して＠−ＳＰのモードが意味を持たないものに対
しては、予約命令例外（ＲＩＥ）を発生する。具体的に
予約命令例外（ＲＩＥ）となるのは、ｒｅａｄオペラン
ド、ｒｅａｄ−ｍｏｄｉｆｙ−ｗｒｉｔｅオペランドに
対する＠−ＳＰである。

【００７７】７−１１．レジスタ相対付加モード オペランド： フォーマット：図３４に示す。付加モードについては、
後の章でまとめて説明する。

【００７８】７−１２．ＰＣ相対付加モード オペランド： フォーマット：図３５に示す。

【００７９】７−１３．絶対付加モード オペランド： フォーマット：図３６に示す。

【００８０】７−１４．ＦＰ相対間接 アセンブラ表記： オペランド： フォーマット：図３７に示す。 ｄ４は符号付きとして扱い、オペランドのサイズとは関
係なく必ずｄ４を４倍して使用する。したがって、この
モードにより（ＦＰ−８＊４）から（ＦＰ＋７＊４）ま
での４の倍数のメモリアドレスが参照可能である。アセ
ンブラで記述する場合には、ディスプレースメントとし
て４倍した値の方を書く。このアドレッシングモードは
〈〈Ｌ２〉〉である。本発明装置ではＦＰ相対間接モー
ドは実装しないので、このアドレッシングモードが指定
された場合は、予約命令例外（ＲＩＥ）となる。このア
ドレッシングモードは短縮形で利用できないので、例え
ば、 といった場合に、 がともに４バイトとなり、コードの選択に曖昧さが生じ
るという問題点がある。このモードが〈〈Ｌ２〉〉とな
っているのは、このような理由による。このモードは、
本発明装置６４になって短縮形の割合が減った時に、有
効に利用することを狙ったものである。＠（ｄ４：４，
ＦＰ）、＠（ｄ４：４，ＳＰ）のモードでは、オペラン
ドサイズにかかわらずｄ４を４倍して使用するため、８
ビット、１６ビット、３２ビットのローカル変数をスタ
ックフレーム上に混在した場合に＠（ｄ４：４，Ｆ
Ｐ）、＠（ｄ４：４，ＳＰ）のモードを利用しようとす
ると、本発明装置がｂｉｇ−ｅｎｄｉａｎである関係
上、各変数のＭＳＢ側をワード境界に合わせて配置する
必要がある。これによって特に問題が起きるわけではな
いが、注意が必要である。＠（ｄ４：４，ＦＰ），＠
（ｄ４：４，ＳＰ）モードを利用するためのローカル変
数配置の例を図３８に示す。

【００８１】７−１５．ＳＰ相対間接 アセンブラ表記： オペランド： フォーマット：図３９に示す。 ｄ４は符号付きとして扱い、オペランドのサイズとは関
係なく必ずｄ４を４倍して使用する。ただし、ｄ４が負
の値であった場合の動作は規定されていない。したがっ
て、このモードにより（ＳＰ）から（ＳＰ＋７＊４）ま
での４の倍数のメモリアドレスが参照可能である。アセ
ンブラで記述する場合には、ディスプレースメントとし
て４倍した値の方を書く。このアドレッシングモードは
〈〈Ｌ２〉〉である。本発明装置ではＦＰ相対間接モー
ドは実装しないので、このアドレッシングモードが指定
された場合は、予約命令例外（ＲＩＥ）となる。このモ
ードも、＠（ｄｉｓｐ：４，ＦＰ）と同様に、本発明装
置６４になって短縮形の割合が減った時に、有効に利用
することを狙ったものである。

【００８２】７−１６．付加モードのフォーマット 複雑なアドレッシングも、基本的には加算と間接参照の
組み合わせに分解することができる。したがって、加算
と間接参照のオペレーションをアドレッシングのプリミ
ティブとして与えておき、それを任意に組み合わせるこ
とができれば、どんな複雑なアドレッシングモードをも
実現することができる。付加モードはこのような考え方
にたったアドレッシングモードである。複雑なアドレッ
シングモードは、モジュール間のデータ参照やＡＩ言語
の処理系に特に有用である。ただし、本発明装置ではメ
モリ間接アドレッシングモードが多用された場合処理速
度が低下する場合があるので、メモリ間接アドレッシン
グモードの使用に際しては十分な注意が必要である。付
加モードの指定は、１６ビットを単位としており、これ
を任意回繰り返す。１段の付加モードにより、 を行なう。Ｎ段の付加モードにより、Ｎ＋１段までの間
接参照ができる。 基本的な付加モードの処理： 基本フォーマット：図４０に示す。 ・Ｐビットは付加モードの各段に入る。Ｐビットは「す
べてのメモリ参照で独立に指定できるビット」となって
いる。 ・間接参照をする場合としない場合を選択できる。間接
参照しない段は、多段のベースレジスタ、インデクスレ
ジスタの加算に用いる。（ｍｅｍ［Ｒ１＋Ｒ２＋Ｒ３］
など）これは、ユーザレベルでｒｅｌｏｃａｔｉｏｎ
ｂａｓｅ ｒｅｇｉｓｔｅｒなどを導入したい時に使用
することがある。 ・インデクスレジスタのサイズ ６４ビットアドレス使用時でも３２ビットデータがかな
りの頻度で出てくると予想されるため、付加モードの各
段で３２／６４のサイズ切り替えができるようになって
いる。 ・レジスタ相対間接の＠（ｄｉｓｐ：６４，Ｒｎ）やメ
モリ間接のアドレッシングモードも付加モードを使用し
て実現する。 ・ＰＣに対して×２、×４、×８のスケーリングを行な
った場合には、その段の処理終了後の中間値（ｔｍｐ）
として、インプリメントに依存した不定値が入る。この
付加モードによって得られる実効アドレスは予測できな
い値となるが、例外は発生しない。マニュアル等では、
ＰＣに対する×２、×４、×８のスケーリングの指定は
行なわないように、注意しておく必要がある。 フォーマットのバリエーシヨン：図４１，図４２に示
す。

【００８３】７−１７．付加モード仕様のレベル 付加モードの利用方法としては、普通の間接参照、オブ
ジェクトコードのモジュール化のための外部変数のテー
ブル参照、ＡＩ向け命令の実行などがあり、このうち、
ＡＩ向けの用途ではかなり多くの段数の間接参照を使う
ことがあるが、普通の用途では、３〜４段までの間接参
照で十分なことが多い。任意段数の付加モードが利用で
きれば、コンパイラの中で段数による場合分けが不要に
なるので、コンパイラの負担が軽減されるというメリッ
トがある。多段の間接参照の頻度が非常に少ないとして
も、コンパイラとしては必ず正しいコードを発生できな
ければならないからである。しかし、インプリメントの
方から考えると、任意の段数を許して実行中の割り込み
を受け付けるようにするのはかなり重くなるため、全体
のバランスとしてある程度の段数制限をするのはやむを
得ない。そこで、本発明装置としては４段（付加モード
基本フォーマットの４つ分）までの付加モードが利用で
きるものを〈〈Ｌ１〉〉仕様とし、任意段数の付加モー
ドのインプリメントは〈〈Ｌ２〉〉仕様としてクラス分
けする。〈〈Ｌ１〉〉仕様でも、５回のメモリ間接参照
まで可能である。５段（５ハーフワード）以上の付加モ
ードに対しては、予約命令例外（ＲＩＥ）が起動され
る。ただし、フォーマット上は任意の段数が可能になっ
ているので、将来はそのままのフォーマットで段数を拡
張することができる。本発明装置では任意段数の付加モ
ードを許す。ただし、本発明装置では付加モードをもち
いてメモリ間接アドレッシングを多用した場合、処理速
度が低下することがあるので注意を要する。特に第２オ
ペランドで多段の付加モードが用いられた場合、付加モ
ード処理中は割り込みが受け付けられない場合があるの
で注意を要する。また、本発明装置３２でも浮動小数点
を扱うことを考え、’×８’のスケーリングをインプリ
メントする。’×８’のスケーリングは〈〈ＬＸ〉〉仕
様ではなく〈〈Ｌ１〉〉仕様である。

【００８４】８．インプリメント関連事項

【００８５】８−１．仮想記憶のサポート （本発明装置では仮想記憶のサポートは行わない。） 仮想記憶を実現するため、命令の実行途中で発生したペ
ージフォールトに対してうまく回復処理を行なう必要が
ある。本発明装置では、原則として命令再実行方式を採
用する。命令再実行方式でページフォールトが起こった
場合には、それまでに変更したレジスタ類をプロセッサ
がすべてもとに戻してから、ページインの処理ルーチン
を起動する。したがって、処理再開後に命令の始めより
再実行しても矛盾は生じない。命令再実行方式では、原
則として実行途中の状態を保持する必要がないので、実
現機構は比較的簡単である。また、本発明装置では、命
令再実行のことを考慮し、処理の途中で副作用を残す命
令やアドレッシングモード（オートインクリメントな
ど）を極力避けるようにしている。ただし、ページフォ
ールトからの再実行では余分なメモリアクセスが起こる
ことがあり、ＯＳで入出力装置を操作する場合などには
注意が必要である。例えば、一般形の命令において、第
一オペランドでＩ／Ｏのリードを行ない、第二オペラン
ドでページフォールトを起こした場合、命令の再実行で
もう一度Ｉ／Ｏのリードを行なうため、Ｉ／Ｏの種類に
よっては矛盾を起こす。したがって、リードによって副
作用のあるＩ／Ｏをアクセスする場合は、その命令のも
う一方のオペランドでページフォールトを起こさないよ
うに注意し、マニュアルにも明記する必要がある。具体
的には、もう一方のオペランドが必ずレジスタか常駐ペ
ージであればよい。また、ＭＯＶ命令などでソースオペ
ランドとデスティネーションオペランドが一部重なって
いた場合、単なる再実行では矛盾を生じることがあるの
で、この点に対する注意も必要である。 例：２バイトのデータを１バイトずらす。デスティネー
ションがページ境界にまたがる。図４３で、ＭＯＶ．Ｈ
命令により［Ｎ−２：Ｎ−１］を［Ｎ−１：Ｎ］に移す
場合、デスティネーションの書き込みバスサイクルは２
回に分かれる。まず［Ｎ−２］のデータが［Ｎ−１］に
書かれ、次に［元のＮ−１］が［Ｎ］に書かれるものと
する。［Ｎ−１］への書き込みの際にｐａｇｅＭ−１が
フォールトを起こすと、ページイン後［Ｎ−２：Ｎ−
１］−−〉［Ｎ−１：Ｎ］を再試行しようとしても、Ｎ
−ｌの内容が既に書き変わっているので、矛盾を起こ
す。さらに、ＬＤＭのような複数のデータ転送を行なう
命令でも、転送元と転送先が重なっていた場合に、命令
の再実行で矛盾が生じないようにする必要がある。例え
ば、 の場合、Ｒ６，Ｒ７をロードした後でＲ８を読んだ時に
ページフォールトが起きると、再実行した時に既にＲ６
が書き換わっており、本当に命令の最初から実行する
と、矛盾を生じる。これを避けるためには、以下のよう
な対策をとる必要がある。 ・命令の最初でページフォールトが起きないことを確認
する。 ・ページフォールト時に転送中のアドレスを示すテンポ
ラリ値をスタックにセーブする。（一種の命令継続実行
方式） ・Ｒ６の初期値を記憶しておき、ページフォールト発生
時にはこれをもとの値に戻す。ＳＴＭやその他の命令に
ついても同様である。なお、命令の再実行を矛盾なく行
なうため、ＬＤＭ，ＳＴＭ，ＬＤＣＴＸでは付加モード
を禁止している。また、ＥＮＴＥＲ，ＥＸＩＴ，ＪＲＮ
Ｇでは、メモリアクセスを伴うようなアドレッシングモ
ードをすべて禁止している。

【００８６】８−２．プログラムによる命令の書き換え ストアドプログラム方式の計算機では、一般に、これか
ら自分の実行する命令プログラム自体をプログラムによ
って書き換えることが可能である。しかし、命令のプリ
フェッチや命令キャッシュなどを持つ最近の高性能プロ
セッサでは、プログラムで命令を書き換える場合の動作
を保証しようとすると、ハードウエアの負担が極めて大
きくなる。また、この機能は必要性が少なく、ソフトウ
エアの教育上も好ましくない。したがって、本発明装置
では、ソフトウエアによってこれから実行する命令コー
ドの書き換えを行なうことは原則として禁止し、そのよ
うな場合には動作を保証しないものとしている。ただ
し、ＯＳからユーザまで含めたシステム全体の動作を見
ると、どこかでプログラムのロード〜実行といった流れ
を含んでいるため、すべての場合にわたって「動作を保
証しない」とするわけにはいかない。また、特殊な用途
では、ユーザプログラムで命令コードを生成し、それを
実行したいという場合もある。したがって、何らかの条
件が満たされた時には、ソフトウエアによって書き換え
られた命令コードの実行動作を保証する必要がある。そ
こで、本発明装置では、命令コードを書き換えたという
ことをプロセッサに知らせる命令ＰＩＢを用意し、この
命令を実行することにより、以後、書き換えられた命令
コードの実行動作を保証することにしている。この命令
は、これから実行すべき命令コードが、以前（リセット
時あるいは前回のＰＩＢ命令実行時）から変更されてい
る可能性があるということを、プロセッサに通知するた
めに使用する。インプリメント上は、この命令によって
パイプライン、命令キュー、命令キャッシュのパージを
行なうことになる。

【００８７】９．ＥＩＴ処理 本発明装置では、プログラムの実行の流れとは非同期に
行なわれる処理を総称して、ＥＩＴ処理と呼んでいる。
ＥＩＴ処理は、通常、例外処理や割り込み処理と呼ばれ
ているものである。ＥＩＴ処理には、次のようなものが
含まれる。 ・内部割り込み（リング間コール、トラップ） システムコール発行などの際に、プログラマが意識して
発生させる。その時に実行中のコンテキストとは関連が
ある。 ・例外割り込み（例外） 一般の命令の実行中に、何らかのエラーが起った場合に
発生する。その時に実行中のコンテキストとは関連があ
る。 ・外部割り込み（割り込み） 外部からのハードウエア的な信号により発生する。その
時に実行中のコンテキストとは全く関連がない。ＥＩＴ
とはＥｘｃｅｐｔｉｏｎ（例外割り込み）、Ｉｎｔｅｒ
ｒｕｐｔ（外部割り込み）、Ｔｒａｐ（内部割り込み）
の頭文字を合わせた名称である。ＥＩＴ処理に関する詳
細は付録９を参照のこと。

【００８８】１０．ＰＳＷの構成 本発明装置のＰＳＷ（Ｐｒｏｃｅｓｓｏｒ Ｓｔａｔｕ
ｓ Ｗｏｒｄ）は３２ビットである。ＰＳＷの下位１６
ビット（ＰＳＨ−Ｐｒｏｃｅｓｓｏｒ Ｓｔａｔｕｓ
Ｈａｌｆｗｏｒｄ）はユーザプログラム用であり、ユー
ザプロセスから自由に操作可能である。ＰＳＷの上位１
６ビット（ＰＳＳ−Ｐｒｏｃｅｓｓｏｒ Ｓｔａｔｕｓ
ｈａｌｆｗｏｒｄ ｆｏｒＳｙｓｔｅｍ）はシステム用
であり、ユーザプログラム（リング３）からは操作でき
ない。ＰＳＨのうち、上位８ビットは各種モードの設定
を行なう部分であり、ＰＳＭ（Ｐｒｏｃｅｓｓｏｒ Ｓ
ｔａｔｕｓ ｂｙｔｅ ｆｏｒ Ｍｏｄｅ）と呼ぶ。ま
た、ＰＳＨの下位８ビットは各種ステータスや演算結果
の表示を行なう部分であり、ＰＳＢ（Ｐｒｏｃｅｓｓｏ
ｒ Ｓｔａｔｕｓ Ｂｙｔｅ）と呼ぶ。図４４に示す。

【００８９】１０−１．ＰＳＳの構成 図４５に示す。 ・本発明装置では、〈〈ＬＡ〉〉仕様として４レベルの
リング保護によるメモリ管理を行なう（付録参照）。本
発明装置では２レベルのリング保護によるメモリ管理を
行なう。ＲＮＧフィールドは、現在プロセッサがどのリ
ングにいるかという状態を示すものである。リング保護
を行なわない場合にも、例えばスーパバイザ、ユーザモ
ードの切り換え用にこのフィールドを使用する。 ・ＸＡビットは、本発明装置３２ではｒｅｓｅｒｖｅｄ
であり、１を書き込もうとすると例外が発生する。 ・トレースなどデバッグ関係の情報については、その詳
細まで統一するのは難しいため、別の制御レジスタ（Ｄ
ＣＲ−Ｄｅｂｕｇ Ｃｏｎｔｒｏｌ Ｒｅｇｉｓｔｅ
ｒ）に分離している。ただし、デバッグ中がどうかを示
す情報のみＤＢとしてＰＳＷに入れる。 ・本発明装置の外部割り込みは、低い優先度の方が大き
な数字になる。外部割り込みの優先度は、０〜６の７レ
ベルであり、優先度０はマスク不能割り込み（ＮＭＩ）
である。 ・キャッシュやＭＭＵの制御情報は完全な統一が難しい
ため、ＰＳＷとは分離している。 ・ＡＴ（アドレス変換指定フィールド）をＰＳＷに入れ
たことによって、コンテキスト毎にアドレス変換やメモ
リ保護の方法を変えたり、ＥＩＴ処理ハンドラ実行中の
み一時的にアドレス変換を止めたりすることが可能にな
っている。 なお、ＬＤＣ，ＲＥＩＴ，ＬＤＣＴＸ，ＥＩＴ起動など
によって、ＰＳＷ中のＡＴ（アドレス変換ビット）が０
０から０１に変更された場合には、ＴＬＢやキャッシュ
のパージが自動的に行なわれ、ＴＬＢや論理キャッシュ
の整合性が保証されるものとする。また、ＡＴが０１か
ら００に変更された場合にも、キャッシュ（この場合は
論理キャッシュ兼物理キャッシュ）の整合性が保証され
るものとする。

【００９０】１０−２．ＰＳＨの構成 図４６に示す。 ・ＰＲＮＧフィールドで「一つ前のリング」とは、「一
つ外側のリング」あるいは、「そのリングにサービスを
依頼したリング」を表わすものである。したがって、Ｅ
ＩＴ発生時のＰＲＮＧの変化は、 リターン時（ＲＥＩＴ命令）でのＰＲＮＧの変化は、 となる。リターン時はＲＮＧよりコピーするのではな
く、必ずスタックより復帰する必要がある。常にＲＮＧ
≦ＰＲＮＧが成立する。ＰＲＮＧは、ＡＣＳ命令などで
の参照を目的としたもので、実際のリング遷移はあくま
でもＲＮＧの情報を使用する。 ・本発明装置以外のプロセッサでは、比較〜条件ジャン
プ、といった命令の流れをとる場合に、符号付きと符号
なしの区別を比較命令ではなく条件ジャンプ命令で行な
うのが普通である。例えば、符号なし整数の比較を で、符号付き整数の比較を で行なう。したがって、フラッグの表現する情報とし
て、大小の区別のほかに、符号付きと符号なしの区別も
必要である。しかし、本発明装置では、符号付きと符号
なしの区別がＣＭＰ命令、ＣＭＰＵ命令といったように
命令別になっており、条件ジャンプ命令は符号付きも符
号なしも共通である。したがって、フラッグ構成を簡単
にすることができる。 ・通常のプロセッサで使用するＣａｒｒｙ Ｆｌａｇ
は、符号なし整数の大小関係を表わすという意味と、多
倍長演算の桁上がりを表わすという意味がある。しか
し、後者に関しては本発明装置ではＸ＿ｆｌａｇを使用
するため、ＣａｒｒｙＦｌａｇは整数の大小関係を表わ
すという意味でのみ用いられる。したがって、ＴＲＯＮ
ＣＨＩＰではこのフラッグを大小関係を表わすフラッ
グであると定義し、名前をＬ＿ｆｌａｇ（Ｌｏｗｅｒ
Ｆｌａｇ）としている。このフラッグは、符号なし演算
の場合には従来のＣａｒｒｙ Ｆｌａｇと同じ振る舞い
をするが、符号付き演算の場合には従来のＣａｒｒｙ
Ｆｌａｇとは異なり、オーバーフローまで考慮した真の
大小関係を表現する。 ・そのほか、ストリング命令やキューの命令の終了条件
を示すためのＦ＿ｆｌａｇ（Ｇｅｎｅｒａｌ Ｆｌａ
ｇ）とＰビットのエラーを表現するためのＰ＿ｆｌａｇ
（Ｐ−ｂｉｔ Ｅｒｒｏｒ Ｆｌａｇ）を設ける。Ｐ＿
ｆｌａｇは、現在の仕様では’０’にｒｅｓｅｒｖｅｄ
となっている。 ・通常のプロセッサでは、シフト命令ではみだしたビッ
トを入れるためにＣａｒｒｙ Ｆｌａｇを用いている
が、本発明装置ではＣａｒｒｙ Ｆｌａｇの代わりにＬ
＿ｆｌａｇを実装しているため、はみだしたビットはＸ
＿ｆｌａｇに入れることにする。

【００９１】１０−３．フラッグの変化 加減算命令、比較命令、論理演算命令は２オペランド命
令であり、 の形をとる。ｄｅｓｔとｓｒｃのサイズが異なる場合に
は、小さいサイズの方が大きいサイズに合わせて符号拡
張（ＡＤＤＵ，ＳＵＢＵ，ＣＭＰＵではゼロ拡張）され
た上で演算され、演算結果がｄｅｓｔのサイズに変換さ
れてからｄｅｓｔに格納される。ＣＭＰ，ＣＭＰＵ，Ｓ
ＵＢ，ＳＵＢＵの場合、Ｌ＿ｆｌａｇは、前の演算で第
一オペランドの方が値が小さかったことを示す。符号な
し演算ＣＭＰＵ，ＳＵＢＵの場合には、Ｌ＿ｆｌａｇは
通常のプロセッサのＣａｒｒｙ（Ｂｏｒｒｏｗ）Ｆｌａ
ｇと同じ意味になる。符号付き演算の場合には、Ｌ＿ｆ
ｌａｇは単なるＭ＿ｆｌａｇのコピーとは異なり、オー
バーフローまで含めた真の大小関係を表現する。ＡＤＤ
命令の場合には、Ｌ＿ｆｌａｇは結果が負であることを
示す。これも、単なるＭ＿ｆｌａｇのコピーとは異な
り、オーバーフローまで含めた真の正負を示す。ＡＤＤ
Ｕの場合には、結果が必ず正になるため、Ｌ＿ｆｌａｇ
は０となる。Ｖ＿ｆｌａｇは、演算の結果がｄｅｓｔで
指定されたサイズでは表現できなかったということを示
す。つまり、演算結果がｄｅｓｔのサイズの符号付き整
数（ＡＤＤＵ，ＳＵＢＵでは符号なし整数）で表現でき
ない時に、Ｖ＿ｆｌａｇがセットされる。ＣＭＰ，ＣＭ
ＰＵ命令では、Ｖ＿ｆｌａｇは不変である。Ｘ＿ｆｌａ
ｇは、多倍長の演算を行なう場合に、桁上がりの状態を
保持するために使用する。符号付き演算でも符号なし演
算の時と同じような変化をする。これは、通常のプロセ
ッサのＣａｒｒｙ Ｆｌａｇとほぼ同じ意味であるが、
Ｘ＿ｆｌａｇを変化させる命令は加減算命令やシフト命
令などに限られている。ＣＭＰ命令とＳＵＢ命令、およ
びＣＭＰＵ命令とＳＵＢＵ命令のＬ＿ｆｌａｇの変化は
全く同じである。Ｘ＿ｆｌａｇは、ＳＵＢ，ＳＵＢＵ，
ＳＵＢＸ命令では変化するが、ＣＭＰ，ＣＭＰＵ命令で
は変化しない。ＭＯＶ，ＭＯＶＵ，ＡＤＤ，ＡＤＤＵ，
ＡＤＤＸ，ＳＵＢ，ＳＵＢＵ，ＳＵＢＸ命令の場合、Ｍ
＿ｆｌａｇとＺ＿ｆｌａｇは、演算結果をｄｅｓｔのサ
イズに変換した後の値を基準にして変化する。したがっ
て、ｓｒｃのサイズよりもｄｅｓｔのサイズの方が小さ
い時は、演算結果が０でなくてもＺ＿ｆｌａｇがセット
されることがありうる。一方、ＣＭＰ，ＣＭＰＵ命令の
場合のＺ＿ｆｌａｇは、演算結果そのものの値を基準に
して変化し、ｄｅｓｔのサイズには関係しない。 ＡＤＤＸ，ＳＵＢＸ命令のフラッグの変化は、多少変則
的になっている。これは、符号なし整数の拡張演算にも
符号付き整数の拡張演算にも対処するためである。この
場合、条件ジャンプ命令のニモニックとの対応がうまく
とれなくなるが、拡張演算自体が頻度も少なく、変則的
な面を持っているので、やむを得ない。 ＡＤＤＸ，ＳＵＢＸで異種サイズ間の演算を行なう場合
には、サイズの短い方が符号拡張される。しかし、符号
拡張後の値を符号付きの数とみて演算するか、符号なし
の数とみて演算するかはフラッグによって異なる。ＭＯ
Ｖ命令、ＭＯＶＵ命令および論理演算命令では、Ｘ＿ｆ
ｌａｇ，Ｌ＿ｆｌａｇは変化しない。論理演算命令で
は、Ｖ＿ｆｌａｇも変化しない。各命令に対応したフラ
ッグの変化は、命令セットの説明の中に示されている。 ’☆’は要注意個所である。

【００９２】１１．命令セットの記述について

【００９３】１１−１．記述形式の概要 〔ニモニック〕その命令の名前（ニモニック）を示す。 〔命令の機能〕その命令の機能の概要を示す。 〔命令オプション〕その命令で使用できる命令オプショ
ンの種類を示す。命令オプションは、命令の機能の細か
い点を変更するために用いるものであり、アセンブラ表
記では’／ｘｘｘ’により記述する。 〔命令ビットパターンとアセンブラ表記〕命令のビット
パターン、そのアセンブラ表記、使用できるサイズの種
類などを示す。本発明装置では、一つの命令ニモニック
に対して一般形や短縮形といった複数の命令フォーマッ
トが存在する場合があり、それぞれ使用できるアドレッ
シングモードやサイズが異なっている。この項では、命
令フォーマット別にそういった内容を明らかにする。 〔フラッグ変化〕命令実行後のステータスフラッグ（Ｐ
ＳＢ）の変化を示す。 〔解説〕その命令の機能を解説する。なお、説明の中で
現れるアセンブラニモニックの詳細については、巻末の
付録を参照のこと。

【００９４】１１−２．命令ビットパターンとアセンブ
ラ表記 命令ビットパターンとアセンブラ表記の部分は、フォー
マット別ニモニック、オペランド名、オペランドフィー
ルド名、命令ビットパターンから成る。 記述例：図４７に示す。 ＡＮＤ：Ｇ−−フォーマット別ニモニック 説明を行なう命令ビットパターンのフォーマット別ニモ
ニック（付録参照）を示す。 ｓｒｃ，ｄｅｓｔ−−オペランド名 その命令の機能を説明するために使用する変数である。
この変数は、「命令の機能」「解説」で参照される。こ
こで記述されたオペランドの順番が、そのままアセンブ
ラにおけるオペランドの順番になる。 ＥａＲ，ＥａＭ−−オペランドフィールド名 オペランドフィールド名は、ビットパターンとの対応、
使用できるオペランドサイズやアドレッシングモード、
メモリアクセス方法、その他の制約事項などの情報をま
とめて表わすものである。オペランドフィールド名を表
わす文字とその意味との間には一定の原則を設けてお
き、いろいろな意味を簡潔に表現できるようにしてい
る。 枠でかこまれた部分−−命令ビットパターン 命令ビットパターン中では、オペランドフィールドやサ
イズ指定フィールドの位置、命令のオペコードなどを示
す。’＊’で示されるビットは、ｄｏｎ’ｔｃａｒｅの
ビットである。このビットの０／１は、命令デコードに
は影響しない。’−’，’＋’，’＝’，’＃′で示さ
れるビットは、現在のところ、命令機能やオペランドの
区別には使用されていないビットである。ただし、ユー
ザプログラムでは’−’，’＝’の部分には０を、’
＋’，’＃’の部分には１を入れておかなければならな
い。’−’のビットが０でない場合や’＋’のビットが
１でない場合は、予約命令例外（ＲＦＥ）となる。’
＝’のビットが０でない場合や’＃’のビットが１でな
い場合は、単に無視される。つまり、ハード的には’
＊’，’＝’，’＃’は同等の意味を持つ。しかし、将
来の拡張のために、ユーザ向けのマニュアルには’
＝’，’＃’を’０’，’１’としておくように明記し
ておかなければならない。

【００９５】１１−３．フィールド名 命令ビットパターン中には、オペランドフィールドのほ
かに、オプションフィールド、サイズ指定フィールドが
ある。本発明装置で使用しているオプションフィールド
名、サイズ指定フィールド名には、次のようなものがあ
る。 ・サイズ指定フィールド名 ・オプションフィールド名 命令オプションの指定を行なうオプションビットの名前
としては、主として小文字を使う。（Ｐビット関係を除
く） オプションフィールド名には、以下に示すようなものが
ある。いずれの場合にも、最初に記述した方（オプショ
ン値が０，００．．の方）がアセンブラでのデフォルト
になる。 以上の項目に当てはまらないフィールド名は、オペラン
ドフィールド名を示すものになる。できるだけ、同じ文
字が複数の意味を表わさないようにしている。

【００９６】１１−４．オペランドフィールド名 オペランドフィールド名を表わす文字には、以下のよう
な意味を持たせている。オペランドフィールド名はこれ
らの文字の組み合わせによって構成されるため、フィー
ルド名だけで、使用できるアドレッシングモード、オペ
ランドサイズ、アクセス方法などの情報を得ることがで
きる。

【００９７】・アクセス方法 一部の基本アドレッシングモードでは、以下のようなア
クセス方法がデフォルトとして決まっている。この場合
には、特にアクセス方法を示す文字を付けない。 その他の基本アドレッシングモードについては、以下に
示す文字を使用してアクセス方法を示す。 ・アドレッシングモードに対する制限 基本アドレッシングモードとアクセス方法が決まると、
自動的にアドレッシングモードに対する制限（ＥａＷに
対するイミディエートモードの禁止など）が決まる。た
だし、それ以外に命令特有の制限事項がある場合には、
以下の文字を後ろに付ける。

【００９８】・サイズ指定 サイズ指定は、原則として以下に示すフィールドによっ
て行なう。 サイズは指定されない。

【００９９】これより例外がある場合には、以下の文字
を付け加えることにより区別する。原則として、数字と
小文字が固定サイズを表わし、大文字は可変サイズを表
わす。例えば、’ｗ’は３２ビット（ワード）固定のサ
イズを示すのに対して、’Ｗ’はＷＷフィールドにより
サイズが指定されることを示す。 なお、ストリング命令などの高機能命令において、命令
によって暗黙に指定されるオペランドのサイズを指定す
る場合には、フィールド名としてＳＳを使用する。任意
長ビットフィールド命令では、Ｘも使用される。

【０１００】・その他 す場合を示す。ビットパターンとオペランド値との対応
は、以下のようになる。（Ｎはリテラルのビット数） １，２．．．一つの命令の中で、同じアクセス方法を持
つオペランドが複数存在した場合に、それらを区別する
ために使用する。なお、サイズに関する種々の制限事項
のうち、命令機能に大きな関係を持つものについては、
オペランドフィールド名やサイズ指定フィールド名では
なく、各命令の説明のところでその制限を示す。これに
は、シフトカウントで８ビット以外のサイズを指定した
場合や、異種サイズ間の論理演算などが含まれる。

【０１０１】１１−５．アドレッシングモードに関する
制限 オペランドフィールド名のうち、次のものは、使用でき
るアドレッシングモードに制限が設けられている。 このほか、各命令の説明のところでもアドレッシングモ
ードに関する制限が述べられている。

【０１０２】１１−６．解説に関する注意 スタック操作の命令では、ＴＯＳによりスタックトップ
を示している。↑ＴＯＳはスタックからのポップ、↓Ｔ
ＯＳはスタックへのプッシュである。

【０１０３】

【数５】

【０１０４】

【０１０５】１２．「本発明装置」の命令セット

【０１０６】１２−１．データ転送命令 〔ニモニック〕 ＭＯＶ ｓｒｃ，ｄｅｓｔ 〔命令の機能〕 ｓｒｃ＝＝〉ｄｅｓｔ データの移動と符号拡張 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図４８に示
す。 〔フラッグ変化〕図４８の最下部に示す。 〔解説〕ソースオペランドｓｒｃをデスティネーション
オペランドｄｅｓｔに転送する。ソースオペランドのサ
イズがデスティネーションオペランドのサイズよりも小
さい時は、ソースが符号拡張される。デスティネーショ
ンの方がサイズが小さく、ソースの値がデスティネーシ
ョンのサイズの符号付き整数として表現できない時は、
Ｖ＿ｆｌａｇがセットされる。ＭＯＶ：Ｚはいわゆるｃ
ｌｅａｒ命令であるが、動作やフラッグ変化が同じであ
るため、ＭＯＶの短縮形の一つとして扱っている。ＭＯ
Ｖ，ＡＤＤ，ＭＯＶ，ＣＭＰ命令は符号付きの演算を行
なう命令であるが、ＭＯＶ：Ｑ，ＡＤＤ：Ｑ，ＳＵＢ：
Ｑ，ＣＭＰ：Ｑで利用できるリテラルの範囲は１〜８
（オペランドフィールド名＃３ｎ）となっており、正の
範囲しか含んでいないので、注意が必要である。ＭＯ
Ｖ，ＭＯＶＵ命令でｓｒｃがイミディエート値である場
合に、そのイミディエート値と利用できるフォーマット
との関係をまとめると、次のようになる。

【０１０７】〔プログラム例外〕 〔ニモニック〕 〔命令の機能〕 データの移動とゼロ拡張 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図４９に示
す。 〔フラッグ変化〕図５０に示す。 〔解説〕ソースオペランドｓｒｃをデスティネーション
オペランドｄｅｓｔに転送する。ソースオペランドのサ
イズがデスティネーションオペランドのサイズよりも小
さい時は、ソースがゼロ拡張される。デスティネーショ
ンの方がサイズが小さく、ソースの値がデスティネーシ
ョンのサイズの符号なし整数として表現できない時は、
Ｖ＿ｆｌａｇがセットされる。

【０１０８】〔プログラム例外〕 〔ニモニック〕 ＰＵＳＨ ｓｒｃ 〔命令の機能〕 ｐｕｓｈ ｔｏ ｓｔａｃｋ スタックにプッシュ 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図５１に示
す。 〔フラッグ変化〕図５２に示す。 〔解説〕ソースオペランドｓｒｃをスタックにプッシュ
する。この命令は、ＭＯＶ ＊，＠−ＳＰの短縮形と考
えることもできるが、フラッグ変化をしないこと、およ
びＰＯＰとの対称性により、別命令となっている。ｓｒ
ｃ／ＥａＲＬで指定されるアドレッシングモードでは、
＠ＳＰ＋のモードは使用できない。これは、ＰＯＰ命令
のｄｅｓｔ／ＥａＷＬで＠−ＳＰのモードが使用できな
いのに合わせたものである。ＰＵＳＨ ＳＰなど、ｓｒ
ｃオペランドにＳＰを含む場合の命令動作規定について
は、付録１２を参照のこと。

【０１０９】〔プログラム例外〕 〔ニモニック〕 ＰＯＰ ｄｅｓｔ 〔命令の機能〕 ｐｏｐ ｆｒｏｍ ｓｔａｃｋ スタックからポップ 〔命令オプシヨン〕なし 〔命令ビットパターンとアセンブラ表記〕図５３に示
す。 〔フラッグ変化〕図５４に示す。 〔解説〕スタックからポップした値をｄｅｓｔに転送す
る。この命令は、ＭＯＶ ＠ＳＰ＋，＊の短縮形と考え
ることもできるが、ｓｒｃにＳＰを含んだ場合の動作が
ＭＯＶ ＠ＳＰ＋とは異なること、およびフラッグ変化
をしないこと、によって別命令となっている。ｄｅｓｔ
／ＥａＷＬで指定されるアドレッシングモードでは、＠
−ＳＰのモードを使用することは禁止されており、指定
した場合には予約命令例外ＲＩＥとなる。これは、ＰＯ
Ｐ ＠−ＳＰという命令を実行した場合に、ＳＰ更新が
いつ行なわれるかという点について誤解を生じやすいた
めである。ＰＯＰ ＳＰなど、ｄｅｓｔオペランドにＳ
Ｐを含む場合の命令の動作規定については、付録１２を
参照のこと。

【０１１０】〔ブログラム例外〕 〔ニモニック〕 ＬＤＭ ｓｒｃ，ｒｅｇｌｉｓｔ 〔命令の機能〕 ｌｏａｄ ｍｕｌｔｉｐｌｅ ｒｅｇｉｓｔｅｒｓ 複数レジスタのロード 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図５５に示
す。 〔フラッグ変化〕図５６に示す。 〔解説〕複数のレジスタをメモリからロードする。ロー
ドするレジスタはビットマップｒｅｇｌｉｓｔ／ＬＩＲ
Ｌ（レジスタリスト）で指定する。ＬＩＲＬは、ＥａＲ
ｍＬの拡張部よりも後に置かれる。ロードするレジスタ
リスト（ｒｅｇｌｉｓｔ）のビットマップ指定は、図５
７に示すように行なう。ＥａＲｍＬで＠ＳＰ＋のアドレ
ッングモードを指定した場合は、小さい番号のレジスタ
から順にポップされ、ＳＰはロードしたレジスタ数の４
倍（または８倍）だけ増加する。それ以外のアドレッシ
ングモードを指定した場合は、得られた実効アドレスが
レジスタにロードすべきメモリデータの先頭を指す。い
ずれの場合にも、メモリ中では小さい番号のレジスタの
方が低いアドレスに置かれる。ロードするレジスタのビ
ットマップのフォーマットは、ＢＳＣＨ／Ｆ，ＢＶＳＣ
Ｈ／Ｆ命令で使用する回路（次に出現する’０’また
は’１’のビットをＭＳＢ方向にサーチする回路）と同
じ回路によって、次に転送するレジスタを見付けられる
ように決めたものである。したがって、ＬＤＭ ＠ＳＰ
＋の場合は小さな番号のレジスタから転送するためにレ
ジスタ番号の小さな方がＭＳＢ側となっている。それ以
外のアドレッシングモードの場合にも、レジスタ退避ブ
ロックの先頭アドレスを実効アドレスとしているため、
やはりレジスタ番号の小さい方から転送するのがよく、
ＬＤＭ ＠ＳＰ＋と同じフォーマットになる。なお、こ
れらのフォーマットはレジスタの転送順序まで考えて決
めたものであり、ハードウエア資源が少ない場合には、
ここで説明したような転送順序にするのが最適と考えら
れる。しかし、実際の転送の順序は「本発明装置」で規
定されたものではなく、インプリメント側の自由であ
る。ＥａＲｍＬのアドレッシングモードでは、＠−Ｓ
Ｐ、レジスタ直接モードＲｎ，イミディエートモード＃
ｉｍｍ＿ｄａｔａ、付加モードの指定はイリーガルとす
る。付加モードを禁止するのは、ＬＤＭやＳＴＭによっ
て退避、復帰したレジスタやレジスタ退避エリアと、付
加モードで使用するレジスタやメモリの間にオーバーラ
ップがあった場合に、命令の再実行が難しくなるためで
ある。レジスタリストがオール０の時は、何もせずに命
令を終了する。（特にエラーとはしない） ＬＤＭ ＠ＳＰ＋でレジスタリストにＳＰが含まれる場
合の動作規定については、付録１２を参照のこと。

【０１１１】〔プログラム例外〕 〔ニモニック〕 ＳＴＭ ｒｅｇｌｉｓｔ，ｄｅｓｔ 〔命令の機能〕 ｓｔｏｒｅ ｍｕｌｔｉｐｌｅ ｒｅｇｉｓｔｅｒｓ 複数レジスタのストア 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図５８に示
す。 〔フラッグ変化〕図５９に示す。 〔解説〕複数のレジスタをメモリにセーブする。セーブ
するレジスタはビットマップｒｅｇｌｉｓｔ／ＬｓＷＬ
（レジスタリスト）で指定する。ＬｓＷＬは、ＥａＷｍ
Ｌの拡張部よりも後に置かれる。ストアするレジスタリ
スト（ｒｅｇｌｉｓｔ）のビットマップ指定は、ＥａＷ
ｍＬが＠−ＳＰモードの時、図６０に示すように、また
その他のモードの時、図６１に示すように行う。ＥａＷ
ｍＬに＠−ＳＰのアドレッシングモードを指定した場合
は、大きい番号のレジスタから順にプッシュされ、ＳＰ
はセーブしたレジスタ数の４倍（または８倍）だけ減少
する。それ以外のアドレッシングモードを指定した場合
は、得られた実効アドレスがレジスタをセーブすべきメ
モリ領域の先頭を指す。いずれの場合にも、メモリ中で
は小さい番号のレジスタの方が低いアドレスに置かれ
る。このフォーマットは、ＢＳＣＨ／Ｆ，ＢＶＳＣＨ／
Ｆ命令で使用する回路（次に出現する’０’または’
１’のビットをＭＳＢ方向にサーチする回路）と同じ回
路によって、次に転送するレジスタを見付けられるよう
に決めたものである。したがって、ＳＴＭ ＠−ＳＰの
時は大きな番号のレジスタから転送するためにレジスタ
番号の大きな方がＭＳＢ側となる。それ以外のアドレッ
シングモードの場合には、レジスタ退避ブロックの先頭
アドレスを実効アドレスとしているため、レジスタ番号
の小さい方から転送するのがよく、レジスタ番号の小さ
な方がＭＳＢ側となっている。なお、これらのフォーマ
ットはレジスタの転送順序まで考えて決めたものであ
り、ハードウエア資源が少ない場合には、ここで説明し
たような転送順序にするのが最適と考えられる。しか
し、実際の転送の順序は「本発明装置」で規定されたも
のではなく、インプリメント側の自由である。ＥａＷｍ
Ｌのアドレッシングモードでは、＠ＳＰ＋、レジスタ直
接モードＲｎ、イミディエートモード＃ｉｍｍ＿ｄａｔ
ａ、付加モードの指定はイリーガルとする。付加モード
を禁止するのは、ＬＤＭやＳＴＭによって退避、復帰し
たレジスタやレジスタ退避エリアと、付加モードで使用
するレジスタやメモリの間にオーバーラップがあった場
合に、命令の再実行が難しくなるためである。ＬＤＭ，
ＳＴＭ命令では、転送しないレジスタに対するメモリ領
域は割り当てない。例えば、 の場合は次のような動作を行なう。（ただし、命令実行
前のＳＰ値をｉｎｉｔＳＰとする。） レジスタリストがオール０の時は、何もせずに命令を終
了する。（特にエラーとはしない） ＳＴＭ ＠−ＳＰでレジスタリストにＳＰが含まれる場
合の動作規定については、付録１２を参照のこと。

【０１１２】〔プログラム例外〕 〔ニモニック〕 ＭＯＶＡ ｓｒｃａｄｄｒ，ｄｅｓｔ 〔命令の機能〕 ａｄｄｒｅｓｓ ｏｆ ｓｒｃ＝＝〉ｄｅｓｔ 実効アドレスを得る 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図６２に示
す。 〔フラッグ変化〕図６３に示す。 〔解説〕ソースオペランドの実効アドレスをデスティネ
ーションオペランドに転送する。この命令のオペレーシ
ョンそのものは、ＭＯＶ命令などで代用可能であるが、
高級言語での左辺値のアドレス計算やポインタ演算にす
なおに使用できること、アドレス計算用の回路を使用す
るため、より高速な演算が期待できること、により別命
令となっている。短縮形の は、実質的には３オペランド加算命令 となるが、フラッグ変化をおこさないためＭＯＶＡ命令
に分類されている。ｓｒｃａｄｄｒにＰＣ相対間接モー
ドを指定し、ＰＣ相対のディスプレースメントを０とし
た場合には、現在のＰＣ値、つまりＭＯＶＡ命令の先頭
アドレスをｄｅｓｔに格納することになる。また、ＰＣ
相対のディスプレースメントとしてＭＯＶＡ命令の命令
長を指定した場合には、ＭＯＶＡ命令の次の命令のアド
レスをｄｅｓｔに格納することになる。これらの機能
は、ユーザプログラムのレベルでコルーチン処理を行な
う時に有効である。アセンブラでは、＜オペレーション
＞またはｄｅｓｔ側でサイズ指定を行なう。ｓｒｃａｄ
ｄｒ側はアドレス計算のみなので、サイズの指定はしな
い。ＥａＡで指定されるアドレッシングモードでは、イ
ミディエート、＠ＳＰ＋，＠−ＳＰのモードは使用でき
ない。

【０１１３】〔ブログラム例外〕 〔ニモニック〕 ＰＵＳＨＡ ｓｒｃａｄｄｒ 〔命令の機能〕 ｐｕｓｈ ａｄｄｒｅｓｓ ｔｏ ｓｔａｃｋ 実効アドレスをスタックにプッシュ 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ記法〕図６４に示
す。 〔フラッグ変化〕図６５に示す。 〔解説〕ソースオペランドｓｒｃａｄｄｒの実効アドレ
スをスタックにプッシュする。この命令は、ＭＯＶＡ
＊，＠−ＳＰの短縮形と考えることもできるが、実行速
度の向上や、ＭＯＶ命令〜ＰＵＳＨ命令の区別との対応
をとるために、別命令となっている。ｓｒｃにＳＰを含
んだ場合の動作規定については、付録１２を参照のこ
と。

【０１１４】〔プログラム例外〕

【０１１５】１２−２．比較、テスト命令 〔ニモニック〕 ＣＭＰ ｓｒｃｌ，ｓｒｃ２ 〔命令の機能〕 ｓｒｃ２−ｓｒｃ１，ｆｌａｇｓ ａｆｆｅｃｔｅｄ 比較、符号拡張と比較 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図６６に示
す。 〔フラッグ変化〕図６７に示す。 〔解説〕ｓｒｃ１オペランドをｓｒｃ２オペランドと比
較し、その結果によりＰＳＢ（Ｌ＿ｆｌａｇ，Ｚ＿ｆｌ
ａｇ）をセットする。ｓｒｃ１オペランドのサイズとｓ
ｒｃ２オペランドのサイズが異なる時は、サイズの小さ
い方のオペランドが符号拡張された上で比較される。な
お、ＥａＲ！Ｉ，ＳｈＲ！Ｉのモードではイミディエー
トを禁止しているが、＠ＳＰ＋は可能である。ＣＭＰ
＠ＳＰ＋，＠ＳＰ＋の場合、スタックポインタはオペラ
ンドサイズの２倍だけ変化し、他の命令と比較すると変
則的であるが、この命令はスタックマシンをシミュレー
トする場合に使用することがある。 ＣＭＰ：Ｚはいわゆるｔｅｓｔ命令であるが、動作やフ
ラッグ変化が同じであるため、ＣＭＰの短縮形の一つと
して扱っている。

【０１１６】〔プログラム例外〕 〔ニモニック〕 ＣＭＰＵ ｓｒｃ１，ｓｒｃ２ 〔命令の機能〕 ｓｒｃ２−ｓｒｃ１，ｆｌａｇｓ ａｆｆｅｃｔｅｄ ゼロ拡張と比較 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図６８に示
す。 〔フラッグ変化〕図６９に示す。 〔解説〕ｓｒｃ１オペランドをｓｒｃ２オペランドと比
較し、その結果によりＰＳＢ（Ｌ＿ｆｌａｇ，Ｚ＿ｆｌ
ａｇ）をセットする。ｓｒｃ１オペランドのサイズとｓ
ｒｃ２オペランドのサイズが異なる時は、サイズの小さ
い方のオペランドがゼロ拡張された上で比較される。Ｅ
ａＲ！Ｉのモードではイミディエートを禁止している
が、＠ＳＰ＋は可能である。

【０１１７】〔プログラム例外〕 ・予約命令例外 〔ニモニック〕 ＣＨＫ ｂｏｕｎｄ，ｉｎｄｅｘ，ｘｒｅｇ 〔命令の機能〕 ｃｈｅｃｋ ｕｐｐｅｒ ａｎｄ ｌｏｗｅｒ ｂｏｕ
ｎｄｓ 配列の範囲のチェック 〔命令オプション〕 ／Ｓ 下限値を引く ／Ｎ 下限値を引かない（デフォルト） 〔命令ビットパターンとアセンブラ表記〕図７０に示
す。 〔フラッグ変化〕図７１に示す。 〔解説〕配列のインデクスの範囲のチェックとレジスタ
へのロードを行なう。ｂｏｕｎｄの指すアドレスには上
限値と下限値が組みになって置かれており、その上限
値、下限値とｉｎｄｅｘによりフェッチされた比較値オ
ペランドが比較される。ｂｏｕｎｄの実効アドレスに置
かれているのが上限値であり、（ｂｏｕｎｄの実効アド
レス＋オペランドサイズ）のアドレスに置かれているの
が下限値である。比較は符号付き整数として行なわれ
る。比較値が上限値と下限値の間に入っていない場合に
は、Ｖ＿ｆｌａｇがセットされるので、続けてＴＲＡＰ
命令を実行することにより、例外処理を起動することが
できる。／Ｓを指定した場合、比較値から下限値を引い
たものがレジスタｘｒｅｇにロードされる。／Ｓを指定
しない場合、比較値はそのままレジスタｘｒｅｇにロー
ドされる。比較値をレジスタにロードするのは、次にそ
れを配列のインデクスのアドレス計算に使うことが多い
ためである。 オペレーション： ｉｎｄｅｘ＜下限値 の場合である。つまり、図７２のようになる。 上限値＜下限値の場合には、下限値との比較により１
になることもある。この場合、ｉｎｄｅｘ−下限値の演
算結果によってフラッグがセットされることになる。次
の３つの命令は、すべて第二オペランドが第一オペラン
ド（ＣＨＫでは第一オペランドｂｏｕｎｄの下限値）よ
りも小さい時にＬ＿ｆｌａｇがセットされるという仕様
である。 ＣＨＫ命令では、上限値≧下限値のチェックは特に行な
わない。上限値と下限値の大小にかかわらず、「オペレ
ーション」に書かれたものと等価の動作を行なうものと
する。ＥａＲｄＲで指定されるアドレッシングモードで
は、レジスタ直接Ｒｎ，＠−ＳＰ，＠ＳＰ＋，＃ｉｍｍ
＿ｄａｔａのモードは使用できない。どうしてもレジス
タ上の値と比較したい場合には、ＣＨＫではなくＣＭＰ
を２回行なえばよい。

【０１１８】〔プログラム例外〕

【０１１９】１２−３．算術演算命令 〔ニモニック〕 ＡＤＤ ｓｒｃ，ｄｅｓｔ 〔命令の機能〕 ｄｅｓｔ＋ｓｒｃ＝＝〉ｄｅｓｔ 加算、符号拡張と加算 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図７３に示
す。 〔フラッグ変化〕図７４に示す。 〔解説〕ソースオペランドをデスティネーションオペラ
ンドに加算する。ソースオペランドのサイズがデスティ
ネーションオペランドのサイズよりも小さい時は、ソー
スが符号拡張された上で加算される。デスティネーショ
ンのサイズが小さく、演算結果がデスティネーションの
サイズの符号付き整数として表現できない時は、Ｖ＿ｆ
ｌａｇがセットされる。なお、Ｌ＿ｆｏｒｍａｔのＡＤ
Ｄ：Ｌ ＠ＳＰ＋，ＳＰについては、ＡＤＤ：Ｇ の動作を行なうのが望ましい。しかし、インプリメント
上、Ｌ−ｆｏｒｍａｔではこのような動作を行なうのが
難しい場合があるので、ＡＤＤ：Ｌ ＠ＳＰ＋，ＳＰの
動作についてはインプリメント依存とする。これは、Ｓ
ＵＢ：Ｌ，ＣＭＰ：Ｌ，ＩＮＤＥＸも同様である。詳し
くは付録１２を参照のこと。

【０１２０】〔プログラム例外〕 〔ニモニック〕 ＡＤＤＵ ｓｒｃ，ｄｅｓｔ 〔命令の機能〕 ｄｅｓｔ＋ｓｒｃ＝＝〉ｄｅｓｔ ゼロ拡張と加算 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図７５に示
す。 〔フラッグ変化〕図７６に示す。 〔解説〕ソースオペランドをデスティネーションオペラ
ンドに加算する。ソースオペランドのサイズがデスティ
ネーションオペランドのサイズよりも小さい時は、ソー
スがゼロ拡張された上で加算される。デスティネーショ
ンのサイズが小さく、演算結果がデスティネーションの
サイズの符号なし整数として表現できない時は、Ｖ＿ｆ
ｌａｇがセットされる。ＡＤＤＵのＬ＿ｆｌａｇは、結
果が正になるという意味で、必ず０にリセットされるも
のとする。

【０１２１】〔プログラム例外〕 〔ニモニック〕 ＡＤＤＸ ｓｒｃ，ｄｅｓｔ 〔命令の機能〕 キャリーを含めた加算 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図７７に示
す。 〔フラッグ変化〕図７８に示す。 〔解説〕ソースオペランドとキャリーをデスティネーシ
ョンオペランドに加算する。ソースオペランドのサイズ
がデスティネーションオペランドのサイズよりも小さい
時は、ソースが符号拡張された上で加算される。Ｚ＿ｆ
ｌａｇでは、フラッグ値を累積できるようになってい
る。また、ＡＤＤＸとＡＤＤのフラッグ変化は、符号拡
張／ゼロ拡張を含めてほとんど同じである。ＡＤＤとＡ
ＤＤＸでフラッグ変化の異なるのは、Ｚ＿ｆｌａｇのみ
である。なお、ＡＤＤＸ，ＳＵＢＸの累種サイズ間演算
については、例えば８バイトの数ｄｅｓｔ２〜ｄｅｓｔ
１に４バイトの数ｓｒｃを加える場合、

【０１２２】〔プログラム例外〕 〔ニモニック〕 ＳＵＢ ｓｒｃ，ｄｅｓｔ 〔命令の機能〕 ｄｅｓｔ−ｓｒｃ＝＝〉ｄｅｓｔ 減算、符号拡張と減算 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図７９に示
す。 〔フラッグ変化〕図８０に示す。 〔解説〕ソースオペランドをデスティネーションオペラ
ンドから減ずる。ソースオペランドのサイズがデスティ
ネーションオペランドのサイズよりも小さい時は、ソー
スが符号拡張された上で減算される。デスティネーショ
ンのサイズが小さく、演算結果がデスティネーションの
サイズの符号付き整数として表現できない時は、Ｖ＿ｆ
ｌａｇがセットされる。

【０１２３】〔プログラム例外〕 〔ニモニック〕 ＳＵＢＵ ｓｒｃ，ｄｅｓｔ 〔命令の機能〕 ｄｅｓｔ−ｓｒｃ＝＝〉ｄｅｓｔ ゼロ拡張と減算 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図８１に示
す。 〔フラッグ変化〕図８２に示す。 〔解説〕ソースオペランドをデスティネーションオペラ
ンドから減ずる。ソースオペランドのサイズがデスティ
ネーションオペランドのサイズよりも小さい時は、ソー
スがゼロ拡張された上で減算される。デスティネーショ
ンのサイズが小さく、演算結果がデスティネーションの
サイズの符号なし整数として表現できない時は、Ｖ＿ｆ
ｌａｇがセットされる。

【０１２４】〔プログラム例外〕 〔ニモニック〕 ＳＵＢＸ ｓｒｃ，ｄｅｓｔ 〔命令の機能〕 キャリーを含めた減算 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図８３に示
す。 〔フラッグ変化〕図８４に示す。 〔解説〕ソースオペランドとキャリーをデスティネーシ
ョンオペランドから減ずる。ソースオペランドのサイズ
がデスティネーションオペランドのサイズよりも小さい
時は、ソースが符号拡張された上で減算される。Ｚ＿ｆ
ｌａｇではフラッグ値を累積できるようになっている。
また、ＳＵＢＸとＳＵＢのフラッグ変化は、符号拡張／
ゼロ拡張を含めてほとんど同じである。ＳＵＢとＳＵＢ
Ｘでフラッグ変化の異なるのは、Ｚ＿ｆｌａｇのみであ
る。

【０１２５】〔プログラム例外〕 〔ニモニック〕 ＭＵＬ ｓｒｃ，ｄｅｓｔ 〔命令の機能〕 ｄｅｓｔ＊ｓｒｃ＝＝〉ｄｅｓｔ 乗算 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図８５に示
す。 〔フラッグ変化〕図８６に示す。 〔解説〕ソースオペランドをデスティネーションオペラ
ンドに乗ずる。乗算は符号付きで行われ、オペランドも
符号付き整数とみなされる。この命令は、被乗数のサイ
ズと結果のサイズが等しいため、高級言語向きである。
デスティネーションのサイズが小さく、演算結果がデス
ティネーションのサイズの符号付き整数として表現でき
ない時は、Ｖ＿ｆｌａｇがセットされる。オーバーフロ
ーが生じた場合にも、ｄｅｓｔにセットされるデータ
（正しい結果の下位ビット）が基準となってＭ＿ｆｌａ
ｇ，Ｚ＿ｆｌａｇがセットされる。例えば、Ｒ０＝Ｈ’
１００００で を実行した場合、積がＨ’１００００００００となるた
め、Ｒ０＝０（下位ビット），Ｖ＿ｆｌａｇ＝１，Ｚ＿
ｆｌａｇ＝１となる。

【０１２６】〔プログラム例外〕 〔ニモニック〕 ＭＵＬＵ ｓｒｃ，ｄｅｓｔ 〔命令の機能〕 ｄｅｓｔ ＊ ｓｒｃ＝＝〉ｄｅｓｔ 符号なし乗算 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図８７に示
す。 〔フラッグ変化〕図８８に示す。 〔解説〕ソースオペランドをデスティネーションオペラ
ンドに乗ずる。乗算は符号なしで行われ、オペランドも
符号なし整数とみなされる。デスティネーションのサイ
ズが小さく、演算結果がデスティネーションのサイズの
符号なし整数として表現できない時は、Ｖ＿ｆｌａｇが
セットされる。

【０１２７】〔プログラム例外〕 〔ニモニック〕 ＭＵＬＸ ｓｒｃ，ｄｅｓｔ，ｔｍｐ 〔命令の機能〕 拡張乗算、サイズが大きくなる 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図８９に示
す。 〔フラッグ変化〕図９０に示す。 〔解説〕ソースオペランドをデスティネーションオペラ
ンドに乗ずる。この命令は、積が倍長で得られるため、
ｓｒｃとｄｅｓｔのほかに、積の上位ビットを入れるた
めのテンポラリレジスタｔｍｐを指定する。サイズは３
２ビットに固定（３２／６４から選択）とする。乗算は
符号なしで行われ、積のサイズは被乗数のサイズの２倍
になる。 ＭＵＬＸでは、得るべき結果がｄｅｓｔ，ｔｍｐの二つ
あるので、両者が重なった場合（ｄｅｓｔでｔｍｐと同
じレジスタを指定した場合）の処置が問題となる。一般
に、ｔｍｐ（ＭＵＬＸの上位桁）の方は次の桁への桁上
がりとして用いられることが多いので、最終桁の計算な
どでは使用しないこともある。したがって、両者が重な
った場合には、ｄｅｓｔに設定すべき値（ＭＵＬＸの下
位桁）の方が残るものとする。（付録１２参照） ＭＵＬＸのＭ＿ｆｌａｇ，Ｚ＿ｆｌａｇのフラッグ変化
は、ｄｅｓｔを基準とする。ｔｍｐに設定される値は、
これらのフラッグには影響しない。このような仕様にな
ったのは、次のような理由による。・ＡＤＤＸ，ＳＵＢ
Ｘなどのフラッグ変化の仕様に合わせたため。（ＡＤＤ
Ｘ，ＳＵＢＸでは、Ｘ＿ｆｌａｇがセットされていて
も、ｄｅｓｔが０であればＺ＿ｆｌａｇがセットされ
る。） ・多倍長演算を考えた場合には、ｔｍｐ＆ｄｅｓｔのみ
でフラッグを変化させてもあまり意味がない。フラッグ
本来の意味で変化させるためには、全体の値を通して判
定することが必要であり、個々の命令だけでは対処でき
ない。ｔｍｐ＆ｄｅｓｔでフラッグ変化を行なったとし
ても、結局中途半端である。 例： ［実行前］ ［実行後］

【０１２８】

【数６】

【０１２９】なお、ＭＵＬＸ，ＤＩＶＸでは、ＡＤＤ
Ｘ，ＳＵＢＸとは異なり、Ｚ＿ｆｌａｇは累積した変化
をするわけではない。Ｆ＿ｆｌａｇによってｔｍｐ＝０
のテストが可能である。！＝０の場合は、動作を保証し
ない。実際「本発明装置」では！＝０の場合、ｓｒｃサ
イズを、！Ｒ（８ビットまたは１６ビット）としてオペ
ランドのフェッチを行ない、それを３２ビットに符号拡
張して命令が実行される。ただし、ｄｅｓｔ，ｔｍｐは
！Ｒによらず常に３２ビットとして扱われる。

【０１３０】〔プログラム例外〕 〔ニモニック〕 ＤＩＶ ｓｒｃ，ｄｅｓｔ 〔命令の機能〕 ｄｅｓｔ／ｓｒｃ＝＝〉ｄｅｓｔ 除算 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図９１に示
す。 〔フラッグ変化〕図９２に示す。 〔解説〕ソースオペランドでデスティネーションオペラ
ンドを割る。除算は符号付きで行われ、オペランドも符
号付き整数とみなされる。この命令は、被除数のサイズ
と結果のサイズが等しいため、高級言語向きである。商
は０方向に丸められ、余りの符号は被除数と同じにな
る。 ｓｒｃ＝０の場合には、ゼロ除算例外（ＺＤＥ）とな
る。ゼロ除算の場合、Ｖ＿ｆｌａｇがセットされて例外
処理が起動されるが、ｄｅｓｔの値は変化しない。この
とき、ｄｅｓｔのライトアクセスを行なうかどうか、す
なわち、同じ値を書き込むか、何も書き込まないかは規
定しないものとする。また、Ｖ＿ｆｌａｇ以外のフラッ
グも変化しない。これは、ｄｅｓｔに合わせたため、お
よび、例外処理プログラムで例外発生要因を解析するた
めには、できるだけ以前の状態（フラッグを含めて）が
保存されている方が望ましいためである。ＤＩＶで０除
算以外の場合にオーバーフローが発生するのは（最小負
数）÷（−１）の場合のみである。ＤＩＶはＤＩＶＸと
は異なり、コンパイラの生成する普通の演算命令である
ため、できるだけ他の演算命令と同じ仕様にする方が望
ましい。そこで、この場合のフラッグの変化は、それぞ
れのフラッグの意味を生かして、 とする。オーバーフローするのは（最小負数÷（−
１））に限るので、正しい結果の下位ビットがｄｅｓｔ
にセットされると考えても、結局 ｄｅｓｔは変化しな
い。正しい結果の下位ビットになったと考えても結局同
じ値である。

【０１３１】〔プログラム例外〕 ・ゼロ除算例外 ・ｓｒｃ＝０のとき 〔ニモニック〕 ＤＩＶＵ ｓｒｃ，ｄｅｓｔ 〔命令の機能〕 ｄｅｓｔ／ｓｒｃ＝＝〉ｄｅｓｔ 符号なし除算 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図９３に示
す。 〔フラッグ変化〕図９４に示す。 〔解説〕ソースオペランドでデスティネーションオペラ
ンドを割る。除算は符号なしで行われ、オペランドも符
号なし整数とみなされる。ｓｒｃ＝０の場合には、ゼロ
除算例外（ＺＤＥ）となる。ゼロ除算の場合、Ｖ＿ｆｌ
ａｇがセットされて例外処理が起動されるが、ｄｅｓｔ
は変化しない。このとき、ｄｅｓｔのライトアクセスを
行なうかどうか、すなわち、同じ値を書き込むか、何も
書き込まないかは規定しないものとする。また、Ｖ＿ｆ
ｌａｇ以外のフラッグも変化しない。これは、ｄｅｓｔ
に合わせたため、および、例外処理プログラムで例外発
生要因を解析するためには、できるだけ以前の状態（フ
ラッグを含めて）が保存されている方が望ましいためで
ある。ＤＩＶＵ命令では、０除算以外の場合に、オーバ
ーフローが発生してＶ＿ｆｌａｇがセットされることは
ない。したがって、０除算以外の場合は必ずＶ＿ｆｌａ
ｇがクリアされる。

【０１３２】〔プログラム例外〕 ・ゼロ除算例外 ・ｓｒｃ＝０のとき 〔ニモニック〕 ＤＩＶＸ ｓｒｃ，ｄｅｓｔ，ｔｍｐ 〔命令の機能〕 拡張除算、サイズが小さくなる、剰余を出す 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図９５に示
す。 〔フラッグ変化〕図９６に示す。 〔解説〕ソースオペランドでデスティネーションオペラ
ンドを割る。この命令は、多倍長除算のプリミティブと
なるため、ｓｒｃとｄｅｓｔのほかに、拡張演算のため
のテンポラリ値（剰余）を置くレジスタを指定する。サ
イズは３２ビットに固定（３２／６４から選択）とす
る。除算は符号なしで行われ、被除数のサイズは除数の
サイズの２倍になる。 ［ＤＩＶＸのオペレーション］ ＤＩＶＸでは、得るべき結果がｄｅｓｔ，ｔｍｐの二つ
あるので、両者が重なった場合（ｄｅｓｔでｔｍｐと同
じレジスタを指定した場合）の処置が問題となる。一般
に、ｔｍｐ（ＤＩＶＸの剰余）の方は次の桁への桁下が
りとして用いられることが多いので、最終桁の計算など
では使用しないこともある。したがって、両者が重なっ
た場合には、ｄｅｓｔに設定すべき値（ＤＩＶＸの商）
の方が残るものとする。なお、ＤＩＶＸは被除数が多倍
長の場合に使用できる命令であるが、除数が多倍長にな
った場合には、ＤＩＶＸが使用できず、プログラムによ
ってシフトや減算を繰り返しながら割り算を進めなけれ
ばならない。この際、多倍長のシフト演算が必要にな
る。多倍長のシフトを実現するため、Ｘ＿ｆｌａｇを通
したローテイト命令（ＳＨＸＲ，ＳＨＸＬ）が用意され
ている。ＤＩＶＸのＭ＿ｆｌａｇ，Ｚ＿ｆｌａｇのフラ
ッグ変化は、ｄｅｓｔ（商）を基準とする。ｔｍｐに設
定される値（剰余）は、これらのフラッグには影響しな
い。ただし、Ｆ＿ｆｌａｇによってｔｍｐ＝０のテスト
が可能である。ＭＵＬＸ，ＤＩＶＸではＡＤＤＸ，ＳＵ
ＢＸとは異なり、Ｚ＿ｆｌａｇは累積した変化をするわ
けではない。ＤＩＶＸで結０がオーバーフローした場
合、ＭＯＶ，ＡＤＤ，ＳＵＢ，ＭＵＬでのオーバーフロ
ーと仕様を合わせるという意味では、正しい結果の下位
ビットがｄｅｓｔに設定されるのが望ましい。しかし、
ＡＤＤ，ＳＵＢのように、オーバーフローの時も自然に
正しい結果の下位ビットが得られるものと違って、除算
の場合には上位ビットから計算を行なうため、アルゴリ
ズムの関係で正しい結果の下位ビットを得るのが難し
い。したがって、ＤＩＶＸのオーバーフローの場合に
は、ｄｅｓｔを変化させないという仕様にする。ＤＩＶ
Ｘで商がｄｅｓｔに入らず、オーバーフローが発生した
場合には、Ｖ＿ｆｌａｇ以外のフラッグは変化しない。
これは、ＤＩＶＸでオーバーフローが発生した場合に、
ｄｅｓｔが変化しないことに合わせたものである。ｓｒ
ｃ＝０の場合には、ゼロ除算例外（ＺＤＥ）となる。ゼ
ロ除算の場合ｄｅｓｔ，ｔｍｐは変化しない。このと
き、ｄｅｓｔのライトアクセスを行なうかどうか、すな
わち、同じ値を書き込むか、何も書き込まないかは規定
しないものとする。また、Ｖ＿ｆｌａｇ以外のフラッグ
も変化しない。これは、ｄｅｓｔに合わせたため、およ
ひ、例外処理プログラムで例外発生要因を解析するため
には、できるだけ以前の状態（フラッグを含めて）が保
存されている方が望ましいためである。！＝０の場合
は、動作を保証しない。実際「本発明装置」では！＝０
の場合、ｓｒｃサイズを、！Ｒ（８ビットまたは１６ビ
ット）としてオペランドのフェッチを行ない、それを３
２ビットに符号拡張して命令が実行される。ただし、ｄ
ｅｓｔ，ｔｍｐは！Ｒによらず常に３２ビットとして扱
われる。

【０１３３】〔プログラム例外〕 ・ゼロ除算例外 ・ｓｒｃ＝０のとき 〔ニモニック〕 ＲＥＭ ｓｒｃ，ｄｅｓｔ 〔命令の機能〕 ｄｅｓｔ ％ ｓｒｃ＝＝〉ｄｅｓｔ 剰余 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図９７に示
す。 〔フラッグ変化〕図９８に示す。 〔解説〕ソースオペランドでデスティネーションオペラ
ンドを割り、その剰余を求める。除算は符号付きで行わ
れ、オペランドも符号付き整数とみなされる。この命令
は、被除数のサイズと剰余のサイズが等しいため、高級
言語向きである。商は０方向に丸められ、余りの符号は
被除数と同じになる。 ｓｒｃ＝０の場合には、ゼロ除算例外（ＺＤＥ）とな
る。ただし、ＲＥＭで０除算を行なった場合には、オー
バーフローをクリアして例外処理を起動するようにす
る。ＲＥＭ命令では、ＤＩＶ命令とは異なり、０除算を
してもｄｅｓｔ（剰余）がオーバーフローするわけでは
ないので、Ｖ＿ｆｌａｇはクリアしておく方が合理的で
ある。また、Ｖ＿ｆｌａｇをクリアしておくと、例外処
理の中でＤＩＶによるエラーかＲＥＭによるエラーかが
判定しやすい。０除算の場合、ｄｅｓｔは無変化であ
る。ｄｅｓｔに対してメモリアクセスを行なうか（ｒｅ
ａｄまたは同じ値でｒｅａｄ−ｍｏｄｉｆｙ−ｗｒｉｔ
ｅ）、アクセスを行なわないか、については、インプリ
メント方法を縛ることになるので、規定しない。

【０１３４】〔プログラム例外〕 ・ゼロ除算例外 ・ｓｒｃ＝０のとき 〔ニモニック〕 ＲＥＭＵ ｓｒｃ，ｄｅｓｔ 〔命令の機能〕 ｄｅｓｔ ％ ｓｒｃ＝＝〉ｄｅｓｔ 符号なし除算による剰余 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図９９に示
す。 〔フラッグ変化〕図１００に示す。 〔解説〕ソースオペランドでデスティネーションオペラ
ンドを割り、その剰余を求める。除算は符号なしで行わ
れ、オペランドも符号なし整数とみなされる。ｓｒｃと
ｄｅｓｔのサイズの違う場合にはゼロ拡張が行なわれ
る。この命令は、被除数のサイズと剰余のサイズが等し
いため、高級言語向きである。ｓｒｃ＝０の場合には、
ゼロ除算例外（ＺＤＥ）となる。０除算の場合の処置は
ＲＥＭと同様である。

【０１３５】〔プログラム例外〕 ・ゼロ除算例外 ・ｓｒｃ＝０のとき 〔ニモニック〕 ＮＥＧ ｄｅｓｔ 〔命令の機能〕 ０−ｄｅｓｔ＝＝〉ｄｅｓｔ 補数演算 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１０１に示
す。 〔フラッグ変化〕図１０２に示す。 〔解説〕オペランドの符号を反転する。

【０１３６】〔プログラム例外〕 〔ニモニック〕 ＩＮＤＥＸ ｉｎｄｅｘｓｉｚｅ，ｓｕｂｓｃｒｉｐ
ｔ，ｘｒｅｇ 〔命令の機能〕 ｃａｌｃｕｌａｔｅ ａｄｄｒｅｓｓ ｏｆ ａｒｒａ
ｙ 多次元配列のアドレス計算 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１０３に示
す。 〔フラッグ変化〕図１０４に示す。 〔解説〕多次元配列を一次元配列に展開するためのアド
レス計算として、スケールの乗算とインデクスの加算を
行なう。ｓｕｂｓｃｒｉｐｔのサイズがｘｒｅｇのサイ
ズよりも小さい時は、ｓｕｂｓｃｒｉｐｔが符号拡張さ
れる。ｘｒｅｇ，ｉｎｄｅｘｓｉｚｅ，ｓｕｂｓｃｒｉ
ｐｔは符号付きの整数と考え、乗算および加算は符号付
きで行なう。乗算または加算でオーバーフローを検出し
た場合には、Ｖ＿ｆｌａｇをセットする。ｉｎｄｅｘｓ
ｉｚｅは固定値（ｉｍｍｅｄｉａｔｅ）で済むことが多
いが、メモリ上に配列のディスクリプタを作ることを考
え、汎用アドレッシングとしている。ＩＮＤＥＸ命令が
ＣＨＫ命令の後で実行されるならば、ｓｕｂｓｃｒｉｐ
ｔはレジスタのみの指定でよい。しかし、高級言語の仕
様によっては範囲をチェックしない（ＣＨＫ命令を実行
しない）こともあるので、メモリ上の変数をｓｕｂｓｃ
ｒｉｐｔとして使用できるように、ｓｕｂｓｃｒｉｐｔ
も汎用アドレッシングとしている。 ［ＩＮＤＥＸのオペレーション］ ＩＮＤＥＸ命令では、オペランドｘｒｅｇ，ｉｎｄｅｘ
ｓｉｚｅ，ｓｕｂｓｃｒｉｐｔは、すべてポインタでは
なく符号付きの数として扱われる。負であってもそのま
ま演算し、ＥＩＴなどの特別な動作はしない。また、フ
ラッグ変化（Ｖ＿ｆｌａｇ，Ｌ＿ｆｌａｇ，Ｍ＿ｆｌａ
ｇ，Ｚ＿ｆｌａｇ）も一般の算術演算命令に準じたもの
になっている。これに関して若干補足しておく。ＩＮＤ
ＥＸで扱うオペランドは、ポインタというよりも配列の
インデクスであり、ＩＮＤＥＸでは配列のインデクスを
一次元に展開するという処理を行なう。インデクスがポ
インタになるのは、付加モードのスケーリングで（×
４）などを行なった後である。したがって、ＩＮＤＥＸ
で扱うデータを符号付きと考えても特に不自然はない
し、インデクスが負になると困るような言語では、それ
をチェックすることもできる。！＝０のときは、動作を
保証しない。実際「本発明装置」では！＝０の場合、ｉ
ｎｄｅｘｓｉｚｅサイズを！Ｒ（８ビットまたは１６ビ
ット）としてオペランドのフェッチを行ない、それを３
２ビットに符号拡張して命令が実行される。ただし、ｘ
ｒｅｇは！Ｒによらず常に３２ビットとして扱われる。

【０１３７】〔プログラム例外〕

【０１３８】１２−４．論理演算命令 〔ニモニック〕 ＡＮＤ ｓｒｃ，ｄｅｓｔ 〔命令の機能〕 ｄｅｓｔ．ａｎｄ．ｓｒｃ＝＝〉ｄｅｓｔ 論理積 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１０５に示
す。 〔フラッグ変化〕図１０６に示す。 〔解説〕ソースオペランドとデスティネーションオペラ
ンドとの論理積をとる。ソースオペランドのサイズがデ
スティネーションオペランドのサイズと異なる異種サイ
ズ間の演算（ＡＮＤ：ＧのＲＲ≠ＭＭ、ＡＮＤ：ＥのＭ
Ｍ≠００）になった場合、命令はそのまま実行され、予
約命令例外とはならないが、ｄｅｓｔに設定される結果
は保証できない（インプリメント依存になる）ものとす
る。「本発明装置」の仕様としては、異種サイズ間の論
理演算を規定していないので、この機能をソフトウエア
で利用してはいけない。異種サイズ間の論理演算はあま
り意味のない命令であるが、これを予約命令例外としな
いのは、インプリメントの負担が大きく、実行速度に影
響が出るためである。

【０１３９】〔プログラム例外〕 〔ニモニック〕 ＯＲ ｓｒｃ，ｄｅｓｔ 〔命令の機能〕 ｄｅｓｔ．ｏｒ．ｓｒｃ＝＝〉ｄｅｓｔ 論理和 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１０７に示
す。 〔フラッグ変化〕図１０８に示す。 〔解説〕ソースオペランドとデスティネーションオペラ
ンドとの論理和をとる。ソースオペランドのサイズがデ
スティネーションオペランドのサイズと異なる異種サイ
ズ間の演算（ＯＲ：ＧのＲＲ≠ＭＭ、ＯＲ：ＥのＭＭ≠
００）になった場合、命令はそのまま実行され、予約命
令例外とはならないが、ｄｅｓｔに設定される結果は保
証できない（インプリメント依存になる）ものとする。

【０１４０】〔プログラム例外〕 〔ニモニック〕 ＸＯＲ ｓｒｃ，ｄｅｓｔ 〔命令の機能〕 ｄｅｓｔ．ｘｏｒ．ｓｒｃ＝＝〉ｄｅｓｔ 排他的論理和 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１０９に示
す。 〔フラッグ変化〕図１１０に示す。 〔解説〕ソースオペランドとデスティネーションオペラ
ンドとの排他的論理和をとる。ソースオペランドのサイ
ズがデスティネーションオペランドのサイズと異なる異
種サイズ間の演算（ＸＯＲ：ＧのＲＲ≠ＭＭ、ＸＯＲ：
ＥのＭＭ≠００）になった場合、命令はそのまま実行さ
れ、予約命令例外とはならないが、ｄｅｓｔに設定され
る結果は保証できない（インプリメント依存になる）も
のとする。

【０１４１】〔プログラム例外〕 〔ニモニック〕 ＮＯＴ ｄｅｓｔ 〔命令の機能〕

【０１４２】

【数７】

【０１４３】全ビット反転 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１１１に示
す。 〔フラッグ変化〕図１１２に示す。 〔解説〕オペランドの各ビットの１と０を反転する。

【０１４４】〔プログラム例外〕

【０１４５】１２−５．シフト命令 〔ニモニック〕 ＳＨＡ ｃｏｕｎｔ，ｄｅｓｔ 〔命令の機能〕 ｓｈｉｆｔ ａｒｉｔｈｍｅｔｉｃ 算術シフト 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１１３に示
す。 〔フラッグ変化〕図１１４に示す。 〔解説〕デスティネーションオペランドｄｅｓｔをソー
スオペランドｃｏｕｎｔで指定されたビット数だけ算術
シフトする。一般形の命令では、ｃｏｕｎｔの符号によ
ってシフト方向を指定する。ｃｏｕｎｔが正の時左シフ
ト、負の時右シフトとなる。算術シフトであるため、右
シフトの場合にはデスティネーションのＭＳＢ（符号ビ
ット）が変化せず、同じ値が右側のビットにコピーされ
ていく。左シフトの場合には、ＬＳＢに０が入り、０が
左側のビットにコピーされていく。正負によるシフト方
向の指定は、浮動小数点演算のエミュレーションなどに
有効な場合がある。左シフトの場合はＳＨＡの短縮形が
ないが、フラッグ変化がＳＨＡと異なってもよければ、
ＳＨＬの短縮形ＳＨＬ：Ｑで代用できる。 ［左シフト（ｃｏｕｎｔ＞０）の場合］図１１５に示
す。 ［右シフト（ｃｏｕｎｔ＜０）の場合］図１１６に示
す。 なお、ｃｏｕｎｔ＝０の場合は、Ｘ＿ｆｌａｇ＝０とな
る。ＳＨＡ命令では、ｃｏｕｎｔのサイズとして８ビッ
トのみが有効である。ＲＲ≠００の場合動作を保証しな
い。ＲＲ≠００の機能が利用できないのは、主としてイ
ンプリメント上の制約によるものである。ＲＲ≠００の
場合には、「本発明装置」では、サイズＲＲでｃｏｕｎ
ｔオペランドのフェッチを行ない、ｃｏｕｎｔの下位８
ビットのみを有効としてそのまま命令を実行する。ＳＨ
Ａは算術演算なのでＬ＿ｆｌａｇをセットするが、これ
はｄｅｓｔのはじめの値の符号（ＭＳＢ）を反映する。
これは、Ｌ＿ｆｌａｇが、オーバーフローやアンダーフ
ローが発生した場合にも、常に正しい計算結果の符号を
反映するという性質を持っているためである。シフト命
令の場合、オーバーフローが起こらなければ、ｄｅｓｔ
の符号は変化しない。右シフトの場合、または左シフト
でオーバーフローがなかった場合にはＬ＿ｆｌａｇ＝Ｍ
＿ｆｌａｇとなるが、左シフトでオーバーフローが発生
した場合には、Ｌ＿ｆｌａｇとＭ＿ｆｌａｇが異なる変
化をすることがある。「本発明装置」はｂｉｇ−ｅｎｄ
ｉａｎのチップであるため、ｃｏｕｎｔをビット位置の
増減の意味で考えるか、２の累乗の意味で考えるかによ
って、シフト方向が逆になってしまう。すなわち、前者
の考え方ではｃｏｕｎｔ＞０の時右シフトとすべきであ
るのに対して、後者の考え方では、ｌｉｔｔｌｅ−ｅｎ
ｄｉａｎの場合と同じように、ｃｏｕｎｔ＞０の時左シ
フトとなる。しかし、シフト命令はビット操作関係の命
令よりも算術演算関係の命令に近いものであるから、ｃ
ｏｕｎｔをビット位置の増減の意味で考えるよりは、２
の累乗の意味で考える方が自然である。したがって、
「本発明装置」ではｃｏｕｎｔ＞０の時左シフトという
仕様になっている。ＳＨＬ，ＳＨＡでは、ｃｏｕｎｔの
絶対値が（ｄｅｓｔのサイズ＋１）を越えた場合にも、
指定された数だけそのままシフトを続ける。結果的に、
ｃｏｕｎｔの絶対値が（ｄｅｓｔのサイズ＋１）の場合
と同じ動作になる。例えば、次のような動作をする。 なお、Ｘ＿ｆｌａｇを除けば、ｃｏｕｎｔの絶対値が
（ｄｅｓｔのサイズ）に等しい場合も同じ結果になる。

【０１４６】〔プログラム例外〕 〔ニモニック〕 ＳＨＬ ｃｏｕｎｔ，ｄｅｓｔ 〔命令の機能〕 ｓｈｉｆｔ ｌｏｇｉｃａｌ 論理シフト 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１１７に示
す。 〔フラッグ変化〕図１１８に示す。 〔解説〕デスティネーションオペランドをソースオペラ
ンドｃｏｕｎｔで指定されたビツト数だけ論理シフトす
る。一般形の時、シフト方向はｃｏｕｎｔの符号で指定
する。ｃｏｕｎｔが正の時左シフト、負の時右シフトと
なる。右シフトの場合には、ＭＳＢに０が入り、０が右
側のビットにコピーされていく。また、左シフトの場合
には、ＬＳＢに０が入り、０が左側のビットにコピーさ
れていく。 ［左シフト（ｃｏｕｎｔ＞０）の場合］図１１９に示
す。 ［右シフト（ｃｏｕｎｔ＜０）の場合］図１２０に示
す。 なお、ｃｏｕｎｔ＝０の場合は、Ｘ＿ｆｌａｇ＝０とな
る。ＳＨＬ命令では、ｃｏｕｎｔのサイズとして８ビッ
トのみが有効である。ＲＲ≠００の場合、動作を保証し
ない。ＲＲ≠００の機能が利用できないのは、主として
インプリメント上の制約によるものである。ＲＲ≠００
の場合には、「本発明装置」ではサイズＲＲでｃｏｕｎ
ｔオペランドのフェッチを行ない、ｃｏｕｎｔの下位８
ビットのみを有効としてそのまま命令を実行する。

【０１４７】〔プログラム例外〕 〔ニモニック〕 ＲＯＴ ｃｏｕｎｔ，ｄｅｓｔ 〔命令の機能〕 ｒｏｔａｔｅ 回転 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１２１に示
す。 〔フラッグ変化〕図１２２に示す。 〔解説〕デスティネーションオペランドをソースオペラ
ンドｃｏｕｎｔで指定されたビット数だけ回転する。す
なわち、ＬＳＢ（ＭＳＢ）から溢れたビットをＭＳＢ
（ＬＳＢ）に詰めながらシフトを行なう。回転方向はｃ
ｏｕｎｔの符号で指定する。ｃｏｕｎｔが正の時左回
転、負の時右回転となる。回転の際、フラッグは通さな
い。 ［左回転（ｃｏｕｎｔ＞０）の場合］図１２３に示す。 ［右回転（ｃｏｕｎｔ＜０）の場合］図１２４に示す。 なお、ｃｏｕｎｔ＝０の場合は、Ｘ−ｆｌａｇ＝０とな
る。ＲＯＴ命令では、ｃｏｕｎｔのサイズとして８ビッ
トのみが有効である。ＲＲ≠００の場合、動作を保証し
ない。ＲＲ≠００の機能が利用できないのは、主として
インプリメント上の制約によるものである。ＲＲ≠００
の場合には、「本発明装置」ではサイズＲＲでｃｏｕｎ
ｔオペランドのフェッチを行ない、ｃｏｕｎｔの下位８
ビットのみを有効としてそのまま命令を実行する。ＲＯ
Ｔでｃｏｕｎｔの絶対値が（ｄｅｓｔのサイズ）を越え
た場合にも、指定された数だけそのままローテイトを続
ける。結果的に、ｃｏｕｎｔを（ｄｅｓｔのサイズ）で
割った剰余をｃｏｕｎｔとした場合と同じ動作になる。
ただし、ｃｏｕｎｔが（ｄｅｓｔのサイズ）の整数倍
（≠０）の場合には、ＭＳＢまたはＬＳＢに応じてＸ＿
ｆｌａｇのセットされる点が、ｃｏｕｎｔ＝０の場合と
は異なる。例えば、データサイズと同じビット数だけ回
転した場合、データの値そのものは変化せず、ｄｅｓｔ
はｃｏｕｎｔ＝０の時と同じ値になる。しかし、フラッ
グにはもとのデータのＬＳＢがコピーされるため、フラ
ッグ変化はｃｏｕｎｔ＝０の時とは異なったものにな
る。

【０１４８】〔プログラム例外〕 〔ニモニック〕 ＳＨＸＬ ｄｅｓｔ 〔命令の機能〕 ｓｈｉｆｔ ｌｅｆｔ ｗｉｔｈ ｅｘｔｅｎｄ 拡張左シフト 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１２５に示
す。 〔フラッグ変化〕図１２６に示す。 〔解説〕ｄｅｓｔを１ビット左にシフトし、元のＸ ｆ
ｌａｇの内容をＬＳＢに詰める。ＭＳＢからあふれたビ
ットはＸ ｆｌａｇに入る。この命令は、複数ワードの
１ビットシフトを行なうためのプリミティブとして専用
化したものであり、シフト対象のサイズを３２ビットに
固定している点、１ビットのシフトしかできない点、な
どにおいて ＳＨＡ，ＳＨＬ，ＲＯＴとはかなり仕様が
異なる。ＤＩＶＸは被除数が多倍長の場合に使用できる
命令であるが、除数が多倍長になった場合には、ＤＩＶ
Ｘが使用できず、プログラムによってシフトや減算を繰
り返しながら割り算を進めなければならない。その際、
多倍長のシフト演算が必要になる。この命令は、このよ
うな場合に使用することを目的とした命令である。図１
２７にこれを示す。

【０１４９】〔プログラム例外〕 〔ニモニック〕 ＳＨＸＲ ｄｅｓｔ 〔命令の機能〕 ｓｈｉｆｔ ｒｉｇｈｔ ｗｉｔｈ ｅｘｔｅｎｄ 拡張右シフト 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１２８に示
す。 〔フラッグ変化〕図１２９に示す。 〔解説〕ｄｅｓｔを１ビット右にシフトし、元のＸ ｆ
ｌａｇの内容をＭＳＢに詰める。ＬＳＢからあふれたビ
ットはＸ ｆｌａｇに入る。この命令は、複数ワードの
１ビットシフトを行なうためのプリミティブとして専用
化したものであり、シフト対象のサイズを３２ビットに
固定している点、１ビットのシフトしかできない点、な
どにおいて ＳＨＡ，ＳＨＬ，ＲＯＴとはかなり仕様が
異なる。ＤＩＶＸは被除数が多倍長の場合に使用できる
命令であるが、除数が多倍長になった場合には、ＤＩＶ
Ｘが使用できず、プログラムによってシフトや減算を繰
り返しながら割り算を進めなければならない。その際、
多倍長のシフト演算が必要になる。この命令は、このよ
うな場合に使用することを目的とした命令である。図１
３０にこれを示す。

【０１５０】〔プログラム例外〕 〔ニモニック〕 ＲＶＢＹ ｓｒｃ，ｄｅｓｔ 〔命令の機能〕 ｒｅｖｅｒｓｅ ｂｙｔｅ ｏｒｄｅｒ バイト順の逆転 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１３１に示
す。 〔フラッグ変化〕図１３２に示す。 〔解説〕ｓｒｃのバイト順を逆転したものをｄｅｓｔに
転送する。ｓｒｃよりもｄｅｓｔのサイズの方が大きい
場合には、ｓｒｃをｄｅｓｔのサイズにまでゼロ拡張し
た後、ｄｅｓｔのサイズでバイト順を逆転する。ｓｒｃ
よりもｄｅｓｔのサイズの方が小さい場合には、ｓｒｃ
の上位バイトをカットしてｄｅｓｔのサイズとした後、
ｄｅｓｔのサイズでバイト順を逆転する。（ｓｒｃのア
ドレスをずらした上でｓｒｃとｄｅｓｔを同じサイズと
しても、結果は同じになる） この命令は、ｅｎｄｉａｎの変換に対するオーバーヘッ
ドを削減することを目的とした命令である。

【０１５１】〔プログラム例外〕 〔ニモニック〕 ＲＶＢＩ ｓｒｃ，ｄｅｓｔ 但し〈〈Ｌ２〉〉 〔命令の機能〕 ｒｅｖｅｒｓｅ ｂｉｔ ｏｒｄｅｒ ビット順の逆転 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１３３に示
す。 〔フラッグ変化〕図１３４に示す。 〔解説〕ｓｒｃのビット順を逆転したものをｄｅｓｔに
転送する。ｓｒｃよりもｄｅｓｔのサイズの方が大きい
場合には、ｓｒｃをｄｅｓｔのサイズにまでゼロ拡張し
た後、ｄｅｓｔのサイズでビット順を逆転する。ｓｒｃ
よりもｄｅｓｔのサイズの方が小さい場合には、ｓｒｃ
の上位バイトをカットしてｄｅｓｔのサイズとした後、
ｄｅｓｔのサイズでビット順を逆転する。（ｓｒｃのア
ドレスをずらした上でｓｒｃとｄｅｓｔを同じサイズと
しても、結果は同じになる） この命令は、ｅｎｄｉａｎの変換に対するオーバーヘッ
ドを削減することを目的とした命令である。ビットマッ
プの処理を考えると、ビットを逆順にするビットリバー
ス命令ＲＶＢＩもあった方がよいが、バイトリバース命
令ＲＶＢＹよりも頻度が少ないこと、追加のハードウエ
アが必要となる可能性が強いこと、により、ＲＶＢＩ命
令は〈〈Ｌ２〉〉とする。

【０１５２】〔プログラム例外〕

【０１５３】１２−６．ビット操作命令 「本発明装置」のビット操作命令では、次の図のように ｂａｓｅ（ｂａｓｅ ａｄｄｒｅｓｓ） ｏｆｆｓｅｔ（ｂｉｔ ａｄｄｒｅｓｓ） の２つのパラメータにより操作対象となるビットを指定
する。レジスタ上のビットを操作する場合には、このほ
かにｂａｓｅのサイズも対象ビットの指定に影響する。 ［メモリ上のビット操作をする場合］図１３５に示す。 「本発明装置」の一般形のビット操作命令では、ｏｆｆ
ｓｅｔの値に制限がなく、ｏｆｆｓｅｔがバイト境界を
越えてもよいようになっている。ｏｆｆｓｅｔは、符号
付き整数として扱われる。ビット操作命令では、ＢＢフ
ィールドによりメモリアクセスの範囲を指定できるよう
になっている。これは、ＢＴＳＴでｒｅａｄを行なうメ
モリアドレスの範囲、およびＢＳＥＴ，ＢＣＬＲ，ＢＮ
ＯＴで ｒｅａｄ−ｍｏｄｉｆｙ−ｗｒｉｔｅを行なう
メモリアドレスの範囲を意味するものである。アクセス
されるメモリアドレスの範囲は、入出力やマルチプロセ
ッサを使用した場合に問題となることがある。しかし、
実際には、バイト単位のアクセス（’．Ｂ’）のみが使
用できればほとんどの場合に十分であるため、ハーフワ
ード、ワード単位のアクセスは〈〈Ｌ２〉〉とする（た
だしレジスタに対するビット操作命令を除く）。また、
ハーフワード、ワード単位のアクセスが意味を持つの
は、アラインメントのとれたハーフワードやワードをア
クセスする場合に限られているので、ハーフワード、ワ
ード単位のアクセスの機能を利用するためには、ｂａｓ
ｅとして必ずアラインメントのとれたアドレスを指定し
なければならないという制限を設ける。これは、アクセ
ス範囲の指定に関するインプリメントを容易にするため
である。したがって、アラインメントのとれたハーフワ
ードの単位で、対象ビットを含むメモリアクセスを行な
いたい場合には、ｂａｓｅとして２の倍数を指定する必
要がある。また、アラインメントのとれたワードの単位
で、対象ビットを含むメモリアクセスを行ないたい場合
には、ｂａｓｅとして４の倍数を指定する必要がある。
ｏｆｆｓｅｔの値については制限はない。ｂａｓｅとし
てアラインメントのとれていないアドレスを指定した場
合のアクセス範囲は、インプリメントに依存するものと
する。「本発明装置」では、〈〈Ｌ２〉〉となっている
メモリに対するハーフワード、ワード単位のアクセスの
インプリメントを行なう。またｂａｓｅとしてアライン
メントのとれていないアドレスを指定した場合にも、ア
クセス範囲はアラインメントのとれたハーフワード、ワ
ード単位でアクセスを行なう。 なお、ＢＢで示されるサイズは、「どの範囲に対してｒ
ｅａｄ−ｍｏｄｉｆｙ−ｗｒｉｔｅを行なうか？」とい
うことであり、オフセットの範囲（例えば、’．Ｂ’で
あればオフセットが８より小さくなる、など）を規定す
るものではない。レジスタに対するビット操作命令で
は、アクセスのサイズ（ｂａｓｅのサイズ）によってｏ
ｆｆｓｅｔ＝０（ＭＳＢ）のビット位置が変わるため、
ｂａｓｅのサイズは重要な意味を持つ。ｂａｓｅがレジ
スタ直接Ｒｎの場合は、ｂａｓｅのサイズ’．
Ｈ’，’．Ｗ’も〈〈Ｌ１〉〉である。レジスタＲｎを
ｂａｓｅとしたビット操作命令の場合、ｏｆｆｓｅｔ
は’．Ｂ’の時下位３ビット、’．Ｈ’の時下位４ビッ
ト、’．Ｗ’の時下位５ビット、’．Ｌ’の時下位６ビ
ットのみが有効であり、上位ビットは無視される。上位
ビットが０でなくても、エラー、ＥＩＴとはしない。ア
ーキテクチャ面から見ると、上位ビットを無視するより
も、ＢＦ命令のｗｉｄｔｈなどと同じように、きちんと
ｏｆｆｓｅｔの範囲をチェックする方が望ましいが、チ
ェックを行なうことにより命令の実行時間が増大するた
め、ｏｆｆｓｅｔはアクセスサイズのビット数でｍｏｄ
ｕｌｏをとって使用することにしている。レジスタ上に
８ビットデータ、１６ビットデータ、３２ビットデータ
を置いた場合では、それぞれのデータで同じビット位置
を持つビットであっても、実際には異なったビットに対
応することになるので、注意が必要である。仕様が複雑
化するのを避けるため、アセンブラのデフォルトはメモ
リ対象、レジスタ対象とも．Ｂとする。また、短縮形
も．Ｂの仕様である。したがって、短縮形でアクセスで
きるレジスタ上の範囲は、２＾０〜２＾７のビットであ
る（図１３６参照）。 例えば、２＾１７のビットをアクセスするつもりで ＢＴＳＴ ＃１４，Ｒ０ と書くと、実際は ＢＴＳＴ．Ｂ ＃１４，Ｒ０ と解釈され、ｏｆｆｓｅｔは上位ビットを無視するの
で、結局２＾１のビットが対象となる。正しくは、 ＢＴＳＴ．Ｗ ＃１４，Ｒ０ と書かなければならない。このような場合には、アセン
ブラで警告を出すのが望ましいであろう。 〔ニモニック〕 ＢＴＳＴ ｏｆｆｓｅｔ，ｂａｓｅ 〔命令の機能〕

【０１５４】

【数８】

【０１５５】ビットのテスト 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１３７に示
す。 〔フラッグ変化〕図１３８に示す。 〔解説〕指定されたビットの値を反転したものをＺ＿ｆ
ｌａｇにコピーする。ＥａＲｆ，ＳｈＲｆｑで指定され
るアドレッシングモードでは、イミディエートモード＃
ｉｍｍ＿ｄａｔａ、＠−ＳＰ、＠ＳＰ＋は使用できな
い。また、Ｒｎのモードを使用した場合、ｏｆｆｓｅｔ
の上位ビットの値は無視される。アセンブラ表記では、
メモリアクセスのサイズをｂａｓｅのサイズとして指定
する。ＢＴＳＴ：Ｑでは、メモリアクセスのサイズは８
ビットに固定されており、サイズは’．Ｂ’のみを書く
ことができる。

【０１５６】〔プログラム例外〕 〔ニモニック〕 ＢＳＥＴ ｏｆｆｓｅｔ，ｂａｓｅ 〔命令の機能〕

【０１５７】

【数９】

【０１５８】ビットのセット 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１３９に示
す。 〔フラッグ変化〕図１４０に示す。 〔解説〕指定されたビットの値を反転したものをＺ＿ｆ
ｌａｇにコピーし、その後そのビットを１にセットす
る。ＥａＭｆ，ＳｈＭｆｑで指定されるアドレッシング
モードでは、イミディエートモード＃ｉｍｍ＿ｄａｔ
ａ、＠−ＳＰ，＠ＳＰ＋は使用できない。また、Ｒｎの
モードを使用した場合、ｏｆｆｓｅｔの上位ビットの値
は無視される。アセンブラ表記では、メモリアクセスの
サイズをｂａｓｅのサイズとして指定する。ＢＳＥＴ：
Ｑでは、メモリアクセスのサイズは８ビットに固定され
ており、サイズは’．Ｂ’のみを書くことができる。

【０１５９】〔プログラム例外〕 〔ニモニック〕 ＢＣＬＲ ｏｆｆｓｅｔ，ｂａｓｅ 〔命令の機能〕

【０１６０】

【数１０】

【０１６１】ビットのクリア 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１４１に示
す。 〔フラッグ変化〕図１４２に示す。 〔解説〕指定されたビットの値を反転したものをＺ＿ｆ
ｌａｇにコピーし、その後そのビットを０にクリアす
る。ＥａＭｆ，ＳｈＭｆｑで指定されるアドレッシング
モードでは、イミディエートモード＃ｉｍｍ＿ｄａｔ
ａ、＠−ＳＰ，＠ＳＰ＋は使用できない。また、Ｒｎの
モードを使用した場合、ｏｆｆｓｅｔの上位ビットの値
は無視される。アセンブラ表記では、メモリアクセスの
サイズをｂａｓｅのサイズとして指定する。ＢＣＬＲ：
Ｑでは、メモリアクセスのサイズは８ビットに固定され
ており、サイズは’．Ｂ’のみを書くことができる。

【０１６２】〔プログラム例外〕 〔ニモニック〕 ＢＮＯＴ ｏｆｆｓｅｔ，ｂａｓｅ 〔命令の機能〕

【０１６３】

【数１１】

【０１６４】ビットの反転 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１４３に示
す。 〔フラッグ変化〕図１４４に示す。 〔解説〕指定されたビットの値を反転したものをＺ＿ｆ
ｌａｇにコピーし、その後そのビットも反転する。Ｅａ
Ｍｆで指定されるアドレッシングモードでは、イミディ
エートモード＃ｉｍｍ＿ｄａｔａ、＠−ＳＰ，＠ＳＰ＋
は使用できない。また、Ｒｎのモードを使用した場合、
ｏｆｆｓｅｔの上位ビットの値は無視される。アセンブ
ラ表記では、メモリアクセスのサイズをｂａｓｅのサイ
ズとして指定する。

【０１６５】〔プログラム例外〕 〔ニモニック〕 ＢＳＣＨ ｄａｔａ，ｏｆｆｓｅｔ 〔命令の機能〕 ０または１のサーチ（１ワード内） 〔命令オプション〕 〔命令ビットパターンとアセンブラ表記〕図１４５に示
す。 〔フラッグ変化〕図１４６に示す。 〔解説〕ワード中にある’０’ または’１’のビット
をサーチする。サーチを開始するビット番号（ｂｉｔ
ｏｆｆｓｅｔ）をｏｆｆｓｅｔオペランドにセットして
この命令を実行すると、命令実行後、サーチ結果のビッ
ト番号がｏｆｆｓｅｔオペランドにセットされている。
ｏｆｆｓｅｔはｒｅａｄ−ｍｏｄｉｆｙ−ｗｒｉｔｅと
なっている。ｏｆｆｓｅｔをｒｅａｄ−ｍｏｄｉｆｙ−
ｗｒｉｔｅの形にしたのは、ビットの検索を繰り返して
行なうことを想定したためである。サーチの行なわれる
ビット位置の範囲は、ｄａｔａオペランドの０〜（ｄａ
ｔａのサイズ）に限られており、ワード境界を越えるこ
とはできない。ｏｆｆｓｅｔとしてはすべてのサイズが
使用可能であるが、ｏｆｆｓｅｔの初期値の上位ビット
はサーチの際には無視される。これは、上位ビットに、
ワード境界を越えた分のビットオフセットや実効アドレ
スなどといった、別の情報が入っていることが多いと考
えられるためである。また、ＢＳＣＨの仕様を軽くして
高速化するためである。なお、／Ｆの時ｄａｔａのサイ
ズを表わす数、／Ｂの時（−１）となる。「上位ビッ
ト」とは、ｌｏｇ２（ｄａｔａのビット数）よりも上位
のビットを示す。ｄａｔａが３２ビットであれば、２＾
５〜２＾３１のビットが上位ビットである。サーチはビ
ット番号の大きな方向へ向かって、つまり、ｂｉｇ−ｅ
ｎｄｉａｎの「本発明装置」では ＬＳＢの方向へ向か
って行なわれるのが標準の仕様〈〈Ｌ０〉〉であり、／
Ｆオプションにより実現される。逆方向のサーチ／Ｂオ
プションは〈〈Ｌ２〉〉仕様となっている。これは、正
方向のサーチと逆方向のサーチで全く別のハードウエア
が必要なためである。また、サーチされるｄａｔａのサ
イズのうち、８ビットと１６ビット（ＲＲ＝００，０
１）の指定は〈〈Ｌ２〉〉となっている。「本発明装
置」では、〈〈Ｌ２〉〉となっている／Ｂオプション，
８ビットと１６ビットのデータサイズ（ＲＲ＝００，０
１）もサポートする。ＢＳＣＨはビット操作命令と同じ
分類にしているが、かなり異なった性質をもっている。
ＢＳＣＨ命令でも、他のビット操作命令と同じようにオ
フセットを自由に設定できる方が使いやすいという考え
方があるが、その目的でＢＶＳＣＨ命令が別に設けられ
ているため、ＢＳＣＨとしてはできるだけ軽い仕様に絞
り、オフセットの範囲を制限している。オフセットの有
効範囲は、他のビット操作命令でレジスタ直接モードＲ
ｎを指定した場合と同じ範囲である。また、一般のビッ
ト操作命令ではｏｆｆｓｅｔがｒｅａｄ−ｏｎｌｙ、ｂ
ａｓｅがｒｅａｄ−ｍｏｄｉｆｙ−ｗｒｉｔｅとなって
いるのに対して、ＢＳＣＨではそれとは逆にｏｆｆｓｅ
ｔがｒｅａｄ−ｍｏｄｉｆｙ−ｗｒｉｔｅ、ｄａｔａ
（ｂａｓｅ ａｄｄｒｅｓｓ）がｒｅａｄ−ｏｎｌｙと
なっており、注意が必要である。ＢＳＣＨ／Ｆで、指定
したビットが見付からなかった場合には、サーチを行な
った最後のビット（ワード境界）の次のビットのオフセ
ットがセットされ、Ｖ＿ｆｌａｇ＝１となる。サーチ失
敗時にも、ＥＩＴは起動しない。結果的に、サーチを行
なったビット数の分だけオフセットが加算される。 ＢＳＣＨ／Ｂで、指定したビットが見付からなかった場
合には、ｏｆｆｓｅｔに（−１）がセットされる。この
場合もＶ＿ｆｌａｇがセットされるが、ＥＩＴは起動さ
れない。ＢＳＣＨ命令では、ｏｆｆｓｅｔの初期値の上
位ビットは無視されるが、命令終了後にセットされるｏ
ｆｆｓｅｔ値（サーチ結果）については、上位ビットま
で意味を持つ値になっている。つまり、ｏｆｆｓｅｔの
上位ビットに、ワード境界を越えた分のビットオフセッ
トや実効アドレスなどといった別の情報が入っていて
も、ＢＳＣＨ命令実行後は、ｏｆｆｓｅｔの上位ビット
も書き換えられてしまうわけである。サーチ成功の時は
ｏｆｆｓｅｔが０〜３１の値をとる（ｄａｔａが３２ビ
ットの場合）ので、／Ｆ，／Ｂとも上位ビットは常に０
となる。また、／Ｆでサーチ失敗の場合はｏｆｆｓｅｔ
＝３２となるため、上位ビットが００．．．．００１
に、下位ビットが０００００になる。／Ｂでサーチ失敗
の場合はｏｆｆｓｅｔ＝（−１）となるため、上位ビッ
トが１１．．．．１１１に、下位ビットが１１１１１に
なる。

【０１６６】〔プログラム例外〕

【０１６７】１２−７．固定長ビットフィールド操作命
令 「本発明装置」の一つのデータタイプであるビットフィ
ールドは、ビットフィールド中のＭＳＢの位置、および
ビットフィールドの長さ（ｗｉｄｔｈ）により指定され
る。ビットフィールドのＭＳＢの位置は、ｂａｓｅとｏ
ｆｆｓｅｔとの組で示される。ｂａｓｅで示されるメモ
リのＭＳＢ（第０ｂｉｔ）がｏｆｆｓｅｔ＝０になる。
ｏｆｆｓｅｔの意味は、ビット操作命令の時と同じであ
る。ビットフィールドとｂａｓｅ、ｏｆｆｓｅｔ、ｗｉ
ｄｔｈとの関係を図１４７に示す。 ［メモリ上のビットフィールド操作をする場合］図１４
７に示すように太線内が対象ビットフィールドである。
固定長ビットフィールドの操作命令（ＢＦＥＸＴ，ＢＦ
ＥＸＴＵ，ＢＦＣＭＰ，ＢＦＣＭＰＵ，ＢＦＩＮＳ，Ｂ
ＦＩＮＳＵ）は、ＡＩ向き応用のタグ処理（タグの比較
やタグの切り出し）などに特に有効である。固定長ビッ
トフィールド命令には、次の２つのフォーマットがあ
る。 ・ｏｆｆｓｅｔを８ビットの一般形アドレッシングモー
ドで指定し、ｗｉｄｔｈをレジスタで指定する形式。こ
れを’：Ｇ’フォーマットと呼ぶ。’：Ｇ’フォーマッ
トでは、ｂａｓｅにｏｆｆｓｅｔ／８の値を加えること
により、実際にアクセスするメモリのアドレスが決ま
る。２６ｂｉｔ以上のビットフィールドで５バイトにま
たがるビットフィールドを扱うこともできる。 ・ｏｆｆｓｅｔを８ビットのイミディエート値で指定
し、ｗｉｄｔｈをリテラルで指定する形式。これを’：
Ｅ’フォーマットと呼ぶ。’：Ｅ’フォーマットでは、
ワード境界を越えないビットフィールドのみを対象とし
て速度を上げるために、ｂａｓｅの１ワードからはみ出
した部分のビットフィールドについて、動作を保証しな
いものとしている。ｗｉｄｔｈ＋ｏｆｆｓｅｔ≧ｓｉｚ
ｅであってもＥＩＴは起動しないが、読みだし時、書き
込み時とも値が不定となる。ｂａｓｅの１ワードのみの
アクセスでも命令仕様を実現することができるので、ｏ
ｆｆｓｅｔとは無関係に、ｂａｓｅのみを見て操作対象
となるビットフィールドのメモリアドレスを決めること
が可能である。したがって、インプリメント次第で命令
実行を高速化することもできる。ＢＦ：ＥとＢＦ：Ｇの
ｂａｓｅで許されるアドレッシングモードは、全く同じ
である。ＢＦＩＮＳ，ＢＦＩＮＳＵ，ＢＦＣＭＰ，ＢＦ
ＣＭＰＵでは、：Ｇ，：Ｅフォーマットのそれぞれに対
して、さらに次の二つの形式がある。 ・ｓｒｃオペランドをレジスタで指定する：Ｒフォーマ
ット ・ｓｒｃオペランドをイミディエートで指定する：Ｉフ
ォーマット ｗｉｄｔｈの値は、１〜３２（〈〈ＬＸ〉〉では１〜６
４）に制限されており、命令実行前に０＜ｗｉｄｔｈ≦
３２（６４）のチェックが行なわれる。ｗｉｄｔｈ＝０
の場合もエラーである。違反した場合には、不正オペラ
ンド例外（ＩＯＥ）となる。すべての命令について、ｏ
ｆｆｓｅｔ，ｗｉｄｔｈとも符号付きの数として扱われ
る。ただし、ｗｉｄｔｈはもともと１〜３２（６４）の
値しか許されていないため、符号付きと考えるか符号な
しと考えるかは実際の動作には影響せず、仕様書記述上
の問題となっている。また、：Ｅフォーマットの命令の
ｏｆｆｓｅｔも符号付きとして扱われ、この場合はｏｆ
ｆｓｅｔとして−１２８〜＋１２７の数を表わすことに
なる。（ただし、後で述べるように、：Ｅフォーマット
ではｂａｓｅのアドレスの１ワードｂａｓｅ〜ｂａｓｅ
＋３からハミ出すビットフィールドについて、ハミ出し
た部分に関する動作を保証していない。） ＢＦ命令のビットフィールドでない方のオペランドは、
普通の整数として扱われる。したがって、例えばＢＦＥ
ＸＴの場合は、抽出されたビットフィールドがレジスタ
の ＬＳＢ側に詰めてセットされ、ＭＳＢ方向に符号拡
張される。ビット位置＝０（ＭＳＢ）に合わせてビット
フィールドをセットするのではない。ｂａｓｅとしてレ
ジスタを対象とした場合には、ビットフィールドは一つ
のレジスタの範囲内に限られる。レジスタ対象の固定長
ビットフィールド命令も「本発明装置」でサポートす
る。ただしこれは〈〈Ｌ２〉〉となっている。これは、
レジスタを対象としたビットフィールド操作の場合、現
段階では、ＢＦ：Ｅ命令よりもシフト命令とＡＮＤ命令
を組み合せて実行する方が速くなる可能性があるためで
ある。レジスタ対象のビットフィールド命令（〈〈Ｌ
２〉〉）については、：Ｇでも次に述べる：Ｅと同じよ
うに、１ワード（レジスタ）からハミ出すビットフィー
ルドについて、ハミ出した部分に関する動作を保証しな
いものとする。ＢＦＥＸＴ，ＢＦＥＸＴＵでは不定値が
得られ、ＢＦＩＮＳ，ＢＦＩＮＳＵでは無視される。ｏ
ｆｆｓｅｔ＋ｗｉｄｔｈ≧ｓｉｚｅの場合もＥＩＴは起
動しない。：Ｅフォーマットでは、対象となるビットフ
ィールドのうちで、ｓｉｚｅを越えたビットオフセット
を持つ部分についてのみ動作を保証していない。同様
に、負のビットオフセットを持つ部分についても動作を
保証していない。いずれの場合も、指定されたビットフ
ィールドのうちで、ｂａｓｅのアドレスで示される１ワ
ードに含まれる部分については、正しく実行される。 ｗｉｄｔｈ，ｓｒｃ，ｄｅｓｔのレジスタのサイズ指定
は、Ｘフィールドによって共通に行なわれる。サイズ指
定フィールドＸは、３２ビット演算と６４ビット演算
（〈〈ＬＸ〉〉）の切り換えを行なうものであるが、具
体的には次の３つの意味を持つ。 ｓｒｃ（ｄｅｓｔ）レジスタのサイズ指定（：Ｒフォ
ーマット） ｗｉｄｔｈレジスタのサイズ指定（：Ｇフォーマッ
ト） ｗｉｄｔｈの範囲の指定 ：Ｅ：Ｉフォーマットの場合は意味を持たないが、
の区別を行なうためにやはりＸフィールドを使用す
る。すなわち、Ｘフィールドは、３２ビットと６４ビッ
トの互換性を高めるためのビットであると言える。：Ｉ
フォーマットの命令でＳＳ≠００の時には、＃ｉＳ８の
フィールドは使用しない。この時、もし＃ｉＳ８のフィ
ールドが０になっていなくても、単に無視される。ただ
し、マニュアル上は、＃ｉＳ８のフィールドには０を入
れるようにしておく。ビットフィールド命令のフォーマ
ットと、それに対して使用できるサイズを列挙すると、
図１４８，図１４９のようになる。ビットフィールド命
令についても、ビット操作命令と同じようにアクセスを
行なうメモリの範囲が問題となるが、インプリメントへ
の依存性が強いので、強い規定は設けない。［これにつ
いては詳細仕様調整中］ 〔ニモニック〕 ＢＦＥＸＴ ｏｆｆｓｅｔ，ｗｉｄｔｈ，ｂａｓｅ，
ｄｅｓｔ 〔命令の機能〕 ｅｘｔｒａｃｔ ｂｉｔ ｆｉｅｌｄ（ｓｉｇｎｅｄ） ビットフィールドの抽出（符号付き） 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１５０に示
す。 〔フラッグ変化〕図１５１に示す。 〔解説〕ビットフィールドの抽出を行ない結果をデステ
ィネーションに転送する。ビットフィールドのｗｉｄｔ
ｈよりもデスティネーションのサイズの方が大きい時
は、データが符号拡張される。また、ＢＦＥＸＴ：Ｇの
ｏｆｆｓｅｔも符号拡張される。ＥａＲｂｆのアドレッ
シングモードでは、＠−ＳＰ，＠ＳＰ＋，＃ｉｍｍ＿ｄ
ａｔａのモードは使用できない。ｂａｓｅのレジスタ直
接モードＲｎは〈〈Ｌ２〉〉であるが「本発明装置」で
はサポートする。 ［オペレーション］ （ｄ＜ｗの時） 「本発明装置」３２では起り得ないケースである。 「本発明装置」３２であれば常にクリアされる。

【０１６８】〔プログラム例外〕 〔ニモニック〕 ＢＦＥＸＴＵ ｏｆｆｓｅｔ，ｗｉｄｔｈ，ｂａｓ
ｅ，ｄｅｓｔ 〔命令の機能〕 ｅｘｔｒａｃｔ ｂｉｔ ｆｉｅｌｄ（ｕｎｓｉｇｎｅ
ｄ） ビットフィールドの抽出（符号なし） 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１５２に示
す。 〔フラッグ変化〕図１５３に示す。 〔解説〕ビットフィールドの抽出を行ない結果をデステ
ィネーションに転送する。ビットフィールドのｗｉｄｔ
ｈよりもデスティネーションのサイズの方が大きい時
は、データがゼロ拡張される。ただし、ＢＦＥＸＴＵ：
Ｇのｏｆｆｓｅｔは符号拡張される。ＥａＲｂｆのアド
レッシングモードでは、＠−ＳＰ，＠ＳＰ＋，＃ｉｍｍ
＿ｄａｔａのモードは使用できない。ｂａｓｅのレジス
タ直接モードＲｎは〈〈Ｌ２〉〉であるが「本発明装
置」ではサポートする。 ［オペレーション］ とする。ｏｆｆｓｅｔ，ｗｉｄｔｈは符号付きとして扱
われる。（ｗｉｄｔｈ≦０，ｗｉｄｔｈ＞ｄの時はエラ
ー） この時、抽出される部分のビットフィールドとフラッグ
の変化は、次のようになる。 （ｄ≧ｗの時） この部分をゼロ拡張してｄｅｓｔに設定する （ｄ＜ｗの時） 「本発明装置」３２では起り得ないケースである。 「本発明装置」３２であれば常にクリアされる。

【０１６９】〔プログラム例外〕 ・不正オペランド例外 〔ニモニック〕 ＢＦＩＮＳ ｓｒｃ，ｏｆｆｓｅｔ，ｗｉｄｔｈ，ｂ
ａｓｅ 〔命令の機能〕 ｉｎｓｅｒｔ ｂｉｔ ｆｉｅｌｄ ビットフィールドの挿入（符号付き） 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１５４に示
す。 〔フラッグ変化〕図１５５に示す。 〔解説〕ソースの値をビットフィールドに挿入する。ソ
ースのサイズよりもビットフィールドのｗｉｄｔｈの方
が大きい時は、データが符号拡張される。また、ＢＦＩ
ＮＳ：Ｇのｏｆｆｓｅｔも符号拡張される。ＥａＲｂｆ
のアドレッシングモードでは、＠−ＳＰ，＠ＳＰ＋，＃
ｉｍｍ＿ｄａｔａのモードは使用できない。ｂａｓｅの
レジスタ直接モードＲｎは〈〈Ｌ２〉〉であるが「本発
明装置」ではサポートする。 ［オペレーション］ とする。ｏｆｆｓｅｔ，ｗｉｄｔｈとも符号付きとして
扱われる。（ｗｉｄｔｈ≦０，ｗｉｄｔｈ＞ｄの時はエ
ラー） この時、挿入される部分のビットフィールドとフラッグ
の変化は、次のようになる。 （ｗ≧ｓの時） ビットフィールドの変化 （ｗ＜ｓの時） ビットフィールドの変化

【０１７０】〔プログラム例外〕 〔ニモニック〕 ＢＦＩＮＳＵ ｓｒｃ，ｏｆｆｓｅｔ，ｗｉｄｔｈ，
ｂａｓｅ 〔命令の機能〕 ｉｎｓｅｒｔ ｂｉｔ ｆｉｅｌｄ ビットフィールドの挿入（符号なし） 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１５６に示
す。 〔フラッグ変化〕図１５７に示す。 〔解説〕ソースの値をビットフィールドに挿入する。ソ
ースのサイズよりもビットフィールドのｗｉｄｔｈの方
が大きい時は、データがゼロ拡張される。一方、ＢＦＩ
ＮＳＵ：Ｇのｏｆｆｓｅｔは符号拡張される。ＥａＲｂ
ｆのアドレッシングモードでは、＠−ＳＰ，＠ＳＰ＋，
＃ｉｍｍ＿ｄａｔａのモードは使用できない。ｂａｓｅ
のレジスタ直接モードＲｎは〈〈Ｌ２〉〉であるが「本
発明装置」ではサポートする。 ［オペレーション］ とする。ｏｆｆｓｅｔ，ｗｉｄｔｈとも符号付きとして
扱われる。（ｗｉｄｔｈ≦０，ｗｉｄｔｈ＞ｄの時はエ
ラー） この時、挿入される部分のビットフィールドとフラッグ
の変化は、次のようになる。 （ｗ≧ｓの時） ビットフィールドの変化 （ｗ＜ｓの時） ビットフィールドの変化

【０１７１】〔プログラム例外〕 〔ニモニック〕 ＢＦＣＭＰ ｓｒｃ，ｏｆｆｓｅｔ，ｗｉｄｔｈ，ｂ
ａｓｅ 〔命令の機能〕 ｃｏｍｐａｒｅ ｂｉｔ ｆｉｅｌｄ（ｓｉｇｎｅｄ） ビットフィールドの比較（符号付き） 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１５８に示
す。 〔フラッグ変化〕図１５９に示す。 〔解説〕ソースｓｒｃの値とビットフィールドの値を比
較する。ソースのサイズとビットフィールドのｗｉｄｔ
ｈの値が異なっている場合は、サイズの小さい方のデー
タが符号拡張されてから比較される。また、ＢＦＣＭ
Ｐ：Ｇのｏｆｆｓｅｔも符号拡張される。ＥａＲｂｆの
アドレッシングモードでは、＠−ＳＰ，＠ＳＰ＋，＃ｉ
ｍｍ＿ｄａｔａのモードは使用できない。ｂａｓｅのレ
ジスタ直接モードＲｎは〈〈Ｌ２〉〉であるが「本発明
装置」ではサポートする。 ［オペレーション］ とする。ｏｆｆｓｅｔ，ｗｉｄｔｈとも符号付きとして
扱われる。（ｗｉｄｔｈ≦０，ｗｉｄｔｈ＞ｄの時はエ
ラー） この時、比較される部分のビットフィールドとフラッグ
の変化は、次のようになる。 （ｓ≧ｗの時） （ｓ＜ｗの時） ｓｒｃを符号拡張してこの部分と比較する

【０１７２】〔プログラム例外〕 〔ニモニック〕 ＢＦＣＭＰＵ ｓｒｃ，ｏｆｆｓｅｔ，ｗｉｄｔｈ，
ｂａｓｅ 〔命令の機能〕 ｃｏｍｐａｒｅ ｂｉｔ ｆｉｅｌｄ（ｕｎｓｉｇｎｅ
ｄ） ビットフィールドの比較（符号なし） 〔命令オブション〕なし 〔命令ビットパターンとアセンブラ表記〕図１６０に示
す。 〔フラッグ変化〕図１６１に示す。 〔解説〕ソースｓｒｃの値とビットフィールドの値を比
較する。ソースのサイズとビットフィールドのｗｉｄｔ
ｈの値が異なっている場合は、サイズの小さい方のデー
タがゼロ拡張されてから比較される。一方、ＢＦＣＭＰ
Ｕ：Ｇのｏｆｆｓｅｔは符号拡張される。ＥａＲｂｆの
アドレッシングモードでは、＠−ＳＰ，＠ＳＰ＋，＃ｉ
ｍｍ＿ｄａｔａのモードは使用できない。ｂａｓｅのレ
ジスタ直接モードＲｎは〈〈Ｌ２〉〉であるが「本発明
装置」ではサポートする。 ［オペレーション］ とする。ｏｆｆｓｅｔ，ｗｌｄｔｈとも符号付きとして
扱われる。（ｗｌｄｔｈ≦０，ｗｉｄｔｈ＞ｄの時はエ
ラー） この時、比較される部分のビットフィールドとフラッグ
の変化は、次のようになる。 （ｓ≧ｗの時） （ｓ＜ｗの時） ｓｒｃをゼロ拡張してこの部分と比較する

【０１７３】〔プログラム例外〕

【０１７４】１２−８．任意長ビットフィールド操作命
令 任意長のビットフィールド操作命令には、次のようなも
のがある。 ＢＶＭＡＰ，ＢＶＰＡＴ，ＢＶＣＰＹは、ビットマップ
ディスプレイ上のウインドウ操作（ｂｉｔｂｌｔ）を主
な目的とした命令である。説明のため、ビットマップデ
ィスプレイの属性について用語を定義する。 （ｃｏｌｏｒ ｓｃａｌｅ，ｃｏｌｏｒ ｏｆｆｓｅｔ
とｂｉｔ−ｄｏｔ極性） ・ｃｏｌｏｒ ｓｃａｌｅ ：１ｄｏｔを連続の何ｂｉ
ｔで表すか。 ・ｂｉｔ−ｄｏｔ極性 これは、ビットマップディスプレイとプロセッサとの組
み合わせに対して生ずる概念である。小さいアドレスの
方が左側に表示されるような一般的なビットマップディ
スプレイにおいて、小さいビット番号に対応するドット
も左側に表示される場合、このようなビットマップディ
スプレイを正のｂｉｔ−ｄｏｔ極性を持つという。ま
た、逆のものを負のｂｉｔ−ｄｏｔ極性を持つという。
つまり、ｂｉｇ−ｅｎｄｉａｎのプロセッサでは、ＭＳ
Ｂビットが左側に表示される場合に正のｂｉｔ−ｄｏｔ
極性を持つことになる。 ・ｃｏｌｏｒ ｏｆｆｓｅｔ １ｄｏｔを構成する複数のビットのうち、第何ビットを
操作するか、ということ。 という関係が成り立つ。これは、ビットマップディスプ
レイハードウエアの属性ではなく、ビットマップディス
プレイ操作上のパラメータである。ｂａｓｅ ａｄｄｒ
ｅｓｓに対応するドットから、横方向にＸ（ｄｏｔ ｏ
ｆｆｓｅｔ）だけ変位したドットを操作する場合、その
メモリ上のｂｉｔ ｏｆｆｓｅｔは次のように計算され
る。（ｄｏｔ ｏｆｆｓｅｔは画面上の点の概念、ｂｉ
ｔ ｏｆｆｓｅｔはメモリ上のｂｉｔの概念である。） 正のｂｉｔ−ｄｏｔ極性の時 負のｂｉｔ−ｄｏｔ極性の時 ところで、実際の「本発明装置」のＢＶＭＡＰ，ＢＶＣ
ＰＹ，ＢＶＰＡＴ命令では、インプリメントのことを考
えて制約を設け、次のような場合にのみ使用できるよう
になっている。 ・ｂｉｔ−ｄｏｔ極性が正 ・ｃｏｌｏｒ ｓｃａｌｅが１ このため、ビットマップディスプレイのハードウエアを
ある程度規定することはやむを得ない。具体的な制限は
次のようになる。 ・ｂｉｔ−ｄｏｔ極性が正なので、「本発明装置」をｂ
ｉｇ−ｅｎｄｉａｎとした場合には、アドレスの小さい
方、ビット番号の小さい方（ＭＳＢ）が画面の左側に表
示されなければならない。 ・ｃｏｌｏｒ ｓｃａｌｅ＝１のみなので、ｃｏｌｏｒ
ｓｃａｌｅ≠１のビットマップディスプレイに対して
は次のような制約がある。ｃｏｌｏｒ ｓｃａｌｅ≠１
のビットマップディスプレイでは、ｃｏｌｏｒ ｏｆｆ
ｓｅｔ毎に演算の種類を変えることができなくなる。Ｂ
ＶＭＡＰ命令でｃｏｌｏｒ ｓｃａｌｅの変更をするこ
とはできないので、ビットマップディスプレイのｃｏｌ
ｏｒ ｓｃａｌｅが１でない時には、内部表現も同じｃ
ｏｌｏｒ ｓｃａｌｅにしないと、ＢＶＭＡＰ命令は、
使えない。その場合、画面イメージの内部表現がハード
ウエアに依存することになるので、他のハードウエアと
の間でデータの転送を行なう時は、データ形式の変換が
必要になる。任意長ビットフィールド操作命令はオペラ
ンドが多く、実行時間も長い。したがって、実行中での
割り込み受け付けや、割り込み処理後の再実行のメカニ
ズムが必要である。「本発明装置」では、オペランドの
指定と演算の進行状況の表現のために固定番号のレジス
タを使用している。そのため、任意長ビットフィールド
命令実行中に割り込みが入っても、割り込み処理ハンド
ラ中でそのレジスタの退避と復帰が正しく行なわれてい
れば、割り込み処理後に、そのビットフィールド命令を
途中から再開できる。実行中断後に状態の退避やコンテ
キストスイッチを行なったり、コンテキストスイッチ後
に別のプロセスで同じビットマップ命令を実行し、再び
前のコンテキストに戻って前のビットマップ命令を再開
したとしても、問題なく動かなければならない。また、
ＢＴＲＯＮの仕様では、ＶＲＡＭではない普通のメイン
メモリに対しても、文字や図形の描画が行なわれること
がある。したがって、任意長ビットフィールド命令でも
ページフォールトの起こる可能性があり、ストリング命
令と同様に、ページフォールトによる実行中断にも対処
できなければならない。ＢＶＭＡＰ，ＢＶＣＰＹ命令で
は、インサートエディタなどで真横に図形を移動するこ
とを考え、ビットマップのソースとデスティネーション
のオーバーラップにも対応できるようになっている。具
体的には、ストリング命令と同じように、演算を行なう
方向を命令中のオプション／Ｆ，／Ｂとして指定する。
ソフトウエアにより適当な方向を判定し、デスティネー
ションがソースを破壊しないように演算を進める。ただ
し、インプリメントの負担を考え、逆方向の処理を指定
するオプション／Ｂは〈〈Ｌ２〉〉となっている。「本
発明装置」ではＢＴＲＯＮの動作を高速化するための逆
方向処理もサポートする。ｓｒｃとｄｅｓｔがオーバー
ラップしていた場合、ｓｒｃのｂａｓｅ〜ｏｆｆｓｅｔ
よりもｄｅｓｔのｂａｓｅ〜ｏｆｆｓｅｔの方が小さけ
れば、ｏｆｆｓｅｔの小さい方から処理することによっ
てｄｅｓｔがｓｒｃを破壊することなく処理を進めるこ
とができる。この目的で／Ｆオプションを使用する。画
面とビットマップとの対応は、通常オフセット（アドレ
ス）の小さい方が左側になる。したがって、ｓｒｃより
もｄｅｓｔのｂａｓｅ〜ｏｆｆｓｅｔの方が小さくなる
のは、文字の削除などによってビットマップデータを左
に動かそうとした時である。また、ｓｒｃのｂａｓｅ〜
ｏｆｆｓｅｔよりもｄｅｓｔのｂａｓｅ〜ｏｆｆｓｅｔ
の方が大きければ、ｏｆｆｓｅｔの大きい方から処理す
ることによってｄｅｓｔがｓｒｃを破壊することなく処
理を進めることができる。この目的で／Ｂオプションを
使用する。ｓｒｃよりもｄｅｓｔのｂａｓｅ〜ｏｆｆｓ
ｅｔの方が大きくなるのは、文字の挿入などによってビ
ットマップデータを右に動かそうとした時である。ｓｒ
ｃとｄｅｓｔがオーバーラップする可能性がある場合に
は、ソフトウエアの判断により正しいオプションを使用
し、ｄｅｓｔがｓｒｃを破壊しないように演算を進める
必要がある。ただし、／Ｂオプションは〈〈Ｌ２〉〉と
なっているので、／Ｂが使用できない場合には、ｓｒｃ
を一旦他の場所にコピーしてからｄｅｓｔとの演算を行
なわなければならない。オーバーラップがない場合に
は、どちらのオプションを使っても結果は変わらない。
ここで、問題は、ｄｅｓｔのｂａｓｅ〜ｏｆｆｓｅｔの
方が小さいのに／Ｂオプションを使用した場合や、ｄｅ
ｓｔのｂａｓｅ〜ｏｆｆｓｅｔの方が大きいのに／Ｆオ
プションを使用した場合にどのような動作を行なうかと
いうことである。基本的には、既に演算の終った部分の
ｄｅｓｔが、ｓｒｃのまだ参照されていない部分を破壊
する形になるため、正しい結果が得られない。しかも、
この時は、アルゴリズム上、命令が途中で中断して再実
行を行なった場合に、結果が変わってくることがある。
もともと正しい結果を保証していないのであるから、実
行中断によって結果が変わったとしても構わないはずで
あるが、実行中断のなかった場合は正しい結果が得られ
ることもあるので、再現不可能なバグが入りやすい状況
になる。しかし、このエラーチェックをきちんと行なう
とオーバーヘッドが増え、実行時間の低下をもたらすの
で、エラーチェックは行なわない。ユーザの側で注意が
必要である。任意長ビットフィールド命令では、レジス
タ上のビットオフセットｏｆｆｓｅｔ、ビット幅ｗｉｄ
ｔｈ、パターンデータｐａｔｔｅｒｎのサイズとして、
３２ビットまたは６４ビット〈〈ＬＸ〉〉のみが使用で
きる。８，１６ビットの指定は行なわない。３２ビット
と６４ビットのレジスタサイズの選択は、Ｘフィールド
によって共通に行なわれる。ＢＶＭＡＰ，ＢＶＣＰＹ，
ＢＶＰＡＴ命令のｄｅｓｔ側のメモリアクセス方法につ
いては、ｗｒｉｔｅまたはｒｅａｄ−ｍｏｄｉｆｙ−ｗ
ｒｉｔｅということで特に規定しない。ＢＶ命令でｗｉ
ｄｔｈ≦０の場合には、何もせずに命令を終了し、ＥＩ
Ｔとはしない。この時、ＢＶＳＣＨ命令では、長さによ
る終了を示すＶ＿ｆｌａｇ（サーチ失敗と同じ）がセッ
トされる。これは、ＢＶ命令やストリング命令の様な高
機能命令の場合には、その外側でさらに高機能のサブル
ーチンを作ることが多く、チェックが必要であればその
サブルーチンで行なえばよいと考えているためである。
例えば、ＢＶＭＡＰであれば、それをライン数だけ繰り
返してＢｉｔＢｌｔ関数を作ることが多く、その時はｗ
ｉｄｔｈがすべて共通になるので、毎回ｗｉｄｔｈをチ
ェックする必要はない。一方、ＢＦ命令のように、コン
パイラが直接生成する可能性のあるコードでは、できる
だけチェックを厳重にする必要がある。したがって、Ｂ
Ｆ命令のｗｉｄｔｈは例外で検出するようにしている。
任意長ビットフィールド命令でｏｆｆｓｅｔ＋ｗｉｄｔ
ｈがオーバーフローする場合には、割り込みによる命令
実行中断時、および命令終了時のレジスタ上のｏｆｆｓ
ｅｔ値がおかしな値になり、正常な命令の実行ができな
くなる。この場合は、動作を保証しないものとする。ア
ーキテクチャ上は、命令実行開始時にこれを検出して不
正オペランド例外（ＩＯＥ）とするのが望ましいが、チ
ェックのために実行時間が伸びるので、チェックせずに
実行するものとする。（なお、ストリング命令の場合
は、ｏｆｆｓｅｔに相当するのが整数ではなくポインタ
アドレスとなっているため、オーバーフローとしては扱
わず、単にアドレスがラップアラウンドするだけであ
る。） 〔ニモニック〕 ＢＶＳＣＨ 〔命令の機能〕 ｆｉｎｄ ｆｉｒｓｔ’０’ｏｒ’１’ｉｎ ｔｈｅ
ｂｉｔｆｉｅｌｄ（ｖａｒｉａｂｌｅ ｌｅｎｇｔｈ） ０または１のサーチ（任意長ビットフィールド） 〔命令オプション〕 〔命令ビットパターンとアセンブラ表記〕図１６２に示
す。 〔フラッグ変化〕図１６３に示す。 〔解説〕任意長のビットフィールドの中にある’０’ま
たは’１’のビットをサーチする。サーチを開始するビ
ット番号（ｂｉｔ ｏｆｆｓｅｔ）をｏｆｆｓｅｔオペ
ランド（Ｒ１）にセットしてこの命令を実行すると、命
令実行後、サーチ結果のビット番号がｏｆｆｓｅｔオペ
ランド（Ｒ１）にセットされている。つまり、ｏｆｆｓ
ｅｔはｒｅａｄ−ｍｏｄｉｆｙ−ｗｒｉｔｅとなってい
る。これは、ビットの検索を繰り返して行なうことを想
定したためである。ｏｆｆｓｅｔは符号付き整数として
扱われ、その値は任意である。ＢＶＳＣＨを実行した結
果、サーチ失敗だった場合には、Ｖ＿ｆｌａｇをセット
し、ｏｆｆｓｅｔは次にサーチすべきビットを指示。Ｅ
ＩＴは起動しない。ＢＶＳＣＨ命令のオフセットやＶ＿
ｆｌａｇの変化方法は、ＢＳＣＨ命令に準じたものであ
る。／Ｂによる逆方向のサーチは〈〈Ｌ２〉〉仕様とな
っているが「本発明装置」ではサポートする。この命令
は、ディスクやメモリの空きブロック検索などに使用す
ることを目的としたものである。なお、任意長ビツトフ
ィールド命令やストリング命令などの高機能命令の詳細
仕様や、命令終了後のレジスタ値については、付録１１
を参照のこと。

【０１７５】〔プログラム例外〕 〔ニモニック〕 ＢＶＭＡＰ 〔命令の機能〕 ｂｉｔ ｏｐｅｒａｔｉｏｎ（ｏｎｅ ｌｉｎｅ Ｂｉ
ｔＢｌｔ） ビットマップ演算 〔命令オプション〕 〔命令ビットパターンとアセンブラ表記〕図１６４に示
す。 〔フラッグ変化〕図１６５に示す。 〔解説〕スクリーン上のビットマップ操作を行なうため
に、任意長のビットフィールドｓｒｃ，ｄｅｓｔに対す
る各種の論理演算をする命令である。演算の種類はＲ５
の下位４ビットで指定され、次の１６種類が用意されて
いる。

【０１７６】

【数１２】

【０１７７】このうちＤ（Ｄｅｓｔ）の演算モードは、
対称性のために設けられている。ニモニックと実際のビ
ットパターンとの対応については、付録を参照のこと。
演算を指定するレジスタＲ５の上位ビットが０でない場
合にも、特にチェックは行なわないものとする。ただ
し、チェックが行なわれていなくても、上位ビットには
必ず’０’を入れてもらうように、マニュアル等で指導
する必要がある。不正オペランド例外（ＩＯＥ）としな
いのは、インプリメントの負担が大きく、実行速度に影
響が出るためである。／Ｆ，／Ｂオプションは、ｏｆｆ
ｓｅｔの小さい方から処理するか、ｏｆｆｓｅｔの大き
い方から処理するかを指定する。これは、ビットマップ
のｓｒｃとｄｅｓｔがオーバーラップしていた場合に、
処理の方向を明確にしておかないと、ｄｅｓｔがｓｒｃ
を破壊して正しい結果が得られないからである。ｓｒｃ
とｄｅｓｔがオーバーラップしていた場合、ｓｒｃのｂ
ａｓｅ〜ｏｆｆｓｅｔよりもｄｅｓｔのｂａｓｅ〜ｏｆ
ｆｓｅｔの方が小さければ、ｏｆｆｓｅｔの小さい方か
ら処理することによってｄｅｓｔがｓｒｃを破壊するこ
となく処理を進めることができる。この目的で／Ｆオプ
ションを使用する。画面とビットマップとの対応は、通
常オフセット（アドレス）の小さい方が左側になる。し
たがって、ｓｒｃよりもｄｅｓｔのｂａｓｅ〜ｏｆｆｓ
ｅｔの方が小さくなるのは、文字の削除などによってビ
ットマップデータを左に動かそうとした時である。ま
た、ｓｒｃのｂａｓｅ〜ｏｆｆｓｅｔよりもｄｅｓｔの
ｂａｓｅ〜ｏｆｆｓｅｔの方が大きければ、ｏｆｆｓｅ
ｔの大きい方から処理することによってｄｅｓｔがｓｒ
ｃを破壊することなく処理を進めることができる。この
目的で／Ｂオプションを使用する。ｓｒｃよりもｄｅｓ
ｔのｂａｓｅ〜ｏｆｆｓｅｔの方が大きくなるのは、文
字の挿入などによってビットマップデータを右に動かそ
うとした時である。なお、ｄｅｓｔのｂａｓｅ〜ｏｆｆ
ｓｅｔの方が小さいのに／Ｂオプションを使用した場合
や、ｄｅｓｔのｂａｓｅ〜ｏｆｆｓｅｔの方が大きいの
に／Ｆオプションを使用した場合には、結果（ｄｅｓ
ｔ）を保証しないものとする。特に、このような場合に
は、命令実行中に割り込みやページフォールトなどが発
生して命令再実行が起こると、結果が変わってくること
もある。ｓｒｃとｄｅｓｔがオーバーラップする可能性
がある場合には、ソフトウエアの判断により正しいオプ
ションを使用し、ｄｅｓｔがｓｒｃを破壊しないように
演算を進める必要がある。ただし、／Ｂオプションは
〈〈Ｌ２〉〉となっているので、／Ｂが使用できない場
合には、ｓｒｃを一旦他の場所にコピーしてからｄｅｓ
ｔとの演算を行なわなければならない。「本発明装置」
では／Ｂオプションはサポートする。オーバーラップが
ない場合には、どちらのオプションを使っても結果は変
わらない。 ［オーバーラップなし］図１６６に示す。 図１６７に示す。 図１６８に示す。

【０１７８】〔プログラム例外〕 〔ニモニック〕 ＢＶＣＰＹ 〔命令の機能〕 ｂｉｔ ｔｒａｎｓｆｅｒ ビットマップ転送 〔命令オプション〕 〔命令ビットパターンとアセンブラ表記〕図１６９に示
す。 〔フラッグ変化〕図１７０に示す。 〔解説〕スクリーン上のビットマップ操作を行なうため
に、任意長のビットフィールドｓｒｃ，ｄｅｓｔの間の
転送をする命令である。この命令は、ＢＶＭＡＰ命令か
ら演算の機能をはずして転送のみに限定し、高速化を目
指したものである。／Ｆ，／Ｂオプションの意味はＢＶ
ＭＡＰと同じである。ビットマップのｓｒｃとｄｅｓｔ
がオーバーラップしていなければ、どちらのオプション
を使っても結果は変わらないが、ｓｒｃとｄｅｓｔがオ
ーバーラップした場合には、ソフトウエアの判断により
正しいオプションを使用し、ｄｅｓｔがｓｒｃを破壊し
ないように演算を進める必要がある。／Ｂオプションの
場合、Ｒ１，Ｒ４に入れるオフセット値としては、転送
の対象となるビットフィールドの最大＋１のオフセット
値を指定する。これは、ＳＭＯＶ／Ｂ，ＳＣＭＰ／Ｂの
仕様との対応を考えたものである。／Ｂオプションは
〈〈Ｌ２〉〉であるが「本発明装置」ではサポートす
る。

【０１７９】〔プログラム例外〕 〔ニモニック〕 ＢＶＰＡＴ 〔命令の機能〕 ｃｙｃｌｉｃ ｂｉｔ ｏｐｅｒａｔｉｏｎ パターンとビットマップの演算 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１７１に示
す。 〔フラッグ変化〕図１７２に示す。 〔解説〕スクリーン上のビットマップをあるパターンで
埋めたり、スクリーン上のビットマップとあるパターン
の演算を行ないたい場合に使用する命令である。ｐａｔ
ｔｅｒｎを繰り返し発生しながら、ビットフィールドと
の論理演算を行なう。演算指定（Ｒ５）の上位ビットが
０でない場合は単に無視され、特にチェックは行なわな
いものとする。ただし、チェックが行なわれていなくて
も、将来の拡張のため、上位ビットには必ず’０’を入
れてもらうように、マニュアル等で指導する必要があ
る。不正オペランド例外（ＩＯＥ）としないのは、イン
プリメントの負担が大きく、実行速度に影響が出るため
である。この命令では、ＢＶＭＡＰ，ＢＶＣＰＹとは異
なり、書き込みの際にシフトは行なわない。ｏｆｆｓｅ
ｔの指定は、単にパターンをクリッピングするだけであ
る。（これに対して、ＢＶＭＡＰ命令では、ｓｒｃとｄ
ｅｓｔのｏｆｆｓｅｔがずれていた場合にはシフトが行
なわれる）

【０１８０】〔プログラム例外〕

【０１８１】１２−９．１０進演算命令 １０進演算に関しては、符号なしＰＡＣＫＥＤ形式（Ｂ
ＣＤ）の１０進数の１ワードの加減算とＰＡＣＫ／ＵＮ
ＰＡＣＫ処理をメインプロセッサの〈〈Ｌ１〉〉仕様と
してサポートし、符号付きＰＡＣＫＥＤ形式１０進数の
１ワードの加減算を〈〈Ｌ２〉〉仕様としてサポートす
る。また、多桁の１０進数の加減乗除はコプロセッサで
行なう。このうち、本章では符号なしＰＡＣＫＥＤ形式
１０進数の加減算とＰＡＣＫ／ＵＮＰＡＣＫ処理につい
て説明を行なう。符号付きＰＡＣＫＥＤ形式１０進数を
サポートする〈〈Ｌ２〉〉の命令については、後の章で
説明を行なう。１０進演算のアドレッシングモードは一
般命令と同じになっている。本発明装置では本節で述べ
る１０進演算命令４種類はサポートしない。 〔ニモニック〕 ＡＤＤＤＸ ｓｒｃ，ｄｅｓｔ（本発明装置ではサポ
ートしない） 〔命令の機能〕 ＢＣＤの加算 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１７３に示
す。 〔フラッグ変化〕図１７４に示す。 〔解説〕パックされたＢＣＤの加算を行なう。８ビット
（２桁）、１６ビット（４桁）、３２ビット（８桁）、
６４ビット（１６桁）のＢＣＤデータを扱うことができ
る。ただし、６４ビットは〈〈ＬＸ〉〉仕様である。ソ
ースオペランドのサイズがデスティネーションオペラン
ドのサイズよりも小さい時は、ソースがゼロ拡張された
上で加算される。ＢＣＤの数は符号拡張が無意味なの
で、基本的には符号なしの数と考え、ＡＤＤＤＸのフラ
ッグ変化はＡＤＤＵに準じるものとする。結果がｄｅｓ
ｔに入らない時にＶ＿ｆｌａｇがセットされること、ｄ
＜ｓの時はｄｅｓｔのサイズからの桁上げがＸ＿ｆｌａ
ｇにセットされること、などもＡＤＤＵと同様である。
ただし、ＡＤＤＵとは異なり、Ｚ＿ｆｌａｇはＡＤＤ
Ｘ，ＳＵＢＸのように累積で変化する。ｓｒｃ，ｄｅｓ
ｔの各桁が０〜９以外の数を含んでいた場合、つまりＡ
ＤＤＤＸ，ＳＵＢＤＸのオペランドがＢＣＤでなかった
場合には、ＥＩＴとはならないが、ｄｅｓｔやフラッグ
に設定される結果は保証できない（インプリメント依存
になる）ものとする。不正オペランド例外（ＩＯＥ）と
しないのは、インプリメントの負担が大きく、実行速度
に影響が出るためである。

【０１８２】〔プログラム例外〕 ・〈〈Ｌ１〉〉機能例外 ・ＡＤＤＤＸの正しいビットパターンがデコードされた
とき 〔ニモニック〕 ＳＵＢＤＸ ｓｒｃ，ｄｅｓｔ（本発明装置ではサポ
ートしない） 〔命令の機能〕 １０進ＢＣＤの減算 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１７５に示
す。 〔フラッグ変化〕図１７６に示す。 〔解説〕パックされたＢＣＤの減算を行なう。８ビット
（２桁）、１６ビット（４桁）、３２ビット（８桁）、
６４ビット（１６桁）のＢＣＤデータを扱うことができ
る。ただし、６４ビットは〈〈ＬＸ〉〉仕様である。ソ
ースオペランドのサイズがデスティネーションオペラン
ドのサイズよりも小さい時は、ソースがゼロ拡張された
上で加算される。ＢＣＤの数は符号拡張が無意味なの
で、基本的には符号なしの数と考え、ＳＵＢＤＸのフラ
ッグ変化はＳＵＢＵに準じるものとする。結果が負にな
った時にＶ＿ｆｌａｇがセットされること、ｄ＜ｓの時
はｄｅｓｔのサイズからの桁下げがＸ＿ｆｌａｇにセッ
トされること、などもＳＵＢＵと同様である。ただし、
ＳＵＢＵとは異なり、Ｚ＿ｆｌａｇはＡＤＤＸ，ＳＵＢ
Ｘのように累積で変化する。ＳＵＢＤＸで結果が負にな
った場合には、ｄｅｓｔは絶対値表現ではなく補数表現
（１０の補数）となる。したがって、ｄｅｓｔは上位桁
からの繰り下がりがあった場合と同じ値になる。 ｓｒｃ，ｄｅｓｔの各桁が０〜９以外の数を含んでいた
場合、つまりＡＤＤＤＸ，ＳＵＢＤＸのオペランドがＢ
ＣＤでなかった場合には、ＥＩＴとはならないが、ｄｅ
ｓｔやフラッグに設定される結果は保証できない（イン
プリメント依存になる）ものとする。不正オペランド例
外（ＩＯＥ）としないのは、インプリメントの負担が大
きく、実行速度に影響が出るためである。

【０１８３】〔プログラム例外〕 ・〈〈Ｌ１〉〉機能例外 ・ＳＵＢＤＸの正しいビットパターンがデコードされた
とき 〔ニモニック〕 ＰＡＣＫｓｓ ｓｒｃ，ｄｅｓｔ（本発明装置ではサ
ポートしない） 〔命令の機能〕 ｐａｃｋ ｓｔｒｉｎｇ ｉｎｔｏ ＢＣＤ ＢＣＤへのパック 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１７７に示
す。 〔フラッグ変化〕図１７８に示す。 〔解説〕ｓｒｃをＢＣＤ（Ｂｉｎａｒｙ Ｃｏｄｅｄ
Ｄｅｃｉｍａｌ）にパックしてｄｅｓｔに転送する。実
際には、ｓｓにＢ，Ｈ，Ｗ，Ｌのいずれかの文字が入
り、次のようなニモニックとオペレーションになる。 なお、ＰＡＣＫｓｓ，ＵＮＰＫｓｓにおいて、サイズの
違いによってニモニックまで変えているのは、サイズの
違いによって命令自体の意味もかなり変わると考えられ
るためである。つまり、一般の命令では、サイズの違い
によってゼロ拡張や符号拡張を行なうだけであったが、
ＰＡＣＫｓｓ，ＵＮＰＫｓｓでは命令のオペレーション
自体がかなり異なっている。ＰＡＣＫ，ＵＮＰＫで、上
記の説明に含まれない不合理なサイズの組み合わせを指
定した場合には、動作を保証しない（インプリメントに
依存した値がｄｅｓｔに設定される）ものとする。アー
キテクチャ上は予約命令例外（ＲＩＥ）とするのが望ま
しいが、２つのオペランドのサイズの組み合わせによっ
て予約命令例外（ＲＩＥ）を検出するのはインプリメン
トの負担が大きいため、予約命令例外（ＲＩＥ）とはし
ない。これは、異種サイズ間の論理演算の場合も同様で
ある。ｓｒｃのうち、ｄｅｓｔに影響を与えないフィー
ルド（ＰＡＣＫＨＢの２＾７〜２＾４のビットなど）に
ついては、０かどうかのチェックは行なわず、０でなく
ても無視する。文字コードをそのままパックするケース
を考えると、０でないことの方が多い。

【０１８４】〔プログラム例外〕 ・〈〈Ｌ１〉〉機能例外 ・ＰＡＣＫｓｓの正しいビットパターンがデコードされ
たとき 〔ニモニック〕 ＵＮＰＫｓｓ ｓｒｃ，ｄｅｓｔ，ａｄｊ（本発明装置
ではサポートしない） 〔命令の機能〕 ｕｎｐａｃｋ ＢＣＤ ＢＣＤからのアンパック 〔命令オプション〕なし 図１７９に示す。 〔フラッグ変化〕図１８０に示す。 〔解説〕ＢＣＤ（Ｂｉｎａｒｙ Ｃｏｄｅｄ Ｄｅｃｉ
ｍａｌ）のｓｒｃのアンパックを行ない、アンパックし
た値に補正値ａｄｊを加えてｄｅｓｔに転送する。補正
値ａｄｊを加えるのは、ＵＮＰＫ命令によって直接文字
コードまで生成するためである。ａｄｊの加算は、ＢＣ
Ｄではなくバイナリの加算である。ａｄｊのサイズはｄ
ｅｓｔのサイズと共通にＷＷフィールドによって指定さ
れる。実際には、ｓｓにＢ，Ｈ，Ｗ，Ｌのいずれかの文
字が入り、次のようなニモニックとオペレーションにな
る。図１８１に示す。ＰＡＣＫ，ＵＮＰＫで、上記の説
明に含まれない不合理なサイズの組み合わせを指定した
場合には、動作を保証しない（インプリメントに依存し
た値がｄｅｓｔに設定される）ものとする。アーキテク
チャ上は予約命令例外（ＲＩＥ）とするのが望ましい
が、２つのオペランドのサイズの組み合わせによって予
約命令例外（ＲＩＥ）を検出するのはインプリメントの
負担が大きいため、予約命令例外（ＲＩＥ）とはしな
い。ａｄｊの加算によるオーバーフローは無視する。

【０１８５】〔プログラム例外〕 ・〈〈Ｌ１〉〉機能例外 ・ＵＮＰＫｓｓの正しいビットパターンがデコードされ
たとき

【０１８６】１２−１０．ストリング命令 「ストリング」とは、８ビット、１６ビット、３２ビッ
ト、または６４ビットのデータを任意の長さだけ連続し
て並べたデータタイプである。（ＳＳＣＨ命令に限り、
連続ではなく、一定間隔で飛び飛びのアドレスにあるデ
ータの集合もサポートしている。） 個々のデータの意味は特に決まっておらず、実際の文字
コードになる場合、整数になる場合、浮動小数になる場
合などがある。これは、ユーザ側で解釈する。ストリン
グの範囲を示す方法には、 ・ストリングの長さ（データ数）を指定する方法 ・ストリング終了を示す文字（ターミネータ）を指定す
る方法 の２通りがあり、使用目的や言語によって適した方を選
択する必要がある。本発明装置のストリング命令ではス
トリングのデータ数がパラメータとなっているが、さら
にオプションの終了条件という形でターミネータを与え
ることができ、両方の指定方法をサポートしている。本
発明装置のストリング命令の特徴の一つとして、ポイン
タの増減量を自由に設定できるということがあげられ
る。そのため、ストリングサーチ命令（ＳＳＣＨ命令）
を使ってテーブル検索や多次元配列のスキャンなども行
なうことができる。また、本発明装置ではストリング命
令ＳＭＯＶ，ＳＣＭＰ，ＳＳＣＨの終了条件として大小
比較や二値比較を含む豊富な条件が指定でき、これも大
きな特徴となっている。ストリング命令のうち、ストリ
ングサーチ用のＳＳＣＨ命令は、検索条件が終了条件と
して指定されるため、終了条件にのみ意味がある命令と
なっている。本発明装置のストリング命令で指定できる
条件（ｅｅｅｅ）については、付録を参照のこと。本発
明装置では〈〈Ｌ２〉〉仕様となっている、終了条件Ｏ
ＵＴＵ−ＺＥはサポートしない。ストリング命令の用途
としては、文字どおり８／１６ビットの文字列を処理す
るもののほか、特定のビットパターンのサーチ、メモリ
のブロック転送、構造体の代入、メモリ領域のクリアな
どの応用がある。ストリング命令は任意長ビットフィー
ルド命令と同じく不定長のデータを扱うため、実行中の
割り込み受付、実行再開の機能が不可欠である。一方、
ストリング命令自体がコンパイラの生成するコードとな
ることはほとんどなく、アセンブラで書かれたサブルー
チンとして提供されることが多い。そのため、対称性や
アドレッシングモードについての制限はあまり問題にな
らない。したがって、本発明装置のストリング命令で
は、オペランドや実行途中の状態保持のために固定番号
のレジスタ（Ｒ０−Ｒ４）を使うようになっている。主
なレジスタの使い方は次のようになる。 このうち、ストリングの長さを表わすＲ２はエレメント
数であって、バイト数ではない。Ｒ２は符号なしの数と
して扱われ、Ｒ２＝０の場合はエレメント数による命令
終了は行なわないという意味に解釈される。つまり、エ
レメント数による終了を避けたい場合には、Ｒ２＝０と
して命令を実行すれば良いことになる。インプリメント
上は、ストリング命令の実行パターンは次のようになる
のが一般的である。 ただし、Ｒ２＝０とした場合に、エレメント数をＨ’１
００００００００と考えるか、無限大（エレメント数の
チェックを行なわない）と考えるかはインプリメントに
依存する。つまり、Ｈ’１００００００００回のエレメ
ント操作を行なっても命令を終了しなかった場合に、そ
の後の動作はインプリメント依存になるものとする。た
だし、エレメント数以外の要因により命令を終了した場
合（Ｒ２＝０の場合は普通こうなる）には、命令終了後
のＲ２の値（付録１１参照）が正しくセットされていな
ければならない。実際には、ＳＳＣＨ／ＲでＲ５＝０を
指定したような特殊な場合を除いて、Ｈ’１０００００
０００回のエレメント操作を行なう間にアドレス変換例
外（ＡＴＲＥ）やバスアクセス例外（ＢＡＥ）を起こ
し、命令中断となるのが普通である。ストリング命令は
いろいろな要因で終了するため、それらを区別するため
にフラッグを用いる。それぞれのフラッグの意味は、次
のようになっている。 これ以外に終了要因のないＳＣＭＰ，ＳＳＣＨでは、Ｖ
＿ｆｌａｇとＦ＿ｆｌａｇの変化が相補的となる。ＳＣ
ＭＰの場合には、これ以外に比較データの不一致によっ
て命令を終了する場合がある。 〔ニモニック〕 ＳＭＯＶ 〔命令の機能〕 ｃｏｐｙ ｓｔｒｉｎｇ ストリングのコピー 〔命令オプション〕 〔命令ビットパターンとアセンブラ表記〕図１８２に示
す。 〔フラッグ変化〕図１８３に示す。 〔解説〕ストリングの転送を行なう。減少方向の操作を
するストリング命令ＳＭＯＶ／Ｂでは、最初にＲ０，Ｒ
１で指定するアドレスが、操作対象となるストリングの
占めるアドレスの最大アドレス＋１を指し、Ｒ０，Ｒ１
をプリデクリメントしながら操作を進める。ＳＭＯＶで
ｓｒｃとｄｅｓｔがオーバーラップしていた時に、／
Ｆ，／Ｂのうち正しくない方のオプションを指定した場
合の動作は、ＢＶＣＰＹ，ＢＶＭＡＰと同じように保証
しないものとする。つまり、インプリメントや命令実行
中断の有無によって異なる場合がある。これは、高機能
命令の特徴を生かしてパイプライン的なメモリアクセス
をした場合に、メモリアクセスの順番が変わることがあ
り、必ずしも前エレメントの書き込みが終わってから次
エレメントの読み出しを行なうとは限らないからであ
る。なお、逆方向の処理オプション／Ｂは、この命令Ｓ
ＭＯＶ／Ｂに限り〈〈Ｌ２〉〉ではなく、〈〈Ｌ１〉〉
となっている。任意長ビットフィールド命令やストリン
グ命令などの高機能命令の詳細仕様や、命令終了後のレ
ジスタ値については、付録１１を参照のこと。

【０１８７】〔プログラム例外〕 〔ニモニック〕 ＳＣＭＰ 〔命令の機能〕 ｃｏｍｐａｒｅ ｓｔｒｉｎｇ ストリングの比較 〔命令オプション〕 〔命令ビットパターンとアセンブラ表記〕図１８４に示
す。 〔フラッグ変化〕図１８５に示す。 〔解説〕ストリングｓｒｃ１，ｓｒｃ２，の比較を行な
う。２つのストリングが一致している間は比較を続け、
一致しない文字が見付かれば比較を終了する。ＳＣＭＰ
命令では、ＣＭＰ命令と同様に、ｓｒｃ２−ｓｒｃ１の
結果をもとにしてフラッグの設定を行なう。例えばＬ＿
ｆｌａｇは、ｓｒｃ１に対してｓｒｃ２の方がより小さ
いということを示す。ｓｒｃ１−ｓｒｃ２の結果をもと
にしてフラッグの設定を行なうのではない。終了条件を
持つＳＣＭＰ命令の応用としては、テキストを一行単位
で比較する（Ｒ３に改行の文字コードをセットしてＳＣ
ＭＰ／ＥＱを実行）、数字が続く間だけ比較する、全角
文字が続く間だけ比較する、といったものがある。ＳＣ
ＭＰでは、命令を終了させる要因が次の３つ存在し、フ
ラッグ変化によってそれらを見分けることができる。 １〜３の要因のうち、２と３のチェックを同時に行なう
ことは可能であるが、１の要因のチェックは、２，３と
は別のフェーズで行なわれる。したがって、２と３が同
時に成立することはあるが、１と２や１と３が同時に成
立することはない。１，２，３の少なくても一つの終了
要因が成立した場合にＳＣＭＰ命令が終了する。比較す
るデータが一致している間は、その値（ｓｒｃ１＝ｓｒ
ｃ２）が終了条件のテスト対象となるが、データに不一
致があった場合には、Ｒ０により示されるｓｒｃ１の方
を終了条件のテスト対象とする。ただし、不一致により
ＳＣＭＰ命令が終了した場合には、終了条件が成立した
かどうかという情報は必要ないことが多いため、これは
単なる約束に過ぎない。また、終了条件が満たされない
と意味を持たないＭ＿ｆｌａｇについては、別の終了要
因により終了した場合に、意味が不明確となる。そのよ
うな場合のフラッグ変化は、０になるものと決めてお
く。Ｚ＿ｆｌａｇ，Ｌ＿ｆｌａｇ、Ｘ＿ｆｌａｇについ
ては、一致、不一致にかかわらず必ず最後のデータの比
較結果を反映する。したがって、３．以外の要因で終了
した場合（データが一致している場合）には、自動的に
Ｚ＿ｆｌａｇ＝１，Ｌ＿ｆｌａｇ＝０，Ｘ＿ｆｌａｇ＝
０となる。なお、ＳＣＭＰでは符号なしデータ、符号付
きデータの両方を扱うため、Ｌ＿ｆｌａｇにエレメント
を符号付きデータと考えた時の比較結果が入り、Ｘ＿ｆ
ｌａｇにエレメントを符号なしデータと考えた時の比較
結果が入るようになっている。ＢＴＲＯＮの文字コード
は符号なしで扱う必要があるし、一般の整数を扱うので
あれば、符号付きのデータを扱う必要もある。ＳＣＭＰ
のフラッグ変化をまとめると図１８６のようになる。○
は終了要因が満たされたことを示し、×は終了要因が満
たされないことを示す。 ／Ｂオプションは〈〈Ｌ２〉〉であるが本発明装置では
サポートする。

【０１８８】〔プログラム例外〕 〔ニモニック〕 ＳＳＣＨ 〔命令の機能〕 ｆｉｎｄ ａ ｃｈａｒａｃｔｅｒ ｉｎ ａ ｓｔｒ
ｉｎｇ ストリングのサーチ 〔命令オプション〕 〔命令ビットパターンとアセンブラ表記〕図１８７に示
す。 〔フラッグ変化〕図１８８に示す。 〔解説〕ストリングをサーチし、条件に合うエレメント
を見つけ出す。’／Ｒ’オプションの場合には、Ｒ５の
正負にかかわらず、常にエレメントの比較後にＲ０が更
新（ポストインクリメントまたはポストデクリメント）
される。ＳＳＣＨ／ＲのＲ５のサイズはＲ０のポインタ
サイズと等しくなる。つまり、本発明装置３２では３２
ビット固定であり、本発明装置６４ではＰビットまたは
モードによって指定される。ＳＳ（Ｒ３，Ｒ４，エレメ
ントサイズ）とは独立である。

【０１８９】〔プログラム例外〕 〔ニモニック〕 ＳＳＴＲ 〔命令の機能〕 ｓｔｏｒｅ ｃｈａｒａｃｔｅｒｓ 同一データを繰り返し書き込み（ストリングのフィル） 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１８９に示
す。 〔フラッグ変化〕図１９０に示す。 〔解説〕先頭アドレス（Ｒ１）と長さ（Ｒ２）により指
定されたメモリ領域に、Ｒ３の値を繰り返し書き込む。
ＳＳＴＲ命令では終了条件が意味を持たないため、終了
条件の指定は行なわない。なお、ストリング命令でＲ２
＝０の場合はエレメント数による終了を行なわないが、
ＳＳＴＲ命令の場合はエレメント数による終了が唯一の
終了要因であり、Ｒ２＝０を指定すると無限ループを形
成することになる。これについては、ハードウエアでは
特に対処せず、プログラム側で注意してもらうことにす
る。ただ、実行中の割り込み受付や再実行は可能なの
で、この命令によって間違って無限ループに入ったとし
ても、タスクやプロセスのスケジューリング等には影響
しない。通常は複数の命令によって構成される無限ルー
プが、たまたま一命令にまとめられただけと考える。Ｒ
２＝０を不正オペランド例外ＩＯＥとしないのは、他の
ストリング命令との仕様の統一や、インプリメントの負
担、高速化を考えたためである。このほか、ＳＳＣＨや
ＱＳＣＨ命令でも、パラメータや終了条件の指定によっ
ては一つの命令で無限ループを形成する場合がある。

【０１９０】〔プログラム例外〕

【０１９１】１２−１１．キュー命令 本発明装置ではキューを操作するための命令として、Ｑ
ＩＮＳ（エントリの挿入）、ＱＤＥＬ（エントリの削
除）、ＱＳＣＨ（エントリのサーチ）の３つの命令が用
意されている。本発明装置でサポートしているキュー
は、各キューエントリの先頭から１番目と２番目のデー
タが絶対アドレスのリンクポインタとなった、ダブルリ
ンクのキューである。キューエントリの先頭にあるデー
タが次のキューエントリへのポインタとなり、キューエ
ントリの２番目にあるデータが前のキューエントリへの
ポインタとなっている。キュー命令の仕様は、キューヘ
ッダをキュー命令のオペランドとして直接指定できるよ
うに、以下のような方針で決められている。 １．ＱＤＥＬでは、指定したエントリではなく直後のエ
ントリが削除される。ＱＵＥＵＥ ＨＥＡＤをオペラン
ドとして指定した場合には、先頭のエントリが削除され
ることになる。ＱＳＣＨ／Ｂで見付けたエントリを削除
する場合や、キューの最後のエントリを削除する場合に
は間接参照が必要になるが、ＱＳＣＨ／Ｆで見付けたエ
ントリを削除する場合やキューの先頭のエントリを削除
する場合に比較すれば、頻度は少ないと考えられる。 ２．ＱＩＮＳでは、指定したエントリの直前に新しいエ
ントリが挿入される。ＱＵＥＵＥ ＨＥＡＤをオペラン
ドとして指定した場合には、キューの最後にエントリが
挿入されることになる。これについては２つの考え方が
ある。ＱＤＥＬ命令との対称性を考えると、ＱＩＮＳで
は指定したエントリ（あるいはＱＵＥＵＥ ＨＥＡＤ）
の直後にエントリを挿入する方が望ましい。これは、Ｑ
ＩＮＳで挿入したエントリをＱＤＥＬで削除するため
に、同じオペランドを指定できるからである。また、キ
ューをスタック（ＬＩＦＯ）的な使い方にする場合に
も、このような仕様の方が良い。一方、キューをＦＩＦ
Ｏで使う場合には、ＱＩＮＳでキューの最後にエントリ
を挿入し、ＱＤＥＬではキューの先頭のエントリを削除
することが多い。こちらの方がキュー本来の使い方であ
るし、ＩＴＲＯＮでもそのような例がある。したがっ
て、後者の仕様にする。 ３．ＱＳＣＨでは、現在のエントリではなく直後のエン
トリからサーチを始める。ＱＵＥＵＥ ＨＥＡＤをオペ
ランドとして指定した場合には、キューの先頭からサー
チを始めることになる。また、サーチが成功した場合に
次のサーチを行なうには、そのままもう一度ＱＳＣＨを
実行すればよい。この考え方は、他の高機能命令（スト
リング、任意長ビットフィールド操作）とは異なったも
のである。すなわち、ストリング命令では現在ポインタ
の指しているデータ自体からサーチが始まり、連続サー
チを行なう場合には別命令でポインタを更新しておく必
要がある。これはキュー命令とは異なった動きである。
しかし、キューの場合にはヘッダが別になっているとい
う事情があり、扱いが異なっているため、別の仕様にし
ても構わないと判断した。 ４．空のキューをフラッグで判定する。ＱＩＮＳで空の
キューにデータを挿入した場合、ＱＤＥＬでエントリの
削除の結果キューが空になった場合には、Ｚ＿ｆｌａｇ
をセットする。また、ＱＤＥＬで空のキューからエント
リを削除しようとした場合は、エラーなのでポインタの
付け変えは行なわないが、この時Ｖ＿ｆｌａｇをセット
する。 〔ニモニック〕 ＱＩＮＳ ｅｎｔｒｙ，ｑｕｅｕｅ 〔命令の機能〕 ｉｎｓｅｒｔ ａ ｎｅｗ ｅｎｔｒｙ ｉｎｔｏ ａ
ｑｕｅｕｅ ダブルリンクのキューへ挿入 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１９１に示
す。 〔フラッグ変化〕図１９２に示す。 〔解説〕ｅｎｔｒｙで指定される新しいキューのエント
リが、ｑｕｅｕｅで示されるキューエントリの直前に挿
入される。ｑｕｅｕｅで指定されるキューエントリがキ
ューヘッダであった場合には、この命令によって、キュ
ーの最後に新しいエントリが挿入されることになる。命
令実行前にキューが空であったかどうかによって、Ｚ＿
ｆｌａｇがセットされる。 ［３２ビットで処理を行なう場合のＱＩＮＳ命令のオペ
レーション］図１９３に示す。 ［実行前］図１９４に示す。 ［実行後］図１９５に示す。ＥａＭｑＰ，ＥａＭａＰ２
で指定されるアドレッシングモードでは、レジスタ直接
Ｒｎ、＠−ＳＰ，＠ＳＰ＋，＃ｉｍｍ＿ｄａｔａのモー
ドは使用できない。なお、ＱＩＮＳでは、命令の実行の
ために直接必要ではない部分のデータ構造のチェック
（ｑｕｅｕｅの前後のキューエントリのリンク関係な
ど）は特に行なわない。オペレーションに書かれている
通りの動作を行なう。

【０１９２】〔プログラム例外〕 〔ニモニック〕 ＱＤＥＬ ｑｕｅｕｅ，ｄｅｓｔ 〔命令の機能〕 ｒｅｍｏｖｅ ａｎ ｅｎｔｒｙ ｆｒｏｍ ａ ｑｕ
ｅｕｅ ダブルリンクのキューエントリを削除 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図１９６に示
す。 〔フラッグ変化〕図１９７に示す。 〔解説〕ｑｕｅｕｅで指定されたキューエントリの次の
エントリを削除し、削除されたエントリのアドレスをｄ
ｅｓｔにセットする。削除されたエントリのアドレスを
ｄｅｓｔにセットするのは、それ以後削除したエントリ
を操作することが多いためである。ｑｕｅｕｅとしてキ
ューヘッダを指定した場合には、キューの先頭のエント
リが削除されることになる。ｑｕｅｕｅで指定されたキ
ューが空のキューであった場合は、命令の実行ができな
い。この時、ＥＩＴは起動せず、Ｖ＿ｆｌａｇ，Ｚ＿ｆ
ｌａｇのセットだけを行なって命令を終了する。ｄｅｓ
ｔは無変化となる。ｄｅｓｔ／ＥａＷ！Ｓでは、＠−Ｓ
Ｐのモードを禁止している。これは、キューが空でＶ＿
ｆｌａｇがセットされ、ｄｅｓｔの転送ができない場合
に、ｄｅｓｔに＠−ＳＰが指定されていると命令動作が
まぎらわしくなるためである。 ［３２ビットで処理を行なう場合のＱＤＥＬ命令の オ
ペレーション］図１９８に示す。 ［実行前］図１９９に示す。 ［実行後］図２００に示す。ＥａＲｑＰで指定されるア
ドレッシングモードでは、レジスタ直接、＠−ＳＰ，＠
ＳＰ＋，＃ｉｍｍ＿ｄａｔａのモードは使用できない。
なお、ＱＤＥＬでは、空のキューの判定以外のチェッ
ク、命令の実行のために直接必要ではない部分のデータ
構造のチェック（ｑｕｅｕｅの前後のキューエントリの
リンク関係など）は特に行なわない。オペレーションに
書かれている通りの動作を行なう。

【０１９３】〔プログラム例外〕 〔ニモニック〕 ＱＳＣＨ 〔命令の機能〕 ｓｅａｒｃｈ ｑｕｅｕｅ ｅｎｔｒｉｅｓ キューのサーチ 〔命令オプション〕 〔命令ビットパターンとアセンブラ表記〕図２０１に示
す。セットの必要なのは、Ｒ０，Ｒ２，Ｒ３（オプショ
ン），Ｒ４（オプション），Ｒ５，Ｒ６（オプション）
であり、結果が入るのは、Ｒ０，Ｒ１である。続けて次
のサーチを行なうことができる。 〔フラッグ変化〕図２０２に示す。 〔解説〕キューのエントリをサーチし、条件に合ったも
のを見付ける。逆方向のサーチ機能／Ｂ、およびマスク
の機能／ＭＲは〈〈Ｌ２〉〉となっている。本発明装置
では逆方向のサーチ機能／Ｂをサポートする。マスクの
機能／ＭＲはサポートしない。この命令はキューの長さ
に依存した処理量となるので、ストリング命令と同じよ
うに実行中の中断に対する考慮が必要である。したがっ
て、オペランドと途中の実行状態は固定番号のレジスタ
に置く。サーチ条件としては、マスク（特定ビットの抽
出）と比較が用意されている。マスクはフラッグのサー
チに用い、比較は優先度の処理などに用いる。比較条件
の指定は、ストリング命令の終了条件の指定と同じであ
る。キューの終りを判定するために、キューのエントリ
アドレスとキューの終了アドレスＲ２との比較を行な
い、一致した場合には命令を終了する。Ｒ２との比較に
よって命令を終了した場合、すなわち、それまでにサー
チ条件を満たすものがなく、サーチ失敗であった場合に
は、Ｖ＿ｆｌａｇをセットして命令を終了する。ＥＩＴ
は起動しない。ＱＳＣＨ命令の条件指定によっては、一
つの命令の中で無限ループに入ることがある。これにつ
いては、ハードウエアでは特に対処せず、プログラム側
で注意してもらうことにする。ただ、実行中の割り込み
受付や再実行は可能なので、ユーザプログラムの中で間
違って無限ループに入ったとしても、タスクやプロセス
のスケジューリング等には影響しない。通常は複数の命
令によって構成される無限ループが、たまたま一命令に
まとめられただけと考える。サーチが終了した時に、Ｒ
０は指定した条件に合うエントリを、Ｒ１はその直前の
エントリを指している。Ｒ１は、シングルリンクのキュ
ーの時にエントリを削除するために使用することができ
る。また、ＱＤＥＬでは指定したエントリの次のエント
リが削除されるので、ＱＳＣＨ／Ｆで見付けたエントリ
自体を削除する場合には、ＱＳＣＨ実行後、＠Ｒ０では
なく＠Ｒ１をパラメータとしてＱＤＥＬを実行すればよ
い。一般に、Ｒ０，Ｒ２にＱＵＥＵＥ ＨＥＡＤのアド
レスをセットしてＱＳＣＨ命令を実行することにより、
キューが空の場合を含めてキュー全体のサーチを行なう
ことができる。ＱＳＣＨは、シングルリンクキューとダ
ブルリンクキューで共用することを狙った命令である。 ［ＱＳＣＨのオペレーション］図２０３に示す。このう
ち、ｃｈｅｃｋ＿ｉｎｔｅｒｒｕｐｔは、外部から割り
込みがかかっているかどうかを調べ、割り込みがかかっ
ていれば、ＱＳＣＨの実行を中断して割り込み処理を始
めるというものである。割り込み処理終了後にＱＳＣＨ
命令の残りの部分を実行する。 ［実行前］図２０４に示す。 ［実行後］図２０５に示す。

【０１９４】〔プログラム例外〕

【０１９５】１２−１２．ジャンプ命令 〔ニモニック〕 ＢＲＡ ｎｅｗｐｃ 〔命令の機能〕 ｂｒａｎｃｈ ａｌｗａｙｓ ジャンプ（ＰＣ相対） 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２０６に示
す。 〔フラッグ変化〕図２０７に示す。 〔解説〕ＢＲＡ命令は、ＰＣ相対のみのアドレッシング
をサポートするジャンプ命令である。ディスプレースメ
ントのサイズとして、ＢＲＡ：Ｄでは８ビットが、ＢＲ
Ａ：Ｇでは８ビット、１６ビット、３２ビット、６４ビ
ットが利用できる。本発明装置の命令は必ず偶数アドレ
スから始まるので、短縮形のＢＲＡ：Ｄ命令では、＃ｄ
８を２倍して使用する。すなわち、 となる。ＢＲＡ：ＧでＳＳ＝００を指定した場合には、
＃ｄＳを２倍せずにそのまま使用する。ＢＲＡ：Ｇでｎ
ｅｗｐｃが１６ビットの場合、ＪＭＰ＠（＃ｄＳ：１
６，ＰＣ）と命令機能、コードサイズともに同じである
が、実行サイクル数を短くできる可能性があるため、別
命令となっている。ＢＲＡ：Ｇで、ｎｅｗｐｃが奇数で
あった場合には、ジャンブ先が奇数アドレスになるた
め、奇数アドレスジャンプ例外（ＯＡＪＥ）となる。こ
れは、Ｂｃｃ：Ｇ，ＢＳＲ：Ｇ，ＪＭＰ，ＪＳＲ命令も
同様である。ＢＲＡ：Ｄ，Ｂｃｃ：Ｄ，ＢＳＲ：Ｄで
は、オペランドを２倍して使用するため、ＯＡＪＥは発
生しない。ＢＲＡ：Ｇ，Ｂｃｃ：Ｇ，ＢＳＲ：ＧでＳＳ
＝００の場合、オペランドサイズは８ビットであるが、
＃ｄＳフィールドは１６ビットとなる。この時、＃ｄＳ
フィールドは下位８ビットのみを使用し、上位８ビット
には必ず０を入れておかなければならない。上位８ビッ
トが０でない場合は、これによって表現されるデータが
インプリメント依存の不定値になるものとする。つま
り、ＢＲＡ：Ｇ命令の場合は、ジャンプ先が不定とな
る。ＥＩＴにはしない。本発明装置ではこの命令に対
し、動的ブランチ予測処理をする。

【０１９６】〔プログラム例外〕 ・奇数アドレスジャンプ例外 ・奇数アドレスにジャンプしたとき 〔ニモニック〕 Ｂｃｃ ｎｅｗｐｃ 〔命令の機能〕 ｂｒａｎｃｈ ｃｏｎｄｉｔｉｏｎａｌｌｙ 条件ジャンプ（ＰＣ相対） 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２０８に示
す。 〔フラッグ変化〕図２０９に示す。 〔解説〕Ｂｃｃ命令は、ＰＣ相対のみのアドレッシング
をサポートする条件ジャンプ命令である。ディスプレー
スメントのサイズとして、Ｂｃｃ：Ｄでは８ビットが、
Ｂｃｃ：Ｇでは８ビット、１６ビット、３２ビット、６
４ビットが利用できる。本発明装置の命令は必ず偶数ア
ドレスから始まるので、Ｂｃｃ：Ｄ命令では、＃ｄ８を
２倍して使用する。すなわち、 となる。Ｂｃｃ：ＧでＳＳ＝００を指定した場合には、
＃ｄＳを２倍せずにそのまま使用する。Ｂｃｃの条件指
定部分（’ｃｃ’部分）の詳細とニモニック、ｃｃｃｃ
のビットパターンについては、付録を参照のこと。Ｂｃ
ｃで未定義の条件を指定した場合には、予約命令例外
（ＲＩＥ）となる。Ｂｃｃ：Ｇで条件不一致のためジャ
ンプしなかった時は、本発明装置では奇数アドレスジャ
ンプ例外（ＯＡＪＥ）を発生する場合と、発生しない場
合がある。本発明装置ではこの命令に対し、動的ブラン
チ予測処理をする。

【０１９７】〔プログラム例外〕 ・奇数アドレスジャンプ例外 ・奇数アドレスにジャンプしたとき 〔ニモニック〕 ＢＳＲ ｎｅｗｐｃ 〔命令の機能〕 ｊｕｍｐ ｔｏ ｓｕｂｒｏｕｔｉｎｅ サブルーチンジャンプ（ＰＣ相対） 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２１０に示
す。 〔フラッグ変化〕図２１１に示す。 〔解説〕ＢＳＲ命令は、ＰＣ相対のみのアドレッシング
をサポートするサブルーチンジャンプ命令である。ＰＣ
の値がスタックに退避される。ディスプレースメントの
サイズとして、ＢＳＲ：Ｄでは８ビットが、ＢＳＲ：Ｇ
では８ビット、１６ビット、３２ビット、６４ビットが
利用できる。本発明装置の命令は必ず偶数アドレスから
始まるので、ＢＳＲ：Ｄ命令では、＃ｄ８を２倍して使
用する。すなわち、 となる。ＢＳＲ：ＧでＳＳ＝００を指定した場合には、
＃ｄＳを２倍せずにそのまま使用する。ＢＳＲ，ＪＳＲ
命令でスタックに退避されるＰＣ値としては、その次の
命令の先頭アドレスを使用する。これに対して、実効ア
ドレスの計算のためにＰＣを参照する場合（ＢＳＲなど
で暗黙にＰＣを参照する場合を含む）には、その命令
（次の命令ではない）の先頭アドレスをＰＣ値として使
用するので、注意が必要である。ＢＳＲ，ＪＳＲでは旧
のＰＣがスタックにセーブされるが、ＳＰのアラインメ
ントに関しては特にチェックしない。ＳＰが４の倍数で
ない場合にも、そのまま実行される。本発明装置ではこ
の命令に対し、動的ブランチ予測処理をする。

【０１９８】〔プログラム例外〕 ・奇数アドレスジャンプ例外 ・奇数アドレスにジャンプしたとき 〔ニモニック〕 ＪＭＰ ｎｅｗｐｃ 〔命令の機能〕 ジャンプ 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２１２に示
す。 〔フラッグ変化〕図２１３に示す。 〔解説〕ｎｅｗｐｃの実効アドレスにジャンプする。一
般のアドレッシングモードが使用可能なジャンプ命令で
ある。ｃａｓｅ文の実行などにおいては、ジャンプテー
ブルを参照してジャンプ先アドレスを決める場合があ
る。これはＪＭＰ命令と付加モードによるインデックス
アドレッシングとを組み合せることにより実現する。

【０１９９】〔プログラム例外〕 ・奇数アドレスジャンプ例外 ・奇数アドレスにジャンプしたとき 〔ニモニック〕 ＪＳＲ ｎｅｗｐｃ 〔命令の機能〕 ｊｕｍｐ ｔｏ ｓｕｂｒｏｕｔｉｎｅ サブルーチンジャンプ 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２１４に示
す。 〔フラッグ変化〕図２１５に示す。 〔解説〕ｎｅｗｐｃの実効アドレスにサブルーチンジャ
ンプする。ＰＣの値がスタックに退避される。ＢＳＲ，
ＪＳＲ命令でスタックに退避されるＰＣ値としては、そ
の次の命令の先頭アドレスを使用する。これに対して、
実効アドレスの計算のためにＰＣを参照する場合（ＢＳ
Ｒなどで暗黙にＰＣを参照する場合を含む）には、その
命令（次の命令ではない）の先頭アドレスをＰＣ値とし
て使用するので、注意が必要である。

【０２００】〔プログラム例外〕 ・奇数アドレスジャンプ例外 ・奇数アドレスにジャンプしたとき 〔ニモニック〕 ＡＣＢ ｓｔｅｐ，ｘｒｅｇ，ｌｉｍｉｔ，ｎｅｗｐ
ｃ 〔命令の機能〕 ａｄｄ，ｃｏｍｐａｒｅ ａｎｄ ｂｒａｎｃｈ インデクス値を増加するループ命令 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２１６に示
す。 〔フラッグ変化〕図２１７に示す。 〔解説〕加算、比較、条件ジャンプを一命令にした複合
命令であり、ループのプリミティブとして利用する。ｓ
ｔｅｐ、ｘｒｅｇ、ｌｉｍｉｔは符号付き整数として演
算、比較される。ｓｔｅｐは必ず正の値でないと条件ジ
ャンプの意味がないが（ｘｒｅｇが終了値と反対の方向
に変化することになる）、ｓｔｅｐの正負のチェックは
行なわず、オペレーションに書かれている通りの動作を
そのまま行なう。ＡＣＢ命令では、ループ命令として高
速実行ができるように、ｓｔｅｐ加算時のオーバーフロ
ーのチェックは行なわない。ｓｔｅｐを加算した結果オ
ーバーフローが起こり、符号が反転した場合には、符号
反転した正しくない値がそのままｌｉｍｉｔと比較され
る。ただし、比較のためのｌｉｍｉｔ−ｘｒｅｇの減算
がオーバーフローしたとしても、ｘｒｅｇ＜ｌｉｍｉｔ
の比較は正確に行なわれる。ＡＣＢ，ＳＣＢではＰＣ相
対でジャンプを行なう。ＳＳ＝００でディスプレースメ
ントが８ビットになる場合も、ＳＳ≠００の場合と同様
に、＃ｄＳ８は２倍せずにそのまま使用する。ＳＳ≠０
０の場合は、＃ｄＳ８のフィールドは使用せず（０にす
る）、ＳＳで指定されたサイズ（１６，３２，６４ビッ
ト）のデータが＃ｄＳ８の直後に続く。例えば、 で、ｌａｂｅｌとＡＣＢ：Ｑ命令のアドレスの差がＨ’
１２３４であった場合は、図２１８に示すビットパター
ンになる。これは、固定長ビットフィールド命令の：Ｉ
フォーマットでも同じである。 ［ＡＣＢのオペレーション］ ｎｅｗｐｃが奇数であった場合には、ジャンプ先が奇数
アドレスになるため、奇数アドレスジャンプ例外（ＯＡ
ＪＥ）となる。本発明装置では、終了条件満足のためジ
ャンプしなかった時も、奇数アドレスジャンプ例外（Ｏ
ＡＪＥ）を発生する。 ［詳細仕様調整中］ＡＣＢ，ＳＣＢ命令でＳＳ≠００の
時には、＃ｄＳ８のフィールドは使用しない。この時、
もし＃ｄＳ８のフィールドが０になっていなくても、単
に無視される。ただし、マニュアル上は、＃ｄＳ８のフ
ィールドには常に０を入れるようにしておく。本発明装
置ではこの命令に対して、動的ブランチ予測処理をす
る。

【０２０１】〔プログラム例外〕 ・奇数アドレスジャンプ例外 ・奇数アドレスにジャンプしたとき 〔ニモニック〕 ＳＣＢ ｓｔｅｐ，ｘｒｅｇ，ｌｉｍｉｔ，ｎｅｗｐ
ｃ 〔命令の機能〕 ｓｕｂｔｒａｃｔ，ｃｏｍｐａｒｅ ａｎｄ ｂｒａｎ
ｃｈ インデクス値を減少するループ命令 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２１９に示
す。 〔フラッグ変化〕図２２０に示す。 〔解説〕減算、比較、条件ジャンプを一命令にした複合
命令であり、ループのプリミティブとして利用する。ｓ
ｔｅｐ、ｘｒｅｇ、ｌｉｍｉｔなどは符号付き整数とし
て比較される。ｓｔｅｐは必ず正の値でないと条件ジャ
ンプの意味がないが、（ｘｒｅｇが終了値と反対の方向
に変化することになる）。ｓｔｅｐの正負のチェックは
行なわず、オペレーションに書かれている通りの動作を
そのまま行なう。ＳＣＢ命令では、ループ命令として高
速実行ができるように、ｓｔｅｐ減算時のオーバーフロ
ーのチェックは行なわない。ｓｔｅｐを減算した結果オ
ーバーフローが起こり、符号が反転した場合には、符号
反転した正しくない値がそのままｌｉｍｉｔと比較され
る。ただし、比較のためのｌｉｍｉｔ−ｘｒｅｇの減算
がオーバーフローしたとしても、ｘｒｅｇ＜ｌｉｍｉｔ
の比較は正確に行なわれる。ＡＣＢ，ＳＣＢではＰＣ相
対でジャンプを行なう。ＳＳ＝００でディスプレースメ
ントが８ビットになる場合も、ＳＳ≠００の場合と同様
に、＃ｄＳ８は２倍せずにそのまま使用する。ＳＳ≠０
０の場合は、＃ｄＳ８のフィールドは使用せず（０にす
る）、ＳＳで指定されたサイズ（１６，３２，６４ビッ
ト）のデータが＃ｄＳ８の直後に続く。 ［ＳＣＢのオペレーション］ ｎｅｗｐｃが奇数であった場合には、ジャンプ先が奇数
アドレスになるため、奇数アドレスジャンプ例外（ＯＡ
ＪＥ）となる。本発明装置では、終了条件満足のためジ
ャンプしなかった時も、奇数アドレスジャンプ例外（Ｏ
ＡＪＥ）を発生する。 ［詳細仕様調整中］ＡＣＢ，ＳＣＢ命令でＳＳ≠００の
時には、＃ｄＳ８のフィールドは使用しない。この時、
もし＃ｄＳ８のフィールドが０になっていなくても、単
に無視される。ただし、マニュアル上は、＃ｄＳ８のフ
ィールドには常に０を入れるようにしておく。本発明装
置ではこの命令に対して、動的ブランチ予測処理をす
る。

【０２０２】〔プログラム例外〕 ・奇数アドレスジャンプ例外 ・奇数アドレスにジャンプしたとき 〔ニモニック〕 ＥＮＴＥＲ ｌｏｃａｌ，ｒｅｇｌｉｓｔ 〔命令の機能〕 ｃｒｅａｔｅ ｎｅｗ ｓｔａｃｋ ｆｒａｍｅ スタックフレームの形成、高級言語用サブルーチンジャ
ンプ 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２２１に示
す。 〔フラッグ変化〕図２２２に示す。 〔解説〕高級言語用のスタックフレームを形成する。Ｅ
ＮＴＥＲのｌｏｃａｌは符号付きとして扱われ、ｌｏｃ
ａｌのサイズが小さい場合には、ｌｏｃａｌの値が符号
拡張される。ｌｏｃａｌが負の場合は意味がないスタッ
クフレームが形成されるが、特にチェックは行なわず、
オペレーションに書かれている通りの動作を行なう。こ
の点は、ＡＣＢ，ＳＣＢのｓｔｅｐと同じである。 高級言語用のスタックフレームの詳細は、付録を参照の
こと。退避するレジスタのビットマップ指定ＬｎＸＬ
は、図２２３のように行なう。ＬｎＸＬは、ＥａＲの拡
張部よりも後に置かれる。ＥＮＴＥＲのｒｅｇｌｉｓｔ
でｂｉｔ０，ｂｉｔ１（ＳＰ，ＦＰ）を指定した場合に
は、単にその指定が無視されるものとする。ｂｉｔ０，
ｂｉｔ１が”１”であっても、ＳＰ，ＦＰは転送されな
い。これを不正オペランド例外（ＩＯＥ）としないの
は、インプリメントの負担が大きく、実効速度に影響が
出るためである。ただし、チェックが行なわれていなく
ても、ＦＰ，ＳＰのビットには必ず’０’を入れてもら
うように、マニュアル等で指導する必要がある。ＦＰ，
ＳＰのアラインメントに関しては特にチェックしない。
ＦＰ，ＳＰが４の倍数でない場合にも、オペレーション
に書かれた通りの実行が行なわれる。ＥＮＴＥＲ：Ｇの
ｌｏｃａｌオペランドがメモリ上にあり、それがＥＮＴ
ＥＲ命令の実行に伴って形成されるスタックフレーム領
域と重なっていた場合には、命令再実行がきわめて難し
くなる。そこで、ＥＮＴＥＲ：Ｇ，ＪＲＮＧ：Ｇ、およ
び対称性からＥＸＩＴＤ：Ｇ命令では、メモリアクセス
を伴うアドレッシングモード、つまりレジスタ直接Ｒｎ
とイミディエート以外のアドレッシングモードは、すべ
て禁止している。この命令のオペランドとして動的な値
を設定したい場合には、テンポラリレジスタを一つ用意
し、レジスタ直接Ｒｎのモードを利用するということに
なる。ｌｏｃａｌとしてＦＰ，ＳＰを指定した場合の動
作は、インプリメント依存である。

【０２０３】〔プログラム例外〕 〔ニモニック〕 ＥＸＩＴＤ ｒｅｇｌｉｓｔ，ａｄｊｓｐ 〔命令の機能〕 ｅｘｉｔ ａｎｄ ｄｅａｌｌｏｃａｔｅ ｐａｒａｍ
ｅｔｅｒｓ 高級言語用サブルーチンリターンとパラメータ解放 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２２４に示
す。 〔フラッグ変化〕図２２５に示す。 〔解説〕高級言語用のスタックフレーム解放とレジスタ
の復帰を行ない、サブルーチンから戻る。その後ａｄｊ
ｓｐをＳＰに加え、スタック上に残っていたサブルーチ
ンのパラメータを捨てる。ＥＸＩＴＤのａｄｊｓｐは符
号付きとして扱われ、ａｄｊｓｐのサイズが小さい場合
には、ａｄｊｓｐの値が符号拡張される。ａｄｊｓｐが
負の場合は意味のない動作をするが、特にチェックは行
なわず、オペレーションに書かれている通りに実行を行
なう。この点は、ＡＣＢ，ＳＣＢのｓｔｅｐと同じであ
る。 高級言語用のスタックフレームの詳細は、付録を参照の
こと。復帰するレジスタのビットマップ指定ＬｘＸＬ
は、図２２６のように行なう。ＬｘＸＬは、ＥａＲの拡
張部よりも後に置かれる。ＥＸＩＴＤのｒｅｇｌｉｓｔ
でｂｉｔ１４，ｂｉｔ１５（ＳＰ，ＦＰ）を指定した場
合には、単にその指定が無視されるものとする。ｂｉｔ
１４，ｂｉｔ１５が”１”であっても、ＳＰ，ＦＰは転
送されない。これを不正オペランド例外（ＩＯＥ）とし
ないのは、インプリメントの負担が大きく、実効速度に
影響が出るためである。ただし、チェックが行なわれて
いなくても、ＦＰ，ＳＰのビットには必ず’０’を入れ
てもらうように、マニュアル等で指導する必要がある。
ＦＰ，ＳＰのアラインメントに関しては特にチェックし
ない。ＦＰ，ＳＰが４の倍数でない場合にも、オペレー
ションに書かれた通りの実行が行なわれる。ＥＸＩＴＤ
で、スタックから復帰されたリターンアドレスが奇数で
あった場合には、ジャンプ先が奇数アドレスになるた
め、奇数アドレスジャンプ例外（ＯＡＪＥ）となる。Ｅ
ＸＩＴＤのオペランドａｄｊｓｐ／ＥａＲ！Ｍでは、メ
モリアクセスを伴うアドレッシングモード、つまりレジ
スタ直接Ｒｎとイミディエート以外のアドレッシングモ
ードは、すべて禁止している。この命令のオペランドと
して動的な値を設定したい場合には、テンポラリレジス
タを一つ用意し、レジスタ直接Ｒｎのモードを利用する
ということになる。ａｄｊｓｐにレジスタ直接Ｒｎのモ
ードを利用し、ｒｅｇｌｉｓｔに同じレジスタＲｎが含
まれていた場合には、ａｄＪｓｐとして、レジスタ復帰
前の値を使用する。つまり、スタック中に退避されてい
たＥＸＩＴＤ命令実行後のレジスタ値ではなく、ＥＸＩ
ＴＤ命令実行前のレジスタ値がａｄＪｓｐとなる。ａｄ
ｊｓｐとしてＦＰ，ＳＰを指定した場合の動作は、イン
プリメント依存である。

【０２０４】〔プログラム例外〕 〔ニモニック〕 ＲＴＳ 〔命令の機能〕 ｒｅｔｕｒｎ ｆｒｏｍ ｓｕｂｒｏｕｔｉｎｅ サブルーチンからのリターン 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２２７に示
す。 〔フラッグ変化〕図２２８に示す。 〔解説〕サブルーチンからのリターンを行なう。 ＲＴＳで、スタックから復帰されたリターンアドレスが
奇数であった場合には、ジャンプ先が奇数アドレスにな
るため、奇数アドレスジャンプ例外（ＯＡＪＥ）とな
る。

【０２０５】〔プログラム例外〕 ・奇数アドレスジャンプ例外 ・リターンアドレスが奇数であったとき 〔ニモニック〕 ＮＯＰ 〔命令の機能〕 ｎｏ ｏｐｅｒａｔｉｏｎ ノーオペレーション 〔命令オブション〕なし 〔命令ビットパターンとアセンブラ表記〕図２２９に示
す。 〔フラッグ変化〕図２３０に示す。 〔解説〕何もしない。

【０２０６】〔プログラム例外〕 〔ニモニック〕 ＰＩＢ 〔命令の機能〕 ｐｕｒｇｅ ｉｎｓｔｒｕｃｔｉｏｎ ｂｕｆｆｅｒ 命令キャッシュやパイプラインの整合性をとる 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２３１に示
す。 〔フラッグ変化〕図２３２に示す。 〔解説〕命令パイプライン、命令キュー、命令キャッシ
ュなど、命令実行の高速化のためのバッファ類をすべて
パージし、メモリ上に置かれた命令列とプロセッサの内
部状態との整合性を保証する。この命令は、これから実
行すべき命令コードが、以前（リセット時あるいは前回
のＰＩＢ命令実行時）から変更されている可能性がある
ということを、プロセッサに通知するために使用する。
本発明装置では、パイプラインや命令キュー、命令キャ
ッシュの制御を簡単化するため、プログラムにより命令
コードを書き換えることは許されていない。つまり、自
分自信で書き換えを行なった命令コードをそのまま実行
しようとしても、動作が保証されない。ところが、ＯＳ
の行なう処理をマクロ的に見ると、プログラムをロード
してからそれを実行するという流れがある。つまり、広
い範囲で見るとＯＳのプログラムにより命令コードを書
き換えていることになる。また、特殊な用途では、プロ
グラムによって生成した命令列を実行することもある。
この命令の目的は、そのような場合でも正しい命令の実
行ができるようにすることである。すなわち、書き換え
のあった命令コードに入る前にこの命令を実行しておけ
ば、新しい命令コードが正しく実行されることが保証さ
れる。インプリメント上は、この命令によってパイプラ
イン、命令キュー、命令キャッシュのパージを行なうこ
とになる。ただし、パイプラインやキャッシュのメカニ
ズムがメモリの書き換えに対するバスモニタリング機構
を持っており、メモリとの整合性がハードウエアで常に
保証されていれば、必ずしもＰＩＢ命令でパージを行な
う必要はない。この場合、ＰＩＢ命令はＮＯＰ命令とし
て実行される。いずれにしても、この命令を実行した後
に、パイプラインや命令キャッシュとメモリとの整合性
が保証されていれば良いのである。ＭＭＵを用いて多重
論理空間を実現している場合には、ＰＩＢ命令を実行し
た論理空間に対してのみ書き換えた命令コードの実行が
保証される。例えば、 といった命令列を実行した場合、ｃｏｎｔｅｘｔ＿Ｂで
は変更された命令コードを実行しても動作が保証される
が、次にＬＤＣＴＸ ｃｏｎｔｅｘｔ＿Ａを実行した後
でも、ｃｏｎｔｅｘｔ＿Ａの変更された命令コードの実
行に対しては動作が保証されない。ｃｏｎｔｅｘｔ＿Ａ
の命令実行を保証するためには、ｃｏｎｔｅｘｔ＿Ａの
コンテキストにおいて、もう一度ＰＩＢ命令を実行する
必要がある。これは、命令キャッシュにＬＳＩＤが導入
された場合に、ＰＩＢ命令では、ＬＳＩＤの一致する命
令キャッシュエントリをパージするだけで済ませたいか
らである。ＰＩＢ命令以外の命令では、いかなるジャン
プ命令やＯＳ関連命令（ＬＤＣＴＸ，ＲＥＩＴ，ＲＲＮ
Ｇ，ＴＲＡＰ，ＥＩＴ起動など）を実行した後でも、命
令コード書き換え部分のプログラムの動作は保証されな
い。これは、命令キャッシュのパージをできるだけ減ら
すためである。したがって、ＯＳがロードしたプログラ
ムを最初に実行する時には、新しいコンテキストに入っ
てから（例えばＬＤＣＴＸ〜ＲＥＩＴの間で）、必ずＰ
ＩＢを実行する必要がある。この命令のニモニックＰＩ
Ｂ（Ｐｕｒｇｅ Ｉｎｓｔｒｕｃｔｉｏｎ Ｂｕｆｆｅ
ｒ）の’Ｂｕｆｆｅｒ’は、キャッシュやパイプライン
などを総括的に含めた意味で用いることばであり、ＰＴ
ＬＢの’Ｂ’のＢｕｆｆｅｒに同じ用例がある。ＰＩＢ
というニモニックも、ＰＴＬＢとの連想から作られたも
のである。この命令は特権命令ではない。ユーザプログ
ラムからも使用できる。 ［命令コードの整合性について］ＰＩＢ命令の動作を正
確に説明するため、「命令コードの整合性」という状態
を以下のように定義する。「命令コードの整合性」と
は、各論理空間の各論理アドレスについて、別々に定義
される状態である。例えば、論理空間ＡではＨ’０００
０００００〜Ｈ’０００ｆｆｆｆｆについて「命令コー
ドの整合性」が保証され、論理空間ＢではＨ’０００１
００００〜Ｈ’０００３ｆｆｆｆについて「命令コード
の整合性」が保証されている、といった使い方をする。
「命令コードの整合性」が保証されている領域の命令を
実行した場合にのみ、正しい命令動作をする（ｅｘｅｃ
ｕｔｅのアクセス権チェックを含む）ことが保証され
る。一般には、「命令コードの整合性」の保証されてい
る領域が命令コード領域であり、データ領域では「命令
コードの整合性」が保証されていない。 ・「命令コードの整合性」が保証されるようになるの
は、次の場合である。 −リセット時 物理空間（＝論理空間）の全領域で「命令コードの整合
性」が得られる。 −ＰＩＢ命令実行時 ＰＩＢ命令を実行した論理空間の全領域で「命令コード
の整合性」が得られる。ＡＴ＝００の場合は、リセット
時と同様、物理空間（＝論理空間）の全領域で「命令コ
ードの整合性」が得られる。 ・「命令コードの整合性」が失われるようになるのは、
次の場合である。 −メモリ書き換え時 メモリ内容を書き換えた場合、書き換えた領域の「命令
コードの整合性」は失われる。これは、論理アドレスに
よるメモリアクセスの場合も、物理アドレスによるメモ
リアクセスの場合（ＡＴ＝００やＬＤＰ命令など）も同
様である。 −ＡＴＥ更新時 ＡＴＥを更新した場合、そのＡＴＥによりアドレス変換
される領域の「命令コードの整合性」は失われる。した
がって、例えば、ＬＤＡＴＥでＡＴＥ中の保護ビットを
変更した場合にも、その後ＰＩＢ命令を実行しなければ
保護情報のチェックが正しく行なわれないことになる。
（これは、命令キャッシュと保護情報のチェックに関す
るインプリメントを軽くするために有効であろう） 以上の点に該当しない一般の命令実行ではＢＲＡ，ＪＭ
Ｐ，ＪＲＮＧ，ＲＲＮＧ，ＴＲＡＰ，ＲＥＩＴ，ＬＤＣ
ＴＸ，ＥＩＴ起動などを含めて、「命令コード整合性の
状態」は変化しない。

【０２０７】１２−１３．マルチプロセッサ用の命令 〔ニモニック〕 ＢＳＥＴＩ ｏｆｆｓｅｔ，ｂａｓｅ 〔命令の機能〕

【０２０８】

【数１３】

【０２０９】ビットのセット（バスをロック） 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２３３に示
す。 〔フラッグ変化〕図２３４に示す。 〔解説〕指定されたビットの値を反転したものをＺ＿ｆ
ｌａｇにコピーし、その後そのビットを１にセットす
る。この２つの操作はバスをロックして行なわれ、不可
分の操作になる。したがって、マルチプロセッサ間の同
期をとるためにこの命令が使用できる。ＳｈＭｆｑｉ，
ＥａＭｆｉで指定されるアドレッシングモードでは、レ
ジスタ直接モードＲｎ、＠−ＳＰ，＠ＳＰ＋，＃ｉｍｍ
＿ｄａｔａのモードは使用できない。アセンブラ表記で
は、メモリアクセスのサイズをｂａｓｅのサイズとして
指定する。ＢＳＥＴＩ：Ｑでは、メモリアクセスのサイ
ズは８ビットに固定されており、サイズは’Ｂ’のみを
書くことができる。また、ＢＳＥＴＩ：Ｇ，ＢＳＥＴ
Ｉ：Ｅでのアクセスサイズ（ｂａｓｅのサイズ）．
Ｈ，．Ｗの指定は、ＢＳＥＴ，ＢＣＬＲと同じく〈〈Ｌ
２〉〉とする。〈〈Ｌ２〉〉仕様でアクセスサイズ．
Ｈ，．Ｗを指定したのに、ｂａｓｅがアラインメントの
とれていないアドレスであった場合には、メモリアクセ
スの範囲がインプリメント依存となる。これは、ビット
操作命令と同様である。この時、インプリメントによっ
て、アラインメントのとれていないワードやハーフワー
ドのアクセスが行なわれる場合には、バスをロックした
まま複数のバスサイクルを実行する。これはＣＳＩ命令
と同様である。本発明装置では〈〈Ｌ２〉〉となってい
るハーフワード、ワード単位のアクセスのインプリメン
トを行なう。またｂａｓｅとしてアラインメントのとれ
ていないアドレスを指定した場合にも、アラインメント
のとれたハーフワード、ワード単位でアクセスを行な
う。

【０２１０】〔プログラム例外〕 〔ニモニック〕 ＢＣＬＲＩ ｏｆｆｓｅｔ，ｂａｓｅ 〔命令の機能〕

【０２１１】

【数１４】

【０２１２】ビットのクリア（バスをロック） 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２３５に示
す。 〔フラッグ変化〕図２３６に示す。 〔解説〕指定されたビットの値を反転したものをＺ＿ｆ
ｌａｇにコピーし、その後そのビットを０にセットす
る。この２つの操作はバスをロックして行なわれ、不可
分の操作になる。したがって、マルチプロセッサ間の同
期をとるためにこの命令が使用できる。ＥａＭｆｉで指
定されるアドレッシングモードでは、レジスタ直接モー
ドＲｎ、＠−ＳＰ，＠ＳＰ＋，＃ｉｍｍ＿ｄａｔａのモ
ードは使用できない。アセンブラ表記では、メモリアク
セスのサイズをｂａｓｅのサイズとして指定する。ＢＣ
ＬＲＩ：Ｇ，ＢＣＬＲＩ：Ｅでのアクセスサイズ（ｂａ
ｓｅのサイズ）．Ｈ，．Ｗの指定は、ＢＳＥＴ，ＢＣＬ
Ｒと同じく〈〈Ｌ２〉〉とする。〈〈Ｌ２〉〉仕様でア
クセスサイズ．Ｈ，．Ｗを指定したのに、ｂａｓｅがア
ラインメントのとれていないアドレスであった場合に
は、メモリアクセスの範囲がインプリメント依存とな
る。これは、ビット操作命令と同様である。この時、イ
ンプリメントによって、アラインメントのとれていない
ワードやハーフワードのアクセスが行なわれる場合に
は、バスをロックしたまま複数のバスサイクルを実行す
る。これはＣＳＩ命令と同様である。本発明装置では
〈〈Ｌ２〉〉となっているハーフワード、ワード単位の
アクセスのインプリメントを行なう。またｂａｓｅとし
てアラインメントのとれていないアドレスを指定した場
合にも、アラインメントのとれたハーフワード、ワード
単位でアクセスを行なう。

【０２１３】〔プログラム例外〕 〔ニモニック〕 ＣＳＩ ｃｏｍｐ，ｕｐｄａｔｅ，ｄｅｓｔ 〔命令の機能〕 ｃｏｍｐａｒｅ ａｎｄ ｓｔｏｒｅ（ｉｎｔｅｒｌｏ
ｃｋｅｄ） 比較とストア（バスをロック） 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２３７に示
す。 〔フラッグ変化〕図２３８に示す。 〔解説〕ｄｅｓｔの値が以前の値（ｃｏｍｐにより指
定）と同じであれば、内容を更新する命令である。この
命令は、簡単な構造のデータをマルチプロセッサから更
新していく場合に利用できる。ＣＳＩ命令を実行した結
果、ｄｅｓｔの値が以前の値と異なっていることがわか
った場合、それは他のプロセッサがデータ内容を書き換
えたことを意味している。したがって、ＣＳＩ命令によ
ってｄｅｓｔの値の食い違いを発見したプロセッサは、
新しいｄｅｓｔの値をもとにして、そのデータ内容の更
新をやり直さなければならない。このような方法をとる
ことにより、マルチプロセッサの下でデータの一貫性を
保つことができる。［ＣＳＩのオペレーション］ ビットパターン上の制約から、ＣＳＩでは、比較が成功
しなくてもｕｐｄａｔｅの読みだしが行なわれる。ま
た、ＣＳＩ命令でのｄｅｓｔのアクセス権は、常にｒｅ
ａｄ，ｗｒｉｔｅとも必要であるものとする。すなわち
ＣＳＩ命令で比較が失敗し、ｄｅｓｔに対して書き込み
が起らない場合でも、ｄｅｓｔに対してｗｒｉｔｅアク
セス権がないとアドレス変換例外（ＡＴＲＥ）になる。
ＲＭＣ，ＥａＭｉＲのサイズはＲＲで指定される。Ｅａ
ＭｉＲで指定されるアドレッシングモードでは、＠−Ｓ
Ｐ，＠ＳＰ＋，Ｒｎ，＃ｉｍｍ＿ｄａｔａのモードは使
用できない。ＣＳＩ命令で、サイズ．Ｈ，．Ｗを指定
し、アラインメントの取れていないアドレスをオペラン
ドとした場合には、バスをロックしたまま複数のバスサ
イクルを実行する。この場合、ｒｅａｄ，ｗｒｉｔｅの
それぞれが２回ずつのメモリアクセスに分かれるので、
命令全体では、バスをロックしながらｒｅａｄ，ｒｅａ
ｄ，ｗｒｉｔｅ，ｗｒｉｔｅの４回のメモリアクセスを
行なうことになる。なお、ＣＳＩ以外の一般命令で、ア
ラインメントの取れていないアドレスに対してメモリア
クセスを行なった場合には、バスはロックされない。し
たがって、例えば、 とした場合に、プロセッサＡから を実行し、プロセッサＢから を実行すると、メモリ書き込みのタイミングによって
は、 となって、プロセッサＡのＭＯＶ命令が先に実行された
場合ともプロセッサＢのＭＯＶ命令が先に実行された場
合とも異なる結果になる可能性がある。マルチプロセッ
サ間の共有変数に対しては、通常データの書き込みだけ
ではなくデータ更新（ｒｅａｄ−ｍｏｄｉｆｙ−ｗｒｉ
ｔｅ）を行なうのが普通なので、必然的にＣＳＩ命令を
使うことになり、以上のような問題は発生しない。しか
し、マルチプロセッサからＣＳＩ以外の命令でアライン
メントのとれていない変数をアクセスする場合には、以
上のような問題が生じることがあるので、注意しておく
必要がある。

【０２１４】〔プログラム例外〕

【０２１５】１２−１４．制御空間、物理空間操作命令 本発明装置では、メインプロセッサの制御レジスタ群
が、コプロセッサの制御レジスタ群やチップバス上の高
速メモリなどとともに一つのアドレス空間を作ることが
できるようになっており、これを制御空間と呼ぶ。制御
空間の考え方は、現在別チップとなっているコプロセッ
サやコンテキスト退避用の高速メモリが、将来メインプ
ロセッサに内蔵された場合に、特に有効になる考え方で
ある。制御レジスタ操作命令は、制御空間に対してアク
セスを行なうための命令である。なお、ＬＤＣ，ＳＴＣ
などの汎用的な制御空間操作命令は特権命令となってい
るため、ユーザが制御空間の一部であるＰＳＢ，ＰＳＭ
を操作するためには、ＬＤＰＳＢ，ＳＴＰＳＢ，ＬＤＰ
ＳＭ，ＳＴＰＳＭ命令を使用する。本発明装置はアドレ
ス変換機構を持たない。よって、論理空間アドレスと物
理空間アドレスがつねに等しいため物理空間操作命令の
機能は論理空間を操作する他の命令に吸収されてしま
う。しかし、アドレス変換機構を持ち、論理空間と物理
空間を区別して扱う本発明装置とのソフトウエア互換性
を重視し、本発明装置では物理空間操作命令をサポート
する。 〔ニモニック〕 ＬＤＣ ｓｒｃ，ｄｅｓｔ 〔命令の機能〕 ｌｏａｄ ｃｏｎｔｒｏｌ ｓｐａｃｅ ｏｒ ｒｅｇ
ｉｓｔｅｒ 制御空間へのロード 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２３９に示
す。 〔フラッグ変化〕図２４０に示す。 〔解説〕ｓｒｃの値を制御空間のｄｅｓｔに転送する。
ｓｒｃのサイズがｄｅｓｔより小さいときは、符号拡張
される。ｄｅｓｔ／ＥａＷ％では、レジスタ直接モード
Ｒｎの指定、＠−ＳＰの指定はできない。この命令は特
権命令である。ｒｉｎｇ０以外から実行された場合に
は、特権命令違反例外（ＲＩＶＥ）となる。本発明装置
では制御空間に対する．Ｂ，．Ｈのアクセス機能はサポ
ートしない。制御空間としてはＣＰＵ内の制御レジスタ
のみをインプリメントする。また、ＵＡＴＢ，ＳＡＴＢ
を実装していないためＬＤＣによりＵＡＴＢ，ＳＡＴＢ
を変更することはできない。ＬＤＡＴＥ，ＳＴＡＴＥ，
ＬＤＰ，ＳＴＰ，ＬＤＣ，ＳＴＣ，ＭＯＶＰＡ命令の中
の特殊空間を参照するオペランドにおいて、付加モード
によりメモリの間接参照が起こった場合には、特殊空間
の方ではなく論理空間（ＬＳ）の方を参照する。また、
スタックポインタＳＰの参照があった場合には、ＰＲＮ
Ｇではなく現在リングＲＮＧのスタックが参照される。
特殊空間のアドレスという意味を持つのは、最終的に得
られた実効アドレスのみである。制御空間に対する．
Ｂ，．Ｈのアクセス機能が全くないプロセッサにおい
て、制御空間のオペランドのサイズとして．Ｂ，．Ｈを
指定した場合には、予約命令例外（ＲＩＥ）となる。未
実装の制御レジスタ、または制御レジスタのないアドレ
スをＬＤＣで指定した場合には、予約機能例外（ＲＦ
Ｅ）となる。〈〈ＬＶ〉〉の領域についても同様であ
る。制御空間で利用できるアドレスに何らかの制限のあ
るプロセッサの場合、それに違反した場合には予約機能
例外（ＲＦＥ）とする。例えば、制御レジスタのアドレ
スを４の倍数に限るといった制限はこれに含まれる。コ
ンテキスト退避用の高速メモリを内蔵したプロセッサで
あれば、制御レジスタ部分のアドレスのみが４の倍数に
制限され、高速メモリ部分のアドレスは自由になるとい
うケースが考えられるが、この場合にも、違反すると予
約機能例外（ＲＦＥ）になる。また、一部のアドレスに
ついてのみ．Ｂ，．Ｈの指定が可能なプロセッサにおい
て、．Ｂ，．Ｈのアクセスができないアドレスを指定し
た場合にも、予約命令例外（ＲＩＥ）ではなく予約機能
例外（ＲＦＥ）となる。これは、命令ビットパターン
（サイズ指定を含む）のみでエラーと判定できるものを
予約命令例外（ＲＩＥ）とし、アドレスやオペランド値
によってエラーかどうかの状態が変化するものは予約機
能例外（ＲＦＥ）とする、という考え方に基づいたもの
である。制御空間のアドレスがチップ外（コプロセッサ
のアドレスなど）になり、インプリメントの制約によっ
てその領域がアクセスできなくなっている場合にも、予
約機能例外（ＲＦＥ）が発生する。ＬＤＣ，ＳＴＣで
は、制御空間のアドレスがコプロセッサのアドレスにな
った場合でも、コブロセッサ命令例外（ＣＩＥ）は発生
しない。コプロセッサ命令例外（ＣＩＥ）が発生するの
は、コプロセッサ用の命令を実行した場合に限られる。
ＬＤＣで、制御レジスタの’−’，’＋’で表現される
ｒｅｓｅｒｖｅｄのビットに異なる値を書き込もうとし
た場合や、あるフィールドに対してｒｅｓｅｒｖｅｄの
値を書き込もうとした場合には、予約機能例外（ＲＦ
Ｅ）になる。ＰＳＷのＳＭＲＮＧのフィールドに’００
１’などのｒｅｓｅｒｖｅｄの値を書き込んだ場合も、
これに含まれる。一方、’＝’，’＃’で表現されてい
るｒｅｓｅｒｖｅｄのビットに異なる値を書き込んだ場
合には、単に無視される。ただし、ユーザ向けのマニュ
アルでは、’＝’に対して必ず’Ｏ’を書き込んでもら
うように注意しなければならない。また、’＊’で表現
されているビットには、何を書き込んでも単に無視され
る。このビットは、’＝’，’＃’とは異なり、今後仕
様を拡張した場合でも、使用されないことが保証された
ビットである。したがって、ＬＤＣを実行する前に、こ
のビットを’０’にマスクしておく必要はない。ＬＤＣ
でＣＴＸＢＢを変更した場合には、メモリ上のＣＴＸＢ
Ｂの内容と実際のチップ内のコンテキストとの整合性が
とれなくなるが、これはプログラマの責任で処理する。
ハードウエア的には、単にＣＴＸＢＢの変更のみを行な
う。ＣＴＸＢＢの変更とコンテキストのロードを両方行
なう場合は、ＬＤＣＴＸを使用すればよい。ＬＤＣ命令
によってＵＡＴＢ，ＳＡＴＢが変更される時は、それに
伴ってＴＬＢや論理キャッシュのパージ（ＰＳＴＬＢ／
ＡＴに相当する処理）が自動的に行なわれる。ＬＳＩＤ
を実装したプロセッサの場合は、ＬＳＩＤ制御レジスタ
により指定される論理空間がパージの対象となる。この
場合、ＬＤＣ命令には、ＰＳＴＬＢ命令のような／Ｓ
Ｓ，／ＡＳのオプションは設けられていないが、これは
次のような理由によっている。ＰＴＬＢ，ＰＳＴＬＢ命
令によるＴＬＢのパージの場合は、ＬＤＣ ＊，ＵＡＴ
Ｂの場合とは異なり、他の論理空間のキャッシュやＴＬ
Ｂもパージできるように、ＬＳＩＤの機能に相当するパ
ラメータを、別のレジスタ（Ｒ１）によって指定してい
る。この場合、ＬＳＩＤの制御レジスタは使用しない。
したがって、そのパラメータを使用するかどうかを区別
するために、／ＳＳ，／ＡＳのオプションを切り換える
必要がある。ところが、ＬＤＣ ＊，ＵＡＴＢの場合
は、データの矛盾をなくするために、現在使用中の空間
に対してキャッシュやＴＬＢのパージを行なうのである
から、ＬＳＩＤの制御レジスタは本来の意味で働く。つ
まり、一般のメモリアクセスと同様に、ＬＳＩＤ制御レ
ジスタによって指定された論理空間がパージの対象とな
る。ＬＳＩＤ未実装のプロセッサでは、全論理空間（一
つだけであるが）がパージの対象となる。

【０２１６】〔プログラム例外〕 ・特権命令違反例外 ・ｒｉｎｇ０以外から実行されたとき ・予約機能例外 ・未実装の制御レジスタをアクセスしたとき ・制御レジスタの特定フィールドに対してｒｅｓｅｒｖ
ｅｄの値を書き込もうとしたとき（＝，＃，＊は除く） ・ＥａＷ％のアドレスのワードアラインメントがとれて
いないとき 〔ニモニック〕 ＳＴＣ ｓｒｃ，ｄｅｓｔ 〔命令の機能〕 ｓｔｏｒｅ ｃｏｎｔｒｏｌ ｓｐａｃｅ ｏｒ ｒｅ
ｇｉｓｔｅｒ 制御空間からのストア 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２４１に示
す。 〔フラッグ変化〕図２４２に示す。 〔解説〕制御空間にあるｓｒｃの値をｄｅｓｔに転送す
る。ＳＴＣでは、ｓｒｃとｄｅｓｔのサイズが共通に指
定されるため、異種サイズ間の転送は行なわれない。こ
の命令は特権命令である。ｒｉｎｇ０以外から実行され
た場合には、特権命令違反例外（ＰＩＶＥ）となる。ｓ
ｒｃ／ＥａＲ％では、レジスタ直接モードＲｎの指定、
イミディエート＃ｉｍｍ＿ｄａｔａの指定、＠ＳＰ＋の
指定はできない。本発明装置では、制御空間に対する．
Ｂ，．Ｈのアクセス機能はサポートしない。制御空間に
ついてはＣＰＵ内の制御レジスタのみをインプリメント
する。ＬＤＡＴＥ，ＳＴＡＴＥ，ＬＤＰ，ＳＴＰ，ＬＤ
Ｃ，ＳＴＣ，ＭＯＶＰＡ命令の中の特殊空間を参照する
オペランドにおいて、付加モードによりメモリの間接参
照が起こった場合には、特殊空間の方ではなく論理空間
（ＬＳ）の方を参照する。また、スタックポインタＳＰ
の参照があった場合には、ＰＲＮＧではなく現在リング
ＲＮＧのスタックが参照される。特殊空間のアドレスと
いう意味を持つのは、最終的に得られた実効アドレスの
みである。制御空間に対する．Ｂ，．Ｈのアクセス機能
が全くないプロセッサにおいて、制御空間のオペランド
のサイズとして．Ｂ，．Ｈを指定した場合には、予約命
令例外（ＲＩＥ）となる。未実装の制御レジスタ、また
は制御レジスタのないアドレスをＳＴＣで指定した場合
には、予約機能例外（ＲＦＥ）となる。〈〈ＬＶ〉〉の
領域についても同様である。制御空間で利用できるアド
レスに何らかの制限のあるプロセッサの場合、それに違
反した場合には予約機能例外（ＲＦＥ）とする。例え
ば、制御レジスタのアドレスを４の倍数に限るといった
制限はこれに含まれる。コンテキスト退避用の高速メモ
リを内蔵したプロセッサであれば、制御レジスタ部分の
アドレスのみが４の倍数に制限され、高速メモリ部分の
アドレスは自由になるというケースが考えられるが、こ
の場合にも、違反すると予約機能例外（ＲＦＥ）にな
る。また、一部のアドレスについてのみ．Ｂ，．Ｈの指
定が可能なプロセッサにおいて、．Ｂ，．Ｈのアクセス
ができないアドレスを指定した場合にも、予約命令例外
（ＲＩＥ）ではなく予約機能例外（ＲＦＥ）となる。こ
れは、命令ビットパターン（サイズ指定を含む）のみで
エラーと判定できるものを予約命令例外（ＲＩＥ）と
し、アドレスやオペランド値によってエラーかどうかの
状態が変化するものは予約機能例外（ＲＦＥ）とする、
という考え方に基づいたものである。制御空間のアドレ
スがチップ外（コプロセッサのアドレスなど）になり、
インプリメントの制約によってその領域がアクセスでき
なくなっている場合にも、予約機能例外（ＲＦＥ）が発
生する。ＬＤＣ，ＳＴＣでは、制御空間のアドレスがコ
プロセッサのアドレスになった場合でも、コプロセッサ
命令例外（ＣＩＥ）は発生しない。コプロセッサ命令例
外（ＣＩＥ）が発生するのは、コプロセッサ用の命令を
実行した場合に限られる。ＳＴＣで、制御レジスタの’
−’で表現されているビットを読みだした場合には’
０’が、’＋’のビットを読みだした場合には’１’が
読み出される。また、’＝’，’＃’，’＊’のビット
を読み出そうとした場合に得られる値は、不定である。
インプリメントによって、’０’固定の場合、’１’固
定の場合、以前に書き込んだ値がそのまま読み出される
場合がある。将来の拡張のため、’＝’，’＃’，’
＊’のビットの値を利用したプログラミングは行なわな
いように、ユーザ向けのマニュアルに明記しなければな
らない。

【０２１７】〔プログラム例外〕 ・特権命令違反例外 ・ｒｉｎｇ０以外から実行されたとき ・予約機能例外 ・未実装の制御レジスタをアクセスしたとき ・ＥａＲ％のアドレスのワードアラインメントがとれて
いないとき 〔ニモニック〕 ＬＤＰＳＢ ｓｒｃ 〔命令の機能〕 ｌｏａｄ ＰＳＢ ＰＳＢへのロード 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２４３に示
す。 〔フラッグ変化〕図２４４に示す。 〔解説〕ｓｒｃをＰＳＢに転送する。ユーザのコルーチ
ンなどで、ＰＳＢ，ＰＳＭの個々のビットの意味とは関
係なく退避や復帰を行なう場合を除けば、ＰＳＭ，ＰＳ
Ｂでは、一部のフィールドのみの書き換えをしたいとい
うことが多い。そのため、ＬＤＰＳＢ，ＬＤＰＳＭ命令
のｓｒｃオペランドは１６ビット（ＥａＲｈ）となって
おり、上位バイトがマスク（変更されるビットを０とす
る）、下位バイトが変更データを表わすという仕様にな
っている。つまり、ｓｒｃを とすると、 ［ＬＤＰＳＢのオペレーション］

【０２１８】

【数１５】

【０２１９】となる。例えば、２＾４の位置にあるＸ＿
ｆｌａｇをセットする命令は、 となる。上位バイトで、変更されるビットの方を０、変
更されない方を１としたのは、変更される方をデフォル
トと考える方が自然だと判断したからである。８ビット
全部を変更する場合には、上位バイトをすべて０にして
単なるバイトデータを書けばよい。８ビット全部の変更
は、最初に述べたように、ユーザ側でＰＳＢ，ＰＳＭの
退避や復帰をする場合に必要である。ＬＤＰＳＢ，ＬＤ
ＰＳＭで、ＰＳＢ，ＰＳＭの未使用フィールドの値を”
１”にしようとした場合には、予約機能例外（ＲＦＥ）
が発生する。

【０２２０】〔プログラム例外〕 ・予約命令例外 ・ＥａＲｈが＠−ＳＰのとき 〔ニモニック〕 ＬＤＰＳＭ ｓｒＣ 〔命令の機能〕 ｌｏａｄ ＰＳＭ ＰＳＭへのロード 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２４５に示
す。 〔フラッグ変化〕図２４６に示す。 〔解説〕ｓｒｃをＰＳＭに転送する。ユーザのコルーチ
ンなどで、ＰＳＢ，ＰＳＭの個々のビットの意味とは関
係なく退避や復帰を行なう場合を除けば、ＰＳＭ，ＰＳ
Ｂでは、一部のフィールドのみの書き換えをしたいとい
うことが多い。そのため、ＬＤＰＳＢ，ＬＤＰＳＭ命令
のｓｒｃオペランドは１６ビット（ＥａＲｈ）となって
おり、上位バイトがマスク（変更されるビットを０とす
る）、下位バイトが変更データを表わすという仕様にな
っている。つまり、ｓｒｃを とすると、 ［ＬＤＰＳＭのオペレーション］

【０２２１】

【数１６】

【０２２２】となる。ＬＤＰＳＢ，ＬＤＰＳＭで、ＰＳ
Ｂ，ＰＳＭの未使用フィールドの値を”１”にしようと
した場合には、予約機能例外（ＲＦＥ）が発生する。

【０２２３】〔プログラム例外〕 〔ニモニック〕 ＳＴＰＳＢ ｄｅｓｔ 〔命令の機能〕 ｓｔｏｒｅ ＰＳＢ ＰＳＢからのストア 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２４７に示
す。 〔フラッグ変化〕図２４８に示す。 〔解説〕ＰＳＢをｄｅｓｔに転送する。上位８ビットは
必ず０となる。ｄｅｓｔが８ビットではなく１６ビット
となっており、上位８ビットが常に０を返すようになっ
ているのは、ＬＤＰＳＭ，ＬＤＰＳＢでそのままＰＳ
Ｍ，ＰＳＢの復帰ができるように配慮したためである。

【０２２４】〔プログラム例外〕 〔ニモニック〕 ＳＴＰＳＭ ｄｅｓｔ 〔命令の機能〕 ｓｔｏｒｅ ＰＳＭ ＰＳＭからのストア 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２４９に示
す。 〔フラッグ変化〕図２５０に示す。 〔解説〕ＰＳＭをｄｅｓｔに転送する。上位８ビットは
必ず０となる。ｄｅｓｔが８ビットではなく１６ビット
となっており、上位８ビットが常に０を返すようになっ
ているのは、ＬＤＰＳＭ，ＬＤＰＳＢでそのままＰＳ
Ｍ，ＰＳＢの復帰ができるように配慮したためである。

【０２２５】〔プログラム例外〕 〔ニモニック〕 ＬＤＰ ｓｒｃ，ｄｅｓｔ 〔命令の機能〕 ｌｏａｄ ｐｈｙｓｉｃａｌ ｓｐａｃｅ 物理空間へのロード 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２５１に示
す。 〔フラッグ変化〕図２５２に示す。 〔解説〕ｓｒｃの値を物理空間のｄｅｓｔに転送する。
ｓｒｃのサイズがｄｅｓｔより小さいときは、符号拡張
される。本発明装置はアドレス変換機構を持たないので
論理空間アドレスと物理空間アドレスがつねに等しく、
この命令の機能はＭＯＶ命令に吸収されてしまう。しか
し、アドレス変換機構をもち論理空間と物理空間を区別
して扱う本発明装置とのソフトウエア互換性を取るため
この命令をサポートする。この命令は特権命令である。
ｄｅｓｔ／ＥａＷ％では、レジスタ直接モードＲｎの指
定、＠−ＳＰの指定はできない。ＬＤＡＴＥ，ＳＴＡＴ
Ｅ，ＬＤＰ，ＳＴＰ，ＬＤＣ，ＳＴＣ，ＭＯＶＰＡ命令
の中の特殊空間を参照するオペランドにおいて、付加モ
ードによりメモリの間接参照が起こった場合には、特殊
空間の方ではなく論理空間（ＬＳ）の方を参照する。ま
た、スタックポインタＳＰの参照があった場合には、Ｐ
ＲＮＧではなく現在リングＲＮＧのスタックが参照され
る。特殊空間のアドレスという意味を持つのは、最終的
に得られた実効アドレスのみである。

【０２２６】〔プログラム例外〕 ・特権命令違反例外 ・ｒｉｎｇ０以外から実行されたとき 〔ニモニック〕 ＳＴＰ ｓｒｃ，ｄｅｓｔ 〔命令の機能〕 ｓｔｏｒｅ ｐｈｙｓｉｃａｌ ｓｐａｃｅ 物理空間からのストア 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２５３に示
す。 〔フラッグ変化〕図２５４に示す。 〔解説〕物理空間にあるｓｒｃの値をｄｅｓｔに転送す
る。ＳＴＰでは、ｓｒｃとｄｅｓｔのサイズが共通に指
定されるため、異種サイズ間の転送は行なわれない。本
発明装置はアドレス変換機構を持たないので論理空間ア
ドレスと物理空間アドレスがつねに等しく、この命令の
機能はＭＯＶ命令に吸収されてしまう。しかし、アドレ
ス変換機構を持ち論理空間と物理空間を区別して扱う本
発明装置とのソフトウエア互換性を取るためこの命令を
サポートする。この命令は特権命令である。ｓｒｃ／Ｅ
ａＲ％では、レジスタ直接モードＲｎの指定、イミディ
エート ＃ｉｍｍ＿ｄａｔａの指定、＠ＳＰ＋の指定は
できない。ＬＤＡＴＥ，ＳＴＡＴＥ，ＬＤＰ，ＳＴＰ，
ＬＤＣ，ＳＴＣ，ＭＯＶＰＡ命令の中の特殊空間を参照
するオペランドにおいて、付加モードによりメモリの間
接参照が起こった場合には、特殊空間の方ではなく論理
空間（ＬＳ）の方を参照する。また、スタックポインタ
ＳＰの参照があった場合には、ＰＲＮＧではなく現在リ
ングＲＮＧのスタックが参照される。特殊空間のアドレ
スという意味を持つのは、最終的に得られた実効アドレ
スのみである。

【０２２７】〔プログラム例外〕 ・特権命令違反例外 ・ｒｉｎｇ０以外から実行されたとき

【０２２８】１２−１５．ＯＳ関連命令 〔ニモニック〕 ＪＲＮＧ ｖｅｃｔｏｒ （「本発明装置」ではサポ
ートしない） 〔命令の機能〕 ｊｕｍｐ ｔｏ ｎｅｗ ｒｉｎｇ リング間コール 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２５５に示
す。 〔フラッグ変化〕図２５６に示す。 〔解説〕リング間の遷移とジャンプ（リング間コール）
を行なう。この命令は、現在のリングよりも内側のリン
グレベルにあるプログラムの呼び出し（システムコール
の呼び出しを含む）を行なうために使用される。外側の
リングから内側のリングを保護するため、ＪＲＮＧでの
ジャンプ先は特定のアドレスに制限されている。このア
ドレスを入れたテーブルをリング間遷移テーブルＪＲＮ
ＧＶＴ（ＪＲＮＧ Ｖｅｃｔｏｒ ｔａｂｌｅ）と呼
ぶ。ＪＲＮＧ命令では、ｖｅｃｔｏｒオペランドがＪＲ
ＮＧＶＴに対するインデクスとなる。ＪＲＮＧＶＴの一
つのエントリを、ＪＲＮＧＶＴＥと呼ぶ。ＪＲＮＧＶＴ
は、ｖｅｃｔｏｒに対するエントリを６５５３５個持つ
テーブルであり、そのベースの論理アドレスがＪＲＮＧ
ＶＢによって示される。ｖｅｃｔｏｒのサイズは１６ビ
ットとなっている。ＪＲＮＧＶＢは制御レジスタの一つ
であり、次のような構成になっている。

【０２２９】・ＪＲＮＧＶＢ ＪＲＮＧＶＢは、図２５７に示すようにＪＲＮＧ命令の
ベクトルテーブルの先頭の論理アドレスを示す。テーブ
ルのベースアドレスは、アラインメントのため、下位の
３ビットが０に固定される。Ｅが０の時はＪＲＮＧは実
行禁止であり、ＪＲＮＧを実行するとリング遷移違反例
外（ＲＴＶＥ）となる。この時、ＪＲＮＧＶＢは意味を
持たないので、ＯＳはこのフィールドを自由に使用して
良い。’＝’のビットには’０’を入れておかなければ
ならない。ただし、このビットが０でなくても単に無視
される。ＪＲＮＧＶＴＥは８バイトであり、図２５８の
ような構成になっている。これは、内側のリングへ入る
ためのゲートという意味合いをもったものである。 ・ＡＲの機能は、そのｖｅｃｔｏｒで示されるエントリ
のリング間コールが、最低でどのリングから発行可能で
あるかを示すものである。ＡＲで示されるリングよりも
現在のリングの方が外側の場合には、リング間コール
（システムコール）が許可されていないものと見なさ
れ、リング遷移違反例外（ＲＴＶＥ）となる。ＡＲは、
その意味から考えて、ＰＳＷのＰＲＮＧの位置に相当す
るフィールドを使う。これは、ＪＲＮＧＶＴ，ＥＩＴＶ
Ｔの各エントリが、基本的にはＰＳＷ＋ＰＣのサブセッ
トの形になっているという考え方に基づいたものであ
る。 ・ＶＸの機能は、ＯＳとユーザプログラムとの間で３２
／６４ビットのモードが異なっている場合に有効であ
る。 ・ＪＲＮＧＶＴＥの未使用フィールド（’＝’で示され
る）、および’ＶＸ’ビットには、’０’を入れておか
なければならない。ただし、実際には、これらのビット
が’１’であったとしても、単に無視されるだけであ
る。これを予約機能例外（ＲＦＥ）としないのは、イン
プリメントの負担を考えたためである。 ［詳細仕様調整中］ ・また、ＪＲＮＧＶＴＥのＶＰＣのフィールドは偶数で
なければならない。つまり、ＶＰＣのフィールドのＬＳ
Ｂは’０’でなければならない。違反した場合には、Ｊ
ＲＮＧ実行時に奇数アドレスジャンプ例外（ＯＡＪＥ）
が発生する。［詳細仕様調整中］

【０２３０】ＪＲＮＧＶＢはＭＳＢ＝０の時ＵＡＴＢ、
ＭＳＢ＝１の時ＳＡＴＢを使ってアドレス変換される。
ＪＲＮＧＶＢのアドレスを論理アドレスとしたのは、次
のような利点があるためである。 テーブルをコンテキスト毎に持つことが可能 テーブルの仮想化が可能である。すなわち、テーブル
自体をページ不在にすることができる。 ＥＩＴであるＴＲＡＰＡとの性格の違いが、よりはっ
きりする。 ＪＲＮＧＶＢを論理アドレスと考えることにより、テー
ブルの仮想化が可能となる。「本発明装置」では、ベク
トルが１６ビット（６５５３６エントリ、５１２ＫＢテ
ーブルサイズ）で非常に多くなっており、しかもベクト
ルの上限を指定するレジスタが設けられていない。しか
し、ＪＲＮＧＶＢが論理アドレスとなっているため、Ｍ
ＭＵ機能との組合わせが可能であり、必ずしもテーブル
分の物理メモリを負担する必要はなくなっている。ＪＲ
ＮＧＶＴ部分のＳＴＥ，ＰＴＥを未使用領域にしておけ
ば、１６ビット＝６５５３６エントリ分のテーブルをす
べて物理メモリで用意する必要はない。ＪＲＮＧＶＴＥ
の読みだしは、論理アドレスを用いた一般のメモリアク
セスと同様に行なわれる。したがって、ＪＲＮＧＶＴＥ
は、ＪＲＮＧを実行したプログラムのリングのアクセス
権で読み出される。ＪＲＮＧを実行したリングから、指
定したベクトルのＪＲＮＧＶＴＥをｒｅａｄする権利が
ない時は、アドレス変換例外（ＡＴＲＥ）のリング保護
違反エラーになる。また、指定したベクトルのＪＲＮＧ
ＶＴＥが未使用領域となっていた場合には、アドレス変
換例外（ＡＴＲＥ）の未使用領域参照エラーとなる。使
用する側から見ると、これらのエラーはリング遷移違反
例外（ＲＴＶＥ）と同じように扱われる方が望ましいの
であるが、主としてインプリメントの都合により、上記
のような仕様になっている。ＪＲＮＧＶＴＥの読み出し
の際には、このほかページ不在例外（ＰＯＥ）、バスア
クセス例外（ＢＡＥ）などの発生する可能性がある。Ｊ
ＲＮＧ機能の導入により、ＪＲＮＧＶＴのための論理空
間を必ず５１２ＫＢ消費することになる。また、不当な
リング間コールを防ぐためには、ユーザプログラムを実
行する前に、ＯＳがＪＲＮＧＶＴの領域のＳＴＥ，ＰＴ
Ｅのセットを行なっておく必要がある。そこで、リング
間コール機能を使用しない場合に、こういった処理が全
く不用になるように、リング間コール機能全体をディス
エーブルにすることができるようになっている。この指
定には、ＪＲＮＧＶＢのＬＳＢのＥビットを使う。ＪＲ
ＮＧＶＢのＥビットが０の場合は、リング間コール機能
は使用できなくなり、ＪＲＮＧを実行した場合には無条
件にリング遷移違反例外（ＲＴＶＥ）となる。

【０２３１】結局、ＪＲＮＧが成功するには次の条件を
満たさなければならない。 −−−ＪＲＮＧＶＢのＥ＝１。 Ｅ＝０であれば、ＪＲＮＧＶＴが用意されていないこと
を意味するのでリング遷移違反例外（ＲＴＶＥ）とな
る。 −−−指定したベクトルに対するＪＲＮＧＶＴＥが、Ｊ
ＲＮＧ実行前のリングからｒｅａｄ可能。 ページ不在例外が発生した場合は、ページインの後再実
行することになる。アドレス変換例外（ＡＴＲＥ）の未
使用領域参照エラーが発生した場合は、そこまでテーブ
ルが用意されていないことを意味するので、そのユーザ
プログラムにエラーを返すのが普通である。ｒｅａｄの
アクセス権がない場合は、保護の観点からＪＲＮＧの実
行を禁止していることを意味するので、やはりそのユー
ザプログラムにエラーを返すのが普通である。これはＶ
Ａフィールドと同等の意味になるが、５１２ベクトル毎
の指定となる。 −−−現在リング≧ＶＲが成立。 外側のリングには行けない。違反した場合はリング遷移
違反例外（ＲＴＶＥ）となる。 −−−現在リング≦ＡＲが成立。 受け付け可能リングのチェック。違反した場合はリング
遷移違反例外（ＲＴＶＥ）となる。なお、ＡＲはＪＲＮ
ＧＶＴＥのＡＲフィールドである。

【０２３２】［ＪＲＮＧのオペレーション］ ＪＲＮＧ命令により形成されるスタックフレームは、図
２５９のようになる。

【０２３３】ここで、旧リングのＳＰを新リングのスタ
ックに積んだのは、新リングから旧リングのスタックポ
インタＳＰやスタックをアクセスするためである。リン
グ毎のスタックは制御レジスタとしてアクセス可能であ
るが、アクセスのためには特権命令（ＳＴＣ）を利用し
なければならない。したがって、例えばｒｉｎｇ１から
ｒｉｎｇ３のスタックに積まれたパラメータを見たいと
いう場合には、この機能が必要である。ＪＲＮＧでは、
ＰＳＳの一部とＰＳＭのＰＲＮＧのみが更新され、ＰＳ
Ｂは更新されない。また、リング間コールの機能では、
ＥＩＴとは異なり、スタックフォーマットは一種類しか
ないので、ＦＯＲＭＡＴ（ＥＩＴＩＮＦ）はスタックに
積まれない。ＪＲＮＧ：Ｅの場合は、ｖｅｃｔｏｒがゼ
ロ拡張される。ＡＴ＝００ （アドレス変換なし）の場
合は、ＪＲＮＧＶＢは物理アドレスを表わす。ＪＲＮＧ
実行時に、リング遷移違反例外（ＲＴＶＥ）などの命令
再実行型のＥＩＴが発生した場合、ＪＲＮＧ固有の機能
であるリング間コール用のスタックフレームの形成は行
なわれず、ＥＩＴ処理用のスタックフレームのみが形成
される。例えば、ＳＭＲＮＧ＝０００の状態でＪＲＮＧ
を実行し、ＲＮＧ＝００にジャンプしようとしたが、何
らかのエラーによりＥＩＴが発生した場合は、図２６０
のようなスタックフレームになる。図２６１ではない。
（Ａ）のような仕様になっているのは、ＥＩＴ発生後の
命令再実行のことを考えているからである。つまり、Ｅ
ＩＴ処理ハンドラに入る前に、プロセッサの状態をでき
るだけ命令実行前の状態に戻そうとしているからであ
る。ＥＩＴで使用するスタックとＪＲＮＧで使用するス
タックが異なっていた場合は、ＥＩＴ発生時にＥＩＴで
使用するスタックのみが変化し、ＪＲＮＧで使用するス
タックのＳＰは変化しない。

【０２３４】ＪＲＮＧでは、現在リングと同じリングに
ジャンプすることも可能である。この場合、ＪＲＮＧで
スタックの切り換えは起こらない。ＳＰとしてスタック
にプッシュされる値は、命令実行前のＳＰの値になる。
これは、ＪＲＮＧ命令の最初でＰＵＳＨＳＰを実行した
のと同じ動作である。この様子を図２６２に示す。ＪＲ
ＮＧで現在リングと同じリングにジャンプする場合に、
ＪＲＮＧ：Ｇのｖｅｃｔｏｒオペランドがメモリ上にあ
り、それがＪＲＮＧ命令の実行に伴って形成されるスタ
ックフレーム領域と重なっていると、命令再実行がきわ
めて難しくなる。そこで、ＪＲＮＧ：Ｇ命令では、メモ
リアクセスを伴うアドレッシングモード、つまりレジス
タ直接Ｒｎとイミディエート以外のアドレッシングモー
ドは、すべて禁止している。この命令のオペランドとし
て動的な値を設定したい場合には、テンポラリレジスタ
を一つ用意し、レジスタ直接Ｒｎのモードを利用する必
要がある。リング間コールの機能はＥＩＴには含めな
い。ＴＲＡＰＡとＪＲＮＧは、どちらもＯＳのシステム
コールの呼出しを行なうことを目的にした命令である。
一般には、ＢＴＲＯＮのようにシステムコールの数が多
く、複数のリングを利用するＯＳではＪＲＮＧを利用
し、ＩＴＲＯＮのようにシステムコールの数があまり多
くなく、２リングで十分なＯＳではＴＲＡＰＡを利用す
ることになる。ＴＲＡＰＡでは、ｒｉｎｇ１，ｒｉｎｇ
２に行くことはできないので、ＢＴＲＯＮで外核をｒｉ
ｎｇ１に置く場合には、当然ＪＲＮＧを使う必要があ
る。

【０２３５】なお、ＯＳをユーザが拡張するような場合
には、外向きのリング間コールが必要になることがあ
り、ＢＴＲＯＮでもそういった例がある。しかし、頻度
としては多くないこと、リング保護の趣旨とは矛盾して
いること、完全な保護を行なうためにはリターンスタッ
クを別に設ける必要があり、インプリメントの負担が大
きくなること、などの理由により、命令セットのレベル
では外向きのリング間コールをサポートしない。

【０２３６】〔プログラム例外〕 ・〈〈Ｌ１〉〉機能例外 ・ＪＲＮＧの正しいビットパターンがデコードされたと
き 〔ニモニック〕 ＲＲＮＧ （「本発明装置」ではサポートしない） 〔命令の機能〕 ｒｅｔｕｒｎ ｆｒｏｍ ｐｒｅｖｉｏｕｓ ｒｉｎｇ リング間リターン 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２６３に示
す 〔フラッグ変化〕図２６４に示す 〔解説〕リング間コールに対するリターンを行なう。

【０２３７】［ＲＲＮＧのオペレーション］ このほか、ＲＲＮＧ命令実行時にはＤＣＥのＥＩＴが起
動される場合があり、そのチェックを行なう必要があ
る。詳しくは付録９を参照。ここで、ＰＲＮＧの旧のス
タックポインタをＲＮＧのスタックからポップして、再
びＰＲＮＧのスタックポインタとして設定しているの
は、ＰＲＮＧのスタックに積まれたシステムコールのパ
ラメータのポップなどにより、ＯＳ側からユーザのスタ
ックポインタを更新することを想定したためである。Ｒ
ＲＭＧで内側のリングに入ろうとした場合には、リング
遷移違反例外（ＲＴＶＥ）となる。また、スタックから
ポップされたＰＣが奇数であった場合には、奇数アドレ
スジャンプ例外（ＯＡＪＥ）となる。現在のＰＳＷのＳ
Ｍが０で、ＲＲＮＧ命令によりポップされるスタック中
のＲＮＧ（上記オペレーション中のｔｅｍｐ１＜ＲＮＧ
＞）が０でない場合は、ＲＲＮＧ命令の実行によって、
ＰＳＷ中のＳＭとＲＮＧの組み合せがｒｅｓｅｒｖｅｄ
のパターンとなる。この場合には、予約機能例外（ＲＦ
Ｅ）となる。

【０２３８】ＲＲＮＧ命令で、命令再実行型の例外であ
るＲＴＶＥ，ＲＦＥが発生した場合には、ＲＲＮＧ命令
実行後に無くなる予定であったリング間コールのスタッ
クフレームが、そのまま残る。したがって、ＥＩＴとリ
ング間コールで同じスタックを使っていた場合には、そ
のスタックフレームに追加される形でＥＩＴのスタック
フレームが形成される。また、ＥＩＴとリング間コール
で異なるスタックを使っていた場合には、リング間コー
ルで使用していたスタックの内容やスタックポインタは
変化しない。この点は、ＲＲＮＧでＤＣＥを起動する場
合とは異なっている。ＤＣＥの場合には、前のリング間
コールのスタックフレームをクリアしてから、ＤＣＥの
新しいスタックフレームを構成する。 〈〈ＲＦＥ発生時のスタックの例−ＥＩＴで同じスタッ
クを利用する場合〉〉図２６５に示すこれに対して、Ｏ
ＡＪＥは命令完了型のＥＩＴとなる予定である。［詳細
仕様調整中］ その場合は、ＤＣＥと同じように、リング間コールのス
タックフレームをクリアしてからＥＩＴのスタックフレ
ームを生成するということになる。ＲＲＮＧ命令でＯＡ
ＪＥが発生する場合のスタックの動きは、次のようにな
る。 〈〈ＯＡＪＥ発生時のスタックの例−ＥＩＴで同じスタ
ックを利用する場合〉〉 （ＲＲＮＧ実行前）図２６６に示す （ＲＲＮＧ実行後、ＯＡＪＥ起動後）図２６７に示す ＲＲＮＧ命令でスタック中からポップされたＰＳＷ（上
記のｔｅｍｐ１）のうち、ＰＳＨ，ＲＮＧ，ＸＡ以外の
フィールドは、無視される。ただし、プログラミング上
は、ＪＲＮＧ命令からＲＲＮＧ命令までの間で、スタッ
ク中に退避されたＰＳＷのＰＳＨ，ＲＮＧ，ＸＡ以外の
フィールドを書き換えてはいけない。ＲＲＮＧ命令（３
２ビット）で同じリングに戻る場合、ＳＰの最終値は となる。これは、ＰＣ，ＰＳＷの処理の後ＰＯＰ ＳＰ
を実行したのと同じ動作である。ＪＲＮＧＶＢのＥビッ
トは、ＲＲＮＧ命令の動作には関係しない。Ｅビットが
０の場合にも、ＲＲＮＧ命令の実行は行なわれる。

【０２３９】〔プログラム例外〕 ・予約命令例外 ・Ｐ＝’１’のとき ・〈〈Ｌ１〉〉機能例外 ・ＲＲＮＧの正しいビットパターンがデコードされたと
き 〔ニモニック〕 ＴＲＡＰＡ ｖｅｃｔｏｒ 〔命令の機能〕 ＴＲＡＰ ａｌｗａｙｓ ソフトウエア割り込み、トラップ 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２６８に示
す 〔フラッグ変化〕図２６９に示す 〔解説〕内部割り込み（トラップ）を発生する。この命
令は、ユーザプロセスからＯＳを呼ぶ場合などに利用す
る。ＴＲＡＰＡ命令ではＥＩＴが起動されるので、必ず
リング０に入ることになる。ＴＲＡＰ，ＴＲＡＰＡで
は、その他のＥＩＴ処理と同じく、ＰＳＳの一部および
ＰＳＭのＰＲＮＧのみが更新される。ＰＳＭのＰＲＮＧ
以外のフィールド（ＰＳＢを含む）は更新されない。

【０２４０】〔プログラム例外〕 ・予約命令例外 ・Ｐ＝’１’のとき ・無条件トラップ命令 〔ニモニック〕 ＴＲＡＰ 〔命令の機能〕 ＴＲＡＰ ｃｏｎｄｉｔｉｏｎａｌｌｙ 条件によるソフトウエア割り込み、トラップ 〔命令オプション〕 ／条件指定各種（ｃｃｃｃ） 〔命令ビットパターンとアセンブラ表記〕図２７０に示
す 〔フラッグ変化〕図２７１に示す 〔解説〕指定された条件が満たされていた場合に内部割
り込み（トラップ）を発生する。ＴＲＡＰ命令ではＥＩ
Ｔが起動されるので、必ずリング０に入ることになる。
条件の指定方法は、Ｂｃｃ命令と同じである。ＴＲＡ
Ｐ，ＴＲＡＰＡでは、その他のＥＩＴ処理と同じく、Ｐ
ＳＳの一部およびＰＳＭのＰＲＮＧのみが更新される。
ＰＳＭのＰＲＮＧ以外のフィールド（ＰＳＢを含む）は
更新されない。ＴＲＡＰで未定義の条件を指定した場合
には、予約命令例外（ＲＩＥ）となる。

【０２４１】〔プログラム例外〕 ・条件トラップ命令 〔ニモニック〕 ＲＥＩＴ 〔命令の機能〕 ｒｅｔｕｒｎ ｆｒｏｍ ＥＩＴ ＥＩＴ処理（割り込み、例外処理）からのリターン 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２７２に示
す 〔フラッグ変化〕図２７３に示す 〔解説〕「本発明装置」では、例外、外部割り込み、内
部割り込みを総称してＥＩＴ（Ｅｘｃｅｐｔｉｏｎ，Ｉ
ｎｔｅｒｒｕｐｔ，Ｔｒａｐ）と呼ぶ。ＲＥＩＴ命令
は、ＥＩＴからのリターン、すなわち、ＯＳからのリタ
ーンや割り込み処理からのリターンを行なうために使用
する命令である。この命令は特権命令である。

【０２４２】［ＲＥＩＴのオペレーション］ ＦＯＲＭＡＴ／ＶＥＣＴＯＲとして、サポートされない
スタックフォーマットが指定されていた場合には、予約
スタックフォーマット例外（ＲＳＦＥ）となる。この場
合、フォーマットが不当であったスタックフレームは、
追加情報の有無が判定できないためにそのまま残し、そ
のスタックフレームに追加される形でＲＳＦＥのスタッ
クフレームが形成される。この点は、ＲＥＩＴでＤＩ，
ＤＣＥを起動する場合とは異なっている。ＤＩ，ＤＣＥ
の場合には、前のＥＩＴのスタックフレームをクリアし
てから、ＤＩ，ＤＣＥの新しいスタックフレームを構成
する。 〈〈ＲＳＦＥの処理−ＲＳＦＥで同じスタックを利用す
る場合〉〉図２７４に示す ＲＥＩＴ命令で、スタックからポップされたＰＣが奇数
であった場合には、奇数アドレスジャンプ例外（ＯＡＪ
Ｅ）となる。また、スタックからポップされたＰＳＷに
よって、ＰＳＷ内のｒｅｓｅｒｖｅｄ（’−’）のビッ
ト（ＸＡビットを含む）を’１’に書き換えようとした
場合や、ＳＭＲＮＧとしてｒｅｓｅｒｖｅｄの値を書き
込もうとした場合には、予約機能例外（ＲＦＥ）とな
る。ＳＭビットの変化については特にチェックしない。
ＥＩＴから戻るためにＲＥＩＴ命令を使う限り、ＲＥＩ
Ｔ命令の実行によってＳＭが１から０に変わることはな
いはずである。しかし、これは運用上の問題として対応
することにし、ＲＥＩＴ命令ではＳＭが１から０になっ
たかどうかのチェックは行なわない。

【０２４３】〔プログラム例外〕 ・予約命令例外 ・Ｐ＝’１’のとき ・特権命令違反例外 ・ｒｉｎｇ０以外から実行されたとき ・予約スタックフォーマット例外 ・ＥＩＴから復帰する際に、サポートされていないスタ
ックフォーマットが指定されたとき ・奇数アドレスジャンプ例外 ・スタックからポップされたＰＣが奇数であったとき ・予約機能例外 ・スタツクからポップされたＰＳＷによって、ＰＳＷ内
にｒｅｓｅｒｖｅｄの値を書き込もうとしたとき

【０２４４】〔ニモニック〕 ＷＡＩＴ ｉｍａｓｋ 〔命令の機能〕 ｓｅｔ ＩＭＡＳＫ ａｎｄ ｗａｉｔ 停止、割り込み待ち 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２７５に示
す 〔フラッグ変化〕図２７６に示す 〔解説〕ＰＳＷのＩＭＡＳＫフィールドをセットし、プ
ログラムの実行を停止する。外部割り込みまたはリセッ
トにより実行を再開する。この命令は特権命令である。
ｉｍａｓｋは、符号なしの数として解釈される。ｉｍａ
ｓｋ≧１６の場合には、予約機能例外（ＲＦＥ）を発生
する。外部割り込みの場合には、割り込みが起るまで確
定できない情報（ＳＰ１／ＳＰ０のスタックの選択、ベ
クトル番号）がある。したがって、ＷＡＩＴ命令では、
外部割り込みが発生してから情報をスタックに退避す
る。

【０２４５】

【表１】

【０２４６】〔プログラム例外〕 ・予約命令例外 ・−＝’１’のとき ・特権命令違反例外 ・ｒｉｎｇ０から実行されたとき 〔ニモニック〕 ＬＤＣＴＸ ｃｔｘａｄｄｒ 〔命令の機能〕 ｌｏａｄ ｃｏｎｔｅｘｔ ｆｒｏｍ ＣＴＸＢ コンテキストのロード 〔命令オプション〕 ／ＬＳ 論理空間からＣＴＸＢをロード ／ＣＳ 制御空間からＣＴＸＢをロード 〈〈Ｌ
２〉〉 〔命令ビットパターンとアセンブラ表記〕図２７７に示
す 〔フラッグ変化〕図２７８に示す 〔解説〕ｃｔｘａｄｄｒで示される実効アドレスをＣＴ
ＸＢＢレジスタにロードし、タスクやプロセスのコンテ
キストブロック（ＣＴＸＢ）の内容をプロセッサのレジ
スタにロードする。ロードの行なわれるレジスタは、Ｍ
ＭＵの有無やＣＴＸＢＦＭの内容によって変化するが、
ＳＰ０〜ＳＰ３，ＵＡＴＢ，ＣＳＷなどが含まれる。Ｌ
ＤＣＴＸで転送されるレジスタの詳細については、付録
８を参照のこと。

【０２４７】／ＬＳオプションを指定した場合には、ｃ
ｔｘａｄｄｒは論理空間のアドレスを意味する。この場
合には、論理空間上にＣＴＸＢが置かれていることにな
る。また、／ＣＳオプションを指定した場合には、ｃｔ
ｘａｄｄｒは制御空間のアドレスを意味する。このオプ
ションは、将来コンテキスト退避用の高速メモリをチッ
プに内蔵した場合に使用することを想定したものであ
り、現在は〈〈Ｌ２〉〉となっている。これらのオプシ
ョンは、チップやチップバスのインプリメントに合わせ
て最も高速なコンテキストスイッチを行なうため、ＣＴ
ＸＢを置く空間に自由度を持たせるという目的で設けら
れたものである。「本発明装置」では／ＣＳオプション
はサポートしない。「本発明装置」標準のＭＭＵを内蔵
したプロセッサでは、ＬＤＣＴＸ命令でＵＡＴＢの変更
が行なわれる。この場合、ＬＳＩＤを実装しないプロセ
ッサであれば、ＵＡＴＢの変更に伴ってＴＬＢやキャッ
シュのパージ（ＰＳＴＬＢ／ＡＴに相当する処理）が自
動的に行なわれる。ＬＤＣＴＸ命令では論理空間の切り
換えが行なわれるため、ＬＤＣＴＸ／ＬＳが意味のある
動作を行なうには、ｃｔｘａｄｄｒはＳＲを指している
必要がある。ＬＤＣＴＸ／ＬＳでｃｔｘａｄｄｒがＵＲ
を指していた場合の動作は保証されない。「本発明装
置」のＬＤＣＴＸ，ＳＴＣＴＸ命令では、汎用レジスタ
Ｒ０〜Ｒ１４の転送を行なっていない。これは、次のよ
うな理由による。

【０２４８】−汎用レジスタについては、ＬＤＭ，ＳＴ
Ｍ命令で転送することが可能であり、ＬＤＭ，ＳＴＭな
らばレジスタの指定も可能である。実際のコンテキスト
スイッチの処理では、入れ換えを行なうレジスタ以外に
ワーキング用のレジスタが必要になることが多いので、
一部のレジスタは転送しない方がよい場合がある。した
がって、ＬＤＭ，ＳＴＭのような、より汎用的な命令を
使用する方が適当である。 −現在は、まだコンテキスト退避用のメモリをチップに
内蔵することが技術的に難しく、コンテキストの退避に
は外部メモリを利用せざるを得ない。その場合、ＬＤＣ
ＴＸで汎用レジスタの転送まで行なっても、汎用レジス
タの転送を別命令（ＬＤＭ）としても、ほとんど速度差
は生じない。 −将来ＣＴＸＢをすべてチップに内蔵して高速化しよう
という場合には、ＬＤＣ ＴＸのｒｅｓｅｒｖｅｄのオ
プションやＣＴＸＢＦＭの機能を利用して仕様を拡張す
れば良い。また、ＬＤＣＴＸ，ＳＴＣＴＸ命令では、Ｐ
Ｃ，ＰＳＷの転送も行なっていない。これは、次のよう
な理由による。 −一般に、コンテキストスイッチによって切り換える必
要があるのは、ＯＳのＰＣやＰＳＷではなく、ユーザプ
ログラムのＰＣやＰＳＷである。ところが、ユーザプロ
グラムのＰＣやＰＳＷは、普通はＯＳ呼び出し時にスタ
ック中に退避されている。そこで、ＰＣ，ＰＳＷの退避
にＳＰ０のスタックを使用するようにしておけば、コン
テキストスイッチでＳＰ０を切り換えることにより、Ｐ
Ｃ，ＰＳＷも間接的に切り替わる。これを積極的に利用
し、ＣＴＸＢの構造として、ＳＰ０から間接参照される
部分（スタック）にＰＣ，ＰＳＷが置かれるようなもの
を考えれば、コンテキストスイッチ命令で、ＰＣ，ＰＳ
Ｗの操作（スタック〜ＣＴＸＢ間のコピー）をする必要
がなくなる。 −ＳＰＩを使用した外部割り込みの処理ハンドラの最後
で直接コンテキストスイッチを行なう場合には、どうし
てもＳＰＩのスタック〜ＣＴＸＢ間でＰＣ，ＰＳＷの転
送が必要になる。しかし、この場合、外部割り込みの中
ではコンテキストスイッチを遅延し、外部割り込みから
抜ける時にＤＣＥやＤＩを使ってコンテキストスイッチ
を行なうようにすれば、ＤＣＥやＤＩでＳＰ０を指定す
ることにより、上記のデータ構造が自然に実現できる。
この命令は特権命令である。

【０２４９】ＬＤＣＴＸによってセットされるＰＳＷの
ｒｅｓｅｒｖｅｄのビット（’−’で表示される）に対
して、ＣＴＸＢから’１’をロードしようとした場合に
は、予約機能例外（ＲＦＥ）が発生する。また、ＵＡＴ
Ｂなどの制御レジスタのｒｅｓｅｒｖｅｄのビット（’
＝’で表示される）に対して、ＣＴＸＢから’１’をロ
ードしようとした場合には、単に無視される。これは、
ＬＤＣによって制御レジスタをセットしようとした場合
と同様である。〈〈Ｌ１〉〉仕様のチップでは、ＡＴ＝
００ （アドレス変換なし）の場合にもＵＡＴＢの転送
が行なわれる。これは、ＯＳ内のみで一時的にアドレス
変換を中止するというケースが考えられるためである。
ただし、ＡＴ＝００の場合は、／ＬＳを指定してもｃｔ
ｘａｄｄｒは物理アドレスとして扱われる。ＬＤＣＴＸ
でＵＡＴＢを転送しないことを指定するには、ＣＴＸＢ
ＦＭを利用する。ＬＤＣＴＸの現在の仕様では、汎用レ
ジスタの転送を行なっていない。しかし、将来仕様が拡
張されたり、コンテキスト退避用のメモリをチップに内
蔵したりした場合には、ＬＤＣＴＸ命令で複数の汎用レ
ジスタのロードまで行なう予定がある。その場合、ｃｔ
ｘａｄｄｔ／ＥａＡ！Ａで付加モードを許していると、
ＬＤＭと同様に、命令が途中で中断した場合の命令再実
行が難しくなる。したがって、ＬＤＣＴＸのｃｔｘａｄ
ｄｒ／ＥａＡ！Ａでは付加モードを禁止している。どう
しても付加モードの機能を利用したい場合には、ＭＯＶ
Ａを使って とすることにより、同等の機能が実現できる。

【０２５０】〔プログラム例外〕 ・特権命令違反例外 ・ｒｉｎｇ０以外から実行されたとき ・予約機能例外 ・ＰＳＷにｒｅｓｅｒｖｅｄの値を書き込んだとき 〔ニモニック〕 ＳＴＣＴＸ 〔命令の機能〕 ｓｔｏｒｅ ｃｏｎｔｅｘｔ ｔｏ ＣＴＸＢ コンテキストのストア 〔命令オプション〕 ／ＬＳ 論理空間にＣＴＸＢをストア ／ＣＳ 制御空間にＣＴＸＢをストア 〈〈Ｌ２〉〉 （検討中） 〔命令ビットパターンとアセンブラ表記〕図２７９に示
す 〔フラッグ変化〕図２８０に示す

【０２５１】〔解説〕プロセッサ中の現在のコンテキス
トの内容を、ＣＴＸＢＢレジスタで示される領域（ＣＴ
ＸＢ）に退避する。退避の行なわれるレジスタは、ＭＭ
Ｕの有無やＣＴＸＢＦＭの内容によって変化するが、Ｓ
Ｐ０〜ＳＰ３，ＵＡＴＢ，ＣＳＷなどが含まれる。ＳＴ
ＣＴＸで転送されるレジスタの詳細については、付録８
を参照のこと。ＳＴＣＴＸでは、ＬＤＣＴＸと同様に、
汎用レジスタやＰＣ，ＰＳＷの転送は行なわれない。Ｃ
ＴＸＢＢの指す空間は／ＬＳ，／ＣＳのオプションで指
定する。ただし、／ＣＳオプションは、将来コンテキス
ト退避用のメモリをチップに内蔵した場合にはじめて意
味を持つものであり、〈〈Ｌ２〉〉となっている。「本
発明装置」では、／ＣＳオプションはサポートしない。
「本発明装置」標準のＭＭＵを内蔵したプロセッサで
は、ＳＴＣＴＸ命令でＵＡＴＢ退避が行なわれる。この
場合、ＳＴＣＴＸ／ＬＳが意味のある動作を行なうに
は、ＣＴＸＢＢがＳＲを指している必要があるが、ＣＴ
ＸＢＢがＳＲを指すかＵＲを指すかのチェックは特に行
なわない。この命令は特権命令である。ＳＴＣＴＸでＣ
ＴＸＢに退避される制御レジスタのｒｅｓｅｒｖｅｄの
ビットのうち、’−’，’＋’のビットについては、’
０’，’１’がＣＴＸＢにセットされる、また、’
＝’，’＃’，’＊’のビットについては、ＣＴＸＢに
セットされる値は不定であり、インプリメント依存であ
る。これらは、ＳＴＣ命令と同様である。〈〈Ｌ１〉〉
仕様のチップでは、ＡＴ＝００（アドレス変換なし）の
場合にもＵＡＴＢの転送が行なわれる。これは、ＯＳ内
のみで一時的にアドレス変換を中止するというケースが
考えられるためである。ただし、ＡＴ＝００の場合は、
／ＬＳを指定してもＣＴＸＢＢは物理アドレスとして扱
われる。ＳＴＣＴＸでＵＡＴＢを転送しないことを指定
するには、ＣＴＸＢＦＭを利用する。

【０２５２】〔プログラム例外〕 ・予約命令例外 ・ＸＸ＝’００’以外のとき ・Ｐ＝’１’のとき ・特権命令違反例外 ・リング０以外から実行されたとき

【０２５３】１２−１６．ＭＭＵ関連命令 〔ニモニック〕 ＡＣＳ ｃｈｋａｄｄｒ 〔命令の機能〕 ｔｅｓｔ ａｃｃｅｓｓ ｒｉｇｈｔｓ アクセス権のチェック 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２８１に示
す 〔フラッグ変化〕図２８２に示す 〔解説〕ｃｈｋａｄｄｒで指定したアドレスを含むペー
ジのＡＴＥを調べ、ｃｈｋａｄｄｒがＰＲＮＧからアク
セス可能かどうかをチェックする。チェックした結果に
応じてフラッグをセットする。 この命令は特権命令ではなく、ユーザが使用することも
可能である。例えばｒｉｎｇ３からＰＲＮＧ＝ｒｉｎｇ
３のアクセス権をチェックすることもできる。したがっ
て、ページアウトなどのＯＳの管理すべき情報はできる
だけ見せないようになっている。ＡＣＳの実行のために
必要なＳｅｃｔｉｏｎ ｔａｂｌｅやＰａｇｅ ｔａｂ
ｌｅがページアウトされていた場合には、通常の命令と
同じように、ページ不在例外（ＰＯＥ）として命令を再
実行する。このほか、ＡＣＳ命令でＡＴＥを参照中に
は、アドレス変換例外（ＡＴＲＥ）、バスアクセス例外
（ＢＡＥ）の発生する可能性がある。ＡＣＳ命令でテス
トするオペランドのサイズは、バイトと考える。つま
り、ＥａＡで示されるアドレスの１バイトが、ＰＲＮＧ
からアクセス可能かどうかを示す。複数バイトにまたが
る領域のチェックを行なう場合は、ソフトウエアで対処
する。

【０２５４】ＡＣＳでは、直前のリングからの処理要求
に対するアクセス権のチェックを行なう場合に、ＰＲＮ
Ｇがそのまま利用できる。しかし、例えばｒｉｎｇ３か
らｒｉｎｇ２に処理を依頼し、ｒｉｎｇ２からさらにｒ
ｉｎｇ１を呼びたいという場合に、ｒｉｎｇ１でｒｉｎ
ｇ３からのアクセス権をチェックしたい場合がある。こ
の時、ＰＲＮＧはｒｉｎｇ２となっているので、そのま
まＡＣＳ命令を使うことはできず、ＰＲＮＧをｒｉｎｇ
３に書き換えてからＡＣＳを実行する必要がある。この
ような要求に答えるために、ＰＲＮＧはユーザからも操
作可能なＰＳＭに置いている。ＰＲＮＧは、ＡＣＳ命令
に対するパラメータという意味を持ったフィールドであ
る。ただし、このままではｒｉｎｇ３からｒｉｎｇ０の
保護情報まで見えることになる。そこで、ＰＲＮＧ＜Ｒ
ＮＧの時は無条件に とすることによって、保護情報が見えるのを防ぐ。ＡＣ
Ｓにおいて、ｃｈｋａｄｄｒが未使用領域（ページ範囲
外）であった場合には、Ｒ不可、Ｗ不可、Ｅ不可と同じ
ように、Ｍ＿ｆｌａｇ＝０，Ｚ＿ｆｌａｇ＝０，Ｌ＿ｆ
ｌａｇ＝０アクセス権なしとして命令を正常終了するも
のとする。ＥＩＴとはならない。

【０２５５】また、ＡＴ＝００（アドレス変換なし）の
場合は、リング保護のチェックが行なわれないので、す
べてのアドレスに対してアクセス権をもっていると考え
る。実際には、バスアクセス例外（ＢＡＥ）が発生する
ためにアクセスできない領域もあるわけだが、そのチェ
ックは行なわない。これは、システムバスに起因するア
クセスエラーとメモリ保護に起因するアクセスエラーは
レベルの違ったものであり、ＡＣＳでは後者のみのチェ
ックを行なうと考えるためである。したがって、ＡＴ＝
００の場合、ｃｈｋａｄｄｒが得られた後はいずれの例
外も発生せず、Ｌ＿ｆｌａｇ＝Ｍ＿ｆｌａｇ＝Ｚ＿ｆｌ
ａｇ＝１（アクセス権あり）として命令を終了するもの
とする。ＡＣＳ命令は、命令エミュレーションのプログ
ラムで、リング保護レベルのチェックまできちんとエミ
ュレートしたい場合に利用できる命令である。エミュレ
ーションのプログラムは通常ｒｉｎｇ０に置かれるの
で、エミュレートされる命令とは異なったリングで実行
されるのが普通である。つまり、リング保護のレベルに
関しては、エミュレートされるプログラムとエミュレー
ションプログラムは異なった環境になっている。そこ
で、エミュレートされる命令のオペランドをアクセスす
る前に、ＡＣＳ命令によって、そのオペランドがエミュ
レートされる命令と同じリング（ＰＲＮＧ）からアクセ
スできるかどうかをチェックしてやれば、リング保護に
関するエミュレーションまできちんと行なうことが可能
になる。ＡＣＳのｃｈｋａｄｄｒの実効アドレス計算に
おいて、スタックポインタＳＰの参照があった場合に
は、ＰＲＮＧではなく現在リングＲＮＧのスタックが参
照される。

【０２５６】〔プログラム例外〕 〔ニモニック〕 ＭＯＶＰＡ ｓｒｃａｄｄｒ，ｄｅｓｔ （「本発明
装置」ではサポートしない） 〔命令の機能〕 ｍｏｖｅ ｐｈｙｓｉｃａｌ ａｄｄｒｅｓｓ 物理アドレスの転送 〔命令オプション〕なし 〔命令ビットパターンとアセンブラ表記〕図２８３に示
す 〔フラッグ変化〕第２８４に示す

【０２５７】〔解説〕ｓｒｃａｄｄｒで指定したオペラ
ンドの実効アドレス（論理アドレス）を計算し、それを
物理アドレスに変換してからｄｅｓｔに転送する。ｓｒ
ｃａｄｄｒで得られた実効アドレスのアドレス変換の方
法は通常の命令とは異なり、ＵＡＴＢレジスタではなく
Ｒ１レジスタをアドレス変換テーブルのベースアドレス
として使用する。これは、ＯＳ等から、現在プログラム
が走っている論理空間以外の空間に対する操作も行なえ
るようにするためである。この命令で、高機能命令と同
じように固定番号のレジスタを空間指定に使用したの
は、高級言語で直接使用することのない命令なので命令
の対称性があまり必要ないこと、ビット割り当てからの
制約があること、による。ＭＯＶＰＡ命令において、ｓ
ｒｃａｄｄｒを得てから、それを物理アドレスに変換す
るまでの過程でページ不在例外、アドレス変換例外など
が発生した場合、そのエラーはフラッグに反映し、ＥＩ
Ｔは起動しない。これはｓｒｃａｄｄｒのアドレス変換
に使用するＳｅｃｔｉｏｎ ＴａｂｌｅやＰａｇｅ Ｔ
ａｂｌｅがページアウトされていた場合、また最終段の
ページ（ページテーブルではない）がページアウトの場
合、さらに変換テーブルのエントリ（ＡＴＥ）のフォー
マットにエラー（予約ＡＴＥエラー）があった場合など
が含まれる。この時、ｄｅｓｔは変化せず、Ｖ＿ｆｌａ
ｇがセットされて命令を終了する。また、ページフォー
ルトがあったかどうかはＦ＿ｆｌａｇで示される。エラ
ーやページフォールトがなく、命令を正常に終了した場
合には、Ｖ＿ｆｌａｇはクリアされる。この命令は、基
本的にはアドレス演算と考えるので、その他のフラッグ
は無変化である。ＭＯＶＰＡ命令のフラッグ変化をまと
めると、図２８５のようになる。なお、ＳＴＡＴＥでＶ
＿ｆｌａｇ＝０，Ｆ＿ｆｌａｇ＝１に相当する場合（次
の段のページアウト）は、ＭＯＶＰＡではＶ＿ｆｌａｇ
＝１，Ｆ＿ｆｌａｇ＝１のページアウトの場合に吸収さ
れているので、ＳＴＡＴＥとＭＯＶＰＡとではフラッグ
変化のパターンが異なっている。ｓｒｃａｄｄｒ，ｄｅ
ｓｔなどの実効アドレスを得るまでの過程でページフォ
ールトが生じた場合には、通常の命令と同じようにペー
ジ不在例外（ＰＯＥ）が起動される。この命令は特権命
令である。

【０２５８】ｄｅｓｔ／ＥａＷ！Ｓでは、＠−ＳＰのモ
ードを禁止している。これは、エラーやページアウトの
発生によってＶ＿ｆｌａｇがセットされ、ｄｅｓｔの転
送ができない場合に、ｄｅｓｔに＠−ＳＰが指定されて
いると命令動作がまぎらわしくなるためである。ＬＤＡ
ＴＥ，ＳＴＡＴＥ，ＬＤＰ，ＳＴＰ，ＬＤＣ，ＳＴＣ，
ＭＯＶＰＡ命令の中の特殊空間を参照するオペランドに
おいて、付加モードによりメモリの間接参照が起こった
場合には、特殊空間の方ではなく論理空間（ＬＳ）の方
を参照する。また、スタックポインタＳＰの参照があっ
た場合には、ＰＲＮＧではなく現在リングＲＮＧのスタ
ックが参照される。特殊空間のアドレスという意味を持
つのは、最終的に得られた実効アドレスのみである。Ｍ
ＯＶＰＡ，ＬＤＡＴＥ，ＳＴＡＴＥ命令で、対象アドレ
スのＭＳＢが１の場合（ＳＲを示す場合）は、Ｒ１では
なくＳＡＴＢを使ってアドレス変換を行なう。まとめる
と、図２８６のようになる。ＭＯＶＰＡ，ＬＤＡＴＥ，
ＳＴＡＴＥでは、アドレス変換のベースレジスタを、Ｕ
ＡＴＢの代わりにＲ１によって指定している。この時、
ＵＡＴＢのｒｅｓｅｒｖｅｄの部分に対応するＲ１のビ
ット（’＝’で表現された２＾４，２＾５のビット）
が’１’でなくても、特にチェックは行なわず、単に無
視される。これは、インプリメントの負担を考慮したた
めである。チェックが行なわれていなくても、Ｒ１の２
＾４，２＾５のビットには必ず’０’を入れてもらうよ
うに、マニュアル等で指導する必要がある。ｓｒｃａｄ
ｄｒの実効アドレスを得てから、Ｒ１を使ってアドレス
変換を行ない、その物理アドレスを得るまでの動作は、
ＡＴビットには影響されない。つまり、ＡＴ＝００であ
っても、ＡＴ＝０１の時と同じようにｓｒｃａｄｄｒの
アドレス変換が行なわれて物理アドレスが得られる。こ
れは、アドレス変換の前準備としてこの命令を使用する
ことを想定したためである。もちろん、ｓｒｃａｄｄ
ｒ，ｄｅｓｔの実効アドレス計算（間接参照など）やｄ
ｅｓｔへの書き込みは、ＡＴ＝００の時物理アドレス対
象で行なわれる。

【０２５９】〔プログラム例外〕 ・〈〈Ｌ１〉〉機能例外 ・ＭＯＶＰＡの正しいビットパターンがデコードされた
とき 〔ニモニック〕 ＬＤＡＴＥ ｓｒｃ，ｄｅｓｔａｄｄｒ（「本発明装
置」ではサポートしない） 〔命令の機能〕 ｌｏａｄ ａｄｄｒｅｓｓ ｔｒａｎｓｌａｔｉｏｎ
ｔａｂｌｅ ｅｎｔｒｙ ＡＴＥのロード 〔命令オプション〕 〔命令ビットパターンとアセンブラ表記〕図２８７に示
す 〔フラッグ変化〕図２８８に示す

【０２６０】〔解説〕ｄｅｓｔａｄｄｒで指定したオペ
ランドの実効アドレス（論理アドレス）を計算し、それ
を物理アドレスに変換する際に使用するアドレス変換テ
ーブルのエントリ（ＡＴＥ）に対して、ｓｒｃで得られ
るデータの転送を行なう。ｄｅｓｔａｄｄｒに対するア
ドレス変換の方法は通常の命令とは異なり、ＵＡＴＢレ
ジスタではなくＲ１レジスタをアドレス変換テーブルの
ベースアドレス（物理アドレス）として使用する。これ
は、ＯＳ等から、現在プログラムが走っている論理空間
以外の空間に対する操作も行なえるようにするためであ
る。ｄｅｓｔａｄｄｒのＭＳＢが１の場合（ＳＲを示す
場合）は、Ｒ１ではなくＳＡＴＢを使ってアドレス変換
を行なう。／ＰＴオプションの場合、／ＳＴオプション
の場合とも、Ｒ１はＳｅｃｔｉｏｎＴａｂｌｅのベース
アドレスを指す。結果的に、／ＰＴの場合には２段の間
接参照が、／ＳＴの場合には１段の間接参照が行なわれ
る。ＡＴＥへのセットが正常に行なわれた場合には、Ａ
ＴＥ値の変更によって影響を受けるＴＬＢと論理キャッ
シュのパージが自動的に行なわれる。

【０２６１】ＬＳＩＤとは、複数のコンテキスト（プロ
セスやタスク）のＴＬＢの混在を許す場合に、それを区
別する番号である。複数の論理空間の区別が可能なＴＬ
Ｂの場合には、／ＳＳオプションを指定することによっ
て、ＴＬＢ中のＬＳＩＤとＲ０で示されるＬＳＩＤが一
致したＴＬＢのみをパージすることができる。なお、現
在使用中の論理空間に対するＬＳＩＤは、ＬＳＩＤ制御
レジスタに置かれているが、この命令の実行とは直接関
係しない。メモリ管理やＴＬＢの構成はインプリメント
依存性の強いところなので、この命令を実装する場合に
も、必ずしも／ＳＳオプションをインプリメントする必
要はない。また、ＬＳＩＤの機能も必須のものではな
い。／ＳＳのオプションが用意されているのは、ＬＳＩ
ＤのあるプロセッサとＬＳＩＤのないプロセッサの互換
性を取るためである。ＰＳＴＬＢの項を参照のこと。こ
の命令で、高機能命令と同じように固定番号のレジスタ
を空間指定に使用したのは、高級言語で直接使用するこ
とのない命令なので命令の対称性があまり必要ないこ
と、ビット割り当てからの制約があること、による。こ
の命令では、ＡＴＥ自体のエラーやページアウトなど、
いろいろな場合を見分けるため、Ｆ＿ｆｌａｇ，Ｖ＿ｆ
ｌａｇを使用する。それぞれの場合における動作は、次
のようになる。

【０２６２】１．ｄｅｓｔａｄｄｒのアドレス変換に使
用するＳｅｃｔｉｏｎ ＴａｂｌｅやＰａｇｅ Ｔａｂ
ｌｅのうち、操作する段より上位段のＡＴＥにフォーマ
ットエラー（予約 ＡＴＥエラー）があった場合 この場合は、操作対象となるＡＴＥまで到達できないの
で、ＡＴＥへのセットは行なわれない。Ｖ＿ｆｌａｇ＝
１，Ｆ＿ｆｌａｇ＝０となって命令を終了する。 ２．ｄｅｓｔａｄｄｒのアドレス変換に使用するＳｅｃ
ｔｉｏｎ ＴａｂｌｅやＰａｇｅ Ｔａｂｌｅのうち、
操作する段のＡＴＥを含むテーブル、あるいはそれより
上位段のテーブルがページアウトされていた場合 この場合も、操作対象となるＡＴＥまで到達できないの
で、ＡＴＥへのセットは行なわれない。Ｖ＿ｆｌａｇ＝
１，Ｆ＿ｆｌａｇ＝１となって命令を終了する。なお、
途中段のＡＴＥで、予約ＡＴＥエラーと次段のページア
ウトが同時に起こった場合には、予約ＡＴＥエラーの方
を優先し、Ｖ＿ｆｌａｇ＝１，Ｆ＿ｆｌａｇ＝０とす
る。 ３．それ以外の場合 この場合には、ｓｒｃのデータがＡＴＥにセットされ、
Ｖ＿ｆｌａｇは０となる。ＬＤＡＴＥによってＡＴＥに
セットしたデータのＰＩビットが０の場合には、それよ
り下位の段のページアウトを示すため、Ｆ＿ｆｌａｇ＝
１となる。また、セットしたデータがＡＴＥとして予約
ＡＴＥエラーを起こすものであった場合には、やはりＦ
＿ｆｌａｇ＝１となる。この二つのケースは、セットし
たＡＴＥを使ってアドレス変換を行なおうとすると例外
が発生するという点で共通している。セットしたＡＴＥ
にエラーがなく、ＰＩビットが１の場合には、Ｆ＿ｆｌ
ａｇ＝０となる。ＬＤＡＴＥ命令のフラッグ変化をまと
めると図２８９のようになる。

【０２６３】この命令は、基本的にはアドレス演算と考
えるので、Ｍ＿ｆｌａｇ，Ｚ＿ｆｌａｇなどは変化しな
い。また、ｓｒｃ，ｄｅｓｔａｄｄｒなどの実効アドレ
スを得るまでの過程でページフォールトが生じた場合に
は、通常の命令と同じようにページ不在例外（ＰＯＥ）
が起動される。この命令は特権命令である。ＬＤＡＴＥ
／ＳＴではＰＳＴＬＢ／ＳＴに相当する処理が、ＬＤＡ
ＴＥ／ＰＴではＰＳＴＬＢ／ＰＴに相当する処理が自動
的に行なわれる。ＬＤＡＴＥ，ＳＴＡＴＥ，ＬＤＰ，Ｓ
ＴＰ，ＬＤＣ，ＳＴＣ，ＭＯＶＰＡ命令の中の特殊空間
を参照するオペランドにおいて、付加モードによりメモ
リの間接参照が起こった場合には、特殊空間の方ではな
く論理空間（ＬＳ）の方を参照する。また、スタックポ
インタＳＰの参照があった場合には、ＰＲＮＧではなく
現在リングＲＮＧのスタックが参照される。特殊空間の
アドレスという意味を持つのは、最終的に得られた実効
アドレスのみである。ＭＯＶＰＡ，ＬＤＡＴＥ，ＳＴＡ
ＴＥでは、アドレス変換のベースレジスタを、ＵＡＴＢ
の代わりにＲ１によって指定している。この時、ＵＡＴ
Ｂのｒｅｓｅｒｖｅｄの部分に対応するＲ１のビッ
ト（’＝’で表現された２＾４，２＾５のビット）が’
１’でなくても、特にチェックは行なわず、単に無視さ
れる。これは、インプリメントの負担を考慮したためで
ある。チェックが行なわれていなくても、Ｒ１の２＾
４，２＾５のビットには必ず’０’を入れてもらうよう
に、マニュアル等で指導する必要がある。ＡＴ＝００で
ＬＤＡＴＥを実行した場合、ｓｒｃのフェッチとｄｅｓ
ｔａｄｄｒの実効アドレス計算は、他の命令と同様にア
ドレス変換なしで行なわれる。しかし、ＬＤＡＴＥの命
令動作そのものは、ＡＴの値に関係しない。すなわち、
ＡＴ＝００であっても、得られたｄｅｓｔａｄｄｒの実
行アドレスは論理アドレスであると解釈され、それを物
理アドレスに変換する際に使用するＡＴＥに対して、ｓ
ｒｃの転送を行なう。これは、アドレス変換の前準備と
してこの命令を使用することを想定したためである。Ａ
Ｔ＝００の場合のＬＤＡＴＥ，ＳＴＡＴＥ，ＭＯＶＰＡ
の仕様は、ＡＴ＝０１の場合の仕様との整合性のほか、
ＯＳが最初にＭＭＵの動作環境を設定するために利用で
きるように、また、ユーザプログラムがＡＴ＝０１、Ｏ
ＳがＡＴ＝００で動く場合に矛盾なく利用できるよう
に、という意図で決められたものである。

【０２６４】〔プログラム例外〕 ・〈〈Ｌ１〉〉機能例外 ・ＬＤＡＴＥの正しいビットパターンがデコードされた
とき 〔ニモニック〕 ＳＴＡＴＥ ｓｒｃａｄｄｒ，ｄｅｓｔ 「本発明装置」ではサポートしない） 〔命令の機能〕 ｓｔｏｒｅ ａｄｄｒｅｓｓ ｔｒａｎｓｌａｔｉｏｎ
ｔａｂｌｅ ｅｎｔｒｙ ＡＴＥのストア 〔命令オプション〕 ／ＰＴ ＰＴＥ操作 ／ＳＴ ＳＴＥ操作 〔命令ビットパターンとアセンブラ表記〕図２９０に示
す 〔フラッグ変化〕図２９１に示す

【０２６５】〔解説〕ｓｒｃａｄｄｒで指定したオペラ
ンドの実効アドレス（論理アドレス）を計算し、それを
物理アドレスに変換する際に使用するアドレス変換テー
ブルのエントリ（ＡＴＥ）を読みだし、ｄｅｓｔに設定
する。ｓｒｃａｄｄｒに対する実効アドレスのアドレス
変換の方法は通常の命令とは異なり、ＵＡＴＢレジスタ
ではなくＲ１レジスタをアドレス変換テーブルのベース
アドレス（物理アドレス）として使用する。これは、Ｏ
Ｓ等から、現在プログラムが走っている論理空間以外の
空間に対する操作も行なえるようにするためである。な
お、ｓｒｃａｄｄｒのＭＳＢが１の場合（ＳＲを示す場
合）は、Ｒ１ではなくＳＡＴＢを使ってアドレス変換を
行なう。／ＰＴオプションの場合、／ＳＴオプションの
場合とも、Ｒ１はＳｅｃｔｉｏｎＴａｂｌｅのベースア
ドレスを指す。結果的に、／ＰＴの場合には２段の間接
参照が、／ＳＴの場合には１段の間接参照が行なわれ
る。この命令で、高機能命令と同じように固定番号のレ
ジスタを空間指定に使用したのは、高級言語で直接使用
することのない命令なので命令の対称性があまり必要な
いこと、ビット割り当てからの制約があること、によ
る。この命令では、ＡＴＥの予約ＡＴＥエラーやページ
不在エラーなど、いろいろな場合を見分けるため、Ｆ＿
ｆｌａｇ，Ｖ＿ｆｌａｇを使用する。それぞれの場合に
おける動作は、次のようになる。

【０２６６】１．ｓｒｃａｄｄｒのアドレス変換に使用
するＳｅｃｔｉｏｎ ＴａｂｌｅやＰａｇｅ Ｔａｂｌ
ｅのうち、操作する段より上位段のＡＴＥに予約ＡＴＥ
エラーがあった場合 この場合は、操作対象となるＡＴＥまで到達できないの
で、ＡＴＥの読みだしは行なわれない。Ｖ＿ｆｌａｇ＝
１，Ｆ＿ｆｌａｇ＝０となって命令を終了する。 ２．ｓｒｃａｄｄｒのアドレス変換に使用するＳｅｃｔ
ｉｏｎＴａｂｌｅやＰａｇｅ Ｔａｂｌｅのうち、操作
する段のＡＴＥを含むテーブルあるいはそれより上位段
のテーブルがページアウトされていた場合 この場合も、操作対象となるＡＴＥまで到達できないの
で、ＡＴＥの読みだしは行なわれない。Ｖ＿ｆｌａｇ＝
１，Ｆ＿ｆｌａｇ＝１となって命令を終了する。なお、
途中段のＡＴＥで、予約ＡＴＥエラーと次段のページア
ウトが同時に起こった場合には、予約ＡＴＥエラーの方
を優先し、Ｖ＿ｆｌａｇ＝１，Ｆ＿ｆｌａｇ＝０とす
る。 ３．それ以外の場合 この場合には、ＡＴＥが読み出されてｄｅｓｔにセット
され、Ｖ＿ｆｌａｇは０となる。ＳＴＡＴＥによって読
み出されたＡＴＥのＰＩビットが０の場合には、それよ
り下位の段のページアウトを示すため、Ｆ＿ｆｌａｇ＝
１となる。また、読み出されたＡＴＥが予約ＡＴＥエラ
ーを起こすものであった場合には、やはりＦ＿ｆｌａｇ
＝１となる。この二つのケースは、読み出されたＡＴＥ
を使ってアドレス変換を行なおうとすると例外が発生す
るという点で共通している。読み出されたＡＴＥに予約
ＡＴＥエラーがなく、ＰＩビットが１の場合には、Ｆ＿
ｆｌａｇ＝０となる。ＳＴＡＴＥ命令のフラッグ変化を
まとめると、図２９２のようになる。なお、フラッグ変
化の意味を考えると、ＳＴＡＴＥのＦ＿ｆｌａｇ．ｏ
ｒ．Ｖ＿ｆｌａｇに相当するものがＭＯＶＰＡのＶ＿ｆ
ｌａｇとなっており、ＳＴＡＴＥとＭＯＶＰＡとではフ
ラッグ変化のパターンが異なっている。この命令は、基
本的にはアドレス演算と考えるので、Ｍ＿ｆｌａｇ，Ｚ
＿ｆｌａｇなどは変化しない。また、ｓｒｃａｄｄｒ，
ｄｅｓｔなどの実効アドレスを得るまでの過程でページ
フォールトが生じた場合には、通常の命令と同じように
ページ不在例外（ＰＯＥ）が起動される。この命令は特
権命令である。

【０２６７】ｄｅｓｔ／ＥａＷ！Ｓでは、＠−ＳＰのモ
ードを禁止している。これは、途中段の予約ＡＴＥエラ
ーやページアウトの発生によってＶ＿ｆｌａｇがセット
され、ｄｅｓｔの転送ができない場合にｄｅｓｔに＠−
ＳＰが指定されていると命令動作がまぎらわしくなるた
めである。ＬＤＡＴＥ，ＳＴＡＴＥ，ＬＤＰ，ＳＴＰ，
ＬＤＣ，ＳＴＣ，ＭＯＶＰＡ命令の中の特殊空間を参照
するオペランドにおいて、付加モードによりメモリの間
接参照が起こった場合には、特殊空間の方ではなく論理
空間（ＬＳ）の方を参照する。また、スタックポインタ
ＳＰの参照があった場合には、ＰＲＮＧではなく現在リ
ングＲＮＧのスタックが参照される。特殊空間のアドレ
スという意味を持つのは、最終的に得られた実効アドレ
スのみである。ＡＴ＝００でＳＴＡＴＥを実行した場
合、ｓｒｃａｄｄｒとｄｅｓｔの実効アドレス計算は、
他の命令と同様にアドレス変換なしで行なわれる。しか
し、ＳＴＡＴＥの命令動作そのものは、ＡＴの値に関係
しない。すなわち、ＡＴ＝００であっても、得られたｓ
ｒｃａｄｄｒの実効アドレスは論理アドレスであると解
釈され、それを物理アドレスに変換する際に使用するＡ
ＴＥをｄｅｓｔに転送する。これは、アドレス変換の前
準備としてこの命令を使用することを想定したためであ
る。ＭＯＶＰＡ，ＬＤＡＴＥ，ＳＴＡＴＥでは、アドレ
ス変換のベースレジスタを、ＵＡＴＢの代わりにＲ１に
よって指定している。この時、ＵＡＴＢの ｒｅｓｅｒ
ｖｅｄの部分に対応するＲ１のビット（’＝’で表現さ
れた２＾４，２＾５のビット）が’１’でなくても、特
にチェックは行なわず、単に無視される。これは、イン
プリメントの負担を考慮したためである。チェックが行
なわれていなくても、Ｒ１の２＾４，２＾５のビットに
は必ず’０’を入れてもらうように、マニュアル等で指
導する必要がある。

【０２６８】〔プログラム例外〕 ・〈〈Ｌ１〉〉機能例外 ・ＳＴＡＴＥの正しいビットパターンがデコードされた
とき 〔ニモニック〕 〔命令の機能〕 〔命令オプション〕 〔命令ビットパターンとアセンブラ表記〕図２９３に示
す 〔フラッグ変化〕図２９４に示す

【０２６９】〔解説〕ＴＬＢのパージを行なう。ＴＬＢ
のロックやイネーブルなどの細かい操作を行なうには、
制御レジスタを用いる。しかし、ＴＬＢに対するパージ
操作しか行なわない場合には、そのためだけに制御レジ
スタを追加するのはインプリメントの負担が大きいた
め、ＴＬＢのパージ命令を別に用意している。ＬＳＩＤ
とは、複数のコンテキスト（プロセスやタスク）のＴＬ
Ｂの混在を許す場合に、それを区別する番号である。／
ＳＳオプションの際には、Ｒ０により示されたＬＳＩＤ
を持つ論理空間のＴＬＢのみがパージされる。なお、現
在使用中の論理空間に対するＬＳＩＤは、ＬＳＩＤ制御
レジスタに置かれているが、この命令の実行とは直接関
係しない。ＰＴＬＢ命令では、特定の論理アドレスのＴ
ＬＢのみをパージする機能はなく、指定した論理空間の
すべてのＴＬＢがパージされる。特定の論理アドレスの
ＴＬＢをパージする場合は、ＰＳＴＬＢ命令を使う。た
だし、／ＳＳオプションが指定された場合には、指定し
た論理空間のＵＲのＴＬＢのみがパージされ、ＳＲのパ
ージは一切行なわれない。ＳＲ部分のパージを行なう場
合には、必ず／ＡＳを使用する必要がある。この命令は
特権命令である。メモリ管理やＴＬＢの構成はインプリ
メント依存性の強いところなので、この命令は〈〈Ｌ
２〉〉となっている。また、この命令を実装する場合に
も、必ずしもすべてのオプションをインプリメントする
必要はない。ＬＳＩＤの機能も必須のものではない。Ｐ
ＴＬＢでは、ＡＴ＝００の場合にも、ＡＴ＝０１の時と
同様にパージが実行される。これは、アドレス変換の前
準備としてＰＴＬＢ命令を使用することを想定したため
である。

【０２７０】〔プログラム例外〕 ・予約命令例外 〔ニモニック〕 ＰＳＴＬＢ ｐｒｇａｄｄｒ （「本発明装置」では
サポートしない。つまり《Ｌ２》である。） 〔命令の機能〕 ｐｕｒｇｅ ｓｐｅｃｉｆｉｃ ＴＬＢ 特定のアドレスのＴＬＢのパージ 〔命令オプション〕 〔命令ビットパターンとアセンブラ表記〕図２９５に示
す 〔フラッグ変化〕図２９６に示す

【０２７１】〔解説〕特定の論理アドレスのＴＬＢをパ
ージする。／ＰＴオプションを指定した場合には、対象
となる論理空間のＴＬＢのうち、ＳＴＥ〜ＰＴＥのイン
デクスに相当する論理アドレス（すなわち論理アドレス
全体）がｐｒｇａｄｄｒと一致するものをパージする。
また、／ＳＴオプションを指定した場合には、対象とな
る論理空間のＴＬＢのうち、ＳＴＥのインデクスに相当
する論理アドレスがｐｒｇａｄｄｒと一致するものをパ
ージする。／ＡＴオプションを指定した場合には、対象
となる論理空間のキャッシュのうち、論理アドレスのＭ
ＳＢがｐｒｇａｄｄｒと一致するエントリをすべてパー
ジする。ＬＳＩＤとは、複数のコンテキスト（プロセス
やタスク）のＴＬＢの混在を許す場合に、それを区別す
る番号である。／ＳＳオプションの際には、Ｒ０により
示されたＬＳＩＤを持つ論理空間のＵＲのＴＬＢのみが
パージされる。なお、現在使用中の論理空間に対するＬ
ＳＩＤは、ＬＳＩＤ制御レジスタに置かれているが、こ
の命令の実行とは直接関係しない。この命令は特権命令
である。メモリ管理やＴＬＢの構成はインプリメント依
存性の強いところなので、この命令は〈〈Ｌ２〉〉とな
っている。また、この命令を実装する場合にも、必ずし
もすべてのオプションをインプリメントする必要はな
い。ＬＳＩＤの機能も必須のものではない。

【０２７２】／ＡＳ，／ＳＳオプションは、ＬＳＩＤの
有無に対する互換性を保つために設けてあるオプション
である。意味的には、ＰＳＴＬＢの場合に常に／ＳＳの
みが指定できればよいが、ＰＳＴＬＢの場合に常に／Ｓ
Ｓ指定とすると、ＬＳＩＤの有無によって互換性が失わ
れる恐れがある。例えば、最初にＬＳＩＤの機能のない
プロセッサができると、その上で動くプログラムは、Ｒ
０にＬＳＩＤのセットを行なわずにＰＳＴＬＢ命令を実
行するものになるだろう。同じプログラムを将来ＬＳＩ
Ｄの機能の有るプロセッサで実行した場合、その時にＲ
０に残っていたゴミによって、全くでたらめのＬＳＩＤ
に対してＰＳＴＬＢが実行されることになる。これを防
ぐためには、オプションを使って、Ｒ０をセットしてい
ない場合には／ＡＳ指定、将来Ｒ０をセットした場合は
／ＳＳ指定とすればよいわけで、ＰＳＴＬＢにおける／
ＡＳ指定はこのような意味を持っている。したがって、
ＰＳＴＬＢでは、 ／ＡＳオプションを使えば、ＬＳＩＤのあるブロセッサ
でもＬＳＩＤのないプロセッサでも共通のプログラムを
書けるが、ＬＳＩＤの機能は生かせないことになる。一
方、／ＳＳオプションを使えば、ＬＳＩＤの機能は生か
せるが、ＬＳＩＤのないプロセッサでは未実装オプショ
ンということでエラー（予約命令例外など）になる。

【０２７３】ＰＴＬＢ，ＰＳＴＬＢ命令で／ＳＳオプシ
ョンが指定された場合には、指定した論理空間のＵＲの
ＴＬＢのみがパージされ、ＳＲのパージは一切行なわれ
ない。ＳＲ部分のパージを行なう場合には、必ず／ＡＳ
を使用する必要がある。ＰＴＬＢ，ＰＳＴＬＢで／ＳＳ
のオプションを指定した場合の動作をまとめると、以下
のようになる。 ＰＳＴＬＢで／ＳＴオプションの実装が難しい場合に
は、互換性のため機能を縮退してそのまま実行すること
にし、ＥＩＴとはしない。具体的には、／ＳＴの代わり
に／ＡＴ相当の動作を行なうことになる。ＡＴ＝００で
ＰＳＴＬＢを実行した場合、ｐｒｇａｄｄｒの実効アド
レス計算は、他の命令と同様にアドレス変換なしで行な
われる。しかし、ＰＳＴＬＢの命令動作そのものは、Ａ
Ｔの値に関係しない。すなわち、ＡＴ＝００であって
も、得られたｐｒｇａｄｄｒの実効アドレスは論理アド
レスであると解釈され、ＡＴ＝０１の時と同様にパージ
が実行される。これは、アドレス変換の前準備としてＰ
ＳＴＬＢ命令を使用することを想定したためである。

【０２７４】〔プログラム例外〕 ・予約命令例外

【０２７５】付録１．本発明装置命令セットレファレン
ス ＊：本発明装置ではサポートしない命令 （データ転送命令） （比較・テスト命令） （算術演算命令）

【０２７６】（論理演算命令） （シフト命令） （ビット操作命令）

【０２７７】（固定長ビットフィールド命令） （任意長ビットフィールド命令） （１０進演算命令）

【０２７８】（ストリング命令） （キュー操作命令） （ジャンプ命令）

【０２７９】（マルチプロセッサ命令） （制御空間、物理空間操作命令）

【０２８０】（ＯＳ関連命令） （ＭＭＵ関連命令）

【０２８１】（符号付き１０進演算命令）

【０２８２】付録２．本発明装置のアセンブラ表記につ
いて

【０２８３】Ａ２−１．概要 この資料は、命令ニモニック、アドレッシングモードの
ニモニック、などに関する本発明装置での規定を示した
ものである。ドキュメントの記述の意味を明確にし、本
発明装置に対する理解を深めてもらうことを目的として
いる。 Ａ２−１−１．このドキュメントにおける記述方法 Ａ２−１−２．ニモニック決定の方針 総称ニモニックとフォーマット別ニモニックを設け
る。総称ニモニックは各命令に対応したニモニックであ
り、短縮形、一般形などフォーマットが複数存在する命
令でも、総称ニモニックは一つである。これに対して、
フォーマット別ニモニックは、短縮形や一般形などの区
別をしたい場合のニモニックである。命令フォーマット
を表わす文字を決めておき、総称ニモニックから規則的
にフォーマット別ニモニックを作る。ユーザがアセンブ
ラのソースプログラムを書いた場合には、通常総称ニモ
ニックを使う。総称ニモニックに対する最適なフォーマ
ットの選択は、原則としてアセンブラが行なう。 データタイプ指定子に関して統一的な規則を設ける。
データタイプ関係で記述を必要とするものは、演算のた
めのデータタイプ指定、命令全体でのオペランドサイズ
指定、およびオペランド毎のサイズ指定である。これら
に関して統一的な規則を設ける。 ニモニックは、原則としてＩＥＥＥ Ｍｉｃｒｏｐｒ
ｏｃｅｓｓｏｒ Ａｓｓｅｍｂｌｙ Ｌａｎｇｕａｇｅ
Ｓｔａｎｄａｒｄ（Ｐ６９４）を標準とする。ただ
し、これには一般的な感覚になじまないと思われるとこ
ろ、本発明装置のアーキテクチャに合わないところなど
があるので、あくまでも個々の名称を決める際の参考と
するだけである。考え方や規則まで完全にＩＥＥＥに合
わせるわけではない。 特殊記号の利用はできるだけ避ける。ここで定義する
アセンブラでは、できるだけ特殊記号を使用しないとい
う方針にしている。それは、オペランドに数式が来た
り、アセンブラを拡張した場合に、その中で使用する記
号と競合させないためである。また、文字セットの少な
い大型機でも開発を行なうためには、あまり多くの記号
を使用するのは望ましくない。特殊記号の利用をできる
だけ避けたため、アセンブラの中では括孤を一種類しか
使用しておらず、また’；’，’＆’などが未使用の特
殊記号となっている。

【０２８４】Ａ２−１−３．アセンブラ命令 本発明装置用アセンブラ言語における一つの命令は、一
つのオペレーションニモニックと複数個（０個，１個を
含む）、のオペランドニモニックにより記述される。オ
ペコードニモニックとオペランドニモニックの間は一個
以上の空白文字（スペースまたはタブ）により区切ら
れ、オペランドニモニックどおしの間はコンマ’，’に
より区切られる。 Ａ２−１−４．オペランドの順序 オペランドの順序は命令毎に定まっているが、原則は次
のようになる。 移動命令（ＭＯＶ） 第一オペランドがソース、第二オペランドがデスティネ
ーションになる。すなわち、 第一オペランド＝＝〉第二オペランド これはＩＥＥＥ標準と同じである。 ２項演算の２オペランド命令（ＳＵＢなど） 第一オペランドが２番目のソース、第二オペランドが１
番目のソースとデスティネーションになる。すなわち、 第二オペランド．ｏｐ．第一オペランド＝＝〉第二オペ
ランド これはＩＥＥＥ標準とは異なるが、多くのプロセッサで
用いられている方法であり、なじみやすい。

【０２８５】Ａ２−２．オペレーションのニモニック Ａ２−２−１．ニモニック生成規則 ＩＥＥＥでは、演算操作を示す動詞をニモニックの先頭
にもってくるという考え方であるが、本発明装置ではさ
らにその前にデータタイプ指定子を置く。演算操作その
ものに対するニモニックは、ほぼＩＥＥＥに合わせる。
本発明装置での命令のニモニックは、次のような規則で
生成する。

【０２８６】 〈データタイプ〉 命令の先頭で指定するのは、演算方
法に大きな影響を与えるデータタイプ、すなわち、〈演
算操作〉に対して直交関係にないデータタイプである。
このデータタイプには、ストリング、キュー、ビットフ
ィールドなどが含まれる。データサイズ（整数の８，１
６，３２，６４ビット、浮動小数の３２，６４ビットな
ど）の指定は、ここではなく〈サイズ〉で行なう。ま
た、符号付き、符号なしの指定、およびアドレス演算の
指定は、ここではなく〈バリエーション〉で行なう。 〈演算操作〉 演算そのものの指定を行なう。でき
る限りＩＥＥＥに合わせる。条件ジャンプ命令の条件の
指定は本来オプションとするべきであるが、慣例にした
がって基本部分の〈演算操作〉に含める。 〈バリエーション〉演算に対する細かい操作や属性の指
定を行なう。 〈オプション〉 命令フォーマット中の数ビットで表
現される命令オプションを示す。オプションになるの
は、ストリング命令の終了条件、キューのサーチ条件な
どである。

【０２８７】〈フォーマット〉 短縮形、一般形などの
フォーマットを指定する。通常は書かなくてもよく、書
かない場合は総称ニモニックになる。アセンブラのソー
スで〈フォーマット〉を書かずに総称ニモニックを使っ
た場合には、アセンブラで自動的に最適なフォーマット
を選ぶ。〈フォーマット〉を書いた場合にはフォーマッ
ト別ニモニックの記述になる。アセンブラのソースでユ
ーザが〈フォーマット〉を書いた場合には、強制的にそ
のフォーマットを使うことを示す。〈フォーマット〉に
よるフォーマット別ニモニックは、仕様書やマニュアル
の記述において、あるいは逆アセンブラなどにおいて、
あえて命令フォーマットの区別をしたい場合に用いる。 〈サイズ〉 オペランドのサイズを指定する。
〈サイズ〉を使用する命令は、主として整数を扱う命令
と浮動小数を扱う命令である。〈サイズ〉は〈データタ
イプ〉とは異なり、〈演算操作〉に対して直交関係があ
るのが特徴である。

【０２８８】Ａ２−２−２．データタイプ 〈データタイプ〉を表わす文字として、次のようなもの
がある。なし 整数演算、アドレス演算、雑命令など

【０２８９】Ａ２−２−３．演算操作 原則としてＩＥＥＥのニモニックに従う。使用するもの
は次の通りである。ＡＤＤ，ＳＵＢ，ＭＵＬ，ＤＩＶ，
ＣＭＰ，ＮＥＧ，ＡＮＤ，ＯＲ，ＸＯＲ，ＮＯＴ，Ｌ
Ｄ，ＳＴ，ＭＯＶ，ＰＵＳＨ，ＰＯＰ，ＷＡＩＴ，ＮＯ
Ｐ 注意 ・ＭＯＶ，ＬＤ，ＳＴの使い分け ＭＯＶ レジスタ間、メモリ間の転送 ＬＤ メモリからレジスタへの転送 ＳＴ レジスタからメモリへの転送 ＬＤ，ＳＴは、方向性を意識する必要のある命令に使用
する。 ・シフト関係のオペレーションは、左右の指定方法が異
なるためにＩＥＥＥのニモニックをそのまま使うわけで
はないが、ＩＥＥＥの原則を生かしてＳＨＡ，ＳＨＬ，
ＲＯＴとする。 ・ブランチ（条件分岐）命令に関しては、ＩＥＥＥに従
うと’ＢＶ’などが別の意味とぶつかること、符号付き
整数の比較と符号なし整数の比較の区別をわかりやすく
したいこと、などを考慮したため、条件指定の部分がＩ
ＥＥＥには従っていない。 ・ＪＭＰ，ＪＳＲ，ＲＴＳは、ブランチ命令とのバラン
スからＩＥＥＥには従っていない。 ・〈バリエーション〉の’Ｘ’により拡張演算を表わす
ことに統一したため、ＡＤＤＸ，ＳＵＢＸ，ＭＵＬＸ，
ＤＩＶＸについてもＩＥＥＥに従っていない。

【０２９０】Ａ２−２−４．バリエーション 〈バリエーション〉は、演算に対する属性などを指定す
るものである。次のような文字を使用する。

【０２９１】Ａ２−２−５．フォーマット 〈フォーマット〉は、命令フォーマットの詳細を区別し
たい場合に用いる。次のような文字を使用する。 なお、ここで示した’：Ｑ’，’：Ｇ’．．．といった
フォーマット指定は、一つの命令（総称ニモニック）の
中でフォーマットの区別を行ない、フォーマット別ニモ
ニックを作ることが目的のものである。つまり、アセン
ブラ表記上のフォーマット指定である。一方、命令フォ
ーマット説明で用いたＧ−ｆｏｒｍａｔ，Ｅ−ｆｏｒｍ
ａｔ．．といったフォーマットの方は、命令全体の中で
のフォーマットの説明を行なうことが目的のものであ
る。したがって、例えば同じ’：Ｇ’であっても’ＭＯ
ＶＡ：Ｇ’であればＭＯＶＡ命令の一般形なのでＧＡ−
ｆｏｒｍａｔであり、’ＭＯＶ：Ｇ’であればＭＯＶ命
令の一般形なのでＧ−ｆｏｒｍａｔということになる。

【０２９２】Ａ２−２−６．サイズ ＩＥＥＥでは６４ビット整数まで考慮されていないの
で、扱うデータサイズはどうしてもＩＥＥＥと異なった
ものになる。 整数の場合 ４通りのサイズが対称的にサポートされている点、オペ
ランド側でもデータタイプが指定できる点、が特徴であ
る。オペレーション側にもオペランド側にも同じものを
書くので、’．’により区切っている。〈サイズ〉とし
て、次のような文字を使用する。

【０２９３】Ａ２−３．オペランドのニモニック オペランドには、汎用のアドレッシングモードまたはそ
のサブセットが利用できるもの（一般オペランドと呼
ぶ）と、命令に応じた特殊な指定をするもの（特殊オペ
ランドと呼ぶ）とがある。特殊オペランドについては、
命令毎にフォーマットを定める。特殊オペランドをとる
命令は、 などである。 一般オペランドに関しては、本発明装置において、オペ
ランド毎にデータサイズを指定できる点が特色であり、
アセンブラにおける一般オペランドの記述方法にもその
ような能力を持たせている。また、オペランドに対して
も総称ニモニックとフォーマット別ニモニックを設けて
いる。一般オペランドのニモニックは、実際のオペラン
ドの値（実効アドレス）と付加モードフォーマットの区
別、およびサイズから成る。

【０２９４】Ａ２−３−１．アドレッシングモード表記
の原則 従来のプロセッサでは、アドレッシングモードの数があ
まり多くなかったため、それぞれのモードを個別に考
え、別々の記号を割り当てておけばよかった。また、表
記法と実際のアドレッシングのオペレーションがうまく
対応していない場合も見られた。例えば、あるプロセッ
サではレジスタ相対間接のアドレッシングモードをｄｉ
ｓｐ（Ｒｎ）で表現する場合があるがこれはオペレーシ
ョンとしてはｍｅｍ［ｄｉｓｐ＋Ｒｎ］であり、ｄｉｓ
ｐの部分とＲｎの部分の扱いが対称的ではない。これだ
けで使っている場合には問題は生じないが、これを組み
合わせて複雑なモードを作っていった場合には矛盾の起
きることがある。本発明装置では付加モードといった機
能があるため、統一的、規則的なアドレッシングの表記
を行なわないと混乱を招く。そこで、本発明装置では実
際のオペレーションとその表記との関係について原則を
設け、それに基づいて、付加モードまで一貫したアドレ
ッシングモードの表記を行なうこととした。アドレッシ
ングは、基本的には加算と間接参照の繰り返しである。
したがって、この二つのオペレーションに対する表記法
が決まればよい。本発明装置の表記原則をまとめると次
のようになる。 本発明装置における’（）’は、間接参照などの特別な
意味は持たない。一般の数式と同じように、結合の順序
を示すに過ぎない。したがって、＠Ａと＠（Ａ）は全く
同じ意味ということになる。以下で説明するシンタック
スにおいて’（．．）’が入る場合であって
も、’（．．）’内に一つの項しかなけれ
ば、’（．．）’を省略しても構わない。

【０２９５】従来のプロセッサでは’（．．）’によっ
て間接参照を意味する場合があり、これがある程度慣用
的な表記法となっている。しかし、このような表記法で
は以下のような点で誤解を生みやすい。 本発明装置において、間接参照を必ず’＠’によって表
現しているのは、こういった理由による。イミディエー
ト、スタック操作のアドレッシングモード、インデクス
のスケーリングなどの処理はこの原則に入らないので、
原則を参考にしながらそれぞれ別に表記法を定める。

【０２９６】Ａ２−３−２．付加モードの指定 ’Ａ’の指定は、付加モードのフォーマットを使うとい
うことを特に強調したい場合に付け加える。また、’
Ｎ’の指定は、付加モードを使用しないということを特
に強調したい場合に付け加える。これらの指定は、フォ
ーマット別ニモニックに相当するものである。’：
Ｎ’，’：Ａ’とも書かれていない場合は、そのアドレ
ッシングが付加モード以外の短いモードで実現できるか
どうかをアセンブラが判断し、実現できればそのモード
を使う。付加モードでないと実現できなければ、付加モ
ードを使う。

【０２９７】Ａ２−３−３．サイズ 〈サイズ〉は、オペランドの演算サイズを示すものであ
り、オペレーションのニモニックに示されたサイズと組
みになって実際のサイズ指定を行なう。サイズ指定の文
字は、オペレーションに使われるものと同じである。オ
ペランド中の〈サイズ〉と、オペレーション中の〈サイ
ズ〉の関係は、原則として次のようになる。 ・オペレーション中に〈サイズ〉の指定があった場合に
は、その〈サイズ〉が全部のオペランドのデフォルトの
サイズとして有効になる。ただし、サイズの指定ができ
ないオペランド、イミディエートのオペランド、特殊な
意味を持つオペランドの場合はこの限りではない。 ・オペランド中に〈サイズ〉の指定があった場合には、
それがそのオペランドのサイズになる。オペレーション
中で異なるサイズが指定されていても、オペランドで指
定された〈サイズ〉の方が優先される。 ・オペランド中で〈サイズ〉の指定を行ない、それが利
用できないサイズであった場合はエラーとなる。

【０２９８】Ａ２−３−４．オペランド値 以下の項では、一般オペランドに関してアドレッシング
モード別にそのアセンブラ表記を示す。〈イミディエー
ト値〉、〈絶対アドレス〉などの内容としては、数値、
変数名、数式などが書けるが、そのシンタックスは別に
定める。〈フォーマット〉は、アドレッシングモードの
フォーマット選択を明示したい場合に書く。主としてア
ドレッシングモードの拡張部のサイズを指定するために
使用する。通常は書かなくてもよく、書かない場合はア
センブラで自動的に最適なフォーマット（サイズ）を選
ぶ。〈フォーマット〉によるフォーマット別ニモニック
は、仕様書やマニュアルの記述において、あるいは逆ア
センブラなどにおいて、あえてアドレッシング部のフォ
ーマットの区別をしたい場合に用いる。

【０２９９】〈フォーマット〉により指定されるのは、
あくまでも命令フォーマット自体のサイズである。一
方、〈サイズ〉により指定されるのは、演算されるオペ
ランドのサイズである。イミディエートモードの場合を
除けば、両者は全く異なるものである。 この命令では、Ｒ０の内容を’ａｄｄｒ’で示されるメ
モリに転送する。絶対アドレッシングが用いられてい
る。’：１６’は’ａｄｄｒ’を１６ビットで表現する
ことを示す。したがって、’ａｄｄｒ’の範囲は＄ｆｆ
ｆｆ８０００〜＄００００７ｆｆｆとなる。一方、’．
Ｗ’は演算をＷＯＲＤ（３２ビット）で行なうことを示
す。つまり、この命令により４バイトのデータが転送さ
れる。〈レジスタ番号〉に入るのは、汎用レジスタのニ
モニックである。 ＦＰとＲ１４は全く同義、ＳＰとＲ１５は全く同義であ
る。

【０３００】Ａ２−３−４−１．レジスタ直接 オペランド＝Ｒｎ Ａ２−３−４−２．レジスタ間接

【０３０１】Ａ２−３−４−３．レジスタ相対間接 Ａ２−３−４−４．リテラルとイミディエート リテラルの命令フォーマットを使用するということを明
示したい場合は、オペレーションのニモニック中で示
す。イミディエートの場合には、拡張部のサイズがオペ
ランドのサイズとして決まるため、〈フォーマット〉と
〈サイズ〉が同じ意味になる。アセンブラとしては、
〈フォーマット〉としても〈サイズ〉としてもその大き
さを指定することができる。

【０３０２】なお、イミディエートのオペランドでオペ
ランド側にサイズ指定がなく、しかも命令機能の上でサ
イズの自由度がある場合には、自動的に最小のサイズが
選択されるものとする。

【０３０３】また、命令によっては、サイズが一つに固
定されているわけではないが、実質的にほとんど一つの
サイズでのみ使用されるものがある。そのようなものに
ついては、特にオペランド側に〈サイズ〉がついていな
い限り、命令によって定められるデフォルトサイズを適
用する。これは、〈オペレーション〉のニモニックが全
体のオペランドにかかるという原則に対しては、例外と
なる。 Ａ２−３−４−５．アブソリュート

【０３０４】Ａ２−３−４−６．ＰＣ相対間接 Ａ２−３−４−７．スタックポップ

【０３０５】Ａ２−３−４−８．スタックプッシュ

【０３０６】Ａ２−３−４−９．ＦＰ相対間接 このアドレッシングモードでは、ビットパターン中に指
定されたｄｉｓｐ値を４倍して実際のディスプレースメ
ントとするが、アセンブラでの表記に使う値は、４倍し
た後のものである。〈フォーマット〉を指定しない場合
には、アセンブラでの表記がレジスタ相対間接のモード
と同じになるため、アセンブラによって最適なモードが
選択される。つまり、＠（ｄｉｓｐ，Ｒｎ）と書かれた
オペランドでは、ＲｎがＲ１４またはＦＰであり、かつ
ｄｉｓｐが−３２〜３１の４の倍数の時にはＦＰ相対間
接のモードが選択され、それ以外の場合にはレジスタ相
対間接のモードが選択されるわけである。

【０３０７】Ａ２−３−４−１０．ＳＰ相対間接 このアドレッシングモードでは、ビットパターン中に指
定されたｄｉｓｐ値を４倍して実際のディスプレースメ
ントとするが、アセンブラでの表記に使う値は、４倍し
た後のものである。 Ａ２−３−５．付加モード 付加モードについても、機能面の要求を示す総称ニモニ
ックと、フォーマットやビットパターンを記号化したフ
ォーマット別ニモニックを設ける。

【０３０８】［総称ニモニックに関して］ ・＠または＠（．．．）により間接参照を表わ
し、（．．．，．．．，．．．）によりアドレスの加算
を表わすという原則はそのままである。 ・表記の順序は、 を原則とする。こうすると、実効アドレス計算の流れが
左から右への単純な形になり、先の段の付加モードに必
要な情報が先の方に、後の段の付加モードに必要な情報
が後ろの方に集まる。すなわち、総称ニモニックの表記
の順序が、付加モードの機械語ビットパターンの順序と
同じになる。したがって、フォーマット別ニモニックや
実際の機械語の付加モードとの対応がよく、アセンブラ
も簡単になり、理解しやすくなる。

【０３０９】［フォーマット別ニモニックに関して］ ・フォーマット指定用として、つぎの３つの文字を導入
することにより、機械語のビットパターンと１対１に対
応した表記ができるようにする。 なお、「その部分の処理」とは、フォーマット指定文字
がディスプレースメントやレジスタに付いている場合に
はその値の加算処理を、フォーマット指定文字が閉じ括
弧’）’についている場合は間接参照の処理を意味す
る。また、’：Ａ’で「その部分までの処理」とあるの
は、その’：Ａ’の部分の処理と、それより左側で’：
Ｎ’の付いた部分（前の’：Ａ’または’：Ｂ’との間
で’：Ｎ’の付いた部分）の処理を合わせて行なうこと
を示す。 ・フォーマットをすべて指定した場合には、’：Ａ’の
個数が付加モードの段数になる。また、通常は一回
の’：Ａ’が一段の間接参照に対応する。ただし、複数
のインデクスレジスタを加算する場合（間接参照がなく
ても’：Ａ’が必要）、最後の段で二重間接を行なう場
合（二段の間接参照でも一回の’：Ａ’でよい）は例外
である。 ・フォーマットの表記のない場合には、総称ニモニック
として表記した処理を実現できるような付加モードが自
動的に選択される。また、実際の付加モードでは実現で
きないフォーマットをフォーマット別ニモニックで指定
した場合は、エラーとなる。さらに、フォーマット指定
ニモニックからフォーマット指定文字を取り去ると、そ
のまま総称ニモニックになる。このような点は、フォー
マット別ニモニックの一般的な原則と同じである。

【０３１０】［フォーマット一般に関して］ ・複数のアドレス加算がない場合、＠（．．．）の 括
弧は書かなくてもよい。よって、例えば 付加モードで
実現される３重間接参照の＠（＠（＠（Ｒ１）））は＠
＠＠Ｒ１と書いてもよい。これは、付加モード以外のア
ドレッシングにも適用される原則であり、一種のシンタ
ックスシュガーと言える。 ・インデクスのスケール値は、ＩＥＥＥでは’：
Ｂ’，’：Ｗ’などサイズ指定文字を使用しているが、
将来スケール値にもっと大きな値を入れることも考えら
れるので、ここは従来通りスケール値の数字を直接書く
ようにする。また、スケーリングを指定する文字もＩＥ
ＥＥの’：’ではなく、’＊’を使用する。これ
は、’：’をフォーマット指定の目的で別に使用してい
るためである。 これは一段の付加モードで実現可能であるにもかかわら
ず、フォーマットを指定してわざわざ三段の付加モード
にしている例である。付加モードのシンタックスを以下
にまとめておく。ただし、括弧を省略する略記法、およ
び各部分を区切るコンマ’，’についてのシンタックス
は、ここには含めていない。

【０３１１】 これは途中にある一段の付加モードを表わす。

【０３１２】 これはベースモード（レジスタ相対付加モード、ＰＣ相
対付加モード、絶対付加モードの区別）を表わす。 ’＊’は、アスタリスク’＊’を文字として使うことを
示す。「繰り返し」を表わすメタ的な意味はもたない。
〈インデクス〉の〈サイズ〉は、インデクスレジスタの
有効なデータサイズである。本発明装置６４で’．Ｗ’
を指定した場合には、レジスタの下位３２ビットが６４
ビットに符号拡張される。〈インデクス〉の〈スケー
ル〉を省略した場合には、１が仮定される。

【０３１３】Ａ２−３−６．特殊オペランド 一般のアドレッシングモード以外の方法で指定されるオ
ペランド（特殊オペランド）に関しては、次のようなシ
ンタックスとする。なお、各部分を区切るコンマ’，’
についてのシンタックスは、ここには含めていない。 ｒｅｇｌｉｓｔ （ＬＤＭ，ＳＴＭ，ＥＮＴＥＲ，ＥＸ
ＩＴＤ命令） 〈レジスタ番号〉または〈レジスタ番号〉−〈レジスタ
番号〉を’，’で区切って並べ、’（．．．）’でくく
ったもの アドレッシング方法は、ＰＣ相対モードのみである。オ
ペランドとしては、単にジャンプ先のラベルのみを書
く。この場合は、アセンブラによって、その命令の先頭
アドレスとジャンプ先のアドレスとの差がｎｅｗｐｃの
ビットパターンとして設定され、命令実行時にそのラベ
ルの場所へジャンプできるようになる。

【０３１４】 ＢＲＡ，Ｂｃｃ，ＢＳＲ，ＡＣＢ，ＳＣＢ命令は、出現
頻度が高い、特殊なアドレッシング（ＰＣ相対のみ）で
ある、慣用的に行き先のラベルをそのまま書ける方がよ
い、といった理由から、〈行き先ラベル〉を書くだけで
自動的に〈行き先ラベル〉のアドレスと、これらの命令
の置かれたアドレスとの差がディスプレースメントに設
定されるようになっている。すべてのオペランド表記の
うちで、レジスタ以外のシンボル名が先頭に’＃′も’
＠′もなく現われるのは、この〈行き先ラベル〉に限ら
れる。したがって、例えば と同じ意味を表わすことになる。なお、’＄’は、この
記号を含む命令（この場合はＪＭＰ命令）の先頭アドレ
スを表わす。

【０３１５】その他 ・ビットフィールド命令などのリテラル指定は、短縮形
のリテラル指定と同じように＃〈リテラル値〉で表わ
す。 ・ＣＨＫ，ＩＮＤＥＸ，ＡＣＢ，ＳＣＢビットフィール
ド命令などのレジスタ指定は、一般のアドレッシングに
おけるレジスタ直接モードと同じように、〈レジスタ番
号〉で表わす。

【０３１６】Ａ２−４．フォーマット別ニモニックと総
称ニモニック 「総称ニモニック」と「フォーマット別ニモニック」
は、本発明装置アセンブラの特徴の一つである。従来の
プロセッサでも一部の命令について似たような考え方は
見られたが（６８０２０のＭＯＶとＭＯＶＱなど）、本
発明装置では両方のニモニックを完全に体系化し、オペ
レーションだけではなくオペランドの記述にも同じ考え
方を取り入れた点に特色がある。フォーマット別ニモニ
ックと総称ニモニックの間には、次のような関係があ
る。 ・インプリメントやフォーマットから来るいろいろな制
約をユーザに押し付けないのが総称ニモニックであり、
総称ニモニックを書く限りアセンブラが最適なコードを
選ぶ。同じ機能を持ち、同じようにフラッグのセットさ
れる命令は、できる限り一つの総称ニモニックに統合す
る。 ・フォーマット別ニモニックは、機械語のビットパター
ンと１対１に対応するものである。フォーマット別ニモ
ニックが変わっても、それはオブジェクトサイズや実行
サイクル数にのみ影響し、ユーザから見た命令機能はフ
ラッグ変化まで含めて全く同じである。この点でフォー
マット指定子とサイズ指定子は根本的に異なる。サイズ
指定子の場合は、演算サイズが変わるとユーザから見た
命令機能も変化する。条件ジャンプ命令ではＢＲＡ ｌ
ａｂｅｌ：３２のようなフォーマット指定子を使ってい
るのに、加算命令の場合は、ＡＤＤ ｓｒｃ．Ｂ，ｄｅ
ｓｔ．Ｗのようなサイズ指定子を使っているのは、この
ためである。 ・通常ユーザが使うのは、「総称」の方である。「フォ
ーマット別」は、仕様書でのフォーマットの説明、逆ア
センブラなどの特殊な用途でしか使わない。したがっ
て、場合によっては多少冗長な感じになることもある
が、使用目的を考えると特に問題はない。ユーザが主に
使用するのは、あくまで も総称ニモニックである。ま
た、「総称」と「フォーマット別」は両極端の表記法に
過ぎず、一部のみフォーマットを指定する中間的な記法
も存在する。例えば、＠（ｏｆｆｓｅｔ，ＰＣ）を付加
モードで書きたいが、付加モードの各段のフォーマット
はどうでもよいという場合には、 と記述する。「フォーマット別」と言っても、どうして
もフォーマット指定の必要な部分のみ指定を行なえばよ
く、実際にはそれほど長い記述にはならないのが普通で
ある。 ・「フォーマット別」から「総称」への変換 は、’：
Ｘ’を取ることにより機械的にできるようになってい
る。また、逆の変換も、フォーマットが許される範囲で
適当に’：Ｘ’を付ければ済むようになっている。オペ
ランドの順序は変化しない。フォーマット別ニモニック
として、記号を変えたり、順序を変えたりする方法も考
えられるが、そうすると総称ニモニックとの関係がスム
ーズではなくなるため、そのような方法はとっていな
い。（いろいろな場合分けが必要になり、かえってわか
りにくくなる。拡張性もよくない。） また、前述の＠（ｏｆｆｓｅｔ，ＰＣ）：Ａのように、
一部のフォーマットのみ指定したい場合には、「フォー
マット別」か「総称」かの区別が統一的に行なえる方が
望ましい。 ・結局、ユーザからの要求を受けるインタフェースが総
称ニモニックであり、機械語からくる制約を受けるイン
タフェースがフォーマット別ニモニックである。両者の
調整をとるのが、’：Ｘ’のフォーマット指定文字およ
びアセンブラである。 ・フォーマット別ニモニックと総称ニモニックを併用す
ることの欠点は、アセンブラが複雑化することである。
しかし、ユーザがフォーマットのことまで心配するより
は、アセンブラで処理できることはアセンブラで処理す
る方がよいと考えており、そのためにアセンブラが多少
複雑になるのはやむを得ない。 ・機械やフラッグ変化の異なる命令は、たとえ命令のビ
ットパターンが似ていたとしても別の総称ニモニックに
なる。

【０３１７】以上のような理由から、「フォーマット
別」の方は、多少記述が長くなっても、「フォーマット
別ニモニックであること」や「どのフォーマットを使う
かということ」がはっきりわかるようにした方がよいと
考えている。フォーマットを表わす部分をすべて’：
Ｘ’に統一しているのは、このためである。なお、シン
タックス中で’［．．．］’ とある部分は省略可能で
あるが、省略するかどうかが全体で統一されている必要
はない。例えば、ある’［．．．］’を省略し、別の’
［．．．］’を残してもよい。

【０３１８】Ａ２−５．言語としてのアセンブラ これまでに述べたアセンブラ表記は、機械語のビットパ
ターンに命令としてのニモニックを与えるための表記法
であり、アセンブリ言語の核となる部分である。本発明
装置では、ここまでを〈〈Ｌ０〉〉仕様とする。しか
し、アセンブラを一つの言語として見た場合には、ニモ
ニック以外にも次のような項目を規定する必要がある。
これらの項目については、本発明装置のアーキテクチャ
と矛盾を起こさない範囲で、できるだけＩＥＥＥに合わ
せるように標準化する。 ・大文字と小文字の使用をどうするか・シンボルの文字
数は何文字までにするか ・シンボルに式が書けるかどうか、シンタックスはどう
なるか ・ラベルの形式はどうするか（ラベルの後に’：’をつ
けるかどうか） ・２進数、８進数、１０進数、１６進数の表記法はどう
するか ・コメントの表記法はどうするか ・ストリングの記述形式 ・特殊キャラクタ（改行文字’￥ｎ’など）の表現形式 ・細かいシンタックスや使用できる文字 ・アセンブラ擬似命令 ・マクロ このうち、２進数、８進数、１０進数、１６進数の表記
法については、ＩＥＥＥでは以下のような形式になって
いる。 本仕様書でも、１６進数を表わすために”Ｈ”〜”を、
２進数を表わすために”Ｂ”〜”を使用している。

【０３１９】Ａ２−５−１．大文字と小文字について ＩＥＥＥでは特に決まっていない。本発明装置では、ニ
モニックや予約名に対しては、大文字と小文字を同等に
扱う。すなわち、この資料で大文字になっている部分に
対して、小文字を使用しても構わない。ただしユーザが
定義した一般の変数においては、大文字と小文字を区別
する方を標準とする。 Ａ２−５−２．シンボル値 〈ディスプレースメント〉、〈リテラル値〉、〈イミデ
ィエート値〉、〈絶対アドレス〉などの項目（総称して
〈シンボル値〉と呼ぶ）には、定数、ラベルを含む四則
演算式が書けるものとする。式の中では、優先順位を変
えるために’（．．．）’を使用することができる。た
だし、未確定の値（外部名や後で定義されるラベルな
ど）を含む式に関しては、正しいリロケーションができ
るように、演算式の形を制限しても構わない。さらに、
式の中では現在注目している命令のアドレスを示す値と
して、’＄’を使用することができる。ＰＣ相対間接モ
ードの表記は であり、ｄｉｓｐの値が直接ディスプレースメントに設
定される。しかし、ＰＣ相対でリロケータブルなプログ
ラムを書く場合には、オペランドのアドレスそのものを
ｄｉｓｐとして設定するのではなく、オペランドのアド
レスとこの命令のあるアドレスとの差をｄｉｓｐ値とし
て設定する必要がある。この目的で’＄’を使用するこ
とができる。すなわち、（オペランド−＄）をｄｉｓｐ
値として設定すればよい。

【０３２０】 アドレスＨ’０１００のＭＯＶ．Ｂ命令の第二オペラン
ド＠（ｌｏｃ−＄：１６，ＰＣ）では、実際のｄｉｓｐ
のビットパターンに設定される値がＨ’０１８０−Ｈ’
０１００＝Ｈ’００８０となる。この命令により、アド
レスＨ’０１８０のｌｏｃに１がセットされる。一方、
Ｈ’０１０４のＭＯＶ．Ｂ命令では、アドレスＨ’０１
０４＋８＝Ｈ’０１０Ｃに２がセットされる。

【０３２１】付加モードと’＄’を使ったオペランドの
表記 これは を表わす。ただし、 であり付加モードの拡張部は という構成になる。このモードは、リロケータブルなテ
ーブル（ｃａｓｅ文用のジャンプテーブルなど）をプロ
グラム領域に置く場合に使用できる。一段目のＰＣ相対
間接 は、ｃａｓｅ文用のテーブル参照をリロケータブルにす
るために用いられる。また、二段目のＰＣ相対間接 は、ジャンプ先アドレスの決定をリロケータブルに行な
うために用いられる。

【０３２２】付録３．本発明装置メモリ管理方式概要 本発明装置を組み込み用などの用途に用いることを考え
ると、命令セットは本発明装置になっているが、メモリ
管理のハードウエア（ＭＭＵ）は持たないといったバー
ジョンのチップも考えられる。したがって、本発明装置
のメモリ管理機構は、必ずサポートの必要な〈〈Ｌ
０〉〉仕様ではなく、標準的な仕様の掲示のみを行なう
〈〈ＬＡ〉〉仕様となっている。以下では、〈〈Ｌ
Ａ〉〉仕様としての本発明装置標準メモリ管理方式を説
明する。

【０３２３】Ａ３−１．メモリ管理方式の選択と〈〈Ｌ
ＩＲ〉〉仕様 本発明装置では、ハードウエアによるアドレス変換とメ
モリ管理方式（以下ＭＭＵと呼ぶ）の標準仕様が、
〈〈ＬＡ〉〉仕様として用意されている。しかし、本発
明装置にＩＴＲＯＮやμＢＴＲＯＮを実装するような場
合には、ＭＭＵが不要となることが多い。また、ＭＭＵ
を使用する用途であっても、ページテーブルなどＭＭＵ
関係の実行環境の設定が終わるまでは、アドレス変換な
しで命令を実行する必要がある。そこで、本発明装置で
は、ＭＭＵ機構を使用しているかどうか、アドレス変換
を行なっているかどうか、を示すフィールドをＰＳＷ内
に設け、このフィールドを書き換えることにより、アド
レス変換やメモリ保護の有無を指定できるようにしてい
る。このフィールドをＡＴ（Ａｄｄｒｅｓｓ Ｔｒａｎ
ｓｌａｔｉｏｎ）フィールドと呼ぶ。ＡＴはＰＳＳのｂ
ｉｔ６〜ｂｉｔ７に配置されている。ＡＴをＰＳＷ内に
設けたことにより、ＬＤＣＴＸ等によるコンテキストス
イッチや、ＥＩＴ処理の起動、ＲＥＩＴ命令によるタク
サ処理ハンドラからのリターンの際にも、アドレス変換
の有無を切り換えることが可能である。ＡＴフィールド
の意味を以下に示す。

【０３２４】

【表２】

【０３２５】このうち、〈〈ＬＡ〉〉仕様の標準メモリ
管理を実装した本発明装置ではＡＴ＝００，０１が利用
可能、〈〈Ｌ１Ｒ〉〉本発明装置ではＡＴ＝００，１０
が利用可能となる。〈〈Ｌ１Ｒ〉〉仕様のＡＴ＝１０の
場合、ＭＭＵがないのでページ毎のメモリ保護は行なえ
ないが、〈〈ＬＡ〉〉の４リングを縮退してリング０、
リング３のみを有効とし、アドレスによって簡単なメモ
リ保護を行なう。アドレスのＭＳＢ＝１の領域（〈〈Ｌ
Ａ〉〉でいうＳＲ）はリング０からアクセス可能、リン
グ３からアクセス禁止の領域であり、通常はここにＯＳ
を置く。一方、アドレスのＭＳＢ＝０の領域（〈〈Ｌ
Ａ〉〉でいうＵＲ）はリング０からもリング３からもア
クセス可能な領域であり、通常はここにユーザプログラ
ムを置く。ＭＭＵがないのでユーザプログラム間のメモ
リ保護はできないが、ユーザプログラムからＯＳを保護
することは可能である。ＡＴ＝００（アドレス変換な
し）の場合は、メモリアクセスに対するリング保護のチ
エックは行なわれない。したがって、ページ不在例外
（ＰＯＥ）、アドレス変換例外（ＡＴＲＥ）は発生しな
い。ただし、ＡＴ＝００の場合も特権命令のチエックは
行なわれる。ＡＴ＝００の時の動作については、〈〈Ｌ
１〉〉と〈〈Ｌ１Ｒ〉〉で全く同じになることが望まし
い。しかし、ＬＤＡＴＥなどの命令では、〈〈Ｌ１〉〉
ならばＭＭＵ環境の設定という意味で実用的な命令であ
るのに対して、〈〈Ｌ１Ｒ〉〉では全く意味を持たな
い。また、ＰＴＬＢなどの命令も〈〈Ｌ１〉〉のＡＴ＝
００ならば一応意味を持っているが、〈〈Ｌ１Ｒ〉〉で
はＴＬＢそのものがないので全く意味を持たない。した
がって、〈〈Ｌ１Ｒ〉〉仕様ではこういったＭＭＵ関係
の命令を実装しないことにする。〈〈Ｌ１Ｒ〉〉でこう
いった命令を実行しようとした場合は、ＡＴの値にかか
わらず予約命令例外（ＲＩＥ）となる。

【０３２６】Ａ３−２．本発明装置のメモリ管理方式 本発明装置は〈〈Ｌ１Ｒ〉〉仕様のチップである。本発
明装置のＡＴフィールドの意味を図２９７に示す。

【０３２７】Ａ３−３．本発明装置のＩ／Ｏ空間アクセ
スに関して ＩＯＭＡＳＫ，ＩＯＡＤＤＲで示されるＩ／Ｏ空間に対
する命令フェッチ及びメモリ間接アドレッシング・モー
ドによるオペランドフェッチはアドレス変換例外とな
る。Ｉ／Ｏ空間に対するアクセスで、メモリ間接アドレ
ッシングの場合はアクセス動作は一切行なわれない。し
かし、命令フェッチの場合にはアクセス動作が行なわれ
る。そのため、外部のＩ／Ｏデバイスはバスアクセスタ
イプ（ＢＡＴ）信号をみて命令フェッチであれば応答し
ないようにする必要がある。Ｉ／Ｏ空間は通常リング０
の領域におかれるためリング３からのアクセスはリング
保護違反が検出されることになると考える。リング保護
違反の場合は高速に検出可能なためメモリアクセスは行
なわれない。また、Ｉ／Ｏ空間とＩ／Ｏでない空間をま
たぐようなアクセスが行われた場合、アドレス変換例外
を起こすが、その場合の再実行動作を保証できない。

【０３２８】Ａ３−４．メモリ管理の目的と概要 本発明装置では、以下のような目的を達成するために、
ハードウエアによるメモリ管理機構（ＭＭＵ）を導入し
ている。 ・命令再実行と仮想記憶方式のサポートにより、実装さ
れている物理メモリの量を越える大きさの論理空間を提
供する。 ・多重論理空間の機能の導入により、コンテキスト（タ
スクやプロセス）間の独立性を維持し、プログラムを作
りやすくする。 ・リング保護の機能の導入により、ＯＳや共有データと
ユーザプログラムやユーザデータとの間でメモリ保護を
行なう。 本発明装置では、以上のような機能を提供するために、
毎回のメモリアクセスでページング方式によるアドレス
変換を行なう。アドレス変換前のアドレス（論理アドレ
ス）の作る空間を、Ｌｏｇｉｃａｌ Ｓｐａｃｅの意味
でＬＳと予備、アドレス変換後のアドレス（物理アドレ
ス）の作る空間を、ＰｈｙｓｉｃａｌＳｐａｃｅの意味
でＰＳと呼ぶ。ページングの場合には、メモリアクセス
を高速化するために、ＴＬＢ（Ｔｒａｎｓｌａｔｉｏｎ
Ｌｏｏｋａｓｉｄｅ Ｂｕｆｆｅｒ）と呼ばれるアド
レス変換対の記憶バッファを導入することが一般的であ
る。しかし、ＴＬＢはメモリアクセスを高速化するため
のインプリメント上の手段と考えられるため、本発明装
置のＭＭＵ仕様としてはＴＬＢに関する規定は行なわな
い。本資料でも、ＴＬＢに関する説明は行なっていな
い。また、コンテキストの切り換えによるＴＬＢのパー
ジを減らすため、〈〈Ｌ２〉〉として論理空間識別子
（ＬＳＩＤ）の機能を導入することができる。ＬＳＩＤ
は、コンテキスト毎にユニークに与えられた番号であ
り、ＬＳＩＤまで含めてＴＬＢの論理アドルス比較を行
なうようにすれば、コンテキストを切り換える際にもす
べてのＴＬＢをパージする必要がなくなる。しかし、Ｌ
ＳＩＤの機能についてもインプリメント依存性が強いた
め、本発明装置のＭＭＵ仕様としては、ＬＳＩＤの詳細
機能やビット数の規定を行なっていない。本発明装置の
仕様では、ＬＳＩＤを示す制御レジスタのアドレス割り
当てと、ＬＳＩＤを実装した場合のＴＬＢやキャッシュ
の整合性確保に関する説明のみが行なわれている。

【０３２９】Ａ３−４−１．ページング 本発明装置のアドレス変換は、ページングを基本として
いる。ページサイズは４ＫＢとして本発明装置全体で統
一されている。これによって、ＴＬＢの構造などをある
程度限定することができ、メモリ管理機構を内蔵できる
チャンスが大きくなる。また、基本的なパラメータを固
定化すれば、それにチューニングすることで性能向上が
期待できる。アドレス変換に際し、本発明装置３２の論
理アドレスは図２９８のように分割され、これによって
２段階のページングを行なう。３２ビットの論理アドレ
スは、４ＧＢの論理空間を作る。Ｒビット（論理アドレ
スのＭＳＢ）により、４ＧＢの論理空間は２ＧＢのＵｎ
ｓｈａｒｅｄ Ｒｅｇｉｏｎ（ＵＲ）とＳｈａｒｅｄ
Ｒｅｇｉｏｎ（ＳＲ）に分かれる。おのおののＲｅｇｉ
ｏｎは、ＳＸフィールドにより４ＭＢずつのＳｅｃｔｉ
ｏｎに分かれる。さらに、おのおののＳｅｃｔｉｏｎ
は、ＰＸフィールドによりＲＫＢずつのＰａｇｅに分か
れる。したがって、２段階のページングのうち上位段の
ページテーブルは、ＳＸをインデクスとして、下位段の
ページテーブルのベースアドレスを引き出すものとな
る。これをＳｅｃｔｉｏｎ Ｔａｂｌｅ（ＳＴ）と呼
び、その一つのテーブルエントリをそのエントリをＳＴ
Ｅと呼ぶ。また、２段階のページングのうち下位段のペ
ージテーブルは、ＰＸをインデクスとして、物理ページ
のベースアドレスを引き出すものとなる。これをＰａｇ
ｅ Ｔａｂｌｅ（ＰＴ）と呼び、その一つのテーブルエ
ントリをそのエントリをＰＴＥと呼ぶ。一つのＳＴＥの
変更により一つのＳｅｃｔｉｏｎが、一つのＰＴＥの変
更により一つのＰａｇｅが影響を受けることになる。Ｐ
ＴＥ，ＳＴＥの総称名としてＡＴＥ（Ａｄｄｒｅｓｓ
Ｔｒａｎｓｌａｔｏｎ ｔａｂｌｅ Ｅｎｔｒｙ）とい
う名称を用いる。ＳＴのベースアドレスは、ＵＲの場合
ＵＡＴＢ、ＳＲの場合ＳＡＴＢという制御レジスタによ
って示される。ＵＡＴＢまたはＳＡＴＢの変更により、
一つのＲｅｇｉｏｎ（ＵＲ又はＳＲ）が影響を受ける。
以上述べた関係をまとめたものを図２９９に示す。

【０３３０】Ａ３−４−２．多重論理空間 本発明装置では、論理アドレスのＭＳＢによって、共通
空間（ＳｈａｒｅｄＲｅｇｉｏｎ）と個別空間（Ｕｎｓ
ｈａｒｅｄ Ｒｅｇｉｏｎ）が区別されている。それぞ
れのＲｅｇｉｏｎに対して、アドレス変換のテーブルベ
ースレジスタＵＡＴＢ，ＳＡＴＢが存在するが、このう
ちＵＡＴＢのみはコンテキスト毎に切り換わるようにな
っており、これによって多重論理空間を実現する。すな
わち、ＵＲ（論理アドレスＨ’００００００００〜Ｈ’
７ｆｆｆｆｆｆｆ）ではコンテキスト毎に別々の物理空
間（物理メモリ）が割り当てられるのに対して、ＳＲ
（論理アドレスＨ’８０００００００〜Ｈ’ｆｆｆｆｆ
ｆｆｆ）ではコンテキスト間で共通の物理空間（物理メ
モリ）が割り当てられる。Ｓｈａｒｅｄ Ｒｅｇｉｏｎ
は主に割り込み処理ハンドラやＯＳが使用し、Ｕｎｓｈ
ａｒｅｄ Ｒｅｇｉｏｎは主にユーザプログラムが使用
するものであるが、ユーザデータでもタスクやプロセス
間で共用するものはＳＲを使用する場合があるし、ＯＳ
の管理するデータでもタスクやプロセス毎に持つ必要の
あるものはＵＲを使用する場合がある。多重論理空間の
機能を利用すれば、同一の論理アドレスから複数のプロ
グラムを同時に実行することができるので、実行時にオ
ブジェクトコードのリロケーションをする必要がなくな
る。また、他のタスクやプロセスのＵＲを直接参照する
ことはできないので、プログラム間のメモリ保護にも役
立つ。なお、ＵＲ，ＳＲの区別と後述のメモリのリング
保護の機能とは、直接の関連はない。すなわち、ｒｉｎ
ｇ３からＳＲを参照できないとか、ＰＣがＵＲにある間
はＳＲを参照できないとかといった制限は、ＵＲ，ＳＲ
自体の機能には含まれていない。このようなメモリのア
クセス制限を行ないたい場合には、メモリのリング保護
の機能を利用し、ＳＴＥ，ＰＴＥに適当な保護コードを
設定しておかなければならない。

【０３３１】〔多重論理空間の構成〕図３００において ・Ｕｎｓｈａｒｅｄ Ｒｅｇｉｏｎ／Ｓｈａｒｅｄ Ｒ
ｅｇｉｏｎの切り替えは、論理アドレスのＭＳＢによっ
て行なわれる。 ・Ｕｎｓｈａｒｅｄ Ｒｅｇｉｏｎでは、ＵＡＴＢレジ
スタによってアドレス変換される。 ・Ｓｈａｒｅｄ Ｒｅｇｉｏｎでは、ＳＡＴＢレジスタ
によってアドレス変換される。 ・ＵＡＴＢレジスタのみコンテキスト毎に切り換わるた
め、ＵｎｓｈａｒｅｄＲｅｇｉｏｎでは、それぞれのコ
ンテキストが別々の論理空間を持つことができる。アド
レス変換が２段のページングとなっているため、異なる
コンテキストの２つのＳＴＥが同一のＰａｇｅ Ｔａｂ
ｌｅを指すことにより、ＵＲの中での共用セクション、
共有ページを設けることもできる。なお、ＵＲとＳＲの
境界にまたがるようなプログラムやデータについては、
以下のように考える。 ・６４ビット拡張時には、現在連続しているＵＲとＳＲ
の境界が不連続になるため、Ｈ’７ｆｆｆｆｆｆｆから
先に伸びているプログラムは、６４ビット拡張時に使用
できなくなる。これは、本発明装置３２で、Ｈ’７ｆｆ
ｆｆｆｆｆの次のアドレスをＨ’００００００００と考
えてもＨ’８０００００００と考えても同じである。し
たがって、ＵＲとＳＲの両方にまたがるようなメモリア
クセスや、ＵＲ〜ＳＲで連続するような命令のフェッチ
を行なうべきではない。 ・しかしながら、ＵＲとＳＲにまたがっているかどうか
のチエックを毎回行なうのは、インプリメント上の負担
が大きいため、ＵＲとＳＲの両方にまたがるアクセスが
あったとしてもＥＩＴとはしない。この場合、Ｒｅｇｉ
ｏｎとは関係なく、アドレスがリニアアドレスであると
いう考え方を生かし、Ｈ’７ｆｆｆｆｆｆｆの次はＨ’
８０００００００、Ｈ’ｆｆｆｆｆｆｆｆの次はＨ’０
０００００００のアドレスをアクセスするものとする。
ただし、前項でも述べたように、この仕様を利用するよ
うなプログラムを書くべきではない。ＰＳＷ，ＵＡＴ
Ｂ，ＳＡＴＢに対するＬＤＣ命令や、ＬＤＡＴＥ，ＬＤ
ＣＴＸ命令による論理空間の切り換えでは、現在実行中
のプログラム領域のアドレス変換に対しても影響を与え
ることができる。したがって、使い方によっては次の命
令から全く別の場所に飛んでしまうというケースも生じ
る。これはプログラムの責任で処理しなければならな
い。具体的には、ＡＴビットの変更を行なう場合はＶ＝
Ｒ領域を利用したり、ＬＤＣＴＸを実行する場合はＳＲ
（Ｓｈａｒｅｄ Ｒｅｇｉｏｎ）を利用したりすること
になる。

【０３３２】Ａ３−４−３．リング保護 本発明装置のメモリ保護方式は、４レベルのリング保護
である。保護情報は、論理アドレスやＵＲ，ＳＲの区別
には関係なくページ毎に指定することができる。リング
保護では、ＰＳＷ中に示される現在リング番号（ＲＮ
Ｇ）と、アクセスすべき論理アドレスのＳＴＥ，ＰＴＥ
に含まれている保護コードとの関係によって、アクセス
が可能かどうかが決まる。ＲＮＧが小さい値であるほ
ど、すなわち内側のリングであるほど強いアクセス権を
持っており、ＲＮＧ＝３が最もアクセス権が弱い。ｒｎ
ｇ１＜ｒｎｇ２とした場合、ＲＮＧ＝ｒｎｇ２でアクセ
スできるページは必ずＲＮＧ＝ｒｎｇ１でもアクセスで
きることになる。

【０３３３】Ａ３−５．ＭＭＵ関係制御レジスタ ＭＭＵに関係する制御レジスタについて説明する。 ・ＰＳＷ 別項参照。ＭＭＵに関連するのは、ＲＮＧ，ＡＴのフィ
ールドである。 ・ＬＳＩＤ 別項参照。このレジスタの有無と有効なビット数は、イ
ンプリメントに依存する。 ・ＵＡＴＢ（Ｕｎｓｈａｒｅｄ ｒｅｇｉｏｎ Ａｄｄ
ｒｅｓｓ Ｔｒａｎｓｌａｔｉｏｎ ｔａｂｌｅ Ｂａ
ｓｅ） 図３０１に示す。 ・ＳＡＴＢ（Ｓｈａｒｅｄ ｒｅｇｉｏｎ Ａｄｄｒｅ
ｓｓ Ｔｒａｎｓｌａｔｉｏｎ ｔａｂｌｅ Ｂａｓ
ｅ） 図３０２に示す。

【０３３４】ＳＡＴＢ，ＵＡＴＢ中のＰＩビットは、正
確にはＰａｇｅ ＩｎではなくＳｅｃｔｌｏｎ Ｔａｂ
ｌｅ Ｉｎの意味を表わす。また、後述するＳＴＥ中の
ＰＩビットは、Ｐａｇｅ ＩｎではなくＰａｇｅ Ｔａ
ｂｌｅＩｎの意味を表わす。しかし、あえて区別する必
要もないと思われるので、いずれも同じ’ＰＩ’という
名称を使用する。広義の「ページ」は、「ページテーブ
ル」や「セクションテーブル」、つまりディスクへの追
い出しの単位となるものをすべて含むことになり、ペー
ジテーブルやセクションテーブルの不在にも「ページ不
在例外」という例外の名称をそのまま適用する。Ｓｅｃ
ｔｉｏｎ Ｔａｂｌｅ，Ｐａｇｅ Ｔａｂｌｅ自体をペ
ージアウトすることも可能であるが、ページインされて
いるテーブルについては、テーブルのベースアドレス
（ＳＴＢ，ＰＴＢ）は物理アドレスを表わすものとす
る。すなわち、ページテーブルは論理空間ではなく物理
空間に置かれていると考えることができる。また、Ｓｅ
ｃｔｉｏｎ ＴａｂｌｅやＰａｇｅ Ｔａｂｌｅが４Ｋ
のフルサイズでない場合にＳＴ，ＰＴのページアウトを
許すと、６４Ｂ，２５６Ｂ，１ＫＢ，２ＫＢ単位でペー
ジ不在となるケースも生じる。つまり、ＵＡＴＢ，ＳＡ
ＴＢ，ＳＴＥでのＰＩビットは、必ずしも４Ｋ単位での
ページ不在を指すとは限らないので、注意する必要があ
る。セクションテーブル、ページテーブルの大きさが可
変になっているが、テーブルが最小（１／６４）の大き
さでない時には、ＳＴＢとＳＸの有効なビットに重なり
が生じる。例えば、ＵＡＴＢ，ＳＡＴＢでＤ＝０，ＬＬ
＝００とした場合、以下のような計算によりＳＴＥの実
効アドレスを算出する必要がある。

【０３３５】

【数１７】

【０３３６】ここで、’Ｘ’の重なっているビット、す
なわちＳＴＢの２＾６〜２＾１１のビットの扱いが問題
となる。以下のような案が考えられる。 ＳＴＢの２＾６〜２＾１１のビットは’０’でなけれ
ばならないものとする。インプリメント上は、ＳＴＢの
２＾７〜２＾３１とＳＸを２０ビット右にシフトしたも
のとを連結することによって、ＳＴＥのアドレスを算出
することができる。（アラインメント強制） ＳＴＢの２＾６〜２＾１１のビットが０でなくてもよ
いが、２＾１１までの範囲でＳＴＥの実効アドレスがラ
ップアラウンドする。インプリメント上は、重なりのあ
る５ビットのみの加算を行ない、加算により生じた桁上
がりは無視することになる。（ラップアラウンド） ＳＴＢの２＾６〜２＾１１のビットが０でなくてもよ
く、ＳｅｃｔｉｏｎＴａｂｌｅに対して２＾６より上位
のアラインメントは全く強制しない。インプリメント上
は、まず重なりのある５ビットの加算を行ない、桁上が
りを生じた場合には最上位桁まで桁上がりを伝搬させる
必要がある。つまり、２＾６より上位のビットについて
すべて加算を行なう必要がある。（アラインメント自
由）

【０３３７】現在が本発明装置の仕様となっている。
ＬＬ＝０１，１０の場合、またＰＴＢとＰＸのアライン
メントの場合も同じようにの仕様とする。ＤとＬＬの
機能は、小規模な用途でＳｅｃｔｉｏｎ Ｔａｂｌｅの
領域を節約するために設けられているものである。Ｄと
ＬＬの指定が変わると、Ｓｅｃｔｉｏｎ Ｔａｂｌｅが
小さくなるため、ＳＸの取り得る値に制限ができる。
Ｄ，ＬＬのそれぞれの値に対して、許されているＳＸの
値は図３０３のようになる。Ｄ＝１，ＬＬ＝００のｒｅ
ｓｅｒｖｅｄの部分は、ソフトウェアで使用してはいけ
ない。マニュアルにもｒｅｓｅｒｖｅｄであることを明
記する必要がある。ただし、この値を実際にＵＡＴＢや
ＳＴＡＢに設定した場合は、Ｄ＝０，ＬＬ＝００と同じ
動作をする。つまり、ＬＬ＝００の場合にはＤは無視さ
れる。論理アドレスとして、上の表に当てはまらない値
を指定した場合には、アドレス変更例外（ＡＴＲＥ）の
未使用領域参照エラーが発生する。ページ不在例外（Ｐ
ＯＥ）とアドレス変更例外（ＡＴＲＥ）が同時に発生し
た場合には、アドレス変更例外（ＡＴＲＥ）が優先され
る。例えば、ＵＡＴＢのＤ＝０，ＬＬ＝１０，ＰＩ＝０
で論理アドレスＨ’４０００００００をアクセスした場
合には、ＰＯＥではなくＡＴＲＥとなる。ＤとＬＬの指
定によるテーブル領域の節約のようすを図示すると、図
３０４のようになる。この時、使用する論理アドレスの
範囲が狭いため、はじめの数個のＳＴＥのみが利用でき
れば済むというの例であれば、図３０５のようにする
ことによって、ｓｅｃｔｉｏｎ ｔａｂｌｅの大きさを
節約することができる。又、スタック領域やＯＳ用の領
域などで、終わりの数個のＳＴＥのみが利用できれば済
むというの例であれば、図３０６のようにすることに
よって、ｓｅｃｔｉｏｎ ｔａｂｌｅの大きさを節約す
ることができる。 ※Ｄ＝１の場合、ＳＴＢはｓｅｃｔｉｏｎ ｔａｂｌｅ
の有効部分の先頭アドレス（ＳＸとしては途中の値に対
応する）を指すのではなく、ＳＸ＝０に対応するＳＴＥ
（実際には存在しない）の置かれるべきアドレスを指
す。ＳＴＥ中のＰＴＢの場合も同様である。

【０３３８】Ａ３−６．ＳＴＥとＰＴＥ ＳＴＥとＰＴＥは、メモリ上に置かれるアドレスの変換
用のディスクリプタである。ＳＴＥとＰＴＥのフォマッ
トについて説明する。 ・ＳＴＥ（Ｓｅｃｔｉｏｎ Ｔａｂｌｅ Ｅｎｔｒｙ）
図３０７に示す。

【０３３９】 ＳＴＢとＳＸの時と同様に、ＰＴＢとＰＸの場合にも、
ＰＴＢのアラインメントは自由とする。すなわち、ＬＬ
≠１１の時には、ＰＴＢとＰＸの有効なビットに重なり
の生じる場合があるが、重なった部分のアドレスについ
ては最上位桁まで加算を行なう。ＤとＬＬの機能は、小
規模な用途でＰａｇｅ Ｔａｂｌｅの領域を節約するた
めに設けられているものである。ＤとＬＬの指定が変わ
ると、Ｐａｇｅ Ｔａｂｌｅが小さくなるため、ＰＸの
取り得る値に制限ができる。Ｄ，ＬＬのそれぞれの値に
対して、許されているＰＸの値は図３０８のようにな
る。論理アドレスとして、上に当てはまらない値を指定
した場合には、アドレス変換例外（ＡＴＲＥ）の未使用
領域参照エラーが発生する。Ｄ＝１，ＬＬ＝００の部分
に対しては、Ｗ，Ｅが特別な意味を持つ。Ｄ＝１，ＬＬ
＝００のＳＴＥを使ってメモリアクセスを行なおうとし
た場合には、次のような動作をする。この時、ＳＸの値
は関係しない。また、ＰＴＢのフィールドとＥビット
は、ハードウェアで使用しないので、ＯＳから自由に利
用することができる。

【０３４０】図３０９において ’＊’はソフトウエアで自由に使用してよいビットであ
る。ハードウエア的にはこのビットが無視される。この
ビットは、ｒｅｓｅｒｖｅｄを示す’＝’とは異なり、
将来の使用拡張でも使用しないことがはっきりしている
ビットである。’＝’と’＊’は、現在の使用における
ハードウエア的な動作は同じであるが、将来の拡張のた
めに仕様書上きの扱いが異なっている。なお、未使用領
域参照エラーと予約ＡＴＥエラーの区別は、アドレス変
換例外（ＡＴＲＥ）が起動された際にスタックに積まれ
るエラーコードによって行われる。これらのエラーによ
るアドレス変換例外の起動は、ＳＴＥ，ＰＴＥの値を設
定した時に検出されるのではなく、値を使用する時（ア
ドレス変換の時、つまりメモリアクセスを行った時）に
検出される。Ｄ＝１，ＬＬ＝００，Ｗ＝０の機能は、一
つのｓｅｃｔｉｏｎ全体を未使用領域としたい場合に利
用する機能である。この場合、このＳＴＥに対するＰａ
ｇｅＴａｂｌｅは無い。ＬＬ≠００の機能を利用して小
さいサイズのＳｅｃｔｉｏｎ Ｔａｂｌｅ，Ｐａｇｅ
Ｔａｂｌｅを使用する場合でも、論理アドレス中のＳ
Ｘ，ＰＸの位置は変わらない。したがって、複数のＳＴ
Ｅから小さいサイズのＰａｇｅ Ｔａｂｌｅを使用する
場合には、有効な論理アドレスが飛び飛びの値をとるこ
とになる。この様子を図３１０に示す。

【０３４１】このように、小さいサイズのＰＡｇｅ Ｔ
ａｂｌｅを使った場合には、有効な論理アドレスが連続
領域とはならないことがある。しかし、ＳＴＥを１エン
トリしか使用しないような小規模な応用のため、あるい
は、長さが半端になった論理空間の最後の部分のテーブ
ルについて、「テーブル領域の節約」を行なうためにＬ
Ｌ≠００の機能が用意されているのだと考えると、ＬＬ
≠００の時にアドレスが連続しなくても、特に問題はな
い。ＳＴＥでは、Ｄ，ＬＬによるアドレス変換例外（Ａ
ＴＲＥ）の未使用領域参照エラー、Ｗ＝０，Ｅ＝０によ
るアドレス変換例外（ＡＴＲＥ）のリング保護違反エラ
ー、ＰＩ＝０によるページ不在例外（ＰＯＥ）が同時に
発生する可能性があるが、例外の検出順序はこの順とす
る。つまり、まず未使用領域かどうかのチェックを行な
い、次にアクセス権のチェックを行ない、最後にページ
不在のチェックを行なう。これは、ＰＴＥの場合も同様
である。したがって、ページ不在の時でも、リング保護
関係の情報は有効である。ただし、この例外検出順序
は、一つの段（ＳＴＥまたはＰＴＥ）の中での例外検出
順序であり、これよりもさらにテーブルを引く順序が優
先する。つまり、，さたで発生する例外よりもＳＴＥで
発生する例外の方が優先される。

【０３４２】・ＰＴＥ（Ｐａｇｅ Ｔａｂｌｅ Ｅｎｔ
ｒｙ） 図３１１に示す。

【０３４３】

【０３４４】ＰＦＮと論理アドレスのｏｆｆｓｅｔの間
では、有効なビットが重なり合うことはないため、アラ
インメントの問題は発生しない。ＰＴＥのＲＬ，Ｔ，Ａ
Ｌの値と、実際にそれをアクセス可能なリングとの関係
は、具体的には図３１２のようになる。 図において ・Ｒ０はｒｉｎｇ０からのアクセス権、Ｒ１はｒｉｎｇ
１からのアクセス権を示す。ｒｉｎｇ０〜ｒｉｎｇ３の
区別はＰＳＷ中のＲＮＧフィールドで示される。 ・Ｒは読みだし可能、ｗは書き込み可能、Ｅは実行可能
を示す。Ｔ＝００，ＡＬ≠００の場合、ＡＬが特別な意
味を持ち、図３１３のような動作をする。この時、ｏｆ
ｆｓｅｔの値は関係しない。このうち、Ｔ＝００，ＡＬ
＝０１の場合には、ハードウエアで使用しないＰＴＢの
フィールドとＲＬフィールドを、ＯＳから自由に利用す
ることができる。Ｔ＝０１を指定すると、読みだしはで
きないが実行は可能であるというページを作ることがで
きる。これは、プログラムのコピーを禁止し、プログラ
ムの実行に対する課金メカニズムを導入することを意図
したものである。一方、Ｔ＝００，Ｔ＝１０を指定する
と、読みだしや書き込みは可能であるが、実行は禁止で
あるというページを作ることができる。この機能を利用
すれば、プログラムカウンタがデータ領域に飛び込んで
来た場合に、それをチェックしてプログラムの暴走を阻
止することができる。実行を禁止する機能は、メモリの
データ保護のための機能というよりも、デバッグのため
の機能と考えることができる。書き込みが可能である場
合には、からなず読みだしも可能になっている。

【０３４５】Ａ３−７．６４ビットへの拡張性 ＳＲ／ＵＲの切り換えビットを論理アドレスのＭＳＢに
固定すると、６４ｂｉｔへの拡張時に問題が生じる可能
性がある。本発明装置では、論理アドレスを符号付きの
数と考えることによって、この問題に対処する。ＳＲと
ＵＲの双方を３２ビットから６４ビットに拡大するため
には、アドレス空間が二方向に伸びればよいわけであ
る。そこで、アドレスを符号付きの数と考え、ＵＲ領域
が正方向にＳＲ領域が負方向に伸びると考えれば、この
問題は解決される。具体的には、３２→６４の拡張に対
して、論理アドレスは符号拡張するようにしておく。メ
モリマップは図３１４のようになる。あるいは、図の書
き換え方をかえて、図３１５のようになる。アドレスを
符号付きと考えることにより、ＳＲ，ＵＲ双方の領域で
拡張に対する連続性が保たれる。その代わり、Ｈ’８０
００００００におけるＯＳ領域とユーザ領域の接点が切
られることになるが、これは問題ないと考えられる。な
お、本発明装置の１６ビット絶対アドレッシングモード
（＠ａｄｓ：１６）で、論理アドレスを符号拡張するよ
うになっているのも、アドレスを符号付きとする考え方
を適用したものである。

【０３４６】Ａ３−８．ＭＭＵ機能のバリエーションと
ＬＳＩＤの機能 ＬＳＩＤの機能は〈〈Ｌ２〉〉であるため、最初のチッ
プでは実装されず、将来のチップで導入される可能性が
高い。したがって、最初に出たチップのためのＬＳＩＤ
の機能を利用しないプログラムも、将来のＬＳＩＤの機
能の実装を見越したものにしておくのが望ましい。かと
いって、最初のチップでも不必要なオーバーヘッドは避
けなければならない。そこで、こういったＬＳＩＤ（論
理空間識別子）機能の有無やＭＭＵ機能の各種のバリエ
ーションと、プログラム（ＯＳ）の互換性との関係につ
いて、検討を行なう必要がある。一般的な話として、Ｍ
ＭＵ関係の仕様のバリエーションに対する対応には次の
２つの方針がある。 互換性を維持するため、実装していない機能であって
も、縮退した機能でそのまま実行する。この場合、性能
は落ちるだけで、オブジェクトレベルの互換性は達成さ
れる。 実装していない機能については、ＥＩＴで検出する。
ＥＩＴ起動の目的は、まちがいの検出とエミュレーショ
ンであるが、エミュレーションでは極端な性能の低下を
招く場合があるので、実際問題として、オブジェクトレ
ベルで変更の必要な場合が多い。 したがって、オブジェクトレベルの互換性は 難しい
が、あらかじめそれぞれのバリエーションの仕様が明ら
かになっていれば、ソースレベルで両方の仕様に対応で
きるようなプログラムを書くことは難しくない。例え
ば、ＰＳＴＬＢ命令の機能を実装しない場合に、ＰＳＴ
ＬＢをＰＴＬＢとして実行するのはの方針であり、Ｅ
ＩＴ（ＲＩＥ９とするのはの方針となる。かかは
個別に検討する必要がある。

【０３４７】・ＰＳＴＬＢの／ＳＴオプションについて ＴＬＢやキャッシュのインプリメント方式によっては、
／ＳＴオプションの実装が難しい場合がある。しかし、
／ＳＴオプションの指定は、ＴＬＢのパージ範囲だけに
影響するので、互換性維持のためにの方針をとる。す
なわち、／ＳＴオプションの実装が難しい場合には、Ｅ
ＩＴではなく／ＡＴ想到の動作を行なうということにす
る。 ・ＬＳＩＤ機能の実装とＰＴＬＢ，ＰＳＴＬＢの／ＳＳ
オプションについて ＰＴＬＢ，ＰＳＴＬＢの／ＳＳオプションの実装につい
ては、ＴＬＢやキャッシュのタグにＬＳＩＤの値を含め
ない場合にも、／ＳＳオプションで全パージすることに
より、の方針に合わせることは可能である。しかし、
ＬＳＩＤ制御レジスタに値を書き込んだり、それを読み
だしたりすることを考えると、オブジェクトレベルでの
完全な互換性を達成するためには、ＬＳＩＤ制御レジス
タに相当するものを設けておく必要がある。ところが、
互換性の確保だけのためにレジスタを一実装するのは無
駄が多い。また、ハードウエアだけではなくソフトウエ
アに関しても、ＯＳの中でＬＳＩＤの操作を行なう部分
は、ＬＳＩＤの機能を活かさなければ無駄な処理になっ
てしまう。したがって、ＬＳＩＤの有無についてはの
方針をとる。それに合わせて、／ＳＳオプションの実装
についてもの方針とする。

【０３４８】・ＬＳＩＤ機能の実装とＰＴＬＢ，ＰＳＴ
ＬＢの／ＳＳオプションについて ＰＴＬＢ，ＰＳＴＬＢの／ＳＳオプションの実装につい
ては、ＴＬＢやキャッシュのタグにＬＳＩＤの値を含め
ない場合にも、／ＳＳオプションで全パージすることに
よりの方針に合わせることは可能である。しかし、Ｌ
ＳＩＤ制御レジスタに値を書き込んだり、それを読みだ
したりすることを考えると、オブジェクトレベルでの完
全な互換性を達成するためには、ＬＳＩＤ制御レジスタ
に相当するものを設けておく必要がある。ところが、互
換性の確保だけのためにレジスタを一つ実装するものを
設けておく必要がある。ところが、互換性の確保だけの
ためにレジスタに関しても、ＯＳの中でＬＳＩＤの操作
を行なう部分は、ＬＳＩＤの機能を生かさなければ無駄
な処理になってしまう。したがって、ＬＳＩＤの有無に
ついてはの方針をとる。それに合わせて、／ＳＳオプ
ションの実装についてもの方針とする。具体的なＬＳ
ＩＤ関連の仕様は、次のようになっている。 −ＬＳＩＤの機能の有無と／ＳＳオプションの実装の有
無を一対一に対応させる。ＬＳＩＤのあるプロセッサは
／ＳＳオプションが利用できるし、ＬＳＩＤのないプロ
セッサは／ＳＳオプションを利用できない。 −ＬＳＩＤのあるプロセッサは、ＬＳＩＤのないプロセ
ッサに対してオブジェクトレベルで完全上位互換とす
る。つまり、ＬＳＩＤのないプロセッサのために書かれ
たＯＳは、ＬＳＩＤのあるプロセッサの上でもそのまま
動く。ただし、ＬＳＩＤの機能は生かすことができな
い。 −ＬＳＩＤのあるプロセッサのために書かれ、ＬＳＩＤ
の機能を生かすようなＯＳは、ＬＳＩＤのないプロセッ
サでは動かない場合がある。具体的には、ＬＳＩＤ制御
レジスタの際に予約機能例外（ＲＦＥ）が発生したり、
／ＳＳオプションを指定した命令を実行した際に予約命
令例外（ＲＩＥ）が発生したりすることになる。

【０３４９】また、ＭＭＵ関連の命令におけるＬＳＩＤ
関係の仕様は、次のようになっている。 −ＬＳＩＤのでは、ＬＳＩＤのないときＰＳＴＬＢ／Ａ
Ｓ／ＡＴ ＠ｕｒａｄｄｒ相当の動作を行なう。また、
ＬＳＩＤ実装時は、その機能を生かすため、ＬＤＣＴＸ
でＴＬＢ，キャッシュのパージは行わない。ＬＳＩＤ実
装時は、ＴＬＢやキャッシュのタグ部分にＬＳＩＤまで
含まれているので、ＬＤＣＴＸによりＬＳＩＤが変更さ
れると、ＬＤＣＴＸ実行前の論理空間でヒットしていた
エントリがＬＤＣＴＸ実行後の新しい論理空間ではヒッ
トしなくなる。ヒットしなくても、新しいエントリのロ
ードに伴ってリプレースされない限りパージはされない
ので、再びＬＤＣＴＸが実行されて以前の論理空間に戻
った場合には、そのエントリがそのまま有効になる。
（ＬＤＣＴＸでキャッシュやＴＬＢをパージしていたの
では、ＬＳＩＤの意味がなくなってしまう。） −ＬＤＡＴＥ／ＰＴでは、ＬＳＩＤのない時ＰＳＴＬＢ
／ＡＳ／ＰＴ相当の動作を行なう。ＬＳＩＤ実装時、ｐ
ｒｇａｄｄｒがＳＲであればＰＳＴＬＢ／ＡＳ／ＰＴ相
当の動作を行ない、ｐｒｇａｄｄｒがＵＲであればＰＳ
ＴＬＢ／ＳＳ／ＰＴ（ＬＳＩＤ＿ｏｆ＿ＴＡＧ＝Ｒ０）
相当の動作を行なう。ｐｒｇａｄｄｒがＳＲかＵＲかで
動作が異なっているように見えるが、これはＬＤＡＴＥ
の問題ではあく、ＰＳＴＬＢの動作がＵＲとＳＲで異な
っているためである。ＬＤＡＴＥ命令自体の動作は、Ａ
ＴＥの変更に伴って影響を受けるＴＬＢやキャッシュを
パージする、ということで一貫している。 −ＬＤＡＴＥ／ＳＴでは、ＬＳＩＤのない時ＰＳＴＬＢ
／ＡＳ／ＰＴ相当の動作を行なう。ＬＳＩＤ実装時、ｐ
ｒｇａｄｄｒがＳＲであればＰＳＴＬＢ／ＡＳ／ＰＴ相
当の動作を行ない、ｐｒｇａｄｄｒがＵＲであればＰＳ
ＴＬＢ／ＳＳ／ＳＴ（ＬＳＩＤ＿ｏｆ＿ＴＡＧ＝Ｒ０）
相当の動作を行なう。（／ＰＴと同様） −ＬＤＣ命令でＵＡＴＢ，ＳＡＴＢを変更した場合は、
仮想的な命令ＬＤＡＴＥ／ＡＴを実行したと考えれば良
く、ＬＤＡＴＥ／ＰＴ，ＬＤＡＴＥ／ＳＴと同様の動作
を行なう。すなわち、ＬＳＩＤのない時、ＳＡＴＢを変
更した場合にはＰＳＴＬＢ／ＡＳ／ＡＴ（ｐｒｇａｄｄ
ｒ＝ＳＲ）相当の動作を行ない、ＵＡＴＢを変更した場
合にはＰＳＴＬＢ／ＡＳ／ＡＴ（ｐｒｇａｄｄｒ＝Ｕ
Ｒ）相当の動作を行なう。ＬＳＩＤ実装時、ＳＡＴＶを
変更した場合にはＰＳＴＬＢ／ＡＳ／ＡＴ（ｐｒｇａｄ
ｄｒ＝ＳＲ）相当の動作を行ない、ＵＡＴＢを変更した
場合にはＰＳＴＬＢ／ＳＳ／ＡＴ（ＬＳＩＤ＿ｏｆ＿Ｔ
ＡＧ＝ＬＳＩＤ，ｐｒｇａｄｄｒ＝ＵＲ）相当の動作を
行なう。

【０３５０】付録４．本発明装置のフラッグ変化 各命令のフラッグ変化の表記法は、以下の通りとする。

【０３５１】Ａ４−１．データ転送命令 図３１６に示す。

【０３５２】Ａ４−２．比較・テスト命令 図３１７に示す。

【０３５３】Ａ４−３．算術演算命令 図３１８に示す。ＡＤＤＸ，ＳＵＢＸのＸ＿ｆｌａｇ
は、ｄｅｓｔのサイズからの桁上げ、桁下げを示す。Ｓ
ＵＢＸでｓｒｃとｄｅｓｔのサイズが等しい場合、Ｘ＿
ｆｌａｇは符号なし演算としての大小関係といった意味
にもなる。一方、Ｌ＿ｆｌａｇの方は符号付き演算とし
ての大小関係を表わす。ＭＵＬ，ＭＵＬＵ，ＭＵＬＸ，
ＤＩＶ，ＤＩＶＵ，ＤＩＶＸ，ＲＥＭ，ＲＥＭＵ，ＮＥ
ＧのＭ＿ｆｌａｇ，Ｚ＿ｆｌａｇは、オーバーフローの
発生にかかわらずｄｅｓｔ設定値が基準である。ＭＵＬ
Ｘ，ＤＩＶＸのＭ＿ｆｌａｇ，Ｚ＿ｆｌａｇは、ｒｅｇ
設定値には関係しない。ＤＩＶのＶ＿ｆｌａｇは、０除
算または（最小負数）÷（−１）の時にセットされる。
ＤＩＶＵのＶ＿ｆｌａｇは０除算の時にセットされる。
ＤＩＶＸのＶ＿ｆｌａｇは、０除算または商がｄｅｓｔ
のサイズに入らない時にセットされる。ＮＥＧのＶ＿ｆ
ｌａｇは、ｄｅｓｔが最小負数であった時にセットされ
る。ＩＮＤＥＸのＭ＿ｆｌａｇ，Ｚ＿ｆｌａｇは、ｘｒ
ｅｇ設定値（結果の一部）が基準である。Ｌ＿ｆｌａｇ
は結果が負であること、Ｖ＿ｆｌａｇは、乗算または加
算でのオーバーフローを示す。

【０３５４】Ａ４−４．論理演算命令 図３１９に示す。ＮＯＴのＭ＿ｆｌａｇ，Ｚ＿ｆｌａｇ
は、ｄｅｓｔ設定値（反転結果）が基準である。

【０３５５】Ａ４−５．シフト命令 図３２０に示す。Ｍ＿ｆｌａｇ，Ｚ＿ｆｌａｇはｄｅｓ
ｔ設定値（シフト結果）が基準である。Ｘ＿ｆｌａｇは
最後にシフトアウトされた値が入る。ＳＨＡ，ＳＨＬ，
ＲＯＴでｃｏｕｎｔが０の場合には、Ｘ＿ｆｌａｇ＝０
となる。ＳＨＡでは、ｃｏｕｎｔ＞０で符号の変化があ
った場合にのみＶ＿ｆｌａｇ＝１。それ以外の場合はＶ
＿ｆｌａｇ＝０。

【０３５６】Ａ４−６．ビット操作命令 図３２１に示す。

【０３５７】Ａ４−７．固定長ビットフィールド命令 図３２２に示す。固定長ビットフィールド命令では、Ｂ
ＦＣＭＰ，ＢＦＣＭＰＵがＣＭＰ，ＣＭＰＵに準じたフ
ラッグ変化をし、それ以外の命令がＭＯＶ，ＭＯＶＵに
準じたフラッグ変化をする。ＢＦＩＮＳ，ＢＦＩＮＳＵ
の場合、図３２３のＢＢＢＢＢＢＢＢがフラッグ変化の
基準となる。また、ＢＦＥＸＴ，ＢＦＥＸＴＵでは、抽
出されたビットフィールドではなく、デスティネーショ
ンに設定される値を基準としてフラッグ変化する。これ
は、ＭＯＶ命令などにおいて、デスティネーション側に
設定された値を基準としてフラッグ変化するのに合わせ
たものである。

【０３５８】Ａ４−８．任意長ビットフィールド命令 図３２４に示す。

【０３５９】Ａ４−９．１０進演算命令 図３２５に示す。ＢＣＤ数は符号拡張が無意味なので、
基本的に符号なしの数を扱うものと考え、ＡＤＤＵ，Ｓ
ＵＢＵに準じたフラッグ変化とする。なお、ＡＤＤＸ，
ＳＵＢＸは、符号なし、符号付きの両方の数を扱うた
め、多少変則的なフラッグ変化になっており、ＡＤＤ
Ｕ，ＡＤＤＤＸ，ＳＵＢＵ，ＳＵＢＤＸとは異なったフ
ラッグ変化である。本発明装置では１０進演算はサポー
トしない。

【０３６０】Ａ４−１０．ストリング命令 図３２６に示す。ＳＭＯＶ，ＳＣＭＰ，ＳＳＣＨのＦ＿
ｆｌａｇは、終了条件による終了（ＳＳＣＨの場合はサ
ーチ成功）を示す。Ｖ＿ｆｌａｇは、エレメント数によ
って命令を終了した場合を示す。Ｍ＿ｆｌａｇは、複数
の終了条件を区別するために用いる。Ｒ３に関係する条
件で終了した場合には０、それ以外の０またはＲ４の関
係で終了した場合（〈〈Ｌ２〉〉のみ）には１となる。
ＳＣＭＰのＸ＿ｆｌａｇ，Ｌ＿ｆｌａｇ，Ｚ＿ｆｌａｇ
は、最終エレメントの比較結果を基準としてセットされ
る。Ｘ＿ｆｌａｇはエレメントを符号なしデータと考え
た時の大小、Ｌ＿ｆｌａｇはエレメントを符号付きデー
タと考えた時の大小を示す。

【０３６１】Ａ４−１１．キュー操作命令 図３２７に示す。ＱＩＮＳのＺ＿ｆｌａｇは、空のキュ
ーに挿入したことを示す。ＱＤＥＬのＺ＿ｆｌａｇは、
エントリの削除の結果キューが空になったことを示す。
また、ＱＤＥＬのＶ＿ｆｌａｇは、空のキューからエン
トリを削除しようとしたことを示す。ＱＳＣＨのＦ＿ｆ
ｌａｇは、終了条件による終了（サーチ成功）を示す。
Ｖ＿ｆｌａｇは、キュー終了値Ｒ２による終了（サーチ
失敗）を示す。Ｍ＿ｆｌａｇは、複数の終了条件を区別
するために用いる。Ｒ３に関係する条件で終了した場合
には０、それ以外の０またはＲ４の関係で終了した場合
（〈〈Ｌ２〉〉のみ）には１となる。

【０３６２】Ａ４−１２．ジャンプ命令 図３２８に示す。ジャンプ関係の命令では、フラッグは
全く変化しない。

【０３６３】Ａ４−１３．マルチプロセッサ命令 図３２９に示す。

【０３６４】Ａ４−１４．制御空間、物理空間操作命令 図３３０に示す。ＬＤＣでｄｅｓｔにＰＳＷを指定した
場合には、全フラッグが変化する。

【０３６５】Ａ４−１５．ＯＳ関連命令 図３３１に示す。本発明装置ではＪＲＮＧ，ＲＲＮＧは
サポートしない。

【０３６６】Ａ４−１６．ＭＭＵ関連命令 図３３２に示す。ＡＣＳ命令のＭ＿ｆｌａｇはｒｅａｄ
可、Ｌ＿ｆｌａｇはｅｘｕｃｕｔｅ可、Ｚ＿ｆｌａｇは
ｗｒｉｔｅ可を示す。ＭＯＶＰＡのＶ＿ｆｌａｇは、ペ
ージフォールトまたはエラーにより物理アドレスが得ら
れなかったことを示す。Ｆ＿ｆｌａｇは、ページフォー
ルトを示す。ＬＤＡＴＥ，ＳＴＡＴＥのＶ＿ｆｌａｇ
は、ページフォールトまたはエラーによりＡＴＥの転送
ができなかったことを示す。本発明装置ではＡＣＳ命令
以外のＭＭＵ関連命令をサポートしない。

【０３６７】付録５．異種サイズ間の演算について 本発明装置では、異なるバイト数の整数の間で各種の演
算を行なうことができ、これを「異種サイズ間の演算」
と呼んでいる。「異なるサイズ」といっても、現在は整
数のみを対象としているため、データサイズの変換はゼ
ロ拡張または符号拡張のみの簡単な処理で済む。例え
ば、３２ビットの整数に８ビットの符号付き整数を加え
る場合、８ビット整数の符号ビット（ＭＳＢ）を上位ビ
ットにまで拡張してから加算を行なうわけである。符号
拡張処理はゲート１〜２段で可能なので、一般の加算命
令と比べてそれほど複雑なわけではない。

【０３６８】Ａ５−１．異種サイズ間の演算の有用性 異種サイズ間の演算は、次のような場合によく使用す
る。 オペランドの一方がイミディエート値の時 変数と定数の演算を行なう場合、定数のサイズはコンパ
イル時にわかるため、定数の方を小さいサイズとして扱
えば、命令長を減らすのに効果がある。例えば、３２ビ
ットレジスタに８ビット定数の１００を加える場合、３
２ビットの加算命令を使うと定数１００を指定するのに
も３２ビットのフィールドが必要である。しかし、３２
ビットに８ビットを加算する命令を使えば、定数１００
を指定するフィールドが８ビットで済むため、命令が短
くなる。さらに、乗除算の場合には、命令長だけではな
く性能面でも影響がある。マイクロプロセッサでは３２
〜６４ビットの並列乗算器を持つのは苦しいので、どう
しても加算とシフトで乗算を行なうことになるが、乗算
の計算量は、２つのオペランドサイズの積に比例して多
くなるため、２つのオペランドのうちの一方だけでもサ
イズの小さい方が有利である。異種サイズ間演算の機能
がない場合には、例えば、３２ビットの変数に３を掛け
るだけでも３２ビット＊３２ビットの乗算を行なわなけ
ればならない。

【０３６９】アドレス計算 アドレスの計算では、演算のデスティネーションのサイ
ズをアドレス幅と同じにする必要がある。したがって、
３２ビットプロセッサの場合、３２ビットと他のサイズ
との演算をよく行なう。例えば、文字の変換テーブルな
どにおいて、テーブルのインデクスの範囲が８ビットに
おさまる場合、インデクスとベースアドレスとの加算
は、８ビット符号なし整数と３２ビット整数との加算と
して実現される。 高級言語 一般に、高級言語では、サブルーチンパラメータのサイ
ズを必ずマシンの基本サイズ（例えば３２ビット）に拡
張することが多い。これは、スタックを使ってサブルー
チンパラメータの受け渡しをするため、また分割コンパ
イル等を容易にするためである。さらに、言語Ｃのよう
に、式の中の変数のデータサイズにかかわらず、式の評
価は必ずマシンの基本サイズで行なうという場合もあ
る。一方、メモリ上の変数、特に配列では、メモリ領域
の節約のため、必要最小限のサイズとするのが普通であ
る。したがって、配列とサブルーチンを同時に使用する
プログラムでは、データの移動中または演算処理の途中
のどこかでサイズの変換を行なわなければならない場合
が出てくる。式の評価とサイズの変換を同時に行なうた
めには、本発明装置のような異種サイズ間の演算が便利
である。

【０３７０】Ａ５−２．本発明装置における実際 本発明装置では、異種サイズ間の演算をサポートするた
め、データサイズの指定に関する直交性が非常に強くな
っており、２オペランド一般形（Ｇ−ｆｏｒｍａｔ）の
基本演算命令のほとんどで異種サイズ間の演算が可能で
ある。つまり、２オペランド一般形の基本演算命令で
は、ソースのサイズとディスティネーションのサイズが
独立に指定でき、必要に応じて符号拡張、ゼロ拡張、上
位ビットの切り捨て、などを行なうようになっている。
デスティネーションのサイズがソースのサイズより小さ
い場合にも演算は実行され、デスティネーションのサイ
ズに従ってオーバーフローが検出される。

【０３７１】以下に、各命令における異種サイズ間演算
の実際例を述べる。 本発明装置では、ソースとデスティネーションのデータ
サイズが異なる場合に、通常符号拡張を行なう。ただ
し、特にゼロ拡張も必要と考えられる命令（ＭＯＶ，Ｃ
ＭＰ，ＡＤＤ，ＳＵＢ）については、ゼロ拡張と符号拡
張を命令レベルで切り分け、ＭＯＶＵ，ＣＭＰＵ，ＡＤ
ＤＵ，ＳＵＢＵ命令としている。ＭＯＶＵ，ＣＭＰＵ，
ＡＤＤＵ，ＳＵＢＵ （加えてＭＵＬＵ，ＤＩＶＵ）で
は、デスティネーションのサイズがソースのサイズより
も大きい時にゼロ拡張を行ない、結果を符号なし整数と
考えてオーバーフローの検出をする。

【０３７２】Ａ５−３．異種サイズ間の論理演算 論理演算の場合は各ビットが全く独立なので、異種サイ
ズ間の演算は意味がないし（フラッグの変化を除けば、
小さい方のサイズで行なうのと同等）、論理演算のオペ
ランドに対するゼロ拡張や符号拡張もほとんど意味を持
たない。しかし、例えばＣで次のような関数を書いた場
合には、意味はなくても 符号拡張→論理演算 というオペレーションを実行しなければならないことが
ある。 ただ、このような例は、言語としての規則性や対称性の
ためにそう決まっているだけであり、一部のトリッキー
なプログラムを除けばほとんど使わない機能であると言
える。

【０３７３】論理演算の異種サイズ間演算をサポートす
るかどうかについて、問題点をまとめると以下のように
なる。 実行時 異種サイズ間の論理演算は、頻度としては非常に少な
く、論理的な意味も持たない。本質的に他の命令で代用
できるか、あるいはトリッキーなプログラムでしか使わ
ない。 コンパイル時 Ｃ言語では、論理演算でもゼロ拡張や符号拡張が必要に
なることがある。あまり使わない機能であっても、コン
パイラとしては必ず正しいコードを出す必要がある。命
令の対称性が重要。 チップのインプリメント 符号拡張／ゼロ拡張の区別が全命令で統一的に行なわれ
ていれば、インプリメントの規則性の面から、論理演算
でもゼロ拡張や符号拡張を導入するメリットがある。し
かし、そのためには命令の割り当てに多くのビットパタ
ーンが必要となり、命令のエンコーディングが苦しくな
ってしまう。現実的には、論理演算を含む全命令で符号
拡張／ゼロ拡張の区別を行なうことはできず、論理演算
の符号拡張やゼロ拡張に対してインプリメントの規則性
の面からのメリットは得られない。また、この部分はメ
ーカー間で見解の異なる可能性もあるため、仕様を合わ
せるのが難しい。

【０３７４】結局、以上の中でとのどちらを重視す
るかということになるが、実質的な性能向上をねらうの
であれば、やはりを選択するのが適当と考えている。
つまり、 ・異種サイズ間の論理演算のように、実行する意味の少
ない演算が足を引っ張ることによって、性能向上がはば
まれるのはよくない。 ・の問題に関しては、符号拡張を含む異種サイズ間の
論理演算は頻度の少ない演算であるから、多少実行速度
が落ちてもよい。 例えば、 の代わりに とすれば、多少実行速度は落ちるが、符号拡張〜演算命
令の統一的な置き換えが可能である。こうすれば、コン
パイラの負担はそれほど増えない。したがって、本発明
装置の仕様としては、異種サイズ間の論理演算をサポー
トしていない。異種サイズ間の論理演算に相当する命令
ビットパターンを実行した場合には、動作を保証しない
ということになっている。

【０３７５】Ａ５−４異種サイズ間演算機能のまとめ 本発明装置でサポートする命令と、整数のデータタイプ
との関係をまとめると、次のようになる。 ・８，１６，３２，６４ビット長の整数をサポートす
る。 ・符号付きの整数を優先してサポートする。 ・符号付き整数の算術演算に関しては、２オペランド命
令において異種サイズ間の演算がサポートされている。
ソースのサイズとディスティネーションのサイズは完全
に独立に指定でき、サイズの制限はない。ソースの方が
サイズが小さい場合は、符号拡張される。結果は符号付
き整数として扱われ、それに従ってフラッグ類がセット
される。 ・符号なし整数の演算は、一部の命令（ＭＯＶ，Ｃ Ｍ
Ｐ，ＡＤＤ，ＳＵＢ，ＭＵＬ，ＤＩＶ）でのみサポート
されている。サイズに関してはやはりソースのサイズと
ディスティネーションのサイズが完全に独立に指定でき
る。ソースの方がサイズが小さい場合は、ゼロ拡張され
る。結果は符号なし整数として扱われ、それに従ってフ
ラッグ類がセットされる。 ・符号付きの整数と符号なしの整数の混在した演算はで
きない。ただし、加算命令などの場合は、デスティネー
ションの符号の有無はフラッグに影響するだけなので、
フラッグを見ないのであればＡＤＤまたはＡＤＤＵで代
用できる。 ・異種サイズ間の論理演算はサポートしない。

【０３７６】付録６．高級言語向きサブルーチンコール 高級言語におけるサブルーチンコールでは、単なるリタ
ーンアドレスの退避だけではなく、フレームポインタの
設定、ローカル変数の領域の確保、汎用レジスタの退避
といった処理も必要である。これらの処理はＪＳＲ，Ｓ
ＴＭなどの命令に分解することも可能であるが、頻度が
多いこと、処理が定型的であることにより、一つの命令
（ＥＮＴＥＲ，ＥＸＩＴＤ）としてまとめられている。

【０３７７】Ａ６−１．本発明装置でのサブルーチンコ
ール 高級言語（特にＣ，ＰＡＳＣＡＬ）のサブルーチンコー
ルでは、普通図３３３のような処理を行なう。本発明装
置では、高級言語用サブルーチン命令ＥＮＴＥＲとリタ
ーン命令ＥＸＩＴＤを設けている。いくつか注意する点
を述べる。 ・ＦＰ（フレームポインタ）とディスプレイレジスタ ＰＡＳＣＡＬのようにスタティックスコープがある言語
では、中間レベル（ローカル変数とグローバル変数の中
間のレベル）の変数のアクセスにディスプレイレジスタ
を用いる。本発明装置のようにレジスタの多いプロセッ
サでは、汎用レジスタ上にこのディスプレイレジスタを
置くのが有効である。これは、複数のＦＰを持つことに
相当する。（実現方法は後述）

【０３７８】・パラメータ パラメータを渡すには、パケットにしてその先頭アドレ
スをレジスタ等で渡す方法、パラメータをスタックに積
む方法、等があり、高級言語では後者の方が一般的であ
る。呼ばれたサブルーチンの側でスタック上のパラメー
タをアクセスするにはＦＰ相対のモードを使うことが多
い。サブルーチン実行後には、呼んだ側でスタック上の
パラメータを解放する必要がある。言語によって、また
分割コンパイルをしなければ、呼ばれた側で正確なパラ
メータ数がわかっているので、リターン命令の中で解放
するパラメータ数（ＳＰへの加算値）を指定することが
できる。本発明装置では、この目的でＥＸＩＴＤ命令を
設けている。パラメータ数が動的に決まる場合もあるの
で（例えば、パラメータ数をサブルーチンに知らせるた
めに、特定のレジスタやスタックを使う場合など）、Ｅ
ＸＩＴＤ命令におけるＳＰへの加算値としては、イミデ
ィエート値だけではなくレジスタ上の値を使用すること
もできる。しかし、言語Ｃのようにサブルーチンのパラ
メータの個数が確定しない言語では、サブルーチンを呼
ばれた側からは、サブルーチンを呼ぶ側で決めたパラメ
ータの個数がわからない。したがって、呼ばれた側で実
行するＥＸＩＴＤ命令では、解放するパラメータの個数
を指定できない。その場合には、サブルーチンを呼んだ
側でＡＤＤ ♯ｎ，ＳＰを行なってパラメータを解放す
る。

【０３７９】結局、本発明装置のＥＮＴＥＲ命令では前
の図の２．〜４．の処理、ＥＸＩＴＤ命令では５．〜
７．の処理、または５〜８の処理（ただし、８．で解放
するパラメータ数はサブルーチン側で指定）を行なうこ
とになる。１．はＪＳＲと同じ処理になり、８．はサブ
ルーチンを呼んだ側でＡＤＤ ＊＊＊，ＳＰを行なう。
本発明装置における高級言語でのスタックフレームは、
図３３４のようになる。 ・ｌｏｃａｌ ｖａｒｉａｂｌｅｓとｐａｒａｍｅｔｅ
ｒｓがなるべくＦＰから近い配慮となるように、ローカ
ル変数確保よりレジスタセーブを後にした。 ・ＥＸＩＴＤ命令にはＰＣのリストア（ＲＴＳ）の操作
まで含めている。 命令シーケンスの実際 （サブルーチン側でパラメータ数がわからない場合）図
３３５に示す。 （サブルーチン側でパラメータ数がわかる場合）図３３
６に示す。

【０３８０】Ａ６−２．ブロック構造言語のためのディ
スプレイレジスタの構成例 ＥＮＴＥＲ−ＥＸＩＴＤで処理するＦＰレジスタをダイ
ナミックリンクとして利用するためには、内側のブロッ
ク（最高のレキシカルレベル）に対するフレームポイン
タにＦＰレジスタを割り当てるのがよい。その他のレキ
シカルレベルのフレームポインタには、値の変化の少な
い順にＲ１３，Ｒ１２，Ｒ１１．．．を使う。つまり、
レキシカルレベルの高い内側のブロックへ行くにしたが
って番号の小さいレジスタを使い、最小番号のレジスタ
の内容をＦＰと同じにする。各サブルーチンでは、ＥＮ
ＴＥＲ命令実行後、ＦＰを自分のレキシカルレベルに対
応したフレームポインタ用レジスタにコピーし、その番
号以上のレジスタをディスプレイレジスタとして、その
番号以下のレジスタを評価用として利用すればよい。た
だし、新しく書き換えたレジスタは必ず退避して値を保
存しなければならない。

【０３８１】プログラム例（スタティックスコープ） 図３３７に示す。 実行状態の例（ダイナミックリンクとディスプレイレジ
スタ） 図３３８に示す。 ｐｒｏｃ０であるが、再帰呼び出しのため、最初のｐｒ
ｏｃ０とは異なったフレームになっている。 ・ＦＰのコピーにより破壊するレジスタは、コピー前に
すべてＥＮＴＥＲ命令で退避しなければならない。レジ
スタを退避しておけば、サブルーチンの実行が終って一
つ前の関数に戻った時、レキシカルレベルの大小にかか
わらずディスプレイはもとの値に戻る。上の例では、レ
ジスタの使い方について次のような関係が成立する。レ
キシカルレベルｎのサブルーチン実行に関して Ｒ１３．．Ｒ１３−ｎ＋１のｎ個のレジスタはディス
プレイレジスタとして参照のみを行ない、書き込みはし
ない。 Ｒ１３−ｎのレジスタは、このレベルのローカル変数
のディスプレイとして使用するため、ＥＮＴＥＲ実行後
ＦＰからコピーする。このディスプレイは、このサブル
ーチン実行中にさらに高いレベルのサブルーチンを呼ん
だ時に、呼ばれたサブルーチンからこのレベルの変数を
アクセスするために使用する。このサブルーチンからこ
のレベルの変数をアクセスするには、同じ内容であるＦ
Ｐを使うのが良い。 Ｒ１３−ｎ−１．．Ｒ０の（１３−ｎ）個のレジスタ
は、レジスタ変数や評価用として利用する。 Ｒ１３−ｎのレジスタとＲ１３−ｎ−１．．Ｒ０のう
ちで使用するレジスタは、必ずＥＮＴＥＲ命令で退避す
る必要がある。全部のレジスタが保存されなければなら
ない。

【０３８２】付録７．制御レジスタと制御空間 制御レジスタ関係の仕様は、チップバス（コプロセッサ
やキャッシュ、ＴＬＢなどに接続されるバス）やインプ
リメント方法との関係が深いため、〈〈ＬＡ〉〉仕様と
なっている。

【０３８３】Ａ７−１．制御空間の考え方 「本発明装置」では、チッブバス上のメインプロセッサ
やコプロセッサに含まれるすべてのレジスタ、ＭＭＵや
キャッシュ、ＴＬＢなどの制御レジスタ、およびチップ
バス上に接続されたコンテキストスイッチ用高速メモリ
に一意的なアドレスを付け、これを制御空間と呼ぶ。
「本発明装置」の制御空間は、従来のプロセッサに見ら
れたコプロセッサ用のアドレス空間（Ｃｏｐｒｏｃｅｓ
ｓｏｒ−ＩＤなど）をメインプロセッサの制御レジスタ
のアドレスと統合化、一般化したものであり、次のよう
な特徴を持つ。 ・「本発明装置」の制御空間には次のようなものが含ま
れる。 メインプロセッサの制御レジスタ ＰＳＷ，各リングのスタックポインタなど ＭＭＵ関係の制御レジスタ（「本発明装置」はＭＭＵを
内蔵しない） ＵＡＴＢ，ＳＡＴＢなど インプリメントに依存して必要となるレジスタ ［コプロセッサの制御レジスタ］ ［コンテキスト退避用の高速メモリ］将来チップに内蔵
することを狙ったもの ［プロセッサ内の汎用レジスタ、テンポラリレジスタ］
外部からの診断、デバッグの目的 ・制御空間は、コンテキスト（プロセスやタスク）間で
共通の空間である。制御空間のアクセスはアドレス変換
を伴わないため、単純化されたプロトコルで高速のアク
セスが可能である。この機能は、特に高速コンテキスト
スイッチでも利用される。制御空間の考え方は、将来、
コプロセッサやコンテキスト退避用メモリがメインプロ
セッサに内蔵された時に、特に有効になると考えられ
る。しかし、最初のバージョンのチップでは、インプリ
メントの制約上、あるいはチップバスの構成上、制御空
間の操作を統一的に行なうのが難しい場合があるので、
将来に備えてアドレスの割り当てのみを決めておき、制
御空間操作命令はいくつかの制限を付けて使用してもよ
いということにする。

【０３８４】具体的には、次のような制限が付く。 ・プロセッサの診断用の目的で、Ｒ０〜Ｒ１５やＰＣに
も制御空間のアドレスが割り当てられているが、これは
〈〈Ｌ２〉〉であり、「本発明装置」では実装しない。 ・ＬＤＣ，ＳＴＣは、本来メインプロセッサ内の制御レ
ジスタ、ＦＰＵの制御レジスタ、コンテキスト退避用メ
モリなどを統一的にアクセスすることを狙ったものであ
る。しかし、「本発明装置」ではインプリメントの制限
により、メインプロセッサ内の制御レジスタ以外（実効
アドレスＨ’０〜Ｈ’０７ｆｆ以外）のものについて
は、ＬＤＣ，ＳＴＣでアクセスできない。 ・「本発明装置」の制御空間のアドレスでは、バイトア
クセス、ハーフワードアクセスが利用できない。また、
ワードアクセスにおいてアラインメントが強制される。 ・コンテキスト退避用メモリは、制御レジスタを置く領
域（Ｈ’０〜）と重ねることはできない。コンテキスト
退避用メモリとしては、Ｈ’ｆｆｆｆ８０００〜Ｈ’ｆ
ｆｆｆｆｆｆｆのアドレスが割り当てられている（さら
に拡張領域としてＨ’８０００００００〜）ので、Ｈ’
８０００００００〜Ｈ’ｆｆｆｆｆｆｆｆ以外の値をＣ
ＴＸＢＢに設定してＬＤＣＴＸ／ＣＳ，ＳＴＣＴＸ／Ｃ
Ｓを実行した場合には、エラーとする。また、ＬＤＣＴ
Ｘ／ＣＳ，ＳＴＣＴＸ／ＣＳの機能自体も〈〈Ｌ２〉〉
となっている。

【０３８５】・「本発明装置」ではＬＤＣＴＸ／ＣＳ，
ＳＴＣＴＸ／ＣＳをサポートしない。 図３３９に示す制御空間では、バイトアクセス、ハーフ
ワードアクセスができないのにもかかわらず、バイトア
ドレッシングとなっている。これは、一般の命令で利用
される論理空間と同じように、制御空間でも汎用アドレ
ッシングによる実行アドレス指定が可能であり、論理空
間と同じ形のバイトアドレッシングにしておかないと、
混乱を招くからである。また、制御空間で汎用アドレッ
シングを利用可能としたのは、制御空間をコンテキスト
退避に利用することを考えたためである。ＬＤＣ，ＳＴ
Ｃでメインプロセッサ内の制御レジスタしかアクセスで
きない場合には、バイトアドレッシングとした意味がな
くなってしまい、多少不自然な仕様になる。しかし、そ
の背景には上記のような将来的な見通しがあり、一部の
機能のみを実現した場合に多少不自然に見えるのはやむ
を得ない。

【０３８６】Ａ７−２．メインプロセッサの制御レジス
タ 制御レジスタのニモニックとアドレスについては、次の
ようになる。制御レジスタのアドレスが８ｎ＋４の位置
にあるのは、レジスタを６４ビットに拡張することを考
慮したためである。

【０３８７】

【０３８８】

【０３８９】

【０３９０】

【０３９１】

【０３９２】Ａ７−３．制御レジスタの未使用ビット 制御レジスタのうち、使用していないビットについて
は、１を書き込んだ場合にそれをチェックしてＥＩＴと
するのが望ましい。しかし、中途半端なチェックを行な
うと、互換性（特に下位チップとの互換性）を保つのが
難しくなること、チェックのためにオーバーヘッドが生
じること、により、ＰＳＷを除いて未使用ビットのチェ
ックは行なわないことにする。ＣＴＸＢＦＭなど〈〈Ｌ
２〉〉の機能を持つレジスタについても、〈〈Ｌ２〉〉
が実装されていない場合にはエラーチェックが行なわれ
ないし、書き込んだ値がそのまま読み出されるとは限ら
ない。ただし、チェックが行なわれていなくても、空き
ビットには必ず’０’を入れてもらうように、マニュア
ル等で指導する必要がある。ＰＳＷについては、未使用
のビット’−’に’１’を書き込もうとした場合に、予
約機能例外（ＲＦＥ）とする。

【０３９３】以下の制御レジスタの内容の説明におけ
る’−’，’＝’，’＊’のビットの意味は次のとおり
である。 てもらうようにする。 ・ＩＭＡＳＫ，ＳＭＲＮＧ，ＤＩ，ＤＣＥ，ＣＴＸＢＦ
Ｍでは、未使用のビットが’＊’になっている。ＰＳＷ
では、未使用のビットが’−’になっている。それ以外
の制御レジスタでは、未使用のビットは ’＝’であ
る。 ・ＰＳＢ，ＰＳＭの未使用フィールドも’−’である。
したがって、ＬＤＰＳＢ，ＬＤＰＳＭでも予約機能例外
（ＲＦＥ）が発生する。 ・’−’のビットの読みだした場合には、’０’が読み
出される。’＝’，’＊’のビットを読みだした場合に
得られる値は不定である。前に書き込んだ値がそのまま
読み出されるとも限らない。

【０３９４】Ａ７−４．制御レジスタの内容 ＰＳＷ 図３４０に示す Ｐｒｏｃｅｓｓｏｒ Ｓｔａｔｕｓ Ｗｏｒｄ 内容については本文を参照。 ＰＳＭ，ＰＳＢ ＰＳＷのうち、ユーザのアクセス可能な下位の２バイト
のみを抜き出したもの。ＬＤＰＳＢ，ＬＤＰＳＭ，ＳＴ
ＰＳＢ，ＳＴＰＳＭ命令によってアクセスする。制御レ
ジスタのうち、ＰＳＢ，ＰＳＭのみがｒｉｎｇ０以外か
らアクセスできる。 ＩＭＡＳＫ 図３４１に示す ＰＳＷのうち、個別にアクセスすることの多いＩＭＡＳ
Ｋのフィールドを抜き出して別レジスタとしたものであ
る。ＩＭＡＳＫの操作を容易にすることと、性能向上を
狙ったものである。ＩＭＡＳＫ以外のフィールドには、
何を書き込んでも単に無視される。 ＳＭＲＮＧ 図３４２に示す ＰＳＷのうち、個別にアクセスすることの多いＳＭＲＮ
Ｇのフィールドを抜き出して別レジスタとしたものであ
る。ＳＭ，ＲＮＧの操作を容易にすることと、性能向上
を狙ったものである。ＳＭＲＮＧ以外のフィールドに
は、何を書き込んでも単に無視される。

【０３９５】ＣＴＸＢＢ 図３４３に示す Ｃｏｎｔｅｘｔ Ｂｌｏｃｋ Ｂａｓｅ ＣＴＸＢのベースアドレスを指すレジスタ。Ｌ ＤＣＴ
Ｘ，ＳＴＣＴＸ命令で使用される。ＣＴＸＢＢは「本発
明装置」６４への拡張を考え、「本発明装置」３２でも
８バイトのアラインメントを強制している。したがっ
て、ＣＴＸＢＢの下位３ビットは’＝＝＝’となる。つ
まり、０にｒｅｓｅｒｖｅｄであるが、違反時にも無視
される。 ＤＩ（Ｄｅｌａｙｅｄ Ｉｎｔｅｒｒｕｐｔ） 図３４４に示す

【０３９６】ＤＩ（Ｄｅｌａｙｅｄ Ｉｎｔｅｒｒｕｐ
ｔ）は、ソフトウエアによって外部割り込みを発生させ
るメカニズムであり、非同期に発生する各種の処理要求
をペンディングとしたい時や処理順序をシリアライズし
たい時に有効である。優先度の高い外部割り込みの処理
が終わった後で別に起動したい処理がある場合、その要
求をＤＩに登録しておくことによって自動的に処理が起
動される。ＤＩは、外部割り込みに対してＤＣＥと同等
の処理を行なうものである。ＲＥＩＴ命令などによって
ＰＳＷのＩＭＡＳＫが変化した場合に、ＤＩ＜ＩＭＡＳ
ＫであればＤＩのＥＩＴ処理が起動される。このレジス
タのＤＩ以外のフィールドに何を書き込んでも単に無視
される。

【０３９７】ＣＳＷ 図３４５に示す Ｃｏｎｔｅｘｔ Ｓｔａｔｕｓ Ｗｏｒｄ このレジスタは、コンテキスト毎に切り換えの必要な情
報のうち、ネストの行なわれないものを集めたものであ
る。ＤＣＥ（Ｄｅｌａｙｅｄ ＣｏｎｔｅｘｔＥｘｃｅ
ｐｔｉｏｎ）要求を示すＤＣＥフィールドと、ＣＴＸＢ
のフォーマットを示すＣＴＸＢＦＭのフィールドから成
る。ＣＴＸＢＦＭの機能は付録８を参照のこと。ＣＴＸ
ＢＦＭの機能がインプリメントされない場合には、ＤＣ
ＥレジスタとＣＳＷレジスタが全く同じ情報を扱うこと
になるので、ＣＳＷレジスタもインプリメントされない
（アクセス時ＲＦＥ）場合がある。この時、ＣＴＸＢに
置かれるのは、形式的にはＣＳＷレジスタであるが、実
際はＤＣＥレジスタとなる。ＣＳＷとＤＣＥ，ＣＴＸＢ
ＦＭの関係は、ＰＳＷとＩＭＡＳＫ，ＳＭＲＮＧの関係
に同じである。ＣＴＸＢに置かれるのは、ＤＣＥ，ＣＴ
ＸＢＦＭなどの情報を圧縮したＣＳＷの方である。「本
発明装置」ではＤＣＥ＝’１１１’に固定とする。

【０３９８】ＤＣＥ 図３４６に示す Ｄｅｌａｙｅｄ Ｃｏｎｔｅｘｔ Ｅｘｃｅｐｔｉｏｎ ＣＳＷのうち、個別にアクセスすることの多いＤＣＥの
フィールドを抜き出して別レジスタとしたものである。
ＤＣＥの操作を容易にすることと、性能向上を狙ったも
のである。ＤＣＥ以外のフィールドには、何を書き込ん
でも単に無視される。ＣＳＷレジスタがインプリメント
されない場合、コンテキストスイッチ時にＣＳＷレジス
タの代わりにＣＴＸＢとの転送が行なわれるのは、この
ＤＣＥレジスタである。この場合、コンテキスト退避の
時は、’＊’のビットがすべて０となってＣＴＸＢに書
き込まれる。また、コンテキストをロードする時は、’
＊’の部分のビットの値はチェックされない。

【０３９９】ＣＴＸＢＦＭ 図３４７に示す Ｃｏｎｔｅｘｔ Ｂｌｏｃｋ Ｆｏｒｍａｔ ＣＳＷのうち、個別にアクセスすることの多いＣＴＸＢ
ＦＭのフィールドを抜き出して別レジスタとしたもので
ある。ＣＴＸＢＦＭの操作を容易にすることと、性能向
上を狙ったものである。ＣＴＸＢＦＭ以外のフィールド
には、何を書き込んでも単に無視される。このレジスタ
は〈〈Ｌ２〉〉である。 ＥＩＴＶＢ 図３４８に示す ＥＩＴ Ｖｅｃｔｏｒ Ｂａｓｅ ＥＩＴ （例外、割り込み）ベクトルテーブルの先頭の
物理アドレスを示す。ＥＩＴＶＢは 「本発明装置」６
４への拡張を考え、「本発明装置」３２でも８バイトの
アラインメントを強制している。したがって、ＥＩＴＶ
Ｂの下位３ビットは’＝＝＝’となる。つまり、０にｒ
ｅｓｅｒｖｅｄであるが、違反時にも無視される。

【０４００】ＪＲＮＧＶＢ 図３４９に示す ＪＲＮＧ Ｖｅｃｔｏｒ Ｂａｓｅ ＪＲＮＧ命令のベクトルテーブルの先頭の論理アドレス
を示す。ＪＲＮＧＶＢによるテーブルのベースアドレス
は、「本発明装置」６４への拡張を考え、「本発明装
置」３２でも８バイトのアラインメントを強制してい
る。また、ＪＲＮＧＶＢのＬＳＢはＥｎａｂｌｅビット
となっており、Ｅが０の時にはＪＲＮＧ実行禁止とな
る。したがって、ＪＲＮＧＶＢの下位３ビットは’＝＝
Ｅ’で表記されている。’＝’のビツトは、０にｒｅｓ
ｅｒｖｅｄであるが、違反時にも無視される。 ＳＰ０〜ＳＰ３ 図３５０に示す Ｓｔａｃｋ Ｐｏｉｎｔｅｒ ｆｏｒ ｒｉｎｇ３ ｒｉｎｇ０〜ｒｉｎｇ３で使用するスタックポインタ。
ＳＰＩ，ＳＰ０〜ＳＰ３についてはアラインメントの制
約はなく、ＬＳＢまで有効である。 ＳＰＩ 図３５１に示す Ｓｔａｃｋ Ｐｏｉｎｔｅｒ ｆｏｒ Ｉｎｔｅｒｒｕ
ｐｔ 外部割り込み用のスタックポインタ。

【０４０１】ＩＯＡＤＤＲ，ＩＯＭＡＳＫ 図３５２に示す アドレス変換を行なわない場合（ＰＳＷのＡＴ＝００，
１０）において、Ｉ／Ｏ領域の物理アドレスを指定する
レジスタである。通常ＭＭＵでアドレス変換を行なう場
合には、ＰＴＥ中のＮＣビットによってＩ／Ｏ領域の指
定を行なうが、システムスタート時などでアドレス変換
ができない場合には、ＩＯＡＤＤＲ，ＩＯＭＡＳＫの２
つのレジスタを使ってＩ／Ｏ領域の指定を行なう。アド
レス変換なしでメモリアクセスをする場合、物理アドレ
スとＩＯＭＡＳＫの論理積がＩＯＡＤＤＲと等しけれ
ば、そこはＩ／Ｏ領域と見なされる。その領域のデータ
については、データのキャッシュへの取り込みやプリフ
ェッチが行なわれず、命令の要求するメモリアクセスと
実際の物理的なメモリアクセスが１対１に対応する。ア
ドレス変換のある場合には、ＩＯＡＤＤＲ，ＩＯＭＡＳ
Ｋレジスタは使用しない。また、プロセッサのインプリ
メントによってキャッシュやプリフェッチを行なわない
場合には、必ずしもＩＯＡＤＤＲ，ＩＯＭＡＳＫレジス
タを使用する必要はない。

【０４０２】ＵＡＴＢ 図３５３に示す Ｕｎｓｈａｒｅｄ ｒｅｇｉｏｎ Ａｄｄｒｅｓｓ Ｔ
ｒａｎｓｌａｔｉｏｎＢａｓｅ 内容については付録３を参照。 ＳＡＴＢ 図３５４に示す Ｓｈａｒｅｄ ｒｅｇｉｏｎ Ａｄｄｒｅｓｓ Ｔｒａ
ｎｓｌａｔｉｏｎ Ｂａｓｅ 内容については付録３を参照。 ＬＳＩＤ （「本発明装置」では実装しない） 図３５５に示す Ｌｏｇｉｃａｌ Ｓｐａｃｅ ＩＤ 複数の論理空間の間の区別を行なう番号を入れる。複数
の論理空間に属するＴＬＢや論理キャッシュなどを混在
させる時に、この番号を利用する。ＬＳＩＤの有効なビ
ット数については、インプリメント依存である。

【０４０３】付録８．「本発明装置」のＣＴＸＢ Ａ８−１．ＣＴＸＢについて 「本発明装置」はＭＭＵをもたないため「本発明装置」
でサポートするＣＴＸＢフォーマットをどのようにする
か現在検討中である。ＯＳが、タスク、プロセスなどと
いった並行処理やコルーチンの機能をサポートしている
場合、ＰＣや汎用レジスタなどのハードウエア資源の情
報は、並行処理の単位となるそれぞれのプログラム毎に
別々に持つのが普通である。これらのハードウエア資源
は、プロセッサと同様に時分割で使用されるため、現在
実行中でないプログラムに対するハードウエア資源の情
報は、メモリなどに退避しておく必要がある。「本発明
装置」では、こういった並行処理の単位となるプログラ
ムの流れをコンテキストと呼ぶ。また、それぞれのコン
テキストを実行するために、ハードウエア資源の情報を
メモリ上にまとめて退避したものをＣｏｎｔｅｘｔ Ｂ
ｌｏｃｋ（ＣＴＸＢ）と呼ぶ。ＣＴＸＢ自体のおかれる
空間は、ＬＤＣＴＸ，ＳＴＣＴＸ命令のオプションとし
て、論理空間ＬＳ、制御空間ＣＳより選択できる。ＯＳ
の書きやすさという点ではＬＳを利用するのが適してい
るが、コンテキストスイッチを特に高速化したい場合
や、コンテキストスイッチ退避用のメモリをチップ内に
設ける場合には、ＣＳを利用することもできる。ただ
し、ＣＳの指定は、将来コンテキスト退避用のメモリを
チップに内蔵した場合に有効に活用されるものであり、
現在は〈〈Ｌ２〉〉となっている。また、「本発明装
置」では、現在実行中のコンテキストのＣＴＸＢの先頭
アドレスを保持するレジスタが設けられており、これを
ＣＴＸＢＢａｓｅ Ｒｅｇｉｓｔｅｒ（ＣＴＸＢＢ）と
呼んでいる。「本発明装置」のＣＴＸＢのフォーマット
は、次のようになっている。このうちの一部は、ＬＤＣ
ＴＸ，ＳＴＣＴＸ命令により、ハードウエアでサポート
されている。

【０４０４】「本発明装置」３２での標準ＣＴＸＢフォ
ーマット 図３５６に示す 一般に、コンテキストスイッチによって切り換える必要
があるのは、ＯＳのＰＣや ＰＳＷではなく、ユーザプ
ログラムのＰＣやＰＳＷである。ところが、ユーザプロ
グラムのＰＣやＰＳＷは、普通はＯＳ呼び出し時にスタ
ック中に退避されている。上記のＣＴＸＢフォーマット
において、ＰＣ，ＰＳＷがスタック中に置かれているの
は、そのためである。ＳＰＩを使用した外部割り込みの
処理ハンドラの最後で直接コンテキストスイッチを行な
う場合は、上記のＣＴＸＢフォーマットを実現するため
に、ＰＣ，ＰＳＷを別命令で転送する必要がある。しか
し、この場合はＤＣＥ，ＤＩを活用し、外部割り込みか
ら抜ける時にＤＣＥ，ＤＩを使ってコンテキストスイッ
チを行なうという方法がある。そうすれば、ＤＣＥやＤ
ＩでＳＰ０を指定することにより、上記のデータ構造が
自然に実現できる。

【０４０５】Ａ８−２．ＣＴＸＢの可変性 ＣＴＸＢに含まれる情報のうち、’＊１’〜’＊５’の
付いた部分は、システム構成などによって可変性のある
部分である。これらの点について説明する。ＣＴＸＢの
内容やフォーマットは、以下のような要因によって動的
に（あるいはコンテキスト毎に）変化することがある。 ・ＯＳの構成やＭＭＵの有無（＊１〜＊３） ＯＳの構成によっては、コンテキストスイッチでＳＰ１
〜ＳＰ３の切り換えを行なっても意味のないケースが考
えられるため、ＳＰＩ〜ＳＰ３を退避したくない場合が
ある。また、ＭＭＵを使用しない用途でのコンテキスト
スイッチでは、ＵＡＴＢ，ＬＳＩＤを切り換える必要が
ない。 （＊１）ＪＲＮＧ〜ＲＲＮＧでは、外側のリングが内側
のリングのスタックに退避されるため、現在リングより
も外側のリングのＳＰの値は意味を持たない。特に、ｒ
ｉｎｇ０でのみ実行されるコンテキストスイッチの時点
では、ＳＰ１〜ＳＰ３の値が意味を持たない。ＳＰ１〜
ＳＰ３は、直接あるいは間接にＳＰ０のスタックに保持
されているため、ＳＰ０の切り換えによってＳＰ１〜Ｓ
Ｐ３も間接的に切り換わることになるからである。一
方、ＴＲＡＰＡ〜ＲＥＩＴの中でコンテキストスイッチ
が起こった場合にはＳＰ１〜ＳＰ３の切り換えも必要で
ある。したがって、ＳＰ１〜ＳＰ３をＣＴＸＢに含めた
い場合と、そうでない場合がある。 （＊２）ＭＭＵを実装しない。〈〈Ｌ１Ｒ〉〉仕様で
は、ＵＡＴＢは不要である。 （＊３）ＬＳＩＤは、複数の論理空間を区別するための
番号である。ＬＳＩＤの実装は〈〈Ｌ２〉〉なので、Ｌ
ＳＩＤがＣＴＸＢに含まれる場合と、そうでない場合が
ある。

【０４０６】・退避する汎用レジスタの指定（＊４） コンテキストで使用しないレジスタやＯＳで使用するワ
ーキングレジスタについて、ＣＴＸＢとの退避、復帰を
行なわなければ、無駄な転送がなくなり、コンテキスト
スイッチ時間が短縮される。 ・コプロセッサ使用の有無（＊５） ＦＰＵのレジスタは汎用レジスタとは別になるが、これ
もコンテキスト情報として持つ必要がある。したがっ
て、そのコンテキストがＦＰＵを使用しているかどうか
によって、ＣＴＸＢが動的に変わるケースが生じる。

【０４０７】以上のようなＣＴＸＢのバリエーションに
対処するため、「本発明装置」では、以下のような方法
をとっている。 ・最初のバージョンの〈〈Ｌ１〉〉のチップでは、ＬＤ
ＣＴＸ，ＳＴＣＴＸでＣＳＷ，ＳＰ０〜ＳＰ３，ＵＡＴ
Ｂの転送のみを行なう。Ｒ０〜Ｒ１４については、別命
令ＬＤＭ，ＳＴＭを利用して転送し、（＊４）に対処す
る。 ・それ以外のＣＴＸＢのバリエーションに対しては、現
在のＣＴＸＢのフォーマットを識別するレジスタ（ＣＴ
ＸＢＦＭ）を導入し、このレジスタによって、ＣＴＸＢ
に何が含まれ、ＬＤＣＴＸ，ＳＴＣＴＸで何を転送しな
ければならないかを知ることにする。なお、ＣＴＸＢＦ
ＭとＤＣＥの情報を合わせたものは、ＣＳＷレジスタと
しても扱われる。

【０４０８】［ＣＴＸＢＦＭ］図３５７に示す ［ただし、ＣＴＸＢＦＭの詳細は検討中である。］

【０４０９】〈〈Ｌ１〉〉で標準的なフォーマットのＣ
ＴＸＢでは、ＬＤＣＴＸ，ＳＴＣＴＸにより、ＣＳＷ
（ＤＣＥ，ＣＴＸＢＦＭ）、ＳＰ０〜ＳＰ３，ＵＡＴＢ
が転送される。これは、ＣＴＸＢＦＭをすべて０にする
ことによって指定される。ＬＤＣＴＸ命令では、ＣＴＸ
Ｂからフェッチした新しいコンテキストのＣＳＷの中の
ＣＴＸＢＦＭを見て、ＣＴＸＢの以下の部分のフォーマ
ットを判断し、指定されたものをロードする。また、Ｓ
ＴＣＴＸ命令では、現在のＣＴＸＢＦＭの値を見て、指
定されたものをＣＴＸＢに退避する。ただし、ＣＴＸＢ
ＦＭの機能は〈〈Ｌ２〉〉となっており、将来の拡張で
ある。つまり、ＣＴＸＢ固定の仕様が〈〈Ｌ１〉〉，Ｃ
ＴＸＢ可変の仕様（上位コンパチ）が〈〈Ｌ２〉〉であ
る。〈〈Ｌ１Ｒ〉〉のチッブについては、ＳＰ１，ＳＰ
２，ＵＡＴＢの転送が不要なので、ＣＴＸＢにもこれら
の値は含めない。ＣＴＸＢにこれらのレジスタ値が含ま
れているかどうかの識別は、ＣＴＸＢＦＭによって行な
うことが可能である。ただし、ＣＴＸＢＦＭの実装が重
い場合には、ＬＤＣＴＸ，ＳＴＣＴＸ命令の追加オプシ
ョンにより直接ＣＴＸＢのフォーマットを指定する仕様
や、ＬＤＣＴＸ，ＳＴＣＴＸ命令の追加オプションによ
りＣＴＸＢＦＭの有効性の有無を指定する仕様にするこ
とも考えられる。

【０４１０】Ａ８−３．ソフトウエアコンテキスト プロセスやタスク毎に持つ情報の中には、ＯＳがソフト
ウエアによって管理する情報も含まれている。これらの
情報はＯＳによって一定していないので、当然ハードウ
エア（ＬＴＣＴＸ，ＳＴＣＴＸ命令）ではサポートでき
ない。これらの情報をソフトウエアコンテキストと呼
ぶ。例えば、ＩＴＲＯＮの場合、タスク状態、終了時処
理ルーチンのアドレス、例外処理ハンドラのアドレス、
ｗａｋｅｕｐのカウント、キューの構成のためのリンク
用領域などがソフトウエアコンテキストに含まれる。Ｃ
ＴＸＢを論理空間（ＬＳ）に置いた場合には、汎用レジ
スタなどのハードウエアコンテキストとソフトウエアコ
ンテキストを同じように扱うことができる。しかし、ハ
ードウエアコンテキストとして、ＣＳなどの別空間を使
用した場合には、ソフトウエアコンテキストもＣＳに置
くか（この場合は、ＬＤＣ，ＳＴＣなどの命令が有効で
ある）、あるいは両者をポインタでつないでおいて間接
参照するか、といった方法をとる必要がある。

【０４１１】付録９． 「本発明装置」のＥＩＴ処理 ＥＩＴ処理の概要は以下のとおりであるが、細部の仕様
は検討中である。通常のプログラム実行の流れをハード
ウェア機構によって中断し、それに割り込むような形で
非同期に起動される処理を、「本発明装置」ではＥＩＴ
処理と呼ぶ。ＥＩＴ処理には、次のようなものが含まれ
る。 ・内部割り込み（トラップ−ｔｒａｐ） ・例外割り込み（例外−ｅｘｃｅｐｔｉｏｎ） ・外部割り込み（割り込み−ｉｎｔｅｒｒｕｐｔ） トラップ、例外、割り込みの区別は、プログラマから見
たそのＥＩＴの発生原因によって行なわれるものであ
り、インプリメント上のメカニズムの違い（スタックに
退避される情報の違いなど）を意味するものではない。
プロセッサが命令実行中にＥＩＴを検出すると、シーケ
ンシャルな命令の実行を中断してＥＩＴ処理を開始す
る。ＥＩＴ処理では、ＥＩＴを検出した時のプロセッサ
の状態をスタックに退避し、ＥＩＴハンドラを起動す
る。ここまでがプロセッサのハードウエアによって行な
われる。一方、起動されたＥＩＴ処理ハンドラでは、Ｅ
ＩＴに応じてエラーの回復、エラーメッセージの表示、
エミュレーションなどの処理を行なう。ＥＩＴ処理ハン
ドラは、ソフトウエアにより実現されるものである。大
部分のＥＩＴでは、ＥＩＴ処理ハンドラの最後でＲＥＩ
Ｔ命令を発行することにより、中断されたもとの命令列
に復帰し、処理を再開することが可能となっている。
「本発明装置」では、将来の機能拡張を考慮し、未定義
の命令、不当な命令についてのエラー検出やエミュレー
ション用のメカニズムを強化する方針である。したがっ
て、命令フォーマットの組み合わせにより不当なオペレ
ーションになる場合や、インプリメントされていない機
能を実行しようとした場合には、できるだけエラーとし
て検出し、例外割り込みを発生する。

【０４１２】Ａ９−１．ＥＩＴの種類 「本発明装置」で発生するＥＩＴには、次のようなもの
がある。 ［メモリ、アドレス関係］ ページ不在例外（ＰＯＥ）・・・・・・・ 「本発明装
置」では発生しない Ｐａｇｅ Ｏｕｔ Ｅｘｃｅｐｔｉｏｎ（ＰＯＥ） 命令またはオペランドアクセス時のアドレス変換におい
て、ＵＡＴＢ，ＳＡＴＢ，ＳＴＥ，ＰＴＥのＰＩビット
が０であった場合に発生する。意味的には、ページ不
在、ページテーブル不在、セクションテーブル不在を含
めたものである。いわゆるページフォールトの例外であ
る。 アドレス変換例外（ＡＴＲＥ） Ａｄｄｒｅｓｓ Ｔｒａｎｓｌａｔｉｏｎ Ｅｘｃｅｐ
ｔｉｏｎ（ＡＴＲＥ） アドレス変換中のエラーによって発生する。具体的に
は、ＳＴＥ，ＰＴＥでｒｅｓｅｒｖｅｄのビットパター
ンを使用していた場合、ＵＡＴＢ，ＳＡＴＢ，ＳＴＥ，
ＰＴＥによって未使用領域となっている部分を参照した
場合、リング保護に違反したメモリアクセスを行なった
場合などに発生する。ＥＩＴ発生の原因や詳細な情報
は、ＡＴＲＥ発生時にスタックに積まれる情報によって
区別される。

【０４１３】バスアクセス例外（ＢＡＥ） Ｂｕｓ Ａｃｃｅｓｓ Ｅｘｃｅｐｔｉｏｎ（ＢＡＥ） 命令またはオペランドアクセスにおいて、一定時間以内
にバスからの応答がなく、メモリアクセスができなかっ
た場合に発生する。いわゆるバスエラーである。 奇数アドレスジャンプ例外（ＯＡＪＥ） Ｏｄｄ Ａｄｄｒｅｓｓ Ｊｕｍｐ Ｅｘｃｅｐｔｉｏ
ｎ（ＯＡＪＥ） 分岐命令で、分岐先のアドレスが奇数であった場合に発
生する。この例外は、ジャンプ先をオペランドとして直
接指定する命令（ＪＭＰ，ＡＣＢ等）、スタックからリ
ターンアドレスを得る命令（ＲＴＳ，ＥＸＩＴＤ，ＲＲ
ＮＧ，ＲＥＩＴ）、およびＪＲＮＧ命令で発生し、ＥＩ
Ｔ処理の起動時には発生しない。ＥＩＴ処理起動時に新
ＰＣが奇数であった場合には、システムエラー例外（Ｓ
ＥＥ）となる。［ＪＲＮＧ，ＥＩＴは詳細仕様調整中］

【０４１４】［命令、演算関係］ 特権命令違反例外（ＰＩＶＥ） Ｐｒｉｖｉｌｅｇｅｄ Ｉｎｓｔｒｕｃｔｉｏｎ Ｖｉ
ｏｌａｔｉｏｎ Ｅｘｃｅｐｔｉｏｎ（ＰＩＶＥ） ｒｉｎｇ０以外から特権命令を実行しようとした場合に
発生する。 〈〈Ｌ１〉〉機能例外（Ｌ１Ｅ） Ｌ１ ｆｕｎｃｔｉｏｎ Ｅｘｃｅｐｔｉｏｎ（Ｌ１
Ｅ） 〈〈Ｌ１〉〉機能のインプリメントされていないプロセ
ッサにおいて、〈〈Ｌ１〉〉の機能を実行しようとした
場合に発生する。〈〈Ｌ１〉〉を実装しているプロセッ
サであれば、この例外は発生せず、このＥＩＴに対する
ベクトル番号はｒｅｓｅｒｖｅｄとなる。 予約命令例外（ＲＩＥ） Ｒｅｓｅｒｖｅｄ Ｉｎｓｔｒｕｃｔｉｏｎ Ｅｘｃｅ
ｐｔｉｏｎ（ＲＩＥ） 現在割り当てられていない命令やアドレッシングモード
のビットパターンを実行しようとした場合に発生する。
いわゆる未定義命令の例外である。「本発明装置」３２
で６４ビットのサイズを指定した場合、Ｐビットを１に
した場合、未実装の〈〈Ｌ２〉〉命令を実行しようとし
た場合、未定義、未実装のオプションを指定した場合
も、これに含まれる。また、命令によって禁止されてい
るアドレッシングモードを使用した場合 （ＪＭＰ命令
におけるイミディエート指定など）や、インプリメント
されていない段数の付加モードを使用した場合も、これ
に含まれる。

【０４１５】予約機能例外（ＲＦＥ） Ｒｅｓｅｒｖｅｄ Ｆｕｎｃｔｉｏｎ Ｅｘｃｅｐｔｉ
ｏｎ（ＲＦＥ） 命令やアドレッシングモードのビットパターン以外で、
将来の拡張のために予約されている機能を利用しようと
した場合に発生する。例えば、ＰＳＷに関しては、ＸＡ
やｒｅｓｅｒｖｅｄ（’−’）のビットに１を書き込ん
だ場合、ＳＭＲＮＧのフィールドに ｒｅｓｅｒｖｅｄ
の値（ＳＭ，ＲＮＧ＝００１など）を書き込んだ場合、
非特権命令のＬＤＰＳＢ，ＬＤＰＳＭによってＰＳＭや
ＰＳＢのｒｅｓｅｒｖｅｄ（’−’）のビットに１を書
き込んだ場合などに予約機能例外（ＲＦＥ）が発生す
る。このほか、実装されていない制御レジスタをアクセ
スしようとした場合や、ＷＡＩＴ命令でｉｍａｓｋ≧１
６を指定した場合にも、予約機能例外（ＲＦＥ）が発生
する。なお、「本発明装置」では、命令ビットパターン
（アドレッシングモードやサイズの指定を含む）のみで
エラーと判定できるものを予約命令例外（ＲＩＥ）と
し、アドレスやオペランド値によってエラーかどうかの
状態が変化するものを予約機能例外（ＲＦＥ）としてい
る。

【０４１６】コプロセッサ命令例外（ＣＩＥ） Ｃｏ−ｐｒｏｃｅｓｓｏｒ Ｉｎｓｔｒｕｃｔｉｏｎ
Ｅｘｃｅｐｔｉｏｎ（ＣＩＥ） コプロセッサが接続されていないのに、コプロセッサ用
に割り当てられた命令を実行しようとした場合に発生す
る。 コプロセッサコマンド例外（ＣＣＥ） Ｃｏ−ｐｒｏｃｅｓｓｏｒ Ｃｏｍｍａｎｄ Ｅｘｃｅ
ｐｔｉｏｎ（ＣＣＥ） コプロセッサとのインタフェースでエラーがあった場合
に発生する。 コプロセッサ実行例外（ＣＥＥ） Ｃｏ−ｐｒｏｃｅｓｓｏｒ Ｅｘｅｃｕｔｉｏｎ Ｅｘ
ｃｅｐｔｉｏｎ コプロセッサの命令実行においてエラーがあった場合に
発生する。

【０４１７】不正オペランド例外（ＩＯＥ） Ｉｌｌｅｇａｌ Ｏｐｅｒａｎｄ Ｅｘｃｅｐｔｉｏｎ
（ＩＯＥ） 不合理なオペランドの指定を行なった場合に発生する。
固定長ビットフィールド命令で３２（６４）ビット以上
のｗｉｄｔｈを指定した場合などがこれに含まれる。奇
数アドレスへのジャンプやゼロ除算も意味的には不正オ
ペランド例外の一部と考えられるが、特別な意味を持つ
ために異なる例外に分類されている。なお、「本発明装
置」において命令のオペランドが不当な場合の対策とし
ては、不当オペランド例外やゼロ除算例外とするケース
のほかに、特にチェックを行なわないケース（ＣＨＫ命
令の上限値と下限値の大小関係など）、適当な解釈をし
てそのまま命令を実行するケース（シフト命令でｃｏｕ
ｎｔが大きい場合など）、などがある。一方、命令を実
行した結果が不当（オーバーフローなど）な場合には、
ＥＩＴが起動されることはない。この場合は、Ｖ＿ｆｌ
ａｇをセットして命令を終了するケース（ＡＤＤ，ＭＯ
Ｖなど多数）、特に何もしないケース（ＵＮＰＫｓｓで
のオーバーフローなど）、などがある。 １０進不正オペランド例外（ＤＤＥ） Ｄｅｃｉｍａｌ Ｉｌｌｅｇａｌ ＯＰｅｒａｎｄ Ｅ
ｘｃｅｐｔｉｏｎ（ＤＤＥ） 符号付き１０進演算命令において、０〜９以外のデータ
をオペランドとして指定した場合に発生する。この例外
も、意味的には不正オペランド例外（ＩＯＥ）の一部で
あるが、別の例外に分類されている。

【０４１８】予約スタックフォーマット例外（ＲＳＦ
Ｅ） Ｒｅｓｅｒｖｅｄ Ｓｔａｃｋ Ｆｏｒｍａｔ Ｅｘｃ
ｅｐｔｉｏｎ （ＲＳＦＥ） ＲＥＩＴ命令によってＥＩＴから復帰する際に、ＥＩＴ
スタックフレームのフォーマットを示す番号（ＦＯＲＭ
ＡＴ）が、ＲＥＩＴ命令で処理できないものであった場
合に発生する。 リング遷移違反例外（ＲＴＶＥ） Ｒｉｎｇ Ｔｒａｎｓｉｔｉｏｎ Ｖｉｏｌａｔｉｏｎ
Ｅｘｃｅｐｔｉｏｎ（ＲＴＶＥ） ＪＲＮＧ命令で外側のリングに移ろうとした場合、ＲＲ
ＮＧ命令で内側のリングに移ろうとした場合など、不当
なリング遷移を行なおうとした場合に発生する。なお、
ＪＲＮＧ命令で参照すべきＪＲＮＧＶＴＥを含むページ
が未使用領域となっていた場合には、リング遷移違反例
外（ＲＴＶＥ）ではなくアドレス変換例外（ＡＴＲＥ）
の未使用領域参照エラーが発生する。 ゼロ除算例外（ＺＤＥ） Ｚｅｒｏ Ｄｉｖｉｄｅ Ｅｘｃｅｐｔｉｏｎ（ＺＤ
Ｅ） ０除算を行なった場合に発生する。

【０４１９】［デバッグ］ デバッグ例外（ＤＢＥ） Ｄｅｂｕｇ Ｅｘｃｅｐｔｉｏｎ（ＤＢＥ） デバッグに関係して発生する。具体的には、命令のシン
グルステップ実行やブレークポイントを実現するための
例外であるが、詳細な仕様は〈〈ＬＶ〉〉である。 ［トラップ］ 無条件トラップ命令（ＴＲＡＰＡ） ＴＲＡＰＡ Ｉｎｓｔｒｕｃｔｉｏｎ ＴＲＡＰＡ命令により発生する。ＴＲＡＰＡのＥＩＴベ
クトルは、ＴＲＡＰＡのオペランドｖｅｃｔｏｒに対応
して１６種類用意されている。 条件トラップ命令（ＴＲＡＰ） Ｃｏｎｄｉｔｉｏｎａｌ ＴＲＡＰ Ｉｎｓｔｒｕｃｔ
ｉｏｎ ＴＲＡＰ命令により発生する。

【０４２０】［ＤＣＥ，ＤＩ］ 遅延割り込み（ＤＩ） Ｄｅｌａｙｅｄ Ｉｎｔｅｒｒｕｐｔ（ＤＩ） ＤＩレジスタ中のＤＩフィールドが、ＰＳＷ中のＩＭＡ
ＳＫフィールドよりも小さい値になった場合に発生す
る。このＥＩＴは、コンテキストとは独立した非同期の
事象を処理するために有効である。ＤＩ処理のＥＩＴベ
クトルは、各割り込み優先度毎に１５種類用意されてい
る。このＥＩＴは、ＲＥＩＴ命令などの命令実行によっ
て発生するという点では例外であるが、その時実行中の
コンテキストと関係なく起動されるという意味では割り
込みである。つまり、例外と割り込みの中間的なもので
ある。（ＩＭＡＳＫフィールドを含むＰＳＷはコンテキ
スト依存であるが、ＩＭＡＳＫフィールドのみはコンテ
キスト独立として運用されるのが普通である。）詳しく
は後の章を参照。 遅延コンテキスト例外（ＤＣＥ） Ｄｅｌａｙｅｄ Ｃｏｎｔｅｘｔ Ｅｘｃｅｐｔｉｏｎ
（ＤＣＥ） ＣＳＷレジスタ（あるいはＤＣＥレジスタ）中のＤＣＥ
フィールドが、ＰＳＷ中のＳＭＲＮＧフィールドよりも
小さい値になった場合に発生する。この例外は、コンテ
キストに依存した各種の非同期の事象（入出力の完了な
ど）を処理するために有効である。詳しくは後の章を参
照。

【０４２１】［その他］ リセット割り込み（ＲＩ） Ｒｅｓｅｔ Ｉｎｔｅｒｒｕｐｔ（ＲＩ） 外部からのリセット信号により発生する。 システムエラー例外（ＳＥＥ） Ｓｙｓｔｅｍ Ｅｒｒｏｒ Ｅｘｃｅｐｔｉｏｎ（ＳＥ
Ｅ） ＥＩＴ処理中に致命的なエラーが起きた場合に発生す
る。 ［割り込み］ 外部割り込み（ＥＩ） Ｅｘｔｅｒｎａｌ Ｉｎｔｅｒｒｕｐｔ（ＥＩ） 外部からのハードウエア信号により発生する。ＥＩＴベ
クトルは外部から指定する。一般に、外部割り込みのチ
ェックは命令の切れ目で行なわれるのが普通である。し
かし、「本発明装置」の場合は、実行時間の上限の決ま
らない高機能命令（任意長ビットフィールド命令、スト
リング命令、ＱＳＣＨ命令）が存在する。これらの命令
では、命令の実行途中であっても外部割り込みを受け付
けるようになっている。 固定ベクトル外部割り込み（ＦＶＥＩ） Ｆｉｘｅｄ Ｖｅｃｔｏｒ Ｅｘｔｅｒｎａｌ Ｉｎｔ
ｅｒｒｕｐｔ（ＦＶＥＩ） 外部からのハードウエア信号により発生する。ＥＩＴベ
クトルは優先度毎に一つずつ決まっている。いわゆるオ
ートベクトルの割り込みである。

【０４２２】以上のＥＩＴのうち、予約例外、不正例
外、違反例外の区別は次のような考え方によっている。
予約ＸＸＸ例外機能拡張によって解消される可能性のあ
るもの将来の機能拡張によって、例外ではなくなる可能
性がある。メーカー間のインプリメントの違いの出る場
合がある。不正ＸＸＸ例外意味的に明らかにエラーであ
るもの予約例外とは異なり、将来の機能拡張があって
も、永久の例外のままである。メーカー間のインプリメ
ントの違いは出ないところである。ＸＸＸ違反例外リン
グ保護の観点から実行を制限しているものその他ＯＳや
システム構成上の例外、複数の分類に当てはまる例外な
ど

【０４２３】Ａ９−２．ＥＩＴのオペレーション プロセッサがＥＩＴを検出すると、以下の手順にしたが
ってＥＩＴ処理を行なう。ただし、リセット割り込み
（ＲＩ）、システムエラー例外（ＳＥＥ）については、
これとは違った動作をする。また、以下の説明は「本発
明装置」３２に限ったものであり、「本発明装置」６４
では、パラメータ等が異なってくる可能性がある。 （Ｅ１）ベクトル番号の生成 プロセッサはそのＥＩＴに応じたベクトル番号をブロセ
ッサ内部で生成する。ただし、外部割り込みＥＩの場合
は、プロセッサの外部（周辺ＬＳＩなど）からＥＩＴベ
クトル番号を得る。

【０４２４】（Ｅ２）ＥＩＴＶＴＥの読み込み 「本発明装置」では、それぞれのＥＩＴに対する処理ハ
ンドラの先頭アドレスと、ＥＩＴのベクトル番号との対
応を示す表をＥＩＴベクトルテーブル（ＥＩＴＶＴ）と
呼ぶ。また、そのテーブルの一つのエントリをＥＩＴＶ
ＴＥと呼ぶ。「本発明装置」のＥＩＴＶＴＥは、ＥＩＴ
処理の自由度と拡張性を考慮して８バイトとなってお
り、ＥＩＴ処理ハンドラの先頭アドレス（ＰＣ）だけで
はなく、ＰＳＷの一部のフィールドもセットすることが
できる。そのため、ＥＩＴＶＴＥはＰＣ＋ＰＳＷに準じ
た構成になっている。ＥＩＴＶＴＥのフォーマットは、
図３５８のようになっている。 プロセッサは、（ＥＩ）で生成したＥＩＴベクトル番号
に従い、 の物理アドレスにあるＥＩＴＶＴＥを読み込む。

【０４２５】（Ｅ３）ＰＳＷの更新 読み込んだＥＩＴＶＴＥをもとに、以下のようにＰＳＷ
を更新する。 ［外部割り込み以外の場合］ スタックポインタの選択。 ＥＩＴ発生前にＳＰＩ以外のスタックポインタを使って
いた場合は、ＶＳによってＥＩＴ処理ハンドラで使用す
るスタックポインタ（ＳＰ０またはＳＰＩ）が選択され
る。ＥＩＴ発生前に既にＳＰＩを使っていた場合には、
ＶＳに関係なく、ＥＩＴ処理ハンドラでもＳＰＩをその
まま使う。このような仕様になっているのは、ＥＩＴが
ネストした場合を考慮したためである。 旧ＲＮＧ＝＝〉新ＰＲＮＧ ００＝＝〉新ＲＮＧ ＥＩＴ処理ハンドラは、必ずリング０で実行される。な
お、ＥＩＴＶＴＥには未使用のビットがあるので、将来
的には、ＥＩＴによってリング０以外のリングに入るよ
うな指定をすることも可能である。 ＶＸ＝＝〉新ＸＡ 現在は０に固定されている。 ＶＡＴ＝＝〉新ＡＴ ＥＩＴ処理ハンドラの実行中は、アドレス変換の有無を
切り換えることができる。 ＶＤ＝＝〉新ＤＢ ＥＩＴ処理ハンドラの実行中は、デバッグの環境を切り
換えることができる。 ｍｉｎ（ＶＩＭＡＳＫ，旧ＩＭＡＳＫ）＝＝〉新ＩＭＡ
ＳＫ 例外割り込みや内部割り込みによるＥＩＴの場合でも、
ＥＩＴ処理でＩＭＡＳＫを操作することができる。この
機能を使えば、ＥＩＴ処理に入るのと同時に外部割り込
みを禁止することができる。したがって、ＥＩＴ処理と
不可分に何らかの処理（例えばＥＩＴによって生成され
たスタックフレームの転送など）を行ないたい場合に、
この機能が有効である。

【０４２６】［外部割り込みの場合］ この部分のみ外部割り込み以外の場合とは異なってい
る。この機能により、優先度の低い多重割り込みを禁止
することができる。なお、割り込みマスクの機能によ
り、 発生した外部割り込みの優先度＜旧ＩＭＡＳＫ という関係が成立しているはずである。

【０４２７】（Ｅ４）プロセッサ情報のスタックへの退
避 ＥＩＴ発生前の旧ＰＣ、旧ＰＳＷ、および発生した Ｅ
ＩＴに関する各種の情報（ＥＩＴＮＦ−ＥＩＴベクトル
やスタックフォーマットなどを含む）をスタックに退避
する。この退避に使用されるスタックは、新ＳＭと新Ｒ
ＮＧ（＝００）により選択されるスタックである。この
時に生成されるスタックフレームは、図３５９のように
なる。このうち、ＥＩＴＩＮＦは、発生したＥＩＴによ
り生成されるスタックフレームのフォーマット（ＦＯＲ
ＭＡＴ）、ＥＩＴのタイプ（ＴＹＰＥ）、ＥＩＴのベク
トル番号（ＶＥＣＴＯＲ）などの情報を３２ビットに詰
めたものである。追加情報の有無や内容は、ＥＩＴの種
類によって異なる。ＲＥＩＴ命令では、ＥＩＴＩＮＦ中
のＦＯＲＭＡＴを見ることによって追加情報の有無やそ
のフォーマットを知り、ＥＩＴ発生前のもとの命令列に
戻るための情報を得る。なお、「本発明装置」６４にな
った場合に生成されるＥＩＴのスタックフレームは、旧
ＰＣで１ロングワード、旧ＰＳＷとＥＩＴＩＮＦを合わ
せて１ロングワード、という構成になる予定である。Ｅ
ＩＴＩＮＦをＰＳＷに隣接した場所に置いたのは、「本
発明装置」６４でのアラインメントの維持を考慮したた
めである。また、ＰＳＷをスタックトップに置いたの
は、将来「本発明装置」６４で、３２ビットのコンテキ
ストと６４ビットのコンテキストが混在した場合でも、
スタック中に退避されたＰＳＷ中のＸＡビットが読み出
せるようにするためである。

【０４２８】（Ｅ５）ＥＩＴ処理ハンドラの起動 ＶＰＣをＰＣに転送し、ＥＩＴ処理ハンドラを起動す
る。なお、命令プリフェッチにおいて発生した ＥＩＴ
は、フェッチしようとした命令が必要になるまでＥＩＴ
処理が遅らされる。これに対して、ＥＩＴ処理ハンドラ
の最後に置かれたＲＥＩＴ命令では、次のような処理を
行なってもとの命令列に復帰する。

【０４２９】（Ｒ１）スタックからの読み込み スタックより、旧ＰＳＷとＥＩＴＩＮＦを読み込む。読
み込んだＰＳＷ中のＸＡビットが０であれば、ＥＩＴを
発生したコンテキスト（タスクやプロセス）が３２ビッ
トのコンテキストであったということがわかるので、続
いてスタックより３２ビット幅で旧ＰＣを読み込む。な
お、「本発明装置」、３２では、すべてのコンテキスト
が３２ビットのコンテキストである。さらに、ＥＩＴＩ
ＮＦ中のＦＯＲＭＡＴにより追加情報の有無を判定し、
追加情報があれば、スタックからそれを読み込む。追加
情報には、ＥＸＰＣ，ＩＯＩＮＦ，ＥＲＡＤＤＲ，ＥＲ
ＤＡＴＡ，ＳＰＩなどがあるが、その詳細な意味はイン
プリメント依存である。ＦＯＲＭＡＴがプロセッサのサ
ポートしていない値（ＥＩＴで発生するはずのない値）
であった場合は、予約スタックフォーマット例外（ＲＳ
ＦＥ）となる。

【０４３０】（Ｒ２）ＰＳＷの復帰 スタックから読み込んだ旧ＰＳＷにより、ＰＳＷの全フ
ィールド（ＳＭＲＮＧ，ＸＡ，ＡＴ，ＤＢ，ＩＭＡＳ
Ｋ，ＰＳＭ， ＰＳＢ）をＥＩＴ発生前の値に復帰す
る。この時、旧ＰＳＷがｒｅｓｅｒｖｅｄの値を含んで
いた場合には、予約機能例外（ＲＦＥ）を発生する。 （Ｒ３）ストアバッファの再実行（インプリメント依
存） ＦＯＲＭＡＴと追加情報の値によっては、ＲＥＩＴ命令
の中で、前回ＥＩＴを発生したストアバッファによるラ
イトサイクルの再実行を行なう場合がある。この時、ラ
イトサイクルの実行に必要なアドレスとデータの情報と
しては、スタック上の追加情報の中にあったＥＲＡＤＤ
ＲとＥＲＤＡＴＡが使用される。詳しくは、ＥＩＴのタ
イプの説明の項を参照。なお、ストアバッフアのみを再
実行する機能があるかどうかということは、プロセッサ
のインプリメント上の問題である。すなわち、ＲＥＩＴ
命令のストアバッファ再実行機能を前提としてＥＩＴ処
理が作られている場合には、当然ＲＥＩＴ命令でそれを
サポートする必要があるし、ストアバッファのみの再実
行機能が無くても矛盾のないＥＩＴ処理が実現できてい
れば、ＲＥＩＴ命令でそれをサポートする必要はない。
プログラマから見た場合は、ＥＩＴ処理とＲＥＩＴ命令
による処理がきちんと対応しており、ＲＥＩＴ命令によ
ってＥＩＴ処理から戻った時に、ＥＩＴを発生した命令
列が矛盾なく実行を続けられれば良いのである。この機
能の有無と、プロセッサとしての機能の高低とは直接関
係しない。

【０４３１】（Ｒ４）ＥＩＴ検出時に実行していた命令
列への復帰 スタックから読み込んだ旧ＰＣをＰＣに復帰し、ＰＣの
示す命令から実行を再開する。この時、ＥＩＴＩＮＦ中
のＴＹＰＥフィールドによって、次に受け付けられるＥ
ＩＴのタイプを変化させている。この機能は、多重ＥＩ
Ｔの処理を矛盾なく行なうために、また命令のシングル
ステップ動作を、エミュレーションによる実行を含めて
正確に行なうために利用される。なお、ＥＩＴＩＮＦの
ＶＥＣＴＯＲフィールドは、ＲＥＩＴ命令では特に使用
されない。にもかかわらずＶＥＣＴＯＲがＥＩＴＩＮＦ
に含まれているのは、ＥＩＴ処理ハンドラのプログラム
に対して情報を提供するためである。

【０４３２】Ａ９−３．ＥＩＴのタイプ 「本発明装置」のＥＩＴを、ＥＩＴ処理ハンドラ終了後
の実行再開時のＰＣの位置と、ＥＩＴ処理の優先度に着
目して分類すると、以下のようになる。この分類は、Ｅ
ＩＴＩＮＦのＴＹＰＥフィールドの値にそのまま対応す
る。 ［命令中断型ＥＩＴ（ＴＹＰＥ＝０，ＰＣ不定）］この
ＥＩＴが発生すると、直ちにそれが検出され、ＥＩＴ処
理に入る。このＥＩＴが発生した場合、ＥＩＴを発生し
た命令系列に復帰することはできない。これに該当する
のは、ＲＩ，ＳＥＥである。 ［命令完了型ＥＩＴ（ＴＹＰＥ＝１〜３，ＰＣ次命
令）］このＥＩＴが発生すると、その時実行中の命令処
理が完了した後でそれが検出され、ＥＩＴ処理に入る。
一般には、このＥＩＴに対するＥＩＴ処理ハンドラの最
後でＲＥＩＴ命令を実行することにより、ＥＩＴ発生時
に実行していた命令の次の命令から、命令の実行を再開
できる。なお、ＴＹＰＥ＝１〜３の区別は、優先度など
の関係によるものである。これに該当するのは、ＴＲＡ
Ｐ，ＴＲＡＰＡ，ＤＢＥ，ＤＩ，ＤＣＥなどである。 ［命令再実行型ＥＩＴ（ＴＹＰＥ＝４，ＰＣ現命令）］
このＥＩＴが発生すると、プロセッサやメモリの状態
は、ＥＩＴ発生時に処理していた命令の実行開始前の時
点に戻される。一般には、このＥＩＴに対するＥＩＴ処
理ハンドラの最後でＲＥＩＴ命令を実行することによ
り、ＥＩＴ発生時に実行していた命令から、命令の実行
を再開できる。これに該当するのは、ＰＯＥ，ＡＴＲ
Ｅ，ＢＡＥ，ＲＩＥ，ＲＦＥ，ＰＩＶＥ，ＩＯＥなどで
ある。

【０４３３】命令完了型のＥＩＴは、以前実行していた
命令に関するＥＩＴであり、命令再実行型のＥＩＴは、
現在実行中の命令に関するＥＩＴである。したがって、
複数のＥＩＴが同時に発生した場合には、一般に命令完
了型のＥＩＴを先に処理する必要がある。また、命令中
断型のＥＩＴは重要度の高いＥＩＴであり、これが検出
された場合には、他のＥＩＴを処理することは無意味で
ある。したがって、命令中断型のＥＩＴと他のＥＩＴが
同時に発生した場合には、命令中断型のＥＩＴを先に処
理する必要がある。結局、複数のＥＩＴが同時に発生し
た場合の優先度は 命令中断型＞命令完了型＞命令再実行型 となり、ＥＩＴＩＮＦのＴＹＰＥ＝０〜４が、そのまま
ＥＩＴの優先度を表わすことになる。ＥＩＴの種類とＴ
ＹＰＥとの対応は、ＲＩ，ＴＲＡＰのように明確に決ま
っているものもあるが、ある程度はインプリメント依存
の部分がある。したがって、ソフトウエアでＥＩＴの要
因を分析する際には、できるだけＴＹＰＥのフィールド
を参照したり、書き換えたりしない方がよい。

【０４３４】例えば、ページ不在例外（ＰＯＥ）の場
合、これは命令再実行型のＥＩＴであり、ＴＹＰＥ＝４
となるのが普通である。しかし、メモリの書き込みにス
トアバッファを用いるようなインプリメントのプロセッ
サにおいて、命令の最後の書き込みサイクル（ストアバ
ッファ使用）でＰＯＥが発生した場合には、この命令全
体を最初から再実行しなくても、最後の書き込みサイク
ルのみやり直せば処理上の矛盾は生じない。そこで、こ
のようなケースでのＰＯＥを命令完了型のＥＩＴとし、
エラーを発生した最後のライトサイクルの処理はＲＥＩ
Ｔ命令の中で行なうという場合がある。この場合は、Ｐ
ＯＥでもＴＹＰＥ＝１となる。また、ＥＩＴ処理でスタ
ック積まれるＰＣは、ＰＯＥ発生命令ではなく次の命令
になる。命令再実行方式に忠実にしたがう限り、命令実
行中にエラーが発生した場合は、命令実行前の状態に戻
してＴＹＰＥ＝４のＥＩＴを起動するというのが原則で
ある。しかし、命令がもう少しで終了するというところ
でエラーが発生した場合には、一応命令を終わったこと
にしてＴＹＰＥ＝１のＥＩＴを起動し、残りの処理（ス
トアバッファのライトサイクル）はＲＥＩＴ命令に任せ
るというインプリメントも可能なのである。このような
インプリメント方法をとるのであれば、ＰＯＥのＴＹＰ
Ｅが１と４の２通りになる。この場合、ＴＹＰＥの違い
によってＲＥＩＴ命令で必要となる処理が変わってくる
ので、ＲＥＩＴ命令はそれに対応できるようになってい
なければならない。この方法では、命令最後のライトサ
イクルで発生したエラーによるＥＩＴに対して、命令全
体を再実行するのではなく、最後のライトサイクルのみ
を再実行するという形になっている。つまり、一種の命
令継続実行方式になっている。この場合、命令継続実行
のために退避される内部情報に相当するのが、ＥＩＴの
追加情報としてスタック上に退避されるＥＲＡＤＤＲや
ＥＲＤＡＴＡである。なお、ストアバッファを用いた書
き込みサイクルで発生するＥＩＴの場合、その書き込み
を行なった命令の直後にＥＩＴ処理に入るとは限らな
い。

【０４３５】Ａ９−４．ＥＩＴのスタックフォーマット ＥＩＴの検出にともなって、ＥＩＴ処理に必要な情 が
スタックに退避される。そのスタックフォーマットは図
３６０の通りである。 この内、「その他の情報」は各ＥＩＴのスタックフォー
マット番号に応じて異なり、ＥＩＴの要因を解析するた
めの情報、ＥＩＴハンドラから復帰するための情報が含
まれている。スタックフォーマット番号に応じたスタッ
クフォーマットを図３６１に示す。

【０４３６】フォーマット番号０：予約命令例外、予約
機能例外、予約スタックフォーマット例外、リング遷移
違反例外、〈〈Ｌ１〉〉命令例外、コプロセッサ命令例
外、特権命令違反例外、不正オペランド例外、固定ベク
トル外部割り込み、遅延割り込み例外、外部割り込み。 フォーマット番号１：バスアクセス例外、アドレス変換
例外。 フォーマット番号２：デバッグ例外、奇数アドレスジャ
ンプ例外、ゼロ除算例外、条件トラップ命令、トラップ
命令。 フォーマット番号３：ＤＢＧ外部割込み、ＤＢＧトラッ
プ命令、ＤＢＧデバッグ例外、ＤＢＧアクセス違反例外
（つまりＤＢＧ ＥＩＴ専用）

【０４３７】ＥＸＰＣは次のような目的で導入されたも
のである。 ・エラー解析情報の提供 −ストアバッファの書き込みの際にＴＹＰＥ＝１のＥＩ
Ｔが発生したような場合、その書き込みを行った命令を
指しているのが ＥＸＰＣである。ＰＣは先に進んでし
まっている。 −デバッグ例外では、ＰＣは次の命令を指し、ＥＸＰＣ
は前の命令を指している。したがって、例えば、ジャン
プ命令実行時にデバッグ例外を起動するようにした場
合、ＥＸＰＣによってジャンプ前のＰＣの値を、ＰＣに
よってジャンプ後のＰＣの値を知ることができる。 ・多重ＥＩＴの処理 −ＴＹＰＥ＝１のＴＲＡＰＡなどのＥＩＴの場合は、そ
の処理ハンドラの中でＥＸＰＣの情報が必要になること
はない。しかしながら、ＴＹＰＥ＝１のＥＩＴ（ＴＲＡ
ＰＡなど）とＴＹＰＥ＝２の ＥＩＴ（デバッグ例外な
ど）が同時に発生した場合、ＴＹＰＥ＝１のＥＩＴにお
いて、ＴＹＰＥ＝２で使用するＥＸＰＣを退避しておか
なければならない。ＴＲＡＰＡでもＥＸＰＣを退避する
ような仕様になっているのは、このためである。この場
合、ＴＲＡＰＡの処理に対するＲＥＩＴ命令実行後のＥ
ＸＰＣは、ＲＥＩＴ命令の先頭を指すのではなく、スタ
ックからポップした旧ＥＸＰＣの値を復帰したものにな
っていなければならない。すなわち、ＲＥＩＴ命令の直
後になっていたデバッグ例外を起動した直後にペンディ
ングになっていたデバッグ例外を起動した場合、スタッ
クに退避されるＥＸＰＣは、ＲＥＩＴ命令を指すのでは
なく、ＴＲＡＰＡ命令を指すものでなければならない。
（なお、この例は、ＴＲＡＰＡのＥＩＴＶＴＥでデバッ
グ例外をマスクすることを想定したものである。）

【０４３８】また、ＩＯＩＮＦの構成は図３６２のよう
になっている。

【０４３９】Ａ９−５．「本発明装置」のＥＩＴベクト
ル・テーブル 図３６３、図３６４に示す リセット割込みとＤＢＧモードのＥＩＴ（Ｎｏ．０〜
５）に関するＥＩＴテーブルのエントリはＳＰＩ値とＰ
Ｃ値で構成される。その他のＥＩＴに関するＥＩＴテー
ブルのエントリはＰＳＷ値とＰＣ値で構成される。ＥＩ
ＴＶＢのリセット時の初期値は’ＦＦＦＦＦ０００’で
あるため、リセット割込みでは物理番地の’ＦＦＦＦＦ
０００’からエントリ（ＳＰＩ，ＰＣ）がフェッチされ
る。

【０４４０】Ａ９−６．ＥＩＴ処理中のエラー ＥＩＴ処理中（ＥＩＴ発生から状態の退避を経て新ＰＳ
Ｗの設定まで）に、別のＥＩＴが発生するような重大な
エラーが起きた場合には、システムエラー例外（ＳＥ
Ｅ）となる。システムエラー例外（ＳＥＥ）となる可能
性があるのは、ＥＩＴＶＴＥの読み込みに伴うバスアク
セス例外、旧ＰＣ 、旧ＰＳＷの退避に伴うスタックの
ページ不在例外、アドレス変換例外などである。また、
ＥＩＴＶＴＥのＶＰＣを含むワードのＬＳＢが’１’で
あった場合にも、システムエラー例外（ＳＥＥ）とな
る。システムエラー例外（ＳＥＥ）の発生は、ＳＰＩ，
ＳＰ０のどちらかのスタックを使用するかということに
は関係しない、ＳＰ０のスタツクでページ不在例外が起
った場合にも、ＳＰＩのスタックに切り換えてあるいは
ページ不在例外のＥＩＴＶＴＥで指定されるスタックに
切り換えて）、ＥＩＴ処理中を継続するという仕様にな
っていない。一方、ＪＲＮＧによるリング遷移はＥＩＴ
でないので、ＪＲＮＧの処理中にページ不在例外が起っ
た場合には、ページ不在例外のＥＩＴＶＴＥで指定され
るスタックを使って、ページ不在例外のＥＩＴ処理中を
行うことになる。この点で、ＥＩＴ処理中に含まれるＴ
ＲＡＰＡとＥＩＴ処理中に含まれないＪＲＮＧでは、シ
ステムエラーとなるまでのステップが一段異なっている
ので、注意が必要である。（図３６５参照） いずれにしても、ＯＳを作る場合には、ＳＰＩにより指
定されるスタック領域はメモリ常駐とし、ＳＰ０により
指定されるスタック領域も、特殊な使い方をする場合を
除けばメモリ常駐となるようにプログラミングする必要
がある。

【０４４１】Ａ９−７．多重ＥＩＴ ＴＹＰ＝０のＥＩＴを除けば、ＥＩＴの検出とそれに対
する処理は、各命令の切れ目で行われる。したがって、
場合によっては、命令の切れ目において複数のＥＩＴが
同時に検出される可能性がある。これを多重ＥＩＴと呼
ぶ。ここでは、多重ＥＩＴの処理順序について説明す
る。例えば、ＴＹＰ＝０のＴＲＡＰＡとＴＹＰ＝３の外
字割り込み（ＥＩ）が同時に発生した場合、まずＴＲＡ
ＰＡに対するＥＩＴ処理中が行なわれ、引続きＥＩに対
するＥＩＴ処理中が行なわれる。その結果、ＰＣ，ＰＳ
Ｗとスタックの状態は図３６６のようになる。したがっ
て、この例では、ＥＩＴ処理中終了後にまずＥＩの処理
ハンドラが実行される。ＥＩの処理ハンドラが終了した
後は、その最後に置かれたＲＥＩＴ命令により、一段浅
いレベルにあるＴＲＡＰＡの処理ハンドラに移る。つま
り、優先度の高いＴＲＡＰＡ処理ハンドラの方が後回し
になるわけである。ただし、上の例ではＴＲＡＰＡのＥ
ＩＴ処理中が先に行われるため、そこでＰＳＷを変更し
てＥＩをマスクすることができる。つまり、ＴＲＡＰＡ
のＥＩＴＶＴＥで ＶＩＭＡＳＫ ＜ ＥＩの優先度 となるような指定を行っておけば、ＴＲＡＰＡのＥＩＴ
処理中でＩＭＡＳＫが変更され、ＥＩに対するＥＩＴ処
理中は行なわれなくなる。この場合は、ＴＲＡＰＡの処
理ハンドラが実行される。そして、ハンドラの最後のＲ
ＥＩＴ命令でＩＭＡＳＫが元の値に戻った時に、マスク
されていたＥＩが起動されることになる。このように、
優先度の高い（ＴＹＰＥの小さい）ＥＩＴ処理中におけ
るＰＳＷの更新によってマスクされるＥＩＴには、ＤＢ
Ｅ，ＥＩ，ＤＩ，ＤＣＥのＥＩＴ、つまりＴＹＰ＝２〜
３のＥＩＴがある。逆に言えば、マスク可能なＥＩＴ
（処理要求を保持することが可能なＥＩＴ）が、優先度
の低いＴＹＰ＝２〜３になっているわけである。これに
対して、ＴＲＡＰＡの場合は、ＥＩＴ処理中要求を保持
するレジスタやハードウエアは何も用意されていない。
ＰＣも次の命令に進んでいるので、ＴＲＡＰＡ命令を再
実行することもできない。したがって、ＴＲＡＰＡ命令
実行直後にＥＩＴ処理中を行わないと、ＥＩＴ処理中要
求が失われてしまう。ＴＲＡＰＡをＴＹＰ＝１の高い優
先度にしているのは、このためである。また、ＴＹＰ＝
４のＥＩＴは命令再実行のＥＩＴであるため、他のＥＩ
Ｔに対する処理が終わった後でもう一度同じ命令を実行
すれば、再び同じＥＩＴが発生する。命令実行型（ＴＹ
Ｐ＝４）のＥＩＴが最も低い優先度になつているのは、
このためである。したがって、多重ＥＩＴの場合には、
ＴＹＰ＝４のＥＩＴの処理は行う必要がない。ＴＹＰ＝
４のＥＩＴ起動要求は、同時に発生しＴＹＰ＝１〜３の
ＥＩＴの検出に伴ってキャンセルされる。ＲＥＩＴ命令
実行直後に受け付けられるＥＩＴとは異なっている。Ｒ
ＥＩＴ命令では、スタック中からポップされたＥＩＴＩ
ＮＦの中のＴＹＰＥによって、ＲＥＩＴ命令終了直後に
受け付けるＥＩＴを調整している。ＲＥＩＴ命令実行後
に受け付けられるＥＩＴのＴＹＰＥは図３６７の通りで
ある。このうち、ＴＹＰＥ＝２はデバッグ例外（ＤＢ
Ｅ）である。つまり、デバッグ例外に対するＥＩＴ処理
中ハンドラのＲＥＩＴ命令実行直後には、デバッグ例外
を受け付けないということを意味している。

【０４４２】ＲＥＩＴ命令実行直後かどうかによって、
ＴＹＰＥ＝２のデバッグ例外の扱いが異なっているの
は、１命令毎のシングルステップ実行を行うためであ
る。この場合、デバッグ例外に対する ＲＥＩＴ命令の
直後で再びデバッグ例外を起こしていたのでは、被デバ
ッグプログラムの実行が全く進まずに、デバッグ例外の
みが続けて発生するという状況になってしまう。したが
って、上記メカニズムにより、ＲＥＩＴ命令の直後では
デバッグ例外を発生せず、１命令実行してからデバッグ
例外を発生するようにしているのである。一般に、シン
グルステップ実行を行う場合には、次に命令を実行する
か、デバッグ例外を起動するかの二つの内部状態を持つ
必要がある。「本発明装置」では、この二つの状態を、
ＲＥＩＴ命令実行直後かどうかといった内部状態と、Ｅ
ＩＴのＴＹＰＥとの組み合せによって表現していると考
えられる。なお、この考え方によるシングルステップ実
行は、デバッグ例外と同時にほかのＥＩＴが発生した場
合にも適用できる。予約命令例外（ＲＩＥ）のＥＩＴ処
理中ハンドラで命令エミュレーションを行う場合は、他
のＥＩＴ（ページ不在など）に対する処理ハンドラとは
異なり、ＲＩＥの処理ハンドラの前後でデバッグ例外を
起動しなければならない。例えば、シングルステップ実
行後に通常命令→デバッグ例外→ページ不在例外であれ
ば次は通常命令を実行する必要があるが、通常命令→デ
バッグ例外→予約命令例外（エミュレーション）であれ
ば次はデバッグ例外の起動となる。これは、ページ不在
例外がデバッガやデバッグ対象プログラムにとって全く
見えないものであるのに対して、エミュレーション例外
は、デバッガ対象プログラムにとって「一命令の実行」
として見えるはずのものだからである。「本発明装置」
の場合は、予約命令例外の ＥＩＴ処理中ハンドラの中
でＥＩＴＩＮＦのＴＹＰＥを調整することにより、以上
のようなことが可能である。

【０４４３】Ａ９−８．「本発明装置」のＤＩ Ａ９−８−１．ＤＩのオペレーション 「本発明装置」のＤＩ（Ｄｅｌａｙｅｄ Ｉｎｔｅｒｒ
ｕｐｔ）は、ＤＩレジスタ中のＤＩフィールドがＰＳＷ
中のＩＭＡＳＫフィールドよりも小さい値になった場合
に発生するＥＩＴである。この機能は、コンテキストと
は独立した非同期の事象をペンディングとして処理要求
だけを登録したり、処理順序をシリアライズしたりする
時など有効なものである。ＤＩ処理のＥＩＴベクトル
は、各割り込み優先度毎に１５種類用意されている。Ｉ
ＭＡＳＫの値と、そのフラッグ変化のその時に許可され
る外部割り込みとの関係は、図３６８のようになってい
る。ＤＩを起動するかどうかのチェックをする必要があ
るのはＩＭＡＳＫが大きくなった時、またはＤＩが小さ
くなった時である。したがってこれに該当するのは、 の各指令である。このうち、ＬＤＣ ｓｒｃ，＠ｄｉ以
外の場合には、これらの命令を実行する前のＤＩフィー
ルドの値が、起動されるＤＩのレベル（優先度）とな
る。ＤＩのレベルは、ＤＩとして起動されるＥＩＴのベ
クトル番号に影響する。また、ＬＤＣ ｓｒｃ，＠ｄｉ
によってＤＩが起動された場合には、ＬＤＣ実行前のＤ
Ｉフィールドの値ではなく、ＬＤＣによって新しくセッ
トされたＤＩフィールドの値（つまりｓｒｃ）が起動さ
れるＤＩのレベルとなる。なお、ＥＩＴ起動時（外部割
り込み、例外、ＴＲＡＰすべて含む）にもＩＭＡＳＫの
変化するところがあるが、この場合にはＩＭＡＳＫの値
が大きくなることはないため、ＤＩは起動されない。Ｄ
Ｉが起動された場合、ＤＩフィールドは１１１１（要求
なし）にリセットされる。また、ＩＭＡＳＫフィールド
は、受理されたＤＩのレベルを優先度とする外部割り込
みが発生したのと同じ変化をする。つまり、ｍｉｎ（Ｖ
ＩＭＡＳＫ，受理されたＤＩのレベル）＝＝〉新ＩＭＡ
ＳＫとなる。

【０４４４】Ａ９−８−２．ＤＩの使用例 ［例；本発明装置の遅延ディスパッチ（ｄｅｌａｙｅｄ
ｄｉｓｐａｔｃｈ）］本発明装置では、外部割り込み
処理ハンドラの中から発行したシステムコールによって
レディキューの状態が変わった場合に、それに伴うディ
スパッチング（レジスタの入れ替えなど）が割り込み処
理ハンドラから戻るまで遅らされる。これは、多重割り
込みに伴う矛盾を避けるためである。これをＤＩの機能
によって実現する。 前提条件 ・システムコールはＴＲＡＰＡのＥＩＴＶＩＥでは、Ｖ
ＩＭＡＳＫでは、ＶＩＭＡＳＫ＝１４を指定しておく。
これは、ＤＩ機能によって、システムコール処理の最後
のディスパッチングを行うためである。 ・ディスパッチングの処理を行う部分は、ＤＩ１４に
よって起動される。

【０４４５】

【数１８】

【０４４６】一般のシステムコール処理 図３６９に示す。 外字割り込み処理ハンドラからのシステムコール 図３７０に示す。ＤＩの機能を使えば、本発明装置の遅
延ディスパッチの処理をすなおに実現することができ
る。また、多重割り込みやシステムコールのネストが起
こった場合にも容易に対処できる。

【０４４７】Ａ９−９．本発明装置のＤＣＥ Ａ９−９−１．ＤＣＥのオペレーション 本発明のＤＣＥ（Ｄｅｌａｙｅｄ Ｃｏｎｔｅｘｔ Ｅ
ｘｃｅｐｔｉｏｎ）は、ＤＣＥレジスタ（またはＣＳＷ
レジスタ）中のＤＣＥフイールドよりも小さい値になっ
た場合に発生するＥＩＴである。この機能は、コンテキ
ストに関連した非同期の事象（入出力の完了など）の処
理をペンディングとして処理要求だけを登録したり、処
理順序をシリアライズしたりする時などに有効なもので
ある。ＤＣＥレジスタ（またはＣＳＷレジスタ）中のＤ
ＣＥフィールドは、ＤＣＥ要求を入れるためのフィール
ドは、ＤＣＥ要求を入れるためのフィールドである。Ｄ
ＣＥレジスタ（またはＣＳＷレジスタ）はコンテキスト
毎に固有のレジストであるため、コンテキスト毎に別々
のＤＣＥ要求を与えることが可能である。ＤＣＥは各コ
ンテキストに付随したものであるから、コンテキストと
は独立した外部割り込みの処理中（ＳＭ＝０の場合）に
は、ＤＣＥは起動されない。また、他のコンテキストＡ
でより高い優先度のＤＣＥ要求が出ていても、そのコン
テキストＡにディスパッチされない限り、コンテキスト
ＡのＤＣＥは起動されない。別のコンテキストＢで出て
いるＤＣＥ要求がそれより低い優先度あつたとしても、
コンテキストＢに先にディスパッチされれば、コンテキ
ストＢのＤＣＥが先に起動される。ＤＣＥフィールドの
値と、その時に起動されるＤＣＥとの関係は図３７１の
ようになっている。いずれの場合にも、ＳＭＲＮＧ＞Ｄ
ＣＥとなつた時にＤＣＥが起動される。（ｒｅｓｅｒｖ
ｅｄ）の指定をした場合、実際にはＤＣＥ＝０００と同
じ動作をする。ただし、将来の拡張のため、この機能を
利用したプログラミングを行なってはいけない。

【０４４８】ＤＣＥの起動される可能性があるのは、Ｓ
ＭＲＮＧが大きくなつた時、またはＤＣＥフィールドの
値が小さくなった時である。したがって、この条件に該
当する以下の命令において、ＤＣＥを起動するかどうか
のチエックをする必要がある。 なお、ＥＩＴ起動時（外部割り込み、例外、ＴＲＡＰす
べて含む）やＪＲＮＧ実行時にもＳＭＲＮＧの変化する
ことがあるが、ＥＩＴやＪＲＮＧの場合はＳＭＲＮＧの
値が大きくなることはないため、ＤＣＥが起動されるこ
とはない。ＤＣＥ自体は、一つのＥＩＴ処理として起動
される。ＤＣＥのＥＩＴが起動された場合、ＤＣＥフィ
ールドは１１１（要求なし）にリセットされる。ＳＭＲ
ＮＧフィールドは、一般のＥＩＴ処理と同じように、Ｄ
ＣＥのベクトル番号に割り当てられたＥＩＴＶＴＥにし
たがって変化をする。ＤＣＥはコンテキスト毎の処理で
あるため、起動されたＥＩＴ処理ハンドラでは、ＳＰＩ
ではなくＳＰ０を使用するのが普通である。ＥＩＴＶＴ
Ｅの設定によっては、ＤＣＥ処理でＳＭ＝０（ＳＰＩ使
用）に入ることも可能であるが、これは運用上の問題と
して対処し、ハードウエアでは特にチエックは行なわな
い。ＲＥＩＴ命令やＲＲＮＧ命令によつてＤＣＥが起動
された場合、実際にＤＣＥを起動する処理はＲＥＩＴや
ＲＲＮＧと同時に行なわれてもよいが、動作仕様上は、
一旦ＲＥＩＴやＲＲＮＧの実行が終わってからＥＩＴを
起動するという形になる。たとえば、ＤＣＥ＝１１０の
時にＲＲＮＧでｒｉｎｇ１からｒｉｎｇ３に戻ると、そ
こでＤＣＥが起動されてｒｉｎｇ０に入る。この時、Ｐ
ＲＮＧはｒｉｎｇ１ではなくｒｉｎｇ３となっていなけ
ればならない。ＤＣＥとＤＩや外部割り込みを比較する
と、図３７２のようになる。入出力の完了通知などの場
合には、外部割り込み処理ルーチンの中で、該当するコ
ンテキストＤＣＥを起動するという流れになることもあ
る。ＤＣＥをソフトウエアによってシミュレーシヨンす
ることは不可能ではないが、一般には、スタック上に退
避されたＰＳＷやＰＣの変更をしなければならないた
め、かなり面倒である。割り込んだプログラムが、割り
込まれたブログラムのスタックフオーマツトをすべて知
っていなければならないからである。

【０４４９】Ａ９−９−２．ＤＣＥのネスト ＤＣＥは多重ネストができるとより効果の大きいものに
なる。したがって、ＤＣＥ要求が複数発生した場合に、
どのような処理をするかが問題となる。本案装置では、
ネストの処理（要求のキユーイング）はソフトウエアで
行なう方針である。 ＜＜複数のＤＣＥ要求のキューイング処理例＞＞

【０４５０】Ａ９−９−３．ＤＣＥの使用例 〔例；入出力管理プログラムの起動〕外部割り込みによ
って入出力完了が通知され、それによつて、プロセスＡ
の入出力管理部（ｒｉｎｇ１）がプロセスＡに対して非
同期に起動されるものとする（図３７３参照）。

【０４５１】

【数１９】

【０４５２】の開始アドレスはプロセス（コンテキス
ト）毎に指定されるべきものだが、実際にはＤＣＥのＥ
ＩＴ処理ベクトルがプロセス間で共通であるため、ＯＳ
でプロセス毎のＤＣＥ要求テーブルを解析し、そこへジ
ヤンプする必要がある。この図の場合は、外部割り込み
が発生した時にたまたまプロセスＡが実行中だつたわけ
である。他のプロセスの実行中に入出力の外部割り込み
が発生した場合、ｒｉｎｇ１の入出力管理部の起動は、
プロセスＡへのデイスパッチが行なわれるまで遅延させ
られる。

【０４５３】付録１０．本発明装置の命令ビットパター
ン 〔表記法に関する注意〕命令ビットパターンの表記は、
次のように行なう。

【０４５４】Ａ１０−１．命令のフォーマット別ビット
割り当て 〔ビット割り当てに関する注意〕 ・本発明装置では使用できるアドレッシングモードが命
令毎にかなり異なっており、そのチェックをする必要が
ある。チェックを容易にするため許されるアドレッシッ
グモードが区別しやすいようにビットパターンの割り当
てを行なう。特定のアドレッシングモードを禁止してい
るオペランドの場合は、原則としてそれがそのオペラン
ドを含むハーフワードだけで分かるようになっている。 ・Ｐビットは、原則としてオペランド毎（レジスタ直接
指定とイミディエート指定を除く）、および暗黙のスタ
ック参照について一つずつ独立に入れる。命令パターン
中では、’Ｐ’または’Ｑ’で表す。ただし、一般形の
命令でカバーできる場合は、同じ命令の短縮形ではＰビ
ットが入らないこともある。（ＰＵＳＨ，ＰＯＰ，ＰＵ
ＳＨＡのみは、スタック参照に関するＰビットがな
い。） ・ビットパターンのうちＬＶｒｅｓｅｒｖｅｄで示され
ているものは、各メーカーで自由に使用してよい命令ビ
ットパターンである。この命令ビットパターンは、例え
ばＩＣＥとのインターフェースを行なうための、ユーザ
に解放しない命令として利用することができる。以下図
３７４〜図３８５に示す。

【０４５５】Ａ１０−２．予約命令例外の検出について 上記のビットパターン中で｛ＲＩＥ｝で示されたパター
ンは、将来の拡張のために予約された（ｒｅｓｅｒｖｅ
ｄ）のビットパターンである。この命令ビットパターン
を実行すると、予約命令例外（ＲＩＥ）は発生する。こ
のほか、インプリメントされていないオプションやサイ
ズ（未実装の〈〈Ｌ２〉〉を含む）を指定した場合、未
定義のオプションを指定した場合、命令ビットパターン
の’−’の部分を’１’にした場合、命令ビットパター
ンの’＋’の部分を’０’にした場合、命令中の’
Ｐ’，’Ｑ’のビットを’１’にした場合、ｒｅｓｅｒ
ｖｅｄの条件（ｃｃｃｃ）や終了条件（ｅｅｅｅ）を指
定した場合にも、すべて予約命令例外（ＲＩＥ）とな
る。現在、ＬＤＡＴＥ，ＭＵＬＸなどの例外を除けば、
原則として第一〜第四バイトについてはすべての命令パ
ターンをチェックし、パターンが違っている場合には、
ＲＩＥにしている。第五、第六バイトについてはチェッ
クを行わず、パターンが違っていてもエラーとはしてい
ない。上記のビットパターンのうちで、特に｛ＲＩＥ−
Ｘ｝で示したものは、第一ＨＷが汎用アドレッシングモ
ードを含み、第二ＨＷまで読まないとＲＩＥであること
がわからないビットパターンである。この場合は、第一
ＨＷのＥａの拡張部の後に第二ＨＷが置かれる。現在使
用していないビットパターンのうち、将来の機能拡張に
ともなって実装の予定のあるパターンや、他のメーカー
のチップと動作の異なりそうなパターンについては、特
に積極的に検出を行なうべきである。これは、その命令
パターンを実行した場合の間違いを防ぐためである。こ
のような方針に基づいた場合、予約命令の例外（ＲＩ
Ｅ）のチェックの優先度は次のようになる。

【０４５６】↑高優先度 （既に意味が決まっているもの） 未定義の〈〈Ｌ２〉〉機能の指定 ６４ビットサイズの指定（ＲＲ，ＭＭ，ＷＷ，ＳＳ＝１
１） （命令の拡張に利用される可能性の高いもの） ｛ＲＩＥ｝となっている命令パターンの指定 ＢＶＰＡＴ〜ＢＶＳＣＨの’＋Ｘ’の’＋’ ＰＳＴＬＢ〜ＥＸＩＴＤ：Ｇのグループの第二ＨＷの’
−’Ｐビット指定 （命令の拡張にはまず利用されないもの） ＬＤＡＴＥ〜ＩＮＤＥＸのグループの第一ＨＷ’！Ｒ’
の’！’ ＳＴＡＴＥ〜ＱＩＮＳのグループの第二ＨＷ’＋Ｗ’
の’＋’ ＰＳＴＬＢ〜ＥＸＩＴＤ：Ｇのグループの第一ＨＷ’＋
Ｘ’の’＋’ ＡＣＢ：Ｒ，ＳＣＢ：Ｒの第二ＨＷの’−’ ↓低優先度 現在チェックすべきビットパターンは前述のような仕様
になっているが、今後、このような方針に基づいて予約
命令例外の検出に関する詳細仕様の調整を行ない、一部
は変更の行われる可能性がある。なお、命令をどこまで
読んだ時にＥＩＴを起動するかということは、特に規定
しないものとする。第一ＨＷだけでＥＩＴを起動するこ
とが明らかである場合にも、第二ＨＷまで読んでもよ
い。また、オペコード部だけでＥＩＴを起動することが
明らかである場合（予約命令例外など）に、Ｅａの拡張
部まで処理しても構わない。

【０４５７】Ａ１０−３．オペランドフィールド名索引 図３８７、図３８８に示す。

【０４５８】Ａ１０−４．アドレッシングモードのビッ
ト割り当て 共通ビットパターン ・サイズ関係 ・アドレッシングモード ・レジスタ指定

【０４５９】付加モード 〈ｄ４〉のサイズ指定部分とＭＩＳＣモードのｄｉｓ
ｐ：１６，ｄｉｓｐ：３２の指定部分が同じビット位置
になっている。

【０４６０】基本モード ・＊＊＊１ ＊＊＊＊のパターンの時には拡張部が付か
ない。 ・＠ａｄｓ：６４の割り当てが変則的であるが、６４ビ
ット拡張部に対しては、おそらく内部の回路でも特殊な
扱いが必要であると思われる（例えば、本発明装置でも
＠（ｄｉｓｐ：６４，Ｒｎ）は基本モードで実現でき
ない）ので、それほど問題ではないと思われる。むし
ろ、付加モードとの関係が統一的になるようにした。

【０４６１】未定義のアドレッシングモードを指定した
場合（ＥＡ中のＰビット＝１を含む）には、予約命令例
外（ＲＩＥ）となる。具体的には、以下のパターンの場
合にＲＩＥとなる。 付加モードでリザーブのパターンを指定した場合にも、
予約命令例外（ＲＩＥ）となる。Ｍ＝１で〈Ｒｎ〉≠０
０００，０００１の場合、Ｄ＝１で〈ｄ４〉≠０００
１，００１０以外の場合、Ｐ＝１の場合、ＸＸ＝１１の
場合もこれに含まれる。付加モードのある段で、ＰＣに
対して、×２、×４、×８以外のスケーリングを指定し
た場合には、その段の終了処理後の中間値として、イン
プリメントに依存した不定値が入る。ＥＩＴにはならな
い。〈〈Ｌ２〉〉未定義で、５段以上の付加モードを指
定した場合にも、予約命令例外（ＲＩＥ）となる。〔詳
細調整中。予約機能例外ＲＦＥとなる可能性もある。〕 命令によって使用できないアドレッシングモードの組み
合わせを指定した場合（ＪＭＰ ＃ｉｍｍ＿ｄａｔａ，
ＣＭＰ＃０，＃１など）にも、予約命令例外（ＲＩＥ）
となる。〈〈Ｌ２〉〉未実装のために実行できない組み
合わせを指定した場合も、これに含まれる。（これに当
てはまるものは、レジスタ指定のビットフィールド命令
である。）

【０４６２】Ａ１０−５．命令オプションのビット割り
当て いずれの場合にも、最初に記述した方（オプション値が
０，００．．の方）がアセンブラでのデフォルトにな
る。

【０４６３】Ａ１０−６．Ｂｃｃ命令、ＴＲＡＰ／ｃｃ
命令の条件指定（ｃｃｃｃ） ｃｃｃｃの値の割り当ては、図３８９のようになる。

【０４６４】Ａ１０−７．終了条件の指定（ｅｅｅｅ） ｅｅｅｅの値の割り当ては、図３９０のようになる。０
０００〜０１０１については、ｃｃｃｃ（Ｂｃｏｎｄ命
令の条件指定）のビットパターンに意味を合わせてあ
る。特に、ＬＴＵ，ＧＥＵは、ＳＵＢＸ命令などにおい
て、オペランドを符号なしデータと考えた場合の比較結
果がＸ＿ｆｌａｇに反映されるのに合わせたものであ
る。なお、〈〈Ｌ２〉〉の終了条件のうち、二つの条件
が．ｏｒ．で結ばれているものについては、そのうちの
いずれの条件で終了したかを示すために、Ｍ＿ｆｌａｇ
を使用する。Ｍ＿ｆｌａｇがセットされるのは、原則と
して Ｒ４との比較によって終了した時であり、具体的
には図３９１のような場合である。Ｍ＿ｆｌａｇ＝１の
条件を満たさなかった場合、および、これ以外の終了条
件で終了した場合には、Ｍ＿ｆｌａｇ＝０となる。
〈〈Ｌ２〉〉の終了条件をインプリメントしない場合に
は常にＭ＿ｆｌａｇ＝０となるが、その場合でも、将来
はＭ＿ｆｌａｇ≠０となる場合が生じるということを、
マニュアルに明記しておくのが望ましい。

【０４６５】Ａ１０−８．ＢＶＭＡＰ命令の演算コード Ｒ５の下位４ビットに入れる演算コードである。これを
図３９２に示す。

【０４６６】Ａ１０−９．アドレッシングモード対応 各命令のオペランドと、禁止されているアドレッシング
モードモードとの対応を図３９３〜図３９５に示す。○
の組み合わせに対しては、そのアドレッシングモードモ
ードが使用可能である。×の組み合わせに対しては、そ
れを実行しようとした場合に予約命令例外（ＲＩＥ）が
発生する。

【０４６７】付録１１．高機能命令の詳細仕様と終了時
のレジスタ値 各命令の解説の項では、高機能命令の詳細や終了時のレ
ジスタ値について明確に述べられていないので、ここで
まとめて説明を行なう。

【０４６８】Ａ１１−１．高機能命令の仕様決定の方針 ＳＭＯＶ／Ｂ，ＳＣＭＰ／Ｂ，ＢＶＭＡＰ／Ｂ，ＢＶＣ
ＰＹ／Ｂでは、＠−ＳＰとの対応などからプリデクリメ
ントの形で処理を行なうという考え方と、ＳＭＯＶ／
Ｆ，ＳＳＣＨ／Ｒなどとの整合性からポストデクリメン
トの形で処理を行なうという考え方とがある。例えば、
Ｈ’１００〜Ｈ’１ｆｆの領域をＳＭＯＶ／Ｂ．Ｂによ
って転送する場合、ＳＭＯＶ／Ｂがプリデクリメントの
仕様であればレジスタの初期値はＨ’２００となるし、
ＳＭＯＶ／Ｂがポストデクリメントの仕様であればレジ
スタの初期値はＨ’１ｆｆとなる。 ［ポストデクリメントのデメリット］ＳＭＯＶ／ＦとＳ
ＭＯＶ／Ｂ，ＳＣＭＰ／ＦとＳＣＭＰ／Ｂとの対称性が
悪くなる。例えば、Ｈ’００００００ｆｆまでの領域を
占めるストリングに対してＳＭＯＶ／Ｂを実行する場
合、ＳＭＯＶ／Ｂ．Ｂであればポインタの初期値として
Ｈ’００００００ｆｆを設定し、ＳＭＯＶ／Ｂ．Ｗであ
ればポインタの初期値としてＨ’００００００ｆｃを設
定する必要がある。

【０４６９】［プリデクリメントのデメリット］ＳＳＣ
Ｈ，ＢＳＣＨなどのサーチ系の命令との整合性が悪くな
る。もし、ＳＳＣＨで、命令終了後のポインタ最終値が
必ず終了条件成立のエレメント（サーチ結果のエレメン
ト）を指すという原則を設けるとすると、／Ｆ，／Ｂ，
／Ｒといった処理方向によってプリ更新／ポスト更新を
変えることはできなくなる。したがって、／Ｂのみプリ
デクリメントとするわけにはいかない。（実際にはＳＳ
ＣＨ／Ｂは存在しないが、ＢＳＣＨ／Ｂなどの仕様との
関連がある） ＴＲＯＮＣＨＩＰでは、［ポストデクリメントのデメリ
ット］の方を重視し、ＳＭＯＶ／Ｂ，ＳＣＭＰ／Ｂでは
プリデクリメントの仕様にする。次に、ＳＭＯＶ，ＳＣ
ＭＰ，ＳＳＣＨが終了条件によって終了した場合、ポイ
ンタの更新を行なってから命令を終了するか、ポインタ
の更新前に命令を終了するか、という問題がある。

【０４７０】［ポインタの更新前に命令を終了するデメ
リット］エレメントサイズによって命令を終了する場合
には、ポインタの更新が行なわれ、ポインタが次のエレ
メント（／Ｆの場合はまだ処理の終わっていないエレメ
ント）を指すようになってから命令を終了するので、そ
の仕様とは合わなくなる。つまり、終了条件が成立する
かどうかによってポインタを更新して良いかどうかの状
況が変わるため、仕様がわかりにくくなる上、高速なイ
ンプリメントが難しくなる。また、ＳＳＣＨで、サーチ
が成功してから連続して次のサーチを行なう場合には、
次のＳＳＣＨ実行前に別命令でポインタの更新が必要に
なる。ＳＭＯＶ，ＳＣＭＰでも同様である。

【０４７１】［ポインタの更新後に命令を終了するデメ
リット］命令実行後のポインタ値が終了条件（サーチ条
件）成立のエレメントよりも進んでいるので、ＳＳＣＨ
命令としてはすなおな仕様ではない。ＢＶＳＣＨ，ＢＳ
ＣＨ命令の仕様とも合わない。ＴＲＯＮＣＨＩＰでは、
［ポインタの更新前に命令を終了するデメリット］の方
を重視し、終了条件成立の場合には、ポインタの更新後
に命令を終了するという仕様にする。したがって、ＳＭ
ＯＶ／Ｆ，ＳＣＭＰ／Ｆ，ＳＳＣＨ／Ｆ，／Ｒ命令終了
後のポインタは、終了条件の成立したエレメントの次の
エレメントを指すことになる。また、ＳＭＯＶ／Ｂ，Ｓ
ＣＭＰ／Ｂ命令の場合はプリデクリメントでポインタを
更新するため、命令終了後のポインタは終了条件の成立
したエレメントを指すことになる。ＳＭＯＶ／Ｂ，ＳＳ
ＣＭＰ／Ｂとの仕様を合わせるという意味で、ＢＶＭＡ
Ｐ／Ｂ，ＢＶＣＰＹ／Ｂの場合にも、演算の対象となる
ビットフィールドの最大オフセット＋１をＲ１，Ｒ４で
指定する。

【０４７２】ただし、ＢＶＳＣＨ，ＢＳＣＨについて
は、命令終了後のビットオフセットが直接サーチ対象の
ビットを指している方が便利だと考えられるため、／
Ｆ，／Ｂともそのような仕様にする。また、ＱＳＣＨに
ついては、ポインタがプリ更新となっているため、ＳＳ
ＣＨ，ＢＳＣＨとはポインタ更新のタイミングが異なっ
ている。結局、ＢＳＣＨ／Ｆ（ＢＶＳＣＨ／Ｆ），ＳＳ
ＣＨ／Ｆ，ＱＳＣＨ／Ｆのサーチのパターンをまとめる
と、次のようになる。 ストリング命令の場合、エレメント数Ｒ２は符号なしの
数として扱われる。これは、Ｒ２を符号なしと考えるこ
とにより、Ｒ２＝０の指定によってエレメント数をＨ’
１００００００００と解釈し、エレメント数による終了
を行なわないようにできるためである。この機能は、言
語Ｃのｓｔｒｃｍｐ関数の実現などに利用できる。ま
た、インプリメント上も、Ｒ２を符号なしと考える方が
エレメント数による終了の判定が楽になる。一方、ビッ
トフィールド命令のｗｉｄｔｈは、以下のような理由に
より、固定長ビットフィールド命令、任意長ビットフィ
ールド命令とも符号付きとして扱うことにする。

【０４７３】・命令実行時、ビットフィールド命令のｗ
ｉｄｔｈはｏｆｆｓｅｔに加算される形になるが、ｏｆ
ｆｓｅｔは符号付きである。ｗｉｄｔｈを符号なしとす
ると、符号付きと符なしの数を足すことになり、すっき
りしない。ストリング命令のエレメントサイズの場合
は、サイズを乗じた上でポインタに加算するのであるか
ら、符号なしの方が自然である。 ・命令実行の上で符号付きか符号なしかの違いが出てく
るのは、任意長ビットフイールド命令でｗｉｄｔｈが
Ｈ’８０００００００〜Ｈ’ｆｆｆｆｆｆｆｆの場合で
ある。ｗｉｄｔｈを符号付きとしておけば、ｗｉｄｔｈ
がこの値の時Ｖ＿ｆｌａｇをセットするだけで命令を終
了するが、ｗｉｄｔｈを符号なしとした場合には、ｗｉ
ｄｔｈがこの値の時もビットフィールド操作を行なうこ
とになる。しかし、ｗｉｄｔｈがＨ’８０００００００
〜Ｈ’ｆｆｆｆｆｆｆｆだとすると、ｏｆｆｓｅｔ＋ｗ
ｉｄｔｈの値を符号付きとして扱う場合には既にオーバ
ーフローしているし、ｏｆｆｓｅｔ＋ｗｉｄｔｈを符号
なし（あるいは３３ビット符号付き）として扱う場合に
も、ｏｆｆｓｅｔの値によってはオーバーフローする。
オーバーフローに関しては、「ｏｆｆｓｅｔ＋ ｗｉｄ
ｔｈがオーバーフローした場合には動作を保証しない」
となっているのであるから、同じようなインプリメント
をするのであれば、ｗｉｄｔｈを符号なしとしても「動
作を保証しない」ケースが増えるだけである。ｗｉｄｔ
ｈを符号なしとして、しかもｗｉｄｔｈ〉Ｈ’８０００
００００の場合の動作を保証するのであれば、ハードウ
エアの負担を伴う。 ・ストリング命令の場合は、終了条件によって命令を終
了する場合があったため、エレメントサイズによる終了
をしたくない時に０を設定するという使い方がある。０
で無限大（Ｈ’１００００００００）を表現するには、
どうしてもエレメントサイズを符号なしとして扱う必要
があった。これに対して、ＢＶＭＡＰ，ＢＶＣＰＹでは
ｗｉｄｔｈ以外に命令終了の要素がないため、プログラ
ミング上、ｗｉｄｔｈとして必ず意味のある値を設定す
ることになる。その場合は、「レジスタ上の値は原則と
して符号付きの数と考える」という原則に合わせる方が
自然である。

【０４７４】［ストリング命令、任意長ビットフィール
ド命令の基本原則のまとめ］ ・サーチ系の命令では、ポインタ更新のタイミングはサ
ーチ方向に依存しない。ＢＳＣＨ，ＢＶＳＣＨでは、／
Ｆ，／Ｂともサーチ終了後のポインタは見付かったビッ
トを指す。ＳＳＣＨでは、／Ｆ，／Ｒともサーチ終了後
のポインタは見付かったエレメントの次のエレメントを
指す。 ・実際にデータを操作する命令では、／Ｆの場合にポス
トインクリメント、／Ｂの場合にプリデクリメントの形
で処理を行なう。これに該当するのは、ＳＭＯＶ，ＳＣ
ＭＰ，ＢＶＭＡＰ，ＢＶＣＰＹである。ＳＳＴＲ，ＢＶ
ＰＡＴは／Ｆのみであるが、やはり同じ原則にあてはま
る。 ・ストリング命令では、エレメントサイズは符号なしと
して扱われ、’０’の場合はＨ’１００００００００を
表わす。一方、任意長ビットフィールド命令では、ｗｉ
ｄｔｈは符号付きとして扱われ、ｗｉｄｔｈがＨ’００
０００００１〜Ｈ’７ｆｆｆｆｆｆｆの場合にのみ実際
のビットフィールド操作を行なう。

【０４７５】Ａ１１−２．ストリング命令の詳細仕様 ＳＭＯＶ ＳＭＯＶのオペレーションをまとめると、次のようにな
る。ただし、最終的な結果が同じであれば、メモリアク
セスの順番が下記のものと異なっていても構わない（他
の高機能命令も同様）。また、ｓｒｃとｄｅｓｔがオー
バーラップしていた時に、正しくない方のオプションを
使用した場合（ｓｒｃ ＜ｄｅｓｔで／Ｆを使用した場
合、およびｓｒｃ ＞ｄｅｓｔで／Ｂを使用した場合）
の動作も、下記の通りでなくてもよい。

【０４７６】［ＳＭＯＶ／Ｆのオペレーション］

【０４７７】［ＳＭＯＶ／Ｂのオペレーション］ ＳＭＯＶでは、Ｒ２の初期値が何であっても、かならず
１個以上のエレメントは処理される。ＳＭＯＶの終了要
因をまとめると、次のようになる。 １．エレメント（データ）数（Ｒ２）による終了 エレメント数によって命令を終了した場合には、Ｖ＿ｆ
ｌａｇ＝１となる。２のケースとは同時には起こらな
い。 ２．終了条件による終了 この時は、Ｆ＿ｆｌａｇ＝１となる。終了条件を満足し
たエレメントの転送も行なわれる。

【０４７８】ＳＣＭＰ ＳＣＭＰでは、エレメント数による命令の終了と終了条
件による命令の終了のほかに、比較データの不一致によ
って命令を終了することがある。ＳＣＭＰでデータの不
一致により命令を終了した場合にも、終了条件により命
令を終了した場合と同様に、ポインタの更新が行なわれ
てから命令が終了する。ＳＣＭＰでは、エレメント数に
よる終了要因と他の終了要因とが同時に発生することは
ないが、終了条件とデータ不一致の終了要因が同時に満
たされる可能性はある。ＳＣＭＰがエレメント数によっ
て終了した場合には、次のエレメントの比較は行なわ
ず、次のエレメントが不一致または終了条件成立であっ
ても、Ｖ＿ｆｌａｇ＝０，Ｆ＿ｆｌａｇ＝０，Ｚ＿ｆｌ
ａｇ＝１として命令を終了する。ＳＣＭＰのオペレーシ
ョンをまとめると、次のようになる。ただし、最終的な
結果が同じであれば、メモリアクセスの順番が下記のも
のと異なっていても構わない。これと等価の動作をすれ
ばよい。

【０４７９】［ＳＣＭＰ／Ｆのオペレーション］

【０４８０】［ＳＣＭＰ／Ｂのオペレーション］

【０４８１】ＳＣＭＰの終了要因をまとめると、次のよ
うになる。 １．エレメント（データ）数（Ｒ２）による終了 この時、Ｚ＿ｆｌａｇ＝１，Ｆ＿ｆｌａｇ＝０，Ｖ＿ｆ
ｌａｇ＝１となる。２，３のケースとは同時には起こら
ない。 ２．終了条件による終了 この時は、Ｆ＿ｆｌａｇ＝１となる。終了条件を満足し
たエレメントの比較も行なわれ、その比較結果がＺ＿ｆ
ｌａｇ，Ｌ＿ｆｌａｇ，Ｘ＿ｆｌａｇに設定される。比
較が不一致だった場合は、２，３の２つの終了要因が同
時に満たされたことに相当する。 ３．比較中のエレメントの不一致による終了 この時は、不一致のあったエレメントの比較結果がＺ＿
ｆｌａｇ（＝０），Ｌ＿ｆｌａｇ，Ｘ＿ｆｌａｇに設定
される。Ｖ＿ｆｌａｇは０となる。

【０４８２】ＳＳＣＨ ＳＳＣＨが終了条件（検索条件）によって終了した場合
には、／Ｆ，／Ｒとも、命令実行後のポインタは終了条
件の成立したエレメントの次のエレメントを指す。ま
た、ＳＳＣＨがエレメント数によって終了した場合に
も、命令実行後のポインタは次のエレメントを指す。Ｓ
ＳＣＨのオペレーションをまとめると次のようになる。 ［ＳＳＣＨ／Ｆのオペレーション］

【０４８３】［ＳＳＣＨ／Ｒのオペレーション］ ＳＳＣＨの終了要因をまとめると、次のようになる。 １．エレメント（データ）数（Ｒ２）による終了 この時、Ｖ＿ｆｌａｇ＝１となる。２のケースとは同時
には起こらない。 ２．終了条件（検索条件）による終了 この時は、Ｆ＿ｆｌａｇ＝１となる。

【０４８４】ＳＳＴＲ ＳＳＴＲではフラッグ変化は起こらない。ＳＳＴＲのオ
ペレーションをまとめると次のようになる。 ［ＳＳＴＲのオペレーション］

【０４８５】Ａ１１−３．高機能命令終了時のレジスタ
値 ＴＲＯＮＣＨＩＰで高機能命令を実行した場合、命令終
了時の各レジスタの値は次のようになる。なお、ＲＸｉ
ｎｉｔは命令実行前のレジスタＲＸの値を示す。また、
ＲＸｅｎｄは命令実行後のレジスタＲＸの値を示す。

【０４８６】

【０４８７】

【０４８８】［ＳＭＯＶ］ とすればよい。ただし、終了条件が成立した場合には、
処理が途中で打ち切られる。終了条件の成立したデータ
もｄｅｓｔ側に転送される。

【０４８９】−エレメント数によって終了した場合

【０４９０】［ＳＣＭＰ］ とすればよい。ただし、終了条件が成立した場合には、
処理が途中で打ち切られる。終了条件の成立したエレメ
ントについても比較が行なわれ、その結果がＬ＿ｆｌａ
ｇ，Ｘ＿ｆｌａｇ，Ｚ＿ｆｌａｇにセットされる。ま
た、比較中に不一致のエレメントが見付かった場合に
も、処理が途中で打ち切られる。

【０４９１】−エレメント数によって終了した場合 −終了条件の成立、またはエレメント値の不一致によっ
て終了した場合

【０４９２】［ＳＳＣＨ］ −エレメント数によって終了した場合 （Ｖ＿ｆｌａｇ
＝１） −終了条件（検索条件）が成立して終了した場合（Ｆ＿
ｆｌａｇ＝１）

【０４９３】［ＳＳＴＲ］Ｒ１ｉｎｉｔ〜Ｒ１ｉｎｉｔ
＋Ｒ２ｉｎｉｔ＊エレメントサイズ−１のアドレスを持
つ領域に、Ｒ３で指定されるデータを繰り返し書き込
む。他のストリング命令とは異なり、終了条件の指定は
行なわない。また、フラッグのセットも行なわない。Ｒ
２ｉｎｉｔ（ｗｉｄｔｈ）≦０の場合は、即座に命令を
終了する。Ｒ１，Ｒ２は不変である。

【０４９４】［ＱＳＣＨ］ −キュー終了値（Ｒ２）によって終了した場合（Ｖ＿ｆ
ｌａｇ＝１） −終了条件（検索条件）が成立して終了した場合（Ｆ＿
ｆｌａｇ＝１）

【０４９５】付録１２．オペランドが干渉した場合の動
作 一つの命令が複数のオペランドを持ち、その中で、＠Ｓ
Ｐ＋，＠−ＳＰモードとＳＰを参照するモードとを併用
した場合には、＠ＳＰ＋，＠−ＳＰモードによって更新
されたＳＰ値がいつから反映されるかということが問題
になる。この問題をより一般的に考えると、オペランド
が干渉していた場合の動作を明確に規定すればよいとい
うことになる。この資料は、本発明装置で、命令中のオ
ペランドが干渉を起こした場合に、その動作をきちんと
定義することを目的としたものである。資料の最初の方
でこの問題に対する考え方を述べ、資料の後半では、実
際に本発明装置の動作の規定を行っている。

【０４９６】Ａ１２−１．命令実行モデル オペランド干渉の問題を整理するために、まず、各命令
からメモリやレジスタに対して行われるｒｅａｄ，ｗｒ
ｉｔｅ，ｒｅａｄ−ｍｏｄｉｆｙ−ｗｒｉｔｅの基本ア
クセス操作をすべて含むような仮想的な命令パターンを
考え、それを以下のようにモデル化する。

【０４９７】・モデルを構成するＲＡ１〜ＷＷ１の夫々
の要素を「ステップ」と呼ぶ。 ・＠ＳＰ＋，＠−ＳＰのアドレッシングモードを指定し
た場合、ＳＰ値の更新は「実効アドレス計算」のステッ
プ（ＲＡ１，ＲＡ２，ＲＡ３，ＭＡ１，ＷＡ１）で行わ
れるものとする。 ・各ステップは、次のいずれかのパターンでリソースを
アクセスする。ただし、「リソース」とはメモリまたは
プログラムから見えるレジスタを指す。 −リソースアクセスなし −一つまたは複数のリソースからのｒｅａｄ −一つのリソースへのｗｒｉｔｅ（ＥＸ１〜ＥＸｎ，Ｍ
Ｗ１，ＷＷ１のみ） −リソースＳＰのｒｅａｄ−ｍｏｄｉｆｙ−ｗｒｉｔｅ
（ＲＡ１，ＲＡ２，ＲＡ３，ＭＡ１，ＷＡ１，ＷＡ２） ・各ステップでリソースの値の更新があった場合には、
次のステップから更新された値が反映される。 ・一般の命令では、このうち一部のステップのみが存在
する。 ・ＥＸ１〜ＥＸｎのステップは、実際には、命令の種類
によってＥＸ１，ＥＸ２，ＥＸ３・・・のいくつかのス
テップに分かれている。 上記のモデルでは、各ステップで書き込みを行なうリソ
ースが高々一つであること、ＳＰのｒｅａｄ−ｍｏｄｉ
ｆｙ−ｗｒｉｔｅのケースを除けば、一つのステップ内
でｒｅａｄとｗｒｉｔｅが混在するケースはないこと、
リソースに書き込んだ値が次のステップから反映される
こと、といった条件を明らかにしているので、ステップ
間で共通のオペランドをアクセスした場合にも動作は明
確に規定される。したがって、各命令の動作を上記のモ
デルにうまく当てはめることができれば、オペランドが
重なっていた場合の動作もきちんと規定することができ
る。本発明装置のほとんどの命令の動作は、上記の実行
パターンのサブセットとして成り立っている。ただしど
の動作がどのステップに対応するかということについて
は、命令動作の意味付けによっていろいろな解釈ができ
る。例えばＡＣＢ：Ｇ ＠ＳＰ＋，ＳＰ，＠ＳＰ＋，ｎ
ｅｗｐｃの場合には、次ののような解釈をするのが自
然である。つまり、ＡＣＢ命令の各動作ステップやオペ
ランドと、上記のモデルとの対応は、次ののように行
なうのが普通であり、実際、これが正しいＴＲＯＮ仕様
となっている。

【０４９８】ＡＣＢのＳＴＥＰオペランドがモデルの
Ｒ０１に対応 ＡＣＢのＬＩＭＩＴオペランドがモデルのＲ０２に対応 ｘｒｅｇオペランドはＥＸ１〜ＥＸ３の中だけで扱い、
Ｒ０ｎ，Ｍ０ｎ，Ｗ０ｎとは考えない。 −ｒｏ１ａｄｄｒ，ｒｏ２ａｄｄｒ，ｓｔｅｐ，ｌｉｍ
ｉｔ ｘｒｅｇは内部変数であり、モデルで使用する意
味での「リソース」には含めないこの場合、命令実行前
のＳＰ値をｉｎｉｔＳＰとすると、 しかし、実際のＡＣＢ命令の動作とモデルとの対応を次
ののようにすることも不可能ではない。の動作は、
厳密にはと同じではない。

【０４９９】ＡＣＢのｓｔｅｐオペランドがモデルの
Ｒ０１に対応 ＡＣＢのｘｒｅｇオペランドが読みだし時Ｒ０２に、書
き込み時Ｗ０１に対応ＡＣＢのｌｉｍｉｔオペランドが
モデルのＲ０３に対応 −ｒｏ１ａｄｄｒ，ｒｏ３ａｄｄｒ，ｓｔｅｐ ｌｉｍ
ｉｔ，ｘｒｅｇは内部変数であり、モデルで使用する意
味での「リソース」には含めないこの場合、命令実行前
のＳＰ値をｉｎｉｔＳＰとすると、 これはとは異なる動作である。仕様書の命令の解説の
項だけではが正しいかが正しいかは厳密にはわから
ないため、命令によっては、モデルとの対応付けの曖昧
な場合が出てくる。モデルとの対応付けが違うと、上の
例のように細かい動作が異なってくることがある。この
資料では本発明装置の命令について、上記のような方法
で命令動作とモデルとの対応を決め手いくことにより、
オペランドが重なった場合の動作を明確に規定すること
を目的としている。

【０５００】Ａ１２−２．基本原則 命令について個別に検討する前に、オペランドの干渉に
ついての基本原則を述べる。 （原則１）短縮形と一般形では、全く同じ動作をしなけ
ればならない。すなわち、命令フォーマットの違いはオ
ペランド干渉の問題には影響しない。短縮形は完全に一
般形のサブセットとなるべきであり、動作の異なる短縮
形は混乱を招く。命令実行モデルは、インプリメントへ
の依存性やインプリメントの都合を考えたものではない
ため、場合によっては、規定した通りにインプリメント
できないことがある。例えば、ＡＤＤ：Ｌ ＠ＳＰ＋，
ＳＰがＡＤＤ：Ｇ ＠ＳＰ＋，ＳＰと異なった動作をす
る場合があるというのは、この例である。このようなケ
ースに関しては、命令実行モデルの方はそのままにして
おき、場合に応じて例外として扱う。 （原則２）基本的には、命令ビットパターンの中でのオ
ペランドの出現順序にしたがって、命令のオペランドと
モデルでの第一ｒｅａｄオペランド（Ｒ０１）、第二ｒ
ｅａｄオペランド（Ｒ０２）・・・との対応を決める。
こうしておけば、一般にはインブリメント方法とも矛盾
しない。命令実行モデルは、各命令の動作とビットパタ
ーンから考えて、最も自然な形になるようにする。短縮
形と一般形を持つ命令の場合、命令実行モデルと実際の
命令動作との対応が自然になるかどうかは、どのフォー
マットの命令ビットパターンを基準にするかによって異
なるが、この場合は減速として一般形を基準にする。命
令動作とモデルとの対応という点に関しては、命令ビッ
トパターンの都合は考えるが、インブリメントの都合は
特に考えない。 （原則３）原則２があっても、汎用アドレッシングでな
いオペランド（ＡＣＢのｘｒｅｇなど）については、モ
デルでの第ｎ−ｒｅａｄオペランド（Ｒ０ｎ）、第ｍ−
ｗｒｉｔｅオペランド（Ｗ０ｍ）としては扱わず、ＥＸ
のステップ中だけで扱うのが普通である。 （原則４）また、命令の意味の中に暗黙に含まれている
メモリアクセス（ＰＵＳＨ，Ｐ０Ｐでのスタック操作な
ど）についても、モデルでの第ｎ−ｒｅａｄオペランド
（Ｒ０ｎ）、第ｍ−ｗｒｉｔｅオペランド（Ｗ０ｍ）と
しては扱わず、ＥＸのステップ中だけで扱うのが普通で
ある。 さらに、各命令ごとに特殊な事情のある場合や、多数の
オペランドを持つ場合（ＬＤＭ，ＳＴＭなど）には、こ
れらの原則が当てはまらないことがある。詳しくは命令
ごとに検討する。

【０５０１】Ａ１２−３．各命令での実際 本発明装置の命令をいくつかのパターンに分類してモデ
ルとの対応付けを行ない、オペランドが干渉した場合の
動作を明確にする。（原則１）により、命令フォーマッ
トが違ってもオペランドが干渉した場合の動作は変わら
ないので、命令フォーマットの違いによる場合分けを行
なう必要はない。なお、動作例の中に出てくるｉｎｉｔ
ＳＰは、命令実行前のＳＰの意味である。また、動作例
で出てくる命令のオペランドサイズは、断わりのない限
りすべて３２ビットとする。’＝＝＞’は値の代入
を、’〔〜〕’はコメントを示す。ＲＡ１〜ＷＷ１のス
テップのうち、その命令で使用していないステップにつ
いては、説明を省略してある。

【０５０２】Ｏオペランド（Ｎ） 該当命令： ＮＯＰ ＰＩＢ ＲＴＳ ＲＲＮＧ ＴＲＡＰ ＲＥＩＴ ＳＴＣＴＸ ＰＴＬＢ ＢＶＳＣＨ ＢＶＭＡＰ ＢＶＣＰＶ ＢＶＰＡＴ ＳＭＯＶ ＳＣＭＰ ＳＳＣＨ ＳＳＴＲ ＱＳＣＨ 命令の動作は、すべてモデルのＥＸのステップだけで行
なわれ、それ以外の部分は存在しない。したかって、オ
ペランドの干渉については特に問題とはならない。高機
能命令では、ＥＸのステップ数が有限とはならない場合
も生じるため、このモデルでは正確に表現できないこと
がある。しかし、これはオペランドの干渉の問題には直
接関係しないので、ここでは議論しない。 〔命令実行モデルとオペランドとの対応〕 ＥＸ． 命令固有の動作

【０５０３】１オペランドイミディエート（Ｉ） 当該命令： オペランドを一つもつが、オペランドの値は命令コード
中で直接指定されるため、オペランドの干渉については
問題とならない。ｎｅｗｐｃ，ｖｅｃｔｏｒ，ｉｍａｓ
ｋはＥＸのステップで操作すると考える。 〔命令実行モデルとオペランドとの対応〕 ＥＸ． 命令固有の動作（ｎｅｗｐｃ，ｖｅｃｔｏ
ｒ，ｉｍａｓｋの参照を含む）

【０５０４】１オペランドｒｅａｄ（Ｒ） 該当命令： このパターンの命令の場合、ｓｒｃ，ｖｅｃｔｏｒをモ
デルの第一ｒｅａｄオペランド（Ｒ０１）として扱う。
ｓｒｃ＝＠ＳＰ＋の場合、命令固有の動作を行なう時点
では、既にＳＰのインクリメントが行なわれていること
になる。 〔命令実行モデルとオペランドとの対応〕 例えばＰＵＳＨ＠ＳＰ＋にこのモデルを適用すると、Ｅ
ＸでＰＵＳＨ命令固有の動作（ｓｒｃ＝＝＞＠−ＳＰ）
を行なう前に、ＲＡ１．で既にｓｒｃ−＠ＳＰ＋による
ＳＰの更新が行われることがわかる。ただし、間違いを
防ぐため、ＰＵＳＨ＠ＳＰ＋は禁止（ＲＩＥ）となって
いる（図３９６参照）。

【０５０５】１オペランドａｄｄｒｅｓｓ（Ａ） 該当命令： ｓｒｃａｄｄｒ，ｐｒｇａｄｄｒ，ｃｔｘａｄｄｒ，ｃ
ｈｋａｄｄｒ，ｎｅｗｐｃをモデルの第一ａｄｄｒｅｓ
ｓオペランド（Ａ０１）として扱う。なお、ＡＡ１では
＠ＳＰ＋，＠−ＳＰのモードは利用できない。 〔命令実行モデルとオペランドとの対応〕 ＰＵＳＨＡ ＠ＳＰとＪＳＲ ＠ＳＰの動作は図３９７
のとおり。

【０５０６】１オペランドｗｒｉｔｅ（Ｗ） 該当命令： ｄｅｓｔを第一ｗｒｉｔｅオペランド（Ｗ０１）として
扱う。この場合、ＥＸのステップより前のＷＡ１のステ
ップでｄｅｓｔの実効アドレス計算が行なわれ、値の書
き込みのみＥＸより後のＷＷ１のステップで行なわれる
ことになる。 〔命令実行モデルとオペランドとの対応〕 例えばＰＯＰ ＠−ＳＰにこのモデルを適用すると、Ｅ
Ｘ．でＰＯＰ命令固有の動作（＠ＳＰ＋＝＝〉ｄｅｓｔ
２）を行なう前に、ＷＡ１．で既にｄｅｓｔ＝＠−ＳＰ
によるＳＰの更新が行なわれることがわかる。また、Ｐ
ＯＰ ＠（ｄ，ＳＰ）にこのモデルを適用すると、Ｅ
Ｘ．でＰＯＰ命令固有の動作（＠ＳＰ＋＝＝〉ｄｅｓｔ
２）を行なう前に、ＷＡ１．でｄｅｓｔ＝＠（ｄ，Ｓ
Ｐ）のアドレス計算が行なわれ、ｄｅｓｔのアドレス計
算にはｉｎｉｔＳＰが使用されることがわかる。ただ
し、間違いを防ぐため、実際にはＰＯＰ ＠−ＳＰは禁
止（ＲＩＥ）となっている。また、ＰＯＰ ＠（ｄ，Ｓ
Ｐ）については、＠（ｄ，Ｒｎ）のアドレッシングモー
ドでＲｎ＝ＳＰの時のみ実行禁止とするのは無理がある
こと、スタック操作においてＰＯＰ ＠（ｄｉｓｐ，Ｓ
Ｐ）を使用する用途も考えられること、により、禁止に
はしていない。ＰＯＰ命令の動作例は図３９８のように
なる。

【０５０７】１オペランドｒｍｗ（Ｍ） 該当命令： ｄｅｓｔをＭ０１に対応させる。この場合、ＭＡ１で＠
ＳＰ＋，＠−ＳＰを指定することはできない。 〔命令実行モデルとオペランドとの対応〕

【０５０８】２オペランドｒｅａｄ〜ｗｒｉｔｅ（Ｒ
Ｗ） 該当命令： ｓｒｃをＲ０１、ｄｅｓｔをＷ０１に対応させる。した
がって、ｓｒｃ側の実効アドレス計算とそれに伴うＳＰ
の更新がすべて終わってからｓｒｃのフエッチを行な
い、その後ｄｅｓｔ側の実効アドレス計算を行ない、最
後に命令固有の動作を行って結果をｄｅｓｔにセットす
る。ＵＮＰＫｓｓのａｄｊはＥＸのステップで扱い、第
ｎ−ｒｅａｄオペランドとはしない。 〔命令実行モデルとオペランドとの対応〕 ＭＯＶの動作例は図３９９のとおり。ＰＡＣＫ，ＵＮＰ
Ｋの動作例は図４００のとおり。

【０５０９】２オペランドａｄｄｒｅｓｓ〜ｗｒｉｔｅ
（ＡＷ） 該当命令： 制御空間、物理空間など特殊な空間からの読みだしを行
なう命令では、特殊空間側の実効アドレスｓｒｃ，ｓｒ
ｃａｄｄｒをＡ０１として扱い、特殊空間の実際のアク
セスはＥＸのステップで行なう。また、ＱＤＥＬ命令で
も、キューエントリを指定する側の実効アドレスｑｕｅ
ｕｅをＡ０１として扱い、キューリンクの実際の操作は
ＥＸのステップで行なう。こうしておけば、命令ビット
パターンやインプリメント方法ともうまく対応する。Ａ
Ａ１では、＠ＳＰ＋，＠−ＳＰを指定することはできな
い。ｄｅｓｔはＷ０１として扱う。 ＳＴＣ，ＭＯＶＡの動作例との対応は図４０１のとお
り。ｍｏｖａ ＠ＳＰ，＠−ＳＰの場合、ｓｒｃａｄｄ
ｒの実効アドレス計算（ＡＡ１）のステップで既にＳＰ
が参照されており、ｄｅｓｔの実効アドレス計算（ＷＡ
１）ステップにおけるＳＰの更新はｓｒｃａｄｄｒに反
映されない。これに対して、ＳＴＣ ＠ｓｐ０，＠−Ｓ
Ｐがモデル通りの動作をするものと考えると、ｓｒｃの
実効アドレス計算（ＡＡ１）のステップではまだＳＰが
参照されておらず、制御レジスタとしてのＳＰのアドレ
ス（Ｈ’０１２４）が計算されるだけである。ＳＰが参
照されるのはＥＸのステップであり、これはｄｅｓｔの
実効アドレス計算（ＷＡ１）ステップにおいてＳＰを更
新した後である。したがって、ｉｎｉｔＳＰ−４がｄｅ
ｓｔに転送されることになる。ただし、ＳＴＣ ＠ｓｐ
０，＠−ＳＰの動作については、以上のようなモデル通
りの動作をするかどうかがインプリメント依存になって
いる。つまり、モデル通りｉｎｉｔＳＰ−４を転送する
場合と、モデルに対しては例外の扱いとなるが、ｉｎｉ
ｔＳＰを転送する場合とがある。

【０５１０】２オペランドｒｅａｄ〜ａｄｄｒｅｓｓ
（ＲＡ） 該当命令：

【０５１１】制御空間、物理空間など特殊な空間への書
き込みを行なう命令ＬＤＣ，ＬＤＰ，ＬＤＡＴＥでは、
特殊空間側の実効アドレスｄｅｓｔ，ｄｅｓｔａｄｄｒ
をＡ０１、ｓｒｃをＲ０１として扱う。特殊空間の実際
のアクセスはＥＸで行なう。ビット操作命令では、ｂａ
ｓｅの実効アドレスをＡ０１、ｏｆｆｓｅｔをＲ０１と
して扱う。ｂａｓｅとｏｆｆｓｅｔの合成を行ない、操
作対象となるビットを実際にアクセスするのは、ＥＸの
中で行なわれる。固定長ビットフィールド操作命令で
も、ビット操作命令と同様に、ｂａｓｅの実効アドレス
をＡ０１、ｏｆｆｓｅｔをＲ０１として扱う。ｏｆｆｓ
ｅｔとｂａｓｅ以外のオペランド、即ちｗｉｄｔｈ，ｓ
ｒｃ，ｄｅｓｔについては、ＥＸの中でのみアクセス
し、第ｎ−ｒｅａｄオペランド（Ｒ０ｎ）、第ｍ−ｗｒ
ｉｔｅオペランド（Ｗ０ｍ）としては扱わない。ＣＨＫ
の場合は、ビットパターンとの関係から、ｉｎｄｅｘを
Ｒ０１、ｂｏｕｎｄをＡ０１として扱い、ｂｏｕｎｄの
内容である（上限値：下限値）の読みだしとｘｒｅｇへ
の書き込みはＥＸで行なうことにする。以上のような形
で各命令の動作とモデルとの対応をつけておけば、命令
ビットパターンやインプリメント方法とも矛盾しない。
ＡＡ１では、＠ＳＰ＋，＠−ＳＰを指定することはでき
ない。ｓｒｃ，ｏｆｆｓｅｔ，ｉｎｄｅｘ＝＠ＳＰ＋の
場合、ｄｅｓｔ，ｄｅｓｔａｄｄｒ，ｂａｓｅ，ｂｏｕ
ｎｄの実効アドレス計算で参照されるＳＰ値としては、
インクリメント後の値が使用されることになる。ＣＨＫ
命令の場合、これはアセンブラ表記での順序と逆になっ
ているので、注意が必要である。また、固定長ビットフ
ィールド命令でｏｆｆｓｅｔ＝＠ＳＰ＋を指定し、ｓｒ
ｃ，ｗｉｄｔｈなどで同じＳＰを指定した場合のＳＰ値
としては、やはりインクリメント後の値が使用されるこ
とになる。アセンブラ表記では、ＢＦＩＮＳ，ＢＦＣＭ
Ｐの場合にｏｆｆｓｅｔよりもｓｒｃの方が先に書かれ
るようになっているが、実際にはｏｆｆｓｅｔの実効ア
ドレス計算で更新されたＳＰがｓｒｃに反映されるの
で、注意が必要である。

【０５１２】

【０５１３】２オペランドｒｅａｄ〜ｒｅａｄ（ＲＲ） 該当命令： ＣＭＰ，ＣＭＰＵでは、ｓｒｃ１をＲ０１に、ｓｒｃ２
をＲ０２に対応させる。ＩＮＤＥＸでは、ｉｎｄｅｘｓ
ｉｚｅをＲ０１に、ｓｕｂｓｃｒｉｐｔをＲ０２に対応
させる。ｘｒｅｇはＥＸで扱う。ＡＣＢ，ＳＣＢではｓ
ｔｅｐをＲ０１に、ｌｉｍｉｔをＲ０２に対応させる。
ｘｒｅｇ，ｎｅｗｐｃはＥＸで扱う。したがって、ｓｒ
ｃ１，ｉｎｄｅｘｓｉｚｅ，ｓｔｅｐ＝＠ＳＰ＋の場
合、ｓｒｃ２，ｓｕｂｓｃｒｉｐｔ，ｌｉｍｉｔの実効
アドレス計算で参照されるＳＰとしては、インクリメン
ト後の値が使用される。また、ＩＮＤＥＸ，ＡＣＢ，Ｓ
ＣＢ命令でｉｎｄｅｘｓｉｚｅ，ｓｔｅｐ＝＠ＳＰ＋ま
たはｓｕｂｓｃｒｉｐｔ，ｌｉｍｉｔ＝＠ＳＰ＋の場
合、ｘｒｅｇとして参照されるＳＰとしては、やはりイ
ンクリメント後の値が使用される。

【０５１４】 ＣＭＰの動作例は図４０３のとおり。ＩＮＤＥＸの動作
例は図４０４のとおり。ただし、ＩＮＤＥＸ命令につい
ては、インプリメントの制約によって、ｓｕｂｓｃｒｉ
ｐｔ＝＠ＳＰ＋，ｘｒｅｇ＝ＳＰの場合に必ずしもモデ
ル通りの動作ができない場合がある。詳しくは２オペラ
ンドｒｅａｄ〜ｒｍｗ（ＲＭ）の項を参照。ＡＣＢ，Ｓ
ＣＢの動作例は図４０５のとおり。

【０５１５】２オペランドｒｅａｄ〜ｒｍｗ（ＲＭ） 該当命令： ｓｒｃ，ｃｏｕｎｔ，ｄａｔａをＲ０１に、ｄｅｓｔ，
ｏｆｆｓｅｔをＭ０１に対応させる。ｓｒｃ＝＠ＳＰ＋
の場合、ｄｅｓｔの実効アドレス計算で参照されるＳＰ
としては、インクリメント後の値が使用される。ＭＡ１
では、＠ＳＰ＋，＠−ＳＰのモードを指定することはで
きない。ＭＵＬＸ，ＤＩＶＸの場合、ｓｒｃがＲ０１、
ｄｅｓｔがＭ０１に対応し、ｔｍｐはＥＸの中で処理さ
れるものとする。したがって、ｓｒｃ＝＠ＳＰ＋の場合
に、ｄｅｓｔの実効アドレス計算で参照されるＳＰ値、
およびｔｍｐで参照されるＳＰ値としては、インクリメ
ント後の値が使用される。また、ｔｍｐとｄｅｓｔで同
じレジスタを指定した場合には、ｔｍｐの値が消え、最
終的にｄｅｓｔの値が残ることになる。

【０５１６】 ＡＤＤの動作例は図４０６のとおり。このうち、一つの
ハーフワードの中で、レジスタ指定ＲｇＲ，ＲｇＭと汎
用アドレッシング指定ＥａＲ，ＥａＷ，ＳｈＲ，ＳｈＷ
の両方を含む命令では、ＥａＲ，ＥａＷ，ＳｈＲ，Ｓｈ
Ｗで＠ＳＰ＋，＠−ＳＰのモードを指定し、ＲｇＲ，Ｒ
ｇＭでＳＰを指定した場合に、ＥａＲ，ＥａＷ，Ｓｈ
Ｒ，ＳｈＷによるＳＰ値の更新がＲｇＲ，ＲｇＭとして
のＳＰの読みだし値に影響するため、パイプライン実装
が難しいという意見がある。具体的に問題となるのは、
以下のような命令である。 そこで、これらの命令については、動作がインプリメン
ト依存になるものとする。つまり、ＡＤＤ：Ｌ ＠ＳＰ
＋，ＳＰ実行後のＳＰ値は、インプリメントによって不
定の値をとるということにする。ＥＩＴの検出も難しい
ので、ＥＩＴとはしない。これらの命令は、短縮形が一
般形と同じ動作をするという原則には違反することにな
る。

【０５１７】２オペランドａｄｄｒｅｓｓ〜ａｄｄｒｅ
ｓｓ（ＡＡ） 該当命令： ｅｎｔｒｙをＡ０１に、ｑｕｅｕｅをＡ０２に対応させ
る。キューリンクの実際の操作はＥＸのステップで行な
われる。

【０５１８】２オペランドａｄｄｒｅｓｓ〜ｒｅａｄ
（ＡＲ） 該当命令： ＣＳＩ命令では、ビットパターンとの関係から、ｄｅｓ
ｔをＡ０１に、ｕｐｄａｔｅをＲ０１に対応させるｃｏ
ｍｐのアクセスと比較、交換の実際の操作は、ＥＸで行
なわれる。ＣＳＩ命令のオペランドの処理は、アセンブ
ラ表記とは異なり、ｕｐｄａｔｅの実効アドレス計算、
ｄｅｓｔの実効アドレス計算、ｃｏｍｐ値の参照といっ
た順序で行なわれる。ｄｅｓｔでは＠ＳＰ＋，＠−ＳＰ
が使用できないが、ｕｐｄａｔｅでは＠ＳＰ＋が使用で
きるので、ｃｏｍｐでＳＰを参照した場合には注意が必
要である。 ＣＳＩの動作例は図４０７のとおり。

【０５１９】１オペランドｒｅａｄ〜ｒｅｇｌｉｓｔ
（ＲＬ） 該当命令： ＥＮＴＥＲ，ＥＸＩＴＤでは、ｌｏｃａｌ，ａｄｊｓｐ
をＲ０１に対応させる。ｒｅｇｌｉｓｔの参照とスタッ
クフレームの操作は、ＥＸのステップに含める。したが
って、ｌｏｃａｌ，ａｄｊｓｐの実効アドレス計算の際
に参照されるＳＰ，ＦＰ，Ｒ０〜Ｒ１３は、スタックフ
レーム操作を始めてからの値ではなく、すべて命令実行
前の値を使用することになる。ＥＸＩＴＤでは、アセン
ブラ表記でのオペランド順と逆の順番で実効アドレスが
評価されるので、注意が必要である。（ただし、命令再
実行の関係で、ｌｏｃａｌ，ａｄｊｓｐはレジスタ直接
Ｒｎとイミディエート＃ｉｍｍ＿ｄａｔａのモードしか
使用できない。）

【０５２０】１オペランドａｄｄｒｅｓｓ〜ｒｅｇｌｉ
ｓｔ（ＡＬ）★ 該当命令： ＬＤＭ，ＳＴＭでは、ｓｒｃ，ｄｅｓｔをＡ０１に対応
させる。ｒｅｇｌｉｓｔの参照と実際のレジスタ転送
は、ＥＸのステップに含める。したがって、ｓｒｃ，ｄ
ｅｓｔの実効アドレス計算の際に参照されるＳＰ，Ｆ
Ｐ，Ｒ０〜Ｒ１３は、レジスタ転送を始めてからの値で
はなく、すべて命令実行前の値を使用することになる。
ＬＤＭ ｒｅｇｌｉｓｔ，＠ＳＰ＋とＳＴＭ ｒｅｇｌ
ｉｓｔ，＠−ＳＰについては、ＳＰが複数回更新される
ため、一般命令での＠ＳＰ＋，＠−ＳＰとは異なった扱
いをする必要がある。すなわち、モデルの「実効アドレ
ス計算」のステップで＠ＳＰ＋，＠−ＳＰによるＳＰ値
の更新を扱うのではなく、ＥＸのステップでＳＰ値の更
新を扱うようにする。このため、ＳＰをＭ０１に対応さ
せる。 〔＠ＳＰ＋，＠−ＳＰ以外のモードを使用した場合〕

【０５２１】〔＠ＳＰ＋，＠−ＳＰのモードを使用した
場合〕 〔実際のインプリメントでは、レジスタ転送の順序は自
由である。これと等価な動作をすればよい。〕 ＬＤＭ ＠ＳＰ＋，ｒｅｇｌｉｓｔ，の場合、ｒｅｇｌ
ｉｓｔ中にＳＰが指定されていても、最後のＭＷ１のス
テップでｔｍｐａｄｄｒがＳＰにｏｖｅｒｗｒｉｔｅさ
れるため、結果的にメモリからロードされたＳＰ値が消
えてしまうことになる。ＬＤＭ，ＳＴＭの動作例は図４
０８のとおり。

【０５２２】付録１３．キャッシュやＴＬＢの整合性確
保について キャッシュやＴＬＢの整合性の確保については、それぞ
れ関連する命令のところで説明を行なっているが、整理
すると以下のようになる。 〔ＡＴを変更した場合の整合性〕 ・ＴＬＢ，論理キャッシュ（データキャッシュ）の整合
性 −ＬＤＣ，ＬＤＣＴＸ，ＥＩＴ，ＲＥＩＴによりＰＳＷ
の中のＡＴが変更された場合、ＴＬＢ，論理データキャ
ッシュの整合性が保証される。（ＬＳＩＤがない場合は
パージされる。ＬＳＩＤがある場合、ＡＴ＝００の物理
空間に対して特別のＬＳＩＤを与えると考えれば、必ず
しもパージする必要はない。） ・命令パイプライン、命令キャッシュの整合性 −命令コード整合性の状態は変化しない。ＡＴを変更し
ても、命令コード整合性が保証されるわけではない。

【０５２３】〔ＵＡＴＢ，ＳＡＴＢの操作をした場合の
整合性〕 ・ＴＬＢ，論理キャッシュ（データキャッシュ）の整合
性 −ＬＤＣ，ＬＤＣＴＸによるＵＡＴＢ，ＳＡＴＢの操作
では、ＴＬＢ，論理データキャッシュの整合性が保証さ
れる。（ＬＳＩＤがない場合、一般にはパージされる） ・命令パイプライン、命令キャッシュの整合性 −ＬＤＣ，ＬＤＣＴＸによりＵＡＴＢ，ＳＡＴＢを操作
しても、命令コード整合性の状態は変化しない。インプ
リメントによっては、命令キャッシュのパージによって
命令コード整合性が良くなる場合もあるが、それが保証
されているわけではない。例えば、論理空間Ａ，論理空
間Ｂの命令コードをそれぞれ書き換えた後、論理空間Ａ
でＰＩＢ命令を実行すると、論理空間Ａでの命令コード
整合性は保証される。この後ＬＤＣまたはＬＤＣＴＸで
ＵＡＴＢを操作し、論理空間Ｂに切り換えたとしても、
論理空間Ｂでの命令コード整合性は保証されず、それを
保証するためには論理空間Ｂでもう一度ＰＩＢ命令を実
行する必要がある。ただし、論理空間ＢでＰＩＢ命令を
実行してもしなくても、再度ＵＡＴＢを操作して論理空
間Ａに戻ってきた場合には、命令コードの整合性が保証
されている。実際には、論理命令キャッシュのパージに
より、ＵＡＴＢ操作の後は自動的に命令コード整合性が
保証されるかもしれないが、プログラミング上はこの機
能を当てにしてはいけない。将来ＬＳＩＤを導入してパ
ージを避けることを考えると、一般には、ＵＡＴＢを操
作しても命令コード整合性は変わらないと考えなければ
ならない。

【０５２４】〔ＡＴＥの操作をした場合の整合性〕 ・ＴＬＢ，論理キャッシュ（データキャッシュ）の整合
性 −ＬＤＡＴＥによるＡＴＥの操作では、ＴＬＢ，論理デ
ータキャッシュの整合性が保証される。（影響のある部
分がパージされる） −ＬＤＡＴＥを用いず、一般のメモリアクセス命令でＡ
ＴＥに使用しているメモリ領域を書き換えた場合には、
ＴＬＢ，論理データキャッシュの整合性は保証されな
い。 ・命令パイプライン、命令キャッシュの整合性 −ＡＴＥを更新した場合、そのＡＴＥによりアドレス変
換される領域の「命令コードの整合性」は失われる。つ
まり、その領域のメモリ内容をプログラムとして実行し
ても、動作は保証されない。これは、ＬＤＡＴＥ命令を
用いるかどうかには関係しない。命令コードの整合性を
回復する必要があれば、別にＰＩＢ命令を実行する。

【０５２５】〔メモリの操作をした場合の整合性〕 ・論理キャッシュ（データキャッシュ）の整合性 −論理アドレスによってメモリをアクセスする場合に
は、論理データキャッシュの整合性が保証される。（キ
ャッシュの制御機構による） −ＬＤＰ命令を使って、物理アドレスによりメモリアク
セスする場合には、論理データキャッシュの整合性は保
証されない。 ・命令パイプライン、命令キャッシュの整合性 −メモリ内容を変更した場合、その領域の「命令コード
の整合性」は失われる。これは、論理アドレスによるア
クセスか物理アドレスによるアクセスかということには
関係しない。内容を変更したメモリをブログラムとして
実行するには、ＰＩＢ命令を実行し、命令コードの整合
性を回復する必要がある。

【０５２６】

【発明の効果】以上のようにこの発明によれば、２つの
オペランド間の加算もしくは減算の算術演算を２の補数
表現による符号付き二進数として行う命令を指定する第
１の命令コードと、２つのオペランドの間の前記算術演
算と同一の演算を絶対値表現された符号なし二進数とし
て行う命令を指定する第２の命令コードとが用意された
命令セットにより表現されるプログラムを解読して、こ
れら命令コードの各々の指定する算術演算を実行し、各
演算によりデスティネーションオペランドに格納された
演算結果におけるオーバーフローの発生を示す情報、も
しくは各演算の演算結果の正負を示す情報をフラッグで
表現したので、加算もしくは減算の算術演算を符号付き
で扱いたいか符号なしで扱いたいかは、プログラムにお
いて第１の命令コードを用いるか第２の命令コードを用
いるかを選択するだけでよく、さらにそれぞれの演算結
果のオーバーフローもしくは正負の状態を調べてその後
の処理内容を決定する際にはフラッグを参照するだけで
よく、プログラム作成上の負担が少なくなるという効果
がある。

【０５２７】また、２つのオペランドの間で２の補数表
現による符号付き二進数としてその大小を比較する比較
演算を指定する第１の命令コードと、２つのオペランド
の間で絶対値表現された符号なし二進数としてその大小
を比較する比較演算を指定する第２の命令コードとが用
意された命令セットにより表現されるプログラムを解読
し、これら命令コードの各々の指定する比較演算を実行
し、それぞれ実行された比較演算によるそれぞれの数学
的大小関係の情報をフラッグで表現したので、比較演算
を符号付きで扱いたいか符号なしで扱いたいかは、プロ
グラムにおいて第１の命令コードを用いるか第２の命令
コードを用いるかを選択するだけでよく、さらにそれぞ
れの数学的大小関係を判断してその後の処理を行う場合
でもフラッグを参照するだけでよく、プログラムの作成
上の負担が少なくなるという効果がある。

【図面の簡単な説明】

【図１】本発明装置のレジスタセット説明図である。

【図２】本発明装置のレジスタセット説明図である。

【図３】本発明装置のビットについてのデータタイプ説
明図である。

【図４】本発明装置のビットフイールドについてのデー
タタイプ説明図である。

【図５】本発明装置の符号なしビットフィールドについ
てのデータタイプ説明図である。

【図６】本発明装置の整数についてのデータタイプ説明
図である。

【図７】本発明装置の整数についてのデータタイプ説明
図である。

【図８】本発明装置の１０進数についてのデータタイプ
説明図である。

【図９】本発明装置の１０進数についてのデータタイプ
説明図である。

【図１０】本発明装置のストリングについてのデータタ
イプ説明図である。

【図１１】本発明装置のストリングについてのデータタ
イプ説明図である。

【図１２】第８図は、本発明装置のキューについてのデ
ータタイプ説明図である。

【図１３】本発明装置の命令フォーマットの記述例を示
す説明図である。

【図１４】そのビットパターン図である。

【図１５】本発明装置の命令フォーマット図である。

【図１６】本発明装置の命令フォーマット図である。

【図１７】本発明装置の命令フォーマット図である。

【図１８】本発明装置の命令フォーマット図である。

【図１９】本発明装置の命令フォーマット図である。

【図２０】本発明装置の命令フォーマット図である。

【図２１】本発明装置の命令フォーマット図である。

【図２２】本発明装置の命令フォーマット図である。

【図２３】本発明装置の命令フォーマット図である。

【図２４】本発明装置の命令フォーマット図である。

【図２５】本発明装置の命令フォーマット図である。

【図２６】本発明装置のアドレッシングモードのフォー
マット図である。

【図２７】本発明装置のアドレッシングモードのフォー
マット図である。

【図２８】本発明装置のアドレッシングモードのフォー
マット図である。

【図２９】本発明装置のアドレッシングモードのフォー
マット図である。

【図３０】 ・本発明装置のア
ドレッシングモードのフォーマット図である。

【図３１】本発明装置のアドレッシングモードのフォー
マット図である。

【図３２】本発明装置のアドレッシングモードのフォー
マット図である。

【図３３】本発明装置のアドレッシングモードのフォー
マット図である。

【図３４】本発明装置のアドレッシングモードのフォー
マット図である。

【図３５】本発明装置のアドレッシングモードのフォー
マット図である。

【図３６】本発明装置のアドレッシングモードのフォー
マット図である。

【図３７】本発明装置のアドレッシングモードのフォー
マット図である。

【図３８】本発明装置のローカル変数配置例の説明図で
ある。

【図３９】本発明装置のアドレッシングモードのフォー
マット図である。

【図４０】本発明装置のアドレッシングモードのフォー
マット図である。

【図４１】本発明装置のアドレッシングモードのフォー
マット図である。

【図４２】本発明装置のアドレッシングモードのフォー
マット図である。

【図４３】命令ＭＯＶでの注意事項説明図である。

【図４４】ＰＳＷのフォーマット図である。

【図４５】ＰＳＳのフォーマット図である。

【図４６】ＰＳＨのフォーマット図である。

【図４７】命令セットの記述例を示すフォーマット図で
ある。

【図４８】命令ＭＯＶのフォーマット図及びそのフラッ
グ変化の説明図である。

【図４９】命令ＭＯＶＵのフォーマット図である。

【図５０】そのフラッグ変化の説明図である。

【図５１】命令ＰＵＳＨのフォーマット図である。

【図５２】そのフラッグ変化の説明図である。

【図５３】命令ＰＯＰのフォーマット図である。

【図５４】そのフラッグ変化の説明図である。

【図５５】命令ＬＤＭのフォーマット図である。

【図５６】そのフラッグ変化の説明図である。

【図５７】ビットマップ指定の説明図である。

【図５８】命令ＳＴＭのフォーマット図である。

【図５９】そのフラッグ変化の説明図である。

【図６０】ビットマップ指定の説明図である。

【図６１】ビットマップ指定の説明図である。

【図６２】命令ＭＯＶＡのフォーマット図である。

【図６３】そのフラッグ変化の説明図である。

【図６４】命令ＰＵＳＨＡのフォーマット図である。

【図６５】そのフラッグ変化の説明図である。

【図６６】命令ＣＭＰのフォーマット図である。

【図６７】そのフラッグ変化の説明図である。

【図６８】命令ＣＭＰＵのフォーマット図である。

【図６９】そのフラッグ変化の説明図である。

【図７０】命令ＣＨＫのフォーマット図である。

【図７１】そのフラッグ変化の説明図である。

【図７２】命令ＣＨＫのオペレーションの説明図であ
る。

【図７３】命令ＡＤＤのフォーマット図である。

【図７４】そのフラッグ変化の説明図である。

【図７５】命令ＡＤＤＵのフォーマット図である。

【図７６】そのフラッグ変化の説明図である。

【図７７】命令ＡＤＤＸのフォーマット図である。

【図７８】そのフラッグ変化の説明図である。

【図７９】命令ＳＵＢのフォーマット図である。

【図８０】そのフラッグ変化の説明図である。

【図８１】命令ＳＵＢＵのフォーマット図である。

【図８２】そのフラッグ変化の説明図である。

【図８３】命令ＳＵＢＸのフォーマット図である。

【図８４】そのフラッグ変化の説明図である。

【図８５】命令ＭＵＬのフォーマット図である。

【図８６】そのフラッグ変化の説明図である。

【図８７】命令ＭＵＬＵのフォーマット図である。

【図８８】そのフラッグ変化の説明図である。

【図８９】命令ＭＵＬＸのフォーマット図である。

【図９０】そのフラッグ変化の説明図である。

【図９１】命令ＤＩＶのフォーマット図である。

【図９２】そのフラッグ変化の説明図である。

【図９３】命令ＤＩＶＵのフォーマット図である。

【図９４】そのフラッグ変化の説明図である。

【図９５】命令ＤＩＶＸのフォーマット図である。

【図９６】そのフラッグ変化の説明図である。

【図９７】命令ＲＥＭのフォーマット図である。

【図９８】そのフラッグ変化の説明図である。

【図９９】命令ＲＥＭＵのフォーマット図である。

【図１００】そのフラッグ変化の説明図である。

【図１０１】命令ＮＥＧのフォーマット図である。

【図１０２】そのフラッグ変化の説明図である。

【図１０３】命令ＩＮＤＥＸのフォーマット図である。

【図１０４】そのフラッグ変化の説明図である。

【図１０５】命令ＡＮＤのフォーマット図である。

【図１０６】そのフラッグ変化の説明図である。

【図１０７】命令ＯＲのフォーマット図である。

【図１０８】そのフラッグ変化の説明図である。

【図１０９】命令ＸＯＲのフォーマット図である。

【図１１０】そのフラッグ変化の説明図である。

【図１１１】命令ＮＯＴのフォーマット図である。

【図１１２】そのフラッグ変化の説明図である。

【図１１３】命令ＳＨＡのフォーマット図である。

【図１１４】そのフラッグ変化の説明図である。

【図１１５】左シフトの説明図である。

【図１１６】右シフトの説明図である。

【図１１７】命令ＳＨＬのフォーマット図である。

【図１１８】そのフラッグ変化の説明図である。

【図１１９】左シフトの説明図である。

【図１２０】右シフトの説明図である。

【図１２１】命令ＲＯＴのフォーマット図である。

【図１２２】そのフラッグ変化の説明図である。

【図１２３】左回転の説明図である。

【図１２４】右回転の説明図である。

【図１２５】命令ＳＨＸＬのフォーマット図である。

【図１２６】そのフラッグ変化の説明図である。

【図１２７】命令ＸＨＸＬのフォーマット図である。

【図１２８】命令ＸＨＸＲのフォーマット図である。

【図１２９】そのフラッグ変化の説明図である。

【図１３０】命令ＳＨＸＲのフォーマット図である。

【図１３１】命令ＲＶＢＹのフォーマット図である。

【図１３２】そのフラッグ変化の説明図である。

【図１３３】命令ＲＶＢＩのフォーマット図である。

【図１３４】そのフラッグ変化の説明図である。

【図１３５】ビット操作命令の説明図である。

【図１３６】ビット操作命令の説明図である。

【図１３７】命令ＢＴＳＴのフォーマット図である。

【図１３８】そのフラッグ変化の説明図である。

【図１３９】命令ＢＳＥＴのフォーマット図である。

【図１４０】そのフラッグ変化の説明図である。

【図１４１】命令ＢＣＬＲのフォーマット図である。

【図１４２】そのフラッグ変化の説明図である。

【図１４３】命令ＢＮＯＴのフォーマット図である。

【図１４４】そのフラッグ変化の説明図である。

【図１４５】命令ＢＳＣＨのフォーマット図である。

【図１４６】そのフラッグ変化の説明図である。

【図１４７】固定長ビットフィールド操作命令の説明図
である。

【図１４８】ビットフィールド命令のフォーマット図で
ある。

【図１４９】ビットフィールド命令のフォーマット図で
ある。

【図１５０】命令ＢＦＥＸＴのフォーマット図である。

【図１５１】そのフラッグ変化の説明図である。

【図１５２】命令ＢＦＥＸＴＵのフォーマット図であ
る。

【図１５３】そのフラッグ変化の説明図である。

【図１５４】命令ＢＦＩＮＳのフォーマット図である。

【図１５５】そのフラッグ変化の説明図である。

【図１５６】命令ＢＦＩＮＳＵのフォーマット図であ
る。

【図１５７】そのフラッグ変化の説明図である。

【図１５８】命令ＢＦＣＭＰのフォーマット図である。

【図１５９】そのフラッグ変化の説明図である。

【図１６０】命令ＢＦＣＭＰＵのフォーマット図であ
る。

【図１６１】そのフラッグ変化の説明図である。

【図１６２】命令ＢＶＳＣＨのフォーマット図である。

【図１６３】そのフラッグ変化の説明図である。

【図１６４】命令ＢＶＭＡＰのフォーマット図である。

【図１６５】そのフラッグ変化の説明図である。

【図１６６】命令ＢＶＭＡＰのフォーマット図である。

【図１６７】命令ＢＶＭＡＰのフォーマット図である。

【図１６８】命令ＢＶＭＡＰのフォーマット図である。

【図１６９】命令ＢＶＣＰＹのフォーマット図である。

【図１７０】そのフラッグ変化の説明図である。

【図１７１】命令ＢＶＰＡＴのフォーマット図である。

【図１７２】そのフラッグ変化の説明図である。

【図１７３】命令ＡＤＤＤＸのフォーマット図である。

【図１７４】そのフラッグ変化の説明図である。

【図１７５】命令ＳＵＢＤＸのフォーマット図である。

【図１７６】そのフラッグ変化の説明図である。

【図１７７】命令ＰＡＣＫｓｓのフォーマット図であ
る。

【図１７８】そのフラッグ変化の説明図である。

【図１７９】命令ＵＮＰＫｓｓのフォーマット図であ
る。

【図１８０】そのフラッグ変化の説明図である。

【図１８１】命令ＵＮＰＫｓｓの説明図である。

【図１８２】命令ＳＭＯＶのフォーマット図である。

【図１８３】そのフラッグ変化の説明図である。

【図１８４】命令ＳＣＭＰの説明図である。

【図１８５】そのフラッグ変化の説明図である。

【図１８６】そのフラッグ変化の説明図である。

【図１８７】命令ＳＳＣＨのフォーマット図である。

【図１８８】そのフラッグ変化の説明図である。

【図１８９】命令ＳＳＴＲのフォーマット図である。

【図１９０】そのフラッグ変化の説明図である。

【図１９１】命令ＱＩＮＳのフォーマット図である。

【図１９２】そのフラッグ変化の説明図である。

【図１９３】命令ＱＩＮＳの説明図である。

【図１９４】命令ＱＩＮＳの説明図である。

【図１９５】命令ＱＩＮＳの説明図である。

【図１９６】命令ＱＤＥＬのフォーマット図である。

【図１９７】そのフラッグ変化の説明図である。

【図１９８】命令ＱＤＥＬの説明図である。

【図１９９】命令ＱＤＥＬの説明図である。

【図２００】命令ＱＤＥＬの説明図である。

【図２０１】命令ＱＳＣＨのフォーマット図である。

【図２０２】そのフラッグ変化の説明図である。

【図２０３】命令ＱＳＣＨの説明図である。

【図２０４】命令ＱＳＣＨの説明図である。

【図２０５】命令ＱＳＣＨの説明図である。

【図２０６】命令ＢＲＡのフォーマット図である。

【図２０７】そのフラッグ変化の説明図である。

【図２０８】命令Ｂｃｃのフォーマット図である。

【図２０９】そのフラッグ変化の説明図である。

【図２１０】命令ＢＳＲのフォーマット図である。

【図２１１】そのフラッグ変化の説明図である。

【図２１２】命令ＪＭＰのフォーマット図である。

【図２１３】そのフラッグ変化の説明図である。

【図２１４】命令ＪＳＲのフォーマット図である。

【図２１５】そのフラッグ変化の説明図である。

【図２１６】命令ＡＣＢのフォーマット図である。

【図２１７】そのフラッグ変化の説明図である。

【図２１８】命令ＡＣＢの説明図である。

【図２１９】命令ＳＣＢのフォーマット図である。

【図２２０】そのフラッグ変化の説明図である。

【図２２１】命令ＥＮＴＥＲのフォーマット図である。

【図２２２】そのフラッグ変化の説明図である。

【図２２３】命令ＥＮＴＥＲの説明図である。

【図２２４】命令ＥＸＩＴＤの説明図である。

【図２２５】そのフラッグ変化の説明図である。

【図２２６】命令ＥＸＩＴＤの説明図である。

【図２２７】命令ＲＴＳのフォーマット図である。

【図２２８】そのフラッグ変化の説明図である。

【図２２９】命令ＮＯＰのフォーマット図である。

【図２３０】そのフラッグ変化の説明図である。

【図２３１】命令ＰＩＢのフォーマット図である。

【図２３２】そのフラッグ変化の説明図である。

【図２３３】命令ＢＳＥＴＩのフォーマット図である。

【図２３４】そのフラッグ変化の説明図である。

【図２３５】命令ＢＣＬＲＩのフォーマット図である。

【図２３６】そのフラッグ変化の説明図である。

【図２３７】命令ＣＳＩのフォーマット図である。

【図２３８】そのフラッグ変化の説明図である。

【図２３９】命令ＬＤＣのフォーマット図である。

【図２４０】そのフラッグ変化の説明図である。

【図２４１】命令ＳＴＣのフォーマット図である。

【図２４２】そのフラッグ変化の説明図である。

【図２４３】命令ＬＤＰＳＢのフォーマット図である。

【図２４４】そのフラッグ変化の説明図である。

【図２４５】命令ＬＤＰＳＭのフォーマット図である。

【図２４６】そのフラッグ変化の説明図である。

【図２４７】命令ＳＴＰＳＢのフォーマット図である。

【図２４８】そのフラッグ変化の説明図である。

【図２４９】命令ＳＴＰＳＭのフォーマット図である。

【図２５０】そのフラッグ変化の説明図である。

【図２５１】命令ＬＤＰのフォーマット図である。

【図２５２】そのフラッグ変化の説明図である。

【図２５３】命令ＳＴＰのフォーマット図である。

【図２５４】そのフラッグ変化の説明図である。

【図２５５】命令ＪＲＮＧのフォーマット図である。

【図２５６】そのフラッグ変化の説明図である。

【図２５７】命令ＪＲＮＧのフォーマット図である。

【図２５８】命令ＪＲＮＧのフォーマット図である。

【図２５９】命令ＪＲＮＧのフォーマット図である。

【図２６０】命令ＪＲＮＧのフォーマット図である。

【図２６１】命令ＪＲＮＧのフォーマット図である。

【図２６２】命令ＪＲＮＧのフォーマット図である。

【図２６３】命令ＲＲＮＧのフォーマット図である。

【図２６４】そのフラッグ変化の説明図である。

【図２６５】命令ＲＲＮＧの説明図である。

【図２６６】命令ＲＲＮＧの説明図である。

【図２６７】命令ＲＲＮＧの説明図である。

【図２６８】命令ＴＲＡＰＡのフォーマット図である。

【図２６９】そのフラッグ変化の説明図である。

【図２７０】命令ＴＲＡＰのフォーマット図である。

【図２７１】そのフラッグ変化の説明図である。

【図２７２】命令ＲＥＩＴのフォーマット図である。

【図２７３】そのフラッグ変化の説明図である。

【図２７４】命令ＲＥＩＴのフォーマット図である。

【図２７５】命令ＷＡＩＴのフォーマット図である。

【図２７６】そのフラッグ変化の説明図である。

【図２７７】命令ＬＤＣＴＸのフォーマット図である。

【図２７８】そのフラッグ変化の説明図である。

【図２７９】命令ＳＴＣＴＸのフォーマット図である。

【図２８０】そのフラッグ変化の説明図である。

【図２８１】命令ＡＣＳのフォーマット図である。

【図２８２】そのフラッグ変化の説明図である。

【図２８３】命令ＭＯＶＰＡのフォーマット図である。

【図２８４】そのフラッグ変化の説明図である。

【図２８５】命令ＭＯＶＰＡのフォーマット図である。

【図２８６】命令ＭＯＶＰＡのフォーマット図である。

【図２８７】命令ＬＤＡＴＥの説明図である。

【図２８８】そのフラッグ変化の説明図である。

【図２８９】そのフラッグ変化の説明図である。

【図２９０】命令ＳＴＡＴＥのフォーマット図である。

【図２９１】そのフラッグ変化の説明図である。

【図２９２】そのフラッグ変化の説明図である。

【図２９３】命令ＰＴＬＢのフォーマット図である。

【図２９４】そのフラッグ変化の説明図である。

【図２９５】命令ＰＳＴＬＢのフォーマット図である。

【図２９６】そのフラッグ変化の説明図である。

【図２９７】ＡＴフィールドの説明図である。

【図２９８】論理アドレスの説明図である。

【図２９９】ページアドレスの説明図である。

【図３００】多重論理空間の説明図である。

【図３０１】ＵＡＴＢのフォーマット図である。

【図３０２】ＳＡＴＢのフォーマット図である。

【図３０３】ＳＸの制限を示す説明図である。

【図３０４】テーブル領域の説明図である。

【図３０５】テーブル領域の説明図である。

【図３０６】テーブル領域の説明図である。

【図３０７】ＳＴＥのフォーマット図である。

【図３０８】ＰＸの制限を示す説明図である。

【図３０９】ＳＴＥの説明図である。

【図３１０】論理アドレスの説明図である。

【図３１１】ＰＴＥのフォーマット図である。

【図３１２】ＰＴＥの各値とアクセス可能リングとの関
係を示す説明図である。

【図３１３】ＰＴＥの説明図である。

【図３１４】本発明装置の論理アドレス拡張に係るメモ
リマップの図である。

【図３１５】本発明装置の論理アドレス拡張に係るメモ
リマップの図である。

【図３１６】データ転送命令のフラッグ変化の説明図で
ある。

【図３１７】比較テスト命令のフラッグ変化の説明図で
ある。

【図３１８】算術演算命令のフラッグ変化の説明図であ
る。

【図３１９】論理演算命令のフラッグ変化の説明図であ
る。

【図３２０】シフト命令のフラッグ変化の説明図であ
る。

【図３２１】ビット操作命令のフラッグ変化の説明図で
ある。

【図３２２】固定長ビットフィールド命令のフラッグ変
化の説明図である。

【図３２３】固定長ビットフィールド命令のフラッグ変
化の説明図である。

【図３２４】任意長ビットフィールド命令のフラッグ変
化の説明図である。

【図３２５】１０進演算命令のフラッグ変化の説明図で
ある。

【図３２６】ストリング命令のフラッグ変化の説明図で
ある。

【図３２７】キュー操作命令のフラッグ変化の説明図で
ある。

【図３２８】ジャンプ命令のフラッグ変化の説明図であ
る。

【図３２９】マルチプロセッサ命令のフラッグ変化の説
明図である。

【図３３０】制御空間、物理空間操作命令のフラッグ変
化の説明図である。

【図３３１】ＯＳ関連命令のフラッグ変化の説明図であ
る。

【図３３２】ＭＭＵ関連命令のフラッグ変化の説明図で
ある。

【図３３３】サブルーチンコールの説明図である。

【図３３４】スタックフレームの説明図である。

【図３３５】命令シーケンスの説明図である。

【図３３６】命令シーケンスの説明図である。

【図３３７】プログラム例を示す説明図である。

【図３３８】サブルーチンコールの説明図である。

【図３３９】制御空間の説明図である。

【図３４０】ＰＳＷのフォーマット図である。

【図３４１】ＩＭＡＳＫのフォーマツト図である。

【図３４２】ＳＭＲＮＧのフォーマット図である。

【図３４３】ＣＴＸＢＢのフォーマット図である。

【図３４４】ＤＩのフォーマット図である。

【図３４５】ＣＳＷのフォーマット図である。

【図３４６】ＤＣＥのフォーマット図である。

【図３４７】ＣＴＸＢＦＭのフォーマット図である。

【図３４８】ＥＩＴＶＢのフォーマット図である。

【図３４９】ＪＲＮＧＶＢのフォーマット図である。

【図３５０】ＳＰ０〜ＳＰ３のフォーマット図である。

【図３５１】ＳＰＩのフォーマット図である。

【図３５２】ＩＯＡＤＤＲ，ＩＯＭＡＳＫのフォーマッ
ト図である。

【図３５３】ＵＡＴＢのフォーマット図である。

【図３５４】ＳＡＴＢのフォーマット図である。

【図３５５】ＬＳＩＤのフォーマット図である。

【図３５６】ＣＴＸＢのフォーマット図である。

【図３５７】ＣＴＸＢＦＭのフォーマット図である。

【図３５８】ＥＩＴＶＴＥのフォーマット図である。

【図３５９】スタックフレームの説明図である。

【図３６０】ＥＩＴのスタックフォーマット図である。

【図３６１】ＥＩＴのスタックフォーマット図である。

【図３６２】ＩＯＩＮＦのフォーマット図である。

【図３６３】ＥＩＴのベクトルテーブルの図である。

【図３６４】ＥＩＴのベクトルテーブルの図である。

【図３６５】ＪＲＮＧの説明図である。

【図３６６】ＥＩＴの説明図である。

【図３６７】ＥＩＴの説明図である。

【図３６８】ＩＭＡＳＫの説明図である。

【図３６９】システムコールの説明図である。

【図３７０】システムコールの説明図である。

【図３７１】ＤＣＥの説明図である。

【図３７２】ＤＣＥ，ＤＩ，ＥＩの比較図である。

【図３７３】ＤＣＥの使用例の説明図である。

【図３７４】ビット割当図である。

【図３７５】ビット割当図である。

【図３７６】ビット割当図である。

【図３７７】ビット割当図である。

【図３７８】ビット割当図である。

【図３７９】ビット割当図である。

【図３８０】ビット割当図である。

【図３８１】ビット割当図である。

【図３８２】ビット割当図である。

【図３８３】ビット割当図である。

【図３８４】ビット割当図である。

【図３８５】ビット割当図である。

【図３８６】オペランドフィールド名索引図である。

【図３８７】オペランドフィールド名索引図である。

【図３８８】オペランドフィールド名索引図である。

【図３８９】ｃｃｃｃの割当て図である。

【図３９０】ｅｅｅｅの割当て図である。

【図３９１】Ｍ＿ｆｌａｇの説明図である。

【図３９２】ＢＶＭＡＰ命令の演算コード図である。

【図３９３】アドレッシングモードの対応図である。

【図３９４】アドレッシングモードの対応図である。

【図３９５】アドレッシングモードの対応図である。

【図３９６】命令実行モデルのオペランドとの対応図で
ある。

【図３９７】ＰＵＳＨＡ ＠ ＳＰ 等の説明図であ
る。

【図３９８】ＰＯＰ命令の説明図である。

【図３９９】ＭＯＶ命令の説明図である。

【図４００】ＰＡＣＫ命令等の説明図である。

【図４０１】ＳＴＣ命令等の説明図である。

【図４０２】ＢＦＩＮＳ命令等の説明図である。

【図４０３】ＣＭＰ命令の説明図である。

【図４０４】ＩＮＤＥＸ命令の説明図である。

【図４０５】ＡＣＢ命令等の説明図である。

【図４０６】ＡＤＤ命令の説明図である。

【図４０７】ＣＳＩ命令の説明図である。

【図４０８】ＬＤＭ命令等の説明図である。

【図４０９】四則演算命令の動作説明図である。

【図４１０】四則演算命令の動作説明図である。

【図４１１】四則演算命令の動作説明図である。

【図４１２】四則演算命令の動作説明図である。

【図４１３】四則演算命令の動作説明図である。

【図４１４】四則演算命令の動作説明図である。

【図４１５】オーバーフロー時のフラッグ説明図であ
る。

【図４１６】オーバーフロー時のフラッグ説明図であ
る。

【図４１７】オーバーフロー時のフラッグ説明図であ
る。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ２つのオペランド間の加算又は減算の算
   術演算を２の補数表現による符号付き二進数として行う
   命令を指定する第１の命令コードと、２つのオペランド
   の間の前記算術演算と同一の演算を絶対値表現された符
   号なし二進数として行う命令を指定する第２の命令コー
   ドとが用意された命令セットにより表現されるプログラ
   ムを解読して、前記第１および第２の命令コードの各々
   が指定する算術演算を実行するデータ処理装置であっ
   て、 前記第１および第２の命令コードの各々で指定される命
   令によりデスティネーションオペランドに格納された演
   算結果におけるオーバーフローの発生を示す情報をフラ
   ッグで表現すべくなしてあることを特徴とするデータ処
   理装置。
2. 【請求項２】 ２つのオペランド間の加算又は減算の算
   術演算を２の補数表現による符号付き二進数として行う
   命令を指定する第１の命令コードと、２つのオペランド
   の間の前記算術演算と同一の演算を絶対値表現された符
   号なし二進数として行う命令を指定する第２の命令コー
   ドとが用意された命令セットにより表現されるプログラ
   ムを解読して、前記第１および第２の命令コードの各々
   が指定する算術演算を実行するデータ処理装置であっ
   て、 前記第１および第２の命令コードの各々で指定される命
   令によりなされた算術演算の演算結果の正負を示す情報
   をフラッグで表現すべくなしてあることを特徴とするデ
   ータ処理装置。
3. 【請求項３】 ２つのオペランドの間で２の補数表現に
   よる符号付き二進数としてその大小を比較する比較演算
   を指定する第１の命令コードと、２つのオペランドの間
   で絶対値表現された符号なし二進数としてその大小を比
   較する比較演算を指定する第２の命令コードとが用意さ
   れた命令セットにより表現されるプログラムを解読し、
   前記第１および第２の命令コードの各々が指定する比較
   演算を実行するデータ処理装置であって、 前記第１および第２の命令コードの各々に従って実行さ
   れた比較演算によるそれぞれの数学的大小関係の情報を
   フラッグで表現すべくなしてあることを特徴とするデー
   タ処理装置。