JPH09251519A - Ic card - Google Patents

Ic card

Info

Publication number
JPH09251519A
JPH09251519A JP8057922A JP5792296A JPH09251519A JP H09251519 A JPH09251519 A JP H09251519A JP 8057922 A JP8057922 A JP 8057922A JP 5792296 A JP5792296 A JP 5792296A JP H09251519 A JPH09251519 A JP H09251519A
Authority
JP
Japan
Prior art keywords
ic card
clock
eeprom
flip
ic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8057922A
Other languages
Japanese (ja)
Inventor
Shinichi Hasebe
Hideaki Koreida
秀昭 是此田
信一 長谷部
Original Assignee
Toshiba Corp
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, 株式会社東芝 filed Critical Toshiba Corp
Priority to JP8057922A priority Critical patent/JPH09251519A/en
Publication of JPH09251519A publication Critical patent/JPH09251519A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To reduce power consumption by using a clock frequency supplied from the outside for the data write/erasure of an EEPROM mounted on an LSI inside an IC card.
SOLUTION: This IC card has a CPU 3, LOGIC 5, ROM 7, RAM 9, EEPROM 11, register 13, counter 15 and selector 17. Besides, a power supply line for supplying power (VDD), control line for supplying a reset signal (RST bar), I/O signal line for transmitting/receiving data and ground line (GND) are connected with the outside. Then, an internal oscillator for generating the clock frequency to be used for the writing/erasing operation of the EEPROM 11 is excluded and in place of it, the register 13 and selector 17 are added. With these register 13 and selector 17, the clock frequency optimum for the writing/ erasing operation of the EEPROM 11 can be generated from a rating clock frequency supplied from the outside of an IC card 1.
COPYRIGHT: (C)1997,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、クレジットカードなどにIC(Integrated Circuit)メモリとマイクロコンピュータが埋め込まれたICカードに関し、特に、低消費電力化に適したICカードに関する。 The present invention relates to relates like IC (Integrated the Circuit) memory and IC card microcomputer is embedded credit cards, in particular, relates to an IC card which is suitable for low power consumption.

【0002】 [0002]

【従来の技術】一般に、ICカード内のLSI(Large In general, LSI in the IC card (Large
Scale Integrated Circuit)にはデータの書き込み・消去が可能であるEEPROM(Electrically Erasable The Scale Integrated the Circuit) is capable of writing and erasing data EEPROM (Electrically Erasable
Programmable Read Only Memory )が搭載されているが、そのEEPROMは、ICカード外部からCPU Programmable Read Only Memory), but is mounted, the EEPROM is, CPU from the IC card outside
(Central Processing Unit )等に供給される定格クロック周波数を使用せずに独自に内蔵した発振器からのクロック周波数を用いて、書き込み・消去を行っている。 Using a clock frequency from its own built-in oscillator without using a nominal clock frequency supplied to the (Central Processing Unit) or the like, it is writing and erasing.
これは、ICカードが装着されたICカードリーダ・ライトのクロック周波数を使用すると、ICカードが異なるクロック周波数を有する複数のICカードリーダ・ライタに装着されることを想定した場合、EEPROMの書き込み・消去時間がそのクロック周波数により変化することになり、そのため、書き込み・消去が確実に実行されない場合が起こる可能性があるからである。 This is because when using a clock frequency of the IC card reader-write the IC card is inserted, assuming that the IC card is mounted on a plurality of IC card reader-writer with different clock frequencies, the writing of EEPROM- will be erase time is changed by the clock frequency, therefore, there is a possibility that if the write and erase are not reliably executed occurs.

【0003】しかしながら、近年、ICカードの低消費電力化が強く望まれるようになってきており、このため、ICカード内部の消費電力のかなりの部分を占める上記内部発振器を取り除き、ICカード外部から供給される定格クロック周波数を使用してEEPROMの書き込み・消去を行うことが試みられているが、この場合には上述した理由から、ICカードが装着されるICカードリーダ・ライトが一定のクロック周波数を有するものに制限されてしまうという不具合があった。 However, in recent years, has come to power consumption of the IC card is highly desirable, thus, removes the internal oscillator cover a portion of the power consumption of the IC card from the IC card externally use the supplied nominal clock frequency has been attempted to perform writing and erasing of the EEPROM, but for the reasons described above in this case, the IC card reader-write the IC card is mounted is constant clock frequency there is a problem that is limited to those having.

【0004】 [0004]

【発明が解決しようとする課題】以上説明したように、 As explained in the invention Problems to be Solved] or more,
従来のICカードでは、異なるクロック周波数を有する複数のICカードリーダ・ライタに装着することを可能にするには、外部から供給されるクロック周波数とは別に、EEPROMのデータ書き込み・消去のための発振器を内蔵する必要があるため、ICカードの消費電力の低減は非常に難しかった。 In the conventional IC card, to make it possible to mount a plurality of IC card reader-writer with different clock frequencies, apart from the clock frequency supplied from the outside, oscillator for data writing and erasing of the EEPROM since it is necessary to built, reduction of power consumption of the IC card is very difficult.

【0005】一方、上記発振器を取り除き、EEPRO [0005] On the other hand, to remove the above-mentioned oscillator, EEPRO
Mのデータ書き込み・消去を外部から供給されるクロック周波数を使用した場合には、EEPROMのデータ書き込み・消去時間を一定とするのに、ICカードが装着されるICカードリーダ・ライトは一定のクロック周波数を有するものに制限されてしまうため、ICカードに汎用性を持たせることが困難であった。 When using a clock frequency supplied to M data writing and erasing from the outside, though a constant data write and erase times of EEPROM, IC card reader-write the IC card is mounted in a fixed clock since is limited to those having a frequency, it is difficult to give general versatility to the IC card.

【0006】そこで、本発明は上記事情に鑑みて成されたものであり、その目的とすることろは、ICカード内部のLSIに搭載されたEEPROMのデータ書き込み・消去に外部から供給されるクロック周波数を使用することにより消費電力を低減し、かつ、そのクロック周波数が変更された場合にも、EEPROMのデータ書き込み・消去時間を一定とすることができる汎用性のあるI [0006] Therefore, the clock present invention has been made in view of the above circumstances, it supplied Kotorowa, from the outside to the data writing and erasing of the EEPROM mounted on the IC card inside the LSI and its object reduces power consumption by using a frequency, and, even if the clock frequency is changed, a versatile, which can be a constant data write and erase time EEPROM I
Cカードを提供することにある。 It is to provide a C card.

【0007】 [0007]

【課題を解決するための手段】上記の目的を達成するために本発明は、各種演算を行うマイクロコンピュータと、データを記憶するICメモリとを有し、外部とのデータのやり取りを行うICカードにおいて、外部から供給されるクロックから前記ICメモリのデータ書き込み・消去動作に最適なクロックを生成するクロック生成手段を有することを特徴とする。 Means for Solving the Problems The present invention for achieving the above object includes a microcomputer for performing various calculations, and an IC memory for storing data, IC card exchanges data with an external in, and having a clock generating means for generating an optimal clock from a clock supplied from the outside to the data write and erase operations of the IC memory.

【0008】ここで、前記クロック生成手段は、複数段縦続接続されたフリップフロップから成り、前記外部から供給されるクロックを入力し、前記複数のフリップフロップそれぞれから分周比信号を出力するカウンタと、 [0008] Here, the clock generating means includes a a plurality cascaded flip-flops, receives a clock supplied from the outside and outputs the frequency dividing ratio signal from each of the plurality of flip-flops counter ,
前記複数の分周比信号から前記ICメモリのデータ書き込み・消去動作に最適な分周比信号を選択するセレクタから構成することができる。 It may be a selector that selects an optimal division ratio signal to the data write and erase operations of the IC memory from the plurality of frequency dividing ratio signal. なお、消費電力削減の点から、前記選択された分周比信号を出力する前記フリップフロップ以降に接続されたフリップフロップを停止させることが好ましい。 Incidentally, from the viewpoint of reducing power consumption, it is preferable to stop the flip-flop connected to said subsequent flip-flop which outputs a frequency division ratio signal said selected.

【0009】また、一般的には、前記ICカードは、E [0009] Also, in general, the IC card, E
EPROMであるが、フラッシュメモリ等も使用することができる。 Is a EPROM, can also be used a flash memory or the like.

【0010】ICカードは、マイクロコンピュータ (C [0010] The IC card includes a microcomputer (C
PU) が各種演算を行い、ICメモリ (EEPROM) PU) performs various operations, IC memory (EEPROM)
がデータを記憶することで、外部とのデータのやり取りを行うものであり、電源が投入されると、外部からクロック周波数が供給されると共に、そのクロック情報がI There to store data, which exchanges data with the outside, when the power supply is turned on, with the clock frequency from the outside is supplied, its clock information I
Cカードに送信され、ICカードはその情報に基づいてレジスタを設定し、カウンタから最適な分周比信号をセレクタが取り出すことにより、外部から供給されるクロック周波数からICメモリの最適な書き込み・消去時間を設定することができる。 Is sent to the C card, IC card sets the register on the basis of the information, by the selector retrieves the optimal division ratio signal from the counter, the optimal writing and erasing of the IC memory from the clock frequency supplied from the outside it is possible to set the time.

【0011】 [0011]

【発明の実施の形態】以下に、本発明の実施の形態について図面を用いて説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, will be explained with reference to the drawings showing preferred embodiments of the present invention.

【0012】図1は本発明の実施の形態に係るICカードの一構成例を示すブロック図である。 [0012] Figure 1 is a block diagram showing a configuration example of an IC card according to an embodiment of the present invention.

【0013】図1において、このICカード1は、CP [0013] In FIG. 1, the IC card 1, CP
U3と、LOGIC5と、ROM7と、RAM9と、E And U3, and LOGIC5, and ROM7, and RAM9, E
EPROM11と、レジスタ13と、カウンタ15と、 And EPROM 11, a register 13, a counter 15,
セレクタ17とを有しており、また、電力 (V DD ) を供給する電力供給線、クロック(CLK) を供給するクロック供給線、リセット信号 (RSTバー) を供給する制御線と、データの送受信を行うI/O信号線、接地線 Has a selector 17, also the power (V DD) power supply line for supplying a clock (CLK) clock supply line for supplying a control line for supplying a reset signal (RST bar), data transmission and reception the performing I / O signal line, a ground line
(GND) が外部と接続されている。 (GND) is connected to the outside.

【0014】また、図2は図1に示すカウンタ15の一構成例を示すブロック図であり、カウンタ15は、フリップフロップ19a、19b、19cで代表されるフリップフロップが複数段縦続接続して構成されており、各フリップフロップの出力Qのすべてはセレクタ17に接続されている。 [0014] FIG. 2 is a block diagram showing an example of the configuration of a counter 15 shown in FIG. 1, the counter 15 is constituted by flip-flops 19a, 19b, flip-flop represented by 19c and a plurality of stages connected in cascade It is, in all output Q of each flip-flop is connected to the selector 17.

【0015】本実施の形態に係るICカード1が従来のものと異なる点は、EEPROM11の書き込み・消去動作のためのクロック周波数を生成する内部発信器を取り除き、その代わりにレジスタ13とセレクタ17を付加した点であり、このレジスタ13とセレクタ17により、ICカード1外部から供給される定格クロック周波数からEEPROM11の書き込み・消去動作に最適なクロック周波数を生成することができるのである。 [0015] IC card 1 is different from that of the conventional according to the present embodiment, removes the internal oscillator for generating a clock frequency for the EEPROM11 the write and erase operations, a register 13 and a selector 17 instead a point obtained by adding, by the register 13 and the selector 17 is the from the rated clock frequency supplied from the IC card 1 outside can generate an optimum clock frequency write and erase operations of the EEPROM 11.

【0016】以下、このような構成であるICカードの動作について説明する。 [0016] The following is a description of the operation of the IC card is such a configuration.

【0017】まず、ICカード1がICカードリーダ・ [0017] First of all, is · IC card reader IC card 1
ライタ (以下、R/Wと記す。) に挿入されると、電力供給線V DDを介してR/Wから一定電圧の電力がICカード1に供給される。 Writer (hereinafter, referred to as R / W.) When inserted, the power of a constant voltage from the R / W is supplied to the IC card 1 via the power supply line V DD.

【0018】次に、制御線RSTバーを介してリセット信号がR/WからICカード1に送信され、ICカード1が初期化される。 Next, the reset signal via the control line RST bar is transmitted from the R / W to the IC card 1, the IC card 1 is initialized.

【0019】次に、クロック供給線CLKを介してR/ Next, via the clock supply line CLK R /
WからクロックがICカード1に供給されると共に、I The clock is supplied to the IC card 1 from the W, I
/O信号線を介してR/Wのクロック周波数に関する情報 (以下、クロック周波数情報と記す。) が送信される。 / O via the signal line information about the clock frequency of the R / W (hereinafter, referred to as the clock frequency information.) Is sent.

【0020】次に、CPU3が上記クロック周波数情報を入手して、EEPROM11のデータ書き込み・消去に最適なクロックを選択し、レジスタ13にクロック選択情報を設定する。 [0020] Next, CPU 3 is to obtain the clock frequency information, and select the best clock to data writing and erasing EEPROM 11, sets the clock selection information to the register 13.

【0021】次に、CPU3は、レジスタ13に設定された上記クロック選択情報をセレクタ17に送信し、カウンタ15から送信される複数の分周比信号の中からE [0021] Next, CPU 3 sends the clock selection information set in the register 13 to the selector 17, E from the plurality of frequency dividing ratio signal transmitted from the counter 15
EPROMの書き込み・消去に最適なものをセレクタ1 Selector the best thing to writing and erasing of EPROM 1
7により選択する。 Selected by 7.

【0022】ここで、カウンタ15の分周比信号の生成について図2を参照して説明すると、外部から供給されるクロック周波数は、まず、カウンタ15を構成する1 [0022] Here, referring to FIG. 2 for generating division ratio signal of the counter 15, the clock frequency supplied from the outside, first, constituting the counter 15 1
段目のフリップフロップ19aに入力され、その出力Q Is input to the stage of the flip-flop 19a, the output Q
はそのままセレクタ17に出力され、一方、出力Qバーはカウンタ15を構成する2段目のフリップフロップ1 Is output as it is the selector 17, while the output Q bar second stage flip-flops constituting the counter 15 1
9bに出力される。 It is output to 9b. フリップフロップ19aの出力Qバーを入力するフリップフロップ19bの出力Qはそのままセレクタ17に出力され、一方、出力Qバーはカウンタ15を構成する3段目のフリップフロップ19cに出力される。 The output Q of the flip flop 19b for inputting the output Q of the flip-flop 19a is output as it is the selector 17, while the output Q bar output to the flip-flop 19c of the third stage constituting the counter 15. 同様に、フリップフロップ19bの出力Qバーを入力するフリップフロップ19cの出力Qはそのままセレクタ17に出力され、一方、出力Qバーはカウンタ15を構成する4段目のフリップフロップ(図示省略)に出力される。 Similarly, the output Q of the flip-flop 19c for inputting the output Q of the flip-flop 19b is output as it is the selector 17, while the output Q bar output to the fourth stage of flip-flops constituting the counter 15 (not shown) It is. このように、縦続接続された複数のフリップフロップそれぞれの出力、すなわち、分周比信号がセレクタ17に出力されることになる。 Thus, the output of each of the plurality of flip-flops connected in cascade, that is, the frequency dividing ratio signal is output to the selector 17. なお、例えば、フリップフロップ19aからの分周比信号を使用することになった場合には、それ以降のフリップフロップ(フリップフロップ19b、19c等)は不要となる。 Incidentally, for example, when it comes to using the dividing ratio signal from the flip-flop 19a is subsequent flip-flops (flip-flops 19b, 19c, etc.) is not required.
この場合には、CPU3は上記クロック選択情報により不要となった上記フリップフロップの動作を停止させることができ、それにより、さらに消費電力の削減を図ることができ、安定した動作が可能となる。 In this case, CPU 3 is able to stop the operation of the flip-flop that has become unnecessary by the clock selection information, thereby, further it is possible to reduce the power consumption, thereby enabling stable operation.

【0023】このようにして、得られた分周比信号を使用することにより、本実施の形態に係るICカードは内蔵するEEPROMの最適な書き込み・消去時間を得ることができるので、異なるクロック周波数を有する複数のICカードリーダ・ライタに装着することが可能となる。 [0023] Thus, by using a frequency division ratio signal obtained, because the IC card according to this embodiment can obtain the optimum writing and erasing time of the EEPROM to be built, different clock frequencies it is possible to mount a plurality of IC card reader-writer with.

【0024】また、外部から供給されるクロック周波数を使用するので、従来のICカードのように内部に発振回路を持つ必要がなく、その分消費電力を削減することが可能となる。 Further, since using the clock frequency supplied from the outside, it is not necessary to have an oscillation circuit inside as in the conventional IC card, it is possible to reduce the amount power consumption.

【0025】 [0025]

【発明の効果】以上説明したように本発明に係るICカードによれば、異なるクロック周波数が外部から供給されても、ICメモリの書き込み・消去時間を最適なものとすることができるので、ICカード内部にICメモリ書き込み・消去用の発振回路を持つ必要がないので、その分消費電力を削減することができる。 According to the IC card according to the present invention, as described above, according to the present invention, it is supplied different clock frequencies from the outside, since the write and erase times of the IC memory can be optimum, IC it is not necessary to have an oscillation circuit for IC memory writing and erasing in the card, it can be reduced correspondingly power consumption.

【0026】また、異なるクロック周波数を有する複数のICカードリーダ・ライタに装着することが可能となるので、汎用性を向上させることができる。 Further, it becomes possible to mount a plurality of IC card reader-writer with different clock frequencies, thereby improving the versatility.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施の形態に係るICカードの一構成例を示すブロック図である。 1 is a block diagram showing an example of the configuration of an IC card according to an embodiment of the present invention.

【図2】図1に示すカウンタ15の一構成例を示すブロック図である。 2 is a block diagram showing a configuration example of a counter 15 shown in FIG.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 ICカード 3 CPU 5 LOGIC 7 ROM 9 RAM 11 EEPROM 13 レジスタ 15 カウンタ 17 セレクタ 19a、19b、19c フリップフロップ 1 IC card 3 CPU 5 LOGIC 7 ROM 9 RAM 11 EEPROM 13 registers 15 the counter 17 selectors 19a, 19b, 19c flip-flop

Claims (4)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 各種演算を行うマイクロコンピュータと、データを記憶するICメモリとを有し、外部とのデータのやり取りを行うICカードにおいて、外部から供給されるクロックから前記ICメモリのデータ書き込み・消去動作に最適なクロックを生成するクロック生成手段を有することを特徴とするICカード。 And 1. A microcomputer for performing various calculations, and a IC memory for storing data in an IC card for exchanging data with an external, data-write-in the IC memory from the clock supplied from the outside IC card characterized in that it comprises a clock generating means for generating an optimal clock for the erase operation.
  2. 【請求項2】 前記クロック生成手段は、 複数段縦続接続されたフリップフロップから成り、前記外部から供給されるクロックを入力し、前記複数のフリップフロップそれぞれから分周比信号を出力するカウンタと、 前記複数の分周比信号から前記ICメモリのデータ書き込み・消去動作に最適な分周比信号を選択するセレクタとを有することを特徴とする請求項1記載のICカード。 Wherein said clock generating means includes a counter comprises a plurality of stages cascade-connected flip-flops, receives a clock supplied from the outside and outputs the frequency dividing ratio signal from each of the plurality of flip-flops, IC card according to claim 1; and a selector for selecting an optimum division ratio signal to the data write and erase operations of the IC memory from the plurality of frequency dividing ratio signal.
  3. 【請求項3】 前記ICカードにおいて、 前記選択された分周比信号を出力する前記フリップフロップ以降に接続されたフリップフロップを停止させることを特徴とする請求項2記載のICカード。 Wherein in said IC cards, IC card according to claim 2, wherein the stopping the flip-flop connected to said subsequent flip-flop which outputs a frequency division ratio signal said selected.
  4. 【請求項4】 前記ICメモリは、EEPROMであることを特徴とする請求項1、2または3記載のICカード。 Wherein said IC memory is claim 1, wherein IC cards characterized in that it is a EEPROM.
JP8057922A 1996-03-14 1996-03-14 Ic card Pending JPH09251519A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8057922A JPH09251519A (en) 1996-03-14 1996-03-14 Ic card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8057922A JPH09251519A (en) 1996-03-14 1996-03-14 Ic card

Publications (1)

Publication Number Publication Date
JPH09251519A true JPH09251519A (en) 1997-09-22

Family

ID=13069502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8057922A Pending JPH09251519A (en) 1996-03-14 1996-03-14 Ic card

Country Status (1)

Country Link
JP (1) JPH09251519A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001297316A (en) * 2000-04-14 2001-10-26 Mitsubishi Electric Corp Memory card and control method therefor
JP2002109494A (en) * 2000-10-02 2002-04-12 Dainippon Printing Co Ltd Ic card, reader/writer, ic card system and method for setting operating condition for ic card
JP2006004245A (en) * 2004-06-18 2006-01-05 Seiko Epson Corp Integrated circuit device, and electronic device
KR100700484B1 (en) * 2005-07-20 2007-03-28 주식회사 유비닉스 Data writing management system for nonvolatile memory and the method thereof
KR100767555B1 (en) * 2000-12-15 2007-10-16 가부시키가이샤 히타치세이사쿠쇼 Semiconductor device having identification number, manufacturing method thereof and electronic device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001297316A (en) * 2000-04-14 2001-10-26 Mitsubishi Electric Corp Memory card and control method therefor
JP2002109494A (en) * 2000-10-02 2002-04-12 Dainippon Printing Co Ltd Ic card, reader/writer, ic card system and method for setting operating condition for ic card
JP4676600B2 (en) * 2000-10-02 2011-04-27 大日本印刷株式会社 IC card, reader / writer, IC card system and IC card operating condition setting method
KR100767555B1 (en) * 2000-12-15 2007-10-16 가부시키가이샤 히타치세이사쿠쇼 Semiconductor device having identification number, manufacturing method thereof and electronic device
JP2006004245A (en) * 2004-06-18 2006-01-05 Seiko Epson Corp Integrated circuit device, and electronic device
JP4662019B2 (en) * 2004-06-18 2011-03-30 セイコーエプソン株式会社 Integrated circuit device and electronic apparatus
KR100700484B1 (en) * 2005-07-20 2007-03-28 주식회사 유비닉스 Data writing management system for nonvolatile memory and the method thereof

Similar Documents

Publication Publication Date Title
US5129091A (en) Integrated-circuit card with active mode and low power mode
US4974193A (en) Circuit arrangement for protecting access to a data processing system with the assistance of a chip card
US4767920A (en) Reader and writer for an IC card
US6375082B1 (en) Portable electronic device with contacting and noncontacting interfaces
EP1311933B1 (en) Clock generator, particularly for usb devices
US5361290A (en) Clock generating circuit for use in single chip microcomputer
US5319771A (en) CPU clock generator having a low frequency output during I/O operations and a high frequency output during memory operations
JP2739964B2 (en) The clock switching circuit
US6005814A (en) Test mode entrance through clocked addresses
JP3813849B2 (en) Card device
US6057705A (en) Programmable pin designation for semiconductor devices
EP0056686A2 (en) Access control card
EP0926624B1 (en) Intergrated circuit for embeddding in smart cards, and method of issuing smart cards
EP0809832B1 (en) Integrated circuit for smart card
US7757958B2 (en) Card-shaped memory device incorporating IC card function, adapter for the same and host device
EP0402759B1 (en) Portable electronic device having versatile program storage
JP3923715B2 (en) Memory card
JP2007041629A (en) Memory card and semiconductor device
US5818350A (en) High performance method of and system for selecting one of a plurality of IC chip while requiring minimal select lines
US4766294A (en) Portable medium
KR940004404B1 (en) Nonvolatile semiconductor memory device
US20040095834A1 (en) Power throughput adjustment in flash memory
EP1073021A2 (en) Information processing apparatus, card and information processing system
KR940009101B1 (en) Semiconductor ic apparatus
US6859884B1 (en) Method and circuit for allowing a microprocessor to change its operating frequency on-the-fly