JPH09246377A - Manufacture of semiconductor device and semiconductor manufacture device used therefor - Google Patents

Manufacture of semiconductor device and semiconductor manufacture device used therefor

Info

Publication number
JPH09246377A
JPH09246377A JP5018096A JP5018096A JPH09246377A JP H09246377 A JPH09246377 A JP H09246377A JP 5018096 A JP5018096 A JP 5018096A JP 5018096 A JP5018096 A JP 5018096A JP H09246377 A JPH09246377 A JP H09246377A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
density plasma
semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5018096A
Other languages
Japanese (ja)
Inventor
Kenji Saikawa
健志 才川
Takeshi Tamaru
剛 田丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5018096A priority Critical patent/JPH09246377A/en
Publication of JPH09246377A publication Critical patent/JPH09246377A/en
Pending legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

PROBLEM TO BE SOLVED: To enable an insulating film formed through a high-density plasma CVD method and a metal interconnection film to be surely bonded together. SOLUTION: The surface 2a of a first interconnection layer 2 of tungsten or the like formed on a semiconductor wafer 1 is etched as far as 200Å or so through an argon sputtering method, and the oxidized surface 2a of the first interconnection layer 2 is removed. By this setup, an insulating film 11 is formed after the activated surface 2b of the interconnection layer 2 is exposed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法およびそれに用いる半導体製造装置に関し、特に、
高密度プラズマCVD(Chemical Vapor
Deposition)により形成された絶縁膜と金
属膜配線との接着に適用して有効な技術に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device and a semiconductor manufacturing apparatus used for the method, and more particularly,
High-density plasma CVD (Chemical Vapor)
The present invention relates to a technique effectively applied to the adhesion of an insulating film formed by the deposition and a metal film wiring.

【0002】[0002]

【従来の技術】本発明者が検討したところによれば、た
とえば、絶縁膜などの薄膜形成法の1つとして、CVD
技術にプラズマ化学を導入した高密度プラズマCVD法
がある。
2. Description of the Related Art According to a study made by the present inventor, for example, as one of methods for forming a thin film such as an insulating film, CVD is used.
There is a high-density plasma CVD method that introduces plasma chemistry into the technology.

【0003】この高密度プラズマCVDは、数mtor
rの低圧下で、電子密度1011cm-3程度の高密度のプ
ラズマを生成し、半導体ウエハに高周波バイアスを印加
することにより成膜とスパッタエッチとを同時に行って
いる。
This high-density plasma CVD is a few mtor.
Under a low pressure of r, a high-density plasma having an electron density of about 10 11 cm -3 is generated, and a high frequency bias is applied to the semiconductor wafer to simultaneously perform film formation and sputter etching.

【0004】また、高密度プラズマCVDでは、室温程
度の半導体ウエハを成膜室に搬送し、半導体ウエハ上に
形成されたアルミニウムなどの金属配線上に直接成膜を
行っている。
Further, in high density plasma CVD, a semiconductor wafer at about room temperature is transferred to a film forming chamber, and a film is directly formed on a metal wiring such as aluminum formed on the semiconductor wafer.

【0005】なお、この種の半導体製造装置について詳
しく述べてある例としては、1994年3月18日、産
業図書株式会社発行、長田義仁(著)「低温プラズマ材
料化学」P35〜P40があり、この文献にはプラズマ
CVDの装置構成および方法が記載されている。
Incidentally, as an example in which this kind of semiconductor manufacturing apparatus is described in detail, there is "Low Temperature Plasma Material Chemistry" P35-P40 issued by Yoshihito Nagata (published by Sangyo Tosho Co., Ltd.) on March 18, 1994, This document describes a plasma CVD apparatus configuration and method.

【0006】[0006]

【発明が解決しようとする課題】ところが、上記のよう
な高密度プラズマCVDによる成膜方法では、次のよう
な問題点があることが本発明者により見い出された。
However, the present inventor has found that the above-mentioned film forming method by high-density plasma CVD has the following problems.

【0007】すなわち、高密度プラズマCVDによる成
膜中に高密度プラズマにより半導体ウエハが加熱されて
しまうので、半導体ウエハを載置するステージには冷却
機構が備え付けられ、半導体ウエハは冷却されながら成
膜が行われている。
That is, since the semiconductor wafer is heated by the high density plasma during the film formation by the high density plasma CVD, the stage for mounting the semiconductor wafer is equipped with a cooling mechanism, and the semiconductor wafer is film-formed while being cooled. Is being done.

【0008】そのために、ステージには半導体ウエハを
加熱する加熱手段が設けられず、成膜初期には半導体ウ
エハは室温程度であり、その室温程度の半導体ウエハに
成膜を行うために反応が活性化せず、絶縁膜である酸化
珪素膜と金属配線との接着性が充分とならない恐れが生
じてしまう。
Therefore, the stage is not provided with heating means for heating the semiconductor wafer, and the semiconductor wafer is at about room temperature at the initial stage of film formation, and the reaction is activated to form the film on the semiconductor wafer at about room temperature. However, there is a possibility that the adhesiveness between the silicon oxide film, which is an insulating film, and the metal wiring may not be sufficient.

【0009】また、高密度プラズマにより半導体ウエハ
が加熱されることにより、半導体ウエハに熱応力および
膜応力が加わってしまい酸化珪素膜と金属配線とが剥離
する恐れもある。
Further, when the semiconductor wafer is heated by the high density plasma, thermal stress and film stress may be applied to the semiconductor wafer, and the silicon oxide film and the metal wiring may be separated.

【0010】それらにより、半導体ウエハの上層に応力
の大きい膜を堆積できないという問題、半導体装置製造
の歩留まりの低下を招いてしまうという問題がある。
As a result, there are problems that a film having a large stress cannot be deposited on the upper layer of the semiconductor wafer and that the yield of semiconductor device production is reduced.

【0011】本発明の目的は、高密度プラズマCVDに
より形成される絶縁膜と半導体ウエハに形成されている
金属膜配線との接着を確実に行うことのできる半導体装
置の製造方法およびそれに用いる半導体製造装置を提供
することにある。
An object of the present invention is to provide a method of manufacturing a semiconductor device and a semiconductor device used therefor, which can reliably bond an insulating film formed by high density plasma CVD and a metal film wiring formed on a semiconductor wafer. To provide a device.

【0012】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0013】[0013]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0014】すなわち、本発明の半導体装置の製造方法
は、半導体ウエハに形成された金属膜配線の表面をエッ
チングした後に高密度プラズマCVDにより絶縁膜を形
成するものである。
That is, the semiconductor device manufacturing method of the present invention is to form an insulating film by high density plasma CVD after etching the surface of the metal film wiring formed on the semiconductor wafer.

【0015】それにより、エッチングした金属配線膜の
表面に絶縁膜を形成することにより、絶縁膜の形成初期
に金属配線膜の表面が酸化され接着層となって金属配線
膜と絶縁膜との接着性を大幅に向上させることができ
る。
As a result, by forming an insulating film on the surface of the etched metal wiring film, the surface of the metal wiring film is oxidized at the initial stage of formation of the insulating film and becomes an adhesive layer to bond the metal wiring film and the insulating film. It is possible to significantly improve the sex.

【0016】また、本発明の半導体装置の製造方法は、
前記金属膜配線の表面のエッチングを高密度プラズマC
VDにより絶縁膜を形成する反応室内で行うものであ
る。
The semiconductor device manufacturing method of the present invention is
The high density plasma C is used to etch the surface of the metal film wiring.
It is carried out in a reaction chamber in which an insulating film is formed by VD.

【0017】それにより、短時間で容易に金属膜配線の
表面のエッチングを行うことができ、高密度プラズマC
VDを行う装置だけで他の装置の追加が不要となる。
As a result, the surface of the metal film wiring can be easily etched in a short time, and the high density plasma C
Only the device that performs VD does not require the addition of another device.

【0018】さらに、本発明の半導体装置の製造方法
は、前記反応室内で行われる金属膜配線の表面のエッチ
ングが不活性ガスを用いたイオンスパッタにより行うも
のである。
Further, in the method for manufacturing a semiconductor device of the present invention, the etching of the surface of the metal film wiring performed in the reaction chamber is performed by ion sputtering using an inert gas.

【0019】それにより、高密度プラズマCVDを行う
時のキャリアガスを用いて行うことができるので、金属
膜配線の表面のエッチングを容易に低コストで行うこと
ができる。
Since this can be carried out by using the carrier gas at the time of performing the high density plasma CVD, the surface of the metal film wiring can be easily etched at a low cost.

【0020】また、本発明の半導体装置の製造方法は、
半導体ウエハに形成された絶縁膜の形成前に該半導体ウ
エハを真空中で予備加熱を行うものである。
Further, a method of manufacturing a semiconductor device according to the present invention
Before forming an insulating film formed on a semiconductor wafer, the semiconductor wafer is preheated in a vacuum.

【0021】それにより、半導体ウエハにおける金属配
線膜は、熱エネルギーを持った活性な状態から成膜を行
うことによって金属配線膜の表面と絶縁膜との界面の接
着性を向上させることができる。
As a result, the metal wiring film on the semiconductor wafer can be improved in adhesiveness at the interface between the surface of the metal wiring film and the insulating film by forming the metal wiring film from an active state having thermal energy.

【0022】さらに、本発明の半導体装置の製造方法
は、半導体ウエハに形成された絶縁膜の形成前に該半導
体ウエハを水素ガスまたは不活性ガスの雰囲気中での予
備加熱を行うものである。
Further, in the method for manufacturing a semiconductor device of the present invention, the semiconductor wafer is preheated in an atmosphere of hydrogen gas or an inert gas before forming the insulating film formed on the semiconductor wafer.

【0023】それにより、金属配線膜の表面が活性化さ
れて改質し、成膜時に接着層となる界面が形成されやす
くなり、表面が接着層となって絶縁膜と金属配線膜との
接着性を大幅に向上させることができる。
As a result, the surface of the metal wiring film is activated and modified, and an interface serving as an adhesive layer is easily formed during film formation, and the surface serves as an adhesive layer to bond the insulating film and the metal wiring film. It is possible to significantly improve the sex.

【0024】また、本発明の半導体製造装置は、高密度
プラズマCVDにより絶縁膜を形成する反応室の近傍に
半導体ウエハを予備加熱する予備加熱室を設けたもので
ある。
Further, the semiconductor manufacturing apparatus of the present invention is provided with a preheating chamber for preheating a semiconductor wafer in the vicinity of a reaction chamber for forming an insulating film by high density plasma CVD.

【0025】それにより、半導体ウエハの予備加熱後、
直ちに高密度プラズマCVDにより絶縁膜の形成を行う
ことができる。
As a result, after preheating the semiconductor wafer,
The insulating film can be immediately formed by high-density plasma CVD.

【0026】以上のことにより、金属配線膜と高密度プ
ラズマCVDにより形成された絶縁膜との接着性が大幅
に向上するので、半導体装置製造の歩留まりを向上させ
ることができる。
As described above, the adhesiveness between the metal wiring film and the insulating film formed by the high density plasma CVD is significantly improved, so that the yield of semiconductor device manufacturing can be improved.

【0027】[0027]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0028】(実施の形態1)図1は、本発明の実施の
形態1による絶縁膜の形成後の半導体装置の断面図、図
2,図3は、本発明の実施の形態1による絶縁膜の形成
工程におけるプロセス説明図、図4は、本発明の実施の
形態1による高密度プラズマCVD装置の構成図、図5
は、本発明の実施の形態1による高密度プラズマCVD
による絶縁膜の形成工程におけるプロセスフローチャー
ト図である。
(Embodiment 1) FIG. 1 is a sectional view of a semiconductor device after formation of an insulating film according to Embodiment 1 of the present invention, and FIGS. 2 and 3 are insulating films according to Embodiment 1 of the present invention. 5 is a process explanatory diagram in the step of forming a film, FIG. 4 is a configuration diagram of a high density plasma CVD apparatus according to the first embodiment of the present invention,
Is a high density plasma CVD according to the first embodiment of the present invention.
FIG. 6 is a process flowchart diagram in the insulating film forming step according to FIG.

【0029】本実施の形態1において、半導体装置が形
成される半導体ウエハ1には、図1に示すように、前工
程により、たとえば、MOS(Metal Oxide
Semiconductor)トランジスタTなどの
各種の半導体素子が形成されており、それらの半導体素
子上にタングステンなどにより第1配線層である配線
(金属膜配線)2が形成されている。
In the first embodiment, as shown in FIG. 1, the semiconductor wafer 1 on which the semiconductor device is formed is subjected to, for example, a MOS (Metal Oxide) by a pre-process.
Various semiconductor elements such as a semiconductor transistor T are formed, and the wiring (metal film wiring) 2 which is the first wiring layer is formed of tungsten or the like on these semiconductor elements.

【0030】また、配線2は、アルミニウム、アルミニ
ウム合金、窒化チタニウムあるいはそれらの積層膜など
配線2が形成される材料であればよい。
The wiring 2 may be made of a material such as aluminum, aluminum alloy, titanium nitride, or a laminated film thereof, which can form the wiring 2.

【0031】次に、図1に示したMOSトランジスタT
はN形のMOSトランジスタであり、半導体ウエハ1に
形成されたP−WELL3内の所定の位置にリンなどが
導入された半導体領域である拡散層4,4aが形成され
ている。
Next, the MOS transistor T shown in FIG.
Is an N-type MOS transistor, and diffusion layers 4 and 4a, which are semiconductor regions into which phosphorus or the like is introduced, are formed at predetermined positions in a P-WELL 3 formed on the semiconductor wafer 1.

【0032】そして、これら拡散層4,4aの間に位置
するチャネル部分の上方には、二酸化シリコンなどから
なる絶縁膜5を介してポリシリコンなどのゲート電極6
が形成され、このゲート電極6の上部には、キャップ絶
縁膜7が形成されている。
A gate electrode 6 made of polysilicon or the like is provided above the channel portion located between the diffusion layers 4 and 4a via an insulating film 5 made of silicon dioxide or the like.
And a cap insulating film 7 is formed on the gate electrode 6.

【0033】また、拡散層4の上部には、前述した配線
2が形成され、この拡散層4と配線2とは所定の接続孔
によって接続が行われており、その他の部分には二酸化
シリコンなどからなる絶縁膜8が形成されている。
The wiring 2 described above is formed on the diffusion layer 4, and the diffusion layer 4 and the wiring 2 are connected by a predetermined connection hole, and silicon dioxide or the like is formed on the other portions. An insulating film 8 made of is formed.

【0034】さらに、形成されたMOSトランジスタT
の端部には、素子間を分離するためのフィールド絶縁膜
9が形成されており、そのフィールド絶縁膜9の下部に
は、隣接する素子を電気的に絶縁する二酸化シリコンな
どからなるチャネルストッパ10が、たとえば、LOC
OS(Local Oxidation of Sil
icon)法などにより形成されている。
Further, the formed MOS transistor T
A field insulating film 9 for separating the elements is formed at the end of the channel insulating film 9. Below the field insulating film 9, a channel stopper 10 made of silicon dioxide or the like for electrically insulating adjacent elements is formed. , For example, LOC
OS (Local Oxidation of Sil)
Ionic) method or the like.

【0035】そして、MOSトランジスタTなどの各種
の半導体素子ならびに配線2などの第1配線層が形成さ
れた半導体ウエハ1は、たとえば、酸化珪素膜などの絶
縁膜11が形成される。
On the semiconductor wafer 1 on which various semiconductor elements such as the MOS transistor T and the first wiring layer such as the wiring 2 are formed, an insulating film 11 such as a silicon oxide film is formed.

【0036】また、絶縁膜である絶縁膜11を形成する
高密度プラズマCVD装置(半導体製造装置)12は、
誘導結合方式、ヘリコン波方式あるいはECR(Ele
stric Cyclotron Resonanc
e)方式のいずれかを用いて高密度プラズマの生成を行
い、図4に示すように、半導体ウエハ(図1)の搬出搬
送部となるロードロックチャンバ13、ロードロックチ
ャンバ13に搬送された半導体ウエハ1の搬送を行う搬
送室14ならびに成膜を行う成膜室(反応室)15など
により構成されている。
Further, the high density plasma CVD apparatus (semiconductor manufacturing apparatus) 12 for forming the insulating film 11 which is an insulating film,
Inductive coupling method, helicon wave method or ECR (Ele
stric Cyclotron Resonanc
e) a high-density plasma is generated using one of the methods, and as shown in FIG. 4, the load-lock chamber 13 serving as an unloading / transporting unit of the semiconductor wafer (FIG. 1), and the semiconductor transported to the load-lock chamber 13. It is configured by a transfer chamber 14 for transferring the wafer 1 and a film forming chamber (reaction chamber) 15 for forming a film.

【0037】次に、本実施の形態の作用について、図1
〜図3のプロセス説明図、図4の高密度プラズマCVD
装置12の構成図および図5のプロセスフローチャート
図を用いて説明する。
Next, the operation of the present embodiment will be described with reference to FIG.
~ Process explanatory diagram of FIG. 3, high-density plasma CVD of FIG.
This will be described with reference to the block diagram of the device 12 and the process flowchart of FIG.

【0038】まず、図2に示すMOSトランジスタTな
どの各種の半導体素子ならびに配線2などの第1配線層
が形成された半導体ウエハ1は、ロードロックチャンバ
13に搬入され、搬送室14に設けられた搬送機構によ
り高密度プラズマCVD装置12に設けられた成膜室1
5に搬送が行われる(ステップS101)。
First, the semiconductor wafer 1 on which various semiconductor elements such as the MOS transistor T shown in FIG. 2 and the first wiring layer such as the wiring 2 are formed is loaded into the load lock chamber 13 and provided in the transfer chamber 14. Film forming chamber 1 provided in the high-density plasma CVD apparatus 12 by the transport mechanism described above.
The sheet is conveyed to No. 5 (step S101).

【0039】そして、半導体ウエハ1が成膜室15に所
定の位置に搬送され、高密度プラズマCVD装置12に
設けられた真空ポンプによって成膜室15を数mtor
r程度の低圧力になるまで真空引きする(ステップS1
02)。
Then, the semiconductor wafer 1 is transferred to the film forming chamber 15 at a predetermined position, and the film forming chamber 15 is moved several mtor by a vacuum pump provided in the high density plasma CVD apparatus 12.
Vacuuming is performed until the pressure becomes as low as r (step S1).
02).

【0040】その後、たとえば、アルゴンガスを成膜室
15内に導入し、半導体ウエハ1にRF(Radio
Frequency)電源により電源バイアスを印加し
て電子密度1011cm-3程度の高密度なプラズマを生成
し、そのプラズマによって半導体ウエハ1の表面2aに
イオンを打ち込むアルゴンスパッタエッチを行い(ステ
ップS103)、図2に示す第1配線層における配線2
の表面2aをエッチングする。
After that, for example, argon gas is introduced into the film forming chamber 15 and the semiconductor wafer 1 is subjected to RF (Radio).
A power source bias is applied by a frequency power source to generate a high-density plasma having an electron density of about 10 11 cm −3 , and argon sputter etching for implanting ions into the surface 2 a of the semiconductor wafer 1 is performed by the plasma (step S 103). Wiring 2 in the first wiring layer shown in FIG.
The surface 2a is etched.

【0041】この配線2のエッチングは、配線2の表面
2aが200オングストローム程度にエッチングされる
まで行い、配線2の表面2aを活性化、すなわち、配線
2の酸化された表面を取り除く。
The wiring 2 is etched until the surface 2a of the wiring 2 is etched to about 200 Å, and the surface 2a of the wiring 2 is activated, that is, the oxidized surface of the wiring 2 is removed.

【0042】そして、エッチングにより酸化された表面
2aが取り除かれ、図3に示すように、配線2の活性化
された表面2bが露出することになる。
Then, the surface 2a oxidized by etching is removed, and the activated surface 2b of the wiring 2 is exposed as shown in FIG.

【0043】次に、配線2のエッチングが終了すると、
高密度プラズマCVD装置12の反応室15にアルゴン
ガスと伴にシランガスおよび酸素ガスを導入し(ステッ
プS104)、再度RF電源により電源バイアスを行
い、電子密度1011cm-3程度の高密度なプラズマを生
成して高密度プラズマCVDによる成膜を行い(ステッ
プS105)、図1に示すように、配線2の表面2bに
絶縁膜11の形成を行う。
Next, when the etching of the wiring 2 is completed,
Silane gas and oxygen gas are introduced together with argon gas into the reaction chamber 15 of the high-density plasma CVD apparatus 12 (step S104), and the power source is biased again by the RF power source to generate a high-density plasma with an electron density of about 10 11 cm -3. Are formed to form a film by high-density plasma CVD (step S105), and as shown in FIG. 1, an insulating film 11 is formed on the surface 2b of the wiring 2.

【0044】よって、絶縁膜11は、配線2の表面2a
をエッチングすることにより露出した表面2b上に形成
されることになる。
Therefore, the insulating film 11 is formed on the surface 2a of the wiring 2.
Will be formed on the exposed surface 2b.

【0045】それにより、本実施に形態1によれば、絶
縁膜11の成膜初期に配線2の表面2bが酸化されるの
で、その酸化された表面2bが接着層となって絶縁膜1
1と配線2との接着性を大幅に向上させることができ
る。
As a result, according to the first embodiment, the surface 2b of the wiring 2 is oxidized at the initial stage of the formation of the insulating film 11, so that the oxidized surface 2b serves as an adhesive layer.
The adhesiveness between the wiring 1 and the wiring 2 can be significantly improved.

【0046】(実施の形態2)図6は、本発明の実施の
形態2による高密度プラズマCVD装置の構成図、図
7,図8は、本発明の実施の形態2による絶縁膜の形成
工程におけるプロセス説明図、図9は、本発明の実施の
形態2による高密度プラズマCVDによる絶縁膜の形成
工程におけるプロセスフローチャート図である。
(Embodiment 2) FIG. 6 is a block diagram of a high-density plasma CVD apparatus according to Embodiment 2 of the present invention, and FIGS. 7 and 8 are steps of forming an insulating film according to Embodiment 2 of the present invention. 9A and 9B are process flowcharts in the process of forming an insulating film by high-density plasma CVD according to the second embodiment of the present invention.

【0047】本実施の形態2においては、図6に示すよ
うに、高密度プラズマCVD装置12aに半導体ウエハ
1を加熱する加熱室(予備加熱室)16が搬送室14と
隣接して設けられている。
In the second embodiment, as shown in FIG. 6, a heating chamber (preheating chamber) 16 for heating the semiconductor wafer 1 is provided adjacent to the transfer chamber 14 in the high density plasma CVD apparatus 12a. There is.

【0048】この高密度プラズマCVD装置12aにお
けるプロセスフローを図7,図8のプロセス説明図およ
び図9のプロセスフローチャート図を用いて説明する。
The process flow in the high density plasma CVD apparatus 12a will be described with reference to the process explanatory diagrams of FIGS. 7 and 8 and the process flow chart of FIG.

【0049】まず、図7に示すMOSトランジスタTな
どの各種の半導体素子ならびに配線2などの第1配線層
が形成された半導体ウエハ1は、ロードロックチャンバ
13に搬入され、搬送室14に設けられた搬送機構によ
り高密度プラズマCVD装置12aに設けられた加熱室
16に搬送が行われる(ステップS201)。
First, the semiconductor wafer 1 on which various semiconductor elements such as the MOS transistor T shown in FIG. 7 and the first wiring layer such as the wiring 2 are formed is loaded into the load lock chamber 13 and provided in the transfer chamber 14. By the transport mechanism described above, the transport is performed to the heating chamber 16 provided in the high-density plasma CVD apparatus 12a (step S201).

【0050】また、この加熱室16内は、300℃〜3
50℃程度に加熱されており、真空ポンプによって所定
の真空度まで真空引きされている。さらに、加熱室に
は、窒素ガス、アルゴンガスなどの不活性ガスまたは水
素ガスなどのアニールガスが導入されている。
The inside of the heating chamber 16 is 300 ° C. to 3 ° C.
It is heated to about 50 ° C. and is evacuated to a predetermined degree of vacuum by a vacuum pump. Further, an inert gas such as nitrogen gas or argon gas or an annealing gas such as hydrogen gas is introduced into the heating chamber.

【0051】そして、加熱室16に搬送された半導体ウ
エハ1は、所定濃度のアニールガス中で前述した300
℃〜350℃程度の温度となるまで加熱され(ステップ
S202)、配線2の表面2aをアニーリングにより活
性化する。
Then, the semiconductor wafer 1 transferred to the heating chamber 16 is subjected to the above-mentioned 300 in the annealing gas of a predetermined concentration.
The surface 2a of the wiring 2 is activated by annealing while being heated to a temperature of about [deg.] C. to 350 [deg.] C. (step S202).

【0052】その後、表面2aが活性化された半導体ウ
エハ1は、再び搬送室14の搬送機構により数mtor
r程度の低圧力となった成膜室15に搬送される(ステ
ップS203)。
Thereafter, the semiconductor wafer 1 whose surface 2a has been activated is again moved by several mtor by the transfer mechanism of the transfer chamber 14.
The film is transferred to the film forming chamber 15 which has a low pressure of about r (step S203).

【0053】次に、高密度プラズマCVD装置12aの
反応室15にアルゴンガスと伴にシランガスおよび酸素
ガスを導入し(ステップS204)、RF電源により電
源バイアスを行い、電子密度1011cm-3程度の高密度
なプラズマを生成して高密度プラズマCVDによる成膜
を行い(ステップS205)、図8に示すように、たと
えば、酸化珪素膜などの絶縁膜11の形成を行う。
Next, silane gas and oxygen gas together with argon gas are introduced into the reaction chamber 15 of the high-density plasma CVD apparatus 12a (step S204), and a power source bias is applied by an RF power source to have an electron density of about 10 11 cm -3. The high density plasma is generated to form a film by high density plasma CVD (step S205), and an insulating film 11 such as a silicon oxide film is formed as shown in FIG.

【0054】よって、半導体ウエハ1における配線2
は、熱エネルギーを持った活性な状態となっており、こ
の状態から成膜を行うことによって配線2の表面2aと
絶縁膜11との界面に中間層が形成され、接着性が向上
することになる。
Therefore, the wiring 2 in the semiconductor wafer 1
Is in an active state having thermal energy, and by forming a film from this state, an intermediate layer is formed at the interface between the surface 2a of the wiring 2 and the insulating film 11, and the adhesiveness is improved. Become.

【0055】また、配線2の表面2aを不活性ガスまた
は水素ガスの雰囲気中でアニーリングして活性化させる
ことにより、配線2の表面2aを改質し、高密度プラズ
マCVD装置12aの成膜時に接着層となる界面が形成
されやすい状態とすることができる。
Further, the surface 2a of the wiring 2 is annealed and activated in an atmosphere of an inert gas or a hydrogen gas to modify the surface 2a of the wiring 2 and to form a film in the high density plasma CVD apparatus 12a. It is possible to make a state in which an interface serving as an adhesive layer is easily formed.

【0056】それにより、本実施に形態2では、半導体
ウエハ1を加熱室16において不活性ガスまたは水素ガ
スの雰囲気中でアニーリングすることにより、より接着
層が形成されやすい状態となり、表面2aが接着層とな
って絶縁膜11と配線2との接着性を大幅に向上させる
ことができる。
As a result, in the second embodiment, the semiconductor wafer 1 is annealed in the heating chamber 16 in the atmosphere of the inert gas or the hydrogen gas, so that the adhesive layer is more easily formed and the surface 2a is bonded. As a layer, the adhesiveness between the insulating film 11 and the wiring 2 can be significantly improved.

【0057】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
The invention made by the present inventor has been specifically described above based on the embodiments of the present invention, but the present invention is not limited to the above-mentioned embodiments, and various modifications can be made without departing from the scope of the invention. It goes without saying that it can be changed.

【0058】[0058]

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
Advantageous effects obtained by typical ones of the inventions disclosed by the present application will be briefly described as follows.
It is as follows.

【0059】(1)本発明によれば、金属配線膜の表面
をエッチングした後に絶縁膜を形成することにより、金
属配線膜と絶縁膜との接着性を大幅に向上させることが
できる。
(1) According to the present invention, the adhesion between the metal wiring film and the insulating film can be significantly improved by forming the insulating film after etching the surface of the metal wiring film.

【0060】(2)また、本発明では、金属膜配線の表
面のエッチングを高密度プラズマCVDにより絶縁膜を
形成する反応室内で行うことにより、簡単な装置構成で
短時間で容易に金属膜配線の表面のエッチングを行うこ
とができる。
(2) Further, in the present invention, the surface of the metal film wiring is etched in the reaction chamber where the insulating film is formed by high density plasma CVD, so that the metal film wiring can be easily carried out in a short time with a simple device structure. The surface of the can be etched.

【0061】(3)さらに、本発明においては、半導体
ウエハに形成された絶縁膜の形成前に真空中または水素
ガス、不活性ガスの雰囲気中で予備加熱することによ
り、配線の表面と絶縁膜との界面の接着性を向上させる
ことができる。
(3) Furthermore, in the present invention, the surface of the wiring and the insulating film are preheated in a vacuum or in an atmosphere of hydrogen gas or an inert gas before forming the insulating film formed on the semiconductor wafer. The adhesiveness of the interface with the can be improved.

【0062】(4)また、本発明によれば、上記(1)
〜(3)により、金属配線膜と高密度プラズマCVDに
より形成された絶縁膜との接着性が大幅に向上するの
で、半導体装置製造の歩留まりを向上させることができ
る。
(4) According to the present invention, the above (1)
By (3) to (3), the adhesiveness between the metal wiring film and the insulating film formed by high-density plasma CVD is significantly improved, so that the yield of semiconductor device manufacturing can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態1による絶縁膜の形成後の
半導体装置の断面図である。
FIG. 1 is a cross-sectional view of a semiconductor device after forming an insulating film according to a first embodiment of the present invention.

【図2】本発明の実施の形態1による絶縁膜の形成工程
におけるプロセス説明図である。
FIG. 2 is a process explanatory diagram in the insulating film forming step according to the first embodiment of the present invention.

【図3】本発明の実施の形態1による絶縁膜の形成工程
におけるプロセス説明図である。
FIG. 3 is a process explanatory diagram in the process of forming the insulating film according to the first embodiment of the present invention.

【図4】本発明の実施の形態1による高密度プラズマC
VD装置の構成図である。
FIG. 4 is a high-density plasma C according to the first embodiment of the present invention.
It is a block diagram of a VD apparatus.

【図5】本発明の実施の形態1による高密度プラズマC
VDによる絶縁膜の形成工程におけるプロセスフローチ
ャート図である。
FIG. 5 is a high-density plasma C according to the first embodiment of the present invention.
It is a process flowchart figure in the formation process of the insulating film by VD.

【図6】本発明の実施の形態2による高密度プラズマC
VD装置の構成図である。
FIG. 6 is a high-density plasma C according to the second embodiment of the present invention.
It is a block diagram of a VD apparatus.

【図7】本発明の実施の形態2による絶縁膜の形成工程
におけるプロセス説明図である。
FIG. 7 is a process explanatory diagram in the process of forming an insulating film according to the second embodiment of the present invention.

【図8】本発明の実施の形態2による絶縁膜の形成工程
におけるプロセス説明図である。
FIG. 8 is a process explanatory view in the insulating film forming step according to the second embodiment of the present invention.

【図9】本発明の実施の形態2による高密度プラズマC
VDによる絶縁膜の形成工程におけるプロセスフローチ
ャート図である。
FIG. 9 is a high-density plasma C according to the second embodiment of the present invention.
It is a process flowchart figure in the formation process of the insulating film by VD.

【符号の説明】[Explanation of symbols]

1 半導体ウエハ 2 配線(金属膜配線) 2a 表面 2b 表面 3 P−WELL 4 拡散層 4a 拡散層 5 絶縁膜 6 ゲート電極 7 キャップ絶縁膜 8 絶縁膜 9 フィールド絶縁膜 10 チャネルストッパ 11 絶縁膜 12 高密度プラズマCVD装置(半導体製造装置) 12a 高密度プラズマCVD装置(半導体製造装置) 13 ロードロックチャンバ 14 搬送室 15 成膜室(反応室) 16 加熱室(予備加熱室) T MOSトランジスタ 1 semiconductor wafer 2 wiring (metal film wiring) 2a surface 2b surface 3 P-WELL 4 diffusion layer 4a diffusion layer 5 insulating film 6 gate electrode 7 cap insulating film 8 insulating film 9 field insulating film 10 channel stopper 11 insulating film 12 high density Plasma CVD apparatus (semiconductor manufacturing apparatus) 12a High density plasma CVD apparatus (semiconductor manufacturing apparatus) 13 Load lock chamber 14 Transfer chamber 15 Film forming chamber (reaction chamber) 16 Heating chamber (preheating chamber) T MOS transistor

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/31 H01L 21/31 C 21/316 21/316 X 21/31 21/95 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication location H01L 21/31 H01L 21/31 C 21/316 21/316 X 21/31 21/95

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 金属膜配線が形成された半導体ウエハに
高密度プラズマCVDにより絶縁膜を形成する半導体装
置の製造方法であって、前記金属膜配線の表面をエッチ
ングした直後に前記絶縁膜を形成することを特徴とする
半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, wherein an insulating film is formed on a semiconductor wafer having metal film wiring formed thereon by high-density plasma CVD, wherein the insulating film is formed immediately after etching the surface of the metal film wiring. A method of manufacturing a semiconductor device, comprising:
【請求項2】 請求項1記載の半導体装置の製造方法に
おいて、前記金属膜配線の表面のエッチングを高密度プ
ラズマCVDにより絶縁膜を形成する反応室内により行
うことを特徴とする半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the surface of the metal film wiring is etched in a reaction chamber where an insulating film is formed by high density plasma CVD. .
【請求項3】 請求項2記載の半導体装置の製造方法に
おいて、前記反応室内で行われる前記金属膜配線の表面
のエッチングが不活性ガスを用いたイオンスパッタであ
ることを特徴とする半導体装置の製造方法。
3. The method for manufacturing a semiconductor device according to claim 2, wherein the etching of the surface of the metal film wiring performed in the reaction chamber is ion sputtering using an inert gas. Production method.
【請求項4】 金属膜配線が形成された半導体ウエハに
高密度プラズマCVDにより絶縁膜を形成する半導体装
置の製造方法であって、前記絶縁膜の形成前に前記半導
体ウエハを真空中での予備加熱を行うことを特徴とする
半導体装置の製造方法。
4. A method of manufacturing a semiconductor device in which an insulating film is formed on a semiconductor wafer on which metal film wiring is formed by high-density plasma CVD, wherein the semiconductor wafer is preliminarily vacuumed before the insulating film is formed. A method for manufacturing a semiconductor device, which comprises heating.
【請求項5】 金属膜配線が形成された半導体ウエハに
高密度プラズマCVDにより絶縁膜を形成する半導体装
置の製造方法であって、前記絶縁膜の形成前に前記半導
体ウエハを水素ガスまたは不活性ガスの雰囲気中で予備
加熱を行うことを特徴とする半導体装置の製造方法。
5. A method of manufacturing a semiconductor device, wherein an insulating film is formed on a semiconductor wafer having metal film wiring formed thereon by high-density plasma CVD, wherein the semiconductor wafer is hydrogen gas or inert before forming the insulating film. A method of manufacturing a semiconductor device, comprising preheating in a gas atmosphere.
【請求項6】 金属膜配線が形成された半導体ウエハに
高密度プラズマCVDにより絶縁膜を形成する半導体製
造装置であって、高密度プラズマCVDにより絶縁膜を
形成する反応室の近傍に前記半導体ウエハを予備加熱す
る予備加熱室を設けたことを特徴とする半導体製造装
置。
6. A semiconductor manufacturing apparatus for forming an insulating film on a semiconductor wafer on which metal film wiring is formed by high density plasma CVD, wherein the semiconductor wafer is provided in the vicinity of a reaction chamber where the insulating film is formed by high density plasma CVD. A semiconductor manufacturing apparatus comprising a preheating chamber for preheating.
JP5018096A 1996-03-07 1996-03-07 Manufacture of semiconductor device and semiconductor manufacture device used therefor Pending JPH09246377A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5018096A JPH09246377A (en) 1996-03-07 1996-03-07 Manufacture of semiconductor device and semiconductor manufacture device used therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5018096A JPH09246377A (en) 1996-03-07 1996-03-07 Manufacture of semiconductor device and semiconductor manufacture device used therefor

Publications (1)

Publication Number Publication Date
JPH09246377A true JPH09246377A (en) 1997-09-19

Family

ID=12852006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5018096A Pending JPH09246377A (en) 1996-03-07 1996-03-07 Manufacture of semiconductor device and semiconductor manufacture device used therefor

Country Status (1)

Country Link
JP (1) JPH09246377A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1077480A1 (en) * 1999-08-17 2001-02-21 Applied Materials, Inc. Method and apparatus to enchance properties of Si-O-C low K films
US6602806B1 (en) 1999-08-17 2003-08-05 Applied Materials, Inc. Thermal CVD process for depositing a low dielectric constant carbon-doped silicon oxide film

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1077480A1 (en) * 1999-08-17 2001-02-21 Applied Materials, Inc. Method and apparatus to enchance properties of Si-O-C low K films
US6602806B1 (en) 1999-08-17 2003-08-05 Applied Materials, Inc. Thermal CVD process for depositing a low dielectric constant carbon-doped silicon oxide film
US6635575B1 (en) 1999-08-17 2003-10-21 Applied Materials, Inc. Methods and apparatus to enhance properties of Si-O-C low K films

Similar Documents

Publication Publication Date Title
US7413987B2 (en) Method for manufacturing a semiconductor device
JP2997328B2 (en) Method of forming conductive layer of titanium silicide on silicon semiconductor wafer
US4923822A (en) Method of fabricating a semiconductor device by capping a conductive layer with a nitride layer
JP2978748B2 (en) Method for manufacturing semiconductor device
EP0849777A2 (en) Method of manufacturing a gate electrode
US6051281A (en) Method of forming a titanium film and a barrier metal film on a surface of a substrate through lamination
JP2007311540A (en) Method of manufacturing semiconductor device
JPH02230739A (en) Method of applying fire-resistant metal
US6235618B1 (en) Method for forming nanometer-sized silicon quantum dots
US6162717A (en) Method of manufacturing MOS gate utilizing a nitridation reaction
JP2013110418A (en) Semiconductor device manufacturing method
JPH09246377A (en) Manufacture of semiconductor device and semiconductor manufacture device used therefor
US20030132521A1 (en) Method for electrical interconnection employing salicide bridge
US6545370B1 (en) Composite silicon nitride sidewall spacers for reduced nickel silicide bridging
JPH10144625A (en) Manufacture of semiconductor device
JP4366805B2 (en) Embedding method
US6537621B1 (en) Method of forming a titanium film and a barrier film on a surface of a substrate through lamination
JP4749654B2 (en) Silicon oxide liner for reducing nickel silicide bridges
JPH09260366A (en) Manufacture of semiconductor device
US20040224501A1 (en) Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena
US6399494B1 (en) Method of making a semiconductor device
JP3327994B2 (en) Method for manufacturing semiconductor device
JPH04368125A (en) Semiconductor device and manufacture thereof
EP0292042B1 (en) Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition
KR101024634B1 (en) Method of manufacturing semiconductor device