JPH09237685A - Lighting system - Google Patents

Lighting system

Info

Publication number
JPH09237685A
JPH09237685A JP4361896A JP4361896A JPH09237685A JP H09237685 A JPH09237685 A JP H09237685A JP 4361896 A JP4361896 A JP 4361896A JP 4361896 A JP4361896 A JP 4361896A JP H09237685 A JPH09237685 A JP H09237685A
Authority
JP
Japan
Prior art keywords
circuit
output
high frequency
load circuit
arc discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4361896A
Other languages
Japanese (ja)
Inventor
Koji Fujimoto
幸司 藤本
Akio Okude
章雄 奥出
Shiyougo Ichimura
省互 一村
Yasuhiro Kudo
康宏 工藤
Yoshimitsu Hiratomo
喜光 平伴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP4361896A priority Critical patent/JPH09237685A/en
Publication of JPH09237685A publication Critical patent/JPH09237685A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a lighting system in which arc discharge is not continued even when the arc discharge is generated by a contact failure or the like. SOLUTION: A constant current high frequency power source 1 uses an AC power source AC as a power source to output high frequency waves. A load circuit 2 supplies power through a current transformer Tr connected to an output line W to a lamp La. When arc discharge is generated by a contact failure or the like on the output line W, a phase detection circuit detects arc discharge generated based on phase difference between a voltage phase and a current phase, and it stops an output of the constant current high frequency power source 1.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、定電流高周波源の
出力により照明負荷を点灯させる照明装置に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lighting device for lighting a lighting load by the output of a constant current high frequency source.

【0002】[0002]

【従来の技術】従来より、図14に示すように、商用電
源のような交流電源ACを電源とする定電流高周波電源
1から照明負荷である放電灯Laを含む負荷回路2に電
力を供給することによって放電灯Laを点灯させるよう
にした照明装置が提案されている(特開平6−2039
82号公報)。
2. Description of the Related Art Conventionally, as shown in FIG. 14, electric power is supplied from a constant-current high-frequency power source 1 using an AC power source AC such as a commercial power source to a load circuit 2 including a discharge lamp La as a lighting load. Therefore, a lighting device has been proposed in which the discharge lamp La is turned on (Japanese Patent Laid-Open No. 6-2039).
No. 82).

【0003】負荷回路2は、定電流高周波電源1の出力
端子X,Y間に接続される絶縁被覆電線である出力線W
と、環状コアに2次巻線n2 を巻装した電流トランスT
rと、電流トランスTrの2次巻線n2 の両端間に接続
された放電灯Laとを備え、放電灯Laとしてはフィラ
メントを備えるものを用い、予熱用のコンデンサCp
放電灯Laのフィラメントの非電源側端間に接続してあ
る。出力線Wは電流トランスTrの環状コアに挿通され
ることにより電流トランスTrの1次巻線として機能す
る。この構成では、放電灯Laが複数であっても放電灯
Laの灯数に応じた個数の電流トランスTrを設け、各
電流トランスTrの2次巻線n2 に放電灯Laを接続す
るとともに出力線Wを電流トランスTrに挿通すればよ
いから、放電灯Laの灯数にかかわらず施工が容易であ
るという利点を有している。
The load circuit 2 is an output wire W which is an insulation coated electric wire connected between the output terminals X and Y of the constant current high frequency power supply 1.
And a current transformer T in which a secondary winding n 2 is wound around an annular core
r and a discharge lamp La connected between both ends of the secondary winding n 2 of the current transformer Tr, a discharge lamp La having a filament is used, and a preheating capacitor C p is connected to the discharge lamp La. It is connected between the non-power supply side ends of the filament. The output line W functions as a primary winding of the current transformer Tr by being inserted into the annular core of the current transformer Tr. In this configuration, even if there are a plurality of discharge lamps La, as many current transformers Tr as the number of discharge lamps La are provided, and the discharge lamps La are connected to the secondary winding n 2 of each current transformer Tr and output. Since it is sufficient to insert the wire W into the current transformer Tr, there is an advantage that construction is easy regardless of the number of discharge lamps La.

【0004】[0004]

【発明が解決しようとする課題】ところで、上述した照
明装置では、出力端子X,Yへの出力線Wの接続が不完
全である場合(出力端子X,Yと出力線Wとの接触不
良、あるいは出力端子X,Yとして端子ねじを備えた端
子を用いるのであれば端子ねじに緩みがある場合など)
のように定電流高周波電源1の出力端子X,Y間の電流
経路(厳密には出力線W以外に出力端子X,Yと出力線
Wとの接続部も含んでいるが、以下では出力線W上と述
べることにする)のいずれかの箇所でアーク放電が生じ
ることがある。アーク放電が生じると出力線Wの絶縁被
覆が過熱されて溶けたり燃えたりして発火あるいは発煙
し、場合によっては充電部である芯線が露出するなどの
問題が生じることがある。
By the way, in the above-described lighting device, when the connection of the output line W to the output terminals X and Y is incomplete (contact failure between the output terminals X and Y and the output line W, Or if terminals with terminal screws are used as the output terminals X and Y, if the terminal screws are loose, etc.)
As described above, the current path between the output terminals X and Y of the constant-current high-frequency power source 1 (strictly speaking, in addition to the output line W, the connection portion between the output terminals X and Y and the output line W is also included, Arc discharge may occur at any one of (W). When the arc discharge occurs, the insulating coating of the output wire W is overheated and melts or burns to ignite or smoke, and in some cases, a problem may occur in that the core wire that is the charging portion is exposed.

【0005】とくに、定電流高周波電源1から出力され
る高周波電流では電離したイオンが消滅する前に再び電
圧が印加されるから、商用電源周波数の電流に比べると
アーク放電が持続しやすく、しかも定電流高周波電源1
は出力電流を一定に保とうとするから、出力線W上のイ
ンピーダンスが増加すれば出力端子X,Y間の電圧が上
昇することになり、アーク放電が持続されやすくなる。
このように、定電流高周波電源1を用いて照明負荷を点
灯させる照明装置では、出力線W上でアーク放電が生じ
るような状態になるとアーク放電が持続されやすいもの
である。
In particular, with the high-frequency current output from the constant-current high-frequency power source 1, the voltage is applied again before the ionized ions are extinguished, so that arc discharge is more likely to continue as compared with the current at the frequency of the commercial power source, and the constant voltage is constant. Current high frequency power supply 1
Tries to keep the output current constant, the increase in the impedance on the output line W causes the voltage between the output terminals X and Y to rise, and the arc discharge is easily sustained.
As described above, in the lighting device that uses the constant-current high-frequency power supply 1 to turn on the lighting load, the arc discharge is likely to be sustained when the arc discharge occurs on the output line W.

【0006】定電流高周波電源1を用いて照明負荷を点
灯させる構成としては、図15に示すように、複数ター
ンの1次巻線n1 を備えた電流トランスTrを設けるも
のも考えられている。この照明装置では電流トランスT
rは端子台6を介して出力線Wに接続される。したがっ
て、出力線W上に多数の電気的接続部が存在しており、
接触不良の生じる箇所が一層多くなるから、出力線W上
でアーク放電がさらに生じやすいことになる。
As a configuration for lighting a lighting load using the constant current high frequency power source 1, as shown in FIG. 15, a configuration in which a current transformer Tr having a plurality of turns of primary winding n 1 is provided is also considered. . In this lighting device, the current transformer T
r is connected to the output line W via the terminal block 6. Therefore, there are many electrical connections on the output line W,
Since there are more places where contact failure occurs, arc discharge is more likely to occur on the output line W.

【0007】本発明は上記事由に鑑みて為されたもので
あり、その目的は、接触不良などによるアーク放電が発
生しても、アーク放電が持続することのない照明装置を
提供することにある。
The present invention has been made in view of the above circumstances, and an object thereof is to provide a lighting device in which arc discharge does not continue even if arc discharge occurs due to contact failure or the like. .

【0008】[0008]

【課題を解決するための手段】請求項1の発明は、交流
電源を電源とし電流を一定とした高周波を出力する定電
流高周波電源と、定電流高周波電源の出力端子間に接続
された照明負荷を含む負荷回路と、定電流高周波電源か
ら負荷回路への電流経路でのアーク放電の発生を検出す
る放電検出手段と、放電検出手段によるアーク放電の検
出時に定電流高周波電源から負荷回路への出力を制限す
る保護手段とを備えることを特徴とするものである。
According to a first aspect of the present invention, a constant current high frequency power source for outputting a high frequency with a constant current from an AC power source as a power source, and a lighting load connected between output terminals of the constant current high frequency power source. A discharge circuit that detects the occurrence of arc discharge in the current path from the constant current high frequency power supply to the load circuit, and the output from the constant current high frequency power supply to the load circuit when arc discharge is detected by the discharge detection means. And a protection means for limiting the above.

【0009】この構成によれば、定電流高周波電源の出
力端子間に接続されている負荷回路において接続不良な
どによってアーク放電が生じたときに、そのアーク放電
を検出して負荷回路への出力を制限するから、アーク放
電の持続を防止することができ、結果的にアーク放電か
ら発火や発煙などの危険な状態に陥ることを防止するこ
とができるのである。
According to this structure, when an arc discharge occurs due to a connection failure or the like in the load circuit connected between the output terminals of the constant current high frequency power supply, the arc discharge is detected and the output to the load circuit is output. Because of the limitation, it is possible to prevent the continuation of the arc discharge, and consequently prevent the arc discharge from falling into a dangerous state such as ignition or smoke.

【0010】請求項2の発明は、請求項1の発明におい
て、放電検出手段が定電流高周波電源の出力電圧と負荷
回路に流れる電流との位相差を検出する位相検出回路よ
りなり、位相検出回路は負荷回路に流れる電流が定電流
高周波電源の出力電圧に対して進相になるとアーク放電
が生じていると判定するものである。請求項3の発明
は、請求項1の発明において、放電検出手段が負荷回路
に流れる電流波形の対称性を検出する電流バランス検出
回路よりなり、負荷回路に流れる電流の大きさに向きに
よる差が生じるとアーク放電が生じていると判定するも
のである。
According to a second aspect of the present invention, in the first aspect of the invention, the discharge detecting means comprises a phase detecting circuit for detecting a phase difference between the output voltage of the constant current high frequency power source and the current flowing through the load circuit. Is for determining that arc discharge has occurred when the current flowing in the load circuit leads the output voltage of the constant current high frequency power supply. According to a third aspect of the present invention, in the first aspect of the present invention, the discharge detecting means includes a current balance detection circuit that detects the symmetry of the waveform of the current flowing through the load circuit, and the magnitude of the current flowing through the load circuit varies depending on the direction. When it occurs, it is determined that arc discharge has occurred.

【0011】請求項4の発明は、請求項1の発明におい
て、放電検出手段が定電流高周波電源の出力端子間の電
圧波形の対称性を検出する電圧バランス検出回路よりな
り、電圧波形が非対称になるとアーク放電が生じている
と判定するものである。請求項5の発明は、請求項1な
いし請求項3の発明において、アーク放電が検出される
と保護手段が定電流高周波電源から負荷回路への出力を
停止するものである。
According to a fourth aspect of the present invention, in the first aspect of the present invention, the discharge detecting means comprises a voltage balance detecting circuit for detecting the symmetry of the voltage waveform between the output terminals of the constant current high frequency power source, and the voltage waveform is asymmetrical. Then, it is determined that arc discharge has occurred. According to a fifth aspect of the invention, in the first to third aspects of the invention, the protection means stops the output from the constant current high frequency power supply to the load circuit when the arc discharge is detected.

【0012】請求項6の発明は、請求項1ないし請求項
3の発明において、アーク放電が検出されると保護手段
が定電流高周波電源から負荷回路に対して間欠的に出力
を供給するものである。請求項7の発明は、請求項1な
いし請求項3の発明において、アーク放電が検出される
と保護手段が定電流高周波電源から負荷回路への出力電
圧を低下させるものである。
According to a sixth aspect of the present invention, in the first to third aspects of the invention, when arc discharge is detected, the protection means intermittently supplies an output from the constant current high frequency power source to the load circuit. is there. According to a seventh aspect of the present invention, in the first to third aspects of the invention, the protection means reduces the output voltage from the constant current high frequency power supply to the load circuit when arc discharge is detected.

【0013】請求項8の発明は、請求項1ないし請求項
7の発明において、定電流高周波電源が、負荷回路との
間に挿入される誘導性インピーダンス素子と出力端子間
に接続される容量性インピーダンス素子との少なくとも
一方を備えるものである。この構成によれば、定電流高
周波電源に誘導性インピーダンス素子や容量性インピー
ダンス素子設けていることによって、負荷回路の誘導性
インピーダンスや容量性インピーダンスが多少変動して
も、その影響を受けることがない。
According to an eighth aspect of the present invention, in the first to seventh aspects of the present invention, the constant current high frequency power source is connected between the inductive impedance element inserted between the load circuit and the output terminal and the capacitive element connected between the output terminals. It is provided with at least one of an impedance element. According to this configuration, since the constant current high frequency power supply is provided with the inductive impedance element and the capacitive impedance element, even if the inductive impedance and the capacitive impedance of the load circuit fluctuate to some extent, they are not affected. .

【0014】本発明は以下の知見に基づくものである。
図14、図15などに示した従来構成の負荷回路2の等
価回路を考えると、図16のように、容量性インピーダ
ンスC0 と抵抗成分R0 の並列回路に誘導性インピーダ
ンスL0 を直列接続したものになる。誘導性インピーダ
ンスL0 は主として出力線Wのインダクタンス成分であ
り、抵抗成分R0 は主としてランプLaの抵抗成分であ
る。したがって、ランプLaの点灯時にはこの等価回路
の振動周波数f1 は数1で与えられる。
The present invention is based on the following findings.
Considering the equivalent circuit of the load circuit 2 having the conventional configuration shown in FIGS. 14 and 15, the inductive impedance L 0 is connected in series to the parallel circuit of the capacitive impedance C 0 and the resistance component R 0 as shown in FIG. It will be what you did. The inductive impedance L 0 is mainly the inductance component of the output line W, and the resistance component R 0 is mainly the resistance component of the lamp La. Therefore, when the lamp La is turned on, the vibration frequency f 1 of this equivalent circuit is given by the equation 1 .

【0015】[0015]

【数1】 [Equation 1]

【0016】これは正常時であるが、出力線W上でアー
ク放電が生じているときには、放電の生じている箇所は
インピーダンスZを持つから、出力線Wの浮遊容量C1
が無視できなくなる。つまり、等価回路は図17のよう
になる。この等価回路では容量性インピーダンスC0
浮遊容量C1 が直列接続されるから、等価回路の容量性
インピーダンスの総量は図16に示した等価回路よりも
小さくなり、結果的にアーク放電が生じているときには
等価回路の振動周波数f2 はアーク放電の生じていない
場合よりも高くなる(f1 <f2 )。言い換えると、図
16の等価回路に対して図17の等価回路では浮遊容量
1 が直列に挿入されることによって負荷回路2の両端
電圧の位相に対して負荷回路2を流れる電流の位相が進
んだ電流進相モードに近い動作になる。
This is a normal time, but when an arc discharge is occurring on the output line W, the stray capacitance C 1 of the output line W is because the place where the discharge is occurring has the impedance Z.
Cannot be ignored. That is, the equivalent circuit is as shown in FIG. In this equivalent circuit, since the stray capacitance C 1 is connected in series to the capacitive impedance C 0 , the total amount of the capacitive impedance of the equivalent circuit is smaller than that of the equivalent circuit shown in FIG. 16, resulting in arc discharge. When it is, the vibration frequency f 2 of the equivalent circuit is higher than that when no arc discharge occurs (f 1 <f 2 ). In other words, in the equivalent circuit of FIG. 17, the stray capacitance C 1 is inserted in series in the equivalent circuit of FIG. 16, so that the phase of the current flowing through the load circuit 2 advances with respect to the phase of the voltage across the load circuit 2. However, the operation is similar to the current advance mode.

【0017】また、アーク放電が生じるときには、アー
ク放電が生じている箇所の両端の物質や放電の状態に応
じて、放電の生じやすい向きと放電の生じにくい向きと
ができるから、アーク放電が生じているときには負荷回
路2の両端間の電圧や負荷回路2に流れる電流の大きさ
や、負荷回路2に流れる電流の向きに応じて変化するこ
とになる。
Further, when an arc discharge occurs, the direction in which the discharge is likely to occur and the direction in which the discharge is unlikely to occur can be made depending on the substances at both ends of the location where the arc discharge is occurring and the discharge state. During this time, the voltage varies depending on the voltage across the load circuit 2, the magnitude of the current flowing through the load circuit 2, and the direction of the current flowing through the load circuit 2.

【0018】以上説明したように、出力線W上でアーク
放電が生じていることは、負荷回路2の電圧位相と電流
位相との差や、負荷回路2の両端電圧や負荷回路2に流
れる電流の正負両極性でのピーク値の差に基づいて検出
することができる。したがって、アーク放電の持続を防
止するには、上述の技術により出力線W上でのアーク放
電を検出し、アーク放電が生じたときにはアーク放電が
持続しなくなる方向に負荷回路2への電圧や電流を制御
すればよいのである。
As described above, the occurrence of arc discharge on the output line W is caused by the difference between the voltage phase and the current phase of the load circuit 2, the voltage across the load circuit 2 and the current flowing through the load circuit 2. It can be detected based on the difference between the peak values of both positive and negative polarities. Therefore, in order to prevent the continuation of the arc discharge, the arc discharge on the output line W is detected by the above-described technique, and when the arc discharge occurs, the voltage or the current to the load circuit 2 tends to become unsustainable. To control.

【0019】[0019]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(実施形態1)本実施形態は、図1に示すように、交流
電源ACの入力により一定電流の高周波出力を得る定電
流高周波電源1を備え、負荷回路2は電流トランスTr
と放電灯Laと予熱用のコンデンサCp とからなる。図
では放電灯Laを複数灯点灯させる構成を示してあり、
各放電灯Laごとに電流トランスTrおよび予熱コンデ
ンサCp が接続されている。また、各電流トランスTr
の1次巻線n1 は互いに直列接続されている。この構成
は図15に示した従来構成と同様であるが、本実施形態
では定電流高周波電源1と負荷回路2との間に放電検出
手段および保護手段としての位相検出回路3を挿入し、
負荷回路2を接続する出力端子X,Y間の電圧の位相
と、負荷回路2に流れる電流の位相との位相差を検出す
るとともに、検出した位相差に基づいて定電流高周波電
源1の出力を制御するように構成してある。ここに、位
相検出回路3と出力端子X,Yとの間にはインダクタL
が挿入される。
(Embodiment 1) As shown in FIG. 1, this embodiment includes a constant-current high-frequency power source 1 that obtains a high-frequency output of a constant current by inputting an AC power source AC, and a load circuit 2 includes a current transformer Tr
And a discharge lamp La and a preheating capacitor C p . The figure shows a configuration in which a plurality of discharge lamps La are lit,
A current transformer Tr and a preheating capacitor C p are connected to each discharge lamp La. In addition, each current transformer Tr
Primary windings n 1 are connected in series with each other. This configuration is the same as the conventional configuration shown in FIG. 15, but in the present embodiment, a phase detection circuit 3 as a discharge detection means and a protection means is inserted between the constant current high frequency power supply 1 and the load circuit 2,
The phase difference between the voltage phase between the output terminals X and Y connecting the load circuit 2 and the phase of the current flowing through the load circuit 2 is detected, and the output of the constant current high frequency power supply 1 is detected based on the detected phase difference. It is configured to control. Here, an inductor L is provided between the phase detection circuit 3 and the output terminals X and Y.
Is inserted.

【0020】定電流高周波電源1は、図2に示すよう
に、商用電源のような交流電源ACを全波整流するダイ
オードブリッジよりなる全波整流器DBと、全波整流器
DBの出力を昇圧するとともに入力電流に休止期間が生
じないようにしながらも平滑された直流電圧を出力する
昇圧形のチョッパ回路11と、チョッパ回路11から出
力された直流電圧を高周波交流電圧に変換するフルブリ
ッジ形のインバータ回路12とからなる。
As shown in FIG. 2, the constant-current high-frequency power source 1 boosts the output of the full-wave rectifier DB and a full-wave rectifier DB which is a diode bridge for full-wave rectifying an AC power source AC such as a commercial power source. A step-up chopper circuit 11 that outputs a smoothed DC voltage while preventing a pause in the input current, and a full-bridge inverter circuit that converts the DC voltage output from the chopper circuit 11 into a high-frequency AC voltage. It consists of 12.

【0021】チョッパ回路11は、周知のように、全波
整流器DBの直流出力端間にインダクタL1 とスイッチ
ング素子(MOSFET)Q1 との直列回路を接続し、
さらに、スイッチング素子Q1 にダイオードD1 と平滑
コンデンサCB との直列回路を並列接続したものであ
り、スイッチング素子Q1 はチョッパ制御部13によっ
て高周波でオン・オフするように制御される。また、平
滑コンデンサCB の両端電圧は抵抗R1 ,R2 により分
圧され、チョッパ制御部13は、抵抗R2 の両端電圧に
基づいて平滑コンデンサCB の両端電圧がほぼ一定電圧
に保たれるようにスイッチング素子Q1 のオン期間をP
WM制御する。
As is well known, the chopper circuit 11 connects a series circuit of an inductor L 1 and a switching element (MOSFET) Q 1 between the DC output terminals of the full-wave rectifier DB,
Further, which the series circuit of the diode D 1 to the switching element Q 1 and the smoothing capacitor C B connected in parallel, the switching element Q 1 is controlled so as to turn on and off at a high frequency by the chopper control unit 13. Further, the voltage across the smoothing capacitor C B is divided by the resistors R 1 and R 2 , and the chopper control unit 13 maintains the voltage across the smoothing capacitor C B at a substantially constant voltage based on the voltage across the resistor R 2. P oN period of the switching element Q 1 so that
WM control.

【0022】チョッパ回路11では、スイッチング素子
1 のオン期間にインダクタL1 にエネルギが蓄積さ
れ、スイッチング素子Q1 のオフ期間にインダクタL1
からエネルギが放出されるときにインダクタL1 の両端
に生じる電圧と全波整流器DBの出力電圧との加算電圧
がダイオードD1 を通して平滑コンデンサCB に印加さ
れることによって、平滑コンデンサCB の両端電圧を全
波整流器DBの出力電圧よりも昇圧する。また、スイッ
チング素子Q1 のオン期間にインダクタL1 に電流が流
れ、スイッチング素子Q1 のオフ期間には平滑コンデン
サCB への充電電流が流れるから、交流電源ACの電圧
にかかわらず交流電源ACから全波整流器DBに対して
電流を流し続けることができ、チョッパ回路11を用い
ずに全波整流器DBと平滑コンデンサCB とだけを用い
て直流電圧を得る場合よりも、入力電流歪を少なくする
ことができ、しかも力率を高くすることができる。
[0022] In the chopper circuit 11, the energy is accumulated in inductor L 1 during the ON period of the switching element Q 1, inductor L 1 in the OFF period of the switching element Q 1
By adding the voltage of the output voltage of the voltage and the full-wave rectifier DB generated across the inductor L 1 is applied to the smoothing capacitor C B through the diode D 1 when the energy is emitted from both ends of the smoothing capacitor C B The voltage is boosted above the output voltage of the full-wave rectifier DB. Further, a current flows through the inductor L 1 during the ON period of the switching element Q 1, since the OFF period of the switching element Q 1 charging current flows to the smoothing capacitor C B, the AC power source AC regardless of the voltage of the AC power supply AC Current can be continuously supplied to the full-wave rectifier DB from, and the input current distortion is smaller than that in the case where the DC voltage is obtained by using only the full-wave rectifier DB and the smoothing capacitor C B without using the chopper circuit 11. The power factor can be increased.

【0023】上述したチョッパ制御部13は、汎用のス
イッチング電源用集積回路を用いたものであり、たとえ
ば富士電機製FA5331やモトローラ製MC3326
1を用いることができる。インバータ回路12は、チョ
ッパ回路11の出力電圧すなわち平滑コンデンサCB
両端電圧を電源とし高周波交流電圧を出力するものであ
り、ブリッジ接続された4個のスイッチング素子(MO
SFET)Q2 〜Q5 を備える。スイッチング素子Q2
とスイッチング素子Q3 とは直列接続されてブリッジ回
路の一方のアームを形成し、スイッチング素子Q4 とス
イッチング素子Q5 とは直列接続されてブリッジ回路の
他方のアームを形成するのであって、各アームは平滑コ
ンデンサCB に並列接続される。また、スイッチング素
子Q2 とスイッチング素子Q 3 との接続点はインダクタ
Lを介して出力端子Xに接続され、スイッチング素子Q
4 とスイッチング素子Q5との接続点は電流トランスC
1 の第1巻線n11を介して出力端子Yに接続される。
The chopper control unit 13 described above is a general-purpose switch.
It uses an integrated circuit for an itching power supply.
For example, FA5331 manufactured by Fuji Electric or MC3326 manufactured by Motorola
1 can be used. The inverter circuit 12 is
Output voltage of the top circuit 11, that is, smoothing capacitor CBof
It outputs high-frequency AC voltage using the voltage at both ends as a power source.
Bridge-connected four switching elements (MO
SFET) QTwo~ QFiveIs provided. Switching element QTwo
And switching element QThreeAnd are connected in series and bridge times
Forming one arm of the path, switching element QFourAnd su
Switching element QFiveIs connected in series with the bridge circuit
Forming the other arm, each arm is a smooth
Indexer CBAre connected in parallel. Switching element
Child QTwoAnd switching element Q ThreeThe connection point with is the inductor
Is connected to the output terminal X via L, and the switching element Q
FourIs connected to the switching element Q5 at the current transformer C.
T1First winding n11Is connected to the output terminal Y via.

【0024】出力端子X,Y間には負荷回路2が接続さ
れるから、スイッチング素子Q2 とスイッチング素子Q
5 とをオンにすれば、出力端子Xから出力端子Yに向か
う向きの電流が負荷回路2に流れ、スイッチング素子Q
3 とスイッチング素子Q4 とをオンにすれば、出力端子
Yから出力端子Xに向かう向きの電流が負荷回路2に流
れる。つまり、図3に示すように、平滑コンデンサCB
の両端間に負荷回路2を挟んで直列に接続されたスイッ
チング素子Q2 ,Q5 またはQ3 ,Q4 が同時にオンに
なる期間を設けるとともに、平滑コンデンサCB の両端
間に負荷回路2を介さずに直列に接続されたスイッチン
グ素子Q2 ,Q3 またはQ4 ,Q5 が同時にオンになら
ないようにスイッチング素子Q2 〜Q5 をオン・オフさ
せれば、負荷回路2に交流電圧が印加される。また、負
荷回路2に流れる電流が反転する過渡期間にすべてのス
イッチング素子Q2 〜Q5 がオフになる期間を設けてあ
り、ブリッジ回路の各アームで平滑コンデンサCB の両
端間を短絡する危険を回避するとともに負荷回路2に正
弦波状の電流を流すのである。
Since the load circuit 2 is connected between the output terminals X and Y, the switching element Q 2 and the switching element Q are connected.
When 5 and are turned on, a current in the direction from the output terminal X to the output terminal Y flows into the load circuit 2 and the switching element Q
When the switching element 3 and the switching element Q 4 are turned on, a current flows from the output terminal Y to the output terminal X in the load circuit 2. That is, as shown in FIG. 3, the smoothing capacitor C B
A switching circuit Q 2 , Q 5 or Q 3 , Q 4 connected in series with the load circuit 2 sandwiched between both ends of is provided with a period during which the load circuit 2 is connected between both ends of the smoothing capacitor C B. by turning on and off the switching element Q 2 to Q 5 so that the switching element Q 2 to which are connected in series, Q 3 or Q 4, Q 5 is not turned on at the same time without passing through the AC voltage to the load circuit 2 Is applied. Also, all the switching elements Q 2 to Q 5 in the transient period when the current flowing through the load circuit 2 is inverted is provided with a period to be off, risk of short-circuiting across the smoothing capacitor C B in each arm of the bridge circuit In addition to avoiding the above, a sinusoidal current is passed through the load circuit 2.

【0025】電流トランスCT1 は3個の巻線を備え、
第2巻線n12はセンタタップを有しており、第2巻線n
12に誘起された電流はダイオードD2 ,D3 を用いて全
波整流される。また、第3巻線n13は整流されずに用い
られる。電流トランスCT1の1次巻線n11は上述のよ
うにインバータ回路12と負荷回路2との間に直列に接
続されるから、電流トランスCT1 の第2巻線n12およ
び第3巻線n13の出力に基づいて負荷回路2に流れる電
流を検出することができる。
The current transformer CT 1 has three windings,
The second winding n 12 has a center tap,
The current induced in 12 is full-wave rectified using the diodes D 2 and D 3 . The third winding n 13 is used without being rectified. Since the primary winding n 11 of the current transformer CT 1 are connected in series between the inverter circuit 12 as described above and the load circuit 2, a second winding n 12 and the third winding of the current transformer CT 1 The current flowing through the load circuit 2 can be detected based on the output of n 13 .

【0026】インバータ回路12におけるスイッチング
素子Q2 とスイッチング素子Q3 との接続点にはダイオ
ードD4 と抵抗R3 との直列回路の一端が接続され、ダ
イオードD4 により半波整流された電圧を外部に取り出
すようにしてある。ところで、インバータ回路12は定
電流高周波電源1の出力部であるからインバータ回路1
2の出力は定電流に保たれなければならない。そこで、
電流トランスCT1 の第2巻線n12に誘起された電流を
全波整流した出力に基づいて、スイッチング素子Q2
5 のオン・オフのタイミングが制御される。スイッチ
ング素子Q2 〜Q5 を制御するインバータ制御部14は
図4のように構成される。ここに、図4における端子A
〜C,E〜G、J,K,Pは図2の同符号を付した端子
に接続される。インバータ制御部14では電流トランス
CT1 の第2巻線n12に誘起された電流が端子Kを通し
て検出用抵抗R4 に流されるから、検出用抵抗R4 の両
端電圧により負荷回路2に流れる電流の大きさを検出す
ることができる。検出用抵抗R4 にはコンデンサC4
並列接続さ検出用抵抗R4 の両端電圧が平滑される。そ
こで、検出用抵抗R4 の両端電圧を汎用のスイッチング
レギュレータ制御用の集積回路IC1 に入力することに
よって、検出用抵抗R4 の両端電圧がほぼ一定に保たれ
るようにスイッチング素子Q2 〜Q5 のオン・オフのタ
イミングを制御する。スイッチング素子Q2 〜Q5 の制
御方法としては、オン期間を制御するデューティ制御
と、スイッチング周波数を変化させる周波数制御とのい
ずれかを採用する。また、スイッチング周波数は放電灯
Laの予熱、始動、定常点灯などの動作状態に応じて4
0〜100kHzの範囲で選択される。
One end of a series circuit of a diode D 4 and a resistor R 3 is connected to the connection point between the switching element Q 2 and the switching element Q 3 in the inverter circuit 12, and the voltage half-wave rectified by the diode D 4 is applied. I take it out. By the way, since the inverter circuit 12 is the output part of the constant current high frequency power source 1, the inverter circuit 1
The output of 2 must be kept at a constant current. Therefore,
Based on the full-wave rectified output of the current induced in the second winding n 12 of the current transformer CT 1 , the switching elements Q 2 to
The on / off timing of Q 5 is controlled. Inverter control unit 14 for controlling the switching element Q 2 to Q 5 is configured as shown in FIG 4. Here, terminal A in FIG.
-C, EG, J, K, and P are connected to the terminals with the same reference numerals in FIG. Since current induced in the second winding n 12 of the inverter control unit 14 in the current transformer CT 1 flows through the sensing resistor R 4 through terminal K, the current flowing through the voltage across the sensing resistor R 4 to the load circuit 2 The size of can be detected. Capacitor C 4 to the detection resistor R 4 is the voltage across the parallel connection of the detecting resistor R 4 is smoothed. Therefore, by inputting the voltage across the detection resistor R 4 to the integrated circuit IC 1 for controlling a general-purpose switching regulator, the switching element Q 2 to the switching element Q 2 to maintain the voltage across the detection resistor R 4 substantially constant. Controls the on / off timing of Q 5 . The control method of the switching element Q 2 to Q 5, employing a duty control for controlling the ON period, either the frequency control for changing the switching frequency. The switching frequency is 4 depending on the operating conditions such as preheating, starting, and steady lighting of the discharge lamp La.
It is selected in the range of 0 to 100 kHz.

【0027】集積回路IC1 としては、たとえばNEC
製のμPC494を用いることができる。この集積回路
IC1 は、外付された抵抗Rt1,Rt2とコンデンサCt
とにより周波数が決定される鋸歯状波を内部で発生し、
鋸歯状波を所定の閾値で2値化することによって図3に
示した2種類の矩形波を出力する。両矩形波は、それぞ
れドライバ用の集積回路IC2 ,IC3 を介してスイッ
チング素子Q2 〜Q5に与えられる。集積回路IC2
IC3 としてはIR製のハーフブリッジ形インバータ用
のドライバに用いられるIR2111を用いることがで
きる。
The integrated circuit IC 1 is, for example, NEC.
Manufactured by μPC494 can be used. This integrated circuit IC 1 has resistors R t1 and R t2 and a capacitor C t which are externally attached.
Generates a sawtooth wave whose frequency is determined by and
By binarizing the sawtooth wave with a predetermined threshold value, the two types of rectangular waves shown in FIG. 3 are output. Both rectangular waves are given to the switching elements Q 2 to Q 5 via the integrated circuits IC 2 and IC 3 for drivers, respectively. Integrated circuit IC 2 ,
As IC 3 , IR2111 used for a driver for an IR half-bridge inverter can be used.

【0028】位相検出回路3は、インバータ制御部14
を制御するものであって、集積回路IC1 に対する直流
電源Eからの給電路に挿入されたpnp形のトランジス
タQ 10を備える。このトランジスタQ10のオン・オフは
トランジスタQ11を介してサイリスタSCR1 により制
御されている。すなわち、サイリスタSCR1 がオンの
ときにトランジスタQ10がオフになる関係に接続され
る。したがって、サイリスタSCR1 がオンであればト
ランジスタQ10,Q11はともにオフになり、集積回路I
1 が発振動作を停止することによってインバータ回路
12の動作も停止する。一方、サイリスタSCR1 がオ
フであればトランジスタQ10はオンになるから、インバ
ータ回路12は上述の動作を行なう。
The phase detection circuit 3 includes an inverter controller 14
For controlling an integrated circuit IC1Direct current against
A pnp type transistor inserted in the power supply path from the power source E
TA Q TenIs provided. This transistor QTenOn / off
Transistor Q11Thyristor SCR via1Controlled by
It is controlled. That is, the thyristor SCR1Is on
Sometimes transistor QTenConnected in a relationship that turns off
You. Therefore, the thyristor SCR1Is on
Transistor QTen, Q11Are both turned off and the integrated circuit I
C1The inverter circuit by stopping the oscillation operation
The operation of 12 also stops. On the other hand, thyristor SCR1But
If it is a transistor QTenIs turned on,
The data circuit 12 performs the above operation.

【0029】このようにサイリスタSCR1 をオンにす
るかオフにするかによってインバータ回路12から負荷
回路2に電力を供給するか電力の供給を停止するかが決
まることになる。本発明の目的は出力線W上でアーク放
電が生じたときにアーク放電が持続しないように制御す
ることであるから、アーク放電が検出されたときにサイ
リスタSCR1 をオンにしてインバータ回路12の動作
を停止すればよいことになる。
As described above, whether the thyristor SCR 1 is turned on or off determines whether the inverter circuit 12 supplies power to the load circuit 2 or stops the power supply. Since the purpose of the present invention is to control so that the arc discharge does not continue when the arc discharge occurs on the output line W, the thyristor SCR 1 is turned on when the arc discharge is detected to turn on the inverter circuit 12. It is enough to stop the operation.

【0030】出力線W上でアーク放電が生じているか否
かは、位相検出回路3において検出される。位相検出回
路3には、負荷回路2に印加する電圧が端子Pに印加さ
れ、負荷回路2に流れる電流波形が端子Jを通して入力
される。すなわち、端子Pに印加される電圧はスイッチ
ング素子Q2 ,Q3 の接続点の電圧を半波整流した電圧
であって図5(e)のような矩形波状の電圧波形が得ら
れる。また、端子Jから入力される電流は電流トランス
CT1 の第3巻線n13に誘起された電流であって検出用
抵抗R11に流され、検出用抵抗R11の端子電圧は抵抗R
12を介してコンパレータCP1 の負入力端に印加され
る。コンパレータCP1 の負入力端と直流電源Eの負極
との間にはダイオードD12が挿入され、コンパレータC
1 の負入力端の電位が直流電源Eの負極電位にクラン
プされている。したがって、コンパレータCP1 の入力
電圧波形は図5(b)のように、負荷回路2に流れる電
流が正極性である期間に正電位となり、負荷回路2に流
れる電流が負極性である期間は絶対値がダイオードD12
の順方向電圧降下に相当する負電位になる。ただし、電
流トランスCT1 の第3巻線n13の極性を逆にすれば負
荷回路2に流れる電流が負極性である期間にコンパレー
タCP1 の入力電圧が正電位になる。ここに、図5
(b)〜(i)は図4にb〜iで示す各部位の信号波形
を示している。
The phase detection circuit 3 detects whether or not an arc discharge has occurred on the output line W. In the phase detection circuit 3, the voltage applied to the load circuit 2 is applied to the terminal P, and the current waveform flowing in the load circuit 2 is input through the terminal J. That is, the voltage applied to the terminal P is a voltage obtained by half-wave rectifying the voltage at the connection point of the switching elements Q 2 and Q 3 , and a rectangular wave voltage waveform as shown in FIG. 5E is obtained. Moreover, current input from the terminal J is shed detection resistor R 11 third winding an induced current in the n 13 of the current transformer CT 1, the terminal voltage of the detection resistor R 11 is the resistance R
It is applied to the negative input terminal of the comparator CP 1 via 12 . A diode D 12 is inserted between the negative input terminal of the comparator CP 1 and the negative electrode of the DC power supply E, and the comparator C
The potential of the negative input terminal of P 1 is clamped to the negative potential of the DC power source E. Therefore, as shown in FIG. 5B, the input voltage waveform of the comparator CP 1 has a positive potential during the period when the current flowing through the load circuit 2 has a positive polarity and is absolutely positive during the period when the current flowing through the load circuit 2 has a negative polarity. Value is diode D 12
Becomes a negative potential corresponding to the forward voltage drop of. However, if the polarity of the third winding n 13 of the current transformer CT 1 is reversed, the input voltage of the comparator CP 1 becomes a positive potential while the current flowing through the load circuit 2 has a negative polarity. Here, FIG.
(B) to (i) show signal waveforms of the respective portions shown by b to i in FIG.

【0031】コンパレータCP1 の正入力端は直流電源
Eの負極電位に設定されており、コンパレータCP1
出力端にプルアップ抵抗R13が接続されることによって
コンパレータCP1 の出力は常時はHレベルに設定され
ている。コンパレータCP1の負入力端への入力が正電
位である期間には、コンパレータCP1 の出力はLレベ
ルになるから、コンパレータCP1 の出力は図5(c)
のようになる。コンパレータCP1 の出力は否定回路N
1 により反転されて図5(d)のように負荷回路2に流
れる電流が正極性の期間にHレベルになる矩形波とな
り、この矩形波はDフリップフロップFF1 のクロック
端子CKに入力される。
The comparator positive input of CP 1 is set to a negative electrode potential of the DC power source E, the output of the constant comparator CP 1 by pull-up resistor R 13 is connected to the output terminal of the comparator CP 1 H It is set to level. The period input to the negative input terminal of the comparator CP 1 is a positive potential, from the output of the comparator CP 1 becomes L level, the output of the comparator CP 1 FIG 5 (c)
become that way. The output of the comparator CP 1 is the negative circuit N
As shown in FIG. 5 (d), the current that is inverted by 1 and flows through the load circuit 2 becomes a rectangular wave that becomes H level during the positive polarity period, and this rectangular wave is input to the clock terminal CK of the D flip-flop FF 1. .

【0032】一方、端子Pに印加された電圧はダイオー
ドD13によって直流電源Eの負極電位にクランプされ、
2個の否定回路と抵抗R14およびコンデンサC14よりな
る遅延回路を通してDフリップフロップFF1 のデータ
端子Dに入力される。したがって、端子Pに印加される
電圧にノイズが含まれていても遅延回路によって除去さ
れることになり、図5(e)に示す入力電圧波形に対し
て図5(g)に示すように遅延した矩形波が得られる。
図5(f)は遅延回路におけるコンデンサC14の端子電
圧を示す波形である。
On the other hand, the voltage applied to the terminal P is clamped to the negative potential of the DC power source E by the diode D 13 .
It is input to the data terminal D of the D flip-flop FF 1 through a delay circuit composed of two NOT circuits, a resistor R 14 and a capacitor C 14 . Therefore, even if the voltage applied to the terminal P includes noise, it is removed by the delay circuit, and the input voltage waveform shown in FIG. 5 (e) is delayed as shown in FIG. 5 (g). A rectangular wave is obtained.
FIG. 5F is a waveform showing the terminal voltage of the capacitor C 14 in the delay circuit.

【0033】DフリップフロップFF1 はクロック信号
となる否定回路N1 の出力の立ち上がり時点でデータ入
力である否定回路N3 の出力のレベルを非反転出力端よ
り出力する。しかして、正常時には電圧波形に対して電
流波形が遅相であるから、DフリップフロップFF1
非反転出力は図5(h)のようにHレベルであって、反
転出力は図5(i)のようにLレベルになる。一方、出
力線W上でアーク放電が生じたときには、原理説明とし
て説明したように、電流波形は電圧波形に対し進相にな
る。つまり、図5の時刻ta において放電アークが生じ
たとすると、時刻ta よりも右側のようにDフリップフ
ロップFF1 へのクロック信号の立ち上がり時点でデー
タ入力がLレベルになり非反転出力がLレベルになる。
The D flip-flop FF 1 outputs the level of the output of the NOT circuit N 3 which is a data input from the non-inverting output terminal at the time of rising of the output of the NOT circuit N 1 which becomes the clock signal. In the normal state, the current waveform is delayed with respect to the voltage waveform. Therefore, the non-inverted output of the D flip-flop FF 1 is at the H level as shown in FIG. ). On the other hand, when an arc discharge occurs on the output line W, the current waveform has a phase advance with respect to the voltage waveform, as described in the explanation of the principle. That is, when the discharge arc occurs at time t a of Figure 5, than the time t a it data input to the L level at the rising edge of the clock signal to the D flip-flop FF 1 as the right non-inverting output L Become a level.

【0034】DフリップフロップFF1 の非反転出力端
はダイオードD15および抵抗R15を介して抵抗Rt1,R
t2の接続点に接続されており、DフリップフロップFF
1 の非反転出力がLレベルになると、抵抗Rt1,Rt2
接続点の電位が直流電源Eの負極電位に引き下げられ
る。つまり、正常時にはスイッチング素子Q2 〜Q5
スイッチング周波数を抵抗Rt1,Rt2の直列合成抵抗に
より決定していたのに対して、放電アークが生じること
によって抵抗Rt1のみによってスイッチング周波数が決
定されるから、スイッチング周波数が高周波側にシフト
することになる。また、DフリップフロップFF1 の反
転出力端はダイオードD16と抵抗R16とコンデンサC16
とを介して直流電源Eの負極に接続され、抵抗R16とコ
ンデンサC 16との接続点はツェナーダイオードZD1
介してサイリスタSCR1 のゲートに接続されている。
また、ツェナーダイオードZD1 はDフリップフロップ
FF 1 の反転出力がHレベルになり、コンデンサC16
両端電圧が所定値まで上昇すると導通してサイリスタS
CR1 をオンにすることができるように選択されてい
る。逆に言えば、DフリップフロップFF1 の反転出力
が短時間だけHレベルになっても抵抗R16とコンデンサ
16とにより決められる時間内であればツェナーダイオ
ードZD1 はオンにならないのである。
D flip-flop FF1Non-inverting output end of
Is the diode DFifteenAnd resistance RFifteenThrough the resistor Rt1, R
t2D flip-flop FF
1When the non-inverted output of is at L level, the resistor Rt1, Rt2of
The potential at the connection point is lowered to the negative potential of the DC power source E.
You. That is, the switching element QTwo~ QFiveof
Switching frequency is resistor Rt1, Rt2To the series combined resistance of
Discharge arc occurs, which was determined by
By resistance Rt1The switching frequency is determined only by
The switching frequency shifts to the high frequency side
Will be done. Also, the D flip-flop FF1Anti
The output terminal is diode D16And resistance R16And capacitor C16
Is connected to the negative electrode of the DC power supply E via16And
Indexer C 16The connection point with is Zener diode ZD1To
Through thyristor SCR1Connected to the gate.
In addition, Zener diode ZD1Is a D flip-flop
FF 1The inverted output of becomes H level, and the capacitor C16of
When the voltage between both ends rises to a predetermined value, it conducts and the thyristor S
CR1Is selected to be able to turn on
You. Conversely, D flip-flop FF1Inverted output of
Resistance R16And capacitor
C16Within the time determined by
ZD1Does not turn on.

【0035】しかして、まず正常な動作について説明す
ると、放電灯Laを予熱する間には端子Pに印加される
電圧よりも端子Jに流れ込む電流のほうが遅相になって
おり、始動状態に移行させると遅相動作から進相動作に
近付いてくる。進相動作に近付くとDフリップフロップ
FF1 の非反転出力はLレベルになり、反転出力はHレ
ベルになる。したがって、スイッチング周波数が高周波
側にシフトし、負荷回路2の共振周波数よりも高い周波
数に維持され、進相動作によってスイッチング素子Q2
〜Q5 に過大なストレスがかからないように保護され
る。一方、DフリップフロップFF1 の反転出力はHレ
ベルになるが、正常に動作するときは、抵抗R16とコン
デンサC16とにより設定されている時間内に始動状態か
ら点灯状態に移行するから、ツェナーダイオードZD1
が導通するには至らず、点灯状態では遅相動作に戻って
DフリップフロップFF1 の反転出力はLレベルに戻
る。
However, first, in order to explain the normal operation, the current flowing into the terminal J is delayed rather than the voltage applied to the terminal P during the preheating of the discharge lamp La, and the starting state is entered. If this is done, the phase-advancing operation approaches the phase-advancing operation. When the phase advancing operation is approached, the non-inverted output of the D flip-flop FF 1 becomes L level and the inverted output thereof becomes H level. Therefore, the switching frequency shifts to the high frequency side and is maintained at a frequency higher than the resonance frequency of the load circuit 2, and the switching element Q 2
~ Q 5 is protected from excessive stress. On the other hand, the inverted output of the D flip-flop FF 1 goes to the H level, but when operating normally, the starting state changes to the lighting state within the time set by the resistor R 16 and the capacitor C 16 , Zener diode ZD 1
Does not become conductive, and in the lit state, the operation returns to the delay phase operation and the inverted output of the D flip-flop FF 1 returns to the L level.

【0036】点灯状態になれば、図5における時刻ta
以前に示しているように遅相動作になるから、インバー
タ回路12のスイッチング周波数は抵抗Rt1,Rt2の直
列合成抵抗によって決まる。出力線W上でアーク放電が
生じたときには、図5における時刻ta 以後の動作にな
り、端子Pに印加されている電圧に対して端子Jに入力
されている電流が進相に近付く。したがって、Dフリッ
プフロップFF1 の非反転出力がLレベルになるから、
まずスイッチング周波数が高周波側にシフトすることに
よってスイッチング素子Q2 〜Q5 に過大なストレスが
かかるのを防止しようとする。さらに、この状態が継続
するとコンデンサC16の両端電圧が上昇することによっ
てツェナーダイオードZD1 が導通し、サイリスタSC
1 をオンにする。その結果、トランジスタQ10がオン
になり、集積回路IC1 への給電が停止されてスイッチ
ング素子Q2 〜Q5 がすべてオフになる。つまり、イン
バータ回路12が動作を停止し、負荷回路2への給電が
停止されるのである。以上のようにして、出力線W上で
アーク放電が生じたときにはアーク放電の持続が回避さ
れ、発煙や発火を防止することができる。
When the light is turned on, time t a in FIG.
The switching frequency of the inverter circuit 12 is determined by the series combined resistance of the resistors R t1 and R t2 because the phase delay operation is performed as shown previously. When an arc discharge on the output line W occurs, it becomes a time t a subsequent operation in FIG. 5, the current being input to the terminal J approaches the fast with respect to the voltage applied to the terminal P. Therefore, since the non-inverted output of the D flip-flop FF 1 becomes L level,
First switching frequency is to prevent excessive stress from being applied to the switching element Q 2 to Q 5 by shifting the high frequency side. Furthermore, if this state continues, the voltage across the capacitor C 16 rises, and the Zener diode ZD 1 becomes conductive, and the thyristor SC
Turn on R 1 . As a result, the transistor Q 10 is turned on, the power supply to the integrated circuit IC 1 is stopped, and all the switching elements Q 2 to Q 5 are turned off. That is, the inverter circuit 12 stops operating and the power supply to the load circuit 2 is stopped. As described above, when the arc discharge occurs on the output line W, the continuation of the arc discharge is avoided, and it is possible to prevent smoking or ignition.

【0037】なお、出力線Wの長さによって出力端子
X,Y間のインダクタンス成分や浮遊容量が大きく変化
するから(たとえば、出力線Wが20mの場合に振動周
波数が約180kHzになり、出力線Wが60mの場合
に振動周波数が約120kHzになるという実験結果が
得られている)、出力線Wに直列に誘導性インピーダン
ス素子としてのインダクタLを挿入することによって出
力線Wの長さの変化に対するインダクタンス成分の変化
の割合を小さくしてある。このようにインダクタLを用
いることによって、出力線Wの長さ変化に対する振動周
波数の変化が小さくなり、出力線Wの長さの変化に対す
る進相電流の検出レベルの変化も小さくすることができ
る。その結果、アーク放電発生の検出レベルの変化が小
さくなるから、出力線Wの長さの変化に対する対応が容
易になる。また、出力端子X,Y間に容量性インピーダ
ンス素子としてのコンデンサを接続すれば出力線Wの長
さ変化による浮遊容量の変化に対する影響を抑制するこ
とができる。
Since the inductance component and the stray capacitance between the output terminals X and Y greatly change depending on the length of the output line W (for example, when the output line W is 20 m, the vibration frequency becomes about 180 kHz, The experimental result has been obtained that the vibration frequency becomes about 120 kHz when W is 60 m), and the length of the output line W is changed by inserting an inductor L as an inductive impedance element in series with the output line W. The rate of change of the inductance component with respect to is reduced. By using the inductor L as described above, the change in the oscillation frequency with respect to the change in the length of the output line W is reduced, and the change in the detection level of the phase advance current with respect to the change in the length of the output line W can be reduced. As a result, the change in the detection level of the occurrence of arc discharge becomes small, and it becomes easy to deal with the change in the length of the output line W. Further, by connecting a capacitor as a capacitive impedance element between the output terminals X and Y, it is possible to suppress the influence of the change in the stray capacitance due to the change in the length of the output line W.

【0038】(実施形態2)本実施形態は、位相検出回
路3によりインバータ制御部14を制御する他の構成例
であって、図6において図4に示した回路と同符号であ
る要素は同機能を有している。本実施形態における実施
形態1との主な相違点は、実施形態1では出力線W上で
アーク放電が生じたときに集積回路IC1 の給電路に挿
入したトランジスタQ10を制御することによってインバ
ータ回路12の動作を停止していたのに対して、本実施
形態ではアーク放電が生じたときに集積回路IC1 から
ドライバ用の集積回路IC2 ,IC3 への信号が無効に
なる期間を設けることにより、インバータ回路12を間
欠動作させて負荷回路2への供給電力を低減させるよう
にしている。
(Embodiment 2) This embodiment is another configuration example in which the phase control circuit 3 controls the inverter control unit 14, and the elements having the same reference numerals as those in the circuit shown in FIG. 6 are the same. It has a function. The main difference between the present embodiment and the first embodiment is that in the first embodiment, the inverter Q is controlled by controlling the transistor Q 10 inserted in the power supply path of the integrated circuit IC 1 when an arc discharge occurs on the output line W. While the operation of the circuit 12 is stopped, in the present embodiment, there is provided a period in which the signal from the integrated circuit IC 1 to the driver integrated circuits IC 2 and IC 3 becomes invalid when an arc discharge occurs. As a result, the inverter circuit 12 is intermittently operated to reduce the power supplied to the load circuit 2.

【0039】すなわち、集積回路IC1 の2つの出力端
と直流電源Eの負極との間にそれぞれnpn形のトラン
ジスタQ12,Q13のコレクタ−エミッタ間を挿入し、両
トランジスタQ12,Q13のベースをpnp形のトランジ
スタQ14のコレクタと直流電源Eの負極との間で直列接
続した抵抗R17,R18の接続点に接続してある。さら
に、トランジスタQ14はnpn形のトランジスタQ15
よりオン・オフが制御され、トランジスタQ15のオン時
にトランジスタQ14もオンになるように接続される。ト
ランジスタQ15のベースはツェナーダイオードZD2
介して抵抗R16とコンデンサC16との接続点に接続して
あり、コンデンサC16の両端電圧が上昇してツェナーダ
イオードZD2 がオンになれば、トランジスタQ12,Q
13がオンになってスイッチング素子Q2 〜Q5 の動作を
停止させるのである。トランジスタQ14のコレクタと直
流電源Eの負極との間には抵抗R19とコンデンサC19
の直列回路も接続してあり、抵抗R19とコンデンサC19
との接続点にはツェナーダイオードZD3 を介してトラ
ンジスタQ16のベースが接続される。このトランジスタ
16のコレクタ−エミッタ間はコンデンサC16に並列接
続されている。
That is, between the two output terminals of the integrated circuit IC 1 and the negative electrode of the DC power source E, the collector and emitter of the npn type transistors Q 12 and Q 13 are inserted, respectively, and both transistors Q 12 and Q 13 are inserted. Is connected to the connection point of resistors R 17 and R 18 connected in series between the collector of the pnp type transistor Q 14 and the negative electrode of the DC power source E. Further, the transistor Q 14 is turned on and off is controlled by the transistor Q 15 of the npn type, are connected to the ON state of the transistor Q 15 as the transistor Q 14 is also turned on. The base of the transistor Q 15 is connected to the connection point between the resistor R 16 and the capacitor C 16 via the Zener diode ZD 2 , and if the voltage across the capacitor C 16 rises and the Zener diode ZD 2 turns on, Transistors Q 12 , Q
13 is for stopping the operation of the switching element Q 2 to Q 5 is turned on. A series circuit of a resistor R 19 and a capacitor C 19 is also connected between the collector of the transistor Q 14 and the negative electrode of the DC power source E, and the resistor R 19 and the capacitor C 19 are connected.
The base of the transistor Q 16 is connected to the connection point with the zener diode ZD 3 . The collector-emitter of the transistor Q 16 is connected in parallel with the capacitor C 16 .

【0040】正常時には、位相検出回路3は集積回路I
1 〜IC3 の動作に影響しないから、実施形態1と同
様に動作する。一方、出力線W上でアーク放電が生じた
ときには、実施形態1と同様に、DフリップフロップF
1 の非反転出力がLレベルになり反転出力がHレベル
になる。したがって、まず抵抗Rt1,Rt2の接続点が直
流電源Eの負極電位になり、スイッチング周波数が高周
波側にシフトする。その後、抵抗R16とコンデンサC16
とにより決められた時間が経過すると、ツェナーダイオ
ードZD2 が導通し、結果的にトランジスタQ12,Q13
がオンになる。つまり、ドライバ用の集積回路IC2
IC3 には集積回路IC1 からの信号が入力されなくな
り、インバータ回路12のスイッチング素子Q2 〜Q5
がオン・オフされなくなってインバータ回路12の動作
が停止する。
In the normal state, the phase detection circuit 3 is integrated circuit I
Since it does not affect the operation of C 1 to IC 3 , it operates similarly to the first embodiment. On the other hand, when arc discharge occurs on the output line W, the D flip-flop F
The non-inverted output of F 1 becomes L level and the inverted output becomes H level. Therefore, first, the connection point of the resistors R t1 and R t2 becomes the negative potential of the DC power source E, and the switching frequency shifts to the high frequency side. After that, resistor R 16 and capacitor C 16
After a lapse of time determined by, the Zener diode ZD 2 becomes conductive and, as a result, the transistors Q 12 , Q 13
Turns on. That is, the integrated circuit IC 2 for the driver,
The signal from the integrated circuit IC 1 is not input to the IC 3, and the switching elements Q 2 to Q 5 of the inverter circuit 12 are input.
Is not turned on and off, and the operation of the inverter circuit 12 stops.

【0041】ところで、トランジスタQ14のコレクタに
は抵抗R19とコンデンサC19との直列回路が接続されて
いるから、トランジスタQ12,Q13のオン後に抵抗R19
とコンデンサC19とにより決まる時間が経過するとツェ
ナーダイオードZD3 が導通してトランジスタQ15がオ
ンになる。すなわち、トランジスタQ14はオフになり、
インバータ回路12は動作を再開する。トランジスタQ
14がオフになればコンデンサC19は抵抗R17〜R19を通
して放電し、トランジスタQ15が再びオフになってイン
バータ回路12を停止させる。
By the way, since a series circuit of the collector of the transistor Q 14 and the resistor R 19 and capacitor C 19 is connected, the resistance after ON of the transistor Q 12, Q 13 R 19
After a lapse of time determined by the capacitor C 19 and the capacitor C 19 , the Zener diode ZD 3 becomes conductive and the transistor Q 15 is turned on. That is, transistor Q 14 turns off,
The inverter circuit 12 resumes operation. Transistor Q
When 14 is turned off, the capacitor C 19 is discharged through the resistors R 17 to R 19 , and the transistor Q 15 is turned off again to stop the inverter circuit 12.

【0042】以上の動作を繰り返すことによって、イン
バータ回路12は間欠的に動作するのであって出力線W
に供給されるエネルギが低減され、結果的にアーク放電
が持続できなくなる。また、インバータ回路12が間欠
動作すればランプLaは点滅するから、間欠動作の周期
をランプLaの点滅が知覚できる程度に設定しておくこ
とにより、ランプLaの点滅によって使用者に異常を報
知することができるのである。他の構成および動作は実
施形態1と同様である。
By repeating the above operation, the inverter circuit 12 operates intermittently and the output line W
The energy supplied to the is reduced, and as a result, the arc discharge cannot be sustained. Further, if the inverter circuit 12 operates intermittently, the lamp La blinks. Therefore, by setting the cycle of the intermittent operation so that the blinking of the lamp La can be perceived, the blinking of the lamp La notifies the user of an abnormality. It is possible. Other configurations and operations are the same as those of the first embodiment.

【0043】(実施形態3)本実施形態は、図7に示す
ように、基本的な構成は図2と同様であるが、チョッパ
回路11を制御するチョッパ制御部13を図8のように
構成してある。また、実施形態1、2では位相検出回路
3がインバータ制御部14を制御する構成であったが、
本実施形態では位相検出回路3がチョッパ制御部13を
制御するように構成される。さらに、本実施形態では交
流電源ACと全波整流器DBとの間にラインフィルタL
Fを挿入してある。ただし、ラインフィルタLFは実施
形態1、2にも設けるのが望ましい。
(Embodiment 3) In this embodiment, as shown in FIG. 7, the basic construction is the same as that of FIG. 2, but the chopper control unit 13 for controlling the chopper circuit 11 is constructed as shown in FIG. I am doing it. Further, although the phase detection circuit 3 controls the inverter control unit 14 in the first and second embodiments,
In this embodiment, the phase detection circuit 3 is configured to control the chopper control unit 13. Further, in the present embodiment, the line filter L is provided between the AC power source AC and the full-wave rectifier DB.
F is inserted. However, it is desirable to provide the line filter LF also in the first and second embodiments.

【0044】チョッパ回路11は、図2に示した回路構
成と同様の出力電圧を分圧する抵抗R1 ,R2 に加えて
出力電圧を分圧する抵抗R5 ,R6 をもう一組備え、さ
らにチョッパ回路11への入力電圧を分圧する抵抗
7 ,R8 も付加されている。また、全波整流器DBの
負極の出力端とスイッチング素子Q1 のソースとの間に
検出用抵抗Rs を挿入してある。この検出用抵抗Rs
両端電圧はチョッパ回路11に流れる電流に比例する。
The chopper circuit 11 is provided with another pair of resistors R 5 and R 6 for dividing the output voltage in addition to the resistors R 1 and R 2 for dividing the output voltage similar to the circuit configuration shown in FIG. Resistors R 7 and R 8 for dividing the input voltage to the chopper circuit 11 are also added. A detection resistor R s is inserted between the negative output terminal of the full-wave rectifier DB and the source of the switching element Q 1 . The voltage across the detection resistor R s is proportional to the current flowing in the chopper circuit 11.

【0045】一方、チョッパ制御部13は、図8に示す
ように位相検出回路3により制御される。ここに、図7
と図8とにおける各端子J1〜J4および端子J,Pは
互いに接続される。チョッパ制御部13は実施形態1で
説明したように、スイッチング電源用の集積回路IC4
(ここでは富士電機製のFA5331)に外付部品を付
加して構成される。位相検出回路3は、基本的には実施
形態1に示したものと同様の構成を有している。すなわ
ち、DフリップフロップFF1 を用い、端子J,Pから
の入力を受けてチョッパ制御部13を制御する。ここ
で、DフリップフロップFF1 の入力側の構成について
は実施形態1と同様の構成を有している。一方、Dフリ
ップフロップFF1 の出力は反転出力のみを用いてお
り、DフリップフロップFF1 の反転出力端には抵抗R
20とコンデンサC20とツェナーダイオードZD4 とから
なる遅延回路を介して、トランジスタQ21のベースが接
続されている。このトランジスタQ21はトランジスタQ
22を介してトランジスタQ23のオン・オフを制御してお
り、トランジスタQ23は集積回路IC4 の給電経路に挿
入されている。ここに、トランジスタQ21〜Q23はトラ
ンジスタQ21がオンになればトランジスタQ23がオフに
なるように接続されており、DフリップフロップFF1
の反転出力がHレベルになってから抵抗R20およびコン
デンサC20により設定された時間が経過すると、ツェナ
ーダイオードZD4 が導通してトランジスタQ21をオン
にし、結果的に集積回路IC4 への給電を停止させて、
チョッパ回路11のスイッチング素子Q1 の制御を停止
させるようになっている。チョッパ回路11は、全波整
流器DBの出力端にインダクタL1 およびダイオードD
1 を介して平滑コンデンサCB を接続しているから、ス
イッチング素子Q 1 がオフであっても平滑コンデンサC
B の両端に電圧が生じるが、昇圧機能は動作しないか
ら、平滑コンデンサCB の両端電圧が正常時よりも低下
することになる。つまり、定電流高周波電源1からの出
力電圧が低下することになる。
On the other hand, the chopper controller 13 is shown in FIG.
Is controlled by the phase detection circuit 3. Here, FIG.
And terminals J1 to J4 and terminals J and P in FIG.
Connected to each other. In the first embodiment, the chopper control unit 13 is
As described, the integrated circuit IC for the switching power supplyFour
Attach the external parts to the FA5331 manufactured by Fuji Electric here.
It is composed by adding. The phase detection circuit 3 is basically implemented.
It has the same configuration as that shown in the first embodiment. Sand
D flip-flop FF1From terminals J and P
To control the chopper control unit 13. here
Then, D flip-flop FF1The input side configuration of
Has the same configuration as that of the first embodiment. On the other hand, D
Flip-flop FF1Output is only inverted output
, D flip-flop FF1Resistor R at the inverting output of
20And capacitor C20And Zener diode ZDFourAnd from
Through the delay circuit that becomestwenty oneThe base of
Has been continued. This transistor Qtwenty oneIs the transistor Q
twenty twoThrough transistor Qtwenty threeControl the on / off of
Transistor Qtwenty threeIs an integrated circuit ICFourInsert into the power supply path of
It is included. Here, the transistor Qtwenty one~ Qtwenty threeIs a tiger
Transistor Qtwenty oneIs turned on, transistor Qtwenty threeTurned off
D flip-flop FF1
After the inverted output of becomes H level, the resistance R20And con
Densa C20After the time set by
-Diode ZDFourTurns on and transistor Qtwenty oneOn
Resulting in integrated circuit ICFourTo stop the power supply to
Switching element Q of chopper circuit 111Stop controlling
It is made to let. Chopper circuit 11 is a full wave
Inductor L at the output end of sink DB1And diode D
1Smoothing capacitor C viaBIs connected,
Switching element Q 1Smoothing capacitor C even when is off
BVoltage is generated across both ends of the
, Smoothing capacitor CBThe voltage across both ends is lower than normal
Will be done. That is, the output from the constant current high frequency power supply 1
The output voltage will decrease.

【0046】しかして、正常時には端子Pに印加される
電圧波形に対して端子Jから流れ込む電流波形の位相の
ほうが遅相になっているから、DフリップフロップFF
1 の反転出力はLレベルであって、チョッパ制御部13
は通常の動作を行なう。このとき、チョッパ制御部13
は出力電圧を検出して出力電圧を一定に保つだけではな
く(たとえば平滑コンデンサCB の両端電圧は350V
に維持される)、チョッパ回路11の入力電圧、出力電
圧、回路電流の位相に基づいて力率を高く保つように制
御する。
In the normal state, however, the phase of the current waveform flowing from the terminal J is delayed with respect to the voltage waveform applied to the terminal P, so the D flip-flop FF
The inverted output of 1 is at the L level, and the chopper control unit 13
Performs normal operation. At this time, the chopper control unit 13
Not only detects the output voltage and keeps the output voltage constant (for example, the voltage across the smoothing capacitor C B is 350 V).
The power factor is controlled to be kept high based on the input voltage, the output voltage, and the phase of the circuit current of the chopper circuit 11.

【0047】一方、出力線W上で放電アークが生じる
と、実施形態1と同様にDフリップフロップFF1 の反
転出力がHレベルになるから、上述のように抵抗R20
コンデンサC27とにより決まる時間の経過後にチョッパ
制御部13の動作が停止する。つまり、スイッチング素
子Q1 はオフに保たれ、平滑コンデンサCB の両端電圧
は全波整流器DBの出力電圧まで低下する(たとえば、
交流電源ACの電圧が200Vとすれば、平滑コンデン
サCB の両端電圧は282Vになる)。このように、出
力線W上でのアーク放電の発生に伴って出力電圧が低下
し、アーク放電のエネルギが抑制されるから、アーク放
電の持続が防止される。他の構成および動作は実施形態
1と同様である。
On the other hand, when a discharge arc is generated on the output line W, the inverted output of the D flip-flop FF 1 becomes H level as in the first embodiment. Therefore, as described above, the resistance R 20 and the capacitor C 27 are used. The operation of the chopper control unit 13 stops after the lapse of the determined time. That is, the switching element Q 1 is kept off, and the voltage across the smoothing capacitor C B drops to the output voltage of the full-wave rectifier DB (for example,
If the voltage of the AC power supply AC is 200V, the voltage across the smoothing capacitor C B is 282V). In this way, the output voltage decreases with the occurrence of the arc discharge on the output line W, and the energy of the arc discharge is suppressed, so that the continuation of the arc discharge is prevented. Other configurations and operations are the same as those of the first embodiment.

【0048】(実施形態4)本実施形態では、負荷回路
2の両端電圧および負荷回路2に流れる電流の位相を定
電流高周波電源1から検出するのではなく、図9および
図10に示すように、定電流高周波電源1の出力端子T
と負荷回路2を接続する出力端子Yとの間に電流トラン
スCT2 の1次巻線n21を挿入することによって負荷回
路2に流れる電流のみを検出する構成としてある。電流
トランスCT2 の2次巻線n22はタップ付きであってタ
ップは直流電源C(図示せず)の負極に接続される。し
たがって、2次巻線n22の各端には1次巻線n21に流れ
る電流の向きに対応した電流が誘起される。本実施形態
は、放電検出手段および保護手段として機能する電流バ
ランス検出回路4を用いて負荷回路2に流れる電流の向
きによる電流の大きさのアンバランス(電流波形の非対
称性)を検出することによって出力線W上のアーク放電
の発生を検出するものである。
(Embodiment 4) In the present embodiment, the voltage across the load circuit 2 and the phase of the current flowing through the load circuit 2 are not detected from the constant-current high-frequency power source 1, but as shown in FIGS. 9 and 10. , Output terminal T of constant current high frequency power supply 1
The primary winding n 21 of the current transformer CT 2 is inserted between the load circuit 2 and the output terminal Y to which the load circuit 2 is connected, so that only the current flowing through the load circuit 2 is detected. The secondary winding n 22 of the current transformer CT 2 has a tap, and the tap is connected to the negative electrode of the DC power supply C (not shown). Therefore, a current corresponding to the direction of the current flowing through the primary winding n 21 is induced at each end of the secondary winding n 22 . In this embodiment, the current balance detection circuit 4 functioning as a discharge detection means and a protection means is used to detect an imbalance in the magnitude of the current (asymmetry of the current waveform) depending on the direction of the current flowing through the load circuit 2. The occurrence of arc discharge on the output line W is detected.

【0049】しかして、2次巻線n22の一端と直流電源
Eの負極との間にはダイオードD21と2個の抵抗R21
22との直列回路が接続され、2次巻線n22の他端と直
流電源Eの負極との間にはダイオードD22と抵抗R23
24との直列回路が接続される。また、抵抗R22および
抵抗R24にはそれぞれコンデンサC22,C24が並列接続
される。抵抗R21〜R24の各接続点は差入力検出回路U
Sの両入力端にそれぞれ接続される。ここに、電流トラ
ンスCT2 のタップはセンタタップであって、R21:R
22=R23:R24に設定されているものとする。
However, between the one end of the secondary winding n 22 and the negative electrode of the DC power source E, a diode D 21 and two resistors R 21 ,
A series circuit with R 22 is connected, and between the other end of the secondary winding n 22 and the negative electrode of the DC power source E, a diode D 22 and a resistor R 23 ,
A series circuit with R 24 is connected. Further, capacitors C 22 and C 24 are connected in parallel to the resistor R 22 and the resistor R 24 , respectively. The connection point of the resistors R 21 to R 24 is the differential input detection circuit U
It is connected to both input terminals of S, respectively. Here, the tap of the current transformer CT 2 is the center tap, and R 21 : R
22 = R 23 : Assume that R 24 is set.

【0050】差入力検出回路USは、両入力端に電位差
が生じたときに出力に電流を流す回路であって、pnp
形の一対のトランジスタQ27,Q28を備え、両トランジ
スタQ27,Q28のベース間に抵抗R26が挿入されるとと
もに、両トランジスタQ27,Q28のベースとエミッタと
が互いに接続され、さらにコレクタを共通接続して出力
端としてある。また、上記抵抗R22,R24およびコンデ
ンサC22,C24を備える。したがって、両入力端(つま
り、抵抗R21,R22の接続点と抵抗R23,R24の接続
点)との電位に差が生じると、電位の高いほうにエミッ
タが接続されているトランジスタQ27,Q28がオンにな
り、出力に電流を流すのである。
The differential input detection circuit US is a circuit for supplying a current to the output when a potential difference occurs at both input terminals, and is a pnp.
A pair of transistors Q 27, Q 28 in the form, together with the resistor R 26 is inserted between the base of the transistors Q 27, Q 28, the base and emitter of the transistors Q 27, Q 28 are connected to each other, Further, the collectors are commonly connected and serve as an output terminal. Further, the resistors R 22 , R 24 and the capacitors C 22 , C 24 are provided. Thus, both input terminals (i.e., resistor R 21, a connection point of the connection point between the resistor R 23, R 24 of R 22) the difference in potential between occurs, the transistor Q whose emitter towards high potential is connected 27 and Q 28 are turned on, and current is passed to the output.

【0051】差入力検出回路USの出力端は抵抗R25
コンデンサC25とからなる時定数回路を介してコンパレ
ータCP2 の正入力端に接続される。コンパレータCP
2 の負入力端には基準電圧が印加され、正入力端に入力
される信号が基準電圧以上になるとコンパレータCP2
の出力がHレベルになる。コンパレータCP2 の出力端
は、出力がHレベルのときにサイリスタSCR2 をオン
にするように接続され、このサイリスタSCR2 はトラ
ンジスタQ25のベース−エミッタ間に接続される。この
トランジスタQ25は、インバータ制御部14を構成する
集積回路IC1の給電路に挿入されたトランジスタQ26
をオン・オフさせるのであって、サイリスタSCR2
トランジスタQ25,Q26とは、サイリスタSCR2 がオ
ンになるとトランジスタQ26がオフになるように接続さ
れている。
The output terminal of the difference input detection circuit US is connected to the positive input terminal of the comparator CP 2 via a time constant circuit composed of a resistor R 25 and a capacitor C 25 . Comparator CP
When the reference voltage is applied to the negative input terminal of 2 and the signal input to the positive input terminal exceeds the reference voltage, the comparator CP 2
Output becomes H level. The output terminal of the comparator CP 2, the output is connected to the thyristor SCR 2 to turn on at the H level, the thyristor SCR 2 is the base of the transistor Q 25 - is connected between the emitter. This transistor Q 25 is a transistor Q 26 which is inserted in the power feeding path of the integrated circuit IC 1 which constitutes the inverter control unit 14.
Is turned on and off, and the thyristor SCR 2 and the transistors Q 25 and Q 26 are connected so that the transistor Q 26 turns off when the thyristor SCR 2 turns on.

【0052】いま、負荷回路2に流れる電流、すなわ
ち、電流トランスCT2 の1次巻線n 21に流れる電流に
ついて考察すると、図11の左部に示すように、正常時
には電流の向きによらずピーク値はほぼ等しくなる。こ
のとき、コンデンサC22,C24の端子電圧がほぼ等しく
なるから、差入力検出回路USは動作せず、コンデンサ
25の端子電圧はコンパレータCP2 の基準電圧よりも
低い状態に保たれる。その結果、コンパレータCP2
出力はLレベルに保たれ、サイリスタSCR2 はオンに
ならず、インバータ制御部14は正常に動作する。
Now, the current flowing through the load circuit 2, that is,
Current transformer CTTwoPrimary winding n twenty oneTo the current flowing in
Considering this, as shown in the left part of FIG.
, The peak values are almost equal regardless of the direction of the current. This
Then capacitor Ctwenty two, Ctwenty fourThe terminal voltages of are almost equal
Therefore, the differential input detection circuit US does not operate, and the capacitor
Ctwenty fiveTerminal voltage is comparator CPTwoThan the reference voltage of
Kept low. As a result, the comparator CPTwoof
The output is kept at L level and the thyristor SCRTwoIs on
However, the inverter control unit 14 operates normally.

【0053】一方、出力線W上でアーク放電が生じたと
すると、アーク放電の両端の物質や放電の状態によって
放電のしやすい向きとしにくい向きとが生じるから、図
11の右部に示すように、負荷回路2に流れる電流の向
きに応じてピーク値が変化する。つまり、負荷回路2は
図12のように整流用のダイオードDa ,Db とにそれ
ぞれインピーダンスZ1 ,Z2 を直列接続し、両直列回
路をダイオードDa ,Db の極性が逆向きになるように
並列接続したものと等価になる。電流の向きによる電流
の大きさの大小関係が図11のようであるとき(つま
り、Z1 <Z2 )、抵抗R21と抵抗R22との接続点の電
位よりも抵抗R23と抵抗R24との接続点の電位のほうが
高くなる。つまり差入力検出回路USから出力された電
流により抵抗R25を介してコンデンサC25が充電され、
コンデンサC25の端子電圧が基準電圧以上になるとコン
パレータCP2 の出力がHレベルになるのである。その
結果、上述したようにトランジスタQ26がオフになり、
インバータ制御部13の動作が停止してインバータ回路
12の動作も停止する。
On the other hand, if an arc discharge is generated on the output line W, there are a direction in which the discharge is easy and a direction in which the discharge is difficult depending on the substances at both ends of the arc discharge and the discharge state. Therefore, as shown in the right part of FIG. The peak value changes according to the direction of the current flowing through the load circuit 2. That is, in the load circuit 2, the impedances Z 1 and Z 2 are connected in series to the rectifying diodes D a and D b , respectively, as shown in FIG. 12, and the polarity of the diodes D a and D b is reversed in both series circuits. Is equivalent to a parallel connection. When the magnitude relationship of the magnitude of the current depending on the direction of the current is as shown in FIG. 11 (that is, Z 1 <Z 2 ), the resistance R 23 and the resistance R 22 are more than the potential at the connection point of the resistance R 21 and the resistance R 22. The potential at the connection point with 24 becomes higher. That is, the capacitor C 25 is charged through the resistor R 25 by the current output from the differential input detection circuit US,
When the terminal voltage of the capacitor C 25 becomes higher than the reference voltage, the output of the comparator CP 2 becomes H level. As a result, the transistor Q 26 turns off as described above,
The operation of the inverter control unit 13 stops and the operation of the inverter circuit 12 also stops.

【0054】このようにして出力線W上でアーク放電が
生じたことを検出し、インバータ回路12の出力を停止
することができるのである。他の構成および動作は実施
形態1と同様である。 (実施形態5)本実施形態は、図13に示すように、実
施形態4とほぼ同様の構成であるが、実施形態4におい
ては負荷回路2に流れる電流を検出していたのに対し
て、本実施形態では放電検出手段および保護手段として
機能する電圧バランス検出回路5を用いて負荷回路2の
両端電圧のアンバランス(電圧波形の非対称性)を検出
する点が相違する。したがって、電流トランスCT2
設けず、差入力検出回路USの各端を出力端子X,Yに
それぞれ接続してある。また、ダイオードD21,D 22
よび差入力検出回路USにおけるコンデンサC22,C24
を省略してある。他の構成は実施形態4と同様である。
In this way, the arc discharge on the output line W
Detects the occurrence and stops the output of the inverter circuit 12
You can do it. Other configurations and operations are implemented
Same as in the first embodiment. (Fifth Embodiment) As shown in FIG.
The configuration is almost the same as that of the fourth embodiment, but in the fourth embodiment.
While the current flowing through the load circuit 2 was detected,
In this embodiment, as the discharge detection means and the protection means,
Of the load circuit 2 using the functioning voltage balance detection circuit 5.
Detects voltage unbalance (voltage waveform asymmetry)
The difference is. Therefore, the current transformer CTTwoTo
Without providing each end of the differential input detection circuit US to the output terminals X, Y
Each is connected. The diode Dtwenty one, D twenty twoYou
And the capacitor C in the differential input detection circuit UStwenty two, Ctwenty four
Is omitted. Other configurations are similar to those of the fourth embodiment.

【0055】しかして、出力線W上でアーク放電が生じ
たときには電流の向きによって電流のピーク値が異なる
のであるから、出力端子X,Y間の電位の平均値が0V
ではなくなる。その結果、抵抗R25を介してコンデンサ
25が充電されることになり、コンデンサC25の端子電
圧がコンパレータCP2 に設定されている基準電圧以上
になると、コンパレータCP2 の出力がHレベルになっ
てインバータ制御部14の動作を停止させるのである。
他の構成および動作は実施形態4と同様であるから説明
を省略する。
However, when an arc discharge occurs on the output line W, the peak value of the current differs depending on the direction of the current, so the average value of the potential between the output terminals X and Y is 0V.
Not be. As a result, the capacitor C 25 is charged via the resistor R 25, the terminal voltage of the capacitor C 25 is equal to or higher than the reference voltage set in the comparator CP 2, the output of the comparator CP 2 is the H level Therefore, the operation of the inverter control unit 14 is stopped.
The other configurations and operations are similar to those of the fourth embodiment, and therefore the description thereof is omitted.

【0056】上記実施形態においては、インバータ回路
12にフルブリッジ形のものを用いているが、他の構成
のインバータ回路12であっても本発明の技術思想を適
用することができるのはいうまでもない。
In the above embodiment, the full bridge type inverter circuit 12 is used, but it is needless to say that the technical idea of the present invention can be applied to the inverter circuit 12 having another configuration. Nor.

【0057】[0057]

【発明の効果】本発明は、交流電源を電源とし電流を一
定とした高周波を出力する定電流高周波電源と、定電流
高周波電源の出力端子間に接続された照明負荷を含む負
荷回路と、定電流高周波電源から負荷回路への電流経路
でのアーク放電の発生を検出する放電検出手段と、放電
検出手段によるアーク放電の検出時に定電流高周波電源
から負荷回路への出力を制限する保護手段とを備えるも
のであり、定電流高周波電源の出力端子間に接続されて
いる負荷回路において接続不良などによってアーク放電
が生じたときに、そのアーク放電を検出して負荷回路へ
の出力を制限するから、アーク放電の持続を防止するこ
とができ、結果的にアーク放電から発火や発煙などの危
険な状態に陥ることを防止することができるという利点
がある。
Industrial Applicability The present invention uses a constant current high frequency power source that outputs a high frequency with a constant current as an AC power source, a load circuit including a lighting load connected between the output terminals of the constant current high frequency power source, and a constant voltage. Discharge detecting means for detecting the occurrence of arc discharge in the current path from the current high frequency power supply to the load circuit, and protection means for limiting the output from the constant current high frequency power supply to the load circuit when arc discharge is detected by the discharge detecting means. It is provided, and when an arc discharge occurs due to a connection failure in the load circuit connected between the output terminals of the constant current high frequency power supply, the arc discharge is detected and the output to the load circuit is limited, There is an advantage that it is possible to prevent the continuation of the arc discharge, and consequently prevent the arc discharge from falling into a dangerous state such as ignition or smoke.

【0058】また、定電流高周波電源が、負荷回路との
間に挿入される誘導性インピーダンス素子と出力端子間
に接続される容量性インピーダンス素子との少なくとも
一方を備えるものでは、負荷回路の誘導性インピーダン
スや容量性インピーダンスが多少変動しても、その影響
を受けることがないという利点がある。
Further, in the case where the constant current high frequency power supply includes at least one of the inductive impedance element inserted between the load circuit and the capacitive impedance element connected between the output terminals, the inductive characteristic of the load circuit Even if the impedance or the capacitive impedance fluctuates to some extent, there is an advantage that it is not affected.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施形態1を示すブロック図である。FIG. 1 is a block diagram showing a first embodiment.

【図2】実施形態1の要部回路図である。FIG. 2 is a circuit diagram of a main part of the first embodiment.

【図3】実施形態1に用いるインバータ回路の動作説明
図である。
FIG. 3 is an operation explanatory diagram of the inverter circuit used in the first embodiment.

【図4】実施形態1の要部回路図である。FIG. 4 is a circuit diagram of a main part of the first embodiment.

【図5】図4に示した回路の動作説明図である。5 is an operation explanatory diagram of the circuit shown in FIG. 4;

【図6】実施形態2の要部回路図である。FIG. 6 is a circuit diagram of a main part of the second embodiment.

【図7】実施形態3の要部回路図である。FIG. 7 is a main part circuit diagram of a third embodiment.

【図8】実施形態3の要部回路図である。FIG. 8 is a main part circuit diagram of a third embodiment.

【図9】実施形態4の要部回路図である。FIG. 9 is a main part circuit diagram of a fourth embodiment.

【図10】実施形態4の要部回路図である。FIG. 10 is a main part circuit diagram of a fourth embodiment.

【図11】実施形態4の動作説明図である。FIG. 11 is an operation explanatory diagram of the fourth embodiment.

【図12】実施形態4の動作状態を示す等価回路図であ
る。
FIG. 12 is an equivalent circuit diagram showing an operation state of the fourth embodiment.

【図13】実施形態5の要部回路図である。FIG. 13 is a main-portion circuit diagram of the fifth embodiment.

【図14】従来例を示す回路図である。FIG. 14 is a circuit diagram showing a conventional example.

【図15】他の従来例を示す回路図である。FIG. 15 is a circuit diagram showing another conventional example.

【図16】負荷回路の等価回路図である。FIG. 16 is an equivalent circuit diagram of a load circuit.

【図17】アーク放電が生じているときの負荷回路の等
価回路図である。
FIG. 17 is an equivalent circuit diagram of a load circuit when arc discharge is occurring.

【符号の説明】[Explanation of symbols]

1 定電流高周波電源 2 負荷回路 3 位相検出回路 4 電流バランス検出回路 5 電圧バランス検出回路 AC 交流電源 L インダクタ La ランプ Tr 電流トランス W 出力線 1 constant current high frequency power supply 2 load circuit 3 phase detection circuit 4 current balance detection circuit 5 voltage balance detection circuit AC AC power supply L inductor La lamp Tr current transformer W output line

───────────────────────────────────────────────────── フロントページの続き (72)発明者 工藤 康宏 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 平伴 喜光 大阪府門真市大字門真1048番地松下電工株 式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yasuhiro Kudo 1048, Kadoma, Kadoma, Osaka Prefecture Matsushita Electric Works Ltd. (72) Yoshimitsu Hiratsune, 1048, Kadoma, Kadoma City, Osaka Matsushita Electric Co., Ltd.

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 交流電源を電源とし電流を一定とした高
周波を出力する定電流高周波電源と、定電流高周波電源
の出力端子間に接続された照明負荷を含む負荷回路と、
定電流高周波電源から負荷回路への電流経路でのアーク
放電の発生を検出する放電検出手段と、放電検出手段に
よるアーク放電の検出時に定電流高周波電源から負荷回
路への出力を制限する保護手段とを備えることを特徴と
する照明装置。
1. A constant current high frequency power source that outputs a high frequency with a constant current using an AC power source as a power source, and a load circuit including a lighting load connected between output terminals of the constant current high frequency power source,
Discharge detection means for detecting the occurrence of arc discharge in the current path from the constant current high frequency power supply to the load circuit, and protection means for limiting the output from the constant current high frequency power supply to the load circuit when arc discharge is detected by the discharge detection means. A lighting device comprising:
【請求項2】 放電検出手段は定電流高周波電源の出力
電圧と負荷回路に流れる電流との位相差を検出する位相
検出回路よりなり、位相検出回路は負荷回路に流れる電
流が定電流高周波電源の出力電圧に対して進相になると
アーク放電が生じていると判定することを特徴とする請
求項1記載の照明装置。
2. The discharge detecting means comprises a phase detection circuit for detecting the phase difference between the output voltage of the constant current high frequency power supply and the current flowing through the load circuit, and the phase detection circuit is such that the current flowing through the load circuit is the constant current high frequency power supply. The lighting device according to claim 1, wherein it is determined that arc discharge has occurred when the output voltage is advanced.
【請求項3】 放電検出手段は負荷回路に流れる電流波
形の対称性を検出する電流バランス検出回路よりなり、
負荷回路に流れる電流の大きさに向きによる差が生じる
とアーク放電が生じていると判定することを特徴とする
請求項1記載の照明装置。
3. The discharge detecting means comprises a current balance detecting circuit for detecting the symmetry of the current waveform flowing in the load circuit,
The lighting device according to claim 1, wherein it is determined that an arc discharge is occurring when a difference in magnitude of a current flowing through the load circuit occurs depending on a direction.
【請求項4】 放電検出手段は定電流高周波電源の出力
端子間の電圧波形の対称性を検出する電圧バランス検出
回路よりなり、電圧波形が非対称になるとアーク放電が
生じていると判定することを特徴とする請求項1記載の
照明装置。
4. The discharge detection means comprises a voltage balance detection circuit for detecting the symmetry of the voltage waveform between the output terminals of the constant current high frequency power supply, and when the voltage waveform becomes asymmetric, it is determined that arc discharge has occurred. The lighting device according to claim 1, which is characterized in that:
【請求項5】 保護手段は、アーク放電が検出されると
定電流高周波電源から負荷回路への出力を停止すること
を特徴とする請求項1ないし請求項3記載の照明装置。
5. The lighting device according to claim 1, wherein the protection means stops the output from the constant current high frequency power supply to the load circuit when the arc discharge is detected.
【請求項6】 保護手段は、アーク放電が検出されると
定電流高周波電源から負荷回路に対して間欠的に出力を
供給することを特徴とする請求項1ないし請求項3記載
の照明装置。
6. The lighting device according to claim 1, wherein the protection means intermittently supplies an output to the load circuit from the constant-current high-frequency power source when an arc discharge is detected.
【請求項7】 保護手段は、アーク放電が検出されると
定電流高周波電源から負荷回路への出力電圧を低下させ
ることを特徴とする請求項1ないし請求項3記載の照明
装置。
7. The lighting device according to claim 1, wherein the protection means reduces the output voltage from the constant current high frequency power supply to the load circuit when the arc discharge is detected.
【請求項8】 定電流高周波電源は、負荷回路との間に
挿入される誘導性インピーダンス素子と出力端子間に接
続される容量性インピーダンス素子との少なくとも一方
を備えることを特徴とする請求項1ないし請求項7記載
の照明装置。
8. The constant current high frequency power supply comprises at least one of an inductive impedance element inserted between the load circuit and a capacitive impedance element connected between the output terminals. The lighting device according to claim 7.
JP4361896A 1996-02-29 1996-02-29 Lighting system Withdrawn JPH09237685A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4361896A JPH09237685A (en) 1996-02-29 1996-02-29 Lighting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4361896A JPH09237685A (en) 1996-02-29 1996-02-29 Lighting system

Publications (1)

Publication Number Publication Date
JPH09237685A true JPH09237685A (en) 1997-09-09

Family

ID=12668835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4361896A Withdrawn JPH09237685A (en) 1996-02-29 1996-02-29 Lighting system

Country Status (1)

Country Link
JP (1) JPH09237685A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006046419A1 (en) * 2004-10-28 2006-05-04 Minebea Co., Ltd. Multiple-discharge-lamp lighting device
WO2006046405A1 (en) * 2004-10-27 2006-05-04 Minebea Co., Ltd. Discharge lamp lighting apparatus
KR101308979B1 (en) * 2007-03-29 2013-09-17 삼성디스플레이 주식회사 Backlight inverter and liquid crystal display using thereof
JP6330102B1 (en) * 2017-11-29 2018-05-23 高周波熱錬株式会社 Load abnormality detection circuit for inverter and inverter device
KR102063287B1 (en) * 2019-07-29 2020-01-08 제일전기공업 주식회사 Circuit Breaker Based on Phase Measurement and Arc Detection of Power Level and Method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006046405A1 (en) * 2004-10-27 2006-05-04 Minebea Co., Ltd. Discharge lamp lighting apparatus
WO2006046419A1 (en) * 2004-10-28 2006-05-04 Minebea Co., Ltd. Multiple-discharge-lamp lighting device
KR101308979B1 (en) * 2007-03-29 2013-09-17 삼성디스플레이 주식회사 Backlight inverter and liquid crystal display using thereof
JP6330102B1 (en) * 2017-11-29 2018-05-23 高周波熱錬株式会社 Load abnormality detection circuit for inverter and inverter device
KR102063287B1 (en) * 2019-07-29 2020-01-08 제일전기공업 주식회사 Circuit Breaker Based on Phase Measurement and Arc Detection of Power Level and Method thereof
US11283256B2 (en) 2019-07-29 2022-03-22 Cheil Electric Wiring Devices Co., Ltd. Power interruption method and device based on phase measurement and arc detection of power level

Similar Documents

Publication Publication Date Title
US5677602A (en) High efficiency electronic ballast for high intensity discharge lamps
JP5266594B1 (en) LED lamp, lighting device including the LED lamp, and LED lamp current control method
CA2062126C (en) Starting and operating circuit for arc discharge lamp
US6448720B1 (en) Circuit for driving an HID lamp
US20120001560A1 (en) Electronic ballast having a partially self-oscillating inverter circuit
JP2005108841A (en) Lighting method of low-pressure discharge lamp
JP3026681B2 (en) Fluorescent light control device
JP2001357993A (en) Discharge lamp lighting device
JPH06188091A (en) Ignition and lighting circuit-arrangement of electric- discharge lamp
JPH09237685A (en) Lighting system
JP2835975B2 (en) Discharge lamp lighting device
JP4061078B2 (en) Power supply
KR100426801B1 (en) Electronic ballasts for hid-lamp
JP4280116B2 (en) Current detection circuit
JPS6145359B2 (en)
JP3494036B2 (en) Power supply
JP3482784B2 (en) Electrodeless discharge lamp lighting device
JPH07230882A (en) High voltage discharge lamp lighting device
JP3356233B2 (en) Discharge lamp lighting device and lighting device
JP3321997B2 (en) Discharge lamp lighting device and protection stop circuit thereof
JP3034936B2 (en) Discharge lamp lighting device
JP3050256B2 (en) Discharge lamp lighting device
JP2003059679A (en) Discharge lamp lighting device
JP2000134936A (en) Power supply
JP2005142099A (en) Lamp open detection circuit for discharge tube

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030506