JPH09231097A - Cpu device - Google Patents
Cpu deviceInfo
- Publication number
- JPH09231097A JPH09231097A JP8055355A JP5535596A JPH09231097A JP H09231097 A JPH09231097 A JP H09231097A JP 8055355 A JP8055355 A JP 8055355A JP 5535596 A JP5535596 A JP 5535596A JP H09231097 A JPH09231097 A JP H09231097A
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- test
- processing
- switch
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 39
- 238000012423 maintenance Methods 0.000 claims abstract description 16
- 230000005540 biological transmission Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、監視制御システム
等のように、情報の送受信が行われ、かつ連続運転を要
求されるシステムに使用されるCPU装置に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CPU device used in a system such as a supervisory control system that transmits and receives information and requires continuous operation.
【0002】[0002]
【従来の技術】監視制御システム等に使用されるCPU
装置は、外部装置との間で、情報の送受信を行うことが
必要になる。このため、かかるCPU装置においては、
従来、情報の送受信を行う情報送受信部と、この情報送
受信部に接続されて、その処理を行う処理部とが、それ
ぞれ一つずつ設けられている。CPU used in a supervisory control system or the like
The device needs to send and receive information to and from an external device. Therefore, in such a CPU device,
Conventionally, one information transmitting / receiving unit for transmitting / receiving information and one processing unit connected to the information transmitting / receiving unit for performing the processing are provided.
【0003】CPU装置の処理部においては、そのソフ
トウェアおよびデータのメンテナンスが必要になるが、
そのメンテナンス後のテストは、処理部が一つであるの
で、通常、システムを停止状態にした後、処理部に試験
装置を接続して、処理部と試験装置との間でテストデー
タを送受信することにより行われる。そして、テスト結
果が良好の場合には、CPU装置の本稼働が行われる。
また、システムを停止できず、CPU装置の連続運転が
要求される場合には、メンテナンス後のテストは、シス
テムを停止せず、CPU装置の本稼働後に行われること
もある。In the processing section of the CPU device, maintenance of its software and data is required.
Since the test after the maintenance has one processing unit, normally, after the system is stopped, the test device is connected to the processing unit and the test data is transmitted and received between the processing unit and the test device. It is done by When the test result is good, the CPU device is put into actual operation.
Further, when the system cannot be stopped and continuous operation of the CPU device is required, the test after maintenance may be performed after the CPU device is in actual operation without stopping the system.
【0004】[0004]
【発明が解決しようとする課題】システムを停止状態に
して、テストを行う場合には、テスト時間中はシステム
を稼働することができないので、その影響は大きく、ま
た、どうしても停止することができないシステムにおい
ては、その対応が困難になる。また、システムを停止せ
ず、CPU装置の稼働中にテストを行う場合には、メン
テナンスしたソフトウェアやデータに不具合があったと
きには、稼働中のCPU装置の誤動作やデータ破壊が発
生し、データの復旧およびシステム機能回復のために、
長時間のシステム停止を必要とする事態が生ずる危惧が
ある。When the system is stopped and the test is performed, the system cannot be operated during the test time. Therefore, the influence is great, and the system cannot be stopped by any means. In, it becomes difficult to deal with it. In addition, when the test is performed during the operation of the CPU device without stopping the system, if there is a defect in the maintained software or data, malfunction of the operating CPU device or data destruction occurs, and the data is restored. And for system function recovery,
There is a risk that a situation requiring a long system shutdown may occur.
【0005】そこで本発明は、システムを停止すること
なく、しかもシステムに何ら影響を与えないで、メンテ
ナンス後のテストを実施することができるCPU装置を
提供することを目的とする。Therefore, an object of the present invention is to provide a CPU device which can carry out a test after maintenance without stopping the system and without affecting the system at all.
【0006】[0006]
【課題を解決するための手段】本発明では、外部装置と
の間で、情報の送受信を行う情報送受信部と、その処理
を行う処理部とを備えたCPU装置において、前記処理
部は同一処理機能および同一データ構造を有する独立し
た複数の処理部で形成されるとともに、これら複数の処
理部がそれぞれスイッチにより、前記情報送受信部と、
前記処理部のソフトウェアおよびデータのメンテナンス
後のテストを行う試験装置とに、接続あるいは切り離し
可能に形成する。According to the present invention, in a CPU device having an information transmitting / receiving unit for transmitting / receiving information to / from an external device and a processing unit for performing the processing, the processing units have the same processing. The information processing unit is formed by a plurality of independent processing units having functions and the same data structure, and the plurality of processing units are respectively switched by a switch,
The processing unit is formed so that it can be connected or disconnected to a test device that performs a test after maintenance of software and data.
【0007】これにより、情報送受信部と処理部とは、
スイッチによって、任意に接続あるいは切り離しが可能
であるので、複数の処理部のうち、一つの処理部を本稼
働用とし、残りの処理部をメンテナンス用とすることが
できる。すなわち、一つの処理部をスイッチにより情報
送受信部に接続して、本稼働の処理を実行している最中
に、残りの処理部に対してソフトウェアおよびデータの
メンテナンスを実施した後、試験装置を接続し、任意の
テストを実施できる。As a result, the information transmitting / receiving unit and the processing unit are
Since it is possible to arbitrarily connect or disconnect with the switch, it is possible to use one of the plurality of processing units for actual operation and the remaining processing units for maintenance. That is, one processing unit is connected to the information transmitting / receiving unit by a switch, and while performing the process of actual operation, after performing software and data maintenance for the remaining processing units, You can connect and perform any test.
【0008】テストが完了した時点で、一つの処理部を
情報送受信部から切り離すとともに、テストが完了した
処理部を情報送受信部に接続することにより、この処理
部を本稼働用として動作させることができる。したがっ
て、システムを停止することなく、しかもシステムには
何ら影響を与えないで、処理部のメンテナンス後のテス
トを実施することができる。When the test is completed, one processing unit is separated from the information transmitting / receiving unit, and the processing unit that has been tested is connected to the information transmitting / receiving unit so that this processing unit can be operated for actual operation. it can. Therefore, the test after the maintenance of the processing section can be performed without stopping the system and without affecting the system at all.
【0009】[0009]
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて詳細に説明する。図1は、本発明の実施例の構成
図である。図1において、CPU装置8は、図示しない
外部装置との間で、情報の送受信を行う情報送受信部1
と、その処理を行う第1の処理部2および第2の処理部
3とから構成される。第1の処理部2および第2の処理
部3は、それぞれ同一処理機能および同一データ構造を
有するとともに、独立して形成される。第1の処理部2
は、第1の処理部2からの出力データ用のスイッチ4お
よび第1の処理部2への入力データ用のスイッチ6によ
って、情報送受信部1に接続あるいは切り離し可能に形
成される。また、第2の処理部3は、第2の処理部3か
らの出力データ用のスイッチ5および第2の処理部3へ
の入力データ用のスイッチ7によって、情報送受信部1
に接続あるいは切り離し可能に形成される。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a configuration diagram of an embodiment of the present invention. In FIG. 1, a CPU device 8 is an information transmitting / receiving unit 1 that transmits / receives information to / from an external device (not shown).
And a first processing unit 2 and a second processing unit 3 that perform the processing. The first processing unit 2 and the second processing unit 3 have the same processing function and the same data structure, and are formed independently. First processing unit 2
Is formed so that it can be connected to or disconnected from the information transmitting / receiving unit 1 by a switch 4 for output data from the first processing unit 2 and a switch 6 for input data to the first processing unit 2. In addition, the second processing unit 3 uses the switch 5 for output data from the second processing unit 3 and the switch 7 for input data to the second processing unit 3 so that the information transmission / reception unit 1
Is formed so that it can be connected or disconnected.
【0010】試験装置9は入力ポート10および出力ポ
ート11を有しており、入力ポート10および出力ポー
ト11は、それぞれスイッチ4およびスイッチ6によっ
て、第1の処理部2に接続あるいは切り離し可能に形成
されるとともに、それぞれスイッチ5およびスイッチ7
によって、第2の処理部3に接続あるいは切り離し可能
に形成される。The test apparatus 9 has an input port 10 and an output port 11, and the input port 10 and the output port 11 are formed so that they can be connected to or disconnected from the first processing unit 2 by the switch 4 and the switch 6, respectively. And switch 5 and switch 7, respectively.
Is formed so that it can be connected to or disconnected from the second processing unit 3.
【0011】次に、上記実施例の動作を説明する。先
ず、CPU装置8が第1の処理部2によって処理され
て、本稼働されているときに、第2の処理部3のソフト
ウェアおよびデータをメンテナンスする場合について説
明する。この場合には、第1の処理部2はスイッチ4お
よびスイッチ6によって情報送受信部1に接続されると
ともに、第2の処理部3はスイッチ5およびスイッチ7
が開路して、情報送受信部1および試験装置9のいずれ
にも接続されていない。Next, the operation of the above embodiment will be described. First, a case will be described in which the CPU device 8 is processed by the first processing unit 2 and the software and data of the second processing unit 3 are maintained while the CPU device 8 is in actual operation. In this case, the first processing unit 2 is connected to the information transmitting / receiving unit 1 by the switch 4 and the switch 6, and the second processing unit 3 is connected to the switch 5 and the switch 7.
Is open and is not connected to either the information transmitting / receiving unit 1 or the test apparatus 9.
【0012】この状態で、第2の処理部3のソフトウェ
アおよびデータに対して、メンテナンスを実施する。メ
ンテナンス終了後、トランザクションデータを整合させ
るために、第1の処理部2のトランザクションデータを
第2の処理部3にコピーする。この後、スイッチ5およ
びスイッチ7を試験装置9の入力ポート10および出力
ポート11にそれぞれ接続して、試験装置9と第2の処
理部3との間でテストデータの送受信を行わせることに
より、テストを実施する。なお、第1の処理部2は、こ
の間も情報送受信部1による外部装置との送受信の処理
を第2の処理部3とは独立して実行しているので、CP
U装置8の本稼働の機能はなんら影響を受けることはな
い。In this state, maintenance is performed on the software and data of the second processing section 3. After the maintenance is completed, the transaction data of the first processing unit 2 is copied to the second processing unit 3 in order to match the transaction data. After that, the switches 5 and 7 are respectively connected to the input port 10 and the output port 11 of the test apparatus 9 so that the test data is transmitted and received between the test apparatus 9 and the second processing unit 3. Conduct a test. During this period, the first processing unit 2 also executes the process of transmission / reception with the external device by the information transmitting / receiving unit 1 independently of the second processing unit 3.
The function of actual operation of the U device 8 is not affected at all.
【0013】試験装置9でのテストデータによるテスト
が完了した後、再度、第1の処理部2のトランザクショ
ンデータを第2の処理部3にコピーし、スイッチ7を試
験装置9の出力ポート11から切り離して、情報送受信
部1に接続することにより、本稼働データでのテストを
実施する。すなわち、本稼働データは情報送受信部1か
らスイッチ7を介して、第2の処理部3へ入力され、第
2の処理部3からの出力データはスイッチ5を介して、
試験装置9の入力ポート10に送信されるので、これを
試験装置9でモニタして、不具合がないかのチェックを
行う。万一、この状態で不具合が発見されても、第2の
処理部3の出力データは、情報送受信部1には送信され
ておらず、本稼働には使用されていないため、本稼働に
は一切影響しない。After the test with the test data in the test apparatus 9 is completed, the transaction data of the first processing section 2 is copied again to the second processing section 3, and the switch 7 is output from the output port 11 of the test apparatus 9. By disconnecting and connecting to the information transmitting / receiving unit 1, a test is performed on the actual operation data. That is, the actual operation data is input from the information transmitting / receiving unit 1 to the second processing unit 3 via the switch 7, and the output data from the second processing unit 3 is input via the switch 5.
Since it is transmitted to the input port 10 of the test apparatus 9, this is monitored by the test apparatus 9 to check whether there is any defect. Even if a defect is found in this state, the output data of the second processing unit 3 is not transmitted to the information transmitting / receiving unit 1 and is not used for the actual operation, so that the actual operation is not performed. It has no effect.
【0014】このテストで不具合が発生しなかった場合
には、スイッチ5を試験装置9の入力ポート10から切
り離して、情報送受信部1に接続し、スイッチ4および
スイッチ6を開路して、第1の処理部2を情報送受信部
1から切り離すことにより、第1の処理部2と第2の処
理部3とが入れ替わり、第2の処理部2によって本稼働
の処理が行われて、メンテナンスおよびテストが完了す
る。なお、第1の処理部2のメンテナンスおよびテスト
は、上記第2の処理部3と全く同様に行えばよいので、
その説明は省略する。If no failure occurs in this test, the switch 5 is disconnected from the input port 10 of the test apparatus 9, is connected to the information transmitting / receiving unit 1, and the switches 4 and 6 are opened to make the first switch. By separating the processing unit 2 of the above from the information transmitting / receiving unit 1, the first processing unit 2 and the second processing unit 3 are replaced with each other, and the second processing unit 2 performs the processing of the main operation to perform maintenance and test. Is completed. The maintenance and testing of the first processing unit 2 may be performed in exactly the same manner as the second processing unit 3 described above.
The description is omitted.
【0015】また、上記実施例では、第1の処理部2お
よび第2の処理部3の二つを設けたが、CPU装置8の
信頼性を向上するために、三つ以上設けてもよい。Further, in the above embodiment, two of the first processing unit 2 and the second processing unit 3 are provided, but three or more may be provided in order to improve the reliability of the CPU device 8. .
【0016】[0016]
【発明の効果】以上説明したように、本発明によれば、
CPU装置が接続されたシステムを停止することなく、
しかも稼働中のシステムに一切の影響を与えずに、メン
テナンスおよびそのテストを実施することが可能とな
る。As described above, according to the present invention,
Without stopping the system to which the CPU device is connected,
In addition, maintenance and testing can be performed without affecting the system in operation at all.
【図1】本発明のCPU装置の一実施例を示す構成図で
ある。FIG. 1 is a configuration diagram showing an embodiment of a CPU device of the present invention.
1 情報送受信部 2 第1の処理部 3 第2の処理部 4 第1の処理部2からの出力データ用のスイッチ 5 第2の処理部3からの出力データ用のスイッチ 6 第1の処理部2への入力データ用のスイッチ 7 第2の処理部3への入力データ用のスイッチ 8 CPU装置 9 試験装置 10 入力ポート 11 出力ポート 1 Information Transmission / Reception Unit 2 First Processing Unit 3 Second Processing Unit 4 Switch for Output Data from First Processing Unit 2 Switch for Output Data from Second Processing Unit 3 6 First Processing Unit Switch for input data to 2 7 Switch for input data to the second processing unit 8 CPU device 9 Test device 10 Input port 11 Output port
Claims (1)
報送受信部と、その処理を行う処理部とを備えたCPU
装置において、 前記処理部は同一処理機能および同一データ構造を有す
る独立した複数の処理部で形成されるとともに、 これら複数の処理部がそれぞれスイッチにより、前記情
報送受信部と、前記処理部のソフトウェアおよびデータ
のメンテナンス後のテストを行う試験装置とに、接続あ
るいは切り離し可能に形成された、 ことを特徴とするCPU装置。1. A CPU including an information transmitting / receiving unit for transmitting / receiving information to / from an external device and a processing unit for performing the processing.
In the apparatus, the processing unit is formed of a plurality of independent processing units having the same processing function and the same data structure, and the plurality of processing units are respectively switched by the switch, the information transmitting / receiving unit, software of the processing unit, and A CPU device, which is formed so that it can be connected or disconnected from a test device that performs a test after data maintenance.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8055355A JPH09231097A (en) | 1996-02-20 | 1996-02-20 | Cpu device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8055355A JPH09231097A (en) | 1996-02-20 | 1996-02-20 | Cpu device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09231097A true JPH09231097A (en) | 1997-09-05 |
Family
ID=12996201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8055355A Pending JPH09231097A (en) | 1996-02-20 | 1996-02-20 | Cpu device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09231097A (en) |
-
1996
- 1996-02-20 JP JP8055355A patent/JPH09231097A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09231097A (en) | Cpu device | |
JPH05265596A (en) | Device initializing system | |
JP3125864B2 (en) | Redundant system | |
JPS60134942A (en) | Backup system for abnormal state | |
JPS60217445A (en) | Communication controller switching system | |
JP2750165B2 (en) | Method and apparatus for selecting a normal trunk line in a duplex trunk line | |
JPS6113627B2 (en) | ||
JP2002041104A (en) | Plant monitor controller | |
JPS6043550B2 (en) | Communication line control device | |
JPH07283846A (en) | Data transmitter and data transmission system | |
JPH0588926A (en) | Automatic switching circuit for monitor and control system | |
JPH0563802A (en) | Duplicate equipment for exchange | |
JPH06161799A (en) | Cpu multiplication momentary switching device | |
JPS6012829A (en) | Degenerating method of double system transmission device | |
JPH088997A (en) | Duplex controller | |
JPH06175869A (en) | Duplex computer system | |
JPH01277048A (en) | System for monitoring signal conversion device | |
KR20020004735A (en) | A buffer circuit of common bus for processor board | |
JPS60194634A (en) | Microwave band switch | |
JPH02177619A (en) | System switching system | |
JPH08272706A (en) | Peripheral equipment system | |
JPH10154971A (en) | Multiplex communication equipment | |
JPS6010938A (en) | Controller | |
JPH01209564A (en) | Information processor | |
JPH10171674A (en) | Duplex device |