JPH0923064A - Manufacture of printed circuit board - Google Patents

Manufacture of printed circuit board

Info

Publication number
JPH0923064A
JPH0923064A JP16852495A JP16852495A JPH0923064A JP H0923064 A JPH0923064 A JP H0923064A JP 16852495 A JP16852495 A JP 16852495A JP 16852495 A JP16852495 A JP 16852495A JP H0923064 A JPH0923064 A JP H0923064A
Authority
JP
Japan
Prior art keywords
conductor circuit
metal film
forming
mask
post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP16852495A
Other languages
Japanese (ja)
Inventor
Satoru Itaya
哲 板谷
Yoshiro Takahashi
良郎 高橋
Yutaka Karasuno
ゆたか 烏野
Minoru Nakakuki
穂 中久木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP16852495A priority Critical patent/JPH0923064A/en
Publication of JPH0923064A publication Critical patent/JPH0923064A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method wherein a post can be formed without using nonelectrolytic plating, when a printed circuit board in which a lower layer conductor circuit is electrically connected with an upper layer conductor layer by using the post. SOLUTION: Before a metal film 13 for forming a lower layer conductor circuit is patterned, a post 17 is formed on the metal film 13 by electrolytic plating using the metal film 13 as a feeding body. A mask 21 for covering the surface of a part of the metal film 13 which part is to be left as a lower conductor circuit and for covering the post 17 is formed on the metal film 13 on which the post 17 has been formed, by electrolytic plating. By etching a part of the metal film 13 which part is not covered with the mask 21, a lower layer conductor circuit 13a is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、プリント回路基板の
製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a printed circuit board.

【0002】[0002]

【従来の技術】下層導体回路と上層導体回路との電気的
接続をポスト(金属柱)により行なう構造のプリント回
路基板を製造する場合、一般には以下に説明する手順が
とられる。まず下層導体回路形成用の金属膜としての銅
薄膜が、下層導体回路の形状にパターニングされる。こ
こでこの銅薄膜は、絶縁性基板上に形成されたものであ
る場合や、また3層以上のプリント回路基板の2層目以
上の場合なら層間絶縁膜上に形成されたものとなる。次
にこの銅薄膜上に、後にポスト形成のためなされる電解
めっき時に用いる給電膜が、無電解めっきにより形成さ
れる。次にこの給電膜上に、該給電膜のポスト形成予定
部分以外の部分を覆うマスクが、形成される。次にポス
ト形成のための電解めっきが行なわれて目的のポストが
形成される。次に上記マスクが除去され、その後、給電
膜の、ポストで覆われていない部分が除去される。次に
この試料全面に層間絶縁膜形成用の樹脂が塗布され、さ
らに硬化される。硬化された樹脂はポスト表面が露出さ
れるまで研磨され層間絶縁膜となる。この層間絶縁膜上
に上層導体回路形成用の金属膜(これは、さらに多層に
する場合は下層導体回路形成用の金属膜にも相当す
る。)が形成され、次いで、この金属膜が所望の形状に
パターニングされて上層導体回路が得られる。
2. Description of the Related Art In the case of manufacturing a printed circuit board having a structure in which a lower layer conductor circuit and an upper layer conductor circuit are electrically connected by posts (metal columns), the following procedure is generally taken. First, a copper thin film as a metal film for forming the lower conductor circuit is patterned into the shape of the lower conductor circuit. Here, this copper thin film is formed on the interlayer insulating film when it is formed on the insulating substrate or when it is the second layer or more of the printed circuit board having three layers or more. Next, on this copper thin film, a power supply film to be used for electrolytic plating which will be performed later for forming a post is formed by electroless plating. Next, a mask is formed on the power feeding film to cover a portion of the power feeding film other than the portion where the post is to be formed. Next, electrolytic plating for forming the posts is performed to form the desired posts. Next, the mask is removed, and then the part of the power supply film not covered with the posts is removed. Next, a resin for forming an interlayer insulating film is applied to the entire surface of this sample and further cured. The cured resin is polished until the surface of the post is exposed to form an interlayer insulating film. A metal film for forming an upper-layer conductor circuit (this corresponds to a metal film for forming a lower-layer conductor circuit in the case of further forming multiple layers) is formed on the interlayer insulating film, and then this metal film is formed into a desired film. The upper conductor circuit is obtained by patterning into a shape.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上述し
たプリント回路基板の製造方法では、ポスト形成時の電
解めっきの際に使用される給電膜を無電解めっきにより
予め形成する必要があった。無電解めっきは、前処理工
程、めっき工程などの多くの工程を必要とし、さらに薬
液の管理も難しく、さらにコストも高いことから、プリ
ント回路基板の全製造工程においてなるべく無電解めっ
きを行なう工程は少ない方が好ましい。また、上記形成
した給電体はポスト形成のための電解めっきが終了した
後にポスト直下の部分を除いて除去されるものである
が、この除去に当たってポストや下層導体回路はエッチ
ングマスク等で特に覆うことはしない。給電膜自体の厚
さがポストや下層導体回路の厚さに比べるとかなり薄い
のでポストや下層導体回路を損傷することなく給電膜を
選択的に除去できると考えられているからである。しか
し、例えばエッチング液によってはポストや下層導体回
路が損傷される場合がある。また、この給電膜の除去に
おいて無電解めっきで形成した膜(一般には銅)自体は
除去できても、無電解めっきの前処理時に下地に付与さ
れるパラジウムは除去しきれずに残存してしまう場合が
あり、そのためこれが原因でプリント回路基板の特性上
必要な絶縁抵抗を確保できない場合も生じる。
However, in the method of manufacturing the printed circuit board described above, it is necessary to previously form the power supply film used in the electroplating for forming the posts by electroless plating. Electroless plating requires many steps such as a pretreatment step and a plating step, and it is difficult to control the chemical liquid. Further, the cost is high. The smaller the amount, the better. In addition, the power supply member formed above is to be removed except for the portion immediately below the post after the electroplating for forming the post is completed. During this removal, the post and the lower layer conductor circuit should be particularly covered with an etching mask or the like. I don't. This is because the thickness of the power feeding film itself is considerably smaller than the thickness of the posts and the lower layer conductor circuit, and therefore it is considered that the power feeding film can be selectively removed without damaging the posts and the lower layer conductor circuit. However, for example, the etching solution may damage the posts and the lower conductor circuit. In addition, when the film formed by electroless plating (generally copper) itself can be removed in the removal of this power supply film, the palladium applied to the base during the pretreatment of electroless plating cannot be completely removed and remains. In some cases, therefore, the insulation resistance required due to the characteristics of the printed circuit board cannot be ensured due to this.

【0004】[0004]

【課題を解決するための手段】そこで、この発明によれ
ば、下層導体回路と上層導体回路との電気的接続をポス
トにより行なう構造のプリント回路基板を製造するに当
たり、下層導体回路形成用の金属膜上に、該金属膜を下
層導体回路の形状にパターニングする前に、ポストを形
成する。そして、該ポストの形成が済んだ前記金属膜上
に、前記金属膜の下層導体回路として残存させたい部分
表面および該ポストを覆うためのマスクであって前記金
属膜をエッチングするための手段に対し耐性を有する材
料から成るマスクを形成し、その後、前記金属膜の前記
マスクで覆われていない部分をエッチングして下層導体
回路を形成する。
Therefore, according to the present invention, in manufacturing a printed circuit board having a structure in which a lower layer conductor circuit and an upper layer conductor circuit are electrically connected by a post, a metal for forming a lower layer conductor circuit is manufactured. Posts are formed on the film before patterning the metal film into the shape of the lower conductor circuit. Then, on the metal film on which the post has been formed, a mask for covering the partial surface to be left as a lower layer conductive circuit of the metal film and a mask for covering the post, and a means for etching the metal film. A mask made of a material having resistance is formed, and then a portion of the metal film which is not covered with the mask is etched to form a lower conductor circuit.

【0005】ここで、上記マスクは、任意好適な方法で
形成出来る。例えば、電解めっきを用いる方法、或は、
ドライフィルムレジスト例えば紫外性感光型のドライフ
ィルムレジストをマスク形成部分に残存するようにパタ
ーニングする方法、或は、ポストの形成が済んだ前記金
属膜上に好適な有機材料を含む塗布液により皮膜を形成
しこの皮膜を当該マスク形状にパターニングする方法な
どで形成出来る。ただし、これら方法のうち電解めっき
を用いる方法は、ポスト自体も金属であることから、下
層導体回路形成用の金属膜の下層導体回路として残存さ
せたい部分表面およびポスト双方を他の方法に比べ良好
に被覆できるので、マスクの形成方法として特に好まし
い。
Here, the mask can be formed by any suitable method. For example, a method using electrolytic plating, or
A method of patterning a dry film resist, for example, an ultraviolet photosensitive dry film resist so that it remains in the mask formation portion, or a film is formed on the metal film on which posts have been formed with a coating solution containing a suitable organic material. It can be formed by a method of forming the film and patterning the film into the mask shape. However, among these methods, the method using electroplating is better than other methods for both the surface of the part to be left as the lower conductor circuit of the metal film for forming the lower conductor circuit and the post because the post itself is a metal compared to other methods. It is particularly preferable as a method of forming a mask, since it can be coated on.

【0006】[0006]

【作用】この発明の構成によれば、下層導体回路を形成
する前に下層導体回路形成用の金属膜上にポストを形成
する。これは、下層導体薄膜形成用の金属膜のポスト形
成予定部分表面のみを露出する絶縁性マスクをこの金属
膜上に形成し、かつ、該下層導体薄膜形成用の金属膜自
体を給電膜として利用してポストを電解めっき法で形成
出来ることを意味する。このため、ポスト形成用の給電
膜を形成するために従来は必要であった無電解めっきの
工程を、この発明では不要と出来る。
According to the structure of the present invention, the post is formed on the metal film for forming the lower conductor circuit before forming the lower conductor circuit. This is because an insulating mask that exposes only the surface of the metal film for forming the lower conductor thin film, where the post is to be formed, is formed on the metal film, and the metal film itself for forming the lower conductor thin film is used as a power supply film. It means that the post can be formed by electrolytic plating. Therefore, the step of electroless plating, which has been conventionally necessary for forming the power supply film for forming the posts, can be omitted in the present invention.

【0007】[0007]

【実施例】以下、図面を参照してこの発明のいくつかの
実施例について説明する。ただし、説明に用いる各図は
この発明を理解出来る程度に各構成成分の寸法、形状お
よび配置関係を概略的に示してある。また、説明に用い
る各図において同様な構成成分については同一の番号を
付し、その重複する説明を省略することもある。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Some embodiments of the present invention will be described below with reference to the drawings. However, the drawings used for the description schematically show the dimensions, shapes, and arrangement relationships of the respective constituents to the extent that the present invention can be understood. In each of the drawings used for description, the same components are denoted by the same reference numerals, and overlapping description may be omitted.

【0008】1.第1の実施例 先ず、図1〜図5に断面図をもって示した工程図を参照
してこの発明の第1の実施例について説明する。
[0008] 1. First Embodiment First, a first embodiment of the present invention will be described with reference to the process drawings shown in FIGS.

【0009】絶縁性の下地11上に下層導体回路形成用
の金属膜13としての例えば銅薄膜が形成されている構
造体を用意する(図1(A))。なお、この構造体は、
これから形成しようとする配線構造がプリント回路基板
の最下層導体回路および第2層目導体回路から成る配線
構造である場合なら、典型的には、例えばガラスエポキ
シ基板などの絶縁性基板と、この上に例えば熱プレス法
で形成された銅薄膜とで構成された構造体であり、これ
から形成しようとする配線構造が3層構造以上のプリン
ト回路基板における2層目以上の配線構造である場合な
ら、典型的には、層間絶縁膜とこの上に形成された導体
回路形成用の金属膜とを含む構造体である。
A structure is prepared in which, for example, a copper thin film is formed as a metal film 13 for forming a lower conductor circuit on an insulating base 11 (FIG. 1A). In addition, this structure is
If the wiring structure to be formed is a wiring structure composed of the lowermost conductor circuit and the second conductor circuit of the printed circuit board, typically an insulating substrate such as a glass epoxy substrate and the like In the case where the wiring structure to be formed from a copper thin film formed by, for example, a hot pressing method is a wiring structure of a second or more layers in a printed circuit board having a three or more layers structure, Typically, it is a structure including an interlayer insulating film and a metal film for forming a conductor circuit formed thereon.

【0010】次に、この発明では下層導体回路形成用の
金属膜13上に、該金属膜13を下層導体回路の形状に
パターニングする前に、ポストを形成する。これをこの
実施例では次の様な手順で行なう。
Next, according to the present invention, a post is formed on the metal film 13 for forming the lower conductor circuit before patterning the metal film 13 into the shape of the lower conductor circuit. In this embodiment, this is performed in the following procedure.

【0011】はじめに、下層導体回路形成用の金属膜1
3上に、該金属膜13のポスト形成予定部分を露出する
開口部15aを有したマスク15(これを「ポストめっ
き用マスク15」という。)を形成する(図1
(B))。このポストめっき用マスク15は、例えば、
下層導体回路形成用の金属膜13上に紫外線感光性のレ
ジストの膜(図示せず)を形成し、これを選択的に露光
し、その後現像することにより形成出来る。
First, a metal film 1 for forming a lower conductor circuit
A mask 15 having an opening 15a for exposing a portion of the metal film 13 where a post is to be formed (this is referred to as a "post plating mask 15") is formed on the metal layer 3 (FIG. 1).
(B)). The post plating mask 15 is, for example,
It can be formed by forming a UV-sensitive resist film (not shown) on the metal film 13 for forming the lower conductor circuit, selectively exposing the film, and then developing.

【0012】次に、下層導体回路形成用の金属膜13を
給電膜として用いて電解めっき例えば銅めっきを行う。
この電解めっきにおいては、下層導体回路形成用の金属
膜13の、めっき用マスク15で覆われていない部分
に、めっきがなされて、ポスト17が形成される(図1
(C))。その後、ポストめっき用マスク15を除去す
る(図1(D))。従来はポスト形成前に無電解めっき
により専用の給電膜を形成する必要があったがこの発明
ではこれを不要にできることが分かる。
Next, electrolytic plating such as copper plating is performed using the metal film 13 for forming the lower conductor circuit as a power supply film.
In this electroplating, the post 17 is formed by plating the portion of the metal film 13 for forming the lower conductor circuit, which is not covered with the plating mask 15.
(C)). Then, the post plating mask 15 is removed (FIG. 1D). Conventionally, it was necessary to form a dedicated power feeding film by electroless plating before forming the posts, but it is understood that this can be eliminated in the present invention.

【0013】次に、ポスト17の形成が済んだ下層導体
形成用の金属膜13上に、この金属膜13の下層導体回
路として残存させたい部分表面およびポスト17を覆う
ためのマスクであって金属膜13をエッチングするため
の手段に対し耐性を有する材料から成るマスク(以下、
「下層導体回路等形成用マスク」ともいう。)を形成す
る。これをこの実施例では電解めっき法を用い以下の様
に形成する。
Next, on the metal film 13 for forming the lower layer conductor on which the post 17 has been formed, a mask for covering the partial surface to be left as the lower layer conductor circuit of the metal film 13 and the post 17 is formed. A mask made of a material resistant to the means for etching the film 13 (hereinafter
It is also referred to as a “mask for forming a lower conductor circuit and the like”. ) Is formed. In this embodiment, this is formed by the electrolytic plating method as follows.

【0014】先ず、ポスト17の形成が済んだ下層導体
形成用の金属膜13上に、紫外線感光性のレジストの層
19を形成する(図2(A))。次に、このレジストの
層19の一部分であって、金属膜13の下層導体回路等
形成用マスク形成予定領域上に形成された部分が除去さ
れる様に、このレジストの層19を露光および現像し、
レジストパターン19aを得る(図2(B))。
First, an ultraviolet-sensitive resist layer 19 is formed on the metal film 13 for forming the lower conductor after the formation of the posts 17 (FIG. 2A). Then, the resist layer 19 is exposed and developed so that a part of the resist layer 19 which is formed on the mask formation planned region for forming the lower conductor circuit etc. of the metal film 13 is removed. Then
A resist pattern 19a is obtained (FIG. 2 (B)).

【0015】次に、下層導体回路形成用の金属膜13を
給電膜として用いて電解めっきを行なう。この際金属膜
13をエッチングする手段に対し耐性を有する材料をめ
っきする。この場合、エッチング手段として後述する様
にNH4 OHとNH4 Clとを基本組成とするエッチン
グ液を用いるので、これに耐え得る材料として電解はん
だめっきを行なう。この電解めっきにおいては、ポスト
17と、下層導体回路形成用の金属膜13の、レジスト
パターン19aで覆われていない部分とに、めっきがな
されるので、はんだから成る下層導体回路等形成用マス
ク21(以下、マスク21と略称することもある。)が
形成できる(図2(C))。なお、電解めっきによりマ
スク21を形成すると、ポスト17の周囲も良好にマス
ク21により覆われるので好ましい。また、金属膜13
が銅で構成されている場合にマスク21をはんだで構成
すると後に説明する様に適当な剥離液によりはんだのみ
を選択的に除去することができるから、マスク21を後
まで残したくない場合に好適である。その後、レジスト
パターン19aを除去する(図3(A))。
Next, electrolytic plating is performed using the metal film 13 for forming the lower conductor circuit as a power supply film. At this time, a material having resistance to the means for etching the metal film 13 is plated. In this case, since an etching solution having a basic composition of NH 4 OH and NH 4 Cl is used as the etching means as described later, electrolytic solder plating is performed as a material that can withstand this. In this electrolytic plating, the post 17 and the portion of the metal film 13 for forming the lower conductor circuit which is not covered with the resist pattern 19a are plated, so that the lower conductor circuit forming mask 21 made of solder is formed. (Hereinafter, it may be abbreviated as the mask 21.) can be formed (FIG. 2C). Note that it is preferable to form the mask 21 by electrolytic plating, because the periphery of the post 17 is also covered with the mask 21 satisfactorily. In addition, the metal film 13
If the mask 21 is made of solder when is made of copper, only the solder can be selectively removed by an appropriate stripping solution as described later, so it is suitable when the mask 21 is not left behind. Is. After that, the resist pattern 19a is removed (FIG. 3A).

【0016】次に、この試料を、下層導体回路形成用の
金属膜13である銅薄膜を溶解(エッチング)し、か
つ、下層導体回路等形成用マスク21を構成するはんだ
を溶解しないエッチング液としてここではNH4 OHと
NH4 Clとを基本組成とするエッチング液中に浸漬す
るか、または、該試料にこのエッチング液をスプレー装
置等により吹きつけることにより、下層導体回路形成用
の金属膜13の、マスク21で覆われていない部分を除
去する。これにより下層導体回路13aが形成出来る
(図3(B))。
Next, this sample is used as an etching solution that dissolves (etches) the copper thin film that is the metal film 13 for forming the lower conductor circuit and does not dissolve the solder that constitutes the mask 21 for forming the lower conductor circuit. Here, the metal film 13 for forming the lower conductor circuit is formed by immersing in an etching solution containing NH 4 OH and NH 4 Cl as a basic composition, or by spraying the etching solution onto the sample with a sprayer or the like. Then, the portion not covered with the mask 21 is removed. As a result, the lower conductor circuit 13a can be formed (FIG. 3 (B)).

【0017】下層導体回路13aの形成が済んだら、下
層導体回路13aを構成している銅を溶解することなく
マスク21を構成しているはんだを溶解するエッチング
液、例えばエレクトロ・ブライトソルダーストリッパー
880((株)荏原電産製のはんだ剥離液の商品名)に
より、マスク21を除去する(図3(C))。
After the formation of the lower conductor circuit 13a, an etching solution for dissolving the solder forming the mask 21 without dissolving the copper forming the lower conductor circuit 13a, for example, an electro bright solder stripper 880 ( The mask 21 is removed by a solder stripping solution manufactured by Ebara Densan Co., Ltd. (FIG. 3C).

【0018】次に、この試料上に層間絶縁膜形成用の樹
脂層23を形成しさらにそれを硬化させる(図4
(A))。この樹脂層を構成する樹脂は任意好適なもの
を用いることが出来る。また樹脂層の形成も樹脂に応じ
た任意好適な方法で行なえる。例えば樹脂が液状のもの
である場合は例えばスクリーン印刷法、カーテン塗布
法、或はスプレー塗布法などの任意好適な方法で行な
え、樹脂がシート状のものである場合は圧着法で行なえ
る。
Next, a resin layer 23 for forming an interlayer insulating film is formed on this sample and further cured (FIG. 4).
(A)). Any suitable resin can be used as the resin forming the resin layer. The resin layer can be formed by any suitable method depending on the resin. For example, when the resin is liquid, it can be performed by any suitable method such as screen printing, curtain coating, or spray coating. When the resin is sheet-shaped, it can be bonded by pressure.

【0019】次に、樹脂層23をポスト17の頭部が露
出されるまで研磨する。これにより層間絶縁膜23aが
得られる(図4(B))。
Next, the resin layer 23 is polished until the head of the post 17 is exposed. As a result, the interlayer insulating film 23a is obtained (FIG. 4 (B)).

【0020】次に、この層間絶縁膜23a上に例えば無
電解めっきおよび電解めっきにより上層導体回路形成用
の金属膜25として例えば銅薄膜を形成する(図4
(C))。
Next, a copper thin film, for example, is formed as a metal film 25 for forming the upper conductor circuit on the interlayer insulating film 23a by, for example, electroless plating and electrolytic plating (FIG. 4).
(C)).

【0021】次に、この上層導体回路形成用の金属膜2
5上に、例えばレジストパターンから成る上層導体回路
形成用マスク27を形成する(図5(A))。次に、上
層導体回路形成用の金属膜25の、マスク27で覆われ
ていない部分をエッチングして上層導体回路25aを形
成する(図5(B))。その後、マスク27を除去する
(図5(C))。これにより、下層導体回路13aと、
ビルドアップ導体層としての上層導体回路25aとを有
しかつこれら導体回路間をポスト17で電気的に接続し
てある構造を有したプリント回路基板が得られる。
Next, the metal film 2 for forming the upper conductor circuit is formed.
An upper layer conductor circuit forming mask 27 made of, for example, a resist pattern is formed on the surface 5 (FIG. 5A). Next, a portion of the metal film 25 for forming the upper conductor circuit which is not covered with the mask 27 is etched to form an upper conductor circuit 25a (FIG. 5B). After that, the mask 27 is removed (FIG. 5C). Thereby, the lower conductor circuit 13a,
A printed circuit board having a structure having an upper conductor circuit 25a as a build-up conductor layer and electrically connecting these conductor circuits with a post 17 is obtained.

【0022】なお、この第1の実施例では下層導体回路
等形成用マスク21を電解はんだめっきにより形成する
例を説明したが、電解めっきする材料はこれに限られな
い。下層導体回路形成用の金属膜13をエッチングする
際に使用する薬液に耐性のある金属であれば他の物でも
良い。例えば錫、金、ロジウム、銀、ニッケル、パラジ
ム等もマスク形成用材料として用い得る。また、上述の
実施例では、下層導体回路13aを形成した後にマスク
21を除去する例を述べたが、その後の工程に支障がな
く、かつ、プリント回路基板の長期安定性を損ねること
がない場合等はマスク21は必ずしも除去する必要はな
く残存させても良い。例えば金やロジウムなどは化学
的、物理的に安定な材料であるので、これを用いてマス
ク21を形成した場合等は、マスクを除去しなくても良
い例の一つと考えられる。
In the first embodiment, the example in which the lower layer conductor circuit forming mask 21 is formed by electrolytic solder plating has been described, but the material for electrolytic plating is not limited to this. Any other metal may be used as long as it is a metal resistant to the chemical used when etching the metal film 13 for forming the lower conductor circuit. For example, tin, gold, rhodium, silver, nickel, paradium, etc. can be used as the mask forming material. Further, in the above-described embodiment, the example in which the mask 21 is removed after the lower layer conductor circuit 13a is formed is described, but in the case where there is no hindrance to the subsequent steps and the long-term stability of the printed circuit board is not impaired. For example, the mask 21 does not necessarily have to be removed and may be left. For example, gold and rhodium are chemically and physically stable materials, and therefore, when the mask 21 is formed using this, it is considered to be one of the examples in which the mask need not be removed.

【0023】2.第2の実施例 上述の第1の実施例では下層導体回路等形成用マスク2
1を電解めっきにより形成した例を説明した。しかし、
このマスク21はドライフィルムレジストを用い形成し
ても良い。この第2の実施例はその例である。この説明
を図6および図7に断面図によって示した工程図を主に
参照して行なう。
2. Second Embodiment In the first embodiment described above, the mask 2 for forming the lower conductor circuit and the like is used.
The example in which 1 is formed by electrolytic plating has been described. But,
The mask 21 may be formed using a dry film resist. This second embodiment is such an example. This explanation will be given mainly with reference to the process diagrams shown by the sectional views in FIGS.

【0024】先ず、第1の実施例において図1(A)〜
(C)を参照して説明した手順に従い、下層導体回路形
成用の金属膜13上にポスト17を形成する(図6
(A))。
First, in the first embodiment, as shown in FIG.
The post 17 is formed on the metal film 13 for forming the lower conductor circuit according to the procedure described with reference to FIG.
(A)).

【0025】次に、この試料のポスト17形成面上にド
ライフィルムレジストとして紫外線感光型のドライフィ
ルム31を圧着させる(図6(B))。このドライフィ
ルムレジスト31は、ポスト17を実質的に埋没でき、
かつ、下層導体回路形成用の金属膜13をパターニング
する際にポストを実質的に保護できる厚さを持つものと
するのが良い。
Next, an ultraviolet-sensitive dry film 31 as a dry film resist is pressure-bonded to the surface of the sample on which the posts 17 are formed (FIG. 6 (B)). This dry film resist 31 can substantially bury the post 17,
Moreover, it is preferable to have a thickness that can substantially protect the posts when patterning the metal film 13 for forming the lower conductor circuit.

【0026】次に、このドライフィルムレジスト31
を、これが下層導体回路形成用の金属膜31の下層導体
回路として残存させたい部分表面およびポスト17上に
残存するようにパターニングすなわち露光および現像を
する。これにより、ドライフィルムレジストで構成され
た下層導体回路等形成用マスク31a(以下、マスク3
1aともいう。)が得られる(図6(C))。
Next, this dry film resist 31
Is subjected to patterning, that is, exposure and development, so that the metal film 31 for forming the lower layer conductor circuit is left on the surface of the portion to be left as the lower layer conductor circuit and on the post 17. As a result, the lower layer conductor circuit forming mask 31a (hereinafter referred to as the mask 3) formed of the dry film resist is formed.
Also referred to as 1a. ) Is obtained (FIG. 6 (C)).

【0027】次に、下層導体回路形成用の金属膜13
の、マスク31aで覆われていない部分を好適なエッチ
ング液により除去して、下層導体回路13aを得る(図
7(A))。この際に用いるエッチング液は、金属膜1
3を除去できかつレジストから成るマスク31aが耐性
を持つものであれば任意のものを用い得る。第1の実施
例の場合はマスク21をはんだで構成していたため例え
ば塩化鉄や塩酸等のエッチング液を用いることができな
かったが、この第2の実施例ではこのようなエッチング
液も使用可能となる。したがって、この第2の実施例の
場合は第1の実施例(電解めっきでマスク21を形成す
る例)に比べ、下層導体回路を形成するためのエッチン
グ液として多種のものを用いることができるという利点
が得られる。すなわち、下層導体回路を形成するための
エッチング液の選択自由度が向上する。
Next, the metal film 13 for forming the lower conductor circuit
The portion not covered with the mask 31a is removed by a suitable etching liquid to obtain the lower conductor circuit 13a (FIG. 7A). The etching solution used at this time is the metal film 1.
Any mask can be used as long as it can remove 3 and the mask 31a made of resist has resistance. In the case of the first embodiment, since the mask 21 was made of solder, it was not possible to use an etching solution such as iron chloride or hydrochloric acid, but in the second embodiment such an etching solution can also be used. Becomes Therefore, in the case of the second embodiment, as compared with the first embodiment (an example in which the mask 21 is formed by electrolytic plating), various kinds of etching liquids can be used for forming the lower layer conductor circuit. Benefits are obtained. That is, the degree of freedom in selecting the etching liquid for forming the lower conductor circuit is improved.

【0028】次に、マスク31aを除去する(図7
(B))。その後は、第1の実施例において図4および
図5を参照して説明した手順により、層間絶縁膜の形
成、上層導体回路の形成を行なえば良い。
Next, the mask 31a is removed (see FIG. 7).
(B)). After that, the interlayer insulating film and the upper conductor circuit may be formed by the procedure described with reference to FIGS. 4 and 5 in the first embodiment.

【0029】3.第3の実施例 上述の第1および第2の各実施例ではビルドアップ導体
層を1層有したプリント回路基板の製造例を説明した。
しかしこの出願に係る発明はビルドアップ導体層を2層
以上有するプリント回路基板の製造にももちろん適用で
きる。その一例として、この第3の実施例ではビルドア
ップ導体層を2層有したプリント回路基板をこの発明の
製造方法により製造する例を説明する。この説明を図8
〜図14に断面図をもって示した工程図を参照して行な
う。
3. Third Embodiment In each of the first and second embodiments described above, an example of manufacturing a printed circuit board having one buildup conductor layer has been described.
However, the invention according to this application can of course be applied to the manufacture of a printed circuit board having two or more build-up conductor layers. As an example thereof, in the third embodiment, an example of manufacturing a printed circuit board having two buildup conductor layers by the manufacturing method of the present invention will be described. This explanation is shown in FIG.
~ This is performed with reference to the process diagram shown in the sectional view of FIG.

【0030】先ず、第1の実施例において図1(A)〜
図4(C)を参照して説明した手順に従い、ポスト1
7、下層導体回路13a、層間絶縁膜23aおよび上層
導体回路形成用の金属膜を形成するまでの各工程を順次
に実施する。ただしこの場合に形成された上層導体回路
形成用の金属膜は、これから形成する第3層目の導体回
路に対しての下層導体回路形成用の金属膜41(以下、
金属膜41と略称することもある。)に相当するものと
なる(図8(A))。
First, in the first embodiment, as shown in FIG.
According to the procedure described with reference to FIG.
7. The steps of forming the lower conductor circuit 13a, the interlayer insulating film 23a, and the metal film for forming the upper conductor circuit are sequentially performed. However, the metal film for forming the upper conductor circuit formed in this case is different from the metal film 41 for forming the lower conductor circuit (hereinafter,
It may be abbreviated as the metal film 41. )) (FIG. 8 (A)).

【0031】次に、この金属膜41上に、例えば紫外線
感光性のレジストを用いて、ポスト形成予定部分を露出
する開口部15aを有したマスク15を形成する(図8
(B))。
Next, on the metal film 41, a mask 15 having an opening 15a for exposing a portion where a post is to be formed is formed by using, for example, an ultraviolet-sensitive resist (FIG. 8).
(B)).

【0032】次に、金属膜41を給電膜として用いて電
解めっき例えば銅めっきを行ってポスト17を形成する
(図9(A))。その後、ポストめっき用マスク15を
除去する(図9(B))。
Next, using the metal film 41 as a power supply film, electrolytic plating such as copper plating is performed to form the post 17 (FIG. 9A). Then, the post plating mask 15 is removed (FIG. 9B).

【0033】次に、ポスト17の形成が済んだ金属膜4
1上に、この金属膜41の導体回路として残存させたい
部分表面およびポスト17を覆うためのマスクであって
金属膜13をエッチングするための手段に対し耐性を有
する材料から成るマスク(以下、「中間導体回路等形成
用マスク」ともいう。)を形成する。これをこの実施例
では以下の様に形成する。
Next, the metal film 4 on which the post 17 has been formed
A mask for covering the surface of the portion of the metal film 41 to be left as a conductor circuit and the post 17 on the substrate 1 and made of a material having resistance to the means for etching the metal film 13 (hereinafter, referred to as “mask”). Also referred to as a “mask for forming an intermediate conductor circuit, etc.”). This is formed as follows in this embodiment.

【0034】先ず、ポスト17の形成が済んだ金属膜4
1上に、紫外線感光性のレジストの層(図示せず)を形
成する。次に、このレジストの層の一部分であって、金
属膜41の中間導体回路等形成用マスク形成予定領域上
に形成された部分が除去される様に、このレジストの層
を露光および現像し、レジストパターン43を得る(図
10(A))。
First, the metal film 4 on which the post 17 has been formed
On top of this, a layer of UV-sensitive resist (not shown) is formed. Next, the resist layer is exposed and developed so that a part of the resist layer, which is formed on the mask formation planned region for forming the intermediate conductor circuit etc. of the metal film 41, is removed, A resist pattern 43 is obtained (FIG. 10 (A)).

【0035】次に、金属膜41を給電膜として用いて電
解めっきを行なう。この際金属膜41をエッチングする
手段に対し耐性を有する材料をめっきする。ここでは第
1の実施例と同様に電解はんだめっきを行なう。この電
解めっきにおいては、ポスト17と、金属膜41の、レ
ジストパターン43で覆われていない部分とに、めっき
がなされるので、はんだから成る中間導体回路等形成用
マスク45(以下、マスク45と略称することもあ
る。)が形成できる(図10(B))。その後、レジス
トパターン43を除去する(図11(A))。もちろ
ん、マスク45の形成材料ははんだに限られず、例えば
第1の実施例で例示したような他の材料を用いることも
できる。
Next, electrolytic plating is performed using the metal film 41 as a power supply film. At this time, a material having resistance to the means for etching the metal film 41 is plated. Here, electrolytic solder plating is performed as in the first embodiment. In this electrolytic plating, the post 17 and the portion of the metal film 41 that is not covered with the resist pattern 43 are plated, so that an intermediate conductor circuit forming mask 45 (hereinafter referred to as a mask 45) made of solder is formed. (Sometimes abbreviated) can be formed (FIG. 10B). After that, the resist pattern 43 is removed (FIG. 11A). Of course, the material for forming the mask 45 is not limited to solder, and other materials such as those exemplified in the first embodiment can also be used.

【0036】次に、この試料を、例えばNH4 OHとN
4 Clとを基本組成とするエッチング液中に浸漬する
か、または、該試料にこのエッチング液をスプレー装置
等により吹きつけることにより、金属膜41の、マスク
45で覆われていない部分を除去する。これにより導体
回路41a(以下、「中間導体回路41a」という。)
が形成出来る(図11(B))。
Next, this sample is treated, for example, with NH 4 OH and N 4.
The portion of the metal film 41 which is not covered with the mask 45 is removed by immersing it in an etching solution containing H 4 Cl as a basic composition, or by spraying the etching solution onto the sample with a spray device or the like. To do. Thereby, the conductor circuit 41a (hereinafter, referred to as "intermediate conductor circuit 41a").
Can be formed (FIG. 11B).

【0037】中間導体回路41aの形成が済んだら、例
えばエレクトロ・ブライトソルダーストリッパー880
((株)荏原電産製のはんだ剥離液の商品名)により、
マスク45を除去する(図12(A))。
After formation of the intermediate conductor circuit 41a, for example, an electro bright solder stripper 880 is formed.
(The product name of the solder stripper manufactured by Ebara Densan Co., Ltd.)
The mask 45 is removed (FIG. 12A).

【0038】次に、この試料上に層間絶縁膜形成用の任
意好適な樹脂層23を形成しさらにそれを硬化させる
(図12(B))。この樹脂層23をポスト17の頭部
が露出されるまで研磨する。これにより層間絶縁膜23
aが得られる(図13(A))。
Next, an arbitrary suitable resin layer 23 for forming an interlayer insulating film is formed on this sample and further cured (FIG. 12B). The resin layer 23 is polished until the head of the post 17 is exposed. Thereby, the interlayer insulating film 23
a is obtained (FIG. 13 (A)).

【0039】次に、この層間絶縁膜23a上に例えば無
電解めっきおよび電解めっきにより上層導体回路形成用
の金属膜25として例えば銅薄膜を形成する(図13
(B))。この上層導体回路形成用の金属膜25上に、
例えばレジストパターンから成る上層導体回路形成用マ
スク27を形成する(図14(A))。そして、上層導
体回路形成用の金属膜25の、マスク27で覆われてい
ない部分をエッチングして上層導体回路25aを形成
し、その後、マスク27を除去する(図14(B))。
これにより、下層導体回路13aと、ビルドアップ導体
層としての2層の導体回路41a,25aとを有しかつ
これら導体回路間をポスト17で電気的に接続してある
構造を有したプリント回路基板が得られる。
Next, a copper thin film, for example, is formed as a metal film 25 for forming the upper conductor circuit on the interlayer insulating film 23a by, for example, electroless plating and electrolytic plating (FIG. 13).
(B)). On the metal film 25 for forming the upper conductor circuit,
For example, an upper layer conductor circuit forming mask 27 having a resist pattern is formed (FIG. 14A). Then, the portion of the metal film 25 for forming the upper conductor circuit which is not covered with the mask 27 is etched to form the upper conductor circuit 25a, and then the mask 27 is removed (FIG. 14B).
As a result, a printed circuit board having a structure in which the lower-layer conductor circuit 13a and the two-layer conductor circuits 41a and 25a as build-up conductor layers are electrically connected to each other by the post 17 Is obtained.

【0040】この第3の実施例ではこの発明が次の様な
効果も有するものであることが理解出来る。ビルドアッ
プ導体層が2層以上のプリント回路基板の場合は、層間
絶縁膜とこの上に形成される上層導体回路形成用の金属
膜との密着性を向上させる目的で、上層導体回路形成用
の金属膜を形成する前に層間絶縁膜表面に対しバフによ
る機械的研磨および薬液による粗化が行なわれる。この
ように粗化された面には、その凹部深くに、上層導体回
路形成用の金属膜形成の際の無電解めっき工程に先立つ
前処理時に用いるパラジウム等や、無電解めっき時に析
出する銅が吸着するようになる。しかし、このように凹
部深くに吸着したパラジウムや銅は、特に従来技術でな
されていた様な給電膜のみを除去する短時間の薬液処理
では、除去することが殆ど不可能であった。これに対
し、この発明の方法では、ポストや導体回路形成用の金
属膜の必要部分が、上述の様に中間導体回路等形成用マ
スク45により覆われた状態で該金属膜の不用部分を除
去する処理がなされる(図11(A)、(B)参照)。
したがって、層間絶縁膜の粗化面における凹部深くに吸
着したパラジウムや銅を除去し得るように比較的長時間
の薬液処理を行なっても、ポストや導体回路形成用の金
属膜の必要部分が損傷されることもない。
In the third embodiment, it can be understood that the present invention also has the following effects. In the case of a printed circuit board having two or more build-up conductor layers, an upper layer conductor circuit forming layer is formed for the purpose of improving the adhesion between the interlayer insulating film and the upper layer conductor circuit forming metal film formed thereon. Before the metal film is formed, the surface of the interlayer insulating film is mechanically polished by a buff and roughened by a chemical solution. In such a roughened surface, deep in the recess, palladium or the like used in the pretreatment prior to the electroless plating step in forming the metal film for forming the upper conductor circuit, or copper deposited during the electroless plating It comes to be adsorbed. However, it is almost impossible to remove the palladium and copper adsorbed deep in the recess in this way by a short-time chemical solution treatment for removing only the power supply film, which has been done in the prior art. On the other hand, according to the method of the present invention, the unnecessary portions of the metal film for forming the posts and the conductor circuit are removed while the necessary portions of the metal film for forming the conductor circuit are covered with the mask 45 for forming the intermediate conductor circuit as described above. Processing is performed (see FIGS. 11A and 11B).
Therefore, even if the chemical treatment is performed for a relatively long time so as to remove the palladium or copper adsorbed deeply in the concave portion of the roughened surface of the interlayer insulating film, the post and the necessary portion of the metal film for forming the conductor circuit are damaged. It will not be done.

【0041】上述においてはこの発明のいくつかの実施
例について説明したがこの発明は上述の実施例に限られ
ない。例えば、上述の実施例では下層導体回路形成用マ
スク21,31aや中間導体回路形成用マスク45を電
解めっきやドライフィルムレジストを用い形成する例を
説明した。しかし、これらマスクは例えばポストの形成
が済んだ下層導体回路形成用の前記金属膜上に好適な有
機材料を含む塗布液により皮膜を形成しこの皮膜を当該
マスク形状にパターニングする方法などで形成しても良
い。その具体例としては、ポストの形成が済んだ下層導
体回路形成用の金属膜上に、例えば、アルキルベンズイ
ミダゾールの液状物や溶液などを例えば浸漬法などの好
適な方法により形成しこれをパターニングしてマスク2
1、31a、45を得る方法、或は、液状の紫外線感光
型のレジストを形成しこれをパターニングする方法など
が挙げられる。
Although some embodiments of the present invention have been described above, the present invention is not limited to the above embodiments. For example, in the above-described embodiment, an example has been described in which the lower conductor circuit forming masks 21 and 31a and the intermediate conductor circuit forming mask 45 are formed by electrolytic plating or dry film resist. However, these masks are formed by, for example, a method of forming a film on the metal film for forming the lower conductor circuit for which the post has been formed with a coating solution containing a suitable organic material, and patterning this film into the mask shape. May be. As a specific example thereof, for example, a liquid material or solution of alkylbenzimidazole is formed on a metal film for forming a lower conductor circuit on which a post has been formed by a suitable method such as a dipping method, and then patterned. Mask 2
Examples of the method include a method of obtaining 1, 31a, and 45, or a method of forming a liquid ultraviolet photosensitive resist and patterning the resist.

【0042】[0042]

【発明の効果】上述した説明から明らかなように、この
発明によれば、下層導体回路と上層導体回路との電気的
接続をポストにより行なう構造のいわゆるポスト接続型
プリント回路基板を製造するに当たり、下層導体回路形
成用の金属膜上に、該金属膜を下層導体回路の形状にパ
ターニングする前に、ポストを形成する。そして、ポス
トの形成が済んだ前記金属膜上に、前記金属膜の下層導
体回路として残存させたい部分表面および該ポストを覆
うためのマスクであって前記金属膜をエッチングするた
めの手段に対し耐性を有する材料から成るマスクを形成
し、その後、前記金属膜の前記マスクで覆われていない
部分をエッチングして下層導体回路を形成する。このた
め、ポストは下層導体回路形成用の金属膜を給電膜とし
て利用して電解めっきにより形成できる。したがって、
ポスト形成用の給電膜を形成するために従来は必要であ
った無電解めっきの工程をこの発明では不要と出来るか
ら、プリント回路基板製造プロセスにおける無電解めっ
き工程自体の数を減らすことができる。さらに、ポスト
形成用の給電膜を形成するために必要であった無電解め
っきを行なわないで済むので、給電膜の除去に起因する
ポストの損傷、下層導体回路の損傷、パラジウムに起因
する絶縁抵抗の低下はそもそも生じない。
As is apparent from the above description, according to the present invention, in manufacturing a so-called post connection type printed circuit board having a structure in which the lower layer conductor circuit and the upper layer conductor circuit are electrically connected by posts, Posts are formed on the metal film for forming the lower conductor circuit before patterning the metal film into the shape of the lower conductor circuit. Then, on the metal film on which the posts have been formed, a mask for covering the partial surface to be left as the lower layer conductor circuit of the metal film and the post, which is resistant to the means for etching the metal film. A mask made of a material having the above is formed, and then a portion of the metal film which is not covered with the mask is etched to form a lower conductor circuit. Therefore, the post can be formed by electrolytic plating using the metal film for forming the lower conductor circuit as the power supply film. Therefore,
In the present invention, the electroless plating step which has been conventionally required for forming the power supply film for forming the post can be omitted, so that the number of electroless plating steps itself in the printed circuit board manufacturing process can be reduced. In addition, the electroless plating required to form the power supply film for forming the posts can be omitted, so that the damage to the post due to the removal of the power supply film, the damage to the lower layer conductor circuit, and the insulation resistance due to palladium. In the first place, there is no decrease.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1の実施例の説明に供する工程図である。FIG. 1 is a process diagram for explaining a first embodiment.

【図2】第1の実施例の説明に供する図1に続く工程図
である。
FIG. 2 is a process diagram following FIG. 1 for explaining the first embodiment.

【図3】第1の実施例の説明に供する図2に続く工程図
である。
FIG. 3 is a process diagram following FIG. 2 for explaining the first embodiment.

【図4】第1の実施例の説明に供する図3に続く工程図
である。
FIG. 4 is a process chart following FIG. 3 for explaining the first embodiment.

【図5】第1の実施例の説明に供する図4に続く工程図
である。
FIG. 5 is a process chart following FIG. 4 for explaining the first embodiment.

【図6】第2の実施例の説明に供する要部工程図であ
る。
FIG. 6 is a main part process chart for use in explaining the second embodiment.

【図7】第2の実施例の説明に供する図6に続く要部工
程図である。
FIG. 7 is a main part process chart for explaining the second embodiment, which is subsequent to FIG. 6;

【図8】第3の実施例の説明に供する工程図である。FIG. 8 is a process drawing for explaining the third embodiment.

【図9】第3の実施例の説明に供する図8に続く工程図
である。
FIG. 9 is a process diagram following FIG. 8 for explaining the third embodiment.

【図10】第3の実施例の説明に供する図9に続く工程
図である。
FIG. 10 is a process chart following FIG. 9 for explaining the third embodiment.

【図11】第3の実施例の説明に供する図10に続く工
程図である。
FIG. 11 is a process chart following FIG. 10 for explaining the third embodiment.

【図12】第3の実施例の説明に供する図11に続く工
程図である。
FIG. 12 is a process chart following FIG. 11 for explaining the third embodiment.

【図13】第3の実施例の説明に供する図12に続く工
程図である。
FIG. 13 is a process chart following FIG. 12 for explaining the third embodiment.

【図14】第3の実施例の説明に供する図13に続く工
程図である。
FIG. 14 is a process diagram which follows the process of FIG. 13 for explaining the third embodiment.

【符号の説明】[Explanation of symbols]

11:絶縁性の下地 13:下層導体回路形成用の金属膜 13a:下層導体回路 15:ポストめっき用マスク 15a:開口部 19:レジストの層 19a:レジストパターン 21:下層導体回路等形成用マスク(電解めっきによる
もの) 23:樹脂層 23a:層間絶縁膜 25:上層導体回路形成用の金属膜 25a:上層導体回路 27:上層導体回路形成用マスク 31:紫外線感光型のドライフィルムレジスト 31a:下層導体回路等形成用マスク(ドライフィルム
レジストによるもの) 41:第3層目に対しての下層導体回路形成用の金属膜 41a:中間導体回路 43:レジストパターン 45:中間導体回路等形成用マスク
11: Insulating Underlayer 13: Metal Film for Forming Lower Layer Conductor Circuit 13a: Lower Layer Conductor Circuit 15: Post Plating Mask 15a: Opening 19: Resist Layer 19a: Resist Pattern 21: Lower Layer Conductor Circuit Forming Mask ( 23: Resin layer 23a: Interlayer insulating film 25: Metal film for forming upper conductor circuit 25a: Upper conductor circuit 27: Mask for forming upper conductor circuit 31: Ultraviolet sensitive dry film resist 31a: Lower conductor Mask for forming circuits, etc. (by dry film resist) 41: Metal film for forming lower layer conductor circuits on the third layer 41a: Intermediate conductor circuit 43: Resist pattern 45: Mask for forming intermediate conductor circuits, etc.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 烏野 ゆたか 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 (72)発明者 中久木 穂 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Yutaka Karasuno 1-7-12 Toranomon, Minato-ku, Tokyo Oki Electric Industry Co., Ltd. (72) Inventor Ho Ho Nakakugi 1-7-12 Toranomon, Minato-ku, Tokyo No. Oki Electric Industry Co., Ltd.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 下層導体回路と上層導体回路との電気的
接続をポストにより行なう構造のプリント回路基板を製
造するに当たり、 下層導体回路形成用の金属膜上に、該金属膜を下層導体
回路の形状にパターニングする前に、ポストを形成し、 該ポストの形成が済んだ前記金属膜上に、前記金属膜の
下層導体回路として残存させたい部分表面および該ポス
トを覆うためのマスクであって前記金属膜をエッチング
するための手段に対し耐性を有する材料から成るマスク
を形成し、その後、前記金属膜の前記マスクで覆われて
いない部分をエッチングして下層導体回路を形成するこ
とを特徴とするプリント回路基板の製造方法。
1. When manufacturing a printed circuit board having a structure in which a lower layer conductor circuit and an upper layer conductor circuit are electrically connected to each other by posts, the metal film is formed on a metal film for forming the lower layer conductor circuit. A pattern for forming a post before patterning into a shape, and a mask for covering the partial surface to be left as a lower layer conductor circuit of the metal film and the post on the metal film on which the post has been formed. A mask made of a material having resistance to a means for etching the metal film is formed, and then a portion of the metal film not covered with the mask is etched to form a lower conductor circuit. Method of manufacturing printed circuit board.
【請求項2】 請求項1に記載のプリント回路基板の製
造方法において、 前記マスクを電解めっきにより形成することを特徴とす
るプリント回路基板の製造方法。
2. The method for manufacturing a printed circuit board according to claim 1, wherein the mask is formed by electrolytic plating.
【請求項3】 請求項1に記載のプリント回路基板の製
造方法において、 前記マスクは、ドライフィルムレジストを該当部分に残
存するようにパターニングすることで形成することを特
徴とするプリント回路基板の製造方法。
3. The method of manufacturing a printed circuit board according to claim 1, wherein the mask is formed by patterning a dry film resist so that the dry film resist remains in a corresponding portion. Method.
JP16852495A 1995-07-04 1995-07-04 Manufacture of printed circuit board Withdrawn JPH0923064A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16852495A JPH0923064A (en) 1995-07-04 1995-07-04 Manufacture of printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16852495A JPH0923064A (en) 1995-07-04 1995-07-04 Manufacture of printed circuit board

Publications (1)

Publication Number Publication Date
JPH0923064A true JPH0923064A (en) 1997-01-21

Family

ID=15869627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16852495A Withdrawn JPH0923064A (en) 1995-07-04 1995-07-04 Manufacture of printed circuit board

Country Status (1)

Country Link
JP (1) JPH0923064A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353630A (en) * 2001-05-24 2002-12-06 Daiwa Kogyo:Kk Method of forming columnar metal body and method of manufacturing multilayer wiring board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353630A (en) * 2001-05-24 2002-12-06 Daiwa Kogyo:Kk Method of forming columnar metal body and method of manufacturing multilayer wiring board
JP4582277B2 (en) * 2001-05-24 2010-11-17 デンカAgsp株式会社 Method for forming columnar metal body and method for manufacturing multilayer wiring board

Similar Documents

Publication Publication Date Title
US6162365A (en) Pd etch mask for copper circuitization
JP3666955B2 (en) Method for manufacturing flexible circuit board
US5200026A (en) Manufacturing method for multi-layer circuit boards
CA1060586A (en) Printed circuit board plating process
JP3149352B2 (en) Method of forming conductor layer of substrate
JPH0636472B2 (en) Method for manufacturing multilayer wiring board
JPH0524678B2 (en)
JPH06204647A (en) Method, device and system for reprocessing printed circuit board
US3447960A (en) Method of manufacturing printed circuit boards
JPH0923064A (en) Manufacture of printed circuit board
JPH02144987A (en) Manufacture of printed wiring board
JP4705972B2 (en) Printed wiring board and manufacturing method thereof
JP2002164390A (en) Tape carrier and its manufacturing method
JP3191686B2 (en) Manufacturing method of printed wiring board
JPS61113296A (en) Manufacture of printed circuit board
JPH09260560A (en) Lead frame and its manufacturing method
JP2500659B2 (en) Method for manufacturing printed wiring board
JPH03225894A (en) Manufacture of printed wiring board
JP2829345B2 (en) Manufacturing method of thin film substrate
JPH0758438A (en) Circuit substrate and manufacture thereof
JPH10173315A (en) Printed-wiring board and manufacturing method thereof
JPH0590752A (en) Production of multi layer wiring board
JP2004179377A (en) Method of manufacturing printed wiring board
JP2001320166A (en) Method of manufacturing inspection board for wiring board
JP2003023238A (en) Method for manufacturing printed wiring board

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021001