JPH0922362A

JPH0922362A - コンピュータシステムおよびコンピュータ制御方法

Info

Publication number: JPH0922362A
Application number: JP8099596A
Authority: JP
Inventors: Daniel D Grove; ダニエル・ディ・グローヴ; David G Schwartz; デビッド・ジイ・シュワルツ
Original assignee: Sun Microsystems Inc
Current assignee: Sun Microsystems Inc
Priority date: 1995-03-31
Filing date: 1996-03-29
Publication date: 1997-01-21
Also published as: US5659754A; EP0735468B1; EP0735468A2; CA2172772A1; EP0735468A3; DE69622305T2; DE69622305D1

Abstract

(57)【要約】【課題】ターゲットコンピュータプログラムの一部内
の生変数集合をより正確にかつ効率的に確認して、コン
ピュータの中央演算処理装置内のメモリレジスタをより
正確に割り当てるための最適化コンパイラのプロセスお
よび方法【解決手段】本発明は、制御フローグラフにファイ関
数を付加するステップを含む、コンピュータプログラム
への静的単一割当て変換を実行するステップを含む。さ
らに、変数の使用を表す基本ブロックを、ファイ関数と
ファイ関数に収束する変数の定義との間で制御フローグ
ラフに付加する。次いで、逆方向データフロー解析を実
行して、生変数集合を確認する。ファイ関数の引数内の
変数は、このデータフロー解析ではそれらの変数の使用
として含まれない。データフロー解析は、生変数集合が
反復の間で一定になるまで反復して実行される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータシス
テムの最適化コンパイラの分野に関する。さらに具体的
には、最適化コンパイラのコード最適化パスの間に使用
可能な中央演算処理装置（「ＣＰＵ」）レジスタに生変
数を割り振るための改善された方法および装置に関す
る。

【０００２】

【従来の技術】コンピュータプログラムは、それらの実
行時間中およびメモリ使用中にできるだけ効率的である
ことが望ましい。このような要求から最適化コンパイラ
が開発されることになった。最適化コンパイラは、一般
に、コンパイラ前端とコンパイラ後端の間にあるコード
オプティマイザを含む。コードオプティマイザは、入力
として「中間コード」出力をコンパイラ前端によって受
け取り、このコードに基づいてそれに対して様々な変換
を実行するように動作し、その結果より迅速かつ効率的
な目的プログラムが得られる。変換されたコードは、コ
ンパイラ後端に送られ、次いでコンパイラ後端がそのコ
ードを関係する特定の機械（すなわちＳＰＡＲＣ、Ｘ８
６、ＩＢＭなど）用に２進形に変換する。コードオプテ
ィマイザ自体は、できるだけ迅速かつメモリ効率が高い
必要がある。

【０００３】例えば、たいていのコードオプティマイザ
は、ターゲットコンピュータ内の使用可能なＣＰＵレジ
スタの使用を最適化しようと試みる。これは、グラフ作
成技法やフロー制御技法を使用して、目的プログラムの
「生変数集合」を決定し、かつプログラム実行中にレジ
スタからメモリ内に「スピル（ｓｐｉｌｌ）する」必要
のある変数の数が最小となるように、プログラムコード
を再配置することによって行われる。このレジスタ割当
てプロセスは、コンパイルされる普通の目的プログラム
では数百個の変数に基づいて動作する必要があり、また
科学の目的プログラムでは１万〜２万個もの変数が必要
となる。したがって、このような多数の目的プログラム
変数を処理する場合、コードオプティマイザ自体は、過
度に時間を浪費し、また最適化計算を正確に処理しなけ
れば、これらのレジスタ割当て計算を行う際にメモリを
過度に使用する恐れがある。

【０００４】過去において、一般的には最適化コンパイ
ラを開発する試み、具体的にはそれ自体できるだけ効率
的に動作するコードオプティマイザ・モジュールを開発
する試みが行われてきた。最適化コンパイラと使用する
関連技法についての一般的な検討は、Ａｌｆｒｅｄ
Ｖ．Ａｈｏ，ＲａｖｉＳｅｔｈｉおよびＪｅｆｆｒｅ
ｙＤ．Ｕｌｍａｎ著の教科書「Ｃｏｍｐｉｌｅｒｓ：
Ｐｒｉｎｃｉｐｌｅｓ，Ｔｅｃｈｎｉｑｕｅｓａｎｄ
Ｔｏｏｌｓ」Ａｄｄｉｓｏｎ−ＷｅｓｌｅｙＰｕｂｌ
ｉｓｈｉｎｇＣｏ１９８８，ＩＳＢＮ０−２０１
−１００８８−６、特に９章および１０章、５１３〜７
２３頁に記載されている。コードオプティマイザの計算
時間を短縮するそのような試みの一つは、レジスタ割当
てプロセスにおいて「生変数集合」を計算する時間を短
縮することである。通常、制御フローグラフ中の生変数
の計算には、Ｎ² 回の計算とメモリ記憶空間が必要とな
る。ただし、Ｎは関係する変数の数である。計算時間を
短縮するこのような試みでは、関係する「生変数集合」
を見つけるための方法は、目的の静的単一割当て（「Ｓ
ＳＡ」）グラフを構成し、かつ「Φ関数」または制御フ
ローパスが結合し、かつ異なる値が融合する「Φノー
ド」と呼ばれる特殊な定義をグラフに挿入することを必
要とした。この方法では、変数の数の計算がＮ² 回から
Ｎ回にまで減少し、時間とメモリ使用量が大幅に減少し
た。この方法は、参照することにより本明細書の一部と
なる、ＰｒｅｓｔｏｎＢｒｉｇｇｓのＰｈＤ．論文
「ＲｅｇｉｓｔｅｒＡｌｌｏｃａｔｉｏｎｖｉａ
ＧｒａｐｈＣｏｌｏｒｉｎｇ」ＲｉｃｅＵｎｉｖｅ
ｒｓｉｔｙ、１９９２年４月に記載されている。しかし
ながら、Ｂｒｉｇｇｓのこの方法では、「生集合」中の
いくつかの変数が、実際には可能であっても、レジスタ
内で他の変数と共存できない（したがって変数がメモリ
内にスピルされる）と考えられるので、変数の「スピ
ル」が必要以上に多くなる。

【０００５】

【発明が解決しようとする課題】本発明では、簡潔な方
法を使用して、これらの誤った変数のスピルを減らし、
それによってコードオプティマイザ自体の効率を低下さ
せることなく目的プログラムの効率を上げることを目的
としている。

【０００６】本発明の目的、特徴および利点は、以下の
説明からさらに明らかとなろう。

【０００７】

【課題を解決するための手段】本発明は、最適化コンパ
イラ内で機械レジスタを目的プログラムの「生変数集
合」に割り振る際に変数のスピルを最小限に抑えるため
の経済的、高性能、適応性のあるシステムおよび方法を
提供することによって、上述のシステムの欠点を克服す
る。好ましい実施態様では、変数定義ノードの直後に、
ダミーブロック（「使用」ブロックと呼ぶ）をフロー制
御グラフ中に挿入する。次いで、これらの「使用」ブロ
ックを検討し「Φ関数」は検討しないように、プロセス
を決定する「生変数集合」を変更する。この変更された
プロセスは、上述の誤った変数のスピルを最小限に抑え
る効果がある。

【０００８】本発明の一態様では、目的プログラムの基
本ブロックの生変数の集合を決定し、かつ変数のスピル
が最小になるようにターゲットコンピュータアーキテク
チャのＣＰＵレジスタを生変数の集合に割り振るように
構成された部分を有し、制御フローグラフの少なくとも
一部に、前記制御フローグラフ中の変数の使用を表すダ
ミーブロックをファイ関数ノードの前に挿入し、かつ前
記ダミーブロックを検討することによって生変数の集合
を決定する、コンパイラシステムで使用するためのコー
ドオプティマイザが提供される。

【０００９】本発明の他の態様では、目的プログラムを
表す第２の中間コードを生成するコードオプティマイザ
が、前記プロセスに従って目的プログラムの生変数集合
を発生して、この生変数集合をターゲットコンピュータ
アーキテクチャの指定されたＣＰＵレジスタにマップ
し、ファイ関数ノードの前に制御フローグラフ中の変数
の使用を表すダミーブロックを前記制御フローグラフの
少なくとも一部に挿入し、かつ前記ダミーブロックを検
討することによって生変数の集合を決定するコンパイラ
システムが提供される。

【００１０】本発明の他の態様では、前記プロセスに従
って目的プログラムの生変数の集合を決定し、かつこの
生変数集合を指定されたＣＰＵレジスタにマップするよ
うに構成され、制御フローグラフの少なくとも一部に、
前記制御フローグラフ中の変数の使用を表すダミーブロ
ックをファイ関数ノードの前に挿入し、かつ前記ダミー
ブロックを検討することによって生変数の集合を決定す
るコードオプティマイザを含むコンパイラシステムを含
む、固定した数のＣＰＵレジスタを有するターゲットコ
ンピュータアーキテクチャ上で動作するように目的プロ
グラムをコンパイルする際に使用するコンピュータシス
テムが提供される。

【００１１】本発明の他の態様では、制御フローグラフ
の少なくとも一部に、前記制御フローグラフ中の変数の
使用を表すダミーブロックをファイ関数ノードの前に挿
入し、かつ前記ダミーブロックを検討することによって
生変数の集合を決定する、コンパイラ中の生変数の集合
をＣＰＵレジスタの指定された集合に割り振って、目的
プログラムの動作を最適化するコンピュータ制御方法が
提供される。

【００１２】

【発明の実施の形態】表記法および用語以下の詳細な説
明は、主として、コンピュータメモリ内のデータビット
に基づく動作の手順および記号表現の形で表されてい
る。これらの手順の説明および表現は、データ処理技術
分野の熟練者が彼らの仕事の要旨を当分野の他の熟練者
に最も効率的に伝えるのに使用する手段である。

【００１３】本願では、手順は、一般に、所望の結果が
得られる自己矛盾のないステップの連続だと考える。こ
れらのステップは物理的量の物理操作を要するものであ
る。通常、必ずしもそうではないが、これらの量は、記
憶、転送、組合せ、比較、それ以外の操作が可能な電気
信号や磁気信号の形をとる。主として通常の使用の理由
から、これらの信号をビット、値、要素、記号、文字、
用語、番号などと呼ぶと便利なことが多い。しかしなが
ら、これらおよび同様な用語はすべて、適切な物理量に
関連し、かつこれらの量に適用された便利な表示に過ぎ
ないことに留意されたい。

【００１４】さらに、行われる操作は、加算や比較な
ど、通常人間のオペレータが行う頭脳操作に関連する用
語で呼ばれることが多い。人間のオペレータのそのよう
な能力は、本発明の一部を成す本願に記載されているど
の操作においても不要であり、たいていの場合望ましく
ない。すなわち、操作は機械操作である。本発明の操作
を実行する有用な機械は、汎用デジタルコンピュータま
たは同様な装置である。すべての場合に、コンピュータ
を操作する際の方法操作と計算の方法自体の相違に留意
されたい。本発明は、電気物理信号や他の物理信号（例
えば、磁気物理信号、化学物理信号）を処理して他の所
望の物理信号を発生させる際にコンピュータを操作する
方法ステップに関する。

【００１５】本発明は、これらの操作を実行する装置に
も関する。この装置は、所要の目的用に特別に構成され
ている。すなわち、コンピュータ内に記憶されたコンピ
ュータプログラムによって選択的に活動化されたり再構
成される汎用コンピュータを含んでいる。本願に提示し
た手順は、本来、特定のコンピュータまたは他の装置に
関するものではない。特に、本願の教示に従って書き込
まれたプログラムとともに、様々な汎用機械が使用でき
る。すなわち、所要の方法ステップを実行するように、
より特殊化された装置を構成するほうが便利である。こ
れらの様々な機械に必要とされる構造は、以下の記述か
ら明らかとなろう。

【００１６】最適化コンパイラのコード最適化パスの際
に使用可能な中央演算処理装置（「ＣＰＵ」）レジスタ
に生変数を割り振り、変数のレジスタ「スピル」を最小
限に抑える装置および方法を開示する。以下の記述で
は、説明を目的として、本発明を完全に理解できるよう
に、特定の命令呼出し、モジュールなどを示してある。
しかしながら、本発明がこれらの特定の詳細なしに実行
できることは当業者には明らかであろう。他の例では、
本発明が不必要にあいまいにならないように、周知の回
路および装置をブロック図形式で示してある。同様に、
好ましい実施形態では、ユニプロセッサコンピュータシ
ステムおよびマルチプロセッサコンピュータシステムな
らびにソラリスオペレーティングシステムを利用する。
これらはすべてＳｕｎＭｉｃｒｏｓｙｓｔｅｍｓ，Ｉ
ｎｃ．が製造および販売している。しかしながら、本発
明は、他のコンピュータハードウェアシステム上でも実
施でき、また他の互換なオペレーティングシステムを使
用しても実施できる。

【００１７】動作環境本発明が使用される環境は、広く一般に普及したコンピ
ュータシステムを取り巻いている。そこでは、汎用コン
ピュータやワークステーションやパーソナルコンピュー
タが、クライアントサーバ配置内で様々な形式の通信リ
ンクを介して接続され、システムの他の部材によって実
行およびアクセスできるように、プログラムおよびデー
タが、多くはオブジェクトの形で、システムの様々な部
材によって使用可能となっている。汎用ワークステーシ
ョンコンピュータのいくつかの要素を図１に示す。図１
には、入出力（「Ｉ／Ｏ」）部２、中央演算処理装置
（「ＣＰＵ」）３、およびメモリ部４を有するプロセッ
サ１が示されている。入出力（「Ｉ／Ｏ」）部２は、キ
ーボード５、ディスプレイ装置６、ディスク記憶装置
９、およびＣＤ−ＲＯＭ駆動装置７に接続される。ＣＤ
−ＲＯＭ駆動装置７は、一般にプログラム１０とデータ
を含むＣＤ−ＲＯＭ媒体８を読むことができる。図２
は、前端コンパイラ２４、コードオプティマイザ２６、
および後端コード生成器２８を含む、代表的な最適化コ
ンパイラ２０を示す。コンパイラの前端２４は、ソース
言語２２内に書き込まれたプログラムを入力として受け
取り、この言語に対して様々な字句、構文および意味の
解析を実行し、目的プログラムを表すコード３２の中間
集合を出力する。この中間コード３２は、迅速に動作す
る機械コードが得られるように中間コードを改善しよう
と試みるコードオプティマイザ２６モジュールへの入力
として使用される。コードオプティマイザ２６の中のい
くつかは些細なものであり、他のものは様々な計算を行
って、可能な最も効率的な目的プログラムをつくり出そ
うと試みる。この後者のタイプは、「最適化コンパイ
ラ」と呼ばれ、共通の部分式の削除、無意味なコードの
削除、一時変数の名前変更、および２つの独立した隣接
するステートメントの交換ならびにレジスタ割当てなど
のコード変換を含む。

【００１８】図３は、最適化コンパイラ４０の代表的な
編成を示す。中間コードのエントリ上に（４２）制御フ
ローグラフを構成する（４４）。この段階で、上述のコ
ード変換（共通の部分式の削除、無意味なコードの削
除、一時変数の名前変更、および２つの独立した隣接す
るステートメントの交換など）を行う（４６）。命令の
スケジューリングまたは「パイプライニング」はこの時
点で行う（４８）。次いで「レジスタ割当て」を実行し
（５０）、変更されたコードを書き出して、コンパイラ
後端がそのコードをターゲット機械（すなわちＳＰＡＲ
Ｃ，Ｘ８６など）の２進言語に変換する（５８）。出願
者の発明の焦点は、この「レジスタ割当て」５０のプロ
セスである。

【００１９】レジスタ割当てたいていの従来のコンピュ
ータの中央演算処理装置（ＣＰＵ）は、一般に、迅速な
アクセスのために様々なデータが記憶される一組のレジ
スタを含む。コンピュータプログラムの実行中、プログ
ラム中に存在する変数の値は、普通、これらのレジスタ
内に記憶される。現代のＣＰＵは、普通、３２〜６４個
の浮動小数点レジスタを所有する。多くの業務関連アプ
リケーションプログラムには十分であるが、科学用途に
関連するプログラムは、通常、使用可能なレジスタの数
よりもはるかに多くの変数を使用する。プログラム中に
存在する変数が多すぎる場合、過剰な変数の値は、普
通、キャッシュメモリ内に記憶されるか、あるいは従来
のランダムアクセスメモリ内に記憶される。キャッシュ
内かまたは従来のメモリ内に記憶される変数の値へのア
クセスには、ＣＰＵのレジスタに記憶される値にアクセ
スするよりもはるかに多くの時間がかかる。一般に、キ
ャッシュメモリ内に記憶される変数へのＣＰＵアクセス
は、ＣＰＵレジスタにアクセスするのに要する時間より
も２倍から３倍遅い。従来のメモリへのアクセスは、普
通、ＣＰＵレジスタのアクセス時間よりも３０倍から５
０倍遅い。したがって、プログラムは、変数の値が、Ｃ
ＰＵレジスタではなくキャッシュ内か従来のメモリ内の
どちらかに記憶される場合、はるかに実行速度が遅くな
る傾向がある。キャッシュメモリ内か従来のメモリ内の
変数の記憶は、普通、スピルオーバーと呼ばれる。

【００２０】スピルオーバーの影響を回避するまたは最
小限に抑えるために、相当の技術上の努力が向けられて
きた。例えば、プログラムの初めに使用される変数は、
そのプログラムの終わりには使用されないことが多い。
したがって、プログラムの初めにのみ使用される変数の
値を記憶するように割り当てられたＣＰＵレジスタは、
第１の変数が使用されていない場合、プログラムの残部
の実行中、異なる変数への割当てによってより効率的に
使用される。プログラムの一部の実行中に使用される変
数は、プログラムのその部分が実行されている間、生と
呼ばれることが多い。プログラムの一部の実行中に生で
ある変数の集合、すなわちそのプログラムの部分の「生
変数集合」を決定することによって、ＣＰＵレジスタの
より効率的な割当てが可能になる。プログラムの各部分
が実行されると、そのプログラムの部分の生集合のメン
バーである変数のみをＣＰＵレジスタ内に記憶する必要
がある。

【００２１】一般に、グラフ色付けなど、高度な解析プ
ロセスが、プログラム変数の優先順位付けおよびレジス
タの割当てに使用される。これらの技法の例は、論文
「ＲｅｇｉｓｔｅｒＡｌｌｏｃａｔｉｏｎＡｎｄ
ＳｐｉｌｌｉｎｇＶｉａＧｒａｐｈＣｏｌｏｒｉ
ｎｇ」ＳＩＧＰＬＡＮＮｏｔｉｃｅｓ，１７（６）：
９６−１０５頁、１９８２年６月、Ｐｒｏｃｅｅｄｉｎ
ｇｓｏｆｔｈｅＡＣＭＳＩＧＰＬＡＮ１９８
２ＳｙｍｐｏｓｉｕｍｏｎＣｏｍｐｉｌｅｒＣ
ｏｎｓｔｒｕｃｔｉｏｎに提示されている。生変数の優
先順位付けおよびＣＰＵレジスタの割当てに使用される
グラフ色付け技法の他の調査は、参照により本明細書の
一部となる、前出のＰｒｅｓｔｏｎＢｒｉｇｇｓのＰ
ｈＤ．論文「ＲｅｇｉｓｔｅｒＡｌｌｏｃａｔｉｏｎ
ＶｉａＧｒａｐｈＣｏｌｏｒｉｎｇ」に開示され
ている。

【００２２】様々なプログラム変数優先順位付けプロセ
スおよびレジスタの割当て技法が存在し、今日使用され
ているが、これらの技法はすべて、コンピュータプログ
ラムの様々な部分それぞれについて生変数集合を正確に
確認することに依拠する。現在、生変数集合を決定する
ための種々様々な技法が使用できる。しかし、残念なが
ら、これらの従来の技法は、計算が集中的で、不正確
か、またはその両方である。生変数集合を決定するため
の一つの技法の例は、定義使用連鎖を解析することであ
る。生変数集合を決定するための他の技法は、プログラ
ムの静的単一割当て（「ＳＳＡ」）変換を解析すること
である。静的単一割当て変換技法は、通常、定義使用連
鎖の解析よりもいくつかの利点を有すると考えられる。
一般に、ＳＳＡ変換は、解析中のコンピュータプログラ
ムのサイズが増大するにつれて、定義使用連鎖よりも遅
い速度でサイズが大きくなる傾向がある。したがって、
ＳＳＡ変換に基づくプロセスを使用する最適化コンパイ
ラは、定義使用連鎖に関連するプロセスに依拠するもの
よりも、動作が迅速であり、メモリの消費が少なくなる
傾向がある。値番号付け、無意味なコードの削除、一定
の伝搬など、一般に最適化コンパイラによって実行され
るいくつかの他の機能も、定義使用連鎖タイプのプロセ
スに基づくプロセスの代わりにＳＳＡ変換を使用すれ
ば、より効率的に実行できる。しかし、残念ながら、Ｓ
ＳＡ変換は、ＳＳＡ変換に基づく逆方向データフロー解
析を実行することによって生変数集合を決定する場合、
必ず不正確な結果が得られる。本発明は、ＳＳＡ変換に
関連する方法論に基づく生変数集合を決定するより正確
かつ効率的な方法を提供する。

【００２３】次に、図４を参照すると、代表的なレジス
タ割当て部７０の編成が示されている。これは、図３の
ブロック５０に対応する。レジスタ割当てルーチン７２
へのエントリ上に「制御フローグラフ」技法を使用して
「干渉グラフ」を構成する（７４）。「干渉グラフ」構
成について以下に詳細に説明する。「フローグラフ」
は、そのノードが目的プログラムの「基本ブロック」で
ある有向グラフである。「基本ブロック」は、制御の流
れがブロックの初めに入り、停止せずにまたは終わりを
除いて分岐する可能性なしにブロックの終わりから出る
一連の連続的なステートメントである。引き続き図４
で、干渉グラフを構成した（７４）後、干渉グラフを色
付けする順序を選択する（７８）。次いで、干渉グラフ
中で確認された「仮想レジスタ」を「物理レジスタ」集
合内にマップする試みを行う。このマッピングプロセス
中、レジスタ内にマップできない変数は、メモリに「ス
ピル」するためにフラグ付けする。仮想レジスタの確認
された集合のマッピングの「成功」は、二つの隣接する
ノードが、可能なすべてのノードの対について異なる色
（すなわち実際のレジスタ）を有するグラフとして定義
される。したがって、図４では、「成功」についてのテ
スト８０を行い、成功８２であれば、すべてのレジスタ
が変数の衝突なしに目的プログラムに割り振られると、
レジスタ割当て部ルーチンが励起される（８４）。「成
功」でなければ（８８）、前に「スピル」されるように
マーク付けされた変数をメモリに割り当てし（８６）、
レジスタ割当てルーチンをスピルされた変数なしに再び
開始する（７４）。この反復手順は上記で定義された
「成功」が達成されるまで続く。

【００２４】次に、図５を参照すると、干渉グラフを構
成する（９０）手順が記載されている。このルーチンへ
のエントリ９２上で第１の基本ブロックが識別される
（９４）。基本ブロックの終わりから始めて、ブロック
の終わりの生変数集合内にある仮想レジスタを決定する
（９６）。基本ブロックの終わりからの各命令がブロッ
クの開始と逆方向に働く場合、命令と現在の生変数集合
とによって定義される各仮想レジスタ間にエッジを生成
する（９８）。命令によって「定義」される各仮想レジ
スタを生変数集合から除去し（１００）、命令によって
「使用」される各仮想レジスタを生変数集合に「付加」
する（１０２）。このプロセスをブロック内の各命令に
対して実行し、ブロック内に命令がなくなったら（１０
６）、完了するブロックがまだあるか次のブロックを確
認する（１１０）。すべてのブロックをこのように処理
したら（１１２）、この目的手順についての干渉グラフ
が完了する。この段階で、干渉グラフを使用して、図４
を参照して上述したように、目的手順内の仮想レジスタ
をＣＰＵの物理レジスタ内にマップする試みを行う。本
発明の好ましい実施形態では、各基本ブロック（図５の
ブロック９６）の終わりに生変数の集合を見つけるプロ
セスにおける改善を確認する。この改善は、プログラム
のグラフ形式がＳＳＡ形式内にある場合、レジスタ割当
て／マッピングの故障を訂正するように設計される。そ
のような故障の結果、いくつかの変数が、その必要がな
い場合にメモリにスピルされることになる（したがって
目的プログラムの動作時間が遅くなる）。これらの改善
は、図６に示す各ブロックの生集合内の変数を見つける
プロセス１２０の文脈で述べられている。

【００２５】次に、図６を参照すると、図５のブロック
９６のプロセスの詳細な図が示されている。このプロセ
スへのエントリ１２２上でファイ関数（Φ関数）の引数
の使用を備えたダミーブロックが制御フローグラフに付
加される（１２４）。これらのダミーブロックを、Φ関
数ブロックの前に、Φ関数に結合されるエッジに付加す
る。これらのΦ関数について以下に詳細に説明する。次
に、各ブロックの初めの生集合を空集合に初期化する
（１２６）。この手順についての全体的な制御である大
域変化フラグをＦＡＬＳＥに初期化する（１３０）。次
いで、目的プログラムの終わりから始めて、目的プログ
ラム内の各基本ブロックに逆方向に働いてプロセスが、
ブロックの終わりで生である変数を見つける。このプロ
セスは、手順１３１内の最後のブロックを得ることによ
って始まる。目的ブロックの終わりに生である変数の集
合の現在の近似値を決定するために、プロセスは、制御
フローグラフ中の目的ブロックの継承者である各ブロッ
クの初めに変数の集合を結合する（１３２）。次いで、
基本ブロック内の最後の命令１３３からブロック内の最
初の命令まで働いて、命令がダミーブロック内で「使
用」であれば、「使用された」変数（仮想レジスタ）を
生集合に付加する（１３４）。命令が「Φ関数」であれ
ば、Φ関数によって定義される仮想レジスタを生集合か
ら引き（１３６）、Φ関数の引数は生集合には付加され
ない。他のすべての命令に対して、「定義」された仮想
レジスタを引き、仮想レジスタが「使用」されている場
合はそれを生集合に付加する（１３８）。処理されたば
かりの最新の命令がブロック内の第１の命令である場合
（１４４）、これは、ブロックが完了したことを意味す
る。生集合を検査して、このブロックの処理の初めから
変化したかどうかを確認する（１４６）。そうであれば
（１４８）、大域変化フラグをＴＲＵＥに設定し（１５
０）、制御がブロック（１５４）に行く。生集合が変化
しなければ（１５２）、プロセスに対して基本ブロック
がまだあるかどうかに関して決定を行う（１５４）。そ
うであれば（１５６）、プロセスが他のブロック（１６
０）を得て、このブロックについてのプロセスをブロッ
ク（１３２）から始めて繰り返す。現在のブロックに関
するこのプロセスループは、このブロックについての生
変数の集合の決定が行われる時点で生集合が変化しなく
なるまで（１５２）続く。基本ブロックがまだあれば
（１５６）、他のブロックのポインタを得て（１６
０）、プロセスをブロック（１３２）から始めて繰り返
す。すべてのブロックが完了したら（１５８）、変化フ
ラグをテストし（１６２）、ＴＲＵＥであれば（１６
８）、プロセスをブロック（１３０）から再び繰り返
す。変化フラグがＦａｌｓｅであれば（１６４）、生集
合の決定は完了である（１６６）。次に、このプロセ
ス、および変数がどのように変化し、ダミーブロックと
Φ関数ブロックがどのように使用されるかのプロセスに
ついて以下に詳細に説明する。

【００２６】図７を参照すると、コンピュータプログラ
ムの例示部分についての制御フローグラフ２１０が示さ
れている。本発明の一つの態様によれば、生変数の集合
は、この部分と、プログラムのあらゆる他の部分とにつ
いて決定される。これらの生変数集合を決定してしまえ
ば、ＣＰＵレジスタのより効率的な割当てを実行でき
る。例えば、図７に示されたプログラム部分の生変数集
合の内にない変数の値をプログラムのこの部分の実行中
にＣＰＵレジスタ内に記憶する必要はない。生変数集合
を決定するために、最初に、図７の制御フローグラフ２
１０中に示されたプログラム部分を基本ブロックの集合
に分割する。上述のように、基本ブロックは、基本ブロ
ック内のコードの各行が、そのブロック内のコードの第
１の行が実行される場合に必ず実行されるという特性を
有するコンピュータプログラム内のコードの一部であ
る。基本ブロックは、本質的にプログラムの自立部分で
あり、恐らく、ブロック内の最後の行を除いて、プログ
ラムの他の部分への分岐命令を含まない。

【００２７】制御フローグラフ２１０によって示された
プログラム部分は、すでにブロック２１２、２１４、２
１６、２１８、２１９、２２２および２２４など、基本
ブロックに区分されていると考えられる。説明の目的の
ために、図７に示される基本ブロック２１２〜２２４の
いくつかは、Ｘなどの変数の様々な例示的な定義および
用法を含む。したがって、基本ブロック２１２は、初期
定義Ｘ＝Ｙを含み、一方、基本ブロック２１９は、式Ｘ
＝Ｘ＋１の変数の定義と用法の両方を含む。他の基本ブ
ロックは、様々なコンピュータプログラミング言語で一
般に使用される形式の例示的な分岐型命令を含むと考え
られる。例えば、基本ブロック２１４は、ブロック２１
６〜２２２を含むループを形成すると考えられる。基本
ブロック２１４内の条件「ｗｈｉｌｅ」文と、基本ブロ
ック２１６内の条件「ｉｆ」文はどちらも、それらのそ
れぞれの条件付き引数に依存する制御フロー分岐を提供
する。当業者は、本願に開示したプロセスおよび装置
は、いくつか多い変数の定義および使用を含む基本ブロ
ックを有するソフトウェアプログラムにも応用できるこ
とを理解するであろう。図７に示される例示的なプログ
ラム部分に示される単一の変数は、単に例示を目的とす
るものであり、本発明を制限するものと考えるべきでは
ない。

【００２８】本発明の一つの態様によれば、図７に示さ
れる基本ブロック２１２〜２２４についての生変数集合
を決定するプロセスにおける他のステップは、制御フロ
ーグラフ２１０に静的単一割当て（「ＳＳＡ」）変換を
適用することである。この変換の一部として、新しい変
数を参照するために、変数の定義に関する各ステートメ
ントを名前変更する。図８には、図７に示される制御フ
ローグラフ２１０によって表される同じプログラム部分
についての制御フローグラフ２２０が示されている。図
８の制御フローグラフ２２０では、変数Ｘを含む各定義
文は、名前変更されている。例示の目的のために、変数
Ｘの用語を保有しているが、変換によって付与される新
しい変数名を参照するために、下付きの番号を付加して
ある。したがって、例えば、基本ブロック２１２内の定
義Ｘ＝Ｙは、Ｘ₁＝Ｙに名前変更される。同様に、基本
ブロック２１９内のステートメントＸ＝Ｘ＋１は、Ｘ₄
＝Ｘ₂＋１に名前変更される。

【００２９】残りの変数とともに、特殊なファイ関数ス
テートメントもプログラム変換に付加される。これらの
ファイ関数は、同じ変数の二つまたはそれ以上の異なる
定義が制御フローグラフ中で収束する制御フローグラフ
２２０中に含まれる。ファイ関数は、変数の新しい「定
義」例であり、ファイ関数の引数は、ファイ関数に通じ
る変数の異なる定義を含む。例えば、基本ブロック２１
４は、Ｘの定義中のそのような収束を表す。すなわち、
基本ブロック２１４で、ステートメント「ｗｈｉｌｅ
（Ｘ＜１０）」内のＸの定義は、基本ブロック２１２に
よって提供されるＸの定義から得られるか、あるいは基
本ブロック２２２によって提供されるＸの定義から得ら
れる。したがって、ファイ関数は、基本ブロック２１２
と２１４の間にある基本ブロック２２６として制御フロ
ーグラフ２２０中に挿入される。ファイ関数を付加する
ことによって与えられた変数Ｘの新しい定義例を表すた
めに、追加の添数付き変数「Ｘ₂」を提供する。

【００３０】ファイ関数の引数は、ファイ関数に導く変
数の異なる値から得られる。したがって、基本ブロック
２２６でのファイ関数の引数のうちの一つは、基本ブロ
ック２１２でのＸ₁の定義から得られるＸ₁である。しか
しながら、基本ブロック２２６でのファイ関数の引数の
他の部分は、基本ブロック２２２から得られる。図８か
ら分かるように、基本ブロック２２２も、変数Ｘの異な
る定義の収束を表す。すなわち、基本ブロック２２２で
のＸの定義は、定義「Ｘ₃ ＝１０」による基本ブロック
２１８からか、定義「Ｘ₄＝Ｘ₂＋１」による基本ブロッ
ク２１９から得られる。したがって、図８に詳細に示す
ように、ファイ関数も、基本ブロック２２２の直前の基
本ブロック２２８に挿入され、新しい添数付き変数「Ｘ
₅ 」を備える。この新しい基本ブロック２２８内の添数
付き変数Ｘ₅ は、基本ブロック２２６内のファイ関数の
引数の第２の最後の部分を提供する。ここで、基本ブロ
ック２２６内のファイ関数は、「Ｘ₂ ＝〜（Ｘ₁、
Ｘ₅）」のように完全に表すことができる。また、基本
ブロック２２８でのファイ関数の引数は、基本ブロック
２２８で収束するＸの異なる定義から、すなわち基本ブ
ロック２１８と２１９から得られる。したがって、基本
ブロック２１８内の定義Ｘ₃ ＝１０と、基本ブロック２
１９内の定義Ｘ₄＝Ｘ₂＋１とは、基本ブロック２２８で
のファイ関数の引数を与え、したがってこれをＸ₅ ＝Φ
（Ｘ₃、Ｘ₄）のように完全に表すことができる。

【００３１】制御フローグラフ２２０にファイ関数を付
加すれば、図７の制御フローグラフ２１０によって表さ
れるプログラム部分の単一静的割当て変換は完全にな
る。しかしながら、この変換を使用して生変数集合を決
定する場合、やはり不正確な結果が得られ、実際に生で
ない生集合内の変数の数が過剰であることが分かってい
る。本発明の他の態様によれば、コンピュータプログラ
ムの単一静的割当て変換は、ファイ関数の引数内の添数
付き変数の「使用」を表す制御フローグラフ中に基本ブ
ロックを付加することによってさらに変更される。その
ような「使用」ブロックはそれぞれ、ファイ関数の引数
内で使用される変数のうちのただ一つの使用を含む。こ
れらの使用ブロックは、ファイ関数と、ファイ関数で制
御フローグラフ内に収束する変数の異なる定義との間で
制御フローグラフに付加される。

【００３２】図９を参照すると、本発明による図８の制
御フローグラフ２２０に付加された使用ブロック２３
３、２３４、２３６および２３８を含む制御フローグラ
フ２３０が示されている。例えば、ブロック２２８のフ
ァイ関数は、その引数内に変数Ｘ₃とＸ₄を有する。した
がって、使用ブロック２３３と２３４は、ブロック２２
８のファイ関数と、それぞれブロック２１８と２１９で
の定義Ｘ₃とＸ₄との間で制御フローグラフ２３０に付加
される。したがって、変数Ｘ₄の使用ｆ（Ｘ₄）を有する
ブロック２３３は、その引数内にＸ₄ を有するブロック
２２８のファイ関数と、ブロック２１９での変数Ｘ₄
（すなわちＸ₄＝Ｘ₂＋１）の定義との間で制御フローグ
ラフ２３０に付加される。同様に、変数Ｘ₂の使用ｆ
（Ｘ₃）を有するブロック２３４は、（その引数内にさ
らにＸ₃ を有する）ブロック２２８のファイ関数と、ブ
ロック２１８での変数Ｘ₃（すなわちＸ₃＝１０）の定義
との間で付加される。

【００３３】ブロック２２６で制御フローグラフ２２０
内に他のファイ関数があるので、追加の使用ブロック２
３６と２３８は、制御フローグラフ２３０に、ブロック
２２６のファイ関数とそのファイ関数の引数内の変数の
定義との間に付加される。変数Ｘ₁の使用ｆ（Ｘ₁）を有
するブロック２３６は、ブロック２２６でのファイ関数
Φ（Ｘ₁、Ｘ₅）と、ブロック２１２での変数Ｘ₁ の定義
との間に挿入される。同様に、変数Ｘ₅の使用ｆ（Ｘ₅）
を有するブロック２３８は、ブロック２２６のファイ関
数Φと、ブロック２２８での変数Ｘ₅ の定義との間に挿
入される。

【００３４】使用ブロック２３３〜２３８を付加すれ
ば、制御フローグラフ２３０上で逆方向データフロー解
析を実行して、グラフ中の基本ブロックのそれぞれにつ
いて生変数集合を決定できる。この解析は、反復プロセ
スとして実行することが好ましい。各反復では、プロセ
スは、基本ブロックの終わりで開始される。この解析を
実行する場合、基本ブロック内で使用される変数は、そ
のブロックについての生変数集合に付加される。しかし
ながら、変数が同じ基本ブロック内でその後定義される
場合、変数は、生集合から除去される。本発明の他の態
様によれば、ファイ関数の引数内で変数を使用しても、
その変数が生集合に付加されない。

【００３５】図１０Ａには、逆方向データフロー解析の
第１の反復を行った後の、図９の制御フローグラフ中の
基本ブロック２１２〜２３８のそれぞれについての生変
数の集合が示されている。例えば、基本ブロック２１２
について考えてみると、変数Ｙは、Ｙが式Ｘ₁ ＝Ｙに使
用されているので、基本ブロック２１２の生集合に付加
される。しかしながら、変数Ｘ₁ は、基本ブロック２１
２内で定義されているだけなので、基本ブロック２１２
の生集合には付加されない。同様に、基本ブロック２１
９の生変数集合は、この変数がブロック２１９内で使用
されているのでＸ₂ を含むが、この変数は基本ブロック
２１９内で定義されているだけなので、Ｘ₄ は含まな
い。基本ブロック２１６、２１８および２２２は、これ
らのブロックはそれぞれ変数の使用を含まないので空の
生変数集合を有すると考えられる。基本ブロック２２
６、２２８内の変数の唯一の使用は、ファイ関数の引数
内にあり、したがって本発明によれば無視される。した
がって、基本ブロック２２６および２２８の生変数集合
も空である。基本ブロック２３３〜２３８は、上述のよ
うに、様々な変数の使用を表すために制御フローグラフ
２３０に明確に付加された。これらの基本ブロックそれ
ぞれの生集合（図１０Ａに図示）は、関連する変数のそ
れらの明確な使用を反映する。制御フローグラフ２３０
中の残りの二つの基本ブロック、ブロック２１４と２２
４は、それぞれ、図１０Ａに詳細に示されているよう
に、変数Ｘ₂ の使用を含む。

【００３６】本発明によれば、逆方向データフロー解析
のプロセスは、反復して実行することが好ましい。本発
明の逆方向データフロー解析の第２の反復では、考慮中
の基本ブロックの直後の基本ブロックの生変数集合も、
生変数集合解析で考慮される。これらの後続のブロック
は、通常、子ブロックと呼ばれ、子ブロックの直前の基
本ブロックは、通常親ブロックと呼ばれる。したがっ
て、子ブロックの生変数集合の結合も、プロセスの第２
の反復で親ブロックの生変数集合の決定に含まれる。さ
らに、この解析は、最後の基本ブロック、ブロック２２
４で開始し、制御フローグラフを逆方式に進行し、図９
に示される制御フローグラフ２３０の第１の基本ブロッ
ク、ブロック２１２で終了することが好ましい。

【００３７】図１０Ｂには、本発明の逆方向データフロ
ー解析の第２の反復の後の、制御フローグラフ２３０中
の基本ブロック２１２〜２３８それぞれの生変数集合が
示されている。制御フローグラフ２３０の終わりの基本
ブロック２２４から始めて、このブロックの生集合は、
ブロック２２４に子ブロックがなくなったので、不変で
ある（Ｘ₂ の使用のみを含んだままである）。基本ブロ
ック２１４の生変数集合も不変である。変数Ｘ₂は、
「ｗｈｉｌｅ」ステートメント（Ｘ₂＜１０）の引数内
でこの変数を使用するので、プロセスの第１の反復の後
に、すでにブロック２１４の生変数集合内にある。Ｘ₂
がすでにブロック２１４の生変数集合内にあるので、ブ
ロック２１４に対する子ブロックであるブロック２２４
の生集合内でこの変数を考慮することによって変化は生
じない。

【００３８】図１０Ａと図１０Ｂを比較すると、さら
に、明らかに異なる理由からではあるが、基本ブロック
２２６の生変数集合も不変であることが分かる。基本ブ
ロック２１４は、ブロック２２６の子ブロックである。
したがって、第２の反復で、基本ブロック２１６の生集
合内の変数Ｘ₂ は、ブロック２２６の生変数を決定する
際に考慮される。したがって、変数Ｘ₂ は基本ブロック
２２６の生変数に最初に付加されるが、その場合ブロッ
ク２２６もファイ関数の式Ｘ₂ ＝Φ（Ｘ₁、Ｘ₅）中の変
数Ｘ₂ の定義を含むので、その後除去される。

【００３９】基本ブロック２３８についての考察では、
ブロック２３８の子ブロック２２６は、空の生変数集合
をまだ有しているように見えた。したがって、親ブロッ
ク２３８の生変数集合は不変である。しかしながら、基
本ブロック２２２の生変数集合は、プロセスのこの第２
の反復で変化する。第１の反復では、基本ブロック２２
２は、空の生変数集合を有する。基本ブロック２２２の
子ブロックである基本ブロック２３８の生集合の付加に
より、変数Ｘ₅ がブロック２２２の生集合に付加され
る。

【００４０】基本ブロック２３８の生変数集合について
の考察も、本発明の逆方向データフロープロセスを例示
する際に役立つ。第１の反復では、ブロック２２８内で
使用される唯一の変数、変数Ｘ₂およびＸ₄は、ファイ関
数の引数であり、したがって無視される。変数Ｘ₅ は、
ブロック２２８内で「定義」されるだけなので、これも
プロセスの第１の反復でブロック２２８の生変数集合に
付加されない。ブロック２２８の子ブロックである基本
ブロック２２２の生変数集合を付加すると、プロセスの
第２の反復で、変数Ｘ₅ は、最初にブロック２２８の生
変数集合に付加されるが、その場合「使用」のために生
集合に最初に付加された変数は、基本ブロック内で「定
義」されなければ、次いで削除されるので、生集合から
除去される。データフロー解析は逆方向に実行されるの
で、基本ブロック２２８内の変数Ｘ₅ の定義は、子ブロ
ック２２２の生変数集合を付加することによって行われ
る変数Ｘ₅ の付加の後で起こる。引き続いて、基本ブロ
ック２１８の生変数集合は不変であり、プロセスの第２
の反復で空集合である。基本ブロック２３４の生変数集
合内の変数Ｘ₂ は、最初にブロック２１８の生集合に付
加されるが、ブロック２１８内の変数Ｘ₂を後で定義す
るために次いで除去される。変数Ｘ₄も同様に（ブロッ
ク２１９の子ブロックであるブロック２３３の生集合内
にあるので）、最初に基本ブロック２１９の生集合に付
加されるが、ブロック２１９内の変数Ｘ₄ を後で定義す
るために次いで除去される。

【００４１】図１０Ａと図１０Ｂに示される様々な基本
ブロックの生変数集合を比較すると、生変数集合の変化
は、基本ブロック２１６内と基本ブロック２２２内の両
方で起こることが分かる。上述のように、変数Ｘ₅ は、
ブロック２２２の子ブロックであるブロック２３８の生
集合内の変数がブロック２２２の解析で考慮された場
合、ブロック２２２の生集合に付加された。同様に、プ
ロセスの第１の反復では、ブロック２１６内で使用され
る変数がないので、ブロック２１６の空集合が得られ
た。しかしながら、第２の反復では、ブロック２１６の
子ブロック（ブロック２１８および２１９）の生集合内
の変数を考慮した。ブロック２１８は空の生変数集合を
有するが、ブロック２１９の生変数集合は変数Ｘ₂を含
む。

【００４２】本発明の他の態様によれば、制御フローグ
ラフ中の基本ブロックそれぞれの生変数集合を決定する
ステップは、結果が不変になるまで反復して繰り返され
る。後の各反復では、子ブロックの生変数集合の結合
は、親ブロックの生集合を決定する際に再び考慮され
る。上記の例では、ブロック２１６およびブロック２２
２の生変数集合は、第１の反復と第２の反復の間で変化
した。したがって、プロセスは、第３の反復で繰り返さ
れる。図１０Ｃには、上記の逆方向データフロープロセ
スの第３の反復を実行した後の、制御フローグラフ２３
０中の基本ブロック２１２〜２３８それぞれの生集合が
示されている。図１０Ｂと図１０Ｃを比較すると、基本
ブロック２１２〜２３８のうちのどのブロックについて
も第２の反復と第３の反復の間で変化する生変数集合は
ないことが分かる。したがって、生変数集合を決定する
プロセスは完了する。

【００４３】プログラム中の基本ブロックの生変数集合
を決定すると、様々なレジスタ割当て技法および変数優
先順位付け技法を使用して、スピルオーバーを回避でき
る。上述のように、スピルオーバーは、プログラムの実
行中に操作する必要のある変数の数が、ＣＰＵ内のレジ
スタの数を超えた場合に生じる。

【００４４】レジスタ割当ての代わりの技法として、Ｃ
ＰＵレジスタの数よりも少ないメンバーの生変数集合を
有するプログラム部分が最初に実行され、次いでＣＰＵ
レジスタの再割当てが続いて実行され、その後プログラ
ムの次の部分が実行されるようにプログラムの実行を分
割できる。したがって、本発明は、スピルオーバーを回
避し、かつターゲットコンピュータプログラムの実行の
速度を高めるより効率的なプロセスを提供する。グラフ
色付けを必要とするプロセスなど、変数優先順位付けプ
ロセスおよびレジスタ割当てプロセスの実行は、図１に
示されるコンピュータによって実行される。この例で
は、本発明のプロセスに従って決定される生変数集合
は、メモリ４内に記憶される。

【００４５】当業者は、本発明の範囲から逸脱すること
なく、本願に開示した本発明の好ましい実施形態の様々
な修正および変更が可能であることを理解するであろ
う。したがって、本発明の範囲は、上記に述べた特定の
発明の実施形態に限定すべきではなく、以下に示す請求
項およびその同等物によってのみ規定すべきである。

【図面の簡単な説明】

【図１】本発明が実施されるＣＰＵと従来のメモリを
含む、コンピュータの一部を示す図である。

【図２】コードオプティマイザの位置を示す代表的な
コンパイラを示す図である。

【図３】コードオプティマイザの大規模編成を示す図
である。

【図４】図３のレジスタ割当て部の編成を示す図であ
る。

【図５】干渉グラフを構成する場合のステップを表す
図である。

【図６】各ブロックの生集合内の変数を見つけるプロ
セスを示す図である。

【図７】コンピュータプログラムの一部についての制
御フローグラフの一例を示す図である。

【図８】単一静的割当て変換を適用した後の、図７に
示されるコンピュータプログラムの一部についての制御
フローグラフである。

【図９】本発明のプロセスによる変換を実行した後
の、図７に示されるプログラム部分についての制御フロ
ーグラフである。

【図１０】図９の制御フローグラフによって表される
プログラム部分の様々な基本ブロックについての生変数
の集合を示すチャートである。

【符号の説明】

１プロセッサ２入出力部３中央演算処理装置４メモリ部５キーボード６ディスプレイ装置７ＣＤ−ＲＯＭ駆動装置８ＣＤ−ＲＯＭ媒体９ディスク記憶装置１０プログラム２０最適化コンパイラ２４前端コンパイラ２６コードオプティマイザ２８後端コード生成器

フロントページの続き (72)発明者デビッド・ジイ・シュワルツアメリカ合衆国 78212 テキサス州・サンアントニオ・イーオルモスドライブ・501

Claims

【特許請求の範囲】

【請求項１】中央演算処理装置（ＣＰＵ）と、前記Ｃ
ＰＵに結合されたランダムアクセスメモリ（ＲＡＭ）と
を有し、固定した数のＣＰＵレジスタを有するターゲッ
トコンピュータアーキテクチャ上で動作するように目的
プログラムをコンパイルする際に使用するコンピュータ
システムにおいて、前端コンパイラとコードオプティマイザと後端コード生
成器とを有して前記コンピュータシステム内に常駐する
コンパイラシステムを含み、前記コードオプティマイザは目的プログラム中の基本ブ
ロック用の生変数の集合を決定するように構成され、前
記ターゲットコンピュータアーキテクチャ内の前記固定
した数のＣＰＵレジスタを、その固定した数のＣＰＵレ
ジスタのうちの一つのレジスタ内ではなくコンピュータ
メモリ内に記憶する必要のある前記生変数の集合内の変
数の数が最小となるように、前記生変数の集合に割り当
てることができ、前記コードオプティマイザが、制御フ
ローグラフの少なくとも一部に、前記制御フローグラフ
中の変数の使用を表すダミーブロックをファイ関数ノー
ドの前に挿入し、かつ前記ダミーブロックを考慮するこ
とによって生変数の集合を決定するコンピュータシステ
ム。
【請求項２】複数のＣＰＵレジスタを有するターゲッ
トコンピュータアーキテクチャ上で動作するように目的
プログラムをコンパイルするコンパイラシステムにおい
て、前記目的プログラムのソースコードを入力として受け取
り、かつ対応する中間コード集合を出力するように構成
された前端部分と、前記前端部分に結合され、かつ前記中間コードの集合を
入力として受け取りかつ第２の中間コードの集合を出力
するように構成されたコードオプティマイザとを含み、
前記第２の中間コードの集合が、前記ターゲットコンピ
ュータアーキテクチャの前記複数のＣＰＵレジスタを、
前記複数のＣＰＵレジスタ内ではなくコンピュータメモ
リ内に記憶する必要のある前記生変数の集合内の変数の
数が最小となるように、前記目的プログラム中の基本ブ
ロックの生変数の集合に割り当てる前記目的プログラム
用のコードを含み、前記コードオプティマイザが、制御
フローグラフの少なくとも一部に、前記制御フローグラ
フ中の変数の使用を表すダミーブロックをファイ関数ノ
ードの前に挿入し、かつ前記ダミーブロックを考慮する
ことによって生変数の集合を決定するコンパイラシステ
ム。
【請求項３】複数のＣＰＵレジスタを有するターゲッ
トコンピュータアーキテクチャ上で動作するように目的
プログラムをコンパイルするコンパイラシステムで使用
するためのコードオプティマイザにおいて、前記目的プログラムの中間コード表現を入力として受け
取るように構成された第１の部分と、前記第１の部分に結合され、かつ前記目的プログラムの
基本ブロックの生変数の集合を決定するように構成され
た第２の部分と、前記第２の部分に結合され、かつ前記ターゲットコンピ
ュータアーキテクチャの前記複数のＣＰＵレジスタを、
前記複数のＣＰＵレジスタ内ではなくコンピュータメモ
リ内に記憶する必要のある前記生変数の集合内の変数の
数が最小となるように、前記目的プログラムの基本ブロ
ックの生変数の集合に割り当てるように構成された第３
の部分とを含み、その第３の部分が、制御フローグラフ
の少なくとも一部に、前記制御フローグラフ中の変数の
使用を表すダミーブロックをファイ関数ノードの前に挿
入し、かつ前記ダミーブロックを考慮することによって
生変数の集合を決定するコードオプティマイザ。
【請求項４】目的プログラム中の変数の生集合を、固
定した数のＣＰＵレジスタのうちの一つのレジスタ内で
はなくコンピュータメモリ内に記憶する必要のある前記
生変数の集合内の変数の数が最小となるように、ターゲ
ットコンピュータアーキテクチャ内の前記固定した数の
ＣＰＵレジスタに割り当てるコンピュータ制御方法にお
いて、前記目的プログラムの手順を表す干渉グラフを構成する
ステップと、前記目的プログラムの制御フローグラフにファイ関数を
付加するステップを含む、前記目的プログラムの前記手
順の静的単一割当て変換を実行するサブステップと、制御フローグラフ中の変数の使用を表す使用ブロック
を、ファイ関数と前記変数の定義を含むブロックとの間
に挿入するサブステップと、制御フローグラフの逆方向データフロー解析によって目
的プログラム中の基本ブロックの変数の前記生集合を決
定するサブステップと、変数の生集合を固定した数のＣＰＵレジスタにマップす
るサブステップとによって目的プログラムの変数の生集
合を決定するステップとを含む方法。
【請求項５】固定した数のＣＰＵレジスタを有するタ
ーゲットコンピュータアーキテクチャ上で動作するよう
にコンパイルされた目的プログラムの２進コードを最適
化するコンピュータ制御方法において、前記目的プログラムのソースコードを受け取り、かつ前
記ターゲットコンピュータアーキテクチャ上で処理でき
る前記目的プログラムを表す２進コードを出力するよう
に構成され、前端部分とコードオプティマイザ分と後端
コード生成器を含むコンパイラシステムを用意するステ
ップと、前記コンパイラシステムの前記前端部分から中間コード
を受け取り、かつ前記目的プログラムを表す前記中間コ
ード内の変数の生集合を前記ターゲットコンピュータア
ーキテクチャ内の前記固定した数のＣＰＵレジスタに、
前記固定した数のＣＰＵレジスタ内ではなくメモリ内に
記憶しなければならない変数の前記生集合内の変数の数
が最小となるように、割り当てるように構成された前記
コンパイラシステムのコードオプティマイザを用意する
ステップとを含み、前記目的プログラムを表す前記中間
コード内の変数の生集合を前記固定した数のＣＰＵレジ
スタに割り当てる際に、前記目的プログラムの手順を表す干渉グラフを構成し、前記目的プログラムの制御フローグラフにファイ関数を
付加するステップを含む、前記目的プログラムの前記手
順の静的単一割当て変換を実行するサブステップと、制御フローグラフ中の変数の使用を表す使用ブロック
を、ファイ関数と前記変数の定義を含むブロックとの間
に挿入するサブステップと制御フローグラフの逆方向デ
ータフロー解析によって目的プログラム中の基本ブロッ
クの変数の前記生集合を決定するサブステップとによっ
て目的プログラムの変数の生集合を決定し、変数の生集合を固定した数のＣＰＵレジスタにマップ
し、前記固定した数のＣＰＵレジスタ内ではなくメモリ内に
記憶される必要のある変数の前記生集合内の変数の数が
最小となるような、前記目的プログラム中の変数の前記
生集合の、前記ターゲットコンピュータアーキテクチャ
内の前記固定した数のＣＰＵレジスタへの割当てを含
む、前記目的プログラムの第２の中間コードバージョン
を前記後端コード生成器に出力することによって実行さ
れ、それによって前記目的プログラムの２進コードが最
適化される方法。
【請求項６】制御フローグラフの少なくとも一部に、
前記制御フローグラフ中の変数の使用を表すダミーブロ
ックをファイ関数ノードの前に挿入するステップと、前記ダミーブロックを考慮することによって生変数の集
合を決定するステップとを含む、目的プログラムの生変
数の集合を決定するコンパイラのコードオプティマイザ
分を改善するコンピュータ制御方法。