JPH09218824A - Information processing system - Google Patents

Information processing system

Info

Publication number
JPH09218824A
JPH09218824A JP8023667A JP2366796A JPH09218824A JP H09218824 A JPH09218824 A JP H09218824A JP 8023667 A JP8023667 A JP 8023667A JP 2366796 A JP2366796 A JP 2366796A JP H09218824 A JPH09218824 A JP H09218824A
Authority
JP
Japan
Prior art keywords
information
threshold
threshold value
cache
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8023667A
Other languages
Japanese (ja)
Inventor
Noboru Furuumi
昇 古海
Shigeru Kijiro
茂 木城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8023667A priority Critical patent/JPH09218824A/en
Publication of JPH09218824A publication Critical patent/JPH09218824A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To improve the use efficiency of cache memory space by providing a means collecting statistical information tuning proper threshold and providing a user with the information and a means updating the threshold from the user, based on statistical information. SOLUTION: A channel control part 31 receives the input/output request of the data of a disk device 2 that a central processing unit 1 issues and executes the request. A drive control part 35 performs the control of the data transfer of the disk device 2 and a storage controller 3. The threshold tuning control part 41 of the tuning processor 4 connected with the storage controller 3 produces cache load statistical information, produces threshold update information, outputs a cache load statistical information and sets threshold. A threshold control memory 42 holds the cache load statistical information necessary for a threshold tuning and holds threshold update information. Within a control memory 32, cache use state information is held.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、中央処理装置と、
記憶装置と、キャッシュメモリを有する記憶制御装置か
ら構成される情報処理システムであって、特にキャッシ
ュメモリの領域管理を行う情報処理システムに関する。
The present invention relates to a central processing unit,
The present invention relates to an information processing system including a storage device and a storage control device having a cache memory, and particularly to an information processing system that manages an area of a cache memory.

【0002】[0002]

【従来の技術】キャッシュメモリとディスク装置間のデ
−タ転送速度は、チャネル側のそれよりも遅い。そこ
で、特願昭55−157053に記載されている技術で
は、キャッシュメモリを有する記憶制御装置は、中央処
理装置からのライト指示に対し、中央処理装置と記憶制
御装置内のキャッシュメモリとの間のデ−タ転送が終了
した段階でライト終了報告を行い、ライト指示を出した
中央処理装置への高速な応答を実現している。キャッシ
ュメモリからディスク装置へのデ−タ転送処理は、中央
処理装置からのライト指示とは非同期にあとから記憶制
御装置が行う。この制御をライトアフタ制御という。
2. Description of the Related Art The data transfer rate between a cache memory and a disk device is slower than that on the channel side. Therefore, in the technique described in Japanese Patent Application No. 55-157053, a storage control device having a cache memory responds to a write instruction from the central processing device between the central processing device and the cache memory in the storage control device. When the data transfer is completed, a write completion report is issued and a high-speed response is realized to the central processing unit which issued the write instruction. The data transfer process from the cache memory to the disk device is later performed by the storage control device asynchronously with the write instruction from the central processing unit. This control is called write-after control.

【0003】記憶制御装置内のキャッシュメモリに格納
されているデ−タで、ディスク装置に転送されていない
デ−タを、ダ−ティデ−タという。また、記憶制御装置
内のキャッシュメモリに格納されているデ−タで、ディ
スク装置内のデ−タと一致するデ−タをクリ−ンデ−タ
という。このダ−ティデ−タは、キャッシュメモリ上に
のみ存在するため、ディスク装置への転送が終了するま
で消去できない。
The data stored in the cache memory in the storage control device and not transferred to the disk device is referred to as the dirty data. Further, the data stored in the cache memory in the storage control device and matching with the data in the disk device is referred to as clean data. Since this data exists only in the cache memory, it cannot be erased until the transfer to the disk device is completed.

【0004】また、キャッシュメモリとディスク装置間
のデ−タ転送速度は、チャネル側のそれよりも遅いた
め、中央処理装置からのライト指示が多いと、ライトア
フタ制御の適用により、キャッシュメモリがダ−ティデ
−タで満杯になってしまう可能性があった。
Further, since the data transfer rate between the cache memory and the disk device is slower than that on the channel side, if there are many write instructions from the central processing unit, the cache memory will be reduced by the application of write after control. -There was a possibility that the tide data would fill up.

【0005】特願平3−025994に、この問題を解
決するための技術が記載されている。上記発明によれ
ば、記憶制御装置は、キャッシュメモリ上のダ−ティデ
−タ量、記憶装置ごとのキャッシュメモリへのライトデ
−タの流入量、及びライトアフタ処理によるダ−ティデ
−タの流出量を監視する。キャッシュメモリ上のダ−テ
ィデ−タがあるしきい値(許容量)に達した場合、流入
量>流出量の記憶装置に対して、ライトデ−タに対する
キャッシュメモリの割り当て制限、及び記憶装置へのデ
−タ書き込み優先処理を実行する。この制御により、キ
ャッシュメモリのダ−ティデ−タ満杯状態によるシステ
ム全体の性能劣化を回避している。
Japanese Patent Application No. 3-025994 describes a technique for solving this problem. According to the above invention, the storage control device has the amount of data on the cache memory, the amount of write data flowing into the cache memory for each storage device, and the amount of data outflow due to the write-after processing. To monitor. When the data on the cache memory reaches a certain threshold (allowable amount), the inflow amount> the outflow amount of the storage device is limited to the cache memory allocation to the write data, and the storage device Data write priority processing is executed. By this control, the deterioration of the performance of the entire system due to the cache memory being full of data is avoided.

【0006】但し、この発明においては、しきい値の設
定については触れられていない。しかし、デ−タの入出
力処理では、時間帯の違いあるいは、処理形態(オンラ
イン処理/バッチ処理)の違い、さらには、デ−タの種
類(シ−ケンシャルアクセスデ−タ/ランダムアクセス
デ−タなど)により、記憶制御装置内のキャッシュメモ
リの負荷状態(キャッシュヒット率/キャッシュ使用率
など)が変わってくる。従って、中央処理装置からのリ
−ド/ライト要求に対して、適切なキャッシュしきい値
を設定する必要がある。
However, in the present invention, the setting of the threshold value is not mentioned. However, in the data input / output processing, there are differences in time zones or processing modes (online processing / batch processing), and moreover, types of data (sequential access data / random access data). The load state (cache hit rate / cache usage rate, etc.) of the cache memory in the storage controller changes depending on Therefore, it is necessary to set an appropriate cache threshold for a read / write request from the central processing unit.

【0007】しきい値を固定した場合、設定したしきい
値が適正値でないと、次のような問題が発生する。設定
されたしきい値が適正値より低い場合、中央処理装置か
らのライト要求に対し、キャッシュメモリ上のダ−ティ
デ−タのための割り当て領域が少なくなり、キャッシュ
メモリの空き待ち発生による応答時間の遅れが発生す
る。一方、設定したしきい値が適正値より高い場合、キ
ャッシュリ−ドヒット率の低下を招く。
When the threshold value is fixed and the set threshold value is not an appropriate value, the following problems occur. If the set threshold value is lower than the appropriate value, the allocation area for the data on the cache memory becomes smaller in response to the write request from the central processing unit, and the response time due to the occurrence of waiting for the cache memory to become empty. Will be delayed. On the other hand, if the set threshold value is higher than the proper value, the cache read hit rate will decrease.

【0008】この問題に対し、特願平3−25994で
は、キャッシュメモリ内のライトデ−タ量に対する制限
値を中央処理装置からの指示により設定する手段を有し
ているが、記憶制御装置内におけるキャッシュしきい値
の変更に関する言及はなされていない。しかし、複数の
処理装置からのデ−タ入出力要求を受け付ける記憶制御
装置の場合、キャッシュメモリ割り当ての制限値(しき
い値)に関しては、記憶制御装置による設定が望まし
い。
To solve this problem, Japanese Patent Application No. 3-25994 has means for setting a limit value for the amount of write data in the cache memory according to an instruction from the central processing unit. No mention is made of changing cache thresholds. However, in the case of a storage control device that receives data input / output requests from a plurality of processing devices, it is desirable to set the cache memory allocation limit value (threshold value) by the storage control device.

【0009】記憶制御装置によるキャッシュしきい値の
変更手段については、特開平6−243042で述べら
れている。これによれば、記憶制御装置は、キャッシュ
の使用用途別にキャッシュメモリ割り当て制限値(しき
い値)を設定し、さらに、キャッシュの使用状態に応じ
てその制限値を変更する手段を有する。この発明を適用
することにより、キャッシュ負荷状態に応じたキャッシ
ュ資源の有効利用を図ることができる。
The means for changing the cache threshold by the storage controller is described in Japanese Patent Laid-Open No. 6-243042. According to this, the storage control device has means for setting a cache memory allocation limit value (threshold value) for each use purpose of the cache and for changing the limit value according to the use state of the cache. By applying the present invention, it is possible to effectively use the cache resource according to the cache load state.

【0010】[0010]

【発明が解決しようとする課題】特開平6−24304
2に記載の技術によれば、キャッシュメモリ割り当てし
きい値の設定、及び変更は次の手順で行われる。まず、
いくつかの、キャッシュ割り当てを必要とする要求のう
ちの1つに対して、しきい値を設定する。その後、単位
時間ごとにキャッシュ使用状態に関する情報を計測し、
この情報から、キャッシュの負荷情報を採取する。そし
て、このキャッシュ負荷情報を基に、設定したしきい値
の妥当性について判定し、しきい値の変更が必要ならば
変更する。
DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention
According to the technique described in 2, the setting and changing of the cache memory allocation threshold value are performed in the following procedure. First,
A threshold is set for one of several requests that require cache allocation. After that, measure the information about the cache usage status every unit time,
The cache load information is collected from this information. Then, based on this cache load information, the validity of the set threshold value is determined, and the threshold value is changed if necessary.

【0011】もし、最初に設定したしきい値が適正値で
あっても、上記の発明では、単位時間ごとにキャッシュ
負荷状態の採取、及びしきい値の妥当性の判定が行われ
る為、デ−タの入出力処理に対するオ−バヘッドが大き
い。従って、あらかじめ、デ−タの入出力処理の時間
帯、あるいは、処理形態(オンライン処理/バッチ処
理)あるいは、デ−タの種類(シ−ケンシャルアクセス
デ−タ/ランダムアクセスデ−タ)などが分かるなら
ば、それに応じた適正なしきい値を前もって設定してお
く事が望ましい。そこで、適正にしきい値のチュ−ニン
グを行う事が必要となる。
Even if the initially set threshold value is a proper value, in the above invention, the cache load state is collected and the validity of the threshold value is determined every unit time. -The overhead for the input / output processing of the computer is large. Therefore, in advance, the time zone of data input / output processing, the processing mode (online processing / batch processing), the type of data (sequential access data / random access data), etc. If it is known, it is desirable to set an appropriate threshold value accordingly. Therefore, it is necessary to appropriately tune the threshold value.

【0012】本発明の目的は、キャッシュメモリスペ−
スの利用効率を向上させる為に、適正なしきい値をチュ
−ニングするための統計情報を採取し、ユ−ザへ提供す
る手段と、前記統計情報をもとに、ユ−ザからしきい値
を更新する手段を有する装置を提供することにある。
The object of the present invention is to provide a cache memory space.
In order to improve the utilization efficiency of resources, a means for collecting statistical information for tuning an appropriate threshold value and providing it to the user, and a threshold from the user based on the statistical information. It is to provide an apparatus having means for updating a value.

【0013】[0013]

【課題を解決するための手段】上記目的を達成するため
に、本発明による情報処理システムは、中央処理装置
と、データを記憶する記憶装置と、前記中央処理装置と
前記記憶装置との間で転送されるデータを一時的に格納
するキャッシュメモリを有し、キャッシュメモリ内のス
ペース割当てを制御情報により管理し、該データの転送
を制御する記憶制御装置と、前記情報処理システムの稼
働情報及び、前記キャッシュメモリの使用情報を読み取
る第一の手段と、前記制御パラメ−タ値を、ユ−ザによ
り指示された制御パラメ−タ値に更新する第二の手段と
を有する情報処理システムであって、 前記第一の手段
により、前記情報処理システムの前記稼働情報及び、前
記キャッシュメモリの前記使用情報を一定期間採取し、
統計情報を作成して、前記統計情報をユ−ザに提供し、
前記第二の手段により、前記統計情報に基づいて、前記
ユ−ザから前記キャッシュメモリのスペ−ス割当て量を
指示することができる。
In order to achieve the above object, an information processing system according to the present invention comprises a central processing unit, a storage unit for storing data, and a central processing unit and the storage unit. A storage control device having a cache memory for temporarily storing data to be transferred, managing space allocation in the cache memory by control information, and controlling transfer of the data, operation information of the information processing system, and An information processing system comprising: a first means for reading usage information of the cache memory; and a second means for updating the control parameter value to a control parameter value instructed by a user. , Collecting the operation information of the information processing system and the usage information of the cache memory for a certain period by the first means,
Create statistical information and provide the statistical information to the user,
The second means allows the user to instruct the space allocation amount of the cache memory based on the statistical information.

【0014】そして、本発明によれば、中央処理装置
と、記憶装置と、キャッシュメモリを有しキャッシュメ
モリ上のダ−ティデ−タをキャッシュスペ−ス割り当て
しきい値(以下、しきい値とする)で制御している記憶
制御装置からなる情報処理システムにおいて、従来の技
術で述べたように、不適切なしきい値を設定した場合、
システム全体の性能が劣化する恐れがある。適正なしき
い値を設定するには、時間帯あるいは、処理形態(オン
ライン/バッチ処理)、さらには、デ−タの種類(シ−
ケンシャルアクセスデ−タ/ランダムアクセスデ−タな
ど)等の、システムの運用形態や、記憶制御装置内のキ
ャッシュメモリの負荷状態などの統計情報が必要であ
る。しかし、これらの情報を基に、記憶制御装置自身が
自動的にしきい値のチュ−ニングを行うと、本発明が解
決しようとする課題で述べたように、デ−タの入出力処
理に対するオ−バヘッドが大きくなってしまう。
According to the present invention, a central processing unit, a storage unit and a cache memory are provided, and data on the cache memory is assigned a cache space allocation threshold value (hereinafter referred to as a threshold value). In the information processing system consisting of the storage control device controlled by (1), when an inappropriate threshold value is set as described in the related art,
The performance of the entire system may deteriorate. In order to set an appropriate threshold value, the time zone, the processing mode (online / batch processing), and the type of data (see
Statistical information such as the operating mode of the system (such as sequential access data / random access data) and the load state of the cache memory in the storage controller is required. However, if the storage control device itself automatically performs threshold tuning based on these pieces of information, as described in the problem to be solved by the present invention, the data input / output processing is automatically performed. -The head becomes large.

【0015】そこで、本発明は、しきい値をチュ−ニン
グする為に必要な前記統計情報をユ−ザに提供し、ユ−
ザからのしきい値チュ−ニングを可能とする手段を有す
る装置を提供する。これにより、あらかじめ、システム
運用形態に合わせて、適正なしきい値を設定することが
可能になる。
Therefore, the present invention provides the user with the statistical information necessary for tuning the threshold, and the user
An apparatus is provided having means for enabling threshold tuning from the. This makes it possible to set an appropriate threshold value in advance according to the system operation mode.

【0016】[0016]

【発明の実施の形態】以下、本発明の実施例を図面を用
いて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0017】まず、本発明を説明するにあたり、本実施
例の情報処理システムの構成及び、処理のながれについ
て、図1を用いて説明する。本実施例の情報処理システ
ムは、中央処理装置1、記憶制御装置3、ディスク装置
2及び、チュ−ニング処理装置(SVP)4から構成さ
れる。記憶制御装置3内のキャッシュメモリ34及び、
制御メモリ32は、不揮発化されている。キャッシュ制
御部33は、キャッシュの割り当てに関する制御を行
う。制御メモリ32は、記憶制御装置3の制御情報を格
納するためのメモリである。制御メモリ32に格納され
る情報については、必要に応じて後述する。チャネル制
御部31は、中央処理装置1と記憶制御装置3とのイン
タ−フェ−ス機能を有し、中央処理装置1が発行するデ
ィスク装置2のデ−タの入出力要求を受け付け、実行す
る。ドライブ制御部35は、ディスク装置2と記憶制御
装置3とのインタフェ−ス機能を有し、ディスク装置2
と記憶制御装置3とのデ−タ転送の制御を行う。SVP
4は、記憶制御装置3に接続されている。SVPインタ
フェ−ス部36は、記憶制御装置3と、SVP4とのイ
ンタフェ−ス機能を有する。記憶制御装置とのインタフ
ェ−ス部43は、記憶制御装置3とSVP4とのインタ
フェ−ス機能を有する。SVP4は、本発明の特徴であ
るしきい値チュ−ニング制御部41と、不揮発化された
しきい値制御メモリ42を有する。しきい値チュ-ニン
グ制御部41は、キャッシュ負荷統計情報生成、しきい
値更新情報生成、キャッシュ負荷統計情報出力及び、し
きい値の設定を行う。これらの詳細については、必要に
応じて後述する。しきい値制御メモリ42は、しきい値
チュ−ニングに必要なキャッシュ負荷統計情報の保持及
び、しきい値更新情報の保持を行う。詳細については、
必要に応じて後述する。
First, in describing the present invention, the configuration and processing flow of the information processing system of this embodiment will be described with reference to FIG. The information processing system according to this embodiment includes a central processing unit 1, a storage control unit 3, a disk unit 2, and a tuning processing unit (SVP) 4. A cache memory 34 in the storage control device 3, and
The control memory 32 is non-volatile. The cache control unit 33 controls cache allocation. The control memory 32 is a memory for storing control information of the storage control device 3. The information stored in the control memory 32 will be described later as needed. The channel control unit 31 has an interface function between the central processing unit 1 and the storage control unit 3, and accepts and executes a data input / output request of the disk device 2 issued by the central processing unit 1. . The drive control unit 35 has an interface function between the disk device 2 and the storage control device 3, and
And the data transfer between the storage controller 3 and the storage controller 3. SVP
Reference numeral 4 is connected to the storage control device 3. The SVP interface unit 36 has an interface function between the storage control device 3 and the SVP 4. The interface unit 43 with the storage control device has an interface function between the storage control device 3 and the SVP 4. The SVP 4 has a threshold tuning control unit 41, which is a feature of the present invention, and a non-volatile threshold control memory 42. The threshold tuning control unit 41 performs cache load statistical information generation, threshold update information generation, cache load statistical information output, and threshold setting. Details of these will be described later as necessary. The threshold control memory 42 holds the cache load statistical information necessary for threshold tuning and the threshold update information. For more information,
It will be described later as necessary.

【0018】以上で述べたキャッシュ制御部33、チャ
ネル制御部31、ドライブ制御部35及び、SVPイン
タフェ−ス部36のそれぞれは、記憶制御装置3のマイ
クロプロセッサ内のプログラムである。また、しきい値
チュ−ニング制御部41及び、記憶制御装置とのインタ
フェ−ス部43は、SVP4のマイクロプロセッサ内の
プログラムである。
Each of the cache control unit 33, the channel control unit 31, the drive control unit 35, and the SVP interface unit 36 described above is a program in the microprocessor of the storage control device 3. Further, the threshold tuning control unit 41 and the interface unit 43 with the storage control device are programs in the microprocessor of the SVP4.

【0019】次に、中央処理装置1からディスク装置2
内のデ−タのリ−ド要求が発行されたときのデ−タのな
がれの概要を説明する。要求を受け付けたチャネル制御
部31は、まず、制御メモリ32を参照して、要求され
たデ−タがキャッシュメモリ34上に存在する(ヒッ
ト)か、存在しない(ミス)かを判定する。これをヒッ
ト/ミス判定という。判定の結果、ヒットであった場
合、キャッシュメモリ34からデ−タを中央処理装置1
へ転送する。ミスであった場合、デ−タはディスク装置
2からキャッシュメモリ34へ転送され、次にキャッシ
ュメモリ34から中央処理装置2へ転送される。中央処
理装置1にデ−タが転送されてリ−ド要求が終了する。
Next, the central processing unit 1 to the disk unit 2
An outline of the data flow when a data read request is issued will be described. Upon receiving the request, the channel control unit 31 first refers to the control memory 32 and determines whether the requested data exists in the cache memory 34 (hit) or does not exist (miss). This is called a hit / miss decision. If the result of determination is a hit, the data from the cache memory 34 is sent to the central processing unit 1.
Transfer to If it is a miss, the data is transferred from the disk device 2 to the cache memory 34 and then from the cache memory 34 to the central processing unit 2. The data is transferred to the central processing unit 1 and the read request ends.

【0020】次に、中央処理装置1からディスク装置2
内のデ−タに対するライト要求が発行されたときのデ−
タのながれの概要を説明する。要求を受け付けたチャネ
ル制御部31は、リ−ド要求のときと同様に、制御メモ
リ32を参照してヒット/ミス判定を行う。ヒットであ
った場合、キャッシュメモリ34上のデ−タに対して更
新デ−タをライトする。ミスした場合、まず、更新対象
デ−タをディスク装置2からキャッシュメモリ34へ転
送してから、更新デ−タをライトする。ヒット/ミスど
ちらの場合も、キャッシュメモリ34に更新デ−タをラ
イトした時点でライト要求を終了する。このとき、キャ
ッシュメモリ34上にライトされただけで、ディスク装
置2へは転送されていないデ−タをダ−ティデ−タ(ラ
イトペンディングデ−タ)という。キャッシュメモリ3
4上のダ−ティデ−タは、後で、ドライブ制御部35に
よりディスク装置2ヘ転送される。これをライトアフタ
制御という。
Next, the central processing unit 1 to the disk unit 2
Data when a write request is issued to the data in the
An outline of the data flow will be explained. Upon receiving the request, the channel control unit 31 refers to the control memory 32 and makes a hit / miss determination as in the case of the read request. If it is a hit, the update data is written to the data in the cache memory 34. In the case of a miss, first, the update target data is transferred from the disk device 2 to the cache memory 34, and then the update data is written. In either case of hit / miss, the write request is terminated when the update data is written in the cache memory 34. At this time, the data that has been written to the cache memory 34 but has not been transferred to the disk device 2 is called dirty data (write pending data). Cache memory 3
The data on the disk 4 is later transferred to the disk device 2 by the drive controller 35. This is called write-after control.

【0021】次に、キャッシュメモリ34の構造につい
て説明する。キャッシュメモリ34上のデ−タは図2の
ように、スロットと呼ばれる単位で管理される。このス
ロットはディスク装置2上の1トラック分のデ−タ管理
単位に相当し、複数のレコ−ドを含む。各スロットの管
理には、スロットコントロ−ルブロック(以下、SLC
Bと略す)を用いる。このSLCBは、制御メモリ32
に格納される。SLCBは、図3のように、キュ−種
別、前方向ポインタ、後方向ポインタ及び、スロット管
理情報を含む。次に、この制御メモリ32内における複
数のSLCBの管理に関して説明する。SLCBは前方
向ポインタと、後方向ポインタを持っており、SLCB
は、このポインタを用い、制御メモリ32内でキュ−管
理される。キュ−の種類は、空きSLCBキュ−、再利
用可能SLCBキュ−、ライトペンディングSLCBキ
ュ−の3種類である。空きSLCBキュ−は、ディスク
装置2内のデ−タに対して割り当てられていないキャッ
シュスロットを管理するSLCBをつなぐキュ−であ
る。再利用可能SLCBキュ−は、キャッシュスロット
内にデ−タを保持しているが、必要であれば、新しいデ
−タに対して割り当てるために使用することが可能なキ
ャッシュスロットを管理するSLCBをつなぐキュ−で
ある。ライトペンディングSLCBキュ−は、キャッシ
ュメモリ43上にライトされただけで、ディスク装置2
へは未反映のライトペンディングデ−タを保持している
キャッシュスロットを管理するSLCBをつなぐための
キュ−である。
Next, the structure of the cache memory 34 will be described. The data on the cache memory 34 is managed in units called slots as shown in FIG. This slot corresponds to a data management unit for one track on the disk device 2 and includes a plurality of records. A slot control block (hereinafter referred to as SLC) is used to manage each slot.
(Abbreviated as B) is used. This SLCB is a control memory 32
Stored in. As shown in FIG. 3, the SLCB includes a queue type, a forward pointer, a backward pointer, and slot management information. Next, management of a plurality of SLCBs in the control memory 32 will be described. The SLCB has a forward pointer and a backward pointer.
Is managed in the control memory 32 using this pointer. There are three types of queues: empty SLCB queue, reusable SLCB queue, and write pending SLCB queue. The empty SLCB queue is a queue that connects SLCBs that manage cache slots that are not assigned to data in the disk device 2. The reusable SLCB queue holds data in cache slots, but if necessary, an SLCB that manages cache slots that can be used to allocate new data. It is a connecting kyu. The write pending SLCB queue is only written to the cache memory 43, and the disk device 2
Is a queue for connecting the SLCB that manages the cache slot holding the write-pending data that has not been reflected.

【0022】次に、制御メモリ32について説明する。
制御メモリ32内には、キャッシュ使用状態情報が保持
されている。この情報には、図4のように、空きSLC
Bキュ−、再利用可能SLCBキュ−、ライトペンディ
ングSLCBキュ−及びキャッシュ管理テ−ブルがあ
る。キャッシュ管理テ−ブル324は、図5のような内
容となっている。なお、本発明の特徴となる制御情報以
外は図示しない。キャッシュ制御部33は、キャッシュ
メモリ34を使用するたびに、キャッシュ使用情報をこ
のキャッシュ管理テ−ブル324に書き込む。
Next, the control memory 32 will be described.
The cache usage status information is held in the control memory 32. This information includes empty SLC as shown in FIG.
There are B queues, reusable SLCB queues, write pending SLCB queues and cache management tables. The cache management table 324 has the contents shown in FIG. It should be noted that other than the control information that characterizes the present invention, they are not shown. The cache control unit 33 writes the cache use information to the cache management table 324 every time the cache memory 34 is used.

【0023】また、キャッシュ制御部33は、ライトペ
ンディングデ−タによるキャッシュ占有を防ぐため、キ
ャッシュスペ−スを割り当てる際に、ライトペンディン
グデ−タ量が制御メモリ32に格納されているしきい値
を超過している場合、ライト要求に対するキャシュスロ
ット割り当てを制限する。この制御をキャッシュ負荷制
御という。
Further, the cache control unit 33, in order to prevent the cache from being occupied by the write pending data, allocates the cache space with the threshold value of the write pending data amount stored in the control memory 32. If it exceeds the limit, the cache slot allocation for the write request is limited. This control is called cache load control.

【0024】次に、しきい値制御メモリ42内のテ−ブ
ル構造について説明する。しきい値制御メモリ42に
は、キャッシュ負荷統計情報テ−ブル405としきい値
更新情報テ−ブル406がある。図6にキャッシュ負荷
統計情報テ−ブル405の内容について示す。それぞれ
の履歴情報は、しきい値チュ−ニング制御部41が、単
位時間ごとに、記憶制御装置3内の制御メモリ32にあ
るキャッシュ管理情報テ−ブル324上の情報を参照
し、生成したものである。しきい値チュ−ニング制御部
41は、指定があれば、これらの履歴情報を外部に提供
する。次に、しきい値更新情報テ−ブル406の内容に
ついて図7に示す。チュ−ニング制御部41は、しきい
値更新情報テ−ブル406上の情報をもとに、しきい値
のチュ−ニングに必要な情報の収集及び、しきい値の設
定を行う。しきい値更新情報テ−ブル406の詳細につ
いては、後述する。
Next, the table structure in the threshold control memory 42 will be described. The threshold control memory 42 has a cache load statistical information table 405 and a threshold update information table 406. FIG. 6 shows the contents of the cache load statistical information table 405. Each history information is generated by the threshold tuning control unit 41 by referring to information on the cache management information table 324 in the control memory 32 in the storage control device 3 for each unit time. Is. The threshold tuning control unit 41 provides the history information to the outside if specified. Next, FIG. 7 shows the contents of the threshold value update information table 406. The tuning control unit 41 collects information necessary for tuning the threshold value and sets the threshold value based on the information on the threshold value update information table 406. Details of the threshold update information table 406 will be described later.

【0025】次に、この情報処理システムにおいて、本
発明の特徴であるしきい値のチュ−ニングを行うために
必要な統計情報の採取及び、情報の提供の処理のながれ
について、図8を用いて説明する。
Next, in this information processing system, FIG. 8 will be used for the flow of processing for collecting statistical information and providing information necessary for performing threshold tuning, which is a feature of the present invention. Explain.

【0026】まず、SVP4より、キャッシュ負荷統計
情報を取得する開始時刻及び、終了時刻の設定を行う。
ここで、終了時刻ではなく、統計情報の採取期間でも良
い。SVP4のしきい値チュ−ニング制御部41は、開
始時刻になったら、単位時間ごとにキャッシュ管理テ−
ブル324上の情報(3240〜3250)を採取し、
しきい値制御メモリ42内のキャッシュ負荷統計情報テ
−ブル405に各履歴情報(4050〜4054)を作
成して格納する。情報採取の単位時間は、あらかじめ設
定されていても良いし、外部より設定しても良い。これ
を、終了時刻、あるいは、統計情報採取期間の満了まで
行う。SVP4は、外部より、採取した統計情報の提供
指示があるまでしきい値制御メモリ42内にキャッシュ
負荷統計情報を保持する。そして、キャッシュ負荷統計
情報の提供指示があったときに、外部へ統計情報を提供
する。提供の方法は、SVP4上の画面表示でも良い
し、SVP4にプリンタを接続して統計情報を印刷して
も良い。また、上記の処理は、しきい値のチュ−ニング
を行うときのみ、上記の統計情報を採取するしきい値チ
ュ−ニングモ−ドと、設定されているしきい値が妥当で
あるか調査するために、ライトペンディングSLCB数
がしきい値を越えた場合のみ、キャッシュ負荷統計情報
を採取するしきい値監視モ−ドと、統計情報を採取しな
い通常モ−ドを有し、必要に応じてSVP4よりモ−ド
の選択を行えるようにしても良い。このモ−ドの切り替
えは、図7に示すしきい値更新情報テ−ブル上の、チュ
−ニングモ−ド設定フラグにより行う事が可能である。
First, the start time and the end time for acquiring the cache load statistical information are set from the SVP 4.
Here, the collection period of statistical information may be used instead of the end time. The threshold tuning control unit 41 of the SVP4, at the start time, cache management table for each unit time.
Collect information (3240-3250) on Bull 324,
Each history information (4050 to 4054) is created and stored in the cache load statistical information table 405 in the threshold control memory 42. The unit time for collecting information may be set in advance or may be set externally. This is performed until the end time or the expiration of the statistical information collection period. The SVP 4 holds the cache load statistical information in the threshold control memory 42 until an instruction to provide the collected statistical information is given from the outside. Then, when there is an instruction to provide the cache load statistical information, the statistical information is provided to the outside. As a method of providing, the screen display on the SVP4 may be used, or the statistical information may be printed by connecting a printer to the SVP4. In the above process, the threshold tuning mode for collecting the above statistical information and checking whether the set threshold is appropriate only when the threshold is tuned. For this reason, there is a threshold monitoring mode that collects cache load statistical information and a normal mode that does not collect statistical information only when the number of write pending SLCBs exceeds a threshold value. The mode may be selected from the SVP4. This mode switching can be performed by the tuning mode setting flag on the threshold update information table shown in FIG.

【0027】次に、外部より目標しきい値を設定し、現
状のしきい値を目標値まで更新する処理のながれについ
て図9を用いて説明する。まず、目標しきい値を設定す
る。そして、現状しきい値から目標しきい値まで、しき
い値を更新するまでに要する処理時間Tを設定する。こ
こで、処理時間Tはあらかじめ設定されていても良い
し、外部から入力しても良い。そして、図10の計算式
を用いて、単位時間あたりのしきい値の更新量Δxを計
算する。フロ−チャ−ト中の940で、現状しきい値が
目標しきい値に到達しない間、950で現状しきい値を
単位時間ごとに上記で計算したΔx分更新していく。現
状しきい値が目標しきい値に到達したら、処理を終了す
る。
Next, a process flow of setting a target threshold value from the outside and updating the current threshold value to the target value will be described with reference to FIG. First, a target threshold value is set. Then, the processing time T required to update the threshold value is set from the current threshold value to the target threshold value. Here, the processing time T may be set in advance or may be input from the outside. Then, the update amount Δx of the threshold value per unit time is calculated using the calculation formula of FIG. 10. While the current threshold value does not reach the target threshold value at 940 in the flow chart, the current threshold value is updated by 950 for each unit time at 950 while the current threshold value is calculated. When the current threshold value reaches the target threshold value, the process ends.

【0028】また、図11のようにしきい値を更新して
も良い。まず、目標しきい値を設定する。次に、フロ−
チャ−ト中の1120において、単位時間あたりの、し
きい値の更新量Δxを外部より設定する。ここで、この
Δxは、あらかじめ設定されていても良い。そして、フ
ロ−チャ−ト中の1130において、現状しきい値が目
標しきい値に到達しない間、フロ−チャ−ト中の114
0で現状しきい値を単位時間ごとにΔxずつ更新してい
く。そして、現状しきい値が目標しきい値に到達した
ら、処理を終了する。
The threshold value may be updated as shown in FIG. First, a target threshold value is set. Next, the flow
At 1120 in the chart, the update amount Δx of the threshold value per unit time is set from the outside. Here, this Δx may be set in advance. At 1130 in the flow chart, 114 in the flow chart are set while the current threshold value does not reach the target threshold value.
At 0, the current threshold value is updated by Δx every unit time. When the current threshold value reaches the target threshold value, the process ends.

【0029】また、図12のようにしきい値を更新して
も良い。まず、目標しきい値を設定する。次に、単位時
間あたりの、しきい値の更新量Δxを外部より設定す
る。ここで、このΔxは、あらかじめ設定されていても
良い。フロ−チャ−ト中の1230で、現状のしきい値
が目標しきい値でなければ、フロ−チャ−ト中の124
0で現状のしきい値を上記Δx分更新する。その後、フ
ロ−チャ−ト中の1250でキャッシュ管理テ−ブル3
24上のライトペンディングSLCB数を採取し、フロ
−チャ−ト中の1260でこのライトペンディングSL
CB数と、現状のしきい値の大小比較を行う。この結
果、ライトペンディングSLCB数が現状のしきい値よ
り大きければ、フロ−チャ−ト中の1250へ処理を戻
し、再び、フロ−チャ−ト中の1260の比較を行う。
こうして、キャッシュ制御部33によるキャッシュ負荷
制御によって、ライトペンディングSLCB数が現状し
きい値以下になるまで、フロ−チャ−ト中の1250及
び、1260の処理を繰り返す。ライトペンディングS
LCB数が現状しきい値以下になったら、フロ−チャ−
ト中の1230へ処理を移し、現状しきい値が目標しき
い値に到達していなければ、現状しきい値をΔx分更新
する。そして、再び、フロ−チャ−ト中の1250、1
260の処理を行う。こうして、しきい値が目標しきい
値に達したら、処理を終了する。
The threshold value may be updated as shown in FIG. First, a target threshold value is set. Next, the update amount Δx of the threshold value per unit time is set from the outside. Here, this Δx may be set in advance. At 1230 in the flow chart, if the current threshold value is not the target threshold value, 124 in the flow chart.
At 0, the current threshold value is updated by the above Δx. After that, at 1250 in the flow chart, the cache management table 3
Collect the number of light-pending SLCBs on 24, and use 1260 in the flow chart for this light-pending SL.
The size of the CB number and the current threshold value are compared. As a result, if the number of write pending SLCBs is larger than the current threshold value, the process is returned to 1250 in the flow chart, and 1260 in the flow chart is compared again.
Thus, by the cache load control by the cache control unit 33, the processes of 1250 and 1260 in the flow chart are repeated until the number of write pending SLCBs becomes equal to or less than the current threshold value. Light pending S
If the number of LCBs falls below the current threshold, the flow chart
If the current threshold value has not reached the target threshold value, the current threshold value is updated by Δx. And again, 1250, 1 in the flow chart
The process of 260 is performed. In this way, when the threshold value reaches the target threshold value, the processing ends.

【0030】しきい値の更新は、上記で説明した図9、
図11、図12の方法を併用しても良い。
The updating of the threshold value is performed by referring to FIG.
The methods of FIGS. 11 and 12 may be used together.

【0031】また、しきい値の更新は、図13のように
一定期間のしきい値更新情報を作成し、それに基づいて
行っても良い。まず、しきい値設定の開始時刻T1及
び、終了時刻Tnを入力する。ここで、終了時刻ではな
く、しきい値更新の期間でも良い。そして、設定した期
間内で、図13のように時刻ごとのしきい値を設定し、
しきい値更新情報を作成する。そして、図14のフロ−
チャ−ト中の1430で、しきい値更新の開始時刻にな
ったら、処理を開始する。作成したしきい値更新情報を
もとに、しきい値の更新時刻になったら、その時刻にお
ける目標しきい値へその時のしきい値を更新する。図1
4のフロ−チャ−ト中の1450におけるしきい値の更
新は、時刻ごとに設定された目標のしきい値へ、その時
のしきい値を直接変化させても良いし、前述の図9、図
11、図12の方法を用いて、目標しきい値へ段階的に
しきい値を更新させても良い。そして、しきい値更新期
間の満了あるいは、終了時刻Tnになったら、しきい値
の更新を終了する。
Further, the threshold value updating may be performed based on the threshold value updating information for a certain period as shown in FIG. First, the start time T1 and the end time Tn of the threshold value setting are input. Here, instead of the end time, the threshold updating period may be used. Then, within the set period, set the threshold value for each time as shown in FIG.
Create threshold update information. Then, the flow of FIG.
At 1430 in the chart, the processing is started when the threshold update start time comes. Based on the created threshold update information, when the threshold update time comes, the threshold at that time is updated to the target threshold at that time. FIG.
For the update of the threshold value at 1450 in the flowchart of FIG. 4, the threshold value at that time may be directly changed to the target threshold value set at each time. The threshold value may be updated stepwise to the target threshold value by using the method shown in FIGS. Then, when the threshold value update period is completed or the end time Tn is reached, the threshold value update is ended.

【0032】また、図15のように、図13で作成した
しきい値更新情報をパタ−ン化して一定期間内で繰返
し、しきい値の設定を行っても良い。この処理のながれ
について、図16のフロ−チャ−トを用いて説明する。
まず、しきい値の更新パタ−ンの単位期間(T1、T
n)を設定する(図15参照)。そして、このしきい値
更新単位を繰り返す期間(S1、Sn)を設定する(図
15参照)。その後、図16のフロ−チャ−ト中の16
30で、単位期間(T1〜Tn)内のしきい値更新情報
を作成する(図15のしきい値更新パタ−ン を参
照)。しきい値更新期間の開始日時S1になったら、処
理を開始する。まず、しきい値更新単位期間の開始時刻
になったら、図15のように設定したしきい値の更新情
報をもとにしきい値の更新を行う。しきい値の更新パタ
−ンの単位期間の満了あるいは、終了時刻になったら、
フロ−チャ−ト中の1680の処理で、しきい値更新期
間の満了あるいは、終了日時Snかどうかを判定し、し
きい値更新期間内であるときは、1650へ処理を移
す。こうして、単位期間T1〜Tnのパタ−ン化したし
きい値の更新を、期間S1〜Snの間繰り返す。
Further, as shown in FIG. 15, the threshold value update information created in FIG. 13 may be patterned and repeated within a fixed period to set the threshold value. The flow of this processing will be described with reference to the flowchart of FIG.
First, the unit period (T1, T of the threshold update pattern)
n) is set (see FIG. 15). Then, the period (S1, Sn) for repeating this threshold value updating unit is set (see FIG. 15). After that, 16 in the flowchart of FIG.
At 30, the threshold update information within the unit period (T1 to Tn) is created (see the threshold update pattern of FIG. 15). When the start date and time S1 of the threshold value update period is reached, the process is started. First, at the start time of the threshold value update unit period, the threshold value is updated based on the threshold value update information set as shown in FIG. When the unit period of the threshold update pattern has expired or the end time has come,
In the processing of 1680 during the flow chart, it is determined whether the threshold update period has expired or the end date / time Sn, and if it is within the threshold update period, the process proceeds to 1650. In this way, the updating of the patterned threshold value in the unit periods T1 to Tn is repeated during the periods S1 to Sn.

【0033】以上、図9〜図16で説明したしきい値更
新処理は、しきい値更新情報テ−ブル406上のしきい
値更新モ−ド設定フラグにより、自由に選択でき、又、
上記で説明した、いくつかのしきい値更新処理を組み合
わせることも可能である。
As described above, the threshold value updating process described with reference to FIGS. 9 to 16 can be freely selected by the threshold value updating mode setting flag on the threshold value updating information table 406.
It is also possible to combine several threshold updating processes described above.

【0034】また、図9〜図16で説明したしきい値更
新中に、図8で説明した、しきい値チュ−ニングに必要
なキャッシュ負荷統計情報を採取する処理を並行して行
っても良い。そして、統計情報を基にしきい値を設定す
るようにしてもよい。
Further, during the updating of the threshold values described with reference to FIGS. 9 to 16, even if the processing of collecting the cache load statistical information necessary for the threshold tuning as described with reference to FIG. 8 is performed in parallel. good. Then, the threshold value may be set based on the statistical information.

【0035】統計情報を基にしきい値を設定する方法と
しては、例えば、以下に示すものがある。
As a method of setting the threshold value based on the statistical information, for example, there are the following methods.

【0036】(1)現状値しきい値を、ユ−ザが指定し
た時間に、指定された目標しきい値に更新する。従来の
技術で述べたように、しきい値を固定すると、システム
の運用状態の変化により記憶制御装置内のキャッシュメ
モリの負荷状態が変化した場合、システム全体の性能劣
化を引き起こす可能性がある。そこで、前記統計情報よ
り一定期間のシステムの運用形態を把握し、それをもと
にシステムの運用にあった一定期間のしきい値の更新パ
タ−ンの設定を可能にすることで、キャッシュメモリの
有効利用を図る。
(1) The present value threshold value is updated to the designated target threshold value at the time designated by the user. As described in the related art, when the threshold value is fixed, the performance of the entire system may be deteriorated when the load state of the cache memory in the storage controller changes due to the change of the operating state of the system. Therefore, by grasping the operation form of the system for a certain period from the statistical information and enabling the setting of the update pattern of the threshold value for the certain period according to the operation of the system based on it, the cache memory To make effective use of.

【0037】(2)しきい値を現状値から、ユ−ザによ
り設定された目標値まで段階的に前記しきい値を更新す
る。しきい値の目標値が現状値より低い場合、急激にし
きい値を目標値まで変化させると、キャッシュメモリ上
のダ−ティデ−タのための割り当て領域が少なくなって
キャッシュが高負荷となり、キャッシュメモリの空き待
ち発生による応答時間の遅れが発生する。そこで、本発
明では、キャッシュの高負荷状態を抑えつつ、しきい値
を現状値から目標値まで段階的に変化させて、しきい値
の更新を行う。
(2) The threshold value is updated stepwise from the current value to the target value set by the user. If the target value of the threshold value is lower than the current value, if the threshold value is suddenly changed to the target value, the allocated area for the date data on the cache memory decreases and the load on the cache becomes high. Delay in response time occurs due to waiting for free memory. Therefore, in the present invention, the threshold value is updated by gradually changing the threshold value from the current value to the target value while suppressing the high load state of the cache.

【0038】本発明の実施例のように、キャッシュの負
荷情報を統計情報として外部に提供し外部からしきい値
のチュ−ニングを行うことで、システムの運用形態を把
握し、そのシステムにあった適正なしきい値をあらかじ
め設定して、キャッシュスペ−スの有効利用を図るため
の方法及び、装置を提供することができる。
As in the embodiment of the present invention, the load information of the cache is provided to the outside as statistical information and the threshold value is tuned from the outside, so that the operating form of the system can be grasped and the system can be operated. It is possible to provide a method and a device for making effective use of the cache space by presetting an appropriate threshold value.

【0039】[0039]

【発明の効果】本発明によるディスクキャッシュのチュ
−ニング処理装置は、情報処理システムの稼働情報及
び、キャッシュの負荷情報を統計情報としてユ−ザに提
供し、ユ−ザからしきい値のチュ−ニングを行うことが
可能である。従って、システムの運用形態に合わせて、
あらかじめ適正なしきい値を設定することができるた
め、キャッシュメモリのスペ−スの利用率を向上させる
という効果がある。
According to the disk cache tuning processing device of the present invention, the operating information of the information processing system and the cache load information are provided to the user as statistical information, and the user selects the threshold value tuning information. -It is possible to perform training. Therefore, according to the operating mode of the system,
Since an appropriate threshold value can be set in advance, it has an effect of improving the space utilization rate of the cache memory.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例の情報処理システムの構成図を
示す。
FIG. 1 shows a block diagram of an information processing system according to an embodiment of the present invention.

【図2】キャッシュメモリの構成を示す。FIG. 2 shows a configuration of a cache memory.

【図3】スロットコントロ−ルブロック(SLCB)の
説明図を示す。
FIG. 3 shows an explanatory diagram of a slot control block (SLCB).

【図4】制御メモリ内の情報についての説明図を示す。FIG. 4 shows an explanatory diagram of information in a control memory.

【図5】キャッシュ管理テ−ブルについての説明図を示
す。
FIG. 5 shows an explanatory diagram of a cache management table.

【図6】キャッシュ負荷統計情報テ−ブルについての説
明図を示す。
FIG. 6 shows an explanatory diagram of a cache load statistical information table.

【図7】しきい値更新情報テ−ブルについての説明図を
示す。
FIG. 7 shows an explanatory diagram of a threshold update information table.

【図8】しきい値チュ−ニングモ−ドがチュ−ニングモ
−ド時のキャッシュ負荷統計情報採取についての処理フ
ロ−を示す。
FIG. 8 shows a processing flow for collecting cache load statistical information when the threshold tuning mode is in the tuning mode.

【図9】しきい値更新処理例1についての処理フロ−を
示す。
FIG. 9 shows a processing flow of threshold value updating processing example 1.

【図10】単位時間あたりの更新量を算出する計算式を
示す。
FIG. 10 shows a calculation formula for calculating an update amount per unit time.

【図11】しきい値更新処理例2についての処理フロ−
を示す。
FIG. 11 is a process flow chart of threshold value updating process example 2;
Is shown.

【図12】しきい値更新処理例3についての処理フロ−
を示す。
FIG. 12 is a process flow chart of threshold value updating process example 3;
Is shown.

【図13】しきい値更新情報例1についての説明図を示
す。
FIG. 13 shows an explanatory diagram of threshold value update information example 1.

【図14】しきい値更新情報例1をもとに、しきい値を
更新するしきい値更新処理例4についての処理フロ−を
示す。
FIG. 14 shows a processing flow of threshold value updating processing example 4 for updating a threshold value based on threshold value updating information example 1.

【図15】しきい値をパタ−ン化してしきい値を更新す
るしきい値更新情報例2についての図を示す。
FIG. 15 is a diagram showing threshold value update information example 2 in which the threshold value is patterned and the threshold value is updated.

【図16】しきい値更新情報をパタ−ン化してしきい値
を更新する、しきい値更新処理例5の処理フロ−を示
す。
FIG. 16 shows a processing flow of threshold value updating processing example 5 in which threshold value updating information is patterned to update the threshold value.

【符号の説明】[Explanation of symbols]

1 中央処理装置 2 ディスク装置
3 記憶制御装置 32 制御メモリ 33 キャッシュ制御部
34 キャッシュメモリ 4 チュ−ニング処理装置(SVP) 41 しきい
値チュ−ニング制御部 42 しきい値制御メモリ
1 Central processing unit 2 Disk unit
3 Storage Control Device 32 Control Memory 33 Cache Control Unit
34 cache memory 4 tuning processor (SVP) 41 threshold tuning control unit 42 threshold control memory

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】中央処理装置と、データを記憶する記憶装
置と、前記中央処理装置と前記記憶装置との間で転送さ
れるデータを一時的に格納するキャッシュメモリを有
し、キャッシュメモリ内のスペース割当てを制御情報に
より管理し、該データの転送を制御する記憶制御装置
と、前記情報処理システムの稼働情報及び、前記キャッ
シュメモリの使用情報を読み取る第一の手段と、前記制
御パラメ−タ値を、ユ−ザにより指示された制御パラメ
−タ値に更新する第二の手段とを有する情報処理システ
ムであって、 前記第一の手段により、前記情報処理シ
ステムの前記稼働情報及び、前記キャッシュメモリの前
記使用情報を一定期間採取し、統計情報を作成して、前
記統計情報をユ−ザに提供し、前記第二の手段により、
前記統計情報に基づいて、前記ユ−ザから前記キャッシ
ュメモリのスペ−ス割当て量を指示できることを特徴と
する情報処理システム。
1. A central processing unit, a storage device for storing data, and a cache memory for temporarily storing data transferred between the central processing unit and the storage device. A storage controller that manages space allocation by control information and controls the transfer of the data, a first means for reading operating information of the information processing system and usage information of the cache memory, and the control parameter value. A second means for updating the control parameter value instructed by the user, wherein the operation information of the information processing system and the cache by the first means. By collecting the usage information of the memory for a certain period of time, creating statistical information, providing the statistical information to the user, and by the second means,
An information processing system wherein the user can instruct a space allocation amount of the cache memory based on the statistical information.
【請求項2】請求項1に記載の情報処理システムであっ
て、 前記ユ−ザにより指定された時間に、前記制御パ
ラメ−タ値を更新する手段を有する請求項1に記載の情
報処理システム。
2. The information processing system according to claim 1, further comprising means for updating the control parameter value at a time designated by the user. .
【請求項3】請求項1に記載の情報処理システムであっ
て、 前記制御パラメ−タ値を段階的に更新する手段を有する
請求項1に記載のディスクキャッシュの情報処理システ
ム。
3. The information processing system according to claim 1, further comprising means for updating the control parameter value stepwise.
JP8023667A 1996-02-09 1996-02-09 Information processing system Pending JPH09218824A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8023667A JPH09218824A (en) 1996-02-09 1996-02-09 Information processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8023667A JPH09218824A (en) 1996-02-09 1996-02-09 Information processing system

Publications (1)

Publication Number Publication Date
JPH09218824A true JPH09218824A (en) 1997-08-19

Family

ID=12116852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8023667A Pending JPH09218824A (en) 1996-02-09 1996-02-09 Information processing system

Country Status (1)

Country Link
JP (1) JPH09218824A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006293662A (en) * 2005-04-11 2006-10-26 Figla Co Ltd Working robot
JP2007114874A (en) * 2005-10-18 2007-05-10 Hitachi Ltd Storage-control system and storage-control method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006293662A (en) * 2005-04-11 2006-10-26 Figla Co Ltd Working robot
JP2007114874A (en) * 2005-10-18 2007-05-10 Hitachi Ltd Storage-control system and storage-control method

Similar Documents

Publication Publication Date Title
US6957433B2 (en) System and method for adaptive performance optimization of data processing systems
JP3588485B2 (en) Process scheduling method
US5361362A (en) Adaptive job scheduling for multiprocessing systems with master and slave processors executing tasks with opposite anticipated execution times respectively
US8959515B2 (en) Task scheduling policy for limited memory systems
US9075712B2 (en) Scheduling requests in a solid state memory device
US7197577B2 (en) Autonomic input/output scheduler selector
US8117415B2 (en) Storage device estimating a completion time for a storage operation
JP5448032B2 (en) Resource management apparatus, resource management program, and resource management method
JPH0762832B2 (en) Data processor system performance evaluation method
US20080162965A1 (en) Managing performance of a processor in a data processing image
US5968153A (en) Mechanism for high bandwidth DMA transfers in a PCI environment
JP2004164642A (en) Peak level selection in data processing system
JP2004164643A (en) Execution level setting in data processing system
JPS58203558A (en) Method for assigning file to computer and storage device
JP3440219B2 (en) I / O device and disk time sharing method
JPH07262079A (en) Buffer reallotment system
US6279027B1 (en) Scheduler reducing cache failures after check points in a computer system having check-point restart functions
US7421691B1 (en) System and method for scaling performance of a data processing system
US20110252262A1 (en) Storage system having plural microprocessors, and processing allotment method for storage system having plural microprocessors
JP2005216050A (en) Storage system
US7698598B1 (en) Automatic generation of core files and automatic generation of support information with generation of core files
JPH09218824A (en) Information processing system
US7707462B1 (en) Non-disruptive generation of core files without reboot
Harrison et al. Energy--performance trade-offs via the ep queue
JP5833972B2 (en) Verification apparatus and verification method