JPH09202700A - Epitaxial wafer for optical element and optical element - Google Patents

Epitaxial wafer for optical element and optical element

Info

Publication number
JPH09202700A
JPH09202700A JP1020896A JP1020896A JPH09202700A JP H09202700 A JPH09202700 A JP H09202700A JP 1020896 A JP1020896 A JP 1020896A JP 1020896 A JP1020896 A JP 1020896A JP H09202700 A JPH09202700 A JP H09202700A
Authority
JP
Japan
Prior art keywords
compound semiconductor
semiconductor substrate
layer
epitaxial wafer
crystal defects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1020896A
Other languages
Japanese (ja)
Inventor
Ryoji Suzuki
良治 鈴木
Keiichi Higuchi
恵一 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP1020896A priority Critical patent/JPH09202700A/en
Publication of JPH09202700A publication Critical patent/JPH09202700A/en
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To prepare a high-quality epitaxial wafer for an optical element by a pulling method, having >=3 inches diameter and crystal defect not more than that by a boat method and to obtain an optical element using the epitaxial wafer. SOLUTION: A strain quantum well layer 3 for reducing crystal defect occurring on an interface of a base caused by lattice mismatch in a heteroepitaxial growth is formed on a base 1 obtained by a pulling method so that the transmission of the crystal defect already existing in the base 1 into an epitaxial layer 5 is reduced even if epitaxial growth is carried out on the layer 3. Consequently, an epitaxial water for an optical element having a large aperture of >=3 inches and few crystal defect is obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、光素子用エピタキ
シャルウェハ及び光素子に関する。
TECHNICAL FIELD The present invention relates to an epitaxial wafer for optical devices and an optical device.

【0002】[0002]

【従来の技術】光通信技術の発展に伴い光素子の需要が
増大している。光素子、特に発光素子は、その長期信頼
性も含めて素子特性が結晶欠陥に非常に敏感である。こ
のため、従来より歩留り等の関係から結晶欠陥の少ない
高品質の基板を用いてエピタキシャルウェハを作製し、
このエピタキシャルウェハを用いた素子が作製されてい
る。このような結晶欠陥が少ない基板は通常ボート法と
呼ばれる結晶成長法により作製されており、電子素子用
によく用いられている引上げ法による基板は欠陥が多い
ため使用されていない。
2. Description of the Related Art The demand for optical devices is increasing with the development of optical communication technology. An optical element, especially a light emitting element, is extremely sensitive to crystal defects in terms of device characteristics including long-term reliability. Therefore, an epitaxial wafer is manufactured using a high-quality substrate with few crystal defects due to the yield, etc.
A device using this epitaxial wafer is manufactured. Such a substrate with few crystal defects is usually manufactured by a crystal growth method called a boat method, and a substrate by the pulling method which is often used for electronic devices has many defects and therefore is not used.

【0003】[0003]

【発明が解決しようとする課題】一般に、光素子を低価
格化するためにはプロセスコストを下げる意味から基板
の口径を大口径化することが有利である。特に今後実用
化されてくる導波路型の光集積回路素子は、素子寸法が
他の半導体素子に比較して大きくなりがちであり、素子
価格を低く抑えるためにも基板の大口径化は必須であ
る。
Generally, in order to reduce the cost of the optical element, it is advantageous to increase the diameter of the substrate in order to reduce the process cost. In particular, waveguide-type optical integrated circuit elements that will be put to practical use in the future tend to have larger element sizes than other semiconductor elements, and it is essential to increase the substrate diameter in order to keep the element price low. is there.

【0004】しかしながら、ボート法と呼ばれる結晶成
長法で大口径の基板を得ることは困難であり、3インチ
以上の基板の作製が可能な引上げ法による基板を使用し
なければならないが、前述したようにこの種の基板は結
晶欠陥が非常に多く、光素子用としては使用できないと
いう問題があった。
However, it is difficult to obtain a large-diameter substrate by the crystal growth method called the boat method, and a substrate by the pulling method capable of producing a substrate of 3 inches or more must be used. In addition, this type of substrate has a large number of crystal defects and cannot be used for optical devices.

【0005】そこで、本発明の目的は、上記課題を解決
し、直径が3インチ以上であり、かつ、結晶欠陥がボー
ト法による基板以下の高品質な光素子用エピタキシャル
ウェハを引上げ法で作製すると共にそのエピタキシャル
ウェハを用いた光素子を提供することにある。
Therefore, an object of the present invention is to solve the above problems and to fabricate a high-quality epitaxial wafer for optical devices, which has a diameter of 3 inches or more and has a crystal defect equal to or less than the substrate by the boat method, by the pulling method. Another object is to provide an optical element using the epitaxial wafer.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するため
に本発明の光素子用エピタキシャルウェハは、引上げ法
により作製された直径3インチ以上の化合物半導体基板
を用い、化合物半導体基板上に全ての層若しくは少なく
とも活性層を除く他の層が化合物半導体基板に格子整合
するようにホモエピタキシャル結晶成長された光素子用
エピタキシャルウェハにおいて、化合物半導体基板上に
既に存在する結晶欠陥を起源としてエピタキシャル層内
に伝搬してくる結晶欠陥を低減させるための薄膜が少な
くとも1層付加形成されているものである。
In order to achieve the above object, the epitaxial wafer for an optical device of the present invention uses a compound semiconductor substrate having a diameter of 3 inches or more, which is manufactured by a pulling method, and all the compound semiconductor substrates are formed on the compound semiconductor substrate. In the epitaxial wafer for optical devices in which the layers or at least other layers except the active layer are homoepitaxially crystal-grown so as to be lattice-matched to the compound semiconductor substrate, the crystal defects existing in the compound semiconductor substrate cause At least one additional thin film is formed to reduce the propagated crystal defects.

【0007】上記構成に加え本発明の光素子用エピタキ
シャルウェハは、化合物半導体基板から伝搬してくる結
晶欠陥を低減させるための薄膜が、化合物半導体基板直
上若しくは化合物半導体基板の上に設けたバッファ層の
上に少なくとも1層付加形成されていてもよい。
In addition to the above structure, in the epitaxial wafer for optical devices of the present invention, a thin film for reducing crystal defects propagating from the compound semiconductor substrate is a buffer layer provided directly on the compound semiconductor substrate or on the compound semiconductor substrate. At least one layer may be additionally formed on the above.

【0008】上記構成に加え本発明の光素子用エピタキ
シャルウェハは、化合物半導体基板から伝搬してくる結
晶欠陥を低減させるための薄膜が、化合物半導体基板が
ガリウム砒素である場合に限り臨界膜厚より薄いゲルマ
ニウム薄膜であってもよい。
In addition to the above structure, in the epitaxial wafer for optical devices of the present invention, the thin film for reducing the crystal defects propagating from the compound semiconductor substrate has a critical film thickness less than the critical film thickness when the compound semiconductor substrate is gallium arsenide. It may be a thin germanium thin film.

【0009】上記構成に加え本発明の光素子用エピタキ
シャルウェハは、化合物半導体基板から伝搬してくる結
晶欠陥を低減させるための薄膜が、少なくとも1層の臨
界膜厚より薄い歪量子井戸層が含まれる薄膜であっても
よい。
In addition to the above structure, in the epitaxial wafer for optical device of the present invention, the thin film for reducing the crystal defects propagating from the compound semiconductor substrate includes a strained quantum well layer having a thickness smaller than at least one critical thickness. It may be a thin film.

【0010】本発明の光素子は、引上げ法により作製さ
れた化合物半導体基板の上に、全ての層若しくは少なく
とも活性層を除く他の層が化合物半導体基板に格子整合
するようにホモエピタキシャル結晶成長された光素子に
おいて、化合物半導体基板上に既に存在する結晶欠陥を
起源としてエピタキシャル層内に伝搬してくる結晶欠陥
を低減させるための薄膜が少なくとも1層付加形成され
ているものである。
In the optical device of the present invention, homoepitaxial crystal growth is performed on a compound semiconductor substrate manufactured by the pulling method so that all layers or at least other layers except the active layer are lattice-matched to the compound semiconductor substrate. In the optical device, at least one thin film is additionally formed to reduce the crystal defects which are propagated into the epitaxial layer due to the crystal defects already existing on the compound semiconductor substrate.

【0011】上記構成によって、ヘテロエピタキシャル
成長において格子不整合に起因して基板界面で発生する
結晶欠陥を低減する層を、引上げ法によって得られた基
板上に形成することにより、その層の上にエピタキシャ
ル成長を行っても基板内に既に存在する結晶欠陥がエピ
タキシャル層内に伝搬するのが低減される。このため、
直径3インチ以上の大口径、かつ、結晶欠陥の少ない光
素子用エピタキシャルウェハが得られる。
With the above structure, a layer that reduces crystal defects generated at the substrate interface due to lattice mismatch in heteroepitaxial growth is formed on the substrate obtained by the pulling method, and epitaxial growth is performed on the layer. Even if the above step is performed, the propagation of crystal defects already existing in the substrate into the epitaxial layer is reduced. For this reason,
An epitaxial wafer for optical devices having a large diameter of 3 inches or more and few crystal defects can be obtained.

【0012】[0012]

【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づいて詳述する。
Embodiments of the present invention will be described below in detail with reference to the accompanying drawings.

【0013】図1は本発明の光素子用エピタキシャルウ
ェハの一実施の形態を示す図である。尚、本実施の形態
では光素子としてスーパールミネセントダイオードの場
合について説明する。
FIG. 1 is a view showing an embodiment of the epitaxial wafer for optical devices of the present invention. In the present embodiment, a case of a super luminescent diode as an optical element will be described.

【0014】同図において、引上げ法によって作製され
た4インチサイズの半絶縁性GaAs基板1上に厚さ約
0.1μmの分子線エピタキシー法によるn型GaAs
バッファ層2が形成されている。n型GaAsバッファ
層2の上には本発明の欠陥低減層である歪量子井戸構造
3が形成されている。この歪量子井戸構造3は、3つの
アンドープGaAs層と、これら3つのアンドープGa
As層で挟まれた2つのアンドープIn0.21Ga0.79
s歪量子井戸層とからなる二重量子井戸構造である。歪
量子井戸構造3の上には厚さ約0.5μmのn型GaA
sバッファ層兼コンタクト層4が形成されている。n型
GaAsバッファ層兼コンタクト層4の上には厚さ約
1.5μmのn型Al0.4 Ga0.6 As下部クラッド層
5、厚さ約0.1μmのn型Al0.15Ga0.85As光ガ
イド層6が形成されている。n型Al0.15Ga0.85As
光ガイド層6の上には3つのアンドープGaAs障壁層
7a,7b,7cと2つのアンドープIn0.21Ga0.79
As歪量子井戸層8a,8bとからなる二重量子井戸構
造の活性層9が形成されている。この活性層9の上には
厚さ約0.1μmのp型Al0.15Ga0.85As光ガイド
層10が形成されている。歪量子井戸層8a,8bの歪
量の圧縮性を約2.0%とし、アンドープGaAs障壁
層7a〜7cの膜厚を約6nmとした。p型Al0.15
0.85As光ガイド層10の上に約1.5μmのp型A
0.4 Ga0.6 As上部クラッド層11を形成し、この
p型Al0.4 Ga0.6 As上部クラッド層11の上に厚
さ約0.2μmのp型GaAs電極コンタクト層12を
形成した。
In FIG. 1, n-type GaAs having a thickness of about 0.1 μm formed by molecular beam epitaxy on a 4-inch size semi-insulating GaAs substrate 1 produced by the pulling method.
The buffer layer 2 is formed. On the n-type GaAs buffer layer 2, the strain quantum well structure 3 which is the defect reducing layer of the present invention is formed. This strained quantum well structure 3 includes three undoped GaAs layers and these three undoped Ga layers.
Two undoped In 0.21 Ga 0.79 A sandwiched between As layers
It is a double quantum well structure including an s-strained quantum well layer. On the strained quantum well structure 3, n-type GaA having a thickness of about 0.5 μm is formed.
The s-buffer layer / contact layer 4 is formed. An n-type Al 0.4 Ga 0.6 As lower cladding layer 5 having a thickness of about 1.5 μm and an n-type Al 0.15 Ga 0.85 As optical guide layer 6 having a thickness of about 0.1 μm are formed on the n-type GaAs buffer layer / contact layer 4. Are formed. n-type Al 0.15 Ga 0.85 As
Three undoped GaAs barrier layers 7a, 7b and 7c and two undoped In 0.21 Ga 0.79 are formed on the light guide layer 6.
An active layer 9 having a double quantum well structure composed of As strained quantum well layers 8a and 8b is formed. A p-type Al 0.15 Ga 0.85 As optical guide layer 10 having a thickness of about 0.1 μm is formed on the active layer 9. The strain quantum compressibility of the strain quantum well layers 8a and 8b was set to about 2.0%, and the film thickness of the undoped GaAs barrier layers 7a to 7c was set to about 6 nm. p-type Al 0.15 G
a 0.85 As p-type A of about 1.5 μm on the optical guide layer 10
An l 0.4 Ga 0.6 As upper clad layer 11 was formed, and a p-type GaAs electrode contact layer 12 having a thickness of about 0.2 μm was formed on the p-type Al 0.4 Ga 0.6 As upper clad layer 11.

【0015】次に作用について述べる。Next, the operation will be described.

【0016】図2は本発明の欠陥低減層を付加した場合
のホモエピタキシャル成長における基板からの結晶欠陥
の伝搬状況を示した模式図である。
FIG. 2 is a schematic diagram showing the propagation state of crystal defects from the substrate in homoepitaxial growth when the defect reduction layer of the present invention is added.

【0017】同図に示すように、基板20上に形成され
たエピタキシャル層21に欠陥低減層22を付加した
後、その欠陥低減層22の上にエピタキシャル層23を
形成することにより、基板20からの欠陥24の伝搬が
止められ、或いは基板面と平行方向に伝搬方向を変えら
れることによりエピタキシャル層23内への結晶欠陥の
伝搬が激減する。この結果、引上げ法によって作製され
た大型基板を用いても光素子を歩留りよく作製すること
のできるエピタキシャルウェハが得られる。
As shown in FIG. 1, after the defect reduction layer 22 is added to the epitaxial layer 21 formed on the substrate 20, the epitaxial layer 23 is formed on the defect reduction layer 22 so that the substrate 20 is removed. Propagation of the crystal defect in the epitaxial layer 23 is drastically reduced by stopping the propagation of the defect 24 or changing the propagation direction in the direction parallel to the substrate surface. As a result, it is possible to obtain an epitaxial wafer in which optical devices can be manufactured with a high yield even when using a large-sized substrate manufactured by the pulling method.

【0018】以上のようにして作製したエピタキシャル
ウェハの転位欠陥密度は、4インチの引上げ法の基板
(通常、転位欠陥密度≦100,000cm-2)を用い
ているにもかかわらず約5,000〜8,000cm-2
であり、ボート法による3インチ基板の通常の転位欠陥
密度≦10,000cm-2より低かった。
The dislocation defect density of the epitaxial wafer manufactured as described above is about 5,000 even though a 4-inch pulling substrate (usually, dislocation defect density ≦ 100,000 cm −2 ) is used. ~ 8,000cm -2
And was lower than the usual dislocation defect density of a 3-inch substrate by the boat method ≦ 10,000 cm −2 .

【0019】(比較例)図3は、従来のホモエピタキシ
ャル成長における基板からの結晶欠陥の伝搬状況を示し
た模式図である。引上げ法による化合物半導体の基板3
0は、ボート法で作製した基板よりも既に非常に多くの
結晶欠陥31を含んでおり、さらにその欠陥密度は一般
に基板のサイズが大きくなる程多くなる。これら多くの
結晶欠陥、特に「転位」と呼ばれる欠陥が通常のエピタ
キシャル結晶成長ではエピタキシャル層32内にも伝搬
していき、結果的にエピタキシャル層32の欠陥密度も
基板30と同程度になってしまう。これでは欠陥が多す
ぎて光素子に利用することができない。
(Comparative Example) FIG. 3 is a schematic diagram showing the state of propagation of crystal defects from the substrate in conventional homoepitaxial growth. Compound semiconductor substrate 3 by pulling method
0 already contains much more crystal defects 31 than the substrate manufactured by the boat method, and the defect density thereof generally increases as the size of the substrate increases. Many of these crystal defects, especially defects called "dislocations", propagate to the inside of the epitaxial layer 32 during normal epitaxial crystal growth, and as a result, the defect density of the epitaxial layer 32 becomes similar to that of the substrate 30. . In this case, there are too many defects and they cannot be used for optical devices.

【0020】次にこのエピタキシャルウェハを用いて図
4に示すような素子を作製した。作製方法は、フォトリ
ソグラフィ法によりリッジ型の導波路構造を持つスーパ
ールミネセントダイオード40と、そのモニタ用フォト
ダイオード41とを形成し、それらの境界部分にエッチ
ングによる溝42を形成して両素子間の電気的なアイソ
レーションを設けた。それらスーパールミネセントダイ
オード40、モニタ用フォトダイオード41の上にSi
2 膜43を被着させた後コンタクトホールを形成し、
さらにp型電極44及びn型電極45を形成し、劈開に
より集積素子を作製した。尚、図4は本発明の光素子用
エピタキシャルウェハを用いた光素子の外観斜視図であ
る。
Next, an element as shown in FIG. 4 was produced using this epitaxial wafer. As a manufacturing method, a super luminescent diode 40 having a ridge-type waveguide structure and a monitor photodiode 41 are formed by a photolithography method, and a groove 42 is formed at an interface between them to form a groove 42 between both elements. Electrical isolation. Si on the super luminescent diode 40 and the monitor photodiode 41.
After depositing the O 2 film 43, a contact hole is formed,
Furthermore, a p-type electrode 44 and an n-type electrode 45 were formed, and an integrated device was produced by cleavage. 4 is an external perspective view of an optical element using the optical element epitaxial wafer of the present invention.

【0021】[0021]

【発明の効果】以上要するに本発明によれば、次のよう
な優れた効果を発揮する。
In summary, according to the present invention, the following excellent effects are exhibited.

【0022】化合物半導体基板上に既に存在する結晶欠
陥を起源としてエピタキシャル層内に伝搬してくる結晶
欠陥を低減させるための薄膜を少なくとも1層付加形成
したので、直径が3インチ以上であり、かつ、結晶欠陥
がボート法による基板以下の高品質な光素子用エピタキ
シャルウェハを引上げ法で作製すると共にそのエピタキ
シャルウェハを用いた光素子を実現することができる。
Since at least one thin film is additionally formed to reduce the crystal defects propagating into the epitaxial layer due to the crystal defects already existing on the compound semiconductor substrate, the diameter is 3 inches or more, and It is possible to manufacture a high-quality epitaxial wafer for an optical device having a crystal defect equal to or lower than that of the substrate by the boat method by the pulling method and realize an optical device using the epitaxial wafer.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の光素子用エピタキシャルウェハの一実
施の形態を示す図である。
FIG. 1 is a diagram showing an embodiment of an epitaxial wafer for optical devices of the present invention.

【図2】本発明の欠陥低減層を付加した場合のホモエピ
タキシャル成長における基板からの結晶欠陥の伝搬状況
を示した模式図である。
FIG. 2 is a schematic diagram showing the propagation state of crystal defects from the substrate in homoepitaxial growth when the defect reduction layer of the present invention is added.

【図3】従来のホモエピタキシャル成長における基板か
らの結晶欠陥の伝搬状況を示した模式図である。
FIG. 3 is a schematic diagram showing a propagation state of crystal defects from a substrate in conventional homoepitaxial growth.

【図4】本発明の光素子用エピタキシャルウェハを用い
た光素子の外観斜視図である。
FIG. 4 is an external perspective view of an optical device using the optical device epitaxial wafer of the present invention.

【符号の説明】[Explanation of symbols]

1 化合物半導体基板(半絶縁性GaAs基板、基板) 3 歪量子井戸層(歪量子井戸構造) 5 エピタキシャル層(n型Al0.4 Ga0.6 As下部
クラッド層)
1 compound semiconductor substrate (semi-insulating GaAs substrate, substrate) 3 strained quantum well layer (strained quantum well structure) 5 epitaxial layer (n-type Al 0.4 Ga 0.6 As lower cladding layer)

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 // H01L 21/208 H01L 21/208 P ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location // H01L 21/208 H01L 21/208 P

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 引上げ法により作製された直径3インチ
以上の化合物半導体基板を用い、該化合物半導体基板上
に全ての層若しくは少なくとも活性層を除く他の層が上
記化合物半導体基板に格子整合するようにホモエピタキ
シャル結晶成長された光素子用エピタキシャルウェハに
おいて、上記化合物半導体基板上に既に存在する結晶欠
陥を起源としてエピタキシャル層内に伝搬してくる結晶
欠陥を低減させるための薄膜が少なくとも1層付加形成
されていることを特徴とする光素子用エピタキシャルウ
ェハ。
1. A compound semiconductor substrate having a diameter of 3 inches or more manufactured by a pulling method is used, and all layers on the compound semiconductor substrate or at least other layers except an active layer are lattice-matched to the compound semiconductor substrate. In the epitaxial wafer for optical devices grown by homoepitaxial crystal growth, at least one additional thin film is formed to reduce crystal defects propagated into the epitaxial layer due to crystal defects already existing on the compound semiconductor substrate. An epitaxial wafer for optical devices, which is characterized by being
【請求項2】 上記化合物半導体基板から伝搬してくる
結晶欠陥を低減させるための薄膜が、上記化合物半導体
基板直上若しくは上記化合物半導体基板の上に設けたバ
ッファ層の上に少なくとも1層付加形成されている請求
項1記載の光素子用エピタキシャルウェハ。
2. A thin film for reducing crystal defects propagating from the compound semiconductor substrate is formed at least one layer directly on the compound semiconductor substrate or on a buffer layer provided on the compound semiconductor substrate. The epitaxial wafer for an optical element according to claim 1.
【請求項3】 上記化合物半導体基板から伝搬してくる
結晶欠陥を低減させるための薄膜が、上記化合物半導体
基板がガリウム砒素である場合に限り臨界膜厚より薄い
ゲルマニウム薄膜である請求項1記載の光素子用エピタ
キシャルウェハ。
3. The germanium thin film, which is thinner than the critical film thickness, only when the compound semiconductor substrate is gallium arsenide, as the thin film for reducing crystal defects propagating from the compound semiconductor substrate. Epitaxial wafer for optical devices.
【請求項4】 上記化合物半導体基板から伝搬してくる
結晶欠陥を低減させるための薄膜が、少なくとも1層の
臨界膜厚より薄い歪量子井戸層が含まれる薄膜である請
求項1記載の光素子用エピタキシャルウェハ。
4. The optical device according to claim 1, wherein the thin film for reducing crystal defects propagating from the compound semiconductor substrate is a thin film including a strain quantum well layer thinner than at least one critical film thickness. Epitaxial wafer.
【請求項5】 引上げ法により作製された化合物半導体
基板の上に、全ての層若しくは少なくとも活性層を除く
他の層が上記化合物半導体基板に格子整合するようにホ
モエピタキシャル結晶成長された光素子において、上記
化合物半導体基板上に既に存在する結晶欠陥を起源とし
てエピタキシャル層内に伝搬してくる結晶欠陥を低減さ
せるための薄膜が少なくとも1層付加形成されているこ
とを特徴とする光素子。
5. An optical device in which homoepitaxial crystal growth is performed on a compound semiconductor substrate produced by a pulling method so that all layers or at least other layers except an active layer are lattice-matched to the compound semiconductor substrate. An optical device characterized in that at least one thin film is additionally formed to reduce crystal defects propagated into an epitaxial layer due to crystal defects already existing on the compound semiconductor substrate.
JP1020896A 1996-01-24 1996-01-24 Epitaxial wafer for optical element and optical element Pending JPH09202700A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1020896A JPH09202700A (en) 1996-01-24 1996-01-24 Epitaxial wafer for optical element and optical element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1020896A JPH09202700A (en) 1996-01-24 1996-01-24 Epitaxial wafer for optical element and optical element

Publications (1)

Publication Number Publication Date
JPH09202700A true JPH09202700A (en) 1997-08-05

Family

ID=11743862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1020896A Pending JPH09202700A (en) 1996-01-24 1996-01-24 Epitaxial wafer for optical element and optical element

Country Status (1)

Country Link
JP (1) JPH09202700A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019004127A (en) * 2017-06-14 2019-01-10 ウィン セミコンダクターズ コーポレーション Improvement on structure for reducing compound semiconductor wafer distortion

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019004127A (en) * 2017-06-14 2019-01-10 ウィン セミコンダクターズ コーポレーション Improvement on structure for reducing compound semiconductor wafer distortion

Similar Documents

Publication Publication Date Title
US7233610B2 (en) Nitride based semiconductor laser diode device with a bar mask
Lo et al. Semiconductor lasers on Si substrates using the technology of bonding by atomic rearrangement
JPH11274467A (en) Photo-electronic integrated-circuit device
KR19990037331A (en) Semiconductor element, manufacturing method thereof, and semiconductor light emitting element
JPH06334168A (en) Semiconductor element
US20020048302A1 (en) Gallium nitride semiconductor laser and a manufacturing process thereof
JP2969979B2 (en) Semiconductor structures for optoelectronic components
JP2007036255A (en) SILICON CARBON GERMANIUM (SiCGe) SUBSTRATE FOR GROUP III NITRIDE-BASED DEVICE
US7088902B2 (en) Photonic crystal and producing method thereof
JP3288741B2 (en) Manufacturing method of semiconductor light receiving element
JP3406376B2 (en) Method for manufacturing compound semiconductor device
JPH09202700A (en) Epitaxial wafer for optical element and optical element
CN105990475A (en) Optoelectronic device and manufacturing method thereof
JP3350855B2 (en) Method for manufacturing group III nitride semiconductor substrate
JP2003300800A (en) Method for manufacturing nitride semiconductor wafer of element of group iii
JPH0432222A (en) Method for epitaxial growth of lattice mismatching crystal
JPH04372188A (en) Semiconductor laser element
JPS6394230A (en) Semiconductor device
KR20020055475A (en) Method of fusion for heteroepitaxial layers and overgrowth thereon
JPS63186416A (en) Compound semiconductor substrate
CN118311723A (en) Method for realizing efficient optical coupling of laser and waveguide on silicon
CN113764983A (en) Method for manufacturing vertical cavity surface emitting laser array on silicon
JP3082494B2 (en) Method of forming optical waveguide structure
JP2001093836A (en) Substrate structure and manufacturing method therefor
JPS63177487A (en) Semiconductor device