JPH09186947A - Automatic frequency control circuit - Google Patents
Automatic frequency control circuitInfo
- Publication number
- JPH09186947A JPH09186947A JP34284195A JP34284195A JPH09186947A JP H09186947 A JPH09186947 A JP H09186947A JP 34284195 A JP34284195 A JP 34284195A JP 34284195 A JP34284195 A JP 34284195A JP H09186947 A JPH09186947 A JP H09186947A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- voltage
- signal
- oscillation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は衛星放送受信機の2
ndコンバータに用いられる自動周波数制御回路に係
り、特に弱電界時にトランケーションノイズが発生する
のを防止できる自動周波数制御回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a satellite broadcasting receiver 2
The present invention relates to an automatic frequency control circuit used in an nd converter, and particularly to an automatic frequency control circuit capable of preventing truncation noise from being generated in a weak electric field.
【0002】[0002]
【従来の技術】従来、衛星放送受信器の2ndコンバー
タの周波数変調復調(以下、FM復調と呼ぶ)として
は、位相ロックループ復調方式(以下、PLL復調と呼
ぶ)方式が一般的であり、復調時のPLL誤差電圧を利
用して選局における自動周波数制御システム(以下、A
FCシステムと呼ぶ)を構成している場合が多い。この
方式には回路構成を簡単にできる長所があるが、復調出
力を利用している都合上、温度変化に対する安定度が電
圧制御型発振器(以下、VCOと呼ぶ)の温度ドリフト
により決まるため、VCOタンク回路の安定度が重要に
なってくる。また、集積回路(以下、ICと呼ぶ)のば
らつきによるAFC出力のオフセット電圧を吸収するた
め、調整が必要になる等の欠点がある。そこで、復調出
力を利用するのではなく、ICに入力される第2中間周
波信号(以下、第2IF信号と呼ぶ)の周波数をカウン
タ回路により直接読取る方式のいわゆるデジタルAFC
方式が近年採用されはじめている。この方式はカウンタ
回路の基準周波数に水晶発振回路の発振信号を使用する
ため、通常電界では非常に精度の高いAFCシステムを
構成することができる。2. Description of the Related Art Conventionally, as a frequency modulation demodulation (hereinafter referred to as FM demodulation) of a 2nd converter of a satellite broadcast receiver, a phase locked loop demodulation system (hereinafter referred to as PLL demodulation) system is generally used. Automatic frequency control system (hereinafter referred to as A
In many cases, it is configured as an FC system). This method has an advantage that the circuit configuration can be simplified. However, because the demodulation output is used, the stability against temperature change is determined by the temperature drift of the voltage controlled oscillator (hereinafter referred to as VCO). The stability of the tank circuit becomes important. Further, since the offset voltage of the AFC output due to the variation of the integrated circuit (hereinafter referred to as IC) is absorbed, there is a drawback that adjustment is required. Therefore, a so-called digital AFC of a method of directly reading the frequency of a second intermediate frequency signal (hereinafter, referred to as a second IF signal) input to the IC instead of using the demodulation output
The system has begun to be adopted in recent years. Since this method uses the oscillation signal of the crystal oscillation circuit for the reference frequency of the counter circuit, it is possible to construct an AFC system with a very high accuracy in a normal electric field.
【0003】しかし弱電界になると、カウンタ回路がノ
イズの影響で第2IF信号の周波数をミスカウントし、
結果的に第2IF信号の周波数が実際にはずれていない
のに、ずれていると判断し、AFCの中心周波数ずれを
引き起こす。これにより、PLL−FM復調回路に入力
される第2IF周波数がずれ、PLL−FM復調回路の
ロックはずれによるトランケーションノイズ(尾引きノ
イズ)が発生しやすくなり、弱電界になると、正常動作
(IF周波数にずれが無い場合)時でもロックレンジ幅
が狭まり、トランケーションノイズが発生する衛星放送
信号の入力レベルが増大することになる。However, in the case of a weak electric field, the counter circuit miscounts the frequency of the second IF signal due to the influence of noise,
As a result, although the frequency of the second IF signal is not actually deviated, it is determined that it is deviated, and the center frequency of the AFC is deviated. As a result, the second IF frequency input to the PLL-FM demodulation circuit shifts, truncation noise (tailing noise) due to the lock release of the PLL-FM demodulation circuit easily occurs, and when a weak electric field is generated, normal operation (IF frequency (If there is no deviation), the lock range width is narrowed and the input level of the satellite broadcast signal that causes truncation noise increases.
【0004】[0004]
【発明が解決しようとする課題】上記した従来の第2中
間周波信号を直接読取るデジタル自動周波数制御システ
ムでは、弱電界時にノイズの影響によりミスカウント動
作を生じ、自動周波数制御の中心周波数がずれ、その結
果第2中間周波信号がずれることによりトランケーショ
ンノイズ発生が発生する衛星放送信号の入力レベルが増
大することになる。In the above-mentioned conventional digital automatic frequency control system for directly reading the second intermediate frequency signal, a miscount operation occurs due to the influence of noise when the electric field is weak, and the center frequency of the automatic frequency control shifts. As a result, the input level of the satellite broadcast signal in which truncation noise occurs due to the shift of the second intermediate frequency signal increases.
【0005】本発明は前記の問題点を除去し、弱電界時
に第2中間周波信号の周波数をミスカウントすることに
より自動周波数制御の中心周波数がずれるのを防止する
ことができる自動周波数制御回路の提供を目的とする。The present invention eliminates the above problems and provides an automatic frequency control circuit capable of preventing the center frequency of automatic frequency control from shifting by miscounting the frequency of the second intermediate frequency signal in a weak electric field. For the purpose of provision.
【0006】[0006]
【課題を解決するための手段】請求項1記載の構成によ
れば、局部発振回路からの発振信号の周波数が自動周波
数制御の中心周波数となり、ビデオ処理回路が、位相ロ
ックループ−周波数変調復調回路からの復調信号により
弱電界時の検出を行い、この検出結果の検出電圧を出力
し、選局用位相ロックループ回路が、制御データ作成手
段からの制御データ信号が示す周波数のシフト値で内部
に有する基準発振回路の周波数のシフトを行うととも
に、前記ビデオ処理回路からの検出電圧に基づいて前記
基準発振回路の周波数を補正し、局部発振回路からの発
振信号の周波数を分周した分周出力の周波数と前記基準
発振回路の周波数と一致するように局部発振回路を制御
するので、弱電界時に第2中間周波信号の周波数をミス
カウントすることにより自動周波数制御の中心周波数が
ずれるのを防止することができる。According to the structure of claim 1, the frequency of the oscillation signal from the local oscillation circuit becomes the center frequency of the automatic frequency control, and the video processing circuit causes the phase lock loop-frequency modulation demodulation circuit. A weak electric field is detected by the demodulation signal from the device, and the detection voltage of this detection result is output. While shifting the frequency of the reference oscillation circuit that has, while correcting the frequency of the reference oscillation circuit based on the detection voltage from the video processing circuit, the divided output of the frequency of the oscillation signal from the local oscillation circuit is divided. Since the local oscillation circuit is controlled so that the frequency matches the frequency of the reference oscillation circuit, the frequency of the second intermediate frequency signal is miscounted when the electric field is weak. That the center frequency of the automatic frequency control is shifted can be prevented Ri.
【0007】[0007]
【発明の実施の形態】以下、発明の実施の形態を図面を
参照して説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0008】図1は本発明に係る自動周波数制御回路の
発明の実施の形態を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of an invention of an automatic frequency control circuit according to the present invention.
【0009】図1において、符号11は衛星放送受信器
の2ndコンバータの第2中間周波変換部から出力され
る第2中間周波信号(以下、第2IF信号と呼ぶ)a1
が導かれる入力端子であり、この入力端子11に導かれ
た第2IF信号a1は位相ロックループ−周波数変調復
調回路(以下、PLL−FM復調回路と呼ぶ)12に供
給される。PLL−FM復調回路12は、供給される第
2IF信号a1を復調し、復調信号であところのベース
バンドの映像信号b1とPCMデジタル音声信号c1を
取出してビデオ処理回路13に供給すると同時に第2I
F信号a1を内蔵カウンタにより読取り、自動周波数制
御電圧(以下、AFC電圧と呼ぶ)d1を発生させマイ
クロコンピュータ14に供給する。In FIG. 1, reference numeral 11 denotes a second intermediate frequency signal (hereinafter referred to as a second IF signal) a1 output from the second intermediate frequency conversion section of the 2nd converter of the satellite broadcast receiver.
The second IF signal a1 led to the input terminal 11 is supplied to a phase lock loop-frequency modulation demodulation circuit (hereinafter referred to as PLL-FM demodulation circuit) 12. The PLL-FM demodulation circuit 12 demodulates the supplied second IF signal a1 and extracts the baseband video signal b1 and the PCM digital audio signal c1 which are demodulated signals and supplies them to the video processing circuit 13 and at the same time the second I signal.
The F signal a1 is read by a built-in counter, an automatic frequency control voltage (hereinafter referred to as AFC voltage) d1 is generated and supplied to the microcomputer 14.
【0010】ビデオ処理回路13は、供給されるベース
バンドの映像信号b1とPCMデジタル音声信号c1と
を分離し、PCM音声デジタル信号c1の誤り率から衛
星放送信号の受信信号電力と雑音電力の比率(C/N
比)を検出し、このC/N比に基づいて弱電界時に検出
しこの検出電圧としてC/N電圧e1を作成して直流補
正回路15に供給する。また、ビデオ処理回路13は、
映像信号b1のノイズ除去を行い映像信号f1として映
像信号出力端子21に導くとともに、PCM音声デジタ
ル信号c1のデジタルデコード及びデジタル・アナログ
変換を行ってアナログ音声信号g1を作成して出力端子
22に導く。The video processing circuit 13 separates the supplied baseband video signal b1 and the PCM digital audio signal c1 from the error rate of the PCM audio digital signal c1 and determines the ratio between the received signal power and the noise power of the satellite broadcast signal. (C / N
Ratio) is detected, based on this C / N ratio, a weak electric field is detected, and a C / N voltage e1 is created as this detection voltage and supplied to the DC correction circuit 15. Also, the video processing circuit 13
The noise of the video signal b1 is removed and the video signal f1 is guided to the video signal output terminal 21, and the PCM audio digital signal c1 is digitally decoded and digital-analog converted to create an analog audio signal g1 and the analog signal is guided to the output terminal 22. .
【0011】直流補正回路15は、ビデオ処理回路13
からのC/N電圧e1を補正し、C/N電圧h1として
選局用PLL回路16に供給する。The DC correction circuit 15 is a video processing circuit 13.
The C / N voltage e1 from is corrected and supplied as the C / N voltage h1 to the tuning PLL circuit 16.
【0012】マイクロコンピュータ14は、PLL−F
M復調回路12からのAFC電圧d1がAFCの誤差を
示す場合、この誤差を補正するように周波数をシフトす
る制御データ信号i1を作成して選局用PLL回路16
に供給する。The microcomputer 14 is a PLL-F
When the AFC voltage d1 from the M demodulation circuit 12 indicates an AFC error, a control data signal i1 that shifts the frequency so as to correct this error is created to select the tuning PLL circuit 16
To supply.
【0013】選局用PLL回路16は、マイクロコンピ
ュータ14からの制御データ信号i1が示す周波数のシ
フト値で内部に有する基準発振回路の周波数のシフトを
行うとともに、直流補正回路15からのC/N電圧h1
に基づいて前記基準発振回路の周波数を補正し、局部発
振回路17からの発振信号j1の周波数を分周した分周
出力の周波数と前記基準発振回路の周波数と一致するよ
うに制御電圧k1を作成し局部発振回路17に供給す
る。局部発振回路17は、AFCの中心周波数を発振す
るようになっており、制御電圧k1により発振周波数が
制御され、発振信号j1を第2中間周波変換部の選局用
のミキサに供給する。第2中間周波変換部の選局用のミ
キサは、衛星放送コンバータ(BSコンバータ)からの
BS−IF信号と発振信号j1のビート成分を取出すこ
とにより、選局を行い第2IF信号a1を作成する。The tuning PLL circuit 16 shifts the frequency of the internal reference oscillation circuit by the shift value of the frequency indicated by the control data signal i1 from the microcomputer 14, and the C / N from the DC correction circuit 15 Voltage h1
The control voltage k1 is generated so that the frequency of the reference oscillation circuit is corrected based on the above, and the frequency of the divided output obtained by dividing the frequency of the oscillation signal j1 from the local oscillation circuit 17 matches the frequency of the reference oscillation circuit. Then, the local oscillation circuit 17 is supplied. The local oscillation circuit 17 oscillates the center frequency of the AFC, the oscillation frequency is controlled by the control voltage k1, and supplies the oscillation signal j1 to the channel selection mixer of the second intermediate frequency conversion unit. The channel selection mixer of the second intermediate frequency conversion unit extracts a beat component of the BS-IF signal from the satellite broadcast converter (BS converter) and the oscillation signal j1 to perform channel selection and creates a second IF signal a1. .
【0014】このような発明の実施の形態の動作を以下
に説明する。The operation of the embodiment of the invention will be described below.
【0015】PLL−FM復調回路12によるデジタル
AFC動作は、弱電界になるとミスカウントを生じ、A
FCの中心周波数ずれを起こす。このため、PLL−F
M復調回路12は、実際にはずれていない第2IF信号
a1が供給された場合にも、AFC電圧d1としてAF
C誤差電圧をAFC電圧ラインを経てマイクロコンピュ
ータ14に供給することになり、マイクロコンピュータ
14は、制御データ信号i1として周波数シフトデータ
を選局用PLL回路16へ供給する。この結果、PLL
−FM復調回路12によるデジタルAFC動作のみでは
IF周波数がずれた状態で安定する。これを補正するた
め、ビデオ処理回路13から直流補正回路15を介して
供給されるC/N電圧h1に基づいて選局用PLL回路
16の基準発振回路の周波数を補正し、AFCの中心周
波数ずれの影響が局部発振回路17の局部発振周波数に
現れないようにする。例えば、AFCの中心周波数がI
Fの低い方へずれた場合、マイクロコンピュータ14か
らの制御データi1は局部発振周波数を下げるデータと
なる。すなわち、選局用PLL回路16の内部プログラ
マブルカウンタの分周出力は、基準周波数に対して高く
なる。ここでC/N電圧h1が供給されなければ、この
まま誤差を補正する様に選局用PLL回路16が動作す
るため、局部発振周波数を下げることになる。このと
き、図1の発明の実施の形態の様に、C/N電圧h1に
基づいて基準発振回路の基準周波数を誤差分上げると、
選局用PLL回路16の誤差補正動作は行われず、AF
Cの中心周波数であるところの局部発振周波数は正常の
発振周波数を保つことができる。In the digital AFC operation by the PLL-FM demodulation circuit 12, when a weak electric field is generated, a miscount occurs and A
The center frequency of FC shifts. Therefore, the PLL-F
Even when the second IF signal a1 which is not actually deviated is supplied, the M demodulation circuit 12 outputs AF as the AFC voltage d1.
The C error voltage is supplied to the microcomputer 14 via the AFC voltage line, and the microcomputer 14 supplies the frequency shift data as the control data signal i1 to the tuning PLL circuit 16. As a result, the PLL
-Only the digital AFC operation by the FM demodulation circuit 12 stabilizes when the IF frequency is shifted. In order to correct this, the frequency of the reference oscillation circuit of the tuning PLL circuit 16 is corrected based on the C / N voltage h1 supplied from the video processing circuit 13 via the DC correction circuit 15, and the center frequency deviation of AFC is corrected. The influence of is not shown in the local oscillation frequency of the local oscillation circuit 17. For example, the center frequency of AFC is I
When F is shifted to the lower side, the control data i1 from the microcomputer 14 becomes the data for lowering the local oscillation frequency. That is, the frequency division output of the internal programmable counter of the PLL circuit 16 for tuning becomes higher than the reference frequency. If the C / N voltage h1 is not supplied here, the PLL circuit 16 for tuning operates so as to correct the error as it is, so that the local oscillation frequency is lowered. At this time, if the reference frequency of the reference oscillation circuit is increased by an error based on the C / N voltage h1 as in the embodiment of the invention shown in FIG.
The error correction operation of the tuning PLL circuit 16 is not performed, and the AF
The local oscillation frequency, which is the center frequency of C, can maintain a normal oscillation frequency.
【0016】以上説明したようにこのような発明の実施
の形態によれば、弱電界時に第2中間周波信号の周波数
をミスカウントすることによりAFCの中心周波数がず
れるのを防止することができるので、トランケーション
ノイズ発生が発生する衛星放送信号の入力レベルを低下
させることができ、ユーザーに高印象を与えることがで
きる。As described above, according to the embodiment of the present invention, it is possible to prevent the center frequency of the AFC from shifting by miscounting the frequency of the second intermediate frequency signal in the weak electric field. The input level of the satellite broadcast signal in which truncation noise occurs can be lowered, and the user can be given a high impression.
【0017】図2は図1の直流補正回路15と選局用P
LL回路16の基準発振器との回路系統を示す回路図で
ある。FIG. 2 shows the DC correction circuit 15 and the tuning P of FIG.
6 is a circuit diagram showing a circuit system of a LL circuit 16 and a reference oscillator. FIG.
【0018】図2において、直流補正回路15は、バッ
ファとなっており、コンパレータ31と抵抗R1とから
構成されている。選局用PLL回路16は、選局用PL
L−IC32と、水晶発振子33と、コンデンサC1と
可変容量ダイオード34とから構成されている。水晶発
振子33と、コンデンサC1と可変容量ダイオード34
は、基準発振回路を構成している。In FIG. 2, the DC correction circuit 15 is a buffer and is composed of a comparator 31 and a resistor R1. The tuning PLL circuit 16 is a tuning PL.
It is composed of an L-IC 32, a crystal oscillator 33, a capacitor C1 and a variable capacitance diode 34. Crystal oscillator 33, capacitor C1 and variable capacitance diode 34
Form a reference oscillation circuit.
【0019】直流補正回路15において、コンパレータ
31の非反転入力端子(+)には図1のビデオ処理回路
13からのC/N電圧e1が導かれている。コンパレー
タ31の出力端子は、抵抗R1を介してコンパレータ3
1の反転入力端子(−)に接続されるとともに、選局用
PLL回路16の可変容量ダイオード34のカソードに
接続される。In the DC correction circuit 15, the C / N voltage e1 from the video processing circuit 13 of FIG. 1 is led to the non-inverting input terminal (+) of the comparator 31. The output terminal of the comparator 31 is connected to the comparator 3 via the resistor R1.
It is connected to the inverting input terminal (-) of 1 and to the cathode of the variable capacitance diode 34 of the PLL circuit 16 for tuning.
【0020】選局用PLL回路16において、選局用P
LL−IC32には、水晶発振子33とコンデンサC1
の直列接続が接続されている。コンデンサC1には、可
変容量ダイオード34が並列に接続される。この場合、
可変容量ダイオード34のカソードは水晶発振子33と
コンデンサC1の接続点に接続される。In the tuning PLL circuit 16, a tuning P
The LL-IC 32 includes a crystal oscillator 33 and a capacitor C1.
Are connected in series. The variable capacitance diode 34 is connected in parallel to the capacitor C1. in this case,
The cathode of the variable capacitance diode 34 is connected to the connection point between the crystal oscillator 33 and the capacitor C1.
【0021】ビデオ処理回路13からのC/N電圧e1
は、直流補正回路15により増幅され、C/N電圧h1
として可変容量ダイオード34のカソードに印加され
る。C / N voltage e1 from the video processing circuit 13
Is amplified by the DC correction circuit 15 and the C / N voltage h1
Is applied to the cathode of the variable capacitance diode 34.
【0022】C/N電圧h1が増大すると、可変容量ダ
イオード34の容量が減少し、水晶発振子33の発振周
波数(基準発振回路の発振周波数)が高い方に微調整さ
れる。C/N電圧h1が減少すると、可変容量ダイオー
ド34の容量が増大し、水晶発振子33の発振周波数が
低い方に微調整される。When the C / N voltage h1 increases, the capacitance of the variable capacitance diode 34 decreases, and the oscillation frequency of the crystal oscillator 33 (oscillation frequency of the reference oscillation circuit) is finely adjusted to the higher side. When the C / N voltage h1 decreases, the capacitance of the variable capacitance diode 34 increases and the oscillation frequency of the crystal oscillator 33 is finely adjusted to the lower side.
【0023】このような回路構成により、図1の直流補
正回路15と選局用PLL回路16の基準発振器を実現
することができる。With such a circuit configuration, the reference oscillator of the DC correction circuit 15 and the tuning PLL circuit 16 of FIG. 1 can be realized.
【0024】図3は、ビデオ処理回路13からのC/N
電圧e1の特性が図2の場合と異なり、直流補正回路1
5を反転接続で構成した場合の構成例を示す回路図であ
る。FIG. 3 shows the C / N from the video processing circuit 13.
The characteristic of the voltage e1 is different from that of FIG.
5 is a circuit diagram showing a configuration example when 5 is configured by inverting connection. FIG.
【0025】符号41は、ビデオ処理回路13からのC
/N電圧e1が導かれる入力端子であり、この入力端子
41は抵抗R11を介してコンパレータ43の反転入力
端子(−)に接続される。Reference numeral 41 is C from the video processing circuit 13.
The input terminal 41 is connected to the inverting input terminal (-) of the comparator 43 via the resistor R11.
【0026】一方、端子42には、定電圧+Bが印加さ
れている。端子42は、抵抗R12,R13の直列接続
を介して基準電位点に接続されている。抵抗R12,R
13の接続点は、コンパレータ43の非反転入力端子
(+)に接続される。コンパレータ43の出力端子は、
抵抗R14を介してコンパレータ43の反転入力端子
(−)に接続されるとともに、出力端子44に接続され
る。これにより、出力端子44からC/N電圧h1が出
力される。On the other hand, a constant voltage + B is applied to the terminal 42. The terminal 42 is connected to the reference potential point through the series connection of the resistors R12 and R13. Resistance R12, R
The connection point of 13 is connected to the non-inverting input terminal (+) of the comparator 43. The output terminal of the comparator 43 is
It is connected to the inverting input terminal (−) of the comparator 43 and the output terminal 44 via the resistor R14. As a result, the C / N voltage h1 is output from the output terminal 44.
【0027】図4は図3の直流補正回路15の入力と出
力の関係を示すグラフであり、横軸に入力側のC/N電
圧e1を示し、縦軸に出力側のC/N電圧h1を示して
いる。FIG. 4 is a graph showing the relationship between the input and output of the DC correction circuit 15 of FIG. 3, where the horizontal axis represents the C / N voltage e1 on the input side and the vertical axis represents the C / N voltage h1 on the output side. Is shown.
【0028】直流補正回路15から出力されるC/N電
圧h1は、入力されるC/N電圧e1の増大に対して傾
き−1で反転して減少することになる。The C / N voltage h1 output from the DC correction circuit 15 is inverted and decreases with a slope of -1 with respect to the increase of the input C / N voltage e1.
【0029】図5はビデオ処理回路13からのC/N電
圧e1の特性が図2の場合と異なり、直流補正回路15
をある電圧範囲を拡大する拡張接続で構成した場合の構
成例を示す回路図である。In FIG. 5, the characteristic of the C / N voltage e1 from the video processing circuit 13 is different from that of FIG.
FIG. 3 is a circuit diagram showing a configuration example in the case where is configured by expansion connection for expanding a certain voltage range.
【0030】符号51は、ビデオ処理回路13からのC
/N電圧e1が導かれる入力端子であり、この入力端子
41はコンパレータ52の非反転入力端子(+)に接続
される。Reference numeral 51 is C from the video processing circuit 13.
The input terminal 41 is connected to the non-inverting input terminal (+) of the comparator 52.
【0031】一方、コンパレータ52の出力端子は、抵
抗R21,R22の直列接続を介して基準電位点に接続
されるとともに、出力端子53に接続される。On the other hand, the output terminal of the comparator 52 is connected to the reference potential point via the series connection of the resistors R21 and R22, and is also connected to the output terminal 53.
【0032】抵抗R21,R22の接続点はコンパレー
タ52の反転入力端子(−)に接続される。これによ
り、出力端子53からC/N電圧h1が出力される。The connection point of the resistors R21 and R22 is connected to the inverting input terminal (-) of the comparator 52. As a result, the C / N voltage h1 is output from the output terminal 53.
【0033】図6は図5の直流補正回路15の入力と出
力の関係を示すグラフであり、横軸に入力側のC/N電
圧e1を示し、縦軸に出力側のC/N電圧h1を示して
いる。FIG. 6 is a graph showing the relationship between the input and output of the DC correction circuit 15 of FIG. 5, where the horizontal axis shows the C / N voltage e1 on the input side and the vertical axis shows the C / N voltage h1 on the output side. Is shown.
【0034】直流補正回路15から出力されるC/N電
圧h1は、入力されるC/N電圧e1が所定のレベル以
下の場合、C/N電圧e1の増大に対して傾き2で増大
し、入力されるC/N電圧e1が前記所定のレベルより
大きい場合、一定のレベルとなる。The C / N voltage h1 output from the DC correction circuit 15 increases with a slope of 2 with respect to the increase of the C / N voltage e1 when the input C / N voltage e1 is below a predetermined level. When the input C / N voltage e1 is higher than the predetermined level, the level becomes constant.
【0035】図7は図1の直流補正回路15と選局用P
LL回路16の基準発振器の回路系統との構成例を示す
回路図であり、動作を図2の場合に比べて簡略化したも
のを示している。FIG. 7 shows the DC correction circuit 15 and the tuning P of FIG.
FIG. 3 is a circuit diagram showing a configuration example of a circuit system of a reference oscillator of the LL circuit 16 and shows a simplified operation as compared with the case of FIG. 2.
【0036】図7において、直流補正回路15は、コン
パレータ71と可変抵抗R31と抵抗R32とから構成
されている。選局用PLL回路16は、選局用PLL−
IC81と、水晶発振子82と、コンデンサC31,C
32と、NPNトランジスタTr31とから構成されて
いる。水晶発振子82と、コンデンサC31,C32
と、NPNトランジスタTr31とは、基準発振回路を
構成している。また、コンデンサC31,C32と、N
PNトランジスタTr31とは、水晶発振子82の周波
数を切換える切換え手段を構成している。In FIG. 7, the DC correction circuit 15 is composed of a comparator 71, a variable resistor R31 and a resistor R32. The tuning PLL circuit 16 is a tuning PLL-
IC81, crystal oscillator 82, capacitors C31, C
32 and an NPN transistor Tr31. Crystal oscillator 82 and capacitors C31 and C32
And the NPN transistor Tr31 form a reference oscillation circuit. In addition, capacitors C31 and C32 and N
The PN transistor Tr31 constitutes a switching means for switching the frequency of the crystal oscillator 82.
【0037】直流補正回路15において、コンパレータ
71の非反転入力端子(+)には図1のビデオ処理回路
13からのC/N電圧e1が導かれている。In the DC correction circuit 15, the C / N voltage e1 from the video processing circuit 13 of FIG. 1 is led to the non-inverting input terminal (+) of the comparator 71.
【0038】一方、端子72には、定電圧+Bが印加さ
れている。端子72は、可変抵抗R31を介して基準電
位点に接続されている。可変抵抗R31の摺動接点は、
コンパレータ71の非反転入力端子(+)に接続され
る。コンパレータ71の出力端子は、抵抗R32を介し
て選局用PLL回路16のNPNトランジスタTr31
のベースに接続される。On the other hand, a constant voltage + B is applied to the terminal 72. The terminal 72 is connected to the reference potential point via the variable resistor R31. The sliding contact of the variable resistor R31 is
It is connected to the non-inverting input terminal (+) of the comparator 71. The output terminal of the comparator 71 is connected to the NPN transistor Tr31 of the tuning PLL circuit 16 via the resistor R32.
Connected to the base.
【0039】選局用PLL回路16において、選局用P
LL−IC81には、水晶発振子82とコンデンサC3
1の直列接続が接続されている。コンデンサC31に
は、コンデンサC32とNPNトランジスタTr31の
アノード・カソード路の直列接続が並列に接続されてい
る。In the tuning PLL circuit 16, a tuning P
The LL-IC 81 includes a crystal oscillator 82 and a capacitor C3.
1 series connection is connected. A series connection of the capacitor C32 and the anode / cathode path of the NPN transistor Tr31 is connected in parallel to the capacitor C31.
【0040】ビデオ処理回路13からのC/N電圧e1
が抵抗R31の摺動接点の電圧V31以下の場合には、
直流補正回路15のC/N電圧h1はローレベルとな
り、C/N電圧e1が電圧V31を越える場合には、直
流補正回路15のC/N電圧h1はハイレベルとなり、
C/N電圧e1は衛星放送信号の受信入力レベルに比例
するような特性となっている。C/N電圧h1がローレ
ベルの場合、NPNトランジスタTr31はオフされ、
コンデンサC32にも電流が流れず、水晶発振子33の
発振周波数(基準発振回路の発振周波数)が高い方の周
波数に設定される。C/N電圧h1がハイレベルの場
合、NPNトランジスタTr31はオンされ、コンデン
サC32にも電流が流れることになり、水晶発振子33
の発振周波数(基準発振回路の発振周波数)が低い方の
周波数に設定される。C / N voltage e1 from the video processing circuit 13
Is less than the sliding contact voltage V31 of the resistor R31,
The C / N voltage h1 of the DC correction circuit 15 becomes a low level, and when the C / N voltage e1 exceeds the voltage V31, the C / N voltage h1 of the DC correction circuit 15 becomes a high level,
The C / N voltage e1 has a characteristic that it is proportional to the reception input level of the satellite broadcast signal. When the C / N voltage h1 is low level, the NPN transistor Tr31 is turned off,
No current flows through the capacitor C32, and the oscillation frequency of the crystal oscillator 33 (oscillation frequency of the reference oscillation circuit) is set to the higher frequency. When the C / N voltage h1 is at a high level, the NPN transistor Tr31 is turned on and a current also flows through the capacitor C32, and the crystal oscillator 33
Is set to a lower frequency.
【0041】このような回路例の場合、ある弱電界時に
基準発振器の周波数が切換わるように、可変抵抗の摺動
接点R31を調整している。これにより、ある弱電界入
力レベル以下となった場合、水晶発振子33の発振周波
数(基準発振回路の発振周波数)が高い方の周波数に設
定され、局部発振周波数は正常の発振周波数となるよう
に補正することができるので、弱電界時にAFCの中心
周波数がずれる受信入力レベルを低く抑えることができ
る。In the case of such a circuit example, the sliding contact R31 of the variable resistor is adjusted so that the frequency of the reference oscillator is switched at a certain weak electric field. As a result, when the input voltage falls below a certain weak electric field input level, the oscillation frequency of the crystal oscillator 33 (oscillation frequency of the reference oscillation circuit) is set to the higher frequency so that the local oscillation frequency becomes a normal oscillation frequency. Since the correction can be performed, the reception input level at which the center frequency of the AFC shifts when the electric field is weak can be suppressed low.
【0042】このような構成例により、基準発振器の回
路系統の動作を図2の場合に比べて簡略化することがで
きる。With such a configuration example, the operation of the circuit system of the reference oscillator can be simplified as compared with the case of FIG.
【0043】尚、図1乃至図7に示した発明の実施の形
態では、C/N電圧は入力レベルが下がってきてノイズ
成分を無視できなくなるとこのノイズ成分で動作するた
め、弱電界時の検出電圧にC/N電圧を使用している
が、同様の機能を持つシグナルレベル電圧、AGC電圧
等も使用できめる。In the embodiment of the invention shown in FIGS. 1 to 7, when the input level of the C / N voltage decreases and the noise component cannot be ignored, the C / N voltage operates with this noise component. Although the C / N voltage is used as the detection voltage, a signal level voltage, an AGC voltage or the like having the same function can also be used.
【0044】[0044]
【発明の効果】本発明によれば、以上説明したようにこ
のような発明の実施の形態によれば、弱電界時に第2中
間周波信号の周波数をミスカウントすることにより自動
周波数制御の中心周波数がずれるのを防止することがで
きるので、トランケーションノイズ発生が発生する衛星
放送信号の入力レベルを低下させることができ、ユーザ
ーに高印象を与えることができる。As described above, according to the present invention, the center frequency of the automatic frequency control is performed by miscounting the frequency of the second intermediate frequency signal in the weak electric field. Since the deviation can be prevented, the input level of the satellite broadcast signal in which the truncation noise occurs can be lowered, and the user can be given a high impression.
【図1】本発明に係る自動周波数制御回路の発明の実施
の形態を示すブロック図。FIG. 1 is a block diagram showing an embodiment of an invention of an automatic frequency control circuit according to the present invention.
【図2】図1の直流補正回路と選局用PLL回路の基準
発振器の回路系統とを示す回路図。FIG. 2 is a circuit diagram showing the DC correction circuit of FIG. 1 and a circuit system of a reference oscillator of a tuning PLL circuit.
【図3】図1の直流補正回路を反転接続で構成した場合
の構成例を示す回路図。FIG. 3 is a circuit diagram showing a configuration example when the DC correction circuit of FIG. 1 is configured by inverting connection.
【図4】図3の直流補正回路の入力と出力の関係を示す
グラフ。4 is a graph showing the relationship between the input and output of the DC correction circuit of FIG.
【図5】図1の直流補正回路をある電圧範囲を拡大する
拡張接続で構成した場合の構成例を示す回路図。5 is a circuit diagram showing a configuration example in the case where the DC correction circuit of FIG. 1 is configured by expansion connection for expanding a certain voltage range.
【図6】図5の直流補正回路の入力と出力の関係を示す
グラフ。6 is a graph showing the relationship between input and output of the DC correction circuit of FIG.
【図7】図1の直流補正回路と選局用PLL回路の基準
発振器の回路系統との動作を簡略化した場合の構成例を
示す回路図。FIG. 7 is a circuit diagram showing a configuration example in which the operations of the DC correction circuit of FIG. 1 and the circuit system of the reference oscillator of the tuning PLL circuit are simplified.
12 PLL−FM復調回路 13 ビデオ処理回路 14 マイクロコンピュータ 15 直流補正回路 16 選局用PLL回路 17 局部発振周波数 12 PLL-FM demodulation circuit 13 Video processing circuit 14 Microcomputer 15 DC correction circuit 16 PLL circuit for channel selection 17 Local oscillation frequency
Claims (3)
2中間周波変換部から供給される第2中間周波信号を復
調し、この復調信号を取出すとともに前記第2中間周波
信号を内蔵カウンタにより読取り、自動周波数制御電圧
を発生する位相ロックループ−周波数変調復調回路と、 この位相ロックループ−周波数変調復調回路からの復調
信号により弱電界時の検出を行い、この検出結果の検出
電圧を出力するビデオ処理回路と、 前記位相ロックループ−周波数変調復調回路からの自動
周波数制御電圧が自動周波数制御の誤差を示す場合、こ
の誤差を補正する制御データ信号を作成する制御データ
作成手段と、 発振信号を発振して前記第2中間周波変換部の選局用の
ミキサに供給する局部発振回路と、 前記制御データ作成手段からの制御データ信号が示す周
波数のシフト値で内部に有する基準発振回路の周波数の
シフトを行うとともに、前記ビデオ処理回路からの検出
電圧に基づいて前記基準発振回路の周波数を補正し、前
記局部発振回路からの発振信号の周波数を分周した分周
出力の周波数と前記基準発振回路の周波数と一致するよ
うに前記局部発振回路を制御する選局用位相ロックルー
プ回路と、 を具備したことを特徴とする自動周波数制御回路。1. A second intermediate frequency signal supplied from a second intermediate frequency converter of a 2nd converter of a satellite broadcast receiver is demodulated, the demodulated signal is taken out, and the second intermediate frequency signal is read by a built-in counter. Phase lock loop-frequency modulation / demodulation circuit that generates automatic frequency control voltage, and video processing that detects the weak electric field by the demodulation signal from this phase lock loop-frequency modulation / demodulation circuit and outputs the detection voltage of this detection result Circuit and the phase-locked loop-if the automatic frequency control voltage from the frequency modulation and demodulation circuit indicates an error in automatic frequency control, control data creating means for creating a control data signal that corrects this error, and an oscillation signal A local oscillation circuit to be supplied to the mixer for channel selection of the second intermediate frequency conversion unit, and control data from the control data creating means. The frequency of the internal reference oscillation circuit is shifted by the shift value of the frequency indicated by the signal, and the frequency of the reference oscillation circuit is corrected based on the detected voltage from the video processing circuit to oscillate from the local oscillation circuit. An automatic frequency characterized by comprising a tuning phase-lock loop circuit for controlling the local oscillation circuit so that the frequency of the divided output obtained by dividing the frequency of the signal and the frequency of the reference oscillation circuit match. Control circuit.
晶発振子の周波数を調整する可変容量ダイオードとから
構成し、この可変容量ダイオードに前記ビデオ処理回路
からの検出電圧を加えることにより前記水晶発振子の周
波数を前記検出電圧に基づいて補正するようにしたこと
を特徴とする請求項1記載の自動周波数制御回路。2. The reference oscillation circuit is composed of a crystal oscillator and a variable capacitance diode for adjusting the frequency of the crystal oscillator, and the detection voltage from the video processing circuit is applied to the variable capacitance diode to thereby form the crystal. 2. The automatic frequency control circuit according to claim 1, wherein the frequency of the oscillator is corrected based on the detected voltage.
晶発振子の周波数を切換える切換え手段とから構成し、
この切換え手段を前記ビデオ処理回路からの検出電圧に
基づいて制御することにより前記水晶発振子の周波数を
前記検出電圧に基づいて補正するようにしたことを特徴
とする請求項1記載の自動周波数制御回路。3. The reference oscillation circuit comprises a crystal oscillator and switching means for switching the frequency of the crystal oscillator,
2. The automatic frequency control according to claim 1, wherein the switching means is controlled based on the detected voltage from the video processing circuit to correct the frequency of the crystal oscillator based on the detected voltage. circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34284195A JPH09186947A (en) | 1995-12-28 | 1995-12-28 | Automatic frequency control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34284195A JPH09186947A (en) | 1995-12-28 | 1995-12-28 | Automatic frequency control circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09186947A true JPH09186947A (en) | 1997-07-15 |
Family
ID=18356913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34284195A Pending JPH09186947A (en) | 1995-12-28 | 1995-12-28 | Automatic frequency control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09186947A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100787723B1 (en) * | 2006-08-25 | 2007-12-24 | 주식회사 대우일렉트로닉스 | Method for adjusting channel frequency of digital broadcasting apparatus |
-
1995
- 1995-12-28 JP JP34284195A patent/JPH09186947A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100787723B1 (en) * | 2006-08-25 | 2007-12-24 | 주식회사 대우일렉트로닉스 | Method for adjusting channel frequency of digital broadcasting apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5289506A (en) | Automatic frequency control circuit | |
US7724843B2 (en) | Clock adjustment for a handheld audio system | |
JPH07202573A (en) | Fm carrier wave demodulation method and demodulating circuit | |
KR20070013483A (en) | Automatic frequency control loop circuit | |
JPS627728B2 (en) | ||
KR930002043B1 (en) | Auto frequency control system for fm receiver | |
JP2948479B2 (en) | Mobile radio | |
JP4089003B2 (en) | Receiver and receiving method | |
US7408418B2 (en) | Phase locked loop circuit having reduced lock time | |
KR0158187B1 (en) | Satellite radio receiver | |
US20070146553A1 (en) | Receiving circuit, receiving apparatus, and receiving method | |
JP2911458B2 (en) | Automatic frequency control device | |
JPH09186947A (en) | Automatic frequency control circuit | |
EP0860965B1 (en) | Dual bandwidth PLL for channel selection in satellite links | |
US5654674A (en) | Oscillator control circuit with phase detection feedback | |
JP3153671B2 (en) | Mobile radio | |
JPH10145229A (en) | Pll synthesizer | |
JP4110767B2 (en) | Phase synchronization circuit, tuning device | |
JP2001211072A (en) | Pll circuit | |
JPS6016718A (en) | Digital type electronic tuning system | |
JP2553219B2 (en) | RF modulator and video cassette recorder incorporating the same | |
JP2003198365A (en) | Oscillation circuit, pll circuit, and receiver employing them | |
JPH06326740A (en) | Mobile radio equipment | |
JPH06152665A (en) | Afc circuit | |
JP3617918B2 (en) | Automatic frequency tuning circuit |