JPH0917776A - Manufacture of semiconductor device and semiconductor manufacturing apparatus - Google Patents

Manufacture of semiconductor device and semiconductor manufacturing apparatus

Info

Publication number
JPH0917776A
JPH0917776A JP7184628A JP18462895A JPH0917776A JP H0917776 A JPH0917776 A JP H0917776A JP 7184628 A JP7184628 A JP 7184628A JP 18462895 A JP18462895 A JP 18462895A JP H0917776 A JPH0917776 A JP H0917776A
Authority
JP
Japan
Prior art keywords
film
manufacturing apparatus
semiconductor
semiconductor substrate
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7184628A
Other languages
Japanese (ja)
Inventor
Osamu Noguchi
修 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7184628A priority Critical patent/JPH0917776A/en
Publication of JPH0917776A publication Critical patent/JPH0917776A/en
Pending legal-status Critical Current

Links

Landscapes

  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE: To obtain a semiconductor manufacturing apparatus by which an organic substance remaining on the surface of a semiconductor substrate is removed surely by a method wherein the semiconductor substrate is cleaned by O3 gas at a high temperature and a film unstable with reference to the organic substance is formed after its cleaning operation is finished. CONSTITUTION: A semiconductor substrate 24 is preheated by a heater inside a semiconductor manufacturing apparatus body 21, and O3 gas 29 is introduced into the semiconductor manufacturing apparatus body 21. A remaining organic substance on the semiconductor substrate 24 reacts with the O3 gas 29, and it is discharged from the semiconductor manufacturing apparatus body 21 as a volatile product such as CO or CO2 . Then, an O3 TEOS NSG film is formed on a wiring pattern on the semiconductor substrate 24 clear of the remaining organic substance.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体基板上の吸着有
機物により成膜時の膜厚形成に影響を受けやすい膜の形
成に際して、その下地膜の成膜前に、同一の半導体製造
装置内部で室温または高温でO3 クリーニングを行うこ
とにより吸着有機物を除去し、半導体基板の表面状態に
影響を受けやすい成膜の安定化を期すようにした半導体
装置の製造方法及び半導体製造装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the inside of the same semiconductor manufacturing apparatus before forming a base film when forming a film which is easily affected by the film thickness formation at the time of film formation by an adsorbed organic substance on a semiconductor substrate. The present invention relates to a method for manufacturing a semiconductor device and a semiconductor manufacturing apparatus, in which adsorbed organic substances are removed by performing O3 cleaning at room temperature or high temperature to stabilize the film formation which is susceptible to the surface condition of the semiconductor substrate.

【0002】[0002]

【従来の技術】VLSI(超大規模集積回路)の層間絶
縁膜として、酸化剤にO3 ガスを用い、液体ソースにT
EOSを用いて、CVD技法によりNSGを成膜した層
間絶縁膜(以下、O3 /TEOS NSG膜という)が
最近用いられている。このO3 /TEOS NSG膜
は、半導体基板上に下層の配線パターンの形成後、フロ
ー・ライク形状に形成されるのが特徴である。ここで、
MOSトランジスタを例にしてO3 /TEOS NSG
膜を成膜するに至る過程を概述する。図7はMOSトラ
ンジスタの基本的構成を示す断面図である。
2. Description of the Related Art As an interlayer insulating film of VLSI (Very Large Scale Integrated Circuit), O3 gas is used as an oxidizer and T is used as a liquid source.
Recently, an interlayer insulating film (hereinafter referred to as an O3 / TEOS NSG film) in which NSG is formed by a CVD technique using EOS has been used. The O3 / TEOS NSG film is characterized in that it is formed into a flow-like shape after the formation of the lower wiring pattern on the semiconductor substrate. here,
Taking a MOS transistor as an example, O3 / TEOS NSG
The process leading to film formation will be outlined. FIG. 7 is a sectional view showing the basic structure of a MOS transistor.

【0003】この図7において、P型シリコン基板1に
ソース、ドレインとなるn+ 拡散層2、3を形成すると
ともに、Si O2 によるフィルド酸化膜4、5を形成
し、全体に酸化膜7を形成し、フォトレジストの塗布及
びフォトリソグラフィ技法とエッチングにより酸化膜を
パターン化してゲート酸化膜7を形成し、ポリシリコン
の成膜後、パターン化してゲート酸化膜7上にポリシリ
コン・ゲート8を形成し、さらに上面にBPSG8を成
膜し、ソース、ドレインとなる領域にコンタクトを取
り、その上にAl を蒸着させて、ゲート、ソース、ドレ
インに接続する1層目のAl の配線パターン9を図示し
ないフォトレジストを塗布してエッチングにより形成す
る。かくして、MOSトランジシタを構成した半導体基
板が得られる。
In FIG. 7, n + diffusion layers 2 and 3 serving as a source and a drain are formed on a P-type silicon substrate 1 and filled oxide films 4 and 5 of SiO 2 are formed, and the oxide film 7 is entirely formed. The gate oxide film 7 is formed by patterning the oxide film by applying a photoresist and photolithography technique and etching, and after forming the polysilicon film, the gate oxide film 7 is patterned to form a polysilicon gate 8 on the gate oxide film 7. Then, a BPSG8 film is formed on the upper surface, contacts are made to the regions to be the source and drain, and Al is vapor-deposited thereon to form the first wiring pattern 9 of Al for connecting to the gate, source and drain. A photoresist (not shown) is applied and formed by etching. Thus, a semiconductor substrate having a MOS transistor is obtained.

【0004】このAl の1層目の配線パターン9上に2
層目の配線パターンを形成するために、1層目の配線パ
ターン9と2層目の配線パターンとを絶縁する層間絶縁
膜を形成することになるが、この際、下地膜のプラズマ
−TEOS10(以下、P−TEOSという)を介して
層間絶縁膜として、上述のO3 /TEOS NSG膜1
1を形成する。ところが、O3 /TEOS NSG膜1
1は水分や有機溶剤、さらには、下地膜の表面の吸着物
等によってO3 /TEOS NSG膜11の膜厚が変化
する特徴がある。特に有機物が存在していると、その特
徴が顕著に現れてくる。つまり、O3 /TEOS NS
G膜11の下地膜であるP−TEOS10の表面の状態
に対して敏感である。この場合の有機溶剤は、Al の1
層目の配線パターン9のエッチング処理を行った後に洗
浄するために使用する有機洗浄液による有機物等が該当
する。
2 on the wiring pattern 9 of the first layer of Al
In order to form the wiring pattern of the first layer, an interlayer insulating film for insulating the wiring pattern 9 of the first layer and the wiring pattern of the second layer is formed. At this time, the plasma-TEOS 10 ( (Hereinafter referred to as P-TEOS) as an interlayer insulating film, and the above-mentioned O3 / TEOS NSG film 1 is used.
Form one. However, O3 / TEOS NSG film 1
No. 1 is characterized in that the film thickness of the O3 / TEOS NSG film 11 changes depending on moisture, organic solvent, and adsorbed substances on the surface of the base film. In particular, when organic matter is present, its characteristics become remarkable. In other words, O3 / TEOS NS
It is sensitive to the state of the surface of the P-TEOS 10 which is the base film of the G film 11. In this case, the organic solvent is Al 1
The organic substance by the organic cleaning liquid used for cleaning after performing the etching process of the wiring pattern 9 of the layer corresponds to this.

【0005】[0005]

【発明が解決しようとする課題】このような有機物が残
存した状態でAl の1層目の配線パターン9を介してP
−TEOS10を成膜すると、下地膜のP−TEOS1
0が有機物に汚染して成膜されることになる。この結
果、O3 /TEOS NSG膜11がP−TEOS10
に影響されて、その膜厚が図7の有機物に汚染されてい
ない通常の膜厚に対して、図8に示すように、膜厚Xに
変化が生じて薄くなって、O3 /TEOS NSG膜1
1が変形するとともに、Al の1層目の配線パターン9
のスペースに対しても、O3 /TEOS NSG膜11
の膜厚が変化する。
In the state where such an organic substance remains, P is formed through the first wiring pattern 9 of Al.
-When TEOS10 is formed, P-TEOS1 of the base film is formed.
0 is contaminated with organic substances and a film is formed. As a result, the O3 / TEOS NSG film 11 becomes P-TEOS10.
As shown in FIG. 8, the thickness of the O3 / TEOS NSG film becomes thin as a result of the change in the film thickness X as shown in FIG. 1
1 is deformed, and the Al first wiring pattern 9
O3 / TEOS NSG film 11
Changes the film thickness.

【0006】図9は、Al の配線パターン9のスペース
幅を取り、縦軸にO3 /TEOSNSG膜11の膜厚を
取って示したものである。図9における実線AはP−T
EOS10が有機物に汚染されていない場合のO3 /T
EOS NSG膜11の特性を示しているのに対して、
破線BはP−TEOS10が有機物に汚染されている場
合のO3 /TEOS NSG膜11の特性を示してい
る。この両特性A、Bを比較しても明らかなように、有
機汚染のない特性Aの方がAl の1層目の配線パターン
9のスペース幅に対してO3 /TEOS NSG膜11
の膜厚の変化が緩やかであることを示している。換言す
れば、O3 /TEOS NSG膜11の下地膜のP−T
EOS10が有機物の汚染により、Al の1層目の配線
パターン9のスペース幅に対してO3 /TEOS NS
G膜11の膜厚の変動が大きいことがわかる。このよう
に、有機汚染物によるO3 /TEOS NSG膜11の
成膜に対する影響は、O3 /TEOS NSG膜11の
成膜前に残留有機物が存在している場合も同様である。
FIG. 9 shows the space width of the Al wiring pattern 9 and the thickness of the O3 / TEOSNSG film 11 on the vertical axis. The solid line A in FIG. 9 is P-T
O3 / T when EOS10 is not polluted by organic matter
While showing the characteristics of the EOS NSG film 11,
The broken line B shows the characteristics of the O3 / TEOS NSG film 11 when the P-TEOS 10 is contaminated with organic substances. As is clear from a comparison between the two characteristics A and B, the characteristic A having no organic pollution is more likely to be the O3 / TEOS NSG film 11 with respect to the space width of the Al first wiring pattern 9.
It shows that the change of the film thickness of is gradual. In other words, the P-T of the underlying film of the O3 / TEOS NSG film 11
The EOS 10 is O3 / TEOS NS with respect to the space width of the Al first wiring pattern 9 due to the contamination of organic matter.
It can be seen that the film thickness of the G film 11 varies greatly. As described above, the influence of the organic contaminants on the formation of the O3 / TEOS NSG film 11 is the same when the residual organic substances are present before the formation of the O3 / TEOS NSG film 11.

【0007】一方、DRAMの容量絶縁膜として用いら
れるLP−CVDにより成膜されたSi N(以下、LP
−CVD Si Nという)の膜厚、ひいては容量値がそ
の成膜時に自然酸化膜の有無によって影響する。図10
は、横軸にLP−CVD Si Nの蒸着時間を取り、縦
軸にLP−CVD Si Nの膜厚を取って示した特性図
であり、実線のCは自然酸化膜のない場合の特性を示
し、破線のDは自然酸化膜がある場合の特性を示す。
On the other hand, SiN (hereinafter referred to as LP) formed by LP-CVD used as a capacitive insulating film of DRAM.
-CVD SiN) film thickness, and thus the capacitance value, is influenced by the presence or absence of a natural oxide film during the film formation. FIG.
Is a characteristic diagram showing the deposition time of LP-CVD SiN on the horizontal axis and the film thickness of LP-CVD SiN on the vertical axis, and the solid line C shows the characteristics when there is no natural oxide film. The dotted line D shows the characteristics when there is a natural oxide film.

【0008】この図10に示すように、自然酸化膜が存
在する場合には、LP−CVD Si Nの膜厚の成膜時
に自然酸化膜のない場合に対して、潜伏期T(incu
bation time)が生じることになる。この潜
伏期Tは有機物の量の多少に応じて変化する。潜伏期T
が変化すると、LP−CVD Si Nの蒸着時間が変化
することになり、したがって、LP−CVD Si Nの
膜厚の成膜にばらつきが生じ、結局容量値のばらつきの
原因となる。特に、前記容量絶縁膜は、通常50〜10
0 程度の極めて薄い膜であり、自然酸化膜による影響
が極めて大きく、自然酸化膜の存在量によっては、容量
絶縁膜の膜厚制御が困難となる。
As shown in FIG. 10, when the natural oxide film is present, the latent period T (incu is greater than that when the natural oxide film is not formed when the LP-CVD SiN film is formed.
bation time) will occur. This incubation period T changes depending on the amount of organic matter. Incubation period T
Changes, the vapor deposition time of LP-CVD Si N changes, and therefore the film thickness of LP-CVD Si N varies, which eventually causes variation in capacitance value. Particularly, the capacitance insulating film is usually 50 to 10
It is a very thin film of about 0, and the influence of the natural oxide film is extremely large, and it is difficult to control the film thickness of the capacitive insulating film depending on the existing amount of the natural oxide film.

【0009】このような容量値のばらつきを防止するた
めに、LP−CVD Si Nの成膜時に、その下地膜の
形成をRTN/LP・Si Nのような2層構造を形成す
ることも提案されている。しかし、この2層構造とした
場合には、RTNの成膜からLP・Si Nの成膜に至ま
での間の処理工程を放置したままにして置くと、RTN
の膜表面に有機物が吸着され、この有機物により自然酸
化膜が形成されたのと同じような潜伏期Tが生じ、結局
LP−CVD Si Nの成膜にばらつきが生じることに
なる。
In order to prevent such variations in capacitance value, it is also proposed to form a two-layer structure such as RTN / LP.SiN for forming the underlying film when forming the LP-CVD SiN. Has been done. However, in the case of this two-layer structure, if the process steps from the RTN film formation to the LP.SiN film formation are left unattended, the RTN
An organic substance is adsorbed on the surface of the film, and the latent period T similar to that when a natural oxide film is formed is generated by this organic substance, and eventually the film formation of LP-CVD SiN varies.

【0010】本発明は、前記事情に鑑み案出されたもの
であって、半導体基板の表面に残存する有機物の除去を
確実に行うことができ、下地膜の有機物の存在により有
機物に対して不安定な膜の成膜のばらつきを未然に防止
でき、この有機物に対して不安定な膜の処理の安定性を
向上することができる半導体装置の製造方法を提供する
ことを目的とする。
The present invention has been devised in view of the above circumstances, and it is possible to surely remove the organic substances remaining on the surface of the semiconductor substrate, and the presence of the organic substances in the underlayer prevents the organic substances from adhering to the organic substances. It is an object of the present invention to provide a method for manufacturing a semiconductor device, which can prevent variations in the formation of stable films in advance, and can improve the stability of the processing of films that are unstable with respect to organic substances.

【0011】また、本発明は、下地膜が有機物で汚染さ
れているような場合でも、O3 ガスクリーニングにより
有機物汚染を除去することができ、下地膜の有機物の存
在により有機物に対して不安定な膜の成膜時でも、膜厚
の安定した成膜が可能となる半導体製造装置を提供する
ことを目的とする。
Further, according to the present invention, even when the underlayer film is contaminated with organic matter, organic matter contamination can be removed by O3 gas cleaning, and the presence of organic matter in the underlayer film makes it unstable to organic matter. An object of the present invention is to provide a semiconductor manufacturing apparatus that enables stable film formation even when forming a film.

【0012】[0012]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、半導体基板上に下層配線パターンを形成
する工程と、前記下層配線パターンの形成後にこの下層
配線パターンの形成に用いた半導体製造装置と同一の半
導体製造装置内で高温のO3 ガスにより前記半導体基板
のクリーニングを行う工程と、前記クリーニングの終了
後に有機物に対して不安定な膜を成膜する工程とよりな
るものである。
In order to achieve the above object, the present invention is used for forming a lower layer wiring pattern on a semiconductor substrate and for forming the lower layer wiring pattern after the formation of the lower layer wiring pattern. It comprises a step of cleaning the semiconductor substrate with a high temperature O3 gas in the same semiconductor manufacturing apparatus as the semiconductor manufacturing apparatus, and a step of forming a film unstable to an organic substance after the cleaning is completed. .

【0013】また、本発明は、プラズマCVDあるいは
LP−CVDを行い、O3 ガス導入機能を備えた半導体
製造装置またはマルチ・チャンバを備えた半導体製造装
置において、O3 クリーニング・チャンバを備えること
を特徴とするものである。
Further, according to the present invention, in a semiconductor manufacturing apparatus which performs plasma CVD or LP-CVD and has an O3 gas introducing function or a semiconductor manufacturing apparatus having a multi-chamber, an O3 cleaning chamber is provided. To do.

【0014】[0014]

【作用】本発明によれば、半導体基板上に下層配線パタ
ーンを形成した半導体製造装置をそのまま使用して、O
3 ガスを導入して半導体基板をクリーニングし、半導体
基板表面の残留有機物と反応させ、COあるいはCO2
のような揮発生成物として除去し、残留有機物の除去後
に下地膜を介して有機物に対して不安定な膜を層間絶縁
膜として残留有機物の影響を受けないで成膜する。これ
により、半導体基板の表面に残存する有機物の除去を確
実に行うことができ、下地膜の有機物の存在により有機
物に対して不安定な膜の成膜のばらつきを未然に防止で
き、この有機物に対して不安定な膜の処理の安定性を向
上することができる。
According to the present invention, the semiconductor manufacturing apparatus in which the lower layer wiring pattern is formed on the semiconductor substrate is used as it is, and
3 Gas is introduced to clean the semiconductor substrate and react with residual organic substances on the surface of the semiconductor substrate to remove CO or CO 2
Is removed as a volatile product, and after the residual organic matter is removed, a film unstable to the organic matter is formed as an interlayer insulating film through the base film without being affected by the residual organic matter. As a result, it is possible to surely remove the organic substances remaining on the surface of the semiconductor substrate, and to prevent variations in film formation that are unstable with respect to the organic substances due to the presence of the organic substances in the base film. On the other hand, the stability of the treatment of the unstable film can be improved.

【0015】また、本発明によれば、O3 ガス導入機能
を備えた半導体製造装置またはマルチ・チャンバを備え
た半導体製造装置に設けたO3 クリーニング・チャンバ
にO3 ガスを導入することより、O3 クリーニング・チ
ャンバに収納されている半導体基板の表面に付着した残
留有機物がO3 ガスと反応して、O3 ガスのクリーニン
グ・チャンバから除去可能とし、その後の半導体基板に
形成する有機物に対して不安定な膜形成時に安定した成
膜レートで膜形成を行う。したがって、下地膜が有機物
で汚染されているような場合でも、O3 クリーニングに
より有機物汚染を除去することができ、下地膜の有機物
汚染に対して不安定な膜の成膜時でも、膜厚の安定した
成膜が可能となる。
Further, according to the present invention, by introducing the O3 gas into the O3 cleaning chamber provided in the semiconductor manufacturing apparatus having the O3 gas introducing function or the semiconductor manufacturing apparatus having the multi-chamber, the O3 cleaning Residual organic substances adhering to the surface of the semiconductor substrate housed in the chamber react with O3 gas to enable removal from the O3 gas cleaning chamber, and formation of a film unstable to organic substances subsequently formed on the semiconductor substrate. Sometimes the film is formed at a stable film formation rate. Therefore, even when the underlying film is contaminated with organic matter, the organic matter contamination can be removed by O3 cleaning, and the film thickness is stable even when a film unstable to the organic matter contamination of the underlying film is formed. It is possible to form a film.

【0016】[0016]

【実施例】以下本発明の半導体装置の製造方法及び半導
体製造装置の実施例について図面に基づき説明する。ま
ず、本発明の半導体装置の製造方法に適用される半導体
製造装置の実施例から説明する。図1は本発明の半導体
製造装置の概略的構成を示す構成説明図である。この図
1における21は半導体製造装置本体であり、半導体製
造装置本体21内にヒータが収納されている。ヒータは
シールド22により密閉され、かつシールドされてい
る。シールド22上には支持台23が設けられており、
支持台23上に処理すべき半導体基板24を載置するよ
うになっている。これらのシールド22、支持台23、
半導体基板24、ヒータは共に図示しないモータを主体
にした回転機構により、半導体製造装置本体21内で所
定速度で回転可能になっていると共に、シールド22の
部分が下部電極になっている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a method of manufacturing a semiconductor device and a semiconductor manufacturing apparatus of the present invention will be described below with reference to the drawings. First, an embodiment of a semiconductor manufacturing apparatus applied to the semiconductor device manufacturing method of the present invention will be described. FIG. 1 is a configuration explanatory view showing a schematic configuration of a semiconductor manufacturing apparatus of the present invention. Reference numeral 21 in FIG. 1 denotes a semiconductor manufacturing apparatus body, and a heater is housed in the semiconductor manufacturing apparatus body 21. The heater is sealed and shielded by a shield 22. A support 23 is provided on the shield 22,
The semiconductor substrate 24 to be processed is placed on the support table 23. These shield 22, support 23,
The semiconductor substrate 24 and the heater are both rotatable at a predetermined speed in the semiconductor manufacturing apparatus main body 21 by a rotating mechanism mainly composed of a motor (not shown), and the shield 22 is a lower electrode.

【0017】この下部電極に対向するように、半導体製
造装置本体21内の上部には、上部電極25が対峙して
いる。上部電極25には、13.56MHzの高周波電
圧を発生する高周波電源26から印加されるようになっ
ている。また、上部電極25を通して、反応ガスとして
O2 ガス27が半導体製造装置本体21内に導入される
ようになっているとともに、TEOS28も導入可能に
なっている。以上までの構成は、半導体製造装置の一般
的な概略構成であり、図1の実施例では、この構成にさ
らに、O3 ガス29を半導体製造装置本体21内に供給
可能な機能を持たせている点に特徴がある。
An upper electrode 25 faces the upper part of the semiconductor manufacturing apparatus main body 21 so as to face the lower electrode. A high frequency power source 26 that generates a high frequency voltage of 13.56 MHz is applied to the upper electrode 25. Further, O2 gas 27 as a reaction gas is introduced into the semiconductor manufacturing apparatus main body 21 through the upper electrode 25, and TEOS 28 can also be introduced. The configuration described above is a general schematic configuration of the semiconductor manufacturing apparatus. In the embodiment of FIG. 1, this configuration is further provided with a function of supplying the O3 gas 29 into the semiconductor manufacturing apparatus main body 21. The point is characteristic.

【0018】次に、以上のように構成された本発明の半
導体製造装置により、本発明の半導体装置の製造方法の
一実施例について説明する。図2は、この半導体装置の
製造方法の一実施例の処理手順を示すプロセス・フロー
を示すものであり、この図2において、まず、ステップ
S1の処理を実行する前に、図1の半導体製造装置本体
21内の支持台23上に半導体基板24を載置する。こ
の半導体基板24は、この実施例では、たとえば、図
7、図8で示したように、シリコン基板にソース、ドレ
インのn+ 拡散層、フィルド酸化膜、ゲート酸化膜を酸
化して形成されたポリシリコン・ゲート、BPSGにコ
ンタクト・ホールを形成して、Al の1層目の配線パタ
ーンを形成するためにAl を蒸着して、エッチングによ
りAl の1層目の配線のパターン化を行う前の段階の半
導体基板である。
Next, an embodiment of the method for manufacturing a semiconductor device of the present invention by the semiconductor manufacturing device of the present invention configured as described above will be described. FIG. 2 shows a process flow showing a processing procedure of an embodiment of the method for manufacturing the semiconductor device. In FIG. 2, first, before executing the processing of step S1, the semiconductor manufacturing shown in FIG. The semiconductor substrate 24 is placed on the support table 23 in the device body 21. In this embodiment, the semiconductor substrate 24 is formed by oxidizing a source / drain n + diffusion layer, a filled oxide film, and a gate oxide film on a silicon substrate, as shown in FIGS. Before forming a contact hole in the polysilicon gate and BPSG and evaporating Al to form the first wiring layer of Al, and before patterning the first wiring layer of Al by etching. It is a semiconductor substrate of a stage.

【0019】このようにAl の1層目の配線パターンを
形成する前の段階の半導体基板24をそのまま半導体製
造装置本体21内の支持台23上に載置したまま、すな
わちAl の1層目の配線パターン形成以降の製造処理過
程も引き続き半導体製造装置本体21を使用して、ステ
ップS1以降の製造工程処理を行う。図2のステップS
1で半導体基板24上に蒸着されたAl の上面にフォト
レジストを塗布して、フォトリソグラフィ技法によりフ
ォトレジストをパターン化するとともに、Al のエッチ
ングを行って、Al の1層目の配線パターンを形成す
る。
In this way, the semiconductor substrate 24 at the stage before the formation of the Al first wiring pattern is left as it is on the support base 23 in the semiconductor manufacturing apparatus body 21, that is, the first Al layer is formed. In the manufacturing process after the wiring pattern is formed, the semiconductor manufacturing apparatus main body 21 is continuously used to perform the manufacturing process after step S1. Step S in FIG.
1. Applying a photoresist on the upper surface of Al vapor-deposited on the semiconductor substrate 24 in 1 and patterning the photoresist by a photolithography technique, and etching Al to form a first wiring pattern of Al. To do.

【0020】次に、ステップS2に移行し、Al の1層
目の配線パターン上のフォトレジストを有機溶剤を用い
て除去する。この有機溶剤の使用により、Al の1層目
の配線パターン上や、BPSG膜上に有機物が残存して
いると、既述のごとく、層間絶縁膜の下地膜となるP−
TEOSがそのまま有機物に汚染された状態で形成され
ることになる。そこで、この実施例では、引き続き半導
体基板24を半導体製造装置本体21内の支持台23上
に載置したまま、P−TEOSの成膜処理工程前にこの
実施例の特徴となるステップS3でまず、半導体製造装
置本体21内にO3 ガス29を導入してO3 ガス29に
よる半導体基板24の残存有機物のクリーニング工程に
入る。このステップS3のO3 ガス29によるクリーニ
ング工程以降の詳細なプロセス・フローが図3に示され
ている。
Next, in step S2, the photoresist on the Al first wiring pattern is removed using an organic solvent. If organic matter remains on the Al first wiring pattern or on the BPSG film due to the use of this organic solvent, as described above, it becomes a base film of the interlayer insulating film.
TEOS is formed as it is in a state of being contaminated with organic substances. Therefore, in this embodiment, the semiconductor substrate 24 is continuously placed on the support base 23 in the semiconductor manufacturing apparatus main body 21 and before the P-TEOS film forming process, the step S3, which is a feature of this embodiment, is performed first. Then, the O3 gas 29 is introduced into the main body 21 of the semiconductor manufacturing apparatus, and the process of cleaning the remaining organic substances on the semiconductor substrate 24 by the O3 gas 29 is started. FIG. 3 shows a detailed process flow after the cleaning process using the O3 gas 29 in step S3.

【0021】この図3におけるステップS3aでは、引
き続き半導体基板24を半導体製造装置本体21内の支
持台23上に載置した状態とし、次いで、ステップS3
bで半導体基板24を半導体製造装置本体21内のヒー
タにより予熱して、半導体基板24の温度がO3 ガス2
9によるクリーニング処理を安定に行えるようにする。
半導体基板24の温度が所定の温度に達すると、ステッ
プS3cに移行し、半導体製造装置本体21内にO3 ガ
ス29を導入する。このO3 ガス29を半導体製造装置
本体21内に導入することにより、半導体基板24上の
残存有機物がO3 ガス29と反応して、CO、あるいは
CO2 のような揮発生成物として、半導体製造装置本体
21から排出することにより、半導体基板24上の残存
有機物を除去することができる。
In step S3a in FIG. 3, the semiconductor substrate 24 is continuously placed on the support base 23 in the semiconductor manufacturing apparatus body 21, and then step S3.
In step b, the semiconductor substrate 24 is preheated by the heater in the main body 21 of the semiconductor manufacturing apparatus, and the temperature of the semiconductor substrate 24 becomes O3 gas 2
The cleaning process by 9 can be performed stably.
When the temperature of the semiconductor substrate 24 reaches a predetermined temperature, the process proceeds to step S3c, and the O3 gas 29 is introduced into the semiconductor manufacturing apparatus main body 21. By introducing the O3 gas 29 into the semiconductor manufacturing apparatus main body 21, the residual organic matter on the semiconductor substrate 24 reacts with the O3 gas 29 to produce CO or CO2 as a volatile product, and the semiconductor manufacturing apparatus main body 21 is discharged. The organic substances remaining on the semiconductor substrate 24 can be removed by discharging the organic substance from the semiconductor substrate 24.

【0022】次いで、図2のプロセス・フローのステッ
プS4に移行し、残存有機物を除去した半導体基板24
上のAl の1層目の配線パターン上にO3 /TEOS
NSG膜の下地膜となるP−TEOSの成膜工程に移行
し、半導体製造装置本体21内にTEOS28を導入す
るとともに、高周波電源26から13.56MHzの高
周波電圧を上部電極25に印加し、半導体製造装置本体
21内にプラズマを発生させて、P−TEOSの成膜を
行う。P−TEOSの成膜は、O3 クリーニングと同じ
半導体製造装置本体21内で行うことができ、P−TE
OSの成膜が有機物の汚染から免れることになり、後述
のO3 /P−TEOS SNG膜の成膜工程を安定化す
ることができる。
Next, the process proceeds to step S4 of the process flow of FIG. 2 and the semiconductor substrate 24 from which the residual organic substances have been removed
O3 / TEOS on top of Al first layer wiring pattern
The process proceeds to a film forming process of P-TEOS which is a base film of the NSG film, TEOS 28 is introduced into the semiconductor manufacturing apparatus main body 21, and a high frequency voltage of 13.56 MHz is applied from the high frequency power source 26 to the upper electrode 25, and the semiconductor Plasma is generated in the manufacturing apparatus main body 21 to form a film of P-TEOS. The P-TEOS film formation can be performed in the same semiconductor manufacturing apparatus main body 21 as the O3 cleaning.
The film formation of the OS is avoided from the contamination of organic substances, and the film formation process of the O3 / P-TEOS SNG film described later can be stabilized.

【0023】P−TEOSの成膜後、ステップS5に移
行し、半導体製造装置本体21内にTEOS28,O3
ガス29を導入してCVD法により、O3 /P−TEO
SSNG膜の成膜を行う。このように、ステップS4で
のP−TEOSの成膜とステップS5でのO3 /P−T
EOS SNG膜の成膜工程を一括して表示したのが、
図3のプロセス・フローのステップS6であり、このス
テップS6の処理終了後、ステップS7で半導体製造装
置本体21内の真空引きを行い、半導体製造装置本体2
1内の支持台23から半導体基板24をステップS8で
取り出して、一連の処理工程を終了する。
After the P-TEOS film is formed, the process proceeds to step S5, in which TEOS 28, O3 is placed in the semiconductor manufacturing apparatus main body 21.
Gas 29 is introduced and the CVD method is used to produce O3 / P-TEO.
The SSNG film is formed. Thus, the film formation of P-TEOS in step S4 and the O3 / P-T in step S5 are performed.
The process of forming the EOS SNG film is displayed all at once.
This is step S6 in the process flow of FIG. 3, and after the processing of this step S6 is completed, the inside of the semiconductor manufacturing apparatus main body 21 is evacuated in step S7, and the semiconductor manufacturing apparatus main body 2
In step S8, the semiconductor substrate 24 is taken out from the support table 23 in the apparatus 1 and a series of processing steps is completed.

【0024】このように、この実施例でな、従来のプラ
ズマCVDにO3 ガス29を導入して下地膜のP−TE
OSの成膜前に半導体基板23の残存有機物のクリーニ
ングを行うようにしたものであり、これによって、O3
/P−TEOS SNG膜による層間絶縁膜の成膜を安
定した状態で行うことができる。なお、上記の半導体製
造装置の実施例では、平行平板の場合を例示している
が、高周波電力の供給方法は特に限定されない。
As described above, in this embodiment, the O 3 gas 29 is introduced into the conventional plasma CVD to form the P-TE of the base film.
The residual organic matter on the semiconductor substrate 23 is cleaned before the OS film is formed.
The / P-TEOS SNG film can be stably formed as the interlayer insulating film. In addition, in the above-described embodiment of the semiconductor manufacturing apparatus, the case of the parallel plate is illustrated, but the method of supplying the high frequency power is not particularly limited.

【0025】次に、本発明の半導体装置の製造方法の第
2の実施例について説明する。上記第1の実施例では、
O3 ガスによるクリーニングは、下地膜であるP−TE
OSの成膜前に行う場合について説明したが、この第2
の実施例では、層間絶縁膜となるO3 /P−TEOS
SNG膜の成膜工程前にO3 ガスによるクリーニングを
行う。すなわち、P−TEOSの膜の成膜後に所定時間
放置した状態であると、P−TEOSの膜の表面に有機
物が吸着される場合がある。そこで、O3 /P−TEO
S SNG膜の成膜工程前に図1で示した半導体製造装
置本体21のようなO3 /P−TEOS CVD装置に
O3 ガスを導入することにより、P−TEOSの表面に
吸着された有機物は前記第1の実施例の場合と同様に、
この吸着有機物がO3 ガスによりCOやCO2 などの揮
発生成物として除去する。これにより、前記第1の実施
例と同様の効果が得られる。
Next, a second embodiment of the semiconductor device manufacturing method of the present invention will be described. In the first embodiment,
Cleaning with O3 gas is performed by using P-TE which is the base film.
The case of performing before the OS film formation has been described.
In this embodiment, O3 / P-TEOS which becomes an interlayer insulating film is used.
Cleaning with O3 gas is performed before the step of forming the SNG film. That is, if the P-TEOS film is left for a predetermined time after being formed, organic substances may be adsorbed on the surface of the P-TEOS film. Therefore, O3 / P-TEO
By introducing O3 gas into the O3 / P-TEOS CVD apparatus such as the semiconductor manufacturing apparatus main body 21 shown in FIG. 1 before the S SNG film forming step, the organic matter adsorbed on the surface of P-TEOS is Similar to the case of the first embodiment,
The adsorbed organic substances are removed as volatile products such as CO and CO2 by O3 gas. As a result, the same effect as that of the first embodiment can be obtained.

【0026】次に、本発明の半導体製造装置の第2の実
施例について説明する。図4はこの半導体製造装置の第
2の実施例の概略的構成を示す構成説明図である。この
図4に示すように、常時真空状態を保持することがで
き、半導体基板の挿入、取り出しが可能になっているロ
ード・ロック室31の上部に蒸着チャンバ32が連結さ
れているとともに、O3 クリーニング・チャンバ33が
連結されている。蒸着チャンバ32は半導体基板の所定
の部位に所定の膜を形成するためにポリシリコンや、A
l などの配線パターンなどを蒸着して形成するチャンバ
であり、またO3 クリーニング・チャンバ33はO3 ガ
スにより半導体基板の所定部分に吸着されいる有機物を
反応させて、除去するためのものである。
Next, a second embodiment of the semiconductor manufacturing apparatus of the present invention will be described. FIG. 4 is a structural explanatory view showing a schematic structure of a second embodiment of this semiconductor manufacturing apparatus. As shown in FIG. 4, a vapor deposition chamber 32 is connected to the upper portion of a load / lock chamber 31 capable of constantly maintaining a vacuum state and capable of inserting / removing a semiconductor substrate, and O3 cleaning is performed. -The chamber 33 is connected. The deposition chamber 32 is made of polysilicon or A for forming a predetermined film on a predetermined portion of a semiconductor substrate.
The chamber is formed by vapor-depositing a wiring pattern such as l, and the O3 cleaning chamber 33 is for reacting and removing organic substances adsorbed on a predetermined portion of the semiconductor substrate by O3 gas.

【0027】図5は、O3 クリーニング・チャンバ33
の概略的構成を示す構成説明図である。図5において、
O3 クリーニング・チャンバ33内には、ヒータ34が
設けられており、ヒータ34上には、図示されていない
が支持台を介して半導体基板35が載置されるようにな
っている。また、O3 クリーニング・チャンバ33内の
上部電極25には、ヒータ34に対向して有機物クリー
ニング用のO3 ガス導入口36が設けられている。O3
ガス導入口36からO3 クリーニング・チャンバ33内
にO3 ガスが導入されるようになっている。
FIG. 5 shows the O3 cleaning chamber 33.
It is a configuration explanatory view showing a schematic configuration of. In FIG.
A heater 34 is provided in the O3 cleaning chamber 33, and a semiconductor substrate 35 is mounted on the heater 34 via a support base (not shown). Further, the upper electrode 25 in the O3 cleaning chamber 33 is provided with an O3 gas introducing port 36 for organic substance cleaning, facing the heater 34. O3
O3 gas is introduced into the O3 cleaning chamber 33 through the gas inlet 36.

【0028】次に、図4、図5に示す本発明の半導体製
造装置の第2の実施例により、DRAMにおける記憶用
のキャパシタを形成するためのSi N膜を成膜する本発
明の半導体装置の製造方法の第3の実施例について図6
のプロセス・フローに沿って説明する。まず、図6のス
テップS11でDRAMのキャパシタの下部電極を蒸着
チャンバ32内で形成した後に、ステップS12でRT
N(ラピッド・サーマル・ナイトライゼーション)処理
を行う。すなわち、ランプ・アニーラ内で、ランプで下
部電極を形成した半導体基板を加熱しながら、アンモニ
ヤを流すことにより、シリコン・ナイトライドを熱で形
成する。
Next, according to a second embodiment of the semiconductor manufacturing apparatus of the present invention shown in FIGS. 4 and 5, a semiconductor device of the present invention for forming a SiN film for forming a storage capacitor in a DRAM is formed. FIG. 6 for the third embodiment of the manufacturing method of FIG.
The process flow will be explained. First, the lower electrode of the DRAM capacitor is formed in the deposition chamber 32 in step S11 of FIG.
N (rapid thermal nitridation) processing is performed. That is, in the lamp annealer, while heating the semiconductor substrate on which the lower electrode is formed by the lamp, the ammonia nitride is flown to form the silicon nitride by heat.

【0029】このシリコン・ナイトライドはLP−Si
N膜の下地膜となるものであるが、このシリコン・ナイ
トライドにより、後述するLP−Si Nが自然酸化膜に
よる影響を防止されることになる。またシリコン・ナイ
トライド上に直接LP−Si N膜を成膜したのでは、前
述のように、LP−Si N膜の成膜時にシリコン・ナイ
トライド上に吸着れている有機物により、LP−Si N
膜の膜厚が影響される。そこで、この第3の実施例で
は、ステップS12でのRTN処理後に、ステップS1
3に移行して、O3 クリーニング工程移行する。このス
テップS13では、前記RTN処理をしてシリコン・ナ
イトライドを形成した半導体基板を蒸着チャンバ32か
らロード・ロック室31を経由して、大気に半導体基板
が触れることなく、半導体基板をO3 クリーニング・チ
ャンバ33に移送させる。
This silicon nitride is LP-Si
Although it serves as a base film of the N film, this silicon nitride prevents LP-SiN described later from being affected by the natural oxide film. Further, if the LP-SiN film is formed directly on the silicon nitride, as described above, the LP-SiN film is formed by the organic substances adsorbed on the silicon nitride at the time of forming the LP-SiN film. N
The film thickness is affected. Therefore, in the third embodiment, after the RTN process in step S12, step S1
Then, the process proceeds to 3 and the O3 cleaning process is performed. In this step S13, the semiconductor substrate on which the silicon nitride is formed by the RTN process is transferred from the vapor deposition chamber 32 through the load / lock chamber 31 to the atmosphere without the semiconductor substrate being exposed to O3 cleaning / cleaning. Transfer to chamber 33.

【0030】O3 クリーニング・チャンバ33内では、
半導体基板35をヒータ34上に設けられた支持台上に
載置させて、ヒータ34により半導体基板35が所定の
温度になるまで予熱しておき、この状態でO3 ガス導入
口36からO3 ガスを導入し、O3 クリーニング・チャ
ンバ33内で半導体基板35に吸着されている有機物と
O3 ガスとを反応させて、前記半導体装置の製造方法の
第1、第2の実施例の場合と同様に、有機物を半導体基
板から除去する。ステップS13でのO3 クリーニング
処理の終了後、ステップS14で半導体基板35をO3
クリーニング・チャンバ33内からロード・ロック室3
1を経由して半導体基板35が大気に触れることなく、
蒸着チャンバ32内に移送する。蒸着チャンバ32内で
は、LP−Si N膜の成膜の行い、DRAMのキャパシ
タの誘電体部分を形成する。
In the O3 cleaning chamber 33,
The semiconductor substrate 35 is placed on a support table provided on the heater 34 and preheated by the heater 34 until the semiconductor substrate 35 reaches a predetermined temperature. In this state, O3 gas is introduced from the O3 gas inlet 36. The organic substance adsorbed on the semiconductor substrate 35 is allowed to react with O3 gas in the O3 cleaning chamber 33 to react with the organic substance in the same manner as in the first and second embodiments of the semiconductor device manufacturing method. Are removed from the semiconductor substrate. After the O3 cleaning process in step S13 is completed, the semiconductor substrate 35 is O3 cleaned in step S14.
From the cleaning chamber 33 to the load lock chamber 3
Without exposing the semiconductor substrate 35 to the atmosphere via
It is transferred into the vapor deposition chamber 32. In the vapor deposition chamber 32, the LP-SiN film is formed to form the dielectric portion of the DRAM capacitor.

【0031】この半導体装置の製造方法の第3の実施例
の場合でも、LP−Si N膜の成膜前にO3 クリーニン
グを行って、シリコン・ナイトライドに吸着されている
有機物による汚染を防止して、LP−Si N膜の成膜を
行うから前記半導体装置の製造方法の第1、第2の実施
例の場合と同様にLP−Si N膜の成膜を安定して行う
ことができ、プロセス・マージンの拡大が可能となる。
Even in the case of the third embodiment of the method of manufacturing a semiconductor device, O3 cleaning is performed before forming the LP-SiN film to prevent contamination by organic substances adsorbed on silicon nitride. Since the LP-SiN film is formed, the LP-SiN film can be stably formed in the same manner as in the first and second embodiments of the semiconductor device manufacturing method. It is possible to expand the process margin.

【0032】なお、図4の実施例では、蒸着チャンバ3
2とO3 クリーニング・チャンバ33とを有するいわゆ
るマルチ・チャンバによる連続処理についての実施例を
例示したが、LP−CVDテャンバにO3 ガスを導入
し、図3に示したようなプロセス・フローで示すような
処理手順で同一チャンバ内でO3 クリーニングを行うよ
うにしても、同様の効果が得られる。この場合のLP−
CVDチャンバは枚葉型、バッチ型のいずれでもよい。
また、前記各実施例におけるO3 クリーニング処理時の
温度は常温、高温のいずれでも良いが、温度が高い程高
いクリーニング効果が得られる。
In the embodiment shown in FIG. 4, the vapor deposition chamber 3
Although an example of continuous processing by a so-called multi-chamber having 2 and O3 cleaning chamber 33 has been exemplified, O3 gas is introduced into the LP-CVD chamber and the process flow as shown in FIG. Even if the O3 cleaning is performed in the same chamber by various processing procedures, the same effect can be obtained. LP- in this case
The CVD chamber may be a single wafer type or a batch type.
The temperature during the O3 cleaning process in each of the above embodiments may be either room temperature or high temperature, but the higher the temperature, the higher the cleaning effect.

【0033】さらに、前記各実施例では、O3 /TEO
S NSG,LP−CVD Si Nの形成前にO3 クリ
ーニング処理を行う実施例ついて説明してきたが、、本
発明では、これに限定されるものではなく、半導体基板
の有機物によって不安定になるプロセスにおいて、有効
であることはいうまでもない。
Further, in each of the above embodiments, O3 / TEO
Although the embodiment in which the O3 cleaning treatment is performed before the formation of SNSG, LP-CVD SiN has been described, the present invention is not limited to this, and in the process of becoming unstable due to the organic substance of the semiconductor substrate. Needless to say, it is effective.

【0034】[0034]

【発明の効果】以上の説明で明らかなように、本発明
は、下層の配線パターンの形成後にこの下層の配線パタ
ーンの形成に用いた半導体製造装置と同一の半導体製造
装置内で高温のO3 ガスにより半導体基板のクリーニン
グ終了後に有機物に対して不安定な膜を成膜するように
したので、半導体基板の表面に残存する有機物の除去を
確実に行うことができ、下地膜の有機物の存在により有
機物に対して不安定な膜の成膜のばらつきを未然に防止
でき、この有機物に対して不安定な膜の処理の安定性を
向上することができる.
As is apparent from the above description, according to the present invention, after the formation of the lower wiring pattern, the high temperature O3 gas is generated in the same semiconductor manufacturing apparatus used for forming the lower wiring pattern. As a result, a film that is unstable with respect to organic substances is formed after the cleaning of the semiconductor substrate is completed.Therefore, it is possible to reliably remove the organic substances remaining on the surface of the semiconductor substrate. In contrast, it is possible to prevent variations in the formation of an unstable film, and improve the stability of the processing of the film that is unstable with respect to this organic substance.

【0035】また、本発明は、半導体製造装置にO3 ガ
ス導入機能を備えたO3 クリーニング・チャンバを設け
るようにしたので、下地膜が有機物で汚染されているよ
うな場合でも、O3 クリーニングにより有機物汚染を除
去することができ、下地膜の有機物の存在により有機物
に対して不安定な膜の成膜時でも、膜厚の安定した成膜
が可能となる。
Further, according to the present invention, since the semiconductor manufacturing apparatus is provided with the O3 cleaning chamber having the O3 gas introduction function, even when the base film is contaminated with the organic matter, the organic matter is contaminated by the O3 cleaning. Can be removed, and even when a film unstable to an organic substance due to the presence of the organic substance in the base film is formed, the film can be formed with a stable film thickness.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体製造装置の第1の実施例の概略
的構成を示す構成説明図である。
FIG. 1 is a structural explanatory view showing a schematic structure of a first embodiment of a semiconductor manufacturing apparatus of the present invention.

【図2】本発明の半導体装置の製造方法の第1の実施例
を説明するためのプロセス・フロー・チャートである。
FIG. 2 is a process flow chart for explaining the first embodiment of the method for manufacturing a semiconductor device of the present invention.

【図3】図2のプロセス・フロー・チャートの処理手順
の詳細な説明を行うためのプロセス・フロー・チャート
である。
FIG. 3 is a process flow chart for explaining a detailed processing procedure of the process flow chart of FIG.

【図4】本発明の半導体製造装置の第2の実施例の概略
的構成を示す構成説明図である。
FIG. 4 is a structural explanatory view showing a schematic structure of a second embodiment of the semiconductor manufacturing apparatus of the present invention.

【図5】図4の半導体製造装置におけるO3 クリーニン
グ・チャンバの概略的構成を示す構成説明図である。
5 is a configuration explanatory view showing a schematic configuration of an O3 cleaning chamber in the semiconductor manufacturing apparatus of FIG.

【図6】本発明の半導体装置の製造方法の第3の実施例
を説明するためのプロセス・フロー・チャートである。
FIG. 6 is a process flow chart for explaining a third embodiment of the method for manufacturing a semiconductor device of the present invention.

【図7】O3 /TEOS NSG膜を形成した従来の半
導体装置の構成を示す断面図である。
FIG. 7 is a sectional view showing the structure of a conventional semiconductor device having an O 3 / TEOS NSG film formed thereon.

【図8】有機物の影響を受けて膜厚が変動した状態でO
3 /TEOS NSG膜を形成した従来の半導体装置の
構成を示す断面図である。
FIG. 8 shows that when the film thickness fluctuates under the influence of organic matter,
It is sectional drawing which shows the structure of the conventional semiconductor device which formed the 3 / TEOS NSG film.

【図9】O3 /TEOS NSG膜を形成した従来の半
導体装置におけるO3 /TEOS NSG膜がAl の下
層配線パターンのスペースに対してO3 /TEOS N
SG膜が有機物の有無により成膜時に膜厚が変動する状
態を比較して示す特性図である。
FIG. 9 is a diagram illustrating a conventional semiconductor device having an O3 / TEOS NSG film formed thereon, wherein the O3 / TEOS NSG film is O3 / TEOS N with respect to a space of an Al lower wiring pattern.
FIG. 6 is a characteristic diagram showing a state in which the film thickness of the SG film varies depending on the presence or absence of an organic substance during film formation.

【図10】従来のDRAMの容量絶縁膜用のLP−CV
D Si Nが自然酸化膜の有無によってLP−CVD
Si Nの膜厚が影響を受ける状態を説明するための特性
図である。
FIG. 10 is a LP-CV for a capacitive insulating film of a conventional DRAM.
LPS-CVD depending on the presence or absence of a native oxide film
It is a characteristic view for explaining a state in which the film thickness of Si N is affected.

【符号の説明】[Explanation of symbols]

21 半導体製造装置本体 22,34 ヒータ 23 支持台 24,35 半導体基板 25 上部電極 26 高周波電源 27 O2 ガス 28 TEOS 29 O3 ガス 31 ロード・ロック室 32 蒸着チャンバ 33 O3 クリーニング・チャンバ 36 O3 ガス導入口 21 Semiconductor Manufacturing Equipment Main Body 22,34 Heater 23 Support Stand 24,35 Semiconductor Substrate 25 Upper Electrode 26 High Frequency Power Supply 27 O2 Gas 28 TEOS 29 O3 Gas 31 Load Lock Chamber 32 Deposition Chamber 33 O3 Cleaning Chamber 36 O3 Gas Inlet Port

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に下層配線パターンを形成
する工程と、 前記下層配線パターンの形成後にこの下層配線パターン
の形成に用いた半導体製造装置と同一の半導体製造装置
内で高温のO3 ガスにより前記半導体基板のクリーニン
グを行う工程と、 前記クリーニングの終了後に有機物に対して不安定な膜
を成膜する工程と、よりなる半導体装置の製造方法。
1. A step of forming a lower layer wiring pattern on a semiconductor substrate, and a step of forming high temperature O3 gas in the same semiconductor manufacturing apparatus as the semiconductor manufacturing apparatus used for forming the lower layer wiring pattern after the formation of the lower layer wiring pattern. A method of manufacturing a semiconductor device, comprising: a step of cleaning the semiconductor substrate; and a step of forming a film unstable to an organic substance after the cleaning is completed.
【請求項2】前記有機物に対して不安定な膜は、前記O
3 ガスによるクリーニングの終了後に前記下層配線パタ
ーン上に下地膜を介して層間絶縁膜用として形成される
O3/TEOS NSG膜であることを特徴とする請求
項1に記載の半導体装置の製造方法。
2. The film which is unstable to the organic matter is formed of the O 2
2. The method for manufacturing a semiconductor device according to claim 1, wherein the O3 / TEOS NSG film is formed on the lower wiring pattern as an interlayer insulating film via a base film after cleaning with 3 gas is completed.
【請求項3】 前記O3 ガスによりクリーニングを行う
工程は、前記半導体基板の表面に吸着する有機物によっ
て不安定となる膜の形成前に前記半導体基板の製造に用
いた半導体製造装置と同一の半導体製造装置内で行うこ
とを特徴とする請求項1に記載の半導体装置の製造方
法。
3. The step of performing cleaning with O 3 gas is the same semiconductor manufacturing apparatus used for manufacturing the semiconductor substrate before forming a film that becomes unstable due to organic substances adsorbed on the surface of the semiconductor substrate. The method for manufacturing a semiconductor device according to claim 1, wherein the method is performed in the device.
【請求項4】 前記O3 ガスによりクリーニングを行う
工程は、半導体基板に自然酸化膜の影響を受けやすい膜
の形成前に半導体基板の表面に吸着された有機物を除去
するために行うことを特徴とする請求項1に記載の半導
体装置の製造方法。
4. The step of cleaning with O 3 gas is carried out to remove organic substances adsorbed on the surface of the semiconductor substrate before forming a film susceptible to the natural oxide film on the semiconductor substrate. The method of manufacturing a semiconductor device according to claim 1.
【請求項5】 プラズマCVDあるいはLP−CVDを
行い、O3 ガス導入機能を備えた半導体製造装置または
マルチ・チャンバを備えた半導体製造装置において、O
3 クリーニング・チャンバを備えることを特徴とする半
導体製造装置。
5. A semiconductor manufacturing apparatus having an O3 gas introduction function or a semiconductor manufacturing apparatus having a multi-chamber, which is plasma CVD or LP-CVD,
3 A semiconductor manufacturing apparatus having a cleaning chamber.
JP7184628A 1995-06-27 1995-06-27 Manufacture of semiconductor device and semiconductor manufacturing apparatus Pending JPH0917776A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7184628A JPH0917776A (en) 1995-06-27 1995-06-27 Manufacture of semiconductor device and semiconductor manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7184628A JPH0917776A (en) 1995-06-27 1995-06-27 Manufacture of semiconductor device and semiconductor manufacturing apparatus

Publications (1)

Publication Number Publication Date
JPH0917776A true JPH0917776A (en) 1997-01-17

Family

ID=16156563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7184628A Pending JPH0917776A (en) 1995-06-27 1995-06-27 Manufacture of semiconductor device and semiconductor manufacturing apparatus

Country Status (1)

Country Link
JP (1) JPH0917776A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6629538B2 (en) 2001-01-16 2003-10-07 Hitachi, Ltd. Method for cleaning semiconductor wafers in a vacuum environment
US6643893B2 (en) 2001-01-16 2003-11-11 Hitachi, Ltd. Apparatus for cleaning semiconductor wafers in a vacuum environment
US6713401B2 (en) 2001-01-16 2004-03-30 Hitachi, Ltd. Method for manufacturing semiconductor device
US6977229B2 (en) 2002-07-25 2005-12-20 Renesas Technology Corp. Manufacturing method for semiconductor devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6629538B2 (en) 2001-01-16 2003-10-07 Hitachi, Ltd. Method for cleaning semiconductor wafers in a vacuum environment
US6643893B2 (en) 2001-01-16 2003-11-11 Hitachi, Ltd. Apparatus for cleaning semiconductor wafers in a vacuum environment
US6713401B2 (en) 2001-01-16 2004-03-30 Hitachi, Ltd. Method for manufacturing semiconductor device
US6977229B2 (en) 2002-07-25 2005-12-20 Renesas Technology Corp. Manufacturing method for semiconductor devices

Similar Documents

Publication Publication Date Title
US7288284B2 (en) Post-cleaning chamber seasoning method
US6156121A (en) Wafer boat and film formation method
US5843818A (en) Methods of fabricating ferroelectric capacitors
US6821854B2 (en) Method of manufacturing a semiconductor integrated circuit device
JPH07273063A (en) Semiconductor device and its manufacture
US7687844B2 (en) Semiconductor constructions
US6376328B1 (en) Method for producing capacitor elements, and capacitor element
US7384486B2 (en) Chamber cleaning method
KR100587049B1 (en) Method for manufacturing capacitor in semiconductor memory divice
JPH0917776A (en) Manufacture of semiconductor device and semiconductor manufacturing apparatus
JPH05167008A (en) Manufacturing method of semiconductor element
US6174817B1 (en) Two step oxide removal for memory cells
US6329237B1 (en) Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma
JP3957886B2 (en) Semiconductor device capacitor manufacturing method and semiconductor capacitor manufactured thereby
KR20040049659A (en) A method for forming a capacitor of a semiconductor device
KR970054022A (en) Capacitor Formation Method of Semiconductor Device
KR100303918B1 (en) Equipment for manufacturing capacitor of semiconductor device and method for fabricating capacitor using thereof
JP2687427B2 (en) Method for manufacturing semiconductor device
JP2001196562A (en) Method of manufacturing cylindrical capacitor element
JPH0278270A (en) Semiconductor memory device and manufacture thereof
JP2004247324A (en) Method of manufacturing ferroelectric capacitor
JP2003077901A (en) Method for manufacturing semiconductor device
KR100265345B1 (en) Method for fabricating high dielectric capacitor of semiconductor device
KR100190187B1 (en) Fabrication method of semiconductor device
JPH09270496A (en) Manufacture of semiconductor device