JPH09117185A - Real time output circuit for dc brushless motor - Google Patents

Real time output circuit for dc brushless motor

Info

Publication number
JPH09117185A
JPH09117185A JP7291956A JP29195695A JPH09117185A JP H09117185 A JPH09117185 A JP H09117185A JP 7291956 A JP7291956 A JP 7291956A JP 29195695 A JP29195695 A JP 29195695A JP H09117185 A JPH09117185 A JP H09117185A
Authority
JP
Japan
Prior art keywords
signal
output
buffer register
output circuit
brushless motor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7291956A
Other languages
Japanese (ja)
Inventor
Shinji Bansho
信治 番匠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7291956A priority Critical patent/JPH09117185A/en
Publication of JPH09117185A publication Critical patent/JPH09117185A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To make a real time output circuit for DC brushless motor respond at a high speed without being affected by interruption processing holding time, software processing time of a CPU, etc., by incorporating a selection circuit for selecting an external interruption signal as a transfer trigger in addition to the output signal of a timer in the output circuit. SOLUTION: A real time output circuit is constituted so that the circuit can transfer the content of a slave buffer register 9, namely, the OFF pattern of an PWM to an output latch 12 when an external interruption signal 14 is supplied to the register 9 or the content of another slave buffer register 22, namely, a fail-safe output pattern to the output latch 12 when another external interrupt signal 15 is supplied to the resistor 22. The hardware of the output circuit can be constituted so that a fail-safe output can be made by means of the interrupt signal 15 when the output of the PWM is turned off by using the interrupt signal 14. Therefore, the speed of response of the output circuit can be increased regardless of the speed of response to interruption and processing speed of the output circuit.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、DCブラシレスモ
ータ用リアルタイム出力回路に関し、特にシングルチッ
プマイコンによって構成されるDCブラシレスモータ制
御用のインバータ波形生成回路におけるDCブラシレス
モータ用リアルタイム出力回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a real-time output circuit for a DC brushless motor, and more particularly to a real-time output circuit for a DC brushless motor in an inverter waveform generation circuit for controlling a DC brushless motor which is composed of a single chip microcomputer.

【0002】[0002]

【従来の技術】図2は、DCブラシレスモータの構成を
示すブロック図である。
2. Description of the Related Art FIG. 2 is a block diagram showing the structure of a DC brushless motor.

【0003】図2を参照すると、DCブラシレスモータ
は、AC電源をDC電源に変換するためのAC/DCコ
ンバータ24と、DC電源から電圧信号と電流信号とを
取り出すための電圧電流検出回路26と、インバータ波
形を生成するインバータ波形生成回路29と、DCモー
タ32を駆動するドライバ30と、DCモータ32の回
転子の回転位置を検出する回転子位置検出回路33と、
を主要な構成として含む。
Referring to FIG. 2, the DC brushless motor includes an AC / DC converter 24 for converting an AC power supply into a DC power supply, and a voltage / current detection circuit 26 for extracting a voltage signal and a current signal from the DC power supply. An inverter waveform generation circuit 29 that generates an inverter waveform, a driver 30 that drives the DC motor 32, and a rotor position detection circuit 33 that detects the rotational position of the rotor of the DC motor 32.
Is included as a main configuration.

【0004】ここで、ドライバ30の駆動には信号のレ
ベルシフタ34が必要であり、ドライバ30を駆動する
ため専用のフォトカプラ等が用いられる。また、インバ
ータ波形生成回路29や各フォトカプラにはDC/DC
コンバータ35によって電源が供給される。
Here, a signal level shifter 34 is required to drive the driver 30, and a dedicated photocoupler or the like is used to drive the driver 30. In addition, DC / DC is used for the inverter waveform generation circuit 29 and each photocoupler.
Power is supplied by the converter 35.

【0005】AC/DCコンバータ24は、ダイオード
ブリッヂ、コンデンサ、コイル等で構成される倍波整流
回路である。
The AC / DC converter 24 is a harmonic rectifier circuit composed of a diode bridge, a capacitor, a coil and the like.

【0006】電圧電流検出回路26は、電圧については
抵抗分圧、電流についてはカレントトランス又はパワー
抵抗に現れる電圧を信号として出力する。また、予め決
められた所定の電圧レベルを超えたことをコンパレータ
等で検出して異常信号として出力する。
The voltage / current detection circuit 26 outputs, as a signal, a voltage that is divided by a resistance and a voltage that appears in a current transformer or a power resistance. Also, the fact that the voltage level exceeds a predetermined voltage level is detected by a comparator or the like and output as an abnormal signal.

【0007】インバータ波形生成回路29は、後述する
ようにインバータ制御用のシングルチップマイコンによ
って構成される。
The inverter waveform generation circuit 29 is composed of a single-chip microcomputer for controlling the inverter as described later.

【0008】回転子位置検出回路33には、フォトイン
タラプタ等の位置検出素子で直接回転子の位置を検出す
る方法や、モータのドライバが駆動していないコイルに
永久磁石である回転子の回転によって生じる起電力を抵
抗分圧やコンパレータによって分離して位置を検出する
方法等が用いられる。
The rotor position detecting circuit 33 uses a method of directly detecting the position of the rotor by a position detecting element such as a photo interrupter or a rotation of the rotor which is a permanent magnet in a coil not driven by a motor driver. A method is used in which the electromotive force generated is separated by a resistance voltage divider or a comparator to detect the position.

【0009】次に、図2を参照して、DCブラシレスモ
ータの動作を説明する。
Next, the operation of the DC brushless motor will be described with reference to FIG.

【0010】AC100Vの電源23は、AC/DCコ
ンバータ24によってDC200Vの電源25に変換さ
れる。電圧電流検出回路26は、電源電圧、電源電流を
それぞれ電圧信号27、電流信号28としてインバータ
波形生成回路29に伝える。ドライバ30は、インバー
タ波形生成回路29からのインバータ信号31によりD
C200Vの電源25をスイッチングしてDCモータ3
2を駆動する。回転子位置検出回路33は、DCモータ
32の回転子の回転位置を検出してインバータ波形生成
回路29にフィードバックする。
An AC / DC converter 24 converts an AC100V power supply 23 into a DC200V power supply 25. The voltage / current detection circuit 26 transmits the power supply voltage and the power supply current to the inverter waveform generation circuit 29 as a voltage signal 27 and a current signal 28, respectively. The driver 30 uses the inverter signal 31 from the inverter waveform generation circuit 29 to drive D
The DC motor 3 is switched by switching the power source 25 of C200V.
2 is driven. The rotor position detection circuit 33 detects the rotational position of the rotor of the DC motor 32 and feeds it back to the inverter waveform generation circuit 29.

【0011】図3は、3相DCモータ用ドライバの回路
図である。図3に示すように、3相DCモータ用ドライ
バは6個のトランジスタ41、42、…、46で構成さ
れる。
FIG. 3 is a circuit diagram of a driver for a three-phase DC motor. As shown in FIG. 3, the three-phase DC motor driver is composed of six transistors 41, 42 ,.

【0012】図4は、図3に示した3相DCモータ用ド
ライバに加えられるインバータ信号のタイミングチャー
トである。図4に示すように、インバータ波形発生回路
29によって生成されたインバータ信号31は1周期が
6パタンの波形からなる。
FIG. 4 is a timing chart of inverter signals applied to the driver for the three-phase DC motor shown in FIG. As shown in FIG. 4, the inverter signal 31 generated by the inverter waveform generation circuit 29 has a waveform of which one cycle has 6 patterns.

【0013】図5は、DCモータ内の線間電流とこの電
流によってDCモータ内のコイルに発生する磁界の向き
とを示す簡略化したベクトル図である。図5において
は、1周期を1回転として表している。
FIG. 5 is a simplified vector diagram showing the line current in the DC motor and the direction of the magnetic field generated in the coil in the DC motor by this current. In FIG. 5, one cycle is represented as one rotation.

【0014】図5に示すように回転子の位置に応じてD
Cモータ32内に流れる電流の方向を6通りにて制御す
るため、インバータ信号31は、図4に示すように1周
期が6通りのパタンに分けられている。そして、回転に
必要なトルクに応じてDCモータ32内に流れる電流を
制御するため、各パタンは6本のインバータ信号の内1
本がPWM(pulse width modulation、パルス幅変調)
波形となっている。
As shown in FIG. 5, depending on the position of the rotor, D
Since the direction of the current flowing in the C motor 32 is controlled in six ways, the inverter signal 31 is divided into patterns of which one cycle has six ways as shown in FIG. Then, in order to control the current flowing in the DC motor 32 according to the torque required for rotation, each pattern has one of the six inverter signals.
Books are PWM (pulse width modulation)
It has a waveform.

【0015】以下、図2ないし図5を参照して、DCモ
ータ32の駆動原理を説明する。
The driving principle of the DC motor 32 will be described below with reference to FIGS.

【0016】図3に示したドライバ30の回路図で
「P」、「N」と記されている配線36、37は、20
0VのDC電源25に接続される。一方、図3に示した
ドライバ30の回路図で「U」、「V」、「W」と記さ
れている配線38、39、40は、3相のDCモータ3
2に接続される。
The wirings 36 and 37 labeled "P" and "N" in the circuit diagram of the driver 30 shown in FIG.
It is connected to a 0 V DC power supply 25. On the other hand, the wirings 38, 39, and 40 marked with “U”, “V”, and “W” in the circuit diagram of the driver 30 shown in FIG.
2 is connected.

【0017】以下、図4に示した6通りのインバータ信
号パタン53、54、55、56、57、58がドライ
バ30に加えられる場合の動作を順に説明する。
The operation when the six inverter signal patterns 53, 54, 55, 56, 57 and 58 shown in FIG. 4 are applied to the driver 30 will be described below in order.

【0018】図4に示したインバータ信号パタン53に
おいては、インバータ信号(UP)47はアクティブで
あり、これにより図3のトランジスタ41がオンして配
線(U)38に200Vの電圧が生じる。一方、インバ
ータ信号(VN)51はアクティブ、インアクティブを
繰り返すPWM波形であり、これによりトランジスタ4
5がオン、オフを繰り返して配線(V)39に0V、ハ
イインピーダンスが繰り返し生じる。
In the inverter signal pattern 53 shown in FIG. 4, the inverter signal (UP) 47 is active, whereby the transistor 41 of FIG. 3 is turned on and a voltage of 200 V is generated on the wiring (U) 38. On the other hand, the inverter signal (VN) 51 has a PWM waveform in which active and inactive are repeated, which causes the transistor 4
5 is repeatedly turned on and off, and 0 V and high impedance are repeatedly generated in the wiring (V) 39.

【0019】従って、DCモータ32には配線(U)3
8と配線(V)39との間にPWMで制御された電流が
流れる。この関係を図5では矢印53で示す。ここで、
インバータ信号(VP)48、(WP)49、(UN)
50、(WN)52はアクティブではないため、トラン
ジスタ42、43、44、46はハイインピーダンスと
なる。
Therefore, the wiring (U) 3 is connected to the DC motor 32.
A current controlled by PWM flows between the wiring 8 and the wiring (V) 39. This relationship is indicated by arrow 53 in FIG. here,
Inverter signal (VP) 48, (WP) 49, (UN)
Since 50 and (WN) 52 are not active, the transistors 42, 43, 44 and 46 have high impedance.

【0020】図4に示したインバータ信号パタン54に
おいては、インバータ信号(UP)47はアクティブ、
インアクティブを繰り返すPWM波形であり、これによ
り図3のトランジスタ41がオン、オフを繰り返して配
線(U)38に200V、ハイインピーダンスが繰り返
し生じる。一方、インバータ信号(WN)52はアクテ
ィブであり、これによりトランジスタ46がオンして配
線(W)40に0Vの電圧が生じる。
In the inverter signal pattern 54 shown in FIG. 4, the inverter signal (UP) 47 is active,
This is a PWM waveform in which the inactive state is repeated. As a result, the transistor 41 of FIG. 3 is repeatedly turned on and off, and 200 V, high impedance is repeatedly generated in the wiring (U) 38. On the other hand, the inverter signal (WN) 52 is active, so that the transistor 46 is turned on and a voltage of 0 V is generated on the wiring (W) 40.

【0021】従って、DCモータ32には配線(U)3
8と配線(W)40との間にPWMで制御された電流が
流れる。この関係を図5では矢印54で示す。ここで、
インバータ信号(VP)48、(WP)49、(UN)
50、(VN)51はアクティブではないため、トラン
ジスタ42、43、44、45はハイインピーダンスと
なる。
Therefore, the wiring (U) 3 is connected to the DC motor 32.
A current controlled by PWM flows between the wiring 8 and the wiring (W) 40. This relationship is indicated by arrow 54 in FIG. here,
Inverter signal (VP) 48, (WP) 49, (UN)
Since 50 and (VN) 51 are not active, the transistors 42, 43, 44 and 45 have high impedance.

【0022】図4に示したインバータ信号パタン55に
おいては、インバータ信号(VP)48はアクティブで
あり、これにより図3のトランジスタ42がオンして配
線(V)39に200Vの電圧が生じる。一方、インバ
ータ信号(WN)52はアクティブ、インアクティブを
繰り返すPWM波形であり、これによりトランジスタ4
6がオン、オフを繰り返して配線(W)40に0V、ハ
イインピーダンスが繰り返し生じる。
In the inverter signal pattern 55 shown in FIG. 4, the inverter signal (VP) 48 is active, whereby the transistor 42 of FIG. 3 is turned on and a voltage of 200 V is generated on the wiring (V) 39. On the other hand, the inverter signal (WN) 52 has a PWM waveform that repeats active and inactive states.
6 is repeatedly turned on and off, and 0 V and high impedance are repeatedly generated in the wiring (W) 40.

【0023】従って、DCモータ32には配線(V)3
9と配線(W)40との間にPWMで制御された電流が
流れる。この関係を図5では矢印55で示す。ここで、
インバータ信号(UP)47、(WP)49、(UN)
50、(VN)51はアクティブではないため、トラン
ジスタ41、43、44、45はハイインピーダンスと
なる。
Therefore, the wiring (V) 3 is connected to the DC motor 32.
A current controlled by PWM flows between the wiring 9 and the wiring (W) 40. This relationship is indicated by arrow 55 in FIG. here,
Inverter signal (UP) 47, (WP) 49, (UN)
Since 50 and (VN) 51 are not active, the transistors 41, 43, 44 and 45 have high impedance.

【0024】図4に示したインバータ信号パタン56に
おいては、インバータ信号(VP)48はアクティブ、
インアクティブを繰り返すPWM波形であり、これによ
り図3のトランジスタ42がオン、オフを繰り返して配
線(V)39は200V、ハイインピーダンスが繰り返
し生じる。一方、インバータ信号(UN)50はアクテ
ィブであり、これによりトランジスタ44がオンして配
線(U)38に0Vの電圧が生じる。
In the inverter signal pattern 56 shown in FIG. 4, the inverter signal (VP) 48 is active,
This is a PWM waveform in which the inactive state is repeated. As a result, the transistor 42 in FIG. 3 is repeatedly turned on and off, and the wiring (V) 39 is repeatedly caused to have 200 V and high impedance. On the other hand, the inverter signal (UN) 50 is active, so that the transistor 44 is turned on and a voltage of 0 V is generated on the wiring (U) 38.

【0025】従って、DCモータ32には配線(V)3
9と配線(U)38との間にPWMで制御された電流が
流れる。この関係を図5では矢印56で示す。ここで、
インバータ信号(UP)47、(WP)49、(VN)
51、(WN)52はアクティブではないため、トラン
ジスタ41、43、45、46はハイインピーダンスと
なる。
Therefore, the wiring (V) 3 is connected to the DC motor 32.
A current controlled by PWM flows between the wiring 9 and the wiring (U) 38. This relationship is indicated by arrow 56 in FIG. here,
Inverter signal (UP) 47, (WP) 49, (VN)
Since 51 and (WN) 52 are not active, the transistors 41, 43, 45 and 46 have high impedance.

【0026】図4に示したインバータ信号パタン57に
おいては、インバータ信号(WP)49はアクティブで
あり、これにより図3のトランジスタ43がオンして配
線(W)40に200Vの電圧が生じる。一方、インバ
ータ信号(UN)50はアクティブ、インアクティブを
繰り返すPWM波形であり、これによりトランジスタ4
4がオン、オフを繰り返して配線(U)38に0V、ハ
イインピーダンスが繰り返し生じる。
In the inverter signal pattern 57 shown in FIG. 4, the inverter signal (WP) 49 is active, which turns on the transistor 43 in FIG. 3 to generate a voltage of 200 V on the wiring (W) 40. On the other hand, the inverter signal (UN) 50 has a PWM waveform that repeats active and inactive states.
4 is repeatedly turned on and off, and 0 V and high impedance are repeatedly generated in the wiring (U) 38.

【0027】従って、DCモータ32には配線(W)4
0と配線(U)38との間にPWMで制御された電流が
流れる。この関係を図5では矢印57で示す。ここで、
インバータ信号(UP)47、(VP)48、(VN)
51、(WN)52はアクティブではないため、トラン
ジスタ41、42、45、46はハイインピーダンスと
なる。
Therefore, the wiring (W) 4 is applied to the DC motor 32.
A current controlled by PWM flows between 0 and the wiring (U) 38. This relationship is indicated by arrow 57 in FIG. here,
Inverter signal (UP) 47, (VP) 48, (VN)
Since 51 and (WN) 52 are not active, the transistors 41, 42, 45 and 46 have high impedance.

【0028】図4に示したインバータ信号パタン58に
おいては、インバータ信号(WP)49はアクティブ、
インアクティブを繰り返すPWM波形であり、これによ
り図3のトランジスタ43がオン、オフを繰り返して配
線(W)40に200V、ハイインピーダンスが繰り返
し生じる。一方、インバータ信号(VN)51はアクテ
ィブであり、これによりトランジスタ45がオンして配
線(V)39に0Vの電圧が生じる。
In the inverter signal pattern 58 shown in FIG. 4, the inverter signal (WP) 49 is active,
This is a PWM waveform in which the inactive state is repeated, whereby the transistor 43 in FIG. 3 is repeatedly turned on and off, and 200 V, high impedance is repeatedly generated in the wiring (W) 40. On the other hand, the inverter signal (VN) 51 is active, whereby the transistor 45 is turned on and a voltage of 0 V is generated on the wiring (V) 39.

【0029】従って、DCモータ32には配線(W)4
0と配線(V)39との間にPWMで制御された電流が
流れる。この関係を図5では矢印58で示す。ここで、
インバータ信号(UP)47、(VP)48、(UN)
50、(WN)52はアクティブではないため、トラン
ジスタ41、42、44、46はハイインピーダンスと
なる。
Therefore, the wiring (W) 4 is applied to the DC motor 32.
A current controlled by PWM flows between 0 and the wiring (V) 39. This relationship is indicated by arrow 58 in FIG. here,
Inverter signal (UP) 47, (VP) 48, (UN)
Since 50 and (WN) 52 are not active, the transistors 41, 42, 44 and 46 have high impedance.

【0030】このように、図3に示した3相DCモータ
用ドライバに対して図4に示すようなインバータ信号を
加えることにより、図5に示すようなDCモータ32を
駆動する回転する電流(回転する磁界)を得ることがで
きる。
As described above, by adding the inverter signal as shown in FIG. 4 to the driver for the three-phase DC motor shown in FIG. 3, the rotating current ( A rotating magnetic field) can be obtained.

【0031】図6は、従来のDCブラシレスモータ用リ
アルタイム出力回路のブロック図である。図6に示すよ
うに、6本のインバータ信号の内1本をPWM出力とす
る波形を生成するインバータ波形生成回路は、例えば従
来のインバータ用マイコン(μPD78362A)を用
いて実現することができる。
FIG. 6 is a block diagram of a conventional real-time output circuit for a DC brushless motor. As shown in FIG. 6, an inverter waveform generation circuit that generates a waveform in which one of the six inverter signals is used as a PWM output can be realized by using, for example, a conventional inverter microcomputer (μPD78362A).

【0032】図6を参照すると、タイマカウンタ1はク
ロックをカウントして0からコンペアレジスタ10にセ
ットされている値までカウントアップする。なお、コン
ペアレジスタ3には予め0をセットしておく。
Referring to FIG. 6, the timer counter 1 counts the clock and counts up from 0 to the value set in the compare register 10. The compare register 3 is set to 0 in advance.

【0033】まず、タイマカウンタ1とコンペアレジス
タ3との一致信号によってスレーブバッファレジスタ7
の内容が出力ラッチ12に転送される。スレーブバッフ
ァレジスタ7には予めPWMがアクティブ(「ON」と
もいう)の場合の6本のインバータ信号に対応するビッ
トパタンがセットされている。例えば、図4のインバー
タ信号パタン55におけるインバータ信号(UP)4
7、(VP)48、(WP)49、(UN)50、(V
N)51、(WN)52を、それぞれbit5、bit
4、bit3、bit2、bit1、bit0に割り当
てるとすると、ビットパタンは“010001”とな
る。
First, the slave buffer register 7 is triggered by a match signal between the timer counter 1 and the compare register 3.
Is transferred to the output latch 12. Bit patterns corresponding to six inverter signals when PWM is active (also referred to as “ON”) are set in the slave buffer register 7 in advance. For example, the inverter signal (UP) 4 in the inverter signal pattern 55 of FIG.
7, (VP) 48, (WP) 49, (UN) 50, (V
N) 51 and (WN) 52 are replaced by bit5 and bit, respectively.
If it is assigned to 4, bit3, bit2, bit1, and bit0, the bit pattern becomes "010001".

【0034】次に、タイマカウンタ1とコンペアレジス
タ5との一致信号によってスレーブバッファレジスタ9
の内容が出力ラッチ12に転送される。スレーブバッフ
ァレジスタ9には予めPWMがインアクティブ(「OF
F」ともいう)の場合の6本のインバータ信号に対応す
るビットパタンがセットされている。例えば、図4のイ
ンバータ信号パタン55の場合にはビットパタンは“0
10000”となる。
Next, the slave buffer register 9 is triggered by a match signal between the timer counter 1 and the compare register 5.
Is transferred to the output latch 12. PWM is inactive in advance in the slave buffer register 9 (“OF
(Also referred to as “F”), bit patterns corresponding to the six inverter signals are set. For example, in the case of the inverter signal pattern 55 of FIG. 4, the bit pattern is "0.
It becomes 10,000 ".

【0035】図7は、図4のインバータ信号パタン55
におけるPWM出力を説明するためのタイミングチャー
トである。
FIG. 7 shows the inverter signal pattern 55 of FIG.
3 is a timing chart for explaining the PWM output in FIG.

【0036】図7に示すように、PWM出力は、その周
期がコンペアレジスタ10にセットされている値によっ
て決定され、そのON時間がコンペアレジスタ5にセッ
トされている値によって決定される。
As shown in FIG. 7, the PWM output has its cycle determined by the value set in the compare register 10, and its ON time is determined by the value set in the compare register 5.

【0037】ここで、1/6周期ごとにパタンを切り替
えるには、マスタバッファレジスタ6、8に、次のパタ
ンのインバータ信号に対応するビットパタンをセットし
ておく。
Here, in order to switch the pattern every 1/6 cycle, a bit pattern corresponding to the inverter signal of the next pattern is set in the master buffer registers 6 and 8.

【0038】すなわち、コンペアレジスタ、スレーブバ
ッファレジスタをダブルバッファ構成とし、それぞれに
対応するバッファレジスタ、マスタバッファレジスタに
値をセットすると、コンペアレジスタ10の値と一致す
るタイミングで、セットされている値がマスタバッファ
レジスタからスレーブバッファレジスタへといった具合
に転送される。
That is, when the compare register and the slave buffer register are configured as a double buffer and the values are set in the corresponding buffer register and master buffer register, respectively, the set value is changed at the same timing as the value of the compare register 10. Transfers are made from the master buffer register to the slave buffer register, and so on.

【0039】なお、従来のDCブラシレスモータ用リア
ルタイム出力回路では、コンペアレジスタ10の値と一
致するタイミングで割り込み処理を起動できるため、こ
のような割り込み処理を用いてそれぞれのバッファレジ
スタに値をセットすることにより、不正な動作、例えば
PWMのONパタンとOFFパタンが異なる回転位置用
のものになったりすることを防止してPWM周期に同期
したPWMパタンの切り替えを行うことができる。
In the conventional DC brushless motor real-time output circuit, interrupt processing can be started at the timing matching the value of the compare register 10. Therefore, such interrupt processing is used to set the value in each buffer register. As a result, it is possible to prevent the illegal operation, for example, the ON pattern and the OFF pattern of the PWM being for different rotational positions, and to switch the PWM pattern in synchronization with the PWM cycle.

【0040】また、従来のDCブラシレスモータ用リア
ルタイム出力回路では、電源電圧の急激な低下等の異常
や、電源電流の急激な過電流等の異常が発生した場合
に、そのような異常を外部のコンパレータ等で検出して
シングルチップマイコンに対して外部割り込みを発生さ
せ、シングルチップマイコンが割り込み処理として出力
ラッチの内容を書き換えることによりフェイルセーフ出
力を行っている。
Further, in the conventional DC brushless motor real-time output circuit, when an abnormality such as a sudden drop of the power supply voltage or an abnormality such as a sudden overcurrent of the power supply current occurs, such an abnormality is externally detected. An external interrupt is generated for the single-chip microcomputer by detection with a comparator, etc., and the single-chip microcomputer rewrites the contents of the output latch as an interrupt process to perform fail-safe output.

【0041】[0041]

【発明が解決しようとする課題】しかしながら、前述し
たような従来のDCブラシレスモータ用リアルタイム出
力回路では、シングルチップマイコンでのインバータ信
号の合成に際してのフェイルセーフ出力を外部割り込み
処理によって行うため、高速な割り込み処理回路と高速
なソフト処理を行えるCPUとが不可欠になるという問
題がある。
However, in the conventional DC brushless motor real-time output circuit as described above, since the fail-safe output at the time of synthesizing the inverter signals in the single-chip microcomputer is performed by the external interrupt processing, high speed operation is achieved. There is a problem that an interrupt processing circuit and a CPU capable of high-speed software processing are indispensable.

【0042】また、割り込み処理は優先順位の判定等で
保留される場合があり、またソフト処理時間も考慮する
と数μs〜数10μsの時間が必要になるため、過電流
に対するドライバの保護に要求される応答時間に間に合
わず、ドライバを破壊してしまう可能性があるという問
題がある。
Further, the interrupt processing may be suspended due to the determination of the priority order or the like, and considering the soft processing time, a time of several μs to several tens of μs is required. Therefore, it is required to protect the driver against overcurrent. There is a problem in that the driver may be destroyed in time for the response time.

【0043】従って、本発明は前記問題点に鑑みてなさ
れたものであり、過電流からドライバを有効に保護し、
またシステムの電源断への対応等を適切に行うことがで
きるDCブラシレスモータ用リアルタイム出力回路を提
供することを目的とする。
Therefore, the present invention has been made in view of the above problems, and effectively protects a driver from an overcurrent,
It is another object of the present invention to provide a real-time output circuit for a DC brushless motor, which can appropriately deal with a system power failure.

【0044】[0044]

【課題を解決するための手段】前記目的を達成するため
本発明は、タイマ出力信号に基づいてバッファレジスタ
の内容を出力ラッチに転送する機能を有するDCブラシ
レスモータ用リアルタイム出力回路において、前記タイ
マ出力信号以外に外部割り込み信号を転送トリガとして
選択するための選択回路を含むことを特徴とするDCブ
ラシレスモータ用リアルタイム出力回路を提供する。
To achieve the above object, the present invention provides a real-time output circuit for a DC brushless motor having a function of transferring the contents of a buffer register to an output latch based on a timer output signal. Provided is a real-time output circuit for a DC brushless motor, which includes a selection circuit for selecting an external interrupt signal as a transfer trigger in addition to a signal.

【0045】本発明のDCブラシレスモータ用リアルタ
イム出力回路によれば、タイマ出力信号だけでなく外部
割り込み信号によってもバッファレジスタから出力ラッ
チへの転送タイミングを選択できるため、従来のDCブ
ラシレスモータ用リアルタイム出力回路で必要とされる
割り込み処理の保留時間、CPUのソフト処理時間等に
影響を受けない高速な応答を実現することができる。
According to the real-time output circuit for DC brushless motor of the present invention, the transfer timing from the buffer register to the output latch can be selected not only by the timer output signal but also by the external interrupt signal. It is possible to realize a high-speed response that is not affected by the interrupt processing hold time required by the circuit, the CPU software processing time, and the like.

【0046】[0046]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0047】図1は、本発明の一実施形態に係るDCブ
ラシレスモータ用リアルタイム出力回路の構成を示すブ
ロック図である。
FIG. 1 is a block diagram showing the configuration of a real-time output circuit for a DC brushless motor according to an embodiment of the present invention.

【0048】図1を参照すると、本実施形態に係るDC
ブラシレスモータ用リアルタイム出力回路は、クロック
をカウントするアップカウンタであるタイマカウンタ1
と、PWMのONタイミングがセットされるバッファレ
ジスタ2及びコンペアレジスタ3と、PWMのOFFタ
イミングがセットされるバッファレジスタ4及びコンペ
アレジスタ5と、PWMのONパタンがセットされるマ
スタバッファレジスタ6及びスレーブバッファレジスタ
7と、PWMのOFFパタンがセットされるマスタバッ
ファレジスタ8及びスレーブバッファレジスタ9と、P
WM周期がセットされるコンペアレジスタ10と、出力
ラッチ12と、ゲート回路17、18と、ゲート回路1
7、18を制御するためのモードレジスタ16と、フェ
イルセーフ出力パタンを保持するスレーブバッファレジ
スタ22と、を主要な構成として含む。
Referring to FIG. 1, the DC according to the present embodiment.
The real-time output circuit for the brushless motor is a timer counter 1 which is an up counter that counts clocks.
A buffer register 2 and a compare register 3 in which the PWM ON timing is set, a buffer register 4 and a compare register 5 in which the PWM OFF timing is set, and a master buffer register 6 and a slave in which the PWM ON pattern is set. A buffer register 7, a master buffer register 8 and a slave buffer register 9 in which the OFF pattern of PWM is set, and P
A compare register 10 in which the WM cycle is set, an output latch 12, gate circuits 17 and 18, and a gate circuit 1
The main configuration includes a mode register 16 for controlling the Nos. 7 and 18, and a slave buffer register 22 holding a fail-safe output pattern.

【0049】次に、図1を参照して、本実施形態に係る
DCブラシレスモータ用リアルタイム出力回路の動作を
説明する。
Next, the operation of the DC brushless motor real-time output circuit according to the present embodiment will be described with reference to FIG.

【0050】コンペアレジスタ3には0がセットされて
おり、タイマカウンタ1とコンペアレジスタ3との一致
信号11に基づいてスレーブバッファレジスタ7にセッ
トされているPWMのONパタンが出力ラッチ12に転
送される。
Since 0 is set in the compare register 3, the PWM ON pattern set in the slave buffer register 7 is transferred to the output latch 12 based on the coincidence signal 11 between the timer counter 1 and the compare register 3. It

【0051】また、タイマカウンタ1とコンペアレジス
タ5との一致信号13に基づいてスレーブバッファレジ
スタ7にセットされているPWMのOFFパタンが出力
ラッチ12に転送される。
Further, the PWM OFF pattern set in the slave buffer register 7 is transferred to the output latch 12 based on the coincidence signal 13 between the timer counter 1 and the compare register 5.

【0052】タイマカウンタ1とコンペアレジスタ10
との一致信号に基づいてタイマカウンタ1はクリアさ
れ、割り込み要求を発生する。そして、同時にバッファ
レジスタ2の内容がコンペアレジスタ3へ、バッファレ
ジスタ4の内容がコンペアレジスタ5へ、マスタバッフ
ァレジスタ6の内容がスレーブバッファレジスタ7へ、
マスタバッファレジスタ8の内容がスレーブバッファレ
ジスタ9へ、それぞれ転送される。
Timer counter 1 and compare register 10
The timer counter 1 is cleared on the basis of the coincidence signal with, and an interrupt request is generated. At the same time, the contents of the buffer register 2 to the compare register 3, the contents of the buffer register 4 to the compare register 5, the contents of the master buffer register 6 to the slave buffer register 7,
The contents of the master buffer register 8 are transferred to the slave buffer register 9, respectively.

【0053】なお、タイマカウンタ1のカウントは0か
ら再度継続するため、PWMのONパタン、OFFパタ
ンが繰り返されることとなり、結果としてPWM出力が
継続して出力される。
Since the timer counter 1 continues counting from 0 again, the PWM ON pattern and OFF pattern are repeated, and as a result, the PWM output is continuously output.

【0054】ここで、本実施形態に係るDCブラシレス
モータ用リアルタイム出力回路においては、外部割り込
み信号14がスレーブバッファレジスタ7に加えられる
と、コンペアレジスタ5の一致信号と同様にスレーブバ
ッファレジスタ9の内容、すなわちPWMのOFFパタ
ンが出力ラッチ12に転送されるようにする。
Here, in the DC brushless motor real-time output circuit according to the present embodiment, when the external interrupt signal 14 is applied to the slave buffer register 7, the contents of the slave buffer register 9 are the same as the match signal of the compare register 5. That is, the PWM OFF pattern is transferred to the output latch 12.

【0055】また、外部割り込み信号15がスレーブバ
ッファレジスタ22に加えられると、コンペアレジスタ
20の一致信号と置き換えでスレーブバッファレジスタ
22の内容、すなわちフェイルセーフ出力パタン(ここ
では、ドライバをすべてOFFにする“00000
0”)が出力ラッチ12に転送されるようにする。
When the external interrupt signal 15 is applied to the slave buffer register 22, the content of the slave buffer register 22 is replaced by the match signal of the compare register 20, that is, the fail-safe output pattern (all drivers are turned off here). "000000
0 ″) is transferred to the output latch 12.

【0056】このようにすることにより、外部割り込み
信号14によってPWM出力をOFFすること、外部割
り込み信号15によってフェイルセーフ出力することが
ハードウェア的に実現できる。
By doing so, the PWM output can be turned off by the external interrupt signal 14 and the fail-safe output can be performed by the external interrupt signal 15 by hardware.

【0057】外部割り込み信号14の入力としては過電
流検出回路の信号を利用することができ、これによりド
ライバのトランジスタの過電流に対する保護を図ること
ができる。また、外部割り込み信号15の入力としては
電源電圧監視回路の信号を利用することができ、これに
より電源断でのフェイルセーフ出力とすることができ
る。
The signal of the overcurrent detection circuit can be used as the input of the external interrupt signal 14, and thus protection of the driver transistor from overcurrent can be achieved. Further, the signal of the power supply voltage monitoring circuit can be used as the input of the external interrupt signal 15, and thus the fail-safe output can be obtained when the power is cut off.

【0058】なお、外部割り込み信号14、15を出力
ラッチ12への転送タイミングとして有効とするか否か
は、モードレジスタ16への設定に基づいてゲート回路
17、18を制御することにより容易に行うことができ
る。
Whether the external interrupt signals 14 and 15 are valid as the transfer timing to the output latch 12 is easily determined by controlling the gate circuits 17 and 18 based on the setting in the mode register 16. be able to.

【0059】また、外部割り込み信号14、15に基づ
いて起動される割り込み処理により、さらに追加すべき
ソフトウェア処理を行うようにすることもできる。
Further, it is possible to perform software processing to be further added by the interrupt processing activated based on the external interrupt signals 14 and 15.

【0060】さらに、フェイルセーフ出力の別のパタン
をマスタバッファレジスタ21にセットしておき、必要
に応じてスレーブバッファレジスタ22に転送すること
もできる。
Further, another pattern of fail-safe output can be set in the master buffer register 21 and transferred to the slave buffer register 22 as needed.

【0061】以上説明したように、本実施形態に係るD
Cブラシレスモータ用リアルタイム出力回路では、バッ
ファレジスタから出力ラッチへのデータ転送をハードウ
ェアで直接制御するため、2クロック程度の時間で十分
応答が可能であり、クロックピッチが200nsであっ
ても0.4μs程度の時間で応答することができる。ま
た、割り込み応答機構が介在しないため、他の割り込み
処理が実行中であっても応答速度に影響がなく、さらに
CPUの介在もないため、低速の8ビットCPUであっ
ても応答速度には影響がないという利点を有する。
As described above, the D according to the present embodiment
In the C brushless motor real-time output circuit, since the data transfer from the buffer register to the output latch is directly controlled by hardware, a sufficient response is possible in a time of about 2 clocks, and even if the clock pitch is 200 ns, 0. It can respond in about 4 μs. In addition, since the interrupt response mechanism does not intervene, the response speed is not affected even when other interrupt processing is being executed, and since there is no CPU intervention, the response speed is affected even with a low-speed 8-bit CPU. There is no advantage.

【0062】以上、本発明の一実施形態を説明してきた
が、本発明はこのような実施の形態に限定されるもので
はなく、本発明の原理に準ずる各種の実施の形態を含
む。
Although one embodiment of the present invention has been described above, the present invention is not limited to such an embodiment and includes various embodiments according to the principle of the present invention.

【0063】[0063]

【発明の効果】以上説明したように、本発明のDCブラ
シレスモータ用リアルタイム出力回路によれば、バッフ
ァレジスタの内容を転送するタイミングをタイマ出力信
号(例えば、タイマカウンタとコンペアレジスタとの一
致信号)だけでなく外部割り込み信号に基づいても選択
できるようにしたため、割り込みの応答速度やソフトの
処理速度に拘らず高速な応答を実現することができ、P
WM出力の中断によるドライバのトランジスタの過電流
からの保護や、システムの電源断への対応等のためのフ
ェイルセーフ出力を、従来の割り込み処理で行うよりも
確実に行うことができる。
As described above, according to the real-time output circuit for a DC brushless motor of the present invention, the timing of transferring the contents of the buffer register is set to the timer output signal (for example, the coincidence signal between the timer counter and the compare register). Not only is it possible to select based on the external interrupt signal, it is possible to realize a high-speed response regardless of the interrupt response speed and software processing speed.
The fail-safe output for protecting the driver transistor from an overcurrent due to the interruption of the WM output and for dealing with the system power-off can be performed more reliably than the conventional interrupt processing.

【0064】また、本発明のDCブラシレスモータ用リ
アルタイム出力回路によれば、必要とされなくなった割
り込み処理の時間を他の用途に利用することができるた
め、ソフトウェア設計や開発の負担を減らすことができ
る。
Further, according to the real-time output circuit for the DC brushless motor of the present invention, it is possible to use the interrupt processing time which is no longer needed for other purposes, so that the load of software design and development can be reduced. it can.

【0065】さらに、本発明のDCブラシレスモータ用
リアルタイム出力回路によれば、割り込みの応答回路を
比較的単純な構成で実現することができるため、処理速
度の比較的低速な民生用のCPUを採用することがで
き、コストの低減を図ることができる。
Further, according to the DC brushless motor real-time output circuit of the present invention, since the interrupt response circuit can be realized with a relatively simple structure, a consumer CPU having a relatively low processing speed is adopted. Therefore, the cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態に係るDCブラシレスモー
タ用リアルタイム出力回路の構成を示すブロック図であ
る。
FIG. 1 is a block diagram showing a configuration of a real-time output circuit for a DC brushless motor according to an embodiment of the present invention.

【図2】DCブラシレスモータの構成を示すブロック図
である。
FIG. 2 is a block diagram showing a configuration of a DC brushless motor.

【図3】3相DCモータ用ドライバの回路図である。FIG. 3 is a circuit diagram of a driver for a three-phase DC motor.

【図4】3相DCモータ用ドライバに加えられるインバ
ータ信号のタイミングチャートである。
FIG. 4 is a timing chart of an inverter signal applied to a three-phase DC motor driver.

【図5】DCモータ内の線間電流とこの電流によってD
Cモータ内のコイルに発生する磁界の向きとを説明する
ための簡略化したベクトル図である。
FIG. 5 shows the line current in the DC motor and D
It is a simplified vector diagram for explaining the direction of the magnetic field generated in the coil in the C motor.

【図6】従来のDCブラシレスモータ用リアルタイム出
力回路の構成を示すブロック図である。
FIG. 6 is a block diagram showing a configuration of a conventional real-time output circuit for a DC brushless motor.

【図7】従来のDCブラシレスモータ用リアルタイム出
力回路におけるPWM出力を説明するためのタイミング
チャートである。
FIG. 7 is a timing chart for explaining PWM output in a conventional real-time output circuit for a DC brushless motor.

【符号の説明】[Explanation of symbols]

1 タイマカウンタ 2、4、19 バッファレジスタ 3、5、10、20 コンペアレジスタ 6、8、21 マスタバッファレジスタ 7、9、22 スレーブバッファレジスタ 11、13 コンペアレジスタ一致信号 12 出力ラッチ 14、15 外部割り込み信号 16 モードレジスタ 17、18 ゲート回路 23 AC100V電源 24 AC/DCコンバータ 25 DC200V電源 26 電圧電流検出回路 27 電圧信号 28 電流信号 29 インバータ波形生成回路 30 ドライバ 31 インバータ信号 32 DCモータ 33 回転子位置検出回路 34 レベルシフタ 35 DC/DCコンバータ 36 電源配線P(DC200V) 37 電源配線N(DC0V) 38 U相配線 39 V相配線 40 W相配線 41、42、…、46 トランジスタ 47 インバータ信号UP 48 インバータ信号VP 49 インバータ信号WP 50 インバータ信号UN 51 インバータ信号VN 52 インバータ信号WN 53 インバータ信号パタン(U−V) 54 インバータ信号パタン(U−W) 55 インバータ信号パタン(V−W) 56 インバータ信号パタン(V−U) 57 インバータ信号パタン(W−U) 58 インバータ信号パタン(W−V) 1 timer counter 2, 4, 19 buffer register 3, 5, 10, 20 compare register 6, 8, 21 master buffer register 7, 9, 22 slave buffer register 11, 13 compare register match signal 12 output latch 14, 15 external interrupt Signal 16 Mode register 17, 18 Gate circuit 23 AC100V power supply 24 AC / DC converter 25 DC200V power supply 26 Voltage / current detection circuit 27 Voltage signal 28 Current signal 29 Inverter waveform generation circuit 30 Driver 31 Inverter signal 32 DC motor 33 Rotor position detection circuit 34 level shifter 35 DC / DC converter 36 power supply wiring P (DC200V) 37 power supply wiring N (DC0V) 38 U-phase wiring 39 V-phase wiring 40 W-phase wiring 41, 42, ..., 46 Transistor 47 Inverter signal UP 48 Inverter signal VP 49 Inverter signal WP 50 Inverter signal UN 51 Inverter signal VN 52 Inverter signal WN 53 Inverter signal pattern (U-V) 54 Inverter signal pattern (U-W) 55 Inverter signal pattern (V-W) 56 Inverter signal pattern (V-U) 57 Inverter signal pattern (W-U) 58 Inverter signal pattern (W-V)

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】タイマ出力信号に基づいてバッファレジス
タの内容を出力ラッチに転送する機能を有するDCブラ
シレスモータ用リアルタイム出力回路において、 前記タイマ出力信号以外に外部割り込み信号を転送トリ
ガとして選択するための選択回路を含むことを特徴とす
るDCブラシレスモータ用リアルタイム出力回路。
1. A real-time output circuit for a DC brushless motor having a function of transferring the contents of a buffer register to an output latch based on a timer output signal, for selecting an external interrupt signal as a transfer trigger in addition to the timer output signal. A real-time output circuit for a DC brushless motor, which includes a selection circuit.
【請求項2】パルス幅変調のアクティブ期間のインバー
タ信号に対応するビットパタンを保持する第1のバッフ
ァレジスタと、 前記パルス幅変調のインアクティブ期間のインバータ信
号に対応するビットパタンを保持する第2のバッファレ
ジスタと、 を含み、タイマ出力信号に基づいて前記第1のバッファ
レジスタの内容又は前記第2のバッファレジスタの内容
を出力ラッチに転送する機能を有するDCブラシレスモ
ータ用リアルタイム出力回路において、 前記タイマ出力信号以外に外部割り込み信号を前記第2
のバッファレジスタに対する転送トリガとして選択する
ための選択回路を含むことを特徴とするDCブラシレス
モータ用リアルタイム出力回路。
2. A first buffer register which holds a bit pattern corresponding to an inverter signal in an active period of pulse width modulation, and a second buffer register which holds a bit pattern corresponding to an inverter signal in an inactive period of pulse width modulation. A real-time output circuit for a DC brushless motor having a function of transferring the content of the first buffer register or the content of the second buffer register to an output latch based on a timer output signal, In addition to the timer output signal, the external interrupt signal
Real-time output circuit for a DC brushless motor, including a selection circuit for selecting as a transfer trigger for the buffer register of the above.
【請求項3】フェイルセーフ出力パタンを保持する第3
のバッファレジスタをさらに含み、 前記タイマ出力信号以外に外部割り込み信号を前記第3
のバッファレジスタに対する転送トリガとして選択する
ための選択回路を含むことを特徴とする請求項2記載の
DCブラシレスモータ用リアルタイム出力回路。
3. A third means for holding a fail-safe output pattern.
Further including a buffer register, and an external interrupt signal in addition to the timer output signal,
3. The real-time output circuit for a DC brushless motor according to claim 2, further comprising a selection circuit for selecting it as a transfer trigger for the buffer register.
【請求項4】前記外部割り込み信号としてドライバの過
電流の検出信号を用いることを特徴とする請求項1又は
2記載のDCブラシレスモータ用リアルタイム出力回
路。
4. The real-time output circuit for a DC brushless motor according to claim 1, wherein a detection signal of a driver overcurrent is used as the external interrupt signal.
【請求項5】前記外部割り込み信号として電源電圧の監
視信号を用いることを特徴とする請求項1又は3記載の
DCブラシレスモータ用リアルタイム出力回路。
5. The real-time output circuit for a DC brushless motor according to claim 1, wherein a monitor signal of a power supply voltage is used as the external interrupt signal.
JP7291956A 1995-10-13 1995-10-13 Real time output circuit for dc brushless motor Pending JPH09117185A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7291956A JPH09117185A (en) 1995-10-13 1995-10-13 Real time output circuit for dc brushless motor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7291956A JPH09117185A (en) 1995-10-13 1995-10-13 Real time output circuit for dc brushless motor

Publications (1)

Publication Number Publication Date
JPH09117185A true JPH09117185A (en) 1997-05-02

Family

ID=17775646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7291956A Pending JPH09117185A (en) 1995-10-13 1995-10-13 Real time output circuit for dc brushless motor

Country Status (1)

Country Link
JP (1) JPH09117185A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5622591A (en) * 1979-08-01 1981-03-03 Hitachi Ltd Controller for motor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5622591A (en) * 1979-08-01 1981-03-03 Hitachi Ltd Controller for motor

Similar Documents

Publication Publication Date Title
CA2093242C (en) Brushless motor control system
US20040183490A1 (en) Electric motor control device
JP2004519183A (en) Drive circuit for brushless DC motor
JP5073018B2 (en) Power converter
EP3412886B1 (en) Cooling fan control device
JP3255167B2 (en) Switch reluctance motor control method and device
JPH09117185A (en) Real time output circuit for dc brushless motor
JP2009254107A (en) Controller of brushless dc motor
JP3245720B2 (en) DC motor control circuit
JP3471040B2 (en) Inverter device
JP4015368B2 (en) Brushless motor control device
JP2005218201A (en) Motor driving device
JP2001190086A (en) Current detection circuit and motor-controlling device provided with it
JP3398894B2 (en) Pre-drive circuit for brushless motor
JP3786149B2 (en) Overcurrent limiting method in inverter and inverter
JP4106898B2 (en) Motor lock signal output circuit
JP3230757B2 (en) Three-phase DC brushless motor
JPS63314191A (en) Speed controller for motor
JPH07163043A (en) Motor controller
JP2738110B2 (en) Driving device for brushless motor
Wilson Get Your Motor Running” with the MC68HC908MP16
JPH05161377A (en) Digital driver circuit
JP3285318B2 (en) Drive device for brushless DC motor
JP3475367B2 (en) DC brushless motor drive
JP4248619B2 (en) Motor drive circuit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980120