JPH09101809A - Bit unit sequencer system - Google Patents

Bit unit sequencer system

Info

Publication number
JPH09101809A
JPH09101809A JP25730395A JP25730395A JPH09101809A JP H09101809 A JPH09101809 A JP H09101809A JP 25730395 A JP25730395 A JP 25730395A JP 25730395 A JP25730395 A JP 25730395A JP H09101809 A JPH09101809 A JP H09101809A
Authority
JP
Japan
Prior art keywords
unit
units
data
sequence
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25730395A
Other languages
Japanese (ja)
Inventor
Hiroki Sato
弘樹 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP25730395A priority Critical patent/JPH09101809A/en
Publication of JPH09101809A publication Critical patent/JPH09101809A/en
Pending legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a bit unit sequencer system capable of largely reducing the number of required wires, easily corresponding to a change in a sequence and dispersing danger of disabling the control of an equipment when a power supply is lost or failed. SOLUTION: Bit sequence units 1a to 1d having a logic operation function for storing its own state and updating the state by the states of other units, input units 2a, 2b for fetching signals from the external through a terminal board T, output units 3a, 3b for fetching data from the units 1a to 1d and sending signals to the external equipment through the terminal board T, a programming device I/F unit 4 having a function for monitoring respective units and a function for setting the input and change of operation equations for respective units and data transmission order are connected through a transmission line 5 and a power supply line for respective units is divided into each controlled equipment unit and wired.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、機械式リレーによ
るハードシーケンス回路をシーケンサー(プログラマブ
ルコントローラ:PC)を使ったソフトフェアシーケン
スに置き換えるための手法に係り、ビット単位シーケン
サーシステムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for replacing a hard sequence circuit using a mechanical relay with a software sequence using a sequencer (programmable controller: PC), and more particularly to a bit-unit sequencer system.

【0002】[0002]

【従来の技術】現在シーケンスを組む場合、機械式リレ
ーによるリレーシーケンス回路か、プログラマブルコン
トローラ上のシーケンスプログラムで実現するのが一般
的である。
2. Description of the Related Art Currently, when a sequence is formed, it is generally realized by a relay sequence circuit using a mechanical relay or a sequence program on a programmable controller.

【0003】図7にリレーシーケンス回路の一例を示
す。通常リレーシーケンス回路はもっぱらリレーと外部
との信号の授受を行うための端子台、およびリレー間
や、リレーと端子台を接続するための配線から成ってお
り、これらの部品が1つ以上の盤の中に収納される。
FIG. 7 shows an example of a relay sequence circuit. Normally, a relay sequence circuit consists of a terminal block for exchanging signals between the relay and the outside, and wiring between the relays and for connecting the relay and the terminal block. These parts are one or more boards. Is housed inside.

【0004】リレーシーケンス回路では、複雑で大規模
な制御回路を組む場合やリレー、リレーシーケンス回路
を使わない場合は、そのシーケンスはプログラマブルコ
ントローラ上のシーケンスプログラムにより置き換えて
実現する。シーケンスプログラムでは、オン/オフの状
態だけでなく、数値処理や条件分岐が可能なので、非常
に複雑な制御も解決することができる。
In the relay sequence circuit, when a complicated and large-scale control circuit is assembled or the relay and the relay sequence circuit are not used, the sequence is realized by replacing it with a sequence program on the programmable controller. In the sequence program, not only the on / off state, but also numerical processing and conditional branching are possible, so very complicated control can be solved.

【0005】ただし、プログラマブルコントローラを使
った制御システムでも、プログラマブルコントローラの
故障により、機器の制御が全くできなくなることへの対
処として、リレーシーケンス回路による単純な運転/停
止回路を併用している(バックアップ回路)。
However, even in a control system using a programmable controller, a simple operation / stop circuit by a relay sequence circuit is also used as a countermeasure against the fact that the device cannot be controlled at all due to the failure of the programmable controller (backup). circuit).

【0006】[0006]

【発明が解決しようとする課題】リレーシーケンス回路
を使った場合は次のような問題点が生じる。 (1)大規模で複雑な制御を行うには、設計、組み立て
製造、試験に多くの手間と時間がかかり、製作期間が長
くなる。通常、回路はその都度異なるので、ほとんどす
べてのリレーシーケンス回路で、個別の設計と試験を行
う必要がある。
When the relay sequence circuit is used, the following problems occur. (1) To carry out large-scale and complicated control, much time and effort are required for designing, assembling, manufacturing, and testing, and the manufacturing period becomes long. Circuits are typically different from time to time, so almost every relay sequence circuit needs to be individually designed and tested.

【0007】(2)変更や修正を行う場合、配線を1本
1本変更する必要があり、容易ではない。ラッピングや
ドライバで電線を端子台に締め付けるので、簡単ではな
い。リレーの追加や制御盤の改造が必要な場合も多くあ
る。
(2) When making changes or corrections, it is not easy to change the wiring one by one. It is not easy because the wire is tightened to the terminal block with wrapping or screwdriver. In many cases, it is necessary to add relays or modify the control panel.

【0008】(3)装置(制御盤)が大きくなる。(3) The device (control panel) becomes large.

【0009】上記(1)〜(3)の欠点を補うため、リ
レーシーケンス回路をプログラマブルコントローラに置
き換え、シーケンスプログラムで実現した場合には、次
の問題点がある。 (4)プログラマブルコントローラが制御を受け持つ機
器を複数にすると、1台のプログラマブルコントローラ
の故障で複数台の機器が制御不能となり、制御回路の独
立性が保てない。
If the relay sequence circuit is replaced with a programmable controller and the program is realized by a sequence program in order to make up for the drawbacks (1) to (3), there are the following problems. (4) When the programmable controller has a plurality of devices under control, a plurality of devices cannot be controlled due to the failure of one programmable controller, and the independence of the control circuit cannot be maintained.

【0010】(5)単独運転を行う回路は、プログラマ
ブルコントローラ上では、リレー回路換算で10数個程
度の小さいプログラムで実現できる。現在ある容量の小
さいプログラマブルコントローラでは、数100〜10
00ステップ程度のプログラムステップを入力すること
ができる。従って単独運転シーケンスを、独立した小容
量プログラマブルコントローラで組んでも、無駄が多
い。
(5) On the programmable controller, the circuit for performing the independent operation can be realized by a small program of about 10 or more in terms of the relay circuit. In the existing small capacity programmable controller, several hundred to ten
About 100 program steps can be input. Therefore, there is a lot of waste even if the independent operation sequence is composed of independent small-capacity programmable controllers.

【0011】本発明は上記の点に鑑みてなされたもので
その目的は、必要とする配線を大幅に減らすとともに、
シーケンスの変更に容易に対応することができ、電源喪
失時や故障時に機器制御が不能になる危険を分散したビ
ット単位シーケンサーシステムを提供することにある。
The present invention has been made in view of the above points, and an object thereof is to significantly reduce wiring required and
It is an object of the present invention to provide a bit-by-sequencer system that can easily deal with sequence changes and that has a distributed risk of device control being disabled when power is lost or fails.

【0012】[0012]

【課題を解決するための手段】[Means for Solving the Problems]

(1)本発明は、シーケンスにより機器を制御するシー
ケンサーにおいて、自己状態を記憶するとともに、他ユ
ニットの状態を用いて状態状態を更新する論理演算機能
を有し、所定の順番でデータ送信を行う複数のビットシ
ーケンスユニットと、端子台を介して外部からの信号を
取り込んで、他ユニットの状態で演算を行って所定の順
番でデータを送信する複数の入力ユニットと、前記ビッ
トシーケンスユニットからのデータを取り込んで出力演
算式を演算し、外部出力時に緒条件を付加する機能を有
し、端子台を介して所定の順番で外部機器へ信号を送出
する出力ユニットと、前記各ユニットの状態をモニター
するとともに、各ユニットに対して演算式の入力、変
更、データ送出順の設定を行うプログラミング装置とを
設け、前記各ユニットおよびプログラミング装置を伝送
路を介して接続し、前記各ユニットの電源線は、被制御
機器単位で分割して配線し、前記プログラミング装置
は、所定の順番で各ユニットに動作指令を送出する動作
を繰り返し行い、前記各ユニットは、第1回目の動作指
令時にはデータ送出のみを行い、第2回目以降の動作指
令時には演算処理後にデータ送出を行うことを特徴と
し、 (2)前記所定の順番は、前記各ユニットに付与した認
識番号に沿った順番であることを特徴としている。
(1) According to the present invention, a sequencer for controlling a device by a sequence has a logical operation function of storing its own status and updating the status using the status of another unit, and transmits data in a predetermined order. Data from the bit sequence unit, a plurality of bit sequence units, a plurality of input units that receive signals from the outside through the terminal block, perform an operation in the state of other units, and transmit data in a predetermined order Has a function to calculate the output calculation formula and add the output condition to the external output, and monitor the status of each output unit and the output unit that sends signals to the external device in a predetermined order via the terminal block. In addition, each unit is provided with a programming device for inputting and changing arithmetic expressions and setting the data transmission order. And a programming device are connected via a transmission line, the power supply line of each unit is divided and wired in units of controlled devices, and the programming device performs an operation of sending an operation command to each unit in a predetermined order. Repeatedly, each unit only transmits data at the time of the first operation command, and at the time of the second and subsequent operation commands, performs data transmission after the arithmetic processing. (2) The predetermined order is It is characterized in that the order is in accordance with the identification number given to each unit.

【0013】(3)電源線と伝送路線の配線だけで済む
のでハードウエア回路の設計、製作が容易となる。プロ
グラミング装置によって各ユニット内の論理演算式を変
更するだけでシーケンスの変更が行われる。制御する機
器ごとに電源線が分割して配線されており、かつビット
ごとに演算を行うので、電源の喪失やユニットの故障に
よって機器制御が不能となるのは当該機器のみに限定さ
れる。
(3) Since only the wiring of the power supply line and the transmission line is required, the hardware circuit can be easily designed and manufactured. The sequence is changed only by changing the logical operation expression in each unit by the programming device. Since the power supply line is divided and wired for each device to be controlled and the operation is performed for each bit, the device control is limited to only the device concerned due to the loss of the power supply or the unit failure.

【0014】[0014]

【発明の実施の形態】以下図面を参照しながら本発明の
実施の形態を説明する。本発明では前記の問題点を解決
するために、単独運転回路のようなリレーシーケンス回
路を1ビットシーケンサーで置き換えるようにした。す
なわち、図1に示すように、1ビットシーケンサーのユ
ニットは、ビットシーケンスユニット1a〜1d、入力
ユニット2a,2b、出力ユニット3a,3b、プログ
ラミング装置I/Fユニット4の4種類を用意する。こ
れらのユニットは伝送路5によって盤単位または列盤単
位で接続されている。6a,6bは終端抵抗である。ま
た電源線は、制御される機器の単位で電源分割して配線
されている。これにより電源喪失による機器の停止を最
小限に抑えることができる。
Embodiments of the present invention will be described below with reference to the drawings. In the present invention, in order to solve the above-mentioned problems, a relay sequence circuit such as an independent operation circuit is replaced with a 1-bit sequencer. That is, as shown in FIG. 1, as the unit of the 1-bit sequencer, four kinds of units, that is, bit sequence units 1a to 1d, input units 2a and 2b, output units 3a and 3b, and programming device I / F unit 4 are prepared. These units are connected by a transmission line 5 in a panel unit or a row panel unit. 6a and 6b are terminating resistors. Further, the power supply line is laid by dividing the power supply in units of controlled equipment. As a result, it is possible to minimize the stoppage of the equipment due to the power loss.

【0015】前記ビットシーケンスユニット1a〜1d
の内部は図2のように構成される。内部は伝送路I/
F、全体の制御を行う制御部CTR、メモリー部10、
演算部(ビット演算ユニットLU)に大きく分けられ
る。メモリー部10は、自ユニットの認識番号ID、自
分の1つ前にデータ送信を行うユニットの認識番号(前
ユニット認識番号)PID、自ユニット状態メモリー
(1or0)BM1、他ユニット状態メモリー(1or
0)BM2、自分の状態を他ユニットの状態で更新する
ための論理演算式を持っている。
The bit sequence units 1a-1d
The inside of is configured as shown in FIG. Inside is transmission line I /
F, a control unit CTR for controlling the whole, a memory unit 10,
The operation unit (bit operation unit LU) is roughly divided. The memory unit 10 includes an identification number ID of its own unit, an identification number of a unit that transmits data immediately before itself (previous unit identification number) PID, an own unit status memory (1or0) BM1, and another unit status memory (1or
0) BM2, which has a logical operation formula for updating its own state with the state of another unit.

【0016】伝送路I/Fは、伝送路5上に送り出され
る他ユニットの認識番号とデータやプログラミング装置
I/Fユニット4からの論理演算式を受信したり、自分
の認識番号と状態を送出するためのインターフェイス部
である。
The transmission line I / F receives the identification number and data of another unit sent out on the transmission line 5, the logical operation formula from the programming device I / F unit 4, and sends out its own identification number and state. It is an interface unit for doing.

【0017】入力ユニット2a,2b、出力ユニット3
a,3bはビットシーケンサーシステムが、外部と信号
を取り合うためのユニットであり、図3、図4に示すよ
うに両者とも外部信号を接続するための端子台Tを持っ
ている。
Input units 2a and 2b, output unit 3
Reference numerals a and 3b are units for the bit sequencer system to exchange signals with the outside, and both have a terminal block T for connecting an external signal, as shown in FIGS.

【0018】入力ユニット2a,2bは外部からの信号
を他ユニットの状態で演算する演算部(ビット演算ユニ
ットLU)、制御部CTRおよび図2のメモリー部10
と同様のメモリー部20を持っている。出力ユニット3
a,3bも、外部に出力するときにインタロック等の条
件を付加できるように演算部(ビット演算ユニットL
U)、制御部CTRおよび図2のメモリー部10と同様
のメモリー部30を持っている。
The input units 2a and 2b are a calculation unit (bit calculation unit LU) for calculating a signal from the outside in a state of another unit, a control unit CTR and the memory unit 10 of FIG.
It has a memory section 20 similar to. Output unit 3
a and 3b are also provided with an operation unit (bit operation unit L so that conditions such as interlock can be added when output to the outside.
U), a control unit CTR and a memory unit 30 similar to the memory unit 10 of FIG.

【0019】プログラミング装置I/Fユニット4は図
5に示すように、各ユニットの状態をモニタしたり、演
算式の入力/変更、データ送出順の設定を行うためのプ
ログラミング装置40を接続するように構成されてい
る。
As shown in FIG. 5, the programming device I / F unit 4 is connected to a programming device 40 for monitoring the state of each unit, inputting / changing an arithmetic expression, and setting the data transmission order. Is configured.

【0020】尚、入力ユニット2a,2b、出力ユニッ
ト3a,3bの端子台Tの1点、1点の信号には認識番
号IDを持てるようにしておく。また電源線は、制御さ
れる機器の単位で電源分割して配線されている。これに
より電源喪失による機器の停止を最小限に抑えることが
できる。
It should be noted that the signals of one point and one point of the terminal block T of the input units 2a and 2b and the output units 3a and 3b can be provided with an identification number ID. Further, the power supply line is laid by dividing the power supply in units of controlled equipment. As a result, it is possible to minimize the stoppage of the equipment due to the power loss.

【0021】[0021]

【実施例】次に上記のように構成されたシーケンサーの
動作を図6のタイムチャートとともに述べる。各ユニッ
トは伝送路上に、自分の認識番号と、自分の状態(1又
は0)を送出する。ユニットが演算結果を送出する順番
は、プログラミング装置40から指定することができる
ようにし、各ユニットは自分の前にデータ送出を行うユ
ニットの認識番号(前ユニット認識番号と称する)も記
憶している。
EXAMPLE Next, the operation of the sequencer configured as described above will be described with reference to the time chart of FIG. Each unit sends its own identification number and its own status (1 or 0) on the transmission path. The order in which the units send the calculation results can be designated by the programming device 40, and each unit also stores the identification number of the unit that sends data before itself (referred to as the previous unit identification number). .

【0022】あるユニットが自己の認識番号と演算結果
を送出すると、他ユニットのうち、演算式内に、前記デ
ータを送出したユニットの認識番号を含むユニットは、
そのデータを取り込む。また前ユニット認識番号が、前
記送出された認識番号と一致するユニットは、今データ
を送出したユニットの次にデータの送出を行う。このよ
うにして順々にデータ送出を行う。
When a certain unit sends its own identification number and the operation result, among the other units, the unit containing the identification number of the unit that sent the data in the arithmetic expression is
Capture that data. Further, the unit whose previous unit identification number matches the transmitted identification number transmits the data next to the unit which has just transmitted the data. In this way, data is transmitted in sequence.

【0023】一番目に起動されるユニットの前ユニット
認識番号は、最後にデータ送出を行うユニットの認識番
号とする。これにより最後のユニットのデータ送出後、
再び先頭のユニットからデータの送出を行うことができ
る。
The front unit identification number of the first unit to be activated is the identification number of the unit which transmits the data last. By this, after sending the data of the last unit,
Data can be sent again from the head unit.

【0024】電源投入直後の起動は、適当なユニットを
選択して、プログラミング装置40から起動命令を与え
て、そのユニットからデータの送出を行う。演算式の計
算は、2回目のデータ送出から行う。各ユニットは2回
目のデータ送出の前に、前回のデータ送出中に取得した
他ユニットの状態を使って演算式を計算し、自己の状態
を更新し、その後にデータの送出を行う。
For activation immediately after power-on, an appropriate unit is selected, an activation command is given from the programming device 40, and data is transmitted from that unit. Calculation of the arithmetic expression is performed from the second data transmission. Prior to the second data transmission, each unit calculates an arithmetic expression using the states of the other units acquired during the previous data transmission, updates its own state, and then transmits the data.

【0025】入力ユニット2a,2bは外部からの信号
を、他のユニットの状態で演算をし、データを送出す
る。出力ユニット3a,3bは、ビットシーケンスユニ
ット1a〜1dからのデータをもとに出力演算式を計算
する。出力ユニット3a,3bが外部へ信号を出すタイ
ミングは、ビットシーケンサー同様、2回目以降のデー
タ送出の直前とする。
The input units 2a and 2b calculate signals from the outside in the state of other units and send data. The output units 3a and 3b calculate output arithmetic expressions based on the data from the bit sequence units 1a to 1d. Similar to the bit sequencer, the output units 3a and 3b output signals to the outside immediately before the second and subsequent data transmissions.

【0026】[0026]

【発明の効果】以上のように本発明によれば、次のよう
な優れた効果が得られる。 (1)配線を大きく減らし、ハードウェア回路の設計、
製作が容易になる。同じシーケンスをリレーシーケンス
回路で組んだ場合に比べ、電源線と伝送路線の配線だけ
で済み、かつ端子台からの配線も束線が不要となる。
As described above, according to the present invention, the following excellent effects can be obtained. (1) Greatly reduce wiring, hardware circuit design,
Manufacturing becomes easier. Compared to the case where the same sequence is built with a relay sequence circuit, only the wiring of the power supply line and the transmission line is required, and the wiring from the terminal block does not require a bundle.

【0027】(2)ユニットの状態信号は、参照できる
ユニットの数に制限がないので、リレーシーケンス回路
の接点数、すなわちリレーの個数を減らすことができ
る。
(2) Since the number of units that can be referred to by the unit status signal is not limited, the number of contacts in the relay sequence circuit, that is, the number of relays can be reduced.

【0028】(3)シーケンスの変更が非常に容易であ
る。シーケンスの変更はユニット内論理演算式をプログ
ラミング装置で変更するだけで良い。またユニットの増
設がある場合でも、取り付け空間があれば電源線と伝送
線のみ配線すれば良い。
(3) It is very easy to change the sequence. The sequence can be changed only by changing the in-unit logical operation formula with a programming device. Even if the unit is expanded, if there is mounting space, only the power supply line and the transmission line should be wired.

【0029】(4)試験にかける時間を大きく削減でき
る。配線、束線を減らしたため、配線チェックに要する
時間を大幅に減らすことができる。
(4) The time required for the test can be greatly reduced. Since the number of wires and bundles is reduced, the time required for checking the wires can be significantly reduced.

【0030】(5)単独運転回路を組んでも無駄がな
い。必要なだけユニットを用意すれば良いので、プログ
ラマブルコントローラのようにプログラムメモリの大き
さと実際のプログラムの大きさが著しく異なるというこ
とは避けることができる。
(5) There is no waste even if an independent operation circuit is assembled. Since it suffices to prepare as many units as necessary, it is possible to avoid the size of the program memory and the size of the actual program being remarkably different from each other as in the programmable controller.

【0031】(6)ユニット分割による危険分散を内包
している。すなわち、制御する機器ごとに電源線を分岐
させ、かつビットごとに演算を行うので、電源の喪失や
ユニットの故障によって機器の制御が不能となるのは、
当該機器のみに限定することができる。
(6) The risk dispersion due to unit division is included. That is, since the power supply line is branched for each device to be controlled and the operation is performed for each bit, it is impossible to control the device due to loss of power or failure of the unit.
It can be limited to only the device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を表し、(a)は全体のシス
テム構成を示すブロック図、(b)は各ユニットのデー
タ送出の実行順番を示す説明図。
FIG. 1 is a block diagram showing an entire system configuration according to an embodiment of the present invention, and FIG. 1 (b) is an explanatory diagram showing an execution order of data transmission of each unit.

【図2】本発明のビットシーケンスユニットを示す構成
図。
FIG. 2 is a configuration diagram showing a bit sequence unit of the present invention.

【図3】本発明の入力ユニットを示す構成図。FIG. 3 is a configuration diagram showing an input unit of the present invention.

【図4】本発明の出力ユニットを示す構成図。FIG. 4 is a configuration diagram showing an output unit of the present invention.

【図5】本発明のプログラミング装置I/Fユニットを
示す構成図。
FIG. 5 is a configuration diagram showing a programming device I / F unit of the present invention.

【図6】本発明の動作を説明するためのタイムチャー
ト。
FIG. 6 is a time chart for explaining the operation of the present invention.

【図7】従来のプログラマブルコントローラおよびリレ
ーシーケンス回路の一例を示す構成図。
FIG. 7 is a configuration diagram showing an example of a conventional programmable controller and a relay sequence circuit.

【符号の説明】[Explanation of symbols]

1a〜1d…ビットシーケンスユニット 2a,2b…入力ユニット 3a,3b…出力ユニット 4…プログラミング装置I/Fユニット 5…伝送路 10,20,30…メモリー部 40…プログラミング装置 1a to 1d ... Bit sequence unit 2a, 2b ... Input unit 3a, 3b ... Output unit 4 ... Programming device I / F unit 5 ... Transmission line 10, 20, 30 ... Memory unit 40 ... Programming device

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 シーケンスにより機器を制御するシーケ
ンサーにおいて、自己状態を記憶するとともに、他ユニ
ットの状態を用いて状態を更新する論理演算機能を有
し、所定の順番でデータ送信を行う複数のビットシーケ
ンスユニットと、端子台を介して外部からの信号を取り
込んで、他ユニットの状態で演算を行って所定の順番で
データを送信する複数の入力ユニットと、前記ビットシ
ーケンスユニットからのデータを取り込んで出力演算式
を演算し、外部出力時に緒条件を付加する機能を有し、
端子台を介して所定の順番で外部機器へ信号を送出する
出力ユニットと、前記各ユニットの状態をモニターする
とともに、各ユニットに対して演算式の入力、変更、デ
ータ送出順の設定を行うプログラミング装置とを設け、 前記各ユニットおよびプログラミング装置を伝送路を介
して接続し、前記各ユニットの電源線は、被制御機器単
位で分割して配線し、前記プログラミング装置は、所定
の順番で各ユニットに動作指令を送出する動作を繰り返
し行い、前記各ユニットは、第1回目の動作指令時には
データ送出のみを行い、第2回目以降の動作指令時には
演算処理後にデータ送出を行うことを特徴とするビット
単位シーケンサーシステム。
1. A sequencer for controlling a device by a sequence, which has a logical operation function of storing a self-state and updating the state by using a state of another unit, and transmitting a plurality of bits in a predetermined order. A sequence unit, a plurality of input units that receive signals from the outside via the terminal block, perform operations in the state of other units, and transmit data in a predetermined order, and capture data from the bit sequence unit. It has the function of calculating the output calculation formula and adding the condition to the external output.
An output unit that sends signals to external devices in a predetermined order via the terminal block, and programming that monitors the status of each unit and inputs, changes, and sets the data transmission order for each unit A device is provided, the respective units and the programming device are connected via a transmission line, the power supply line of each unit is divided and wired in units of controlled devices, and the programming device is arranged in each unit in a predetermined order. The above-mentioned units repeatedly perform the operation of transmitting the operation command to the first unit, and each unit transmits only the data when the first operation command is issued, and transmits the data after the arithmetic processing at the second and subsequent operation commands. Unit sequencer system.
【請求項2】 前記所定の順番は、前記各ユニットに付
与した認識番号に沿った順番であることを特徴とする請
求項1に記載のビット単位シーケンサーシステム。
2. The bit sequencer system according to claim 1, wherein the predetermined order is an order according to an identification number given to each unit.
JP25730395A 1995-10-04 1995-10-04 Bit unit sequencer system Pending JPH09101809A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25730395A JPH09101809A (en) 1995-10-04 1995-10-04 Bit unit sequencer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25730395A JPH09101809A (en) 1995-10-04 1995-10-04 Bit unit sequencer system

Publications (1)

Publication Number Publication Date
JPH09101809A true JPH09101809A (en) 1997-04-15

Family

ID=17304495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25730395A Pending JPH09101809A (en) 1995-10-04 1995-10-04 Bit unit sequencer system

Country Status (1)

Country Link
JP (1) JPH09101809A (en)

Similar Documents

Publication Publication Date Title
US5551053A (en) System and Method for assigning addresses to I/O devices in a control network and for verifying the assigned address of the devices
JP4143712B2 (en) Intelligent current distribution system for vehicle and method of manufacturing the system
US7774073B2 (en) Modular programmable automation controller with multi-processor architecture
EP3629114A1 (en) High availability industrial automation system having primary and secondary industrial automation controllers and method of communicating information over the same
KR100689323B1 (en) Fieldbus network multiplexing system
CN110663222B (en) Processing process data
EP3026556B1 (en) Event generation management for an industrial controller
JP5954338B2 (en) Instrumentation system and maintenance method thereof
EP3547049B1 (en) Safety control system and safety control unit
JP3292300B2 (en) Fieldbus system
US11740604B2 (en) Control device
US20110173354A1 (en) Hardware Based Connection State Machine With Built In Timers
JPH09101809A (en) Bit unit sequencer system
US7324464B2 (en) Communication system with connectable interface device
JP2006172148A (en) Operation control system
KR0146623B1 (en) Programmable controller with excusion control
JP3916803B2 (en) Supervisory control system
JPH1139002A (en) Backup system for controller
US6964045B1 (en) Multiple program storage within a programmable logic controller system
JP2005243001A (en) Method for updating controller, control system and input-output device
JPH06245280A (en) Information transmitter
JP2002169602A (en) General-purpose functional circuit and general-purpose unit for programmable controller
WO1997004371A1 (en) Management system of numerical controller by information processor equipped with software processing function
JPH06214601A (en) Back-up device for equipment controller
JPH07108385A (en) Communication network system for resistance welding machine