JPH089938Y2 - Gain control circuit for PCM playback device - Google Patents
Gain control circuit for PCM playback deviceInfo
- Publication number
- JPH089938Y2 JPH089938Y2 JP1989119936U JP11993689U JPH089938Y2 JP H089938 Y2 JPH089938 Y2 JP H089938Y2 JP 1989119936 U JP1989119936 U JP 1989119936U JP 11993689 U JP11993689 U JP 11993689U JP H089938 Y2 JPH089938 Y2 JP H089938Y2
- Authority
- JP
- Japan
- Prior art keywords
- gain control
- circuit
- control circuit
- sampling frequency
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【考案の詳細な説明】 （イ） 産業上の利用分野 本考案はデジタル／アナログコンバータ（以下、D/A
コンバータと称す）を用いたPCM再生装置のゲインコン
トロール回路に関するものである。[Detailed description of the device] (b) Industrial field of application The present invention is a digital / analog converter (hereinafter, D / A).
It is related to the gain control circuit of the PCM playback device using a converter).
（ロ） 従来の技術 第４図にPCM再生装置におけるD/A変換部のブロック図
を示し、以下に説明する。同図に於いて、（１）はデジ
タルシグナルプロセッサ回路（以下、DSPと称す）また
はデジタルインターフェース回路（以下、DI/Oと称す）
からオーディオデータ（DATA）、ビットクロック（BC
K）、サンプリング周波数（EXFS2）の情報が入力される
D/Aコンバータで、ここではフィリップス製のD/Aコンバ
ータSAA7320を用いている。（２）（２）は前記D/Aコン
バータ（１）に接続される左側及び右側第１アンプ、
（３）、（３）は前記左側及び右側第１アンプ（２）
（２）に接続される左側及び右側ローパスフィルタ、
（４）、（４）は前記左側及び右側ローパスフィルタ
（３）、（３）に接続され信号レベルを増幅する左側及
び右側第２アンプ、（５）（５）は前記左側及び右側第
２アンプ（４）、（４）に接続される左側及び右側ライ
ンアウトである。(B) Prior Art FIG. 4 shows a block diagram of a D / A converter in a PCM reproducing apparatus, which will be described below. In the figure, (1) is a digital signal processor circuit (hereinafter referred to as DSP) or a digital interface circuit (hereinafter referred to as DI / O)
To audio data (DATA), bit clock (BC
K), sampling frequency (EXFS2) information is input
This is a D / A converter, and here the SAA7320 D / A converter manufactured by Philips is used. (2) (2) are left and right first amplifiers connected to the D / A converter (1),
(3) and (3) are the left and right first amplifiers (2)
Left and right low pass filters connected to (2),
(4) and (4) are left and right second amplifiers connected to the left and right low-pass filters (3) and (3) to amplify the signal level, and (5) and (5) are the left and right second amplifiers. (4) and left and right lineouts connected to (4).
上記構成のPCM再生装置に於いて、オーディオデータ
（DATA）、ビットクロック（BCK）、サンプリング周波
数（EXFS2）の情報がD/Aコンバータ（１）に入力され、
この入力された情報に応じてD/Aコンバータ（１）から
アナログ信号が出力されて左側及び右側の第１アンプ
（２）（２）、ローパスフィルタ（３）（３）、第２ア
ンプ（４）（４）を通じて所定のレベル迄増幅されてラ
インアウト（５）（５）から出力される。In the PCM playback device with the above configuration, the audio data (DATA), bit clock (BCK), sampling frequency (EXFS2) information is input to the D / A converter (1),
An analog signal is output from the D / A converter (1) according to the input information, and the left and right first amplifiers (2) and (2), the low-pass filters (3) and (3), and the second amplifier (4) ) (4) and amplified to a predetermined level and output from the line outs (5) and (5).
前述したようにD/Aコンバータにビットストリーム方
式のD/Aコンバータ（フィリップス製のD/Aコンバータ品
番SAA7320）を用いると、サンプリング周波数に応じて
アナログ出力レベルが変化する。サンプリング周波数48
KHz時を基準にすると、44.1KHzで−0.73dB、32KHzで−
3.52dB変化する。As described above, when a bit stream type D / A converter (D / A converter part number SAA7320 manufactured by Philips) is used as the D / A converter, the analog output level changes according to the sampling frequency. Sampling frequency 48
Based on KHz, -0.73dB at 44.1KHz, -0.73dB at 32KHz
It changes by 3.52 dB.
（ハ） 考案が解決しようとする課題 上記したビットストリーム方式のD/Aコンバータを用
いたPCM再生装置では、サンプリング周波数が変化した
場合、再生レベルが変動し、聴感上及び操作上において
問題があった。例えばBSチューナでBSモードＢからBSモ
ードＡに切換わった場合、サンプリング周波数が48KHz
から32KHzにかわるので音量が変わり違和感が生じる。(C) Problems to be solved by the invention In the PCM playback device using the bit stream type D / A converter described above, the playback level fluctuates when the sampling frequency changes, which causes problems in hearing and operation. It was For example, when switching from BS mode B to BS mode A with the BS tuner, the sampling frequency is 48KHz.
To 32KHz, the volume changes and a feeling of strangeness occurs.
（ニ） 課題を解決するための手段 本考案は上記課題を解決するためのものであって、サ
ンプリング周波数に対応してアナログ信号を出力するデ
ジタル／アナログコンバータを用いたPCM再生装置に於
いて、サンプリング周波数情報が入力される検波整流回
路と、前記検波整流回路から出力される検波整流出力が
入力され該検波整流出力と所定の基準電圧とが比較され
るコンパレータ回路と、前記コンパレータ回路とアンプ
とに接続され前記コンパレータ回路からの出力に応じて
前記アンプのアナログ出力レベルのゲインを変更するゲ
インコントロール回路と、を有し、前記サンプリング周
波数に応じて前記アナログ出力レベルのゲインをコント
ロールすることを特徴としたPCM再生装置のゲインコン
トロール回路を提案する。(D) Means for Solving the Problems The present invention is for solving the above problems, and in a PCM reproducing apparatus using a digital / analog converter that outputs an analog signal corresponding to a sampling frequency, A detection rectification circuit to which sampling frequency information is input, a comparator circuit to which the detection rectification output output from the detection rectification circuit is input and which compares the detection rectification output with a predetermined reference voltage, the comparator circuit and an amplifier. A gain control circuit for changing the gain of the analog output level of the amplifier according to the output from the comparator circuit, and controlling the gain of the analog output level according to the sampling frequency. We propose a gain control circuit for the PCM playback device.
（ホ） 作用 上記手段によると、D/Aコンバータに入力されるオー
ディオデータのサンプリング周波数の変更が行なわれた
としても、ゲインコントロール回路によって第１アンプ
のゲインがコントロールされてアナログ出力レベルのゲ
インが変化しない。(E) Action According to the above means, even if the sampling frequency of the audio data input to the D / A converter is changed, the gain of the first amplifier is controlled by the gain control circuit, and the gain of the analog output level is controlled. It does not change.
（ヘ） 実施例 第１図は本考案のゲインコントロール回路を説明する
ためのD/A変換部付近を示すもので、従来の第４図と同
一部分には同一符号を付し、同一部分の説明は省略す
る。第１図に於いて、（６）はサンプリング周波数情報
が入力される検波整流回路、（７）は前記整流回路
（６）から出力（D.C.成分）が入力されるコンパレータ
回路、（８）は前記コンレータ回路（７）からの出力に
応じてアナログ出力のレベルをコントロールするゲイン
コントロール回路で、左側及び右側第１アンプ（２）
（２）にコントロール信号を送出する。実際の検波整流
回路（６）、コンパレータ回路（７）及びゲインコント
ロール回路（８）は第２図の如くなっており、サンプリ
ング周波数が48KHzのとき第１コンパレータ（C1）及び
第２コンパレータ（C2）は共にローとなり、ゲインコン
トロール回路（８）内の抵抗R1とR2によりゲインＧ＝20
log（（R1＋R2）＋１）［dB］が決定する。また、サン
プリング周波数が44.1KHzのときは第１コンパレータ（C
1）はハイ、第２コンパレータ（C2）はローとなり、ゲ
インコントロール回路（８）内の抵抗R1、R2、R3によっ
てゲインＧ＝20log（（R1／（R2（R3＋TRON抵
抗）））＋１）［dB］が決定する。(F) Embodiment FIG. 1 shows the vicinity of the D / A converter for explaining the gain control circuit of the present invention. The same parts as those of FIG. The description is omitted. In FIG. 1, (6) is a detection rectification circuit to which sampling frequency information is input, (7) is a comparator circuit to which the output (DC component) is input from the rectification circuit (6), and (8) is the above A gain control circuit that controls the level of the analog output according to the output from the converter circuit (7). The left and right first amplifiers (2)
The control signal is sent to (2). The actual detection rectification circuit (6), the comparator circuit (7) and the gain control circuit (8) are as shown in FIG. 2, and when the sampling frequency is 48 KHz, the first comparator (C 1 ) and the second comparator (C 2 ) both become low, and gain G = 20 due to resistors R 1 and R 2 in the gain control circuit (8).
log ((R 1 + R 2 ) +1) [dB] is determined. When the sampling frequency is 44.1KHz, the first comparator (C
1) High, the second comparator (C 2) becomes low, the resistance R 1 of the gain control in the circuit (8), R 2, gain by R 3 G = 20log ((R 1 / (R 2 (R 3 + TRON Resistance))) + 1) [dB] is determined.
そして、32KHzのときは第１コンパレータ（C1）及び
第２コンパレータ（C2）は共にハイとなり、ゲインコン
トロール回路（８）内の抵抗R1、R2、R3、R4によりゲイ
ンＧ＝20log（（R1／（R2（R3＋TRON抵抗）（R4＋T
RON抵抗））））＋１）［dB］が決定する。Then, at 32 KHz, both the first comparator (C 1 ) and the second comparator (C 2 ) become high, and the gain G = by the resistors R 1 , R 2 , R 3 , and R 4 in the gain control circuit (8). 20log ((R 1 / (R 2 (R 3 + TRON resistance) (R 4 + T
RON resistance)))) + 1) [dB] is determined.
尚、TRON抵抗はトランジスタ（Q1）（Q2）オン状態の
トランジスタの抵抗である。The TRON resistance is the resistance of the transistor in the transistor (Q 1 ) (Q 2 ) on state.
また、第３図の回路図に示す様にサンプリング周波数
が32KHzのオーディオデータが入力される場合、マイコ
ン（９）からのサンプリング周波数情報がポート１より
出力されると、第１トランジスタ（Q1）がオン状態とな
り、第１アンプ（２）のゲインがG1＝20log（（R1／（R
2（R3＋TRON抵抗）））＋１）dBとなる。（TRON抵抗
は第１トランジスタ（Q1）がオン状態となった場合のト
ランジスタの抵抗） また、サンプリング周波数が44.1KHzのオーディオデ
ータが入力される場合は、マイコン（９）からのサンプ
リング周波数情報がポート２より出力されると、第２ト
ランジスタ（Q2）がオン状態となり、第１アンプ（２）
のゲインがG2＝20log（（R1／（R2（R3＋TRON抵
抗））（R4＋TRON抵抗））））＋１）dBとなる。（TR
ON抵抗は第１トランジスタ（Q1）または第２トランジス
タ（Q2）がオン状態となった場合のトランジスタ自身の
抵抗） 尚、サンプリング周波数が48KHzのオーディオデータ
が入力される場合は、マイコン（９）からサンプリング
周波数情報が出力されず、第１アンプ（２）のゲイン
は、Go＝20log（（R1／R2＋１）dBとなる。When audio data with a sampling frequency of 32 KHz is input as shown in the circuit diagram of Fig. 3, when the sampling frequency information from the microcomputer (9) is output from port 1, the first transistor (Q 1 ) Is turned on, and the gain of the first amplifier (2) is G 1 = 20log ((R 1 / (R
2 (R 3 + TRON resistance))) + 1) dB. (TRON resistance is the resistance of the transistor when the first transistor (Q 1 ) is in the ON state.) When audio data with a sampling frequency of 44.1 KHz is input, the sampling frequency information from the microcomputer (9) is When output from port 2, the second transistor (Q 2 ) turns on and the first amplifier (2)
Gain of G 2 = 20log ((R 1 / (R 2 (R 3 + TRON resistance)) (R 4 + TRON resistance))) + 1) dB. (TR
The ON resistance is the resistance of the transistor itself when the first transistor (Q 1 ) or the second transistor (Q 2 ) is in the ON state.) When audio data with a sampling frequency of 48 KHz is input, the microcomputer (9 ) Does not output sampling frequency information, and the gain of the first amplifier (2) is Go = 20log ((R 1 / R 2 +1) dB.
以上２つの実施例において各抵抗定数を設定すること
によって、ゲインコントロール回路（８）に於いて各サ
ンプリング周波数に応じたゲインコントロールを自動的
に行うことができる。即ち、サンプリング周波数48KHz
を基準とした場合、44.1KHzで約＋0.7dB、32KHzで約3.5
dBアップさせることができる。By setting each resistance constant in the above two embodiments, the gain control circuit (8) can automatically perform the gain control according to each sampling frequency. That is, sampling frequency 48KHz
With reference to 44.1KHz, about + 0.7dB, 32KHz about 3.5
You can increase dB.
（ト） 考案の効果 本考案によると、D/Aコンバータに入力されるサンプ
リング周波数情報をゲインコントロール回路に導くこと
によって、そのサンプリング周波数に応じてD/Aコンバ
ータから出力されるアナログ信号のレベルをゲインコン
トロール回路によって自動的にコントロールすることが
できるので、D/Aコンバータに入力されるオーディオデ
ータのサンプリング周波数が変わったとしてもそのアナ
ログ信号のレベル変化を抑えることができるので聴感上
極めて有利である。(G) Effect of the Invention According to the present invention, by guiding the sampling frequency information input to the D / A converter to the gain control circuit, the level of the analog signal output from the D / A converter can be adjusted according to the sampling frequency. Since it can be automatically controlled by the gain control circuit, even if the sampling frequency of the audio data input to the D / A converter changes, the level change of the analog signal can be suppressed, which is extremely advantageous in hearing. .
第１図はゲインコントロール回路を説明するためのD/A
変換部付近のブロック図、第２図はDSP回路からのサン
プリング情報を用いた場合のゲインコントロール回路付
近の回路図、第３図はマイコンからのサンプリング情報
を用いた場合のゲインコントロール回路付近の回路図、
第４図は従来のD/A変換部付近のブロック図である。 （１）……D/Aコンバータ、（６）……検波整流回路、
（７）……コンパレータ、（８）……ゲインコントロー
ル回路。Figure 1 is a D / A for explaining the gain control circuit.
2 is a block diagram around the converter, FIG. 2 is a circuit diagram around the gain control circuit when sampling information from the DSP circuit is used, and FIG. 3 is a circuit around the gain control circuit when sampling information from the microcomputer is used. Figure,
FIG. 4 is a block diagram around the conventional D / A conversion unit. (1) …… D / A converter, (6) …… Detection rectifier circuit,
(7) …… Comparator, (8) …… Gain control circuit.
Claims (1)
号を出力するデジタル／アナログコンバータを用いたPC
M再生装置に於いて、 サンプリング周波数情報が入力される検波整流回路と、 前記検波整流回路から出力される検波整流出力が入力さ
れ該検波整流出力と所定の基準電圧とが比較されるコン
パレータ回路と、 前記コンパレータ回路とアンプとに接続され前記コンパ
レータ回路からの出力に応じて前記アンプのアナログ出
力レベルのゲインを変更するゲインコントロール回路
と、 を有し、前記サンプリング周波数に応じて前記アナログ
出力レベルのゲインをコントロールすることを特徴とし
たPCM再生装置のゲインコントロール回路。1. A PC using a digital / analog converter that outputs an analog signal corresponding to a sampling frequency.
In the M reproducing device, a detection rectification circuit to which sampling frequency information is input, and a comparator circuit to which the detection rectification output output from the detection rectification circuit is input and which compares the detection rectification output with a predetermined reference voltage, A gain control circuit that is connected to the comparator circuit and an amplifier and that changes the gain of the analog output level of the amplifier according to the output from the comparator circuit; A gain control circuit for a PCM player that controls the gain.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989119936U JPH089938Y2 (en) | 1989-10-13 | 1989-10-13 | Gain control circuit for PCM playback device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989119936U JPH089938Y2 (en) | 1989-10-13 | 1989-10-13 | Gain control circuit for PCM playback device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0359735U JPH0359735U (en) | 1991-06-12 |
| JPH089938Y2 true JPH089938Y2 (en) | 1996-03-21 |
Family
ID=31668031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989119936U Expired - Lifetime JPH089938Y2 (en) | 1989-10-13 | 1989-10-13 | Gain control circuit for PCM playback device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH089938Y2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60117922A (en) * | 1983-11-30 | 1985-06-25 | Toshiba Corp | Digital/analog converting circuit |
-
1989
- 1989-10-13 JP JP1989119936U patent/JPH089938Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0359735U (en) | 1991-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH089938Y2 (en) | Gain control circuit for PCM playback device | |
| JP2514708Y2 (en) | Signal processing device in recording / playback equipment | |
| JPH04246905A (en) | Reproducer | |
| JPH0329763Y2 (en) | ||
| JPH0422406Y2 (en) | ||
| JPH0314369A (en) | Feedback clamping circuit | |
| JPH08293159A (en) | Recorder | |
| JPH0548292Y2 (en) | ||
| JPH0447798Y2 (en) | ||
| JPH0430715Y2 (en) | ||
| JPH0127126Y2 (en) | ||
| JP3061326U (en) | Playback device with microphone input | |
| JPS5928504Y2 (en) | magnetic recording and playback device | |
| JP2544441Y2 (en) | Small playback equipment | |
| JP2553885Y2 (en) | Disc player | |
| JP2545361Y2 (en) | Cassette deck | |
| JPH0345287Y2 (en) | ||
| JPH0320934Y2 (en) | ||
| JPH0531681Y2 (en) | ||
| JPH0337176Y2 (en) | ||
| JPH064451Y2 (en) | Signal switching circuit | |
| JPS6025698Y2 (en) | Control signal switching circuit | |
| JPS61168103A (en) | Data recording and reproducing device | |
| JPS61105774A (en) | Taperecorder | |
| JPH02278565A (en) | Sound muting device for magnetic recording and reproducing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |