JPH088462B2 - 可変群遅延時間等化器 - Google Patents
可変群遅延時間等化器Info
- Publication number
- JPH088462B2 JPH088462B2 JP62042990A JP4299087A JPH088462B2 JP H088462 B2 JPH088462 B2 JP H088462B2 JP 62042990 A JP62042990 A JP 62042990A JP 4299087 A JP4299087 A JP 4299087A JP H088462 B2 JPH088462 B2 JP H088462B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- delay time
- variable
- group delay
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Filters And Equalizers (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は群遅延時間等化器に関し、特に可変群遅延時
間特性と周波数振幅特性の平坦化に関するものである。
間特性と周波数振幅特性の平坦化に関するものである。
（従来の技術） 従来この種の群遅延時間等化器は、昭和49年10月20日
電子通信学会発行の「伝送回路網およびフィルタ」ペー
ジ378〜382に記載されているように第５図（ａ）に示す
ようなブリッジＴ型固定２次群遅延時間等化器を使って
いた。第５図（ｂ）は第５図（ａ）に示すブリッジＴ型
固定２次群遅延時間等化器の基本回路である。
電子通信学会発行の「伝送回路網およびフィルタ」ペー
ジ378〜382に記載されているように第５図（ａ）に示す
ようなブリッジＴ型固定２次群遅延時間等化器を使って
いた。第５図（ｂ）は第５図（ａ）に示すブリッジＴ型
固定２次群遅延時間等化器の基本回路である。
ところで、第５図（ａ）または第５図（ｂ）に示す回
路の動作伝送量ｅθは で表わされる。
路の動作伝送量ｅθは で表わされる。
ここで、Ｓは複素角周波数（＝ｊω）、ａは動作減衰
量、ｂは動作位相量を示す。
量、ｂは動作位相量を示す。
第６図は零点と極の配置を示し、値a,bより第５図
（ａ）または第５図（ｂ）は示す回路の各素子値を求め
ると ω0 2＝a2＋b2 …（３） となる。
（ａ）または第５図（ｂ）は示す回路の各素子値を求め
ると ω0 2＝a2＋b2 …（３） となる。
ここでR0は特性インピーダンスを示す。
更にこの第６図にもとづき第５図（ａ）または第５図
（ｂ）に示す回路の遅延特性を求めると、 となり、 全遅延時間量τは で求められる。そして、その遅延特性は第７図に示すよ
うになる。
（ｂ）に示す回路の遅延特性を求めると、 となり、 全遅延時間量τは で求められる。そして、その遅延特性は第７図に示すよ
うになる。
ここで第７図の特性は（１）式のａとｂの値により変
化する。
化する。
（発明が解決しようとする問題点） 上述したように上記従来の回路では所望の２次群遅延
時間特性を得るには第５図（ｂ）においてL1,C1,L2,C2
の値が一義的に決ってしまうため所望す各々に異った２
次群遅延時間特性を複数必要とする場合は必要とする所
望の特性と同じ数だけ第５図（ａ）に示すブリッジＴ型
群遅延時間等化器を設ける必要がある。また等化器の群
遅延時間特性の中心周波数f0または、遅延時間量を必要
に応じて微調しようとすると、入出力不整合減衰量及び
周波数振幅特性が変化してしまうため第５図（ａ）
（ｂ）に示すようなブリッジＴ型群遅延時間等化器で
は、１度設計が完了し製作調整完了した後は調整するこ
とができないために例えばマイクロ無線回線システムで
発生する群遅延時間の等化器には多数の当該等化器が必
要となることと、複数に変化する群遅延時間特性を最大
平坦化することに大きな問題があった。
時間特性を得るには第５図（ｂ）においてL1,C1,L2,C2
の値が一義的に決ってしまうため所望す各々に異った２
次群遅延時間特性を複数必要とする場合は必要とする所
望の特性と同じ数だけ第５図（ａ）に示すブリッジＴ型
群遅延時間等化器を設ける必要がある。また等化器の群
遅延時間特性の中心周波数f0または、遅延時間量を必要
に応じて微調しようとすると、入出力不整合減衰量及び
周波数振幅特性が変化してしまうため第５図（ａ）
（ｂ）に示すようなブリッジＴ型群遅延時間等化器で
は、１度設計が完了し製作調整完了した後は調整するこ
とができないために例えばマイクロ無線回線システムで
発生する群遅延時間の等化器には多数の当該等化器が必
要となることと、複数に変化する群遅延時間特性を最大
平坦化することに大きな問題があった。
そこで本発明はこの問題点を除去し、所望する各々異
った群遅延時間特性を容易に等化できる可変群遅延時間
等化器を提供することを目的とする。
った群遅延時間特性を容易に等化できる可変群遅延時間
等化器を提供することを目的とする。
（問題点を解決するための手段） 本発明の可変群遅延時間等化器は、入力信号を入力す
る第１の緩衝回路と、前記緩衝手段の出力信号を位相が
互いに反転した２つの信号に２分配するハイブリッドト
ランスと、前記ハイブリッドトランスの２次側の中点と
接地間に接続される第１の可変素子と、前記ハイブリッ
ドトランスの一方の出力に接続され第２の可変抵抗素子
と固定抵抗素子との直列回路からなる抵抗回路と、前記
ハイブリッドトランスの他方の出力に接続され可変コイ
ルと可変コンデンサとの直列回路に他の可変コンデンサ
を並列に接続したリアクタンス回路と、前記抵抗回路の
出力と前記リアクタンス回路の出力とが合成して入力さ
れる第２の緩衝手段とを具えたことを特徴とする。
る第１の緩衝回路と、前記緩衝手段の出力信号を位相が
互いに反転した２つの信号に２分配するハイブリッドト
ランスと、前記ハイブリッドトランスの２次側の中点と
接地間に接続される第１の可変素子と、前記ハイブリッ
ドトランスの一方の出力に接続され第２の可変抵抗素子
と固定抵抗素子との直列回路からなる抵抗回路と、前記
ハイブリッドトランスの他方の出力に接続され可変コイ
ルと可変コンデンサとの直列回路に他の可変コンデンサ
を並列に接続したリアクタンス回路と、前記抵抗回路の
出力と前記リアクタンス回路の出力とが合成して入力さ
れる第２の緩衝手段とを具えたことを特徴とする。
（作 用） 本発明の可変群遅延時間等化器では、ハイブリッドト
ランスの２次側から出力され、位相が互いに反転してい
る２つの信号のうち一方の信号は抵抗回路に入力され、
他方の信号はリアクタンス回路に入力される。そして、
前記抵抗回路からの出力信号と前記リアクタンス回路か
らの出力信号とが合成された信号が第２の緩衝回路に入
力される。前記リアクタンス回路のリアクタンス値を可
変することによりこの第２の緩衝回路から所望の群遅延
時間特性に等化した信号が出力される。また、第１およ
び第２の可変抵抗素子のいずれか一方あるいは両方を可
変することによりこの第２の緩衝回路から周波数振幅特
性偏差が補正された信号が出力される。また、前記リア
クタンス回路において可変コイルと第１の可変コンデン
サとの直列回路に並列に接続される第２の可変コンデン
サにより、遅延時間の最大値を容易に可変することがで
きる。
ランスの２次側から出力され、位相が互いに反転してい
る２つの信号のうち一方の信号は抵抗回路に入力され、
他方の信号はリアクタンス回路に入力される。そして、
前記抵抗回路からの出力信号と前記リアクタンス回路か
らの出力信号とが合成された信号が第２の緩衝回路に入
力される。前記リアクタンス回路のリアクタンス値を可
変することによりこの第２の緩衝回路から所望の群遅延
時間特性に等化した信号が出力される。また、第１およ
び第２の可変抵抗素子のいずれか一方あるいは両方を可
変することによりこの第２の緩衝回路から周波数振幅特
性偏差が補正された信号が出力される。また、前記リア
クタンス回路において可変コイルと第１の可変コンデン
サとの直列回路に並列に接続される第２の可変コンデン
サにより、遅延時間の最大値を容易に可変することがで
きる。
（実施例） 以下、本発明の実施例を添付図面を参照して詳細に説
明する。
明する。
第１図は本発明の可変群遅延時間等化器の一実施例を
示す回路図である。同図において、ハイブリッドトラン
ス４の２次側の中点と接地間は可変抵抗５を介して接続
されている。このハイブリッドトランス４の２次側にお
ける一方の出力端には、可変抵抗６と固定抵抗７とが直
列に接続された抵抗回路が接続されている。また、ハイ
ブリッドトランス４の２次側における他方の出力端に
は、可変コイル８と可変コンデンサ９との直列回路に可
変コンデンサ10を並列に接続したリアクタンス回路が接
続されている。
示す回路図である。同図において、ハイブリッドトラン
ス４の２次側の中点と接地間は可変抵抗５を介して接続
されている。このハイブリッドトランス４の２次側にお
ける一方の出力端には、可変抵抗６と固定抵抗７とが直
列に接続された抵抗回路が接続されている。また、ハイ
ブリッドトランス４の２次側における他方の出力端に
は、可変コイル８と可変コンデンサ９との直列回路に可
変コンデンサ10を並列に接続したリアクタンス回路が接
続されている。
そして、前記抵抗回路と前記リアクタンス回路とが合
成され、その合成点は固定抵抗11を介して緩衝増幅器12
に接続される。
成され、その合成点は固定抵抗11を介して緩衝増幅器12
に接続される。
上述したような構成において、入力信号が入力端子１
に入力すると、該入力信号は緩衝増幅器２、固定抵抗３
を経てハイブリッドトランス４に入力される。ハイブリ
ッドトランス４に入力された信号は、位相が互いに反転
した２つの信号に分配されてハイブリッドトランスの２
次側に出力される。前記２つの信号のうち一方の信号は
前記抵抗回路に入力され、他方の信号は前記リアクタン
ス回路に入力される。そして、前記抵抗回路から出力さ
れる信号と前記リアクタンス回路から出力される信号と
が合成され、固定抵抗11および緩衝増幅器12を経て出力
端子13に送出される。
に入力すると、該入力信号は緩衝増幅器２、固定抵抗３
を経てハイブリッドトランス４に入力される。ハイブリ
ッドトランス４に入力された信号は、位相が互いに反転
した２つの信号に分配されてハイブリッドトランスの２
次側に出力される。前記２つの信号のうち一方の信号は
前記抵抗回路に入力され、他方の信号は前記リアクタン
ス回路に入力される。そして、前記抵抗回路から出力さ
れる信号と前記リアクタンス回路から出力される信号と
が合成され、固定抵抗11および緩衝増幅器12を経て出力
端子13に送出される。
ここに、前記リアクタンス回路における可変コイル８
のインダクタンス値L3、可変コンデンサ９の静電容量値
C4および可変コンデンサ10の静電容量値C3を可変するこ
とにより、所望の群遅延時間特性に等化される。また、
可変抵抗５および６の抵抗値R5およびR6のいずれか一方
あるいは両方の抵抗値を可変することにより、前記群遅
延時間特性を可変したとき発生する周波数振幅特性偏差
が補正される。
のインダクタンス値L3、可変コンデンサ９の静電容量値
C4および可変コンデンサ10の静電容量値C3を可変するこ
とにより、所望の群遅延時間特性に等化される。また、
可変抵抗５および６の抵抗値R5およびR6のいずれか一方
あるいは両方の抵抗値を可変することにより、前記群遅
延時間特性を可変したとき発生する周波数振幅特性偏差
が補正される。
ところで、第１図に於ける回路網の遅延時間τは、 但し、Z0＝R2＋R10,B1＝ωC3（サセプタンス） となる。ここでωは角周波数である。
また、直列共振点に於ける遅延時間τ′は、式（13）
にω2L3C4＝１を代入し τ′＝4L3/Z0 …（14） となる。
にω2L3C4＝１を代入し τ′＝4L3/Z0 …（14） となる。
第２図は、第１図に示した実施例の入力周波数対位相
特性を示したものである。
特性を示したものである。
第１図において、可変コイル８のインダクタンス値L3
と可変コンデンサ９の静電容量値C4とで決定される直列
共振周波数fSの周波数を基準に可変コンデンサ10の静電
容量値C3を可変する。なお、この場合前記インダクタン
ス値L3と前記静電容量値C4との値は、直列共振周波数fS
に於ける各値に固定する。
と可変コンデンサ９の静電容量値C4とで決定される直列
共振周波数fSの周波数を基準に可変コンデンサ10の静電
容量値C3を可変する。なお、この場合前記インダクタン
ス値L3と前記静電容量値C4との値は、直列共振周波数fS
に於ける各値に固定する。
これにより、第２図に示す曲線20,21,22のような位相
特性になる。そして前記可変コンデンサ10の静電容量値
C3が大きい値程、位相特性20に示すように急峻になる。
特性になる。そして前記可変コンデンサ10の静電容量値
C3が大きい値程、位相特性20に示すように急峻になる。
第３図および第４図は、実施例における入力周波数対
群遅延時間特性を示したものである。
群遅延時間特性を示したものである。
第１図において可変コイル８のインダクタンス値L3と
可変コンデンサ９の静電容量値C4との値は直列共振周波
数fSの周波数に於ける各値に固定する。続いて可変コン
デンサ10の静電容量C3を可変することにより、第３図に
示す曲線30,31,32のような群遅延時間特性になる。この
可変コンデンサ10の静電容量値C3が大きい値程、群遅延
時間特性30に示すように急峻になる。このように、静電
容量値C3を可変することにより、遅延時間の最大値を容
易に可変することができる。
可変コンデンサ９の静電容量値C4との値は直列共振周波
数fSの周波数に於ける各値に固定する。続いて可変コン
デンサ10の静電容量C3を可変することにより、第３図に
示す曲線30,31,32のような群遅延時間特性になる。この
可変コンデンサ10の静電容量値C3が大きい値程、群遅延
時間特性30に示すように急峻になる。このように、静電
容量値C3を可変することにより、遅延時間の最大値を容
易に可変することができる。
又、前記静電容量値C3を固定し、前記インダクタンス
値L3あるいは前記静電容量値C4のいずれか一方を可変す
ることにより、第４図に示す曲線40,41,42のような群遅
延時間特性になる。
値L3あるいは前記静電容量値C4のいずれか一方を可変す
ることにより、第４図に示す曲線40,41,42のような群遅
延時間特性になる。
前記群遅延時間特性を可変したとき発生する周波数振
幅特性偏差は、可変抵抗５および６の抵抗値R5およびR6
のいずれか一方あるいは両方の抵抗値を可変することに
より補正される。
幅特性偏差は、可変抵抗５および６の抵抗値R5およびR6
のいずれか一方あるいは両方の抵抗値を可変することに
より補正される。
以上説明したように本発明は、所望する群遅延時間特
性を容易に等化でき、同時に周波数振幅特性偏差も補正
できる。特に、リアクタンス回路において可変コイルと
第１の可変コンデンサとの直列回路に並列に接続される
第２の可変コンデンサにより、遅延時間の最大値を容易
に可変することができる。また、経済性、高品質が要求
されるマイクロ波多重無線回線システムの群遅延時間補
正に応用できるという利点がある。
性を容易に等化でき、同時に周波数振幅特性偏差も補正
できる。特に、リアクタンス回路において可変コイルと
第１の可変コンデンサとの直列回路に並列に接続される
第２の可変コンデンサにより、遅延時間の最大値を容易
に可変することができる。また、経済性、高品質が要求
されるマイクロ波多重無線回線システムの群遅延時間補
正に応用できるという利点がある。
第１図は本発明の可変群遅延時間等化器の一実施例を示
す回路図、第２図は本実施例の位相特性を示すグラフ、
第３図および第４図は本実施例の群遅延時間特性を示す
グラフ、第５図は従来の群遅延時間等化器を示す回路
図、第６図は第５図に於ける零点、極の配置を示すグラ
フ、第７図は従来の群遅延時間特性を示すグラフであ
る。 １……入力端子、2,12……緩衝増幅器、3,7,11……固定
抵抗、４……ハイブリッドトランス、5,6……可変抵
抗、８……可変コイル、9,10……可変コンデンサ、13…
…出力端子。
す回路図、第２図は本実施例の位相特性を示すグラフ、
第３図および第４図は本実施例の群遅延時間特性を示す
グラフ、第５図は従来の群遅延時間等化器を示す回路
図、第６図は第５図に於ける零点、極の配置を示すグラ
フ、第７図は従来の群遅延時間特性を示すグラフであ
る。 １……入力端子、2,12……緩衝増幅器、3,7,11……固定
抵抗、４……ハイブリッドトランス、5,6……可変抵
抗、８……可変コイル、9,10……可変コンデンサ、13…
…出力端子。
Claims (1)
- 【請求項１】入力信号を入力する第１の緩衝回路と、 前記緩衝手段の出力信号を位相が互いに反転した２つの
信号に２分配するハイブリッドトランスと、 前記ハイブリッドトランスの２次側の中点と接地間に接
続される第１の可変抵抗素子と、 前記ハイブリッドトランスの一方の出力に接続され、第
２の可変抵抗素子と固定抵抗素子との直列回路からなる
抵抗回路と、 前記ハイブリッドトランスの他方の出力に接続され、可
変コイルと第１の可変コンデンサとの直列回路に第２の
可変コンデンサを並列に接続したリアクタンス回路と、 前記抵抗回路の出力と前記リアクタンス回路の出力とが
合成して入力される第２の緩衝回路と を具えたことを特徴とする可変群遅延時間等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62042990A JPH088462B2 (ja) | 1987-02-27 | 1987-02-27 | 可変群遅延時間等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62042990A JPH088462B2 (ja) | 1987-02-27 | 1987-02-27 | 可変群遅延時間等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63276908A JPS63276908A (ja) | 1988-11-15 |
| JPH088462B2 true JPH088462B2 (ja) | 1996-01-29 |
Family
ID=12651467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62042990A Expired - Lifetime JPH088462B2 (ja) | 1987-02-27 | 1987-02-27 | 可変群遅延時間等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088462B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6189626B2 (ja) * | 2013-05-09 | 2017-08-30 | 旭化成エレクトロニクス株式会社 | デュプレクサおよび送受信回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5094851A (ja) * | 1973-12-22 | 1975-07-28 |
-
1987
- 1987-02-27 JP JP62042990A patent/JPH088462B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63276908A (ja) | 1988-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5006810A (en) | Second order active filters | |
| US3743957A (en) | Noninductive equalizing network | |
| US3868604A (en) | Constant resistance adjustable slope equalizer | |
| US3753140A (en) | Equalizing network | |
| US3336539A (en) | Variable equalizer system having a plurality of parallel connected tuned circuits | |
| US3736517A (en) | Active delay-equalizer network | |
| US3573671A (en) | Lattice-type filters employing mechanical resonators having a multiplicity of poles and zeros | |
| US4229716A (en) | Amplitude equalizer circuit | |
| JPH088462B2 (ja) | 可変群遅延時間等化器 | |
| US3518581A (en) | All-pass delay equalizer network | |
| US2738465A (en) | Equalizer | |
| US4607141A (en) | Active network termination circuit | |
| US4490693A (en) | I.F. Delay equalizer for a UHF tv transmitter | |
| US4315229A (en) | Bandstop filters | |
| US4423394A (en) | Multiple pole bandpass filter having monolithic crystal elements | |
| US4524337A (en) | Variable amplitude delay equalizer | |
| US3631270A (en) | Active all-pass network for phase equalizers | |
| US3939442A (en) | Ceramic filter circuit | |
| US4228409A (en) | Transmission arrangement having an adjustable network | |
| US4063187A (en) | Equalizer circuit | |
| US6816005B2 (en) | All pass filter | |
| US4352075A (en) | Split phase delay equalizer with single transformer and adjustment for Q loss | |
| JP2832392B2 (ja) | 遅延等化器及びこれを接続した圧電フイルタ | |
| JPS646586Y2 (ja) | ||
| US3568101A (en) | Equalizing network |