JPH0866019A - Step-up/step-down chopper circuit - Google Patents
Step-up/step-down chopper circuitInfo
- Publication number
- JPH0866019A JPH0866019A JP21425594A JP21425594A JPH0866019A JP H0866019 A JPH0866019 A JP H0866019A JP 21425594 A JP21425594 A JP 21425594A JP 21425594 A JP21425594 A JP 21425594A JP H0866019 A JPH0866019 A JP H0866019A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- circuit
- gate
- chopper circuit
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、入力電圧が高いときに
降圧し、低いときに昇圧して出力電圧を安定化する非絶
縁の改良された昇降圧チョッパ回路に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improved, non-insulated buck-boost chopper circuit which stabilizes an output voltage by stepping down when the input voltage is high and boosting when the input voltage is low.
【０００２】[0002]
【従来の技術】昇降圧チョッパ回路は、入力電圧が出力
電圧より低く変動した場合には昇圧し、逆に入力電圧が
出力電圧より高く変動した場合には降圧して、出力電圧
を常に一定に制御するもので、従来から知られている。2. Description of the Related Art A buck-boost chopper circuit boosts voltage when the input voltage fluctuates below the output voltage, and conversely lowers voltage when the input voltage fluctuates above the output voltage to keep the output voltage constant. It is controlled, and has been conventionally known.
【０００３】この昇降圧チョッパ回路の基本回路は、図
７に示されるように、降圧用スイッチ素子１４、昇圧用
スイッチ素子１５、転流ダイオード１６、出力ダイオー
ド１７で構成され、また、この昇降圧チョッパ回路は、
昇圧と降圧をともに行うものであるが、１個のインダク
タンス素子１８で共用している。また、＋入力端子１０
と−入力端子１１との間には入力側バイパスコンデンサ
１９が、＋出力端子１２と−出力端子１３との間には出
力側バイパスコンデンサ２０が挿入されている。As shown in FIG. 7, the basic circuit of the step-up / step-down chopper circuit is composed of a step-down switch element 14, a step-up switch element 15, a commutation diode 16, and an output diode 17, and the step-up / step-down circuit is also shown. The chopper circuit is
Although both step-up and step-down are performed, one inductance element 18 is used in common. Also, the + input terminal 10
An input-side bypass capacitor 19 is inserted between the -input terminal 11 and the -input terminal 11, and an output-side bypass capacitor 20 is inserted between the + output terminal 12 and the -output terminal 13.
【０００４】入力電圧が出力電圧より低いときの昇圧チ
ョッパ回路としての動作は、降圧用スイッチ素子１４と
昇圧用スイッチ素子１５が同時にオンする時間（制御信
号のパルス幅）を長くしてｉ１のように流れる電流によ
り、インダクタンス素子１８を励磁し、蓄積エネルギー
を大きくし、オフ時にｉ２のように流れる電流により、
転流ダイオード１６で転流して出力ダイオード１７を介
して入力電圧より高い出力電圧を得る。The operation of the step-up chopper circuit when the input voltage is lower than the output voltage is as in i1 by lengthening the time (pulse width of the control signal) at which the step-down switch element 14 and the step-up switch element 15 are simultaneously turned on. The inductance element 18 is excited by the current flowing through the element to increase the stored energy, and the current flowing like i2 when off causes
The commutation diode 16 commutates to obtain an output voltage higher than the input voltage via the output diode 17.
【０００５】入力電圧が出力電圧より高いときの降圧チ
ョッパ回路としての動作は、降圧用スイッチ素子１４と
昇圧用スイッチ素子１５が同時にオンする時間（制御信
号のパルス幅）を短くしてｉ１のように流れる電流によ
り、インダクタンス素子１８を励磁し、蓄積エネルギー
を小さくし、オフ時にｉ２のように流れる電流により、
転流ダイオード１６で転流して出力ダイオード１７を介
して入力電圧より低い出力電圧を得る。The operation of the step-down chopper circuit when the input voltage is higher than the output voltage is like i1 by shortening the time (pulse width of control signal) in which the step-down switch element 14 and the step-up switch element 15 are simultaneously turned on. The inductance element 18 is excited by the current flowing through the element, the stored energy is reduced, and the current flowing like i2 when off causes
The commutation diode 16 commutates to obtain an output voltage lower than the input voltage via the output diode 17.
【０００６】以上のような昇降圧チョッパ回路における
降圧用スイッチ素子１４と昇圧用スイッチ素子１５の従
来のドライブ回路３２を図８により説明する。この回路
において、入力電圧の変動に対応した制御信号が、制御
信号入力端子２３からＰＷＭ用ＩＣ２１に入力すると、
出力トランジスタ２２のオン、オフ、すなわちパルス幅
が制御される。このパルス幅制御信号は、ドライブ回路
３２を介して降圧用スイッチ素子１４と昇圧用スイッチ
素子１５を開閉制御するが、このとき、降圧用スイッチ
素子１４は、逆バイアス抵抗２４、ゲート電流制限用抵
抗２５を介して開閉制御されるが、昇圧用スイッチ素子
１５は、抵抗２９、ダイオード３１、抵抗２８、ゲート
電流制限用抵抗２６、逆バイアス抵抗２７の他に、特に
バッファ用トランジスタ３０を介して開閉制御される。A conventional drive circuit 32 for the step-down switch element 14 and the step-up switch element 15 in the above step-up / step-down chopper circuit will be described with reference to FIG. In this circuit, when the control signal corresponding to the fluctuation of the input voltage is input from the control signal input terminal 23 to the PWM IC 21,
ON / OFF of the output transistor 22, that is, the pulse width is controlled. The pulse width control signal controls the opening / closing of the step-down switch element 14 and the step-up switch element 15 via the drive circuit 32. At this time, the step-down switch element 14 includes the reverse bias resistor 24 and the gate current limiting resistor. The boosting switch element 15 is controlled to open and close via a resistor 29, a diode 31, a resistor 28, a gate current limiting resistor 26, a reverse bias resistor 27, and a buffer transistor 30 in particular. Controlled.
【０００７】すなわち、出力トランジスタ２２がオンす
ると、降圧用スイッチ素子１４のゲートには、直接的に
ゲート信号が送られる。ところが、昇圧用スイッチ素子
１５のゲートには、バッファ用トランジスタ３０で増幅
したゲート信号が送られる。That is, when the output transistor 22 is turned on, a gate signal is directly sent to the gate of the step-down switch element 14. However, the gate signal amplified by the buffer transistor 30 is sent to the gate of the boosting switch element 15.
【０００８】[0008]
【発明が解決しようとする課題】一般的に昇降圧チョッ
パ回路における降圧用スイッチ素子１４と昇圧用スイッ
チ素子１５は、それぞれ入力電源の＋にフローティング
されたり、入力電源の−に接地されているので、駆動の
し易さから、それぞれＰ−ｃｈとＮ−ｃｈのＭＯＳ−Ｆ
ＥＴが用いられる。このため、ゲート構造の違いによる
スイッチング時間の微妙な差がある。しかし、これより
も、主として図８におけるドライブ回路３２のバッファ
用トランジスタ３０の蓄積時間などに起因する昇圧用ス
イッチ素子１５のオフするタイミングの遅れが発生す
る。Generally, the step-down switch element 14 and the step-up switch element 15 in the step-up / step-down chopper circuit are respectively floated to + of the input power source or grounded to-of the input power source. , And P-ch and N-ch MOS-Fs are easy to drive.
ET is used. Therefore, there is a slight difference in switching time due to the difference in gate structure. However, a delay in the timing of turning off the boosting switch element 15 mainly occurs due to the accumulation time of the buffer transistor 30 of the drive circuit 32 in FIG.
【０００９】ところで、図８に示す従来回路において、
降圧用スイッチ素子１４、昇圧用スイッチ素子１５がオ
フするタイミングが同時でなく、昇圧用スイッチ素子１
５に遅れが生じると、降圧用スイッチ素子１４と昇圧用
スイッチ素子１５のオン時にインダクタンス素子１８を
励磁し蓄積したエネルギーが昇圧用スイッチ素子１５の
短絡によりｉ３のように流れる電流により、損失となっ
てしまう。By the way, in the conventional circuit shown in FIG.
The step-down switch element 14 and the step-up switch element 15 are not turned off at the same timing, and the step-up switch element 1
When the delay occurs in 5, the energy accumulated by exciting the inductance element 18 when the step-down switch element 14 and the step-up switch element 15 are turned on is a loss due to the current flowing like i3 due to the short circuit of the step-up switch element 15. Will end up.
【００１０】さらに詳しくは、図５において、（ａ）に
示す降圧用スイッチ素子１４のオフのタイミングより
も、（ｂ）に示す昇圧用スイッチ素子１５のオフのタイ
ミングが遅く、遅延時間ｔを発生すると、この遅延時間
ｔの間、インダクタンス素子１８のエネルギーを昇圧用
スイッチ素子１５で短絡する。More specifically, in FIG. 5, the turn-off timing of the step-up switch element 15 shown in (b) is later than the turn-off timing of the step-down switch element 14 shown in (a), and a delay time t is generated. Then, during this delay time t, the energy of the inductance element 18 is short-circuited by the boosting switch element 15.
【００１１】また、降圧用スイッチ素子１４と昇圧用ス
イッチ素子１５の駆動信号に対して、昇圧用スイッチ素
子１５にオフのタイミング遅れが発生すると、図６に示
すように、昇圧チョッパ回路としての動作では、（ａ）
昇圧時のような電流波形となり、降圧チョッパ回路とし
ての動作では、（ｂ）降圧時のような電流波形となる。
これは、昇圧用スイッチ素子１５の短絡期間にインダク
タンス素子１８のエネルギーを昇圧用スイッチ素子１５
が消費し、図６の点線で示した理想的な３角形の波形の
頂点がつぶれてしまうことによる。したがって、出力側
に効率よく電力変換ができなくなってしまうという問題
点があった。When a delay in turning off the boosting switch element 15 occurs with respect to the drive signals of the step-down switching element 14 and the boosting switching element 15, as shown in FIG. 6, the step-up chopper circuit operates. Then, (a)
The current waveform is as in boosting, and in the operation as the step-down chopper circuit, the current waveform is as in (b) step-down.
This is because the energy of the inductance element 18 is boosted during the short circuit period of the boosting switch element 15.
Is consumed and the vertices of the ideal triangular waveform shown by the dotted line in FIG. 6 are crushed. Therefore, there is a problem that the power conversion cannot be efficiently performed on the output side.
【００１２】本発明は、降圧用スイッチ素子１４と昇圧
用スイッチ素子１５のオフするタイミングの時間差をな
くし、オン時にインダクタンス素子１８に蓄積したエネ
ルギーをすべて出力するような昇降圧チョッパ回路を得
ることを目的とするものである。According to the present invention, a step-up / down chopper circuit is provided which eliminates the time difference between the turn-off timings of the step-down switch element 14 and the step-up switch element 15 and outputs all the energy accumulated in the inductance element 18 when the step-up switch element 14 is turned on. It is intended.
【００１３】[0013]
【課題を解決するための手段】本発明は、降圧用スイッ
チ素子１４と昇圧用スイッチ素子１５のオン時にインダ
クタンス素子１８にエネルギーを蓄積する時間と、オフ
時に蓄積されたエネルギーを出力側に放出する時間とを
ＰＷＭ用ＩＣ２１によりパルス幅制御して入力電圧の変
動に拘らず出力電圧を安定化するようにした非絶縁の昇
降圧チョッパ回路において、前記降圧用スイッチ素子１
４と昇圧用スイッチ素子１５のドライブ回路３２は、前
記ＰＷＭ用ＩＣ２１の出力トランジスタ２２に直接、ま
たは、バッファ回路のバッファ用トランジスタ３０を介
して前記降圧用スイッチ素子１４と昇圧用スイッチ素子
１５を接続してなり、これらの降圧用スイッチ素子１４
と昇圧用スイッチ素子１５のターン・オフを同時に行う
ようにしたことを特徴とする昇降圧チョッパ回路であ
る。According to the present invention, the time for accumulating energy in the inductance element 18 when the step-down switching element 14 and the step-up switching element 15 are on and the energy accumulated when the energy is off are released to the output side. In the non-insulated buck-boost chopper circuit, in which the output voltage is stabilized regardless of the fluctuation of the input voltage by controlling the pulse width with the PWM IC 21 for the time, the step-down switch element 1
4 and the drive circuit 32 of the step-up switch element 15 connect the step-down switch element 14 and the step-up switch element 15 directly to the output transistor 22 of the PWM IC 21 or via the buffer transistor 30 of the buffer circuit. As a result, these step-down switching elements 14
And a step-up and step-down switch element 15 are turned on and off at the same time.
【００１４】[0014]
【作用】ＰＷＭ用ＩＣ２１の出力トランジスタ２２のオ
フにより、降圧用スイッチ素子１４と昇圧用スイッチ素
子１５が正確に同期してオフする。すなわち、駆動信号
に、半導体素子の蓄積時間などに起因する遅れが発生し
ないので、昇圧用スイッチ素子１５のオフするタイミン
グにも遅れが発生することはない。したがって、ほとん
ど内部損失がなく、変換効率の高い昇降圧チョッパ回路
が構成できる。When the output transistor 22 of the PWM IC 21 is turned off, the step-down switch element 14 and the step-up switch element 15 are accurately turned off in synchronization. That is, since the drive signal is not delayed due to the accumulation time of the semiconductor element, the timing at which the boost switch element 15 is turned off is not delayed. Therefore, a buck-boost chopper circuit with almost no internal loss and high conversion efficiency can be configured.
【００１５】[0015]
【実施例】以下、本発明の実施例を図面に基づき説明す
る。図１において、＋入力端子１０と＋出力端子１２と
の間の＋ラインには、降圧用スイッチ素子１４のドレイ
ン、ソース、インダクタンス素子１８、出力ダイオード
１７が直列に挿入され、−入力端子１１と−出力端子１
３との間の−ラインは直結され、−ラインとインダクタ
ンス素子１８の一端との間には転流ダイオード１６が接
続され、インダクタンス素子１８の他端と−ラインとの
間には昇圧用スイッチ素子１５のドレイン、ソースが接
続され、＋入力端子１０と−入力端子１１との間には入
力側バイパスコンデンサ１９が接続され、＋出力端子１
２と−出力端子１３との間には出力側バイパスコンデン
サ２０が接続されている。以上の構成は、図７に示した
昇降圧チョッパ回路の基本回路そのものである。Embodiments of the present invention will be described below with reference to the drawings. In FIG. 1, on the + line between the + input terminal 10 and the + output terminal 12, the drain and source of the step-down switch element 14, the inductance element 18, and the output diode 17 are inserted in series, and the − input terminal 11 and -Output terminal 1
3 is directly connected, the commutation diode 16 is connected between the − line and one end of the inductance element 18, and the boosting switching element is connected between the other end of the inductance element 18 and the − line. The drain and source of 15 are connected, the input side bypass capacitor 19 is connected between the + input terminal 10 and the − input terminal 11, and the + output terminal 1
An output side bypass capacitor 20 is connected between 2 and the-output terminal 13. The above configuration is the basic circuit itself of the buck-boost chopper circuit shown in FIG.
【００１６】図１に示す本発明の第１実施例では、降圧
用スイッチ素子１４と昇圧用スイッチ素子１５のドライ
ブ回路３２として、ＰＷＭ用ＩＣ２１の出力トランジス
タ２２をそのまま降圧用スイッチ素子１４と昇圧用スイ
ッチ素子１５のドライブ回路３２として利用したもの
で、この出力トランジスタ２２のコレクタをゲート電流
制限用抵抗２５を介して降圧用スイッチ素子１４のゲー
トに接続し、この降圧用スイッチ素子１４のドレインと
ゲート間に逆バイアス抵抗２４を接続し、また、前記出
力トランジスタ２２のエミッタをゲート電流制限用抵抗
２６を介して昇圧用スイッチ素子１５のゲートに接続
し、この昇圧用スイッチ素子１５のゲートとソース間に
逆バイアス抵抗２７を接続し、前記出力トランジスタ２
２により直接的にオン、オフを制御する場合を示したも
のである。In the first embodiment of the present invention shown in FIG. 1, as the drive circuit 32 for the step-down switch element 14 and the step-up switch element 15, the output transistor 22 of the PWM IC 21 is used as it is for the step-down switch element 14 and the step-up switch element 15. It is used as the drive circuit 32 of the switch element 15, and the collector of the output transistor 22 is connected to the gate of the step-down switch element 14 via the gate current limiting resistor 25, and the drain and gate of the step-down switch element 14 are connected. A reverse bias resistor 24 is connected in between, and the emitter of the output transistor 22 is connected to the gate of the boosting switch element 15 via the gate current limiting resistor 26, and between the gate and the source of the boosting switch element 15. A reverse bias resistor 27 is connected to the output transistor 2
2 shows a case in which the on / off is directly controlled by 2.
【００１７】このような構成において、ＰＷＭ用ＩＣ２
１の出力トランジスタ２２のオン時に、＋入力端子１
０、逆バイアス抵抗２４、ゲート電流制限用抵抗２５、
出力トランジスタ２２のコレクタ、エミッタ、ゲート電
流制限用抵抗２６、逆バイアス抵抗２７、−入力端子１
１への回路が形成されてオンし、また、出力トランジス
タ２２のオフにより、降圧用スイッチ素子１４と昇圧用
スイッチ素子１５が正確に同期してオフする。すなわ
ち、駆動信号に、半導体素子の蓄積時間などに起因する
遅れが発生しないので、昇圧用スイッチ素子１５のオフ
するタイミングにも遅れが発生することはない。In such a configuration, the PWM IC 2
When the output transistor 22 of No. 1 is turned on, the + input terminal 1
0, reverse bias resistor 24, gate current limiting resistor 25,
Output transistor 22 collector, emitter, gate current limiting resistor 26, reverse bias resistor 27, -input terminal 1
When the circuit for 1 is formed and turned on, and the output transistor 22 is turned off, the step-down switch element 14 and the step-up switch element 15 are accurately turned off in synchronization. That is, since the drive signal is not delayed due to the accumulation time of the semiconductor element, the timing at which the boost switch element 15 is turned off is not delayed.
【００１８】このように、降圧用スイッチ素子１４と昇
圧用スイッチ素子１５のオンとオフを同期させたので、
オン時に励磁したインダクタンス素子１８のエネルギー
を昇圧用スイッチ素子１５の短絡により損失することが
ない。したがって、ほとんど内部損失がなく、変換効率
の高い昇降圧チョッパ回路が構成できる。As described above, since the step-down switch element 14 and the step-up switch element 15 are synchronized with ON and OFF,
The energy of the inductance element 18 excited at the time of turning on is not lost due to the short circuit of the boosting switch element 15. Therefore, a buck-boost chopper circuit with almost no internal loss and high conversion efficiency can be configured.
【００１９】図１の実施例では、降圧用スイッチ素子１
４と昇圧用スイッチ素子１５をＭＯＳ−ＦＥＴとした
が、図２に示すように、バイポーラ・トランジスタとし
ても同様の作用効果が得られる。In the embodiment of FIG. 1, the step-down switch element 1
4 and the boosting switch element 15 are MOS-FETs, but as shown in FIG. 2, similar effects can be obtained by using bipolar transistors.
【００２０】つぎに図３は、本発明の第２実施例を示す
もので、この例では、ＰＷＭ用ＩＣ２１の出力トランジ
スタ２２のコレクタに、バッファ回路としてのバッファ
用トランジスタ３０を介在し、このバッファ用トランジ
スタ３０のエミッタ側を降圧用スイッチ素子１４に接続
し、コレクタ側を昇圧用スイッチ素子１５に接続し、間
接的にオン、オフを制御する場合を示したものである。
この回路において、逆バイアス抵抗２４、ゲート電流制
限用抵抗２５、ゲート電流制限用抵抗２６、逆バイアス
抵抗２７は、前記図１と同様であり、また、抵抗２８は
バッファ用トランジスタ３０の逆バイアス用である。Next, FIG. 3 shows a second embodiment of the present invention. In this example, a buffer transistor 30 as a buffer circuit is interposed in the collector of the output transistor 22 of the PWM IC 21, and this buffer is used. It shows a case where the emitter side of the transistor 30 is connected to the step-down switch element 14 and the collector side is connected to the step-up switch element 15 to indirectly control ON / OFF.
In this circuit, the reverse bias resistor 24, the gate current limiting resistor 25, the gate current limiting resistor 26, and the reverse bias resistor 27 are the same as those in FIG. 1, and the resistor 28 is the reverse bias of the buffer transistor 30. Is.
【００２１】このような構成において、ＰＷＭ用ＩＣ２
１の出力トランジスタ２２のオン時に、まずバッファ用
トランジスタ３０をオンにする。すると、＋入力端子１
０、逆バイアス抵抗２４、ゲート電流制限用抵抗２５、
バッファ用トランジスタ３０のエミッタ、コレクタ、ゲ
ート電流制限用抵抗２６、逆バイアス抵抗２７、−入力
端子１１への回路が形成されてオンし、また、バッファ
用トランジスタ３０のオフにより、降圧用スイッチ素子
１４と昇圧用スイッチ素子１５が正確に同期してオフす
る。すなわち、出力トランジスタ２２の駆動信号より
も、バッファ用トランジスタ３０の蓄積時間などに起因
する遅れが発生したとしても、降圧用スイッチ素子１４
と昇圧用スイッチ素子１５のオン、オフするタイミング
は同時に行われ、両者間、とくに昇圧用スイッチ素子１
５に遅れが発生することはない。In such a configuration, the PWM IC 2
When the first output transistor 22 is turned on, the buffer transistor 30 is first turned on. Then, + input terminal 1
0, reverse bias resistor 24, gate current limiting resistor 25,
A circuit to the emitter, collector, gate current limiting resistor 26, reverse bias resistor 27, and-input terminal 11 of the buffer transistor 30 is formed and turned on, and when the buffer transistor 30 is turned off, the step-down switch element 14 is turned on. And the boosting switch element 15 are accurately turned off in synchronization. That is, even if a delay due to the storage time of the buffer transistor 30 or the like occurs with respect to the drive signal of the output transistor 22, the step-down switch element 14 is generated.
The timings for turning on and off the boosting switch element 15 and the boosting switch element 15 are performed at the same time.
No delay will occur in 5.
【００２２】このように、降圧用スイッチ素子１４と昇
圧用スイッチ素子１５のオンとオフを同期させたので、
オン時に励磁したインダクタンス素子１８のエネルギー
を昇圧用スイッチ素子１５の短絡により損失することが
ない。したがって、ほとんど内部損失がなく、変換効率
の高い昇降圧チョッパ回路が構成できる。In this way, since the step-down switch element 14 and the step-up switch element 15 are turned on and off in synchronization with each other,
The energy of the inductance element 18 excited at the time of turning on is not lost due to the short circuit of the boosting switch element 15. Therefore, a buck-boost chopper circuit with almost no internal loss and high conversion efficiency can be configured.
【００２３】図３の実施例では、降圧用スイッチ素子１
４と昇圧用スイッチ素子１５をＭＯＳ−ＦＥＴとした
が、図４に示すように、バイポーラ・トランジスタとし
ても同様の作用効果が得られる。In the embodiment shown in FIG. 3, the step-down switch element 1 is used.
4 and the step-up switch element 15 are MOS-FETs, the same effect can be obtained by using bipolar transistors as shown in FIG.
【００２４】前記降圧用スイッチ素子１４と昇圧用スイ
ッチ素子１５のオフは、前記第１、第２実施例に示すよ
うに、同時であることが望ましいが、降圧用スイッチ素
子１４のオフが昇圧用スイッチ素子１５のオフより時間
的にやや遅れても同等の作用効果が得られる。It is desirable that the step-down switch element 14 and the step-up switch element 15 are turned off at the same time as shown in the first and second embodiments, but the step-down switch element 14 is turned off for the step-up. Even if the switching element 15 is slightly turned off in time, the same operational effect can be obtained.
【００２５】[0025]
【発明の効果】本発明は、ドライブ回路３２は、ＰＷＭ
用ＩＣ２１の出力トランジスタ２２により降圧用スイッ
チ素子１４と昇圧用スイッチ素子１５を直接駆動する
か、ドライブ回路３２は、ＰＷＭ用ＩＣ２１の出力トラ
ンジスタ２２にバッファ回路を接続し、このバッファ回
路のバッファ用トランジスタ３０により間接駆動するこ
とにより、降圧用スイッチ素子１４に対する昇圧用スイ
ッチ素子１５のオフのタイミング遅れがなく、インダク
タンス素子１８のエネルギーを無駄に消費することがな
い。したがって、電力変換効率の高い電源回路を提供す
ることができる。According to the present invention, the drive circuit 32 is a PWM
The output transistor 22 of the IC 21 for driving directly drives the step-down switch element 14 and the step-up switch element 15, or the drive circuit 32 connects a buffer circuit to the output transistor 22 of the PWM IC 21, and the buffer transistor of this buffer circuit is connected. Indirect driving by means of 30 does not cause a delay in turning off the step-up switching element 15 with respect to the step-down switching element 14 and wastes energy of the inductance element 18. Therefore, a power supply circuit with high power conversion efficiency can be provided.
【００２６】降圧用スイッチ素子１４と昇圧用スイッチ
素子１５として、ＭＯＳ−ＦＥＴを用いることにより、
高い周波数のスイッチング電源に利用でき、装置をより
小型化できる。By using MOS-FETs as the step-down switch element 14 and the step-up switch element 15,
It can be used as a high frequency switching power supply and the device can be made smaller.
【００２７】バッファ用トランジスタ３０によりドライ
ブ電流を増幅して間接駆動することにより、容量の大き
なスイッチング電源に利用できる。By amplifying the drive current and indirectly driving it by the buffer transistor 30, it can be used for a switching power supply having a large capacity.
【００２８】ドライブ回路３２は、ＰＷＭ用ＩＣ２１の
出力トランジスタ２２に、それぞれ降圧用スイッチ素子
１４と昇圧用スイッチ素子１５を直接接続するか、バッ
ファ回路のバッファ用トランジスタ３０を介して接続す
るだけであるから、回路構成が簡単である。In the drive circuit 32, the step-down switch element 14 and the step-up switch element 15 are either directly connected to the output transistor 22 of the PWM IC 21, or only connected via the buffer transistor 30 of the buffer circuit. Therefore, the circuit configuration is simple.
【図１】本発明による昇降圧チョッパ回路の第１実施例
を示す電気回路図である。FIG. 1 is an electric circuit diagram showing a first embodiment of a buck-boost chopper circuit according to the present invention.
【図２】図１において、ＭＯＳ−ＦＥＴをバイポーラ・
トランジスタに代えた場合の電気回路図である。FIG. 2 is a circuit diagram of FIG.
It is an electric circuit diagram when it replaces with a transistor.
【図３】本発明による昇降圧チョッパ回路の第２実施例
を示す電気回路図である。FIG. 3 is an electric circuit diagram showing a second embodiment of the buck-boost chopper circuit according to the present invention.
【図４】図３において、ＭＯＳ−ＦＥＴをバイポーラ・
トランジスタに代えた場合の電気回路図である。FIG. 4 is a circuit diagram of FIG.
It is an electric circuit diagram when it replaces with a transistor.
【図５】降圧用スイッチ素子１４に対し昇圧用スイッチ
素子１５に遅延時間を生じた場合の制御信号波形図であ
る。FIG. 5 is a control signal waveform diagram when a delay time is generated in the step-up switch element 15 with respect to the step-down switch element 14.
【図６】降圧用スイッチ素子１４に対し昇圧用スイッチ
素子１５に遅延時間を生じた場合の昇降圧チョッパ回路
の電流波形図である。FIG. 6 is a current waveform diagram of the step-up / down chopper circuit when a delay time is generated in the step-up switch element 15 with respect to the step-down switch element 14.
【図７】昇降圧チョッパ回路の基本的な電気回路図であ
る。FIG. 7 is a basic electric circuit diagram of a buck-boost chopper circuit.
【図８】従来の昇降圧チョッパ回路の電気回路図であ
る。FIG. 8 is an electric circuit diagram of a conventional buck-boost chopper circuit.
１０…＋入力端子、１１…−入力端子、１２…＋出力端
子、１３…−出力端子、１４…降圧用スイッチ素子、１
５…昇圧用スイッチ素子、１６…転流ダイオード、１７
…出力ダイオード、１８…インダクタンス素子、１９…
入力側バイパスコンデンサ、２０…出力側バイパスコン
デンサ、２１…ＰＷＭ用ＩＣ、２２…出力トランジス
タ、２３…制御信号入力端子、２４…逆バイアス抵抗、
２５…ゲート電流制限用抵抗、２６…ゲート電流制限用
抵抗、２７…逆バイアス抵抗、２８…抵抗、２９…抵
抗、３０…バッファ用トランジスタ、３１…ダイオー
ド、３２…ドライブ回路。10 ... + input terminal, 11 ...- input terminal, 12 ... + output terminal, 13 ...- output terminal, 14 ... step-down switch element, 1
5 ... Step-up switch element, 16 ... Commutation diode, 17
... Output diode, 18 ... Inductance element, 19 ...
Input side bypass capacitor, 20 ... Output side bypass capacitor, 21 ... PWM IC, 22 ... Output transistor, 23 ... Control signal input terminal, 24 ... Reverse bias resistor,
25 ... Gate current limiting resistor, 26 ... Gate current limiting resistor, 27 ... Reverse bias resistor, 28 ... Resistor, 29 ... Resistor, 30 ... Buffer transistor, 31 ... Diode, 32 ... Drive circuit.
Claims (5)
チ素子１５のオン時にインダクタンス素子１８にエネル
ギーを蓄積する時間と、オフ時に蓄積されたエネルギー
を出力側に放出する時間とをＰＷＭ用ＩＣ２１によりパ
ルス幅制御して入力電圧の変動に拘らず出力電圧を安定
化するようにした非絶縁の昇降圧チョッパ回路におい
て、前記降圧用スイッチ素子１４と昇圧用スイッチ素子
１５のドライブ回路３２は、前記ＰＷＭ用ＩＣ２１の出
力トランジスタ２２のコレクタとエミッタに、それぞれ
前記降圧用スイッチ素子１４と昇圧用スイッチ素子１５
を直接接続してなり、これらの降圧用スイッチ素子１４
と昇圧用スイッチ素子１５のターン・オフを同時に行う
ようにしたことを特徴とする昇降圧チョッパ回路。1. A PWM IC 21 pulses a time for accumulating energy in an inductance element 18 when the step-down switch element 14 and the step-up switch element 15 are on and a time for releasing the energy accumulated at the off time to an output side. In a non-insulated step-up / down chopper circuit in which the width is controlled to stabilize the output voltage regardless of the fluctuation of the input voltage, the drive circuit 32 of the step-down switch element 14 and the step-up switch element 15 has a PWM circuit. The step-down switch element 14 and the step-up switch element 15 are respectively connected to the collector and the emitter of the output transistor 22 of the IC 21.
Are directly connected to these step-down switching elements 14
A step-up / step-down chopper circuit characterized in that the step-up switch element 15 and the step-up switch element 15 are turned off at the same time.
チ素子１５のオン時にインダクタンス素子１８にエネル
ギーを蓄積する時間と、オフ時に蓄積されたエネルギー
を出力側に放出する時間とをＰＷＭ用ＩＣ２１によりパ
ルス幅制御して入力電圧の変動に拘らず出力電圧を安定
化するようにした非絶縁の昇降圧チョッパ回路におい
て、前記降圧用スイッチ素子１４と昇圧用スイッチ素子
１５は、ＭＯＳ−ＦＥＴからなり、前記降圧用スイッチ
素子１４と昇圧用スイッチ素子１５のドライブ回路３２
は、前記ＰＷＭ用ＩＣ２１の出力トランジスタ２２のコ
レクタをゲート電流制限用抵抗２５を介して前記降圧用
スイッチ素子１４のゲートに接続し、かつ降圧用スイッ
チ素子１４のドレインとゲートの間に逆バイアス抵抗２
４を挿入し、前記出力トランジスタ２２のエミッタをゲ
ート電流制限用抵抗２６を介して昇圧用スイッチ素子１
５のゲートに接続し、かつ昇圧用スイッチ素子１５のゲ
ートとソースの間に逆バイアス抵抗２７を挿入してな
り、これらのスイッチ素子１４と昇圧用スイッチ素子１
５のターン・オフを同時に行うようにしたことを特徴と
する昇降圧チョッパ回路。2. The PWM IC 21 provides a pulse with a time for accumulating energy in the inductance element 18 when the step-down switch element 14 and the step-up switch element 15 are on and a time for releasing the accumulated energy to the output side when the switch element 14 is off. In the non-insulated buck-boost chopper circuit in which the width is controlled to stabilize the output voltage regardless of the fluctuation of the input voltage, the step-down switch element 14 and the step-up switch element 15 are MOS-FETs. Drive circuit 32 for step-down switch element 14 and step-up switch element 15
Connects the collector of the output transistor 22 of the PWM IC 21 to the gate of the step-down switch element 14 via the gate current limiting resistor 25, and reverse bias resistance between the drain and gate of the step-down switch element 14. Two
4 is inserted, and the emitter of the output transistor 22 is connected to the step-up switch element 1 via the gate current limiting resistor 26.
5 and a reverse bias resistor 27 is inserted between the gate and the source of the boosting switch element 15, and these switching element 14 and boosting switch element 1 are connected.
The buck-boost chopper circuit is characterized in that the turn-off of 5 is performed at the same time.
チ素子１５のオン時にインダクタンス素子１８にエネル
ギーを蓄積する時間と、オフ時に蓄積されたエネルギー
を出力側に放出する時間とをＰＷＭ用ＩＣ２１によりパ
ルス幅制御して入力電圧の変動に拘らず出力電圧を安定
化するようにした非絶縁の昇降圧チョッパ回路におい
て、前記降圧用スイッチ素子１４と昇圧用スイッチ素子
１５のドライブ回路３２は、前記ＰＷＭ用ＩＣ２１の出
力トランジスタ２２にバッファ回路を接続し、このバッ
ファ回路のバッファ用トランジスタ３０のコレクタとエ
ミッタに、それぞれ前記降圧用スイッチ素子１４と昇圧
用スイッチ素子１５を接続してなり、前記バッファ用ト
ランジスタ３０によりドライブ電流を増幅して間接駆動
することにより、これらの降圧用スイッチ素子１４と昇
圧用スイッチ素子１５のターン・オフを同時に行うよう
にしたことを特徴とする昇降圧チョッパ回路。3. The PWM IC 21 pulses a time for storing energy in the inductance element 18 when the step-down switch element 14 and the step-up switch element 15 are turned on and a time for discharging the stored energy to the output side when turned off. In a non-insulated step-up / down chopper circuit in which the width is controlled to stabilize the output voltage regardless of the fluctuation of the input voltage, the drive circuit 32 of the step-down switch element 14 and the step-up switch element 15 has a PWM circuit. A buffer circuit is connected to the output transistor 22 of the IC 21, and the step-down switch element 14 and the step-up switch element 15 are connected to the collector and the emitter of the buffer transistor 30 of the buffer circuit, respectively. This is achieved by amplifying the drive current with The step-up / down chopper circuit is characterized in that the step-down switching element 14 and the step-up switching element 15 are turned off at the same time.
チ素子１５のオン時にインダクタンス素子１８にエネル
ギーを蓄積する時間と、オフ時に蓄積されたエネルギー
を出力側に放出する時間とをＰＷＭ用ＩＣ２１によりパ
ルス幅制御して入力電圧の変動に拘らず出力電圧を安定
化するようにした非絶縁の昇降圧チョッパ回路におい
て、前記降圧用スイッチ素子１４と昇圧用スイッチ素子
１５は、ＭＯＳ−ＦＥＴからなり、前記降圧用スイッチ
素子１４と昇圧用スイッチ素子１５のドライブ回路３２
は、前記ＰＷＭ用ＩＣ２１の出力トランジスタ２２にバ
ッファ回路を接続し、このバッファ回路のバッファ用ト
ランジスタ３０のエミッタをゲート電流制限用抵抗２５
を介して前記降圧用スイッチ素子１４のゲートに接続
し、かつ降圧用スイッチ素子１４のドレインとゲートの
間に逆バイアス抵抗２４を挿入し、前記バッファ用トラ
ンジスタ３０のコレクタをゲート電流制限用抵抗２６を
介して昇圧用スイッチ素子１５のゲートに接続し、かつ
昇圧用スイッチ素子１５のゲートとソースの間に逆バイ
アス抵抗２７を挿入してなり、前記バッファ用トランジ
スタ３０によりドライブ電流を増幅して間接駆動するこ
とにより、これらの降圧用スイッチ素子１４と昇圧用ス
イッチ素子１５のターン・オフを同時に行うようにした
ことを特徴とする昇降圧チョッパ回路。4. The PWM IC 21 pulses a time for accumulating energy in the inductance element 18 when the step-down switching element 14 and the step-up switching element 15 are on and a time for releasing the energy accumulated at the off-time to the output side. In the non-insulated buck-boost chopper circuit in which the width is controlled to stabilize the output voltage regardless of the fluctuation of the input voltage, the step-down switch element 14 and the step-up switch element 15 are MOS-FETs. Drive circuit 32 for step-down switch element 14 and step-up switch element 15
Connects a buffer circuit to the output transistor 22 of the PWM IC 21, and connects the emitter of the buffer transistor 30 of this buffer circuit to the gate current limiting resistor 25.
Is connected to the gate of the step-down switch element 14 via a reverse bias resistor 24 between the drain and gate of the step-down switch element 14, and the collector of the buffer transistor 30 is connected to the gate current limiting resistor 26. Is connected to the gate of the step-up switch element 15 via a reverse bias resistor 27 between the gate and the source of the step-up switch element 15, and the buffer transistor 30 amplifies the drive current to indirectly. The step-up / down chopper circuit is characterized in that the step-down switching element 14 and the step-up switching element 15 are simultaneously turned off by driving.
チ素子１５は、バイポーラ・トランジスタからなり、Ｍ
ＯＳ−ＦＥＴにおけるドレイン、ゲート、ソースは、そ
れぞれコレクタ、ベース、エミッタからなる請求項２ま
たは４記載の昇降圧チョッパ回路。5. The step-down switch element 14 and the step-up switch element 15 are bipolar transistors,
5. The buck-boost chopper circuit according to claim 2, wherein the drain, gate and source of the OS-FET are a collector, a base and an emitter, respectively.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21425594A JP3285280B2 (en) | 1994-08-16 | 1994-08-16 | Buck-boost chopper circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21425594A JP3285280B2 (en) | 1994-08-16 | 1994-08-16 | Buck-boost chopper circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0866019A true JPH0866019A (en) | 1996-03-08 |
| JP3285280B2 JP3285280B2 (en) | 2002-05-27 |
Family
ID=16652730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21425594A Expired - Fee Related JP3285280B2 (en) | 1994-08-16 | 1994-08-16 | Buck-boost chopper circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3285280B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012006585A (en) * | 2010-06-22 | 2012-01-12 | Mando Corp | Electronic control device and vehicle control method |
| CN108173305A (en) * | 2017-12-29 | 2018-06-15 | 河南中烟工业有限责任公司 | A kind of low-temperature bake smoking set with stepping functions rapid nitriding |
-
1994
- 1994-08-16 JP JP21425594A patent/JP3285280B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012006585A (en) * | 2010-06-22 | 2012-01-12 | Mando Corp | Electronic control device and vehicle control method |
| CN108173305A (en) * | 2017-12-29 | 2018-06-15 | 河南中烟工业有限责任公司 | A kind of low-temperature bake smoking set with stepping functions rapid nitriding |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3285280B2 (en) | 2002-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6236191B1 (en) | Zero voltage switching boost topology | |
| US6958592B2 (en) | Adaptive delay control circuit for switched mode power supply | |
| US6489758B2 (en) | Bootstrap circuit in a DC/DC static converter having circuitry for avoiding bootstrap capacitor discharge | |
| JP3164838B2 (en) | Switching circuit, conversion device using the same, and power factor improving power supply device | |
| US20030038615A1 (en) | Method and circuit for reducing losses in DC-DC converters | |
| US6160388A (en) | Sensing of current in a synchronous-buck power stage | |
| CN100547895C (en) | The undershoot eliminator circuit and the method that are used for synchronous rectified DC-DC converters | |
| JP2001512946A (en) | amplifier | |
| JP2001501436A (en) | Sample-hold circuit for switched-mode power supply | |
| JP2000083374A (en) | Switching regulator | |
| EP1639693A1 (en) | Dead time control in a switching circuit | |
| JPH0576167A (en) | Dc/dc voltage converter | |
| US20070177412A1 (en) | Charge pumped driver for switched mode power supply | |
| US7880458B2 (en) | Method and device for driving power converters | |
| US10056830B2 (en) | Control scheme for DC-DC power converters with ultra-fast dynamic response | |
| US6060867A (en) | Switch driver for a snubber circuit, method of operation thereof and power converter employing the same | |
| US5631816A (en) | DC voltage converter with current limitation | |
| JPH06225522A (en) | Switching power-supply circuit | |
| US10879885B2 (en) | Diode circuit | |
| US6798269B2 (en) | Bootstrap circuit in DC/DC static converters | |
| JPH0866019A (en) | Step-up/step-down chopper circuit | |
| JP3802678B2 (en) | Control method of step-down chopper type DC-DC converter | |
| US20020079948A1 (en) | Bootstrap circuit in DC/DC static converters | |
| JP4319336B2 (en) | MOS switching circuit | |
| JP3469455B2 (en) | Switching power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080308 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20100308 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20110308 |
|
| LAPS | Cancellation because of no payment of annual fees |