JPH0865308A - 即時性優先制御方式 - Google Patents

Abstract

(57)【要約】 【目的】有効で安定した制御のできる即時性優先制御方
式を提供する。 【構成】経路分岐部（１５）に全回線共用の大容量の共
通バッファ（１６）を設け、回線毎のバッファ数を可変
にし、各回線Ｉ／Ｆ部ごとの小容量の出力バッファ（１
７−１〜１７−Ｎ）がオーバーフローしないようにフロ
ー制御線（１８−１〜１８−５）を張り、レディ制御を
行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はＡＴＭ（非同期転送モ
ード）技術を用いた多重化装置、交換機等における即時
性優先制御方式に関する。

【０００２】

【従来の技術】最近、ＶＰＩ（仮想パス識別子）／ＶＣ
Ｉ（仮想チャネル識別子）と呼ばれるラベルに基づいて
通信を行うＡＴＭ技術を用いたＢーＩＳＤＮ（広帯域サ
ービス統合ディジタル網）が注目されている。このＶＰ
Ｉ／ＶＣＩと呼ばれるラベルに基づいて通信を行うＡＴ
Ｍ技術を用いたＢーＩＳＤＮが実現されると、現在では
存在しない様々なサービスがユーザーに提供されること
が予想されている。

【０００３】この場合、情報を提供する側では、１つの
物理回線を、種々のサービス要求を持つ種々のメディア
が混在した形で多重化し、これらの種々のメディアの伝
送に関して各々が要求する品質（例えば、廃棄率、遅延
時間、遅延時間のばらつき等）に対応した品質を制御で
きる形式で提供することにより、有限な資源である物理
回線を有効に利用できる可能性がある。

【０００４】ここで、ユーザーに提供する品質を保証す
る方法としては、セル通信の実時間性によって分類して
列挙すると以下のようになる。

【０００５】１）非実時間性 ａ）呼受付制御（ＣＡＣ：Call Admission Control） 交換機等で、呼受付時に端末側より要求されたトラヒッ
クが、交換機、対応ルート等の伝送容量を越えないか判
断し、呼を受付けるか決定する。

【０００６】２）実時間性 ａ）使用量パラメータ制御（ＵＰＣ：Usage Parameter
Control ） 呼受付時のユーザーのトラヒック申告値と実際のセル流
量が合っているかを監視し、申告値を越える場合は、廃
棄するなどの処理が行われる。

【０００７】ｂ）優先制御 ｉ）廃棄性 ＵＮＩ（ユーザ網インターフェース）、ＮＮＩ（ネット
ワークノードインターフェース）セル内のＣＬＰ（セル
損失優先）フィールドを用いて、トラヒックが交換機等
の伝送容量を越えた場合は廃棄する。この制御はＵＮ
Ｉ、ＮＮＩセルに対しては、明示的（explicit）な優先
制御である。

【０００８】ｉｉ）即時性 ＵＮＩ、ＮＮＩセルのＶＰＩ／ＶＣＩ値に対応して、優
先制御を行う。この制御はＵＮＩ、ＮＮＩセルに対して
は、暗示的（implicit）な優先制御である。） なお、ここでは、実時間性のセル通信における優先制御
について説明する。実時間性の優先制御方式には、上述
したように明示的（explicit）なものと暗示的（implic
it）なものが存在する。

【０００９】図２に、従来の優先制御を実現する多重化
装置の概略構成を示す。図２に示す従来の優先制御にお
いて、まず、ＡＴＭ多重されたセル（フレーム）はフレ
ーム同期部２１に入力される。このフレーム同期部２１
では、ＡＴＭ多重されたセルのフレーム同期をとる。

【００１０】フレーム同期部２１でＡＴＭ多重されたセ
ルのフレーム同期が取られると、このフレーム同期が取
られたセルはセル同期部２２に転送される。このセル同
期部２２では、フレーム同期が取られたセルのセル同期
をとる。セル同期部２２でセル同期がとられると、この
セルはつぎにセル変換部２３に転送される。

【００１１】セル変換部２３では、ＵＮＩ、ＮＮＩセル
から内部セルに変換するためのルーティング情報等が保
持されているセル変換テーブル２４にアクセスし、ＵＮ
Ｉ、ＮＮＩセルのＶＰＩ／ＶＣＩからルーティングタグ
（経路分岐部２５内の副分岐部、すなわち、後述する図
３に示す副分岐部で分岐するときに使用するルーティン
グ情報）を検索し、該当セルに所定の内部セルヘッダを
付加する。

【００１２】なお、ある１つのＡＴＭコネクションに対
するセル変換テーブル内の内容は、公衆回線の場合は呼
受付時に、専用線の場合は機器立ち上げ時に設定され
る。

【００１３】セル変換部２３で内部セルヘッダが付加さ
れると、このセルは経路分岐部２５へ転送される。

【００１４】経路分岐部２５では、セル変換部２３から
転送されたセルを、ルーティングタグにしたがって図示
しない該当外部回線インターフェース（回線Ｉ／Ｆ）側
へ分離、出力する。

【００１５】ここで、経路分岐部２５が多入力、多出力
の分岐を行う場合を考えると、経路分岐部２５の構成
は、図３に示すように構成されている。すなわち、経路
分岐部２５は、回線数の増加に伴う分岐の増大に対応で
きるように、ブロック構造をもち、ｎ段の副分岐部を用
いて段階的に構成されている。ここで、副分岐部の段数
ｎは、交換機または多重化装置の規模によって決定され
る。この経路分岐部２５の副分岐部では、前段の副分岐
部より入力された内部セルをルーティングタグにしたが
って、該当する後段の副分岐部へと出力する。

【００１６】そして、いくつかの副分岐部を通過した
後、最終的には、経路分岐部２５より該当する回線Ｉ／
Ｆ部に一意的に出力される。

【００１７】ここで、経路分岐部２５により分離、出力
された内部セルは、そのまますぐに外部回線に出力され
るのではなく、一度、回線Ｉ／Ｆ部に対応する出力バッ
ファ２６−１〜２６−Ｎに蓄積される。ただし、出力バ
ッファ２６−１〜２６−Ｎは品質クラス（優先度）毎に
分けられているので、経路分岐部２５により分離、出力
された内部セルは該当する品質クラスのバッファに蓄積
される。この出力バッファ２６−１〜２６−Ｎは大容量
で、各回線Ｉ／Ｆ部毎に持つ方式が取られている。

【００１８】ところで、該当回線のトラヒック量が大き
い場合は、この出力バッファ２６−１〜２６−Ｎの部分
でＣＬＰフィールドを用いた廃棄性優先制御が行われ
る。

【００１９】ここで、廃棄性優先制御には、明示的（ex
plicit）なものと暗示的（implicit）なものが存在す
る。

【００２０】明示的（explicit）な廃棄性優先制御は、
ＵＮＩ、ＮＮＩセル内のＣＬＰフィールドを用いてセル
ベースで優先制御が行われる。ここで、ＣＬＰフィール
ドのＣＬＰの値は０または１をとり、ＣＬＰ＝１でネッ
トワークが輻輳しているときには、そのセルは選択的に
廃棄することが許される。

【００２１】なお、このＣＬＰフィールドを用いた廃棄
性優先制御を行うためには、同一のＡＴＭコネクション
上のＣＬＰの値がセル毎に異なることがあるので、回線
Ｉ／Ｆに設ける出力バッファを品質クラス（優先度）毎
に分けてキューイングする必要がある。ここで、当該回
線のトラヒック量が多い場合には、品質クラスが低いバ
ッファに蓄積されているセルから廃棄するという方式で
廃棄制御を行う。

【００２２】また、廃棄性優先制御は、同一のＡＴＭコ
ネクション上のセルでも異なる品質クラスのバッファに
キューイングされることもあるので、連続無欠性（sequ
enceintegrity：ＡＴＭコネクションの端点で出力した
セルの順番通りにＡＴＭコネクションのもう一つの端点
に届く）制御、つまり複数のバッファからセルを出力す
るときに順番を守ることが必要になる。

【００２３】また、装置外への出力経路に向けて分岐す
る部分、すなわち経路分岐部２５でセル単位にハードウ
ェアで転送確認を行っている構成が多く、この制御を行
うとバッファを有効に使うことになるため、廃棄率を低
くおさえることができる。

【００２４】また、輻輳により廃棄が起こる場合には、
出力バッファの容量に応じて廃棄されないだけで、本質
的な解決にはならない。

【００２５】さらに、図４に示すクラス０のような品質
を持つものを考えた場合、図４に示す部分＊ではトラヒ
ック量が少し増えただけで、廃棄率が大きく変動するた
め、上記のような制御では有効で安定な制御はできな
い。

【００２６】暗示的（implicit）な廃棄性優先制御は、
ＵＮＩ、ＮＮＩセルのＶＰＩ／ＶＣＩ値に対応して優先
制御が行われる。この場合、優先度は内部セルのヘッダ
等には明示されるが、ＵＮＩセルのセルヘッダには明示
されない。すなわち、この場合の即時性優先制御は各Ｖ
ＰＩ／ＶＣＩに対応した優先度を内部セルの１フィール
ドに付加し、そのフィールドを用いて制御を行う。

【００２７】しかし、この場合の即時性優先制御は、品
質クラスの混合度によって安定性に欠けることがある。
例えば、図４に示すクラス０の優先度を持つものが大き
いと、トラヒック量過大の場合は、出力バッファで図４
に示すクラス１およびクラス２のものばかり廃棄され、
セル通信がほとんどできなくなることもある。

【００２８】また、図４に示すクラス０の品質を持つ複
数のもののトラヒック量が過大になると品質を保証でき
なくなることもある。

【００２９】

【発明が解決しようとする課題】上述したように、従来
の装置を用いて廃棄性優先制御を行う場合、連続無欠性
と、図４に示すクラス０のような品質を持つものとを考
えた場合、図４に示す＊の部分では、負荷が少し増えた
だけで廃棄率が大きく変動するため、有効で安定な制御
ができないという不具合があった。

【００３０】そこで、上記廃棄性優先制御をやめて、即
時性優先制御方式で優先制御を実現しようとすると、以
下に示すような問題が生じる。

【００３１】１）各回線Ｉ／Ｆ毎に出力バッファを設け
るため、分割損がでるうえ、回線Ｉ／Ｆ部毎に大きな出
力バッファが必要になり、ハードウェア量が大きくな
り、また、有効で安定な制御がおこなえない。

【００３２】２）このような方式を実現するためには、
セル変換部と出力バッファの間のデータ転送速度は、回
線Ｉ／Ｆ部の出力バッファから外部回線に出力される速
度より大幅に大きい必要がある。これは、優先制御を有
効にするためには出力バッファに多数のセルが蓄積され
ているほうが良いからである。このため、ハードウェア
が高価になる。

【００３３】３）また、経路分岐部とバッファ間のセル
転送速度が大きいため、トラヒックが大きくなると、出
力バッファでオーバーフローして廃棄されてしまう。

【００３４】そこで、この発明は、有効で安定した制御
のできる即時性優先制御方式を提供することを目的とす
る。

【００３５】

【課題を解決するための手段】上記目的を達成するた
め、この発明は、ユーザ網インターフェースセルまたは
ネットワークノードインターフェースセルからなるイン
ターフェースセルを装置内でのみ有効なローカルな内部
セルに変換して通信を行う非同期転送モードの通信装置
における即時性優先制御方式において、前記インターフ
ェースセルの仮想パス識別子および仮想チャネル識別子
により決定される非同期転送モードコネクション毎に即
時性優先度を定めるとともに、前記内部セルへの変換に
際して、前記内部セルの１フィールドに、前記即時性優
先度に対応する即時性優先度情報を付加し、前記優先度
と前記非同期転送モードコネクションとの対応つけを行
う制御手段を具備し、経済分岐部に全回線共用の大容量
の共通バッファを設け、また、出力バッファがオーバー
フローしないようにフロー制御線を有し、レディ制御を
おこなうことを特徴とする。

【００３６】

【作用】この発明では、制御手段により、仮想パス識別
子および仮想チャネル識別子により決定される非同期転
送モードコネクション毎に即時性優先度を定めるととも
に、内部セルへの変換に際して、内部セルの１フィール
ドに、即時性優先度に対応する即時性優先度情報を付加
し、優先度と前記非同期転送モードコネクションとの対
応つけを行う。

【００３７】ここで、前記制御手段は、外部回線への経
路を決定し、前記内部セルを出力バッファを介して回線
インターフェース部に出力する経路分岐部と、前記経路
分岐部と前記出力バッファとの間に設けられ、内部通信
路における内部セル転送速度を小さくする全回線共用の
共通バッファとを具備して構成することができる。

【００３８】また、前記制御手段は、前記内部通信路に
おける内部セルのオーバーフローを低減するフロー制御
線を具備して構成することができる。

【００３９】

【実施例】以下、この発明に係わる即時性優先制御方式
の実施例を図面に基づいて詳細に説明する。

【００４０】図１は、この発明に係わる即時性優先制御
方式を適用して構成した多重化装置の一実施例の概略構
成を示すブロック図である。この図１に示す通信装置
は、ＡＴＭ多重されたセルを各回線Ｉ／Ｆに分離出力す
るもので、フレーム同期部１１、セル同期部１２、セル
変換部１３、セル変換テーブル１４、経路分岐部１５、
共通バッファ１６、出力バッファ１７−１〜１７−Ｎを
具備して構成される。

【００４１】また、出力バッファ１７−１〜１７−Ｎと
共通バッファ１６との間にはフロー制御線１８−１が設
けられ、共通バッファ１６と経路分岐部１５との間には
フロー制御線１８−２が設けられ、経路分岐部１５とセ
ル変換部１３との間にはフロー制御線１８−３が設けら
れ、セル変換部１３とセル同期部１２との間にはフロー
制御線１８−４が設けられ、セル同期部１２とフレーム
同期部１１との間にはフロー制御線１８−５が設けられ
る。

【００４２】かかる構成において、まず、フレーム同期
部１１には、ＵＮＩ、ＮＮＩセルをＡＴＭ多重したセル
が入力される。フレーム同期部１１ではこのセルのフレ
ーム同期をとる。フレーム同期部１１において、セルの
フレーム同期がとられると、次にこのセルはセル同期部
１２へ転送される。セル同期部１２では、このセルのセ
ル同期をとる。セル同期部１２において、セルのセル同
期がとられると、このセルはセル変換部１３に転送され
る。

【００４３】セル変換部１３では、ＵＮＩ、ＮＮＩセル
を内部セルの形式に変換する。その際、ＵＮＩ、ＮＮＩ
セルのＶＰＩ／ＶＣＩ毎に装置内のルーティング情報、
優先度情報を保持しているセル変換テーブル１４を参照
し、ルーティングタグ、優先度情報等を内部セルヘッダ
の該当フィールドに書込み、該当セルに付加する。ここ
で、この優先度情報の値はＵＮＩ、ＮＮＩセルの同一の
ＶＰＩ／ＶＣＩに対しては、同一の値をとる。

【００４４】なお、このセル変換テーブル１４は、公衆
回線の場合は呼設定時、専用線の場合は機器立ち上げ時
に作成される。

【００４５】セル変換部１３で内部セルに変換されたＵ
ＮＩ、ＮＮＩセルは、経路分岐部１５に出力される。こ
の経路分岐部１５は、図３に示すごとく、副分岐部をｎ
段に階層的に組み合わせたブロック構造を持っている。
ただし、副分岐部の段数ｎはこの多重化装置の規模によ
る。

【００４６】経路分岐部１５では、前段の副分岐部から
転送されてきた内部セルをルーティングタグにしたがっ
て、該当する後段の副分岐部に分岐する。このようにし
て、経路分岐部１５でルーティング経路が一意に決定さ
れた内部セルは、共通バッファ１６に出力され、蓄積さ
れる。

【００４７】共通バッファ１６に蓄積されたセルは、出
力バッファ１７−１〜１７−Ｎを介して図示しない該当
回線Ｉ／Ｆ部へ出力されるが、ここで、該当回線Ｉ／Ｆ
部に対応する図示しない回線のトラヒック量が大きい場
合には、該当回線Ｉ／Ｆ部に対応する出力バッファ１７
−１〜１７−Ｎからフロー制御線１８−１を通してレデ
ィ制御が行われ、共通バッファ１６からの出力が待たさ
れる。その後共通バッファ１６からは、該当回線のトラ
ヒック量の減少を待って、セルが該当する回線Ｉ／Ｆ部
へ出力される。

【００４８】なお、回線Ｉ／Ｆ部に対応する出力バッフ
ァ１７−１〜１７−Ｎからのレディ制御により、フロー
制御線１８−２、１８−３、１８−４、１８−５を介し
て、経路分岐部１５、セル変換部１３、セル同期部１
２、フレーム同期部１１においてもオーバーフローしな
いようにレディ制御できるようにする。

【００４９】共通バッアァ１６から出力されたセルは、
一度各回線Ｉ／Ｆ毎に設けられた小容量の出力バッファ
１７−１〜１７−Ｎに蓄積された後、各回線に出力され
る。なお、上記実施例においては、この発明を多重化装
置に適用した場合を示したが交換機等においても同様に
適用することができる。

【００５０】

【発明の効果】以上説明したようにこの発明によれば、
制御手段により、仮想パス識別子および仮想チャネル識
別子により決定される非同期転送モードコネクション毎
に即時性優先度を定めるとともに、内部セルへの変換に
際して、内部セルの１フィールドに、即時性優先度に対
応する即時性優先度情報を付加し、優先度と前記非同期
転送モードコネクションとの対応つけを行うように構成
したので、有効で安定した制御のできる即時性優先制御
方式を提供することができる。

【００５１】また、経路分岐部に全回線共用の大容量の
共通バッファを設け、回線毎のバッファ数を可変にし、
各回線Ｉ／Ｆ部ごとの小容量の出力バッファがオーバー
フローしないようにフロー制御線を張り、レディ制御を
行うようにしたので、以下の効果を奏する。

【００５２】１）バッファの分割損がなくなり、回線Ｉ
／Ｆ部ごとに大容量の出力バッファを設けるよりバッフ
ァの総量を少なくすることができる。

【００５３】２）出力バッファにセルを蓄積し、優先制
御を行う必要がないため、経路分岐部と回線Ｉ／Ｆ部の
間の内部通信路でのセル転送速度を従来のように大幅に
高める必要がない。

【００５４】３）レディ制御を行うため、回線Ｉ／Ｆ部
の出力バッファがオーバーフローしない。

【図面の簡単な説明】

【図１】この発明に係わる即時性優先制御方式を適用し
て構成した多重化装置の一実施例の概略構成を示すブロ
ック図。

【図２】従来の多重化装置の概略構成を示すブロック
図。

【図３】図１および図２に示す経路分岐部内の概略構成
を示すブロック図。

【図４】トラヒックの品質を優先度ごとにクラス分けし
た場合の、トラヒック量と廃棄率の関係を示した図。

【符号の説明】

１１ フレーム同期部 １２ セル同期部 １３ セル変換部 １４ セル変換テーブル １５ 経路分岐部 １６ 共通バッファ １７−１〜１７−Ｎ 出力バッファ １８−１〜１８−５ フロー制御線

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ユーザ網インターフェースセルまたはネ
   ットワークノードインターフェースセルからなるインタ
   ーフェースセルを装置内でのみ有効なローカルな内部セ
   ルに変換する非同期転送モードの装置における即時性優
   先制御方式において、 前記インターフェースセルの仮想パス識別子および仮想
   チャネル識別子により決定される非同期転送モードコネ
   クション毎に即時性優先度を定めるとともに、前記内部
   セルへの変換に際して、前記内部セルの１フィールド
   に、前記即時性優先度に対応する即時性優先度情報を付
   加し、前記優先度と前記非同期転送モードコネクション
   との対応つけを行う制御手段を具備することを特徴とす
   る即時性優先制御方式。
2. 【請求項２】 前記制御手段は、 外部回線への経路を決定し、前記内部セルを出力バッフ
   ァを介して回線インターフェース部に出力する経路分岐
   部と、 前記経路分岐部と前記出力バッファとの間に設けられ、
   内部通信路における内部セル転送速度を小さくする全回
   線共用の共通バッファとを具備したことを特徴とする請
   求項１記載の即時性優先制御方式。
3. 【請求項３】 前記制御手段は、 前記内部通信路における内部セルのオーバーフローを低
   減するフロー制御線を具備したことを特徴とする請求項
   ２記載の即時性優先制御方式。