JPH0864558A - Method of manufacturing micro electronic mechanical type device - Google Patents

Method of manufacturing micro electronic mechanical type device

Info

Publication number
JPH0864558A
JPH0864558A JP21168194A JP21168194A JPH0864558A JP H0864558 A JPH0864558 A JP H0864558A JP 21168194 A JP21168194 A JP 21168194A JP 21168194 A JP21168194 A JP 21168194A JP H0864558 A JPH0864558 A JP H0864558A
Authority
JP
Japan
Prior art keywords
wafer
dicing tape
devices
manufacturing
saw frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21168194A
Other languages
Japanese (ja)
Inventor
Michael A Mignardi
エイ.ミグナルディ マイクル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Priority to JP21168194A priority Critical patent/JPH0864558A/en
Publication of JPH0864558A publication Critical patent/JPH0864558A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)

Abstract

PURPOSE: To execute all manufacture processes and test processes not in the state of device but in the state of wafer. CONSTITUTION: A wafer 20 is attached inside a saw frame 24 on a dicing tape 22, and the individual devices are generally separated by sawing before completing device manufacture. The devices are left on the dicing tape during the other manufacture processes. In a certain manufacture process, it is required to coat the adhesive material of the dicing tape with a protective cover. After completing all the manufacture processes, including the application of protective overcoat and a function test, the device is removed from the dicing tape and packaged.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、集積回路処理技術の分
野に関し、より詳細には変形自在なマイクロミラーデバ
イスを含むマイクロ電子機械デバイスの製造法に関す
る。
FIELD OF THE INVENTION The present invention relates to the field of integrated circuit processing technology, and more particularly to a method of making microelectromechanical devices including deformable micromirror devices.

【0002】[0002]

【従来技術】集積回路(IC)の処理をコスト的に有利
にするため、一般に個々の回路またはデバイスは、一つ
の基板上で同時に多数のデバイスを製造するよう、半導
体ウェーハを使用して多量生産されている。集積回路の
代表的なプロセスフローでは、デバイスを製造し、次に
デバイスをテストし、デバイスを分離し、デバイスをパ
ッケージする工程が続く。デバイスをウェーハから分離
する際、ウェーハの粒子および粉から成るダイシング
(dicing)の切くずが生じる。このダイシングの
切くずはデバイスをパッケージにボンディングする前に
ICの表面から洗い流される。
BACKGROUND OF THE INVENTION In order to make integrated circuit (IC) processing cost-effective, individual circuits or devices are generally mass-produced using semiconductor wafers, such that many devices are manufactured simultaneously on one substrate. Has been done. A typical process flow for integrated circuits follows the steps of manufacturing the device, then testing the device, isolating the device, and packaging the device. When the device is separated from the wafer, dicing chips are created that consist of the particles and powder of the wafer. This dicing debris is washed off the surface of the IC prior to bonding the device to the package.

【0003】[0003]

【発明が解決しようとする課題】マイクロ電子機械シス
テム(MEMS)またはマイクロ機械デバイスは、デバ
イスの分離および洗浄のような標準的なIC製造工程の
うちのいくつかを受けて、これに耐えるには、過度に脆
弱である構造を有していることが多い。いくつかのME
MS、例えばデジタルマイクロミラーデバイス(DM
D)およびいくつかの加速度計の脆弱な性質により、完
成したデバイスが破壊されないようにするため、標準的
なICプロセスの工程を再整理しなければならない。D
MDはテキサスインスツルメント社に譲渡された、「空
間光変調器および方法」を発明の名称とする米国特許第
5,061,049号に記載されている。加速度計は、
テキサスインスツルメント社に譲渡された、「デジタル
加速度計」を発明の名称とする米国特許特許出願第07
/883,616号に記載されている。上記特許に記載
されているように、これらMEMSは、シリコン基板の
表面上に形成された電極の上方の空気ギャップ上に懸架
された、極小構造体を有する。これら構造体を形成し、
空気ギャップから犠牲的材料をエッチングにより除去す
ると、これらデバイスは極めて脆弱なものとなる。これ
らデバイスはミラーが破壊する恐れなく、ウェーハ清浄
化工程中に生じるような液体に触れることはできない。
従って、これらデバイスは下方のミラーから犠牲的材料
をエッチングする前に、デバイスをカットし、ダイシン
グの切くずを洗浄で除去しなければならない。
Microelectromechanical systems (MEMS) or micromechanical devices must undergo and withstand some of the standard IC manufacturing processes such as device isolation and cleaning. , Often have structures that are overly fragile. Some ME
MS, eg digital micromirror device (DM
Due to D) and the fragile nature of some accelerometers, standard IC process steps must be rearranged to prevent the finished device from being destroyed. D
The MD is described in US Pat. No. 5,061,049, entitled "Spatial Light Modulator and Method," assigned to Texas Instruments Incorporated. Accelerometer
US Patent Application No. 07 entitled "Digital Accelerometer", assigned to Texas Instruments, Inc.
/ 883,616. As described in the above patents, these MEMS have microstructures suspended over an air gap above electrodes formed on the surface of a silicon substrate. Forming these structures,
Etching away sacrificial material from the air gap makes these devices extremely fragile. These devices are inaccessible to liquids such as those that occur during the wafer cleaning process without fear of breaking the mirror.
Therefore, these devices must be cut and the dicing debris cleaned prior to etching the sacrificial material from the underlying mirror.

【0004】デバイスを完成する前にウェーハを分離す
ると、残りのデバイス製造工程、例えばパッシベーショ
ンおよびデバイステスト中に広範なデバイスを取り扱う
ことになる。デバイスの状態と異なり、ウェーハの状態
で、これらプロセスを実行すると、必要な取り扱いが大
幅に減少する。その理由は、処理装置を多数のデバイス
の代わりに一つのウェーハを移動し、アライメントする
だけでよいからである。ダイのテスト(die tes
ting)には精密にアライメントすることが極めて重
要である。
Separating the wafer before completing the device results in handling a wide range of devices during the rest of the device manufacturing process, such as passivation and device testing. Performing these processes at the wafer state, unlike the device state, significantly reduces the handling required. The reason is that the processing equipment only needs to move and align one wafer instead of multiple devices. Die tests
Precise alignment is extremely important for towing).

【0005】本発明は、ウェーハ処理技術を使用して全
デバイス製造およびテストプロセスを完了できる方法を
開示するものである。
The present invention discloses a method by which wafer processing techniques can be used to complete the entire device manufacturing and test process.

【0006】[0006]

【課題を解決するための手段】マイクロ電子機械式デバ
イスまたは集積回路デバイスを製造する方法において、
ソーフレーム(saw frame)内のダイシングテ
ープ上に部分的に完成したデバイスのウェーハを取り付
ける。ウェーハをソーイングするか、またはその他ウェ
ーハ分離技術のいずれかにより、デバイスを分離する。
ダイシングテープからデバイスを除く前に、デバイスの
製造を完成する。ある用途ではダイシングテープの露出
した接着剤を保護カバーでカバーすると有利な場合があ
る。この方法の利点は、効率的な業界標準のウェーハ取
り扱い技術を用いて、デバイスを完全に処理できること
である。
In a method of manufacturing a microelectromechanical device or an integrated circuit device,
Mount the partially completed device wafer on dicing tape in a saw frame. The devices are separated by either sawing the wafer or other wafer separation techniques.
Complete device fabrication before removing the device from the dicing tape. In some applications it may be advantageous to cover the exposed adhesive of the dicing tape with a protective cover. The advantage of this method is that the device can be fully processed using efficient industry standard wafer handling techniques.

【0007】[0007]

【実施例】ここに開示した方法および保護カバーは、従
来のウェーハ製造プロセスフローを使用することを回避
した、ウェーハの状態で、特に脆弱な構造を有するマイ
クロ電子機械式デバイスとして製造されるデバイスの製
造に適用できる。図解のため、デジタルマイクロミラー
デバイスおよび加速度計の製造を参照した例により本発
明について説明する。特定の実施例は、本発明の可能な
構成例を説明するためのものにすぎず、DMDまたは加
速度計の製造のみに本発明を限定するものではない。こ
こに開示した方法は、いかなるタイプの集積回路または
マイクロ電子機械式デバイスにも使用できる。
DETAILED DESCRIPTION OF THE INVENTION The method and protective cover disclosed herein are for devices manufactured as microelectromechanical devices having a particularly fragile structure in the wafer, avoiding the use of conventional wafer manufacturing process flows. Applicable to manufacturing. For purposes of illustration, the invention will be described by way of example with reference to the fabrication of digital micromirror devices and accelerometers. The specific embodiments are merely illustrative of possible configurations of the invention and are not intended to limit the invention to the manufacture of DMDs or accelerometers only. The methods disclosed herein can be used with any type of integrated circuit or microelectromechanical device.

【0008】図1Aから図1Cに代表的なDMDデバイ
ス構造を示す。本開示に含まれる図面のすべてについ
て、図示されている素子は一定の比率とはなっていな
い。ほとんどの場合、ウェーハおよびデバイス層の厚み
は図示のため大幅に誇張してある。DMDは一般に素子
50のアレイから成る。各DMD素子50は一般にシリ
コン基板56上の2つのトーションヒンジ(torsi
on hinge)54により懸架された金属ビーム5
2から成る。シリコン基板56上に絶縁酸化層58を成
長し、酸化層58上にアドレス指定電極60、62、6
4およびランディング電極66、68を堆積する。犠牲
的層と称されることがあるプレーナー化(平坦化)スペ
ーサー層68を基板に形成し、このスペーサー層68上
にビーム金属層72が続くヒンジ金属層70を堆積す
る。各素子50のビーム52およびヒンジ54を構成す
るように、金属層をエッチングする
A typical DMD device structure is shown in FIGS. 1A-1C. The elements shown are not to scale for all of the drawings included in this disclosure. In most cases, wafer and device layer thicknesses are greatly exaggerated for purposes of illustration. The DMD generally consists of an array of elements 50. Each DMD element 50 typically includes two torsion hinges (torsi) on a silicon substrate 56.
metal beam 5 suspended by an on hinge 54
It consists of two. An insulating oxide layer 58 is grown on the silicon substrate 56, and addressing electrodes 60, 62, 6 are formed on the oxide layer 58.
4 and landing electrodes 66, 68 are deposited. A planarizing (planarizing) spacer layer 68, sometimes referred to as a sacrificial layer, is formed on the substrate, and a hinge metal layer 70 is deposited on the spacer layer 68 followed by a beam metal layer 72. Etching the metal layer to form the beam 52 and hinge 54 of each element 50

【0009】DMD製造のための代表的プロセスフロー
では、ミラーをアンダーカットする前に、ウェーハ上の
デバイスの列の間を通常ソーイングすることによりデバ
イスを分離しなければならない。デバイスを分離した後
にビーム52およびヒンジ54の下方のスペーサー層6
8をエッチングで除去し、図1Cに示すようにヒンジ上
でビームがツイストできるようにする。このアンダーカ
ット作業は、通常プラズマリアクター内で行う。アクセ
ス孔74およびギヤップ76により、プラズマがビーム
52およびヒンジ54の下方のスペーサー材料68をエ
ッチングで除くことが可能となっている。スペーサー層
68をエッチングで除いた後に、デバイスはパッシベー
ションと称されるプロセスにより化学的な反応度が下げ
られる。
In a typical process flow for DMD fabrication, the devices must be separated by usually sawing between rows of devices on the wafer before undercutting the mirror. Spacer layer 6 below beam 52 and hinge 54 after device isolation
8 is etched away to allow the beam to twist on the hinge as shown in FIG. 1C. This undercut operation is usually performed in the plasma reactor. Access holes 74 and gaps 76 allow the plasma to etch away spacer material 68 below beam 52 and hinges 54. After etching away the spacer layer 68, the device is made chemically less reactive by a process called passivation.

【0010】ある加速度計を製造するのに、同様なプロ
セスフローが使用される。図2A,図2Bはカンチレバ
ー加速度計78のアレイを示す。各加速度計はビーム8
4に取り付けられたヒンジ82により支持されたプルー
フマス80と称される精密質量体を備える。各加速度計
の下方には接点86があり、絶縁酸化層90によりカバ
ーされたシリコン基板88に堆積されたこの接点86が
設けられている。プレーナー化スペーサー層92はビー
ム84と電極86とを分離する。プルーフマス80およ
びヒンジ82の下方から、スペーサー層をエッチングで
除いた後に、十分強力な加速力によりプルーフマス80
を偏向し、接点86に接触させることができる。
A similar process flow is used to manufacture some accelerometers. 2A and 2B show an array of cantilever accelerometers 78. Beam 8 for each accelerometer
4 comprises a precision mass called a proof mass 80 supported by a hinge 82 attached to the 4. Below each accelerometer is a contact 86, which is deposited on a silicon substrate 88 covered by an insulating oxide layer 90. Planarized spacer layer 92 separates beam 84 and electrode 86. After removing the spacer layer from below the proof mass 80 and the hinge 82 by etching, the proof mass 80 is sufficiently accelerated.
Can be deflected to contact the contact 86.

【0011】上記のようにスペーサー層68または92
がエッチングで除かれると、デバイスは極めて脆弱とな
り、破壊を起こすことなく、例えばウェーハ洗浄工程中
に液体に接触することができなくなる。完成したデバイ
スは洗浄不能であるので、これらデバイスはスペーサー
層からエッチングで除かれる前に、一般にソーイングに
より分離される。ソーイングにより分離された後、これ
らデバイスはアンダーカット、ダイテストおよび保護オ
ーバーコート工程中に別々に取り扱われる。
Spacer layer 68 or 92 as described above
Once etched away, the device becomes extremely brittle and cannot contact the liquid without destroying it, for example during the wafer cleaning process. Since the finished devices are non-cleanable, they are typically separated by sawing before being etched away from the spacer layer. After being separated by sawing, these devices are handled separately during the undercut, die test and protective overcoat processes.

【0012】本発明は製造プロセス中に一つのウェーハ
からのデバイスのすべてを、集中的に処理できるように
する。図3A,図3Bに示した図示した発明の一実施例
によれば、一部が完成したマイクロ電子機械式デバイス
を含むシリコンウェーハ20が、ソーフレーム24に保
持されたダイシングテープ22の接着側21に取り付け
られる。図3Bはソーフレーム24内のダイシングテー
プ22上のウェーハ20の断面図である。
The present invention allows for centralized processing of all devices from a single wafer during the manufacturing process. According to one embodiment of the illustrated invention shown in FIGS. 3A and 3B, a silicon wafer 20 containing a partially completed microelectromechanical device is bonded to a bonding side 21 of a dicing tape 22 held on a saw frame 24. Attached to. FIG. 3B is a sectional view of the wafer 20 on the dicing tape 22 in the saw frame 24.

【0013】ウェーハ20は一般にシリコンであるが、
それ以外の材料、例えば水晶またはヒ化ガリウムからも
製造できる。ソーイング作業中にウェーハが破壊されな
いようにするため、ソーフレーム内のウェーハに取り付
ける前にウェーハ20の表面に一時的保護コーティング
を塗布できる。ソーフレームはデバイスをソーイングに
より分離できるよう、必要に応じて取り付けられる。ソ
ーはウェーハを完全に通ってダイシングテープ内に進入
するようカッティングを行う。しかしながら、ダイシン
グテープは完全にカットされるわけではない。例えば、
ダイシングテープの厚みが約0.1mm(4ミル)であ
る場合、そのうちの約0.025mm(1ミル)しかカ
ットされない。
Wafer 20 is typically silicon,
Other materials such as quartz or gallium arsenide can also be used. To prevent the wafer from being destroyed during the sawing operation, a temporary protective coating can be applied to the surface of the wafer 20 prior to attachment to the wafer in the saw frame. The saw frame is optionally attached so that the devices can be separated by sawing. The saw cuts completely through the wafer and into the dicing tape. However, the dicing tape is not completely cut. For example,
If the thickness of the dicing tape is about 0.1 mm (4 mil), only about 0.025 mm (1 mil) of it will be cut.

【0014】ウェーハをソーイングにより分離した後、
ソーイング作業の間発生した粒子を一般に洗浄によりウ
ェーハ、ダイシングテープおよびソーイングフレームか
ら除く。ウェーハに対して一時的な保護コーティングを
塗布すると、遠心分離機によりソーフレームを取り付
け、ウェーハに溶剤をスプレーし、保護コーティングを
除くことができる。図4Aおよび図4Bはソーイングウ
ェーハ26および遠心分離機28に取り付けられたソー
フレーム24を示す。図4Aに示されたデバイスの寸法
および配置は図解のためのものにすぎない。明瞭にする
ため、図4Bには個々のデバイスが示されている。遠心
分離機内に取り付けられた状態で、ウェーハの表面に溶
剤がスプレーされて、保護コーティングを除く。遠心分
離機により溶剤および溶解したコーティングがウェーハ
からスピンオフされる。
After separating the wafer by sawing,
Particles generated during the sawing operation are generally cleaned from the wafer, dicing tape and sawing frame. Once the temporary protective coating has been applied to the wafer, the sawframe can be attached by a centrifuge and the wafer sprayed with solvent to remove the protective coating. 4A and 4B show saw wafer 24 and saw frame 24 attached to centrifuge 28. The dimensions and placement of the device shown in FIG. 4A are for illustration only. Individual devices are shown in FIG. 4B for clarity. Once installed in the centrifuge, the surface of the wafer is sprayed with solvent to remove the protective coating. The centrifuge spins off the solvent and the dissolved coating from the wafer.

【0015】遠心分離機内で一時的な保護コーティング
を除く別の方法は、スプレー発生フード内にソーフレー
ムを取り付けることである。図5は、スプレー発生フー
ド30内に取り付けられたソーフレーム24およびウェ
ーハ26を示す。スプレー発生フード内に位置した状態
で、ソーイング済みウェーハ26の表面にスプレーノズ
ル34から溶剤32をスプレーする。フードの後方にあ
るベント38を通って溶剤のガス36が除かれる。溶剤
および粒子40は、フードの底部に設けられたドレイン
42を通ってフードから出る。
Another method of removing the temporary protective coating in the centrifuge is to install a saw frame in the spray generating hood. FIG. 5 shows the saw frame 24 and wafer 26 mounted within the spray generating hood 30. The solvent 32 is sprayed from the spray nozzle 34 onto the surface of the sawed wafer 26 in a state where the solvent 32 is positioned inside the spray generation hood. Solvent gas 36 is removed through a vent 38 at the rear of the hood. The solvent and particles 40 exit the hood through a drain 42 provided at the bottom of the hood.

【0016】ウェーハから保履コーティングを除いた後
は、ミラー又は加速度計支持ビームを残すように、スペ
ーサー層68または92の一部を除かなければならな
い。このアンダーカット作業は、一般にプラズマリアク
ター内で行われる。ダイシングテープ22上の接着剤2
1上のプラズマへの接触を防止するため、ダイシングテ
ープ22の露出した接着剤21上に保護カバーを設置で
きる。図6Aおよび6Bは、保護カバー44がダイシン
グテープ22の露出した接着剤21上に設けられたソー
フレーム24に取りつけられたソーイング済みウェーハ
26を示す。簡単にするため、図6Bでは、個々のデバ
イスは示されていない。保護カバー44は、プラズマリ
アクターへの暴露に耐えられるような材料から製造でき
る。例えば、このカバーはダイシングテープに取り付け
れたセラミックリングまたはドーナツ状にできる。別の
方法は、適当な形状にカットされ、保護カバー44およ
びダイシングテープ22として使用されるダイシングテ
ープの接着面を合わせるように取り付けた、ダイシング
テープの別の部分を使用することである。保護カバーは
石英または金属またはプラズマエッチング環境に耐える
ことができる他の材料でもよい。ソーイング済みウェー
ハおよび保護カバーが取り付けられた状態のソーフレー
ムはプラズマエッチングプロセスを用いて、ミラーまた
は加速度計ビームをアンダーカットしながら、ソーフレ
ームを保持するよう設計されたサセプタ(suscep
tor)プレート上に設置できる。図7は、プラズマエ
ッチングプロセス中にソーフレーム24を保持するよう
になっている凹状領域48を備えたサセプタプレート4
6を示す。
After removing the protective coating from the wafer, some of the spacer layer 68 or 92 must be removed to leave the mirror or accelerometer support beam. This undercut operation is generally performed in a plasma reactor. Adhesive 2 on dicing tape 22
A protective cover can be placed on the exposed adhesive 21 of the dicing tape 22 in order to prevent contact with the plasma on the substrate 1. 6A and 6B show sawed wafer 26 with protective cover 44 attached to saw frame 24 provided on exposed adhesive 21 of dicing tape 22. For simplicity, the individual devices are not shown in Figure 6B. The protective cover 44 can be made of a material that can withstand exposure to the plasma reactor. For example, the cover can be in the form of a ceramic ring or donut attached to dicing tape. Another method is to use another portion of the dicing tape that is cut to the proper shape and attached so that the adhesive surfaces of the protective cover 44 and the dicing tape used as the dicing tape 22 are mated. The protective cover may be quartz or metal or other material capable of withstanding a plasma etching environment. The sawframe with the sawed wafer and protective cover attached uses a plasma etching process to undercut the mirror or accelerometer beam while retaining the susceptor designed to hold the sawframe.
can be installed on the plate. FIG. 7 shows a susceptor plate 4 with a recessed area 48 adapted to hold the saw frame 24 during the plasma etching process.
6 is shown.

【0017】アンダーカッテイング作業の後は、デバイ
スをパッシベートし、ソーフレームに取り付けたまま電
気的かつ光学的にテストできる。ウェーハは本質的にま
だ無傷であるので、テストは大幅に簡略しなければなら
ないが、この理由は、個々のデバイス24を互いに整合
しなければならないからである。従って、図8に示すよ
うに、マルチプローバーのプローブカード49は、一旦
ソー済みウェーハに整合することにより、各デバイス2
7と正確に整合できるものでなければならない。ダイシ
ングテープ上でデバイスの運動があると、視覚的に補助
されたマルチプローバーを用いて、各デバイスを別々に
整合できる。
After the undercutting operation, the device can be passivated and electrically and optically tested while still attached to the saw frame. Testing must be greatly simplified because the wafer is still intact in nature because the individual devices 24 must be aligned with each other. Therefore, as shown in FIG. 8, the probe card 49 of the multi-prober is used to align each device 2 with the sawed wafer.
It must be able to match 7 exactly. Movement of the devices on the dicing tape allows each device to be aligned separately using a visually assisted multi-prober.

【0018】デバイスをテストした後、ダイシングテー
プからデバイスを除き、デバイスをパッケージアセンブ
リプロセスのためのリードフレーム上に載せるよう、取
り上げ設置機械上にソーフレームおよびウェーハを取り
付けできる。本発明が教示する改善されたプロセスフロ
ーのうちのデバイス取り外しプロセスは、標準的なIC
デバイス取り外しプロセスと同一にしなければならな
い。従ってデバイス取り外しおよびパッケージングアセ
ンブリプロセスには、変更は不要である。
After testing the device, the device can be removed from the dicing tape and the saw frame and wafer can be mounted on a pick and place machine so that the device rests on the lead frame for the package assembly process. The device removal process of the improved process flow taught by the present invention is a standard IC
Must be identical to the device removal process. Therefore, no changes are required to the device removal and packaging assembly process.

【0019】従ってこれまでデバイスの製造を完了する
前に、デバイスをウェーハから分離するマイクロ電子機
械式デバイスのための特定の実施例について説明した
が、かかる特定の参考例は下記の特許請求の範囲の記載
を除き、本発明の範囲を限定するものと考えてはならな
い。更に所定の特定実施例を参照して本発明について説
明したが、当業者には別の変形例を考えつくことがで
き、かかる変形例は添付した特許請求の能囲にカバーさ
れているものと考えるべきである。
Thus, prior to completing the fabrication of the device, a particular embodiment for a microelectromechanical device for separating the device from the wafer has been described, and such a particular reference is set forth in the following claims. It should not be considered as limiting the scope of the invention, except as noted. Although the invention has been described with reference to certain specific embodiments, further modifications will occur to those skilled in the art and are considered to be covered by the appended claims. Should be.

【0020】以上の説明に関し、下記の項を開示する。 (1)接着面を有するダイシングテープの一部を設け、
部分的に製造されたデバイスを含むウェーハを前記ダイ
シングテープの接着面に取り付け、前記ウェーハをサブ
分割し、前記部分的に製造されたデバイスを分離して前
記ダイシングテープ上に取り付けたままにし、前記分離
されたデバイスの製造を続け、前記ダイシングテープか
ら前記デバイスを除く諸工程を備えたマイクロ電子機械
式デバイスを製造する方法。 (2)前記ダイシングテープの接着面の露出部分に保護
カバーを載せる工程を更に備える第1項記載の方法。 (3)前記保護カバーはセラミック、金属、石英および
ダイシングテープから成る群から選択された第2項記載
の方法。 (4)前記再分割工程前に前記デバイスに一時的な保護
コーティングを塗布することを更に備える第1項記載の
方法。 (5)前記デバイスから前記一時的保護コーティングを
除く工程を更に含む第4項記載の方法。 (6)前記デバイスはデジタルマイクロミラーデバイス
(DMD)である第1項記載の方法。 (7)前記デバイスは加速度計である第1項記載の方
法。 (8)前記続ける製造工程は前記デバイスをプラズマエ
ッチングすることを含む第1項記載の方法。 (9)前記続ける製造工程は前記デバイスをパッシベー
トすることを含む第1項記戴の方法。 (10)前記続ける製造工程は前記デバイスをテストす
ることを含む第1項記載の方法。
Regarding the above description, the following items will be disclosed. (1) Providing a part of the dicing tape having an adhesive surface,
Attaching a wafer containing a partially manufactured device to the adhesive surface of the dicing tape, subdividing the wafer, separating the partially manufactured device and leaving it mounted on the dicing tape, A method for producing a microelectromechanical device, which comprises the steps of continuously producing separated devices and removing the device from the dicing tape. (2) The method according to claim 1, further comprising the step of placing a protective cover on the exposed portion of the adhesive surface of the dicing tape. (3) The method according to claim 2, wherein the protective cover is selected from the group consisting of ceramic, metal, quartz and dicing tape. (4) The method of claim 1, further comprising applying a temporary protective coating to the device prior to the subdividing step. (5) The method of claim 4, further comprising the step of removing the temporary protective coating from the device. (6) The method according to item 1, wherein the device is a digital micromirror device (DMD). (7) The method according to item 1, wherein the device is an accelerometer. (8) The method of claim 1, wherein the continuing manufacturing step includes plasma etching the device. (9) The method according to item 1, wherein the subsequent manufacturing step includes passivating the device. (10) The method of claim 1, wherein the continuing manufacturing step includes testing the device.

【0021】(11)接着面を有するダイシングテープ
の一部を設け、部分的に製造されたデジタルマイクロミ
ラーデバイスを含むウェーハを前記ダイシングテープの
接着面に取り付け、前記ウェーハをサブ分割し、前記部
分的に製造されたデジタルマイクロミラーデバイスを分
離して前記ダイシングテープ上に取り付けたままにし、
セラミック、金属、石英およびダイシングテープから成
る群から選択された保護カバーを前記ダイシングテープ
の接着面の露出部分に載せ、前記分離されたデジタルマ
イクロミラーデバイスの製造を続け、前記ダイシングテ
ープから前記デジタルマイクロミラーデバイスを除く諸
工程を備えたデジタルマイクロミラーデバイスを製造す
る方法。 (12)前記続ける製造工程は、前記デジタルマイクロ
ミラーデバイスをプラズマエッチングすることを含む第
11項記載の方法。 (13)前記続ける製造工程は、前記デジタルマイクロ
ミラーデバイスをパッシベートすることを含む第11項
記載の方法。 (14)前記続ける製造工程は、前記デジタルマイクロ
ミラーデバイスをテストすることを含む第11項記載の
方法。 (15)前記サブ分割工程前に前記デジタルマイクロミ
ラーデバイスに一時的な保護コーティングを塗布するこ
とを更に含む第11項記載の方法。 (16)前記デジタルマイクロミラーデバイスから前記
一時的保護コーティングを除く工程を更に含む第15項
記載の方法。
(11) A part of a dicing tape having an adhesive surface is provided, a wafer containing a partially manufactured digital micromirror device is attached to the adhesive surface of the dicing tape, the wafer is subdivided, and the part is formed. Separately manufactured digital micromirror device is separated and left mounted on the dicing tape,
A protective cover selected from the group consisting of ceramic, metal, quartz and dicing tape is placed on the exposed portion of the adhesive surface of the dicing tape, and the manufacturing of the separated digital micromirror device is continued. A method of manufacturing a digital micromirror device including steps of removing a mirror device. (12) The method according to claim 11, wherein the continuing manufacturing step includes plasma etching the digital micromirror device. (13) The method according to item 11, wherein the continuing manufacturing step includes passivating the digital micromirror device. (14) The method according to item 11, wherein the continuing manufacturing step includes testing the digital micromirror device. (15) The method of claim 11, further comprising applying a temporary protective coating to the digital micromirror device before the sub-dividing step. 16. The method of claim 15, further comprising the step of removing the temporary protective coating from the digital micromirror device.

【0022】(17)接着面を有するダイシングテープ
の一部を設け、部分的に製造された加速度計を含むウェ
ーハを前記ダイシングテープの接着面に取り付け、前記
ウェーハをサブ分割し、前記部分的に製造された加速度
計を分離して前記ダイシングテープ上に取り付けたまま
にし、セラミック、金属、石英およびダイシングテープ
から成る群から選択された保護カバーを前記ダイシング
テープの接着面の露出部分に載せ、前記分離された加速
度計の製造を続け、前記ダイシングテープから前記加速
度計を除く諸工程を備えた加速度計を製造する方法。 (18)前記続ける製造工程は、前記加速度計をプラズ
マエッチングすることを含む第17項記載の方法。 (19)前記続ける製造工程は、前記加速度計をパッシ
ベートすることを含む第17項記教の方法。 (20)前記続ける製造工程は、前記加速度計をテスト
することを含む第17項記載の方法。
(17) A part of a dicing tape having an adhesive surface is provided, a wafer including a partially manufactured accelerometer is attached to the adhesive surface of the dicing tape, the wafer is subdivided, and the partially The manufactured accelerometer is separated and left mounted on the dicing tape, and a protective cover selected from the group consisting of ceramic, metal, quartz and dicing tape is placed on the exposed portion of the adhesive surface of the dicing tape, A method of manufacturing an accelerometer, which comprises the steps of continuing to manufacture the separated accelerometer and removing the accelerometer from the dicing tape. (18) The method of claim 17, wherein the continuing manufacturing step includes plasma etching the accelerometer. (19) The method of claim 17, wherein the continuing manufacturing step includes passivating the accelerometer. (20) The method of claim 17, wherein the continuing manufacturing step includes testing the accelerometer.

【0023】(21)デバイスの状態でなく、ウェーハ
の状態ですべての製造工程およびテスト工程を実行でき
るようにするマイクロ電子機械式デバイスを含むウェー
ハを処理するための方法である。ダイシングテープ22
上のソーフレーム24内にウェーハ20を取り付け、デ
バイス製造完了前に一般にソーイングにより個々のデバ
イス27を分離する。これらデバイスは他の製造工程中
にダイシングテープ上に残される。ある製造工程ではダ
イシングテープの接着剤を保護カバー44で被覆する必
要がある。保護オーバーコートの塗布および機能テスト
を含むすべての製造工程を完了した後、ダイシングテー
プからデバイスを除き、パッケージする。
(21) A method for processing a wafer containing microelectromechanical devices that allows all manufacturing and testing steps to be performed in the wafer state rather than the device state. Dicing tape 22
The wafer 20 is mounted in the upper saw frame 24 and the individual devices 27 are separated, typically by sawing, before device fabrication is complete. These devices are left on the dicing tape during other manufacturing steps. In some manufacturing processes it is necessary to cover the adhesive of the dicing tape with a protective cover 44. After completing all manufacturing steps, including applying protective overcoat and functional testing, remove the device from the dicing tape and package.

【図面の簡単な説明】[Brief description of drawings]

【図1】Aはデジタルマイクロミラーデバイスのうちの
一つの素子の斜視図である。Bはデバイスを構成する素
子を示す、図1AのA−Aラインに沿った図1Aのデバ
イスの断面図である。Cはミラービームの回転を示す図
1AのA−Aラインに沿った図1Aのデバイスの断面図
である。
FIG. 1A is a perspective view of one element of a digital micromirror device. 1B is a cross-sectional view of the device of FIG. 1A taken along line AA of FIG. 1A, showing elements constituting the device. 1C is a cross-sectional view of the device of FIG. 1A taken along line AA of FIG. 1A showing rotation of the mirror beam.

【図2】Aはデジタル加速度計のアレイの平面図であ
る。Bはデバイスを構成する素子を示す図2AのA−A
ラインに沿った図2Aのデバイスの断面図である。
FIG. 2A is a plan view of an array of digital accelerometers. B shows the element which comprises a device AA of FIG. 2A
2B is a cross-sectional view of the device of FIG. 2A taken along the line. FIG.

【図3】Aはソーフレーム内に保持されたダイシングテ
ープに取り付けられたシリコンウェーハの平面図であ
る。Bは図3AのA−Aラインに沿った図3Aのシリコ
ンウェーハの断面図である。
FIG. 3A is a plan view of a silicon wafer attached to a dicing tape held in a saw frame. 3B is a cross-sectional view of the silicon wafer of FIG. 3A taken along the line AA of FIG. 3A.

【図4】Aは遠心分離機内に保持されたソーフレーム内
に取り付けられたソーイング済みウェーハの平面図であ
る。Bは図4AのA−Aラインに沿った図4Aのウェー
ハの断面図である。
FIG. 4A is a plan view of a sawed wafer mounted in a saw frame held in a centrifuge. 4B is a cross-sectional view of the wafer of FIG. 4A taken along the line AA of FIG. 4A.

【図5】スプレー発生フード内に保持されたソーフレー
ムおよびウェーハの略側面図である。
FIG. 5 is a schematic side view of a saw frame and wafer held within a spray generating hood.

【図6】Aは出したダイシングテープ上の保護カバーを
備えたソーフレームに取り付けられたソーイング済みウ
ェーハの平面図である。Bは図6AのA−Aラインに沿
った図6Aの保護カバーおよびソーイング済みウェーハ
の断面図である。
FIG. 6A is a plan view of a sawed wafer mounted on a saw frame with a protective cover on the exposed dicing tape. 6B is a cross-sectional view of the protective cover and sawed wafer of FIG. 6A taken along the line AA of FIG. 6A.

【図7】ソーフレームを受け入れるよう改良されたプラ
ズマリアクターのサセプタープレートの平面図である。
FIG. 7 is a plan view of a susceptor plate of a plasma reactor modified to receive a saw frame.

【図8】電気テストが行われている完成したデバイスの
ウェーハの断面図である。
FIG. 8 is a cross-sectional view of a completed device wafer that has been electrically tested.

【符号の説明】[Explanation of symbols]

50 素子 52 金属ビーム 54 トーションヒンジ 58 絶縁酸化層 60、62、64 アドレス指定電極 66、68 ランディング電極 50 element 52 metal beam 54 torsion hinge 58 insulating oxide layer 60, 62, 64 addressing electrode 66, 68 landing electrode

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成6年11月28日[Submission date] November 28, 1994

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】全文[Correction target item name] Full text

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【書類名】 明細書[Document name] Statement

【発明の名称】 マイクロ電子機械式デバイスを製造す
る方法
Title: Method for manufacturing a microelectromechanical device

【特許請求の範囲】[Claims]

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、集積回路処理技術の分
野に関し、より詳細には変形自在なマイクロミラーデバ
イスを含むマイクロ電子機械デバイスの製造法に関す
る。
FIELD OF THE INVENTION The present invention relates to the field of integrated circuit processing technology, and more particularly to a method of making microelectromechanical devices including deformable micromirror devices.

【0002】[0002]

【従来技術】集積回路(IC)の処理をコスト的に有利
にするため、一般に個々の回路またはデバイスは、一つ
の基板上で同時に多数のデバイスを製造するよう、半導
体ウェーハを使用して多量生産されている。集積回路の
代表的なプロセスフローでは、デバイスを製造し、次に
デバイスをテストし、デバイスを分離し、デバイスをパ
ッケージする工程が続く。デバイスをウェーハから分離
する際、ウェーハの粒子および粉から成るダイシング
(dicing)の切くずが生じる。このダイシングの
切くずはデバイスをパッケージにボンディングする前に
ICの表面から洗い流される。
BACKGROUND OF THE INVENTION In order to make integrated circuit (IC) processing cost-effective, individual circuits or devices are generally mass-produced using semiconductor wafers, such that many devices are manufactured simultaneously on one substrate. Has been done. A typical process flow for integrated circuits follows the steps of manufacturing the device, then testing the device, isolating the device, and packaging the device. When the device is separated from the wafer, dicing chips are created that consist of the particles and powder of the wafer. This dicing debris is washed off the surface of the IC prior to bonding the device to the package.

【0003】[0003]

【発明が解決しようとする課題】マイクロ電子機械シス
テム(MEMS)またはマイクロ機械デバイスは、デバ
イスの分離および洗浄のような標準的なIC製造工程の
うちのいくつかを受けて、これに耐えるには、過度に脆
弱である構造を有していることが多い。いくつかのME
MS、例えばデジタルマイクロミラーデバイス(DM
D)およびいくつかの加速度計の脆弱な性質により、完
成したデバイスが破壊されないようにするため、標準的
なICプロセスの工程を再整理しなければならない。D
MDはテキサスインスツルメント社に譲渡された、「空
間光変調器および方法」を発明の名称とする米国特許第
5,061,049号に記載されている。加速度計は、
テキサスインスツルメント社に譲渡された、「デジタル
加速度計」を発明の名称とする米国特許特許出願第07
/883,616号に記載されている。上記特許に記載
されているように、これらMEMSは、シリコン基板の
表面上に形成された電極の上方の空気ギャップ上に懸架
された、極小構造体を有する。これら構造体を形成し、
空気ギャップから犠牲的材料をエッチングにより除去す
ると、これらデバイスは極めて脆弱なものとなる。これ
らデバイスはミラーが破壊する恐れなく、ウェーハ清浄
化工程中に生じるような液体に触れることはできない。
従って、これらデバイスは下方のミラーから犠牲的材料
をエッチングする前に、デバイスをカットし、ダイシン
グの切くずを洗浄で除去しなければならない。
Microelectromechanical systems (MEMS) or micromechanical devices must undergo and withstand some of the standard IC manufacturing processes such as device isolation and cleaning. , Often have structures that are overly fragile. Some ME
MS, eg digital micromirror device (DM
Due to D) and the fragile nature of some accelerometers, standard IC process steps must be rearranged to prevent the finished device from being destroyed. D
The MD is described in US Pat. No. 5,061,049, entitled "Spatial Light Modulator and Method," assigned to Texas Instruments Incorporated. Accelerometer
US Patent Application No. 07 entitled "Digital Accelerometer", assigned to Texas Instruments, Inc.
/ 883,616. As described in the above patents, these MEMS have microstructures suspended over an air gap above electrodes formed on the surface of a silicon substrate. Forming these structures,
Etching away sacrificial material from the air gap makes these devices extremely fragile. These devices are inaccessible to liquids such as those that occur during the wafer cleaning process without fear of breaking the mirror.
Therefore, these devices must be cut and the dicing debris cleaned prior to etching the sacrificial material from the underlying mirror.

【0004】デバイスを完成する前にウェーハを分離す
ると、残りのデバイス製造工程、例えばパッシベーショ
ンおよびデバイステスト中に広範なデバイスを取り扱う
ことになる。デバイスの状態と異なり、ウェーハの状態
で、これらプロセスを実行すると、必要な取り扱いが大
幅に減少する。その理由は、処理装置を多数のデバイス
の代わりに一つのウェーハを移動し、アライメントする
だけでよいからである。ダイのテスト(die tes
ting)には精密にアライメントすることが極めて重
要である。
Separating the wafer before completing the device results in handling a wide range of devices during the rest of the device manufacturing process, such as passivation and device testing. Performing these processes at the wafer state, unlike the device state, significantly reduces the handling required. The reason is that the processing equipment only needs to move and align one wafer instead of multiple devices. Die tests
Precise alignment is extremely important for towing).

【0005】本発明は、ウェーハ処理技術を使用して全
デバイス製造およびテストプロセスを完了できる方法を
開示するものである。
The present invention discloses a method by which wafer processing techniques can be used to complete the entire device manufacturing and test process.

【0006】[0006]

【課題を解決するための手段】マイクロ電子機械式デバ
イスまたは集積回路デバイスを製造する方法において、
ソーフレーム(saw frame)内のダイシングテ
ープ上に部分的に完成したデバイスのウェーハを取り付
ける。ウェーハをソーイングするか、またはその他ウェ
ーハ分離技術のいずれかにより、デバイスを分離する。
ダイシングテープからデバイスを除く前に、デバイスの
製造を完成する。ある用途ではダイシングテープの露出
した接着剤を保護カバーでカバーすると有利な場合があ
る。この方法の利点は、効率的な業界標準のウェーハ取
り扱い技術を用いて、デバイスを完全に処理できること
である。
In a method of manufacturing a microelectromechanical device or an integrated circuit device,
Mount the partially completed device wafer on dicing tape in a saw frame. The devices are separated by either sawing the wafer or other wafer separation techniques.
Complete device fabrication before removing the device from the dicing tape. In some applications it may be advantageous to cover the exposed adhesive of the dicing tape with a protective cover. The advantage of this method is that the device can be fully processed using efficient industry standard wafer handling techniques.

【0007】[0007]

【実施例】ここに開示した方法および保護カバーは、従
来のウェーハ製造プロセスフローを使用することを回避
した、ウェーハの状態で、特に脆弱な構造を有するマイ
クロ電子機械式デバイスとして製造されるデバイスの製
造に適用できる。図解のため、デジタルマイクロミラー
デバイスおよび加速度計の製造を参照した例により本発
明について説明する。特定の実施例は、本発明の可能な
構成例を説明するためのものにすぎず、DMDまたは加
速度計の製造のみに本発明を限定するものではない。こ
こに開示した方法は、いかなるタイプの集積回路または
マイクロ電子機械式デバイスにも使用できる。
DETAILED DESCRIPTION OF THE INVENTION The method and protective cover disclosed herein are for devices manufactured as microelectromechanical devices having a particularly fragile structure in the wafer, avoiding the use of conventional wafer manufacturing process flows. Applicable to manufacturing. For purposes of illustration, the invention will be described by way of example with reference to the fabrication of digital micromirror devices and accelerometers. The specific embodiments are merely illustrative of possible configurations of the invention and are not intended to limit the invention to the manufacture of DMDs or accelerometers only. The methods disclosed herein can be used with any type of integrated circuit or microelectromechanical device.

【0008】図1Aから図1Cに代表的なDMDデバイ
ス構造を示す。本開示に含まれる図面のすべてについ
て、図示されている素子は一定の比率とはなっていな
い。ほとんどの場合、ウェーハおよびデバイス層の厚み
は図示のため大幅に誇張してある。DMDは一般に素子
50のアレイから成る。各DMD素子50は一般にシリ
コン基板56上の2つのトーションヒンジ(torsi
on hinge)54により懸架された金属ビーム5
2から成る。シリコン基板56上に絶縁酸化層58を成
長し、酸化層58上にアドレス指定電極60、62、6
4およびランディング電極66、68を堆積する。犠牲
的層と称されることがあるプレーナー化(平坦化)スペ
ーサー層68を基板に形成し、このスペーサー層68上
にビーム金属層72が続くヒンジ金属層70を堆積す
る。各素子50のビーム52およびヒンジ54を構成す
るように、金属層をエッチングする。
A typical DMD device structure is shown in FIGS. 1A-1C. The elements shown are not to scale for all of the drawings included in this disclosure. In most cases, wafer and device layer thicknesses are greatly exaggerated for purposes of illustration. The DMD generally consists of an array of elements 50. Each DMD element 50 typically includes two torsion hinges (torsi) on a silicon substrate 56.
metal beam 5 suspended by an on hinge 54
It consists of two. An insulating oxide layer 58 is grown on the silicon substrate 56, and addressing electrodes 60, 62, 6 are formed on the oxide layer 58.
4 and landing electrodes 66, 68 are deposited. A planarizing (planarizing) spacer layer 68, sometimes referred to as a sacrificial layer, is formed on the substrate, and a hinge metal layer 70 is deposited on the spacer layer 68 followed by a beam metal layer 72. The metal layer is etched to form the beam 52 and hinge 54 of each element 50.

【0009】DMD製造のための代表的プロセスフロー
では、ミラーをアンダーカットする前に、ウェーハ上の
デバイスの列の間を通常ソーイングすることによりデバ
イスを分離しなければならない。デバイスを分離した後
にビーム52およびヒンジ54の下方のスペーサー層6
8をエッチングで除去し、図1Cに示すようにヒンジ上
でビームがツイストできるようにする。このアンダーカ
ット作業は、通常プラズマリアクター内で行う。アクセ
ス孔74およびギャップ76により、プラズマがビーム
52およびヒンジ54の下方のスペーサー材料68をエ
ッチングで除くことが可能となっている。スペーサー層
68をエッチングで除いた後に、デバイスはパッシベー
ションと称されるプロセスにより化学的な反応度が下げ
られる。
In a typical process flow for DMD fabrication, the devices must be separated by usually sawing between rows of devices on the wafer before undercutting the mirror. Spacer layer 6 below beam 52 and hinge 54 after device isolation
8 is etched away to allow the beam to twist on the hinge as shown in FIG. 1C. This undercut operation is usually performed in the plasma reactor. Access holes 74 and gaps 76 allow the plasma to etch away spacer material 68 below beam 52 and hinges 54. After etching away the spacer layer 68, the device is made chemically less reactive by a process called passivation.

【0010】ある加速度計を製造するのに、同様なプロ
セスフローが使用される。図2A,図2Bはカンチレバ
ー加速度計78のアレイを示す。各加速度計はビーム8
4に取り付けられたヒンジ82により支持されたプルー
フマス80と称される精密質量体を備える。各加速度計
の下方には接点86があり、絶縁酸化層90によりカバ
ーされたシリコン基板88に堆積されたこの接点86が
設けられている。プレーナー化スペーサー層92はビー
ム84と電極86とを分離する。プルーフマス80およ
びヒンジ82の下方から、スペーサー層をエッチングで
除いた後に、十分強力な加速力によりプルーフマス80
を偏向し、接点86に接触させることができる。
A similar process flow is used to manufacture some accelerometers. 2A and 2B show an array of cantilever accelerometers 78. Beam 8 for each accelerometer
4 comprises a precision mass called a proof mass 80 supported by a hinge 82 attached to the 4. Below each accelerometer is a contact 86, which is deposited on a silicon substrate 88 covered by an insulating oxide layer 90. Planarized spacer layer 92 separates beam 84 and electrode 86. After removing the spacer layer from below the proof mass 80 and the hinge 82 by etching, the proof mass 80 is sufficiently accelerated.
Can be deflected to contact the contact 86.

【0011】上記のようにスペーサー層68または92
がエッチングで除かれると、デバイスは極めて脆弱とな
り、破壊を起こすことなく、例えばウェーハ洗浄工程中
に液体に接触することができなくなる。完成したデバイ
スは洗浄不能であるので、これらデバイスはスペーサー
層からエッチングで除かれる前に、一般にソーイングに
より分離される。ソーイングにより分離された後、これ
らデバイスはアンダーカット、ダイテストおよび保護オ
ーバーコート工程中に別々に取り扱われる。
Spacer layer 68 or 92 as described above
Once etched away, the device becomes extremely brittle and cannot contact the liquid without destroying it, for example during the wafer cleaning process. Since the finished devices are non-cleanable, they are typically separated by sawing before being etched away from the spacer layer. After being separated by sawing, these devices are handled separately during the undercut, die test and protective overcoat processes.

【0012】本発明は製造プロセス中に一つのウェーハ
からのデバイスのすべてを、集中的に処理できるように
する。図3A,図3Bに示した図示した発明の一実施例
によれば、一部が完成したマイクロ電子機械式デバイス
を含むシリコンウェーハ20が、ソーフレーム24に保
持されたダイシングテープ22の接着側21に取り付け
られる。図3Bはソーフレーム24内のダイシングテー
プ22上のウェーハ20の断面図である。
The present invention allows for centralized processing of all devices from a single wafer during the manufacturing process. According to one embodiment of the illustrated invention shown in FIGS. 3A and 3B, a silicon wafer 20 containing a partially completed microelectromechanical device is bonded to a bonding side 21 of a dicing tape 22 held on a saw frame 24. Attached to. FIG. 3B is a sectional view of the wafer 20 on the dicing tape 22 in the saw frame 24.

【0013】ウェーハ20は一般にシリコンであるが、
それ以外の材料、例えば水晶またはヒ化ガリウムからも
製造できる。ソーイング作業中にウェーハが破壊されな
いようにするため、ソーフレーム内のウェーハに取り付
ける前にウェーハ20の表面に一時的保護コーティング
を塗布できる。ソーフレームはデバイスをソーイングに
より分離できるよう、必要に応じて取り付けられる。ソ
ーはウェーハを完全に通ってダイシングテープ内に進入
するようカッティングを行う。しかしながら、ダイシン
グテープは完全にカットされるわけではない。例えば、
ダイシングテープの厚みが約0.1mm(4ミル)であ
る場合、そのうちの約0.025mm(1ミル)しかカ
ットされない。
Wafer 20 is typically silicon,
Other materials such as quartz or gallium arsenide can also be used. To prevent the wafer from being destroyed during the sawing operation, a temporary protective coating can be applied to the surface of the wafer 20 prior to attachment to the wafer in the saw frame. The saw frame is optionally attached so that the devices can be separated by sawing. The saw cuts completely through the wafer and into the dicing tape. However, the dicing tape is not completely cut. For example,
If the thickness of the dicing tape is about 0.1 mm (4 mil), only about 0.025 mm (1 mil) of it will be cut.

【0014】ウェーハをソーイングにより分離した後、
ソーイング作業の間発生した粒子を一般に洗浄によりウ
ェーハ、ダイシングテープおよびソーイングフレームか
ら除く。ウェーハに対して一時的な保護コーティングを
塗布すると、遠心分離機によりソーフレームを取り付
け、ウェーハに溶剤をスプレーし、保護コーティングを
除くことができる。図4Aおよび図4Bはソーイングウ
ェーハ26および遠心分離機28に取り付けられたソー
フレーム24を示す。図4Aに示されたデバイスの寸法
および配置は図解のためのものにすぎない。明瞭にする
ため、図4Bには個々のデバイスが示されている。遠心
分離機内に取り付けられた状態で、ウェーハの表面に溶
剤がスプレーされて、保護コーティングを除く。遠心分
離機により溶剤および溶解したコーティングがウェーハ
からスピンオフされる。
After separating the wafer by sawing,
Particles generated during the sawing operation are generally cleaned from the wafer, dicing tape and sawing frame. Once the temporary protective coating has been applied to the wafer, the sawframe can be attached by a centrifuge and the wafer sprayed with solvent to remove the protective coating. 4A and 4B show saw wafer 24 and saw frame 24 attached to centrifuge 28. The dimensions and placement of the device shown in FIG. 4A are for illustration only. Individual devices are shown in FIG. 4B for clarity. Once installed in the centrifuge, the surface of the wafer is sprayed with solvent to remove the protective coating. The centrifuge spins off the solvent and the dissolved coating from the wafer.

【0015】遠心分離機内で一時的な保護コーティング
を除く別の方法は、スプレー発生フード内にソーフレー
ムを取り付けることである。図5は、スプレー発生フー
ド30内に取り付けられたソーフレーム24およびウェ
ーハ26を示す。スプレー発生フード内に位置した状態
で、ソーイング済みウェーハ26の表面にスプレーノズ
ル34から溶剤32をスプレーする。フードの後方にあ
るベント38を通って溶剤のガス36が除かれる。溶剤
および粒子40は、フードの底部に設けられたドレイン
42を通ってフードから出る。
Another method of removing the temporary protective coating in the centrifuge is to install a saw frame in the spray generating hood. FIG. 5 shows the saw frame 24 and wafer 26 mounted within the spray generating hood 30. The solvent 32 is sprayed from the spray nozzle 34 onto the surface of the sawed wafer 26 in a state where the solvent 32 is positioned inside the spray generation hood. Solvent gas 36 is removed through a vent 38 at the rear of the hood. The solvent and particles 40 exit the hood through a drain 42 provided at the bottom of the hood.

【0016】ウェーハから保護コーティングを除いた後
は、ミラー又は加速度計支持ビームを残すように、スペ
ーサー層68または92の一部を除かなければならな
い。このアンダーカット作業は、一般にプラズマリアク
ター内で行われる。ダイシングテープ22上の接着剤2
1上のプラズマへの接触を防止するため、ダイシングテ
ープ22の露出した接着剤21上に保護カバーを設置で
きる。図6Aおよび6Bは、保護カバー44がダイシン
グテープ22の露出した接着剤21上に設けられたソー
フレーム24に取りつけられたソーイング済みウェーハ
26を示す。簡単にするため、図6Bでは、個々のデバ
イスは示されていない。保護カバー44は、プラズマリ
アクターへの暴露に耐えられるような材料から製造でき
る。例えば、このカバーはダイシングテープに取り付け
れたセラミックリングまたはドーナツ状にできる。別の
方法は、適当な形状にカットされ、保護カバー44およ
びダイシングテープ22として使用されるダイシングテ
ープの接着面を合わせるように取り付けた、ダイシング
テープの別の部分を使用することである。保護カバーは
石英または金属またはプラズマエッチング環境に耐える
ことができる他の材料でもよい。ソーイング済みウェー
ハおよび保護カバーが取り付けられた状態のソーフレー
ムはプラズマエッチングプロセスを用いて、ミラーまた
は加速度計ビームをアンダーカットしながら、ソーフレ
ームを保持するよう設計されたサセプタ(suscep
tor)プレート上に設置できる。図7は、プラズマエ
ッチングプロセス中にソーフレーム24を保持するよう
になっている凹状領域48を備えたサセプタプレート4
6を示す。
After removing the protective coating from the wafer, some of the spacer layer 68 or 92 must be removed to leave the mirror or accelerometer support beam. This undercut operation is generally performed in a plasma reactor. Adhesive 2 on dicing tape 22
A protective cover can be placed on the exposed adhesive 21 of the dicing tape 22 in order to prevent contact with the plasma on the substrate 1. 6A and 6B show sawed wafer 26 with protective cover 44 attached to saw frame 24 provided on exposed adhesive 21 of dicing tape 22. For simplicity, the individual devices are not shown in Figure 6B. The protective cover 44 can be made of a material that can withstand exposure to the plasma reactor. For example, the cover can be in the form of a ceramic ring or donut attached to dicing tape. Another method is to use another portion of the dicing tape that is cut to the proper shape and attached so that the adhesive surfaces of the protective cover 44 and the dicing tape used as the dicing tape 22 are mated. The protective cover may be quartz or metal or other material capable of withstanding a plasma etching environment. The sawframe with the sawed wafer and protective cover attached uses a plasma etching process to undercut the mirror or accelerometer beam while retaining the susceptor designed to hold the sawframe.
can be installed on the plate. FIG. 7 shows a susceptor plate 4 with a recessed area 48 adapted to hold the saw frame 24 during the plasma etching process.
6 is shown.

【0017】アンダーカッティング作業の後は、デバイ
スをパッシベートし、ソーフレームに取り付けたまま電
気的かつ光学的にテストできる。ウェーハは本質的にま
だ無傷であるので、テストは大幅に簡略しなければなら
ないが、この理由は、個々のデバイス24を互いに整合
しなければならないからである。従って、図8に示すよ
うに、マルチプローバーのプローブカード49は、一旦
ソー済みウェーハに整合することにより、各デバイス2
7と正確に整合できるものでなければならない。ダイシ
ングテープ上でデバイスの運動があると、視覚的に補助
されたマルチプローバーを用いて、各デバイスを別々に
整合できる。
After the undercutting operation, the device can be passivated and electrically and optically tested while still attached to the saw frame. Testing must be greatly simplified because the wafer is still intact in nature because the individual devices 24 must be aligned with each other. Therefore, as shown in FIG. 8, the probe card 49 of the multi-prober is used to align each device 2 with the sawed wafer.
It must be able to match 7 exactly. Movement of the devices on the dicing tape allows each device to be aligned separately using a visually assisted multi-prober.

【0018】デバイスをテストした後、ダイシングテー
プからデバイスを除き、デバイスをパッケージアセンブ
リプロセスのためのリードフレーム上に載せるよう、取
り上げ設置機械上にソーフレームおよびウェーハを取り
付けできる。本発明が教示する改善されたプロセスフロ
ーのうちのデバイス取り外しプロセスは、標準的なIC
デバイス取り外しプロセスと同一にしなければならな
い。従ってデバイス取り外しおよびパッケージングアセ
ンブリプロセスには、変更は不要である。
After testing the device, the device can be removed from the dicing tape and the saw frame and wafer can be mounted on a pick and place machine so that the device rests on the lead frame for the package assembly process. The device removal process of the improved process flow taught by the present invention is a standard IC
Must be identical to the device removal process. Therefore, no changes are required to the device removal and packaging assembly process.

【0019】従ってこれまでデバイスの製造を完了する
前に、デバイスをウェーハから分離するマイクロ電子機
械式デバイスのための特定の実施例について説明した
が、かかる特定の参考例は下記の特許請求の範囲の記載
を除き、本発明の範囲を限定するものと考えてはならな
い。更に所定の特定実施例を参照して本発明について説
明したが、当業者には別の変形例を考えつくことがで
き、かかる変形例は添付した特許請求の範囲にカバーさ
れているものと考えるべきである。
Thus, prior to completing the fabrication of the device, a particular embodiment for a microelectromechanical device for separating the device from the wafer has been described, and such a particular reference is set forth in the following claims. It should not be considered as limiting the scope of the invention, except as noted. Although the invention has been described with reference to certain specific embodiments, further modifications will occur to those skilled in the art, and such modifications should be considered to be covered by the appended claims. Is.

【0020】以上の説明に関し、下記の項を開示する。 (1)接着面を有するダイシングテープの一部を設け、
部分的に製造されたデバイスを含むウェーハを前記ダイ
シングテープの接着面に取り付け、前記ウェーハをサブ
分割し、前記部分的に製造されたデバイスを分離して前
記ダイシングテープ上に取り付けたままにし、前記分離
されたデバイスの製造を続け、前記ダイシングテープか
ら前記デバイスを除く諸工程を備えたマイクロ電子機械
式デバイスを製造する方法。 (2)前記ダイシングテープの接着面の露出部分に保護
カバーを載せる工程を更に備える第1項記載の方法。 (3)前記保護カバーはセラミック、金属、石英および
ダイシングテープから成る群から選択された第2項記載
の方法。 (4)前記再分割工程前に前記デバイスに一時的な保護
コーティングを塗布することを更に備える第1項記載の
方法。 (5)前記デバイスから前記一時的保護コーティングを
除く工程を更に含む第4項記載の方法。 (6)前記デバイスはデジタルマイクロミラーデバイス
(DMD)である第1項記載の方法。 (7)前記デバイスは加速度計である第1項記載の方
法。 (8)前記続ける製造工程は前記デバイスをプラズマエ
ッチングすることを含む第1項記載の方法。 (9)前記続ける製造工程は前記デバイスをパッシベー
トすることを含む第1項記載の方法。 (10)前記続ける製造工程は前記デバイスをテストす
ることを含む第1項記載の方法。
Regarding the above description, the following items will be disclosed. (1) Providing a part of the dicing tape having an adhesive surface,
Attaching a wafer containing a partially manufactured device to the adhesive surface of the dicing tape, subdividing the wafer, separating the partially manufactured device and leaving it mounted on the dicing tape, A method for producing a microelectromechanical device, which comprises the steps of continuously producing separated devices and removing the device from the dicing tape. (2) The method according to claim 1, further comprising the step of placing a protective cover on the exposed portion of the adhesive surface of the dicing tape. (3) The method according to claim 2, wherein the protective cover is selected from the group consisting of ceramic, metal, quartz and dicing tape. (4) The method of claim 1, further comprising applying a temporary protective coating to the device prior to the subdividing step. (5) The method of claim 4, further comprising the step of removing the temporary protective coating from the device. (6) The method according to item 1, wherein the device is a digital micromirror device (DMD). (7) The method according to item 1, wherein the device is an accelerometer. (8) The method of claim 1, wherein the continuing manufacturing step includes plasma etching the device. (9) The method of claim 1, wherein the subsequent manufacturing step includes passivating the device. (10) The method of claim 1, wherein the continuing manufacturing step includes testing the device.

【0021】(11)接着面を有するダイシングテープ
の一部を設け、部分的に製造されたデジタルマイクロミ
ラーデバイスを含むウェーハを前記ダイシングテープの
接着面に取り付け、前記ウェーハをサブ分割し、前記部
分的に製造されたデジタルマイクロミラーデバイスを分
離して前記ダイシングテープ上に取り付けたままにし、
セラミック、金属、石英およびダイシングテープから成
る群から選択された保護カバーを前記ダイシングテープ
の接着面の露出部分に載せ、前記分離されたデジタルマ
イクロミラーデバイスの製造を続け、前記ダイシングテ
ープから前記デジタルマイクロミラーデバイスを除く諸
工程を備えたデジタルマイクロミラーデバイスを製造す
る方法。 (12)前記続ける製造工程は、前記デジタルマイクロ
ミラーデバイスをプラズマエッチングすることを含む第
11項記載の方法。 (13)前記続ける製造工程は、前記デジタルマイクロ
ミラーデバイスをパッシベートすることを含む第11項
記載の方法。 (14)前記続ける製造工程は、前記デジタルマイクロ
ミラーデバイスをテストすることを含む第11項記載の
方法。 (15)前記サブ分割工程前に前記デジタルマイクロミ
ラーデバイスに一時的な保護コーティングを塗布するこ
とを更に含む第11項記載の方法。 (16)前記デジタルマイクロミラーデバイスから前記
一時的保護コーティングを除く工程を更に含む第15項
記載の方法。
(11) A part of a dicing tape having an adhesive surface is provided, a wafer containing a partially manufactured digital micromirror device is attached to the adhesive surface of the dicing tape, the wafer is subdivided, and the part is formed. Separately manufactured digital micromirror device is separated and left mounted on the dicing tape,
A protective cover selected from the group consisting of ceramic, metal, quartz and dicing tape is placed on the exposed portion of the adhesive surface of the dicing tape, and the manufacturing of the separated digital micromirror device is continued. A method of manufacturing a digital micromirror device including steps of removing a mirror device. (12) The method according to claim 11, wherein the continuing manufacturing step includes plasma etching the digital micromirror device. (13) The method according to item 11, wherein the continuing manufacturing step includes passivating the digital micromirror device. (14) The method according to item 11, wherein the continuing manufacturing step includes testing the digital micromirror device. (15) The method of claim 11, further comprising applying a temporary protective coating to the digital micromirror device before the sub-dividing step. 16. The method of claim 15, further comprising the step of removing the temporary protective coating from the digital micromirror device.

【0022】(17)接着面を有するダイシングテープ
の一部を設け、部分的に製造された加速度計を含むウェ
ーハを前記ダイシングテープの接着面に取り付け、前記
ウェーハをサブ分割し、前記部分的に製造された加速度
計を分離して前記ダイシングテープ上に取り付けたまま
にし、セラミック、金属、石英およびダイシングテープ
から成る群から選択された保護カバーを前記ダイシング
テープの接着面の露出部分に載せ、前記分離された加速
度計の製造を続け、前記ダイシングテープから前記加速
度計を除く諸工程を備えた加速度計を製造する方法。 (18)前記続ける製造工程は、前記加速度計をプラズ
マエッチングすることを含む第17項記載の方法。 (19)前記続ける製造工程は、前記加速度計をパッシ
ベートすることを含む第17項記載の方法。 (20)前記続ける製造工程は、前記加速度計をテスト
することを含む第17項記載の方法。
(17) A part of a dicing tape having an adhesive surface is provided, a wafer including a partially manufactured accelerometer is attached to the adhesive surface of the dicing tape, the wafer is subdivided, and the partially The manufactured accelerometer is separated and left mounted on the dicing tape, and a protective cover selected from the group consisting of ceramic, metal, quartz and dicing tape is placed on the exposed portion of the adhesive surface of the dicing tape, A method of manufacturing an accelerometer, which comprises the steps of continuing to manufacture the separated accelerometer and removing the accelerometer from the dicing tape. (18) The method of claim 17, wherein the continuing manufacturing step includes plasma etching the accelerometer. (19) The method of claim 17, wherein the continuing manufacturing step includes passivating the accelerometer. (20) The method of claim 17, wherein the continuing manufacturing step includes testing the accelerometer.

【0023】(21)デバイスの状態でなく、ウェーハ
の状態ですべての製造工程およびテスト工程を実行でき
るようにするマイクロ電子機械式デバイスを含むウェー
ハを処理するための方法である。ダイシングテープ22
上のソーフレーム24内にウェーハ20を取り付け、デ
バイス製造完了前に一般にソーイングにより個々のデバ
イス27を分離する。これらデバイスは他の製造工程中
にダイシングテープ上に残される。ある製造工程ではダ
イシングテープの接着剤を保護カバー44で被覆する必
要がある。保護オーバーコートの塗布および機能テスト
を含むすべての製造工程を完了した後、ダイシングテー
プからデバイスを除き、パッケージする。
(21) A method for processing a wafer containing microelectromechanical devices that allows all manufacturing and testing steps to be performed in the wafer state rather than the device state. Dicing tape 22
The wafer 20 is mounted in the upper saw frame 24 and the individual devices 27 are separated, typically by sawing, before device fabrication is complete. These devices are left on the dicing tape during other manufacturing steps. In some manufacturing processes it is necessary to cover the adhesive of the dicing tape with a protective cover 44. After completing all manufacturing steps, including applying protective overcoat and functional testing, remove the device from the dicing tape and package.

【図面の簡単な説明】[Brief description of drawings]

【図1】Aはデジタルマイクロミラーデバイスのうちの
一つの素子の斜視図である。Bはデバイスを構成する素
子を示す、図1AのA−Aラインに沿った図1Aのデバ
イスの断面図である。Cはミラービームの回転を示す図
1AのA−Aラインに沿った図1Aのデバイスの断面図
である。
FIG. 1A is a perspective view of one element of a digital micromirror device. 1B is a cross-sectional view of the device of FIG. 1A taken along line AA of FIG. 1A, showing elements constituting the device. 1C is a cross-sectional view of the device of FIG. 1A taken along line AA of FIG. 1A showing rotation of the mirror beam.

【図2】Aはデジタル加速度計のアレイの平面図であ
る。Bはデバイスを構成する素子を示す図2AのA−A
ラインに沿った図2Aのデバイスの断面図である。
FIG. 2A is a plan view of an array of digital accelerometers. B shows the element which comprises a device AA of FIG. 2A
2B is a cross-sectional view of the device of FIG. 2A taken along the line. FIG.

【図3】Aはソーフレーム内に保持されたダイシングテ
ープに取り付けられたシリコンウェーハの平面図であ
る。Bは図3AのA−Aラインに沿った図3Aのシリコ
ンウェーハの断面図である。
FIG. 3A is a plan view of a silicon wafer attached to a dicing tape held in a saw frame. 3B is a cross-sectional view of the silicon wafer of FIG. 3A taken along the line AA of FIG. 3A.

【図4】Aは遠心分離機内に保持されたソーフレーム内
に取り付けられたソーイング済みウェーハの平面図であ
る。Bは図4AのA−Aラインに沿った図4Aのウェー
ハの断面図である。
FIG. 4A is a plan view of a sawed wafer mounted in a saw frame held in a centrifuge. 4B is a cross-sectional view of the wafer of FIG. 4A taken along the line AA of FIG. 4A.

【図5】スプレー発生フード内に保持されたソーフレー
ムおよびウェーハの略側面図である。
FIG. 5 is a schematic side view of a saw frame and wafer held within a spray generating hood.

【図6】Aは露出したダイシングテープ上の保護カバー
を備えたソーフレームに取り付けられたソーイング済み
ウェーハの平面図である。Bは図6AのA−Aラインに
沿った図6Aの保護カバーおよびソーイング済みウェー
ハの断面図である。
FIG. 6A is a plan view of a sawed wafer attached to a saw frame with a protective cover on the exposed dicing tape. 6B is a cross-sectional view of the protective cover and sawed wafer of FIG. 6A taken along the line AA of FIG. 6A.

【図7】ソーフレームを受け入れるよう改良されたプラ
ズマリアクターのサセプタープレートの平面図である。
FIG. 7 is a plan view of a susceptor plate of a plasma reactor modified to receive a saw frame.

【図8】電気テストが行われている完成したデバイスの
ウェーハの断面図である。
FIG. 8 is a cross-sectional view of a completed device wafer that has been electrically tested.

【符号の説明】 50 素子 52 金属ビーム 54 トーションヒンジ 58 絶縁酸化層 60、62、64 アドレス指定電極 66、68 ランディング電極 ─────────────────────────────────────────────────────
[Explanation of reference numerals] 50 element 52 metal beam 54 torsion hinge 58 insulating oxide layer 60, 62, 64 addressing electrode 66, 68 landing electrode ───────────────────── ──────────────────────────────────

【手続補正書】[Procedure amendment]

【提出日】平成6年12月20日[Submission date] December 20, 1994

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図4[Name of item to be corrected] Fig. 4

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図4】 [Figure 4]

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図5[Name of item to be corrected] Figure 5

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図5】 [Figure 5]

【手続補正3】[Procedure 3]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図6[Name of item to be corrected] Figure 6

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図6】 [Figure 6]

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】接着面を有するダイシングテープの一部を
設け、 部分的に製造されたデバイスを含むウェーハを前記ダイ
シングテープの接着面に取り付け、 前記ウェーハをサブ分割し、前記部分的に製造されたデ
バイスを分離して前記ダイシングテープ上に取り付けた
ままにし、 前記分離されたデバイスの製造を続け、 前記ダイシングテープから前記デバイスを除く諸工程を
備えたマイクロ電子機械式デバイスを製造する方法。
1. A part of a dicing tape having an adhesive surface is provided, a wafer including a partially manufactured device is attached to the adhesive surface of the dicing tape, the wafer is subdivided, and the partially manufactured wafer is manufactured. A method for manufacturing a microelectromechanical device, comprising: separating the device and leaving the device mounted on the dicing tape, continuing the manufacturing of the separated device, and removing the device from the dicing tape.
JP21168194A 1994-08-02 1994-08-02 Method of manufacturing micro electronic mechanical type device Pending JPH0864558A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21168194A JPH0864558A (en) 1994-08-02 1994-08-02 Method of manufacturing micro electronic mechanical type device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21168194A JPH0864558A (en) 1994-08-02 1994-08-02 Method of manufacturing micro electronic mechanical type device

Publications (1)

Publication Number Publication Date
JPH0864558A true JPH0864558A (en) 1996-03-08

Family

ID=16609831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21168194A Pending JPH0864558A (en) 1994-08-02 1994-08-02 Method of manufacturing micro electronic mechanical type device

Country Status (1)

Country Link
JP (1) JPH0864558A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010083921A (en) * 2008-09-29 2010-04-15 Lintec Corp Adhesive sheet for processing semiconductor and tape for processing semiconductor
JP2012038933A (en) * 2010-08-06 2012-02-23 Tokyo Ohka Kogyo Co Ltd Cleaning device, cleaning method, and composition
US11525969B2 (en) 2015-06-15 2022-12-13 Nec Corporation Pluggable optical module and optical communication system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010083921A (en) * 2008-09-29 2010-04-15 Lintec Corp Adhesive sheet for processing semiconductor and tape for processing semiconductor
JP2012038933A (en) * 2010-08-06 2012-02-23 Tokyo Ohka Kogyo Co Ltd Cleaning device, cleaning method, and composition
US9010343B2 (en) 2010-08-06 2015-04-21 Tokyo Ohka Kogyo Co., Ltd. Cleaning device, cleaning method, and composition
TWI498957B (en) * 2010-08-06 2015-09-01 Tokyo Ohka Kogyo Co Ltd Cleaning device, cleaning method, and composition
US11525969B2 (en) 2015-06-15 2022-12-13 Nec Corporation Pluggable optical module and optical communication system

Similar Documents

Publication Publication Date Title
US5389182A (en) Use of a saw frame with tape as a substrate carrier for wafer level backend processing
US5597767A (en) Separation of wafer into die with wafer-level processing
US6573156B1 (en) Low defect method for die singulation and for structural support for handling thin film devices
US5605489A (en) Method of protecting micromechanical devices during wafer separation
US7250353B2 (en) Method and system of releasing a MEMS structure
US6448109B1 (en) Wafer level method of capping multiple MEMS elements
US6979597B2 (en) Wafer-level package with silicon gasket
EP1831924B1 (en) Manufacturing method for semiconductor chips
JP4809838B2 (en) Method for manufacturing MEMS device
US6063696A (en) Method of reducing wafer particles after partial saw using a superhard protective coating
US20080308884A1 (en) Fabrication of Inlet and Outlet Connections for Microfluidic Chips
US20060234412A1 (en) MEMS release methods
US7989803B2 (en) Manufacturing method for semiconductor chips and semiconductor wafer
US20030211654A1 (en) MEMS device wafer-level package
JPH08236485A (en) Method and equipment for disassembling and partitioning die from wafer
US11414320B2 (en) Methods for producing thin-film layers and microsystems having thin-film layers
US6706549B1 (en) Multi-functional micro electromechanical devices and method of bulk manufacturing same
US6586315B1 (en) Whole wafer MEMS release process
US6696364B2 (en) Method for manipulating MEMS devices, integrated on a wafer semiconductor and intended to be diced one from the other, and relevant support
US6368885B1 (en) Method for manufacturing a micromechanical component
US6544898B2 (en) Method for improved die release of a semiconductor device from a wafer
JPH0864558A (en) Method of manufacturing micro electronic mechanical type device
US6420206B1 (en) Optical membrane singulation process utilizing backside and frontside protective coating during die saw
US6686291B1 (en) Undercut process with isotropic plasma etching at package level
CN110534446B (en) MEMS wafer level packaging test method