JPH0862592A - Liquid crystal display element - Google Patents

Liquid crystal display element

Info

Publication number
JPH0862592A
JPH0862592A JP6217997A JP21799794A JPH0862592A JP H0862592 A JPH0862592 A JP H0862592A JP 6217997 A JP6217997 A JP 6217997A JP 21799794 A JP21799794 A JP 21799794A JP H0862592 A JPH0862592 A JP H0862592A
Authority
JP
Japan
Prior art keywords
film
liquid crystal
black mask
crystal display
transparent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6217997A
Other languages
Japanese (ja)
Inventor
Kotaro Yoneda
公太郎 米田
Masahiko Sato
正彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6217997A priority Critical patent/JPH0862592A/en
Publication of JPH0862592A publication Critical patent/JPH0862592A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To make liquid crystal orientation uniform by absorbing the differences in level of a black mask film. CONSTITUTION: This liquid crystal display element has a panel structure consisting of a lower substrate 1, a transparent upper substrate 2 to be joined thereto via a prescribed spacing and liquid crystals 3 held in this spacing. Numerous matrix-form pixels 4 are formed in this panel structure. Light shieldable black mask films 5 patterned along the boundaries of the respective pixels 4 and transparent electrode films 6 arranged in superposition thereon are formed on the inside surface, in contact with the liquid crystals 3, of the upper substrate 2. Transparent flattening films 6 are interposed between the black mask films 5 and the transparent electrode films 6 to fill the differences in the level of the black mask films 5. On the other hand, electrode films 8 patterned to prescribed shapes are formed on the inside surface, in contact with the liquid crystals 3, of the lower substrate 1 and face the transparent electrode films 6 trimmed by the black mask films 5, by which the matrix-form pixels 4 are formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はマトリクス状に配列した
画素を有する液晶表示素子に関する。より詳しくは、個
々の画素を縁取るブラックマスクが形成される側の基板
の表面平坦化技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device having pixels arranged in a matrix. More specifically, the present invention relates to a surface flattening technique for a substrate on a side where a black mask that borders individual pixels is formed.

【0002】[0002]

【従来の技術】従来の液晶表示素子は下側基板と、これ
に所定の間隙を介して接合する透明な上側基板と、この
間隙に保持された液晶とを備えたパネル構造を有してい
る。このパネル構造にはマトリクス状の画素が無数に形
成されている。上側基板の液晶と接する内表面には、各
画素の境界に沿ってパタニングされた遮光性のブラック
マスク膜と、これに重ねて配置した透明電極膜とが成膜
されている。この透明電極膜は例えば共通電極となる。
一方、下側基板の液晶と接する内表面には、所定の形状
にパタニングされた電極膜が形成されており、例えば画
素電極を構成する。この画素電極は、ブラックマスク膜
により縁取られた共通電極と対向してマトリクス状の画
素を構成する。
2. Description of the Related Art A conventional liquid crystal display device has a panel structure including a lower substrate, a transparent upper substrate bonded to the lower substrate through a predetermined gap, and liquid crystal held in the gap. . An innumerable matrix of pixels is formed in this panel structure. On the inner surface of the upper substrate in contact with the liquid crystal, a light-shielding black mask film that is patterned along the boundary of each pixel and a transparent electrode film that is arranged so as to overlap the black mask film are formed. This transparent electrode film becomes, for example, a common electrode.
On the other hand, an electrode film patterned in a predetermined shape is formed on the inner surface of the lower substrate which is in contact with the liquid crystal, and constitutes, for example, a pixel electrode. The pixel electrode faces a common electrode bordered by the black mask film to form a matrix of pixels.

【0003】[0003]

【発明が解決しようとする課題】上側基板に形成された
ブラックマスク膜は遮光性の金属膜等からなり、エッチ
ングにより画素と整合する部分が予め除去されている。
換言すると、個々の画素を縁取る様に金属膜がパタニン
グされている。従って、金属膜の厚み分だけ画素内に段
差が生じる事になる。従来の構造では、このブラックマ
スク膜の上に直接透明電極膜が成膜されており、その表
面は下地のブラックマスク膜が有する段差の影響を受け
て、画素周辺で凸状に盛り上がる事になる。一般に、上
側及び下側基板の内表面は配向処理が施されており、液
晶を所定の整列状態に制御している。しかしながら、従
来の構造では上側基板の内表面に個々の画素の周辺に沿
って凸部が存在する為配向処理が一様にならず、段差部
分で乱れてしまう。この為液晶分子のリバースチルトや
リバースツイストが発生し画像品位に悪影響を及ぼして
いるという課題がある。又、配向処理としてラビングを
行なった場合、画素端部が周辺凸部の影響で影となり、
十分なラビングを行なう事ができず、液晶の配向が乱れ
る原因になっていたという課題がある。
The black mask film formed on the upper substrate is made of a light-shielding metal film or the like, and the portion matching the pixel is removed in advance by etching.
In other words, the metal film is patterned so as to frame each pixel. Therefore, a step is formed in the pixel by the thickness of the metal film. In the conventional structure, the transparent electrode film is directly formed on the black mask film, and the surface thereof is affected by the step difference of the underlying black mask film and rises in a convex shape around the pixel. . In general, the inner surfaces of the upper and lower substrates are subjected to alignment treatment to control the liquid crystal in a predetermined aligned state. However, in the conventional structure, since the convex portion exists on the inner surface of the upper substrate along the periphery of each pixel, the alignment process is not uniform, and the step is disturbed. Therefore, there is a problem that reverse tilt or reverse twist of liquid crystal molecules is generated, which adversely affects image quality. In addition, when rubbing is performed as the alignment process, the pixel edge portion becomes a shadow due to the influence of the peripheral convex portion,
There is a problem that sufficient rubbing cannot be performed, which causes disorder of liquid crystal alignment.

【0004】[0004]

【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はブラックマスク膜の段差の影響を除
去して均一な配向処理が可能な液晶表示素子用基板の構
造を提供する事を目的とする。かかる目的を達成する為
に以下の手段を講じた。即ち、本発明にかかる液晶表示
素子は基本的な構成として、下側基板と、これに所定の
間隙を介して接合する透明な上側基板と、該間隙に保持
された液晶とからなるパネル構造を有している。このパ
ネル構造にはマトリクス状の画素が無数に形成されてい
る。上側基板の液晶と接する内表面には、各画素の境界
に沿ってパタニングされた遮光性のブラックマスクと、
これに重ねて配置した透明電極膜とが成膜されている。
本発明の特徴事項として、両者の間に透明な平坦化膜が
介在しておりブラックマスク膜の段差を埋める様にして
いる。なお下側基板の液晶と接する内表面には、所定の
形状にパタニングされた電極膜が形成されており、該ブ
ラックマスク膜により縁取られた該透明電極と対向して
マトリクス状の画素を構成する。
In view of the above-mentioned problems of the prior art, the present invention provides a structure of a substrate for a liquid crystal display device capable of removing the influence of the step of the black mask film and performing a uniform alignment process. To aim for things. The following measures have been taken in order to achieve this object. That is, the liquid crystal display element according to the present invention has, as a basic structure, a panel structure including a lower substrate, a transparent upper substrate bonded to the lower substrate through a predetermined gap, and liquid crystal held in the gap. Have An innumerable matrix of pixels is formed in this panel structure. On the inner surface of the upper substrate in contact with the liquid crystal, a light-shielding black mask patterned along the boundaries of each pixel,
A transparent electrode film disposed so as to overlap this is formed.
A feature of the present invention is that a transparent flattening film is interposed between the two so as to fill the step of the black mask film. An electrode film patterned in a predetermined shape is formed on the inner surface of the lower substrate which is in contact with the liquid crystal, and a matrix-like pixel is formed facing the transparent electrode framed by the black mask film. .

【0005】好ましくは、前記平坦化膜は透明な高分子
フィルムからなる。又、下側基板の内表面に形成された
電極膜はマトリクス状にパタニングされた画素電極膜で
あり、その下部には各画素電極膜を駆動する薄膜スイッ
チング素子が形成されている。かかる構成において、画
素電極膜と薄膜スイッチング素子との間に別の平坦化膜
が介在している。即ち、上側基板のみならず下側基板に
も平坦化膜を施している。加えて、下側基板の内表面に
は各画素に整合する三原色セグメントを備えたカラーフ
ィルタ膜が形成されている。
Preferably, the flattening film is made of a transparent polymer film. The electrode film formed on the inner surface of the lower substrate is a pixel electrode film patterned in a matrix, and a thin film switching element for driving each pixel electrode film is formed below the electrode film. In such a structure, another flattening film is interposed between the pixel electrode film and the thin film switching element. That is, the flattening film is applied not only to the upper substrate but also to the lower substrate. In addition, a color filter film having three primary color segments matching each pixel is formed on the inner surface of the lower substrate.

【0006】[0006]

【作用】本発明によれば、マトリクス型の液晶表示素子
を構成する一対の基板のうち、上側の基板には画素を縁
どるブラックマスク膜と透明電極膜とが形成されてい
る。本発明の特徴事項として、両者の間に例えば高分子
フィルムからなる透明な平坦化膜が介在しており、ブラ
ックマスク膜により縁取られた画素の周辺段差を軽減し
ている。これにより上側基板の内表面は平坦化され、ラ
ビング等の配向処理を均一に行なう事ができる。特に、
画素周辺の段差を埋めた為、リバースチルトやリバース
ツイストを抑制する事が可能になる。又、基板表面が十
分に平坦化されている為ラビング等を行なった場合でも
ダストの発生が抑制できる。又、発生したダストについ
ても画素周辺に残る事がない為異物の混入による画質劣
化を抑制できる。加えて、下側の基板についても薄膜ス
イッチング素子等を集積形成する場合には、その段差の
影響を除く為上側基板と同様に平坦化膜を介在させる事
が好ましい。一般に、平坦化膜は基板表面の凹凸を0.
1μm以下に抑える事ができれば十分にその機能を発揮
する事が可能である。
According to the present invention, the black mask film and the transparent electrode film for framing the pixels are formed on the upper substrate of the pair of substrates constituting the matrix type liquid crystal display element. As a feature of the present invention, a transparent flattening film made of, for example, a polymer film is interposed between the both, and the peripheral step difference of the pixel bordered by the black mask film is reduced. As a result, the inner surface of the upper substrate is flattened, and alignment treatment such as rubbing can be performed uniformly. In particular,
Since the step around the pixel is filled, reverse tilt and reverse twist can be suppressed. Further, since the substrate surface is sufficiently flattened, dust generation can be suppressed even when rubbing or the like is performed. Further, since the generated dust does not remain around the pixels, it is possible to suppress the image quality deterioration due to the inclusion of foreign matter. In addition, when a thin film switching element or the like is formed on the lower substrate in an integrated manner, it is preferable to interpose a flattening film as with the upper substrate in order to eliminate the influence of the step. Generally, the flattening film reduces the unevenness of the substrate surface to 0.
If the thickness can be suppressed to 1 μm or less, the function can be sufficiently exhibited.

【0007】[0007]

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図1は本発明にかかる液晶表示素子の
第一実施例を示す模式的な部分断面図である。本液晶表
示素子は下側基板1と、これに所定の間隙を介して接合
する透明な上側基板2と、両者の間隙に保持された液晶
3とからなるパネル構造を有している。液晶3は例えば
ツイストネマチック配向されている。このパネル構造に
は無数の画素4が形成されており、図では簡単の為2個
のみを示している。上側基板2の液晶3と接する内表面
には、各画素4の境界に沿ってパタニングされた遮光性
のブラックマスク膜5が成膜されている。又、これに重
ねて透明電極膜6が配置している。特徴事項として、ブ
ラックマスク膜5と透明電極膜6との間に透明な平坦化
膜7が介在しており、ブラックマスク膜5の段差を埋め
ている。従って、上側基板2の内表面は略平坦化されて
おり、これに対してラビング等の配向処理を施し液晶3
のツイストネマチック整列を実現する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a schematic partial sectional view showing a first embodiment of a liquid crystal display element according to the present invention. The present liquid crystal display device has a panel structure including a lower substrate 1, a transparent upper substrate 2 bonded to the lower substrate 1 through a predetermined gap, and a liquid crystal 3 held in the gap between the two. The liquid crystal 3 is, for example, twisted nematically aligned. Innumerable pixels 4 are formed in this panel structure, and only two are shown in the figure for simplicity. On the inner surface of the upper substrate 2 in contact with the liquid crystal 3, a light-shielding black mask film 5 patterned along the boundaries of the pixels 4 is formed. Further, the transparent electrode film 6 is arranged so as to overlap with this. As a characteristic feature, a transparent flattening film 7 is interposed between the black mask film 5 and the transparent electrode film 6 to fill the step of the black mask film 5. Therefore, the inner surface of the upper substrate 2 is substantially flattened, and alignment treatment such as rubbing is performed on the inner surface of the liquid crystal 3
Achieves twisted nematic alignment.

【0008】一方、下側基板1の液晶3と接する内表面
には、所定の形状にパタニングされた電極膜8が形成さ
れており、ブラックマスク膜5により縁取られた透明電
極膜6と対向して両者の交差部にマトリクス状の画素4
を規定する。下側基板1の内表面に形成された電極膜8
はマトリクス状にパタニングされており画素電極を構成
している。一方上側基板2に形成された透明電極膜6は
共通電極を構成している。共通電極と個々の画素電極と
が重なり合った部分に画素4が規定される。なお、本発
明はこれに限られるものではなく上側の電極膜6を行状
にパタニングし、下側の電極膜を列状にパタニングし
て、両者の交差部に画素を設けた単純マトリクス型構造
でも良い。本実施例の様に下側基板1に画素電極を形成
した場合には、これを駆動する薄膜トランジスタ等の薄
膜スイッチング素子(図示せず)や配線9も下側基板1
に形成され、アクティブマトリクス型の液晶表示素子を
構成する。この場合、電極膜8を含む上側領域と薄膜ス
イッチング素子や配線9を含む下側領域との間に、別の
平坦化膜10が介在しており、下側基板1表面の平坦化
も同時に図っている。なお、下側基板1の内表面には第
一層間絶縁膜11及び第二層間絶縁膜12も形成されて
いる。
On the other hand, an electrode film 8 patterned in a predetermined shape is formed on the inner surface of the lower substrate 1 which is in contact with the liquid crystal 3 and faces the transparent electrode film 6 bordered by the black mask film 5. At the intersection of the two
Stipulate. Electrode film 8 formed on the inner surface of lower substrate 1
Are patterned in a matrix to form pixel electrodes. On the other hand, the transparent electrode film 6 formed on the upper substrate 2 constitutes a common electrode. The pixel 4 is defined in a portion where the common electrode and the individual pixel electrodes overlap. The present invention is not limited to this, and the upper electrode film 6 may be patterned in rows, the lower electrode film may be patterned in columns, and a simple matrix structure in which pixels are provided at the intersections of the two is also used. good. When the pixel electrode is formed on the lower substrate 1 as in this embodiment, the thin film switching element (not shown) such as a thin film transistor for driving the pixel electrode and the wiring 9 are also provided on the lower substrate 1.
To form an active matrix type liquid crystal display element. In this case, another flattening film 10 is interposed between the upper region including the electrode film 8 and the lower region including the thin film switching element and the wiring 9, so that the surface of the lower substrate 1 is also flattened. ing. A first interlayer insulating film 11 and a second interlayer insulating film 12 are also formed on the inner surface of the lower substrate 1.

【0009】引き続き図1を参照して、本液晶表示素子
の各構成要素を詳細に説明する。上側基板2はガラス等
の透明材料からなる。ブラックマスク膜5は遮光性を有
する金属膜(例えばクロムやアルミニウム)をエッチン
グ等によりパタニングして形成され、例えば十分な遮光
性を確保する為0.15μm〜0.2μm程度の厚みを
有している。この段差を吸収する為、ITO等からなる
透明電極膜6とブラックマスク膜5との間に平坦化膜7
を介在させている。この平坦化膜7としては例えば透明
高分子フィルムを用いる事ができ、段差を0.1μm〜
0.01μm以下に軽減している。なお、液晶3の安定
配向に必要な最小段差は液晶材料や配向膜の種類により
異なる。この様な構造とする事で画素4周辺の配向処理
は全面均一になり、安定した液晶3のツイストネマチッ
ク配向が得られる。なお平坦化膜7として用いられる透
明な高分子フィルムは、例えばアクリル系樹脂、エポキ
シ系樹脂、ポリカーボネート系樹脂を選択する事ができ
る。成膜方法としては、これらの高分子樹脂を溶剤に溶
かし、スピンコート又はオフセット印刷等で塗布する。
その後、紫外線照射又は加熱処理により樹脂を硬化し所
望の高分子フィルムを得る。平坦化膜7として高分子フ
ィルムの他に、無機材料を使用する事も可能であり、S
iO2 が代表として挙げられる。あるいは、PSG,B
SG,BPSG等を用いる事ができる。これらの無機材
料は、スパッタリング、真空蒸着、CVD等により平坦
化膜に成膜される。
Continuing to refer to FIG. 1, each component of the present liquid crystal display device will be described in detail. The upper substrate 2 is made of a transparent material such as glass. The black mask film 5 is formed by patterning a light-shielding metal film (for example, chromium or aluminum) by etching or the like, and has a thickness of about 0.15 μm to 0.2 μm in order to secure sufficient light-shielding property. There is. In order to absorb this step, a flattening film 7 is formed between the transparent electrode film 6 made of ITO or the like and the black mask film 5.
Is intervening. As the flattening film 7, for example, a transparent polymer film can be used, and a step difference of 0.1 μm to
It is reduced to 0.01 μm or less. The minimum step required for stable alignment of the liquid crystal 3 differs depending on the type of liquid crystal material and alignment film. With such a structure, the alignment treatment around the pixels 4 becomes uniform over the entire surface, and stable twisted nematic alignment of the liquid crystal 3 can be obtained. As the transparent polymer film used as the flattening film 7, for example, acrylic resin, epoxy resin, or polycarbonate resin can be selected. As a film forming method, these polymer resins are dissolved in a solvent and applied by spin coating or offset printing.
Then, the resin is cured by ultraviolet irradiation or heat treatment to obtain a desired polymer film. As the flattening film 7, it is possible to use an inorganic material in addition to the polymer film.
A representative example is iO 2 . Alternatively, PSG, B
SG, BPSG, etc. can be used. These inorganic materials are formed on the flattening film by sputtering, vacuum deposition, CVD or the like.

【0010】一方、下側基板1も石英ガラス等の透明材
料からなり、前述した様にその内表面には画素電極に加
え薄膜スイッチング素子や配線9が集積形成されてい
る。配線9も段差を含む為、上側基板2と同様に電極膜
8(画素電極)と配線9や薄膜スイッチング素子との間
に平坦化膜10を介在させている。この平坦化膜10は
上側基板2に成膜される平坦化膜7と同様の材料や成膜
方法を採用できる。なお下側基板1に平坦化膜が必要と
なるのは、アクティブマトリクス型等で配線9やスイッ
チング素子により段差が発生する場合であり、単純マト
リクス型の液晶表示素子の場合には特に段差が生じない
ので下側基板1の平坦化膜10は設けなくても良い。
On the other hand, the lower substrate 1 is also made of a transparent material such as quartz glass, and as described above, the thin film switching element and the wiring 9 are integratedly formed on the inner surface thereof in addition to the pixel electrode. Since the wiring 9 also includes a step, like the upper substrate 2, the flattening film 10 is interposed between the electrode film 8 (pixel electrode) and the wiring 9 or the thin film switching element. For this flattening film 10, the same material and film forming method as for the flattening film 7 formed on the upper substrate 2 can be adopted. The flattening film is required on the lower substrate 1 when a step is generated due to the wiring 9 or the switching element in the active matrix type or the like, and the step is generated particularly in the case of the simple matrix type liquid crystal display element. Since it does not exist, the flattening film 10 on the lower substrate 1 may not be provided.

【0011】図2は、本発明にかかる液晶表示素子の第
二実施例を示す模式的な部分断面図であり、基本的には
図1に示した第一実施例と同一の構成を有している。従
って、対応する部分には対応する参照番号を付して理解
を容易にしている。第一実施例が例えばノーマリホワイ
トモードの白黒表示素子であるのに対し、第二実施例は
カラー表示が可能な構造となっている。即ち、下側基板
1の内表面には、各画素4に整合する三原色セグメント
R,G,Bを備えたカラーフィルタ膜CFが形成されて
いる。このカラーフィルタ膜CFの表面は平坦化膜10
により被覆されており、下側基板1の表面は平坦化され
ている。カラーフィルタ膜CFは例えば印刷法により形
成する事ができる。あるいは、三原色の顔料を含むフィ
ルムを順次フォトリソグラフィにより所定の形状にパタ
ニングしても良い。なお本実施例ではカラーフィルタ膜
CFの上に平坦化膜10を重ねているが、本発明はこれ
に限られるものではなく、例えば平坦化膜10自体を個
々の画素4に対応して三原色に着色しても良い。
FIG. 2 is a schematic partial sectional view showing a second embodiment of the liquid crystal display element according to the present invention, and basically has the same structure as the first embodiment shown in FIG. ing. Therefore, corresponding parts are provided with corresponding reference numerals to facilitate understanding. The first embodiment is, for example, a normally white mode monochrome display element, whereas the second embodiment has a structure capable of color display. That is, on the inner surface of the lower substrate 1, the color filter film CF having the three primary color segments R, G, and B that match each pixel 4 is formed. The surface of the color filter film CF is a flattening film 10.
And the surface of the lower substrate 1 is flattened. The color filter film CF can be formed by, for example, a printing method. Alternatively, a film containing pigments of three primary colors may be sequentially patterned into a predetermined shape by photolithography. In this embodiment, the flattening film 10 is superposed on the color filter film CF, but the present invention is not limited to this. For example, the flattening film 10 itself has three primary colors corresponding to the individual pixels 4. It may be colored.

【0012】図3は、液晶表示素子の参考例を示す模式
的な部分断面図であり、本発明にかかる液晶表示素子と
異なりブラックマスク膜5と透明電極膜6が直接積層さ
れており、両者の間に平坦化膜が介在していない。従っ
て、上側基板2の液晶3と接する内表面にはブラックマ
スク膜5の段差がそのまま現われている。平坦な領域F
では、液晶分子3aが正常なチルト状態にあるのに対
し、段差領域Sでは液晶分子3aの配向が乱れ、例えば
リバースチルト状態になっている。この為、領域Fと領
域Sとで液晶整列の連続性が失われる為、その境界はデ
ィスクリネーションが現われ表示欠陥となる。又、液晶
分子3aのチルトが逆になる為、ツイスト方向も逆回り
となりリバースツイスト領域が生じる。これにより、表
示品位が損なわれる事になる。
FIG. 3 is a schematic partial sectional view showing a reference example of a liquid crystal display element. Unlike the liquid crystal display element according to the present invention, a black mask film 5 and a transparent electrode film 6 are directly laminated on each other. There is no flattening film between them. Therefore, the step of the black mask film 5 is directly exposed on the inner surface of the upper substrate 2 which is in contact with the liquid crystal 3. Flat area F
In contrast, while the liquid crystal molecules 3a are in a normal tilt state, in the step region S, the alignment of the liquid crystal molecules 3a is disturbed, and for example, the reverse tilt state is set. For this reason, the continuity of liquid crystal alignment is lost in the regions F and S, so that disclination appears at the boundary and becomes a display defect. Further, since the tilt of the liquid crystal molecules 3a is reversed, the twist direction is also reversed and a reverse twist region is generated. As a result, the display quality is impaired.

【0013】図4は、図1に示した第一実施例にかかる
液晶表示素子の模式的な斜視図であり、4個の画素のみ
を示している。図示する様に、本液晶表示素子は一対の
ガラス基板1,2を互いに対向配置させ、その間隙に液
晶3を保持した構成となっている。下側基板1の内表面
にはマトリクス状に配置されたデータ配線9dとゲート
配線9g及びこれらの交点に配置された薄膜トランジス
タ13と画素電極8aが形成されている。この薄膜トラ
ンジスタ13は前述した薄膜スイッチング素子の具体例
である。薄膜トランジスタ13のゲート電極は対応する
ゲート配線9gに接続され、ソース電極は対応するデー
タ配線9dに接続され、ドレイン電極は対応する画素電
極8aに接続されている。なおこの画素電極8aは、図
1に示した電極膜8に対応するものであり、マトリクス
状にパタニングされている。薄膜トランジスタ13はゲ
ート配線9gにより順次選択されると共に、データ配線
9dから供給される画像信号を対応する画素電極8aに
書き込む。一方、上側基板2の内表面にはブラックマス
ク膜5と共通電極6cとが形成されている。この共通電
極6cは、図1に示した透明電極膜6に対応するもので
ある。ブラックマスク膜5には画素電極8aに対応して
開口5aが設けられている。ブラックマスク膜5と共通
電極6cとの間には平坦化膜7が介在しており、開口5
aを埋めて平坦化を図っている。この様な構成を有する
アクティブマトリクス型の液晶表示素子を2枚の偏光板
で挟み、白色光を入射させると所望の白黒画像表示が得
られる。
FIG. 4 is a schematic perspective view of the liquid crystal display element according to the first embodiment shown in FIG. 1, and shows only four pixels. As shown in the figure, the present liquid crystal display element has a structure in which a pair of glass substrates 1 and 2 are arranged so as to face each other, and a liquid crystal 3 is held in the gap. On the inner surface of the lower substrate 1, there are formed data wirings 9d and gate wirings 9g arranged in a matrix, and thin film transistors 13 and pixel electrodes 8a arranged at their intersections. The thin film transistor 13 is a specific example of the thin film switching element described above. The gate electrode of the thin film transistor 13 is connected to the corresponding gate wiring 9g, the source electrode is connected to the corresponding data wiring 9d, and the drain electrode is connected to the corresponding pixel electrode 8a. The pixel electrode 8a corresponds to the electrode film 8 shown in FIG. 1 and is patterned in a matrix. The thin film transistors 13 are sequentially selected by the gate wiring 9g, and the image signal supplied from the data wiring 9d is written in the corresponding pixel electrode 8a. On the other hand, a black mask film 5 and a common electrode 6c are formed on the inner surface of the upper substrate 2. The common electrode 6c corresponds to the transparent electrode film 6 shown in FIG. The black mask film 5 is provided with openings 5a corresponding to the pixel electrodes 8a. The flattening film 7 is interposed between the black mask film 5 and the common electrode 6c, and the opening 5
A is filled in for flattening. By sandwiching the active matrix type liquid crystal display device having such a structure between two polarizing plates and allowing white light to enter, a desired monochrome image display can be obtained.

【0014】最後に、図5を参照して図4に示した下側
基板1の具体的な構成例を説明する。下側基板1は石英
等の透明絶縁材料からなり、その表面には画素電極8a
を含む上側領域と、各画素電極8aを駆動する薄膜トラ
ンジスタ13を含む下側領域とが集積的に形成されてい
る。薄膜トランジスタ13は所定の形状にパタニングさ
れた多結晶シリコン薄膜14を素子領域として構成され
ており、その上には3層のゲート絶縁膜を介してゲート
電極Gがパタニングされている。このゲート電極Gは例
えば低抵抗化された多結晶シリコン薄膜からなり、図4
に示したゲート配線に連続している。又、多結晶シリコ
ン薄膜14には補助容量15も同時に形成されている。
これら薄膜トランジスタ13や補助容量15は第一層間
絶縁膜11により被覆されている。第一層間絶縁膜11
は例えば燐をドーピングしたガラス(PSG)からな
る。第一層間絶縁膜11の上には金属アルミニウム等か
らなるデータ配線9dが形成されており、コンタクトホ
ールを介して薄膜トランジスタ13のソース領域Sに導
通している。このデータ配線9dは同じくPSG等から
なる第二層間絶縁膜12により被覆されている。
Finally, a concrete example of the structure of the lower substrate 1 shown in FIG. 4 will be described with reference to FIG. The lower substrate 1 is made of a transparent insulating material such as quartz and has a pixel electrode 8a on its surface.
And the lower region including the thin film transistor 13 that drives each pixel electrode 8a are integrally formed. The thin film transistor 13 is configured by using a polycrystalline silicon thin film 14 patterned in a predetermined shape as an element region, and a gate electrode G is patterned on the thin film transistor 13 via a three-layer gate insulating film. The gate electrode G is made of, for example, a polycrystalline silicon thin film having a low resistance.
It is continuous with the gate wiring shown in. An auxiliary capacitor 15 is also formed on the polycrystalline silicon thin film 14 at the same time.
The thin film transistor 13 and the storage capacitor 15 are covered with the first interlayer insulating film 11. First interlayer insulating film 11
Is made of, for example, phosphorus-doped glass (PSG). A data wiring 9d made of metal aluminum or the like is formed on the first interlayer insulating film 11, and is electrically connected to the source region S of the thin film transistor 13 through a contact hole. The data wiring 9d is covered with a second interlayer insulating film 12 also made of PSG or the like.

【0015】以上に説明した薄膜トランジスタ13等が
属する下側領域と画素電極8aが属する上側領域との間
に、平坦化膜10が介在している。平坦化膜10は下側
領域を被覆しその凹凸を埋めると共に、平坦化された上
側に透明画素電極8aが形成される。図から理解される
様に、画素電極8aは極めて平坦な表面を有している為
液晶配向の為のラビング処理が均一に行なえ、表示品質
を大幅に改善する事が可能である。画素電極8aは平坦
化膜10に開口したコンタクトホールを介して下側の薄
膜トランジスタ13のドレイン領域Dに電気接続してい
る。このコンタクトホールを開口する為、平坦化膜10
は例えば写真蝕刻加工が可能な材料から構成されてお
り、本例では透明なアクリル樹脂に光吸収剤を含有させ
た材料を用いている。
The flattening film 10 is interposed between the lower region to which the thin film transistor 13 and the like described above belong and the upper region to which the pixel electrode 8a belongs. The flattening film 10 covers the lower region to fill the irregularities thereof, and the transparent pixel electrode 8a is formed on the flattened upper face. As can be seen from the figure, since the pixel electrode 8a has an extremely flat surface, the rubbing treatment for aligning the liquid crystal can be uniformly performed, and the display quality can be greatly improved. The pixel electrode 8a is electrically connected to the drain region D of the lower thin film transistor 13 via a contact hole opened in the flattening film 10. In order to open this contact hole, the planarizing film 10
Is made of, for example, a material that can be photo-etched. In this example, a transparent acrylic resin containing a light absorber is used.

【0016】[0016]

【発明の効果】以上説明した様に、本発明によれば、各
画素の境界に沿ってパタニングされた遮光性のブラック
マスク膜とこれに重ねて配置した透明電極膜との間に平
坦化膜を介在させブラックマスク膜の段差を埋める様に
している。かかる構成により、画素部の配向処理が安定
化し画質の向上が実現できるという効果がある。特に、
従来ブラックマスク膜の段差部で発生していたリバース
チルトドメインやリバースツイストドメインを低減化で
き表示画像の均一性が改善できるという効果がある。
又、基板全体に渡って一様にラビング処理を施す事が可
能になるという効果がある。以上により、マトリクス型
液晶表示素子の高開口率化及び高精細化を実現できると
いう効果が得られる。
As described above, according to the present invention, the flattening film is provided between the light-shielding black mask film which is patterned along the boundary of each pixel and the transparent electrode film which is arranged on the black mask film. Is interposed to fill the step of the black mask film. With this configuration, there is an effect that the alignment process of the pixel portion is stabilized and the image quality can be improved. In particular,
There is an effect that the reverse tilt domain and the reverse twist domain, which have been conventionally generated at the step portion of the black mask film, can be reduced and the uniformity of the displayed image can be improved.
Further, there is an effect that the rubbing process can be performed uniformly over the entire substrate. As described above, the effect that the high aperture ratio and the high definition of the matrix type liquid crystal display element can be realized can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明にかかる液晶表示素子の第一実施例を示
す模式的な断面図である。
FIG. 1 is a schematic sectional view showing a first embodiment of a liquid crystal display element according to the present invention.

【図2】本発明にかかる液晶表示素子の第二実施例を示
す断面図である。
FIG. 2 is a sectional view showing a second embodiment of the liquid crystal display element according to the present invention.

【図3】液晶表示素子の参考例を示す模式的な部分断面
図である。
FIG. 3 is a schematic partial cross-sectional view showing a reference example of a liquid crystal display element.

【図4】図1に示した第一実施例の模式的な斜視図であ
る。
FIG. 4 is a schematic perspective view of the first embodiment shown in FIG.

【図5】液晶表示素子を構成する下側基板の具体的な構
成例を示す模式的な断面図である。
FIG. 5 is a schematic cross-sectional view showing a specific configuration example of a lower substrate that constitutes a liquid crystal display element.

【符号の説明】[Explanation of symbols]

1 下側基板 2 上側基板 3 液晶 4 画素 5 ブラックマスク膜 6 透明電極膜 7 平坦化膜 8 電極膜 9 配線 10 平坦化膜 13 薄膜トランジスタ CF カラーフィルタ膜 1 Lower Substrate 2 Upper Substrate 3 Liquid Crystal 4 Pixel 5 Black Mask Film 6 Transparent Electrode Film 7 Flattening Film 8 Electrode Film 9 Wiring 10 Flattening Film 13 Thin Film Transistor CF Color Filter Film

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 下側基板と、これに所定の間隙を介して
接合する透明な上側基板と、該間隙に保持された液晶と
を有し、マトリクス状の画素が形成された液晶表示素子
であって、 前記上側基板の液晶と接する内表面には、各画素の境界
に沿ってパタニングされた遮光性のブラックマスク膜
と、これに重ねて配置した透明電極膜と、両者の間に介
在し該ブラックマスク膜の段差を埋める透明な平坦化膜
とが成膜されており、 前記下側基板の液晶と接する内表面には、所定の形状に
パタニングされた電極膜が形成されており、該ブラック
マスク膜により縁取られた該透明電極膜と対向してマト
リクス状の画素を構成する液晶表示素子。
1. A liquid crystal display device comprising: a lower substrate; a transparent upper substrate bonded to the lower substrate via a predetermined gap; and liquid crystals held in the gap, wherein a matrix of pixels is formed. Then, on the inner surface of the upper substrate in contact with the liquid crystal, a light-shielding black mask film that is patterned along the boundaries of each pixel, a transparent electrode film that is laid over the black mask film, and an intervening film A transparent flattening film for filling the step of the black mask film is formed, and an electrode film patterned in a predetermined shape is formed on the inner surface of the lower substrate in contact with the liquid crystal. A liquid crystal display element that constitutes a matrix of pixels facing the transparent electrode film bordered by a black mask film.
【請求項2】 前記平坦化膜は透明な高分子フィルムで
ある請求項1記載の液晶表示素子。
2. The liquid crystal display device according to claim 1, wherein the flattening film is a transparent polymer film.
【請求項3】 前記下側基板の内表面に形成された電極
膜はマトリクス状にパタニングされた画素電極膜であ
り、その下部には各画素電極膜を駆動する薄膜スイッチ
ング素子が形成されており、該画素電極膜と該薄膜スイ
ッチング素子との間に別の平坦化膜が介在している請求
項1記載の液晶表示素子。
3. The electrode film formed on the inner surface of the lower substrate is a pixel electrode film patterned in a matrix, and a thin film switching element for driving each pixel electrode film is formed under the electrode film. The liquid crystal display element according to claim 1, wherein another flattening film is interposed between the pixel electrode film and the thin film switching element.
【請求項4】 前記下側基板の内表面には、各画素に整
合する三原色セグメントを備えたカラーフィルタ膜が形
成されている請求項1記載の液晶表示素子。
4. The liquid crystal display element according to claim 1, wherein a color filter film having three primary color segments matching each pixel is formed on an inner surface of the lower substrate.
JP6217997A 1994-08-19 1994-08-19 Liquid crystal display element Pending JPH0862592A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6217997A JPH0862592A (en) 1994-08-19 1994-08-19 Liquid crystal display element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6217997A JPH0862592A (en) 1994-08-19 1994-08-19 Liquid crystal display element

Publications (1)

Publication Number Publication Date
JPH0862592A true JPH0862592A (en) 1996-03-08

Family

ID=16713013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6217997A Pending JPH0862592A (en) 1994-08-19 1994-08-19 Liquid crystal display element

Country Status (1)

Country Link
JP (1) JPH0862592A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001209044A (en) * 1999-11-18 2001-08-03 Seiko Instruments Inc Liquid crystal display element and its manufacturing method
JP2011066432A (en) * 1999-06-02 2011-03-31 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2013097228A (en) * 2011-11-02 2013-05-20 Seiko Epson Corp Liquid crystal device and electronic apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066432A (en) * 1999-06-02 2011-03-31 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2001209044A (en) * 1999-11-18 2001-08-03 Seiko Instruments Inc Liquid crystal display element and its manufacturing method
JP4704554B2 (en) * 1999-11-18 2011-06-15 セイコーインスツル株式会社 Liquid crystal display element and manufacturing method thereof
JP2013097228A (en) * 2011-11-02 2013-05-20 Seiko Epson Corp Liquid crystal device and electronic apparatus
US9383602B2 (en) 2011-11-02 2016-07-05 Seiko Epson Corporation Liquid crystal device with antireflective structure and electronic apparatus

Similar Documents

Publication Publication Date Title
US5852485A (en) Liquid crystal display device and method for producing the same
EP1030211B1 (en) Liquid crystal display device and method of manufacturing the same
KR100269196B1 (en) Liquid crystal display device
KR100386443B1 (en) Liquid crystal display panel with wide viewing angle capable of easy manufacturing
US6646709B2 (en) Liquid crystal display unit with spacer less damaged in washing solution and process for fabrication thereof
US5946060A (en) Liquid crystal display device and method for driving the same
KR100752950B1 (en) LCD with color-filter on TFT and method of fabricating of the same
JP2003107490A (en) Liquid crystal display element
JP4240433B2 (en) Multi-domain liquid crystal display device
JPH1048640A (en) Active matrix type liquid crystal display device
JP2000075302A (en) Liquid crystal display device and its production
US20020054263A1 (en) Liquid crystal display and method for manufacturing the same
JP2004151459A (en) Substrate for liquid crystal display and liquid crystal display equipped with the same
US20030160916A1 (en) Color display device
KR19990063319A (en) Active Matrix Liquid Crystal Display
JPH0862592A (en) Liquid crystal display element
JP4057816B2 (en) Liquid crystal display
JPH0829790A (en) Liquid crystal display device
JPH0338574B2 (en)
JPH07333634A (en) Liquid crystal display panel
JP3949945B2 (en) Liquid crystal display
JPH08122753A (en) Active matrix type liquid crystal display element
JP2000187223A (en) Liquid crystal display device
JP3788242B2 (en) Liquid crystal device
JP3481510B2 (en) Active matrix type liquid crystal display

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050720

A131 Notification of reasons for refusal

Effective date: 20050726

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060523

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20110609

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20120609

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130609

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20130609

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130609

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250