JPH0851167A - Lid for sealing semiconductor package, semiconductor package using lid and forming method of alpha-ray shielding layer of lid - Google Patents

Lid for sealing semiconductor package, semiconductor package using lid and forming method of alpha-ray shielding layer of lid

Info

Publication number
JPH0851167A
JPH0851167A JP33808994A JP33808994A JPH0851167A JP H0851167 A JPH0851167 A JP H0851167A JP 33808994 A JP33808994 A JP 33808994A JP 33808994 A JP33808994 A JP 33808994A JP H0851167 A JPH0851167 A JP H0851167A
Authority
JP
Japan
Prior art keywords
layer
solder
lid
semiconductor package
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33808994A
Other languages
Japanese (ja)
Inventor
Eiji Takahashi
英二 高橋
Shizuteru Hashimoto
静輝 橋本
Tetsuya Yamamoto
哲也 山本
Michinobu Oomoto
陸伸 大本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel and Sumikin Electronics Devices Inc
Original Assignee
Sumitomo Metal Ceramics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Ceramics Inc filed Critical Sumitomo Metal Ceramics Inc
Priority to JP33808994A priority Critical patent/JPH0851167A/en
Publication of JPH0851167A publication Critical patent/JPH0851167A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

PURPOSE:To reduce the quantity of alpha-rays radiated from a lid by forming an alpha-ray shielding layer consisting of the resin of a polyimide resin, etc., for shielding alpha-rays from a ceramic board. CONSTITUTION:A base metallic layer 7 is formed in the peripheral section 3 of the internal surface of a ceramic board 2, a base metallic layer 8 is formed onto a side face section 4, and a solder layer 9 as a sealing section is shaped onto the base metallic layer 7. A solder layer 10 is formed onto the base metallic layer 8, a solder-layer thickness gradient is formed to the solder layer 9 in the peripheral direction of the solder layer 9, and an alpha-ray shielding layer 5 is shaped on the inside surrounded by the solder layer 9. Resin such as polyimide resin having high purity, silicone rubber, etc., is used for the alpha-ray shielding layer 5, and the layer 5 is formed by coating with the resin. The solder layer 9 is formed onto the base metallic layer 7, the solder thickness of the solder layer on the broad section of the base metallic layer 7 is made thicker than that of the solder layer in a narrow section, and the ridgeline of the solder layer between the sections of both solder layers is formed in a gentle curved shape.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体パッケージ封止
用リッドとそのリッドを用いたパッケージよびそのリ
ッドのα線遮蔽層形成方法に係り、より詳細には、パッ
ケージ基体の半導体チップ搭載部に搭載したICチップ
やLSIチップ等の半導体チップが、前記半導体パッケ
ージ封止用リッドを形成するセラミック板から放出され
るα線による誤動作を防止できる半導体パッケージ封止
用リッドとそのリッドを用いたパッケージおよびそのリ
ッドのα線遮蔽層形成方法に関する。
The present invention relates to relates to a package contact and α-ray shielding layer forming method of the lid using the lid and a semiconductor package sealing lid, and more particularly, a semiconductor chip mounting portion of the package base A semiconductor package sealing lid capable of preventing malfunction of a semiconductor chip such as an IC chip or an LSI chip mounted on a substrate due to α rays emitted from the ceramic plate forming the semiconductor package sealing lid, and a package using the lid. And a method for forming an α-ray shielding layer of the lid.

【0002】[0002]

【従来の技術】ICチップやLSIチップ等の半導体チ
ップは、通常、セラミック、あるいは樹脂等のパッケー
ジで封止されている。このパッケージのうちで、セラミ
ック製パッケージは、気密封止性が良好であるので、多
く用いられている。
2. Description of the Related Art Semiconductor chips such as IC chips and LSI chips are usually sealed with a package of ceramics or resin. Of these packages, ceramic packages are often used because of their good hermetic sealing properties.

【0003】ところで、セラミック製パッケージは、セ
ラミック製のパッケージ基体とリッドから構成されてい
るが、該パッケージを形成するセラミック材料には、数
ppm程度のウラニウムやトリウム等の不純物が含まれ
ている。そして、これらの不純物は、α線を放出し、こ
のα線が半導体チップを誤動作(ソフトエラー)させる
原因の一つとなることが知られている。
By the way, a ceramic package is composed of a ceramic package base and a lid, and the ceramic material forming the package contains impurities such as uranium and thorium in the order of several ppm. It is known that these impurities emit α rays, and the α rays are one of the causes of malfunction (soft error) of the semiconductor chip.

【0004】そこで、セラミック製パッケージにおいて
は、α線による半導体チップの誤動作を防止するため
に、種々の対策が講じられている。すなわち、 デバィス回路を見直して、ソフトエラー修正回路を
設けたり、メモリー容量を増大させる。 半導体チップの配線材料を高純度化する。 パッケージを形成するセラミック材料から、α線を
放出するウラニウムやトリウム等の不純物を除去する。 半導体チップにα線遮蔽材をコーティングする。 等の対策が講じられている。
Therefore, in the ceramic package, various measures are taken in order to prevent malfunction of the semiconductor chip due to α rays. That is, the device circuit is reviewed, a soft error correction circuit is provided, and the memory capacity is increased. The wiring material of the semiconductor chip is highly purified. Impurities such as uranium and thorium that emit α rays are removed from the ceramic material forming the package. The semiconductor chip is coated with an α-ray shielding material. Etc. are taken.

【0005】[0005]

【発明が解決しようとする課題】しかし、上述した対策
の場合、次のような課題がある。すなわち、 対策の場合、デバィスは、半導体チップやパッケ
ージサイズに規定されていて、ソフトエラー修正回路等
の増設回路を設ける余裕がなく、限界がある。 対策の場合、配線材料やパッケージ材料に含有
されるウラニウムやトリウム等の不純物を完全に除去す
ることが不可能であり、また材料自体が高コスト化し、
限界がある。 対策の場合、高密度半導体チップにおいては、配
線ピッチが非常に狭くなるため、α線遮蔽材をコーティ
ングする際、該遮蔽材が配線間で接触・ショートの原因
となる。 等の課題がある。
However, the above-mentioned measures have the following problems. In other words, in the case of countermeasures, the device is limited to the semiconductor chip and the package size, and there is no room to install an additional circuit such as a soft error correction circuit, and there is a limit. In the case of measures, it is impossible to completely remove impurities such as uranium and thorium contained in the wiring material and the package material, and the material itself becomes expensive,
There is a limit. In the case of the countermeasure, the wiring pitch becomes very narrow in the high-density semiconductor chip, so that when the α-ray shielding material is coated, the shielding material causes contact and short circuit between the wirings. And other issues.

【0006】そこで、近年では、パッケージ基体を封止
するためのセラミック製リッドの内面にシリコンゴム、
ポリイミド樹脂等の高純度材料よりなるα線遮蔽層を設
ける手法が提案されている(特開昭55−88356
号、同58−17642号、実開昭55−99153号
公報参照)。そして、この手法の場合、前記リッドから
放出されるα線が、前記α線遮蔽層によって遮蔽され、
該α線の放射量を減少させることができる。この場合、
該α線遮蔽層は、前記シリコンゴム、ポリイミド樹脂等
の高純度材料からなるα線遮蔽用樹脂ペーストを、ディ
スペンサー方式でもって塗布することで形成している。
Therefore, in recent years, silicone rubber has been used on the inner surface of the ceramic lid for sealing the package base.
A method of providing an α-ray shielding layer made of a high-purity material such as a polyimide resin has been proposed (JP-A-55-88356).
No. 58-17642, and Japanese Utility Model Laid-Open No. 55-99153). In the case of this method, α rays emitted from the lid are shielded by the α ray shielding layer,
The radiation amount of the α rays can be reduced. in this case,
The α-ray shielding layer is formed by applying an α-ray shielding resin paste made of a high-purity material such as silicon rubber or polyimide resin by a dispenser method.

【0007】しかし、セラミック製リッドの内面に樹脂
層よりなるα線遮蔽層を設けた構成の場合、パッケージ
基体とセラミック製リッドを、該リッドの周縁部に設け
られた半田層を加熱・溶融して封止する際、該加熱によ
って、前記α線遮蔽層からガスが発生し、該ガスをパッ
ケージ基体外に放出できず、内圧が増大し、該内圧によ
って半田層の溶けた半田が飛散して、該半田がパッケー
ジ基体の表面や外部接続端子等に付着し、回路取付け基
板への外部接続端子の挿入を阻害したり、汚れが発生す
るという問題が残る。
However, in the case of the structure in which the α-ray shielding layer made of a resin layer is provided on the inner surface of the ceramic lid, the package base and the ceramic lid are heated and melted by heating the solder layer provided on the peripheral portion of the lid. At the time of sealing with heat, gas is generated from the α-ray shielding layer due to the heating, the gas cannot be released to the outside of the package base, the internal pressure increases, and the molten solder in the solder layer scatters due to the internal pressure. However, there remains a problem that the solder adheres to the surface of the package substrate, the external connection terminal, and the like, which hinders the insertion of the external connection terminal into the circuit mounting board and causes contamination.

【0008】また、前記α線遮蔽層は、樹脂ペーストを
ディスペンサー方式で塗布することで形成されているの
で、該塗布された樹脂ペーストが滲み出し、隣接する半
田層との間に一定のクリアランスを保ち、かつ均一厚み
を得ることが難しいという問題がある。この点に関して
は、例えば、半導体パッケージを封止するためのシール
ガラスの塗布工程で使用されるメッシュ版を用いたスク
リーン印刷方式を採用することで解決できる。しかし、
このメッシュ版を用いて前記樹脂ペーストをスクリーン
印刷し、α線遮蔽層を形成する場合、該印刷時に、該メ
ッシュ版の格子点に相当する部分に、樹脂ペーストが十
分に充填されにくいため、格子点の周囲からの樹脂ペー
ストの垂れ込みに伴いボイドが発生する現象がある。そ
して、該ボイドが発生した場合、該個所において、α線
遮蔽効果がなくなるという新たな課題が発生することが
判明した。
Further, since the α-ray shielding layer is formed by applying a resin paste by a dispenser method, the applied resin paste oozes out and a certain clearance is provided between the adjacent solder layers. There is a problem that it is difficult to maintain and obtain a uniform thickness. This point can be solved, for example, by adopting a screen printing method using a mesh plate used in the step of applying the seal glass for sealing the semiconductor package. But,
When the resin paste is screen-printed using this mesh plate to form the α-ray shielding layer, at the time of printing, the portion corresponding to the grid point of the mesh plate is difficult to be sufficiently filled with the resin paste. There is a phenomenon that a void is generated due to the resin paste drooping from around the point. Then, it has been found that when the void is generated, a new problem occurs that the α-ray shielding effect is lost at the location.

【0009】本発明は、上述した課題に対処して創作し
たものであって、その目的とする処は、前述した従来の
課題を解決した半導体パッケージ封止用リッドとそのリ
ッドを用いたパッケージを提供することにある。また、
本発明の目的は、パッケージ基体の半導体チップ搭載部
に搭載したICチップやLSIチップ等の半導体チップ
が、前記半導体パッケージ封止用リッドを形成するセラ
ミック板から放出されるα線による誤動作を防止できる
半導体パッケージ封止用リッドとそのリッドを用いたパ
ッケージを提供することにある。更に、本発明の目的
は、前記半導体パッケージ封止用リッドにおいて、α線
を遮蔽するための均一な厚みで、ボイドのない樹脂層が
形成でき、かつ隣接する半田層等のパターンとの間に正
確なクリアランスをとることが可能なα線遮蔽層形成方
法を提供することにある。
The present invention has been made in response to the above-mentioned problems, and the object thereof is to provide a lid for encapsulating a semiconductor package and a package using the lid for solving the above-mentioned conventional problems. To provide. Also,
An object of the present invention is to prevent a semiconductor chip such as an IC chip or an LSI chip mounted on a semiconductor chip mounting portion of a package base from malfunctioning due to α rays emitted from a ceramic plate forming the semiconductor package sealing lid. An object of the present invention is to provide a lid for sealing a semiconductor package and a package using the lid. Further, an object of the present invention is to form a void-free resin layer with a uniform thickness for shielding α rays in the semiconductor package sealing lid, and between the adjacent solder layer and other patterns. An object of the present invention is to provide a method for forming an α-ray shield layer that can take accurate clearance.

【0010】[0010]

【課題を解決するための手段】そして、上記課題を解決
するための手段としての本発明の半導体パッケージ封止
用リッドは、セラミック板の内面の周縁部、または周縁
部と側面部に下地金属層を介して半田層を備え、半導体
パッケージ基体の半導体チップ搭載部に搭載する半導体
チップを封止する半導体パッケージ封止用リッドにおい
て、 少なくとも1辺の前記周縁部の半田層が、前
記セラミック板の周縁方向に、半田層の厚い部位と薄い
部位を備え、該半田層の厚い部位と薄い部位との間の稜
線が曲線状または直線状に形成され、また前記セラミッ
ク板の内面の前記半田層の内側に、該セラミック板から
放出するα線を遮蔽するためのポリイミド樹脂等の樹脂
層からなるα線遮蔽層が設けられている構成、または、 1辺または相対する2辺の前記周縁部の半田層が、
他の3辺または2辺の半田層の厚みより薄く、また、前
記セラミック板の内面の前記半田層の内側に、該セラミ
ック板から放出するα線を遮蔽するためのポリイミド等
の樹脂層からなるα線遮蔽層が設けられている、構成と
している。
A lid for encapsulating a semiconductor package of the present invention as a means for solving the above-mentioned problems is provided with a base metal layer on the inner peripheral edge of the ceramic plate or on the peripheral edge and the side surface. A semiconductor package sealing lid for sealing a semiconductor chip to be mounted on a semiconductor chip mounting portion of a semiconductor package base, wherein a solder layer on at least one of the peripheral edges is a peripheral edge of the ceramic plate. Direction, a thick portion and a thin portion of the solder layer are provided, and a ridge line between the thick portion and the thin portion of the solder layer is formed in a curved shape or a straight shape, and the inside of the solder layer on the inner surface of the ceramic plate. A structure in which an α-ray shielding layer made of a resin layer such as a polyimide resin for shielding α-rays emitted from the ceramic plate is provided, or one side or two opposite sides The solder layer of the peripheral portion,
It is thinner than the thickness of the solder layer on the other three or two sides, and is made of a resin layer such as polyimide for shielding α rays emitted from the ceramic plate inside the solder layer on the inner surface of the ceramic plate. An α-ray shielding layer is provided.

【0011】また、本発明の半導体パッケージは、セラ
ミック板の内面の周縁部、または周縁部と側面部に下地
金属層を備えた半導体パッケージ封止用リッドの該下地
金属層と、内部に半導体チップ搭載部を備え、該リッド
の周縁部の下地金属層に対応する部分にメタライズ層を
有する半導体パッケージ基体の該メタライズ層との間
が、半田層によって気密に封止された半導体パッケージ
において、前記半導体パッケージ封止用リッドの周縁部
の下地金属層が、該リッドの周縁方向に広幅部分と狭幅
部分を備え、また前記セラミック板の内面の前記半田層
の内側に、該セラミック板から放出するα線を遮蔽する
ためのポリイミド樹脂等の樹脂層からなるα線遮蔽層が
設けられている構成としている。
Further, the semiconductor package of the present invention has a base metal layer of a lid for encapsulating a semiconductor package having a base metal layer on the peripheral edge of the inner surface of the ceramic plate or on the peripheral edge and the side surface, and the semiconductor chip inside. A semiconductor package comprising a mounting portion, and a metallization layer of a semiconductor package substrate having a metallization layer at a portion corresponding to a base metal layer at a peripheral portion of the lid, is hermetically sealed by a solder layer, wherein The base metal layer on the peripheral portion of the package sealing lid has a wide portion and a narrow portion in the peripheral direction of the lid, and the inside of the solder layer on the inner surface of the ceramic plate emits α from the ceramic plate. An α-ray shielding layer made of a resin layer such as a polyimide resin for shielding the rays is provided.

【0012】更に、本発明のリッドのα線遮蔽層形成方
法は、前記リッドに設けられているポリイミド樹脂等の
樹脂層からなるα線遮蔽層の形成方法であって、焼成後
の該セラミック板に、該樹脂層を形成する部位に該形成
する樹脂層の形状をした開口部を備えたメタル版を重ね
合わせ、該メタル版の上からポリイミド樹脂等の樹脂ペ
ーストをスクリーン印刷した後、該印刷した樹脂ペース
トを硬化させることでα線遮蔽層を形成する構成として
いる。
Furthermore, the method for forming an α-ray shielding layer of the lid of the present invention is a method for forming an α-ray shielding layer made of a resin layer such as a polyimide resin provided on the lid, the ceramic plate after firing. , A metal plate having an opening having the shape of the resin layer to be formed is superposed on a portion where the resin layer is formed, and a resin paste such as a polyimide resin is screen-printed on the metal plate, and then the printing is performed. The α-ray shielding layer is formed by curing the resin paste.

【0013】[0013]

【作用】そして、本発明の半導体パッケージ封止用リッ
ドは、該リッドを形成するセラミック板の内面の半田層
の内側に、該セラミック板から放出するα線を遮蔽する
ためのポリイミド樹脂等の樹脂層からなるα線遮蔽層を
設けたことにより、前記リッドから放出されるα線の放
射量を減少でき、また半導体パッケージを封止する際
に、前記α線遮蔽層からもガスが発生し、パッケージ基
体の半導体チップ搭載箇所の内部ガスを増加させるが、
前記セラミック板の周縁部の半田層に、その周縁方向に
半田層厚みの厚い部位と薄い部位を設け、半田層に厚み
勾配または厚み差を設けたこと、または1辺もしくは相
対する2辺の周縁部の半田層を他の3辺または2辺の半
田層より薄く形成したことにより、該増加した内部ガス
を半導体パッケージ外に排出でき、気密封止が正確に行
なえように作用する。
The lid for encapsulating a semiconductor package according to the present invention is a resin such as a polyimide resin for shielding α rays emitted from the ceramic plate inside the solder layer on the inner surface of the ceramic plate forming the lid. By providing the α-ray shielding layer made of a layer, the amount of α-rays emitted from the lid can be reduced, and when the semiconductor package is sealed, gas is also generated from the α-ray shielding layer, Although the internal gas of the package base on which the semiconductor chip is mounted is increased,
The solder layer on the peripheral edge of the ceramic plate is provided with a thick solder layer and a thin solder layer in the peripheral direction, and a thickness gradient or a thickness difference is provided in the solder layer, or a peripheral edge of one side or two opposite sides. By forming the solder layer at a portion thinner than the solder layers at the other three or two sides, the increased internal gas can be discharged to the outside of the semiconductor package, and the hermetic sealing can be performed accurately.

【0014】また、本発明の半導体パッケージは、前記
半導体パッケージ封止用リッドを用いることにより、気
密封止された半導体装置を得ることができると共に、α
線による搭載する半導体チップの誤動作を防止できる。
In the semiconductor package of the present invention, by using the semiconductor package sealing lid, a hermetically sealed semiconductor device can be obtained and α
The malfunction of the mounted semiconductor chip due to the lines can be prevented.

【0015】更に、本発明のリッドのα線遮蔽層形成方
法は、スクリーン印刷法を採用してα線遮蔽層を形成す
るので、該α線遮蔽層は、均一厚みで、かつ隣接する半
田層等の他のパターンとの間に所定のクリアランスを保
つことができ、更に、該スクリーンとして、リッドに設
けられる樹脂層の形状をした開口部を備えたメタル版を
用いるので、該樹脂層を形成するための樹脂ペーストを
スクリーン印刷する際に、通常のスクリーン印刷で用い
られるメッシュ版と異なり、ボイドのないα線遮蔽層を
形成できる。
Further, in the method for forming the α-ray shielding layer of the lid of the present invention, the α-ray shielding layer is formed by using the screen printing method, so that the α-ray shielding layer has a uniform thickness and is adjacent to the solder layer. It is possible to maintain a predetermined clearance between the resin layer and other patterns, and since a metal plate having an opening in the shape of a resin layer provided on the lid is used as the screen, the resin layer is formed. When screen-printing the resin paste for this purpose, unlike the mesh plate used in normal screen-printing, a void-free α-ray shielding layer can be formed.

【0016】[0016]

【実施例】以下、図面を参照しながら、この発明を具体
化した2種類の実施例について説明する。ここに、図1
〜図7は、本発明の一実施例を示し、図1は本発明の実
施例の半導体パッケージ封止用リッドの半田層とα線遮
蔽層が設けられている面の平面図、図2は図1のA−A
断面図、図3は図1のA′−A′断面図、図4は金属層
幅w1 と金属層幅w2 の測定位置を説明するための部分
拡大図、図5は下地金属層の幅比w2 /w1 と、半田層
厚み差との関係を説明するグラフ、図6は半田層厚み差
と半田飛散発生率(スプラッター発生率)との関係を説
明するグラフ、図7は本発明の半導体パッケージの封止
状態の断面図、図8〜図9は、本発明の他の実施例を示
し、図8は半導体パッケージ封止用リッドの半田層とα
線遮蔽層が設けられている面の平面図、図9a、9b、
9c、9dは、それぞれ図8のE−E、F−F、G−
G、H−H断面図、図10は、α線遮蔽層を設けるため
のメタル版の側面図と平面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Two kinds of embodiments embodying the present invention will be described below with reference to the drawings. Figure 1
7 shows an embodiment of the present invention, FIG. 1 is a plan view of a surface of a lid for encapsulating a semiconductor package according to an embodiment of the present invention on which a solder layer and an α-ray shielding layer are provided, and FIG. A-A in FIG.
A sectional view, FIG. 3 is a sectional view taken along the line A′-A ′ of FIG. 1, FIG. 4 is a partially enlarged view for explaining the measurement positions of the metal layer width w 1 and the metal layer width w 2 , and FIG. FIG. 6 is a graph illustrating the relationship between the width ratio w 2 / w 1 and the solder layer thickness difference, FIG. 6 is a graph illustrating the relationship between the solder layer thickness difference and the solder scattering occurrence rate (splatter occurrence rate), and FIG. 8 to 9 show another embodiment of the present invention. FIG. 8 shows a solder layer of a semiconductor package sealing lid and α
9a and 9b are plan views of the surface on which the line shielding layer is provided.
9c and 9d are EE, FF, and G- of FIG.
10 is a side view and a plan view of a metal plate for providing an α-ray shielding layer.

【0017】−実施例1− 本実施例の半導体パッケージ用リッド1は、図1〜図3
に示されるように、セラミック板2の内面の周縁部3に
下地金属層7が設けられ、また側面部4に下地金属層8
が設けられ、下地金属層7上には、封止部材としての半
田層9が設けられ、下地金属層8上には、半田層10が
設けられ、半田層9には、その周縁方向に半田層厚み勾
配が設けられ、また半田層9が囲む内側には、α線遮蔽
層5が設けられている。
-Embodiment 1- A semiconductor package lid 1 of this embodiment is shown in FIGS.
As shown in FIG. 1, the base metal layer 7 is provided on the peripheral edge portion 3 of the inner surface of the ceramic plate 2, and the base metal layer 8 is provided on the side surface portion 4.
Is provided, a solder layer 9 as a sealing member is provided on the base metal layer 7, a solder layer 10 is provided on the base metal layer 8, and the solder layer 9 is soldered in the peripheral direction thereof. A layer thickness gradient is provided, and an α-ray shielding layer 5 is provided on the inner side surrounded by the solder layer 9.

【0018】ここで、下地金属層7、8は、スクリーン
印刷によって、Ag,Ag−Pt,Ag−Pd,Mo−
Mn,Mo,W,Ti等の金属を含むペーストを塗布
し、焼成することによって、厚膜メタライズを形成し
た。この中でも、Ag−Pt系金属が好ましく、この金
属を用いることにより、半田の濡れ広がりを良好にでき
る。そして、これらのメタライズ層の厚みは、10〜2
0μmである。また、Mo−Mn,Mo,W,Tiの場
合には、該厚膜メタライズの上に、Niめっきを施し、
更にNiめっきの上にAuめっきを施すのが良い。また
半田層9は、融点が250℃〜320℃程度で、その組
成が、Pb,Sn,In,Bi,Ag,Sbの一部もし
くは全部を含む半田を用いた。
Here, the underlying metal layers 7 and 8 are made of Ag, Ag-Pt, Ag-Pd, Mo- by screen printing.
A thick metallized film was formed by applying a paste containing a metal such as Mn, Mo, W, or Ti and firing it. Among these, Ag-Pt-based metal is preferable, and by using this metal, wetting and spreading of solder can be improved. The thickness of these metallized layers is 10 to 2
0 μm. In the case of Mo-Mn, Mo, W, Ti, Ni plating is applied on the thick film metallization,
Further, it is preferable to apply Au plating on Ni plating. As the solder layer 9, a solder having a melting point of about 250 ° C. to 320 ° C. and a composition containing part or all of Pb, Sn, In, Bi, Ag, and Sb was used.

【0019】また、α線遮蔽層5は、高純度のポリイミ
ド樹脂、シリコーン系ゴム等の樹脂が用いられ、コーテ
ィングすることで形成している。そして、このα線遮蔽
層5の厚みは、20μm以上の厚みであって、ポリイミ
ド樹脂の場合、20μm〜30μm以上が好ましい。こ
れは、ポリイミド樹脂の厚みとα線エネルギーとの関係
を測定したデータに基づく。ここで、α線遮蔽層5は、
下地金属層7、8の上に半田層9、10を形成する前に
コーティングするのが良い。そして、ポリイミド樹脂の
場合、セラミック板2の下地金属層7の内側に、ペース
ト状のポリイミド樹脂をスクリーン印刷し、約250℃
に加熱して硬化させることによって、α線遮蔽層5を形
成する。
The α-ray shielding layer 5 is formed by coating a resin such as high-purity polyimide resin or silicone rubber, which is used. The thickness of the α-ray shielding layer 5 is 20 μm or more, and in the case of polyimide resin, 20 μm to 30 μm or more is preferable. This is based on the data obtained by measuring the relationship between the thickness of the polyimide resin and the α-ray energy. Here, the α-ray shielding layer 5 is
It is preferable to coat the base metal layers 7 and 8 before forming the solder layers 9 and 10. Then, in the case of a polyimide resin, a paste-like polyimide resin is screen-printed inside the base metal layer 7 of the ceramic plate 2, and the temperature is about 250 ° C.
The α-ray shielding layer 5 is formed by heating and curing.

【0020】側面部4に下地金属層8を設け、その上に
半田層10を形成するのは、パッケージ基体を、リッド
1に形成された半田層9、10で封止した場合、リッド
1とパッケージ基体の封止面の間で良好な形状の半田層
のメニスカスが得られ、封止性が向上するからである。
ただし、側面部4の下地金属層8、半田層10は必ずし
も必要ではない。
The base metal layer 8 is provided on the side surface portion 4 and the solder layer 10 is formed on the base metal layer 8 when the package base is sealed with the solder layers 9 and 10 formed on the lid 1. This is because the meniscus of the solder layer having a good shape can be obtained between the sealing surfaces of the package substrate, and the sealing property is improved.
However, the base metal layer 8 and the solder layer 10 on the side surface portion 4 are not always necessary.

【0021】セラミック板2の下地金属層7の周縁方向
には、金属層の広幅部分と狭幅部分が設けられている。
そして、下地金属層7の上に半田層9が設けられてい
て、下地金属層7の広幅部分の上の半田層は、狭幅部分
の半田層に比べてその半田厚みが厚く設けられ、両部位
間における半田層の稜線は、緩やかな曲線状に形成され
ている。
A wide width portion and a narrow width portion of the metal layer are provided in the peripheral direction of the base metal layer 7 of the ceramic plate 2.
The solder layer 9 is provided on the base metal layer 7, and the solder layer on the wide portion of the base metal layer 7 has a thicker solder thickness than the solder layer on the narrow portion. The ridgeline of the solder layer between the portions is formed in a gentle curved shape.

【0022】本実施例では、周縁角部(コーナー)11
の金属層幅w2 が、周縁辺中央部(隣接コーナー間の中
央部)12の金属層幅w1 に比べて広幅に形成されてい
る。周縁角部11の金属層幅w2 と、周縁辺中央部12
の金属層幅w1 は、好ましくは、金属層幅w2 /金属層
幅w1 が、1.1〜1.7の関係となるように形成さ
れ、周縁辺中央部12と周縁角部11は、その金属層幅
1 と金属層幅w2 が、緩やかな変化幅で連続して形成
されている。例えば、金属層幅w1 を1.8mm、金属
層幅w2 を2.5mmとし、両金属層幅w1 ,w2 を、
緩い円弧、曲線(図1参照)で連続させる。そして、そ
の上面に半田層9が形成されている。
In this embodiment, the peripheral corner portion (corner) 11
The metal layer width w 2 is larger than the metal layer width w 1 of the peripheral edge center portion (center portion between adjacent corners) 12. The metal layer width w 2 of the peripheral corner portion 11 and the peripheral edge central portion 12
The metal layer width w 1 is preferably formed such that metal layer width w 2 / metal layer width w 1 has a relationship of 1.1 to 1.7. The metal layer width w 1 and the metal layer width w 2 are continuously formed with a gradually changing width. For example, the metal layer width w 1 is 1.8 mm, the metal layer width w 2 is 2.5 mm, and both metal layer widths w 1 and w 2 are
Continue with a gentle arc and curve (see Fig. 1). Then, the solder layer 9 is formed on the upper surface thereof.

【0023】なお、金属層幅w1 ,w2 は、セラミック
板2の平面形状が矩形の場合、次のように定義される。
すなわち、図4において、金属層幅w1 は、周縁辺中央
部12aにおける下地金属層7の外側ラインna と内側
ラインma 間の最も狭幅部分の間隔である。金属層幅w
2 は、下地金属層7の周縁辺12aの内側ラインma
延長線ra と周縁辺12bの内側ラインmb の延長線r
b が交差する点Oと、点Oを通り下地金属層7の外側ラ
インna またはその延長線Pに直交する線Sとの交点Q
との距離O−Qとする。
The metal layer widths w 1 and w 2 are defined as follows when the planar shape of the ceramic plate 2 is rectangular.
That is, in FIG. 4, a metal layer width w 1 is the distance between the narrowest portion between the outer lines n a and the inner line m a underlying metal layer 7 at the peripheral edge center part 12a. Metal layer width w
2, the extension line of the inner line m b extension line r a and the peripheral side 12b of the inner line m a of the peripheral edge 12a of the underlying metal layer 7 r
intersection Q of the point O b intersects an outer line n a or line S perpendicular to the extension P street underlying metal layer 7 a point O
And the distance is O-Q.

【0024】そして、本実施例における半導体チップ収
納パッケージ用リッドは、図1〜図4に示すように、ま
ず、セラミック板2の周縁部3の周縁角部11に下地金
属層7aを設け、また周縁中央部12aに下地金属層7
bを設ける。ここで、下地金属層7aの金属層幅w2
は、下地金属層7bの金属層幅w1 に対して広幅として
いる。
As shown in FIGS. 1 to 4, in the lid for a semiconductor chip housing package of this embodiment, first, the base metal layer 7a is provided on the peripheral corner portion 11 of the peripheral portion 3 of the ceramic plate 2, and The base metal layer 7 is formed on the peripheral central portion 12a.
b is provided. Here, the metal layer width w 2 of the base metal layer 7a
Is wider than the metal layer width w 1 of the base metal layer 7b.

【0025】次に、前述したように、半田層の形成に先
立って、下地金属層7の内側に、ペースト状のポリイミ
ド樹脂をスクリーン印刷し、約250℃に加熱して、α
線遮蔽層5を形成する。すなわち、このα線遮蔽層5
は、セラミック板2のα線遮蔽層5を形成する部位に、
図10に示すように、該形成する樹脂層からなるα線遮
蔽層5の形状をした開口部31を備えたメタル版32を
用い、このメタル版32をセラミック板2のα線遮蔽層
5を形成する面に重ね合わせると共に、メタル版32の
開口部31を、前記部位に位置させ、スキージ33によ
り、前記ペースト状のポリイミド樹脂をスクリーン印刷
し、更に該ポリイミド樹脂を硬化させることで形成して
いる。ここで、メタル版32は、テフロンコートした厚
みが80μm〜200μm程度のステンレス板を用いる
ことが好ましい。
Next, as described above, prior to the formation of the solder layer, a paste-like polyimide resin is screen-printed on the inside of the base metal layer 7 and heated to about 250 ° C.
The line shielding layer 5 is formed. That is, this α-ray shielding layer 5
At the portion of the ceramic plate 2 where the α-ray shielding layer 5 is formed,
As shown in FIG. 10, a metal plate 32 having an opening 31 in the shape of the α-ray shielding layer 5 made of the resin layer is used, and the metal plate 32 is used as the α-ray shielding layer 5 of the ceramic plate 2. Formed by superimposing it on the surface to be formed, positioning the opening 31 of the metal plate 32 at the position, screen-printing the paste-like polyimide resin with a squeegee 33, and further curing the polyimide resin. There is. Here, as the metal plate 32, it is preferable to use a Teflon-coated stainless steel plate having a thickness of about 80 μm to 200 μm.

【0026】続いて、下地金属層7a,7bの上に、通
常のメッシュ版を用い、スクリーン印刷によって、下地
金属層7と同じ幅に、均一な厚みの半田ペーストを印
刷、または塗布し、窒素雰囲気中、270℃以上、20
秒間(最高温度:310℃)の条件でリフローする。半
田層の形成は、下地金属層7を備えたリッド1を半田浴
に浸漬する浸漬法によっても形成できる。ここで、該半
田は、下地金属層7a,7bに対して一定の濡れ角を有
するので、該リフロー後または浸漬後の下地金属層7a
の上の半田層厚みy1 は、下地金属層7bの上の半田層
厚みx1 に比べて厚く形成されることになる。従って、
半田層9の稜線は、下地金属層7a,7bの金属層幅w
2 ,w1 に応じて形成される曲線または直線部を含む曲
線を描くことになる(図2参照)。
Then, on the base metal layers 7a and 7b, a normal mesh plate is used to print or apply a solder paste having a uniform thickness in the same width as the base metal layer 7 by screen printing, and nitrogen is applied. 270 ° C or above in atmosphere, 20
Reflow under the condition of the second (maximum temperature: 310 ° C.). The solder layer can also be formed by an immersion method in which the lid 1 provided with the base metal layer 7 is immersed in a solder bath. Here, since the solder has a constant wetting angle with respect to the base metal layers 7a and 7b, the base metal layer 7a after the reflow or after the dipping is performed.
The solder layer thickness y 1 on the base metal layer is thicker than the solder layer thickness x 1 on the base metal layer 7b. Therefore,
The ridge of the solder layer 9 is the metal layer width w of the base metal layers 7a and 7b.
2 , a curve formed according to w 1 or a curve including a straight line portion is drawn (see FIG. 2).

【0027】そして、本実施例の製造方法によれば、半
田層の半田厚み差を、セラミック板2の表面に形成する
下地金属層7の金属層幅を変えることで得ることがで
き、その製作が簡単となる。すなわち、下地金属層7に
対する半田の濡れ角が、半田の物性上、同一であること
より、下地金属層7の金属層幅を広くすることで半田層
の半田厚みを厚くすることができるので、簡単に半田層
長さ方向(セラミック板2の周縁方向)に半田層厚み勾
配を形成できる。ところで、下地金属層7の金属層幅
と、半田層の半田厚みとの関係を確認するために、該金
属層幅を変えた下地金属層7の上に半田層を形成し、そ
れぞれについて半田層の半田厚みを調べた処、図5に示
す通り、半田厚み差が下地金属層7の金属層幅比に比例
することが確認できた。従って、この実施例の場合、厚
み勾配形成手段を追加しなくても、所望形状の半田厚み
勾配を有するセラミック製リッドを得ることができる。
ここで、半田層9は、その内側端部が、封止するパッケ
ージ基体13の半導体チップ搭載部14に搭載する半導
体チップ16から直視できない位置に設けることが好ま
しい。本実施例においては、半田層9は、半導体チップ
搭載部14から引き下がった位置に設けた構造としてい
る。これは、前記α線は、セラミック板2からだけでな
く、半田層9を形成する半田からも放出されるため、該
半田層9から、直接、半導体チップ16にα線が到達す
るのを防止し、該半導体チップがα線によって誤動作を
引き起こされないようにすることを考慮したことによ
る。
According to the manufacturing method of the present embodiment, the difference in the solder thickness of the solder layer can be obtained by changing the metal layer width of the base metal layer 7 formed on the surface of the ceramic plate 2, and the production thereof. Will be easier. That is, since the wetting angle of the solder with respect to the underlying metal layer 7 is the same in terms of the physical properties of the solder, it is possible to increase the solder thickness of the solder layer by increasing the metal layer width of the underlying metal layer 7. A solder layer thickness gradient can be easily formed in the solder layer length direction (peripheral direction of the ceramic plate 2). By the way, in order to confirm the relationship between the metal layer width of the base metal layer 7 and the solder thickness of the solder layer, a solder layer is formed on the base metal layer 7 having a different metal layer width, and the solder layer is formed for each solder layer. When the solder thickness was examined, it was confirmed that the solder thickness difference was proportional to the metal layer width ratio of the base metal layer 7, as shown in FIG. Therefore, in the case of this embodiment, it is possible to obtain a ceramic lid having a desired thickness solder thickness gradient without adding a thickness gradient forming means.
Here, the solder layer 9 is preferably provided at a position where the inner end portion thereof cannot be directly viewed from the semiconductor chip 16 mounted on the semiconductor chip mounting portion 14 of the package base 13 to be sealed. In this embodiment, the solder layer 9 is provided at a position where it is pulled down from the semiconductor chip mounting portion 14. This is because the α rays are emitted not only from the ceramic plate 2 but also from the solder forming the solder layer 9, so that the α rays can be prevented from reaching the semiconductor chip 16 directly from the solder layer 9. However, it is considered that the semiconductor chip is prevented from malfunctioning due to α rays.

【0028】ところで、半田層の半田厚みx1 と半田厚
みy1 との厚み差は、25mm×25mmのセラミック
板にあっては、40μm以上とすることが好ましい。こ
れは、半田層の半田厚み差と半田飛散発生率(スプラッ
ター発生率)との関係を試験した結果得られた数値であ
り(図6参照)、半田厚み差が、20μmの場合、半田
飛散発生率が20%程度と高いのに対し、半田厚み差
を、40μm以上とすることで、半田飛散発生率を0%
とすることができるためである。
By the way, the difference in thickness between the solder thickness x 1 and the solder thickness y 1 of the solder layer is preferably 40 μm or more for a 25 mm × 25 mm ceramic plate. This is a numerical value obtained as a result of testing the relationship between the solder thickness difference of the solder layer and the solder scattering occurrence rate (splatter occurrence rate) (see FIG. 6). When the solder thickness difference is 20 μm, the solder scattering occurrence occurs. While the rate is as high as about 20%, the solder scattering rate is 0% when the solder thickness difference is 40 μm or more.
This is because it can be

【0029】そこで、下地金属層7の周縁辺中央部12
の金属層幅w1 ,周縁角部11の金属層幅w2 を変え、
下地金属層7の周縁辺中央部12の半田厚みが100μ
m,150μm,200μmの時の金属層幅比(w2
1 )と、周縁辺中央部12と周縁角部11との半田厚
み差との関係を調べた。その結果、図5に示すように、
良好な半田厚み勾配を設けるために、半田厚み差を、4
0μmとするには、金属層幅比(w2 /w1 )が、1.
1以上必要であり、金属層幅比(w2 /w1 )が、1.
0以下の場合は、30μm程度の半田厚み差しか得られ
ず、1.8以上になると、半田が無駄になると共に、余
分の半田が封止の際に、半導体チップ搭載部に入り込む
おそれがあることが判った。周縁辺中央部12の厚みが
異なる場合でも金属層幅比(w2 /w1 )が、1.1〜
1.7の範囲とすることが好ましいことが確認された。
その結果、この条件の場合には、半田を無駄にすること
なく、良好な半田厚み差を得ることができることが判っ
た。このように、本実施例にあっては、周縁角部11の
金属層幅w2 を広幅とし、周縁辺中央部12の金属層幅
1 の金属層幅を狭幅としていることから、封止する
際、周縁辺中央部12の半田層の半田量を少なくでき、
パッケージ基体の半導体チップ搭載個所への影響を最小
限に押さえることかできるので、リッド自体の形状を小
さくすることができる。
Therefore, the peripheral central portion 12 of the base metal layer 7
Changing of the metal layer width w 1, the metal layer width w 2 of the peripheral corner 11,
The solder thickness of the central portion 12 of the peripheral edge of the base metal layer 7 is 100 μm.
m, 150 μm, 200 μm metal layer width ratio (w 2 /
The relationship between w 1 ) and the difference in solder thickness between the peripheral side central portion 12 and the peripheral corner portion 11 was investigated. As a result, as shown in FIG.
In order to provide a good solder thickness gradient, the solder thickness difference should be 4
The metal layer width ratio (w 2 / w 1 ) is 1.
1 or more, and the metal layer width ratio (w 2 / w 1 ) is 1.
When it is 0 or less, a solder thickness difference of about 30 μm cannot be obtained, and when it is 1.8 or more, the solder is wasted and excess solder may enter the semiconductor chip mounting portion at the time of sealing. I knew that. Even when the thickness of the peripheral side central portion 12 is different, the metal layer width ratio (w 2 / w 1 ) is 1.1 to
It was confirmed that the range of 1.7 is preferable.
As a result, it has been found that under this condition, a good solder thickness difference can be obtained without wasting the solder. As described above, in this embodiment, since the metal layer width w 2 of the peripheral corner portion 11 is wide and the metal layer width w 1 of the peripheral side central portion 12 is narrow, When stopping, the amount of solder in the solder layer in the central portion 12 of the peripheral side can be reduced,
Since it is possible to minimize the influence of the package base on the semiconductor chip mounting portion, it is possible to reduce the shape of the lid itself.

【0030】次に、上述したリッド1を用い、パッケー
ジ基体を封止する方法を説明する。まず、図7に示すよ
うに、パッケージ基体13には、リッド1の半田層9に
対応する位置にメタライズ層19が形成されている。こ
のメタライズ層19は、通常、W,Mo等の焼結体層に
Niめっき、更にその上にAuめっきを施すことによっ
て形成される。このパッケージ基体13の半導体チップ
搭載箇所14に半導体チップ16をダイアタッチ剤で接
着搭載し、かつ半導体チップ16を電気的に接続するた
めワイヤボンディングワイヤ17で、外部接続端子15
と接続されているボンディングパターン18にボンディ
ングする。次に、リッド1を、その半田層9側を下側に
して載置し、かつバネ、クリップ等を介して押し付けセ
ットした後、280〜320℃の炉に入れると、半田層
9が溶けると共に、該半田によって、パッケージ基体1
3の半導体チップ搭載箇所14を封止できる。ここで、
該加熱によって、半田層9が溶けると共に、α線遮蔽層
5を形成するポリイミド樹脂からガスが発生し、パッケ
ージ基体13とリッド1の間の内部ガス量が増えて内圧
が上昇する。しかし、半田層9は、セット時、半田厚み
が厚く形成されている周縁角部11の半田層9a部分の
みがパッケージ基体13と接触状態にあるものの、加熱
による温度上昇により、該半田層9aの半田が、半田厚
み勾配により、半田厚みの薄い周縁辺中央部12の半田
層9bに濡れ広がり、徐々に、周縁辺中央部12がクロ
ーズし、パッケージ基体13内の増大した内部ガスがス
ムーズに大気中に排出され、また該クローズ時に、シー
ルパスの狭い部位がなくなり、良好な封止ができる。
Next, a method of sealing the package base using the lid 1 described above will be described. First, as shown in FIG. 7, a metallization layer 19 is formed on the package base 13 at a position corresponding to the solder layer 9 of the lid 1. The metallized layer 19 is usually formed by applying Ni plating to a sintered body layer of W, Mo or the like, and then subjecting it to Au plating. The semiconductor chip 16 is bonded and mounted on the semiconductor chip mounting portion 14 of the package substrate 13 with a die attach agent, and the wire bonding wire 17 is used to electrically connect the semiconductor chip 16 to the external connection terminal 15.
Bonding is performed on the bonding pattern 18 connected to Next, the lid 1 is placed with the solder layer 9 side facing down, and the lid 1 is pressed and set via a spring, a clip, etc., and then placed in a furnace at 280 to 320 ° C., and the solder layer 9 melts. , The package base 1 by the solder
The semiconductor chip mounting locations 14 of 3 can be sealed. here,
By the heating, the solder layer 9 is melted and gas is generated from the polyimide resin forming the α-ray shielding layer 5, so that the amount of internal gas between the package base 13 and the lid 1 is increased and the internal pressure is increased. However, when the solder layer 9 is set, only the solder layer 9a portion of the peripheral corner portion 11 having a thick solder thickness is in contact with the package base 13, but the temperature rise due to heating causes the solder layer 9a Due to the solder thickness gradient, the solder wets and spreads on the solder layer 9b of the peripheral edge central portion 12 having a small solder thickness, and the peripheral edge central portion 12 is gradually closed, and the increased internal gas in the package base 13 is smoothly released into the atmosphere. It is discharged inside, and when it is closed, the narrow portion of the seal path disappears, and good sealing can be performed.

【0031】以上の実験結果より、セラミック板の周縁
部上面の下地金属層幅に広幅部分と狭幅部分を設け、該
狭幅部分の金属層幅w1 と、広幅部分の金属層幅w2
を、w2 /w1 =1.1〜1.7の関係とした場合、良
好な半田厚み勾配を有する半田層が正確に得られること
が確認できた。
From the above experimental results, a wide portion and a narrow portion are provided in the width of the base metal layer on the upper surface of the peripheral portion of the ceramic plate, and the metal layer width w 1 of the narrow portion and the metal layer width w 2 of the wide portion are provided.
It was confirmed that a solder layer having a good solder thickness gradient can be accurately obtained when w 2 / w 1 = 1.1 to 1.7.

【0032】また、セラミック板(Al23 )に、前
記α線遮蔽層の形状の開口部を備えたメタル版を用い
て、印圧:1.2kg/cm2 、スキージスピード:1
0cm/secで、ポリイミド樹脂ペーストをスクリー
ン印刷し、更に加熱・硬化し、厚みが、45μmのα線
遮蔽層を形成したリッドについて、そのα線量を測定し
た。ここで、前記ポリイミド樹脂ペーストとしては、ボ
イリミド樹脂:20重量%を溶剤(N−メチル−2−ピ
ロリドン):80重量%で、粘度を、10000〜25
000CPSに調整した樹脂ペーストを用い、メタル版
としては、メタル厚みが、0.1mmのものを用いた。
そして、その測定結果、α線遮蔽層を設けていない通常
のセラミック板(Al23 )の場合、0.03ct/
cm2 Hrレベルであるα線量を、0.001ct/c
2 Hrレベルに減少できることが確認できた。また、
この実施例のリッドを用いた半導体パッケージにあって
は、半導体チップの誤動作の発生率を減少できた。な
お、併せて、前記α線遮蔽層を、従来のステンレス製メ
ッシュ版(メッシュの大きさ:80M)を用い、スクリ
ーン印刷によって、α線遮蔽層を形成したものについて
も同様に、α線量を測定した処、該α線量が、0.00
5ct/cm2 Hrレベルであった。これは、前記樹脂
ペーストをスクリーン印刷した際、メッシュ版のメッシ
ュの格子点で、形成したα線遮蔽層にボイドが発生して
いることによるものと考えられる。このように、樹脂層
からなるα線遮蔽層の形状をした開口部を備えたメタル
版を用いてスクリーン印刷することで、リッドにα線遮
蔽層を形成した場合は、α線遮蔽効果の優れたα線遮蔽
層が形成できることが確認できた。
Further, using a metal plate having an opening in the shape of the α-ray shielding layer on a ceramic plate (Al 2 O 3 ), printing pressure: 1.2 kg / cm 2 , squeegee speed: 1
The polyimide resin paste was screen-printed at 0 cm / sec and further heated and cured to measure the α dose of the lid having a 45 μm thick α-ray shielding layer. Here, as the polyimide resin paste, boilimide resin: 20% by weight, solvent (N-methyl-2-pyrrolidone): 80% by weight, and a viscosity of 10,000 to 25
A resin paste adjusted to 000 CPS was used, and a metal plate having a metal thickness of 0.1 mm was used.
Then, as a result of the measurement, in the case of a normal ceramic plate (Al 2 O 3 ) not provided with an α-ray shielding layer, 0.03 ct /
cm 2 Hr level α dose is 0.001ct / c
It was confirmed that the m 2 Hr level could be reduced. Also,
In the semiconductor package using the lid of this embodiment, the occurrence rate of malfunction of the semiconductor chip can be reduced. In addition, in addition, the α-ray shielding layer was formed by screen printing using a conventional stainless steel mesh plate (mesh size: 80 M), and the α-ray dose was similarly measured. As a result, the α dose was 0.00
The level was 5 ct / cm 2 Hr. It is considered that this is because voids are generated in the formed α-ray shielding layer at the grid points of the mesh of the mesh plate when the resin paste is screen-printed. In this way, when the α-ray shielding layer is formed on the lid by screen-printing using the metal plate having the opening in the shape of the α-ray shielding layer made of the resin layer, the α-ray shielding effect is excellent. It was confirmed that an α-ray shielding layer could be formed.

【0033】−実施例2− 本実施例の半導体パッケージ用リッド21は、図8、図
9に示されるように、セラミック板22の片面(内面)
の周縁部23に下地金属層27が設けられ、また側面部
24に下地金属層28が設けられ、下地金属層27上に
は、封止部材としての半田層29が設けられ、下地金属
層28上には、半田層30が設けられている。また、α
線遮蔽材であるポリイミド樹脂層25が、半田層29の
内側に設けられている。
-Embodiment 2-As shown in FIGS. 8 and 9, the semiconductor package lid 21 of this embodiment has one side (inner side) of the ceramic plate 22.
A base metal layer 27 is provided on the peripheral edge portion 23 of the substrate, a base metal layer 28 is provided on the side surface portion 24, and a solder layer 29 as a sealing member is provided on the base metal layer 27. A solder layer 30 is provided on the top. Also, α
A polyimide resin layer 25, which is a line shielding material, is provided inside the solder layer 29.

【0034】セラミック板22は、その形状が平面矩形
であって、図8a、図9a,bに示されるように、相対
する2辺の半田層29bの厚みが、他の2辺の半田層2
9aの厚みより薄く設けられ、あるいは、図8b、図9
c,dに示されるように、1辺の半田層29bの厚み
が、他の3辺の半田層29aの厚みより薄く設けられて
いる。
The ceramic plate 22 has a rectangular shape in plan view, and as shown in FIGS. 8a, 9a and 9b, the thickness of the solder layer 29b on the two opposite sides is the same as that of the solder layer 2 on the other two sides.
9a, which is thinner than the thickness of 9a, or in FIGS.
As shown in c and d, the thickness of the solder layer 29b on one side is set to be smaller than the thickness of the solder layer 29a on the other three sides.

【0035】本実施例の半導体パッケージ用リッド21
は、半田層29の厚み差が、下地金属層27に対して一
定の濡れ角を有することに対処し、セラミック板22の
1辺または相対する2辺の下地金属層27bの金属層幅
1 を、他3辺または2辺の下地金属層27aの金属層
幅w4 より狭幅としている。そして、実施例1の場合と
同様に、まず、半田層29の内側にポリイミド樹脂から
なるα線遮蔽層25を形成する。次に、下地金属層27
a、27bの上に半田を含むペーストをスクリーン印刷
し、窒素雰囲気中、270℃以上、20秒間(最高温
度:310℃)の条件でリフローすることで製造する。
ここで、該半田は、前述した実施例1でも説明したよう
に、下地金属層27に対して一定の濡れ各を有するの
で、該リフロー後の下地金属層27aの上の半田層29
aの半田厚みy2 は、下地金属層27bの上の半田層2
9bの半田厚みx2 に比べて厚く形成されることにな
る。なお、半田層29の半田厚みy2 と半田厚みx2
厚み差の下限、および下地金属層27の金属層幅比(w
4 /w1 )の適正な範囲は、実施例1と同様であり、そ
れぞれ40μm以上、1.1〜1.7である。
The lid 21 for the semiconductor package of this embodiment
Copes with the difference in the thickness of the solder layer 29 having a constant wetting angle with respect to the base metal layer 27, and the metal layer width w 1 of the base metal layer 27b on one side of the ceramic plate 22 or on the opposite two sides. Is narrower than the metal layer width w 4 of the base metal layer 27a on the other 3 or 2 sides. Then, as in the case of Example 1, first, the α-ray shielding layer 25 made of polyimide resin is formed inside the solder layer 29. Next, the base metal layer 27
It is manufactured by screen-printing a paste containing solder on a and 27b and reflowing in a nitrogen atmosphere at 270 ° C. or higher for 20 seconds (maximum temperature: 310 ° C.).
Here, since the solder has a certain amount of wetting with respect to the base metal layer 27, as described in the first embodiment, the solder layer 29 on the base metal layer 27a after the reflow process.
The solder thickness y 2 of a is the solder layer 2 on the base metal layer 27b.
It is formed thicker than the solder thickness x 2 of 9b. The lower limit of the thickness difference between the solder thickness y 2 of the solder layer 29 and the solder thickness x 2 and the metal layer width ratio (w
The appropriate range of 4 / w 1 ) is the same as in Example 1 and is 40 μm or more and 1.1 to 1.7, respectively.

【0036】そして、本実施例による半導体パッケージ
用リッド21は、実施例1の場合と同様にして、半田層
29は、パッケージ基体にセットし、加熱による温度上
昇により、半田層29a部分の半田が、半田厚み差によ
り、半田厚みの薄い半田層29bに濡れ広がり、徐々
に、クローズし、ポリイミド樹脂から発生するガス等の
パッケージ基体内の内部ガスがスムーズに大気中に排出
される。
In the semiconductor package lid 21 according to the present embodiment, the solder layer 29 is set on the package base in the same manner as in the case of the first embodiment, and the temperature of the solder layer 29 is increased by heating so that the solder in the solder layer 29a portion is removed. Due to the difference in the solder thickness, the solder layer 29b having a small solder thickness wets and spreads and gradually closes, and the internal gas in the package base such as gas generated from the polyimide resin is smoothly discharged to the atmosphere.

【0037】従って、本実施例の半導体パッケージ封止
用リッドによれば、半田層に半田厚みの厚い部位と、半
田厚みの薄い部位を設け、周縁方向の半田厚み勾配を設
けているので、該パッケージ基体とセラミック製リッド
との封止のタイミングに位置によるずれを生じさせて、
内部圧力によるガス、α線遮蔽層から発生するガスをス
ムーズに外部に逃がすことができる。また、内部に閉じ
込められるガス量を少なくすることができる。これは、
パッケージ基体とセラミック製リッドとの封止時に、半
田厚み勾配によって、半田厚みの厚い部位より薄い部位
に半田が濡れ広がるので、その間に、リッドの半田層と
パッケージ基体の間の隙間からガスが抜けるためであ
る。従って、パッケージ封止時の半田の飛散を防止する
ことが可能で、該パッケージ基体やピン等への異物付着
や汚れを防止できるという効果を有する。そして、この
実施例の半導体パッケージ封止用リッドを用いたパッケ
ージの場合、前述した効果があるので、良好な封止性を
有する半導体装置を得ることができると共に、リッドか
ら放出されるα線が、その内面に設けられているα線遮
蔽層によって遮蔽されるので、半導体チップが、α線に
よる誤動作(ソフトエラー)の発生を減少させることが
できる。
Therefore, according to the semiconductor package sealing lid of the present embodiment, the solder layer is provided with the thick solder portion and the thin solder portion and the solder thickness gradient in the peripheral direction is provided. By causing a positional shift in the timing of sealing the package base and the ceramic lid,
The gas generated by the internal pressure and the gas generated from the α-ray shielding layer can be smoothly released to the outside. In addition, the amount of gas trapped inside can be reduced. this is,
When the package base and the ceramic lid are sealed, the solder thickness gradient causes the solder to spread to a thinner part than a thicker part, so that gas escapes from the gap between the solder layer of the lid and the package base during that time. This is because. Therefore, it is possible to prevent the scattering of the solder when the package is sealed, and it is possible to prevent foreign matter from adhering to or contamination of the package substrate, pins, or the like. Further, in the case of the package using the lid for sealing the semiconductor package of this embodiment, since the above-described effects are obtained, it is possible to obtain the semiconductor device having good sealing property, and at the same time, the α rays emitted from the lid are Since it is shielded by the α-ray shielding layer provided on the inner surface thereof, the semiconductor chip can reduce the occurrence of malfunctions (soft errors) due to α-rays.

【0038】なお、本発明は、上述した実施例の説明に
限定されるものでなく、本発明の要旨を変更することな
く、変形・実施できる構成を含むことは明らかである。
因に、前述した実施例1においては、半田層の半田厚み
の厚い部位と薄い部位との両部位間の稜線を曲線状に形
成した構成で説明したが、直線状に形成した構成として
もよい。また前述した実施例では、セラミック製リッド
の周縁角部の半田厚みを、周縁辺部の半田厚みに比べて
厚くしてなる構成で説明したが、半田濡れ広がりが良好
な構成であれば、半田厚みの厚い部位は、周縁部の任意
の1〜3箇所でもよく、また5箇所以上の部位に形成し
てもよいことは当然である。
It should be noted that the present invention is not limited to the above description of the embodiments, and it is obvious that the present invention includes configurations that can be modified and implemented without changing the gist of the present invention.
Incidentally, in the above-described first embodiment, the ridgeline between the thick solder portion and the solder thin portion of the solder layer has been described as being curved, but it may be linear. . Further, in the above-described embodiment, the solder thickness of the peripheral corner portion of the ceramic lid is described as being thicker than the solder thickness of the peripheral side portion. As a matter of course, the thick portion may be formed at any one of 1 to 3 places on the peripheral portion, or may be formed at 5 or more places.

【0039】更に、前述した実施例1においては、セラ
ミック板のコーナー部の下地金属層の金属層幅が、中央
部の金属層幅より幅広の構成で説明したが、中央部の金
属層幅を、コーナー部の金属層幅より幅広の構成として
もよいことは当然である。セラミック板として、平面矩
形状(四角形状)の絶縁基体を用い、その周縁部の4辺
のそれぞれの下地金属層に、狭幅部分w1 と広幅部分w
2 を設けたが、該狭幅部分w1 と広幅部分w2 を1〜3
辺のみに設け、他の辺は通常のパターンとした構成とし
てもよい。更に、前記セラミック板は、四角形以外の平
面多角形状(三角形状、五角形状等)、更に円形状の絶
縁基体を用いた構成としてもよい。
Further, in the above-described first embodiment, the metal layer width of the base metal layer at the corner portion of the ceramic plate is wider than the metal layer width at the central portion. Of course, the width may be wider than the width of the metal layer in the corner portion. As the ceramic plate, a flat rectangular insulating substrate is used, and the narrow width portion w 1 and the wide width portion w are provided on each of the four base metal layers of the peripheral edge portion.
2 is provided, but the narrow width portion w 1 and the wide width portion w 2 are
The structure may be provided only on the side and the other side may be a normal pattern. Furthermore, the ceramic plate may have a configuration using a planar polygonal shape (triangular shape, pentagonal shape, etc.) other than a quadrangle, and a circular insulating base.

【0040】[0040]

【発明の効果】以上の説明より明らかなように、本発明
の請求項1の半導体パッケージ封止用リッドによれば、
該リッドを形成するセラミック板の内面の半田層の内側
に、該セラミック板から放出するα線を遮蔽するための
ポリイミド樹脂等の樹脂層からなるα線遮蔽層を設けた
ことにより、前記リッドから放出されるα線の放射量を
減少でき、また半導体パッケージを封止する際に、前記
α線遮蔽層からもガスが発生し、パッケージ基体の半導
体チップ搭載箇所の内部ガスを増加させるが、前記セラ
ミック板の周縁部の半田層に、その周縁方向に半田層厚
みの厚い部位と薄い部位を設け、半田層に厚み勾配また
は厚み差を設けたことにより、該増加した内部ガスを半
導体パッケージ外に排出でき、気密封止が正確に行なえ
るという効果を有する。
As is apparent from the above description, according to the lid for encapsulating a semiconductor package of claim 1 of the present invention,
By providing an α-ray shielding layer made of a resin layer such as a polyimide resin for shielding α-rays emitted from the ceramic plate inside the solder layer on the inner surface of the ceramic plate forming the lid, The amount of emitted α-rays can be reduced, and when the semiconductor package is sealed, gas is also generated from the α-ray shielding layer to increase the internal gas at the semiconductor chip mounting portion of the package base. By providing the solder layer on the peripheral portion of the ceramic plate with a thick solder layer portion and a thin solder layer portion in the peripheral direction, and by providing a thickness gradient or a thickness difference in the solder layer, the increased internal gas is discharged to the outside of the semiconductor package. It has the effect that it can be discharged and the airtight sealing can be performed accurately.

【0041】また、本発明の請求項2の半導体パッケー
ジ封止用リッドによれば、請求項1の効果に加えて、リ
ッドが矩形であり、セラミック板の1辺または相対する
2辺の半田層の厚みが、他の3辺または2辺の半田層の
厚みより薄くされ、各辺における半田層中には厚み差を
形成しないので、該半田層を容易に形成できるという効
果を有する。
According to the lid for encapsulating a semiconductor package of claim 2 of the present invention, in addition to the effect of claim 1, the lid has a rectangular shape, and the solder layer is provided on one side of the ceramic plate or on two opposite sides. Is thinner than the thickness of the solder layer on the other three sides or two sides, and there is no thickness difference in the solder layer on each side, so that the solder layer can be easily formed.

【0042】また、本発明の請求項3の半導体パッケー
ジによれば、前記半導体パッケージ封止用リッドを用い
ることにより、気密封止された半導体装置を得ることが
できると共に、α線による搭載する半導体チップの誤動
作を防止できるという効果を有する。
According to the semiconductor package of claim 3 of the present invention, by using the lid for sealing the semiconductor package, a hermetically sealed semiconductor device can be obtained and a semiconductor mounted by α-rays. This has the effect of preventing malfunction of the chip.

【0043】更に、本発明のリッドのα線遮蔽層形成方
法によれば、スクリーン印刷法を採用してα線遮蔽層を
形成するので、該α線遮蔽層は、均一厚みで、かつ隣接
する半田層等の他のパターンとの間に所定のクリアラン
スを保つことができ、更に、該スクリーンとして、リッ
ドに設けられる樹脂層の形状をした開口部を備えたメタ
ル版を用いるので、該樹脂層を形成するための樹脂ペー
ストをスクリーン印刷する際に、通常のスクリーン印刷
で用いられるメッシュ版と異なり、メッシュの格子点に
相当する部分に、ボイドのないα線遮蔽層を形成できる
という効果を有する。
Further, according to the method for forming an α-ray shielding layer of the lid of the present invention, the α-ray shielding layer is formed by using the screen printing method, so that the α-ray shielding layers have a uniform thickness and are adjacent to each other. Since a predetermined clearance can be maintained between the solder layer and other patterns and a metal plate having an opening in the shape of a resin layer provided on the lid is used as the screen, the resin layer When screen-printing a resin paste for forming a film, unlike a mesh plate used in normal screen-printing, it has an effect that a void-free α-ray shielding layer can be formed at a portion corresponding to a lattice point of the mesh. .

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の実施例の半導体パッケージ封止用リ
ッドの半田層とα線遮蔽層が設けられている面の平面図
である。
FIG. 1 is a plan view of a surface of a lid for encapsulating a semiconductor package of an embodiment of the present invention on which a solder layer and an α-ray shielding layer are provided.

【図2】 図1のA−A断面図である。FIG. 2 is a sectional view taken along line AA of FIG.

【図3】 図1のA′−A′断面図である。FIG. 3 is a sectional view taken along the line A′-A ′ of FIG.

【図4】 金属層幅w1 と金属層幅w2 の測定位置を説
明するための部分拡大図である。
FIG. 4 is a partially enlarged view for explaining measurement positions of a metal layer width w 1 and a metal layer width w 2 .

【図5】 下地金属層の幅比w2 /w1 と、半田層厚み
差との関係を説明するグラフである。
FIG. 5 is a graph illustrating the relationship between the width ratio w 2 / w 1 of the underlying metal layer and the solder layer thickness difference.

【図6】 半田層厚み差と半田飛散発生率(スプラッタ
ー発生率)との関係を説明するグラフである。
FIG. 6 is a graph illustrating a relationship between a solder layer thickness difference and a solder scattering occurrence rate (splatter occurrence rate).

【図7】 本発明の半導体パッケージの封止状態の断面
図である。
FIG. 7 is a cross-sectional view of a semiconductor package of the present invention in a sealed state.

【図8】 本発明の他の実施例の半導体パッケージ封止
用リッドの半田層とα線遮蔽層が設けられている平面図
である。
FIG. 8 is a plan view showing a solder layer and an α-ray shielding layer of a lid for sealing a semiconductor package according to another embodiment of the present invention.

【図9】 図9a、9b、9c、9dは、それぞれ図8
のE−E、F−F、G−G、H−H断面図である。
9a, 9b, 9c, 9d are respectively shown in FIG.
FIG. 7 is a sectional view taken along line EE, FF, GG, and HH of FIG.

【図10】 リッドにα線遮蔽層を設けるためのメタル
版の側面図と平面図である。
FIG. 10 is a side view and a plan view of a metal plate for providing an α-ray shielding layer on a lid.

【符号の説明】[Explanation of symbols]

1・・・半導体パッケージ用リッド、2・・・セラミッ
ク板、3・・・周縁部、4・・・側面部、5・・・α線
遮蔽層、7,8・・・下地金属層、9,10・・・半田
層、11・・・セラミック板の周縁角部(コーナー)、
12・・・周縁辺中央部(隣接コーナー間の中央部)、
12a,12b・・・周縁辺中央部、13・・・パッケ
ージ基体、14・・・半導体チップ搭載部、15・・・
外部接続端子、16・・・半導体チップ、17・・・ワ
イヤボンディングワイヤ、18・・・ボンディングパタ
ーン、19・・・メタライズ層、21・・・半導体パッ
ケージ用リッド、22・・・セラミック板、23・・・
周縁部、24・・・側面部、25・・・ポリイミド樹脂
層(α線遮蔽層)、27,28・・・下地金属層、2
9,30・・・半田層、31・・・開口部、32・・・
メタル版、33・・・スキージ、w1 ,w2 ,w4 ・・
・下地金属層幅、na ・・・外側ライン、ma・・・内
側ライン、ra ・・・内側ラインの延長線、mb ・・・
内側ライン、rb ・・・内側ラインの延長線、O・・・
延長線ra と延長線rb の交点、P・・・外側ラインの
延長線、S・・・交点Oと外側ラインの延長線との垂直
方向の線、Q・・・線Sと外側ラインの延長線の交点、
1 ,y2 ,x1 ,x2 ・・・半田層厚み
DESCRIPTION OF SYMBOLS 1 ... Lid for semiconductor package, 2 ... Ceramic plate, 3 ... Peripheral part, 4 ... Side part, 5 ... Alpha ray shielding layer, 7, 8 ... Base metal layer, 9 , 10 ... Solder layer, 11 ... Perimeter corner of ceramic plate,
12 ... Central part of peripheral edge (center part between adjacent corners),
12a, 12b ... Central part of peripheral edge, 13 ... Package base, 14 ... Semiconductor chip mounting part, 15 ...
External connection terminals, 16 ... Semiconductor chip, 17 ... Wire bonding wire, 18 ... Bonding pattern, 19 ... Metallization layer, 21 ... Semiconductor package lid, 22 ... Ceramic plate, 23 ...
Peripheral part, 24 ... Side part, 25 ... Polyimide resin layer (α-ray shielding layer), 27, 28 ... Base metal layer, 2
9, 30 ... Solder layer, 31 ... Opening portion, 32 ...
Metal plate, 33 ... Squeegee, w 1 , w 2 , w 4 ...
・ Base metal layer width, n a ... Outer line, m a ... Inner line, r a ... Extension line of inner line, m b ...
Inside Line, r b ··· the extension of the inside line, O ···
The intersection of the extension line r a and the extension line r b, P ··· extension of the outer line, S · · · intersection O and vertical lines the extension of the outer lines, Q · · · line S and the outer line Intersection of the extension lines of
y 1 , y 2 , x 1 , x 2 ... Solder layer thickness

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大本 陸伸 山口県美祢市大嶺町東分字岩倉2701番1 株式会社住友金属セラミックス内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Ritsunobu Omoto 2701-1 Iwakura, East branch, Omine Town, Mine City, Yamaguchi Prefecture Sumitomo Metal Ceramics Co., Ltd.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 セラミック板の内面の周縁部、または周
縁部と側面部に下地金属層を介して半田層を備え、半導
体パッケージ基体の半導体チップ搭載部に搭載する半導
体チップを封止する半導体パッケージ封止用リッドにお
いて、少なくとも1辺の前記周縁部の半田層が、前記セ
ラミック板の周縁方向に、半田層の厚い部位と薄い部位
を備え、該半田層の厚い部位と薄い部位との間の稜線が
曲線状または直線状に形成され、また前記セラミック板
の内面の前記半田層の内側に、該セラミック板から放出
するα線を遮蔽するためのポリイミド樹脂等の樹脂層か
らなるα線遮蔽層が設けられていることを特徴とする半
導体パッケージ封止用リッド。
1. A semiconductor package for encapsulating a semiconductor chip mounted on a semiconductor chip mounting portion of a semiconductor package base, comprising a solder layer on an inner peripheral edge or a peripheral edge and a side surface of a ceramic plate via a base metal layer. In the sealing lid, at least one side of the solder layer at the peripheral portion includes a thick portion and a thin portion of the solder layer in the peripheral direction of the ceramic plate, and a portion between the thick portion and the thin portion of the solder layer is provided. The ridge line is formed in a curved line or a straight line, and an α-ray shielding layer made of a resin layer such as a polyimide resin for shielding α-rays emitted from the ceramic plate inside the solder layer on the inner surface of the ceramic plate A lid for encapsulating a semiconductor package, wherein the lid is provided.
【請求項2】 セラミック板の内面の周縁部に下地金属
層を介して半田層を備え、半導体パッケージ基体の半導
体チップ搭載部に搭載する半導体チップを封止する半導
体パッケージ封止用リッドにおいて、1辺または相対す
る2辺の前記周縁部の半田層が、他の3辺または2辺の
半田層の厚みより薄く、また、前記セラミック板の内面
の前記半田層の内側に、該セラミック板から放出するα
線を遮蔽するためのポリイミド等の樹脂層からなるα線
遮蔽層が設けられていることを特徴とする半導体パッケ
ージ封止用リッド。
2. A semiconductor package encapsulating lid for encapsulating a semiconductor chip to be mounted on a semiconductor chip mounting portion of a semiconductor package base, wherein a solder layer is provided on a peripheral portion of an inner surface of a ceramic plate via a base metal layer. The solder layer at the peripheral edge of one side or two opposite sides is thinner than the thickness of the solder layer at the other three sides or two sides, and is discharged from the ceramic plate to the inside of the solder layer on the inner surface of the ceramic plate. To α
A lid for encapsulating a semiconductor package, wherein an α-ray shielding layer made of a resin layer such as polyimide for shielding rays is provided.
【請求項3】 セラミック板の内面の周縁部、または周
縁部と側面部に下地金属層を備えた半導体パッケージ封
止用リッドの該下地金属層と、内部に半導体チップ搭載
部を備え、該リッドの周縁部の下地金属層に対応する部
分にメタライズ層を有する半導体パッケージ基体の該メ
タライズ層との間が、半田層によって気密に封止された
半導体パッケージにおいて、前記半導体パッケージ封止
用リッドの周縁部の下地金属層が、該リッドの周縁方向
に広幅部分と狭幅部分を備え、また前記セラミック板の
内面の前記半田層の内側に、該セラミック板から放出す
るα線を遮蔽するためのポリイミド樹脂等の樹脂層から
なるα線遮蔽層が設けられていることを特徴とする半導
体パッケージ。
3. A base metal layer of a lid for encapsulating a semiconductor package having a base metal layer on the inner peripheral edge of the ceramic plate, or on the peripheral edge and side surfaces, and a semiconductor chip mounting portion inside the lid. In a semiconductor package in which a solder layer is airtightly sealed between a metallization layer of a semiconductor package base having a metallization layer at a portion corresponding to the underlying metal layer in the peripheral edge of the semiconductor package, a periphery of the semiconductor package sealing lid. Of the base metal layer has a wide portion and a narrow portion in the peripheral direction of the lid, and polyimide for shielding α rays emitted from the ceramic plate inside the solder layer on the inner surface of the ceramic plate. A semiconductor package comprising an α-ray shielding layer made of a resin layer such as a resin.
【請求項4】 前記請求項1〜3のいずれかに記載のリ
ッドに設けられているポリイミド樹脂等の樹脂層からな
るα線遮蔽層の形成方法であって、焼成後の該セラミッ
ク板に、該樹脂層を形成する部位に該形成する樹脂層の
形状をした開口部を備えたメタル版を重ね合わせ、該メ
タル版の上からポリイミド樹脂等の樹脂ペーストをスク
リーン印刷した後、該印刷した樹脂ペーストを硬化させ
ることでα線遮蔽層を形成することを特徴とするリッド
のα線遮蔽層形成方法。
4. A method for forming an α-ray shielding layer made of a resin layer such as a polyimide resin provided on the lid according to any one of claims 1 to 3, wherein the ceramic plate after firing comprises: A metal plate having an opening having the shape of the resin layer to be formed is superposed on a portion where the resin layer is formed, a resin paste such as a polyimide resin is screen-printed on the metal plate, and the printed resin is then printed. A method for forming an α-ray shielding layer of a lid, which comprises forming the α-ray shielding layer by curing the paste.
JP33808994A 1994-05-31 1994-12-26 Lid for sealing semiconductor package, semiconductor package using lid and forming method of alpha-ray shielding layer of lid Pending JPH0851167A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33808994A JPH0851167A (en) 1994-05-31 1994-12-26 Lid for sealing semiconductor package, semiconductor package using lid and forming method of alpha-ray shielding layer of lid

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-142354 1994-05-31
JP14235494 1994-05-31
JP33808994A JPH0851167A (en) 1994-05-31 1994-12-26 Lid for sealing semiconductor package, semiconductor package using lid and forming method of alpha-ray shielding layer of lid

Publications (1)

Publication Number Publication Date
JPH0851167A true JPH0851167A (en) 1996-02-20

Family

ID=26474392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33808994A Pending JPH0851167A (en) 1994-05-31 1994-12-26 Lid for sealing semiconductor package, semiconductor package using lid and forming method of alpha-ray shielding layer of lid

Country Status (1)

Country Link
JP (1) JPH0851167A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127678A (en) * 1997-11-24 2000-10-03 Datamax Corporation Adjustable sensor assembly for printers
US9460938B2 (en) 2013-05-01 2016-10-04 Renesas Electronics Corporation Semiconductor device including a plurality of semiconductor chips, and a cover member with first and second brims

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127678A (en) * 1997-11-24 2000-10-03 Datamax Corporation Adjustable sensor assembly for printers
US6396070B1 (en) 1997-11-24 2002-05-28 Datamax Corporation Adjustable sensor assembly for printers
US9460938B2 (en) 2013-05-01 2016-10-04 Renesas Electronics Corporation Semiconductor device including a plurality of semiconductor chips, and a cover member with first and second brims

Similar Documents

Publication Publication Date Title
US6984545B2 (en) Methods of encapsulating selected locations of a semiconductor die assembly using a thick solder mask
US6909194B2 (en) Electronic assembly having semiconductor component with polymer support member and method of fabrication
US6180504B1 (en) Method for fabricating a semiconductor component with external polymer support layer
US6528875B1 (en) Vacuum sealed package for semiconductor chip
TWI445146B (en) Semiconductor package and semiconductor device using the same
JPH05283478A (en) Semiconductor device assembly with controlled extension of polymer underfill
US6281571B1 (en) Semiconductor device having an external connection electrode extending through a through hole formed in a substrate
JPH10233463A (en) Semiconductor device and its manufacture
US6673690B2 (en) Method of mounting a passive component over an integrated circuit package substrate
KR20010068289A (en) Bga semiconductor package improving solder joint reliability and fabrication method thereof
US20090120675A1 (en) Mounted structural body and method of manufacturing the same
JPH0851167A (en) Lid for sealing semiconductor package, semiconductor package using lid and forming method of alpha-ray shielding layer of lid
JPH07235620A (en) Semiconductor device and manufacture thereof, and its mounting structure and mounting method
JP2000040713A (en) Manufacture of semiconductor package
JPH01161850A (en) Manufacture of semiconductor device
JP2003023243A (en) Wiring board
JPH10313167A (en) Wiring board
JP3155146B2 (en) Semiconductor package sealing lid, package using the lid, and method of manufacturing the lid
JP2000151086A (en) Printed circuit unit and its manufacture
JPH063821B2 (en) Double-sided protective coat type TAB tape carrier
KR100221654B1 (en) Method for manufacturing metal bump used screen printing
JPH03185754A (en) Semiconductor device
JPH0349211A (en) Electronic component
JP2004342904A (en) Electronic circuit device and its manufacturing method
JPH11145180A (en) Electronic component and manufacture of the same