JPH08505988A - セルネットワークを横断するデジタル通信データストリームをアラインするための方法、及び、その装置 - Google Patents

Abstract

(57)【要約】 セルネットワークを横断するデジタル通信データストリームをアラインする方法及びその装置。この場合、第１の回線交換通信リンクを介してデジタル通信データストリームをサンプリングすることによって複数のタイムスロットサンプルが生成される。タイムスロットサンプルは、１つのビットスキュー又はバイトスキューされたアランメントにおける一連の通信セルに組み立てられる。通信セルのヘッダにおけるアラインフラグは、通信セルがアラインされたタイムスロットサンプルを有することを示す。

Description

【発明の詳細な説明】 セルネットワークを横断するデジタル通信データストリームをアラインするた めの方法、及び、その装置 発明の分野 本発明はデジタル通信の分野に関する。更に詳細には、本発明は、セルネット ワークを横断するデジタル通信（コミュニケーション）データストリームをアラ イン（配列）するための方法およびその装置に関する。 発明の背景 パケット交換ネットワークは、通常、長距離にわたってデジタル情報を転送す るために用いられる。パケット交換ネットワークは、セルネットワークとも称す る。典型的なパケット交換ネットワークは、ローカル通信リンクに結合された様 々な通信装置（ディバイス）が共通キャリヤ通信リンクを共用できる。パケット 交換ネットワークは、通信装置が要求駆動方式でデジタル情報を転送できる。共 通キャリヤ通信リンクの要求駆動共用方式を用いると、長距離通信ネットワーク のメンテナンスコストを節減可能である。 例えば、パケット交換ネットワークは、ローカルＴ１通信リンクに連結された 装置間での通信を行うことができる。Ｔ１通信リンクは、回線交換ディジタル信 号レベルワン（ＤＳ１）通信プロトコルに基づくデジタル情報の伝達を可能にす る。一般に、パケット交換ネットワークに連結された発信元通信コントローラは 、ローカルＤＳ１データストリームをサンプリングし、そして、そのローカルＤ Ｓ１データストリームを１つ又は複数の通信パケットストリームに組み立てる。 次に、発信元通信コントローラは、パケット交換ネットワークを介して通信パケ ットを伝送する。 通常、パケット交換ネットワークに連結された宛先通信コントローラ（destin ation communication controller）は、パケット交換ネットワークを介して通信 パケットを受信する。次に、宛先通信コントローラはそれらのパケットを分解す る。すなわち、宛先通信コントローラは、もとのローカルＤＳ１データストリー ム、または、もとのローカルＤＳ１データストリームのチャネルへ再構成する。 ネットワークのエラー再試行オーバーヘッドを最小にすれば、パケット交換ネ ットワークのスループットを最大にすることが出来る。通信パケットは、パケッ ト交換ネットワークを介して伝送中に時折失われることがあり得る。ただし、現 在のパケット交換ネットワーク及び共通キャリヤ設備（ファシリティ）の信頼性 は、通常、この種の損失を許容レベルに保持することが出来る。 ただし、データストリーム内におけるビットアラインメント又はバイトアライ ンメントを必要とする回線交換通信フォーマットは、パケット交換ネットワーク を介した伝送中における通信パケットの損失可能性のあることが弱点である。 例えば、Ｔ１通信リンク上のＤＳ１フレームにおけるＤＳ０−Ａタイムスロッ トは、１つのスタッフビット、６つのデータビット、及び、１つの制御ビットを 有する。制御ビットは、データビットを、ユーザーデー夕又は制御情報のいずれ かとして認定する。発信元通信コントローラは、ＤＳ０−Ａタイムスロットをサ ンプルし、そして、ＤＳ０−Ａサンプルを一連の通信パケットに組み立てる。１ の密度要求に適合するためにパケット交換ネットワーク用のラインコード化技法 がスタッフビットを必要としない場合には、発信元通信コントローラは、通常、 パケット交換ネットワークのバンド幅利用を最大限にするために、各ＤＳ０−Ａ サンプルのスタッフビットを廃棄することが出来る。ただし、スタッフビットを 廃棄した結果として、通信パケット内でＤＳ０−Ａサンプルがビットスキューさ れた配列を生じることがあり得る。その結果として、パケット交換ネットワーク を介して伝送中に通信パケットが失われる場合には、宛先通信コントローラは、 もとのＤＳ０−Ａデータストリームを適切に再構成することが出来ない。 別の例の場合には、ＤＳ１フレーム内のＮｘＤＳ０タイムスロットは、ＤＳ０ タイムスロットの特定のシーケンスが宛先通信コントローラによって再構成され ることを必要とする。更に、５６ｋｂｐｓデータレートをサポートするＤＳ０タ イムスロットは、７つのデータビット及び１つのスタッフビットを有する。パケ ット交換ネットワーク用のコード化技法がスタッフビットを必要としない場合に は、パケット交換ネットワークのバンド幅利用を最大限にするために、発信元通 信コントローラは、通常、各ＤＳ０タイムスロットサンプルの当該スタッフビッ トを廃棄することができる。ただし、当該スタッフビットを廃棄した結果として 、通信パケット内のＤＳ０タイムスロットサンプルのバイトスキューされた配置 を生じることがあり得る。パケット交換ネットワークを介して伝送中に通信パケ ットが失われた場合には、宛先通信コントローラは、正しいシーケンスのＤＳ０ タイムスロットを再構成することが出来ない。その結果、宛先通信コントローラ は、もとのＮｘＤＳ０データストリームを正しく再構成することが出来ない。セ ルネットワークの１の密度に対する必要条件に適合するスタッフビットを有する 通信パケット内において、Ｎｘ６４ｋｂｐｓデータストリームを転送する場合に は、同様の問題が起きる。 パケット交換ネットワークを横断するデジタルデータストリームをアライン（ 配列とすることもある）することを可能にする一方法は、当該パケット交換ネッ トワークに同期化パケットを伝送することを必要とする。同期化パケットは、再 構成されたデータストリームを配列するように、宛先通信コントローラに合図す る。ただし、同期化パケットは、正しい配列を保証するために、定期的に伝送さ れなければならない。具合の悪いことに、同期化パケットを定期的に伝送すると 、利用可能なバンド幅を吸収することによってパケット交換ネットワークのスル ープットを低下させる可能性がある。更に、同期化パケットは、パケット交換ネ ットワークを介して生じる伝送エラー及び伝送損失にも影響され易い。 発明の要約、及び、その目的 本発明の１つの目的は、セルネットワークを横断するデジタル通信データスト リームをアラインすることにある。 本発明の他の目的は、セルネットワークを横断して転送されるＤＳ１データス トリームをアラインすることにある。 本発明の更に他の目的は、セルネットワークを横断して転送されるＤＳ０−Ａ タイムスロットを有するＤＳ１データストリームをアラインすることにある。こ の場合、ＤＳ０−Ａタイムスロットサンプルは、通信セル内においてビットスキ ューされたアレンジメントにおいて組み立てられる。 更に、本発明の他の目的は、セルネットワークを横断して転送されるＮｘＤＳ ０タイムスロットを有するＤＳ１データストリームをアラインすることにある。 この場合、ＮｘＤＳ０タイムスロットサンプルは、通信セル内においてバイトス キューされたアレンジメントにおいて組み立てられる。 更に、本発明の目的は、セルネットワークを横断して転送されるＤＳ１データ ストリームをアラインし、同時に、セルネットワークのバンド幅利用に及ぼす衝 突を最小限にすることにある。 本発明のこれらの目的および他の目的は、セルネットワークを横断するデジタ ル通信データストリームをアラインするための方法及びその装置によって達成さ れる。複数のタイムスロットサンプルは、回線交換通信リンクを介して転送され るデジタル通信データストリームをサンプリングすることによって生成される。 タイムスロットサンプルは、一連の通信セルに組み立てられる。タイムスロッ トサンプルは、以前のタイムスロットサンプルからの残余ビットが現行タイムス ロットサンプルと合併されるように、組み合わされ、そして、剰余ビットは残余 ビットになる。第１のペイロードエントリーにおいてアラインされたタイムスロ ットサンプルが通信セルに含まれる場合には、通信セルのヘッダ内のアラインフ ラグがセットされる。第１のペイロードエントリーにおいて制御ビットがアライ ンされる場合には、ＤＳ０−Ａタイムスロットサンプルがアラインされる。第１ のＤＳ０タイムスロットサンプルが第１のペイロードエントリーにおいてアライ ンされる場合には、ＮｘＤＳ０タイムスロットサンプルがアラインされる。 通信セルは、パケット交換通信プロトコルに基づき、セルネットワークを介し て転送される。通信セルは、セルネットワークを介して受信され、そして、通信 セルの宛先地において分解される。通信セルのヘッダにおいてアラインフラグが セットされていない場合には、タイムスロットサンプルは、デジタル通信データ ストリームを再構成するために用いられる。通信セルのヘッダにおいてアライン フラグがセットされている場合には、以前のタイムスロットサンプルからの残余 ビットは、デジタル通信データストリームを再構成する以前に廃棄される。 本発明の他の目的、特徴、及び、利点は、添付図面および以下に述べる詳細な 説明によって明白になるはずである。 図面の簡単な説明 本発明の説明には次に示す添付図面が用いられるが、これらの図面は一例を示 すものであって、制限的意味を持たない。全図面を通じて、同じエレメントには 同じ参照番号が用いられる。 図１は、１組の統合セル交換ユニット及び１つのセルネットワークを有するデ ジタル通信ネットワークを示す。 図２は、トランシーバ、マイクロプロセッサ、送信セルキュー、受信済みセル キュー、及び、セルバスインタフェースを有するＵＡ１を示す構成図である。 図３は、回線交換通信リンクを介して受信されたデジタルデータを１組のアウ トバウンド（outbound）通信セルにアセンブルし、そして、パケット交換通信プ ロトコルに基づき、セルネットワークを介して転送するための方法を示す。 図４は、セルネットワークを介して転送するために、ＤＳ１データストリーム をアウトバウンド通信セルに組み立てるための方法を示す。この場合、ＤＳ１デ ータストリームは、サブレートＤＳ０−Ａタイムスロットを有する。 図５は、セルネットワークを介して転送するために、ＤＳ１データストリーム をアウトバウンド通信セルに組み立てるための方法を示す。この場合、ＤＳ１デ ータストリームは、５６ｋｂｐｓにおいてランするＤＳ０−Ａタイムスロットを 有する。 図６は、セルネットワークを介して転送するために、ＮｘＤＳ０データを有す るＤＳ１データストリームをアウトバウンド通信セルに組み立てるための方法を 示す。 図７は、セルネットワークを介して転送するために、アウトバウンド通信セル のアラインフラグをセットするための方法を示すフローチャートである。この場 合、アウトバウンド通信セルは、ＤＳ０−Ａタイムスロットを有するＤＳ１デー タストリームから組み立てられる。 図８は、アラインメントを再構成するために、インバウンド（inbound）通信 セルを分解するための方法を示すフローチャートである。この場合、インバウン ド通信セルは、ＤＳ０−Ａタイムスロットから組み立てられる。 図９は、セルネットワークを介して転送するために、アウトバウンド通信セル のアラインフラグをセットするための方法を示すフローチャートである。この場 合、アウトバウンド通信セルは、ＮｘＤＳ０タイムスロットを有するＤＳ１デー タストリームから組み立てられる。 図１０は、アラインメントを再構成するために、インバウンド通信セルを分解 するための方法を示すフローチャートである。この場合、インバウンド通信セル は、ＮｘＤＳ０タイムスロットから組み立てられる。 詳細な説明 図１は、デジタル通信ネットワーク１０を示す。デジタル通信ネットワーク１ ０は、１組の統合セル交換ユニット２２、２４、及び、２６とセルネットワーク ２０を有する。デジタル通信ネットワーク１０は、多種多様な顧客構内装置間に おける長距離通信を可能にする。 統合セル交換ユニット２２−２６、及び、セルネットワーク２０は、構内交換 機器（ＰＢＸ）３０、ビデオ通信コントローラ３２、ローカルエリアネットワー ク（ＬＡＮ）コントローラ３４、及び、１組の顧客構内装置（ＣＰＥ）２８の間 のデジタル通信を可能にする。 セルネットワーク２０は、１組の高速デジタル通信リンクを有する。統合セル 交換ユニット単位２２−２６は、パケット交換通信プロトコルに応じてセルネッ トワーク２０を介してデジタル情報を伝送する。 １つの実施例において、セルネットワーク２０は、１組のＴ１通信リンクを有 する。Ｔ１通信リンクは、ディジタル信号レベル１（ＤＳ１）通信プロトコルに 基づいてデジタル情報の転送を可能にする。統合セル交換ユニット２２−２６は 、 パケット交換通信プロトコルに基づき、セルネットワーク２０を介してデジタル 情報を転送する。統合セル交換ユニット２２−２６は、セルネットワーク２０の ＤＳ１通信設備にパケット交換プロトコルを適用する。 ＰＢＸ３０は、統合セル交換ユニット２２と１組のモデム３６及び３８、及び 、１組の電話４０及び４２を含む１組の低速通信装置との間の通信を可能にする 。モデム３６及び３８、及び、電話４０及び４２は、１組の低速通信リンク７０ −７３を介して交信する。ＰＢＸ３０は、通信リンク８０を介して統合セル交換 ユニット２２と交信する。 ビデオ通信コントローラ３２は、統合されたセル交換ユニット単位２４とビデ オ通信チャネル７４間の通信を可能にする。ビデオ通信コントローラ３２は、通 信リンク８１を介して統合セル交換ユニット２４と交信する。 ローカルエリアネットワーク（ＬＡＮ）コントローラ３４は、統合セル交換ユ ニット２４とＬＡＮ通信リンク７５との間の通信を可能にする。ＬＡＮコントロ ーラ３４は、通信リンク８２を介して、統合セル交換ユニット２４と交信する。 ＣＰＥ２８は、通信リンク８３を介して、統合セル交換ユニット２６と交信す るために結合される。ＣＰＥ２８は、ＰＢＸ装置、チャネルバンク装置、ビデオ 通信装置、ＬＡＮコントローラ、並びに、多種多様な他のデジタル通信装置を表 す。 統合セル交換ユニット２２−２６の各々は、１つ又は複数のユーザーアクセス インタフェース（ＵＡＩ）、及び、１つ又は複数のネットワークアクセスインタ フェース（ＮＡＩ）を有する。ＵＡＩは、１つの統合セル交換ユニットと、ＰＢ Ｘ、チャネルバンク、ビデオコントローラ、及び、ＬＡＮコントローラを含む様 々な顧客構内装置との間の通信を可能にする。ＮＡＩは、セルネットワーク２０ を介して通信を可能にする。セルバスは、統合セル交換ユニット内において、Ｕ ＡＩとＮＡＩとの間の通信を可能にする。 統合セル交換ユニット単位２２は、ＵＡＩ４４及びＮＡＩ４６を有する。ＵＡ Ｉ４４は、回線交換通信プロトコルに基づき、通信リンク８０を介して、ＰＢＸ ３０との交信を可能にする。ＮＡＩ４６は、パケット交換通信プロトコルに基づ いて、セルネットワーク２０を介して通信を可能にする。ＵＡＩ４４及びＮＡＩ ４６は、セルバス５８を介して、通信セルを交換する。 統合セル交換ユニット２４は、回線交換通信プロトコルに従い通信リンク８１ を介してビデオコントローラ３２との通信を可能にするＵＡＩ４８、及び、回線 交換通信プロトコルに従い通信リンク８２を介してＬＡＮコントローラ３４との 通信を可能にするＵＡＩ５０を有する。統合セル交換ユニット２４は、パケット 交換通信プロトコルに基づき、セルネットワーク２０を介して通信を可能にする ＮＡＩ５２も有する。ＵＡＩ４８、ＵＡＩ５０、及び、ＮＡＩ５２は、セルバス ６０を介して通信セルを交換する。 統合交換ユニット２６は、回線交換通信プロトコルに基づき、通信リンク８３ を介して、ＣＰＥ２８との通信を可能にするＵＡＩ５６及び、パケット交換通信 プロトコルに基づき、セルネットワーク２０を介して、通信を可能にするＮＡＩ ５４を有する。ＵＡＩ５６及びＮＡＩ５４は、セルバス６２を介して、通信セル を交換する。 統合セル交換ユニット２２−２６は、顧客構内装置の通信活動に従い、セルネ ットワーク２０を介して、要求駆動仮想通信リンクをできるようにする。 例えば、統合交換ユニット２２及び２６は、ＰＢＸ３０及びＣＰＥ２８に結合 した装置の間に要求駆動仮想通信リンクを作成する。モデム３６からＣＰＥ２８ への仮想通信リンクを作成するために、ＵＡＩ４４は、通信リンク上の回線交換 通信プロトコルに基づいて、ＰＢＸ３０からデジタルデータを受け取る。通信リ ンク８０上の回線交換通信プロトコルは、モデム３６を含むＰＢＸ３０に結合さ れた装置用のデータチャネルを有する。 ＵＡＩ４４は、モデム３６に対応するデジタルデータを、ＣＰＥ２８の目標と される１つ又は複数のアウトバウンド通信セルに組み立てる。ＵＡＩ４４は、Ｐ ＢＸ３０から受け取ったデジタルデータを、セルネットワーク２０のパケット交 換通信プロトコルに基づいて、アウトバウンド通信セルに組み立てる。ＵＡＩ４ ４は、所定のアウトバウンド通信セルが、ＰＢＸ３０に結合された唯一の装置か らのデジタルデータを持つように、デジタルデータをアウトバウンド通信セルに 組み立てる。 ＵＡＩ４４は、セルバス５８を介して、アウトバウンド通信セルをＮＡＩ４６ へ転送する。ＮＡＩ４６は、セルバス５８を介して、アウトバウンド通信セルを 受け取り、そして、セルネットワーク２０を介して、アウトバウンド通信セルを 転送する。 ＮＡＩ５４は、ＣＰＥ２８を目標とした通信セルを、セルネットワーク２０を 介して、インバウンド通信セルとして受け取る。ＮＡＩ５４は、インバウンド通 信セルを、セルバス６２を介してＵＡＩ５６へ転送する。ＵＡＩ５６は、セルネ ットワーク２０のパケット交換フォーマットからインバウンド通信セルを分解す る。次に、ＵＡＩ５６は、回線交換通信プロトコルに従い、通信リンク８３を介 して、ＣＰＥ２８を目標としたデジタルデータを転送する。 ＣＰＥ２８からモデム３６への仮想通信リンク作成するために、ＵＡＩ５６は 、通信リンク８３を介して、回線交換通信プロトコルに基づき、ＣＰＥ２８から デジタルデータを受け取る。ＵＡＩ５６は、ＣＰＥ２８から受け取ったデジタル データを、セルネットワーク２０のパケット交換通信プロトコルに基づき、モデ ム３６を目標とする１つ又は複数のアウトバウンド通信セルに組み立てる。 ＵＡＩ５６は、セルバス６２を介して、アウトバウンド通信セルをＮＡＩ５４ に転送する。ＮＡＩ５４は、セルバス６２を介してアウトバウンド通信セルを受 け取り、そして、パケット交換通信プロトコルに従って、セルネットワーク２０ を介して、アウトバウンド通信セルを転送する。 ＮＡＩ４６は、セルネットワーク２０を介して、モデム３６を目標とするイン バウンド通信セルを、通信セルとして受け取る。ＮＡＩ４６は、セルバス５８を 介してインバウンド通信セルを転送する。ＵＡＩ４４は、セルバス５８を介して インバウンド通信セルを受け取り、そして、セルネットワーク２０のパケット交 換フォーマットからインバウンド通信セルを分解する。次に、ＵＡＩ４４は、回 線交換通信プロトコルに従い、通信リンク８０を介して、モデム３６を目標とす るデジタルデータをＰＢＸ３０に伝送する。 同様の方法により、統合セル交換ユニット２４及び２６は、ビデオ通信コント ローラ３２とＣＰＥ２８との間、及び、ＬＡＮコントローラ３４とＣＰＥ２８と の間に仮想通信リンクを作成する。同様に、統合セル交換ユニット２２及び２４ は、ビデオ通信コントローラ３２とＰＢＸ３０との間、及び、ＬＡＮコントロー ラ３４とＰＢＸ３０との間に、仮想通信リンクを作成する。 他の１つの実施例において、通信リンク８０−８３は、ＤＳ１通信プロトコル に従ってデジタル情報を転送すための回線交換Ｔ１通信リンクである。ＤＳ１フ レームは、２４ＤＳ０タイムスロットを有する。各ＤＳ０タイムスロットのデー タレートは６４ｋｂｐｓである。 通信リンク８０−８３と結合された通信装置は、低速通信用ＤＳ０−Ａチャネ ルと同様のＤＳ０タイムスロットであっても差し支えない。一般に、ＤＳ０−Ａ チャネルは、２．４ｋｂｐｓ、４．８ｋｂｐｓ、９．６ｋｂｐｓ並びに５６ｋｂ ｐｓのデータ転送レートを可能にする。その代りに、通信リンク８０−８３に結 合された通信ディバイス８３は、更に高速通信用のＮｘＤＳ０チャネルとしてＤ ＳＯタイムスロットをグループ化しても差し支えない。 例えば、モデム３６に対応するデジタルデータは、通信リンク８０を介して転 送されるＤＳ１データストリーム内のＤＳ０−Ａチャネルを占有する。同様に、 モデム３８に対応するデジタルデータは、通信リンク８０上の個別のＤＳ０−Ａ チャネルを占有する。ビデオ通信チャネル７４に対応するデジタルデータは、通 信リンク８１上のＤＳ１データストリーム内のＮｘＤＳ０チャネルを占有する。 図２は、ＵＡＩ５０を示す構成図である。ＵＡＩ５０は、ＵＡＩ４４、ＵＡＩ ４８、及び、ＵＡＩ５６に実質的に類似する。ＵＡＩ５０は、トランシーバ１０ ０、マイクロプロセッサ１０２、送信セルキュー１０４、受信済みセルキュー１ ０６、及び、セルバスインタフェース１０８を有する。 トランシーバ１００は、回線交換通信プロトコルに従い、通信リンク８２を介 してデジタルデータを転送する。マイクロプロセッサ１０２は、セルネットワー ク２０のパケット交換通信プロトコルに基づき、通信リンク８２を介して受信さ れたデジタルデータを１つ又は複数のアウトバウンド通信セルに組み立てる。マ イクロプロセッサ１０２は、アウトバウンド通信セルを送信セルキュー１０４に 転送する。セルバスインタフェース１０８は、送信セルキュー１０４からのアウ トバウンド通信セルにアクセスし、そして、セルバス６０を介して、アウトバウ ンド通信セルを転送する。 セルバスインタフェース１０８は、セルバス６０を介して、ＮＡＩからインバ ウンド通信セルを受け取り、そして、インバウンド通信セルを受信済みセルキュ ー１０６に転送する。マイクロプロセッサ１０２は、受信済みセルキュー１０６ からのインバウンド通信セルにアクセスする。マイクロプロセッサ１０２は、セ ルネットワーク２０のパケット交換通信プロトコルからインバウンド通信セルを 分解する。マイクロプロセッサ１０２は、インバウンド通信セルから抽出された デジタルデータをトランシーバ１００に転送する。トランシーバ１００は、回線 交換通信プロトコルに基づき、通信リンク８２を介してデジタルデータを転送す る。 図３は、パケット交換通信プロトコルに基づきセルネットワーク２０を介して 転送するために、回線交換通信リンクを介して受信済みのデジタルデータを、１ 組のアウトバウンド通信セルに組み立てるための方法を示す。図に示す例におい て、通信リンク８２は、ＤＳ１通信プロトコルに基づき、デジタルデータストリ ームを受信する。この場合、ＤＳ１フレームは、２４のＤＳ０ Ａタイムスロッ トを有する。 トランシーバ１００は、例えばＤＳ１ ＦＲＡＭＥ ０のような一連のＤＳ１ フレームを有する直列データストリームを受信する。このＤＳ１のＦＲＡＭＥ ０は、フレーミングビット１２０、及び、ＤＳ１フレームの２４本チャネルに対 応する１組２４個の８ビットＤＳ０タイムスロットを有する（ＴＩＭＥＳＬＯＴ ０からＴＩＭＥＳＬＯＴ ２３）。 マイクロプロセッサ１０２は、ＴＩＭＥＳＬＯＴ ０からＴＩＭＥＳＬＯＴ ２３までのＤＳ０タイムスロットをトランシーバ１００からサンプルし、そして 、１組２４個のアウトバウンド通信セル１３０−１５３を組み立てる。 アウトバウンド通信セル１３０−１５３は、ＤＳ１フレームの２４本のＤＳ０ −Ａチャネルからタイムスロットサンプルを収容する。各アウトバウンド通信セ ル１３０−１５３は、ヘッダ部分及びペイロード部分を有する。各アウトバウン ド通信セル１３０−１５３のヘッダ部分は、通信セルに関する目標、並びに、ア ドレス情報、及び、エラーチェック情報を識別する。ペイロード部分はタイムス ロットサンプルを有する。 マイクロプロセッサ１０２は、ＴＩＭＥＳＬＯＴ ０サンプルからＴＩＭＥＳ ＬＯＴ ２３サンプルまでを、個別のアウトバウンド通信セルに組み立てる。マ イクロプロセッサ１０２は、ＤＳ１ ＦＲＡＭＥ ０のＤＳ０タイムスロットサ ンプルＴＩＭＥＳＬＯＴ ０を通信セル１３０のペイロード部分に組み立てる。 同様に、マイクロプロセッサ１０２は、ＤＳ０タイムスロットサンプルＴＩＭＥ ＳＬＯＴ １を通信セル１３１のペイロード部分に、また、ＤＳ０タイムスロッ トサンプルＴＩＭＥＳＬＯＴ ２を通信セル１３２のペイロード部分に組み立て る。最後に、マイクロプロセッサ１０２は、ＤＳ０タイムスロットサンプルＴ１ ＭＥＳＬＯＴ ２２を、通信セル１５２のペイロード部分に、また、ＤＳ０タイ ムスロットサンプルＴＩＭＥＳＬＯＴ ２３を通信セル１５３のペイロード部分 に組み立てる。 マイクロプロセッサ１０２は、トランシーバ１００から受信されたその次のＤ Ｓ１フレームに関するＤＳ０タイムスロットサンプルＴＩＭＥＳＬＯＴ ０から ＴＩＭＥＳＬＯＴ ２３までを、同様の方法によって通信セル１３０−１５３に 組み立てる。アウトバウンド通信セル１３０−１５３のペイロード部分が充満す ると、マイクロプロセッサ１０２は、アウトバウンド通信セル１３０−１５３を 送信セルキュー１０４に転送する。 図４は、セルネットワーク２０を介して転送するために、ＤＳ１データストリ ームをアウトバウンド通信セルに組み立てるための方法を示す。図に示す例にお いて、通信リンク８２は、２４のＤＳ０−Ａを有するＤＳ１データストリームを 転送する。ＮＡＩ５２は、１の密度に関する必要条件に適合するためにスタッフ ビットを必要としないネットワーク２０を介してデータを転送する８／８行コー ド化方法を用いる。 図に示すように、ＤＳ１データストリームは、一連のＤＳ１フレーム（ＦＲＡ ＭＥ ０からＦＲＡＭＥ ｎ＋１まで）を含む。一連のＦＲＡＭＥ ０からＦＲ ＡＭＥ ｎ＋１までにおける各ＤＳ１フレームは２４個のＤＳ０タイムスロット を含む。Ｄ ０からＤ ｎ＋１までは、ＤＳ１データストリームＦＲＡＭＥ ０ からＦＲＡＭＥ ｎ＋１までの各ＤＳ１フレームからタイムスロット０（Ｔ０） に対応するＤＳ０タイムスロットのサンプルを識別する。 各ＤＳ０−Ａタイムスロットは、Ｓビット、６データビット、及び、Ｃビット を含む。Ｓビットは、通常１にセットされるスタッフビットである。Ｃビットは 制御ビットである。Ｃビットが１つである場合には、対応するデータビットはユ ーザーデータを含む。Ｃビットが０である場合には、対応するデータビットは、 例えば同期外れインジケータのような制御情報を含む。 マイクロプロセッサ１０２は、トランシーバ１００からのＤＳ１データストリ ームＦＲＡＭＥ ０からＦＲＡＭＥ ｎ＋１までをサンプルする。マイクロプロ セッサ１０２は、ＤＳ０タイムスロットサンプルＤ ０からＤ ｎ＋１を１対の アウトバウンド通信セル１６０−１６１に組み立てる。マイクロプロセッサ１０ ２は、通信セル１６０−１６１の組み立てに際して、ＤＳ０タイムスロットサン プルＤ ０からＤ ｎ＋１までのＳビットを廃棄する。マイクロプロセッサ１０ ２は、ＤＳ０タイムスロットサンプルＤ ０からＤ ｎ＋１までの各々のビット ０−６（即ち、Ｃビット及びデータビット）をアウトバウンド通信セル１６０− １６１へ転送する。 アウトバウンド通信セル１６０は、ＤＳ０タイムスロットサンプルＤ ０から Ｄ ｎ＋１の指示されたビットを運ぶためのヘッダ部分１６２およびペイロード 部分を有する。アウトバウンド通信セル１６０のペイロード部分は、ペイロード バイト１７０−１７８を含む１組のペイロードバイトを含む。同様に、アウトバ ウンド通信セル１６１は、ヘッダ部分１６３及びペイロード部分を有する。アウ トバウンド通信セル１６１のペイロード部分は、ＤＳ０タイムスロットサンプル Ｄ ０からＤ ｎ＋１までの指示されたビットを運ぶために、ペイロードバイト １８０−１８２を含む。 ヘッダ部分１６２及び１６３は、対応する通信セル、並びに、アドレス情報お よびエラーチェック情報に関する目標を識別する。 同様に、ヘッダ部分１６２及び１６３は、対応するアウトバウンド通信セルの ペイロード部分の最初のバイトがビット配列されたＣを含むかどうかを示すアラ インフラグ（Ａ）を含む。アラインフラグ１６５は、ペイロードバイト１７０が ビット配列されたＣビットを含むかどうかを示す。同様に、アラインフラグ１６ ６は、ペイロードバイト１８０がビット配列されたＣビットを含むかどうかを示 す。 マイクロプロセッサ１０２は、ＤＳ０タイムスロットサンプルＤ ０（Ｄ ０ ［６：０］）のビット０−６をペイロードバイト１７０のビット０−６に置く。 この時点において、最後のＤＳ０サンプルからの残余ビットは存在しない。更に 、ペイロードバイト１７０は、アウトバウンド通信セル１６０の第１バイトであ る。マイクロプロセッサ１０２は、ペイロードバイト１７０がビット配列された Ｃビットを含むことを示すためにアラインフラグ１６５をセットする。 マイクロプロセッサ１０２は、ＤＳ０タイムスロットサンプルＤ １（Ｄ １ ［０］）のビット０をペイロードバイト１７０のビット７に置く。ＤＳ０タイム スロットサンプルＤ １（Ｄ １［６：１］）のビット１−６は残余ビットであ る。マイクロプロセッサ１０２は、残余ビットＤ １［６：１］をＤＳ０タイム スロットサンプルＤ ２（Ｄ ２［１：０］）のビット０−１とマージ（合併） する。マイクロプロセッサ１０２は、ＤＳ０タイムスロットサンプルＤ １（Ｄ １［６：１］）のビット１−６をペイロードバイト１７１のビット０−５に置 き、そして、ＤＳ０タイムスロットサンプルＤ ２（Ｄ ２［１：０］）のビッ ト０−１を、ペイロードバイト１７１のビット６−７に置く。過剰ビットＤ ２ （Ｄ ２［６：２］）は、新しい残余ビットになる。マイクロプロセッサ１０２ は、新しい残余ビットＤ ２［６：２］をペイロードバイト１７２のビット０− ４に置く。 マイクロプロセッサ１０２は、最後のＤＳ０サンプルからの残余ビットを次の ＤＳ０サンプルへ合併する前記所定のシーケンスを継続し、そして、新しい残余 ビットとして過剰ビットを使用する。従って、マイクロプロセッサ１０２は、Ｄ Ｓ０タイムスロットサンプルＤ ３（Ｄ ３［２：０］）のビット０−２をペイ ロードバイト１７２のビット５−７に置き、そして、ＤＳ０タイムスロットサン プルＤ ３（Ｄ ３［６：３］）のビット３−６を、ペイロードバイト１７３の ０−３に置く。マイクロプロセッサ１０２は、ＤＳ０タイムスロットサンプルＤ ４（Ｄ ４［３：０］）のビット０−３をペイロードバイト１７３のビット４ −７に置き、そして、ＤＳ０タイムスロットサンプルＤ ４（Ｄ ４［６：４］ ）のビット４−６を、ペイロードバイト１７４の０−２に置く。マイクロプロセ ッサ１０２は、ＤＳ０タイムスロットサンプルＤ ５（Ｄ ５［４：０］）のビ ッ ト０−４をペイロードバイト１７４のビット３−７に置き、そして、ＤＳ０タイ ムスロットサンプルＤ ５（Ｄ ５［６：５］）のビット５−６を、ペイロード バイト１７５の０−１に置く。マイクロプロセッサ１０２は、ＤＳ０タイムスロ ットサンプルＤ ６（Ｄ ６［５：０］）のビット０−５をペイロードバイト１ ７５のビット２−７に置き、そして、ＤＳ０タイムスロットサンプルＤ ６（Ｄ ６［６］）のビット６をペイロードバイト１７６のビット０に置く。 ビットスキューされたシーケンスは、アウトバウンド通信セル１６１へ継続さ れる。マイクロプロセッサ１０２は、最後のＤＳ０サンプル（Ｄ ｎ［６：１］ ）からの残余ビットを、ペイロードバイト１８０の０−５ビットに置く。ペイロ ードバイト１８０が１ビットアラインされたＣビットを含まないので、マイクロ プロセッサ１０２は、フラグ１６６をセットしない。 マイクロプロセッサ１０２は、ＤＳ０タイムスロットサンプルＤ ｎ＋１（Ｄ ｎ＋１［１：０］）のビット０−１を、ペイロードバイト１８０のビット６− ７に置き、そして、ＤＳ０タイムスロットサンプルＤ ｎ＋１（Ｄ ｎ＋１［６ ：２］）のビット２−６をペイロードバイト１８１の０−４ビットに置く。 図５は、セルネットワーク２０を介して転送するために、ＤＳ１データストリ ームをアウトバウンド通信セルに組み立てるための方法を示す。この場合、ＤＳ １データストリームは、５６ｋｂｐｓにおいてランするＤＳ０−Ａタイムスロッ トを含む。ＮＡＩ５２は、ネットワーク２０の通信リンク用としての１の密度に 関する必要条件に適合するためにスタッフビットを必要とするネットワーク２０ を介してデータを転送するために、７／８行コーディング法を用いる。 図に示すように、ＤＳ１データストリームは、一連のＤＳ１フレーム（ＦＲＡ ＭＥ ０からＦＲＡＭＥ ｎ＋１まで）を含む。一連のＦＲＡＭＥ ０からＦＲ ＡＭＥ ｎ＋１までの各ＤＳ１フレームは、２４個の５６ｋｂｐｓ ＤＳ０−Ａ タイムスロットを含む。Ｄ ０からＤ ｎ＋１までは、ＤＳ１データストリーム ＦＲＡＭＥ ０からＦＲＡＭＥ ｎ＋１までの各ＤＳ１フレームから、５６ｋｂ ｐｓ ＤＳ０−Ａタイムスロット０（Ｔ０）に対応するタイムスロットサンプル を識別する。各５６ｋｂｐｓ ＤＳ０−Ａタイムスロットは、７つのデータビッ ト及び１つのＣビットを含む。 マイクロプロセッサ１０２は、トランシーバ１００からのＤＳ１データストリ ームＦＲＡＭＥ ０からＦＲＡＭＥ ｎ＋１までをサンプルする。マイクロプロ セッサ１０２は、ＤＳ０−ＡタイムスロットサンプルＤ ０からＤ ｎ＋１まで を、１対のアウトバウンド通信セル２６０−２６１に組み立てる。マイクロプロ セッサ１０２は、Ｄ ０からＤ ｎ＋１までの各々のＤＳ０−Ａタイムスロット サンプルのＣビット及びデータビットを、アウトバウンド通信セル２６０−２６ １に転送する。Ｃビットはビット０であり、そして、データビットは、Ｄ ０か らＤ ｎ＋１までの各々のＤＳ０−Ａタイムスロットのビット１−７である。 アウトバウンド通信セル２６０は、ヘッダ部分２６２、及び、Ｄ ０からＤ ｎ＋１までのＤＳ０−Ａタイムスロットの指示されたビットを運ぶためのペイロ ード部分を有する。アウトバウンド通信セル２６０のペイロード部分は、ペイロ ードバイト２７０−２７８を含む１組のペイロードバイトを含む。同様に、通信 セル２６１は、ヘッダ部分２６３及びペイロード部分を有する。アウトバウンド 通信セル２６１のペイロード部分は、Ｄ ０からＤ ｎ＋１までのＤＳ０−Ａタ イムスロットサンプルの指示されたビットを運ぶためのペイロードバイト２８０ −２８２を含む。 ヘッダ部分２６２及び２６３は、対応するアウトバウンド通信セル、並びに、 アドレス情報およびエラーチェック情報に関する目標を識別する。ヘッダ部分２ ６２及び２６３は、対応するアウトバウンド通信セルのペイロード部分の最初の バイトがビットアラインされたＣビットを含むかどうかを示すアラインフラグ（ Ａ）をも有する。アラインフラグ２６５は、ペイロードバイト２７０がビットア ラインされたＣビットを含むかどうかを示す。同様に、アラインフラグ２６６は 、ペイロードバイト２８０がビットアラインされたＣビットを含むかどうかを示 す。 マイクロプロセッサ１０２は、セルネットワーク２０の１の密度に関する必要 条件に適合するために、スタッフビット（０）を、アウトバウンド通信セル２６ ０−２６１の全てのペイロードバイトのビット０に置く。マイクロプロセッサ１ ０２は、最後のＤＳ０サンプルからの残余ビットその次のＤＳ０サンプルへ合併 する前記所定のシーケンスを遂行し、そして、新しい残余ビットとして過剰ビッ トを用いる。従って、マイクロプロセッサ１０２は、ＤＳ０−Ａタイムスロット サンプルＤ ０（Ｄ ０［６：０］）のビット０−６をペイロードバイト２７０ のビット１−７に置く。ペイロードバイト２７０は、アウトバウンド通信セル２ ６０の最初のバイトであり、そして、最後のＤＳ０サンプルからの残余ビットは 存在しないので、マイクロプロセッサ１０２は、ペイロードバイト２７０が１つ のビットアラインされたＣビットを含むことを示すために、アラインフラグ２６ ５をセットする。 マイクロプロセッサ１０２は、ＤＳ０−ＡタイムスロットサンプルＤ ０（Ｄ ０［７］）のビット７をペイロードバイト２７１のビット１に置き、そして、 ＤＳ０−ＡタイムスロットサンプルＤ １（Ｄ １［５：０］）のビット０−５ をペイロードバイト２７１のビット２−７に置く。マイクロプロセッサ１０２は 、ＤＳ０−ＡタイムスロットサンプルＤ １（Ｄ １［７：６］）のビット６− ７をペイロードバイト２７２のビット１−２に置き、そして、ＤＳ０−Ａタイム スロットサンプルＤ ２（Ｄ ２［４：０］）のビット０−４を、ペイロードバ イト２７２のビット３−７に置く。 マイクロプロセッサ１０２は、ＤＳ０−ＡタイムスロットサンプルＤ ２（Ｄ ２［７：５］）のビット５−７をペイロードバイト２７３のビット１−３に置 き、そして、ＤＳ０−ＡタイムスロットサンプルＤ ３（Ｄ ３［３：０］）の ビット０−３をペイロードバイト２７３のビット４−７に置く。マイクロプロセ ッサ１０２は、ＤＳ０−ＡタイムスロットサンプルＤ ３（Ｄ ３［７：４］） のビット４−７をペイロードバイト２７４のビット１−４に置き、そして、ＤＳ ０−ＡタイムスロットサンプルＤ ４（Ｄ ４［２：０］）のビット０−２をペ イロードバイト２７４のビット５−７に置く。マイクロプロセッサ１０２は、Ｄ Ｓ０−ＡタイムスロットサンプルＤ ４（Ｄ ５［７：３］）のビット３−７を ペイロードバイト２７５のビット１−５に置き、そして、ＤＳ０−Ａタイムスロ ットサンプルＤ ５（Ｄ ５［１：０］）のビット０−１をペイロードバイト２ ７５のビット６−７に置く。マイクロプロセッサ１０２は、ＤＳ０−Ａタイムス ロットサンプルＤ ５（Ｄ ５［７：２］）のビット２−７をペイロードバイト ２７６のビット１−６に置き、そして、ＤＳ０−ＡタイムスロットサンプルＤ ６（Ｄ ６［０］）のビット０をペイロードバイト２７６のビット７に置く。 ビットスキューされたシーケンスは、アウトバウンド通信セル２６１内に継続 する。マイクロプロセッサ１０２は、最後のＤＳ０−Ａサンプル（Ｄ ｎ［７： ５］）からの残余ビットをペイロードバイト２８０のビット１−３に置く。ペイ ロードバイト２８０がビットアラインされたＣビットを含まないので、マイクロ プロセッサ１０２は、アラインフラグ２６６をセットしない。 マイクロプロセッサ１０２は、ＤＳ０−ＡタイムスロットサンプルＤ ｎ＋１ （Ｄ ｎ＋１［３：０］）のビット０−３を、ペイロードバイト２８０のビット ４−７に置き、そして、ＤＳ０−ＡタイムスロットサンプルＤ ｎ＋１（Ｄ ｎ ＋１［７：４］）のビット４−７をペイロードバイト２８１のビット１−５に置 く。 図６は、セルネットワーク２０を介して転送するために、ＮｘＤＳ０データを 含むＤＳ１データストリームをアウトバウンド通信セルに組み立てるための方法 を示す。この例の場合、ＮｘＤＳ０データは、３つのＮｘ５６ｋタイムスロット を含む。ＮＡＩ５２は、１の密度に関する必要条件に適合するためにスタッフビ ットを必要としないネットワーク２０を介してデータを転送するために、８／８ 行コーディング法を用いる。 図に示すように、ＤＳ１データストリームは、一連のＤＳ１フレーム（ＦＲＡ ＭＥ ０からＦＲＡＭＥ ｎ＋１まで）を含む。ＦＲＡＭＥ ０からＦＲＡＭＥ ｎ＋１までのＤＳ１データストリームの各ＤＳ１フレームは２４個のタイムス ロット有する。この場合、３個のタイムスロットは３ｘ５６ｋｂｐｓの接続を形 成する。この例の場合、Ｎｘ５６ｋｂｐｓタイムスロットは、ＦＲＡＭＥ ０か らＦＲＡＭＥ ｎ＋１までのＤＳ１データストリームにおける各ＤＳ１フレーム のタイムスロット０、１及び３を含む。 Ａ ０からＡ ｎ＋１までは、ＦＲＡＭＥ ０からＦＲＡＭＥ ｎ＋１までの ＤＳ１データストリームにおける各ＤＳ１フレームから、５６ｋｂｐｓタイムス ロット０（Ｔ０）に対応するタイムスロットサンプルを識別する。Ｂ ０からＢ ｎ＋１までは、ＦＲＡＭＥ ０からＦＲＡＭＥ ｎ＋１までのＤＳ１データス トリームにおける各ＤＳ１フレームから、５６ｋｂｐｓタイムスロット１（Ｔ１ ） に対応するタイムスロットサンプルを識別する。Ｃ ０からＣ ｎ＋１までは、 ＦＲＡＭＥ ０ＦＲＡＭＥ ｎ＋１までのＤＳ１データストリームにおける各Ｄ Ｓ１フレームから、５６ｋｂｐｓタイムスロット３（Ｔ３）に対応するタイムス ロットサンプルを識別する。 ５６ｋｂｐｓタイムスロットＴ０、Ｔ１、及び、Ｔ３に対応する各データバイ トは、７つのデータビット、及び、１つのＳビットを含む。Ｓビットは、通常１ にセットされるスタッフビットである。マイクロプロセッサ１０２は、トランシ ーバ１００からのＤＳ１データストリームＦＲＡＭＥ ０からＦＲＡＭＥ ｎ＋ １までをサンプルする。 マイクロプロセッサ１０２は、ＤＳ０タイムスロットサンプルＡ ０、Ｂ ０ 、及び、Ｃ ０からＡ ｎ＋１、Ｂ ｎ＋１、及び、Ｃ ｎ＋１までを１対のア ウトバウンド通信セル３６０−３６１に組み立てる。 通信セル３６０−３６１を組み立てる場合、マイクロプロセッサ１０２は、Ｄ Ｓ０タイムスロットサンプルＡ ０、Ｂ ０、及び、Ｃ ０からＡ ｎ＋１、Ｂ ｎ＋１、及び、Ｃ ｎ＋１までのＳビットを廃棄する。マイクロプロセッサ１ ０２は、Ａ ０、Ｂ ０、及び、Ｃ ０からＡ ｎ＋１、Ｂ ｎ＋１、及び、Ｃ ｎ＋１までの各ＤＳ０タイムスロットサンプルをアウトバウンド通信セル３６ ０−３６１内に転送する。この例において、７つのデータビットは、Ａ ０、Ｂ ０、及び、Ｃ ０からＡ ｎ＋１、Ｂ ｎ＋１、及び、Ｃ ｎ＋１までの各Ｄ Ｓ０タイムスロットサンプルのビット０−６を含む。 アウトバウンド通信セル３６０は、ヘッダ部分３６２、及び、Ａ ０、Ｂ ０ 、及び、Ｃ ０からＡ ｎ＋１、Ｂ ｎ＋１、及び、Ｃ ｎ＋１までのＤＳ０タ イムスロットサンプルの指示されたビットを運ぶためのペイロード部分を有する 。アウトバウンド通信セル３６０のペイロード部分は、ペイロードバイト３７０ −３７８を含む１組のペイロードバイトを有する。同様に、アウトバウンド通信 セル３６１は、ヘッダ部分３６３及びペイロード部分を有する。アウトバウンド 通信セル３６１のペイロード部分は、Ａ ０、Ｂ ０、及び、Ｃ ０からＡ ｎ ＋１、Ｂ ｎ＋１、及び、Ｃ ｎ＋１までのＤＳ０タイムスロットサンプルの指 示されたビットを運ぶためのペイロードバイト３８０−３８２を含む。 ヘッダ部分３６２及び３６３は、対応する通信セル、並びに、アドレス情報お よびエラーチェック情報に関する目標を識別する。 同様に、ヘッダ部分３６２及び３６３は、対応するアウトバウンド通信セルの ペイロード部分の最初のバイトが、ＮｘＤＳ０チャネルの最初のＤＳ０タイムス ロットに対応するアラインされたサンプルを含むかどうかを示すアラインフラグ （Ａ）を含む。アラインフラグ３６５は、ペイロードバイト３７０が、第１のＤ ＳＯタイムスロットに対応するアラインされたサンプルを含むかどうかを示す。 同様に、アラインフラグ３６６は、ペイロードバイト３８０が、第１のＤＳ０タ イムスロットに対応するアラインされたサンプルを含むかどうかを示す。 マイクロプロセッサ１０２は、最後のＤＳ０サンプルからの残余ビットをその 次のＤＳ０サンプルに合併するための前記所定のシーケンスを遂行し、そして、 過剰ビットを新しい残余ビットとしての用いる。従って、マイクロプロセッサ１ ０２は、ＤＳ０タイムスロットサンプルＡ ０（Ａ ０［６：０］）のビット０ ６をペイロードバイト３７０のビット０−６に置く。 マイクロプロセッサ１０２は、ペイロードバイト３７０が第１のＤＳ０タイム スロットに対応するアラインされたサンプルを含むことを示すために、アライン フラグ３６５をセットする。ＤＳ０タイムスロットサンプルＡ ０がＮｘ５６ｋ チャネル用の第１のＤＳ０タイムスロットに対応し、そして、最後のＤＳ１フレ ームからの残余ビットは存在しないので、マイクロプロセッサ１０２はアライン フラグ３６５をセットする。 マイクロプロセッサ１０２は、ＤＳ０タイムスロットサンプルＢ ０（Ｂ ０ ［０］）のビット０をペイロードバイト３７０のビット７に置き、そして、ＤＳ ０タイムスロットサンプルＢ ０（Ｂ ０［６：１］）のビット１−６をペイロ ードバイト３７１のビット０−５に置く。マイクロプロセッサ１０２は、ＤＳ０ タイムスロットサンプルＣ ０（Ｃ ０［１：０］）のビット０−１をペイロー ドバイト３７１のビット６−７に置き、そして、ＤＳ０タイムスロットサンプル Ｃ ０（Ｃ ０［６：２］）のビット２−６をペイロードバイト３７２のビット ０−４に置く。 マイクロプロセッサ１０２は、ＤＳ０タイムスロットサンプルＡ １（Ａ １ ［２：０］）のビット０−２をペイロードバイト３７２のビット５−７に置き、 そして、ＤＳ０タイムスロットサンプルＡ １（Ａ １［６：３］）のビット３ −６をペイロードバイト３７３のビット０−３に置く。マイクロプロセッサ１０ ２は、ＤＳ０タイムスロットサンプルＢ １（Ｂ １［３：０］）のビット０− ３を、ペイロードバイト３７３のビット４−７に置き、そして、ＤＳ０タイムス ロットサンプルＢ １（Ｂ １［６：４］）のビット４−６をペイロードバイト ３７４のビット０−２に置く。マイクロプロセッサ１０２は、ＤＳ０タイムスロ ットサンプルＣ １（Ｃ １［４：０］）のビット０−４をペイロードバイト３ ７４のビット３−７に置き、そして、ＤＳ０タイムスロットサンプルＣ １（Ｃ １［６：５］）のビット５−６をペイロードバイト３７５のビット０−１に置 く。マイクロプロセッサ１０２は、ＤＳ０タイムスロットサンプルＡ ２（Ａ ２［５：０］）のビット０−５をペイロードバイト３７５のビット２−７に置き 、そして、ＤＳ０タイムスロットサンプルＡ ２（Ａ ２［６］）のビット６を ペイロードバイト３７６のビット０に置く。マイクロプロセッサ１０２は、ＤＳ ０タイムスロットサンプルＢ ２（Ａ ２［６：０］）のビット０−６をペイロ ードバイト３７６のビット１−７に置き、そして、ＤＳ０タイムスロットサンプ ルＣ ２（Ｃ ２［６：０］）のビット０−６をペイロードバイト３７７のビッ ト０−６に置く。 バイトスキューされたシーケンスは、アウトバウンド通信セル３６１内に継続 する。マイクロプロセッサ１０２は、最後のＤＳ０サンプル（Ａ ｎ［６：５］ ）からの残余ビットをペイロードバイト３８０のビット０−１に置く。ペイロー ドバイト３８０がＮｘＤＳ０チャネルのアラインされた第１のＤＳ０タイムスロ ットサンプルを含まないので、マイクロプロセッサ１０２はアラインフラグ３６ ６をセットしない。 マイクロプロセッサ１０２は、ＤＳ０タイムスロットサンプルＢ ｎ（Ｂ ｎ ［５：０］）のビット０−５をペイロードバイト３８０のビット２−７に置き、 そして、ＤＳ０タイムスロットサンプルＢ ｎ（Ｂ ｎ［６］）のビット６をペ イロードバイト３８１のビット０に置く。マイクロプロセッサ１０２は、ＤＳ０ タイムスロットサンプルＣ ｎ（Ｃ ｎ［６：０］）のビット０−６をペイロー ドバイト３８１のビット１−７に置き、そして、ＤＳ０タイムスロットサンプル Ａ ｎ＋１（Ａ ｎ＋１［６：０］）のビット０−６をペイロードバイト３８２ のビット０−６に置く。 図７は、セルネットワーク２０を介して転送するために、アウトバウンド通信 セルのアラインフラグをセットするための方法を示すフローチャートである。こ の場合、アウトバウンド通信セルは、ＤＳ０−Ａタイムスロットを含むＤＳ１デ ータストリームから組み立てられる。説明を容易にするために、ＵＡＩ５０は、 通信リンク８２を介してＤＳ１データストリームを受け取るものとする。 ブロック４００において、マイクロプロセッサ１０２は、トランシーバ１００ からのＤＳ１データストリームのＤＳ０サンプルを獲得する。決定ブロック４１ ０において、マイクロプロセッサ１０２は、ＤＳ０サンプルのタイムスロットに 対応するトランシーバ１００から得らた最後のＤＳ０サンプルからの残余ビット が存在するかどうかを決定する。 決定ブロック４１０における最後のＤＳ０サンプルからの残余ビットが存在す る場合には、制御はブロック４２０に進行する。ブロック４２０において、マイ クロプロセッサ１０２は、ＤＳ０サンプルをＤＳ０サンプルのタイムスロットに 対応する最後のＤＳ０サンプルからの残余ビットと合併する。次に、制御はブロ ック４５０まで進行する。ブロック４５０において、新しい残余ビットが記憶さ れる。新しい残余ビットは、ＤＳ０サンプルと先行残余ビットとの合併に起因す る合計ビットから得られるセルペイロードユニットの剰余ビットである。その後 、ブロック４６０において、合併されたデータのペイロードユニットは、アウト バウンド通信セルのペイロードエントリーに記憶される。 決定ブロック４１０において、最後のＤＳ０サンプルからの残余ビットが存在 しない場合には、制御は決定ブロック４３０に進行する。決定ブロック４３０に おいて、マイクロプロセッサ１０２は、新しいアウトバウンド通信セルの第１の ペイロードエントリーが組み立てられつつあるかどうかを決定する。決定ブロッ ク４３０において、新しいアウトバウンド通信セルの第１のペイロードエントリ ーが組み立てられていない場合には、制御はブロック４５０に進行する。 決定ブロック４３０において、新しいアウトバウンド通信セルの第１のペイロ ードエントリーが組み立てられつつある場合には、制御はブロック４４０に進行 する。ブロック４４０において、マイクロプロセッサ１０２は、アウトバウンド 通信セルのヘッダ内のアラインフラグをセットする。次に、制御はブロック４５ ０に進行する。 図８は、アラインメントを再構成するために、インバウンド通信セルを分解す るための方法を示すフローチャートである。この場合、インバウンド通信セルは 、ＤＳ０−Ａタイムスロットから組み立てられる。説明を容易にするために、Ｕ ＡＩ５０は、セルバス６０を介して、インバウンド通信セルを受け取るものとす る。 ブロック５００において、マイクロプロセッサ１０２は、受信済みセルキュー １０６から最近到着したインバウンド通信セルにアクセスする。ブロック５１０ において、マイクロプロセッサ１０２は、インバウンド通信セルからの第１のペ イロードサンプルを分解する。次に、制御は決定ブロック５２０に進行し、ここ において、マイクロプロセッサ１０２は、インバウンド通信セルのヘッダにおけ るアラインフラグをチェックする。 決定ブロック５２０において、インバウンド通信セルのヘッダにおけるアライ ンフラグがセットされている場合には、制御はブロック５４０に進行する。ブロ ック５４０において、マイクロプロセッサ１０２は、先行インバウンド通信セル からのあらゆる残余ビットを廃棄する。同様に、ブロック５４０において、マイ クロプロセッサ１０２は、タイムスロットサンプルをアセンブルし、そして、剰 余ビットを残余ビットとして記憶する。次に、制御はブロック５５０に進行し、 マイクロプロセッサ１０２は、タイムスロットサンプルを通信リンク８２への出 力ＤＳ０タイムスロットのためにトランシーバ１００に転送する。 決定ブロック５２０において、インバウンド通信セルのヘッダにおけるアライ ンフラグがセットされていない場合には、制御はブロック５３０へ進行する。ブ ロック５３０において、マイクロプロセッサ１０２は、第１のペイロードサンプ ルを、以前のインバウンド通信セルの最後のサンプルからのあらゆる残余ビット と合併する。同様に、ブロック５４０において、マイクロプロセッサ１０２は、 剰余ビットを残余ビットとして記憶する。次に、出ＤＳ０タイムスロットのペイ ロードサンプルを通信リンク８２へ転送するために、制御はブロック５５０に進 行する。 図９は、セルネットワーク２０を介して転送するために、アウトバウンド通信 セルのアラインフラグをセットするための方法を示すフローチャートである。こ の場合、アウトバウンド通信セルは、ＮｘＤＳ０タイムスロットを含むＤＳ１デ ータストリームから組み立てられる。説明を容易にするために、ＵＡＩ５０は、 通信リンク８２を介してＤＳＩデータストリームを受け取るものとする。 ブロック６００において、マイクロプロセッサ１０２は、新しいＤＳＩフレー ムのサンプリングを開始し、そして、トランシーバ１００からのＮｘＤＳ０タイ ムスロットの第１のＤＳ０タイムスロットに対応するＤＳ０サンプルを入手する 。決定ブロック６４１０において、マイクロプロセッサ１０２は、最後のＤＳ１ フレームのセットされたＮｘＤＳ０からの残余ビットが存在するかどうかを決定 する。 決定ブロック６１０で残余ビットが存在する場合には、制御はブロック６２０ に進行する。ブロック６２０において、マイクロプロセッサ１０２は、ＤＳ０サ ンプルを最後のＤＳ１フレームからの残余ビットと合併する。制御はブロック６ ５０に進行する。ブロック６５０において、新しい残余ビットが記憶される。新 しい残余ビットは、ＤＳ０サンプルの先行残余ビットとの合併に起因する合計ビ ットから成るセルペイロードユニットの剰余ビットである。次に、ブロック６６ ０において、合併されたデータは、アウトバウンド通信セルのペイロードエント リーに記憶される。 残余ビットが決定ブロック６１０に存在しない場合には、制御は決定ブロック ６３０に進行する。決定ブロック６３０において、マイクロプロセッサ１０２は 、新しいアウトバウンド通信セルの第１ペイロードエントリーが組み立てられつ つあるかどうかを決定する。新しいアウトバウンド通信セルの第１のペイロード エントリーが決定ブロック６３０において組み立てられてない場合には、制御は ブロック６５０に進行する。 新しいアウトバウンド通信セルの第１のペイロードエントリーが決定ブロック ６３０において組み立てられつつある場合には、制御はブロック６４０に進行す る。ブロック６４０において、マイクロプロセッサ１０２は、アウトバウンド通 信セルのヘッダにおけるアラインフラグをセットする。制御はブロック６５０に 進行する。 図１０は、アラインメントを再構成するために、インバウンド通信セルを分解 するための方法を示すフローチャートである。この場合、インバウンド通信セル は、ＮｘＤＳＤタイムスロットから組み立てられる。説明を容易にするために、 ＵＡＩ５０は、セルバス６０を介してインバウンド通信セルを受け取るものとす る。 ブロック７００において、マイクロプロセッサ１０２は、受信済みセルキュー １０６からインバウンド通信セルにアクセスする。ブロック７１０において、マ イクロプロセッサ１０２は、インバウンド通信セルからの第１のペイロードサン プルを分解する。次に、制御は決定ブロック７２０に進行し、ここにおいて、マ イクロプロセッサ１０２は、インバウンド通信セルのヘッダにおけるアラインフ ラグをチェックする。 決定ブロック７２０において、インバウンド通信セルのヘッダにおけるアライ ンフラグがセットされていない場合には、制御はブロック７３０に進行する。ブ ロック７３０において、マイクロプロセッサ１０２は、第１のペイロードサンプ ルを、以前のインバウンド通信セルの最後のサンプルからのあらゆる残余ビット と合併する。次に、ブロック７７０において、新しい残余ビットが記憶される。 新しい残余ビットは、ペイロードサンプルと先行残余ビットとの合併に起因する 合計ビットから成るセルペイロードユニットの剰余ビットである。次に、通信リ ンク８２への出力ＤＳ０タイムスロットに合併済みデータを転送するために、制 御はブロック７５０に進行する。 決定ブロック７２０において、インバウンド通信セルのヘッダにおけるアライ ンフラグがセットされる場合には、制御は、決定ブロック７６０に進行する。決 定ブロック７６０において、新しいＤＳ１フレームが開始されつつある場合には 、制御はブロック７７０に進行する。決定ブロック７６０において、新しいＤＳ １フレームが開始されていない場合には、制御はブロック７４０に進行する。 ブロック７４０において、マイクロプロセッサ１０２は、以前のインバウンド 通信セルからのあらゆる残余ビットを廃棄する。同様に、ブロック７４０におい て、マイクロプロセッサ１０２は、トランシーバ１００に、現行ＤＳ１フレーム 内に残されているＤＳ０タイムスロットに対してアイドル状態を生成させる。こ のように、第１のサンプルは、その次のＤＳ１フレームのセットされたＮｘＤＳ ０の第１のタイムスロットに置かれる。次に制御はブロック７７０に進行する。 セットされたアラインフラグを有する通信セルは、アラインメントデータセル と称して差し支えない。アラインメントデータセルの発生間隔時間は、通信ネッ トワークの構成に応じて変化する。一実施例においては、アラインメントデータ セルの発生間隔時間は、次式により数学的に予測可能である。 Ｔ＝ Ｌ／ｓ ここに、 Ｔ＝セル数で表したアラインメントデータセル。 Ｌ＝ビットで表したＤＳ０ペイロードとセルデータペイロードとの最小公倍数 。 ｓ＝ビットで表したセルデータペイロード。 例えば、ＤＳ０ペイロードは、サブレートＤＳ０−Ａの場合には７ビットであ り、そして、５６ｋｂｐｓ ＤＳ０−Ａの場合には８ビットである。ＮｘＤＳ０ アプリケーションに関して、ＤＳ０ペイロードは、あらゆる１の密度ビットを除 外した場合のＮタイムスロットにおけるビットの合計と同等である。セルデータ ペイロードは、７／８コーディングにおけるあらゆる密度ビットを除外した場合 において、ビットで表した、１つのセルのデータ容量である。一実施例に関する 最悪条件分析において、Ｌは、ビットで表した、ＤＳ０ペイロードとセルデータ ペイロードとの積に等しい。従って、アラインメントデータセルの発生間隔時間 の最悪条件は、データレート、及び、セル数で測定した場合のセルペイロードと は無関係である。絶対時間で表した、アラインメントデータセルの発生間隔時間 は、ユーザのデータレートによって変化する。 以上の明細書において、本発明は、本発明に関する特定の模範的実施例を参照 して開示された。しかし、添付特許請求の範囲に記載された本発明の広範な精神 および有効範囲から逸脱することなしに種々の修正および変更が可能であること は明白である。従って、明細書および図面は制限的意味をもつものでなく、一例 を示すものであるとみなされるべきである。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ， ＣＡ，ＣＨ，ＣＺ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＧＢ，Ｈ Ｕ，ＪＰ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＵ，ＭＧ，ＭＮ ，ＭＷ，ＮＬ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ， ＳＤ，ＳＥ，ＳＫ，ＵＡ，ＶＮ

Claims (1)

1. 【特許請求の範囲】 １． セルネットワークを横断するデジタル通信データストリームをアラインす るための方法において、 第１の回線交換通信リンク上のデジタル通信データストリームをサンプルする ことにより複数のサンプルを生成する過程と、 サンプルを少なくとも１つの通信セルに組み立て、通信セルがアラインされた サンプルを含む場合に通信セルのアラインフラグをセットする過程と、 パケット交換通信プロトコルに基づき、セルネットワークを介して、通信セル を転送する過程と、 セルネットワークを介して通信セルをサンプルし、通信セルを分解する過程と 、 アラインフラグがセットされている場合には、第２の回線交換通信リンク上に サンプルをアラインし、第２の回線交換通信リンクを介してサンプルを転送する 過程と、 を有することを特徴とする方法。 ２． デジタル通信データストリームが複数のタイムスロットチャネルを有し、 各タイムスロットチャネルが複数のデータビットを有することを特徴とする請求 項１記載の方法。 ３． 複数のサンプルを生成する過程がタイムスロットチャネルのデータビット をサンプリングする過程を有することを特徴とする請求項２記載の方法。 ４． サンプルを少なくとも１つの通信セルに組み立てる過程がデータビットを 通信セルのペイロード部分に転送する過程を有することを特徴とする請求項３記 載の方法。 ５． 通信セルが、アラインフラグを有するヘッダ部分、及び、複数のペイロー ドデータエントリーを有することを特徴とする請求項４記載の方法。 ６． ペイロードデータエントリーの第１のペイロードデータエントリーが１つ のビットアラインされたサンプルを有する場合には、通信セルにおいてアライン フラグをセットする過程がヘッダ部分においてアラインフラグをセットする過程 を有することを特徴とする請求項５記載の方法。 ７． データビットを通信セルに転送する過程が、現行サンプルのデータビット が、以前のサンプルのデータビットからの少なくとも１つの残余ビットと合併さ れるように、データビットをペイロードデータエントリーに転送する過程を有す ることを特徴とする請求項４記載の方法。 ８． 通信セルを分解する過程が、現行サンプルが、以前のサンプルの残余ビッ トと合併されるように、ペイロードエントリーからのサンプルにアクセスする過 程を有することを特徴とする請求項７記載の方法。 ９． ヘッダ部分におけるアラインフラグがセットされている場合には、第２の 回線交換通信リンク上にサンプルをアラインする過程で以前のサンプルの残余ビ ットを廃棄する過程を有することを特徴とする請求項８記載の方法。 １０． 第２の回線交換通信リンクを介してサンプルを転送する過程が、第２の 回線交換通信リンクを介して、サンプルのデータビットを複数のタイムスロット チャネルに転送する過程を有することを特徴とする請求項９記載の方法。 １１． デジタル通信データストリームが少なくとも１つのＤＳ１フレームを有 することを特徴とする請求項１記載の方法。 １２． デジタル通信データストリームが、複数のＤＳ０−Ａタイムスロットを 有し、各ＤＳ０−Ａタイムスロットが複数のデータビット及び１つのＣビットを 有することを特徴とする請求項１１記載の方法。 １３． 複数のサンプルを生成する過程が、ＤＳ０−Ａタイムスロットのデータ ビット及びＣビットをサンプリングすることにより複数のタイムスロットサンプ ルを生成する過程を有することを特徴とする請求項１２記載の方法。 １４． 少なくとも１つの通信セルにサンプルを組み立てる過程が、タイムスロ ットサンプルのデータビット及びＣビットを通信セルのペイロード部分に転送す る過程を有することを特徴とする請求項１３記載の方法。 １５． 通信セルが、アラインフラグを有するヘッダ部分、及び、複数のペイロ ードデータエントリーを有することを特徴とする請求項１４記載の方法。 １６． ペイロードデータエントリーの第１のペイロードデータエントリーが１ つのビットアラインされたＣビットを有する場合に、通信セルにおけるアライン フラグをセットする過程が、ヘッダ部分におけるアラインフラグをセットする過 程を有することを特徴とする請求項１５記載の方法。 １７． タイムスロットサンプルのデータビット及びＣビットを通信セルに転送 する過程が、現行タイムスロットのデータビット及びＣビットが以前のタイムス ロットサンプルのデータビット及びＣビットからの少なくとも１つの残余ビット と合併されるようにタイムスロットサンプルのデータビット及びＣビットをペイ ロードデータエントリーに転送する過程を有することを特徴とする請求項１６記 載の方法。 １８． 通信セルを分解する過程が、現行タイムスロットサンプルが以前のタイ ムスロットサンプルの残余ビットと合併されるようにペイロードエントリーから のタイムスロットサンプルにアクセスする過程を有することを特徴とする請求項 １７記載の方法。 １９． 第２の回線通信リンク上にサンプルをアラインする過程が、ヘッダ部分 におけるアラインフラグがセットされている場合に以前のタイムスロットサンプ ルの残余ビットを廃棄する過程を有することを特徴とする請求項１８記載の方法 。 ２０． 第２の回線交換通信リンクを介してサンプルを転送する過程が、タイム スロットサンプルのデータビット及びＣビットを、第２の回線交換通信リンクを 介して複数のＤＳ０−Ａタイムスロットを転送する過程を有することを特徴とす る請求項１９記載の方法。 ２１． デジタル通信データストリームが複数のＮｘＤＳ０タイムスロットを有 し、各ＮｘＤＳ０タイムスロットが複数のデータビットを有することを特徴とす る請求項１１記載の方法。 ２２． 複数のサンプルを生成する過程が、ＮｘＤＳ０タイムスロットのデータ ビットをサンプリングすることにより複数のタイムスロットサンプルを生成する 過程を有することを特徴とする請求項２１記載の方法。 ２３． サンプルを少なくとも１つの通信セルに組み立てる過程が、タイムスロ ットサンプルのデータビットを通信セルのペイロード部分に転送する過程を有す ることを特徴とする請求項２２記載の方法。 ２４． 通信セルがアラインフラグを有するヘッダ部分および複数のペイロード データエントリーを有することを特徴とする請求項２３記載の方法。 ２５． ペイロードデータエントリーの第１のペイロードデータエントリーがＮ ｘＤＳ０タイムスロットの１つのバイトアラインされた第１のＤＳ０タイムスロ ットを有する場合に、通信セルにおいてアラインフラグをセットする過程が、ヘ ッダ部分においてアラインフラグをセットする過程を有することを特徴とする請 求項２４記載の方法。 ２６． タイムスロットサンプルのデータビットを通信セルに転送する過程が、 現行タイムスロットサンプルのデータビットが以前のタイムスロットサンプルの データビットからの残余ビットと合併されるようにタイムスロットサンプルのデ ータビットをペイロードデータエントリーに転送する過程を有することを特徴と する請求項２５記載の方法。 ２７． 通信セルをディアセンブル過程が、現行タイムスロットサンプルが以前 のタイムスロットサンプルの残余ビットと合併されるようにペイロードエントリ ーからのタイムスロットサンプルにアクセスする過程を有することを特徴とする 請求項２６記載の方法。 ２８． 第２の回線交換通信リンク上にサンプルをアラインする過程が、ヘッダ 部分においてアラインフラグがセットされている場合に以前のタイムスロットサ ンプルの残余ビットを廃棄する過程を有することを特徴とする請求項２７記載の 方法。 ２９． 更に第２の回線交換通信リンク上にサンプルをアラインする過程が、第 ２の回線交換通信リンクを介して少なくとも１つのアイドルＤＳ０タイムスロッ トを生成する過程を有することを特徴とする請求項２８記載の方法。 ３０． 第２の回線交換通信リンクを介してサンプルを転送する過程が、第２の 回線交換通信リンクを介して、タイムスロットサンプルのデータビットを複数の ＮｘＤＳ０タイムスロットに転送する過程を有することを特徴とする請求項２９ 記載の方法。 ３１． セルネットワークを横断するデジタル通信データストリームをアライン するための装置において、 第１の回線交換通信リンクにおけるデジタル通信データストリームをサンプリ ングして複数のサンプルを生成する手段と、 サンプルを少なくとも１つの通信セルに組み立て、そして、通信セルがアライ ンされたサンプルを有する場合には通信セルにおけるアラインフラグをセットす る手段と、 パケット交換通信プロトコルに基づき、通信セルを介して、通信セルを転送す る手段と、 セルネットワークを介して通信セルをサンプリングし、そして、通信セルを分 解する手段と、 アラインフラグがセットされている場合には第２の回線交換通信リンク上にサ ンプルをアラインし、第２の回線交換通信リンクを介してサンプルを転送する手 段と、 を有することを特徴とする装置。 ３２． デジタル通信データストリームが複数のタイムスロットチャネルを有し 、各タイムスロットチャネルが複数のデータビットを有することを特徴とする請 求項３１記載の装置。 ３３． 複数のサンプルを生成する手段がタイムスロットチャネルのデータビッ トをサンプリングする手段を有することを特徴とする請求項３２記載の装置。 ３４． サンプルを少なくとも１つの通信セルに組み立てる手段が、データビッ トを通信セルのペイロード部分に転送する手段を有することを特徴とする請求項 ３３記載の装置。 ３５． 通信セルが、アラインフラグを有するヘッダ部分、及び、複数のペイロ ードデータエントリーを有することを特徴とする請求項３４記載の装置。 ３６． 通信セルのアラインフラグをセットする手段が、ペイロードデータエン トリーの第１のペイロードデータエントリーが１つのビットアラインされたサン プルを有する場合においてヘッダ部分においてアラインフラグをセットする手段 を有することを特徴とする請求項３５記載の装置。 ３７． データビットを通信セルに転送する手段が、現行サンプルのデータビッ トが以前のサンプルのデータビットからの少なくとも１つの残余ビットと合併さ れるようにデータビットをペイロードデータエントリーに転送する手段を有する ことを特徴とする請求項３４記載の装置。 ３８． 通信セルを分解する手段が、現行サンプルが以前のサンプルの残余ビッ トと合併されるようにペイロードエントリーからのサンプルにアクセスする手段 を有することを特徴とする請求項３７記載の装置。 ３９． 第２の回線交換通信リンク上にサンプルをアラインする手段が、ヘッダ 部分におけるアラインフラグがセットされている場合には以前のサンプルの残余 ビットを廃棄する手段を有することを特徴とする請求項３８記載の装置。 ４０． 第２の回線交換通信リンクを介してサンプルを転送する手段が、第２の 回線交換通信リンクを介してサンプルのデータビットを複数のタイムスロットチ ャネルに転送する手段を有することを特徴とする請求項３９記載の装置。 ４１． デジタル通信データストリームが少なくとも１つのＤＳ１フレームを有 することを特徴とする請求項３１記載の装置。 ４２． デジタル通信データストリームが複数のＤＳ０−Ａタイムスロットを有 し、各ＤＳ０−Ａタイムスロットが複数のデータビット及び１つのＣビットを有 することを特徴とする請求項４１記載の装置。 ４３． 複数のサンプルを生成する手段が、ＤＳ０−Ａタイムスロットの複数の タイムスロットサンプル及びＣビットをサンプリングすることによりタイムスロ ットサンプルを生成する手段を有することを特徴とする請求項４２の装置。 ４４． サンプルを少なくとも１つの通信セルに組み立てるための手段が、タイ ムスロットサンプルのデータビット及びＣビットを通信セルのペイロード部分に 転送する手段を有することを特徴とする請求項４３記載の装置。 ４５． 通信セルが、アラインフラグを有するヘッダ部分および複数のペイロー ドデータエントリーを有することを特徴とする請求項４４記載の装置。 ４６． 通信セルにおいてアラインフラグをセットする手段が、ペイロードデー タエントリーの第１のペイロードデータエントリーが１つのビットアラインされ たＣビットを有する場合にヘッダ部分においてアラインフラグをセットする手段 を有することを特徴とする請求項４５記載の装置。 ４７． タイムスロットサンプルのデータビット及びＣビットを通信セルに転送 する手段が、現行タイムスロットのデータビット及びＣビットが、以前のタイム スロットサンプルのデータビット及びＣビットからの残余ビットと合併されるよ うにタイムスロットサンプルのデータビット及びＣビットをペイロードデータエ ントリーに転送する手段を有することを特徴とする請求項４６記載の装置。 ４８． 通信セルを分解する手段が、現行タイムスロットサンプルが以前のタイ ムスロットサンプルの残余ビットと合併されるようにペイロードエントリーから のタイムスロットにアクセスする手段を有することを特徴とする請求項４７記載 の装置。 ４９． 第２の回線交換通信リンク上にサンプルをアラインする手段が、ヘッダ 部分においてアラインフラグがセットされる場合に、以前のタイムスロットサン プルの残余ビットを廃棄する手段を有することを特徴とする請求項４８記載の装 置。 ５０． 第２の回線交換通信リンクを介してサンプルを転送する手段が、タイム スロットのデータビット及びＣビットを、第２の回線交換通信リンクを介して、 複数のＤＳ０−Ａタイムスロットに転送する手段を有することを特徴とする請求 項４９記載の装置。 ５１． デジタル通信データストリームが複数のＮｘＤＳ０タイムスロットを有 し、各ＮｘＤＳ０タイムスロットが複数のデータビットを有することを特徴とす る請求項４１記載の装置。 ５２． 複数のサンプルを生成する手段が、ＮｘＤＳ０タイムスロットのデータ ビットをサンプリングすることにより複数のタイムスロットを生成する手段を有 することを特徴とする請求項５１記載の装置。 ５３． サンプルを少なくとも１つの通信セルに組み立てるための手段が、タイ ムスロットサンプルのデータビットを通信セルのペイロード部分に転送する手段 を有することを特徴とする請求項５２記載の装置。 ５４． 通信セルが、アラインフラグを有するヘッダ部分、及び、複数のペイロ ードデータエントリーを有することを特徴とする請求項５３記載の装置。 ５５． 通信セルにおいてアラインフラグをセットする手段が、ペイロードデー タエントリーの第１のペイロードデータエントリーが、ＮｘＤＳ０タイムスロッ トの１つのバイトアラインされたＤＳ０タイムスロットを有する場合にヘッダ部 分においてアラインフラグをセットする手段を有することを特徴とする請求項５ ４記載の装置。 ５６． タイムスロットサンプルのデータビットを通信セルに転送する手段が、 現行タイムスロットサンプルのデータビットが以前のタイムスロットサンプルの データビットからの残余ビットと合併されるようにタイムスロットサンプルのデ ータビットをペイロードデータエントリーへ転送する手段を有することを特徴と する請求項５５記載の装置。 ５７． 通信セルを分解する手段が、現行タイムスロットサンプルが以前のタイ ムスロットサンプルの残余ビットと合併されるようにペイロードエントリーから のタイムスロットサンプルにアクセスする手段を有することを特徴とする請求項 ５６記載の装置。 ５８． 第２の回線交換通信リンク上にサンプルをアラインする手段が、ヘッダ 部分におけるアラインフラグがセットされる場合に以前のタイムスロットサンプ ルの残余ビットを廃棄する装置を有することを特徴とする請求項５７記載の装置 。 ５９． 第２の回線交換通信リンク上にサンプルをアラインする手段が、第２の 回線交換通信リンクを介して少なくとも１つのアイドルＤＳ０タイムスロットを 生成する手段を有することを特徴とする請求項５８記載の装置。 ６０． 第２の回線交換通信リンクを介してサンプルを転送する手段が、第２の 回線交換通信リンクを介して、タイムスロットサンプルのデータビットを複数の ＮｘＤＳ０タイムスロットに転送する手段を有することを特徴とする請求項５９ 記載の装置。