JPH08500689A

JPH08500689A - 構造化多重入力多重出力速度最適コントローラ

Info

Publication number: JPH08500689A
Application number: JP6507400A
Authority: JP
Inventors: ジュリニク，ジャン
Original assignee: ハネウエル・インコーポレーテッド
Priority date: 1992-08-31
Filing date: 1993-08-31
Publication date: 1996-01-23
Anticipated expiration: 2018-01-08
Also published as: JP3363449B2; EP0657042A1; DE69309475D1; AU4842493A; DE69309475T2; AU680624B2; US5384698A; WO1994006063A1; EP0657042B1

Abstract

(57)【要約】本発明は、複数の入力及び複数の出力によってプラントを制御するが、制御される各々の変数がオペレータ制御量と直接の関連を有するかのようにオペレータにその制御を指導させることができる方法を説明している。干渉ネットワークは複数のサブコントローラからの情報をそれらサブコントローラ自体の間で交配して、ユーザ定義基準に基づき制御を向上させる。

Description

【発明の詳細な説明】構造化多重入力多重出力速度最適コントローラ発明の背景本発明はシステムコントローラ又はプロセスコントローラに関し、特に、一般に非線形時間可変予測コントローラに関し、特に速度最適制御（ＲａｔｅＯｐｔｉｍａｌＣｏｎｔｒｏｌ、以下ＲＯＣ）に基づくコントローラに関する。各々のプラント出力は個別の設定値によって有効に制御されると思われるので、これにより、オペレータの制御は向上する。さらに、本発明は、相互結合を提示する数百の制御ループを包含することができる強健な高性能制御系を構築する単一化された組織的方式を教示する。これまで、制御系を設計する方式は２つあった。慣用方式と呼ばれる第１の方式は下から上に向かって増分しつつ制御系を設計する。個別のループから始めて、各プロセス変数は単一入力単一出力（ＳＩＳＯ）コントローラにより駆動される閉ループを割当てられ、その設定値は変数の目標値を表わしていた。プロセス変数の間には物理的相互影響があるため、それらのループは互いに無関係ではない。この相互結合を考慮しそこねると、コントローラの総合性能、ひいてはシステム性能が劣化する。それらの結合の影響を低減させるために、最初の設計が合格となった後にフィードフォワードリンクとカスケードループを特別な目的をもって追加する。多くの場合、適切なシステム動作を得るためには、この手続きを何度か繰り返す必要がある。さらに、この方式を使用するためには、制御されるプロセスについての相当に専門的な制御技術と徹底した知識が要求される。制御系設計に際しての第２の方式は、その設計の問題に対する厳密な理論上の解決方法が存在していることを示唆し、その方法を提供する最新の制御理論に基づいている。この方法を使用すると、コントローラを設計しているときの目標となるプラントをプロセス変数の特性の全てを確定することができる多重入力多重出力（ＭＩＭＯ）システムとして取り扱うことが可能である。ところが、この「テキストブック」方式はいくつかの重要な工学的基準に適合しないため、商業的には実行できるものではなかった。第１に、数百のプロセス変数を伴うプラントの場合、設計アルゴリズムは現在のハードウェアでは計算処理しにくい。第２に、この方式に基づくコントローラを増分方式で開発することはできず、また、モジモジュラー設計又は分散形アーキテクチャも支援しない。発明の概要本発明は最新の方式と慣用方式の利点を組合わせている。第１に、最新の方式の下で設計される真のＭＩＭＯ最適コントローラによって達成しうる期待制御性能と強健性を得ようとしている。第２に、真のＭＩＭＯによっては可能でない方法でユーザにプラント（又は他の制御されるシステム）を制御させることができる内部構造を提供する。この内部構造は、さらに、プラント変数にユーザ指定限界を課すものである。また、ここで教示するコントローラはモジュラー形式と分散形計算方式を残しつつ増分開発可能である。最後に、本発明によれば、コントローラは様々なサンプリング速度を使用して、より大きな計算効率を得ることができる。（サンプリング速度はユーザにより設定可能であるか、あるいは、自動的に制御下にあるプロセスの必要条件に最も良く適合する速度に設定されるべきである。）本発明は、いくつかの多重入力単一出力（ＭＩＳＯと呼ぶ）速度最適コントローラ（ＲＯＣ）と、１つのＭＩＳＯサブシステムを他の１つ又は複数のＭＩＳＯサブシステムと通信させ且つ協調させるためのネットワークとから構成されている構造化多重入力多重出力（ＳＭＩＭＯと略す）ＲＯＣである。ＭＩＳＯは予測制御戦略を組込んでいることに注意すべきである。本発明のＳＭＩＭＯは、ユーザが定義した限界に違反しないように保証するために、比拘束モードで動作することができる。たとえば、本発明により制御されるプラントは、比（ｙ₁（ｔ）：ｙ₂（ｔ）：…：ｙ_N（ｔ））があらゆる時間（ｔ）について一定であるように制御されるいくつかのプロセス変数（ｙ₁，ｙ₂， ... ，ｙ_N）を有することができる。これは変数の１つをマスタとして指定し、その他の変数をスレーブとして指定することによって実行されるのが好ましい。現時点で好ましい実施例では、マスタ変数の選択は任意であり、与えられたアプリケーションにおける利便性の問題である。たとえば、ボイラ制御においては、燃料流量変数をマスタ値として指定することができ、一方、強制通風及び誘引通風をスレーブ変数として指定する。図面の簡単な説明図１は、単一入力単一出力速度最適コントローラのブロック線図である。図２は、本発明の好ましい一実施例に従った構造化多重入力多重出力速度最適コントローラのブロック線図である。図３は、本発明の好ましい一実施例に従った多重入力単一出力速度最適コントローラのブロック線図である。図４は、本発明の好ましい一実施例に従った比多重入力多重出力速度最適コントローラのブロック線図である。好ましい実施例の説明図１は、構造的入力構造的出力速度最適コントローラ（ＳＩＳＯＲＯＣ１０）の一実施例のブロック線図である。この実施例はユーザ制御目標入力端子１００と、プラント制御信号のシーケンスを生成する目標プロセッサ１０１と、目標プロセッサの制御シーケンスを外乱プロセッサの制御シーケンスと組合わせる加算器１０２と、１０２からの制御シーケンスを１１２からの能動強健性制御シーケンスと組合わせる別の加算器１０３とを有する。加算器１０３の出力は、１０３から受信した制御シーケンスがユーザ定義制御事項に違反しないように保証し、次にその監視済シーケンスをプラント１０５へ送信する限界スーパバイザ１０４へ送信される。限界スーパバイザ１０４が受信した制御シーケンスを変更した場合、限界スーパバイザ１０４は外乱プロセッサ１１１と、能動強健性プロセッサ１１２と、能動強健性フィードバックループモデル１０８と、外乱フィードバックループモデル１０７とに実行された修正についてこの情報を報知する（信号線１０４ａ）。プラント出力ｙは減算器１１４へ送り出される。フィードフォワード経路モデル１０６も目標入力を受信し（信号線１００ａ）、期待プラント出力を生成する。モデル１０６の出力は、期待外乱を生成する外乱フィードバックループモデル１０７及び期待能動強健性外乱を生成する能動強健性フィードバックループモデル１０８の出力（１０８ａ及び１０７ａ）の和（１０９）と組合わされる。これは、期待能動強健性外乱と期待外乱を一体に組合わせる加算器１０９によって実行される。別の加算器１１０は加算器１０９から得られた信号を期待プラント出力（１０６ａ）と組合わせる。減算器１１４である加算器は期待プラント出力（１１０ａ）と、実際のプラント出力（ｙ）との差を表わす信号を生成する。スイッチング装置又は他の決定装置１１３は誤差が大きいか否かを判定し、大きな誤差の値を表わす信号を外乱プロセッサ１１１と、外乱フィードバックループモデル１０７とへ送信すると共に、小さな誤差の値を表わす信号を能動強健性プロセッサ１１２と、能動強健性フィードバックループ１０８とへ送信する。外乱プロセッサ１１１はその入力に基づく修正のシーケンスを生成し、それらを加算器１０２へ送信する。能動強健性プロセッサ１１２もその入力に基づく修正のシーケンスを生成し、その修正を加算器１０３へ送信する。それらのプロセッサの一部又は全てをハードウェアで実現しても良く、あるいはソフトウェアで実現しても良いことに注意すべきである。ユーザ入力装置１１５は、このコントローラのプロセッサ、モデル及びスーパバイザの制御法則、動作限界及びその他のパラメータのユーザ（又は自動同調器）による変更を可能にするために設けられている。図２６の実線は、一般に制御信号経路を指示し、プロセッサ又は限界スーパバイザを接続している点線はデータ、プロセス又は制御情報に関わる経路を指示していることに注意する。また、それらの経路やプロセッサをハードウェアで実現しても良く、あるいは汎用コンピュータシステムのソフトウェア構成により実現しても良いことにも注意する。加算器及び減算器の実現のための方法と装置は、アナログ信号とデジタル信号の双方について良く知られている。プロセッサは、一般に、それらのプロセッサの機能を記述する周知の方程式を実行することによって実現可能であると知られている。全てのプロセッサは一連の手続きであると考えることができる予測制御修正手続きを使用することに注意すべきである。この手続きの好ましい一実施例を次に簡単に記載する。１）現在出力シーケンスを予測する。現在サンプリング時点をｋとし、ステップ４の最適化アルゴリズムにより確定される最小長さをＰ_oとするときにＰ＞＝Ｐ_o Ｐは予測範囲と呼ばれる整数（起動時に事前計算されなければならない）であり、プラント搬送遅延（もしあれば）及び制御下にあるプラントのモデルをｄ＞＝０ｄとするときの現在制御シーケンスの過去の事前計算された将来値： u^o(k-d),...,...u^o(k),...u^o(k+P-1) (2.1) と、 y^o(k+1),...,y^o(k+P+d) (2.2) とを使用して、現在出力シーケンスの将来値を計算する。２）所望の出力シーケンスを計算する。現在出力ｙ（ｋ）、目標変化値ｒ^k及び採用されている制御法則（固定速度、固定持続時間又は他のユーザ定義法則）を使用して、所望の将来出力シーケンスを計算する。 y(k+1),...y(k+P+d) (2.3) 式中、ｙ（ｎ）はステップ２において生成される所望の出力シーケンスである。３）理想修正出力シーケンスを次のようにして確定する。 y^k(n-k)=y(n)-y^o(n) n=k+1,...,k+P+d (2.4) 式中、ｙ^o（ｎ）はステップ１からの計算上の将来値出力シーケンスである（ｙ（ｋ）＝ｙ^o（ｋ）であるため、ｙ^k（Ｏ）であることに注意する。４）修正制御シーケンスを見出す。下記の３つの基準に適合するようにｕ^k（ｎ），ｎ＝０，１...を見出す。ａ）サブシーケンスｙ^K（ｎ），ｎ＝０，１ ... ，Ｐ−１は性能基準（Ｊ）を次のように最小にする：式中、は理想修正出力シーケンスの代わりに実際の（Ａ）修正出力シーケンスであり、ｈ（ｎ），ｎ＝０，１ ... はプラントモデルインパルス応答であり、 Δu^k(n)=u^k(n)-u^k(n-1),n=0,1,...with u^K(-1)=0 (2.7) 式中、０＜＝ｗ＜＝１は理想修正出力シーケンスに従うことの正確度と、制御信号平滑さに関するコストとの間のトレードオフである。４ｃ（以下）における安定度事項は基準公式（２．５）とは別個であるので、ｗの値として何を選択しても安定した修正をもたらすことに注意する。ｗ＝０であれば、理想修正出力の最良の近似が見出され、その結果、制御は良質のものとなる。ところが、特に予測範囲が短い場合には、大きく、おそらくは不規則な振動制御作用に関する犠牲は相当に大きくなりうる。これに対し、ｗ＝１であるときには、修正制御シーケンスはできる限り平滑であり、プラントに最も平滑な遷移を生じさせ、Ｐステップのうちに定常状態に到達させる。０から１までの値を選択することにより、ユーザは与えられたアプリケーションに対してどの値が最も良く適しているかに従って、制御の質とアクチュエータストレスとの間のトレードオフを設定できる。Ｊはユーザが最適のものとして選択したどの基準方程式であっても良いということに注意すべきである。そのような方程式は、たとえば、当業者には良く知られているように、最小積分２乗誤差、最小積分絶対誤差などであっても良い。しかしながら、現時点では基準方程式２．５の使用が好ましい。ｂ）シーケンスｕ^K（ｎ），ｎ＝０，１ ... はＰステップデッドビート出力シーケンスを生成する。このプロセス出力シーケンスは y^kA(n)=y^K(P+d) n≧P+d 全体に対して (2.8) とするｙ^kＡ（ｎ），ｎ＝０，１ ... である。Ｐステップデッドビートとは、予測範囲を離れた後にプラントは安定したままであることを意味している。ｃ）シーケンスｕ^k（ｎ），ｎ＝０，１ ... は、目標のステップ変化ｒ^k（ｎ）＝ｒ^k，ｎ＝０，１ ... に応答して所定のプラントについて安定化コントローラにより生成されるものとして考えることができる。それは、ｙ^kＡ（ｎ），ｎ＝０，１ ...を線形コントローラにより安定して駆動される閉ループのステップ応答として解釈できることを示唆している。５）現在制御シーケンスを修正する。正しい制御シーケンスを計算する。 u(k+n)=(k+n)+u^k(n),n=0,1,... (2.9) ６）現在制御値ｕ（ｋ）をネットワークプラント又は加算手段に適用する。７）次のサンプリング時点に次のようにして進む。 (n)設定＝u(n),n=k,k+1,..., (2.10) 次に、続くサンプリング時点（ｋ＋１）へ進み、先に説明した手続きを繰り返す。予測制御の上記の７ステップ公式化は、制御の安定性を含むいくつかの点で他の周知の方式とは異なっている。方程式（２．１）は所定のプラントの安定制御を実行する現在制御シーケンスのサブシーケンスであると仮定すると、（２．１）における現在値と将来値ｕ゜（ｋ），ｕ゜（ｋ＋１），．．．は時間ｋ，ｋ＋１で目標の変化がなかった場合には、予測コントローラによって生成されていたであろう。出力シーケンス（２．２）を閉ループ予測と呼ぶ。その基礎を成す仮定は、予測コントローラが時間ｋにあるときに、内部、外部共に安定している閉ループを保証するであろうということを示唆する。（内部安定性はコントローラ自体が不安定な制御シーケンスを生成しないことを意味している。外部安定性はコントローラがプラントを安定状態に保持することを意味するが、これは必ず安定制御シーケンスによるものとは限らない。）修正手続きは上記の７ステップ公式化で、主にステップ４ｃの関係でプラントの安定性状態にかかわらず設計上は安定している修正制御シーケンスを追加することによって現在制御シーケンスを修正するので、この修正手続きはこの安定性をそこなわない。閉ループ応答は予測コントローラ動作が修正された後にも安定したままである。これは、将来制御値を現在コントローラ出力値ｕ（ｋ）： (n)= (k),n>k を設定する閉ループ予測を方程式（２．１）の代わりに利用する大半の予測方式とは異なっている。これは、予測される現在出力シーケンス（２．２）が零でない初期条件を伴って実行されるプラントステップ応答となることを意味しているであろう。プラントが不安定であれば、この予測に基づく安定した修正であっても、閉ループの安定性をそこなうこともありうるであろう。そのため、これまでに知られている一般的な予測制御方式の中で、任意の不安定なプラントに対して安定すると推測される制御を実行できるものはない。本発明で採用する閉ループ予測方法は、少なくとも一方向で多くの負担を強いる。本発明の現時点で好ましい実施例においては、現在制御シーケンスの将来値をサンプリング時点ごとに記憶、更新しなければならない。これに反し、開ループ予測システムは制御シーケンス全体を再計算する必要がない。この結果、ある任意の時点でどれほどの数の将来値を維持しなければならないかということが問題になる。任意の時点におけるサブシーケンス（２．１）は（Ｐ−１）個の将来値しか利用しないが、サンプリング時点のこの「ウィンドウ」は時間の上で絶えず前へ進んでいる。従って、修正（２．９）は制御シーケンスを無限に更新することを要求する。現時点で好ましい実施例で実現される１つの解決方法は、確定した（好ましくは少ない）数のサンプリング時点の後に修正シーケンスを定常状態に到達させることを要求するというものである。初期遷移を経過したならば、その時点から前進方向へ同一の定常状態値を使用する。この必要条件はステップ４で挙げた条件とは無関係であるので、ここでその条件をステップ「４ｄ」として追加する：４ｄ．シーケンスｕ^k（ｎ），ｎ＝０，１，... はＰステップデッドビ一卜であるこれはu^k(i)= u^k(P)i>P 全体に対して (2.11)であることを意味している。この条件をオプションとして考慮するのが好ましい。このオプションは、（２．１１）がいくつかのプラントに対して不満足な閉ループ応答を生成する可能性がある場合に使用するのに特に重要なオプションである。Ｐステップデッドビート性に固執しない別の交式化も可能であるが、ここではそれらの式を検討しない。これまでに知られている予測方式と本発明の手続きとのもう１つの相違点に注目することは重要である。それは４ｃに記載した条件である。任意の時点ｋにおける修正シーケンスを原則的に線形フィードバックコントローラによって生成可能にすることを要求することは、その結果得られる予測コントローラが線形であるということを示唆していない。その制約は、単に、最適化問題の解決方法（２．５）のサーチを所定のプラントについて可能であるあらゆる安定制御に限定するだけである。予測方式は、一般に、修正応答（プラント出力）が予測範囲を離れた途端に抑制なく乱れることのないように保証するために、デッドビート近似修正を使用する。これはコントローラのパラメータ、特に予測範囲の長さを同調することにより実行される。本発明では、修正出力シーケンスのデッドビート性を明示して要求し、それを安定性から引離す。その結果、安定性は固定速度又は固定持続時間の法則に適合するように任意に選択できる予測範囲の長さと関連していない。修正出力シーケンスをデッドビートにするという必要条件を緩和することができ、代替方法を使用しても良いのであるが、ここではそれを詳細には検討しない。何らかの安定したプラント又は不安定なプラントを転送遅延を伴って又はそれを伴わずに制御するために、ＳＩＳＯＲＯＣを使用することができる。好ましい実施例では、速度と持続時間は目標と全く同じようにオンラインパラメータであり、任意の時点でそれらを変更できる。これによって、ユーザはある１つの状態にリアルタイムでどのようにして到達するかを確定できる。コントローラの動作を監督するために、監視システム又はデータ共用システムも実現することができる。コントローラの様々な動作を異なる方式で監督できる。第１に、各々のプロセッサにおいて、スーパバイザはユーザ定義基準のいずれにも違反していないことを確認するために各シーケンス値を検査できる。たとえば、１つのシーケンスの要素の中の１つがユーザが定義した上限に違反している場合、個々の制御値がそれ以上違反状態とならないように、スーパバイザはシーケンス全体をスケールダウンすることができる。第２に、制御値のシーケンスごとの変化を監視するためにスーパバイザを採用することも可能である。これは操作される変数の変化の速度についてのユーザ定義限界を全く越えないことを保証するために実行される。また、目標プロセッサと、外乱プロセッサからの信号の組合わせによってプラントがユーザ定義値、すなわち、ユーザが定義した速度を越えることのないように保証するために、監視機能を採用することもできる。それら２つのシーケンスの組合わせによってプラントがユーザ定義限界を越えるのであれば、プラントへ送信される２つのシーケンスの組合わせの各要素を余剰状況が修正されるまで同一の倍率でスケールダウンすることができる。尚、限界を越えるそれらの制御値の単純なクランピングを予測制御アルゴリズムとして考えても良いが、それによって、元来は安定化する制御シーケンスは不安定化シーケンスに変わってしまうので、それは好ましくない。図２は、ＳＭＩＭＯＲＯＣコントローラ５０の一実施例を示す。相互結合ネットワーク２０１と、図３にさらに示すいくつかのＭＩＳＯＲＯＣサブユニット２０２₁...２０２_n （サブユニットをサブコントローラと呼んでも良い）とから構成されるＳＭＩＭＯＲＯＣコントローラ５０によってプラント２０５を制御することができる。各ＭＩＳＯＲ０Ｃ２０２は１つの制御シーケンスｕ₁ ...ｕ_nを生成するので、プラントの入力と同じ数のＭＩＳＯＲＯＣサブユニットがある。各々のＭＩＳＯＲＯＣは１つの特定のプラント出力（すなわち、ｙ₁... ｙ_nなどのプロセス変数）を制御する必要があり、その目標（ｒ₁...ｒ_n ）はこのプラント出力に関わる目標値を指定する。ところが、プラント変数は内部結合しているため、ＭＩＳＯＲＯＣサブユニット２０２₁...２０２_nにより生成される制御シーケンスは典型的には２つ以上のプラント出力に作用する。従って、どのサブユニット２０２₁...２０２_nが特定のプラント出力を制御するかを決定するのはユーザの役割である。１つのサブユニット２０２₁...２０２_nとそれが選択するプラント出力との関係を主関係と呼ぶ。すなわち、所定のＭＩＳＯＲＯＣサブユニット２０２₁...２０２_nにより駆動されるプラント入力と、その目標入力に割当てられるプラント出力との間には主関係が存在しているのである。前述の通り、大半のプラントは変数間の結合を示す。これは、１つのプラント入力が一般には２つ以上の出力に影響を及ぼすことを意味している。主関係以外の入力とその影響を受ける出力との結合を干渉結合と呼ぶ。プロセス変数のそれらの関係の全てを伝達関係によってモデル化することができる。主入力とプラント入力との対を形成して行くことは、当業者には良く知られている任意手続きである。好ましい実施例では、入力に関して最大の利得を有し且つ転送遅延の短い出力を主出力であるとして選択したときに最も良い結果が得られる。各々のＭＩＳＯＲＯＣサブユニット２０２から制御シーケンスを受信したならば、相互結合ネットワーク２０１は各制御シーケンスを制御されるプラント２０５の適正な入力端子と、信号を受信すべく指定されている各ＭＩＳＯＲＯＣ２０２の適正な入力端子とへ誘導する。一般に、全てとはいえないまでも、大半のプラント入力は各プラント出力に影響を及ぼす。これは、各々のＭＩＳＯＲＯＣ２０２₁... _nが他の全てのＭＩＳＯＲＯＣサブユニット２０２₁..._nの出力（入力Ｉ_xとして示す）を受信すべきであることを示唆しているであろう。これは効果を示すではあろうが、ごくわずかの最強の干渉信号（Ｕ_x）からの出力を相互結合ネットワーク２０１を介して受信するだけであったとしても、好ましい実施例は依然として良好な結果をもたらす。図２は可能な相互結合ネットワークの一例を示していることに注意すべきである。（Ｕ_x信号については図４を参照してさらに詳細に説明する。）図３で論じるように、動作中、ＳＭＩＭＯＲＯＣ５０はプラントがそれぞれ単一のＭＩＳＯコントローラによって独立して制御される複数の独立したＳＩＳＯサブプラントの集合体であるという錯覚を与える相互に作用し合う変数の結合を解除する。ＳＭＩＭＯＲＯＣコントローラ５０又はそのサブコンポーネントのいずれかをコンピュータを先に説明したプロセスを経て１ステップずつ進行させることによって構成しても良いことに注意すべきである。そのような構成をソフトウェアプロセッサと呼ぶことができる。それらのプロセッサをソフトウェアの代わりにハードウェアで構成することも可能であり、あるいは、当業者には良く知られているようなハードウェア又はソフトウェアの何らかの組合わせで構成できる。図３は、ＭＩＳＯＲＯＣサブユニット２０２のブロック線図である。これは、他のＭＩＳＯコントローラが制御されるプロセス変数に及ぼす干渉影響を補正するためにいくつかの素子が追加されていることを除いて、図１に示すＳＩＳＯと同一である。それらの素子は相互結合ネットワークから制御シーケンスを受信する干渉モデル３０４_２..._ｎを含み、前記制御シーケンスがＭＩＳＯ２０２により制御されるプロセス変数の及ぼす干渉影響を計算する。加算器３０２₂..._n- ₁ は、干渉モデル３０４₂..._nからの制御シーケンスについて要素ごとの加算を実行するために使用される。所定の時限における実際の干渉と、予測干渉との差は減算器３０３によって確定される。減算器３０３は干渉予測子３０５（以下に説明する）からの制御シーケンスを受け取り、全ての干渉モデル３０４からの合計制御シーケンスをその制御シーケンスから減算する。減算器３０３が発生する差信号は加算器（又はｓｕｍｍｅｒ（加算器））及び干渉プロセッサ３０６という２つの場所へ送信される。減算器３０３から加算器１１０へ送信される制御シーケンスは、外乱プロセッサがＭＩＳ０２０２の受ける実際の干渉と、干渉予測子３０５により計算される干渉との差によって起こる外乱を処理しないことを保証する。干渉プロセッサ３０６は減算器３０３により生成される制御シーケンスをさらに受信する。受信した制御シーケンスに基づき、干渉プロセッサ３０６は図１で説明した手続きを利用して、他のＭＩＳＯ２０２によって起こる干渉をＭＩＳＯ２０２の制御下にあるプロセス変数から取り除く制御シーケンスを生成する。この制御シーケンスが生成されたならば、それは加算器３０１へ送信され、そこで、加算器１０３により生成される制御シーケンスに加算される。次に、この信号は干渉プロセッサ３０６の出力と（加算器６０３で）加算されるときに限界スーパバイザ１０４へ送信される。干渉予測子３０５は干渉プロセッサ３０６により生成される制御シーケンスをも受信する。受信した制御シーケンスに基づいて、干渉予測子３０５は次の時点において他のＭＩＳＯから期待される干渉の予測である制御シーケンスを生成する。干渉モデル３０４、予測子３０５及びプロセッサ３０６は全て図１で簡単に説明した予測制御戦略を使用することを注意すべきである。図４は、比多重入力多重出力速度最適コントローラ（ＲＭＩＭＯＲＯＣ）の線図である。これは、制御及び協調の情報が相互結合ネットワーク２０１を介してその情報を要求すると思われる各々のＭＩＳＯＲＯＣ２０２_ｎへも渡されるという点を除いて、図２で説明した構造に類似している。この情報は送信されて、スーパバイザにより受信される。この結合はＣ₁... _nにより示されている。この場合にも、図２で見られたように、信号Ｕ_xは各サブコントローラに戻される。Ｕ_xはサブコントローラからのＵ₁... Ｕ_n又はそれらの制御信号の何らかの組み合わせであれば良い。Ｕ_ｘは２０２₁... _nに戻されるＣ₁... Ｃ_nと同じ情報を含むことに注意する。従って、サブコントローラ２０２がさらに内部知能／容量を有しているのであれば、サブコントローラは「Ｃ」入力の利を得ずにこの情報を使用できるであろう。現時点ではそれらのＵ_x信号をＣ₁... Ｃ_n信号と共に戻し送信するのが好ましいが、これが要求されているのではないことが見てとれる。実行は２段階で進行する。第１の段階では、全てのＭＩＳＯＲＯＣがそれらの所望の制御修正の計算を終了した後、各々のＭＩＳＯＲＯＣは修正がその特定のＭＩＳＯに関して定義されているユーザ定義制約に適合するか否かを知るために修正を検査する。図１で説明したように、ＭＩＳＯＲＯＣはその所望の修正がそれらの制約に違反しようとしていることを発見すると、違反を回避するように修正を適切にスケールダウンする。次に、それらのスケーリングファクタをネットワーク２０１を通してＭＩＳ０２０２_nへ同報通信される。第２の段階では、各ＭＩＳＯは実際のファクタとして最小のスケーリングファクタとして取り上げ、そのファクタを適用して、実際の制御シーケンスを生成する。最小ファクタは全てのＭＩＳＯＲＯＣ２０２_nについて同一であるので、それら全ては制御を同じ割合でスケーリングし、それにより所望の比を維持する。ＭＩＳＯＲＯＣが採用する予測ＲＯＣアルゴリズムは、閉ループが定常状態にあるか又は過渡にあるかにかかわらず、どのサンプリング時点でも所望の比を保持するように保証する。１つ又は２つ以上のＭＩＳＯＲＯＣ２０２_nが制約によって制限される場合、全てのＭＩＳＯＲＯＣ２０２_nは強制的にその制御シーケンスを共用するスケーリングファクタずつ縮小する。操作される変数又はプロセス変数が予測範囲の中でその上限又は下限に到達しないならば、コントローラはプラントをユーザ指定速度で駆動する。さらに、代替実施例においては、ユーザは残るＭＩＳＯＲＯＣ２０２_nに対する制約として作用するために１つの特定のＭＩＳＯを選択することができる。これは、他のＭＩＳＯ２０２_nの修正をユーザが選択したＭＩＳＯＲＯＣ２０２_nの出力と設定値によって制限することにより実行される。この場合、ユーザが選択したＭＩＳＯ２０２_nを「マスタ」と呼び、そのスケーリング信号を受信するその他のＭＩＳＯ２０２を「スレーブ」と呼ぶ。すなわち、この実施例によれば、プラント２０５全体を１つのＭＩＳＯＲ０Ｃ２０２_nの設定値により制御できるのである。また、複数群のＭＩＳＯＲＯＣ２０２_ｎを各々のグループが１つのマスタと、可能であれば１つ又は複数のスレーブとを有するようなユーザ定義グループとして設定できるということにも注意すべきである。マスタとスレーブの制御変数を選択した後、次にユーザはマスタに関わる設定値及び制御法則と、スレーブに関わる制御法則とを指定するだけで良い。各々のスレーブはマスタに対して、そのスレーブの動作を完全に確定する比ｒのみを特徴としているので、スレーブは特定の設定値を全く与えられない。マスタ変数の設定値、速度／持続時間と、スレーブ変数の比とは、全て、ユーザがコントローラを再同調せずにどの時点でも自由に変更できるパラメータである。どの変数をマスタとして選択するかということさえ、希望に応じて容易に変更できるであろう。本発明を構成するための数多くの方法は読者には明白であろうが、この適用は続く添付の請求の範囲によってのみ限定される。

【手続補正書】特許法第１８４条の８【提出日】１９９４年９月１２日【補正内容】補正明細書Ａ構造化多重入力多重出力速度最適コントローラ発明の背景本発明はシステムコントローラ又はプロセスコントローラに関し、特に、一般に非線形時間可変予測コントローラに関し、特に速度最適制御（ＲａｔｅＯｐｔｉｍａｌＣｏｎｔｒｏｌ、以下ＲＯＣ）に基づくコントローラに関する。各々のプラント出力は個別の設定値によって有効に制御されると思われるので、これにより、オペレータの制御は向上する。さらに、本発明は、相互結合を提示する数百の制御ループを包含することができる強健な高性能制御系を構築する単一化された組織的方式を教示する。これまで、制御系を設計する方式は２つあった。慣用方式と呼ばれる第１の方式は下から上に向かって増分しつつ制御系を設計する。個別のループから始めて、各プロセス変数は単一入力単一出力（ＳＩＳＯ）コントローラにより駆動される閉ループを割当てられ、その設定値は変数の目標値を表わしていた。プロセス変数の間には物理的相互影響があるため、それらのループは互いに無関係ではない。この相互結合を考慮しそこねると、コントローラの総合性能、ひいてはシステム性能が劣化する。それらの結合の影響を低減させるために、最初の設計が合格となった後にフィードフォワードリンクとカスケードループを特別な目的をもって追加する。多くの場合、適切なシステム動作を得るためには、この手続きを何度か繰り返す必要がある。さらに、この方式を使用するためには、制御されるプロセスについての相当に専門的な制御技術と徹底した知識が要求される。制御系設計に際しての第２の方式は、その設計の問題に対する厳密な理論上の解決方法が存在していることを示唆し、その方法を提供する最新の制御理論に基づいている。この方法を使用すると、コントローラを設計しているときの目標となるプラントをプロセス変数の特性の全てを確定することができる多重入力多重出力（ＭＩＭＯ）システムとして取り扱うことが可能である。ところが、この「テキストブック」方式はいくつかの重要な工学的基準に適合しないため、商業的には実行できるものではなかった。第１に、数百のプロセス変数を伴うプラントの場合、設計アルゴリズムは現在のハードウェアでは計算処理しにくい。第２に、この方式に基づくコントローラを増分方式で開発することはできず、また、モジュラー設計又は分散形アーキテクチャも支援しない。読者が本発明を理解する上で助けとなる従来の関連技術は２つの欧州特許出願であり、その第１はＯｍｒｏｎＴａｔｅｉｓｉＥｌｅｃｔｒｏｎｉｃｓＣｏ．の「Ｔｉｍｅ−ＤｉｓｃｒｅｔｅＡｄａｐｔｉｖｅＳｗｉｔｃｈｉｎｇＯｎ−ＯｆｆＣｏｎｔｒｏｌｌｅｒ」（ＥＰ−Ａ−０１２８４９１）であり、第２は、ＨｉｔａｃｈｉＬｔｄ．の「Ｎｏｎ−ＩｎｔｅｒｆｅｒｅｄＣｏｎｔｒｏｌＭｅｔｈｏｄａｎｄＡｐｐａｒａｔｕｓ」（ＥＰ−Ａ − ０３２８６７８）である。Ｏｍｒｏｎの場合、一方が静止段階で活動し、他方は起動中（又は設定値変化の後に）活動するという２つの交互に動作する制御装置は、測定されるプロセス出力の結果と、現在設定値入力とに従ってスイッチング装置により起動される。Ｏｍｒｏｎの発明は、離散一時間線形プロセスモデルに適用されるプロセス出力シーケンスの予測を使用する連続一時間プロセスのスイッチング制御に関する。Ｈｉｔａｃｈｉの場合は複数の操作量を有する被制御対象を教示しており、それらの操作量のうち少なくとも１つは同様に少なくとも１つの操作量を有するいくつかの部分制御系に分割され、少なくとも１つの部分制御系は２つ以上の操作量又は制御量を有する。補正制御量に基づいて対象物を制御するために、他の部分制御系の影響をオフセットするように１つの部分制御系における操作量に補正素子を追加している。発明の概要本発明は最新の方式と慣用方式の利点を組合わせている。第１に、最新の方式の下で設計される真のＭＩＭＯ最適コントローラによって達成しうる期待制御性能と強健性を得ようとしている。第２に、真のＭＩＭＯによっては可能でない方法でユーザにプラント（又は他の制御されるシステム）を制御させることができる内部構造を提供する。この内部構造は、さらに、プラント変数にユーザ指定限界を課すものである。また、ここで教示するコントローラはモジュラー形式と分散形計算方式を残しつつ増分開発可能である。最後に、本発明によれば、コントローラは様々なサンプリング速度を使用して、より大きな計算効率を得ることができる。（サンプリング速度はユーザにより設定可能であるか、あるいは、自動的に制御下にあるプロセスの必要条件に最も良く適合する速度に設定されるべきである。）本発明は、いくつかの多重入力単一出力（ＭＩＳＯと呼ぶ）速度最適コントローラ（ＲＯＣ）と、１つのＭＩＳＯサブシステムを他の１つ又は複数のＭＩＳＯサブシステムと通信させ且つ協調させるためのネットワークとから構成されている構造化多重入力多重出力（ＳＭＩＭＯと略す）ＲＯＣである。ＭＩＳＯは予測制御戦略を組込んでいることに注意すべきである。本発明のＳＭＩＭＯは、ユーザが定義した限界に違反しないように保証するために、比拘束モードで動作することができる。たとえば、本発明により制御されるプラントは、比（ｙ₁（ｔ）：ｙ₂（ｔ）：…ｙ_N（ｔ））があらゆる時間（ｔ）について一定であるように制御されるいくつかのプロセス変数（ｙ₁，ｙ₂，.. . ，ｙ_N）を有することができる。これは変数の１つをマスタとして指定し、その他の変数をスレーブとして指定することによって実行されるのが好ましい。現時点で好ましい実施例では、マスタ変数の選択は任意であり、与えられたアプリケーションにおける利便性の問題である。たとえば、ボイラ制御においては、燃料流量変数をマスタ値として指定することができ、一方、強制通風及び誘引通風をスレーブ変数として指定する。図面の簡単な説明図１は、単一入力単一出力速度最適コントローラのブロック線図である。図２は、本発明の好ましい一実施例に従った構造化多重入力多重出力速度最適コントローラのブロック線図である。図３は、本発明の好ましい一実施例に従った多重入力単一出力速度最適コントローラのブロック線図である。図４は、本発明の好ましい一実施例に従った比多重入力多重出力速度最適コントローラのブロック線図である。好ましい実施例の説明図１は、構造的入力構造的出力速度最適コントローラ（ＳＩＳＯＲＯＣ１０）の一実施例のブロック線図である。この実施例はユーザ制御目標入力端子１００と、プラント制御信号のシーケンスを生成する目標プロセッサ１０１と、目標プロセッサの制御シーケンスを外乱プロセッサの制御シーケンスと組合わせる加算器１０２と、１０２からの制御シーケンスを１１２からの能動強健性制御シーケンスと組合わせる別の加算器１０３とを有する。加算器１０３の出力は、１０３から受信した制御シーケンスがユーザ定義制御事項に違反しないように保証し、次にその監視済シーケンスをプラント１０５へ送信する限界スーパバイザ１０４へ送信される。限界スーパバイザ１０４が受信した制御シーケンスを変更した場合、限界スーパバイザ１０４は外乱プロセッサ１１１と、能動強健性プロセッサ１１２と、能動強健性フィードバックループモデル１０８と、外乱フィードバックループモデル１０７とに実行された修正についてこの情報を報知する（信号線１０４ａ）。プラント出力ｙは減算器１１４へ送り出される。フィードフォワード経路モデル１０６も目標入力を受信し（信号線１００ａ）、期待プラント出力を生成する。モデル１０６の出力は、期待外乱を生成する外乱フィードバックループモデル１０７及び期待能動強健性外乱を生成する能動強健性フィードバックループモデル１０８の出力（１０８ａ及び１０７ａ）の和（１０９）と組合わされる。これは、期待能動強健性外乱と期待外乱を一体に組合わせる加算器１０９によって実行される。別の加算器１１０は加算器１０９から得られた信号を期待プラント出力（１０６ａ）と組合わせる。減算器１１４である加算器は期待プラント出力（１１０ａ）と、実際のプラント出力（ｙ）との差を表わす信号を生成する。スイッチング装置又は他の決定装置１１３は誤差が大きいか否かを判定し、大きな誤差の値を表わす信号を外乱プロセッサ１１１と、外乱フィードバックループモデル１０７とへ送信すると共に、小さな誤差の値を表わす信号を能動強健性プロセッサ１１２と、能動強健性フィードバックループ１０８とへ送信する。外乱プロセッサ１１１はその入力に基づく修正のシーケンスを生成し、それらを加算器１０２へ送信する。能動強健性プロセッサ１１２もその入力に基づく修正のシーケンスを生成し、その修正を加算器１０３へ送信する。それらのプロセッサの一部又は全てをハードウェアで実現しても良く、あるいはソフトウェアで実現しても良いことに注意すべきである。ユーザ入力装置１１５は、このコントローラのプロセッサ、モデル及びスーパバイザの制御法則、動作限界及びその他のパラメータのユーザ（又は自動同調器）による変更を可能にするために設けられている。図１の実線は、一般に制御信号経路を指示し、プロセッサ又は限界スーパバイザを接続している点線はデータ、プロセス又は制御情報に関わる経路を指示していることに注意する。補正明細書Ｂ各々のＭＩＳＯＲＯＣは１つの特定のプラント出力（すなわち、ｙ_l... ｙ_n などのプロセス変数）を制御する必要があり、その目標（ｒ₁... ｒ_n）はこのプラント出力に関わる目標値を指定する。ところが、プラント変数は相互結合しているため、ＭＩＳＯＲＯＣサブユニット２０２₁... ２０２_nにより生成される制御シーケンスは典型的には２つ以上のプラント出力に作用する。従って、どのサブユニット２０２₁... ２０２_nが特定のプラント出力を制御するかを決定するのはユーザの役割である。１つのサブユニット２０２₁... ２０２_nとそれが選択するプラント出力との関係を主関係と呼ぶ。すなわち、所定のＭＩＳＯＲＯＣサブユニット２０２₁... ２０２_nにより駆動されるプラント入力と、その目標入力に割当てられるプラント出力との間には主関係が存在しているのである。前述の通り、大半のプラントは変数間の結合を示す。これは、１つのプラント入力が一般には２つ以上の出力に影響を及ぼすことを意味している。主関係以外の入力とその影響を受ける出力との結合を干渉結合と呼ぶ。プロセス変数のそれらの関係の全てを伝達関係によってモデル化することができる。主入力とプラント入力との対を形成して行くことは、当業者には良く知られている任意手続きである。好ましい実施例では、入力に関して最大の利得を有し且つ転送遅延の短い出力を主出力であるとして選択したときに最も良い結果が得られる。各々のＭＩＳＯＲＯＣサブユニット２０２から制御シーケンスを受信したならば、相互結合ネットワーク２０１は各制御シーケンスを制御されるプラント２０５の適正な入力端子と、信号を受信すべく指定されている各ＭＩＳＯＲＯＣ２０２の適正な入力端子とへ誘導する。一般に、全てとはいえないまでも、大半のプラント入力は各プラント出力に影響を及ぼす。これは、各々のＭＩＳＯＲ０Ｃ２０２₁... _nが他の全てのＭＩＳＯＲＯＣサブユニット２０２₁... _ｎの出力（入力Ｉxとして示す）を受信すべきであることを示唆しているであろう。これは効果を示すではあろうが、ごくわずかの最強の干渉信号（Ｕ_x）からの出力を相互結合ネットワーク２０１を介して受信するだけであったとしても、好ましい実施例は依然として良好な結果をもたらす。図２は可能な相互結合ネットワークの一例を示していることに注意すべきである。（Ｕ_x信号については図４を参照してさらに詳細に説明する。）図３で論じるように、動作中、ＳＭＩＭＯＲＯＣ５０はプラントがそれぞれ単一のＭＩＳＯコントローラによって独立して制御される複数の独立したＳＩＳ０サブプラントの集合体であるという錯覚を与える相互に作用し合う変数の結合を解除する。補正明細書Ｃこの情報は送信されて、スーパバイザにより受信される。この結合はＣ₁... _nにより示されている。この場合にも、図２で見られたように、信号Ｕ_xは各サブコントローラに戻される。Ｕ_xはサブコントローラからのＵ₁... Ｕ_n又はそれらの制御信号の何らかの組み合わせであれば良い。Ｕ_xは２０２₁... _nに戻されるＣ₁ ... Ｃ_nと同じ情報を含むことに注意する。従って、サブコントローラ２０２がさらに内部知能／容量を有しているのであれば、サブコントローラは「Ｃ」入力の利を得ずにこの情報を使用できるであろう。現時点ではそれらのＵ_x信号をＣ₁ ... Ｃ_n信号と共に戻し送信するのが好ましいが、これが要求されているのではないことが見てとれる。実行は２段階で進行する。第１の段階では、全てのＭＩＳＯＲＯＣがそれらの所望の制御修正の計算を終了した後、各々のＭＩＳＯＲＯＣは修正がその特定のＭＩＳＯに関して定義されているユーザ定義制約に適合するか否かを知るために修正を検査する。図１で説明したように、ＭＩＳＯＲＯＣはその所望の修正がそれらの制約に違反しようとしていることを発見すると、違反を回避するように修正を適切にスケールダウンする。次に、それらのスケーリングファクタをネットワーク２０１を通してＭＩＳＯ２０２_nへ同報通信される。第２の段階では、各ＭＩＳＯは実際のファクタとして最小のスケーリングファクタとして取り上げ、そのファクタを適用して、実際の制御シーケンスを生成する。最小ファクタは全てのＭＩＳＯＲＯＣ２０２_nについて同一であるので、それら全ては制御を同じ割合でスケーリングし、それにより所望の比を維持する。ＭＩＳＯＲＯＣが採用する予測ＲＯＣアルゴリズムは、閉ループが定常状態にあるか又は過渡状態にあるかにかかわらず、どのサンプリング時点でも所望の比を保持するように保証する。１つ又は２つ以上のＭＩＳＯＲＯＣ２０２_nが制約によって制限される場合、全てのＭＩＳＯＲＯＣ２０２_nは強制的にその制御シーケンスを共用するスケーリングファクタずつ縮小する。操作される変数又はプロセス変数が予測範囲の中でその上限又は下限に到達しないならば、コントローラはプラントをユーザ指定速度で駆動する。さらに、代替実施例においては、ユーザは残るＭＩＳＯＲＯＣ２０２_ｎに対する制約として作用するために１つの特定のＭＩＳＯを選択することができる。これは、他のＭＩＳＯ２０２_ｎの修正をユーザが選択したＭＩＳＯＲＯＣ２０２_nの出力と設定値によって制限することにより実行される。この場合、ユーザが選択したＭＩＳＯ２０２_nを「マスタ」と呼び、そのスケーリング信号を受信するその他のＭＩＳＯ２０２を「スレーブ」と呼ぶ。すなわち、この実施例によれば、プラント２０５全体を１つのＭＩＳＯＲＯＣ２０２_nの設定値により制御できるのである。また、複数群のＭＩＳＯＲＯＣ２０２_ｎを各々のグループが１つのマスタと、可能であれば１つ又は複数のスレーブとを有するようなユーザ定義グループとして設定できるということにも注意すべきである。マスタとスレーブの制御変数を選択した後、次にユーザはマスタに関わる設定値及び制御法則と、スレーブに関わる制御法則とを指定するだけで良い。各々のスレーブはマスタに対して、そのスレーブの動作を完全に確定する比ｒのみを特徴としているので、スレーブは特定の設定値を全く与えられない。マスタ変数の設定値、速度／持続時間と、スレーブ変数の比とは、全て、ユーザがコントローラを再同調せずにどの時点でも自由に変更できるパラメータである。どの変数をマスタとして選択するかということさえ、希望に応じて容易に変更できるであろう。本発明を構成するための数多くの方法は読者には明白であろうが、この適用は続く添付の請求の範囲によってのみ限定される。補正請求の範囲１）直接電子リンク又は直接光リンクを介して、あるいはヒューマンマシンインタフェースを介してプラント（１０５／２０５）に接続し、前記プラントを制御するコンピュータシステムにおいて、各々が少なくとも３つの入力端子、すなわち、目標信号を受信する目標入力端子と、制御されるプラントからの誤差信号を受信する誤差信号入力端子と、干渉信号（Ｕ_ｘ）を受信する干渉入力端子とを有し、制御信号を発生し且つ出力する少なくとも２つのサブコントローラ（２０２）と；前記サブコントローラから出力される制御信号を受信する入力端子を有し且つ前記サブコントローラ出力信号を干渉信号として前記サブコントローラヘ送信する干渉出力端子を有し、且つ制御下にあるプラントヘ制御信号を送信する制御出力端子を有し、前記少なくとも２つのサブコントローラ（２０２）からの前記制御信号を受信する相互結合手段（２０１）とを具備し、前記制御信号は、プラントの安定度条件とは無関係に安定しているコンピュータシステム。２）サブコントローラが発生する制御信号は制御信号のシーケンスから構成されていることをさらに特徴とする請求項１記載のコントローラユニット。３）前記干渉入力は干渉入力信号のシーケンスから構成されていることをさらに特徴とする請求項１記載のコントローラユニット。４）サブコントローラ（２０２）はスケーリングファクタ情報をネットワークへ送信する追加の出力端子を有することを特徴とする請求項１記載のコントローラユニット。５）サブコントローラ（２０２）はネットワークからスケーリングファクタ情報を受信する追加の入力端子を有することを特徴とする請求項１記載のコントローラユニット。６）サブコントローラ（２０２）は出力される制御信号を、相互結合ネットワークから受信したスケーリングファクタを表わす値だけ縮小することができることを特徴とする請求項１記載のコントローラユニット。７）相互結合手段（２０１）は各サブコントローラ（２０２）からスケーリングファクタ情報を受信する入力端子を有することを特徴とする請求項１記載のコントローラユニット。８）相互結合手段（２０１）は各サブコントローラ（２０２）ヘスケーリングファクタ情報を送信する出力端子を有することを特徴とする請求項１記載のコントローラユニット。９）相互結合手段（２０１）は各サブコントローラ（２０２）からスケーリングファクタ情報を受信する入力端子と、各サブコントローラ（２０２）へ前記スケーリングファクタ情報を送信する出力端子とを有することを特徴とする請求項１記載のコントローラユニット。１０）ユーザ（１１５）は前記相互結合手段（２０１）の入力のどれが出力されるかを確定することを特徴とする請求項９記載のコントローラユニット。１１）相互結合手段（２０１）は、全てのコントローラへ送信するための正しいスケーリングファクタを所定の基準に基づいて確定する分類装置をさらに具備することを特徴とする請求項９記載のコントローラユニット。１２）コントローラユニットを使用してプラント（１０５／２０５）を制御する方法において、（Ａ）第１に：（ｉ）前記コントローラ手段ごとに、制御されている変数を識別する目標モデルを決める過程と；（ii）目標プロセッサ（１０１）、外乱プロセッサ（１１１）及び干渉プロセッサ（３０６）に関わるユーザ定義制御法則、あるいは３つのプロセッサ全てに関わる大域法則のいずれかを選択する過程と；（Ｂ）次に任意の順序をもって：（ｉ）ユーザ（１１５）にコントローラ手段ごとの設定値を調整させる過程と；（ii）前記制御法則に従うプロセッサ手段を介してベースライン目標制御信号（Ｕ_R）を発生する過程と：（iii）プロセッサ手段を介してプラント（１０５／２０５）からの出力（Ｙ）と、目標モデルにより発生される期待出力との偏差に基づくが、既に修正信号が発生されている外乱を含まない外乱修正信号（Ｕ_D）を発生する過程と；（iv）プロセッサ手段（３０６）を介して、その他のコントローラ（２０２）が制御下にあるプロセスに及ぼす影響に基づくが、既に修正信号が発生されている出力を含まない干渉修正信号Ｕ_Iを発生する過程と；（Ｃ）次に、Ｕ_Rと、Ｕ_Dと、Ｕ_Iとを組み合わせて、制御法則に違反しないように制御量に関わる固有安定制御信号を生成する過程と; （Ｄ）次に、（ｉ）その制御信号を制御下にある変数へ伝送する過程と；（ii）制御信号が干渉するような前記コントローラ（２０２）へ制御信号を伝送する過程とから成ることを特徴とする方法。１３）コントローラを使用してプラント（１０５／２０５）を制御する方法において、（Ａ）第１に：（ｉ）前記コントローラ手段ごとに、制御されている変数を識別する目標モデルを決める過程と；（ii）目標プロセッサ、外乱プロセッサ及び干渉プロセッサに関わるユーザ定義制御法則、あるいはコントローラ手段全てに関わる大域法則を選択する過程と；（Ｂ）次に任意の順序で：（ｉ）ユーザにコントローラ手段ごとに設定値を調整させる過程と；（ii）各制御手段で前記制御法則に従うプロセッサ手段を介してベースライン目標制御信号（Ｕ_R）を発生する過程と；（iii）各制御手段でプロセッサ手段を介してプラントからの出力（Ｙ）と、目標モデルにより発生される期待出力との偏差に基づくが、既に修正信号が発生されている外乱を含まない外乱修正信号（Ｕ_D）を発生する過程と；（iv）各制御手段でプロセッサ手段を介して、その他のコントローラが制御下にあるプロセスに及ぼす影響に基づくが、既に修正信号が発生されている出力を含まない干渉修正信号（Ｕ_I）を発生する過程と；（Ｃ）各制御手段でＵ_Rと、Ｕ_Dと、Ｕ_Iとをスケーリングして、制御法則に違反しないように制御量に関わる固有安定制御信号を生成する過程と；（Ｄ）各制御手段でスケーリング済ファクタを他の全ての制御手段へ伝送する過程と; （Ｅ）Ｕ_R，Ｕ_D及びＵ_Iの組み合わせ信号を最小のスケーリング済ファクタだけ縮小する過程と；（Ｆ）次に、（ｉ）制御信号を制御下にある変数へ伝送する過程と; （ii）制御信号が干渉するような前記制御手段へ制御信号を伝送する過程とから成ることを特徴とする方法。１４）コントローラユニット（２０２）は：ユーザ制御設定値を示す目標信号を受信する目標入力端子を有し、確定したユーザ定義経路に沿って前記プラント（１０５）を前記プラントからの出力信号（Ｙ）により指示されるような所望の状態へ移行させることができるベースライン制御信号のシーケンスを発生する目標プロセッサ（１０１）と；同様に前記目標信号を受信する入力端子を有し、前記ユーザ定義経路に沿った任意の時点における前記プラントの期待出力を表わす信号のシーケンスを発生し且つ出力するフィードフォワード経路モデル（１０６）と；実際のプラント出力と予測プラント出力との差を表わす誤差信号のシーケンスを受信する入力端子を有し、制御法則に基づいて修正制御信号のシーケンスを発生し且つ出力する外乱プロセッサ（１１１）と；実際のプラント出力と予測プラント出力との差を表わす誤差信号のシーケンスを受信する入力端子を有し、外乱プロセッサが既に処理し終わっている外乱を表わす信号のシーケンスを出力として発生するフィードバックモデル（１０７／１０８）と；フィードバックループモデル（１０７／１０８）及びフィードフォワード経路モデル（１０６）からの出力シーケンス並びに期待干渉と、プラント内に存在している干渉との差を表わすシーケンスを受信するための入力端子と、３つの入力シーケンスの要素ごとの合計から構成されている出力シーケンスを生成する出力手段とを有する目標モデル合計ユニット（１１０）と；目標モデル合計ユニットからの信号のシーケンスを受信するための入力端子及びプラント（１０５／２０５）からの出力（Ｙ）を受信するための入力端子と、シーケンスの第１の項とプラント出力（Ｙ）との差から構成されている出力シーケンスを生成するための出力手段とを有する外乱プロセッサ合計ユニット（１１４）と；目標プロセッサ（１０１）及び外乱プロセッサ（１１１）からの出力シーケンスを受信するための入力端子と、２つの入カシーケンスの要素ごとの合計から構成されている出力シーケンスを生成する出力端子とを有する目標プロセッサ合計ユニット（１０２）と；制御下にあるプラントのモデルを含み、各々が他のコントローラユニット（２０２）からの制御信号のシーケンスを受信するための入力端子を有し且つ各々の入カシーケンスが制御下にあるプラントに及ぼす影響を表わす出力信号のシーケンスをそれぞれ発生する１つ又は複数の干渉モデル（３０４）と；１つ又は複数の干渉モデル（３０４）からのプラント制御シーケンスを受信するための入力手段と、２つの入カシーケンスの要素ごとの合計から構成されているシーケンスを出力する出力手段とを有する干渉モデル合計ユニット（３０２）と；期待干渉と、プラント（１０５／２０５）内に存在している干渉との差を表わす信号のシーケンスを受信する入力端子を有し、出力として修正制御信号のシーケンスを発生する干渉プロセッサ（３０６）と；干渉プロセッサ（３０６）からの信号のシーケンスを受信するための入力手段を有し且つ干渉プロセッサ（３０６）が既に修正信号を発生している干渉信号を表わす信号のシーケンスを発生する干渉予測子（３０５）と；干渉モデル合計手段（３０２）からの出力シーケンス及び干渉予測子（３０５）からの出力シーケンスを受信するための入力手段と、２つの入力シーケンスの要素ごとの合計から構成されているシーケンスを出力する出力手段とを有する干渉予測子合計ユニット（３０３）と；目標プロセッサ合計ユニット（１０２）及び干渉プロセッサ（３０６）からの出力シーケンスを受信するための入力端子と、出力が２つの入カシーケンスの要素ごとの合計であるようなプラント制御シーケンスを出力する出力手段とを有する干渉プロセッサ合計ユニット（３０１）とを具備し、前記フィードバックループモデル（１０７／１０８）と前記外乱プロセッサ（１１１）はその入力を外乱プロセッサ合計ユニット（１１４）から獲得し且つ前記目標モデル合計ユニット（１０２）と前記干渉プロセッサ（３０６）は前記干渉予測子（３０５）から入力を獲得することをさらに特徴とする請求項１記載のコントローラ。１５）干渉プロセッサ合計手段は出力シーケンスの各項を要素のうち１つ又は２つ以上がユーザ定義限界を越えたときに同じ割合ずつ縮小することを特徴とする請求項１４記載のコントローラユニット。１６）前記目標プロセッサ合計手段は外乱プロセッサ出力シーケンスの各項を、目標プロセッサシーケンスと共に加算される要素のうち１つ又は２つ以上がユーザ定義限界を越えると考えられるときに同じ割合ずつ縮小することを特徴とする請求項１４記載のコントローラユニット。１７）前記干渉プロセッサ合計手段は干渉プロセッサ出力シーケンスの各項を、目標プロセッサ合計手段の出力シーケンスと共に加算される要素のうち１つ又は２つ以上がユーザ定義限界を越えると考えられるときに同じ割合ずつ縮小することを特徴とする請求項１４記載のコントローラユニット。

Claims

【特許請求の範囲】１）プラントを制御する予測コントローラユニットとして動作可能であり且つ直接電子リンク又は直接光リンクを介して、あるいはヒューマンマシンインタフェースを介して前記プラントに持続するコンピュータシステムにおいて、少なくとも３つの入力端子と、目標信号を受信する目標入力端子と、制御されるプラントから誤差信号を受信する誤差信号入力端子と、干渉信号Ｕ_xを受信する干渉入力端子とをそれぞれ有し、制御信号を発生し且つ出力する１つ又は複数のサブコントローラと；前記サブコントローラから出力される制御信号を受信する入力端子を有し、前記サブコントローラ出力信号を前記サブコントローラへ干渉信号として送信する干渉出力端子を有し、且つ制御信号を制御下にあるプラントへ送信する制御出力端子を有し、前記１つ又は複数のサブコントローラから前記制御信号を受信する相互結合装置とを具備するコントローラユニット。２）前記サブコントローラが発生する制御信号は制御信号のシーケンスから構成されている請求項１記載のコントローラユニット。３）前記干渉入力は干渉入力信号のシーケンスから構成されている請求項１記載のコントローラユニット。４）前記サブコントローラはスケーリングファクタ情報をネットワークへ送信する追加の出力端子を有する請求項１記載のコントローラユニット。５）前記サブコントローラはネットワークからスケーリングファクタ情報を受信する追加の入力端子を有する請求項１記載のコントローラユニット。６）前記サブコントローラは出力される制御信号を、相互結合ネットワークから受信したスケーリングファクタを表わす値だけ縮小することができる請求項１記載のコントローラユニット。７）前記相互結合手段は各サブコントローラからスケーリングファクタ情報を受信する入力端子を有する請求項１記載のコントローラユニット。８）前記相互結合手段は各サブコントローラへスケーリングファクタ情報を送信する出力端子を有する請求項１記載のコントローラユニット。９）前記相互結合手段は各サブコントローラからスケーリングファクタ情報を受信する入力端子と、各サブコントローラへ前記スケーリングファクタ情報を送信する出力端子とを有する請求項１記載のコントローラユニット。１０）ユーザは前記相互結合手段の入力のどれが出力されるかを確定する請求項９記載のコントローラユニット。１１）前記相互結合ネットワークは、全てのコントローラへ送信するための正しいスケーリングファクタを所定の基準に基づいて確定する分類装置をさらに具備する請求項９記載のコントローラユニット。１２）請求項１記載のコントローラユニットを使用してプラントを制御する方法において、（Ａ）第１に：（i）前記コントローラ手段ごとに、制御されている変数を識別する目標モデルを定義する過程と；（ii）目標プロセッサ、外乱プロセッサ及び干渉プロセッサに関わるユーザ定義制御法則、あるいは３つのプロセッサ全てに関わる大域法則のいずれかを選択する過程と；（Ｂ）次に任意の順序をもって：（i）ユーザにコントローラ手段ごとの設定値を調整させる過程と；（ii）前記制御法則に従うプロセッサ手段を介してベースライン目標制御信号（Ｕ_R）を発生する過程と；（iii）プロセッサ手段を介してプラントからの出力と、目標モデルにより発生される期待出力との偏差に基づくが、既に修正信号が発生されている外乱を含まない外乱修正信号（Ｕ_D）を発生する過程と；（iv）プロセッサ手段を介して、その他のコントローラが制御下にあるプロセスに及ぼす影響に基づくが、既に修正信号が発生されている出力を含まない干渉修正信号Ｕ_Iを発生する過程と；（Ｃ）次に、Ｕ_Rと、Ｕ_Dと、Ｕ_Iとを組み合わせて、制御法則に違反しないように制御量に関わる制御信号を生成する過程と；（Ｄ）次に、（i）その制御信号を制御下にある変数へ伝送する過程と；（ii）制御信号が干渉するような前記コントローラへ制御信号を伝送する過程とから成る方法。１３）請求項１記載のコントローラを使用してプラントを制御する方法において、（Ａ）第１に：（i）前記コントローラ手段ごとに、制御されている変数を識別する目標モデルを定義する過程と；（ii）目標プロセッサ、外乱プロセッサ及び干渉プロセッサに関わるユーザ定義制御法則、あるいはコントローラ手段全てに関わる大域法則を選択する過程と；（Ｂ）次に任意の順序で：（i）ユーザにコントローラ手段ごとに設定値を調整させる過程と；（ii）各制御手段で前記制御法則に従うプロセッサ手段を介してベースライン目標制御信号（Ｕ_R）を発生する過程と；（iii）各制御手段でプロセッサ手段を介してプラントからの出力と、目標モデルにより発生される期待出力との偏差に基づくが、既に修正信号が発生されている外乱を含まない外乱修正信号（Ｕ_D）を発生する過程と；（iv）各制御手段でプロセッサ手段を介して、その他のコントローラが制御下にあるプロセスに及ぼす影響に基づくが、既に修正信号が発生されている出力を含まない干渉修正信号（Ｕ_I）を発生する過程と；（Ｃ）各制御手段でＵ_Rと、Ｕ_Dと、Ｕ_Iとをスケーリングして、制御法則に違反しないように制御量に関わる制御信号を生成する過程と；（Ｄ）各制御手段でスケーリング済ファクタを他の全ての制御手段へ伝送する過程と；（Ｅ）Ｕ_R，Ｕ_D及びＵ_Iの組み合わせ信号を最小のスケーリング済ファクタだけ縮小する過程と；（Ｆ）次に、（i）制御信号を制御下にある変数へ伝送する過程と；（ii）制御信号が干渉するような前記制御手段へ制御信号を伝送する過程とから成る方法。１４）プラントを制御するコントローラユニットにおいて、目標信号を受信する目標入力手段を有し且つ前記プラントを確定ユーザ定義経路に沿って所望の状態へ移行させることができるベースライン制御信号を発生するように動作可能である目標プロセッサと；前記経路に沿った任意の時点における前記プラントの期待出力を表わす信号を発生し且つ出力する目標モデルと；誤差信号を受信する入力端子を有し且つ修正制御信号を発生し、出力するように動作可能である外乱プロセッサと；他のコントローラ出力端子からの入力端子を有し且つ修正制御信号を発生し、出力するように動作可能である干渉プロセッサと；前記プロセッサの各々はユーザが定義する動作モードを有することと；前記プロセッサの動作を協調させる手段とを具備するコントローラユニット。１５）プラントを制御するコントローラユニットにおいて、目標信号を受信する目標入力手段を有し且つ前記プラントを確定ユーザ定義経路に沿って所望の状態へ移行させることができるベースライン制御信号のシーケンスを発生するように動作可能である目標プロセッサと；前記経路に沿った任意の時点における前記プラントの期待出力を表わす信号のシーケンスを発生し且つ出力する目標モデルと；誤差信号のシーケンスを受信する入力端子を有し且つ修正制御信号をシーケンスを発生し、出力するように動作可能である外乱プロセッサと；他のコントローラ出力からの入力端子を有し且つ修正制御信号のシーケンスを発生し、出力するように動作可能である干渉プロセッサであって、前記プロセッサの各々はユーザが定義する動作モードを有するものと；前記プロセッサの動作を協調させる手段とを具備するコントローラユニット。１６）コントローラユニットは：設定値を示す目標信号を受信する目標入力端子を有し、且つユーザ制御設定値に応答して、前記プラントを確定ユーザ定義経路に沿って出力信号により指示されるような所望の状態へ移行させることができるベースライン制御信号のシーケンスを発生する目標プロセッサと；同様に前記目標信号を受信する入力端子を有し、ユーザ制御設定値に応答して、前記ユーザ定義経路に沿った任意の時点における前記プラントの期待出力を表わす信号のシーケンスを発生し且つ出力するフィードフォワード経路モデルと；実際のプラント出力と予測プラント出力との差を表わす誤差信号のシーケンスを受信する入力端子を有し且つ制御法則に基づいて修正制御信号のシーケンスを発生し、出力する外乱プロセッサと；実際のプラント出力と予測プラント出力との差を表わす誤差信号のシーケンスを受信する入力端子を有し且つ外乱プロセッサが既に処理した外乱を表わす信号のシーケンスを発生し、出力するように動作可能であるフィードバックループモデルと；フィードバックループモデル及びフィードフォワード経路からの出力シーケンス並びに期待干渉と、プラント内に存在している干渉との差を表わすシーケンスを受信するための入力端子と、それら３つの入力シーケンスの要素ごとの合計から構成されている出力シーケンスを生成する出力手段とを有する目標モデル合計ユニットと；目標モデル合計ユニットからの信号のシーケンスを受信するための入力端子と、プラントからの出力を受信するための入力端子と、シーケンスの第１の項とプラント出力との差から構成されている出力シーケンスを生成する出力手段とを有する外乱プロセッサ合計ユニットと；目標プロセッサ及び外乱プロセッサからの出力シーケンスを受信するための入力端子と、それら２つの入力シーケンスの要素ごとの合計から構成されている出力シーケンスを生成する出力端子とを有する目標プロセッサ合計ユニットと；他のコントローラユニットからの制御信号のシーケンスを受信するための入力端子を有する制御下にあるプラントのモデルを含み且つそれぞれ、各入力シーケンスが制御下にあるプラントに及ぼす影響を表わす出力信号のシーケンスを発生することができる１つ又は複数の干渉モデルと；１つ又は複数の干渉モデルからのプラント制御シーケンスを受信するための入力手段と、２つの入力シーケンスの要素ごとの合計から構成されているシーケンスを出力する出力手段とを有する干渉モデル合計ユニットと；期待干渉と、プラント内に存在している干渉との差を表わす信号のシーケンスを受信する入力端子を有し且つ修正制御信号のシーケンスを発生し、出力するように動作可能である干渉プロセッサと；干渉プロセッサからの信号のシーケンスを受信するための入力手段を有し且つ干渉プロセッサが既に修正信号を発生している干渉信号を表わす信号のシーケンスを発生する干渉予測子と；干渉モデル合計手段からの出力シーケンス及び干渉予測子からの出力シーケンスを受信するための入力手段と、それら２つの入力シーケンスの要素ごとの合計から構成されているシーケンスを出力する出力手段とを有する干渉予測子合計ユニットと；目標プロセッサ合計手段及び干渉プロセッサからの出力シーケンスを受信するための入力端子と、出力が２つの入力シーケンスの要素ごとの合計であるようなプラント制御シーケンスを出力する出力手段とを有する干渉プロセッサ合計ユニットとを具備し、前記フィードバックループモデル及び前記外乱プロセッサはその入力を外乱プロセッサ合計ユニットから獲得し且つ前記目標モデル合計ユニット及び前記干渉プロセッサユニットは入力を前記干渉予測子ユニットから獲得する請求項１記載のコントローラ。１７）前記干渉プロセッサ合計手段は出力シーケンスの各項を要素のうち１つ又は２つ以上がユーザ定義限界を越えたときに同じ割合ずつ縮小する請求項１４記載のコントローラユニット。１８）前記目標プロセッサ合計手段は外乱プロセッサ出力シーケンスの各項を、目標プロセッサシーケンスと共に加算される要素のうち１つ又は２つ以上がユーザ定義限界を越えると考えられるときに同じ割合ずつ縮小する請求項１４記載のコントローラユニット。１９）前記干渉プロセッサ合計手段は干渉プロセッサ出力シーケンスの各項を、目標プロセッサ合計手段の出力シーケンスと共に加算される要素のうち１つ又は２つ以上がユーザ定義限界を越えると考えられるとき同じ割合ずつ縮小する請求項１４記載のコントローラユニット。２０）請求項１３記載のコントローラユニットを使用してプラントを制御する方法において、（Ａ）第１に：（i）制御下にあるプロセスを識別する目標モデルを定義する過程と；（ii）目標プロセッサ、外乱プロセッサ及び干渉プロセッサに関わるユーザ定義制御法則、あるいは全てに関わる大域法則を選択する過程と；（iii）干渉プロセッサに対する入力を選択する過程と；（Ｂ）次に任意の順序で：（i）ユーザに設定値を調整させる過程と；（ii）前記制御法則に従うプロセッサ手段を介してベースライン目標制御信号（Ｕ_R）を発生する過程と；（iii）プロセッサを介してプラントからの出力と、目標モデルにより発生される期待出力との偏差に基づくが、既に修正信号が発生されている外乱を含まない外乱修正信号（Ｕ_D）を発生する過程と；（iv）プロセッサ手段を介してその他のコントローラが制御下にあるプロセスに及ぼす影響に基づくが、既に修正信号が発生されている出力を含まない干渉修正信号（Ｕ_I）を発生する過程と；（v）次に、Ｕ_Rと、Ｕ_Dと、Ｕ_Iとを組み合わせて、制御法則に違反しないように前記プラントに関わる制御信号を発生する過程と；（Ｃ）次に、前記プラントを制御状態に置くために前記プラントに制御信号を供給する過程とから成る方法。