JPH0843691A

JPH0843691A - 光入出力インタフェース

Info

Publication number: JPH0843691A
Application number: JP19468094A
Authority: JP
Inventors: Takeshi Kato; 猛加藤; Fumio Yuki; 文夫結城; Katsuya Tanaka; 勝也田中
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-07-27
Filing date: 1994-07-27
Publication date: 1996-02-16

Abstract

(57)【要約】【目的】データ転送スループットとチャネル接続密度
を向上するプロセッサの光入出力インタフェースを提供
することにある。【構成】プロセッサ(130)のボード(120)に接続される
トランシーバモジュール(100)は、複数のマルチチャネ
ルトランスミッタ(10)及び複数のマルチチャネルレシー
バ（１０）とレセプタクルハウジング(40)とサブストレ
ート(20)と入出力ピン(30)を有しており、トランシーバ
モジュール(100)に接続されるファイバモジュール（波
線で示されている。詳細は別図）は複数のマルチチャネ
ルフェルールとファイバケーブルとプラグハウジングを
有している。上記トランスミッタ及びレシーバはマルチ
チャネル回路チップ(11)とマルチチャネル光デバイス・
アレイ・チップ(12)とマイクロ・レンズ・アレイ・チッ
プ(16)を有している。また、１５はマルチチャネル光コ
ネクタ・スリーブである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はプロセッサのデータ送受
信を行なう光入出力インタフェースに係り、特にデータ
転送スループット及び実装密度の向上に好適なインタフ
ェース構造に関する。

【０００２】

【従来の技術】従来、光入出力インタフェースには、例
えば、アイビーエム・ジャーナル・オブ・リサーチ・ア
ンド・デベロップメント、第３６巻、第４号、第５５３
頁から第５７６頁、１９９２年（ＩＢＭＪｏｕｒｎａ
ｌｏｆＲｅｓｅａｒｃｈ＆Ｄｅｖｅｌｏｐｍｅ
ｎｔ，ｖｏｌ．３６，ｎｏ．４，ｐｐ．５５３−５７
６，１９９２）と、プロシーディングス・オブ・４３・
エレクトロニック・コンポーネンツ・アンド・テクノロ
ジー・コンファレンス、第７９５頁から第８０１頁、１
９９３年（Ｐｒｏｃｅｅｄｉｎｇｓｏｆ４３ｒｄ
ＥｌｅｃｔｒｏｎｉｃＣｏｍｐｏｎｅｎｔｓａｎｄ
ＴｅｃｈｎｏｌｏｇｙＣｏｎｆｅｒｅｎｃｅ，ｐ
ｐ．７９５−８０１，１９９３）に記載のものが知られ
ている。

【０００３】前者の文献の光入出力インタフェースは、
コンピュータ・システムのシリアル・データ・リンク、
例えば中央演算処理装置とディスク記憶装置との間のイ
ンタコネクションに用いられている。このインタフェー
スは、トランスミッタ−レシーバ・サブアセンブリとジ
ャンパ・ケーブル・アセンブリから構成されている。入
出力１本ずつ合計２本のデータ・チャネルを有してお
り、１チャネル当たり２００Ｍｂｉｔ／ｓｅｃの信号伝
送を行なっている。トランスミッタ−レシーバ・サブア
センブリは、１個のトランスミッタと、１個のレシーバ
と、これらを収容するコネクタ・レセプタクル・ハウジ
ングから成る。トランスミッタは１個の発光ダイオード
とドライバ回路から成り、レシーバは１個のホトダイオ
ードとアンプ回路及びコンパレータ回路から成る。トラ
ンスミッタとレシーバは、それぞれデュアル・イン・ラ
イン型メタル・パッケージに実装されている。２個のパ
ッケージの入出力ピンは、プロセッサが搭載された配線
ボードのエッジの表面に接続される。ジャンパー・ケー
ブル・アセンブリは、２芯マルチモード光ファイバ・ケ
ーブルと、コネクタ・プラグ・ハウジングから成る。２
本のファイバは、２本のフェルールにより終端されてい
る。ファイバと、発光ダイオードまたはホトダイオード
とは、パッケージに設けられたスリーブにフェルールを
挿入することによって、光学的に結合される。

【０００４】後者の文献の光入出力インタフェースは、
通信交換システムやコンピュータ・システムのボード・
ツー・ボード・インタコネクションに向けて研究されて
いるパラレル・データ・リンクである。出力チャネル１
８本のトランスミッタ・モジュールおよび入力チャネル
１８本のレシーバ・モジュールと、１８芯ファイバ・リ
ボン・ケーブルとから構成されており、１チャネル当た
り１Ｇｂｉｔ／ｓｅｃの伝送実験結果が示されている。
トランスミッタ・モジュールは、１８エレメントのレー
ザ・ダイオード・アレイと、ドライバ・アレイ回路と、
ファイバ・リボン・ケーブルから成る。レシーバ・モジ
ュールは、１８エレメントのホトダイオード・アレイ
と、アンプ・アレイ回路及び信号判定回路と、ファイバ
・リボン・ケーブルから成る。これらのモジュールは、
それぞれクワッド・フラット・パッケージに実装され、
プリント配線ボードの表面中央に接続されている。ファ
イバ・リボン・ケーブルは、１８本のマルチモード・フ
ァイバから成る。リボンの終端は、シリコン基板に形成
されたＶ溝によりファイバ・アレイとして配列されて、
レーザダイオード・アレイまたはホトダイオード・アレ
イに結合されている。シリコン基板は、アライメント・
ピンとネジによりモジュールに固定されている。なお、
後者の文献には、配線ボード上のモジュール・フットプ
リント面積を低減するための計画が示されている。概念
図によると、光デバイス・アレイをデュアル・イン・ラ
イン・パッケージに実装することにより、モジュールを
配線ボードのエッジの表面にマウントしている。

【０００５】

【発明が解決しようとする課題】高速並列計算機や広帯
域交換機等の高性能プロセッサでは、データ転送スルー
プットと実装密度の向上が求められている。しかし、電
気的なインタコネクションでは、特にラック・ツー・ラ
ック・レベルやボード・ツー・ボード・レベルにおいて
ボトル・ネックが生じている。コンベンショナルな同軸
ケーブルでは、周波数帯域と導体径、すなわち転送速度
と配線密度とがトレードオフの関係にあるからである。
そこで、電気配線技術の限界を打ち破るブレークスルー
として、上述したようなファイバ・ケーブルによる光デ
ータ・リンク・インタフェースが検討されてきた。実用
例としては、上述した転送スループット２００Ｍｂｉｔ
／ｓｅｃ（〜２０ＭＢｙｔｅ／ｓｅｃ）の単チャネル・
シリアル・リンクがある。また、さらに高スループット
化を図るために、データ幅すなわちチャネル数と１チャ
ネル当たりのデータ転送速度を上げる試みが成されてい
る。上述した１８Ｇｂｉｔ／ｓｅｃ（〜２ＧＢｙｔｅ／
ｓｅｃ）のマルチチャネル・パラレル・リンクは、研究
の一例である。今後もプロセッサの高性能化に伴って、
光入出力インタフェースの転送スループットと実装密度
に対する要求はさらに強まると予想される。

【０００６】上記従来技術のマルチチャネル光インタフ
ェースでは、光素子をモノリシックに集積したアレイ・
デバイスとファイバ・リボン・ケーブルにより構成され
ている。チャネル数を増やすためには、光デバイス・ア
レイの集積度とファイバ・リボンの芯線数を増さねばな
らない。しかしながら、光デバイスの高集積化はチップ
歩留まりの低下すなわちコストの増大を招く。リボンの
多芯化は機械的応力に対する信頼性低下を招来し、現実
的な選択とは言い難い（日本国内では、８から１２チャ
ネルの多芯ファイバしか実用化されていない）。転送速
度すなわち送受信回路の動作速度については、高密度化
と低消費電力化を図る必要があるため、大容量・長距離
通信基幹システムのような数Ｇｂｐｓを超える高速化は
困難である。したがって、従来技術のスループットは約
５ＧＢ／ｓが限界と考えられる。

【０００７】配線ボードへの実装に関しては、従来技術
ではトランスミッタおよびレシーバのパッケージを配線
ボードの表面に直接実装する方法を採用している。チャ
ネル接続密度は、パッケージ面積と光素子やファイバの
配列密度によって決まる。上記シリアル・リンクの接続
密度は約０．１７チャネル／ｃｍ²、上記パラレル・リ
ンクは約１．７チャネル／ｃｍ²である。後者は、光素
子のモノリシック集積とファイバのリボン集束により
（２５０μｍピッチ）、前者よりも約１０倍改善されて
いる。アレイ集積ピッチは、エレメント間の電気的・熱
的な干渉を防ぐために１００μｍ程度が限界であろう。
リボンの芯線ピッチは、ファイバ芯線の直径１２５μｍ
以下には詰められない。芯線を細くしてピッチを低減す
ることも考えられるが、強度や信頼性の点から極端に細
い芯線は実用的でない。したがって、従来技術による接
続密度の上限は５チャネル／ｃｍ²程度と見積もられ
る。以上述べたように、従来技術の光入出力インタフェ
ースでは、将来の高性能プロセッサからの要求に応え切
れなくなる。そこで、本発明は、更なる高スループット
化と高密度化を実現する手段を提供することを狙いとす
る。

【０００８】本発明の第１の目的は、従来技術の限界要
因であった光デバイス・アレイの歩留まりやファイバ・
ケーブルの信頼性等に配慮しつつ、データ幅すなわちチ
ャネル数を増やし、且つ配線ボードへの実装面積を低減
することにある。また、本発明の第２の目的は、同等の
実装面積においてさらにチャネル数を倍加することにあ
る。また、本発明の第３の目的は、チャネル数すなわち
総発熱量が増えたインタフェースを効率的に冷却するこ
とにある。また、本発明の第４の目的は、マルチチャネ
ル光デバイスまたはマルチチャネル・ファイバへの塵埃
の付着による光パワー損失を防止することにある。ま
た、本発明の第５の目的は、多芯ファイバ・ケーブルの
終端部における混線、または局所的なベンディングによ
る光パワー損失を防止することにある。また、本発明の
第６の目的は、多数の光デバイスと回路を動作させたこ
とによるグランド電位の変動を抑制することにある。ま
た、本発明の第７の目的は、マルチチャネルの同時切換
等による電源ノイズによるエラーを防止することにあ
る。また、本発明の第８の目的は、多数のチャネルを高
速動作させた際のデータ信号間のスキューを防止するこ
とにある。また、本発明の第９の目的は、多数有るチャ
ネルをさらに実効的に増加させることにある。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、プロセッサの入出力インタフェースであ
って、該プロセッサを備える配線ボードに電気的に接続
されるトランシーバモジュールと、該トランシーバモジ
ュールに光学的に接続される光ファイバモジュールとか
ら成り、前記トランシーバモジュールは、前記プロセッ
サから入力される電気信号を光信号に変換して出力する
複数のマルチチャネルトランスミッタ、および前記ファ
イバモジュールから入力される光信号を電気信号に変換
して出力する複数のマルチチャネルレシーバと、該トラ
ンスミッタおよびレシーバが接続される配線サブストレ
ートと、該サブストレートと前記ボードとを接続する入
出力ピンと、前記トランスミッタおよびレシーバと前記
サブストレートとを収容するレセプタクルハウジングと
を有し、前記トランスミッタおよびレシーバは、光信号
を出射する複数の発光エレメント、および光信号を検出
する複数の受光エレメントから成るマルチチャネル光デ
バイスアレイチップと、該光デバイスアレイチップを駆
動するドライバ回路と、アンプ回路およびコンパレータ
回路とから成るマルチチャネル回路チップと、該回路チ
ップと前記サブストレートを接続する入出力リードと、
前記回路チップと前記光デバイスアレイチップとを収容
するパッケージと、前記光デバイスアレイチップにマル
チチャネル光ファイバアレイを光学的に結合するために
前記パッケージに備わるマルチチャネル光コネクタスリ
ーブとを有しており、前記ファイバモジュールは、複数
のファイバから成る光ファイバケーブルと、前記複数の
ファイバの一部を前記ファイバアレイとして配列して終
端し、前記スリーブに光学的に接続される複数のマルチ
チャネル光コネクタフェルールと、該フェルールを収容
するプラグハウジングとを有するようにしている。ま
た、前記レセプタクルハウジング及び前記プラグハウジ
ングに中板部を有し、該中板部の両面に前記トランスミ
ッタ、レシーバおよび前記フェルールが収容されるよう
にしている。また、前記レセプタクルハウジングの外面
にラジエータ部を有し、該ラジエータ部に前記複数のパ
ッケージのベース部が共通に熱的に接続されるようにし
ている。また、前記レセプタクルハウジングに機械的な
シャッタ部を有し、前記プラグハウジングに機械的なス
ライダ部を有し、該シャッタ部およびスライダ部は前記
トランシーバモジュールへ前記ファイバモジュールを接
続する時に開いて、外す時に閉じてるようにしている。
また、前記プラグハウジングにガイド部を有し、該ガイ
ド部に沿って前記複数のファイバが前記ファイバケーブ
ルと前記フェルールの間で前記ファイバアレイのチャネ
ル数毎に分けられて敷設されるようにしている。また、
前記レセプタクルハウジングの内面にグランド配線部を
有し、該グランド配線部に前記トランスミッタおよびレ
シーバのグランドが接続されるようにしている。また、
前記サブストレートの電源配線部にノイズ除去フィルタ
を有するようにしている。また、前記入出力ピンから入
力される信号の位相をクロック信号に合わせて前記ドラ
イバ回路へ出力するラッチ回路、および前記コンパレー
タ回路から入力される信号の位相をクロック信号に合わ
せて前記ピンへ出力するラッチ回路を前記パッケージま
たは前記サブストレートに有するようにしている。ま
た、前記入出力ピンから入力される信号を多重化して前
記ドライバ回路へ出力するマルチプレクサ回路、および
前記コンパレータ回路から入力される多重化信号を分割
して前記ピンへ出力するデマルチプレクサ回路を前記パ
ッケージまたは前記サブストレートに有するようにして
いる。また、前記中板部の両面にグランド配線部を有
し、該グランド配線部に前記トランスミッタおよびレシ
ーバのグランドが接続されるようにしている。

【００１０】

【作用】上記手段により、光入出力インタフェースの総
合チャネル数を増加させ、且つプロセッサ配線ボードへ
の実装面積を低減でき、データ転送スループットとチャ
ネル接続密度が大幅に向上する。また、インタフェース
の実装面積当たりのチャネル数と接続密度を向上する。
また、効率良い冷却ができ、部品点数と実装面積の増加
を抑えられる。また、スリーブやフェルールへの損傷や
塵埃の付着を防止する。また、ファイバの仕分けが容易
になり、かつファイバの急な曲がりや折れを防止する。
また、トランスミッタとレシーバへ安定したグランドを
供給する。また、トランスミッタとレシーバへの安定な
電源供給を行なえる。また、信号ディレイ間のスキュー
を低減する。また、プロセッサの入出力データに対する
実効的なチャネル数を向上できる。

【００１１】

【実施例】以下、本発明の一実施例を図面と共に説明す
る。図１Ａ、図１Ｂは本発明による一実施例の光入出力
インタフェースの内部構成図、図２は外観構成図であ
る。

【００１２】図１Ａ、図１Ｂ及び図２の構成図におい
て、本実施例の光入出力インタフェース１は、トランシ
ーバ・モジュール１００と光ファイバ・モジュール１１
０から構成されている。トランシーバ・モジュール１０
０は、プロセッサ１３０を備える配線ボード１２０に固
定され、電気的に接続されている。光ファイバ・モジュ
ール１１０は、トランシーバ・モジュール１００に対し
て挿抜可能にされ、トランシーバ・モジュール１００に
光学的に接続される。６０は光ファイバ・ケーブルであ
り、矢印１１１はトランシーバ・モジュール１００に対
する光ファイバ・モジュール１１０の挿抜方向を示す。

【００１３】トランシーバ・モジュール１００は、複数
のマルチチャネル・トランスミッタ１０および複数のマ
ルチチャネル・レシーバ１０と、配線サブストレート２
０と、入出力ピン３０と、レセプタクル・ハウジング４
０から構成されている。インタフェース１の総合チャネ
ル数は、トランスミッタ１０とレシーバ１０それぞれが
有するチャネル数に、トランシーバ・モジュール１００
へトランスミッタ１０およびレシーバ１０を搭載する数
を掛けた数に等しい。

【００１４】トランスミッタ１０はプロセッサ１３０か
ら入力される電気信号を光信号に変換して出力し、レシ
ーバ１０はファイバ・モジュール１１０から入力される
光信号を電気信号に変換してプロセッサ１３０へ出力す
る。トランスミッタ１０およびレシーバ１０は、マルチ
チャネル光デバイス・アレイ・チップ１２と、マルチチ
ャネル回路チップ１１と、入出力リード１３と、パッケ
ージ１４と、マルチチャネル光コネクタ・スリーブ１５
から構成されている。

【００１５】光デバイス・アレイ１２は、光信号を出射
する複数の発光エレメント、および光信号を検出する複
数の受光エレメントをモノリシックに集積した半導体チ
ップから成る。発光エレメントはレーザ・ダイオードま
たは発光ダイオード（比較的低速の場合）から成る。受
光エレメントはＰＩＮ型ホトダイオードまたはＭＳＭ型
ホトディテクタ等から成る。材料組成は、光信号の波長
によって異なるが、例えば波長１．３〜１．５μｍ帯で
はＩｎＰ系半導体、波長０．８μｍ帯ではＧａＡｓ系半
導体またはＳｉ系半導体（受光の場合）が用いられる。
光デバイス・アレイ１２のエレメント数は、チップの取
り扱い（エレメント数が多過ぎるとチップが長細くな
り、ボンディング等の作業性が悪くなる）や歩留まり、
さらに後述するフェルール８０におけるファイバ・アレ
イの配列精度や信頼性等をも考慮して定める。本実施例
の総合チャネル数は、各トランスミッタ１０および各レ
シーバ１０のエレメント数と、トランスミッタ１０およ
びレシーバ１０の個数とによって決まる。従来技術のよ
うにチャネル数の向上を単純にエレメント数の増加のみ
に頼る場合に比べて、本実施例はコストや信頼性に対し
て最適な選択を行なえる効果がある。本実施例では、現
状の技術水準を鑑み、エレメント数を２０以下に設定す
る。

【００１６】トランスミッタ１０の回路チップ１１に
は、光デバイス・アレイ１２の発光エレメントを駆動す
るドライバ回路等が形成されている。レシーバ１０の回
路チップ１１には、受光エレメントの検出電流のアンプ
回路、及び信号を判別するコンパレータ回路等が形成さ
れている。チップ材料は、Ｓｉ系またはＧａＡｓ系半導
体チップから成る。回路チップ１１と光デバイス・アレ
イ１２をモノリシックに集積することも可能ではある
が、本実施例ではプロセス・コストや歩留まりを考慮
し、ディスクリート・チップによって構成する。

【００１７】パッケージ１４はリードフレーム型メタル
・パッケージから成る。パッケージ１４の内部には光デ
バイス・アレイ１２と回路チップ１１が収容されてお
り、リード１３は回路チップ１１とサブストレート２０
を接続している。気密封止は、パッケージ１４にリッド
部（蓋部）を溶接することによって行なわれている。パ
ッケージ１４のベース部（ラジエータ部に接するパッケ
ージ１４の底面）には高熱伝導率のＣｕ−Ｗ合金、その
他の部分には主としてＦｅ−Ｎｉ−Ｃｏ合金が用いられ
ている。パッケージ１４の側面には、光デバイス・アレ
イ１２にファイバ・アレイを光学的に結合するため、ガ
ラス製のマイクロ・レンズ・アレイ・チップ１６が低融
点ガラス等によって固定され、スリーブ１５がＹＡＧレ
ーザ溶接等によって固定されている。スリーブ１５は主
としてＦｅ−Ｎｉ−Ｃｏ合金から成り、後述するフェル
ール８０の挿入孔とアライメント機構を有している。

【００１８】サブストレート２０は小型のプリント配線
基板から成り、トランスミッタ１０およびレシーバ１０
への信号配線が形成されている。その他、電源配線、グ
ランド配線、場合によってはクロック配線等、複数のト
ランスミッタ１０およびレシーバ１０に対する共通的な
分配配線が形成されているので、ボード１２０では分配
配線を省略できる効果がある。なお、電源配線にはノイ
ズ除去フィルタ２１が接続されており、多数のチャネル
の同時切替ノイズ等を除去する効果を有している。サブ
ストレート２０は、入出力ピン３０によってボード１２
０に接続されている。パッケージ１４をサブストレート
２０とピン３０を介してボード１２０に接続することに
よって、インタフェース１のボード１２０への実装面積
としては、ピン３０の接続面積と後述する固定部４２の
取付け面積しか必要ではなくなる。したがって、従来技
術のようにパッケージを直接ボードに実装する場合に比
べて、ボード実装面積を大幅に低減できる効果がある。

【００１９】レセプタクル・ハウジング４０は、プラス
チック・ポリイミド樹脂のモールドによって成形されて
おり、中板部４１、固定部４２、ラジエータ部４３、シ
ャッタ部４４が設けられている。レセプタクル・ハウジ
ング４０は、固定部４２でネジ等によりボード１２０に
取り付けられている。中板部４１の両面には、トランス
ミッタ１０およびレシーバ１０とサブストレート２０が
収容されている。これにより、中板部４１を設けない場
合に比べて、トランスミッタ１０およびレシーバ１０の
実装密度と総合チャネル数を倍加できる効果がある。中
板部４１の両面にはイオン・プレーティング等によって
金属コーティングが形成され、グランド配線部が構成さ
れている。このグランド配線部のコーティング面にメタ
ル・パッケージ１４の外面とサブストレート２０のグラ
ンド配線を接続することにより、グランドを安定させて
強化できる効果がある。また、レセプタクル・ハウジン
グ４０内に多数のトランスミッタ１０およびレシーバ１
０とサブストレート２０を収容しなくてもよいような場
合には、中板部４１の必要はなく、このような場合に
は、レセプタクル・ハウジング４０の内面にグランド配
線部を設けるようにすればよい。ラジエータ部４３に
は、複数のパッケージ１４のベース部が熱伝導グリース
等によって共通に熱的に接続されている。トランスミッ
タ１０およびレシーバ１０の各々に個別にフィン等を取
り付ける場合に比べて、部品点数を削減して効率的に冷
却できる効果がある。シャッタ部４４は遮蔽板とバネ等
の機構から成る。トランシーバ・モジュール１００にフ
ァイバ・モジュール１１０を接続する場合にはシャッタ
部４４が開き、外した場合には閉じるので、スリーブ１
５の内部やレンズ・アレイ１６の表面への塵埃の付着を
防止できる効果がある。

【００２０】ファイバ・モジュール１１０は、光ファイ
バ・ケーブル６０と、複数のマルチチャネル光コネクタ
・フェルール８０と、プラグ・ハウジング９０から構成
されている。ファイバ・ケーブル６０は、複数のファイ
バ７０と樹脂被覆から構成されている。ファイバ７０は
シングルモードまたはマルチモード（比較的短距離また
は低速の場合）の石英ガラス・ファイバから成る。ファ
イバ７０は、光デバイス・アレイ１２のエレメント数に
対応する本数毎に分けられて、後述するガイド部９３に
沿って所定の曲率半径で敷設されている。ガイド部９３
がない場合に比べて、混線や局所的なベンディングを防
止できる効果がある。ファイバ７０の終端は、フェルー
ル８０によってファイバ・アレイとして配列されてい
る。フェルール８０は、スリーブ１５に対して挿抜する
ので、堅牢なジルコニア・セラミックから成る。フェル
ール８０の内部には、ファイバ７０を精度良く配列する
ための貫通孔またはＶ溝等が加工されている。

【００２１】プラグ・ハウジング９０は、レセプタクル
・ハウジング４０と同様に樹脂モールドによって成形さ
れており、中板部９１、スライダ部９２、ガイド部９３
が設けられている。複数のフェルール８０は、レセプタ
クル・ハウジング４０におけるトランスミッタ１０およ
びレシーバ１０の配置に対応して、中板部９１の両面に
収容されている。スライダ部９２には、矢印１１１の方
向にスライドするバネ機構と、フェルール８０の貫通孔
が設けられている。ファイバ・モジュール１１０をトラ
ンシーバ・モジュール１００に接続していない場合に
は、スライダ部９２がフェルール８０を覆っている。し
たがって、スライダ部９２には、前述したシャッタ部４
４の機能と同様に、フェルール８０の端面すなわちファ
イバ・アレイの端面に対する損傷や汚れを防護するとい
う効果がある。ファイバ・モジュール１１０をトランシ
ーバ・モジュール１００に接続する場合、図１のトラン
シーバ・モジュール１００の構成図の中に波線で示した
ように、フェルール８０がスライダ部９２より前面に突
き出て、スリーブ１５に挿入される。フェルール８０が
スリーブ１５によって位置決めされることにより、ファ
イバ・アレイが光デバイス・アレイ１２に光学的に結合
される。

【００２２】以上述べた本実施例の構成によれば、複数
のマルチチャネル・トランスミッタ１０および複数のマ
ルチチャネル・レシーバ１０をトランシーバ・モジュー
ル１００に実装し、複数のマルチチャネル・フェルール
８０をファイバ・モジュール１１０に実装することがで
き、インタフェース１のデータ転送スループットとチャ
ネル接続密度を大幅に向上させることが可能である。

【００２３】例えば、トランシーバ・モジュール１００
には、４個の１０チャネル・トランスミッタ１０と４個
の１０チャネル・レシーバ１０を、レセプタクル・ハウ
ジング４０の中板部４１の両面に４個ずつ実装する。フ
ァイバ・モジュール１１０には、８個の１０チャネル・
フェルール８０をプラグ・ハウジング９０の中板部９１
の両面に４個ずつ実装する。トランスミッタ１０とレシ
ーバ１０では、１０個のエレメントがアレイ・ピッチ２
５０μｍでモノリシックに集積された光デバイス・アレ
イ１２と、回路チップ１１を、長さ１０×幅８×高さ５
ｍｍ³程度のパッケージ１４に実装する。フェルール８
０では、直径１２５μｍの１０本のファイバ７０をアレ
イ・ピッチ２５０μｍで終端する。光デバイス・アレイ
１２とファイバ・アレイのチャネル数は、コスト及び信
頼性に十分応え得るように１０チャネルに設計する。１
チャネル当たりのデータ転送速度は、光デバイス・アレ
イ１２と回路チップ１１の性能を考慮し、比較的実現し
易い１Ｇｂｉｔ／ｓｅｃに設計する。レセプタクル・ハ
ウジング４０は、固定部４２で直径２ｍｍ程度のネジに
よりボード１２０に固定する。入出力ピン３０には、信
号２本につき１本程度の電源またはグランドを設けるこ
ととし、ピン・ピッチ５０ｍｉｌでボード１２０の両面
に接続する。

【００２４】このようにして、送信４０チャネル、受信
４０チャネル、合計８０チャネルという、非常に多数の
チャネルを有する光入出力インタフェース１を実用に供
することができる。転送スループットは合計８０Ｇｂｉ
ｔ／ｓｅｃである（８ｂｉｔに冗長１ｂｉｔとクロック
１ｂｉｔを加えて１０チャネルとした場合は８Ｇｂｙｔ
ｅ／ｓｅｃ）。したがって、従来研究例の〜２ＧＢｙｔ
ｅ／ｓｅｃを大きく上回る高スループット化を実現する
ことができる。トランシーバ・モジュール１００のボー
ド１２０への実装面積は、チャネル数が多いにもかかわ
らず、おおよそ長さ８×幅５０ｍｍ²程度に抑えること
できるチャネル数と実装面積からチャネル接続密度を求
めると、２０チャネル／ｃｍ²となる。したがって、従
来研究例の〜１．７チャネル／ｃｍ²に対して１０倍以
上の高密度化を達成することができる。さらに高スルー
プット化を実現する例として（コスト／パフォーマンス
は若干高くなる場合があるが）、トランスミッタ１０と
レシーバ１０のチャネル数を２０、光デバイス・アレイ
１２とファイバ・アレイのピッチを１２５μｍとして、
１チャネル当たりの転送速度を２Ｇｂ／ｓに上げる。こ
の場合は、先に述べた例と同等の実装面積で、１６０チ
ャネル、３２ＧＢ／ｓ、４０チャネル／ｃｍ²の光入出
力インタフェース１を実現することが可能になる。

【００２５】ところで、インタフェース１に入力された
信号がファイバ・ケーブル６０を経てインタフェース１
から出力されるまでのディレイ時間には、光デバイス・
アレイ１２を構成するレーザ・ダイオードの閾値のばら
つきやパターン効果、回路チップ１１のレーザ駆動や信
号識別のばらつき、光デバイス・アレイ１２とファイバ
・アレイとの結合損失のばらつき、ファイバ７０の分散
や長さのばらつき等によってスキューが生じる。このス
キューは、１チャネル当たりの転送速度をかなり上げる
場合には問題になることがある。そこで、回路チップ１
１の入出力データ信号をクロック信号によってラッチす
る回路を用いる。ラッチ回路は、ピン３０またはレシー
バ１０のコンパレータ回路からの入力信号の位相をクロ
ック信号の位相に合わせて、トランスミッタ１０のドラ
イバ回路またはピン３０へ出力するので、スキューの低
減に効果がある。ラッチ回路は、回路チップ１１にモノ
リシックに形成するか、パッケージ１４の内部に回路チ
ップ１１とは別個の回路チップを設けるか、もしくはサ
ブストレート２０に回路パッケージを搭載する等の方法
によって用いられる。また、ファイバ７０がマルチモー
ド・ファイバから成る場合には、伝播モードのばらつき
によるスキューを低減するため、モード・スクランブラ
をファイバ・ケーブル６０に設けることが効果的なこと
がある。

【００２６】インタフェース１の１チャネル当たりの転
送能力と、プロセッサ１３０とインタフェース１との入
出力信号速度との間にギャップがある場合には、マルチ
プレクサ回路とデマルチプレクサ回路が有効である。こ
れらの回路は、上記ラッチ回路と同様に、回路チップま
たは回路パッケージ等の方法で用いられる。マルチプレ
クサ回路は、ピン３０からの入力信号を多重化してトラ
ンスミッタ１０のドライバ回路へ出力する。デマルチプ
レクサ回路は、レシーバ１０のコンパレータ回路からの
入力信号を分割してピン３０へ出力する。したがって、
プロセッサ１３０の入出力信号としては、インタフェー
ス１の総合チャネル数に多重度を掛け合わせた数のデー
タを取り扱うことができるので、実効的なチャネル数を
さらに増加できるという効果がある。先に述べた実施例
ではトランスミッタ１０とレシーバ１０のチャネル数を
２０として合計１６０チャネルのインタフェース１を説
明したが、ここでは２０チャネルのうち１６本のデータ
・チャネルに４多重化信号を載せる。この場合は、プロ
セッサ１３０に対して５１２チャネル、５００ＭＨｚと
いう大容量の入出力データを取り扱うことが可能にな
る。

【００２７】

【発明の効果】本発明によれば、トランシーバ・モジュ
ールに複数個のマルチチャネルのトランスミッタとレシ
ーバを一括して実装し、ファイバ・モジュールには複数
個のフェルールを一括して実装することにより、光入出
力インタフェースの総合チャネル数を増加させ、且つプ
ロセッサ配線ボードへの実装面積を低減できるので、デ
ータ転送スループットとチャネル接続密度の大幅な向上
に効果がある。上記実施例では、従来技術に比べてスル
ープットで４倍以上、接続密度で１０倍以上の効果が示
されている。また、レセプタクル・ハウジングに設けた
中板部にトランスミッタとレシーバを両面実装すること
により、インタフェースの実装面積当たりのチャネル数
と接続密度を２倍に向上できる効果がある。また、レセ
プタクル・ハウジンクのラジエータ部によって複数のト
ランスミッタとレシーバを共通に効率良く冷却でき、部
品点数と実装面積の増加を抑える効果がある。また、レ
セプタクル・ハウジンクのシャッタ部やプラグ・ハウジ
ングのスライダ部によって、スリーブやフェルールへの
損傷や塵埃の付着を防止できる効果がある。また、レセ
プタクル・ハウジンクに設けたガイド部によってファイ
バが仕分け易くなる上、ファイバの急な曲がりや折れを
防止できる効果がある。また、レセプタクル・ハウジン
クに形成したグランド配線部によって、トランスミッタ
とレシーバへ安定したグランドを供給できる効果があ
る。また、サブストレートに接続したノイズ遮蔽フィル
タによってトランスミッタとレシーバへ安定な電源供給
を行なえる効果がある。また、ラッチ回路によって多数
のチャネルの信号ディレイが揃うので、スキューを低減
できる効果がある。また、マルチプレクサ回路及びデマ
ルチプレクサ回路によってインタフェースの１つのチャ
ネルで多重伝送が行なえるので、プロセッサの入出力デ
ータに対する実効的なチャネル数を向上できる効果があ
る。マルチプレクサ回路及びデマルチプレクサ回路を設
けた場合、設けない場合に比べて４倍のデータ・チャネ
ル数が得られている。

【図面の簡単な説明】

【図１Ａ】本発明の一実施例の光入出力インタフェース
の内部構成の部分を示す図である。

【図１Ｂ】本発明の一実施例の光入出力インタフェース
の内部構成の他の部分を示す図である。

【図２】本発明の一実施例の光入出力インタフェースの
外観構成を示す図である。

【符号の説明】

１０マルチチャネル・トランスミッタ、またはマルチ
チャネル・レシーバ１１マルチチャネル回路チップ１２マルチチャネル光デバイス・アレイ・チップ１３入出力リード１４パッケージ１５マルチチャネル光コネクタ・スリーブ１６マイクロ・レンズ・アレイ・チップ２０配線サブストレート２１ノイズ除去フィルタ３０入出力ピン４０レセプタクル・ハウジング４１中板部４２固定部４３ラジエータ部４４シャッタ部６０光ファイバ・ケーブル７０光ファイバ８０マルチチャネル光コネクタ・フェルール９０プラグ・ハウジング９１中板部９２スライダ部９３ガイド部１００トランシーバ・モジュール１１０光ファイバ・モジュール１１１接続方向を示す矢印１２０配線ボード１３０プロセッサ

Claims

【特許請求の範囲】

【請求項１】プロセッサの入出力インタフェースであ
って、該プロセッサを備える配線ボードに電気的に接続される
トランシーバモジュールと、該トランシーバモジュール
に光学的に接続される光ファイバモジュールとから成
り、前記トランシーバモジュールは、前記プロセッサから入力される電気信号を光信号に変換
して出力する複数のマルチチャネルトランスミッタ、お
よび前記ファイバモジュールから入力される光信号を電
気信号に変換して出力する複数のマルチチャネルレシー
バと、該トランスミッタおよびレシーバが接続される配線サブ
ストレートと、該サブストレートと前記ボードとを接続する入出力ピン
と、前記トランスミッタおよびレシーバと前記サブストレー
トとを収容するレセプタクルハウジングとを有し、前記トランスミッタおよびレシーバは、光信号を出射する複数の発光エレメント、および光信号
を検出する複数の受光エレメントから成るマルチチャネ
ル光デバイスアレイチップと、該光デバイスアレイチップを駆動するドライバ回路と、
アンプ回路およびコンパレータ回路とから成るマルチチ
ャネル回路チップと、該回路チップと前記サブストレートを接続する入出力リ
ードと、前記回路チップと前記光デバイスアレイチップとを収容
するパッケージと、前記光デバイスアレイチップにマルチチャネル光ファイ
バアレイを光学的に結合するために前記パッケージに備
わるマルチチャネル光コネクタスリーブとを有してお
り、前記ファイバモジュールは、複数のファイバから成る光ファイバケーブルと、前記複数のファイバの一部を前記ファイバアレイとして
配列して終端し、前記スリーブに光学的に接続される複
数のマルチチャネル光コネクタフェルールと、該フェルールを収容するプラグハウジングとを有して成
ることを特徴とする光入出力インタフェース。
【請求項２】請求項１記載の光入出力インタフェース
において、前記レセプタクルハウジング及び前記プラグハウジング
に中板部を有し、該中板部の両面に前記トランスミッ
タ、レシーバおよび前記フェルールが収容されて成るこ
とを特徴とする光入出力インタフェース。
【請求項３】請求項１記載の光入出力インタフェース
において、前記レセプタクルハウジングの外面にラジエータ部を有
し、該ラジエータ部に前記複数のパッケージのベース部
が共通に熱的に接続されて成ることを特徴とする光入出
力インタフェース。
【請求項４】請求項１記載の光入出力インタフェース
において、前記レセプタクルハウジングに機械的なシャッタ部を有
し、前記プラグハウジングに機械的なスライダ部を有
し、該シャッタ部およびスライダ部は前記トランシーバ
モジュールへ前記ファイバモジュールを接続する時に開
いて、外す時に閉じて成ることを特徴とする光入出力イ
ンタフェース。
【請求項５】請求項１記載の光入出力インタフェース
において、前記プラグハウジングにガイド部を有し、該ガイド部に
沿って前記複数のファイバが前記ファイバケーブルと前
記フェルールの間で前記ファイバアレイのチャネル数毎
に分けられて敷設されて成ることを特徴とする光入出力
インタフェース。
【請求項６】請求項１記載の光入出力インタフェース
において、前記レセプタクルハウジングの内面にグランド配線部を
有し、該グランド配線部に前記トランスミッタおよびレ
シーバのグランドが接続されて成ることを特徴とする光
入出力インタフェース。
【請求項７】請求項１記載の光入出力インタフェース
において、前記サブストレートの電源配線部にノイズ除去フィルタ
を有することを特徴とする光入出力インタフェース。
【請求項８】請求項１記載の光入出力インタフェース
において、前記入出力ピンから入力される信号の位相をクロック信
号に合わせて前記ドライバ回路へ出力するラッチ回路、
および前記コンパレータ回路から入力される信号の位相
をクロック信号に合わせて前記ピンへ出力するラッチ回
路を前記パッケージまたは前記サブストレートに有する
ことを特徴とする光入出力インタフェース。
【請求項９】請求項１記載の光入出力インタフェース
において、前記入出力ピンから入力される信号を多重化して前記ド
ライバ回路へ出力するマルチプレクサ回路、および前記
コンパレータ回路から入力される多重化信号を分割して
前記ピンへ出力するデマルチプレクサ回路を前記パッケ
ージまたは前記サブストレートに有することを特徴とす
る光入出力インタフェース。
【請求項１０】請求項２記載の光入出力インタフェー
スにおいて、前記中板部の両面にグランド配線部を有し、該グランド
配線部に前記トランスミッタおよびレシーバのグランド
が接続されて成ることを特徴とする光入出力インタフェ
ース。