JPH0834388B2 - amplifier - Google Patents

amplifier

Info

Publication number
JPH0834388B2
JPH0834388B2 JP62161889A JP16188987A JPH0834388B2 JP H0834388 B2 JPH0834388 B2 JP H0834388B2 JP 62161889 A JP62161889 A JP 62161889A JP 16188987 A JP16188987 A JP 16188987A JP H0834388 B2 JPH0834388 B2 JP H0834388B2
Authority
JP
Japan
Prior art keywords
signal
amplifier
pulse width
frequency
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62161889A
Other languages
Japanese (ja)
Other versions
JPS645215A (en
Inventor
雄二 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP62161889A priority Critical patent/JPH0834388B2/en
Publication of JPS645215A publication Critical patent/JPS645215A/en
Publication of JPH0834388B2 publication Critical patent/JPH0834388B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は主として、音響機器装置等に利用される増幅
器に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Industrial field of application) The present invention mainly relates to an amplifier used in an audio device or the like.

(従来の技術と問題点) オーディオ周波信号増幅器として一般に知られている
ものは増幅回路とこの増幅回路に電源装置として直流電
源を供給する構成である。
(Prior Art and Problems) What is generally known as an audio frequency signal amplifier is an amplifier circuit and a configuration in which a DC power source is supplied to the amplifier circuit as a power supply device.

このような増幅器のうち、特に高い電力変換効率を追
及したものとして、第7図に示したような回路が提案さ
れている。
Among such amplifiers, a circuit as shown in FIG. 7 has been proposed as an amplifier which pursues particularly high power conversion efficiency.

第7図は電源装置11とパルス幅増幅器12とから構成さ
れており、パルス幅増幅器に入力されるアナログ入力信
号viを基準信号として作った鋸歯状波信号との合成され
た信号をコンパレータで接地レベルと比較し、パルス幅
信号cに変換する。
FIG. 7 is composed of a power supply device 11 and a pulse width amplifier 12, and a signal obtained by combining the analog input signal vi input to the pulse width amplifier with a sawtooth wave signal made as a reference signal is grounded by a comparator. It is compared with the level and converted into a pulse width signal c.

パルス幅信号cはベースレジスタd,eに送られ、トラ
ンジスタQ3,Q4がオン・オフされる毎に電源装置からの
直流電圧の供給によってエミッタ間からの出力信号fが
増幅され、フィルタによってアナログ信号に変換され、
スピーカ等の負荷駆動RLから出力される。
The pulse width signal c is sent to the base registers d and e, and every time the transistors Q 3 and Q 4 are turned on / off, the output signal f from between the emitters is amplified by the supply of the DC voltage from the power supply device, and the Converted to an analog signal,
Output from load drive R L such as speaker.

かかる増幅器においては、アナログ入力信号viを増幅
するのにパルス幅増幅器とトランジスタを使用している
のが特徴である。
Such an amplifier is characterized by using a pulse width amplifier and a transistor to amplify the analog input signal vi.

トランジスタは大電流・高電圧が供給されると破壊さ
れる恐れがあり、熱雑音も発生し易いという問題点を含
んでいる。
The transistor has a problem that it may be destroyed when a large current and a high voltage are supplied, and thermal noise is easily generated.

更に、電源装置はエネルギー損失ロスの多いダイオー
ドD5〜D8とトランジスタQ3,Q4に対して常に入力信号の
電圧値に比例した負荷供給電流を流さなければならない
等消費電力が大きくなる要素を含んでいる。
Furthermore, power supply, etc. Power consumption must shed load supply current always proportional to the voltage value of the input signal to the many diode D 5 to D 8 energy loss Ross and transistor Q 3, Q 4 is increased element Is included.

(問題点を解決するための手段) 本発明は前記問題点を解決するための手段として、入
力信号からパルス幅変調信号を生成するパルス幅変調部
と、前記パルス幅変調部からの出力信号の各周期毎に周
波数を2n倍(nは自然数)する周波数逓倍器と、前記周
波数逓倍器からの出力を増幅する増幅器と、前記増幅器
の出力を各周期毎に2n分の1倍して逓倍前の信号を増幅
した信号とする周波数逓減再生器とから構成されてい
る。
(Means for Solving Problems) As means for solving the above problems, the present invention provides a pulse width modulation unit for generating a pulse width modulation signal from an input signal, and an output signal from the pulse width modulation unit. A frequency multiplier that multiplies the frequency by 2n times (n is a natural number) for each cycle, an amplifier that amplifies the output from the frequency multiplier, and the output of the amplifier is multiplied by 2n for each cycle before multiplication. And a frequency-reducing regenerator for amplifying the signal of.

(作用) このような構成とすれば、パルス幅変調された入力信
号が直流成分を含まない信号とするために周波数を2n
(nは自然数)倍に分割され、これが増幅器の入力側に
接続されている直流電源を切り換えることによって電力
増幅され、出力側の負荷に出力信号が供給される。
(Operation) With such a configuration, in order to make the pulse-width-modulated input signal a signal that does not contain a DC component, the frequency is 2n.
(N is a natural number) times, the power is amplified by switching the DC power source connected to the input side of the amplifier, and the output signal is supplied to the load on the output side.

この出力信号は周波数逓減再生器によって各周期毎に
2n分の1倍されて逓倍前の信号が増幅された形で与えら
れることになる。
This output signal is output by the frequency-reducing regenerator for each cycle.
The signal before being multiplied by 1 in 2n is given in an amplified form.

したがって、簡易な増幅器を提供できる。 Therefore, a simple amplifier can be provided.

(実施例) 次に、本発明の一実施例について、第1図に構成図の
説明を行う。
(Embodiment) Next, an embodiment of the present invention will be described with reference to FIG.

第1図は21がパルス幅変調部、22が周波数逓倍器、23
が増幅器、24が周波数逓減再生器から構成されている。
In FIG. 1, 21 is a pulse width modulator, 22 is a frequency multiplier, and 23
Is an amplifier, and 24 is a frequency-reducing regenerator.

第1図を詳細に示した第2図を用いて詳しく説明す
る。
This will be described in detail with reference to FIG. 2 showing FIG. 1 in detail.

第2図において入力信号viが2のAD変換器でAD変換さ
れ、パルス幅変調部3と周波数逓倍器4とを経由して増
幅器に送られる。
In FIG. 2, the input signal vi is AD-converted by the AD converter 2 and is sent to the amplifier via the pulse width modulator 3 and the frequency multiplier 4.

増幅器はトランスTの1次側に方向性を持った2組の
スイッチング装置5と1次巻線L1とから構成されてお
り、周波数逓減再生器は組み合せを異にした4組のイン
バータ回路に接続されたアンド回路9とトランスTの2
次側に2次巻線L2と4組の方向性を持ったスイッチング
装置9から構成されており、ローパスフィルタ6を経由
してスピーカ等の負荷7に出力される。
The amplifier is composed of two sets of directional switching devices 5 and a primary winding L 1 on the primary side of the transformer T, and the frequency-reducing regenerator is composed of four sets of inverter circuits with different combinations. Connected AND circuit 9 and transformer T 2
The secondary side is composed of a secondary winding L 2 and four sets of directional switching devices 9, and is output to a load 7 such as a speaker via a low-pass filter 6.

次に第2図における動作を説明する。 Next, the operation in FIG. 2 will be described.

直流電圧V1がトランスTの1次側の中点に供給されて
いる。
The DC voltage V 1 is supplied to the midpoint of the primary side of the transformer T.

一方AD変換器2は、アナログ入力信号viを時間軸成分
の方向にサンプリングし、アナログ入力信号とサンプリ
ング値との交叉する電圧軸成分の値を読み取る。
On the other hand, the AD converter 2 samples the analog input signal vi in the direction of the time axis component and reads the value of the voltage axis component at which the analog input signal and the sampling value intersect.

パルス幅変換器3は前記電圧軸成分の値に基づいてデ
ィジタル信号(b)に波形整形を行う。前記ディジタル
信号(b)は逓倍器によって周波数が2n(nは自然数)
倍された方形波信号(c)と共に4つの異なった組合せ
を持つ位相反転するインバータに接続されたアンド回路
9に送られる。
The pulse width converter 3 shapes the waveform of the digital signal (b) based on the value of the voltage axis component. The frequency of the digital signal (b) is 2n (n is a natural number) by a multiplier.
The multiplied square wave signal (c) is sent to an AND circuit 9 connected to a phase inverting inverter having four different combinations.

前記逓倍された方形波信号が正半サイクルか負半サイ
クルかによって方向性を持った1次スイッチング装置SW
1,SW2を交互にオン・オフ制御をせしめている。
A primary switching device SW having directionality depending on whether the multiplied square wave signal is a positive half cycle or a negative half cycle.
ON / OFF control is performed alternately for 1 and SW2.

前記1次スイッチング装置SW1,SW2のオン・オフ動作
によってトランスTの1次側の電流の方向は1次巻線の
中点を起点として1次巻線の両端に向かう。
By the ON / OFF operation of the primary switching devices SW1 and SW2, the direction of the current on the primary side of the transformer T starts from the midpoint of the primary winding toward both ends of the primary winding.

トランスTの2次側には方向性を持った2次スイッチ
ング装置SW3,SW4,SW5,SW6が2次巻線L2に対して並列に
接続されており、2次巻線L2の中点の位置にはアースと
スピーカ等の負荷7とローパスフィルタ6が接続されて
いる。
Transformer T secondary switching device having a directionality to the secondary side SW3, SW4, SW5, SW6 are connected in parallel to the secondary winding L 2, the secondary winding L 2 midpoint A ground, a load 7 such as a speaker, and a low-pass filter 6 are connected to the position.

1次側の直流電圧V1は2次巻線L2の両端の各々とL2
中点間に生じる方形波状の交流電圧V2,V3の各々に変換
され、電流の方向はスイッチング装置SW1,SW2,SW3,SW4,
SW5,SW6のオン・オフの組み合わせによって決定され
る。
The DC voltage V 1 on the primary side is converted into each of the square-wave AC voltages V 2 and V 3 generated between both ends of the secondary winding L 2 and the midpoint of L 2 , and the direction of the current is switched. SW1, SW2, SW3, SW4,
Determined by the combination of ON and OFF of SW5 and SW6.

2次スイッチング装置SW3,SW4,SW5,SW6はアンド回路
9からの出力値が正の状態のとき、スイッチオンとな
り、負の状態のとき、スイッチオフである。
The secondary switching devices SW3, SW4, SW5 and SW6 are switched on when the output value from the AND circuit 9 is in a positive state, and are switched off when the output value is in a negative state.

アンド回路からの出力値が正の状態となるか、負の状
態となるかについての決定要因は前記信号(b)と
(c)が互いに正半サイクルであるか負半サイクルであ
るかの組み合わせによって決定される。
The deciding factor for whether the output value from the AND circuit is in the positive state or the negative state is a combination of whether the signals (b) and (c) are positive half cycles or negative half cycles with respect to each other. Determined by

第4図はトランスTの2次側に流れる電流の方向を規
定する要因であるパルス幅変換器からの出力信号(b)
と逓倍化された信号(c)とのタイミングによって、ス
イッチング装置SW1,SW2,SW3,SW4,SW5,SW6のオン・オフ
状態をまとめたものである。
FIG. 4 shows an output signal (b) from the pulse width converter which is a factor that determines the direction of the current flowing through the secondary side of the transformer T.
The ON / OFF states of the switching devices SW1, SW2, SW3, SW4, SW5, and SW6 are summarized according to the timing of the signal and the multiplied signal (c).

第3図(d)項の波形は第2図の負荷抵抗RLに対して
(d)の位置を基点として、巻線L2に対して流れる方向
を正の成分として整形する。逆に、巻線L2から(d)に
対して流れる方向を負の成分として整形する。
The waveform in FIG. 3 (d) is shaped with respect to the load resistance R L in FIG. 2 with the position in (d) as a base point and the direction flowing to the winding L 2 as a positive component. On the contrary, the direction flowing from the winding L 2 to (d) is shaped as a negative component.

その結果、第3図(d)項の信号波形は(b)項と同
一の周波数を持った信号が得られる。負荷抵抗RLには
(d)項の信号をローパスフィルター6を介することに
よって、入力手段として入力したアナログ信号viと同様
な周波数を持った波形が増幅されて出力される(e)。
As a result, the signal waveform shown in FIG. 3 (d) is a signal having the same frequency as that in (b). By applying the signal of the item (d) to the load resistance R L through the low-pass filter 6, a waveform having the same frequency as the analog signal vi input as the input means is amplified and output (e).

第3図(a)〜(e)は所定の入力信号viに対する各
部の動作波形を示すものである。
FIGS. 3 (a) to 3 (e) show operation waveforms of respective parts with respect to a predetermined input signal vi.

以上はnが1のときの説明であるがnが2以上の場合
にも同様なことが言える。
The above is the description when n is 1, but the same can be said when n is 2 or more.

本実施例においては一方向性を持ったスイッチング装
置について説明したが、双方向性スイッチング装置を用
いても実施可能であり、そのときの回路図を第5図に示
す。
In the present embodiment, the switching device having a unidirectional property has been described, but it can be implemented by using a bidirectional switching device, and a circuit diagram at that time is shown in FIG.

詳しい動作原理は省略するが、信号(b)と信号
(c)が正半サイクルか負半サイクルかの組み合せによ
って電流の方向を制御する各スイッチング装置のオンオ
フする組み合せ表を第6図に示す。
Although the detailed operation principle is omitted, FIG. 6 shows a combination table for turning on / off each switching device which controls the direction of current by a combination of the signal (b) and the signal (c) in the positive half cycle or the negative half cycle.

(発明の効果) 本発明によれば簡単な構成で直流分を含む信号を効率
よく増幅する増幅器が得られる。
(Effect of the Invention) According to the present invention, it is possible to obtain an amplifier that efficiently amplifies a signal including a DC component with a simple configuration.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の構成を示すブロック図であり、第2図
は第1図に示す本発明の一実施例でスイッチング装置が
一方向性を持った場合の回路図である。第3図(a)乃
至(e)はそれぞれ第2図の回路動作を示す波形図であ
り、第4図は第2図の信号(b)と信号(c)とのタイ
ミングによって電流の方向を制御する各スイッチング装
置のオンオフする組み合せ表を示す図である。 第5図はスイッチング装置が両方向性を持った場合の一
実施例である。 第6図は第5図における各スイッチング装置のオンオフ
する組み合せ表を示す図である。 第7図は従来例を示す回路図である。 2……AD変換器、3……パルス幅変換器、4……周波数
逓倍器、5……1次スイッチング装置、8……2次スイ
ッチング装置、9……インバータに接続されたアンド回
路、T……トランス。
FIG. 1 is a block diagram showing the configuration of the present invention, and FIG. 2 is a circuit diagram in the case where the switching device is unidirectional in the embodiment of the present invention shown in FIG. 3 (a) to 3 (e) are waveform diagrams showing the circuit operation of FIG. 2, respectively, and FIG. 4 shows the direction of the current depending on the timing of the signal (b) and the signal (c) of FIG. It is a figure which shows the combination table which turns on / off each switching device to control. FIG. 5 shows an embodiment in which the switching device has bidirectionality. FIG. 6 is a view showing a combination table for turning on / off each switching device in FIG. FIG. 7 is a circuit diagram showing a conventional example. 2 ... AD converter, 3 ... pulse width converter, 4 ... frequency multiplier, 5 ... primary switching device, 8 ... secondary switching device, 9 ... AND circuit connected to inverter, T ……Trance.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】入力信号からパルス幅変調信号を生成する
パルス幅変調部と、前記パルス幅変調部からの出力信号
の各周期毎に周波数を2n倍(nは自然数)する周波数逓
倍器と、前記周波数逓倍器からの出力を増幅する増幅器
と、前記増幅器の出力を各周期毎に2n分の1倍して逓倍
前の信号を増幅した信号とする周波数逓減再生器とから
構成されたことを特徴とする増幅器。
1. A pulse width modulator that generates a pulse width modulated signal from an input signal, and a frequency multiplier that multiplies the frequency by 2n (n is a natural number) for each cycle of the output signal from the pulse width modulator. It is composed of an amplifier for amplifying the output from the frequency multiplier and a frequency-reducing regenerator for multiplying the output of the amplifier by 1 / n for each cycle to obtain an amplified signal before multiplication. Characteristic amplifier.
JP62161889A 1987-06-29 1987-06-29 amplifier Expired - Lifetime JPH0834388B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62161889A JPH0834388B2 (en) 1987-06-29 1987-06-29 amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62161889A JPH0834388B2 (en) 1987-06-29 1987-06-29 amplifier

Publications (2)

Publication Number Publication Date
JPS645215A JPS645215A (en) 1989-01-10
JPH0834388B2 true JPH0834388B2 (en) 1996-03-29

Family

ID=15743922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62161889A Expired - Lifetime JPH0834388B2 (en) 1987-06-29 1987-06-29 amplifier

Country Status (1)

Country Link
JP (1) JPH0834388B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0833624B2 (en) * 1988-05-13 1996-03-29 富士写真フイルム株式会社 Film winding supply method and device
KR100445766B1 (en) * 2002-05-27 2004-08-25 우에다 하나코 Waterproof device for a rolling barrier

Also Published As

Publication number Publication date
JPS645215A (en) 1989-01-10

Similar Documents

Publication Publication Date Title
US6693571B2 (en) Modulation of a digital input signal using a digital signal modulator and signal splitting
JPH02177607A (en) Pulse width modulating amplification circuit
US20020070799A1 (en) Class D digital amplifier
US6762704B1 (en) Modulation of a digital input signal using multiple digital signal modulators
JP4509266B2 (en) PWM bridge amplifier with input network configurable for analog or digital input that does not require a triangular wave generator
JP2006502626A5 (en)
JP4939752B2 (en) Polyphase impedance conversion amplifier
JPH0834388B2 (en) amplifier
JP2009290622A (en) Signal amplifying device
US5086492A (en) Switching current regulator for motor control
JPS62194709A (en) Multi-function differential amplifier
JPH0520008Y2 (en)
JP2903444B2 (en) PWM inverter device
JPH0132687B2 (en)
JP2839558B2 (en) PWM drive circuit
JPH0832368A (en) Power amplifier circuit
RU1794282C (en) Hearing aid
Honnel et al. Isolated output for class-D dc amplifiers
JPS5917622B2 (en) Transistor inverter control method
JPH0546723B2 (en)
JPS63124609A (en) Drive circuit for pwm power amplifier
JPH0878970A (en) Pulse width modulation type power amplifier
WO1990009704A1 (en) Waveform generation and control
JPH02125506A (en) Pulse width modulation type power amplifier
JPS61267901A (en) Recording amplifier