JPH08335849A - Integrated circuit, variable filter adjustment method for the circuit, and electronic equipment using the circuit - Google Patents

Integrated circuit, variable filter adjustment method for the circuit, and electronic equipment using the circuit

Info

Publication number
JPH08335849A
JPH08335849A JP8076524A JP7652496A JPH08335849A JP H08335849 A JPH08335849 A JP H08335849A JP 8076524 A JP8076524 A JP 8076524A JP 7652496 A JP7652496 A JP 7652496A JP H08335849 A JPH08335849 A JP H08335849A
Authority
JP
Japan
Prior art keywords
signal
integrated circuit
unit
variable filter
adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8076524A
Other languages
Japanese (ja)
Inventor
Katsuto Sakurai
克仁 櫻井
Yoshihiro Shirai
誉浩 白井
Yasushi Matsuno
靖司 松野
Nobuyuki Hirayama
信之 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP8076524A priority Critical patent/JPH08335849A/en
Publication of JPH08335849A publication Critical patent/JPH08335849A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Networks Using Active Elements (AREA)

Abstract

PURPOSE: To automatically correct the variance in input/output response characteristic of an external element in accordance with the adjustment of the variance in input/output response characteristic and the temperature characteristic of an internal element of an integrated circuit. CONSTITUTION: A control signal applied to first variable filters 35 and 36 is adjusted externally or internally, and the adjusted control signal is subjected to digital/analog conversion by a D/A converter 33 as the reference. A second variable filter 34 is corrected based on the converted control signal.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、集積回路に係り、
特に可変フィルタの特性を調整可能な集積回路、集積回
路の可変フィルタの調整方法及び集積回路を用いた電子
機器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated circuit,
In particular, the present invention relates to an integrated circuit capable of adjusting the characteristics of a variable filter, a method for adjusting a variable filter of the integrated circuit, and an electronic device using the integrated circuit.

【0002】[0002]

【従来の技術】最近、VTR等の画像記録再生装置に使
用される集積回路は、可変フィルタを内蔵し、集積回路
内の素子(抵抗器、コンデンサ、トランジスタ等)のば
らつきや温度特性を補正するために、集積回路内部で、
または外部から可変フィルタを調整するように構成され
る傾向がある。
2. Description of the Related Art Recently, an integrated circuit used in an image recording / reproducing apparatus such as a VTR has a built-in variable filter and corrects variations and temperature characteristics of elements (resistors, capacitors, transistors, etc.) in the integrated circuit. To do this inside the integrated circuit
Or it tends to be configured to adjust the variable filter externally.

【0003】従来、この種のフィルタを調整する方法と
して、図8又は図9に示すような回路が知られている。
Conventionally, as a method of adjusting this kind of filter, a circuit as shown in FIG. 8 or 9 is known.

【0004】図8、図9はこの種の集積回路の要部の回
路ブロック図である。
FIG. 8 and FIG. 9 are circuit block diagrams of a main part of an integrated circuit of this type.

【0005】図8に示す集積回路を含む制御回路は、集
積回路80内部の定電流源81を外付けボリューム84
を用いて調整し、この定電流源81をミラーして各可変
フィルタ82、83のバイアスとして用いることによ
り、集積回路80内の可変フィルタ82、83を同時に
調整していた。
A control circuit including the integrated circuit shown in FIG. 8 has a constant current source 81 inside the integrated circuit 80 and an external volume 84.
The variable filters 82 and 83 in the integrated circuit 80 are adjusted at the same time by adjusting the constant current source 81 and using it as a bias of the variable filters 82 and 83.

【0006】また、集積回路80内部で自動的に調整す
る場合においても、図9に示すように、基準信号と基準
可変フィルタ87を通過後の信号とを位相比較器88に
より位相比較し、その誤差を基準可変フィルタ87に復
帰することにより自動的に調整し、この制御信号を集積
回路80内の可変フィルタに用いることにより可変フィ
ルタ82、83の調整を同時に行っていた。
Also in the case of automatically adjusting inside the integrated circuit 80, as shown in FIG. 9, the reference signal and the signal after passing through the reference variable filter 87 are phase-compared by the phase comparator 88, The error is automatically adjusted by returning to the reference variable filter 87, and this control signal is used for the variable filter in the integrated circuit 80 to simultaneously adjust the variable filters 82 and 83.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、集積回
路80内の素子(抵抗器、コンデンサ、トランジスタ
等)のばらつきや温度特性を調整するために、集積回路
内の可変フィルタ82、83を同時に調整するものであ
る。
However, in order to adjust the variation and temperature characteristics of the elements (resistors, capacitors, transistors, etc.) in the integrated circuit 80, the variable filters 82, 83 in the integrated circuit are adjusted at the same time. It is a thing.

【0008】従って、図8、9に示すようなに、外付け
の素子のばらつきを補正するような可変フィルタ、例え
ば1Hディレイライン86のディレイ量を補正する可変
ディレイラインイコライザ85等は、集積回路80内に
作り込むことはできず、外付けとしていた。このため、
外付けの部品が増大し、基板面積が増大する等の問題点
があった。
Therefore, as shown in FIGS. 8 and 9, a variable filter for correcting the variation of externally attached elements, for example, a variable delay line equalizer 85 for correcting the delay amount of the 1H delay line 86 is an integrated circuit. It couldn't be built into the 80, but it was external. For this reason,
There are problems such as an increase in external parts and an increase in board area.

【0009】また、外付けの可変フィルタは通常、ボリ
ュームで調整するものであり、調整の自動化に対応する
ことも困難であった。
Further, the external variable filter is usually adjusted by a volume, and it is difficult to cope with automation of adjustment.

【0010】本発明は上記課題を解決するためになされ
たものであり、集積回路内の素子のばらつきや温度特性
を調整する第1の調整部に入力する制御信号をディジタ
ル/アナログ変換器のリファレンスとしてディジタル/
アナログ変換して外付け素子を調整する第2の調整部に
入力することにより、内部素子のばらつきや温度特性の
調整に追従して、外付け素子のばらつきをも自動補正す
ることができる基板面積が小さい集積回路、集積回路の
可変フィルタの調整方法及び集積回路を用いた電子機器
を提供する。
The present invention has been made to solve the above problems, and a control signal input to a first adjusting unit for adjusting variations in elements and temperature characteristics in an integrated circuit is supplied to a reference of a digital / analog converter. As digital /
By inputting to the second adjusting unit that performs analog conversion and adjusts the external element, it is possible to follow the variation of the internal element and the adjustment of the temperature characteristic and automatically correct the variation of the external element. Provided are an integrated circuit having a small size, a method of adjusting a variable filter of the integrated circuit, and an electronic device using the integrated circuit.

【0011】[0011]

【課題を解決するための手段】本発明は上記課題を解決
するためになされたものであり、回路の内部に集積され
た各素子の入出力応答特性のばらつきまたは温度特性を
調整する第1の調整手段と、前記回路に外付けされる各
素子の入出力応答特性のばらつきを調整する第2の調整
手段と、前記第1の調整手段により調整された制御信号
をディジタル/アナログ変換器のリファレンスとしてデ
ジタル/アナログ変換して前記第2の調整手段の調整量
を補正する補正手段とを備える。
The present invention has been made to solve the above problems, and it is a first aspect of the present invention to adjust the variation in input / output response characteristics or the temperature characteristics of each element integrated in a circuit. Adjusting means, second adjusting means for adjusting variations in input / output response characteristics of each element externally attached to the circuit, and a control signal adjusted by the first adjusting means for reference of a digital / analog converter. And a correction means for performing digital / analog conversion to correct the adjustment amount of the second adjustment means.

【0012】また、回路の内部に集積された各素子の入
出力応答特性のばらつきまたは温度特性を調整する第1
の調整手段と、前記第1の調整手段により調整される第
1の可変フィルタと、前記回路に外付けされる各素子の
入出力応答特性のばらつきを調整する第2の可変フィル
タとを備える集積回路の可変フィルタ調整方法におい
て、前記第1の可変フィルタに印加する制御信号をディ
ジタル/アナログ変換器のリファレンスとしてデジタル
/アナログ変換して、該変換された制御信号に基づいて
第2の可変フィルタを補正する様にしたことを特徴とす
る。
[0012] Further, the first is for adjusting variations in input / output response characteristics or temperature characteristics of each element integrated in the circuit.
And an adjusting means, a first variable filter adjusted by the first adjusting means, and a second variable filter adjusting an input / output response characteristic variation of each element externally attached to the circuit. In the circuit variable filter adjustment method, a control signal applied to the first variable filter is digital-to-analog converted as a reference of a digital / analog converter, and a second variable filter is generated based on the converted control signal. The feature is that it is corrected.

【0013】また、画像信号を入力し、該信号を変換し
て、記録媒体に記録する電子機器に用いる集積回路あっ
て、調整信号に基づき、調整された電流を出力する定電
流手段と、外部から供給される調整データを受信する受
信部と、該定電流源から出力された定電流と、前記受信
部で受信した調整データに基づき、制御信号を生成する
生成手段と、該生成手段で生成された制御信号に基づ
き、外部から供給される画像信号を調整する調整手段と
を有することを特徴とする集積回路。
An integrated circuit used in an electronic device for inputting an image signal, converting the signal, and recording the signal on a recording medium, the constant current means outputting an adjusted current based on the adjustment signal, and an external circuit Receiving the adjustment data supplied from the constant current source, a constant current output from the constant current source, and a generating unit for generating a control signal based on the adjustment data received by the receiving unit; And an adjusting means for adjusting an image signal supplied from the outside based on the generated control signal.

【0014】また、画像信号を入力し、該信号を変換し
て、記録媒体に記録する電子機器において、調整信号に
基づき、調整された電流を出力する定電流手段と、調整
データを生成する調整データ生成手段と、該調整データ
を受信する受信部と、該定電流源から出力された定電流
と、前記受信部で受信した調整データに基づき、制御信
号を生成する生成手段と、前記画像信号から1水平走査
期間遅れた画像信号を生する遅延手段と、前記生成手段
で生成された制御信号に基づき、前記遅延手段で生成さ
れた画像信号を調整する調整手段とを有する。
Further, in an electronic device for inputting an image signal, converting the signal and recording it on a recording medium, a constant current means for outputting an adjusted current based on the adjustment signal, and an adjustment for generating adjustment data. A data generating unit, a receiving unit that receives the adjustment data, a constant current output from the constant current source, and a generating unit that generates a control signal based on the adjustment data received by the receiving unit; A delay unit that produces an image signal delayed by one horizontal scanning period from the above, and an adjusting unit that adjusts the image signal produced by the delay unit based on the control signal produced by the producing unit.

【0015】[0015]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(第1の実施形態)本発明の実施形態を、図面を用いて
詳細に説明する。
(First Embodiment) An embodiment of the present invention will be described in detail with reference to the drawings.

【0016】図1は、本発明を適用した画像記録装置の
ブロック図である。
FIG. 1 is a block diagram of an image recording apparatus to which the present invention is applied.

【0017】図において、1はカメラ部であり、レンズ
11、CCD12、信号処理部13から構成される。カ
メラ部1は、画像を撮像し、画像信号に変換して出力す
る。2はレコーダ部であり、記録信号処理部21、再生
信号処理部22、ヘッドアンプ部23から構成される。
レコーダ部2は、カメラ部1或いは画像出力装置(不図
示)から出力される画像信号を磁気ヘッド3を介して記
録媒体に記憶すると共にモニタ部4に表示し、或いは、
記録媒体から読み出した画像信号を再生し、モニタ部4
に表示する。
In the figure, reference numeral 1 is a camera unit, which is composed of a lens 11, a CCD 12, and a signal processing unit 13. The camera unit 1 captures an image, converts it into an image signal, and outputs it. Reference numeral 2 is a recorder unit, which is composed of a recording signal processing unit 21, a reproduction signal processing unit 22, and a head amplifier unit 23.
The recorder unit 2 stores an image signal output from the camera unit 1 or an image output device (not shown) in a recording medium via the magnetic head 3 and displays it on the monitor unit 4, or
The monitor unit 4 reproduces the image signal read from the recording medium.
To be displayed.

【0018】記録信号処理部21は、入力される画像信
号を、磁気ヘッド3を介して記録媒体に記録するための
信号に変換する。
The recording signal processing unit 21 converts the input image signal into a signal for recording on a recording medium via the magnetic head 3.

【0019】再生信号処理部22は、磁気ヘッド3を介
して記録媒体から読み出した信号をモニタ部4に表示す
るための信号に変換する。
The reproduction signal processing section 22 converts the signal read from the recording medium via the magnetic head 3 into a signal for displaying on the monitor section 4.

【0020】図2は、記録信号処理部21、再生信号処
理部22の要部を示すブロック図である。
FIG. 2 is a block diagram showing essential parts of the recording signal processing section 21 and the reproduction signal processing section 22.

【0021】尚、本実施例においては、記録信号処理部
21と再生信号処理部22とからなる処理部は1チップ
のICから構成される。
In this embodiment, the processing unit including the recording signal processing unit 21 and the reproduction signal processing unit 22 is composed of a one-chip IC.

【0022】図において、YC分離部30には、カメラ
部1又は外部入力より映像信号が入力され、輝度信号
(Y信号)と搬送色信号(C信号)とに分離され、それ
ぞれAGC211とACC215に出力される。またY
C分離部30には、1H遅延部40が接続されている。
またYC分離部30には、1H遅延部40が接続されて
いる。
In the figure, a video signal is input to the YC separation unit 30 from the camera unit 1 or an external input, and is separated into a luminance signal (Y signal) and a carrier color signal (C signal), which are divided into AGC 211 and ACC 215, respectively. Is output. Also Y
A 1H delay unit 40 is connected to the C separation unit 30.
A 1H delay unit 40 is connected to the YC separation unit 30.

【0023】AGC211、LPF212、エンファシ
ス213、FM変調部214によりY信号記録系が構成
される。
The AGC 211, LPF 212, emphasis 213, and FM modulator 214 constitute a Y signal recording system.

【0024】AGC211は、入力された信号を、FM
変調部214に最適な入力レベルなるよう調整する。
The AGC 211 outputs the input signal to the FM.
The modulation unit 214 is adjusted so as to have an optimum input level.

【0025】LPF212は、入力された信号に含まれ
る音声搬送波や高域成分のノイズなどがY信号に混入す
るのを防止する。
The LPF 212 prevents the sound carrier wave and the high frequency component noise contained in the input signal from being mixed in the Y signal.

【0026】エンファシス213は、入力された信号の
高域周波数を増強する。
The emphasis 213 enhances the high frequency band of the input signal.

【0027】FM変調部214は、入力された信号に対
してFM変調を行う。
The FM modulator 214 performs FM modulation on the input signal.

【0028】ACC215、エンファシス216、周波
数変換部217、LPF218によりC信号記録系が構
成される。
The ACC 215, the emphasis 216, the frequency converter 217 and the LPF 218 constitute a C signal recording system.

【0029】ACC215は、入力された信号レベルが
変動しても出力される信号レベルが一定になるようにレ
ベルを設定する。
The ACC 215 sets the level so that the output signal level becomes constant even if the input signal level fluctuates.

【0030】エンファシス216は、入力された信号を
増強する。
The emphasis 216 enhances the input signal.

【0031】周波数変換部217は、入力された信号の
周波数を変換する。
The frequency converter 217 converts the frequency of the input signal.

【0032】LPF218は、周波数変換された入力信
号の高域成分を除去する。
The LPF 218 removes high frequency components of the frequency-converted input signal.

【0033】このようにして、Y信号記録系とC信号記
録系から出力される信号をヘッドアンプ23に送出する
ことにより映像信号を記録することが可能となる。
In this way, the video signal can be recorded by sending the signals output from the Y signal recording system and the C signal recording system to the head amplifier 23.

【0034】媒体に記録された信号を再生する場合は、
ヘッドアンプ23より出力される再生された信号は、H
PF224で変換搬送色信号をカットして所定の周波数
以上の輝度信号だけを取り出す。
When reproducing the signal recorded on the medium,
The reproduced signal output from the head amplifier 23 is H
The converted carrier color signal is cut by the PF 224 to extract only the luminance signal having a predetermined frequency or higher.

【0035】FM復調部223は、入力された信号をF
M復調する。
The FM demodulator 223 converts the input signal to F
M demodulate.

【0036】LPF222は、入力された信号から視覚
ノイズを取り除く。
The LPF 222 removes visual noise from the input signal.

【0037】デエンファシス221は、エンファシス2
13で増幅された部分をもとのレベルに戻す。
The de-emphasis 221 is the emphasis 2
The part amplified in 13 is returned to the original level.

【0038】また、LPF228は、入力された信号か
ら高域成分を取り除き、そして、周波数変換部227
は、前述の周波数変換部217により変換される前の周
波数に戻す。
The LPF 228 also removes high frequency components from the input signal, and then the frequency converter 227.
Returns to the frequency before being converted by the frequency converter 217.

【0039】BPF226は、入力された信号から所定
の範囲の周波数の信号を抽出する。
The BPF 226 extracts a signal having a frequency within a predetermined range from the input signal.

【0040】デエンファシス225は、前述のエンファ
シス216で増幅した信号を元のレベルに戻す。
The de-emphasis 225 restores the signal amplified by the above-mentioned emphasis 216 to the original level.

【0041】そして、それぞれの信号を合成することに
より得られる信号をモニタ部4に送出することにより再
生した映像を見ることが可能となる。
Then, by sending the signals obtained by synthesizing the respective signals to the monitor unit 4, the reproduced video can be viewed.

【0042】図4は、図2における各部の信号の波形及
び周波数分布を示した図であり、(a)、(b)…
(h)はそれぞれ図中の(a)、(b)…(h)におけ
る波形及び周波数分布を示す。尚、図に記載した周波数
は1例であり、種々の方式により異なるものである。
FIG. 4 is a diagram showing the waveforms and frequency distributions of the signals of the respective parts in FIG. 2, (a), (b) ...
(H) shows the waveform and frequency distribution in (a), (b) ... (h) in the figure, respectively. It should be noted that the frequencies shown in the figure are examples and may differ depending on various methods.

【0043】図3は、YC分離部30の本発明に関する
部分の詳細なブロック図である。
FIG. 3 is a detailed block diagram of a portion of the YC separation unit 30 relating to the present invention.

【0044】図において、31は定電流源であり、外付
けのボリューム50により調整される。調整された定電
流はミラーされ、制御信号として可変フィルタ35、3
6のバイアス信号として入力され、D/Aコンバータ3
3に入力される。D/Aコンバータ33は、例えば図6
に示すような構成をしており、シリアル/パラレル変換
部32から出力されるディジタルデータに対応してスイ
ッチ33a、…、33cを制御し、定電流源31からの
電流Iを、スイッチ33a、…、33cの設定により可
変制御し、出力として送出する。尚、D/Aコンバータ
33に入力されるデータは、図5(a)に示すように、
制御用マイコン(不図示)から出力された調整データ
(DATA)をシリアル/パラレル変換部32で変換し
たパラレルデータ(D1、D2、…)である。
In the figure, 31 is a constant current source, which is adjusted by an external volume 50. The adjusted constant current is mirrored, and the variable filters 35 and 3 are used as control signals.
6 is input as a bias signal, and the D / A converter 3
Input to 3. The D / A converter 33 is, for example, as shown in FIG.
, 33c, and controls the switches 33a, ..., 33c corresponding to the digital data output from the serial / parallel conversion unit 32, and the current I from the constant current source 31 is switched to the switches 33a ,. , 33c are variably controlled and output as an output. The data input to the D / A converter 33 is as shown in FIG.
The parallel data (D1, D2, ...) Converted by the serial / parallel converter 32 from the adjustment data (DATA) output from the control microcomputer (not shown).

【0045】D/Aコンバータ33の出力は、可変フィ
ルタ34(例えば可変ディレイイコラザ)にバイアスと
して入力される。可変フィルタ34には外付けの1H遅
延部40からの信号が入力され、一定量遅延して出力さ
れる。図5(b)に1H遅延部40の入出力信号と、可
変フィルタ34の入出力信号の関係を示す。
The output of the D / A converter 33 is input to the variable filter 34 (eg, variable delay equalizer) as a bias. The variable filter 34 receives the signal from the external 1H delay unit 40, delays the signal by a fixed amount, and outputs the delayed signal. FIG. 5B shows the relationship between the input / output signal of the 1H delay unit 40 and the input / output signal of the variable filter 34.

【0046】上記構成において、外付けのボリューム5
0は、内部素子(抵抗器、コンデンザ、トランジスタ
等)の入出力応答特性のばらつきによる、可変フィルタ
35、36のカットオフ周波数やQ値のばらつきを補正
するように調整される。
In the above structure, the external volume 5
0 is adjusted so as to correct variations in cutoff frequencies and Q values of the variable filters 35 and 36 due to variations in input / output response characteristics of internal elements (resistors, capacitors, transistors, etc.).

【0047】この可変フィルタ35、36は、例えば、
LPF212に含まれるY信号の帯域制限用フィルタ、
LPF218に含まれるC信号の周波数変換後の低域ク
ロマ(NTSC:743KHz、PAL:732KHz
等)の抜き出しフィルタ、LPF222に含まれるY信
号のFM復調後のDCを再生するためのフィルタ、BP
F226のC信号の周波数変換後fsc±500KHz
のクロマ帯域を抜き出すフィルタ等である。
The variable filters 35 and 36 are, for example,
A Y signal band limiting filter included in the LPF 212,
Low frequency chroma (NTSC: 743 KHz, PAL: 732 KHz) after frequency conversion of C signal included in LPF218
Etc.) extraction filter, a filter for reproducing DC after FM demodulation of the Y signal included in the LPF 222, BP
After frequency conversion of C signal of F226 fsc ± 500 KHz
It is a filter for extracting the chroma band of.

【0048】同時に、この調整された定電流は、D/A
コンバータ33のリファレンス電流として入力され、D
/Aコンバータ33を介して可変フィルタ34にも入力
されるため、内部素子(抵抗器、コンデンサ、トランジ
スタ等)のばらつきによる可変フィルタ(可変ディレイ
イコライザ)34のディレイ量のばらつきも補正され
る。
At the same time, the adjusted constant current is D / A
Input as the reference current of the converter 33, D
Since it is also input to the variable filter 34 via the / A converter 33, variations in the delay amount of the variable filter (variable delay equalizer) 34 due to variations in internal elements (resistors, capacitors, transistors, etc.) are also corrected.

【0049】さらに、可変フィルタ34については、D
/Aコンバータ33に入力されるディジタルデータを制
御することにより、内部素子(抵抗器、コンデンサ、ト
ランジスタ等)のばらつきによるディレイ量のばらつき
を補正し、かつ、外付けの1H遅延部40のばらつきを
補正することもできる。
Further, regarding the variable filter 34, D
By controlling the digital data input to the A / A converter 33, the variation in the delay amount due to the variation in the internal elements (resistors, capacitors, transistors, etc.) is corrected, and the variation in the external 1H delay unit 40 is corrected. It can also be corrected.

【0050】尚、本実施例においては、YC分離部の1
チップにシリアル/パラレル変換部32を内蔵するよう
に構成したが、外部からパラレルデータを直接入力する
ようにしてもよい。
In this embodiment, the YC separation unit 1
Although the serial / parallel converter 32 is built in the chip, parallel data may be directly input from the outside.

【0051】また、各内部素子のばらつきを補正するよ
うに調整する場合について述べたが、モード切換え等で
可変フィルタのカットオフ周波数やQ値を切り換える場
合についても同様に構成できる。
Further, the case where the adjustment is performed so as to correct the variation of each internal element has been described, but the same configuration can be applied to the case where the cutoff frequency or Q value of the variable filter is switched by mode switching or the like.

【0052】以上説明のように、本実施例によれば、可
変フィルタ34が補正する補正量を設定するための外部
通信手段(シリアル/パラレル変換部32)を設け、可
変フィルタ34が補正する補正量を外部入力に基づいて
設定して、補正量の設定を自動化することができる。
As described above, according to the present embodiment, the external communication means (serial / parallel converter 32) for setting the correction amount corrected by the variable filter 34 is provided, and the correction corrected by the variable filter 34 is provided. The amount can be set based on an external input and the setting of the correction amount can be automated.

【0053】(第2の実施形態)図7は、本発明の第2
の実施形態を示す集積回路の要部のブロック図であり、
図3と同様の構成については同じ番号を付してある。
(Second Embodiment) FIG. 7 shows a second embodiment of the present invention.
Is a block diagram of a main part of an integrated circuit showing an embodiment of
The same components as those in FIG. 3 are denoted by the same reference numerals.

【0054】図において、集積回路(YC分離部)30
には、基準となる可変フィルタ71と位相比較器72が
設けられている。
In the figure, an integrated circuit (YC separation section) 30
A variable filter 71 and a phase comparator 72, which serve as a reference, are provided in the.

【0055】基準可変フィルタ71には、基準信号源
(不図示)から所定の周波数を有する基準信号が入力さ
れる。基準可変フィルタ71の出力は位相比較器72に
入力される。位相比較器72は、基準可変フィルタ71
の出力信号と基準信号との位相を比較して得られる誤差
信号を、基準可変フィルタ71を制御する電流信号に変
換し、基準可変フィルタ71に帰還する。
A reference signal having a predetermined frequency is input to the reference variable filter 71 from a reference signal source (not shown). The output of the reference variable filter 71 is input to the phase comparator 72. The phase comparator 72 is a reference variable filter 71.
The error signal obtained by comparing the phases of the output signal and the reference signal is converted into a current signal for controlling the reference variable filter 71 and fed back to the reference variable filter 71.

【0056】このループにより、位相比較器72の入力
信号の位相差が所定の値となるように、即ち、基準可変
フィルタのカットオフ周波数が所定の値となるように自
動的に制御される。
With this loop, the phase difference between the input signals of the phase comparator 72 is automatically controlled so as to have a predetermined value, that is, the cutoff frequency of the reference variable filter has a predetermined value.

【0057】上記ループにより、自動的に制御された基
準可変フィルタ71のバイアス電流は、ミラーされて可
変フィルタ35、36にバイアスとして入力され、D/
Aコンバータ33のリファレンスとして入力される。
The bias current of the reference variable filter 71, which is automatically controlled by the above loop, is mirrored and input to the variable filters 35 and 36 as a bias, and D /
It is input as a reference of the A converter 33.

【0058】以後D/Aコンバータ33、可変フィルタ
34、1H遅延部40の動作は第1の実施例と同様であ
る。
After that, the operations of the D / A converter 33, the variable filter 34, and the 1H delay section 40 are the same as those in the first embodiment.

【0059】このように構成された集積回路30におい
て、自動調整ループ処理部70は、内部素子(抵抗器、
コンデンサ、トランジスタ等)のばらつきや温度特性に
よる基準可変フィルタ71、可変フィルタ35、36の
カットオフ周波数やQ値のばらつきや温度特性を補正す
るように自動的に調整される。
In the integrated circuit 30 thus configured, the automatic adjustment loop processing section 70 includes internal elements (resistors,
The reference variable filter 71 and the variable filters 35 and 36 are automatically adjusted to correct variations in the cutoff frequencies and Q values and temperature characteristics due to variations in capacitors and transistors) and temperature characteristics.

【0060】同時に、この制御されたバイアスである定
電流はD/Aコンバータ33に入力されるデジタルデー
タ(調整データ)を制御することにより、内部素子(抵
抗器、コンデンサ、トランジスタ等)のばらつきや温度
特性による可変フィルタ(可変ディレイイコライザ)3
4のばらつきや温度特性も補正される。
At the same time, the constant current, which is the controlled bias, controls the digital data (adjustment data) input to the D / A converter 33, so that variations in internal elements (resistors, capacitors, transistors, etc.) and Variable filter (variable delay equalizer) based on temperature characteristics 3
The variation of 4 and the temperature characteristic are also corrected.

【0061】さらに、可変フィルタ34については、D
/Aコンバータ33に入力されるディジタルデータ(調
整データ)を制御することにより内部素子(抵抗器、コ
ンデンサ、トランジスタ等)のばらつきや温度特性によ
るディレイ量のばらつきや温度特性が補正されたまま、
1H遅延部40のばらつきを補正するように調整するこ
とができる。
Further, regarding the variable filter 34, D
By controlling digital data (adjustment data) input to the / A converter 33, variations in internal elements (resistors, capacitors, transistors, etc.), variations in delay amount due to temperature characteristics, and temperature characteristics are corrected,
The 1H delay unit 40 can be adjusted to correct the variation.

【0062】[0062]

【発明の効果】以上説明したように本発明によれば、補
正手段が第1の調整手段により調整された制御信号をデ
ィジタル/アナログ変換器のリファレンスとしてディジ
タル/アナログ変換して第2の調整手段の調整量を補正
するので、外付け素子の入出力応答特性のばらつきを補
正する補正手段を回路基板内に組み込み可能とし、更に
上記外付け素子ばらつき補正を第1の調整手段からの出
力に追従して行うことができる。
As described above, according to the present invention, the correction means performs the digital / analog conversion of the control signal adjusted by the first adjusting means as the reference of the digital / analog converter, and the second adjusting means. Since the correction amount of the external element is corrected, the correction means for correcting the variation of the input / output response characteristics of the external element can be incorporated in the circuit board, and the external element variation correction can be followed by the output from the first adjusting means. You can do it.

【0063】また、外部通信手段を介して補正手段が派
生する第2の調整手段の補正量を設定するので、補正量
の設定を容易に自動化することができる。
Further, since the correction amount of the second adjusting device derived from the correction device is set via the external communication device, the setting of the correction amount can be easily automated.

【0064】また、第1の可変フィルタに印加する制御
信号を外部からまたは内部で調整し、該調整された制御
信号をディジタル/アナログ変換値のリファレンスとし
てディジタル/アナログ変換して、該変換された制御信
号に基づいて第2の可変フィルタを補正するので、回路
の内部に集積された各素子の入出力応答特性のばらつき
または温度特性の調整に追従して外付け素子の入出力応
答特性のばらつきを補正することができる。
Further, the control signal applied to the first variable filter is adjusted externally or internally, and the adjusted control signal is digital-to-analog converted as a reference of a digital / analog conversion value, and the converted signal is converted. Since the second variable filter is corrected based on the control signal, variations in the input / output response characteristics of each element integrated inside the circuit or variations in the input / output response characteristics of the external elements follow the adjustment of the temperature characteristics. Can be corrected.

【0065】また、変換された制御信号に基づいて、第
2の可変フィルタを補正する補正量を通信ポートを介し
て設定するので、補正量の設定を容易に自動化すること
ができる。
Further, since the correction amount for correcting the second variable filter is set based on the converted control signal via the communication port, the setting of the correction amount can be easily automated.

【0066】従って、基板面積が小さくできると共に、
集積回路内部素子の入出力応答特性のばらつきや温度特
性の調整に追従して外付け素子の入出力応答特性のばら
つきをも自動補正することができる等の効果を奏する。
Therefore, the substrate area can be reduced, and
It is possible to automatically correct the variation in the input / output response characteristic of the external element by following the variation in the input / output response characteristic of the integrated circuit internal element and the adjustment of the temperature characteristic.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を適用した画像記録装置のブロック図。FIG. 1 is a block diagram of an image recording apparatus to which the present invention has been applied.

【図2】記録信号処理部21、再生信号処理部22の要
部を示すブロック図。
FIG. 2 is a block diagram showing main parts of a recording signal processing unit 21 and a reproduction signal processing unit 22.

【図3】YC分離部30の本発明に関する部分の詳細な
ブロック図。
FIG. 3 is a detailed block diagram of a portion of the YC separation unit 30 relating to the present invention.

【図4】図2における各部の信号の波形及び周波数分布
を示した図。
FIG. 4 is a diagram showing waveforms and frequency distributions of signals at various parts in FIG.

【図5】図3における各部の信号の関連を示す図。FIG. 5 is a diagram showing a relation of signals of respective parts in FIG.

【図6】D/Aコンバータ33の1例を示す構成図。FIG. 6 is a configuration diagram showing an example of a D / A converter 33.

【図7】本発明の第2の実施例を示す集積回路の要部の
ブロック図。
FIG. 7 is a block diagram of a main part of an integrated circuit showing a second embodiment of the present invention.

【図8】従来の集積回路の要部を説明するブロック図。FIG. 8 is a block diagram illustrating a main part of a conventional integrated circuit.

【図9】従来の集積回路の要部を説明するブロック図。FIG. 9 is a block diagram illustrating a main part of a conventional integrated circuit.

【符号の説明】[Explanation of symbols]

1 カメラ部 2 レコーダ部 3 磁気ヘッド 4 モニタ部 11 レンズ 12 CCD 13 信号処理部 21 記録信号処理部 22 再生信号処理部 23 ヘッドアンプ部 30 YC分離部 31 定電流源 32 シリアル/パラレル変換部 33 D/Aコンバータ 34 可変フィルタ 35、36 可変フィルタ 40 1H遅延部 71 基準可変フィルタ 72 位相比較器 211 AGC 212、218、222、228 LPF 213、216 エンファシス 214 FM変調部 215 ACC 217、227 周波数変換部 221、225 デエンファシス 223 FM復調部 224 HPF 226 BPF 1 camera section 2 recorder section 3 magnetic head 4 monitor section 11 lens 12 CCD 13 signal processing section 21 recording signal processing section 22 reproduction signal processing section 23 head amplifier section 30 YC separation section 31 constant current source 32 serial / parallel conversion section 33 D / A converter 34 variable filter 35, 36 variable filter 40 1H delay unit 71 reference variable filter 72 phase comparator 211 AGC 212, 218, 222, 228 LPF 213, 216 emphasis 214 FM modulator 215 ACC 217, 227 frequency converter 221 225 De-emphasis 223 FM demodulator 224 HPF 226 BPF

フロントページの続き (72)発明者 平山 信之 東京都大田区下丸子3丁目30番2号キヤノ ン株式会社内Front page continued (72) Inventor Nobuyuki Hirayama 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc.

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 回路の内部に集積された各素子の入出力
応答特性のばらつきまたは温度特性を調整する第1の調
整手段と、 前記回路に外付けされる各素子の入出力応答特性のばら
つきを調整する第2の調整手段と、 前記第1の調整手段により調整された制御信号をディジ
タル/アナログ変換器のリファレンスとしてデジタル/
アナログ変換して前記第2の調整手段の調整量を補正す
る補正手段とを備えたことを特徴とする集積回路。
1. A first adjusting means for adjusting a variation in input / output response characteristics or a temperature characteristic of each element integrated in a circuit, and a variation in input / output response characteristic of each element externally attached to the circuit. And a control signal adjusted by the first adjustment means as a digital / analog converter reference.
An integrated circuit, comprising: a correction unit that performs analog conversion to correct the adjustment amount of the second adjustment unit.
【請求項2】 補正手段が補正する第2の調整手段の補
正量を設定するための外部通信手段を更に具備したこと
を特徴とする請求項1記載の集積回路。
2. The integrated circuit according to claim 1, further comprising external communication means for setting a correction amount of the second adjusting means corrected by the correcting means.
【請求項3】 回路の内部に集積された各素子の入出力
応答特性のばらつきまたは温度特性を調整する第1の調
整手段と、 前記第1の調整手段により調整される第1の可変フィル
タと、 前記回路に外付けされる各素子の入出力応答特性のばら
つきを調整する第2の可変フィルタとを備える集積回路
の可変フィルタ調整方法において、 前記第1の可変フィルタに印加する制御信号をディジタ
ル/アナログ変換器のリファレンスとしてデジタル/ア
ナログ変換して、該変換された制御信号に基づいて第2
の可変フィルタを補正する様にしたことを特徴とする集
積回路の可変フィルタ調整方法。
3. A first adjusting means for adjusting variations in input / output response characteristics or temperature characteristics of each element integrated in the circuit, and a first variable filter adjusted by the first adjusting means. A variable filter adjusting method for an integrated circuit, comprising: a second variable filter that adjusts variations in input / output response characteristics of each element externally attached to the circuit, wherein a control signal applied to the first variable filter is digital. Digital-to-analog conversion as a reference of the analog / analog converter, and a second signal based on the converted control signal.
A method for adjusting a variable filter of an integrated circuit, characterized in that the variable filter of (1) is corrected.
【請求項4】 変換された制御信号に基づいて第2の可
変フィルタを補正する補正量を通信ポートを介して設定
するようにしたことを特徴とする請求項3記載の可変フ
ィルタ調整方法。
4. The variable filter adjusting method according to claim 3, wherein a correction amount for correcting the second variable filter is set via a communication port based on the converted control signal.
【請求項5】 画像信号を入力し、該信号を変換して、
記録媒体に記録する電子機器に用いる集積回路あって、 調整信号に基づき、調整された電流を出力する定電流手
段と、 外部から供給される調整データを受信する受信部と、 該定電流源から出力された定電流と、前記受信部で受信
した調整データに基づき、制御信号を生成する生成手段
と、 該生成手段で生成された制御信号に基づき、外部から供
給される画像信号を調整する調整手段とを有することを
特徴とする集積回路。
5. An image signal is input, the signal is converted,
An integrated circuit used in an electronic device for recording on a recording medium, comprising: a constant current means for outputting an adjusted current based on an adjustment signal, a receiving section for receiving adjustment data supplied from the outside, and a constant current source A generator that generates a control signal based on the output constant current and the adjustment data received by the receiver, and an adjustment that adjusts an image signal supplied from the outside based on the control signal generated by the generator. And an integrated circuit.
【請求項6】 前記画像信号は、1水平走査期間遅れた
画像信号であることを特徴とする請求項5記載の集積回
路。
6. The integrated circuit according to claim 5, wherein the image signal is an image signal delayed by one horizontal scanning period.
【請求項7】 前記調整手段は、画像信号の水平同期を
合わせることを特徴とする請求項5記載の集積回路。
7. The integrated circuit according to claim 5, wherein the adjusting means matches the horizontal synchronization of the image signal.
【請求項8】 前記調整手段が可変ディレイイコライザ
であることを特徴とする請求項5記載の集積回路。
8. The integrated circuit according to claim 5, wherein the adjusting means is a variable delay equalizer.
【請求項9】 前記集積回路が1チップのICからなる
ことを特徴とする請求項5記載の集積回路。
9. The integrated circuit according to claim 5, wherein the integrated circuit comprises an IC of one chip.
【請求項10】 画像信号を入力し、該信号を変換し
て、記録媒体に記録する電子機器において、 調整信号に基づき、調整された電流を出力する定電流手
段と、 調整データを生成する調整データ生成手段と、 該調整データを受信する受信部と、 該定電流源から出力された定電流と、前記受信部で受信
した調整データに基づき、制御信号を生成する生成手段
と、 前記画像信号から1水平走査期間遅れた画像信号を生成
する遅延手段と、 前記生成手段で生成された制御信号に基づき、前記遅延
手段で生成された画像信号を調整する調整手段とを有す
ることを特徴とする電子機器。
10. An electronic device for inputting an image signal, converting the signal, and recording the recording signal on a recording medium, a constant current means for outputting an adjusted current based on the adjustment signal, and an adjustment for generating adjustment data. A data generating unit, a receiving unit that receives the adjustment data, a constant current output from the constant current source, and a generating unit that generates a control signal based on the adjustment data received by the receiving unit; And a delay unit that generates an image signal that is delayed by one horizontal scanning period, and an adjustment unit that adjusts the image signal generated by the delay unit based on the control signal generated by the generation unit. Electronics.
【請求項11】 前記調整手段は、画像信号の水平同期
を合わせることを特徴とする請求項10記載の電子機
器。
11. The electronic device according to claim 10, wherein the adjusting unit adjusts horizontal synchronization of the image signal.
【請求項12】 前記調整手段が可変ディレイイコライ
ザであることを特徴とする請求項10記載の電子機器。
12. The electronic device according to claim 10, wherein the adjusting unit is a variable delay equalizer.
【請求項13】 前記定電流手段と前記受信部と前記生
成手段と前記調整手段とが1チップのICから構成され
ることを特徴とする請求項10記載の電子機器。
13. The electronic device according to claim 10, wherein the constant current unit, the receiving unit, the generating unit, and the adjusting unit are constituted by a one-chip IC.
JP8076524A 1995-04-07 1996-03-29 Integrated circuit, variable filter adjustment method for the circuit, and electronic equipment using the circuit Withdrawn JPH08335849A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8076524A JPH08335849A (en) 1995-04-07 1996-03-29 Integrated circuit, variable filter adjustment method for the circuit, and electronic equipment using the circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-82214 1995-04-07
JP8221495 1995-04-07
JP8076524A JPH08335849A (en) 1995-04-07 1996-03-29 Integrated circuit, variable filter adjustment method for the circuit, and electronic equipment using the circuit

Publications (1)

Publication Number Publication Date
JPH08335849A true JPH08335849A (en) 1996-12-17

Family

ID=26417668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8076524A Withdrawn JPH08335849A (en) 1995-04-07 1996-03-29 Integrated circuit, variable filter adjustment method for the circuit, and electronic equipment using the circuit

Country Status (1)

Country Link
JP (1) JPH08335849A (en)

Similar Documents

Publication Publication Date Title
US4668988A (en) Non-linear digital emphasis circuit
US4626927A (en) Recording and reproducing apparatus for recording and reproducing a carrier chrominance signal with pre-emphasis and de-emphasis
JP3105761B2 (en) Automatic image quality control device
US5424849A (en) Video signal reproduction apparatus and time base correcting device
US5815033A (en) Integrated circuit, variable filter adjusting method therefor, and electronic equipment using the same
JPH0937296A (en) Recording and reproducing device, recorder and reproducing device
JPH08335849A (en) Integrated circuit, variable filter adjustment method for the circuit, and electronic equipment using the circuit
JP2672433B2 (en) Device and method for the selective adjustment of the reproduction characteristic that encodes the requirements of the video signal
EP0145293B1 (en) Magnetic recording/reproducing apparatus
JPS62264789A (en) Picture synthesis device
JP3140191B2 (en) Automatic frequency adjustment circuit of filter circuit
JP3418061B2 (en) Video signal processing device
US6480668B1 (en) Signal processing circuit
JP2595713B2 (en) Brightness signal processing circuit of magnetic recording and playback device
JP3371292B2 (en) Chroma signal processor
JP3114754B2 (en) Video signal recording and playback device
JP3115181B2 (en) SECAM recording circuit
JP2508528B2 (en) Video signal recording / reproducing device
JPH05207511A (en) Video signal processing circuit
JPS636990A (en) Camera incorporated with recording and reproducing device
JPS62249593A (en) Time base correcting device
JPH05130644A (en) Semiconductor integrated circuit device for image processing
JPH02181594A (en) Recorded chrominance signal processing circuit
JPS60245394A (en) Magnetic recording and reproducing device
JPH06203471A (en) Magnetic recording and reproducing device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030603