JPH08330913A - Pn code generation circuit and communication terminal equipment - Google Patents

Pn code generation circuit and communication terminal equipment

Info

Publication number
JPH08330913A
JPH08330913A JP15861895A JP15861895A JPH08330913A JP H08330913 A JPH08330913 A JP H08330913A JP 15861895 A JP15861895 A JP 15861895A JP 15861895 A JP15861895 A JP 15861895A JP H08330913 A JPH08330913 A JP H08330913A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
pseudo
noise generator
code
noise
means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15861895A
Other languages
Japanese (ja)
Inventor
Takashi Usui
隆志 臼居
Original Assignee
Sony Corp
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PURPOSE: To repetitively generate the pseudo noise codes of an optional length by initializing a pseudo noise generator for every optionally prescribed value set previously regardless of the largest number of pseudo noise codes that can be generated.
CONSTITUTION: The initial state loading means 15A and 15B serve as the circuits which supply the initial value that are loaded by the PN code generators 12A and 12B respectively in an initial mode. The type of the PN code generated by a PN code generation circuit 11 is decided by the bit number (n) of the initial value IB sent from both means 15A and 15B. In such a constitution. the circuit 11 can set the length and the type of a PN code independently of each other. Thus the pseudo noise codes of an optional length are continuously generated. Furthermore, the code series to be generated can be changed when the set state of the initial value is changed. Thereby, many codes can be generated regardless of their cycles.
COPYRIGHT: (C)1996,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【目次】以下の順序で本発明を説明する。 [Contents] The present invention will be described in the following order. 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 (1)第1の実施例 (1−1)全体構成 (1−2)具体例 (2)第2の実施例 (3)第3の実施例 (4)第4の実施例 (5)他の実施例 発明の効果 It means acting Example (1) first embodiment for FIELD prior art invention solves the problems The problems to be solved by the industry (1-1) Overall Configuration (1-2) Specific Example (2) second embodiment (3) third embodiment (4) fourth embodiment (5) effect of other embodiments iNVENTION

【0002】 [0002]

【産業上の利用分野】本発明はPN符号発生回路及び通信端末装置に関する。 The present invention relates to a PN code generating circuit and a communication terminal device. 例えばスペクトル拡散(SS)通信で用いられる通信端末装置及びそのPN符号発生回路に適用して好適なものである。 And more particularly, it is suitably applied to a communication terminal device and the PN code generating circuit used in the spread spectrum (SS) communication.

【0003】 [0003]

【従来の技術】スペクトル拡散(SS)通信には伝送帯域の拡散のため疑似雑音(PN)が用いられる。 BACKGROUND ART spread spectrum (SS) in communication pseudonoise for diffusion transmission band (PN) is used. さて非同期スペクトル拡散(SS)通信システムでは異なるユーザやシステム毎に相互相関の小さい疑似雑音(PN) Well asynchronous spread spectrum (SS) small pseudo noise cross-correlation for different users and systems in a communication system (PN)
符号を割り当てることによつて同一周波数での干渉を排除し、通信の独立性を確保している。 Without interference in by connexion same frequency to assigning codes so as to ensure the communication independence. 従つて非同期SS Accordance connexion asynchronous SS
通信システムの構築には相互相関の小さいPN系列を多数生成することが必要となる。 It is necessary to generate a large number of small PN sequence cross-correlation is to build a communication system.

【0004】相互相関の小さいPN符号系列としては従来よりGOLD系列が知られている。 [0004] GOLD series has been known as a small PN code sequence cross-correlation. 図8にこのGOL The GOL in Figure 8
D符号を発生するPN発生回路の一例を示す。 It shows an example of a PN generator for generating a D code. GOLD GOLD
符号発生回路1はシフトレジスタ2A及び排他的論理和回路3Aによつて構成される第1のm系列発生回路とシフトレジスタ2B及び排他的論理和回路3Bによつて構成される第2のm系列発生回路とを有し、これら2つの系列発生回路から出力される第1のm系列出力と第2のm系列出力との排他的論理和を排他的論理和回路4で求めることによりGOLD符号系列を生成するようになされている。 Code generating circuit 1 shift registers 2A and exclusive by the OR circuit 3A connexion first made m-sequence generation circuit and the shift register 2B and an exclusive OR circuit the second m-sequence by connexion configured 3B and a generation circuit, GOLD code sequence by determining the exclusive OR of the first m-sequence output and the second m-sequence output outputted from the two sequence generator in the exclusive OR circuit 4 It is adapted to generate.

【0005】さてGOLD符号発生回路1の出力はシフトレジスタの初期状態を変化させることにより異なる符号系列になる。 [0005] Now the output of the GOLD code generating circuit 1 will be different code sequences by changing the initial state of the shift register. この性質を利用するためGOLD符号発生回路1では第1のm系列発生回路におけるシフトレジスタ2Aの初期状態を固定し、第2のm系列発生回路におけるシフトレジスタ2Bの初期状態を変化させるようになされている。 In GOLD code generating circuit 1 for utilizing this property to secure the initial state of the shift register 2A in the first m-sequence generation circuit, adapted to change the initial state of the shift register 2B in the second m sequence generator ing. 発生させる符号の種類は1つの発生器のシフトレジスタの段数をnとすると、2^n+1 通りになり、符号長は2^n-1 となる。 When the type of code to be generated to the number of stages of the shift register of one generator and n, becomes 2 ^ n + 1 kinds, the code length is 2 ^ n-1. 因に図8はn=6の場合であり、このとき符号長は63として与えられ、65 8 In this connection is the case of n = 6, the time code length is given as 63, 65
通りの異なるPN系列を1つのPN符号発生回路から発生させることができる。 It is possible to generate different PN sequences of street from one PN code generating circuit.

【0006】 [0006]

【発明が解決しようとする課題】ところがこの構成のP The object of the invention is to be Solved However P of this configuration
N符号発生回路の場合、次の問題があつた。 In the case of N code generating circuit, there has been a following problem. 送信側の通信端末装置から送信されたスペクトル拡散(SS)信号を受信側の通信端末装置において復調するには、逆拡散時に受信されたスペクトル拡散(SS)信号に乗算されているPN符号と受信側の通信端末装置内で発生されるPN符号を同期させなければならない。 To demodulate the spread spectrum (SS) signal transmitted from the communication terminal apparatus in the transmitting-end communication terminal apparatus on the receiving side, receiving the PN code is multiplied spread spectrum (SS) signal received at the despread It must be synchronized PN code generated in the side of the communication terminal apparatus. すなわち受信側の通信端末装置では復調動作を開始するためPN符号を速やかに同期させなければならない。 That is, in the communication terminal apparatus on the receiving side shall promptly synchronize the PN code for initiating demodulation operation.

【0007】ところがPN符号の繰り返し周期が長いほど、同期獲得にかかる時間が長くなるので、PNの周期はある程度短くなければならない。 [0007] However, as the repetition period of the PN code is long, because it takes time to acquire synchronization becomes longer, the period of the PN must be to some extent short. 例えばn=20の場合、符号長Mは1048575にもなるので、チツプレートが1〔MHz〕のとき、PN符号の繰り返し周期は1.048575〔秒〕となる。 For example, in the case of n = 20, also becomes a code length M is 1048575, when Chitsupureto of 1 [MHz], the repetition period of the PN code becomes 1.048575 (seconds). 通常、符号同期を獲得するのに要する時間としては、最悪の場合、符号周期以上の時間が必要になるが1秒は長すぎるので問題である。 Usually, as the time required to acquire the code synchronization is, in the worst case, but code period or longer is required per second is a problem because too long.

【0008】このように従来用いられているGOLD符号の場合、符号の種類を多くしようとすると、符号周期が長くなつて同期の獲得に時間がかかるという欠点があつた。 [0008] For GOLD codes which are used in this way conventionally, an attempt to increase the kinds of codes, disadvantage that it takes time to synchronize the acquisition code period Te summer long it has been made. またGOLD符号系列の系列長Mは2^n-1 という不連続の値しかとれないので、符号長Mを前述の値以外に設定したくても自由に設定できないという問題があつた。 Since also the sequence length M of the GOLD code sequence is 2 ^ n-1 only take discontinuity of the value of a problem that can not be set freely even want to set the code length M in addition to the above-mentioned value has been filed.

【0009】本発明は以上の点を考慮してなされたもので、発生可能な符号の種類が多くかつその符号周期の短いPN符号発生回路及び通信端末装置を提案しようとするものである。 [0009] The present invention has been made in view of the above, in which the type of generating possible code number and attempts to propose a short PN code generating circuit and a communication terminal device of that code period. またこれに加えて符号周期を任意に設定できるPN符号発生回路及び通信端末装置を提案しようとするものである。 Also intended to propose a PN code generating circuit and a communication terminal device capable of arbitrarily setting a code period, in addition to this.

【0010】 [0010]

【課題を解決するための手段】かかる課題を解決するため本発明においては、合成手段から出力される疑似雑音符号の符号数を計数手段によつて計数し、符号数が所定値になるたび、第1及び第2の疑似雑音発生器に初期設定するようにする。 Means for Solving the Problems] In the present invention for solving the above problems, the code number of the pseudo noise code output from the combining means by connexion counted counting means, each time the number of codes becomes a predetermined value, so as to initially set the first and second pseudo-noise generator.

【0011】 [0011]

【作用】発生し得る疑似雑音符号の最大符号数によらず予め定めた任意の所定値ごとに第1及び第2の疑似雑音発生器は初期設定される。 [Action] The first and second pseudo-noise generator for each arbitrary predetermined value determined in advance irrespective of the maximum number of codes of the pseudo noise code that may occur is initialized. これにより任意の符号長の疑似雑音符号が繰り返し発生されることになる。 This makes that the pseudo-noise code of any code length is repeatedly generated. また初期値の設定状態を変えることによつて発生する符号系列を変更できることにより符号周期に関係なく多くの符号を発生することができる。 Also it is possible to generate more codes regardless code period by that modifications may be made to the code sequence by connexion occurs by changing the settings of the initial value.

【0012】 [0012]

【実施例】以下図面について、本発明の一実施例を詳述する EXAMPLES For be described with reference to the accompanying drawings an embodiment of the present invention

【0013】(1)第1の実施例 (1−1)全体構成 この実施例で説明するPN符号発生回路は符号系列を発生するPN発生器を定期的に初期設定することを特徴としている。 [0013] (1) PN code generating circuit described in the first embodiment (1-1) Overall Configuration This embodiment is characterized by periodically initializing the PN generator for generating a code sequence. 図1にPN符号発生回路のブロツク構成を示す。 It shows a block configuration of a PN code generating circuit in Figure 1. PN符号発生回路11はGOLD符号発生回路(P PN code generating circuit 11 GOLD code generating circuit (P
N発生器12A、12B及び排他的論理和回路13)を基本構成とし、これに計数手段としてのM進カウンタ1 N generator 12A, and 12B and an exclusive OR circuit 13) as a basic configuration, M-ary counter 1 as counting means to
4及び初期状態ロード手段15A、15Bを付加した構成となつている。 4 and the initial state load unit 15A, and summer configured and added with 15B. 各部はそれぞれ次のような構成でなる。 Each section is respectively the following configuration.

【0014】まずPN発生器12A及び12BはクロツクCKの立ち上がりで動作するシフトレジスタによつて構成されており、クロツクCKが立ち上がるたびにPN [0014] First the PN generator 12A and 12B are by connexion configured to shift register which operates at the rising edge of clock CK, PN whenever a clock CK rises
符号を1つ出力するようになされている。 It has been made codes to output one. これらPN発生器12A及び12Bにはロード入力端子LDと、nビツトの初期値を入力するための入力端子IAとが設けられており、ロード入力端子LDに入力される値に応じて動作状態が切り替わるようになされている。 These and PN generators 12A and load input terminal LD ​​to 12B, and the input terminal IA is provided for inputting an initial value of n bits, the operation state according to the value inputted to the load input terminal LD It has been made to switch.

【0015】例えばロード入力端子LDに入力されるロード信号の値が「L」のとき、PN発生器12A、12 [0015] For example, when the value of the load signal input to the load input terminal LD ​​is "L", PN generators 12A, 12
Bは通常動作状態にあり、クロツクCKの立ち上がりごとにPN符号を発生するようになされている。 B is in a normal operating state, it is adapted to generate the PN code for each rising edge of the clock CK. 一方、ロード入力端子LDに入力されるロード信号の値が「H」 On the other hand, the value of the load signal input to the load input terminal LD ​​is "H"
のとき、PN発生器12A、12Bは初期値書き込み状態になり、クロツクCKの立ち上がるごとにシフトレジスタに初期値IA、IBをロードするようになされている。 When, PN generators 12A, 12B becomes the initial value writing condition, an initial value IA in the shift register each time the rising edge of clock CK, it is adapted to load the IB.

【0016】これら2つのPN発生器12A及び12B [0016] These two PN generators 12A and 12B
のPN符号出力は排他的論理和回路13に入力され、出力端よりPN符号発生回路11の出力として出力される。 PN code output of which is input to the exclusive OR circuit 13, and is outputted from the output as an output of the PN code generating circuit 11. M進カウンタ14はPN発生器12A及び12Bの初期設定用である。 M-ary counter 14 is for initial setting of the PN generators 12A and 12B. M進カウンタ14はクロツクCKのカウント値が所定値Mになるごとにロード信号の値を「L」から「H」に立ち上げ、PN発生器12A及び1 M-ary counter 14 is raised to "H" the value of the load signal each time the count value of the clock CK becomes a predetermined value M from the "L", PN generators 12A and 1
2Bの動作状態を書き込み状態に設定するようになされている。 It is adapted to set the write state the operating state of 2B. このM進カウンタ14による強制的なリセツト動作によりPN符号の符号長Mを自由に設定することが可能となる。 The forced reset operation by the M-ary counter 14 can be set the code length M of PN code freely.

【0017】初期状態ロード手段15A及び15Bは初期設定時にPN発生器12A及び12Bがロードする初期値を与える回路である。 The initial state loading means 15A and 15B are circuit to provide an initial value to the PN generator 12A and 12B are loaded at initialization. この実施例の場合、初期状態ロード手段15Aは初期値IAとして固定値を与え、初期状態ロード手段15Aは初期値IBとして任意に設定された所定の値を与えるようになされている。 In this embodiment, the initial state loading means 15A gives a fixed value as the initial value IA, the initial state loading means 15A have been made to provide arbitrarily set predetermined value as an initial value IB. このときPN発生回路11で発生されるPN符号の種類は初期状態ロード手段15A及び15Bが与える初期値IBのビツト数nに応じて定まり、2^n 通りとなる。 In this case the kind of the PN code generated by PN generator 11 Sadamari according to number of bits n of the initial value IB initial state load means 15A and 15B gives becomes 2 ^ n Street. 以上の構成によれば、PN符号の符号長Mと符号の種類を独立に設定できるPN符号発生回路が実現される。 According to the above configuration, the PN code generation circuit which can set the code length M and the type of code of the PN code independently is realized.

【0018】(1−2)具体例 図2にPN符号発生回路11の具体例を示す。 [0018] (1-2) shows a specific example of the PN code generating circuit 11 to the specific example Figure 2. この例の場合、n=20とし、またM=2304とする。 In this example, the n = 20, also the M = 2304. シフトレジスタを構成する遅延ブロツクUA1〜UA20及びUB1〜UB20の段数は初期値1A及びIBのビツト数nに対応する。 Number of delay blocks UA1~UA20 and UB1~UB20 constituting the shift register corresponds to the number of bits n of the initial value. 1A and IB. 従つてこの例の場合、遅延ブロツクU Accordance connexion In this example, the delay block U
A1〜UA20及びUB1〜UB20の段数はそれぞれ20個である。 Number of A1~UA20 and UB1~UB20 is 20 each.

【0019】これら遅延ブロツクUA1〜UA20及びUB1〜UB20にはクロツク入力端子の他、入力端子D、出力端子Q、ロード端子LD及び初期設定用入力端子Aが設けられている。 [0019] Other clock input terminal to these delay blocks UA1~UA20 and UB1~UB20, the input terminal D, an output terminal Q, a load terminal LD, and the initial setting input terminal A is provided. これら遅延ブロツクUA1〜U These delay blocks UA1~U
A20及びUB1〜UB20の動作は図中の表に示す通りである。 Operation of A20 and UB1~UB20 are as shown in Table of FIG. すなわちロード端子LD=「L」のとき、遅延ブロツクは単なるシフトレジスタとして働き、入力端子Dの値が出力端子Qに伝えられる。 That is, when the load terminal LD ​​= "L", the delay block acts as a mere shift register, the value of the input terminal D is transferred to the output terminal Q. 一方、ロード端子LD=「H」のとき、入力端子Aの値が出力端子Qに伝えられ、初期値がロードされる。 On the other hand, when the load terminal LD ​​= "H", the value of the input terminal A is transmitted to the output terminal Q, the initial value is loaded.

【0020】因にPN発生器12Aを構成する遅延ブロツクUA1〜UA20の初期設定用入力端子Aは接地されており、ロード端子LD=「H」の場合には、全ての初期設定用入力端子Aに「L」が入力される。 The initial setting input terminal A of the delay block UA1~UA20 constituting the PN generator 12A to cause is grounded, the load terminal LD ​​= in the case of "H", all the initial setting input terminal A "L" is input to. 一方、P On the other hand, P
N発生器12Bを構成する遅延ブロツクUB1〜UB2 Delay block UB1~UB2 constituting the N generator 12B
0の初期設定用入力端子Aには初期状態ロード手段15 0 is the initial setting for the input terminal A initial state load means 15
Bが接続されており、ロード端子LD=「H」の場合には、この初期状態ロード手段15Bから初期値IBが入力される。 B is connected, = in the case of "H" is a load terminal LD, the initial value IB is input from the initial state load unit 15B.

【0021】さてM進カウンタ14はこの例の場合、2 [0021] Now M-ary counter 14 in the case of this example, 2
304進カウンタとして動作する。 It operates as a 304-ary counter. ここでM進カウンタ14のカウント値をZとする。 Here the count value of the M-ary counter 14 and Z. カウント値Zが”0”から”2302”のとき、M進カウンタ14は出力Yとして「L]を出力し、カウント値Zが”2303”のとき出力Yとして「H」を出力する。 When the count value Z is "0" for "2302", M-ary counter 14 outputs "L] as output Y, the count value Z outputs an" H "as the output Y when" 2303 ". 因にM進カウンタ14 M-ary counter 14 to cause
のカウント値Zは”2303”が最大であり、次のクロツクの立ち上がりでカウント値Zがリセツトされ、カウント値Zは”0”となる。 Count value Z is "2303" is the maximum count value Z is reset at the rising edge of the next clock, the count value Z is "0".

【0022】以上の構成にように、初期値IBとして2 [0022] As to the above configuration, as the initial value IB 2
0ビツトのビツト列が設定されていることによりPN発生回路11において発生されるPN符号の数Nは2^20 0 number N of PN codes generated in the PN generating circuit 11 by the bit string is set in bit 2 ^ 20
=1048576通りとなる。 = Become 1048576 ways. これら1048576通りのPN符号の系列は全て異なる。 All series of the PN code of these 1048576 ways are different. 一般にPN符号の周期Mがシフトレジスタの段数nより大きければ、2^n Generally the period M of the PN code is greater than the number of stages n of the shift register, 2 ^ n
通り全てのPN符号が異なる。 As all of the PN code is different.

【0023】因にPN符号の数については、20ビツトのビツト列でPN符号を発生すると、PN符号の数Nは2^n +1=1048577通りであり、実施例の回路と従来回路との間に発生されるPN符号の種類に違いはない。 [0023] The number of PN code In this connection, when generating the PN code in the bit string of 20 bits, the number N of PN code is 2 ^ n + 1 = 1048577 ways, between the circuit and the conventional circuit of Embodiment There is no difference in the type of PN code is generated. 一方、符号長Mについては、従来回路の場合には20ビツトのビツト列でPN符号を発生すると2^n − On the other hand, the code length M, the in the case of the conventional circuit for generating a PN code in bit string of 20 bits 2 ^ n -
1=1048575と非常に長くかつ固定値であつたため、実施例の回路の優位性が分かる。 1 = 1048575 because been made very long and a fixed value, is understood advantage of the circuit embodiment.

【0024】このように本実施例のPN符号発生回路1 The PN code generating circuit 1 of the thus this embodiment
1を用いれば、発生可能な異なるPN符号の数は多くありながら、符号長については任意の値(例えば比較的短い値)にも自由に設定できる。 The use of 1, the number of generable different PN codes while there are many, can be freely set to any value (for example, a relatively shorter value) for the code length. これによりPN符号との初期同期が容易であり、かつ相互相関特性の良好なPN Thus it is easy to initial synchronization with the PN code, and good PN of cross-correlation properties
系列を多数発生できるPN符号発生回路を実現することができる。 It is possible to realize a PN code generating circuit capable of generating a large number of sequences. また希望の系列長MをもつPN符号系列を発生できるのでスペクトル通信システムに適用する場合にも諸パラメータ(拡散利得及びフレーム長等)の設計を容易にすることができるPN符号発生回路を実現することができる。 Further to realize the PN code generating circuit that can also facilitate the design of parameters (spreading gain and frame length and the like) when applied to spectrum communication system since it generates a PN code sequence having a sequence length M of the desired be able to. さらに非同期スペクトル拡散通信方式の場合にチヤンネル数又はユーザ数を多くとれるPN符号発生回路を実現することができる。 Furthermore it is possible to realize many take PN code generating circuit channel number or the number of users in the case of asynchronous spread spectrum communication system.

【0025】(2)第2の実施例 図1との対応部分に同一符号を付して示す図3に、PN [0025] (2) in FIG. 3 where the same reference numerals are assigned to corresponding parts of Figure 1 and the second embodiment, PN
符号発生回路の2つ目の実施例を示す。 It shows a second embodiment of the code generator circuit. このPN符号発生回路21はM進カウンタ14によつて1周期の符号長Mをカウントする代わりに、比較回路22を用いて第1 The PN code generation circuit 21 instead of counting the code length M of Yotsute 1 cycle M-ary counter 14, the using the comparative circuit 22 1
のPN発生器12Aの状態をモニタして符号長Mのタイミングを設定することを特徴としている。 It is characterized by setting the timing of the code length M monitors the state of the PN generator 12A.

【0026】具体的には比較回路22はPN発生器12 The comparator circuit 22 is specifically PN generator 12
A内にあるシフトレジスタの状態をモニタし、シフトレジスタの状態が初期状態からM個目の状態(パターン) Monitoring the state of the shift registers in A, the shift register state from the initial state of the M-th state (pattern)
と一致するか否かを検出することにより、初期値をロードするタイミングを設定している。 By detecting whether or not consistent with, and set the timing for loading the initial value.

【0027】すなわちPN発生器12A内にあるnビツトのシフトレジスタの状態をQAとし、初期状態IAからM個目の状態QAをZとする場合、比較回路22は状態QAと状態Zとを比較し、2つの状態が一致したとき、比較出力Yとして「H」を出力し、それ以外は「L」を出力する。 [0027] That is the state of the shift register of n bits in the PN generator internal 12A and QA, the case of the initial state IA an M-th state QA and Z, compares the comparison circuit 22 and the state QA and state Z and, when the two states match, outputs "H" as a comparison output Y, otherwise it outputs "L". PN発生器12A及びBはそれぞれロード端子LDに入力される値が「H」のときにクロツクが立ち上がると初期状態IA及びIBを各初期状態ロード手段15A及び15Bが読み込み、シフトレジスタをリセツトする。 PN generators 12A and B values ​​inputted to the load terminal LD ​​each loading each initial state loading means 15A and 15B when the clock rises initial state IA and IB when "H" to reset the shift register.

【0028】以上の構成によれば、PN符号発生回路1 According to the above configuration, PN code generating circuit 1
1と同様の効果を得ることができるPN符号発生回路を実現できる。 The PN code generating circuit capable of obtaining the same effect as 1 can be realized. さらにこのPN符号発生回路22の場合、 Furthermore, in the case of the PN code generating circuit 22,
比較回路22がn入力の論理積回路によつて構成できることにより、M進カウンタ14を用いる場合に比して回路規模を小さくすることができる。 By comparing circuit 22 can be by connexion configured to the logical product circuits of n input, it is possible to reduce the circuit scale as compared with the case of using the M-ary counter 14.

【0029】(3)第3の実施例 図2との対応部分に同一符号を付して示す図4にPN符号発生回路の第3実施例を示す。 [0029] (3) shows a third embodiment of the PN code generating circuit in FIG. 4 where the same reference numerals are assigned to corresponding parts of the third embodiment Figure 2. このPN符号発生回路31は第1の実施例の構成に加えて、第2のPN発生器12Bで発生されるPN符号の位相をシフトするためのマスク手段32を新たに設けたことを除いて同様の構成を有している。 The PN code generating circuit 31 in addition to the configuration of the first embodiment, the mask means 32 for shifting the phase of the PN code generated in the second PN generator 12B except that newly provided It has the same configuration.

【0030】さてここでは新たな構成であるマスク手段32の構成を中心に説明する。 [0030] Here, now will be mainly described a configuration of a mask means 32 which is a new configuration. マスク手段32は第2のPN発生器12Bのシフトレジスタがn段であるとき、 When the mask means 32 shift registers of the second PN generator 12B is n stages,
n個の2入力AND回路UD1〜UDnとn入力排他的論理和回路UDn+1とによつて構成されている。 n two-input AND circuit UD1~UDn and n-input exclusive-OR circuits UDn + 1 and Manzanillo One and is constituted. この場合、n=6なので、UD1〜UD6で表される6個の2入力AND回路とUD7の6入力排他的論理和回路とからなる。 In this case, since n = 6, consisting of six 2-input AND circuit and six-input exclusive-OR circuit UD7 represented by UD1~UD6.

【0031】ここで2入力AND回路UD1〜UD6の一方の入力にはシフトレジスタを構成する各遅延ブロツクUB1〜UB6の各出力が入力されており、また他方の入力には6ビツトのマスク入力(MASK)が与えられるようになされている。 [0031] Here, 2 to one input of input AND circuit UD1~UD6 is input the output of each delay block UB1~UB6 constituting a shift register, also 6 bits mask input to the other input ( MASK) are adapted to given. この例ではマスク入力(MA Mask input in this example (MA
SK)として6ビツトを与える。 SK) as giving the 6 bits. このとき6入力排他的論理和回路UD7の出力は第2のPN発生器12BのP At this time, the output of the six-input exclusive OR circuit UD7 the P of the second PN generator 12B
N系列を位相シフトしたものとなる。 The N series becomes as that phase shift.

【0032】因に位相シフト量は与えるマスク入力(M The phase shift amount to cause the mask input to give (M
ASK)の値とシフトレジスタの状態(パターン)によつて異なり、6ビツトのマスク入力(MASK)の場合、2^6 −1=63通り全てのシフトパターンを与えることができる。 Unlike connexion by the value and state of a shift register of the ASK) (pattern), if the mask input of 6 bits (MASK), can provide all the shift pattern are two ^ 6 -1 = 63. ところでマスク入力(MASK)としてオール”0”を与えた場合、マスク手段32の出力は一定値(すなわち全て1か又は全て0)となる。 However when given all "0" as a mask input (MASK), the output of the mask means 32 becomes a constant value (ie, all 1 or all 0).

【0033】またこの実施例の場合、PN発生器12A [0033] In the case of this embodiment, PN generator 12A
とPN発生器12Bはそれぞれ第1及び第2の実施例の場合と同様であるが、シフトレジスタに与えられる初期値IA及びIBは両方とも固定値である。 And although PN generator 12B is the same as in the first and second embodiments, respectively, the initial value IA and IB are applied to the shift register are both fixed values. これはPN符号発生回路31で発生されるPN系列を変更したい場合、マスク入力(MASK)のビツトパターンを変更することにより発生されるPN系列を変更できることによる。 This If you want to change the PN sequence generated by the PN code generating circuit 31, due to being able to change the PN sequence is generated by changing the bit pattern of the mask input (MASK). このようにしてもPN符号発生回路11のPN符号と同様、2^n 通りの異なるPN系列を出力でき、しかも符号長Mを独立かつ任意の値に設定できるPN符号発生回路を実現することができる。 Thus similar to the PN code of the PN code generating circuit 11 also can output a different PN sequence of 2 ^ n street, yet be realized PN code generating circuit capable of setting a code length M independently and arbitrary value it can.

【0034】(4)第4の実施例 図4との対応部分に同一符号を付して示す図5に第4の実施例を示す。 [0034] (4) shows a fourth embodiment in FIG. 5 where the same reference numerals are assigned to corresponding parts of the fourth embodiment Figure 4. このPN符号発生回路41はM進カウンタ14の代えて第2の実施例の場合と同様、比較回路4 As with the PN code generating circuit 41 of the second embodiment in place of M-ary counter 14, the comparator circuit 4
2を用いてシフトレジスタの状態をリセツトするようにしたことを除いて第3の実施例と同様の構成を有している。 It has the same configuration as the third embodiment except that so as to reset the state of the shift register with 2. 因に比較回路42の具体例を図6に示す。 Specific examples of the comparison circuit 42 to cause shown in FIG. ただし図6は6入力のAND回路で構成した例である。 However Figure 6 is an example in which an AND circuit 6 inputs. 第1のP The first P
N発生器12Aのシフトレジスタから状態を入力する場合の例であり、符号長Mを10とするときのものである。 An example of a case of inputting the status from the shift register of N generator 12A, is of the time of the code length M and 10.

【0035】ここで初期値IAを{0,0,0,0, [0035] Here in the initial value IA {0,0,0,0,
0,1}とすると、10クロツク目のシフトレジスタの状態は{0,1,0,1,1,1}となる。 When 0,1}, 10 clock th state of the shift register is {0,1,0,1,1,1}. この状態の場合に出力Yが「H」となるようにこの比較回路42は構成されている。 The comparator circuit 42 so that the output Y when the state is "H" is configured. このような構成により第3の実施例に比して回路規模の小さいPN符号発生回路が実現できる。 Such small PN code generating circuit of the circuit scale than the third embodiment by the configuration can be realized.

【0036】(5)他の実施例 なお上述の実施例においては、内部状態監視手段としての比較回路22(42)によつて第1のPN発生器12 [0036] (5) Other Embodiments Note that the embodiments described above, a comparison of the internal state monitoring unit circuit 22 (42) by the connexion first PN generator 12
Aの状態を検出する場合について述べたが、本発明はこれに限らず、第2のPN発生器12B(12C)の状態を検出するようにしても良い。 Has dealt with the case of detecting the state of A, the present invention is not limited thereto, it may be to detect the state of the second PN generator 12B (12C).

【0037】また上述の実施例においては、マスク手段32によつて第2のPN発生器12Bにおいて発生されるPN符号の位相をシフトする場合について述べたが、 [0037] In the embodiment described above has dealt with the case of shifting the phase of the PN code generated in the by connexion second PN generator 12B as a mask means 32,
本発明はこれに限らず、第1のPN発生器12Aにおいて発生されるPN符号の位相をシフトする場合にも適用し得る。 The present invention is not limited to this and is applicable also to the case of shifting the phase of the PN code generated in the first PN generator 12A.

【0038】さらに上述の実施例においては、第1及び第2のPN発生器12A及び12Bとしてm系列符号を発生させるものについて述べたが、本発明はこれに限らず、他の形式のPN符号を発生させても良い。 [0038] In yet above embodiment has been described as generating the m-sequence code as the first and second PN generators 12A and 12B, the present invention is not limited to this, other types of PN codes it may be generated.

【0039】さらに上述の実施例においては、第1及び第2のPN発生器12A及び12Bを構成するシフトレジスタの段数として同じものを用いる場合について述べたが、本発明はこれに限らず、各シフトレジスタの段数は異なつていても良い。 [0039] In yet above embodiment has dealt with the case of using the same as a number of stages of the shift register constituting the first and second PN generators 12A and 12B, the present invention is not limited to this, each the number of stages of the shift register may be different from one. すなわち2^n 通りの符号が全て異なり、必要な相互相関特性が得られれば、任意の2 That different code every 2 ^ n street, as long obtained cross-correlation properties required, any two
つの符号系列を用いることができる。 One of the code sequence can be used.

【0040】さらに上述の実施例においては、PN符号発生回路の単独構成について述べたが、このPN符号発生回路はスペクトル拡散によつて情報を伝送する方式の通信端末装置に広く適用することができる。 [0040] In yet above embodiment has been described solely configuration of the PN code generating circuit, the PN code generating circuit can be widely applied to a communication terminal apparatus of a type that transmits by connexion information spread spectrum . 例えば図7 For example, FIG. 7
に示すようなスペクトル拡散通信システム51の通信端末装置52及び53に用いることができる。 It can be used for the communication terminal apparatus 52 and 53 of the spread spectrum communication system 51 as shown in.

【0041】ここで通信端末装置52は、拡散器52 The communication terminal apparatus 52 here, diffuser 52
A、PN発生回路52B、ミキサ52C、局部発振器5 A, PN generating circuit 52B, mixer 52C, a local oscillator 5
2D、増幅器52E及びアンテナ52Fでなり、PN発生回路52Aによつて発生されたPN符号とデータを拡散器52Aにおいて乗算することによりスペクトル拡散している。 2D, becomes an amplifier 52E and antenna 52F, it is spread spectrum by multiplying the diffuser 52A PN code and data had it occurred occurred PN generating circuit 52A.

【0042】また通信端末装置53は、アンテナ53 Further communication terminal device 53 includes an antenna 53
A、増幅器53B、ミキサ53C、局部発振器53D、 A, amplifier 53B, mixer 53C, a local oscillator 53D,
同期回路53E、PN発生回路53F及び逆拡散器53 Synchronization circuit 53E, PN generating circuit 53F and despreader 53
Gでなり、PN発生回路53Fにおいて発生され、かつ受信波のPN符号に同期したPN符号を中間周波帯域の受信波に乗算することにより逆スペクトル拡散している。 Becomes at G, is generated in the PN generator 53F, and inversely spread spectrum by multiplying the PN code synchronized with the PN code of the received wave in the reception wave of the intermediate frequency band.

【0043】このように各PN発生回路52B及び53 [0043] Thus each PN generating circuit 52B and 53
Fに上述の実施例で説明したPN発生回路を用いることにより、諸パラメータ(拡散利得やフレーム長等)の設計が容易かつチヤンネル数又はユーザ数を多くとることができる通信端末装置を実現できる。 By using the PN generating circuit described in the above examples are F, various parameters can be realized communication terminal apparatus design can take many easily and channel number or the number of users of the (spreading gain, frame length, etc.).

【0044】 [0044]

【発明の効果】上述のように本発明によれば、発生し得る疑似雑音符号の最大符号数によらず予め定めた任意の所定値ごとに第1及び第2の疑似雑音発生器は初期設定する構成としたことにより、任意の符号長の疑似雑音符号を繰り返し発生することができるPN符号発生回路を実現することができる。 Effects of the Invention According to the present invention as described above, the first and second pseudo-noise generator for each arbitrary predetermined value determined in advance irrespective of the maximum number of codes of the pseudo-noise code which may occur initialized by having a configuration in which it is possible to realize a PN code generating circuit capable of repeatedly generating a pseudo-noise code of any code length. またこのようなPN符号発生回路を用いたことによりパラメータ設計の容易な通信端末装置を実現できる。 Further it can be realized easily communication terminal device parameters designed by using such PN code generating circuit.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明によるPN符号発生回路の一実施例を示すブロツク図である。 It is a block diagram showing an embodiment of a PN code generating circuit according to the invention; FIG.

【図2】PN発生回路の具体的な回路例を示すブロツク図である。 2 is a block diagram showing a specific circuit example of the PN generating circuit.

【図3】本発明によるPN符号発生回路の一実施例を示すブロツク図である。 It is a block diagram showing an embodiment of a PN code generating circuit according to the present invention; FIG.

【図4】本発明によるPN符号発生回路の一実施例を示すブロツク図である。 It is a block diagram showing an embodiment of a PN code generating circuit according to the present invention; FIG.

【図5】本発明によるPN符号発生回路の一実施例を示すブロツク図である。 It is a block diagram showing an embodiment of a PN code generating circuit according to the present invention; FIG.

【図6】比較回路の構成例を示す略線図である。 6 is a schematic diagram illustrating a configuration example of a comparator circuit.

【図7】本発明によるPN符号発生回路を用いた通信端末装置の一実施例を示すブロツク図である。 It is a block diagram showing an embodiment of a communication terminal apparatus using the PN code generating circuit according to the present invention; FIG.

【図8】従来用いられているPN符号発生回路の構成を示すブロツク図である。 8 is a block diagram showing a configuration of a PN code generating circuit conventionally used.

【符号の説明】 DESCRIPTION OF SYMBOLS

1……GOLD符号発生回路、2A、2B……シフトレジスタ、3A、3B、4、13……排他的論理和回路、 1 ...... GOLD code generator circuit, 2A, 2B ...... shift register, 3A, 3B, 4,13 ...... exclusive OR circuit,
11、21、31、41、52B、53F……PN符号発生回路、12A、12B……PN発生器、14……M 11,21,31,41,52B, 53F ...... PN code generating circuit, 12A, 12B ...... PN generator, 14 ...... M
進カウンタ、15A、15B……初期状態ロード手段、 Susumu counter, 15A, 15B ...... initial state load means,
22、42……比較回路、32……マスク手段。 22, 42 ...... comparison circuit 32 ...... mask means.

Claims (6)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】第1の擬似雑音発生器と、 第2の疑似雑音発生器と、 上記第1及び第2の疑似雑音発生器の出力符号を合成し、疑似雑音符号として出力する合成手段と、 上記疑似雑音符号の符号数を計数し、当該符号数が所定値になつたとき、上記第1及び第2の擬似雑音発生器を初期状態に設定する計数手段と、 上記初期状態の設定時、上記第1及び第2の疑似雑音発生器に初期値をロードする初期状態ロード手段とを具えることを特徴とするPN符号発生回路。 And 1. A first pseudo-noise generator, a second pseudo noise generator combines the output code of the first and second pseudo-noise generator, a synthesizing means for outputting a pseudo-noise code the pseudo noise code counts the number of codes, when the number of codes has decreased to a predetermined value, counting means for setting the first and second pseudo-noise generator in the initial state, when setting the initial state , PN code generating circuit, characterized in that it comprises an initial state load means for loading the initial value to the first and second pseudo-noise generator.
  2. 【請求項2】第1の擬似雑音発生器と、 第2の疑似雑音発生器と、 上記第1及び第2の疑似雑音発生器の出力符号を合成し、疑似雑音符号として出力する合成手段と、 上記第1又は第2の疑似雑音発生器の内部状態を監視し、上記内部状態が所定の状態になつたとき、上記第1 2. A first pseudo-noise generator, a second pseudo noise generator combines the output code of the first and second pseudo-noise generator, a synthesizing means for outputting a pseudo-noise code monitors the internal state of the first or second pseudo noise generator, when the internal state has decreased to a predetermined state, said first
    及び第2の擬似雑音発生器を初期状態に設定する内部状態監視手段と、 上記初期状態の設定時、上記第1及び第2の疑似雑音発生器に初期値をロードする初期状態ロード手段とを具えることを特徴とするPN符号発生回路。 An internal state monitoring means and the second pseudo-noise generator is set to an initial state, when setting the initial state, the initial state load means for loading the initial value to the first and second pseudo noise generator PN code generating circuit, characterized in that it comprises.
  3. 【請求項3】第1の擬似雑音発生器と、 第2の疑似雑音発生器と、 上記第2の疑似雑音発生器から出力される出力符号の位相をシフトして出力するマスク手段と、 上記第1の疑似雑音発生器の出力符号と、上記マスク手段の出力符号とを合成し、疑似雑音符号として出力する合成手段と、 上記疑似雑音符号の符号数を計数し、当該符号数が所定値になつたとき、上記第1及び第2の擬似雑音発生器を初期状態に設定する計数手段と、 上記初期状態の設定時、上記第1及び第2の疑似雑音発生器に初期値をロードする初期状態ロード手段とを具えることを特徴とするPN符号発生回路。 3. A first pseudo-noise generator, a second pseudo noise generator, a mask means for outputting the shift output sign of the phase output from the second pseudo noise generator, the and output code of the first pseudo-noise generator combines the output code of the mask means, synthesizing means for outputting a pseudo-noise code, counts the number of codes of the pseudo-noise code, the number of codes is predetermined value when has decreased to loads said counting means for the first and second pseudo-noise generator is set to an initial state, when setting the initial state, the initial value to the first and second pseudo noise generator PN code generating circuit, characterized in that it comprises an initial state load means.
  4. 【請求項4】第1の擬似雑音発生器と、 第2の疑似雑音発生器と、 上記第2の疑似雑音発生器から出力される出力符号の位相をシフトして出力するマスク手段と、 上記第1の疑似雑音発生器の出力符号と、上記マスク手段の出力符号とを合成し、疑似雑音符号として出力する合成手段と、 上記第1又は第2の疑似雑音発生器の内部状態を監視し、上記内部状態が所定の状態になつたとき、上記第1 4. A first pseudo-noise generator, a second pseudo noise generator, a mask means for outputting the shift output sign of the phase output from the second pseudo noise generator, the and output code of the first pseudo-noise generator combines the output code of the mask means, synthesizing means for outputting a pseudo-noise code, the internal state of the first or second pseudo noise generator monitors when the internal state has decreased to a predetermined state, said first
    及び第2の擬似雑音発生器を初期状態に設定する内部状態監視手段と、 上記初期状態の設定時、上記第1及び第2の疑似雑音発生器に初期値をロードする初期状態ロード手段とを具えることを特徴とするPN符号発生回路。 An internal state monitoring means and the second pseudo-noise generator is set to an initial state, when setting the initial state, the initial state load means for loading the initial value to the first and second pseudo noise generator PN code generating circuit, characterized in that it comprises.
  5. 【請求項5】第1の擬似雑音発生器と、第2の疑似雑音発生器と、上記第1及び第2の疑似雑音発生器の出力符号を合成し、疑似雑音符号として出力する合成手段と、 5. A first pseudo-noise generator, a second pseudo noise generator combines the output code of the first and second pseudo-noise generator, a synthesizing means for outputting a pseudo-noise code ,
    上記疑似雑音符号の符号数を計数し、当該符号数が所定値になつたとき、上記第1及び第2の擬似雑音発生器を初期状態に設定する計数手段と、上記初期状態の設定時、上記第1及び第2の疑似雑音発生器に初期値をロードする初期状態ロード手段とを有するPN符号発生回路と、 送信データに上記疑似雑音符号を乗算して上記送信データをスペクトル拡散する送信部と、 受信データに上記疑似雑音符号を乗算して上記受信データを逆スペクトル拡散する受信部とを具えることを特徴とする通信端末装置。 Said pseudo noise code counts the number of codes, when the number of codes has decreased to a predetermined value, counting means for setting the first and second pseudo-noise generator in the initial state, when setting the initial state, a PN code generating circuit having an initial state load means for loading the initial value to the first and second pseudo-noise generator, the transmission data by multiplying the pseudo-noise code transmission unit for spread spectrum the transmission data When the communication terminal apparatus by multiplying the pseudo-noise code in the received data, characterized in that it comprises a receiving portion for inversely spread spectrum the received data.
  6. 【請求項6】第1の擬似雑音発生器と、第2の疑似雑音発生器と、上記第1及び第2の疑似雑音発生器の出力符号を合成し、疑似雑音符号として出力する合成手段と、 6. A first pseudo-noise generator, a second pseudo noise generator combines the output code of the first and second pseudo-noise generator, a synthesizing means for outputting a pseudo-noise code ,
    上記第1又は第2の疑似雑音発生器の内部状態を監視し、上記内部状態が所定の状態になつたとき、上記第1 Monitoring the internal state of the first or second pseudo noise generator, when the internal state has decreased to a predetermined state, said first
    及び第2の擬似雑音発生器を初期状態に設定する内部状態監視手段と、上記初期状態の設定時、上記第1及び第2の疑似雑音発生器に初期値をロードする初期状態ロード手段とを有するPN符号発生回路と、 送信データに上記疑似雑音符号を乗算して上記送信データをスペクトル拡散する送信部と、 受信データに上記疑似雑音符号を乗算して上記受信データを逆スペクトル拡散する受信部とを具えることを特徴とする通信端末装置。 An internal state monitoring means and the second pseudo-noise generator is set to an initial state, when setting the initial state, the initial state load means for loading the initial value to the first and second pseudo noise generator PN code generating circuit, the receiving unit and transmitting unit, for multiplying the pseudo-noise code in the received data to the inverse spectrum spread to the received data to spread spectrum the transmission data by multiplying the pseudo-noise code to the transmission data having communication terminal apparatus characterized by comprising and.
JP15861895A 1995-05-31 1995-05-31 Pn code generation circuit and communication terminal equipment Pending JPH08330913A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15861895A JPH08330913A (en) 1995-05-31 1995-05-31 Pn code generation circuit and communication terminal equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15861895A JPH08330913A (en) 1995-05-31 1995-05-31 Pn code generation circuit and communication terminal equipment

Publications (1)

Publication Number Publication Date
JPH08330913A true true JPH08330913A (en) 1996-12-13

Family

ID=15675653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15861895A Pending JPH08330913A (en) 1995-05-31 1995-05-31 Pn code generation circuit and communication terminal equipment

Country Status (1)

Country Link
JP (1) JPH08330913A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6678315B1 (en) 1998-12-24 2004-01-13 Fujitsu Limited Code phase setting method and apparatus
JP2010288300A (en) * 2004-04-12 2010-12-24 Directv Group Inc Method and device for minimizing cochannel interference
US7961880B2 (en) 2005-08-26 2011-06-14 The Directv Group, Inc. Methods and apparatuses for determining scrambling codes for signal transmission
US8213553B2 (en) 2004-04-12 2012-07-03 The Directv Group, Inc. Method and apparatus for identifying co-channel interference

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6678315B1 (en) 1998-12-24 2004-01-13 Fujitsu Limited Code phase setting method and apparatus
DE19958613B4 (en) * 1998-12-24 2006-04-13 Fujitsu Ltd., Kawasaki Codephaseneinstellverfahren and encoder
JP2010288300A (en) * 2004-04-12 2010-12-24 Directv Group Inc Method and device for minimizing cochannel interference
US8213553B2 (en) 2004-04-12 2012-07-03 The Directv Group, Inc. Method and apparatus for identifying co-channel interference
US7961880B2 (en) 2005-08-26 2011-06-14 The Directv Group, Inc. Methods and apparatuses for determining scrambling codes for signal transmission

Similar Documents

Publication Publication Date Title
US6882682B1 (en) Fixed pattern detection apparatus
US5276704A (en) SAWC phase detection method and apparatus
US5022047A (en) Spread spectrum correlator
US6094450A (en) Spread spectrum chip shift keying modulation/demodulation system and method
US4092601A (en) Code tracking signal processing system
US5926070A (en) Efficient offset mask generator for pseudo-noise sequence generator
US3916313A (en) PSK-FSK spread spectrum modulation/demodulation
US5016255A (en) Asymmetric spread spectrum correlator
US5974433A (en) High speed M-sequence generator and decoder circuit
US5034906A (en) Pseudorandom Binary Sequence delay systems
US4719643A (en) Pseudo random framing generator circuit
US4320513A (en) Electric circuit for the production of a number of different codes
US4759034A (en) Multi-step spread spectrum communication apparatus
US6351165B1 (en) Digital jitter attenuator using an accumulated count of phase differences
US5774493A (en) Sequence constructions for delay-and-correlate transmitted reference signaling
US6657986B1 (en) Variable clock rate correlation circuit and method of operation
US5303258A (en) Spread spectrum communications system
US5920591A (en) Spreading code generator and CDMA communication system
US5436941A (en) Spread spectrum spectral density techniques
US5598154A (en) Apparatus and method for generating and utilizing pseudonoise code sequences
US5228054A (en) Power-of-two length pseudo-noise sequence generator with fast offset adjustment
US5365543A (en) Transmitting circuit and receiving circuit
US20030053521A1 (en) System and electronic device for providing a multi-carrier spread spectrum signal
US5699380A (en) Spread spectrum communication terminal apparatus in CDMA cellular telephone system
US6005888A (en) Method for providing offset mask for pseudo-noise sequence generator