JPH08321786A - Sound discrimination circuit - Google Patents
Sound discrimination circuitInfo
- Publication number
- JPH08321786A JPH08321786A JP7124876A JP12487695A JPH08321786A JP H08321786 A JPH08321786 A JP H08321786A JP 7124876 A JP7124876 A JP 7124876A JP 12487695 A JP12487695 A JP 12487695A JP H08321786 A JPH08321786 A JP H08321786A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- lower limit
- limit value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Mechanical Vibrations Or Ultrasonic Waves (AREA)
- Noise Elimination (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は有音判定回路に関し、特
にデジタル信号処理による有音判定回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voice determination circuit, and more particularly to a voice determination circuit based on digital signal processing.
【0002】[0002]
【従来の技術】従来、この種の有音判定回路は、無線通
信機の送受信自動切り替えや録音装置の自動録音制御な
どに用いられている。たとえば、図7は従来の有音判定
回路の構成を示すブロック図である。2. Description of the Related Art Conventionally, this type of sound determination circuit has been used for automatic transmission / reception switching of a wireless communication device, automatic recording control of a recording device, and the like. For example, FIG. 7 is a block diagram showing the configuration of a conventional sound determination circuit.
【0003】図7を参照すると、この従来の有音判定回
路は、可聴周波数帯の交流信号を含む音声信号を整流す
る整流回路71と、この整流回路71の出力信号に含ま
れる交流成分を除去する平滑回路72と、この平滑回路
72の出力と既設定の基準値とを比較し比較結果を判定
出力信号として出力する比較回路73と、既設定の基準
値を生成する基準値発生回路74とから構成されてい
る。Referring to FIG. 7, this conventional sound determining circuit removes an AC component contained in an output signal of the rectifier circuit 71 for rectifying a voice signal containing an AC signal in an audible frequency band. A smoothing circuit 72, a comparison circuit 73 that compares the output of the smoothing circuit 72 with a preset reference value, and outputs the comparison result as a determination output signal, and a reference value generation circuit 74 that generates a preset reference value. It consists of
【0004】次に、図7およびその動作の1例を示す波
形図である図8(a)〜(d)を参照して、この従来の
有音判定回路の動作を説明する。この従来の有音判定回
路において、整流回路61に図8(a)に示すような音
声信号を入力すると、整流回路71の出力には図8
(b)に示すような脈流信号が発生し、さらに平滑回路
72の出力には図8(c)に示すような平滑化された信
号が現れる。この平滑回路72の出力は比較回路73で
既設定の基準値と比較される。比較回路73の出力は、
図8(d)に示す判定出力信号として、平滑回路72の
出力が基準値を上回っているときに論理値“1”を出力
し、逆に平滑回路72の出力が基準値を下回っていると
きは論理値“0”を出力する。Next, referring to FIG. 7 and FIGS. 8A to 8D, which are waveform charts showing an example of the operation thereof, the operation of the conventional sound determining circuit will be described. In this conventional sound determination circuit, when an audio signal as shown in FIG. 8A is input to the rectifier circuit 61, the output of the rectifier circuit 71 is shown in FIG.
A pulsating flow signal as shown in FIG. 8B is generated, and a smoothed signal as shown in FIG. 8C appears at the output of the smoothing circuit 72. The output of the smoothing circuit 72 is compared with a preset reference value in the comparison circuit 73. The output of the comparison circuit 73 is
As the determination output signal shown in FIG. 8D, a logical value "1" is output when the output of the smoothing circuit 72 exceeds the reference value, and conversely, when the output of the smoothing circuit 72 is below the reference value. Outputs a logical value "0".
【0005】以上説明したように、図7に示した従来の
有音判定回路は、一定以上の振幅の音声信号が一定時間
以上継続して入力すると論理値“1”を出力し、有音で
あることを通知する作用を成す。As described above, the conventional voice determination circuit shown in FIG. 7 outputs a logical value "1" when a voice signal having an amplitude of a certain level or more continues to be input for a certain period of time, and outputs a voice signal. It acts to notify that there is something.
【0006】[0006]
【発明が解決しようとする課題】有音判定回路の主な応
用分野は、無線通信機の送受信自動切り替えや録音装置
の自動録音などがある。また、携帯電話のように小型の
電池で長時間の通話を可能とすることが要求される分野
に於いては、電力消費を最小限に抑えるために無音時の
送信を停止しなければならないので、有音判定回路が必
要である。何れも有音判定の対象音声信号が送信または
録音の対象でもある。したがって、有音判定回路の判定
遅延が大きいと、音声が入力し始めてから送信または録
音が開始するまでの遅延が大きくなる。その結果、送信
または録音される音声信号の語頭が欠落してしまい、特
に語頭が子音の場合には会話に支障を生じるという問題
がある。The main fields of application of the speech determination circuit are automatic switching of transmission / reception of a wireless communication device and automatic recording of a recording device. Also, in fields such as mobile phones, where it is required to make long-term calls with a small battery, it is necessary to stop transmission during silent periods in order to minimize power consumption. , A voice determination circuit is required. In either case, the target voice signal for voice determination is also the target of transmission or recording. Therefore, if the determination delay of the voice determination circuit is large, the delay from the start of voice input to the start of transmission or recording becomes large. As a result, the beginning of the voice signal transmitted or recorded is missing, and there is a problem that the conversation is hindered especially when the beginning is a consonant.
【0007】したがって、有音判定回路には、音声が入
力し始めてから有音と判定されるまでの遅延が少なく、
しかも音声以外の不要な雑音によって誤判定しないこと
が要求されている。Therefore, there is little delay from the start of voice input to the determination of the voice in the voice determination circuit.
In addition, it is required to prevent erroneous determination due to unnecessary noise other than voice.
【0008】しかし、上述した従来の有音判定回路で
は、平滑化回路が本質的に遅延を伴うので、音声が入力
してから判定出力が論理値“1”になるまでに遅延を生
ずる原因となっている。However, in the above-described conventional voice decision circuit, the smoothing circuit is inherently accompanied by a delay, which causes a delay from the input of voice until the decision output becomes the logical value "1". Has become.
【0009】判定遅延を短縮するためには平滑回路の時
定数を小さくするか、または比較回路に供給する判定レ
ベルを低く設定しなければならない。一方、雑音に対す
る許容レベルを緩和するためには判定レベルを高く設定
する必要があり、またパルス状の雑音による誤判定を防
止するためには平滑回路の時定数を大きくする必要があ
る。つまり判定時間の短縮と雑音に対する許容レベルの
緩和は両立し得ない問題であった。In order to shorten the judgment delay, it is necessary to reduce the time constant of the smoothing circuit or set the judgment level supplied to the comparison circuit low. On the other hand, the judgment level needs to be set high in order to relax the allowable level for noise, and the time constant of the smoothing circuit needs to be increased in order to prevent erroneous judgment due to pulsed noise. In other words, the reduction of the determination time and the relaxation of the allowable level for noise are incompatible problems.
【0010】また、有音判定遅延を容認する代わりに音
声伝達系に遅延回路を挿入することによって、有音判定
よりも音声の送出を相対的に遅らせれば、語頭の子音が
欠落する問題が解決される。しかしながら、この方法は
伝送する音声信号の遅延を増大するので、録音や単一方
向の通信の場合には効果があるものの、双方向の通信、
特に電話の場合には不自然な残響の原因となって、通話
品質を劣化させてしまう欠点がある。したがって音声伝
達系に遅延回路を挿入する方法は電話への応用に適して
おらず、有音判定遅延そのものを短縮しなければ根本的
な問題解決にならなかった。Further, if a delay circuit is inserted in the voice transmission system instead of allowing the voice decision delay, and the voice transmission is relatively delayed compared to the voice decision, there is a problem that the consonant at the beginning of the word is missing. Will be resolved. However, since this method increases the delay of the audio signal to be transmitted, it is effective in the case of recording and unidirectional communication, but bidirectional communication,
Especially in the case of a telephone, there is a drawback that it causes unnatural reverberation and deteriorates the call quality. Therefore, the method of inserting the delay circuit in the voice transmission system is not suitable for the application to the telephone, and the fundamental problem cannot be solved unless the delay in determining the voice is itself shortened.
【0011】以上説明したように、従来の有音判定回路
では、信号自体の遅延を伴わず、有音判定時間が短く、
しかも雑音に対する十分な許容量を持つ有音判定回路を
実現することは、非常に困難であった。As described above, in the conventional voice determination circuit, the voice determination time is short without delay of the signal itself,
Moreover, it is very difficult to realize a voiced decision circuit having a sufficient allowance for noise.
【0012】したがって、本発明の目的は、有音判定回
路において、雑音に対する十分な許容量を維持し有音判
定時間を短縮することにある。Therefore, an object of the present invention is to maintain a sufficient permissible amount of noise in the voiced decision circuit and shorten the voiced decision time.
【0013】[0013]
【課題を解決するための手段】そのため、本発明による
有音判定回路は、入力された音声信号を整流する整流手
段と、この整流手段の出力信号の交流成分を除去し平滑
化する平滑手段と、既設定の基準値に対して前記平滑手
段の出力信号を比較しその結果を判定出力信号とする比
較手段とを有する有音判定回路において、前記音声信号
を一定の時間間隔ごとにデジタル信号に変換するAD変
換手段を備え、前記整流手段が前記AD変換手段の出力
信号を絶対値に変換する絶対値化手段からなり、前記平
滑手段が、その入力端子から出力端子に至る信号処理経
路に加算手段を有し前記出力端子から前記加算手段の他
入力に至る信号帰還経路に遅延手段を有するデジタルフ
ィルタ手段からなり、前記信号処理経路または前記信号
帰還経路に挿入され被処理信号の下限値を制限する下限
値制限手段を備えている。Therefore, the voiced sound judging circuit according to the present invention comprises a rectifying means for rectifying an input audio signal and a smoothing means for removing and smoothing an AC component of an output signal of the rectifying means. In a voiced decision circuit having a comparison means for comparing the output signal of the smoothing means with a preset reference value and using the result as a decision output signal, the voice signal is converted into a digital signal at regular time intervals. AD conversion means for converting is provided, the rectification means is made up of absolute value conversion means for converting the output signal of the AD conversion means into an absolute value, and the smoothing means is added to a signal processing path from its input terminal to its output terminal. Means and digital filter means having delay means in a signal feedback path from the output terminal to the other input of the adding means, and is inserted in the signal processing path or the signal feedback path. And a lower limit value limiting means for limiting the lower limit value of the processed signal.
【0014】[0014]
【実施例】次に、本発明について図面を参照して説明す
る。Next, the present invention will be described with reference to the drawings.
【0015】図1は、本発明の有音判定回路の第1の実
施例を示すブロック図である。FIG. 1 is a block diagram showing a first embodiment of a sound determining circuit of the present invention.
【0016】図1を参照すると、本実施例の有音判定回
路は、AD変換回路11,絶対値化回路12,下限値制
限回路13およびローパスフィルタ14からなる平滑手
段10,比較回路15,基準値発生回路16とから構成
されている。Referring to FIG. 1, the sound determination circuit of the present embodiment includes a smoothing means 10 including an AD conversion circuit 11, an absolute value conversion circuit 12, a lower limit value limiting circuit 13 and a low pass filter 14, a comparison circuit 15, and a reference. And a value generating circuit 16.
【0017】AD変換回路11は、有音判定回路に入力
された音声信号を一定の時間間隔ごとにデジタル信号に
変換し出力する。The AD conversion circuit 11 converts the voice signal input to the voice determination circuit into a digital signal at regular time intervals and outputs the digital signal.
【0018】絶対値化回路12は、AD変換回路11の
出力信号を絶対値に変換し平滑手段10に出力する。The absolute value conversion circuit 12 converts the output signal of the AD conversion circuit 11 into an absolute value and outputs it to the smoothing means 10.
【0019】平滑手段10は、絶対値化回路12の出力
信号の交流成分を除去し平滑化するデジタルフィルタ手
段であり、本実施例では下限値制限回路13およびロー
パスフィルタ14のカスケード接続により構成されてい
る。The smoothing means 10 is a digital filter means for removing the AC component of the output signal of the absolute value circuit 12 and smoothing it. In this embodiment, the smoothing means 10 is constituted by a lower limit value limiting circuit 13 and a low-pass filter 14 connected in cascade. ing.
【0020】比較回路15は、既設定の基準値に対して
平滑手段10の出力信号を比較しその結果を判定出力信
号としている。The comparison circuit 15 compares the output signal of the smoothing means 10 with a preset reference value and uses the result as a judgment output signal.
【0021】基準値発生回路16は、設計時に設定した
基準値を生成し比較回路15に出力する。The reference value generation circuit 16 generates a reference value set at the time of design and outputs it to the comparison circuit 15.
【0022】次に、図1およびその動作の1例を示す波
形図である図2を参照して、本実施例の有音判定回路の
動作を簡単に説明する。Next, with reference to FIG. 1 and FIG. 2 which is a waveform diagram showing an example of the operation thereof, the operation of the voice determination circuit of the present embodiment will be briefly described.
【0023】図2(a)は本発明の有音判定回路に入力
する音声信号の一例を示す波形図であり、図2(b)〜
(f)は本発明の有音判定回路内部のデジタル信号の値
を、図2(a)と同一の時間軸で表現した波形図であ
る。FIG. 2 (a) is a waveform diagram showing an example of a voice signal input to the voiced decision circuit of the present invention.
(F) is a waveform diagram in which the value of the digital signal inside the sound determination circuit of the present invention is expressed on the same time axis as that of FIG. 2 (a).
【0024】音声入力端子17に図2(a)に示すよう
な音声信号を入力すると、AD変換回路11の出力には
図2(b)のように、入力信号に比例したデジタル符号
が一定のサンプリング間隔ごとに現れる。AD変換回路
11の出力信号は絶対値化回路12によって、図2
(c)のように絶対値に変換され、下限値制限回路13
を経てローパスフィルタ14に入力される。When a voice signal as shown in FIG. 2A is input to the voice input terminal 17, the output of the AD conversion circuit 11 has a constant digital code proportional to the input signal as shown in FIG. 2B. Appears at every sampling interval. The output signal of the AD conversion circuit 11 is output by the absolute value conversion circuit 12 as shown in FIG.
As shown in (c), the lower limit value conversion circuit 13 converts the absolute value.
It is input to the low-pass filter 14 via.
【0025】図3は、図1の有音判定回路における平滑
手段10の詳細構成例を示す回路図である。FIG. 3 is a circuit diagram showing an example of a detailed configuration of the smoothing means 10 in the sound determination circuit of FIG.
【0026】本実施例における平滑手段10は、フィル
タ手段の入力信号の下限値を制限する構成としているた
め、下限値発生器31,比較器32,選択器33とから
なる下限値制限回路13と、第1の乗算器34,第2の
乗算器35,加算器36,遅延器37とからなるIIR
(Infinite Impulse Respons
e)フィルタ部に分離できる。Since the smoothing means 10 in the present embodiment is configured to limit the lower limit value of the input signal of the filter means, a lower limit value limiting circuit 13 including a lower limit value generator 31, a comparator 32 and a selector 33 is provided. , A first multiplier 34, a second multiplier 35, an adder 36, and a delay device 37.
(Infinite Impulse Responses
e) It can be separated into a filter part.
【0027】下限値制限回路13において、絶対値化回
路12の出力が下限値発生器31の出力より小さい値で
あることが比較器32によって判定されると、選択器3
3は下限値発生器31の出力を選択し、それ以外の場合
には絶対値化回路12の出力を選択する。こうして選択
器33からは、下限値制限回路13の出力信号として、
図2(d)のように下限が制限された信号が出力され
る。In the lower limit value limiting circuit 13, when the comparator 32 determines that the output of the absolute value converting circuit 12 is smaller than the output of the lower limit value generator 31, the selector 3
3 selects the output of the lower limit value generator 31, and otherwise selects the output of the absolute value conversion circuit 12. Thus, from the selector 33, as the output signal of the lower limit value limiting circuit 13,
As shown in FIG. 2D, a signal whose lower limit is limited is output.
【0028】下限値制限回路13の出力信号は、次に第
1の乗算器34、第2の乗算器35、加算器36、遅延
器37から成るIIRフィルタ部によって平滑化される
ことによって図2(e)に示すような信号となり、平滑
手段10の出力信号として出力される。The output signal of the lower limit value limiting circuit 13 is then smoothed by an IIR filter section consisting of a first multiplier 34, a second multiplier 35, an adder 36, and a delay unit 37, as shown in FIG. The signal becomes as shown in (e) and is output as the output signal of the smoothing means 10.
【0029】この平滑手段10の出力信号は、最後に、
比較回路15によって基準値発生回路16の出力と比較
される。比較回路15は、図2(f)に示す判定出力信
号として、平滑手段10の出力信号が基準値発生回路1
6の出力より大きいとき論理値“1”を出力し、それ以
外のときは論理値“0”を出力する。Finally, the output signal of this smoothing means 10 is
The output of the reference value generation circuit 16 is compared by the comparison circuit 15. In the comparison circuit 15, the output signal of the smoothing means 10 is used as the determination output signal shown in FIG.
When it is larger than the output of 6, a logical value "1" is output, and in other cases, a logical value "0" is output.
【0030】以上説明したように、本実施例の有音判定
回路は、AD変換回路11に入力する音声信号の強度が
所定の強度を越えると、比較回路15から論理値“1”
が出力されることにより、有音と判定する。ここで特に
注目すべき点は、下限値制限回路13の効果によって平
滑手段10の出力値が、下限値発生器31の出力値より
常に大きいので、AD変換回路11に音声が入力し始め
てから比較回路15が論理値“1”を出力するまでの遅
延が少ないことである。As described above, in the sound presence judgment circuit of this embodiment, when the strength of the voice signal input to the AD conversion circuit 11 exceeds the predetermined strength, the comparison circuit 15 outputs the logical value "1".
Is output, it is determined to be voiced. The point to be particularly noted here is that the output value of the smoothing means 10 is always larger than the output value of the lower limit value generator 31 due to the effect of the lower limit value limiting circuit 13, so that the comparison is performed after the voice starts to be input to the AD conversion circuit 11. That is, the delay until the circuit 15 outputs the logical value "1" is small.
【0031】次に、一般的なローパスフィルタの入力信
号に下限を設けたことによる遅延短縮の効果を数式を用
いて説明する。Next, the effect of shortening the delay by providing the lower limit to the input signal of a general low-pass filter will be described using mathematical expressions.
【0032】次に示す式(1)は、時刻t=0を境界と
して、以後一定値を入力した場合のローパスフィルタの
出力値を表す式の一例である。VO はt≧0における入
力の値、τは時定数、V(t)は時刻tにおける出力の
値を表している。The following expression (1) is an example of an expression representing the output value of the low-pass filter when a constant value is input with time t = 0 as a boundary. V O is the input value at t ≧ 0, τ is the time constant, and V (t) is the output value at time t.
【0033】 [0033]
【0034】この場合、有音判定レベルをVD =rD ・
VO (ただし0≦rD <1)とすれば、判定時間td は
式(1)より式(2)が導かれる。In this case, the voice determination level is V D = r D
If V O (provided that 0 ≦ r D <1), the determination time t d is the formula (2) it is derived from equation (1).
【0035】 [0035]
【0036】これに対して、下限値をVL =rL ・VD
=rL ・rD ・VO (ただし0≦rL <1)とした場合
の本発明を用いたローパスフィルタの出力値を同様の条
件の下で表したのが式(3)である。On the other hand, the lower limit value is V L = r L · V D
= R L · r D · V O (where 0 ≦ r L <1), the output value of the low-pass filter according to the present invention is expressed under the same condition as the expression (3).
【0037】 [0037]
【0038】この場合には、有音判定レベルを同様にV
D =rD ・VO (ただし0≦rD <1)とすると、判定
時間td は式(3)より式(4)導かれる。In this case, the voice determination level is set to V similarly.
When D = r D · V O (where 0 ≦ r D <1), the determination time t d is derived from the formula (3) by the formula (4).
【0039】 [0039]
【0040】図6は、本発明の有音判定回路の判定出力
の判定時間特性を示す特性図である。式(2)および式
(4)をグラフに表したものであり、横軸には有音判定
レベルとしてrD を、縦軸には有音判定時間としてtd
を表している。FIG. 6 is a characteristic diagram showing the judgment time characteristics of the judgment output of the sound judging circuit of the present invention. FIG. 2 is a graph showing Equations (2) and (4), where the horizontal axis represents r D as a voiced determination level and the vertical axis represents a voiced determination time t d.
Is represented.
【0041】図6によれば、本発明によって従来よりも
判定遅延が短縮されることがわかる。たとえば、下限レ
ベルを有音判定レベルの90%(rL =0.9)に設定
した場合では、本発明の有音判定時間は従来の技術によ
る有音判定時間の3分の1以下に短縮されることがわか
る。また、さらに下限レベルと有音判定レベルの差を縮
めれば、即ちrL をより大きくすれば、有音判定時間が
さらに短縮されることは明らかである。It can be seen from FIG. 6 that the present invention reduces the decision delay more than the conventional case. For example, when the lower limit level is set to 90% of the voice determination level (r L = 0.9), the voice determination time of the present invention is shortened to one third or less of the voice determination time of the conventional technique. I understand that it will be done. Further, it is clear that if the difference between the lower limit level and the voiced judgment level is further shortened, that is, if r L is made larger, the voiced judgment time is further shortened.
【0042】なお、本発明においてデジタル方式で実現
されている部分は、アナログ方式によっても同様の機能
を実現することが可能である。Incidentally, the portion realized by the digital system in the present invention can also realize the same function by the analog system.
【0043】しかし、仮にアナログ方式で実現した場
合、構成要素である各素子の製造上の精度や均一性を考
慮する必要がある。たとえば、下限値制限回路で使用さ
れる下限電圧値と基準値発生回路の電圧値との相対誤差
が10%の場合、基準値発生回路の電圧よりも下限電圧
を10%以上低く設定されなければならない。なぜな
ら、無音時に有音と誤判定する可能性があるからであ
る。しかし、本発明ではこれら下限値制限回路,比較回
路および基準値発生回路をデジタル回路で構成している
ため、製造上の誤差や不均一性の影響を全く受けない。However, if it is realized by an analog system, it is necessary to consider the manufacturing precision and uniformity of each element which is a constituent element. For example, when the relative error between the lower limit voltage value used in the lower limit value limiting circuit and the voltage value of the reference value generating circuit is 10%, the lower limit voltage must be set lower than the voltage of the reference value generating circuit by 10% or more. I won't. This is because there is a possibility that the sound is erroneously determined when there is no sound. However, in the present invention, since the lower limit value limiting circuit, the comparing circuit and the reference value generating circuit are constituted by digital circuits, they are not affected by manufacturing errors or non-uniformity.
【0044】したがって、本実施例の有音判定回路の場
合、基準値発生回路の出力と下限値制限回路の下限値と
の差は、デジタル値として表現可能な範囲で最小に設定
しても、誤判定を起こすことがない。そのため、AD変
換回路11に音声が入力し始めてから比較回路15が論
理値“1”を出力するまでの遅延を極めて少なくするこ
とが可能である。Therefore, in the case of the voice determination circuit of this embodiment, even if the difference between the output of the reference value generation circuit and the lower limit value of the lower limit value limiting circuit is set to the minimum in the range that can be expressed as a digital value, No false positives will occur. Therefore, it is possible to extremely reduce the delay from the start of the voice input to the AD conversion circuit 11 until the comparison circuit 15 outputs the logical value "1".
【0045】なお、図3は、本発明による有音判定回路
の平滑手段10の一実施例を示すにすぎず、他の構成に
よっても本発明を実現することは容易である。It should be noted that FIG. 3 merely shows one embodiment of the smoothing means 10 of the sound determination circuit according to the present invention, and the present invention can be easily realized by other configurations.
【0046】たとえば、図4は、本発明の有音判定回路
における平滑手段の第2の実施例を示す回路図である。For example, FIG. 4 is a circuit diagram showing a second embodiment of the smoothing means in the sound determination circuit of the present invention.
【0047】図4を参照すると、下限値発生器41、比
較器42、選択器43により下限値制限回路13が構成
される点は図3と同様である。しかし、第1の乗算器4
4、第2の乗算器45、加算器46、遅延器47によっ
て構成されるIIRフィルタ部の加算器46の出力側に
下限値制限回路13が置かれている点が、図3の回路と
異なっている。Referring to FIG. 4, the lower limit value limiting circuit 13 is constituted by the lower limit value generator 41, the comparator 42, and the selector 43, as in FIG. However, the first multiplier 4
4 is different from the circuit of FIG. 3 in that the lower limit value limiting circuit 13 is placed on the output side of the adder 46 of the IIR filter unit constituted by the second multiplier 45, the adder 46, and the delay device 47. ing.
【0048】これにより生じる図4の回路の特徴は、平
滑手段の出力としての下限値が下限値発生器41の出力
値に等しく、IIRフィルタの係数を変更しても出力の
下限値が変化することが無いことである。したがって、
図4の回路を用いた場合、フィルタの設計変更に伴う回
路修正の量が削減できる。The resulting characteristic of the circuit of FIG. 4 is that the lower limit value as the output of the smoothing means is equal to the output value of the lower limit value generator 41, and the lower limit value of the output changes even if the coefficient of the IIR filter is changed. There is nothing. Therefore,
When the circuit of FIG. 4 is used, the amount of circuit modification accompanying a filter design change can be reduced.
【0049】また、図5は、本発明の有音判定回路にお
ける平滑手段の第3の実施例を示す回路図である。FIG. 5 is a circuit diagram showing a third embodiment of the smoothing means in the sound determination circuit of the present invention.
【0050】図5を参照すると、下限値発生器51、比
較器52、選択器53により下限値制限回路13が構成
される点は図3および4と同様であるが、第1の乗算器
54、第2の乗算器55、加算器56、遅延器57によ
って構成されるIIRフィルタ部において、出力端子か
らの信号帰還経路上に下限値制限回路13が置かれてい
る点が図3および4の回路と異なっている。Referring to FIG. 5, the lower limit value limiting circuit 13 is composed of the lower limit value generator 51, the comparator 52, and the selector 53, which is similar to FIGS. 3 and 4, but the first multiplier 54 is used. In the IIR filter section composed of the second multiplier 55, the adder 56, and the delay device 57, the lower limit value limiting circuit 13 is placed on the signal feedback path from the output terminal in FIGS. Different from the circuit.
【0051】これにより生じる図5の回路の特徴は、平
滑手段としての入力端子から出力端子に至る信号処理経
路上に下限値制限手段が無いので、デジタル処理による
遅延の少ない回路が実現できることである。The characteristic of the circuit of FIG. 5 generated by this is that there is no lower limit value limiting means on the signal processing path from the input terminal as the smoothing means to the output terminal, so that a circuit with less delay due to digital processing can be realized. .
【0052】なお、本実施例で説明した絶対値化回路1
2,下限値制限回路13を含む平滑手段10,比較回路
15および基準値発生回路16は、ハードウェアによる
手段以外に、マイクロコンピュータを用いたシステムの
ソフトウェア逐次制御により実現できる機能手段でもあ
る。The absolute value conversion circuit 1 described in this embodiment is used.
2, the smoothing means 10 including the lower limit value limiting circuit 13, the comparison circuit 15, and the reference value generating circuit 16 are functional means that can be realized by software sequential control of a system using a microcomputer, in addition to means by hardware.
【0053】[0053]
【発明の効果】以上説明したように、本発明による有音
判定回路は、デジタルフィルタ手段からなる平滑手段の
信号処理経路または信号帰還経路に被処理信号の下限値
を制限する下限値制限手段を備えるため、音声が入力し
始めてから有音であることが判定されるまでの遅延時間
を著しく短縮できる効果がある。As described above, the voiced sound judging circuit according to the present invention comprises the lower limit value limiting means for limiting the lower limit value of the processed signal in the signal processing path or the signal feedback path of the smoothing means composed of the digital filter means. Since it is provided, there is an effect that the delay time from the start of voice input until it is determined that the voice is present can be significantly shortened.
【0054】また、下限値制限手段を備えるため、設定
された下限レベル以下の信号による影響が全く無くな
る。すなわち、下限レベル以下のいかなる信号も、下限
レベルに引き上げられるので、平滑手段以降の処理は雑
音の影響を受けない。したがって、有音判定時間を短縮
したにもかかわらず、雑音による誤判定が少なくなる。Further, since the lower limit value limiting means is provided, there is no influence of signals below the set lower limit level. That is, since any signal below the lower limit level is raised to the lower limit level, the processing after the smoothing means is not affected by noise. Therefore, erroneous determination due to noise is reduced even though the voice determination time is shortened.
【0055】さらに、本発明による有音判定回路は、A
D変換回路以降をデジタル処理で実現しているため、下
限レベルと有音判定レベルを極めて近い値に設定するこ
とが容易に可能である。すなわち、回路を構成する素子
の製造上の誤差や使用条件および環境変化による誤動作
防止のために、下限レベルと有音判定レベルの差に余裕
をもって設計する必要性が全く無くなる等の効果があ
る。Further, the voiced decision circuit according to the present invention is
Since the D conversion circuit and the subsequent steps are realized by digital processing, it is possible to easily set the lower limit level and the sound determination level to extremely close values. In other words, there is an effect that there is no need to design with a margin in the difference between the lower limit level and the voiced judgment level in order to prevent malfunctions due to manufacturing errors of elements constituting the circuit, usage conditions and environmental changes.
【図1】本発明の有音判定回路の第1の実施例を示すブ
ロック図である。FIG. 1 is a block diagram showing a first embodiment of a sound determination circuit of the present invention.
【図2】図1の有音判定回路における動作の1例を示す
波形図である。FIG. 2 is a waveform diagram showing an example of the operation of the sound determination circuit of FIG.
【図3】図1の有音判定回路における平滑手段の詳細構
成例を示す回路図である。FIG. 3 is a circuit diagram showing a detailed configuration example of a smoothing unit in the sound determination circuit of FIG.
【図4】本発明の有音判定回路における平滑手段の第2
の実施例を示す回路図である。FIG. 4 is the second smoothing means in the voice determination circuit of the present invention.
3 is a circuit diagram showing an embodiment of FIG.
【図5】本発明の有音判定回路における平滑手段の第3
の実施例を示す回路図である。FIG. 5 is a third example of the smoothing means in the sound determination circuit of the present invention.
3 is a circuit diagram showing an embodiment of FIG.
【図6】本発明の有音判定回路の判定出力の判定時間特
性を示す特性図である。FIG. 6 is a characteristic diagram showing the determination time characteristic of the determination output of the sound determination circuit of the present invention.
【図7】従来の有音判定回路の1例を示すブロック図で
ある。FIG. 7 is a block diagram showing an example of a conventional sound determination circuit.
【図8】図7の有音判定回路における動作の1例を示す
波形図である。8 is a waveform chart showing an example of an operation in the voice determination circuit in FIG.
10 平滑手段 11 AD変換回路 12 絶対値化回路 13 下限値制限回路 14 ローパスフィルタ 15 比較回路 16 基準値発生回路 31,41,51 下限値発生器 32,42,52 比較器 33,43,53 選択器 34,44,54 第1の乗算器 35,45,55 第2の乗算器 36,46,56 加算器 37,47,57 遅延器 71 整流回路 72 平滑回路 73 比較回路 74 基準値回路 10 smoothing means 11 AD conversion circuit 12 absolute value conversion circuit 13 lower limit value limiting circuit 14 low-pass filter 15 comparison circuit 16 reference value generation circuit 31, 41, 51 lower limit value generator 32, 42, 52 comparator 33, 43, 53 selection Unit 34,44,54 First multiplier 35,45,55 Second multiplier 36,46,56 Adder 37,47,57 Delay device 71 Rectifier circuit 72 Smoothing circuit 73 Comparison circuit 74 Reference value circuit
Claims (2)
と、この整流手段の出力信号の交流成分を除去し平滑化
する平滑手段と、既設定の基準値に対して前記平滑手段
の出力信号を比較しその結果を判定出力信号とする比較
手段とを有する有音判定回路において、 前記音声信号を一定の時間間隔ごとにデジタル信号に変
換するAD変換手段を備え、前記整流手段が前記AD変
換手段の出力信号を絶対値に変換する絶対値化手段から
なり、前記平滑手段が、その入力端子から出力端子に至
る信号処理経路に加算手段を有し前記出力端子から前記
加算手段の他入力に至る信号帰還経路に遅延手段を有す
るデジタルフィルタ手段からなり、前記信号処理経路ま
たは前記信号帰還経路に挿入され被処理信号の下限値を
制限する下限値制限手段を備えることを特徴とする有音
判定回路。1. A rectifying means for rectifying an input audio signal, a smoothing means for removing and smoothing an AC component of an output signal of the rectifying means, and an output signal of the smoothing means with respect to a preset reference value. And a comparison means for comparing the result as a determination output signal with a voice output determination circuit, which comprises AD conversion means for converting the voice signal into a digital signal at regular time intervals, and the rectification means performs the AD conversion. The output signal of the means is converted into an absolute value, and the smoothing means has an adding means in a signal processing path from its input terminal to an output terminal, and the smoothing means has the output terminal to the other input of the adding means. A digital filter means having a delay means in a signal feedback path to reach, and a lower limit value limiting means which is inserted in the signal processing path or the signal feedback path and limits a lower limit value of a signal to be processed. Sound presence judgment circuit, wherein the door.
小さい前記下限値を設定する下限値発生器と、この下限
値発生器の出力に対し前記下限値制限手段の入力を比較
する比較器と、この比較器の出力により前記下限値発生
器の出力または前記下限値制限手段の入力のうちの一方
を選択し前記下限値制限手段の出力とする選択回路とを
有する請求項1記載の有音判定回路。2. The lower limit value limiting means sets a lower limit value smaller than the reference value, and a comparator for comparing the output of the lower limit value generator with the input of the lower limit value limiting means. And a selection circuit for selecting one of the output of the lower limit value generator and the input of the lower limit value limiting means as the output of the lower limit value limiting means according to the output of the comparator. Sound judgment circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7124876A JP2793520B2 (en) | 1995-05-24 | 1995-05-24 | Sound determination circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7124876A JP2793520B2 (en) | 1995-05-24 | 1995-05-24 | Sound determination circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08321786A true JPH08321786A (en) | 1996-12-03 |
JP2793520B2 JP2793520B2 (en) | 1998-09-03 |
Family
ID=14896286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7124876A Expired - Fee Related JP2793520B2 (en) | 1995-05-24 | 1995-05-24 | Sound determination circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2793520B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016144188A (en) * | 2015-02-05 | 2016-08-08 | ローム株式会社 | Lower limit value setting circuit, variable delay circuit employing the same, switch driving circuit, switching power supply device and motor drive device |
-
1995
- 1995-05-24 JP JP7124876A patent/JP2793520B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016144188A (en) * | 2015-02-05 | 2016-08-08 | ローム株式会社 | Lower limit value setting circuit, variable delay circuit employing the same, switch driving circuit, switching power supply device and motor drive device |
Also Published As
Publication number | Publication date |
---|---|
JP2793520B2 (en) | 1998-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6453041B1 (en) | Voice activity detection system and method | |
EP0364383B1 (en) | Half-duplex speakerphone | |
US4652703A (en) | Digital voice transmission having improved echo suppression | |
US6694291B2 (en) | System and method for enhancing low frequency spectrum content of a digitized voice signal | |
US6023674A (en) | Non-parametric voice activity detection | |
US5058153A (en) | Noise mitigation and mode switching in communications terminals such as telephones | |
EP0736858B1 (en) | Mobile communication equipment | |
US7535859B2 (en) | Voice activity detection with adaptive noise floor tracking | |
KR19990006701A (en) | Echo Canceller with Multi-Step Gain | |
US20070121926A1 (en) | Double-talk detector for an acoustic echo canceller | |
US4609788A (en) | Digital voice transmission having improved echo suppression | |
JP2573352B2 (en) | Voice detection device | |
CN1350727A (en) | Pure delay estimation | |
GB2161047A (en) | Improvements in telephone instruments | |
EP1548703A1 (en) | Apparatus and method for voice activity detection | |
US5343420A (en) | Signal discrimination circuit | |
JPH08321786A (en) | Sound discrimination circuit | |
US20030142813A1 (en) | Telephone having four VAD circuits | |
US5350956A (en) | Deviation limiting transmission circuit | |
US20030235293A1 (en) | Adaptive system control | |
JPH0653852A (en) | Apparatus and method for discrimination and restraint of noise in incoming signal | |
KR100196477B1 (en) | A/d converter having a variable integrator whose time constant can be changed | |
WO2003065693A2 (en) | Analog voice activity detector for telephone | |
US6618700B1 (en) | Speech coder output transformation method for reducing audible noise | |
JPH05130067A (en) | Variable threshold level voice detector |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980602 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080619 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090619 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100619 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100619 Year of fee payment: 12 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100619 Year of fee payment: 12 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100619 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110619 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140619 Year of fee payment: 16 |
|
LAPS | Cancellation because of no payment of annual fees |