JPH0831956B2 - Halftone dot generator - Google Patents

Halftone dot generator

Info

Publication number
JPH0831956B2
JPH0831956B2 JP1131741A JP13174189A JPH0831956B2 JP H0831956 B2 JPH0831956 B2 JP H0831956B2 JP 1131741 A JP1131741 A JP 1131741A JP 13174189 A JP13174189 A JP 13174189A JP H0831956 B2 JPH0831956 B2 JP H0831956B2
Authority
JP
Japan
Prior art keywords
threshold
data
rom
output
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1131741A
Other languages
Japanese (ja)
Other versions
JPH02309868A (en
Inventor
浩之 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1131741A priority Critical patent/JPH0831956B2/en
Publication of JPH02309868A publication Critical patent/JPH02309868A/en
Publication of JPH0831956B2 publication Critical patent/JPH0831956B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dot-Matrix Printers And Others (AREA)
  • Color, Gradation (AREA)
  • Image Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Color Image Communication Systems (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、中間調画像を表現する方法の1つである
網点を生成する装置に関し、特に、カラー印刷において
必要とされる各色の任意の網点角度を生成できる装置に
関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for generating halftone dots, which is one of the methods for expressing a halftone image, and more particularly to an arbitrary halftone dot for each color required in color printing. A device capable of generating a point angle.

従来の技術 今日における印刷は、グラビア、商品カタログ、雑誌
はもとより線密度の粗い新聞紙にもカラーの波が押し寄
せてきており、これらの画像を電気的に処理することが
多くなってきている。このカラー印刷で処理される画像
は、一般に網点が使用されている。これは、各色(イエ
ロー、マゼンタ、シアン、ブラック)を網点で構成して
重ねるわけであるが、そのときに、モワレを防止する為
に色ごとに異なる網点の角度を任意に変えているのが実
情である。
2. Description of the Related Art In today's printing, color waves are rushing not only to gravures, product catalogs, magazines but also to newspapers having a high linear density, and these images are often electrically processed. The image processed by this color printing generally uses halftone dots. In this, each color (yellow, magenta, cyan, black) is composed of halftone dots and overlapped, but at that time, the angle of different halftone dots is arbitrarily changed for each color in order to prevent moire. Is the reality.

発明が解決しようとする課題 通常、モノクロで多く使用されている網点の角度は45
度である。この場合、網点の閾値生成は、一般に第2図
のような主走査方向の画素をカウントする主走査カウン
タ回路21と副走査方向の画素をカウントする副走査カウ
ンタ回路22との出力を2次元に閾値が格納されているRO
M(閾値格納ROM)23のアドレス入力に接続し、その出力
と画像データとを比較回路24で比較することで網点発生
の機能を果たしていた。
Problems to be Solved by the Invention Normally, the angle of halftone dots, which are often used in monochrome, is 45.
It is degree. In this case, in order to generate the threshold value of the halftone dots, generally the outputs of the main scanning counter circuit 21 for counting the pixels in the main scanning direction and the sub-scanning counter circuit 22 for counting the pixels in the sub-scanning direction as shown in FIG. RO whose threshold is stored in
By connecting to the address input of M (threshold storage ROM) 23 and comparing the output with the image data in the comparison circuit 24, the function of generating a halftone dot was achieved.

しかしながら、カラー印刷の場合には上述したように
任意の角度を扱わなければならない為に、第2図のよう
な回路では対応することができなくなっている。
However, in the case of color printing, an arbitrary angle must be handled as described above, and therefore the circuit as shown in FIG. 2 cannot handle it.

そこで、最近、種々の値の網点角度を電気的に発生さ
せる方法が提案された。これは、第2図のような2次元
の閾値格納ROMを使用することができず、1列の閾値デ
ータに展開してからROMに格納するという面倒な手順を
ふまえなければならないという欠点があった。また、閾
値格納ROMの内容が変わるたびに、他のROMも替えなけれ
ばならないという欠点があった。
Therefore, recently, a method of electrically generating halftone dot angles of various values has been proposed. This has the disadvantage that the two-dimensional threshold value storage ROM as shown in FIG. 2 cannot be used, and one has to consider the troublesome procedure of developing the threshold value data in one column and storing it in the ROM. It was Further, there is a drawback that another ROM must be replaced every time the content of the threshold storage ROM changes.

本発明は従来の上記実情に鑑みてなされたものであ
り、従って本発明の目的は、従来の技術に内在する上記
諸欠点を解消することを可能とした新規な網点発生装置
を提供することにある。
The present invention has been made in view of the above-mentioned conventional circumstances, and therefore an object of the present invention is to provide a novel halftone dot generating apparatus capable of eliminating the above-mentioned drawbacks inherent in the conventional technology. It is in.

課題を解決するための手段 上記目的を達成する為に、本発明に係る網点発生装置
は、中間調画像を表現する方法の1つである網点を発生
する装置において、2次元的に閾値を格納する2次元閾
値格納ROMと、該2次元閾値格納ROMの閾値データを出力
する為のアドレスを設定する2次元閾値格納ROMアドレ
ス設定手段と、前記2次元閾値格納ROMの出力を格納す
る1列閾値格納RAMと、該1列閾値格納RAMの閾値データ
を出力する為のアドレスを設定する1列閾値格納RAMア
ドレス設定手段と、前記2次元閾値格納ROMの出力また
は前記1列閾値格納RAMの出力と画像データとを比較す
る網点発生の為の閾値比較手段とを備えて構成される。
Means for Solving the Problems In order to achieve the above object, a halftone dot generating apparatus according to the present invention is a two-dimensional threshold value in a halftone dot generating apparatus which is one of methods for expressing a halftone image. A two-dimensional threshold value storage ROM, a two-dimensional threshold value storage ROM address setting means for setting an address for outputting the threshold value data of the two-dimensional threshold value storage ROM, and an output for storing the two-dimensional threshold value storage ROM 1 A column threshold storage RAM, a one-column threshold storage RAM address setting means for setting an address for outputting threshold data of the one-column threshold storage RAM, and an output of the two-dimensional threshold storage ROM or the one-column threshold storage RAM. It comprises a threshold value comparing means for generating a halftone dot for comparing the output with the image data.

実施例 本発明を説明するにあたり、カラー印刷における30度
の角度を持った網点を電気的に発生させる場合の例をも
とに説明していく。もちろん、他の角度においても同様
な方法でROMに与える定数を変更することにより実現す
ることができる。
Embodiments In describing the present invention, description will be given based on an example in which halftone dots having an angle of 30 degrees are electrically generated in color printing. Of course, other angles can be realized by changing the constants given to the ROM in the same manner.

第6図に30度の網点を電気的に近似する閾値パターン
を示す。この閾値のデータを効率よく出力させる為に、
次のような考えを導入した。
FIG. 6 shows a threshold pattern that electrically approximates a halftone dot of 30 degrees. In order to output this threshold data efficiently,
The following ideas were introduced.

第6図のうち、左上、つまり全画面のスキャンスター
ト位置の画素から主走査方向に網点のつながりを順に追
っていくと、網がけの部分が最低限必要な閾値領域(閾
値データブロック)[網がけ以外の部分は網がけ部分と
重複している]であることがわかる。例えば、主走査方
向1、副走査方向1の「18」という値からスキャンをス
タートすると、「18、12、16、…64、65」とデータが出
力されていく。ここで、第6図の網がけ領域からはずれ
た「65」という値は、主走査方向1、副走査方向5の位
置の値と同じである。そこで、「65」からは、その位置
へ飛んで「65、57、32、…45、46、30」となり、第7図
のごとく出力される。2ラインから7ライン目までも、
同じ要領で出力される。
In FIG. 6, when the connection of halftone dots is sequentially traced in the main scanning direction from the pixel at the upper left, that is, the scan start position of the entire screen, the shaded area is the minimum required threshold area (threshold data block) The parts other than the cliff overlap with the shaded part]. For example, when the scan is started from the value "18" in the main scanning direction 1 and the sub-scanning direction 1, data "18, 12, 16, ... 64, 65" is output. Here, the value of "65" deviated from the shaded area in FIG. 6 is the same as the value of the position in the main scanning direction 1 and the sub scanning direction 5. Then, from "65", it jumps to that position and becomes "65, 57, 32, ... 45, 46, 30", and is output as shown in FIG. From line 2 to line 7,
It is output in the same way.

8ライン目以後は、上述した閾値データブロックが、
第8図に示すように、閾値データブロックごとに4画素
シフトする。これは、他の角度の網点でもシフト量が異
なるが同じ傾向を示す。つまり、副走査方向の1〜7ラ
インを1つのブロックと考えた場合、このブロックのス
タートは各ブロックごとにシフトしている。従って、閾
値データブロック内の各ラインの先頭データ値が、第6
図のA領域に必ず現れることを利用し、画素単位に閾値
格納ROMからの出力を2次元閾値格納ROMアドレス設定回
路12(第1図参照)内の主走査初期値検出ROM31(第3
図参照)で各副走査の1画素目の閾値データと同じであ
るかどうかを検出し、同じであったならば次の閾値デー
タは、主走査方向を1、副走査方向をその検出した閾値
データのあるラインにセットすることで、2次元的に閾
値データが格納されたROMから必要な閾値を出力させる
ことができる。また、2次元閾値格納ROM14(第1図)
から第1ブロック目の第1ライン目を出力しているとき
には、2次元閾値格納ROM14の出力を1列閾値格納RAM13
(第1図)に格納し、第2閾値データブロック目以後
は、その1列閾値格納RAM13の出力を使用する。つま
り、第6図の網がけ部分が第7図のように1列の閾値デ
ータになるので、この列を順に1列閾値格納RAM13に格
納しておき、第2閾値データブロック目以後は、1列閾
値格納RAMアドレス設定回路11(第1図)で各ラインの
第1画素目のアドレスをライン単位に指定すれば必要な
出力が得られる。
After the 8th line, the above-mentioned threshold data block is
As shown in FIG. 8, four pixels are shifted for each threshold data block. This shows the same tendency even if the halftone dots at other angles have different shift amounts. In other words, when considering 1 to 7 lines in the sub-scanning direction as one block, the start of this block is shifted for each block. Therefore, the first data value of each line in the threshold data block is
By utilizing the fact that it always appears in the area A in the figure, the output from the threshold value storage ROM is output pixel by pixel in the two-dimensional threshold value storage ROM address setting circuit 12 (see FIG. 1) in the main scanning initial value detection ROM 31 (third
(See the figure), it is detected whether or not it is the same as the threshold value data of the first pixel in each sub-scan, and if they are the same, the next threshold value data is the threshold value in which the main scanning direction is 1 and the sub scanning direction is the detected threshold value. By setting it on a line with data, it is possible to output the required threshold value from the ROM in which the threshold value data is stored two-dimensionally. Also, the two-dimensional threshold storage ROM 14 (Fig. 1)
When the first line of the first block is being output from, the output of the two-dimensional threshold storage ROM 14 is changed to the one-column threshold storage RAM13.
(FIG. 1), and after the second threshold data block, the output of the one-column threshold storage RAM 13 is used. That is, since the shaded area in FIG. 6 becomes the threshold data of one column as shown in FIG. 7, this column is sequentially stored in the one-column threshold storage RAM 13, and after the second threshold data block, 1 column is stored. The required output can be obtained by designating the address of the first pixel of each line on a line-by-line basis in the column threshold storage RAM address setting circuit 11 (FIG. 1).

これを実現する一実施例を以下に図面を参照して説明
する。
An embodiment for realizing this will be described below with reference to the drawings.

第1図は本発明に係る装置の一実施例を示すブロック
構成図である。
FIG. 1 is a block diagram showing an embodiment of the device according to the present invention.

第1図を参照するに、端子101から入力される画デー
タと同期して、2次元閾値格納ROMアドレス設定回路12
の制御のもと、2次元閾値格納ROM14から閾値データが
閾値比較回路15と1列閾値格納RAM13に出力される。ま
た同時に、第1閾値データブロックの第1画素のアドレ
ス値を格納する為の制御信号とデータを1列閾値格納RA
Mアドレス設定回路11へ出力する。1列閾値格納RAM13で
は、1列閾値格納RAMアドレス設定回路11の制御のも
と、第1閾値データブロックの第2ライン目から閾値比
較回路15へ出力を開始する。閾値比較回路15では、端子
101からの画像データと、1列閾値格納RAM13または2次
元閾値格納ROM14とを比較して、2値の画像データを出
力する。尚、第1閾値データブロックのみ2次元閾値格
納ROM14から閾値データを使用し、それ以外は1列閾値
格納RAM13からの閾値データを使用する。
Referring to FIG. 1, the two-dimensional threshold value storage ROM address setting circuit 12 is synchronized with the image data input from the terminal 101.
Under the control of, the threshold data is output from the two-dimensional threshold storage ROM 14 to the threshold comparison circuit 15 and the one-column threshold storage RAM 13. At the same time, the control signal and data for storing the address value of the first pixel of the first threshold data block are stored in the one-column threshold storage RA.
Output to M address setting circuit 11. Under the control of the 1-column threshold storage RAM address setting circuit 11, the 1-column threshold storage RAM 13 starts outputting to the threshold comparison circuit 15 from the second line of the first threshold data block. In the threshold comparison circuit 15, the terminal
The image data from 101 is compared with the one-column threshold storage RAM 13 or the two-dimensional threshold storage ROM 14 to output binary image data. It should be noted that only the first threshold data block uses the threshold data from the two-dimensional threshold storage ROM 14, and otherwise uses the threshold data from the one-column threshold storage RAM 13.

次に第1図の個々のブロックの一実施例について詳細
に説明する。尚、ここで与えられる定数は、第6図の30
度の網点の閾値パターン構成の場合を例にとることにす
る。もちろん、他のパターンの場合も与える定数値を変
更することで同じように処理できる。
Next, one embodiment of each block in FIG. 1 will be described in detail. The constant given here is 30 in Fig. 6.
Take the case of the threshold pattern configuration of the halftone dots of degree as an example. Of course, in the case of other patterns, the same processing can be performed by changing the given constant value.

第3図に2次元閾値格納ROMアドレス設定回路12のブ
ロック構成を示す。
FIG. 3 shows a block configuration of the two-dimensional threshold value storage ROM address setting circuit 12.

第3図を参照するに、端子301からは2次元閾値格納R
OM14の出力が入力され、主走査初期値検出ROM31へ入力
される。そして、第6図のA領域のデータ値が検出され
たならば、検出信号を主走査カウンタ32及び副走査カウ
ンタ33のLOAD端子及び端子305に出力する。主走査カウ
ンタ32では端子304からの値「1」を、副走査カウンタ3
3では主走査初期値検出ROM31からくる検出した閾値デー
タのあるライン数をそれぞれLOADする。そして、端子30
2からは主走査カウンタ32のアドレス値を、端子303から
は副走査カウンタ33のアドレス値をそれぞれ出力する。
Referring to FIG. 3, the two-dimensional threshold value storage R from the terminal 301
The output of OM14 is input to the main scanning initial value detection ROM 31. When the data value in the area A in FIG. 6 is detected, the detection signal is output to the LOAD terminal and the terminal 305 of the main scanning counter 32 and the sub scanning counter 33. In the main scanning counter 32, the value “1” from the terminal 304 is set to the sub scanning counter 3
In 3, the number of lines with the detected threshold data coming from the main scanning initial value detection ROM 31 is loaded. And terminal 30
2 outputs the address value of the main scanning counter 32, and terminal 303 outputs the address value of the sub-scanning counter 33.

第4図に1列閾値格納RAMアドレス設定回路11のブロ
ック構成を示す。
FIG. 4 shows a block configuration of the 1-column threshold value storage RAM address setting circuit 11.

第4図を参照するに、第1閾値データブロックをスキ
ャン中に第6図のA領域にきたとき、端子402から主走
査初期値検出ROM31の検出信号と、端子403から閾値デー
タ値及び端子404から主走査カウンタ32の出力値を受
け、初期値格納RAM(1)41に主走査カウンタ値32の出
力値を格納する。そのときのアドレスは閾値データ値を
あてる。
Referring to FIG. 4, when the first threshold data block is scanned into the area A in FIG. 6, the detection signal of the main scanning initial value detection ROM 31 is detected from the terminal 402, the threshold data value is detected from the terminal 403, and the terminal 404 is detected. The output value of the main scanning counter 32 is received and stored in the initial value storage RAM (1) 41. The threshold data value is applied to the address at that time.

次に、第1閾値データブロックの各ラインの第1画素
を示す信号を発生させる初期値格納信号発生回路49及び
閾値データブロック内のライン数をリングカウントする
リングカウンタ43により、初期値格納RAM(2)42へ、
第1閾値データブロックの各ラインの第1画素の初期ア
ドレスとして初期値格納RAM(1)41の出力を格納す
る。第2閾値データブロック目から閾値データブロック
内のライン数をリングカウントするリングカウンタ43に
より、第2閾値データブロックから各第1画素目の閾値
データが格納されている初期値格納RAM(2)42のアド
レス値を出力する。そしてその出力を比較回路45及び減
加算回路47へ供給する。シフト値格納ROM46A、46Bに
は、閾値データブロックのシフト量が格納されている。
その内容は、 46A:そのままのシフト量が格納されている(第6図の場
合:4) 46B:全閾値データの総和−シフト量が格納されている
(第6図の場合:65-4) となっている。これらのROMを選択する為に、初期値格
納RAM(2)42からのアドレスデータと、シフト値格納R
OM46Aからのシフトデータとを比較回路45によって比較
し、その結果をセレクト回路44及び減加算回路47のモー
ド端子に入力する。セレクト回路44の選択基準は次のよ
うになっている。
Next, the initial value storage signal generation circuit 49 that generates a signal indicating the first pixel of each line of the first threshold data block and the ring counter 43 that ring-counts the number of lines in the threshold data block are used to store the initial value storage RAM ( 2) To 42,
The output of the initial value storage RAM (1) 41 is stored as the initial address of the first pixel of each line of the first threshold data block. A ring counter 43 for ring-counting the number of lines in the second threshold data block from the second threshold data block stores an initial value storage RAM (2) 42 in which the threshold data of each first pixel from the second threshold data block is stored. The address value of is output. Then, the output is supplied to the comparison circuit 45 and the subtraction addition circuit 47. The shift value storage ROMs 46A and 46B store the shift amount of the threshold data block.
The contents are 46A: the amount of shift is stored as it is (in the case of FIG. 6, 4) 46B: The sum of all threshold data-the amount of shift is stored (in the case of FIG. 6: 65-4) Has become. In order to select these ROMs, the address data from the initial value storage RAM (2) 42 and the shift value storage R
The shift data from the OM 46A is compared by the comparison circuit 45, and the result is input to the mode terminals of the select circuit 44 and the subtraction addition circuit 47. The selection criteria of the selection circuit 44 are as follows.

A.アドレスデータ>シフトデータまたはアドレススデー
タ=シフトデータの場合 そのままのシフトデータが格納されているROMを選択
する(46A)。
A. Address data> shift data or address data = shift data Select the ROM that stores the shift data as it is (46A).

B.アドレスデータ<シフトデータの場合 全閾値データの総和−シフトデータが格納されている
ROMを選択する(46B)。
B. Address data <Shift data Sum of all threshold data-Shift data is stored
Select ROM (46B).

ここで、上記B項の意味は、例えば、第9図のように
1列の閾値データのブロックの境目において、単にその
ままシフトデータを引くことができない。そこで、前も
って全閾値データの総和からシフトデータを引いた値を
ROMに格納しておき、後からアドレスデータとシフトデ
ータの値を加算して、事実上シフトデータを減算してい
る。この減加算を行っているのが減加算回路47である。
上述のA項、B項に応じて前者は減算器として、後者は
加算器として動作する。
Here, the meaning of the term B is that, for example, as shown in FIG. 9, the shift data cannot be simply drawn as it is at the boundary of the block of the threshold data of one column. Therefore, the value obtained by subtracting the shift data from the sum of all threshold data in advance is
Stored in ROM, the address data and shift data values are added later, and the shift data is actually subtracted. The subtraction addition circuit 47 performs this subtraction addition.
The former operates as a subtracter and the latter operates as an adder according to the above-mentioned A term and B term.

減加算回路47の一方は初期値格納RAM(2)42へ入力
され、他方はカウンタ回路48へ入力される。端子401へ
はカウンタ回路48のアドレス値が与えられる。つまり、
初期値格納RAM(2)42へは、一定量を加減算した値が
閾値データブロックごとに書き替えられることになる。
One of the subtraction / addition circuits 47 is input to the initial value storage RAM (2) 42, and the other is input to the counter circuit 48. The address value of the counter circuit 48 is applied to the terminal 401. That is,
In the initial value storage RAM (2) 42, a value obtained by adding and subtracting a certain amount is rewritten for each threshold data block.

第5図に閾値比較回路15のブロック構成を示す。 FIG. 5 shows a block configuration of the threshold comparison circuit 15.

第5図を参照するに、端子501からは2次元閾値格納R
AM14、端子502からは1列閾値格納RAM13の各々の出力が
入力される。これらのデータは、セレクト回路51によっ
て、第1閾値データブロックの第1ラインのときにのみ
端子501からの2次元閾値格納RAM14のデータを、他の場
合には端子502からの1列閾値格納RAM13のデータを、比
較回路52に出力する。比較回路52では、端子503からの
画像データとセレクト回路51からの閾値データとを比較
し、端子504へ2値データとして出力される。
Referring to FIG. 5, the terminal 501 stores the two-dimensional threshold value R
Each output of the one-column threshold value storage RAM 13 is input from the AM 14 and the terminal 502. These data are the data of the two-dimensional threshold storage RAM 14 from the terminal 501 only when the first line of the first threshold data block is selected by the select circuit 51, and the one-column threshold storage RAM 13 from the terminal 502 otherwise. The data of is output to the comparison circuit 52. The comparison circuit 52 compares the image data from the terminal 503 with the threshold data from the selection circuit 51, and outputs it to the terminal 504 as binary data.

発明の効果 以上説明したように、本発明によれば、カラー印刷で
使用する種々の網点角度を厳密な値で電気的に発生させ
ようとした場合に、その閾値データが膨大になり、閾値
が格納されているROMから呼び出す制御が難しくなる
が、1つのブロックをシフトするという考えを導入する
ことで簡単に網点を発生させることができる。また、1
列閾値格納RAMを実装することで、今まで一般に使用さ
れていた2次元の閾値格納ROMを使用することができ、R
OMの作成が容易になる。そして、初期値格納ROMをRAMに
置き換えることでROM作成の手間を縮小することができ
る。
EFFECTS OF THE INVENTION As described above, according to the present invention, when various halftone dot angles used in color printing are to be electrically generated with strict values, the threshold data becomes huge, and However, it is difficult to control to call from the ROM in which is stored, but it is possible to easily generate halftone dots by introducing the idea of shifting one block. Also, 1
By implementing the column threshold storage RAM, it is possible to use the two-dimensional threshold storage ROM that has been commonly used until now.
Easy to create OM. Then, by replacing the initial value storage ROM with RAM, it is possible to reduce the labor of ROM creation.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例を示すブロック構成図、第2
図は従来の網点発生技術の回路例を示すブロック図、第
3図は2次元閾値格納ROMアドレス設定回路の例を示す
ブロック図、第4図は1列閾値格納RAMアドレス設定回
路の例を示すブロック図、第5図は閾値比較回路の例を
示すブロック図、第6図は30度の網点閾値パターンの例
を示す図、第7図は矩形閾値ブロックを1列の閾値デー
タブロックに変換できることを説明する為の図、第8図
は矩形閾値データブロックのシフトについて説明する為
の図、第9図は1列閾値データブロックの境界点につい
て説明する為の図である。 11……1列閾値格納RAMアドレス設定回路、12……2次
元閾値格納ROMアドレス設定回路、13……1列閾値格納R
AM、14……2次元閾値格納ROM、15……閾値比較回路、2
1、32……主走査カウンタ、22、33……副走査カウン
タ、23……閾値格納ROM、24……比較回路、31……主走
査初期値検出ROM、41……初期値格納RAM(1)、42……
初期値格納RAM(2)、43……リングカウンタ、44、51
……セレクト回路、45、52……比較回路、46A、46B……
シフト値格納ROM、47……減加算回路、48……カウンタ
回路、49……初期値格納信号発生回路
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG.
FIG. 4 is a block diagram showing a circuit example of a conventional halftone dot generation technique, FIG. 3 is a block diagram showing an example of a two-dimensional threshold value storing ROM address setting circuit, and FIG. 4 is an example of a one-column threshold value storing RAM address setting circuit. FIG. 5 is a block diagram showing an example of a threshold comparison circuit, FIG. 6 is a diagram showing an example of a halftone dot threshold pattern of 30 degrees, and FIG. 7 is a rectangular threshold block into one row of threshold data blocks. FIG. 8 is a diagram for explaining that conversion is possible, FIG. 8 is a diagram for explaining shift of the rectangular threshold data block, and FIG. 9 is a diagram for explaining boundary points of the one-column threshold data block. 11 …… 1 column threshold storage RAM address setting circuit, 12 …… two-dimensional threshold storage ROM address setting circuit, 13 …… 1 column threshold storage R
AM, 14 ... Two-dimensional threshold storage ROM, 15 ... Threshold comparison circuit, 2
1, 32 ... Main scanning counter, 22, 33 ... Sub scanning counter, 23 ... Threshold value storage ROM, 24 ... Comparison circuit, 31 ... Main scanning initial value detection ROM, 41 ... Initial value storage RAM (1 ), 42 ……
Initial value storage RAM (2), 43 ... Ring counter, 44, 51
...... Select circuit, 45, 52 …… Comparison circuit, 46A, 46B ……
Shift value storage ROM, 47 ... subtraction addition circuit, 48 ... counter circuit, 49 ... initial value storage signal generation circuit

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G06F 15/68 320 A ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location G06F 15/68 320 A

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】中間調画像を表現する方法の1つである網
点を発生する装置において、2次元的に閾値を格納する
2次元閾値格納ROMと、該2次元閾値格納ROMの閾値デー
タを出力する為のアドレスを設定する2次元閾値格納RO
Mアドレス設定手段と、前記2次元閾値格納ROMの出力を
格納する1列閾値格納RAMと、該1列閾値格納RAMの閾値
データを出力する為のアドレスを設定する1列閾値格納
RAMアドレス設定手段と、前記2次元閾値格納ROMの出力
または前記1列閾値格納RAMの出力と画像データとを比
較する網点発生の為の閾値比較手段とを備えたことを特
徴とする網点発生装置。
1. A device for generating halftone dots, which is one of the methods for expressing a halftone image, stores a two-dimensional threshold value storage ROM for two-dimensionally storing threshold values and threshold data of the two-dimensional threshold value storage ROM. Two-dimensional threshold storage RO that sets the address for output
M address setting means, one-column threshold storage RAM for storing the output of the two-dimensional threshold storage ROM, and one-column threshold storage for setting an address for outputting the threshold data of the one-column threshold storage RAM
Halftone dots comprising RAM address setting means and threshold value comparing means for generating halftone dots for comparing the output of the two-dimensional threshold value storage ROM or the output of the one column threshold value storage RAM with image data. Generator.
JP1131741A 1989-05-25 1989-05-25 Halftone dot generator Expired - Fee Related JPH0831956B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1131741A JPH0831956B2 (en) 1989-05-25 1989-05-25 Halftone dot generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1131741A JPH0831956B2 (en) 1989-05-25 1989-05-25 Halftone dot generator

Publications (2)

Publication Number Publication Date
JPH02309868A JPH02309868A (en) 1990-12-25
JPH0831956B2 true JPH0831956B2 (en) 1996-03-27

Family

ID=15065109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1131741A Expired - Fee Related JPH0831956B2 (en) 1989-05-25 1989-05-25 Halftone dot generator

Country Status (1)

Country Link
JP (1) JPH0831956B2 (en)

Also Published As

Publication number Publication date
JPH02309868A (en) 1990-12-25

Similar Documents

Publication Publication Date Title
US5565994A (en) Multiple separation error diffusion, with cross separation correlation control for color images
US6377711B1 (en) Methods and systems for detecting the edges of objects in raster images using diagonal edge detection
US4413286A (en) Method and apparatus involving digital screen generation
JPH03193472A (en) Highly definite image generating system of image processor
EP0781034B1 (en) Image processing apparatus and method
JPH0865510A (en) Error diffusion method,error diffusion system and error production generation
US5978554A (en) Image processing method and system with selection of threshold matrix, from group including matrix with thresholds interpolated from other matrixes, based on edge resemblance in reference area
EP0537887B1 (en) Method and apparatus for simulating the reproduction of an image represented by screened colour separation data
JPH0831956B2 (en) Halftone dot generator
JPH0224073B2 (en)
JPH0722327B2 (en) Color image processor
US6995872B2 (en) Reduced-buffer error diffusion
JP3669081B2 (en) Image processing device
US6771392B1 (en) High resolution image mapping for simulating high resolution printing using high addressability without affecting halftone rendering
JPH0831955B2 (en) Halftone dot generator
JPS60136478A (en) Picture processor
JPH0740298B2 (en) Halftone dot generator
JP3501533B2 (en) Color image forming equipment
JP2941852B2 (en) Image processing method
JPH0275269A (en) Dot generator
JP3183788B2 (en) Halftone area determination device
JPH02112077A (en) Dot area separating system
JPH03201678A (en) Picture processor
JPH07262377A (en) Method and device for processing color image
JPS62107572A (en) Image processor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080327

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090327

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees