JPH08306662A - Plasma device and plasma processing method using the device - Google Patents
Plasma device and plasma processing method using the deviceInfo
- Publication number
- JPH08306662A JPH08306662A JP10639595A JP10639595A JPH08306662A JP H08306662 A JPH08306662 A JP H08306662A JP 10639595 A JP10639595 A JP 10639595A JP 10639595 A JP10639595 A JP 10639595A JP H08306662 A JPH08306662 A JP H08306662A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- substrate
- vacuum container
- predetermined
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、例えば半導体装置の製
造に適用されるプラズマ装置及びこれを用いたプラズマ
処理方法に関し、例えばシリコン系材料膜からゲート電
極を形成する際のドライエッチングにおける対絶縁膜選
択比を向上させる装置及び方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma device applied to, for example, the manufacture of a semiconductor device and a plasma processing method using the same, for example, anti-insulation in dry etching when forming a gate electrode from a silicon material film. The present invention relates to an apparatus and method for improving a membrane selection ratio.
【0002】[0002]
【従来の技術】近時では、いわゆるMOS(金属−酸化
膜−半導体の3層構造)型のトランジスタを多数集積し
たLSI(以下、単にMOS型LSIと記す)において
は、そのゲート電極材料として多結晶シリコンやポリサ
イド(多結晶シリコン−シリサイドの2層構造とされた
もの)が、また金属配線材料としてアルミ系合金がそれ
ぞれ広く用いられている。2. Description of the Related Art Recently, in a large number of so-called MOS (metal-oxide film-semiconductor three-layer structure) type transistors (hereinafter simply referred to as MOS type LSI) integrated with a large number of transistors, the gate electrode material is often used. Widely used are crystalline silicon and polycide (having a two-layer structure of polycrystalline silicon-silicide), and aluminum-based alloys as metal wiring materials.
【0003】上記MOS型LSIにおいては、極めて微
細なパターンとしてゲート電極や金属配線(アルミ電
極)等を多数形成する必要があり、そのための最も好適
な加工装置の1つとしてプラズマエッチング装置があ
る。特に近年提案されている高密度プラズマエッチング
装置は、表面に被エッチング材を有する基板を収容する
高真空容器と、当該高真空容器内にRF電界、マイクロ
波電界或は磁場を与えてプラズマを励起させる手段を備
え、低圧下でもイオン密度1011/cm2 以上の高密度
プラズマを発生させるように構成されている。In the above-mentioned MOS type LSI, it is necessary to form a large number of gate electrodes, metal wirings (aluminum electrodes), etc. as an extremely fine pattern, and a plasma etching apparatus is one of the most suitable processing apparatuses therefor. Particularly, a high-density plasma etching apparatus proposed in recent years excites a plasma by applying a high vacuum container containing a substrate having a material to be etched on its surface and an RF electric field, a microwave electric field or a magnetic field to the high vacuum container. It is configured to generate a high-density plasma having an ion density of 10 11 / cm 2 or more even under a low pressure.
【0004】上記プラズマエッチング装置を使用するに
際して、例えばゲート電極を形成する場合には、通常エ
ッチングガスとしてハロゲン系ガスを用い、SiO2 よ
りなるゲート酸化膜上に成膜された多結晶シリコン膜の
表面に高分子レジスト等のマスクを所定形状に形成し、
高密度プラズマにより解離生成するハロゲン・ラジカル
やハロゲン・イオンを利用してドライエッチングを施す
ことにより、所望のゲート電極が形成される。このよう
に、上記プラズマエッチング装置を用いることにより、
イオン・アシストという特有の機構で高速性及び異方性
を達成することが可能である。When using the above plasma etching apparatus, for example, when forming a gate electrode, a halogen-based gas is usually used as an etching gas, and a polycrystalline silicon film formed on a gate oxide film made of SiO 2 is used. Form a mask such as polymer resist on the surface in a predetermined shape,
A desired gate electrode is formed by performing dry etching using halogen radicals or halogen ions generated by dissociation by high-density plasma. Thus, by using the above plasma etching device,
High speed and anisotropy can be achieved by a unique mechanism called ion assist.
【0005】なお、上記ゲート酸化膜はその膜厚が例え
ば0.25μmレベルのデザインルールが適用される記
憶容量256MDRAMの場合で5nm〜7nmと極め
て薄いために、上記ドライエッチングを実行するに際し
て、ゲート電極を形成する場合では略々100以上の対
ゲート酸化膜選択比が必要である。また、アルミ系合金
よりなるアルミ電極を形成する場合では、アルミ系材料
膜の下地として平坦化特性を高めるためにリン(P)や
ボロン(B)をドープしたSi系の層間絶縁膜が用いら
れているが、かかる不純物含有の層間絶縁膜はハロゲン
系化学種によるエッチング速度が特に大きいため、略々
15以上の対絶縁膜選択比が要求される。Since the gate oxide film is as thin as 5 nm to 7 nm in the case of a memory capacity 256 MDRAM to which a design rule of the level of 0.25 μm is applied, the gate oxide film is extremely thin at the time of performing the dry etching. When forming an electrode, a selection ratio to the gate oxide film of about 100 or more is required. Further, in the case of forming an aluminum electrode made of an aluminum alloy, a Si interlayer insulating film doped with phosphorus (P) or boron (B) is used as a base of the aluminum material film in order to improve the planarization characteristics. However, since such an impurity-containing interlayer insulating film has a particularly high etching rate by halogen-based chemical species, a selection ratio to the insulating film of about 15 or more is required.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、上記ド
ライエッチングを実行するに際して、対ゲート酸化膜選
択比或は対絶縁膜選択比(以下、単に選択比と記す)を
増大させると、レジストマスク下の被エッチング材がテ
ーパ形状やノッチング形状(ゲート酸化膜や絶縁膜との
界面におけるゲート材料やアルミ系合金のくびれ)とな
り易く、拡散層にオフセットが生じることになる。した
がって、これらの形状異常の発生を極力防止することが
必要である。However, when the dry etching is carried out, if the selection ratio to the gate oxide film or the selection ratio to the insulating film (hereinafter, simply referred to as "selection ratio") is increased, the resist mask under the resist mask is removed. The material to be etched tends to have a taper shape or a notching shape (constriction of the gate material or aluminum alloy at the interface with the gate oxide film or the insulating film), which causes an offset in the diffusion layer. Therefore, it is necessary to prevent the occurrence of these shape abnormalities as much as possible.
【0007】上記テーパ形状やノッチング形状の発生を
防止する手法として、以下に示すいくつかのものが案出
されている。先ず、ゲート電極を形成する場合の防止方
法を以下に示す。As a method for preventing the above-mentioned taper shape and notching shape from occurring, the following several methods have been devised. First, the prevention method when forming a gate electrode is shown below.
【0008】(1)エッチングガスとして用いる塩素
(Cl2 )や臭化水素(HBr)に、二フッ化メタン
(CH2 F2 )等のポリマーを形成するガスを添加して
混合ガスとして用いる。この場合、プラズマの発生によ
り、エッチングガスが反応してドライエッチングが進行
するとともに、CH2 F2 等のガスがプラズマ中で解離
することによりカーボン系ポリマーが生成し、これがエ
ッチングされてゆくゲート材料の側壁部に堆積して側壁
保護膜が形成される。この側壁保護膜により、反応性の
イオンや活性中性粒子のゲート材料に対する側方攻撃を
防ぐことができる。(1) Chlorine (Cl 2 ) or hydrogen bromide (HBr) used as an etching gas is mixed with a gas for forming a polymer such as methane difluoride (CH 2 F 2 ) and used as a mixed gas. In this case, the generation of plasma causes the etching gas to react and dry etching to proceed, and the gas such as CH 2 F 2 is dissociated in the plasma to generate a carbon-based polymer, which is then etched. Is deposited on the side wall portion to form a side wall protective film. This side wall protective film can prevent side attack of reactive ions or active neutral particles on the gate material.
【0009】(2)プラズマ電極からシリコン基板へ印
加するRF(高周波)電力を増大させ、マスクであるレ
ジストマスクのエッチレートを高める。この場合、プラ
ズマの発生により、レジストマスクからの分解物量が増
大し、当該分解物により被エッチング材であるゲート材
料の側壁部に形成される側壁保護膜の膜厚が大きくな
る。この側壁保護膜により、反応性のイオンや活性中性
粒子のゲート材料に対する側方攻撃を防ぐことができ
る。(2) The RF (high frequency) power applied from the plasma electrode to the silicon substrate is increased to increase the etching rate of the resist mask which is a mask. In this case, the generation of plasma increases the amount of decomposition products from the resist mask, and the decomposition products increase the film thickness of the sidewall protection film formed on the sidewalls of the gate material that is the material to be etched. This side wall protective film can prevent side attack of reactive ions or active neutral particles on the gate material.
【0010】(3)反応性イオンの濃度を大きく、活性
中性粒子の濃度を小さくする。これは、ガス圧を低下さ
せることにより可能となる。この場合、上記反応性イオ
ンの平均自由行程が増大し、シリコン基板に対するイオ
ンの進入方向を揃えて異方性を向上させることが可能と
なる。(3) Increase the concentration of reactive ions and decrease the concentration of active neutral particles. This is possible by reducing the gas pressure. In this case, the mean free path of the reactive ions is increased, and it becomes possible to improve the anisotropy by aligning the directions in which the ions enter the silicon substrate.
【0011】しかしながら、上記の各手法には、以下に
示すような問題がある。However, each of the above methods has the following problems.
【0012】(1)の手法においては、CH2 F2 等の
ガスの反応によりゲート材料の側壁部のみならず上記プ
ラズマ装置の高真空容器の内壁部にカーボン系ポリマー
の膜が堆積してしまう。そのため、パーティクル汚染に
よるデバイス不良を招くほか、高真空容器内をしばしば
洗浄する必要があり、プラズマ装置のメンテナンス上の
問題がある。In the method (1), a carbon-based polymer film is deposited not only on the side wall of the gate material but also on the inner wall of the high vacuum chamber of the plasma apparatus due to the reaction of gas such as CH 2 F 2. . Therefore, in addition to causing device failure due to particle contamination, it is necessary to frequently clean the inside of the high vacuum container, which poses a maintenance problem for the plasma apparatus.
【0013】(2)の手法においては、プラズマ電極か
らシリコン基板へ供給する基板バイアスのRFパワーを
増加させることにより、レジストマスクの後退による寸
法変換差が生じ易くなる。またこれと同時にゲート酸化
膜のエッチレートもまた増加してしまい、対ゲート膜選
択比の大幅な低下が惹起される。In the method (2), by increasing the RF power of the substrate bias supplied from the plasma electrode to the silicon substrate, the dimensional conversion difference is likely to occur due to the receding of the resist mask. At the same time, the etching rate of the gate oxide film also increases, causing a large reduction in the selection ratio with respect to the gate film.
【0014】(3)の手法においては、ドライエッチン
グ時の反応圧力を10-2Paのオーダーの低圧に保つこ
とができれば、活性中性粒子/反応性イオンの生成比を
1/10程度にできると考えられるが、活性種の絶対数
が減少するためにゲート材料のエッチレートの低下を来
すことが予想される。このエッチレートの低下を防ぐに
は、基板へ印加するRFバイアス電力を増加させなけれ
ばならず、上記(2)の手法と同様の問題が生じる。In the method (3), if the reaction pressure during dry etching can be maintained at a low pressure of the order of 10 -2 Pa, the production ratio of active neutral particles / reactive ions can be about 1/10. However, it is expected that the etch rate of the gate material will decrease due to the decrease in the absolute number of active species. In order to prevent this decrease in the etch rate, the RF bias power applied to the substrate must be increased, and the same problem as in the method (2) above occurs.
【0015】一方、上記アルミ電極の形成に際しては、
エッチングガスとして塩化ほう素(BCl3 )の流量比
を増大させてBClx + イオンによるスパッタ作用の寄
与を高め、レジストマスクのエッチレートを高めるとい
う手法がある。この場合、レジストマスクの分解物量が
増大し、アルミ電極の側壁部における堆積量が向上して
側壁保護効果が高まる。On the other hand, when forming the aluminum electrode,
There is a method of increasing the flow rate ratio of boron chloride (BCl 3 ) as an etching gas to increase the contribution of the sputtering action by BCl x + ions and increase the etching rate of the resist mask. In this case, the amount of decomposed products of the resist mask increases, the amount of deposition on the side wall of the aluminum electrode increases, and the side wall protection effect increases.
【0016】しかしながら、この手法においても、レジ
ストマスクのエッチレートの増加のみならず、層間絶縁
膜のエッチレートもまた増加してしまい、対絶縁膜選択
比の大幅な低下が惹起される。However, even in this method, not only the etching rate of the resist mask is increased but also the etching rate of the interlayer insulating film is increased, which causes a significant reduction in the selection ratio to the insulating film.
【0017】このように、現在のところ、対ゲート酸化
膜選択比/対絶縁膜選択比の向上とエッチング形状の良
好な制御という相反する要求を双方とも満たすことは極
めて困難であり、ゲート酸化膜のエッチングの際の対ゲ
ート酸化膜選択比が40程度、アルミ系材料膜のエッチ
ングの際の対絶縁膜選択比が6〜7程度が実現されてい
るに過ぎず、100以上の対ゲート酸化膜選択比及び1
5以上の対絶縁膜選択比の実現は難しい現状にある。As described above, at present, it is extremely difficult to satisfy both of the contradictory requirements of improving the selection ratio of the gate oxide film / selectivity of the insulating film and good control of the etching shape. The selection ratio of the gate oxide film to the gate oxide film is about 40, and the selection ratio of the insulating film to the aluminum film is about 6 to 7. Selection ratio and 1
At present, it is difficult to realize a selection ratio to the insulating film of 5 or more.
【0018】本発明は、上述の様々な課題に鑑みてなさ
れたものであり、その目的とするところは、被エッチン
グ材のエッチレートを大幅に低下させることなく、対シ
リコン酸化物膜選択比の大幅な向上を図ることを可能と
するプラズマ装置及びそれを用いたプラズマ処理方法を
提供することにある。The present invention has been made in view of the above-mentioned various problems, and an object of the present invention is to reduce the selection ratio of a silicon oxide film to a silicon oxide film without significantly decreasing the etching rate of the material to be etched. It is an object of the present invention to provide a plasma device and a plasma processing method using the same, which are capable of achieving a significant improvement.
【0019】[0019]
【課題を解決するための手段】本発明の対象となるもの
は、基板を収容する高真空容器内に生成させた高密度プ
ラズマを用いて当該基板に対して所定のプラズマ処理を
施すプラズマ装置及びそれを用いたプラズマ処理方法で
ある。The object of the present invention is a plasma device for subjecting a substrate to a predetermined plasma treatment by using a high-density plasma generated in a high-vacuum container containing the substrate, and It is a plasma processing method using it.
【0020】本発明のプラズマ装置は、上記基板近傍に
上記高真空容器の器壁から絶縁され且つ交流電源に接続
された器壁電極が配されるとともに、当該器壁電極の高
真空容器内の露出面が上記プラズマにより所定の化学種
を供給し得るライナで被覆されて構成されていることを
特徴とするものである。In the plasma apparatus of the present invention, a vessel wall electrode insulated from the vessel wall of the high vacuum vessel and connected to an AC power source is arranged in the vicinity of the substrate, and the vessel wall electrode in the high vacuum vessel is provided. It is characterized in that the exposed surface is covered with a liner capable of supplying a predetermined chemical species by the plasma.
【0021】この場合、上記プラズマ装置としては、高
真空容器の上蓋部の周囲にプラズマ発生コイルが巻回さ
れ、当該プラズマ発生コイルに高周波パワーが供給され
てプラズマが生成されるものとすることができ、また上
記ライナとして高純度の石英等のシリコン化合物を用い
ると好適である。In this case, the plasma apparatus may be one in which a plasma generating coil is wound around the upper lid of a high vacuum container, and high frequency power is supplied to the plasma generating coil to generate plasma. In addition, it is preferable that a silicon compound such as high-purity quartz is used as the liner.
【0022】なお、プラズマ発生用の高周波としては、
通常13.56MHz等のRF帯の周波数が用いられる
が、上記器壁電極に接続される交流電源の周波数はプラ
ズマ生成に影響を与えないように、これより低周波帯の
ものを用いると良い。概ね数100kHzオーダーのも
ので十分である。As a high frequency for plasma generation,
Usually, the frequency in the RF band such as 13.56 MHz is used, but it is preferable to use the frequency in the lower frequency band than the frequency of the AC power source connected to the wall electrode so as not to affect the plasma generation. The order of several hundreds of kHz is sufficient.
【0023】また、本発明のプラズマ処理方法は、上記
プラズマ装置を用いて、上記器壁電極に印加する交流電
圧をプラズマ生成と独立して制御することにより、前記
プラズマと前記ライナとの相互作用によって前記基板上
へ所定の堆積性物質を供給しながら、所定のプラズマ処
理を行うことを特徴とするものである。Further, in the plasma processing method of the present invention, the plasma apparatus controls the AC voltage applied to the chamber wall electrode independently of the plasma generation, so that the plasma interacts with the liner. According to the method, a predetermined plasma treatment is performed while supplying a predetermined deposition material onto the substrate.
【0024】具体的に、所定のプラズマ処理としては、
ライナを高純度の石英とするとともに、基板上の所定材
料膜をハロゲン系ガスを用いてエッチングするドライエ
ッチングが好適である。Specifically, as the predetermined plasma processing,
Dry etching in which the liner is made of high-purity quartz and a predetermined material film on the substrate is etched using a halogen-based gas is suitable.
【0025】この場合、上記基板上の所定材料膜として
は、シリコン系材料膜やアルミニウム系材料膜とするこ
とができる。In this case, the predetermined material film on the substrate may be a silicon material film or an aluminum material film.
【0026】[0026]
【作用】本発明において、高真空容器内に高密度プラズ
マを生成させるとともに、プラズマ生成とは独立に器壁
電極にプラズマ生成に影響を与えない程度の低周波の交
流電圧を印加することにより、当該器壁電極の高真空容
器内の露出面にもイオン・シースが形成され、その直流
電界によりイオン・スパッタ作用が期待できるようにな
る。この場合、上記露出面にはライナが被覆されている
ので、これがスパッタされることになる。したがって、
プラズマ生成とは独立に上記ライナから基板上へ化学種
を供給することが可能となる。In the present invention, high-density plasma is generated in the high-vacuum container, and a low-frequency AC voltage that does not affect plasma generation is applied to the wall electrode independently of plasma generation. An ion sheath is also formed on the exposed surface of the chamber wall electrode inside the high vacuum container, and the DC electric field can expect an ion sputtering action. In this case, since the exposed surface is covered with the liner, this is sputtered. Therefore,
It is possible to supply the chemical species from the liner onto the substrate independently of plasma generation.
【0027】プラズマ処理の具体例として、ライナを高
純度の石英とするとともに、基板上の所定材料膜をハロ
ゲン系ガスを用いてエッチングするドライエッチングを
行う場合では、生成された高密度プラズマにより活性化
された反応性のハロゲン化イオン(ハロゲンラジカル)
とライナのシリコン酸化物とが反応し、オキシハロゲン
化シリコンやハロゲン化シリコンが生成される。As a specific example of the plasma treatment, when the liner is made of high-purity quartz and the predetermined material film on the substrate is dry-etched by using a halogen-based gas, the high-density plasma generated activates the plasma. Reactive halogenide ion (halogen radical)
Reacts with the silicon oxide of the liner to produce silicon oxyhalide or silicon halide.
【0028】ここで、上記の如く生成されるオキシハロ
ゲン化シリコンは、ハロゲンをXとして、 SiOm Xn (2m+n=4) ・・・(1) で示され、ハロゲン化シリコンは、 SiXn (n=1〜4) ・・・(2) で示されるものである。このオキシハロゲン化シリコン
や、(2)式でn=1,2の場合の低次のハロゲン化シ
リコンは、極性の高い酸化シリコン膜や窒化シリコン膜
等のシリコン系化合物膜上に選択的に堆積し、極性の低
いシリコン膜上には堆積し難いという性質を有する。The silicon oxyhalide produced as described above is represented by SiO m X n (2m + n = 4) (1) where halogen is X, and the silicon halide is SiX n ( n = 1 to 4) ... (2) The silicon oxyhalide and the low-order silicon halide in the case of n = 1 and 2 in the formula (2) are selectively deposited on a silicon compound film such as a silicon oxide film or a silicon nitride film having high polarity. However, it has a property that it is difficult to deposit on a silicon film having low polarity.
【0029】したがって、ドライエッチング時におい
て、基板近傍のライナから生成されたオキシハロゲン化
シリコンや低次のハロゲン化シリコンが、極性の高いシ
リコン化合物膜、例えば酸化シリコン膜からなるゲート
酸化膜や層間絶縁膜上に選択的に堆積して被膜を形成す
ることにより、対ゲート酸化膜選択比及び対層間絶縁膜
選択比を向上させることができる。Therefore, at the time of dry etching, silicon oxyhalide or low-order halogenated silicon produced from the liner near the substrate is a highly polar silicon compound film, for example, a gate oxide film made of a silicon oxide film or an interlayer insulating film. By selectively depositing on the film to form a film, the selection ratio to the gate oxide film and the selection ratio to the interlayer insulating film can be improved.
【0030】[0030]
【実施例】以下、本発明に係るプラズマ装置の好適な例
として、いわゆる誘導結合型のプラズマエッチング装置
(以下、単にプラズマ装置と記す)及び当該プラズマ装
置を用いたプラズマ処理方法のいくつかの具体的な実施
例について、図面を参照しながら説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, as a preferred example of a plasma apparatus according to the present invention, a so-called inductively coupled plasma etching apparatus (hereinafter simply referred to as a plasma apparatus) and some specific plasma processing methods using the plasma apparatus will be described. Examples will be described with reference to the drawings.
【0031】先ず第1実施例について説明する。この第
1実施例のプラズマ装置は、高真空状態に保たれた高真
空容器内に設置された基板上に、当該高真空容器内に発
生させた高密度プラズマを用いて所定のドライエッチン
グを施すものである。First, the first embodiment will be described. The plasma device of the first embodiment performs a predetermined dry etching on a substrate placed in a high vacuum container kept in a high vacuum state by using high density plasma generated in the high vacuum container. It is a thing.
【0032】上記プラズマ装置は、図1に示すように、
シリコン基板1が収容される高真空容器2を有してお
り、当該高真空容器2は、セラミックを材料とする上蓋
状の絶縁ベルジャ11と、当該絶縁ベルジャ11の下部
に設置されるリアクタ12とから構成され、リアクタ1
2上にOリング31を介して絶縁ベルジャ11が設置固
定されて密閉構造が形成される。The above plasma device, as shown in FIG.
It has a high-vacuum container 2 in which a silicon substrate 1 is housed. The high-vacuum container 2 has an upper lid-shaped insulating bell jar 11 made of ceramic, and a reactor 12 installed below the insulating bell jar 11. Reactor 1
The insulating bell jar 11 is installed and fixed on the upper surface of the second member via the O-ring 31 to form a closed structure.
【0033】上記絶縁ベルジャ11は、略々半球形状を
なしており、外周部にプラズマ発生コイルである非共鳴
マルチターンアンテナ21が渦巻状に巻回されて構成さ
れている。この非共鳴マルチターンアンテナ21には、
一端が接地されてなるプラズマ励起用RF電源22がイ
ンピーダンス整合用のマッチングネットワーク23を介
して電気的に接続されており、プラズマ発生時には当該
プラズマ励起用RF電源22から非共鳴マルチターンア
ンテナ21に高周波パワーが供給される。The insulating bell jar 11 has a substantially hemispherical shape, and is formed by spirally winding a non-resonant multi-turn antenna 21, which is a plasma generating coil, on the outer peripheral portion. In this non-resonant multi-turn antenna 21,
An RF power supply 22 for plasma excitation, one end of which is grounded, is electrically connected via a matching network 23 for impedance matching. When plasma is generated, the RF power supply 22 for plasma excitation supplies high frequency waves to the non-resonant multi-turn antenna 21. Power is supplied.
【0034】上記リアクタ12は、当該リアクタ12の
底板を兼ねる基板ステージ24と、エッチングガスの導
入管25が設けられている側壁部26とから構成されて
おり、上記基板ステージ24上にOリング32を介して
上記側壁部26が固定される。The reactor 12 is composed of a substrate stage 24 also serving as a bottom plate of the reactor 12, and a side wall portion 26 provided with an etching gas introducing pipe 25. An O-ring 32 is provided on the substrate stage 24. The side wall portion 26 is fixed via.
【0035】上記基板ステージ24は、基板1と接触す
る部分に導電性を有する基板電極33が組み込まれ、ま
た、高真空容器2内の排気を行う排気孔(図示は省略す
る)が設けられている。当該基板電極33にはマッチン
グネットワーク23を介して一端が接地されたバイアス
印加用RF電源34が電気的に接続されている。The substrate stage 24 has a substrate electrode 33 having conductivity incorporated in a portion in contact with the substrate 1, and an exhaust hole (not shown) for exhausting the high vacuum container 2 is provided. There is. A bias applying RF power source 34 having one end grounded is electrically connected to the substrate electrode 33 via the matching network 23.
【0036】ここで、バイアス印加用RF電源34から
上記基板電極33に所定周波数の交流電圧を印加するこ
とにより、当該交流電圧が基板バイアスとして上記基板
1に印加される。この基板電極33は、基板バイアスの
印加によりプラズマ中から入射するイオンのエネルギー
を制御するためのものである。Here, by applying an AC voltage of a predetermined frequency from the RF power source 34 for bias application to the substrate electrode 33, the AC voltage is applied to the substrate 1 as a substrate bias. The substrate electrode 33 is for controlling the energy of ions incident from the plasma by applying a substrate bias.
【0037】上記側壁部26は、陽極酸化アルミを材料
とする接地部34と、当該接地部34の下部にセラミッ
ク絶縁板35を介して配される陽極酸化アルミを材料と
する器壁電極36と、当該器壁電極36の高真空容器2
内の露出面に被覆された上記プラズマにより所定の化学
種を供給し得るライナ37とから構成されている。ここ
で、上記接地部34の中を通ってガス導入管25が高真
空容器2内に開口しており、また上記器壁電極36には
マッチングネットワーク23を介して一端が接地された
器壁電源38が電気的に接続されている。The side wall portion 26 includes a grounding portion 34 made of anodized aluminum and a wall electrode 36 made of anodized aluminum disposed below the grounding portion 34 via a ceramic insulating plate 35. , The high vacuum container 2 for the device wall electrode 36
And a liner 37 capable of supplying a predetermined chemical species by the plasma coated on the exposed surface inside. Here, the gas introduction pipe 25 is opened into the high vacuum container 2 through the grounding portion 34, and one end is grounded to the device wall electrode 36 through the matching network 23. 38 is electrically connected.
【0038】以上の構成を有するプラズマ装置を用い
て、プラズマ励起用RF電源22から非共鳴マルチター
ンアンテナ21に高周波パワーを供給して高密度プラズ
マを発生させるとともに、器壁電源38から器壁電極3
6にプラズマ生成に影響を与えない程度の低周波の交流
電圧を印加することにより、当該器壁電極36の高真空
容器2内の露出面にもイオン・シースが形成され、その
直流電界によりイオン・スパッタ作用が期待できるよう
になる。この場合、上記露出面には上記ライナ37が被
覆されているので、これがスパッタされることになる。
したがって、プラズマ生成とは独立に上記ライナ37か
らの化学種の供給が可能となる。Using the plasma apparatus having the above-mentioned configuration, high-frequency power is supplied from the plasma excitation RF power source 22 to the non-resonant multi-turn antenna 21 to generate high-density plasma, and at the same time, the vessel wall power source 38 is used. Three
By applying an AC voltage having a low frequency that does not affect the plasma generation to 6, an ion sheath is also formed on the exposed surface of the container wall electrode 36 in the high vacuum container 2, and the DC electric field causes the ion sheath.・ Sputtering action can be expected. In this case, since the exposed surface is covered with the liner 37, this is sputtered.
Therefore, the chemical species can be supplied from the liner 37 independently of plasma generation.
【0039】次いで、本発明の第2実施例について説明
する。この第2実施例においては、上記の如く構成され
たプラズマ装置を用いて、以下に示すように基板ステー
ジ24上に設置されたシリコン基板に所定のプラズマ処
理を施す。ここでは、シリコン基板21上でMOS型ト
ランジスタのゲート電極加工を行う場合について述べ
る。Next, a second embodiment of the present invention will be described. In the second embodiment, the plasma apparatus configured as described above is used to perform a predetermined plasma treatment on the silicon substrate placed on the substrate stage 24 as described below. Here, a case where a gate electrode of a MOS transistor is processed on the silicon substrate 21 will be described.
【0040】先ず、図2に示すように、単結晶シリコン
よりなるシリコン基板41の表面に選択酸化を施して素
子分離領域(図示は省略する。)を形成した後、当該素
子分離領域により区分けされた素子形成領域の表面に熱
酸化を施してSiO2 よりなるゲート酸化膜42を形成
する。First, as shown in FIG. 2, element isolation regions (not shown) are formed by selectively oxidizing the surface of a silicon substrate 41 made of single crystal silicon, and then the elements are separated by the element isolation regions. The surface of the element forming region is thermally oxidized to form a gate oxide film 42 made of SiO 2 .
【0041】次いで、上記素子分離層の表面を含む各素
子形成領域の表面にプラズマCVD等の真空薄膜形成技
術を用いて多結晶シリコン膜43を成膜する。その後、
多結晶シリコン膜43にパターニングを施してゲート電
極45を形成する。すなわち、各素子形成領域にフォト
レジストを塗布し、露光、現像等の工程を経た後、形成
されたレジストマスク44を介して以下に示す異方性ド
ライエッチングを施して図3に示すようなゲート電極4
5を形成する。Then, a polycrystalline silicon film 43 is formed on the surface of each element forming region including the surface of the element isolation layer by using a vacuum thin film forming technique such as plasma CVD. afterwards,
The gate electrode 45 is formed by patterning the polycrystalline silicon film 43. That is, a photoresist is applied to each element formation region, and after undergoing steps such as exposure and development, anisotropic dry etching shown below is performed through the formed resist mask 44 to form a gate as shown in FIG. Electrode 4
5 is formed.
【0042】上記プラズマ装置を用いて異方性ドライエ
ッチングを行うには、先ず高真空容器2内の基板ステー
ジ24上に上記シリコン基板21を載置固定し、当該高
真空容器2内が所定のガス圧となるまで上記基板ステー
ジ24の下部に設けられた上記排気孔から真空排気を行
う。その後、リアクタ12の側壁部26に設けられたガ
ス導入管25からエッチングガスであるCl2 を所定流
量導入する。In order to perform anisotropic dry etching using the plasma apparatus, first, the silicon substrate 21 is placed and fixed on the substrate stage 24 in the high vacuum container 2 and the inside of the high vacuum container 2 is set to a predetermined position. Vacuum exhaust is performed from the exhaust hole provided in the lower part of the substrate stage 24 until the gas pressure is reached. After that, Cl 2 as an etching gas is introduced at a predetermined flow rate from a gas introduction pipe 25 provided in the side wall portion 26 of the reactor 12.
【0043】この状態で、プラズマ励起用RF電源22
から非共鳴マルチターンアンテナ21に所定周波数のR
F電圧(ソース電圧)を印加するとともに、基板電源3
4から上記基板電極33に所定周波数の交流電圧を印加
して基板バイアスをシリコン基板41に印加する。さら
にこのとき、RF電圧及び基板バイアスの印加ととも
に、器壁電源38から上記器壁電極36に所定周波数の
交流電圧(器壁電圧)を印加する。In this state, the RF power source 22 for plasma excitation
From the non-resonant multi-turn antenna 21 to a predetermined frequency R
The F voltage (source voltage) is applied and the substrate power supply 3
An AC voltage having a predetermined frequency is applied to the substrate electrode 33 from 4 to apply a substrate bias to the silicon substrate 41. Further, at this time, an AC voltage (wall voltage) of a predetermined frequency is applied from the wall power source 38 to the wall electrode 36 together with the application of the RF voltage and the substrate bias.
【0044】上記ソース電圧の印加により、各非共鳴マ
ルチターンアンテナ21の内側に磁界が形成されて磁力
線に沿って電子が回転し、当該電子と高真空容器2内の
Cl2 ガス分子とが高確率で衝突して、約1011〜10
12/cm3 のイオン密度の高密度プラズマが発生する。
この高密度プラズマの生成により、シリコン基板41の
ゲート酸化膜上に成膜された多結晶シリコン膜43にエ
ッチングが施され、レジストマスク44により所定形状
に規制されたゲート電極45が形成されてゆく。このと
き、レジストマスク44もまた若干ながらエッチングさ
れ、そのために生成された当該レジストマスク44の分
解物がエッチングされてゆくゲート材料の側壁部に堆積
して側壁保護膜46が形成される。By the application of the source voltage, a magnetic field is formed inside each non-resonant multi-turn antenna 21 and electrons are rotated along the lines of magnetic force, so that the electrons and Cl 2 gas molecules in the high vacuum chamber 2 become high. Collision with a probability of about 10 11 to 10
A high density plasma with an ion density of 12 / cm 3 is generated.
Due to the generation of this high-density plasma, the polycrystalline silicon film 43 formed on the gate oxide film of the silicon substrate 41 is etched, and the gate electrode 45 regulated to a predetermined shape by the resist mask 44 is formed. . At this time, the resist mask 44 is also slightly etched, and the decomposed product of the resist mask 44 generated therefor is deposited on the side wall portion of the gate material to be etched to form the side wall protective film 46.
【0045】それとともに、上記器壁電圧の印加によ
り、高密度プラズマにより活性化された反応性の塩素イ
オン(Cl+ )とライナ37の石英(SiO2 )とが反
応し、以下に示すオキシ塩化シリコンや塩化シリコンが
生成される。At the same time, the application of the above-mentioned wall voltage causes the reactive chlorine ions (Cl + ) activated by the high-density plasma to react with the quartz (SiO 2 ) of the liner 37, and the oxychlorination shown below. Silicon and silicon chloride are produced.
【0046】 SiOm Cln (2m+n=4) ・・・(3) SiHn (n=1〜4) ・・・(4) このオキシ塩化シリコンや、(4)式でn=1,2であ
る低次の塩化シリコンは、極性の高い二酸化シリコン膜
や窒化シリコン膜上に選択的に堆積し、極性の低いシリ
コン膜上には堆積し難いという性質を有する。SiO m Cl n (2m + n = 4) (3) SiH n (n = 1 to 4) (4) This silicon oxychloride or n = 1, 2 in the formula (4) A certain low-order silicon chloride has a property that it is selectively deposited on a silicon dioxide film or a silicon nitride film having a high polarity and is hard to be deposited on a silicon film having a low polarity.
【0047】したがって、生成されたオキシ塩化シリコ
ンや低次の塩化シリコンが極性の高い二酸化シリコン膜
であるゲート酸化膜43の露出面に選択的に堆積して被
膜が形成される。それに対して、オキシ塩化シリコンや
上記低次の塩化シリコンは、極性の低い多結晶シリコン
膜43上には堆積し難い。そのため、多結晶シリコン膜
43の対ゲート酸化膜選択比を増大させても、当該多結
晶シリコン膜43のエッチレートが低下することなく所
望のゲート電極45を形成することができる。Therefore, the generated silicon oxychloride or low-order silicon chloride is selectively deposited on the exposed surface of the gate oxide film 43 which is a highly polar silicon dioxide film to form a film. On the other hand, silicon oxychloride and the low-order silicon chloride are difficult to deposit on the polycrystalline silicon film 43 having a low polarity. Therefore, even if the selection ratio of the polycrystalline silicon film 43 to the gate oxide film is increased, the desired gate electrode 45 can be formed without lowering the etching rate of the polycrystalline silicon film 43.
【0048】この第2実施例においては、上記ドライエ
ッチングを具体的には以下の条件で行った。In the second embodiment, the dry etching is specifically performed under the following conditions.
【0049】 Cl2 流量 50 SCCM ガス圧 0.13 Pa ソースパワー 2000W(13.56MHz) 基板バイアスパワー 300W (400KHz) 器壁電極への印加パワー 300W (100KHz) この場合における器壁電極への印加パワーとゲート酸化
膜のエッチレート(ERg)との関係を図4に、器壁電
極への印加パワーと多結晶シリコン膜の対ゲート酸化膜
選択比(Sg)/多結晶シリコン膜のエッチレート(E
Rp)との関係を図5に示す。Cl 2 flow rate 50 SCCM Gas pressure 0.13 Pa Source power 2000 W (13.56 MHz) Substrate bias power 300 W (400 KHz) Power applied to the instrument wall electrode 300 W (100 KHz) Power applied to the instrument wall electrode in this case And the etching rate (ERg) of the gate oxide film are shown in FIG. 4, and the applied power to the wall electrode and the selection ratio (Sg) of the polycrystalline silicon film to the gate oxide film / the etching rate of the polycrystalline silicon film (E
The relationship with Rp) is shown in FIG.
【0050】図4によると、器壁電圧を印加した当初
は、ERgが15nm/秒であり、印加パワーが増大す
るにつれてERgは急激な低下を示した。これは、上記
の如く生成されたオキシ塩化シリコンや低次の塩化シリ
コンがゲート酸化膜上に選択的に堆積してエッチングが
抑止された結果であると考えられる。According to FIG. 4, the ERg was 15 nm / sec at the beginning when the wall voltage was applied, and the ERg showed a sharp decrease as the applied power increased. It is considered that this is because the silicon oxychloride or the low-order silicon chloride generated as described above is selectively deposited on the gate oxide film and the etching is suppressed.
【0051】また、図5によると、器壁電圧を印加した
当初は、ERpが300nm/秒であり、その後印加パ
ワーが増大しても殆ど低下を示さないのに対して、Sg
は当初20程度であったが、印加パワーが増大するにつ
れて急激な増加を示した。これは、オキシ塩化シリコン
や低次の塩化シリコンは多結晶シリコン膜上には殆ど堆
積しないことの結果と考えられる。Further, according to FIG. 5, ERp was 300 nm / sec at the beginning when the wall voltage was applied, and after that, even if the applied power increased, the ERp showed almost no decrease.
Was about 20 initially, but showed a sharp increase as the applied power increased. It is considered that this is because silicon oxychloride and low-order silicon chloride are hardly deposited on the polycrystalline silicon film.
【0052】このように、上記第2実施例においては、
多結晶シリコン膜のエッチレートを高値に保ちつつ、多
結晶シリコン膜の対ゲート酸化膜選択比を増大させて、
高いエッチング均一性をもってゲート電極を形成するこ
とが可能であることが示された。As described above, in the second embodiment,
While maintaining a high etching rate of the polycrystalline silicon film, increasing the selection ratio of the polycrystalline silicon film to the gate oxide film,
It was shown that it is possible to form the gate electrode with high etching uniformity.
【0053】また、高真空容器2内において、ライナ3
7はシリコン基板41の近傍、ここでは側壁部26の下
方に設けられているため、ライナ37から生成される堆
積物はシリコン基板41の近傍のみにて発生する。した
がって、高真空容器2内全体に余分なパーティクルが発
生することが抑制され、効率よく多結晶シリコン膜の対
ゲート酸化膜選択比を増大させることが可能となる。In the high vacuum container 2, the liner 3
Since 7 is provided in the vicinity of the silicon substrate 41, here below the side wall portion 26, the deposit generated from the liner 37 is generated only in the vicinity of the silicon substrate 41. Therefore, it is possible to suppress the generation of extra particles in the entire high vacuum container 2, and it is possible to efficiently increase the selection ratio of the polycrystalline silicon film to the gate oxide film.
【0054】なお、本第2実施例においては、エッチン
グガスとしてCl2 を用いた例を示したが、例えばHB
rやHIを用いても上記と同様の効果を得ることが可能
である。In the second embodiment, an example using Cl 2 as an etching gas is shown.
Even if r or HI is used, the same effect as above can be obtained.
【0055】次いで、第3実施例について説明する。こ
の第3実施例においては、エッチングガスとして塩素ガ
ス(Cl2 )と三塩化ホウ素ガス(BCl3 )との混合
ガスを用い、SiO2 よりなる絶縁膜上にアルミ系材料
膜及びレジストパターンが順次成膜されたシリコン基板
1上でドライエッチングを行ってアルミ配線を形成す
る。Next, a third embodiment will be described. In the third embodiment, a mixed gas of chlorine gas (Cl 2 ) and boron trichloride gas (BCl 3 ) is used as an etching gas, and an aluminum material film and a resist pattern are sequentially formed on an insulating film made of SiO 2. Dry etching is performed on the formed silicon substrate 1 to form aluminum wiring.
【0056】先ず、図6及び図7に示すように、熱CV
D法によりリンやホウ素をドープしたSi02 系の層間
絶縁膜51を形成する。その後、当該層間絶縁膜51の
表面にTi,TiNを用いて順次成膜することにより2
層構成のバリヤメタル52を形成する。First, as shown in FIGS. 6 and 7, the thermal CV is used.
An SiO 2 -based interlayer insulating film 51 doped with phosphorus or boron is formed by the D method. After that, Ti and TiN are sequentially formed on the surface of the inter-layer insulating film 51 to form 2
A barrier metal 52 having a layered structure is formed.
【0057】次いで、記シリコン基板1の全面にスパッ
タリング法によりAl−1%Si合金或はAl−1%S
i−0.5%Cu合金よりなるアルミ系材料膜53を成
膜し、さらに当該アルミ系材料膜53上にTiNよりな
る反射防止膜54を成膜する。Next, the entire surface of the silicon substrate 1 is sputtered with an Al-1% Si alloy or Al-1% S.
An aluminum-based material film 53 made of i-0.5% Cu alloy is formed, and an antireflection film 54 made of TiN is further formed on the aluminum-based material film 53.
【0058】そして、レジストマスク55を形成した
後、上記プラズマ装置を用いてドライエッチングを施し
てアルミ配線56を形成する。このとき、アルミ配線5
6が形成されてゆくとともに、エッチングされてゆくア
ルミ配線56またはアルミ系材料膜53の側壁部にレジ
ストマスク55の分解物が堆積して側壁保護膜57が形
成される。After forming the resist mask 55, dry etching is performed using the above plasma device to form the aluminum wiring 56. At this time, aluminum wiring 5
As 6 is formed, the decomposed product of the resist mask 55 is deposited on the side wall of the aluminum wiring 56 or the aluminum-based material film 53 which is being etched, and the side wall protective film 57 is formed.
【0059】この第3実施例においては、上記ドライエ
ッチングを具体的には以下の条件で行った。In the third embodiment, the dry etching is specifically performed under the following conditions.
【0060】 Cl2 流量 150 SCCM BCl3 流量 30 SCCM ガス圧 0.4 Pa ソースパワー 2000W(13.56MHz) 基板バイアスパワー 300W (400KHz) 器壁電極への印加パワー 300W (100KHz) この場合、上記第2実施例の場合と同様に上記ドライエ
ッチングを施すが、上記器壁電圧の印加により、高密度
プラズマにより活性化された反応性のCl+ イオン及び
BCln + イオン(n=1〜3)とライナ37の石英
(SiO2 )とが高密度プラズマ中にて反応し、上記第
2実施例の場合と同様に(3),(4)式で示すオキシ
塩化シリコンや低次の塩化シリコンが生成される。Cl 2 flow rate 150 SCCM BCl 3 flow rate 30 SCCM Gas pressure 0.4 Pa Source power 2000 W (13.56 MHz) Substrate bias power 300 W (400 KHz) Power applied to the wall electrode 300 W (100 KHz) In this case, The dry etching is performed in the same manner as in the second embodiment, but the reactive Cl + ions and BCl n + ions (n = 1 to 3) activated by the high-density plasma are applied by applying the wall voltage. Quartz (SiO 2 ) of the liner 37 reacts in high-density plasma to generate silicon oxychloride and low-order silicon chloride represented by the formulas (3) and (4) as in the case of the second embodiment. To be done.
【0061】したがって、これらオキシ塩化シリコンや
低次の塩化シリコンは、極性の高い二酸化シリコン膜で
ある上記層間絶縁膜51上に選択的に堆積し、上記アル
ミ系材料膜53には堆積し難いため、アルミ系材料膜5
3のエッチングレートを低下させることなく当該アルミ
系材料膜53の対絶縁膜選択比を増大させることができ
る。Therefore, these silicon oxychlorides and low-order silicon chlorides are selectively deposited on the interlayer insulating film 51, which is a silicon dioxide film having high polarity, and are difficult to deposit on the aluminum-based material film 53. , Aluminum-based material film 5
The selection ratio of the aluminum-based material film 53 to the insulating film can be increased without lowering the etching rate of No. 3.
【0062】なお、上記層間絶縁膜51はゲート酸化膜
42のような熱酸化により形成されるものと異なり、上
記の如く熱CVD法によりリンやホウ素をドープして成
長させるものであるために、熱酸化膜と比較して選択比
がとり難く、従来では対層間絶縁膜選択比は10程度で
あったが、この第3実施例では20以上の値を得ること
が可能となる。Unlike the gate oxide film 42 formed by thermal oxidation, the interlayer insulating film 51 is grown by doping phosphorus or boron by the thermal CVD method as described above. It is difficult to obtain a selection ratio as compared with the thermal oxide film, and in the past, the selection ratio to the interlayer insulating film was about 10, but in the third embodiment, it is possible to obtain a value of 20 or more.
【0063】なお、上記各実施例においては、誘導結合
型のプラズマエッチング装置を例として説明したが、本
発明はこれに限定されるものではなく、例えば、電子サ
イクロトロン共鳴のプラズマソースを利用したプラズマ
エッチング装置やヘリコン波プラズマソースを利用した
もの等にも適用可能である。また、絶縁膜の材料として
はSiO2 のみならずSiNを用いてもよい。In each of the above embodiments, the inductively coupled plasma etching apparatus has been described as an example, but the present invention is not limited to this. For example, plasma using an electron cyclotron resonance plasma source. It can also be applied to those using an etching device or a helicon wave plasma source. Moreover, not only SiO 2 but also SiN may be used as the material of the insulating film.
【0064】[0064]
【発明の効果】本発明によれば、被エッチング材のエッ
チレートを大幅に低下させることなく、対シリコン化合
物膜選択比の大幅な向上を図ることが可能となるため、
微細なゲート電極加工やその他配線加工等を極めて精度
よく行うことができ、半導体デバイスの高集積化、高信
頼化、及び高性能化に貢献することが可能となる。As described above, according to the present invention, it is possible to significantly improve the selection ratio to the silicon compound film without significantly reducing the etching rate of the material to be etched.
Fine gate electrode processing and other wiring processing can be performed with extremely high precision, and it is possible to contribute to high integration, high reliability, and high performance of semiconductor devices.
【図1】本実施例に係るプラズマ装置を示す模式図であ
る。FIG. 1 is a schematic diagram showing a plasma device according to an embodiment.
【図2】多結晶シリコン膜上にレジストマスクが形成さ
れた様子を模式的に示す断面図である。FIG. 2 is a cross-sectional view schematically showing how a resist mask is formed on a polycrystalline silicon film.
【図3】レジストマスク下にゲート電極が形成された様
子を模式的に示す断面図である。FIG. 3 is a cross-sectional view schematically showing how a gate electrode is formed under a resist mask.
【図4】器壁電圧の印加パワーとゲート酸化膜のエッチ
ングレートとの関係を示す特性図である。FIG. 4 is a characteristic diagram showing a relationship between an applied power of a wall voltage and an etching rate of a gate oxide film.
【図5】器壁電圧の印加パワーと多結晶シリコン膜の対
ゲート酸化膜選択比との関係及び多結晶シリコン膜のエ
ッチレートとの関係を示す特性図である。FIG. 5 is a characteristic diagram showing a relationship between an applied power of a wall voltage, a selection ratio of a polycrystalline silicon film to a gate oxide film, and a relationship with an etching rate of the polycrystalline silicon film.
【図6】層間絶縁膜上にバリヤメタル、アルミ系材料
膜、反射防止膜、及びレジストマスクが形成された様子
を模式的に示す断面図である。FIG. 6 is a cross-sectional view schematically showing a state in which a barrier metal, an aluminum-based material film, an antireflection film, and a resist mask are formed on the interlayer insulating film.
【図7】レジストマスク下にアルミ配線が形成された様
子を模式的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing how aluminum wiring is formed under a resist mask.
1 シリコン基板 2 高真空容器 11 絶縁ベルジャ 12 リアクタ 21 非共鳴マルチターンアンテナ 33 基板電極 34 バイアス印加用RF電源 36 器壁電極 37 ライナ 38 器壁電源 DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 High vacuum container 11 Insulation bell jar 12 Reactor 21 Non-resonant multi-turn antenna 33 Substrate electrode 34 RF power source for bias application 36 Instrument wall electrode 37 Liner 38 Instrument wall power source
Claims (9)
た高密度プラズマを用い当該基板に対して所定のプラズ
マ処理を施すプラズマ装置において、 上記基板近傍に上記高真空容器の器壁から絶縁され且つ
交流電源に接続された器壁電極が配されるとともに、当
該器壁電極の高真空容器内の露出面が上記プラズマによ
り所定の化学種を供給し得るライナで被覆されているこ
とを特徴とするプラズマ装置。1. A plasma apparatus for subjecting a substrate to a predetermined plasma treatment using a high-density plasma generated in a high-vacuum container containing a substrate, wherein the substrate is insulated from the wall of the high-vacuum container in the vicinity of the substrate. And a wall electrode connected to an AC power source is arranged, and an exposed surface of the wall electrode inside the high vacuum container is covered with a liner capable of supplying a predetermined chemical species by the plasma. And plasma equipment.
生コイルが巻回され、当該プラズマ発生コイルに高周波
パワーが供給されてプラズマが生成されることを特徴と
する請求項1記載のプラズマ装置。2. The plasma apparatus according to claim 1, wherein a plasma generating coil is wound around an upper lid portion of the high vacuum container, and high frequency power is supplied to the plasma generating coil to generate plasma. .
特徴とする請求項1記載のプラズマ装置。3. The plasma device according to claim 1, wherein the liner is made of a silicon compound.
ことを特徴とする請求項1記載のプラズマ装置。4. The plasma device according to claim 1, wherein the silicon compound is made of high-purity quartz.
た高密度プラズマを用い当該基板に対して所定のプラズ
マ処理を施すものであり、上記基板近傍に上記高真空容
器の器壁から絶縁された器壁電極が配されるとともに、
当該器壁電極の高真空容器内の露出面が上記プラズマに
より所定の化学種を供給し得るライナで被覆されてなる
プラズマ装置を用いて、 上記器壁電極に印加する交流電圧をプラズマ生成と独立
して制御することにより、前記プラズマと前記ライナと
の相互作用によって前記基板上へ所定の堆積性物質を供
給しながら、所定のプラズマ処理を行うことを特徴とす
るプラズマ処理方法。5. A high-density plasma generated in a high-vacuum container containing the substrate is used to subject the substrate to a predetermined plasma treatment, and the vicinity of the substrate is insulated from a wall of the high-vacuum container. While the wall electrodes are placed,
Using a plasma device in which the exposed surface of the vessel wall electrode in the high vacuum container is covered with a liner capable of supplying a predetermined chemical species by the plasma, the AC voltage applied to the vessel wall electrode is independent of plasma generation. The plasma processing method is characterized in that the predetermined plasma processing is performed while supplying the predetermined deposition material onto the substrate by the interaction between the plasma and the liner.
生コイルが巻回され、当該プラズマ発生コイルに高周波
パワーが供給されてプラズマが生成されるプラズマ装置
を用いることを特徴とする請求項5記載のプラズマ処理
方法。6. A plasma device in which a plasma generating coil is wound around an upper lid portion of a high vacuum container, and high frequency power is supplied to the plasma generating coil to generate plasma. The plasma processing method described.
のプラズマ処理として基板上の所定材料膜をハロゲン系
ガスを用いてエッチングするドライエッチングを行うこ
とを特徴とする請求項5記載のプラズマ処理方法。7. The dry etching in which the liner is made of high-purity quartz and a predetermined material film on the substrate is etched using a halogen-based gas as the predetermined plasma treatment is performed. Plasma processing method.
であることを特徴とする請求項7記載のプラズマ処理方
法。8. The plasma processing method according to claim 7, wherein the predetermined material film on the substrate is a silicon-based material film.
料膜であることを特徴とする請求項7記載のプラズマ処
理方法。9. The plasma processing method according to claim 7, wherein the predetermined material film on the substrate is an aluminum-based material film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10639595A JP3365142B2 (en) | 1995-04-28 | 1995-04-28 | Plasma apparatus and plasma processing method using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10639595A JP3365142B2 (en) | 1995-04-28 | 1995-04-28 | Plasma apparatus and plasma processing method using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08306662A true JPH08306662A (en) | 1996-11-22 |
JP3365142B2 JP3365142B2 (en) | 2003-01-08 |
Family
ID=14432510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10639595A Expired - Fee Related JP3365142B2 (en) | 1995-04-28 | 1995-04-28 | Plasma apparatus and plasma processing method using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3365142B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002053986A (en) * | 2000-07-12 | 2002-02-19 | Applied Materials Inc | Method for etching metallic film |
KR100358491B1 (en) * | 2000-07-29 | 2002-10-30 | 메카텍스 (주) | The grounding structure for dry etching apparatus |
-
1995
- 1995-04-28 JP JP10639595A patent/JP3365142B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002053986A (en) * | 2000-07-12 | 2002-02-19 | Applied Materials Inc | Method for etching metallic film |
KR100358491B1 (en) * | 2000-07-29 | 2002-10-30 | 메카텍스 (주) | The grounding structure for dry etching apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP3365142B2 (en) | 2003-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4579611B2 (en) | Dry etching method | |
US5188704A (en) | Selective silicon nitride plasma etching | |
KR100413894B1 (en) | Plasma Etching Method | |
KR20020027520A (en) | Sidewall polymer forming gas additives for etching processes | |
US20060021704A1 (en) | Method and apparatus for etching Si | |
JP2005311141A (en) | Plasma etching method | |
JPH05308062A (en) | Dry etching method | |
JP5271267B2 (en) | Mask layer processing method before performing etching process | |
US9570312B2 (en) | Plasma etching method | |
TWI823888B (en) | Etching method | |
JPH04346829A (en) | Plasmareactor and its process using uhf/vhf and rf triode | |
JP4504684B2 (en) | Etching method | |
JP2021034655A (en) | Etching processing method and etching device | |
JP2004363558A (en) | Manufacturing method of semiconductor device, and cleaning method of plasma etching device | |
JP3365142B2 (en) | Plasma apparatus and plasma processing method using the same | |
JP2003508909A (en) | Method for forming conductive silicide layer on silicon substrate and method for forming conductive silicide contact | |
WO2022219977A1 (en) | Substrate processing method | |
JP4128365B2 (en) | Etching method and etching apparatus | |
JPH08306663A (en) | Plasma device and plasma treatment using the device | |
JPH0982686A (en) | Plasma processing system and manufacture of semiconductor device | |
US12009219B2 (en) | Substrate processing method | |
JPH03109728A (en) | Manufacture of semiconductor device | |
WO2024125303A1 (en) | Wafer treatment method, and etching-deposition integrated device for wafer treatment | |
JP3732079B2 (en) | Sample surface processing method | |
JP3336402B2 (en) | Thin film formation method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021001 |
|
LAPS | Cancellation because of no payment of annual fees |