JPH08237958A - Power supply - Google Patents

Power supply

Info

Publication number
JPH08237958A
JPH08237958A JP7035739A JP3573995A JPH08237958A JP H08237958 A JPH08237958 A JP H08237958A JP 7035739 A JP7035739 A JP 7035739A JP 3573995 A JP3573995 A JP 3573995A JP H08237958 A JPH08237958 A JP H08237958A
Authority
JP
Japan
Prior art keywords
switching element
circuit
power supply
voltage
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7035739A
Other languages
Japanese (ja)
Inventor
Kazufumi Nagasoe
和史 長添
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP7035739A priority Critical patent/JPH08237958A/en
Publication of JPH08237958A publication Critical patent/JPH08237958A/en
Pending legal-status Critical Current

Links

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Inverter Devices (AREA)

Abstract

PURPOSE: To realize a power supply having simple circuitry using inexpensive components by reducing the voltage being applied to a switching element and a smoothing capacitor. CONSTITUTION: A series circuit of an inductor L1 and a switching element Q1 is connected with the output of a DC power supply E and a series circuit of a reverse blocking diode D1 and a smoothing capacitor C0 is connected in parallel with the switching element Q1 thus constituting a booster chopper circuit 1. A load circuit 2 including at least one set of inductor and capacitor is connected with at least one terminal of the switching element Q1 . A clip circuit 3 comprising the diode D. and the smoothing capacitor C0 limits the voltage across the switching element Q1 below the voltage of the smoothing capacitor C0 .

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、直流電源の出力を高周
波電圧に変換する電源装置に関するものであり、例え
ば、商用電源を整流した直流電源を高周波に変換して放
電灯を点灯させる用途に利用されるものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device for converting the output of a DC power supply into a high frequency voltage, for example, for use in lighting a discharge lamp by converting a DC power supply obtained by rectifying a commercial power supply into a high frequency. It is used.

【0002】[0002]

【従来の技術】図30は従来の放電灯点灯装置の回路図
である。以下、その回路構成について説明する。交流電
源ACは全波整流器DBの交流入力端子が接続されてい
る。全波整流器DBの直流出力端子には、平滑用コンデ
ンサC0 が接続されている。この平滑用コンデンサC0
には、インダクタL1 とスイッチング素子Q1 の直列回
路が接続されている。スイッチング素子Q1 の両端に
は、コンデンサC2 が並列接続されると共に、ダイオー
ドD1 が逆並列接続されている。インダクタL1 の両端
には、インダクタL2 を介して放電灯Laが接続されて
いる。放電灯Laのフィラメントの非電源側端子間に
は、コンデンサC3 が並列接続されている。スイッチン
グ素子Q1 は制御回路4により高周波でオン・オフ駆動
される。これにより、放電灯Laには高周波の電力が供
給される。この従来例では、交流電源ACを全波整流器
DBにより整流し、平滑用コンデンサC0 により平滑し
て直流電圧Vdcに変換し、一石式電圧共振インバータ
回路により高周波に変換して、放電灯Laに供給してい
るものであるが、この回路構成では、容量の大きい平滑
用コンデンサC0 を用いるため、電源投入時に大きなイ
ンラッシュ電流が流れて、全波整流器DBや電源スイッ
チ、ブレーカの信頼性が低下するという問題があり、ま
た、力率が低いという問題がある。
2. Description of the Related Art FIG. 30 is a circuit diagram of a conventional discharge lamp lighting device. The circuit configuration will be described below. The AC input terminal of the full-wave rectifier DB is connected to the AC power supply AC. The smoothing capacitor C 0 is connected to the DC output terminal of the full-wave rectifier DB. This smoothing capacitor C 0
A series circuit of an inductor L 1 and a switching element Q 1 is connected to the. At both ends of the switching element Q 1 , a capacitor C 2 is connected in parallel and a diode D 1 is connected in antiparallel. The discharge lamp La is connected to both ends of the inductor L 1 via the inductor L 2 . A capacitor C 3 is connected in parallel between the non-power supply side terminals of the filament of the discharge lamp La. The switching element Q 1 is driven on / off at a high frequency by the control circuit 4. As a result, high frequency power is supplied to the discharge lamp La. In this conventional example, an AC power supply AC is rectified by a full-wave rectifier DB, smoothed by a smoothing capacitor C 0 and converted into a DC voltage Vdc, which is converted into a high frequency by a one-stone voltage resonant inverter circuit, and then converted into a discharge lamp La. In this circuit configuration, since a smoothing capacitor C 0 having a large capacity is used, a large inrush current flows when the power is turned on, and the reliability of the full-wave rectifier DB, the power switch, and the breaker is increased. There is a problem that it decreases, and there is a problem that the power factor is low.

【0003】そこで、図31に示すように、交流電源A
Cを全波整流する整流器DB、該整流器DBの出力側に
接続されるインダクタL1 及びスイッチング素子Q1
らなる閉回路と、前記スイッチング素子Q1 の両端に接
続された限流インダクタL2、放電灯La及び平滑用コ
ンデンサC0 からなる直列回路と、スイッチング素子Q
1 をオン・オフ制御する制御回路4と、スイッチング素
子Q1 とは逆方向に電流を流すダイオードD1 と、振動
回路を構成するコンデンサC2 を備えた電源装置(特開
平3−74091号)が提案されている。この従来例
は、整流器DBに平滑用コンデンサC0 を接続していな
いため、電源投入時のインラッシュ電流を低減でき、ま
た、インバータ回路を介して平滑用コンデンサC0 を充
電することにより、入力力率を改善できる。
Therefore, as shown in FIG. 31, an AC power source A
A rectifier DB for full-wave rectifying C, a closed circuit composed of an inductor L 1 and a switching element Q 1 connected to the output side of the rectifier DB, and a current limiting inductor L 2 connected to both ends of the switching element Q 1 . A series circuit including a discharge lamp La and a smoothing capacitor C 0 , and a switching element Q
1 and the control circuit 4 for controlling on and off the power supply device having the switching elements Q 1 and diode D 1 to flow a current in the opposite direction, the capacitor C 2 constituting the oscillating circuit (JP-A-3-74091) Is proposed. In this conventional example, since the smoothing capacitor C 0 is not connected to the rectifier DB, the inrush current when the power is turned on can be reduced, and the smoothing capacitor C 0 is charged via the inverter circuit, so that the input The power factor can be improved.

【0004】また、1石式インバータとは限らないが、
特開昭60−134776号に示すように、(昇圧)チ
ョッパー回路とインバータ回路の一部を兼用する電源装
置が提案されている。すなわち、図32に示すように、
交流電源ACを整流する整流器DBの出力端をインダク
タL1 を介してスイッチング素子Q1 の両端に接続する
とともに、スイッチング素子Q1 と並列に逆流阻止用ダ
イオードD1 と平滑用コンデンサC0 の直列回路を接続
し、平滑用コンデンサC0 の両端に、スイッチング素子
1 のオン・オフ動作により直流入力を交流出力に変換
するインバータ回路の入力端を接続している。この従来
例では、インダクタL1 とスイッチング素子Q1 、ダイ
オードD1 により構成される昇圧チョッパー回路により
インバータ回路の電源となる平滑用コンデンサC0 を充
電するため、入力力率を改善できる。
Although it is not limited to the one-stone type inverter,
As shown in Japanese Patent Application Laid-Open No. 60-134776, there has been proposed a power supply device which also serves as a (step-up) chopper circuit and a part of an inverter circuit. That is, as shown in FIG.
The output terminal of the rectifier DB that rectifies the AC power supply AC is connected to both ends of the switching element Q 1 via the inductor L 1 , and the reverse current blocking diode D 1 and the smoothing capacitor C 0 are connected in series with the switching element Q 1. A circuit is connected, and both ends of the smoothing capacitor C 0 are connected to the input ends of an inverter circuit that converts a DC input into an AC output by turning on / off the switching element Q 1 . In this conventional example, the smoothing capacitor C 0 serving as the power supply of the inverter circuit is charged by the boost chopper circuit composed of the inductor L 1 , the switching element Q 1 , and the diode D 1, so that the input power factor can be improved.

【0005】[0005]

【発明が解決しようとする課題】図30の1石式電圧共
振型インバータ回路で構成した電源装置と、特開平3−
74091号で提案している図31の電源装置の共通の
課題は、スイッチング素子Q1 に印加される電圧がハー
フブリッジ式インバータ回路等、他のインバータ回路方
式と比べて高いことである。これを図30のインバータ
回路を用いて説明する。図30において、スイッチング
素子Q1 に印加される電圧Vceは、入力電圧Vdcを
基準にして正弦波状に振動する減衰振動であるから、オ
フ区間を維持すると、図33に示すように、素子電圧V
ceは最後に収束する。したがって、安定した発振動作
が行われるには、Vp2 ≧Vdcという条件が満たされ
ねばならない。Vp2 <Vceの場合には、素子電圧V
ceが0Vに戻らないため、オン信号がスイッチング素
子Q1 に入力されると、図34に示すように、素子電流
Icが流れ始める瞬間に突入電流が流れて、スイッチン
グ素子Q1 にストレスがかかる。したがって、図30の
インバータ回路を設計する際には、素子電圧Vceが0
Vに戻るように、部品、動作周波数、オンデューティが
決定される。ここで、入力電圧Vdcは商用電源ACが
100Vの場合には、Vdc=100×√2≒141V
となる。図31の回路においても、全波整流器DBの出
力電圧の最大値は図30の入力電圧Vdcと同じく、約
141Vとなる。実際、蛍光灯を負荷として商品化され
た図30の電源装置の素子電圧Vceは通常動作時でも
500V以上となり、電源投入時等の過渡状態も考慮し
て700V以上の耐圧のスイッチング素子Q1 が選定さ
れている。図31の回路においても、入力電圧Vdcの
最大値は図30の入力電圧Vdcと同様であるから、高
耐圧のスイッチング素子Q1 が必要となる。しかしなが
ら、一石式の電圧共振型インバータ回路は、ハーフブリ
ッジ式のインバータ回路等、他のインバータ回路と比較
して構成が簡単であり、スイッチング素子の駆動回路が
フローティング(グランドレベルから離れた状態)にな
らないなどの長所もあり、高耐圧のスイッチング素子が
不要な回路が望まれている。
SUMMARY OF THE INVENTION A power supply device comprising a one-stone voltage resonance type inverter circuit of FIG.
A common problem of the power supply device of FIG. 31 proposed in No. 74091 is that the voltage applied to the switching element Q 1 is higher than that of other inverter circuit systems such as a half bridge type inverter circuit. This will be described using the inverter circuit of FIG. In FIG. 30, the voltage Vce applied to the switching element Q 1 is a damping vibration that vibrates sinusoidally with reference to the input voltage Vdc. Therefore, if the off section is maintained, as shown in FIG.
ce converges at the end. Therefore, for stable oscillation operation, the condition of Vp 2 ≧ Vdc must be satisfied. When Vp 2 <Vce, the element voltage V
Since ce does not return to 0 V, when an ON signal is input to the switching element Q 1 , as shown in FIG. 34, a rush current flows at the moment when the element current Ic starts to flow and stress is applied to the switching element Q 1 . . Therefore, when designing the inverter circuit of FIG. 30, the element voltage Vce is 0.
The component, operating frequency, and on-duty are determined so as to return to V. Here, the input voltage Vdc is Vdc = 100 × √2≈141 V when the commercial power supply AC is 100 V.
Becomes Also in the circuit of FIG. 31, the maximum value of the output voltage of the full-wave rectifier DB is about 141V, which is the same as the input voltage Vdc of FIG. In fact, the element voltage Vce of the power supply device of FIG. 30 commercialized using a fluorescent lamp as a load is 500 V or more even in the normal operation, and the switching element Q 1 having a withstand voltage of 700 V or more is taken into consideration in consideration of the transient state when the power is turned on. It has been selected. Also in the circuit of FIG. 31, the maximum value of the input voltage Vdc is the same as that of the input voltage Vdc of FIG. 30, and therefore the switching element Q 1 having a high breakdown voltage is required. However, the one-stone voltage-resonant inverter circuit has a simpler structure than other inverter circuits such as a half-bridge inverter circuit, and the switching element drive circuit floats (states away from the ground level). There is an advantage that it does not occur, and a circuit that does not require a high breakdown voltage switching element is desired.

【0006】一方、特開昭60−134776号に示さ
れる図32の電源装置では、インダクタL1 、スイッチ
ング素子Q1 、ダイオードD1 で構成される昇圧チョッ
パー回路の出力により充電される平滑用コンデンサC0
がインバータ回路の電源となるため、一般的な昇圧チョ
ッパーと同様に、チョッパー電圧(平滑用コンデンサC
0 の両端電圧)Voが負荷状態により変動するという短
所がある。特に、インバータ回路の負荷の短絡モードで
は、チョッパー電圧Voが異常昇圧する。したがって、
放電灯のように非線形特性を示す負荷を接続する電源装
置の場合は、チョッパー電圧Voを検出する検出回路を
設けて、異常昇圧時はチョッパー電圧Voを下げるよう
に、スイッチング素子Q1 をオン・オフ制御する必要が
ある。
On the other hand, in the power supply device of FIG. 32 shown in Japanese Patent Application Laid-Open No. 60-134776, a smoothing capacitor charged by the output of a boost chopper circuit composed of an inductor L 1 , a switching element Q 1 and a diode D 1. C 0
Is used as the power source of the inverter circuit, the chopper voltage (smoothing capacitor C
There is a disadvantage in that the voltage (both ends of 0 ) Vo changes depending on the load condition. In particular, in the load short-circuit mode of the inverter circuit, the chopper voltage Vo is abnormally boosted. Therefore,
In the case of a power supply device such as a discharge lamp to which a load having a non-linear characteristic is connected, a detection circuit for detecting the chopper voltage Vo is provided, and the switching element Q 1 is turned on so that the chopper voltage Vo is lowered during abnormal boosting. Needs to be controlled off.

【0007】本発明は上述のような点に鑑みてなされた
ものであり、その目的とするところは、装置を構成する
部品、特にスイッチング素子と平滑用コンデンサに印加
される電圧を低減することにより、安価な部品を使用す
ることが可能で、簡単な構成の電源装置を実現すること
にある。さらに、交流電源を整流した直流電圧を入力と
した場合に、入力電流波形を入力電圧波形に近づけるこ
とにより、簡単な構成で入力力率を高くして、交流電源
からの入力高調波歪を改善することを目的とするもので
ある。
The present invention has been made in view of the above points, and it is an object of the present invention to reduce the voltage applied to the parts constituting the device, particularly the switching element and the smoothing capacitor. The purpose of the present invention is to realize a power supply device with a simple structure that can use inexpensive parts. Furthermore, when a rectified DC voltage is input to the AC power supply, the input current waveform is brought closer to the input voltage waveform to increase the input power factor with a simple configuration and improve the input harmonic distortion from the AC power supply. The purpose is to do.

【0008】[0008]

【課題を解決するための手段】図1は本発明の基本回路
図である。入力電源Eは、例えば、商用電源ACを整流
した直流電源よりなる。この直流電源Eの出力には、限
流用の第1のインダクタL1 と、スイッチング素子Q1
の直列回路が接続されている。スイッチング素子Q
1 は、例えば、バイポーラトランジスタやMOSFET
等よりなり、このスイッチング素子Q1 と並列的に、逆
流防止用ダイオードD1 と平滑用コンデンサC0 の直列
回路が接続されている。また、少なくとも1組以上のイ
ンダクタとコンデンサを含む負荷回路2がスイッチング
素子Q1 の少なくとも一方の端子に接続されている。前
記スイッチング素子Q1 を制御回路4によりオン・オフ
制御することにより、インダクタL1 、スイッチング素
子Q1 、ダイオードD1 が昇圧チョッパー回路1として
動作して、平滑用コンデンサC0 に高周波で充電され
る。ダイオードD1 と平滑用コンデンサC0 で構成され
るクリップ回路3によって、スイッチング素子Q1 の両
端電圧が略平滑用コンデンサC0 の電圧よりも高くなら
ないように制限するものである。
FIG. 1 is a basic circuit diagram of the present invention. The input power source E is, for example, a DC power source obtained by rectifying a commercial power source AC. The output of the DC power source E includes a first inductor L 1 for current limiting and a switching element Q 1
Are connected in series. Switching element Q
1 is, for example, a bipolar transistor or MOSFET
Etc., and a series circuit of a backflow prevention diode D 1 and a smoothing capacitor C 0 is connected in parallel with the switching element Q 1 . The load circuit 2 including at least one set of inductors and capacitors is connected to at least one terminal of the switching element Q 1 . By controlling the switching element Q 1 to be turned on / off by the control circuit 4, the inductor L 1 , the switching element Q 1 , and the diode D 1 operate as the step-up chopper circuit 1 and the smoothing capacitor C 0 is charged at a high frequency. It The clip circuit 3 composed of the diode D 1 and the smoothing capacitor C 0 limits the voltage across the switching element Q 1 so that it does not become higher than the voltage of the smoothing capacitor C 0 .

【0009】なお、図1のインダクタL1 とスイッチン
グ素子Q1 、ダイオードD1 と平滑用コンデンサC0
負荷回路2内の各部品の接続順は図示した順とは限らな
い。また、負荷回路2のインダクタやコンデンサはそれ
ぞれ2個以上あってもよい。さらに、図中、負荷回路2
の一端はスイッチング素子Q1 と接続されなければなら
ないが、他端はスイッチング素子Q1 と接続されていな
くてもよい。
In addition, the inductor L 1 and the switching element Q 1 of FIG. 1, the diode D 1 and the smoothing capacitor C 0 ,
The connection order of each component in the load circuit 2 is not limited to the illustrated order. Further, the load circuit 2 may have two or more inductors and capacitors, respectively. Further, in the figure, the load circuit 2
One end is to be connected to the switching element Q 1, the other end may not be connected to the switching element Q 1.

【0010】[0010]

【作用】次に、本発明の動作を図1の回路図を用いて説
明する。スイッチング素子Q1は制御回路4からのオン
・オフ信号Aに応じてオン・オフ動作を行う。スイッチ
ング素子Q1 のオン・オフそれぞれの場合の電流の流れ
を図2及び図3に示す。スイッチング素子Q1 のオン時
は、直流電源EからインダクタL1 を介して電流Ia1
が流れ、インダクタL1 に電磁エネルギーが蓄積され
る。一方でコンデンサC1 から放電電流Ia2 が流れ
て、コンデンサC1 のB点がマイナス、C点がプラスと
なるように電荷が蓄積される。その結果、インダクタL
2 を介して負荷Zに(振動)電流Ia3 が流れる。スイ
ッチング素子Q2 のオフ時には、インダクタL1 に蓄積
された電磁エネルギーにより、コンデンサC1 に充電電
流Ib1が流れ、コンデンサC1 のB点がプラス、C点
がマイナスとなるように電荷が蓄積される。その結果、
インダクタL2 を介して負荷に(振動)電流Ib3 が流
れる。
Next, the operation of the present invention will be described with reference to the circuit diagram of FIG. The switching element Q 1 performs on / off operation according to the on / off signal A from the control circuit 4. The flow of current when the switching element Q 1 is turned on and off is shown in FIGS. 2 and 3. At the on-switching element Q 1 is, the current Ia 1 from the DC power source E via the inductor L 1
Flows, and electromagnetic energy is stored in the inductor L 1 . Meanwhile in the capacitor C 1 discharging current Ia 2 flows, B point of the capacitor C 1 is negative, C point charges are accumulated such that the positive. As a result, inductor L
The (oscillating) current Ia 3 flows through the load Z through the load 2 . During the off-switching element Q 2, the electromagnetic energy accumulated in inductor L 1, a charging current Ib 1 flows through the capacitor C 1, the charge as point B of the capacitor C 1 becomes positive, C point and negative accumulation To be done. as a result,
A (oscillating) current Ib 3 flows through the inductor L 2 to the load.

【0011】ところで、インダクタL1 とスイッチング
素子Q1 に対してコンデンサC1 は電圧共振要素とな
り、コンデンサC1 の充電によってスイッチング素子Q
1 の両端電圧が昇圧される。スイッチング素子Q1 の素
子電圧Vdsが平滑用コンデンサC0 の電圧以上(正確
には、スイッチング素子Q1 の素子電圧Vds+ダイオ
ードD1 のオン電圧Vf>平滑用コンデンサC0 の電圧
Voの関係が成立)になると、インダクタL1 からダイ
オードD1 を介して平滑用コンデンサC0 に充電電流I
2 が流れる。
By the way, with respect to the inductor L 1 and the switching element Q 1 , the capacitor C 1 becomes a voltage resonance element, and the switching element Q is charged by charging the capacitor C 1.
The voltage across 1 is boosted. Switching element device voltage Vds of Q 1 is the capacitor C 0 voltage or more smoothing (to be precise, the relationship between the voltage Vo of the ON voltage Vf> smoothing capacitor C 0 of the device voltage Vds + diode D 1 of the switching element Q 1 is satisfied ), The charging current I flows from the inductor L 1 to the smoothing capacitor C 0 via the diode D 1.
b 2 flows.

【0012】ところで、平滑用コンデンサC0 の電圧は
スイッチング素子Q1 のオン・デューティや入力電圧に
よって決まる。例えば、負荷Zで消費される電力、平滑
用コンデンサC0 の電圧Voが安定しており、入力電流
が一般的なチョッパー回路における連続モードで動作し
ていると仮定すると、インダクタL1 を流れる電流I 1
は図4のようになる。ここで、直流電源Eoからの入力
電圧をVi、平滑用コンデンサC0 の電圧をVo、スイ
ッチング素子Q1 をオンした時点でのインダクタL1
電流I1 の値をIb、スイッチング素子Q1 のオン・オ
フ制御の一周期をT、オン期間をT1 、オフ期間を
2 、スイッチング素子Q1 がオフした時点でのインダ
クタL1 の電流I1 の値をIpとする。スイッチング素
子Q1 のオン・オフに対する電流I1 は、スイッチング
素子Q1 がオンのときには、I1 =t×(Vi/L1
+Ibとなり、スイッチング素子Q1 がオフのときに
は、I1=Ip−t×(Vo−Vi)/L1 となる。こ
こで、Ip=T1 ×(Vi/L1)+Ib、Ib=Ip
−T2 ×(Vo−Vi)/L1 =T1 ×(Vi/L1
+Ib−T2 ×(Vo−Vi)/L1 である。よって、
1 ×(Vi/L1 )=T 2 ×(Vo−Vi)/L1
なる。したがって、Vi:(Vo−Vi)=T2 :T1
の関係が成立する。ここで、オン・デューティが50%
の場合には、T1 =T2 =T/2であるから、Vi=V
o−Viより、Vo=2Viの関係が成立する。直流電
源Eoが商用電源(100V)を全波整流して平滑した
直流電圧とすると、Vi≒141VよりVo≒282V
となる。
By the way, the smoothing capacitor C0The voltage of
Switching element Q1On duty and input voltage
Is determined. For example, the power consumed by the load Z, smoothing
Capacitor C0Voltage Vo is stable and input current
Operates in continuous mode in a typical chopper circuit
Assuming that1Current I flowing through 1
Is as shown in FIG. Input from DC power supply Eo
Voltage is Vi, smoothing capacitor C0The voltage of Vo,
Touching element Q1Inductor L when turning on1of
Current I1Value of Ib, switching element Q1On On
One cycle of control is T, and the ON period is T1, Off period
T2, Switching element Q1At the time of turning off
Kuta L1Current I1Is set to Ip. Switching element
Child Q1Current I for turning on and off1Switching
Element Q1When is on, I1= T × (Vi / L1)
+ Ib, switching element Q1When is off
Is I1= Ip-tx (Vo-Vi) / L1Becomes This
Where Ip = T1× (Vi / L1) + Ib, Ib = Ip
-T2X (Vo-Vi) / L1= T1× (Vi / L1)
+ Ib-T2X (Vo-Vi) / L1Is. Therefore,
T1× (Vi / L1) = T 2X (Vo-Vi) / L1When
Become. Therefore, Vi: (Vo-Vi) = T2: T1
The relationship is established. Where on-duty is 50%
In case of, T1= T2= T / 2, so Vi = V
From o-Vi, the relationship of Vo = 2Vi is established. DC power
Source Eo full-wave rectifies and smoothes commercial power (100V)
When DC voltage is used, Vo≈282V from Vi≈141V
Becomes

【0013】スイッチング素子Q1 の両端電圧はダイオ
ードD1 と平滑用コンデンサC0 で構成されるクリップ
回路により平滑用コンデンサC0 の両端電圧に制限され
るので、上記の仮定が成立する場合には、スイッチング
素子Q1 に印加される電圧は約282Vであるから、ダ
イオードD1 のオン電圧や過渡的な過電圧を考慮して
も、従来技術に示した図30のスイッチング素子よりも
明らかに低い耐圧のスイッチング素子が使用可能であ
る。
Since the voltage across the switching element Q 1 is limited to the voltage across the smoothing capacitor C 0 by the clip circuit composed of the diode D 1 and the smoothing capacitor C 0 , if the above assumption is satisfied, since the voltage applied to the switching element Q 1 is about 282V, even taking into account the on-voltage and transient overvoltages diode D 1, clearly lower breakdown voltage than the switching element of Figure 30 shown in the prior art Switching elements can be used.

【0014】ところで、平滑用コンデンサC0 はスイッ
チング素子Q1 の素子電圧Vdsを制限するのみで負荷
Zに直流電圧を供給することはないため、負荷Zの状態
に応じて平滑用コンデンサC0 の電圧が変動することは
ない。したがって、一般的な昇圧チョッパー回路で問題
となる負荷短絡時の異常昇圧現象は発生しない。
By the way, since the smoothing capacitor C 0 only limits the element voltage Vds of the switching element Q 1 and does not supply a DC voltage to the load Z, the smoothing capacitor C 0 of the smoothing capacitor C 0 changes depending on the state of the load Z. The voltage never fluctuates. Therefore, the abnormal boosting phenomenon at the time of load short circuit, which is a problem in a general boosting chopper circuit, does not occur.

【0015】[0015]

【実施例】本発明の第1実施例を図5に示す。この実施
例では、負荷として蛍光灯のような放電灯Laを使用し
ている。また、直流電源としては、商用電源ACを全波
整流器DBで全波整流した出力電圧を用いている。限流
用インダクタL1 、スイッチング素子Q1 (MOSFE
T)、逆流防止用ダイオードD1 、平滑用コンデンサC
0 は、図1の基本回路と同様である。負荷回路は、負荷
である放電灯Laと、その放電灯の2次側に接続された
予熱用コンデンサC3 と、1組のインダクンスL2 とコ
ンデンサC1 の直列回路で構成している。制御回路IC
3 は、一般的なタイマー用IC(例えば、NEC(株)
のμPC1555)を使用した単安定発振回路で構成し
ている。その単安定発振回路のトリガー信号は、スイッ
チング素子Q1 のドレイン電圧Vdsが0Vに戻った時
点を検出したゼロボルト検出信号である。その制御回路
の動作を図6の各部波形図により説明する。
FIG. 5 shows a first embodiment of the present invention. In this embodiment, a discharge lamp La such as a fluorescent lamp is used as a load. As the DC power source, an output voltage obtained by full-wave rectifying the commercial power source AC by the full-wave rectifier DB is used. Current limiting inductor L 1 , switching element Q 1 (MOSFE
T), backflow prevention diode D 1 , smoothing capacitor C
0 is the same as the basic circuit of FIG. The load circuit is composed of a discharge lamp La, which is a load, a preheating capacitor C 3 connected to the secondary side of the discharge lamp, and a series circuit of a set of inductance L 2 and capacitor C 1 . Control circuit IC
3 is a general timer IC (for example, NEC Corporation)
ΜPC1555) of a monostable oscillator circuit. The trigger signal of the monostable oscillator circuit is a zero volt detection signal that detects when the drain voltage Vds of the switching element Q 1 returns to 0V. The operation of the control circuit will be described with reference to the waveform chart of each part in FIG.

【0016】まず、スイッチング素子Q1 のドレイン電
圧Vdsが0Vに戻ると、抵抗R1とR2 で構成される
分圧回路の中点aの電圧Vaは、図6(a)に示すよう
に、抵抗R2 とコンデンサC4 の時定数により少し遅れ
て0Vになる。次に、否定論理回路IC1 (電源端子は
図示を省略)の入力電圧Vaが基準電圧(通常、IC 1
の電源電圧の半分)よりも下がると、図6(b)に示す
ように、点bの出力電圧Vbの論理が反転してHigh
レベル(略IC1 の電源電圧)になる。次に、コンデン
サC5 と抵抗R4 で構成される微分回路の出力(d点)
の電圧Vdは、図6(d)に示すように、急に立ち上が
り、次にコンデンサC5 と抵抗R4 で設定された時定数
で0Vに戻る。否定論理回路IC2 (電源端子は図示を
省略)の入力電圧Vdが否定論理回路IC2 の基準電圧
以上の期間だけ、否定論理回路IC2 の出力(e点)の
電圧Veは、図6(e)に示すように、Lowレベル
(0V)に下がる。タイマー回路IC3 のトリガー端子
(e点)の電圧Veが立ち下がると、抵抗R5 とコンデ
ンサC7 で構成する積分回路によりコンデンサC7 の電
圧(f点の電圧Vf)は上昇する。図6(f)に示すよ
うに、f点の電圧Vfがタイマー回路IC3 の電源電圧
Vccの2/3の電圧まで上昇すると、コンデンサC7
が放電して急激に立ち下がる。このf点の充電期間中、
タイマー回路IC3 の出力端子(3番ピン)はHigh
レベル(IC3 の電源電圧)となり、図6(g)に示す
ように、抵抗R3 を介してg点の電位を上昇させて、ス
イッチング素子Q1 をオンさせる。なお、スイッチング
素子Q1 の駆動能力が不足する場合はタイマー回路IC
3 の出力とスイッチング素子Q1 の間にドライバー回路
が必要となるが、図5では省略している。また、タイマ
ー回路IC3 のコントロール端子(5番ピン)はタイマ
ー回路IC3 の内部抵抗とコンデンサC6 の積分回路に
より所定の時定数で立ち上がり、タイマー回路IC3
Highレベル論理で発振を開始するが、ここでは、c
点の電位が図6(c)に示すように、すでにHighレ
ベル論理になっているものとして説明した。次に、タイ
マー回路IC 3 の出力がLowレベルに下がると、スイ
ッチング素子Q1 がオフになり、素子電圧Vdsは立ち
上がる。素子電圧Vdsの分圧電圧(a点の電圧Va)
は図6(a)に示すように、抵抗R1 とコンデンサC4
で決まる時定数で立ち上がり、否定論理回路IC1 の出
力b点の電圧Vbが図6(b)に示すように反転し、否
定論理回路IC2 の入力(d点)の電位Vdは図6
(d)に示すようにマイナス電位になるが、否定論理回
路IC2 の基準電圧以下であるから、タイマー回路IC
3 のトリガー電圧(e点の電位Ve)は図6(e)に示
すように変化しない。したがって、タイマー回路IC3
の出力電圧は変化しない。つまり、スイッチング素子Q
1 の入力(g点)の電位は図6(g)に示すように変化
しない。すなわち、スイッチング素子Q1 のオン期間
は、抵抗R5 とコンデンサC7 の積分回路にて自由に設
定できるが、オフ期間は主回路(制御回路以外)で決ま
る。
First, the switching element Q1Drain of
When the voltage Vds returns to 0V, the resistance R1And R2Consists of
The voltage Va at the middle point a of the voltage dividing circuit is as shown in FIG.
And the resistance R2And capacitor CFourA little delayed due to the time constant of
Becomes 0V. Next, the negative logic circuit IC1(The power terminal is
An input voltage Va (not shown) is a reference voltage (usually IC 1
6) when the voltage drops below half of the power supply voltage of
As described above, the logic of the output voltage Vb at the point b is inverted and becomes High.
Level (abbreviated IC1Power supply voltage). Then conden
SA CFiveAnd resistance RFourOutput of the differentiation circuit composed of
Voltage Vd rises suddenly as shown in FIG. 6 (d).
Then capacitor CFiveAnd resistance RFourTime constant set by
Return to 0V with. Negative logic circuit IC2(Power terminals are shown
(Omitted) input voltage Vd is negative logic circuit IC2Reference voltage of
Negative logic circuit IC only for the above period2Output (point e)
The voltage Ve has a low level as shown in FIG.
It goes down to (0V). Timer circuit IC3Trigger terminal
When the voltage Ve at point (e) falls, the resistance RFiveAnd Conde
Sensor C7The integration circuit composed of7Electric power
The pressure (voltage Vf at point f) rises. As shown in Figure 6 (f)
As described above, the voltage Vf at point f is the timer circuit IC3Power supply voltage
When the voltage rises to 2/3 of Vcc, the capacitor C7
Discharges and falls sharply. During the charging period of this f point,
Timer circuit IC3Output terminal (3rd pin) is High
Level (IC3Power supply voltage), as shown in FIG.
So that the resistance R3The potential at point g is increased via
Itching element Q1Turn on. In addition, switching
Element Q1If the drive capacity of the
3Output and switching element Q1Driver circuit between
Are required, but are omitted in FIG. Also the timer
-Circuit IC3Control terminal (pin 5) is a timer
-Circuit IC3Internal resistance and capacitor C6To the integration circuit of
The timer circuit IC rises with a predetermined time constant3Is
Oscillation is started by High level logic, but here, c
As shown in Fig. 6 (c), the potential at the point is already high.
I explained that it is Bell logic. Then thailand
Mar Circuit IC 3When the output of drops to the Low level,
Touching element Q1Turns off and the element voltage Vds rises.
Go up. Divided voltage of element voltage Vds (voltage Va at point a)
Is a resistance R as shown in FIG.1And capacitor CFour
Rises with a time constant determined by1Out of
The voltage Vb at the point b of force is inverted as shown in FIG.
Constant logic IC2Input (point d) potential Vd is shown in FIG.
It becomes a negative potential as shown in (d), but it is a negative logic
Road IC2Since it is less than the reference voltage of, the timer circuit IC
3The trigger voltage (potential Ve at point e) of is shown in Fig. 6 (e).
Does not change. Therefore, the timer circuit IC3
Output voltage does not change. That is, the switching element Q
1Input (g point) potential changes as shown in Fig. 6 (g)
do not do. That is, the switching element Q1On period
Is the resistance RFiveAnd capacitor C7Freely set by the integration circuit of
However, the off period is determined by the main circuit (other than the control circuit).
It

【0017】この実施例では、上記のようにスイッチン
グ素子Q1 の素子電圧Vdsが0Vに戻らなければスイ
ッチング素子Q1 がオンしないため、確実に素子電圧V
dsが0Vに戻るようにインダクタL1 とスイッチング
素子Q1 に対する電圧共振要素としてコンデンサC2
追加している。作用の説明で述べたように、コンデンサ
1 も電圧共振要素として動作するが、インダクタL2
と放電灯FL、コンデンサC3 の影響で素子電圧Vds
が0Vに戻るとは限らない。また、負荷回路のLC共振
はインダクタL2 とコンデンサC3 で行い、コンデンサ
1 はランプ電流波形を整形するため、共振に関係しな
い程度に十分大きな容量にする。
In this embodiment, since the switching element Q 1 does not turn on unless the element voltage Vds of the switching element Q 1 returns to 0 V as described above, the element voltage V
A capacitor C 2 is added as a voltage resonance element for the inductor L 1 and the switching element Q 1 so that ds returns to 0V. As described in the explanation of the operation, the capacitor C 1 also operates as a voltage resonance element, but the inductor L 2
Element voltage Vds due to the influence of the discharge lamp FL and the capacitor C 3.
Does not always return to 0V. Further, LC resonance of the load circuit is performed by the inductor L 2 and the capacitor C 3 , and the capacitor C 1 shapes the lamp current waveform, so that the capacitance is made sufficiently large so as not to be related to resonance.

【0018】図7(a)〜(d)にスイッチング素子Q
1 のドレイン電圧Vds、ドレイン電流Id、ゲート電
圧Vgs、ランプ電流Iの各波形を示す。ゲート電圧V
gsがHighレベルとなり、スイッチング素子Q1
オンすると、全波整流器DBの出力よりインダクタL1
を介してスイッチング素子Q1 にドレイン電流が流れ
る。これは図2の電流Ia1 に相当する。このとき、同
時にコンデンサC1 の放電電流がスイッチング素子Q1
に流れる。これは図2の電流Ia2 に相当する。それら
の合成電流がドレイン電流Idとなる。このとき、コン
デンサC1 にインダクタL2 を介して充電電流が流れ
る。これは図2の電流Ia3 に相当する。このとき、イ
ンダクタL2 とコンデンサC3 の共振回路によりランプ
電流Iは振動電流となる。ゲート電圧VgsがLowレ
ベルとなり、スイッチング素子Q1 がオフすると、イン
ダクタL1 に蓄積された電磁エネルギーによって全波整
流器DBよりインダクタL1 を介してコンデンサC1
充電電流が流れる。これは図3の電流Ib1 に相当す
る。このとき、同時にコンデンサC2 にも充電電流が流
れ、スイッチング素子Q1 の素子電圧Vdsが上昇す
る。素子電圧Vdsが平滑用コンデンサC0 の電圧以上
になると、ダイオードD1 を介して平滑用コンデンサC
0 に充電電流が流れる。これは図3の電流Ib2 に相当
する。その結果、素子電圧Vdsは平滑用コンデンサC
0 の電圧でクリップされる。このとき、コンデンサC1
の放電電流がインダクタL2 を介して流れる。これは図
3の電流Ib3に相当する。インダクタL2 とコンデン
サC3 の共振回路により、ランプ電流Izは振動電流と
なる。
Switching elements Q are shown in FIGS.
The waveforms of the drain voltage Vds of 1 , the drain current Id, the gate voltage Vgs, and the lamp current I are shown. Gate voltage V
When gs becomes High level and the switching element Q 1 is turned on, the inductor L 1 is output from the output of the full-wave rectifier DB.
A drain current flows through the switching element Q 1 via the. This corresponds to the current Ia 1 in FIG. At this time, at the same time, the discharge current of the capacitor C 1 is changed to the switching element Q 1
Flows to This corresponds to the current Ia 2 in FIG. The combined current of these becomes the drain current Id. At this time, a charging current flows through the capacitor C 1 via the inductor L 2 . This corresponds to the current Ia 3 in FIG. At this time, the lamp current I becomes an oscillating current due to the resonance circuit of the inductor L 2 and the capacitor C 3 . The gate voltage Vgs becomes Low level, the switching element Q 1 is turned off, the charging current flows into the capacitor C 1 through the inductor L 1 from the full-wave rectifier DB by electromagnetic energy accumulated in inductor L 1. This corresponds to the current Ib 1 in FIG. At this time, the charging current also flows through the capacitor C 2 at the same time, and the element voltage Vds of the switching element Q 1 rises. When the element voltage Vds becomes equal to or higher than the voltage of the smoothing capacitor C 0 , the smoothing capacitor C is passed through the diode D 1.
Charge current flows to 0 . This corresponds to the current Ib 2 in FIG. As a result, the element voltage Vds is equal to the smoothing capacitor C.
Clipped at 0 voltage. At this time, the capacitor C 1
Discharge current flows through the inductor L 2 . This corresponds to the current Ib 3 in FIG. The lamp current Iz becomes an oscillating current due to the resonance circuit of the inductor L 2 and the capacitor C 3 .

【0019】この実施例では、スイッチング素子Q1
素子電圧Vdsが0Vに戻らなければスイッチング素子
1 がオンしないから、図34のようにスイッチング素
子Q 1 にラッシュ電流が流れることはない。したがっ
て、スイッチング素子Q1 の信頼性が向上し、ラッシュ
電流より発生する不要輻射ノイズを低減することができ
る。さらに、素子電圧Vdsとドレイン電流Idの波形
の重なっている部分が少なくなり、スイッチングロスが
低減できる。また、インダクタL1 とスイッチング素子
1 、コンデンサC2 で構成される電圧共振回路の共振
を強くして、図7(a)のピーク電位Vpが高くなって
も実際にスイッチング素子Q1 に印加される電圧は平滑
用コンデンサC0 の電圧Voであるから、素子電圧Vd
sが確実に0Vに戻るように共振回路を設計できる。す
なわち、設計の自由度を大きくできる。
In this embodiment, the switching element Q1of
If the element voltage Vds does not return to 0V, the switching element
Q1Does not turn on, the switching element
Child Q 1There is no rush current flowing in. Accordingly
Switching element Q1Improves reliability and rush
Unnecessary radiation noise generated from the current can be reduced
It Furthermore, the waveforms of the element voltage Vds and the drain current Id
The overlapping part of the
It can be reduced. Also, inductor L1And switching element
Q1, Capacitor C2Resonance of voltage resonant circuit composed of
The peak potential Vp of FIG.
Actually switching element Q1The voltage applied to is smooth
Capacitor C0Element voltage Vd
The resonant circuit can be designed to ensure that s returns to 0V. You
That is, the degree of freedom in design can be increased.

【0020】さらに、スイッチング素子Q1 の駆動周波
数を商用電源周波数よりも十分に高く設定することによ
って、インダクタL1 とスイッチング素子Q1 、ダイオ
ードD1 で構成される昇圧チョッパー回路によって入力
電流のピーク値波形を入力電圧波形と相似形にすること
ができる。したがって、全波整流器DBの入力にローパ
スフィルタを追加すれば、入力電流の高周波成分をカッ
トすることによって入力電流波形そのものを入力電圧波
形に近似させることができる。その結果、入力力率を高
くでき、高調波歪特性を改善できる。
Furthermore, by setting the drive frequency of the switching element Q 1 sufficiently higher than the commercial power supply frequency, the peak of the input current is generated by the boost chopper circuit composed of the inductor L 1 , the switching element Q 1 and the diode D 1. The value waveform can be similar to the input voltage waveform. Therefore, if a low-pass filter is added to the input of the full-wave rectifier DB, the input current waveform itself can be approximated to the input voltage waveform by cutting the high frequency component of the input current. As a result, the input power factor can be increased and the harmonic distortion characteristics can be improved.

【0021】本発明の第2実施例の回路図を図8に示
す。第1実施例と異なる点は電圧共振要素であるコンデ
ンサC2 をインダクタL1 、スイッチング素子Q1 と共
に閉回路を構成するように全波整流器DBの出力に並列
的に接続した点である。動作及び他の部品の構成は第1
実施例と同じであるため、説明は省略する。また、制御
回路4は一定周期でスイッチング素子Q1 をオン・オフ
制御できればよいので、内部構成の図示を省略した。も
ちろん、第1実施例と同様に、ゼロボルト検出機能を持
っていてもよい。以下の実施例についても、第2実施例
と同様に、第1実施例と異なる点のみを説明するものと
する。また、制御回路4の内部構成についての詳略は省
略する。
A circuit diagram of the second embodiment of the present invention is shown in FIG. The difference from the first embodiment is that the capacitor C 2 which is a voltage resonance element is connected in parallel to the output of the full-wave rectifier DB so as to form a closed circuit together with the inductor L 1 and the switching element Q 1 . Operation and configuration of other parts is first
The description is omitted because it is the same as the embodiment. Further, the control circuit 4 only needs to be able to control ON / OFF of the switching element Q 1 at a constant cycle, and therefore the illustration of the internal configuration is omitted. Of course, it may have a zero-volt detection function as in the first embodiment. Also in the following embodiments, like the second embodiment, only the points different from the first embodiment will be described. Further, the detailed description of the internal configuration of the control circuit 4 is omitted.

【0022】本発明の第3実施例の回路図を図9に示
す。本実施例では、コンデンサC2 をダイオードD1
並列に、つまり、一端をインダクタL1 とスイッチング
素子Q 1 の接続点に接続され、他端を平滑用コンデンサ
0 に接続されている。平滑用コンデンサC0 は比較的
容量が大きいため、平滑用コンデンサC0 の電圧はほぼ
安定している。したがって、コンデンサC2 は電圧共振
要素となる。
A circuit diagram of the third embodiment of the present invention is shown in FIG.
You In this embodiment, the capacitor C2Diode D1When
In parallel, that is, one end of inductor L1And switching
Element Q 1Is connected to the connection point and the other end is a smoothing capacitor
C0It is connected to the. Smoothing capacitor C0Is relatively
Smoothing capacitor C due to its large capacity0Voltage is almost
stable. Therefore, the capacitor C2Is voltage resonance
It becomes an element.

【0023】図10は本発明の第4実施例の回路図であ
る。本実施例では、コンデンサC2をインダクタL1
並列的に接続している。
FIG. 10 is a circuit diagram of the fourth embodiment of the present invention. In this embodiment, the capacitor C 2 is connected in parallel with the inductor L 1 .

【0024】図11は本発明の第5実施例の回路図であ
る。本実施例では、コンデンサC2をコンデンサC1
インダクタL2 の接続点とグランドの間に接続してお
り、コンデンサC1 とC2 の合成容量がインダクタL1
とスイッチング素子Q1 の電圧共振要素となる。
FIG. 11 is a circuit diagram of the fifth embodiment of the present invention. In this embodiment, the capacitor C 2 is connected between the connection point of the capacitor C 1 and the inductor L 2 and the ground, and the combined capacitance of the capacitors C 1 and C 2 is the inductor L 1.
And becomes a voltage resonance element of the switching element Q 1 .

【0025】図12は本発明の第6実施例の回路図であ
る。本実施例では、第5実施例と同様に、コンデンサC
2 をコンデンサC1 とインダクタL2 の接続点とグラン
ドの間に接続しており、さらに、コンデンサC1 とイン
ダクタL2 の配置を入れ換えている。
FIG. 12 is a circuit diagram of the sixth embodiment of the present invention. In this embodiment, similarly to the fifth embodiment, the capacitor C
2 is connected between the connection point of the capacitor C 1 and the inductor L 2 and the ground, and the arrangements of the capacitor C 1 and the inductor L 2 are exchanged.

【0026】図13は本発明の第7実施例の回路図であ
る。本実施例では、限流用インダクタL1 を全波整流器
DBの低圧側に接続している。インダクタL1 を流れる
電流の向きを反対に考えれば、第1実施例と同様の動作
を行うことは明らかである。
FIG. 13 is a circuit diagram of the seventh embodiment of the present invention. In the present embodiment, the current limiting inductor L 1 is connected to the low voltage side of the full wave rectifier DB. If the direction of the current flowing through the inductor L 1 is considered to be opposite, it is obvious that the same operation as in the first embodiment is performed.

【0027】図14は本発明の第8実施例の回路図であ
る。本実施例では、逆流防止用ダイオードD1 を平滑用
コンデンサC0 とグランドの間に接続している。スイッ
チング素子Q1 と平滑用コンデンサC0 、ダイオードD
1 は第1実施例と同様に閉回路を構成しているため、動
作は第1実施例と同様になる。
FIG. 14 is a circuit diagram of an eighth embodiment of the present invention. In this embodiment, the backflow prevention diode D 1 is connected between the smoothing capacitor C 0 and the ground. Switching element Q 1 , smoothing capacitor C 0 , diode D
Since 1 constitutes a closed circuit as in the first embodiment, the operation is the same as in the first embodiment.

【0028】図15は本発明の第9実施例の回路図であ
る。本実施例は、第7実施例と第8実施例を組み合わせ
たものであり、ダイオードD1 とインダクタL1 の配置
が異なる。すなわち、限流用インダクタL1 を全波整流
器DBの低圧側に接続すると共に、逆流防止用ダイオー
ドD1 を平滑用コンデンサC0 とグランドの間に接続し
ている。
FIG. 15 is a circuit diagram of the ninth embodiment of the present invention. This embodiment is a combination of the seventh embodiment and the eighth embodiment, and the arrangement of the diode D 1 and the inductor L 1 is different. That is, the current limiting inductor L 1 is connected to the low-voltage side of the full-wave rectifier DB, and the backflow prevention diode D 1 is connected between the smoothing capacitor C 0 and the ground.

【0029】図16は本発明の第9実施例の回路図であ
る。本実施例では、スイッチング素子Q1 とインダクタ
1 の接続点に一方の端子を接続された負荷回路の他方
の端子を、ダイオードD1 と平滑用コンデンサC0 の接
続点に接続している。
FIG. 16 is a circuit diagram of the ninth embodiment of the present invention. In this embodiment, one terminal is connected to the connection point of the switching element Q 1 and the inductor L 1 , and the other terminal of the load circuit is connected to the connection point of the diode D 1 and the smoothing capacitor C 0 .

【0030】図17は本発明の第11実施例の回路図で
ある。本実施例では、第10実施例において、インダク
タL1 の配置を変えたものであり、インダクタL1 をス
イッチング素子Q1 と全波整流器DBの低圧側出力の間
に接続している。また、スイッチング素子Q1 とダイオ
ードD1 の接続点に一方の端子を接続された負荷回路の
他方の端子は、ダイオードD1 と平滑用コンデンサC0
の接続点に接続されている。
FIG. 17 is a circuit diagram of the eleventh embodiment of the present invention. In this embodiment, the arrangement of the inductor L 1 is changed from that of the tenth embodiment, and the inductor L 1 is connected between the switching element Q 1 and the low voltage side output of the full-wave rectifier DB. Further, the other terminal of the load circuit having one terminal connected to the connection point of the switching element Q 1 and the diode D 1 has the diode D 1 and the smoothing capacitor C 0.
Is connected to the connection point of.

【0031】図18は本発明の第12実施例の回路図で
ある。本実施例では、インダクタL 2 とコンデンサC1
の配置を入れ換えている。なお、インダクタL2 とコン
デンサC1 だけでなく、負荷としての放電灯Laも含め
た直列回路の接続する順番を入れ換えても流れる電流は
変わらないため、動作は同じである。
FIG. 18 is a circuit diagram of the twelfth embodiment of the present invention.
is there. In this embodiment, the inductor L 2And capacitor C1
The arrangement of is replaced. In addition, inductor L2And con
Densa C1Not only the discharge lamp La as a load is included
The current that flows even if the order of connecting the series circuits is changed
The behavior is the same because it does not change.

【0032】図19は本発明の第13実施例の回路図で
ある。本実施例では、インダクタL 1 とスイッチング素
子Q1 の接続点に一方の端子を接続された負荷回路の他
方の端子を全波整流器DBとインダクタL1 の接続点に
接続している。スイッチング素子Q1 の動作周波数が商
用電源周波数よりも十分に高いとき、負荷回路からみて
全波整流器DBの出力電圧はほとんど安定していると考
えられるため、第1実施例との動作上の差は無視でき
る。なお、インダクタL2 とコンデンサC1 の配置を逆
にしている。
FIG. 19 is a circuit diagram of the thirteenth embodiment of the present invention.
is there. In this embodiment, the inductor L 1And switching element
Child Q1Other load circuits with one terminal connected to the connection point
One terminal is full-wave rectifier DB and inductor L1At the connection point
Connected. Switching element Q1The operating frequency of
If the frequency is sufficiently higher than the power supply frequency for the
It is considered that the output voltage of the full-wave rectifier DB is almost stable.
Therefore, the difference in operation from the first embodiment can be ignored.
It In addition, inductor L2And capacitor C1Reverse the placement of
I have to.

【0033】図20は本発明の第14実施例の回路図で
ある。本実施例では、インダクタL 1 とスイッチング素
子Q1 の接続点に一方の端子を接続された負荷回路の他
方の端子を、平滑用コンデンサC0 に並列的に接続され
た2個のコンデンサC1 とC 4 の直列回路の接続点に接
続している。なお、コンデンサC1 とC4 は、インダク
タL2 とコンデンサC3 の共振に影響しない程、大きな
容量のコンデンサとする。
FIG. 20 is a circuit diagram of the fourteenth embodiment of the present invention.
is there. In this embodiment, the inductor L 1And switching element
Child Q1Other load circuits with one terminal connected to the connection point
One terminal is a smoothing capacitor C0Connected in parallel to
Two capacitors C1And C FourConnected to the connection point of the series circuit of
It continues. The capacitor C1And CFourIndak
L2And capacitor C3Big enough not to affect the resonance of
Use a capacitor of capacity.

【0034】図21は本発明の第15実施例の回路図で
ある。本実施例では、全波整流器DBの出力に、第2の
平滑用コンデンサC4 を追加した例であり、商用電源A
Cを全波整流器DBで全波整流してコンデンサC4 で平
滑している。この回路は、図6の基本回路において、ス
イッチング素子Q1 の両端にコンデンサC2 を追加した
回路と考えることができる。
FIG. 21 is a circuit diagram of the fifteenth embodiment of the present invention. The present embodiment is an example in which the second smoothing capacitor C 4 is added to the output of the full-wave rectifier DB.
C is full-wave rectified by the full-wave rectifier DB and smoothed by the capacitor C 4 . This circuit can be considered as a circuit in which a capacitor C 2 is added to both ends of the switching element Q 1 in the basic circuit of FIG.

【0035】図22は本発明の第16実施例の回路図で
ある。本実施例では、全波整流器DBの出力に、ダイオ
ードD2 とD3 の直列回路を接続して、そのダイオード
2、D3 の接続点と、商用電源ACの一端との間に比
較的大きな容量のコンデンサC4 を追加したものであ
る。全波整流器DBの出力は脈流電圧であるから、その
谷部の期間は、インダクタL1 、スイッチング素子
1 、コンデンサC2 の電圧共振回路も入力電圧が低過
ぎてスイッチング素子Q1 のドレイン電圧が平滑用コン
デンサC0 の電圧にまで達しない。また、コンデンサC
1 の充電電流が不足するなどの原因で一時的にランプ電
流が休止することが考えられる。その休止期間を無くす
ために、商用電源ACの電圧の山部、すなわち全波整流
器DBの出力電圧の高い期間でコンデンサC4 を充電
し、商用電源ACの電圧の谷部、すなわち全波整流器D
Bの出力電圧の低い期間でコンデンサC4 の放電電流を
回路の入力電流として供給する。なお、全波整流器DB
から負荷側を見たときの合成インピーダンスをZとする
と、コンデンサC4 とインピーダンスZで決まる時定数
だけ全波整流器DBの出力電圧と位相がずれることを利
用しているため、コンデンサC4 は比較的大きな容量で
なければ全波整流器DBの出力電圧の谷部を埋めること
はできない。
FIG. 22 is a circuit diagram of the 16th embodiment of the present invention. In this embodiment, a series circuit of diodes D 2 and D 3 is connected to the output of the full-wave rectifier DB, and a relatively high voltage is provided between the connection point of the diodes D 2 and D 3 and one end of the commercial power supply AC. The capacitor C 4 having a large capacity is added. Since the output of the full-wave rectifier DB is a pulsating voltage, the input voltage of the voltage resonant circuit of the inductor L 1 , the switching element Q 1 , and the capacitor C 2 is too low during the period of the valley portion, and the drain of the switching element Q 1 is too low. The voltage does not reach the voltage of the smoothing capacitor C 0 . Also, the capacitor C
It is conceivable that the lamp current is temporarily stopped due to insufficient charging current of 1 and so on. In order to eliminate the rest period, the capacitor C 4 is charged in the peak portion of the voltage of the commercial power source AC, that is, in the period when the output voltage of the full-wave rectifier DB is high, and the valley portion of the voltage of the commercial power source AC, that is, the full-wave rectifier D.
During the period when the output voltage of B is low, the discharge current of the capacitor C 4 is supplied as the input current of the circuit. In addition, full-wave rectifier DB
The combined impedance when viewing the load side when the Z from, since the use of the output voltage and the phase of only the full-wave rectifier DB time constant determined by the capacitor C 4 and the impedance Z is shifted, the capacitor C 4 is comparative Unless the capacitance is relatively large, the valley of the output voltage of the full-wave rectifier DB cannot be filled.

【0036】図23は本発明の第17実施例の回路図で
ある。本実施例もランプ電流の休止期間を改善するもの
である。平滑用コンデンサC0 に抵抗R1 と平滑用コン
デンサC4 の直列回路を並列的に接続し、抵抗R1 と平
滑用コンデンサC4 の接続点から全波整流器DBへダイ
オードD2 を介して電流を供給する。コンデンサC4
平滑用コンデンサC0 から抵抗R1 を介して充電するこ
とによって一定電圧になる。全波整流器DBの出力電圧
がコンデンサC4 の電圧より高い場合には、全波整流器
DBからインダクタL1 に電流を供給し、コンデンサC
4 の電圧の方が全波整流器DBの出力よりも高い場合は
コンデンサC4 からインダクタL1 に電流を供給する。
したがって、全波整流器DBの出力電圧の谷部を埋める
ことができ、ランプ電流の休止期間を無くすことができ
る。
FIG. 23 is a circuit diagram of the seventeenth embodiment of the present invention. This embodiment also improves the quiescent period of the lamp current. A series circuit of resistors in the smoothing capacitor C 0 R 1 and smoothing capacitor C 4 connected in parallel, the current from the connecting point of the resistors R 1 and smoothing capacitor C 4 via the diode D 2 to the full-wave rectifier DB To supply. The capacitor C 4 becomes a constant voltage by being charged from the smoothing capacitor C 0 via the resistor R 1 . When the output voltage of the full-wave rectifier DB is higher than the voltage of the capacitor C 4 , current is supplied from the full-wave rectifier DB to the inductor L 1 and the capacitor C 4 is supplied.
When the voltage of 4 is higher than the output of the full-wave rectifier DB, the current is supplied from the capacitor C 4 to the inductor L 1 .
Therefore, the valley portion of the output voltage of the full-wave rectifier DB can be filled, and the idle period of the lamp current can be eliminated.

【0037】なお、コンデンサC4 の電圧を安定させる
ために、コンデンサC4 と並列的に抵抗や定電圧ダイオ
ードを接続しても良い。また、抵抗R1 の代わりにチョ
ークコイルを接続しても良く、要するに、直流電流を通
電できれば良い。また、抵抗R1 及びコンデンサC4
直列回路と同じ構成で、制御回路の電源を供給するため
の制御電源回路を構成しても良い。
[0037] In order to stabilize the voltage of the capacitor C 4, may be connected in parallel to the resistor and the constant voltage diode and the capacitor C 4. Further, a choke coil may be connected instead of the resistor R 1 , and in short, it is sufficient if a direct current can be passed. A control power supply circuit for supplying power to the control circuit may be configured with the same configuration as the series circuit of the resistor R 1 and the capacitor C 4 .

【0038】図24は本発明の第18実施例の回路図で
ある。本実施例も、放電灯Laの休止期間を改善するも
のである。全波整流器DBの出力にコンデンサC4 、C
5 と、ダイオードD2 、D3 、D4 よりなる一般な部分
平滑回路を追加して、全波整流器DBの出力電圧の谷部
を最大電圧の1/2で平滑することにより、ランプ電流
の休止期間を無くすものである。
FIG. 24 is a circuit diagram of the eighteenth embodiment of the present invention. This embodiment also improves the idle period of the discharge lamp La. Capacitors C 4 and C at the output of full-wave rectifier DB
5 and a general partial smoothing circuit consisting of diodes D 2 , D 3 , and D 4 are added to smooth the valley of the output voltage of the full-wave rectifier DB at half the maximum voltage, thereby reducing the lamp current It eliminates the rest period.

【0039】図25は本発明の第19実施例の回路図で
ある。本実施例は、第18実施例において、部分平滑回
路に抵抗R1 とR2 を追加して、回路の安定性を向上さ
せたものである。
FIG. 25 is a circuit diagram of the nineteenth embodiment of the present invention. In this embodiment, resistances R 1 and R 2 are added to the partial smoothing circuit in the 18th embodiment to improve the stability of the circuit.

【0040】図26は本発明の第20実施例の回路図で
ある。本実施例では、インダクタL 3 を追加し、平滑用
コンデンサC0 を電源としてインダクタL3 とスイッチ
ング素子Q1 、及びコンデンサC2 よりなる電圧共振回
路を構成することにより、全波整流器DBの出力電圧の
谷部でもスイッチング素子Q1 の素子電圧Vdsを十分
に昇圧させて、ランプ電流の休止期間を改善するもので
ある。
FIG. 26 is a circuit diagram of the twentieth embodiment of the present invention.
is there. In this embodiment, the inductor L 3For smoothing
Capacitor C0Inductor L3And switch
Element Q1, And capacitor C2Voltage resonance times consisting of
By configuring the path, the output voltage of the full-wave rectifier DB
Switching element Q in the valley1Element voltage Vds of
Boosting the lamp current to improve the rest period of the lamp current.
is there.

【0041】図27は本発明の第21実施例の回路図で
ある。本実施例では、第1実施例のインダクタL2 をト
ランスTに置き換え、負荷としての放電灯Laをトラン
スTの2次側に接続することにより、負荷電圧の自由度
を高めたものである。
FIG. 27 is a circuit diagram of the twenty-first embodiment of the present invention. In the present embodiment, the inductor L 2 of the first embodiment is replaced with a transformer T, and the discharge lamp La as a load is connected to the secondary side of the transformer T, whereby the degree of freedom of the load voltage is increased.

【0042】図28は本発明の第22実施例の回路図で
ある。本実施例では、平滑用コンデンサC0 をスイッチ
ング素子Q1 と負荷回路の閉回路に介挿したものであ
る。ダイオードD1 の位置は全波整流器DBのグランド
側に接続している。
FIG. 28 is a circuit diagram of the 22nd embodiment of the present invention. In this embodiment, the smoothing capacitor C 0 is inserted between the switching element Q 1 and the closed circuit of the load circuit. The position of the diode D 1 is connected to the ground side of the full-wave rectifier DB.

【0043】図29は本発明の第23実施例の回路図で
ある。本実施例では、インダクタL 1 とL2 を兼用した
ものである。
FIG. 29 is a circuit diagram of the 23rd embodiment of the present invention.
is there. In this embodiment, the inductor L 1And L2Combined with
Things.

【0044】なお、第1実施例〜第23実施例の各負荷
は便宜上放電灯Laとしたが、本発明の負荷は放電灯に
は限定しない。
Although the load in each of the first to twenty-third embodiments is the discharge lamp La for convenience, the load of the present invention is not limited to the discharge lamp.

【0045】[0045]

【発明の効果】本発明によれば、スイッチング素子に印
加される電圧を平滑用コンデンサの両端電圧でクリップ
することにより、スイッチング素子に対するストレスを
低減できる。また、負荷短絡時においても平滑用コンデ
ンサが異常昇圧することがない。したがって、部品の信
頼性を向上させることができる。言い換えれば、耐圧の
低い部品を使用することにより安価でサイズの小さい装
置を実現できる。また、直流電源が商用電源を整流した
構成の場合には、入力電流波形を入力電圧波形に近似さ
せることが可能であり、入力力率を高くすることがで
き、高調波歪特性を改善できる。
According to the present invention, the stress applied to the switching element can be reduced by clipping the voltage applied to the switching element with the voltage across the smoothing capacitor. Further, even when the load is short-circuited, the smoothing capacitor does not have abnormal boosting. Therefore, the reliability of the component can be improved. In other words, an inexpensive and small-sized device can be realized by using a component having a low breakdown voltage. Further, in the case where the DC power source has a configuration in which the commercial power source is rectified, the input current waveform can be approximated to the input voltage waveform, the input power factor can be increased, and the harmonic distortion characteristic can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の基本構成を示す回路図である。FIG. 1 is a circuit diagram showing a basic configuration of the present invention.

【図2】本発明のスイッチング素子のオン時の動作を示
す回路図である。
FIG. 2 is a circuit diagram showing an operation when the switching element of the present invention is on.

【図3】本発明のスイッチング素子のオフ時の動作を示
す回路図である。
FIG. 3 is a circuit diagram showing an operation of the switching element of the present invention when it is off.

【図4】本発明のスイッチング素子のオン・オフ動作に
よる電流波形図である。
FIG. 4 is a current waveform diagram according to the on / off operation of the switching element of the present invention.

【図5】本発明の第1実施例の回路図である。FIG. 5 is a circuit diagram of a first embodiment of the present invention.

【図6】本発明の第1実施例の制御回路の動作を示す波
形図である。
FIG. 6 is a waveform diagram showing the operation of the control circuit according to the first embodiment of the present invention.

【図7】本発明の第1実施例の主回路の動作を示す波形
図である。
FIG. 7 is a waveform chart showing the operation of the main circuit of the first embodiment of the present invention.

【図8】本発明の第2実施例の回路図である。FIG. 8 is a circuit diagram of a second embodiment of the present invention.

【図9】本発明の第3実施例の回路図である。FIG. 9 is a circuit diagram of a third embodiment of the present invention.

【図10】本発明の第4実施例の回路図である。FIG. 10 is a circuit diagram of a fourth embodiment of the present invention.

【図11】本発明の第5実施例の回路図である。FIG. 11 is a circuit diagram of a fifth embodiment of the present invention.

【図12】本発明の第6実施例の回路図である。FIG. 12 is a circuit diagram of a sixth embodiment of the present invention.

【図13】本発明の第7実施例の回路図である。FIG. 13 is a circuit diagram of a seventh embodiment of the present invention.

【図14】本発明の第8実施例の回路図である。FIG. 14 is a circuit diagram of an eighth embodiment of the present invention.

【図15】本発明の第9実施例の回路図である。FIG. 15 is a circuit diagram of a ninth embodiment of the present invention.

【図16】本発明の第10実施例の回路図である。FIG. 16 is a circuit diagram of a tenth embodiment of the present invention.

【図17】本発明の第11実施例の回路図である。FIG. 17 is a circuit diagram of an eleventh embodiment of the present invention.

【図18】本発明の第12実施例の回路図である。FIG. 18 is a circuit diagram of a twelfth embodiment of the present invention.

【図19】本発明の第13実施例の回路図である。FIG. 19 is a circuit diagram of a thirteenth embodiment of the present invention.

【図20】本発明の第14実施例の回路図である。FIG. 20 is a circuit diagram of a fourteenth embodiment of the present invention.

【図21】本発明の第15実施例の回路図である。FIG. 21 is a circuit diagram of a fifteenth embodiment of the present invention.

【図22】本発明の第16実施例の回路図である。FIG. 22 is a circuit diagram of a sixteenth embodiment of the present invention.

【図23】本発明の第17実施例の回路図である。FIG. 23 is a circuit diagram of a seventeenth embodiment of the present invention.

【図24】本発明の第18実施例の回路図である。FIG. 24 is a circuit diagram of an eighteenth embodiment of the present invention.

【図25】本発明の第19実施例の回路図である。FIG. 25 is a circuit diagram of a nineteenth embodiment of the present invention.

【図26】本発明の第20実施例の回路図である。FIG. 26 is a circuit diagram of a twentieth embodiment of the present invention.

【図27】本発明の第21実施例の回路図である。FIG. 27 is a circuit diagram of a twenty-first embodiment of the present invention.

【図28】本発明の第22実施例の回路図である。FIG. 28 is a circuit diagram of a twenty-second embodiment of the present invention.

【図29】本発明の第23実施例の回路図である。FIG. 29 is a circuit diagram of a twenty-third embodiment of the present invention.

【図30】第1の従来例の回路図である。FIG. 30 is a circuit diagram of a first conventional example.

【図31】第2の従来例の回路図である。FIG. 31 is a circuit diagram of a second conventional example.

【図32】第3の従来例の回路図である。FIG. 32 is a circuit diagram of a third conventional example.

【図33】第1の従来例の素子電圧の波形図である。FIG. 33 is a waveform chart of the element voltage of the first conventional example.

【図34】第1の従来例のスイッチング時の突入電流を
示す波形図である。
FIG. 34 is a waveform diagram showing an inrush current at the time of switching in the first conventional example.

【符号の説明】[Explanation of symbols]

E 直流電源 C0 平滑用コンデンサ D1 逆流阻止用ダイオード Q1 スイッチング素子 L1 インダクタ Z 負荷 1 昇圧チョッパー回路 2 負荷回路 3 クリップ回路 4 制御回路E DC power supply C 0 Smoothing capacitor D 1 Reverse current blocking diode Q 1 Switching element L 1 Inductor Z Load 1 Boost chopper circuit 2 Load circuit 3 Clip circuit 4 Control circuit

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 直流電源と、少なくとも1個のスイッ
チング素子を含み、該スイッチング素子のオン、オフ動
作により直流入力を交流出力に変換するインバータ回路
とを有する電源装置において、直流電源の出力に接続さ
れた限流用のインダクタンスとスイッチング素子の直列
回路と、前記スイッチング素子と並列的に接続された逆
流防止用ダイオードと平滑用コンデンサの直列回路と、
前記スイッチング素子の少なくとも一方の端子と接続さ
れ、少なくとも1組以上のインダクタンスとコンデンサ
を含む負荷回路と、前記スイッチング素子をオン・オフ
制御する制御回路とで構成され、制御回路のオン・オフ
制御によって、限流用インダクタンスとスイッチング素
子、逆流防止用ダイオードが昇圧チョッパー回路として
動作して、前記平滑用コンデンサを高周波で充電すると
ともに、逆流防止用ダイオードと平滑用コンデンサで構
成されるクリップ回路によって、スイッチング素子の両
端電圧が平滑用コンデンサの充電電圧よりも高くなるこ
とを防止するように構成したことを特徴とする電源装
置。
1. A power supply device having a DC power supply and an inverter circuit which includes at least one switching element and which converts a DC input into an AC output by an ON / OFF operation of the switching element, and is connected to an output of the DC power supply. A series circuit of a current limiting inductance and a switching element, a series circuit of a backflow prevention diode and a smoothing capacitor connected in parallel with the switching element,
The load circuit is connected to at least one terminal of the switching element, and includes a load circuit including at least one set of inductance and a capacitor, and a control circuit that controls on / off of the switching element. The current limiting inductance and the switching element, the backflow prevention diode operate as a step-up chopper circuit to charge the smoothing capacitor at high frequency, and the switching circuit is formed by the clip circuit composed of the backflow prevention diode and the smoothing capacitor. The power supply device is configured so as to prevent the voltage across both terminals from becoming higher than the charging voltage of the smoothing capacitor.
【請求項2】 限流用インダクタンスと電圧共振動作
を行う共振用コンデンサを追加したことを特徴とする請
求項1記載の電源装置。
2. The power supply device according to claim 1, wherein a current limiting inductance and a resonance capacitor for performing voltage resonance operation are added.
【請求項3】 制御回路は、スイッチング素子の素子
電圧が0Vに下がったことを検出して、スイッチング素
子をオンさせるように構成されていることを特徴とする
請求項1記載の電源装置。
3. The power supply device according to claim 1, wherein the control circuit is configured to detect that the element voltage of the switching element has dropped to 0V and turn on the switching element.
【請求項4】 平滑用コンデンサが負荷回路とスイッ
チング素子とで閉回路を構成することを特徴とする請求
項1乃至3のいずれかに記載の電源装置。
4. The power supply device according to claim 1, wherein the smoothing capacitor forms a closed circuit with the load circuit and the switching element.
【請求項5】 負荷回路とスイッチング素子で閉回路
を構成することを特徴とする請求項4記載の電源装置。
5. The power supply device according to claim 4, wherein the load circuit and the switching element form a closed circuit.
【請求項6】 共振用コンデンサはスイッチング素子
と並列的に接続したことを特徴とする請求項2記載の電
源装置。
6. The power supply device according to claim 2, wherein the resonance capacitor is connected in parallel with the switching element.
【請求項7】 平滑用コンデンサから制御回路の制御
用電源に電力を供給する手段を備えることを特徴とする
請求項1記載の電源装置。
7. The power supply device according to claim 1, further comprising means for supplying electric power from the smoothing capacitor to the control power supply of the control circuit.
【請求項8】 直流電源は交流を整流器で整流した脈
流電源であり、整流器の入力側にローパスフィルタを構
成し、スイッチング素子のオン・オフ制御周波数は前記
交流の周波数よりも高い周波数であることを特徴とする
請求項1乃至7のいずれかに記載の電源装置。
8. The DC power supply is a pulsating current power supply obtained by rectifying AC with a rectifier, a low-pass filter is formed on the input side of the rectifier, and the ON / OFF control frequency of the switching element is higher than the AC frequency. The power supply device according to claim 1, wherein the power supply device is a power supply device.
【請求項9】 整流器の出力を部分平滑する手段を追
加したことを特徴とする請求項8記載の電源装置。
9. The power supply device according to claim 8, further comprising means for partially smoothing the output of the rectifier.
【請求項10】 負荷回路を限流用インダンタンスと
並列的に接続したことを特徴とする請求項1記載の電源
装置。
10. The power supply device according to claim 1, wherein the load circuit is connected in parallel with the current limiting inductance.
JP7035739A 1995-02-23 1995-02-23 Power supply Pending JPH08237958A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7035739A JPH08237958A (en) 1995-02-23 1995-02-23 Power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7035739A JPH08237958A (en) 1995-02-23 1995-02-23 Power supply

Publications (1)

Publication Number Publication Date
JPH08237958A true JPH08237958A (en) 1996-09-13

Family

ID=12450206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7035739A Pending JPH08237958A (en) 1995-02-23 1995-02-23 Power supply

Country Status (1)

Country Link
JP (1) JPH08237958A (en)

Similar Documents

Publication Publication Date Title
US5543704A (en) Pulse width modulated DC-to-DC boost converter
KR100333112B1 (en) Power supply device and lighting device of discharge lamp
JP2003088117A (en) Switching power supply unit
US20020181252A1 (en) Switching power source device
US6016259A (en) Power supply circuit
US5939837A (en) Electronic ballast circuit for independently increasing the power factor and decreasing the crest factor
US20020000923A1 (en) Switching power supply circuit
JPH08237958A (en) Power supply
US6969975B2 (en) Circuit arrangement for power factor correction
JP4220737B2 (en) Free vibration circuit device
JP3487387B2 (en) Power supply device, discharge lamp lighting device and lighting device
KR100431670B1 (en) Pump support choke
JP4304751B2 (en) Ringing choke converter with improved turn-on loss
JPH078142B2 (en) Inverter device
JP3402966B2 (en) Power supply
JP3394850B2 (en) Power supply
JP4253808B2 (en) Switching power supply
EP0824300B1 (en) Inverter for the power supply of discharge lamps with means for improving the power factor
JP3427142B2 (en) Power supply
KR100401291B1 (en) System and method for resonant driving a piezoelectric transformer using a voltage controlled oscillator having a dual voltage input
JP3394851B2 (en) Power supply
JPH0556659A (en) Power supply
JP3235295B2 (en) Power supply
JPH09154285A (en) Power supply device
JP2000312487A (en) Power unit