JPH0819537A - Received wave phasing circuit of ultrasonic device - Google Patents

Received wave phasing circuit of ultrasonic device

Info

Publication number
JPH0819537A
JPH0819537A JP6153398A JP15339894A JPH0819537A JP H0819537 A JPH0819537 A JP H0819537A JP 6153398 A JP6153398 A JP 6153398A JP 15339894 A JP15339894 A JP 15339894A JP H0819537 A JPH0819537 A JP H0819537A
Authority
JP
Japan
Prior art keywords
ultrasonic
receiving
ultrasonic device
channels
wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6153398A
Other languages
Japanese (ja)
Other versions
JP3498862B2 (en
Inventor
Ryuichi Shinomura
隆一 篠村
Yutaka Masuzawa
裕 鱒沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Healthcare Manufacturing Ltd
Original Assignee
Hitachi Medical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Medical Corp filed Critical Hitachi Medical Corp
Priority to JP15339894A priority Critical patent/JP3498862B2/en
Publication of JPH0819537A publication Critical patent/JPH0819537A/en
Application granted granted Critical
Publication of JP3498862B2 publication Critical patent/JP3498862B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)

Abstract

PURPOSE:To reduce noise in variable bore when digital phasing takes place by nullifying the received signal of a channel out of service while the data of a multiplying means is made zero, adding to the output signal of other channel, and thereby varying the bore to be used according to the focus depth. CONSTITUTION:The operation to vary the bore size according to the focal distance is made using the multiplication data. That is, ch3-ch(n-2) is used for the focal distance F1 and ch2-ch(n-1) is used for F2. while all ch's are used for F3. If a triangular weighting is given for the sake of simplification, the weighting factor O is given to F1, F2 and also factor (a) to F3 in case ch1 is used. When ch2 is used, on the other hand, weighting factor O is given to F1 (a) to F2, and (b) to F3. According to this processing, ch1, 2, (n-1), n are equivalent to out of connection for F1 substantially in the received wave phasing circuit, which permits lessening the bore.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は超音波装置の受波整相回
路、すなわち、超音波を送受波して断層像を得る超音波
装置の受波整相回路(以下、単に「受波整相回路」ともい
う)に関し、特にフォーカス深さによって口径の大きさ
を変える可変口径技術を改良した受波整相回路に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wave receiving and phasing circuit of an ultrasonic device, that is, a wave receiving and phasing circuit of an ultrasonic device for transmitting and receiving ultrasonic waves to obtain a tomographic image It is also referred to as a "phase circuit"), and particularly to a wave rectifying circuit improved by a variable aperture technology that changes the aperture size according to the focus depth.

【0002】[0002]

【従来の技術】従来の受波整相回路の可変口径技術につ
いては、各種の医用超音波機器ハンドブック等に記載さ
れている。例えば、口径Dなる矩形振動子の焦点におけ
る方位分解能Δxは、波長をλ,フォーカス距離をFと
すると、Δx=λF/Dであり、口径の大きさに反比例
することが知られている。そこで、図8に示す如く、フ
ォーカス距離(図の横軸)に応じて口径を変え、良好なビ
ームを得る方法が広く採用されている。この方法は、例
えば、図8(b)に示す如く、n個の配列素子(ch1〜ch
n)のうち、近距離はch4−ch(n−3)までを使用し
て、F1の点にフォーカスする。そして、順に口径を増
加して、フォーカス位置をずらすことにより、図8(a)
の如き良好な超音波ビームを得るものである。また、従
来、受波に関しては、アナログ遅延線を用いた整相回路
であるため、整相出力のバッファ回路,可変ゲイン増幅
器などによって、アナログ的に口径を制御していた。な
お、受波信号をディジタル化し整相する回路構成におい
て、乗算器を有する構成としては、例えば、特開平2-2
6548号公報に開示された技術が知られている。
2. Description of the Related Art A conventional variable-aperture technology for a wave receiving and phasing circuit is described in various medical ultrasonic handbooks. For example, it is known that the azimuth resolution Δx at the focus of a rectangular oscillator having a diameter D is Δx = λF / D, where λ is the wavelength and F is the focus distance, and is inversely proportional to the size of the diameter. Therefore, as shown in FIG. 8, a method of obtaining a good beam by changing the aperture according to the focus distance (horizontal axis in the figure) is widely adopted. This method is, for example, as shown in FIG. 8B, n array elements (ch1 to ch
In n), for the short distance, ch4 to ch (n-3) are used to focus on the point of F1. Then, the aperture is increased in order and the focus position is shifted, so that FIG.
As described above, a good ultrasonic beam is obtained. Further, conventionally, regarding the received wave, since it is a phasing circuit using an analog delay line, the aperture has been controlled in an analog manner by a phasing output buffer circuit, a variable gain amplifier and the like. In addition, in a circuit configuration for digitizing and phasing a received signal, as a configuration including a multiplier, for example, Japanese Patent Laid-Open No. 2-2
The technology disclosed in Japanese Patent No. 6548 is known.

【0003】[0003]

【発明が解決しようとする課題】上記従来技術において
は、受波アナログ信号を消去した後の信号を、ADコン
バータによりディジタル化する場合、バッファ回路の信
号を0にしても、回路の雑音およびオフセットが生じ、
これがディジタル信号に含まれ変換されるという問題が
あった。また、特開平2-26548号公報に開示されたディ
ジタル整相に関する技術は、整相方式のみの記載で、可
変口径の概念については配慮されていない。本発明は上
記事情に鑑みてなされたもので、その目的とするところ
は、従来の技術における上述の如き問題を解消し、ディ
ジタル整相における可変口径において雑音を低減するこ
とが可能な、受波整相回路を提供することにある。
In the above prior art, when the signal after the received analog signal is erased is digitized by the AD converter, even if the signal of the buffer circuit is set to 0, noise and offset of the circuit will be generated. Occurs,
There is a problem that this is included in the digital signal and converted. Further, the technique related to digital phasing disclosed in Japanese Patent Laid-Open No. 2-26548 describes only the phasing method and does not consider the concept of the variable aperture. The present invention has been made in view of the above circumstances, and an object of the present invention is to solve the above-mentioned problems in the related art and to reduce noise in a variable aperture in digital phasing. It is to provide a phasing circuit.

【0004】[0004]

【課題を解決するための手段】本発明の上記目的は、配
列された超音波振動子からの受波信号をディジタル変換
した後、ディジタル乗算器の乗算データをゼロにするこ
と、ラッチをリセット状態にすること、メモリの書き込
み・読み出しを制御すること、ADコンバータのサンプ
ルクロックを制御すること等によって、使用しないチャ
ンネルの受波信号をゼロにした上で、他のチャンネルの
出力信号と加算することを特徴とする超音波装置の受波
整相回路によって達成される。
The above object of the present invention is to make the multiplication data of the digital multiplier zero after digitally converting the received signals from the arrayed ultrasonic transducers, and reset the latch. To control the write / read of the memory, control the sample clock of the AD converter, etc. to zero the received signal of the unused channel and then add it to the output signals of other channels. Is achieved by a wave phasing circuit of an ultrasonic device.

【0005】[0005]

【作用】本発明に係る受波整相回路においては、超音波
受波信号をディジタル変換してから、(1)使用しない口
径に値するチャンネルの乗算データをゼロにするか、ま
たは、(2)ラッチ出力をゼロにすることで、雑音等の無
い0レベルの信号を出力することができる。また、(3)
メモリへの書き込み・読み出しクロックを制御するこ
と、または、(4)ADコンバータのサンプルクロックを
制御することによっても、メモリの出力を0にすること
ができるため、雑音等の無い0レベルの信号を出力する
ことができる。
In the wave receiving and phasing circuit according to the present invention, after the ultrasonic wave receiving signal is digitally converted, (1) the multiplication data of the channels corresponding to the unused apertures is set to zero, or (2) By setting the latch output to zero, it is possible to output a 0 level signal without noise. Also, (3)
By controlling the write / read clock to the memory, or (4) controlling the sample clock of the AD converter, the output of the memory can be set to 0. Can be output.

【0006】[0006]

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図1に、本発明の第1の実施例に係る受波
整相回路を示す。図1(a)に示す如く、短冊状に配列さ
れた振動子により受波された受波信号が、サンプリング
手段1により量子化され、メモリ2に書き込まれる。サ
ンプリング手段1をアナログ−ディジタル変換器とする
と、各チャンネルの受波信号は、サンプリングクロック
S1からSnによってディジタル化され、書込みパルス
W1−Wnによってメモリに書き込まれる。次に、メモ
リ2に書き込まれたデータを、各チャンネルの時間差を
補正するタイミングまたはアドレス指定により、読み出
しパルスR1−Rnによって読み出し、サンプリング間
隔以下の遅延量を遅延処理回路3によって補正し、各チ
ャンネルの位相を合わせて加算器4で加算することによ
り、超音波ビームを形成する。
Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1 shows a wave receiving and phasing circuit according to a first embodiment of the present invention. As shown in FIG. 1A, the received signal received by the transducers arranged in strips is quantized by the sampling means 1 and written in the memory 2. When the sampling means 1 is an analog-digital converter, the received signals of the respective channels are digitized by the sampling clocks S1 to Sn and written in the memory by the write pulses W1-Wn. Next, the data written in the memory 2 is read by the read pulses R1 to Rn at the timing or address designation for correcting the time difference of each channel, and the delay amount less than the sampling interval is corrected by the delay processing circuit 3, and each channel is read. The ultrasonic beams are formed by matching the phases of and adding by the adder 4.

【0007】その後、信号処理回路5によって処理さ
れ、超音波画像として表示される。良好な超音波ビーム
を形成するために、各チャンネルに重み係数W1−Wn
を乗算することが行われる。これは、振動子配列で形成
される口径の形状が矩形であるため生じるサイドローブ
を軽減するために行われるものである。本実施例におい
ては、前述した如く、フォーカス距離に応じて口径の大
きさを変える操作を、前記乗算データを利用して行うも
のである。すなわち、図1(b)に示す如く、フォーカス
距離F1のときにはch3−ch(n−2)を使用し、F2の
ときにはch2−ch(n−1)、F3のときには全chを使用
する。簡単のために、三角重みを与えるものとすると、
図1(c)に示す如く、ch1はF1,F2では重み係数を
0、F3ではaの係数を与える。ch2は、F1で0、F
2でa、F3でbの重みを与える。以下、同様である。
After that, it is processed by the signal processing circuit 5 and displayed as an ultrasonic image. In order to form a good ultrasonic beam, weighting factors W1-Wn are assigned to each channel.
Is multiplied. This is performed in order to reduce side lobes that occur because the shape of the aperture formed by the transducer array is rectangular. In this embodiment, as described above, the operation of changing the size of the aperture according to the focus distance is performed by using the multiplication data. That is, as shown in FIG. 1B, ch3-ch (n-2) is used at the focus distance F1, ch2-ch (n-1) is used at F2, and all ch are used at F3. For simplicity, let's give a triangle weight,
As shown in FIG. 1C, ch1 gives a weighting coefficient of 0 in F1 and F2, and a coefficient of a in F3. ch2 is 0 in F1, F
2 gives a weight, and F3 gives a weight of b. The same applies hereinafter.

【0008】この処理により、本実施例に係る受波整相
回路においては、F1では、ch1,2,(n−1),nが
実質接続されないのと等価になり、口径を小さくできる
ものである。他も同様である。次に、本発明の第2の実
施例に係る受波整相回路を、図2を用いて説明する。本
実施例は、図1に示した実施例の遅延処理回路3におい
て、口径を制御する一つの例である。本実施例は、90
度サンプルし、複素処理する遅延方式の例である。複素
信号の場合には、図2に示す如く、所望の位相回転量θ
の値を実部,虚部信号それぞれに乗算し、図に示す如く
たすき掛けで加算することによって、位相回転を実現で
きる。なお、図2は、一つのチャンネルの基本構成を示
しており、各チャンネルごとに、位相回転量が設定でき
るものである。本実施例においても、第1の実施例と同
様に、乗算データを0にすることで、口径を制御できる
ものである。
By this processing, in the wave-reception phasing circuit according to this embodiment, in F1, it is equivalent to ch1, 2, (n-1), and n being substantially not connected, and the aperture can be reduced. is there. Others are the same. Next, a wave receiving and phasing circuit according to a second embodiment of the present invention will be described with reference to FIG. The present embodiment is one example of controlling the aperture in the delay processing circuit 3 of the embodiment shown in FIG. In this embodiment, 90
This is an example of a delay method that samples once and performs complex processing. In the case of a complex signal, as shown in FIG.
The phase rotation can be realized by multiplying the real part and the imaginary part signals by the value of and adding them by the crossing as shown in the figure. Note that FIG. 2 shows the basic configuration of one channel, and the phase rotation amount can be set for each channel. Also in the present embodiment, the aperture can be controlled by setting the multiplication data to 0 as in the first embodiment.

【0009】図2(b)に、そのシーケンスの一例を示
す。ch1をF3から使用するものとすると、F1,F2
では、φ1の値は、通常はsin(θ)=0なら、cos(θ)=
1か−1であるが、sin(θ),cos(θ)ともに0とする。
この処理により、F1,F2ではch1が実質接続されな
いのと等価になり、口径を小さくできるものである。他
も同様である。次に、本発明の第3の実施例に係る受波
整相回路を、図3を用いて説明する。本実施例は、図1
に示した実施例の遅延処理回路3において、口径を制御
する二番目の例である。本実施例は、粗く量子化された
サンプルデータを、標本化関数を用いて、所望の点を補
間により求めるものである。
FIG. 2B shows an example of the sequence. If ch1 is used from F3, F1, F2
Then, the value of φ1 is usually cos (θ) = if sin (θ) = 0
Although 1 or -1, both sin (θ) and cos (θ) are 0.
By this processing, in F1 and F2, it becomes equivalent to that ch1 is not substantially connected, and the aperture can be reduced. Others are the same. Next, a wave receiving and phasing circuit according to a third embodiment of the present invention will be described with reference to FIG. This embodiment is shown in FIG.
This is a second example of controlling the aperture in the delay processing circuit 3 of the embodiment shown in FIG. In the present embodiment, the roughly quantized sample data is obtained by interpolating a desired point using a sampling function.

【0010】この方式においては、サンプルされた連続
する数点のデータに、それぞれ係数を乗算して加算する
ことによって、遅延したデータを生成する。本実施例
は、4点のデータにより補間する例である。本実施例に
おいても、上述の他の実施例と同様に、乗算データを0
にすることで口径を制御できるものである。図3(b)
に、そのシーケンスの一例を示す。上と同様に、ch1を
F3から使用するものとすると、F1,F2では、その
係数a,b,c,dを0とし、F3から補間用のデータ
a1−3,b1−3,c1−3,d1−3を与えるもの
である。この処理により、F1,F2では、ch1が実質
接続されないのと等価になり、口径を小さくできるもの
である。他も同様である。
In this method, delayed data is generated by multiplying each sampled data of several consecutive points by a coefficient and adding the coefficient. The present embodiment is an example in which interpolation is performed using data of four points. Also in this embodiment, the multiplication data is set to 0 as in the other embodiments described above.
The diameter can be controlled by setting. Figure 3 (b)
Shows an example of the sequence. Similarly to the above, if ch1 is used from F3, the coefficients a, b, c, and d are set to 0 in F1 and F2, and interpolation data a1-3, b1-3, and c1-3 are calculated from F3. , D1-3 are given. By this processing, in F1 and F2, it is equivalent to that ch1 is not substantially connected, and the aperture can be reduced. Others are the same.

【0011】次に、本発明の第4の実施例に係る受波整
相回路を、図4を用いて説明する。本実施例は、受波信
号に参照波を乗算し、周波数移動する構成である。本実
施例は、アナログ周波数移動の例である。一般に、AD
コンバータの周波数を低く押えるために上記操作が行わ
れる。なお、ディジタル化の後、ディジタル周波数移動
も行われることがあり、どちらの場合にも対応できるも
のである。本実施例においても、上述の他の実施例と同
様に、乗算データを0にすることで口径を制御できるも
のである。図4(b)に、そのシーケンスの一例を示す。
ch1をF4から使用するものとすると、F1,F2,F
3では、その参照波の振幅を0とするか、入力しない。
F4から振幅を1とする。
Next, a wave receiving and phasing circuit according to a fourth embodiment of the present invention will be described with reference to FIG. In the present embodiment, the received signal is multiplied by the reference wave to shift the frequency. This embodiment is an example of analog frequency shift. In general, AD
The above operation is performed in order to keep the frequency of the converter low. It should be noted that, after digitization, digital frequency shift may be performed, and either case can be dealt with. Also in this embodiment, as in the other embodiments described above, the aperture can be controlled by setting the multiplication data to 0. FIG. 4B shows an example of the sequence.
If ch1 is used from F4, F1, F2, F
In 3, the amplitude of the reference wave is set to 0 or is not input.
The amplitude is set to 1 from F4.

【0012】このときの参照波の位相は、全チャンネル
同相でもよいし、サンプリング時間未満の遅延を参照波
の位相差で行う場合は、その遅延を実現する位相差で与
えるものである。また、第1の実施例1に示した振幅重
みを、参照波の振幅で実現することもできる。この処理
により、F1,F2,F3では、ch1が実質接続されな
いのと等価になり、口径を小さくできるものである。他
も同様である。次に、本発明の第5の実施例に係る受波
整相回路を、図5を用いて説明する。本実施例は、図1
に示した実施例の加算器4において、口径を制御する実
施例である。
The phase of the reference wave at this time may be the same in all channels, or when the delay of less than the sampling time is made by the phase difference of the reference wave, it is given by the phase difference realizing the delay. The amplitude weight shown in the first embodiment can be realized by the amplitude of the reference wave. By this processing, in F1, F2, and F3, it becomes equivalent to that ch1 is not substantially connected, and the aperture can be reduced. Others are the same. Next, a wave receiving and phasing circuit according to a fifth embodiment of the present invention will be described with reference to FIG. This embodiment is shown in FIG.
This is an example in which the aperture is controlled in the adder 4 of the example shown in FIG.

【0013】ディジタル加算においては、データの同期
をとるためにラッチ回路が挿入される。そこで、本ラッ
チ回路にリセット機能を有するものを用いて、遅延され
たデータが加算器4に入力されても、ラッチをリセット
状態に保つことで、加算器4の入力データを0に保持で
きる。本実施例は、この操作によって口径を制御するも
のである。図5(b)に、そのシーケンスの一例を示す。
ch1をF3から使用するものとすると、F1,F2,で
はch1のラッチをリセット状態にし、F3から動作状態
とすることによって、F1,F2では、ch1が実質接続
されないのと等価になり、口径を小さくできるものであ
る。他も同様である。
In digital addition, a latch circuit is inserted to synchronize data. Therefore, even if the delayed data is input to the adder 4 by using this latch circuit having a reset function, the input data of the adder 4 can be held at 0 by keeping the latch in the reset state. In this embodiment, the diameter is controlled by this operation. FIG. 5B shows an example of the sequence.
Assuming that ch1 is used from F3, by setting the latch of ch1 to the reset state in F1 and F2 and operating from F3, it becomes equivalent to ch1 not being connected in F1 and F2, and the aperture is It can be made smaller. Others are the same.

【0014】なお、ここでは、加算器入力のラッチを用
いて説明したが、信号経路にあるラッチであれば同様の
構成・作用が可能である。上記各実施例においては、A
Dコンバータのサンプルクロック,メモリへの書き込み
・メモリからの読み出しは、口径を変えることを考慮せ
ずに、全口径を用いた制御としても、口径制御ができる
ものである。また、実部信号の処理について述べている
例においても、虚部を含めた複素処理に適応できること
も言うまでもない。次に、本発明の第6の実施例につい
て、図6により説明する。メモリによる遅延方法とし
て、FIFOとアドレスを指定する方法とがある。FI
FOを用いた場合、各チャンネルに関して、最初に必要
とするデータを取り込むまで書き込みパルスを与えず、
ビームを形成する際の最大遅延時間以上経過してから、
読出しパルスを与える。
It should be noted that although the description has been given here using the latch of the adder input, the same configuration and operation are possible if the latch is in the signal path. In each of the above embodiments, A
The sample clock of the D converter, the writing to the memory, and the reading from the memory can control the aperture even if control is performed using the entire aperture without considering the aperture change. Further, it goes without saying that even in the example in which the processing of the real part signal is described, it can be applied to the complex processing including the imaginary part. Next, a sixth embodiment of the present invention will be described with reference to FIG. As a delay method using a memory, there are a FIFO method and a method of designating an address. FI
When FO is used, a write pulse is not given to each channel until the required data is first fetched,
After more than the maximum delay time when forming the beam,
Give a read pulse.

【0015】図6(a)においては、横軸はサンプリング
時刻tを、縦軸は各chを示し、a,b,c,・・・・は、フ
ォーカス点からの受波信号を示している。各chの同じア
ルファベット同士のデータを加算することを意味する。
図6(b)は、各チャンネルのメモリ2の内容を示してい
る。ch1のW1は、t=5から印加される。従って、各
チャンネルのメモリのアドレス1に、すべてのaが書き
込まれる。ここで、最大遅延(この場合は、tdmax=
4)経ってから、つまり、t=6から読出しパルスを各
チャンネルに与えて、一斉に読み出すことで、全チャン
ネルの位相を揃えることができる。ここで、ch1はt=
7から使用するものと仮定すると、ch1の書き込みパル
スはt=7から与え、読み出しパルスはt=8から与え
ることになる。
In FIG. 6A, the horizontal axis represents the sampling time t, the vertical axis represents each channel, and a, b, c, ... Represent the received signals from the focus point. . This means adding data of the same alphabet for each channel.
FIG. 6B shows the contents of the memory 2 of each channel. W1 of ch1 is applied from t = 5. Therefore, all a's are written at address 1 of the memory of each channel. Here, the maximum delay (in this case, tdmax =
4) After that, that is, by giving a read pulse to each channel from t = 6 and reading them all at once, the phases of all the channels can be aligned. Here, ch1 is t =
Assuming that it is used from 7, the write pulse of ch1 is given from t = 7, and the read pulse is given from t = 8.

【0016】図6(b)のch1のメモリのアドレス1に、
t=7の値cが書き込まれる。ch5においては、t=6
から読み出されるので、ch1がt=8でアドレス1を読
み出すとき、ch5はアドレス3の値cが出力される。t
=6,7では、ch1以外は、図6(b)の値が出力されて
いることから、使用しない口径ch1のデータのみを使用
開始まで0とでき、可変口径が実現できる。次に、RA
M等の、アドレスを指定できるメモリを使用する場合に
ついて説明する。本実施例においては、書き込みは、全
チャンネル一斉にアドレス0からはじめ、読み出しを最
大遅延以上経過してから、全チャンネル一斉に、開始ア
ドレスを遅延時間に合わせて設定して、読み出すことに
よって、各チャンネルの位相あわせを行うものである。
At address 1 of the memory of ch1 of FIG. 6 (b),
The value c of t = 7 is written. In ch5, t = 6
Therefore, when ch1 reads address 1 at t = 8, ch5 outputs the value c of address 3. t
= 6 and 7, since the values of FIG. 6B are output except for ch1, only the data of the unused caliber ch1 can be set to 0 until the start of use, and the variable caliber can be realized. Next, RA
The case of using a memory such as M that can specify an address will be described. In the present embodiment, writing is started from address 0 all channels at once, and after reading a maximum delay or more, the start address is set to all channels all at once according to the delay time, and reading is performed. The phase of the channels is adjusted.

【0017】この場合には、図7に示す如く、サンプル
順番とメモリアドレスが一致している。図中、×は使用
しないデータが書き込まれていることを示している。前
述の各実施例と同様に、各チャンネルの同じアルファベ
ットが、足しあわせるべきデータである。読み出しは、
ch1ではアドレスを5に設定し、ch2では4にという具
合に設定して、t=6から読み出しを、全チャンネル一
斉に開始することで、全チャンネルの遅延を実現でき
る。ここで、可変口径を行う場合、例えば、ch1は、t
=7から使用するものと仮定すると、アドレスを7に設
定して、読み出しパルスをt=8から与えることによ
り、使用しない口径のデータを0にできる。この操作に
よって可変口径を実現できる。
In this case, as shown in FIG. 7, the sampling order matches the memory address. In the figure, x indicates that unused data is written. Similar to the above-mentioned embodiments, the same alphabet in each channel is the data to be added. Read out
By setting the address to 5 for ch1 and to 4 for ch2 and starting reading from all the channels simultaneously from t = 6, the delay of all channels can be realized. Here, when performing variable aperture, for example, ch1 is t
Assuming that the data is used from = 7, by setting the address to 7 and applying the read pulse from t = 8, the data of the aperture not used can be set to 0. A variable aperture can be realized by this operation.

【0018】なお、上記実施例は、本発明の一例を示し
たものであり、本発明はこれに限定されるべきものでは
ないことは言うまでもないことである。例えば、図7に
示した構成においても、上と同様に、ADコンバータの
サンプリングクロックを与えないことによっても実現で
きること等である。
It is needless to say that the above embodiment shows an example of the present invention, and the present invention should not be limited to this. For example, the configuration shown in FIG. 7 can also be realized by not applying the sampling clock of the AD converter as in the above.

【0019】[0019]

【発明の効果】以上、詳細に説明した如く、本発明によ
れば、ディジタル整相における可変口径において雑音を
低減することが可能な、受波整相回路を実現できるとい
う顕著な効果を奏するものである。より具体的には、超
音波受波信号をディジタル変換してから、使用しない口
径に値するチャンネルの乗算データを0にするか、ラッ
チ出力を0にするか、または、メモリへの書き込み・読
み出しクロック、あるいは、ADコンバータのサンプル
クロックを制御することによってもメモリの出力を0に
することができるため、雑音等の無い0レベルの信号を
出力することができる。
As described above in detail, according to the present invention, it is possible to realize a wave receiving and phasing circuit capable of reducing noise in a variable aperture in digital phasing. Is. More specifically, after the ultrasonic wave reception signal is digitally converted, the multiplication data of the channel which is not used is set to 0, the latch output is set to 0, or the writing / reading clock to the memory is set. Alternatively, since the output of the memory can be set to 0 by controlling the sample clock of the AD converter, it is possible to output a 0 level signal without noise.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1の実施例に係る重み乗算回路を有する構成
例を示す図である。
FIG. 1 is a diagram illustrating a configuration example including a weight multiplication circuit according to a first embodiment.

【図2】第2の実施例に係る複素信号を用いて位相回転
する構成例を示す図である。
FIG. 2 is a diagram showing a configuration example of performing phase rotation using a complex signal according to a second embodiment.

【図3】第3の実施例に係る係数を乗算し補間する構成
例を示す図である。
FIG. 3 is a diagram showing a configuration example of multiplying and interpolating a coefficient according to a third embodiment.

【図4】第4の実施例に係る周波数移動を行う構成例を
示す図である。
FIG. 4 is a diagram illustrating a configuration example for performing frequency shift according to a fourth embodiment.

【図5】第5の実施例に係るラッチを有する構成例を示
す図である。
FIG. 5 is a diagram showing a configuration example having a latch according to a fifth embodiment.

【図6】第6の実施例に係るFIFOで実現する構成例
を示す図である。
FIG. 6 is a diagram showing a configuration example realized by a FIFO according to a sixth embodiment.

【図7】第7の実施例に係るRAMで実現する構成例を
示す図である。
FIG. 7 is a diagram showing a configuration example realized by a RAM according to a seventh embodiment.

【図8】従来例を示す図である。FIG. 8 is a diagram showing a conventional example.

【符号の説明】[Explanation of symbols]

1 ADコンバータ 2 メモリ 3 遅延処理回路 4 加算器 5 信号処理回路 6 振動子 1 AD converter 2 memory 3 delay processing circuit 4 adder 5 signal processing circuit 6 oscillator

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 配列された超音波振動子の位相を制御し
て超音波ビームを送受波し、被検体の断層像を得る超音
波装置であって、前記超音波振動子の各々からの受波信
号をディジタル信号に変換して遅延を与える手段と、少
なくとも一つの乗算手段とを有し、各チャンネルの出力
を加算して超音波受波信号を得る超音波装置において前
記乗算手段の乗算データをゼロにして、使用しないチャ
ンネルの受波信号をゼロにし、他のチャンネルの出力信
号と加算することにより、フォーカス深さに応じて使用
する口径の大きさを変化させることを特徴とする超音波
装置の受波整相回路。
1. An ultrasonic device for transmitting and receiving an ultrasonic beam by controlling the phases of arrayed ultrasonic vibrators to obtain a tomographic image of a subject, the ultrasonic device receiving ultrasonic waves from each of the ultrasonic vibrators. In the ultrasonic device, which has means for converting a wave signal into a digital signal to give a delay and at least one multiplying means, and adds outputs of respective channels to obtain an ultrasonic wave reception signal, multiplication data of the multiplying means Is set to zero, the received signal of the unused channel is set to zero, and it is added to the output signals of other channels to change the size of the aperture used according to the focus depth. Receiving and phasing circuit of equipment.
【請求項2】 配列された超音波振動子の位相を制御し
て超音波ビームを送受波し、被検体の断層像を得る超音
波装置であって、前記超音波振動子の各々からの受波信
号をディジタル信号に変換して遅延を与える手段と、前
記受波信号に重みを乗算する手段とを有する超音波装置
において、前記重み乗算の各々の係数をゼロにして、使
用しないチャンネルの受波信号をゼロにし、他のチャン
ネルの出力信号と加算することにより、フォーカス深さ
に応じて使用する口径の大きさを変化させることを特徴
とする超音波装置の受波整相回路。
2. An ultrasonic device for transmitting and receiving an ultrasonic beam by controlling the phases of arrayed ultrasonic vibrators to obtain a tomographic image of a subject, the ultrasonic device receiving ultrasonic waves from each of the ultrasonic vibrators. In an ultrasonic device having means for converting a wave signal into a digital signal to give a delay and means for multiplying the received signal by a weight, each coefficient of the weight multiplication is set to zero, and an unused channel is received. A wave phasing circuit for an ultrasonic device, wherein the size of the aperture used is changed according to the focus depth by making the wave signal zero and adding it to the output signals of other channels.
【請求項3】 配列された超音波振動子の位相を制御し
て超音波ビームを送受波し、被検体の断層像を得る超音
波装置であって、前記超音波振動子の各々からの受波信
号をディジタル信号に変換して遅延を与える手段と、前
記受波信号に参照波を乗算し周波数をシフトする手段と
を有する超音波装置において、前記参照波の各々の使用
しない口径部の振幅をゼロにすることによって、使用し
ないチャンネルの受波信号をゼロにし、他のチャンネル
の出力信号と加算することにより、フォーカス深さに応
じて使用する口径の大きさを変化させることを特徴とす
る超音波装置の受波整相回路。
3. An ultrasonic device for transmitting and receiving an ultrasonic beam by controlling the phases of arrayed ultrasonic vibrators to obtain a tomographic image of a subject, the ultrasonic device receiving ultrasonic waves from each of the ultrasonic vibrators. In an ultrasonic device having means for converting a wave signal into a digital signal to give a delay, and means for multiplying the received signal by a reference wave to shift the frequency, the amplitude of an unused diameter portion of each of the reference waves Is set to zero, the received signal of the unused channel is set to zero, and by adding it to the output signals of other channels, the size of the aperture used is changed according to the focus depth. Receiving and phasing circuit of ultrasonic device.
【請求項4】 配列された超音波振動子の位相を制御し
て超音波ビームを送受波し、被検体の断層像を得る超音
波装置であって、前記超音波振動子の各々からの受波信
号をサンプリングしディジタル信号に変換して遅延を与
える手段と、前記受波信号の前記サンプリング間隔より
小さい遅延量を補間演算による内挿によって得る手段と
を有する超音波装置において、前記補間演算手段の各々
の乗算係数をゼロにすることによって、使用しないチャ
ンネルの受波信号をゼロにし、他のチャンネルの出力信
号と加算することにより、フォーカス深さに応じて使用
する口径の大きさを変化させることを特徴とする超音波
装置の受波整相回路。
4. An ultrasonic device for transmitting and receiving an ultrasonic beam by controlling the phases of arrayed ultrasonic vibrators to obtain a tomographic image of a subject, the ultrasonic device receiving ultrasonic waves from each of the ultrasonic vibrators. In the ultrasonic device, the interpolation calculation means includes means for sampling the wave signal and converting it into a digital signal to give a delay, and means for obtaining a delay amount smaller than the sampling interval of the received signal by interpolation by interpolation calculation. By setting each multiplication coefficient of 0 to 0, the received signal of the unused channel is set to 0, and by adding it to the output signals of other channels, the size of the aperture to be used is changed according to the focus depth. An ultrasonic wave receiving and phasing circuit for an ultrasonic device.
【請求項5】 配列された超音波振動子の位相を制御し
て超音波ビームを送受波し、被検体の断層像を得る超音
波装置であって、前記超音波振動子の各々からの受波信
号を複素サンプリングして遅延を与える手段と、位相回
転データを乗算することにより位相整合をとる手段とを
有する超音波装置において、前記位相整合手段の位相回
転データの各々の振幅をゼロにすることによって、使用
しないチャンネルの受波信号をゼロにし、他のチャンネ
ルの出力信号と加算することにより、フォーカス深さに
応じて使用する口径の大きさを変化させることを特徴と
する超音波装置の受波整相回路。
5. An ultrasonic device for transmitting and receiving an ultrasonic beam by controlling the phases of arrayed ultrasonic vibrators to obtain a tomographic image of a subject, the ultrasonic device receiving ultrasonic waves from each of the ultrasonic vibrators. In an ultrasonic device having means for complexly sampling a wave signal to give a delay and means for performing phase matching by multiplying phase rotation data, each amplitude of the phase rotation data of the phase matching means is made zero. By setting the received signals of the unused channels to zero and adding them to the output signals of the other channels, the size of the aperture to be used is changed according to the focus depth. Receiving and phasing circuit.
【請求項6】 配列された超音波振動子の位相を制御し
て超音波ビームを送受波し、被検体の断層像を得る超音
波装置であって、前記超音波振動子の各々からの受波信
号をサンプリングして遅延を与える手段と、各チャンネ
ルの出力信号を加算することにより超音波ビームを形成
する超音波装置において、前記遅延出力の各々にラッチ
を備え、該ラッチをリセット状態にすることにより、使
用しないチャンネルの受波信号をゼロにし、他のチャン
ネルの出力信号と加算することにより、フォーカス深さ
に応じて使用する口径の大きさを変化させる行うことを
特徴とする超音波装置の受波整相回路。
6. An ultrasonic device for transmitting and receiving an ultrasonic beam by controlling the phases of arrayed ultrasonic vibrators to obtain a tomographic image of a subject, the ultrasonic device receiving ultrasonic waves from each of the ultrasonic vibrators. In an ultrasonic device for forming an ultrasonic beam by adding output signals of respective channels and means for delaying by sampling a wave signal, each delay output is provided with a latch, and the latch is put into a reset state. By setting the received signal of the unused channel to zero and adding it to the output signals of the other channels, the size of the aperture to be used is changed according to the focus depth. Receiving wave phasing circuit.
【請求項7】 配列された超音波振動子の位相を制御し
て超音波ビームを送受波し、被検体の断層像を得る超音
波装置であって、少なくとも、前記超音波振動子の各々
からの受波信号をサンプリングし、メモリに書き込み・
読み出すことによって遅延を与える手段を有する超音波
装置において、前記メモリの各々の書き込みパルスまた
は読み出しパルスを与えないことにより、使用しないチ
ャンネルの受波信号をゼロにし、他のチャンネルの出力
信号と加算することによって、フォーカス深さに応じて
使用する口径の大きさを変化させることを特徴とする超
音波装置の受波整相回路。
7. An ultrasonic device for transmitting and receiving an ultrasonic beam by controlling the phases of arrayed ultrasonic vibrators to obtain a tomographic image of a subject, wherein at least one of the ultrasonic vibrators is provided. The received signal of is sampled and written to the memory.
In an ultrasonic device having means for giving a delay by reading, by not giving a write pulse or a read pulse for each of the memories, the received signal of an unused channel is made zero and is added to the output signals of other channels. By so doing, the size of the aperture to be used is changed according to the focus depth.
【請求項8】 配列された超音波振動子の位相を制御し
て超音波ビームを送受波し、被検体の断層像を得る超音
波装置であって、少なくとも、前記超音波振動子の各々
からの受波信号をサンプリングして遅延を与える手段を
有する超音波装置において、前記サンプリング手段の各
々のサンプリングクロックを与えないことにより、使用
しないチャンネルの受波信号をゼロにし、他のチャンネ
ルの出力信号と加算することによって、フォーカス深さ
に応じて使用する口径の大きさを変化させることを特徴
とする超音波装置の受波整相回路。
8. An ultrasonic device for controlling a phase of arrayed ultrasonic transducers to transmit and receive ultrasonic beams to obtain a tomographic image of a subject, wherein at least each of the ultrasonic transducers is provided. In the ultrasonic device having means for sampling the received signal and delaying the received signal, the receiving signals of the unused channels are made zero by not supplying the sampling clock of each of the sampling means, and the output signals of the other channels. The wave phasing circuit of the ultrasonic device, wherein the size of the aperture used is changed according to the focus depth.
JP15339894A 1994-07-05 1994-07-05 Receiving phasing circuit of ultrasonic equipment Expired - Fee Related JP3498862B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15339894A JP3498862B2 (en) 1994-07-05 1994-07-05 Receiving phasing circuit of ultrasonic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15339894A JP3498862B2 (en) 1994-07-05 1994-07-05 Receiving phasing circuit of ultrasonic equipment

Publications (2)

Publication Number Publication Date
JPH0819537A true JPH0819537A (en) 1996-01-23
JP3498862B2 JP3498862B2 (en) 2004-02-23

Family

ID=15561629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15339894A Expired - Fee Related JP3498862B2 (en) 1994-07-05 1994-07-05 Receiving phasing circuit of ultrasonic equipment

Country Status (1)

Country Link
JP (1) JP3498862B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001099913A (en) * 1999-09-29 2001-04-13 Furuno Electric Co Ltd Method of forming reception beam, device for forming reception beam, and matched filter
JP2006187667A (en) * 1994-08-05 2006-07-20 Acuson Corp Receiving beam generator
JP2007135953A (en) * 2005-11-21 2007-06-07 Aloka Co Ltd Receiving circuit of ultrasonograph
WO2014208803A1 (en) * 2013-06-28 2014-12-31 알피니언메디칼시스템 주식회사 Ultrasonic probe enabling multiple selections through various focusings and ultrasonic image diagnostic apparatus having same
WO2016167131A1 (en) * 2015-04-17 2016-10-20 株式会社ソシオネクスト Ultrasonic examination device, and control method for ultrasonic examination device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006187667A (en) * 1994-08-05 2006-07-20 Acuson Corp Receiving beam generator
JP2001099913A (en) * 1999-09-29 2001-04-13 Furuno Electric Co Ltd Method of forming reception beam, device for forming reception beam, and matched filter
JP2007135953A (en) * 2005-11-21 2007-06-07 Aloka Co Ltd Receiving circuit of ultrasonograph
WO2014208803A1 (en) * 2013-06-28 2014-12-31 알피니언메디칼시스템 주식회사 Ultrasonic probe enabling multiple selections through various focusings and ultrasonic image diagnostic apparatus having same
WO2016167131A1 (en) * 2015-04-17 2016-10-20 株式会社ソシオネクスト Ultrasonic examination device, and control method for ultrasonic examination device
JP2016202355A (en) * 2015-04-17 2016-12-08 株式会社ソシオネクスト Ultrasonic inspection device and control method of ultrasonic inspection device
US11000260B2 (en) 2015-04-17 2021-05-11 Socionext Inc. Ultrasonic imaging apparatus and method of controlling ultrasonic imaging apparatus

Also Published As

Publication number Publication date
JP3498862B2 (en) 2004-02-23

Similar Documents

Publication Publication Date Title
US5844139A (en) Method and apparatus for providing dynamically variable time delays for ultrasound beamformer
EP0224014B1 (en) Variable focusing in ultrasound imaging using non-uniform sampling
KR100280197B1 (en) Ultrasonic Signal Concentration Method and Apparatus in Ultrasonic Imaging System
US4974211A (en) Digital ultrasound system with dynamic focus
KR100355719B1 (en) Ultrasound receive beamforming apparatus using multi-tier delay devices
JPH0679606B2 (en) Method and apparatus for delaying ultrasonic signal
US6122223A (en) Ultrasonic transmit waveform generator
US5477859A (en) Ultrasound imaging system having spatial filtering preprocessor
JP2770391B2 (en) Ultrasound imaging device
US5831168A (en) Ultrasound signal processor
JPH10293171A (en) Ultrasonic beam forming device
US5591911A (en) Ultrasound signal processor
US5088496A (en) Ultrasonic echography apparatus utilizing a digital device for forming channels, in the receiving mode
EP0959368B1 (en) Bandwidth sampling technique for digital focusing in array imaging systems
KR100947822B1 (en) Ultrasound diagnosis system and method for outputting digital signal
JP3498862B2 (en) Receiving phasing circuit of ultrasonic equipment
JP3584328B2 (en) Ultrasound diagnostic equipment
US5515727A (en) Ultrasound signal processor
US5935070A (en) Method and apparatus for delaying ultrasound signals
JP3600994B2 (en) Ultrasound diagnostic equipment
JPH06313764A (en) Ultrasonic signal processor
US4413332A (en) Scanning beamformer for a very high resolution circular arc sonar
GB2192061A (en) A phased array sonar system
KR0162735B1 (en) Ultrasound signal processor
JP3620953B2 (en) Ultrasonic diagnostic equipment

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees