JPH0817016B2 - Disk unit - Google Patents

Disk unit

Info

Publication number
JPH0817016B2
JPH0817016B2 JP1021307A JP2130789A JPH0817016B2 JP H0817016 B2 JPH0817016 B2 JP H0817016B2 JP 1021307 A JP1021307 A JP 1021307A JP 2130789 A JP2130789 A JP 2130789A JP H0817016 B2 JPH0817016 B2 JP H0817016B2
Authority
JP
Japan
Prior art keywords
acceleration
signal
seek
speed
ecc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1021307A
Other languages
Japanese (ja)
Other versions
JPH02201783A (en
Inventor
徹 篠原
修一 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1021307A priority Critical patent/JPH0817016B2/en
Priority to US07/460,651 priority patent/US5204932A/en
Priority to AU47775/90A priority patent/AU613819B2/en
Priority to EP94201278A priority patent/EP0622783B1/en
Priority to EP90300171A priority patent/EP0378329B1/en
Priority to EP94201273A priority patent/EP0614174B1/en
Priority to DE69024670T priority patent/DE69024670T2/en
Priority to DE69032602T priority patent/DE69032602T2/en
Priority to DE69032731T priority patent/DE69032731T2/en
Priority to KR909000224A priority patent/KR930009422B1/en
Publication of JPH02201783A publication Critical patent/JPH02201783A/en
Priority to AU87719/91A priority patent/AU641823B2/en
Publication of JPH0817016B2 publication Critical patent/JPH0817016B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Linear Motors (AREA)
  • Moving Of Head For Track Selection And Changing (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention 【概要】【Overview】

本発明は、目標速度と実速度との差分に応じたシーク
電流をボイスコイルモータに流して速度制御するサーボ
回路を備えたディスク装置に関し、 ディファレンス量が小さくとも加速電流を良好に立ち
上げて高速化することを目的とし、 シークスタート時の加速段階で差信号に加速用の所定
値を強制的に加算する加速手段をサーボループ内に設け
る。
The present invention relates to a disk device equipped with a servo circuit that controls a speed by applying a seek current according to a difference between a target speed and an actual speed to a voice coil motor, and can favorably raise an acceleration current even if a difference amount is small. For the purpose of increasing the speed, an accelerating means for forcibly adding a predetermined value for acceleration to the difference signal at the acceleration stage at the seek start is provided in the servo loop.

【産業上の利用分野】[Industrial applications]

本発明は、目標速度と実速度との差分に応じたシーク
電流をボイスコイルモータに流してヘッドキャリッジを
目標トラック位置に向けて速度制御するサーボ回路を備
えたディスク装置に関する。 近年、ディスク装置でヘッドを目標トラック位置に移
動停止するシークアクセスの高速化が進んでおり、この
ようなシークアクセスの高速化に伴い、ヘッドを隣接す
るトラック位置に移動する所謂1ディファレンスシーク
のアクセスについても著しい高速化が要求され、この1
ディファレンスシークの高速化に見合った応答性の高い
サーボ回路が要求される。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a disk device provided with a servo circuit that controls a speed of a head carriage toward a target track position by passing a seek current according to a difference between a target speed and an actual speed to a voice coil motor. In recent years, the speed of seek access for moving the head to a target track position in a disk device is increasing, and with the increase in the speed of seek access, a so-called 1-difference seek for moving the head to an adjacent track position is performed. Access is also required to be significantly faster,
A highly responsive servo circuit that matches the speed of the difference seek is required.

【従来技術】[Prior art]

従来、ボイスコイルモータによるヘッドキャリッジの
駆動でヘッドを目標トラック位置に移動停止させるため
のディスク装置のサーボ回路にあっては、シークスター
トで目標トラックに対する現在トラック位置とのディフ
ァレンス量に応じて目標速度を発生し、この目標速度と
実速度との差分に応じたシーク電流をボイスコイルモー
タに供給する速度制御用のサーボループを備えている。 ここで目標速度は所定ディファレンス量以上では所定
の最大速度レベルを保ち、所定ディファレンス量以下に
あっては、例えばディファレンス量の平方値に比例して
減少する特性をもち、1ディファレンス量で目標速度は
最低速度レベルになる。
Conventionally, in a servo circuit of a disk device for stopping and moving a head to a target track position by driving a head carriage with a voice coil motor, a seek start is performed in accordance with a difference amount between a target track and a current track position. A speed control servo loop for generating a speed and supplying a seek current according to the difference between the target speed and the actual speed to the voice coil motor is provided. Here, the target speed keeps a predetermined maximum speed level above a predetermined difference amount, and when the target speed is below a predetermined difference amount, for example, it has a characteristic of decreasing in proportion to the square value of the difference amount. The target speed is at the minimum speed level.

【発明が解決しようとする課題】[Problems to be Solved by the Invention]

しかしながら、このようなディスク装置のサーボ回路
にあっては、シーク開始時にディファレンス量で決まる
目標速度と実速度との差分に応じたシーク電流を流して
加速することから、1ディファレンスシークのように目
標速度レベルが非常に小さい場合には、ボイスコイルモ
ータに流す加速電流の立ち上がりが悪くなる。 即ち、第5図に示すように、1ディファレンスシーク
にあっては、時刻t1のシークスタートでシーク電流が流
れ始めて実速度が出ると、目標速度レベルが非常に小さ
いために実速度と目標速度の差分がなくなってシーク電
流が抑え込まれ、その結果、加速時のシーク電流は三角
形となり、加速電流の立ち上がりが悪化して1ディファ
レンスシークのアクセスタイムが長くなる問題があっ
た。 本発明は、このような従来の問題点に鑑みてなされた
もので、ディファレンス量が小さくとも加速電流を良好
に立ち上げて高速アクセスを実現するディスク装置を提
供することを目的とする。
However, in the servo circuit of such a disk device, a seek current corresponding to the difference between the target speed determined by the difference amount and the actual speed is applied at the start of the seek to accelerate the seek current. When the target speed level is extremely small, the rise of the acceleration current flowing through the voice coil motor becomes worse. That is, as shown in FIG. 5, in one difference seek, when the seek current starts to flow at the seek start at time t1 and the actual speed comes out, the actual speed and the target speed are very small because the target speed level is very small. There is a problem that the seek current at the time of acceleration becomes a triangle, the rise of the acceleration current is deteriorated, and the access time of one difference seek becomes long as a result of there being no difference. The present invention has been made in view of such conventional problems, and an object of the present invention is to provide a disk device that realizes high-speed access by favorably raising the acceleration current even if the difference amount is small.

【課題を解決するための手段】[Means for Solving the Problems]

第1図は本発明の原理説明図である。 まず本発明は、目標速度E1と実速度E2の差信号ΔEに
応じたシーク電流をボイスコイルモータ10に供給してヘ
ッドキャリジ12を目標トラック位置に向けて速度制御す
るサーボループを備えたディスク装置のサーボ回路を対
象とする。 このようなサーボ回路について本発明にあっては、加
速用の所定値Eccを発生する加速値発生手段と、サーボ
ループの差信号ΔEを入力した加算点16に、加速用の所
定値Eccを選択的に供給する切替手段18と、加速段階で
差信号ΔEが零となることで加速終了を検出する加速終
了検出手段と、シークスタート時に切替手段18をオンし
て加算点16に加速用の所定値(Ecc)を供給し、加速終
了検出手段による加速終了検出で切替手段18をオフして
加算点に対する加速用の所定値(Ecc)の供給を停止す
る切替制御手段とを設けたことを特徴とする。
FIG. 1 is an explanatory view of the principle of the present invention. First, the present invention provides a disk device having a servo loop for supplying a seek current corresponding to a difference signal ΔE between a target speed E1 and an actual speed E2 to a voice coil motor 10 to control a speed of a head carriage 12 toward a target track position. The servo circuit of is targeted. Regarding such a servo circuit, in the present invention, the predetermined value Ecc for acceleration is selected at the addition point 16 to which the acceleration signal generating means for generating the predetermined value Ecc for acceleration and the difference signal ΔE of the servo loop are input. Switching means 18 for supplying the electric power, an acceleration end detecting means for detecting the end of acceleration when the difference signal ΔE becomes zero in the acceleration stage, and a switching means 18 is turned on at the time of seek start to turn the addition point 16 to a predetermined acceleration point. A switching control means for supplying a value (Ecc) and turning off the switching means 18 upon detection of the acceleration end by the acceleration end detection means to stop the supply of the predetermined value (Ecc) for acceleration to the addition point is provided. And

【作用】[Action]

このような構成を備えた本発明のディスク装置にあっ
ては、目標速度レベルが非常に小さい1ディファレンス
シークであっても、目標速度と実速度の差分と無関係に
強制的に加速用の所定値がサーボループに加算されるた
め、加速期間においてシーク電流は速やかに飽和レベル
に立ち上がることができ、充分な加速電流を流すことが
できるため1ディファレンシークのアクセスタイムを大
幅に短縮してディスク装置の高速化要求に対応できる。
In the disk device of the present invention having such a configuration, even if the target velocity level is one difference seek with a very small target velocity level, the predetermined velocity for acceleration is forcibly irrelevant regardless of the difference between the target velocity and the actual velocity. Since the value is added to the servo loop, the seek current can quickly rise to the saturation level during the acceleration period, and a sufficient acceleration current can be passed, so the access time for one differential seek is greatly shortened. It is possible to meet the demand for high-speed equipment.

【実施例】【Example】

第2図は本発明の一実施例を示した実施例構成図であ
る。 第2図において、22はコントロールロジックを構成す
るMPUであり、上位装置からのアクセスを受けた際にシ
ーク動作のための目標速度データをこのときのヘッド現
在位置と目標トラック位置とに基づいて発生し、また目
標トラック方向に応じてフォワード指令信号C1又はリバ
ース指令信号C2を出力する。24は目標速度発生回路であ
り、MPU22からのフォワード又はリバースに対応した目
標速度データをDAコンバータよりアナログ信号電圧に変
換し、フォワード制御の際にはフォワード指令信号C1に
よりオンした切替スイッチ26-1を介してフォワード用の
目標速度信号を発生し、またリバース制御時にあっては
リバース指令信号C2によりオンした切替スイッチ26-2を
介してリバース制御用の目標速度信号を出力する。 28はベロシティエラーアンプであり、目標速度発生回
路24からのフォワード用又はリバース用の目標速度電圧
E1を抵抗R1又はR2を介して入力し、抵抗R3を介して入力
した実速度E2との差信号ΔEを求め、帰還回路にコンデ
ンサC1及び抵抗R4を接続したアンプ30により増幅した差
信号ΔEを発生する。ベロシティエラーアンプ28の出力
は速度制御/位置制御切替回路32に入力される。 速度制御/位置制御切替回路32には、ベロシティエラ
ーアンプ28の出力を入力する切替スイッチ34-1と、不図
示の位置信号発生回路からの位置信号を入力する切替ス
イッチ34-2が設けられ、切替スイッチ34-1はMPU22から
のコアース信号(速度制御信号)によりオンされ、一
方、切替スイッチ34-2はMPU22からのファイン信号(位
置制御信号)により制御される。即ち、シークスタート
から目標トラックに対するディファレンス量が零になる
までの間、コアース信号が有効となって切替スイッチ34
-1がオンすることで速度制御が行なわれ、ディファレン
ス量が零になると、ファイン信号が有効となって切替ス
イッチ34-2のオンに切替わり、目標トラック上にヘッド
を保つ位置制御に切替わる。 切替スイッチ34-1,34-2の出力は抵抗R8,R9を介して共
通接続され、帰還抵抗R10及び入力抵抗R11を備えたアン
プ36に入力され、アンプ36を介して次段のパワーアンプ
38に供給され、パワーアンプ38でアンプ36からの出力電
圧を駆動電流に変換してボイスコイルモータ10に駆動電
流を流すようになる。ボイスコイルモータ10はヘッド40
を搭載したヘッドキャリッジ12に機械的に連結され、ヘ
ッド40を不図示のディスク媒体の径方向に移動制御す
る。 ヘッド40で得られたディスク媒体からのサーボ信号は
復調回路42に与えられ、復調回路42で復調された位置信
号とパワーアンプ38で検出されたボイスコイルモータ10
に流れた電流信号とにより速度検出回路44で実速度E2が
求められ、ベロシティエラーアンプ28に設けたアンプ30
の入力段に抵抗R3を介して帰還される。 このようなサーボ回路の構成は従来と同じであるが、
これに加えて本発明にあっては、速度制御/位置制御切
替回路32に設けたアンプ36の入力段にシークスタート時
の加速段階で強制的に加速用の所定電圧を強制的に加算
する加速手段を新たに設けている。 即ち、アンプ36の入力には抵抗R6及び切替スイッチ18
-1を介してプラス側の電源電圧+Eccを入力する回路
と、抵抗R7及び切替スイッチ18-2を介してマイナス側の
電源電圧−Eccを入力する回路が加速値発生手段として
設けられる。電源電圧+Eccを入力する切替スイッチ18-
1は、フォワード加速信号C3によりオン、オフ制御さ
れ、また電源電圧−Eccを入力する切替スイッチ18-2は
リバース加速信号C4によりオン、オフ制御される。 第3図は第2図の速度制御/位置制御切替回路32に設
けた切替スイッチ18-1,18-2に対するフォワード加速信
号C3及びリバース加速信号C4を発生するための本発明の
加速制御回路の実施例構成図である。 第3図において、加速制御回路に対してはベロシティ
エラーアンプ28からの差信号ΔEが入力されると共に、
MPU22よりフォワード指令信号C1、リバース指令信号C
2、シーク動作中にあることを示すシーク中信号C3、更
にシークスタートパルスPが入力される。 差信号ΔEは比較器46のプラス入力端子に与えられ、
比較器46のマイナス入力端子は接地されており、差信号
ΔEが零電圧になったとき、即ちシークスタート後に実
速度電圧E2が目標速度電圧E1に達して一致した時点を加
速終了点として検出し、Hレベル出力からLレベル出力
に反転する。比較器46は加速終了検出手段を構成する。
比較器46の出力はインバータ48を介してANDゲート50に
入力されると共に直接ANDゲート52に入力される。 ANDゲート50にはフォワード指令信号C1とシーク中信
号C3が入力され、またANDゲート52にはリバース指令信
号C2とシーク中信号C3が入力される。ANDゲート50,52の
出力はNORゲート54に入力され、更にインバータ56を介
してFF58のクリア端子CLRに入力される。FF58のクロッ
ク端子CLKにはシークスタートパルスPが与えられ、ま
たシークスタートパルスPはコンデンサを介してD端子
に与えられている。FF58の出力はNANDゲート60,62のそ
れぞれに入力され、NANDゲート60にはフォワード指令信
号C1がインバータ64を介して入力され、またNANDゲート
62にはリバース指令信号C2がインバータ66を介して入力
される。そしてNANDゲート60の出力がサーボループの差
信号ΔEに加速用の電圧+Eccを加算させるためのフォ
ワード加速信号C3となり、またNANDゲート62の出力がサ
ーボループの差信号ΔEに加速用の所定値−Eccを加算
させるためのリバース加速信号C4となる。 次に第2,3図の実施例の動作を第4図の動作タイミン
グチャートを参照して説明する。 第4図において、まず時刻t1で1ディファレンスフォ
ワードシークのためのシークスタートパルスPが出力さ
れると、シークスタートパルスPに伴ってMPU22はフォ
ワード指令信号C1及びシーク中信号C3をHレベルとす
る。このためシークスタートパルスPを受けたFF58がセ
ットされ、出力としてのC6信号がHレベルからLレベル
に立下がる。尚、シークスタート時、差信号ΔEは最大
レベルにあり、比較器46はHレベル出力を生じ、インバ
ータ48の反転でANDゲート50を禁止状態とし、フォワー
ド指令信号C1及びシーク中信号C3が共にHレベルになっ
ても、NORゲート54からのC5信号をLレベルとしてい
る。 このようにFF58がシークスタートパルスPを受けてセ
ットされ、出力となるC6信号がHレベルからLレベルに
立下がると、このときNANDゲート60にはHレベルとなる
フォワード指令信号C1に基づいてインバータ64よりLレ
ベル信号が入力しているため、それまでHレベルにあっ
たフォワード加速信号C3はLレベルに立下がる。 このような第3図に示す加速制御回路の動作により第
2図に示した速度制御/位置制御切替回路32の切替スイ
ッチ18-1に対するフォワード加速信号C3がLレベルとな
り、切替スイッチ18-1が閉じることで+Eccとなる電源
電圧が抵抗R6を介してアンプ36の入力に供給される。 一方、シークスタートと同時に目標速度発生回路24に
対し1ディファレンスシークに対応した目標速度データ
が与えられ、フォワード指令信号C1によりオンした切替
スイッチ26-2を介して非常に小さな信号電圧をもった目
標速度信号E1がベロシティエラーアンプ28に入力し、同
時に速度検出回路44よりそのときの実速度信号E2が入力
され、アンプ30からは目標速度E1と実速度E2の差信号Δ
Eがコアース信号によりオン状態にある切替スイッチ34
-1を介してアンプ36に入力する。 このためアンプ36の入力段で差信号ΔEにリバース加
速信号C3の制御で入力された電源電圧+Eccが加算され
ることとなり、パワーアンプ38に対しアンプ36より加算
値(ΔE+Ecc)となる制御電圧が入力され、その結
果、パワーアンプ38はボイスコイルモータ10に対し速や
かに立ち上がる加速シーク電流を流す。このシーク電流
を受けてヘッドキャリッジ12によりヘッド40の目標トラ
ックへの移動が行なわれる。 続いて時刻t2で第3図に示した比較器46に対する差信
号ΔEが零電圧に達すると、比較器46の出力がLレベル
に反転し、加速終了を検出する。比較器46のLレベル出
力はインバータ48を介してANDゲート50を許容状態と
し、NORゲート54からのC5信号がHレベルとなってFF58
がリセットされ、その結果、出力としてのC6信号がHレ
ベルに戻る。従って、ANDゲート60からのフォワード加
速信号C3がHレベルに戻ることで第2図に設けた切替ス
イッチ18-1がオフとなり、電源電圧+Eccの加算による
加速制御を解除する。 従って、時刻t2以降にあっては目標速度信号E1と実速
度信号E2の差分によって作り出された差信号ΔEに基づ
く減速電流が流れ、時刻t3のシークエンドでコアース信
号がHレベルに戻って速度制御を終了し、同時にファイ
ン信号がHレベルからLレベルとなり、切替スイッチ34
-2がオンすることで位置信号に基づく位置制御に切替わ
る。 更に時刻t4において、リバースシークのためのシーク
スタートパルスPが上位装置からのアクセスに基づいて
発生したとすると、MPU22からのリバース指令信号C2が
Hレベルとなり、フォワードシークの場合と同様にして
第3図の加速制御回路に設けたNANDゲート62からのリバ
ース加速信号C4がLレベルとなり、第2図の切替スイッ
チ18-2がオンすることで電源電圧−Eccを強制的にサー
ボループに加え、1ディファレンスシークのシーク電流
を加速段階で良好に立上げるようになる。
FIG. 2 is a block diagram of an embodiment showing an embodiment of the present invention. In FIG. 2, reference numeral 22 is an MPU which constitutes a control logic, and generates target speed data for seek operation based on the current head position and target track position at the time of access from the host device. In addition, the forward command signal C1 or the reverse command signal C2 is output according to the target track direction. 24 is a target speed generation circuit, which converts the target speed data from the MPU 22 corresponding to forward or reverse to an analog signal voltage from the DA converter, and the switch 26-1 turned on by the forward command signal C1 during the forward control. A target speed signal for forward is generated via the switch, and a target speed signal for reverse control is output via the changeover switch 26-2 which is turned on by the reverse command signal C2 at the time of reverse control. 28 is a velocity error amplifier, which is a target speed voltage for forward or reverse from the target speed generation circuit 24.
E1 is input via the resistor R1 or R2, the difference signal ΔE from the actual speed E2 input via the resistor R3 is obtained, and the difference signal ΔE amplified by the amplifier 30 in which the capacitor C1 and the resistor R4 are connected to the feedback circuit is calculated. appear. The output of the velocity error amplifier 28 is input to the speed control / position control switching circuit 32. The speed control / position control switching circuit 32 is provided with a changeover switch 34-1 for inputting the output of the velocity error amplifier 28 and a changeover switch 34-2 for inputting a position signal from a position signal generating circuit (not shown). The changeover switch 34-1 is turned on by a coarse signal (speed control signal) from the MPU 22, while the changeover switch 34-2 is controlled by a fine signal (position control signal) from the MPU 22. That is, from the seek start until the difference amount to the target track becomes zero, the coarse signal becomes valid and the changeover switch 34
When -1 is turned on, speed control is performed, and when the difference amount becomes zero, the fine signal becomes valid and the changeover switch 34-2 is turned on to switch to position control to keep the head on the target track. Change The outputs of the changeover switches 34-1 and 34-2 are commonly connected via resistors R8 and R9, input to an amplifier 36 having a feedback resistor R10 and an input resistor R11, and the power amplifier of the next stage via the amplifier 36.
The power amplifier 38 converts the output voltage from the amplifier 36 into a driving current, and the driving current is supplied to the voice coil motor 10. Voice coil motor 10 is head 40
The head 40 is mechanically connected to the head carriage 12, and controls the movement of the head 40 in the radial direction of the disk medium (not shown). The servo signal from the disk medium obtained by the head 40 is given to the demodulation circuit 42, and the position signal demodulated by the demodulation circuit 42 and the voice coil motor 10 detected by the power amplifier 38.
The actual speed E2 is obtained by the speed detection circuit 44 based on the current signal flowing to the amplifier 30 provided in the velocity error amplifier 28.
It is fed back to the input stage of through the resistor R3. The structure of such a servo circuit is the same as the conventional one,
In addition to this, in the present invention, an acceleration forcibly adding a predetermined voltage for acceleration to the input stage of the amplifier 36 provided in the speed control / position control switching circuit 32 at the acceleration stage at the seek start. Means are newly provided. That is, the resistor R6 and the changeover switch 18 are connected to the input of the amplifier 36.
A circuit for inputting the positive power supply voltage + Ecc via -1 and a circuit for inputting the negative power supply voltage -Ecc via the resistor R7 and the changeover switch 18-2 are provided as acceleration value generating means. Changeover switch for inputting power supply voltage + Ecc 18-
1 is ON / OFF controlled by the forward acceleration signal C3, and the changeover switch 18-2 for inputting the power supply voltage −Ecc is ON / OFF controlled by the reverse acceleration signal C4. FIG. 3 shows an acceleration control circuit of the present invention for generating a forward acceleration signal C3 and a reverse acceleration signal C4 for the changeover switches 18-1, 18-2 provided in the speed control / position control switching circuit 32 of FIG. It is a block diagram of an Example. In FIG. 3, a difference signal ΔE from the velocity error amplifier 28 is input to the acceleration control circuit, and
Forward command signal C1 and reverse command signal C from MPU22
2. A seek signal C3 indicating that the seek operation is in progress, and a seek start pulse P are input. The difference signal ΔE is given to the positive input terminal of the comparator 46,
The minus input terminal of the comparator 46 is grounded, and when the difference signal ΔE becomes zero voltage, that is, when the actual speed voltage E2 reaches the target speed voltage E1 after the seek start and coincides, it is detected as the acceleration end point. , H level output is inverted to L level output. The comparator 46 constitutes acceleration end detection means.
The output of the comparator 46 is input to the AND gate 50 via the inverter 48 and directly to the AND gate 52. The AND gate 50 receives the forward command signal C1 and the seek signal C3, and the AND gate 52 receives the reverse command signal C2 and the seek signal C3. The outputs of the AND gates 50 and 52 are input to the NOR gate 54 and further input to the clear terminal CLR of the FF 58 via the inverter 56. The seek start pulse P is applied to the clock terminal CLK of the FF 58, and the seek start pulse P is applied to the D terminal via the capacitor. The output of the FF58 is input to each of the NAND gates 60 and 62, the forward command signal C1 is input to the NAND gate 60 via the inverter 64, and the NAND gate 60 is also input.
The reverse command signal C2 is input to 62 via the inverter 66. Then, the output of the NAND gate 60 becomes the forward acceleration signal C3 for adding the acceleration voltage + Ecc to the servo loop difference signal ΔE, and the output of the NAND gate 62 becomes the servo loop difference signal ΔE a predetermined value for acceleration −. It becomes the reverse acceleration signal C4 for adding Ecc. Next, the operation of the embodiment shown in FIGS. 2 and 3 will be described with reference to the operation timing chart of FIG. In FIG. 4, first, when a seek start pulse P for one difference forward seek is output at time t1, the MPU 22 sets the forward command signal C1 and the seek signal C3 to H level in accordance with the seek start pulse P. . Therefore, the FF 58 receiving the seek start pulse P is set, and the C6 signal as an output falls from the H level to the L level. At the start of seek, the difference signal ΔE is at the maximum level, the comparator 46 produces an H level output, the AND gate 50 is disabled by the inversion of the inverter 48, and the forward command signal C1 and the seek signal C3 are both at H level. Even when the level is reached, the C5 signal from the NOR gate 54 is kept at the L level. In this way, when the FF58 is set by receiving the seek start pulse P and the output C6 signal falls from the H level to the L level, at this time, the NAND gate 60 causes the inverter based on the forward command signal C1 which becomes the H level. Since the L level signal is input from 64, the forward acceleration signal C3, which was at the H level until then, falls to the L level. Due to the operation of the acceleration control circuit shown in FIG. 3, the forward acceleration signal C3 to the changeover switch 18-1 of the speed control / position control changeover circuit 32 shown in FIG. The power supply voltage which becomes + Ecc when closed is supplied to the input of the amplifier 36 via the resistor R6. On the other hand, at the same time as the seek start, the target speed data corresponding to one difference seek is given to the target speed generating circuit 24, and a very small signal voltage is obtained through the changeover switch 26-2 which is turned on by the forward command signal C1. The target speed signal E1 is input to the velocity error amplifier 28, the actual speed signal E2 at that time is input from the speed detection circuit 44 at the same time, and the difference signal Δ between the target speed E1 and the actual speed E2 is input from the amplifier 30.
Changeover switch 34 in which E is on by the coarse signal
Input to the amplifier 36 via -1. Therefore, at the input stage of the amplifier 36, the power supply voltage + Ecc input by the control of the reverse acceleration signal C3 is added to the difference signal ΔE, and the control voltage of the addition value (ΔE + Ecc) from the amplifier 36 is added to the power amplifier 38. As a result, the power amplifier 38 causes the acceleration seek current to rise quickly to the voice coil motor 10. Upon receiving this seek current, the head carriage 12 moves the head 40 to the target track. Subsequently, at time t2, when the difference signal ΔE to the comparator 46 shown in FIG. 3 reaches zero voltage, the output of the comparator 46 is inverted to L level, and the end of acceleration is detected. The L level output of the comparator 46 puts the AND gate 50 into the permissible state via the inverter 48, and the C5 signal from the NOR gate 54 becomes the H level and FF58.
Are reset, and as a result, the C6 signal as an output returns to the H level. Therefore, when the forward acceleration signal C3 from the AND gate 60 returns to the H level, the changeover switch 18-1 provided in FIG. 2 is turned off, and the acceleration control by adding the power supply voltage + Ecc is canceled. Therefore, after the time t2, the deceleration current based on the difference signal ΔE generated by the difference between the target speed signal E1 and the actual speed signal E2 flows, and the coarse signal returns to the H level at the seek end at the time t3 to control the speed. And at the same time, the fine signal changes from H level to L level, and the changeover switch 34
When -2 turns on, it switches to position control based on the position signal. Further, at time t4, if the seek start pulse P for the reverse seek is generated based on the access from the host device, the reverse command signal C2 from the MPU22 becomes the H level, and the third seek is performed in the same manner as the forward seek. The reverse acceleration signal C4 from the NAND gate 62 provided in the acceleration control circuit of the figure becomes L level, and the changeover switch 18-2 of FIG. The seek current of the difference seek is satisfactorily raised in the acceleration stage.

【発明の効果】【The invention's effect】

以上説明してきたように本発明によれば、シークスタ
ート時の加速段階でサーボループの差信号に加速用の所
定値を強制的に加算することで、目標速度信号が非常に
小さい1ディファレンスシークであってもシーク電流を
良好に立上げて充分な加速特性を得ることができ、1デ
ィファレンスシークを含むディファレンス量の小さいシ
ークアクセスについても高速化を実現することができ
る。 また目標速度に到達したタイミング、即ち加速終了を
検出して加速アップをオフすることで、キャリッジの性
能にバラチキがあっても、最適な加速制御ができる。 更に、ハードウェアによるスイッチ切替えで加速電圧
の供給と停止を行っており、切換はナノ秒オーダで済
み、極めてシーク時間の短い1トラックシークに十分に
追従でき、トラックの高密度化に十分に対応できる。
As described above, according to the present invention, by forcibly adding a predetermined value for acceleration to the difference signal of the servo loop at the acceleration stage at the time of seek start, the 1-reference seek in which the target speed signal is very small. Even in this case, the seek current can be satisfactorily raised and sufficient acceleration characteristics can be obtained, and the speed can be increased even for seek access with a small difference amount including one difference seek. Further, by detecting the timing when the target speed is reached, that is, the end of acceleration is detected and the acceleration up is turned off, optimal acceleration control can be performed even if the performance of the carriage varies. In addition, the hardware switches the switch to supply and stop the accelerating voltage. Switching can be done on the order of nanoseconds, and it is possible to sufficiently follow one track seek with an extremely short seek time, which corresponds to high track density. it can.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の原理説明図; 第2図は本発明の実施例構成図; 第3図は本発明の加速制御回路の実施例構成図; 第4図は第2,3図の実施例の動作タイミングチャート; 第5図は従来の1ディファレンスシークの説明図であ
る。 図中、 10:ボイスコイルモータ 12:ヘッドキャリッジ 14:加速手段 16:加算点 18:切替手段 18-1,18-2:切替スイッチ(加速制御用)、20:タイマ手
段 22:MPU(コントロールロジック) 24:目標速度発生回路 26-1,26-2:切替スイッチ(フォワード/リバース切替
用) 28:ベロシティエラーアンプ 30,36:アンプ 32:速度制御/位置制御切替回路 34-1,34-2:切替スイッチ(速度制御/位置制御切替用) 38:パワーアンプ 40:ヘッド 42:復調回路 44:速度検出回路 46:比較器 48,56,64,66:インバータ 50,52:ANDゲート 54:NORゲート 58:FF
FIG. 1 is a diagram for explaining the principle of the present invention; FIG. 2 is a block diagram of an embodiment of the present invention; FIG. 3 is a block diagram of an embodiment of an acceleration control circuit of the present invention; Operation Timing Chart of Example; FIG. 5 is an explanatory diagram of a conventional 1-difference seek. In the figure, 10: voice coil motor 12: head carriage 14: acceleration means 16: addition point 18: switching means 18-1, 18-2: changeover switch (for acceleration control), 20: timer means 22: MPU (control logic) ) 24: Target speed generation circuit 26-1, 26-2: Changeover switch (for forward / reverse switching) 28: Velocity error amplifier 30,36: Amplifier 32: Speed control / position control switching circuit 34-1, 34-2 : Changeover switch (for speed control / position control switching) 38: Power amplifier 40: Head 42: Demodulation circuit 44: Speed detection circuit 46: Comparator 48, 56, 64, 66: Inverter 50, 52: AND gate 54: NOR Gate 58: FF

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】目標速度(E1)と実速度(E2)との差信号
(ΔE)に応じたシーク電流をボイスコイルモータに供
給してヘッドキャリッジを目標トラック位置に向けて速
度制御するサーボループを備えたディスク装置のサーボ
回路に於いて、 加速用の所定値(Ecc)を発生する加速値発生手段と、 前記サーボループの差信号(ΔE)を入力した加算点
に、前記加速用の所定値(Ecc)を選択的に供給する切
替手段と、 加速段階で前記差信号が零となることで加速終了を検出
する加速終了検出手段と、 シークスタート時に前記切替手段をオンして前記加算点
に前記加速用の所定値(Ecc)を供給し、前記加速終了
検出手段による加速終了検出で前記切替手段をオフして
前記加算点に対する前記加速用の所定値(Ecc)の供給
を停止する切替制御手段と、 を設けたことを特徴とするディスク装置。
1. A servo loop for supplying a seek current according to a difference signal (ΔE) between a target speed (E1) and an actual speed (E2) to a voice coil motor to control the speed of a head carriage toward a target track position. In a servo circuit of a disk device equipped with, an acceleration value generating means for generating a predetermined value (Ecc) for acceleration, and a predetermined value for acceleration at an addition point to which a difference signal (ΔE) of the servo loop is input. A switching means for selectively supplying a value (Ecc), an acceleration end detecting means for detecting the end of acceleration when the difference signal becomes zero in the acceleration stage, and the switching means is turned on at the seek start to turn on the addition point. To a predetermined value (Ecc) for acceleration, and when the acceleration end detection means detects the end of acceleration, the switching means is turned off to stop the supply of the predetermined value (Ecc) for acceleration to the addition point. Control means, A disk device provided.
JP1021307A 1989-01-10 1989-01-31 Disk unit Expired - Fee Related JPH0817016B2 (en)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP1021307A JPH0817016B2 (en) 1989-01-31 1989-01-31 Disk unit
US07/460,651 US5204932A (en) 1989-01-10 1990-01-03 Servo circuit for magnetic disk apparatus
AU47775/90A AU613819B2 (en) 1989-01-10 1990-01-05 Servo circuit for magnetic disk apparatus
DE69032602T DE69032602T2 (en) 1989-01-10 1990-01-08 Servo circuitry for a magnetic turntable
EP90300171A EP0378329B1 (en) 1989-01-10 1990-01-08 Servo circuit for magnetic disk apparatus
EP94201273A EP0614174B1 (en) 1989-01-10 1990-01-08 Servo circuit for magnetic disk apparatus
DE69024670T DE69024670T2 (en) 1989-01-10 1990-01-08 Servo circuitry for a magnetic turntable
EP94201278A EP0622783B1 (en) 1989-01-10 1990-01-08 Servo circuit for magnetic disk apparatus
DE69032731T DE69032731T2 (en) 1989-01-10 1990-01-08 Servo circuitry for a magnetic disk drive
KR909000224A KR930009422B1 (en) 1989-01-10 1990-01-10 Servo circuit for magnetic disk apparatus
AU87719/91A AU641823B2 (en) 1989-01-10 1991-11-08 Servo circuit for magnetic disk apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1021307A JPH0817016B2 (en) 1989-01-31 1989-01-31 Disk unit

Publications (2)

Publication Number Publication Date
JPH02201783A JPH02201783A (en) 1990-08-09
JPH0817016B2 true JPH0817016B2 (en) 1996-02-21

Family

ID=12051493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1021307A Expired - Fee Related JPH0817016B2 (en) 1989-01-10 1989-01-31 Disk unit

Country Status (1)

Country Link
JP (1) JPH0817016B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6089877A (en) * 1983-10-21 1985-05-20 Toshiba Corp Magnetic head moving controller
JPS60124711A (en) * 1983-12-12 1985-07-03 Arupain Kk Slider motor drive circuit

Also Published As

Publication number Publication date
JPH02201783A (en) 1990-08-09

Similar Documents

Publication Publication Date Title
JP2682748B2 (en) Track crossing signal generation circuit for optical recording medium
JPS6119043B2 (en)
US5056072A (en) Seek apparatus for optical disc drive
EP0622783B1 (en) Servo circuit for magnetic disk apparatus
JPH0817016B2 (en) Disk unit
JPS619876A (en) Controlling system of head positioning
EP0296338A2 (en) Optical disc system
JPH03171432A (en) Optical disk device
JPH0135338Y2 (en)
JP2521808B2 (en) Control method of servo circuit
JP2633761B2 (en) Head positioning control device for magnetic disk drive
JP2686304B2 (en) Servo circuit of disk device
JPS59177767A (en) Access control circuit
JP2692117B2 (en) Multi-actuator speed control circuit
JPH04261381A (en) Head positioning circuit for magnetic disc unit
JPH0253268A (en) Velocity control circuit for magnetic head positioning circuit
JPH05135377A (en) Jump controller to proximity track for optical head
JPS58158065A (en) Magnetic recording and reproducing device
JPH0736132B2 (en) Servo circuit
JPH09161423A (en) Slider servo control method and slider servo device
JPH0614430B2 (en) Head positioning control circuit
JPH02270172A (en) Head positioning controller for magnetic recording/ reproducing device
JPH02246057A (en) Position control system
JPS62140246A (en) Tracking controller
JPS60182567A (en) Linear motor control circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees