JPH0816962B2 - Reproduction equalizer circuit - Google Patents

Reproduction equalizer circuit

Info

Publication number
JPH0816962B2
JPH0816962B2 JP62287126A JP28712687A JPH0816962B2 JP H0816962 B2 JPH0816962 B2 JP H0816962B2 JP 62287126 A JP62287126 A JP 62287126A JP 28712687 A JP28712687 A JP 28712687A JP H0816962 B2 JPH0816962 B2 JP H0816962B2
Authority
JP
Japan
Prior art keywords
input
operational amplifier
capacitor
circuit
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62287126A
Other languages
Japanese (ja)
Other versions
JPH01128204A (en
Inventor
一也 小澤
Original Assignee
ティアツク株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ティアツク株式会社 filed Critical ティアツク株式会社
Priority to JP62287126A priority Critical patent/JPH0816962B2/en
Publication of JPH01128204A publication Critical patent/JPH01128204A/en
Publication of JPH0816962B2 publication Critical patent/JPH0816962B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)
  • Television Signal Processing For Recording (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、磁気テープ直接記録再生機等の再生イコラ
イザ回路に関するものである。
TECHNICAL FIELD The present invention relates to a reproducing equalizer circuit for a magnetic tape direct recording / reproducing apparatus or the like.

[従来の技術] 磁気テープ記録再生機の再生ヘッドの出力電圧の周波
数特性は平坦にならず、第4図に示す如く低域で6dB/オ
クターブの低下を示し、高域で損失に基づく低下を示
す。又、テープ走行速度の変化によって周波数特性はB
1、B2、B3の様に変化する。このため、磁気テープ記録
再生機の再生イコライザ回路の周波数特性を第2図の特
性線A1、A2、A3に示す如く設定し、第4図のヘッド出力
電圧の周波数特性を補償し、記録再生の総合の周波数特
性を第5図に示す如く平坦にしなければならない。
[Prior Art] The frequency characteristic of the output voltage of the reproducing head of the magnetic tape recording / reproducing apparatus is not flat, and as shown in Fig. 4, it shows a decrease of 6 dB / octave in the low range and a decrease due to loss in the high range. Show. Also, the frequency characteristic is B due to the change in tape running speed.
It changes like 1, B2, B3. Therefore, the frequency characteristic of the reproducing equalizer circuit of the magnetic tape recording / reproducing apparatus is set as shown by characteristic lines A1, A2, A3 in FIG. 2 to compensate the frequency characteristic of the head output voltage in FIG. The total frequency characteristics must be flat as shown in FIG.

第7図は従来の多速度データレコーダの代表的な再生
イコライザ回路を示す。この再生イコライザ回路は、積
分回路1と高域補償回路2との組み合わせから成る。積
分回路1は低域にて積分特性が得られるものであり、演
算増幅器3と、この反転入力端子と再生信号入力端子と
の間に結合コンデンサ5を介して接続された抵抗6と、
演算増幅器3の出力端子と反転入力端子との間に接続さ
れた抵抗7及びコンデンサ8、9と、テープ速度に応じ
て切換制御されるアナログスイッチ10を介してコンデン
サ9に直列接続される可変抵抗11a、11bとから成る。な
お、演算増幅器3の非反転入力端子はグランドに接続さ
れている。
FIG. 7 shows a typical reproduction equalizer circuit of a conventional multi-speed data recorder. This reproduction equalizer circuit is composed of a combination of an integrating circuit 1 and a high frequency compensating circuit 2. The integrator circuit 1 obtains an integral characteristic in a low frequency range, and includes an operational amplifier 3, a resistor 6 connected between the inverting input terminal and the reproduction signal input terminal via a coupling capacitor 5, and
A resistor 7 and capacitors 8 and 9 connected between the output terminal and the inverting input terminal of the operational amplifier 3, and a variable resistor connected in series to the capacitor 9 via an analog switch 10 that is switch-controlled according to the tape speed. It consists of 11a and 11b. The non-inverting input terminal of the operational amplifier 3 is connected to the ground.

高域補償回路2は、演算増幅器12と、この反転入力端
子と前段の演算増幅器3の出力端子との間に結合コンデ
ンサ13を介して接続された抵抗14と、演算増幅器12の出
力端子と反転入力端子との間に接続されたコンデンサ15
及び抵抗16、17と、抵抗16、17の中間とグランドとの間
にアナログスイッチ18を介して選択的に接続されるイン
ダクタンス19a、19b、コンデンサ20a、20b、可変抵抗21
a、21bとから成る。なお、演算増幅器12の非反転入力端
子はグランドに接続されている。
The high frequency compensating circuit 2 includes an operational amplifier 12, a resistor 14 connected between the inverting input terminal and the output terminal of the operational amplifier 3 in the preceding stage through a coupling capacitor 13, and an output terminal of the operational amplifier 12 and an inverting terminal. Capacitor 15 connected between input terminal
And resistors 16 and 17, and inductances 19a and 19b, capacitors 20a and 20b, and a variable resistor 21 that are selectively connected between the ground of the resistors 16 and 17 and the ground via an analog switch 18.
It consists of a and 21b. The non-inverting input terminal of the operational amplifier 12 is connected to the ground.

スイッチ10、18はテープ速度の切換操作に連動し、速
度に対応した再生イコライザ特性を設定する。第7図に
は図示の都合上、スイッチ10、18には2つの切換接点が
示されているのみであるが、実際には8段階に再生イコ
ライザ特性を切換えるようにスイッチ10、18は構成さ
れ、可変抵抗11a、11bに相当するものが更に6個設けら
れ、またインダクタンス19a、19b、コンデンサ20a、20
b、可変抵抗21a、21bに相当するものも更に6個設けら
れている。抵抗11a、11b、21a、21bは特性を微調整する
ために可変抵抗器で構成されている。
The switches 10 and 18 are interlocked with the switching operation of the tape speed and set the reproduction equalizer characteristic corresponding to the speed. For convenience of illustration, only two switching contacts are shown in FIG. 7, but the switches 10 and 18 are actually configured to switch the reproduction equalizer characteristics in eight stages. , Six more variable resistors 11a and 11b are provided, and inductances 19a and 19b and capacitors 20a and 20 are provided.
Further, six pieces corresponding to the b and variable resistors 21a and 21b are provided. The resistors 11a, 11b, 21a and 21b are variable resistors for finely adjusting the characteristics.

積分回路1は第8図に示す周波数特性を有し、低域を
6dB/オクターブの割合で高める作用を有する。高域補償
回路2は第9図に示すように高域の利得を高める作用を
有する。
The integrating circuit 1 has the frequency characteristic shown in FIG.
It has the effect of increasing at a ratio of 6 dB / octave. The high frequency compensating circuit 2 has the function of increasing the gain in the high frequency band as shown in FIG.

積分回路1と高域補償回路2との合成周波数特性は第
10図となり、第3図のヘッドの周波数特性を補償するこ
とが可能になる。なお、第8図、第9図及び第10図の点
線で示す特性線はスイッチ10、18を切換えた時の特性を
示す。
The combined frequency characteristic of the integrating circuit 1 and the high frequency compensating circuit 2 is
As shown in FIG. 10, the frequency characteristic of the head shown in FIG. 3 can be compensated. The characteristic lines shown by the dotted lines in FIGS. 8, 9 and 10 show the characteristics when the switches 10 and 18 are switched.

[発明が解決しようとする問題点] しかし、従来の再生イコライザ回路には次の問題点が
ある。
[Problems to be Solved by the Invention] However, the conventional reproduction equalizer circuit has the following problems.

(1) 高域補償のインダクタンス19a、19bが必要であ
り、且つ2つの演算増幅器3、12が必要であるためにコ
スト高になる。
(1) The high-frequency compensating inductances 19a and 19b are required, and the two operational amplifiers 3 and 12 are required, resulting in high cost.

(2) インダクタンス19a、19bの値は、テープ速度が
低くなる程大きくしなければならない。従って、インダ
クタンス19a、19bの小型化が困難であり、再生イコライ
ザ回路の小型化も困難である。
(2) The values of the inductances 19a and 19b must be increased as the tape speed decreases. Therefore, it is difficult to miniaturize the inductances 19a and 19b, and it is also difficult to miniaturize the reproduction equalizer circuit.

(3) インダクタンス19a、19bはコイルで構成されて
いるため、抵抗やコンデンサに比較して、一般に、耐振
性、温度特性、故障率、特性の経時変化等が劣る。
(3) Since the inductances 19a and 19b are composed of coils, they are generally inferior in vibration resistance, temperature characteristics, failure rate, and change over time in characteristics as compared with resistors and capacitors.

(4) 積分回路1と高域補償回路2との組み合わせて
構成するので、目標の周波数特性を得ることが困難であ
る。
(4) Since the integrating circuit 1 and the high frequency compensating circuit 2 are combined and configured, it is difficult to obtain a target frequency characteristic.

(5) 1つのテープ速度に対して2つの可変抵抗11
a、21a又は11b、21b等を設けるので、構成が複雑になる
のみでなく、調整箇所が多くなる。
(5) Two variable resistors for one tape speed 11
Since a, 21a or 11b, 21b, etc. are provided, not only the configuration becomes complicated, but also the number of adjustment points increases.

今、多速度データレコーダについて述べたが、同様な
構成の他の磁気記録再生装置においても同様な問題があ
る。
Although the multi-speed data recorder has been described above, other magnetic recording / reproducing apparatuses having the same structure also have the same problem.

そこで、本発明の目的は、比較的簡単な構成の再生イ
コライザ回路を提供することにある。
Therefore, it is an object of the present invention to provide a reproduction equalizer circuit having a relatively simple structure.

[問題点を解決するための手段] 上記目的を達成するための本発明は、実施例を示す図
面の符号を参照して説明すると、磁気記録媒体と再生ヘ
ッドとの相対的走査運動によって得られた信号を周波数
補償するために、低周波数帯域でミラー積分動作をな
し、高周波数帯域で微分動作をなすように形成された再
生イコライザ回路であって、前記再生ヘッドから得られ
た信号を入力させるための再生信号入力端子55と、演算
増幅器58と、再生信号入力端子55にその一端が接続され
た入力コンデンサ56と、前記入力コンデンサ56の他端と
前記演算増幅器58の一方の入力端子との間に接続された
第1の入力抵抗57と、前記第1の入力抵抗57に第2の入
力抵抗59を介して並列に接続されたイコライザ特性変更
用コンデンサ60a〜60cと、前記演算増幅器58の他方の入
力端子をグランドに接続する手段と、前記演算増幅器58
の出力端子と前記一方の入力端子との間に接続された帰
還抵抗64と、前記演算増幅器58の出力端子と前記一方の
入力端子との間に接続された第1の帰還コンデンサ62と
第2の帰還コンデンサ63との直列回路と、前記第2の帰
還コンデンサ63に並列に接続されたイコライザ特性変更
用抵抗65a〜65cとを備えていることを特徴とする再生イ
コライザ回路に係わるものである。
[Means for Solving the Problems] The present invention for achieving the above object will be described with reference to the reference numerals of the drawings showing the embodiments, and is obtained by relative scanning motion between a magnetic recording medium and a reproducing head. A reproduction equalizer circuit configured to perform a mirror integration operation in a low frequency band and a differentiation operation in a high frequency band in order to frequency-compensate the reproduced signal, and input a signal obtained from the reproduction head. A reproduction signal input terminal 55, an operational amplifier 58, an input capacitor 56 having one end connected to the reproduction signal input terminal 55, the other end of the input capacitor 56 and one input terminal of the operational amplifier 58. A first input resistor 57 connected between them; an equalizer characteristic changing capacitor 60a-60c connected in parallel to the first input resistor 57 via a second input resistor 59; The other Means for connecting the power terminal to ground, the operational amplifier 58
Feedback resistor 64 connected between the output terminal of the operational amplifier 58 and the one input terminal, and a first feedback capacitor 62 connected between the output terminal of the operational amplifier 58 and the one input terminal. The present invention relates to a reproduction equalizer circuit including a series circuit with the feedback capacitor 63 and the equalizer characteristic changing resistors 65a to 65c connected in parallel to the second feedback capacitor 63.

[作用] 上記発明によれば、インダクタンス素子を使用しない
で、1つの演算増幅器と複数の抵抗及びコンデンサの組
み合わせによって所望のイコライザ特性を得るので、回
路の簡略化、小型化及び低コスト化が可能になる。
[Operation] According to the above invention, a desired equalizer characteristic is obtained by combining one operational amplifier and a plurality of resistors and capacitors without using an inductance element, so that the circuit can be simplified, downsized, and cost reduced. become.

[実施例] 次に、第1図〜第5図によって本発明の実施例に係わ
る多速度データレコーダを説明する。
[Embodiment] Next, a multi-speed data recorder according to an embodiment of the present invention will be described with reference to FIGS.

この多速度データレコーダは第3図に示す如く、一対
のリール31、32に装着されたテープ33を走行させるため
のキャプスタン34、ピンチローラ35、キャプスタンモー
タ36、一対のリールモータ37、38及び走行制御回路39を
有している。テープ33は制御回路39の制御のもとに、76
cm/s、38cm/s、19cm/s、9.5cm/s、4.8cm/s、2.4cm/s、
1.2cm/s、0.6cm/sの8段階に走行することができる。
As shown in FIG. 3, this multi-speed data recorder has a capstan 34, a pinch roller 35, a capstan motor 36, and a pair of reel motors 37, 38 for running a tape 33 mounted on a pair of reels 31, 32. And a travel control circuit 39. Under the control of the control circuit 39, the tape 33 is
cm / s, 38cm / s, 19cm / s, 9.5cm / s, 4.8cm / s, 2.4cm / s,
It can run in 8 steps of 1.2 cm / s and 0.6 cm / s.

アナログ記録信号入力端子40と記録ヘッド41との間に
は、入力レベル調整器42、入力増幅器43、高域補償回路
44、定電流特性(ヘッドインピーダンスの変化に拘らず
電流を一定に保つ特性)を有してヘッド電流を供給する
記録増幅器45、及びバイアストラップ回路46が順次に接
続されている。また、記録ヘッド41にはコンデンサ47を
介してバイアス発振器48が接続されている。
Between the analog recording signal input terminal 40 and the recording head 41, an input level adjuster 42, an input amplifier 43, and a high frequency compensating circuit.
44, a recording amplifier 45 having a constant current characteristic (characteristic that keeps the current constant regardless of changes in the head impedance) and supplying a head current, and a bias trap circuit 46 are sequentially connected. Further, a bias oscillator 48 is connected to the recording head 41 via a capacitor 47.

再生ヘッド49の出力段には、ヘッド増幅器50、再生イ
コライザ回路51、再生レベル調整器52、出力増幅器53及
び出力端子54が順次に接続されている。
A head amplifier 50, a reproduction equalizer circuit 51, a reproduction level adjuster 52, an output amplifier 53, and an output terminal 54 are sequentially connected to the output stage of the reproduction head 49.

第1図は第2図の再生イコライザ回路51を詳しく示
す。第3図のヘッド増幅器50に接続される再生信号入力
端子55は1μFの入力コンデンサ56と10kΩの第1の入
力抵抗57とを介して演算増幅器(オペアンプ)58の反転
入力端子に接続されている。演算増幅器58の非反転入力
端子はグランドに接続されている。第1の入力抵抗57に
対して並列に2kΩの第2の入力抵抗59を介してイコライ
ザ特性変更用コンデンサ60a、60b、60cのいずれか1つ
が第1のスイッチ61を介して接続される。演算増幅器58
の出力端子と反転入力端子との間には1200pFの第1の帰
還コンデンサ62と220pFの第2の帰還コンデンサ63との
直列回路が接続され、更に3.3MΩの帰還抵抗が接続され
ている。第2の帰還コンデンサ63に対して並列にイコラ
イザ特性変更用抵抗65a、65b、65cのいずれか1つが第
2のスイッチ66を介して接続される。再生イコライザ回
路51の出力端子67は演算増幅器58に接続されている。
FIG. 1 shows the reproduction equalizer circuit 51 of FIG. 2 in detail. A reproduction signal input terminal 55 connected to the head amplifier 50 in FIG. 3 is connected to an inverting input terminal of an operational amplifier (op amp) 58 via a 1 μF input capacitor 56 and a 10 kΩ first input resistor 57. . The non-inverting input terminal of the operational amplifier 58 is connected to the ground. Any one of the equalizer characteristic changing capacitors 60a, 60b, 60c is connected in parallel to the first input resistor 57 via the second input resistor 59 of 2 kΩ via the first switch 61. Operational amplifier 58
A series circuit of a first feedback capacitor 62 of 1200 pF and a second feedback capacitor 63 of 220 pF is connected between the output terminal and the inverting input terminal, and a feedback resistor of 3.3 MΩ is further connected. Any one of the equalizer characteristic changing resistors 65a, 65b, and 65c is connected in parallel to the second feedback capacitor 63 via the second switch 66. The output terminal 67 of the reproduction equalizer circuit 51 is connected to the operational amplifier 58.

第1及び第2のスイッチ61、66は相互に連動し、且つ
第3図の速度制御回路39に連動するアナログスイッチで
ある。即ち、テープ33の走行速度の切換に応じて切換え
られるスイッチである。
The first and second switches 61 and 66 are analog switches which interlock with each other and interlock with the speed control circuit 39 shown in FIG. That is, the switch is switched according to the switching of the running speed of the tape 33.

第1、第2、第3の特性変更用コンデンサ60a、60b、
60cは100pF、180pF、360pFの値を示し、第1、第2、第
3の特性変更用抵抗65a、65b、65cは2.4kΩ、5.1kΩ、1
0kΩの値を有する。
The first, second and third characteristic changing capacitors 60a, 60b,
60c shows the values of 100pF, 180pF, and 360pF, and the first, second, and third characteristic changing resistors 65a, 65b, and 65c are 2.4kΩ, 5.1kΩ, 1
It has a value of 0 kΩ.

第1図には3段階のテープ速度に対応して3つのコン
デンサ60a〜60cと3つの抵抗65a〜65cが示されているの
みであるが、実際には更に5段階のテープ速度に対応し
て5個のコンデンサと5個の抵抗が設けられている。第
1及び第2のスイッチ61、66の接点aはテープ速度76cm
/sの時にオンになり、接点bはテープ速度38cm/sの時に
オンになり、接点cはテープ速度19cm/sの時にオンにな
る。他のテープ速度と特性変更用コンデンサ及び抵抗と
の関係は次の通りである。
In FIG. 1, only three capacitors 60a-60c and three resistors 65a-65c are shown corresponding to three tape speeds, but in actuality, five tape speeds are additionally provided. Five capacitors and five resistors are provided. The contact point a of the first and second switches 61, 66 has a tape speed of 76 cm.
The contact point b is turned on when the tape speed is 38 cm / s, and the contact point c is turned on when the tape speed is 19 cm / s. The relationship between other tape speeds and the characteristic changing capacitors and resistors is as follows.

テープ速度コンデンサ 抵抗 9.5cm/s 750pF 20kΩ 4.8cm/s 1500pF 39kΩ 2.4cm/s 3300pF 75kΩ 1.2cm/s 6800pF 150kΩ 0.6cm/s 12000pF 300kΩ 上記の9.5〜0.6cm/sのテープ速度に対応する各コンデ
ンサ及び各抵抗は第1図の特性変更用コンデンサ60a〜6
0c及び抵抗65a〜65cに並列に配置され、スイッチ61、66
で選択的に接続される。
Tape speed capacitors Resistance 9.5cm / s 750pF 20kΩ 4.8cm / s 1500pF 39kΩ 2.4cm / s 3300pF 75kΩ 1.2cm / s 6800pF 150kΩ 0.6cm / s 12000pF 300kΩ Capacitors corresponding to the above tape speeds of 9.5 to 0.6cm / s And each resistor is a characteristic changing capacitor 60a-6 of FIG.
0c and resistors 65a to 65c are arranged in parallel, and switches 61 and 66 are arranged.
To selectively connect.

なお、特性変更用抵抗65a〜65cは、再生ヘッド49の特
性のバラツキを調整するために可変抵抗に構成されてい
る。
The characteristic changing resistors 65a to 65c are variable resistors in order to adjust variations in the characteristics of the reproducing head 49.

第1図の再生イコライザ回路51の第1及び第2のスイ
ッチ61、66の接点aをオンにした時には、第2図のA1の
周波数特性が得られ、接点bをオンにした時にはA2の周
波数特性が得られ、接点cをオンにした時にはA3の周波
数特性が得られる。
When the contact a of the first and second switches 61 and 66 of the reproduction equalizer circuit 51 of FIG. 1 is turned on, the frequency characteristic of A1 in FIG. 2 is obtained, and when the contact b is turned on, the frequency of A2 is obtained. A characteristic is obtained, and when the contact c is turned on, the frequency characteristic of A3 is obtained.

2kΩの第2の入力抵抗59と220pFの第2の帰還コンデ
ンサ63は再生信号の帯域を決定するために高域の利得を
制限する機能を有する。
The second input resistor 59 of 2 kΩ and the second feedback capacitor 63 of 220 pF have the function of limiting the high frequency gain in order to determine the band of the reproduced signal.

1μFの入力コンデンサ56と3.3MΩの帰還抵抗64は直
流及びこの近傍の利得を零倍とするためのものである。
The 1 μF input capacitor 56 and the 3.3 MΩ feedback resistor 64 are for zeroing the direct current and the gain in the vicinity thereof.

10kΩの入力抵抗57と1200pFの第1の帰還コンデンサ6
2は低域の積分特性を決定するためのものである。
10 kΩ input resistance 57 and 1200 pF first feedback capacitor 6
2 is for determining the low-frequency integration characteristics.

第1図の回路において、第2のスイッチ66を任意の接
点に固定して、第1のスイッチ61をa、b、cの順に切
り換えると、第2図の高域補償の山が−6dB/オクターブ
線に沿って上方に移動する。また、第1のスイッチ61を
任意の接点に固定して第2のスイッチ66を接点a、b、
cの順に切り換えた場合も、第2図の高域補償の山が−
6dB/オクターブ線に沿って上方に移動する。
In the circuit of FIG. 1, when the second switch 66 is fixed to an arbitrary contact and the first switch 61 is switched in the order of a, b, and c, the peak of high frequency compensation in FIG. 2 is −6 dB / Move up along the octave line. Further, the first switch 61 is fixed to an arbitrary contact and the second switch 66 is connected to the contacts a, b,
Even when switching is performed in the order of c, the peak of high frequency compensation in FIG.
Move up along the 6 dB / octave line.

テープ速度に適合する周波数特性を設定するために
は、例えばテープ速度76cm/sにおいて理想的な周波数特
性が得られるように各定数を設定する。第1図に示す回
路の各部の定数はバイアス電流を−3dBオーババイアス
状態に設定し、且つテープ33としてマクセルビデオカセ
ットHG X GOLD 120を使用した場合の値を示す。
In order to set the frequency characteristic suitable for the tape speed, for example, each constant is set so that the ideal frequency characteristic can be obtained at the tape speed of 76 cm / s. The constants of each part of the circuit shown in FIG. 1 are values when the bias current is set to −3 dB over bias and the Maxell video cassette HG X GOLD 120 is used as the tape 33.

次に、各テープ速度の周波数特性は次の様に設定す
る。今、第1のスイッチ61で選択されるコンデンサ60a
〜60c等の容量値をC、第2のスイッチ66で選択される
抵抗65a〜65c等の抵抗値をR、テープ速度の倍率をnと
すれば、テープ速度をn倍とする時にはCとRの積(C
R)を(1/n)2倍に設定する。この時、Cを1/n倍、Rを1/
n倍にしても勿論差し支えないし、CとRの比率を変え
ても差し支えない。
Next, the frequency characteristic of each tape speed is set as follows. Now, the capacitor 60a selected by the first switch 61
Let C be a capacitance value such as ~ 60c, R be a resistance value of the resistors 65a to 65c selected by the second switch 66, and n be a tape speed multiplication factor. Product of (C
R) is set to (1 / n) 2 times. At this time, C is 1 / n times and R is 1 / n
Of course, it does not matter if it is n times, or if the ratio of C and R is changed.

第2図のA1、A2、A3はテープ速度76cm/s、38cm/s、19
cm/sの周波数特性を示し、これによって第4図のB1、B
2、B3のヘッドの周波数特性を補償することができる。
A1, A2 and A3 in Fig. 2 are tape speeds of 76 cm / s, 38 cm / s and 19
The frequency characteristic of cm / s is shown, and by this, B1 and B of Fig. 4
2. The frequency characteristics of the B3 head can be compensated.

本実施例は次の利点を有する。 This embodiment has the following advantages.

(1) インダクタンス素子を使用しないで高域補償特
性を得ることができるので、小型化、低コスト化、信頼
性の向上が達成される。
(1) Since high frequency compensation characteristics can be obtained without using an inductance element, miniaturization, cost reduction, and improvement in reliability are achieved.

(2) あるテープ速度のCとRが決定すると、他のテ
ープ速度のCとRの値を計算で求めることができる。従
って、多数のテープ速度の所望周波数特性を容易に設定
することができる。なお、ヘッド49の特性のバラツキを
補正するために、抵抗65a〜65cを可変抵抗としている
が、周波数特性はCR積に従って−6dB/オクターブ線に沿
ってシフトするので、CRの内の一方のみを変えればよ
い。第7図の従来例では一方の抵抗11a、11bと、他方の
抵抗21a、21bとの両方を変える必要があったので調整が
面倒であったが、本実施例は一方のみであるから調整が
容易になる。
(2) When C and R of a certain tape speed are determined, the values of C and R of another tape speed can be calculated. Therefore, it is possible to easily set desired frequency characteristics of a large number of tape speeds. Note that the resistors 65a to 65c are variable resistors in order to correct the variation in the characteristics of the head 49, but since the frequency characteristics shift along the −6 dB / octave line according to the CR product, only one of CR is You can change it. In the conventional example shown in FIG. 7, it is necessary to change both the resistors 11a and 11b on the one hand and the resistors 21a and 21b on the other hand, so that the adjustment is troublesome. It will be easier.

(3) 単一の演算増幅器58を使用して低域の積分特性
と高域補償特性とを得るので、回路が簡略化され、且つ
中域の特性も良くなる。
(3) Since a single operational amplifier 58 is used to obtain a low-frequency integration characteristic and a high-frequency compensation characteristic, the circuit is simplified and the mid-frequency characteristic is improved.

[変形例] 本発明は上述の実施例に限定されるものでなく、例え
ば次の変形が可能なものである。
[Modification] The present invention is not limited to the above-described embodiments, and the following modifications are possible, for example.

(1) 第1図のコンデンサC及び抵抗Rの部分を第6
図に示す如く可変コンデンサ60及び可変抵抗65とし、テ
ープ速度に連動させてC、Rの値を変えるようにしても
よい。また、単一のテープ速度の場合には、可変コンデ
ンサ60及び可変抵抗65を固定コンデンサ及び固定抵抗と
してもよい。
(1) The capacitor C and the resistor R in FIG.
As shown in the figure, a variable capacitor 60 and a variable resistor 65 may be used, and the values of C and R may be changed according to the tape speed. Further, in the case of a single tape speed, the variable capacitor 60 and the variable resistor 65 may be fixed capacitors and fixed resistors.

(2) 抵抗59とコンデンサ60a〜60cとの接続箇所の交
換、コンデンサ62と63の接続位置の交換を行ってもよ
い。
(2) The connection locations of the resistor 59 and the capacitors 60a to 60c may be exchanged, and the connection locations of the capacitors 62 and 63 may be exchanged.

(3) オーディオのテープレコーダにも適用可能であ
る。
(3) It can also be applied to an audio tape recorder.

(4) 第1及び第2のスイッチ61、66を、コンデンサ
60a〜60c、抵抗65a〜65cに対応した数のトランジスタ等
のアナログスイッチとしてもよい。
(4) Replace the first and second switches 61 and 66 with capacitors.
An analog switch such as a transistor having a number corresponding to 60a to 60c and resistors 65a to 65c may be used.

[発明の効果] 上述から明らかな如く本発明によれば、所望周波数特
性を簡単に得ることができる。
[Effects of the Invention] As is apparent from the above, according to the present invention, desired frequency characteristics can be easily obtained.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の実施例に係わる再生イコライザ回路を
示す回路図、 第2図は第1図の再生イコライザ回路の周波数特性図、 第3図は本発明の実施例に係わるデータレコーダを示す
ブロック図、 第4図は第3図の再生ヘッドの周波数特性図、 第5図は第3図のデータレコードの総合の周波数特性を
示す図、 第6図は再生イコライザ回路の変形例を示す回路図、 第7図は従来の再生イコライザ回路を示す回路図、 第8図は第7図の積分回路の周波数特性を示す図、 第9図は第7図の高域補償回路の周波数特性を示す図、 第10図は第7図の再生イコライザ回路の周波数特性を示
す図である。 49……再生ヘッド、51……再生イコライザ回路、56……
入力コンデンサ、57……第1の入力抵抗、58……演算増
幅器、59……第2の入力抵抗、60a、60b、60c……特性
変更用コンデンサ、61……第1のスイッチ、62……第1
の帰還コンデンサ、63……第2の帰還コンデンサ、64…
…帰還抵抗、65a、65b、65c……特性変更用抵抗。
1 is a circuit diagram showing a reproduction equalizer circuit according to an embodiment of the present invention, FIG. 2 is a frequency characteristic diagram of the reproduction equalizer circuit of FIG. 1, and FIG. 3 is a data recorder according to the embodiment of the present invention. Block diagram, FIG. 4 is a frequency characteristic diagram of the reproducing head of FIG. 3, FIG. 5 is a diagram showing a general frequency characteristic of the data record of FIG. 3, and FIG. 6 is a circuit showing a modified example of the reproducing equalizer circuit. FIG. 7 is a circuit diagram showing a conventional reproduction equalizer circuit, FIG. 8 is a diagram showing frequency characteristics of the integrating circuit of FIG. 7, and FIG. 9 is a frequency characteristic of the high frequency compensating circuit of FIG. FIG. 10 and FIG. 10 are diagrams showing frequency characteristics of the reproduction equalizer circuit of FIG. 49 …… Playback head, 51 …… Playback equalizer circuit, 56 ……
Input capacitor, 57 ... First input resistance, 58 ... Operational amplifier, 59 ... Second input resistance, 60a, 60b, 60c ... Characteristic changing capacitor, 61 ... First switch, 62 ... First
Feedback capacitor, 63 ... Second feedback capacitor, 64 ...
… Feedback resistors, 65a, 65b, 65c… Characteristic changing resistors.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】磁気記録媒体と再生ヘッドとの相対的走査
運動によって得られた信号を周波数補償するために、低
周波数帯域でミラー積分動作をなし、高周波数帯域で微
分動作をなすよう形成された再生イコライザ回路であっ
て、 前記再生ヘッドから得られた信号を入力させるための再
生信号入力端子(55)と、 演算増幅器(58)と、 再生信号入力端子(55)にその一端が接続された入力コ
ンデンサ(56)と、 前記入力コンデンサ(56)の他端と前記演算増幅器(5
8)の一方の入力端子との間に接続された第1の入力抵
抗(57)と、 前記第1の入力抵抗(57)に第2の入力抵抗(59)を介
して並列に接続されたイコライザ特性変更用コンデンサ
(60a〜60c)と、 前記演算増幅器(58)の他方の入力端子をグランドに接
続する手段と、 前記演算増幅器(58)の出力端子と前記一方の入力端子
との間に接続された帰還抵抗(64)と、 前記演算増幅器(58)の出力端子と前記一方の入力端子
との間に接続された第1の帰還コンデンサ(62)と第2
の帰還コンデンサ(63)との直列回路と、 前記第2の帰還コンデンサ(63)に並列に接続されたイ
コライザ特性変更用抵抗(65a〜65c)と を備えていることを特徴とする再生イコライザ回路。
1. In order to frequency-compensate a signal obtained by relative scanning motion between a magnetic recording medium and a reproducing head, a mirror integration operation is performed in a low frequency band and a differential operation is performed in a high frequency band. A reproduction signal equalizer circuit, one end of which is connected to a reproduction signal input terminal (55) for inputting a signal obtained from the reproduction head, an operational amplifier (58), and a reproduction signal input terminal (55). Input capacitor (56), the other end of the input capacitor (56) and the operational amplifier (5
8) A first input resistor (57) connected to one of the input terminals, and a first input resistor (57) connected in parallel to the first input resistor (57) via a second input resistor (59). Between the equalizer characteristic changing capacitors (60a to 60c), the means for connecting the other input terminal of the operational amplifier (58) to the ground, and the output terminal of the operational amplifier (58) and the one input terminal. A connected feedback resistor (64), a first feedback capacitor (62) connected between the output terminal of the operational amplifier (58) and the one input terminal, and a second feedback capacitor (62)
And a feedback circuit (63) in series, and equalizer characteristic changing resistors (65a to 65c) connected in parallel to the second feedback capacitor (63). .
JP62287126A 1987-11-13 1987-11-13 Reproduction equalizer circuit Expired - Fee Related JPH0816962B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62287126A JPH0816962B2 (en) 1987-11-13 1987-11-13 Reproduction equalizer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62287126A JPH0816962B2 (en) 1987-11-13 1987-11-13 Reproduction equalizer circuit

Publications (2)

Publication Number Publication Date
JPH01128204A JPH01128204A (en) 1989-05-19
JPH0816962B2 true JPH0816962B2 (en) 1996-02-21

Family

ID=17713407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62287126A Expired - Fee Related JPH0816962B2 (en) 1987-11-13 1987-11-13 Reproduction equalizer circuit

Country Status (1)

Country Link
JP (1) JPH0816962B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56111437U (en) * 1980-01-29 1981-08-28
JPS60180306U (en) * 1984-05-09 1985-11-30 三洋電機株式会社 Equalizer switching circuit for tape recorder

Also Published As

Publication number Publication date
JPH01128204A (en) 1989-05-19

Similar Documents

Publication Publication Date Title
US4638382A (en) Push-pull amplifier and method for operation, particularly recording amplifier for video tape recorders
US4314288A (en) Amplitude and phase equalizer
US4890170A (en) Waveform equalization circuit for a magnetic reproducing device
US4929908A (en) Gain controllable amplifier circuit
US4403201A (en) Bandpass filter circuit
US4500932A (en) Signal processing circuit
US6052001A (en) Method and circuit for varying transconductance and variable bandwidth filter and variable gain amplifier using the same
JPH0816962B2 (en) Reproduction equalizer circuit
JPH08274583A (en) Booster equalizer circuit
JP2658102B2 (en) Frequency characteristic adjustment circuit
JPH0212740Y2 (en)
JPH0248965Y2 (en)
JPS644363B2 (en)
JPS623931Y2 (en)
JPS6123856Y2 (en)
JPS5822259Y2 (en) Negative feedback amplifier circuit for magnetic recording and reproducing equipment
JP2844653B2 (en) Signal processing device
JP2661686B2 (en) Loop gain control device
JPS6230325Y2 (en)
KR890002048Y1 (en) Frequency selecting circuit
JPH08263939A (en) Magnetic recording signal reproducing device
JPS59107418A (en) Magnetic recording and reproducing device
JPH08162902A (en) Waveform equalization device
JPS6411165B2 (en)
JPH056249B2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees