JPH0816508A - Information data sending device - Google Patents

Information data sending device

Info

Publication number
JPH0816508A
JPH0816508A JP14440494A JP14440494A JPH0816508A JP H0816508 A JPH0816508 A JP H0816508A JP 14440494 A JP14440494 A JP 14440494A JP 14440494 A JP14440494 A JP 14440494A JP H0816508 A JPH0816508 A JP H0816508A
Authority
JP
Japan
Prior art keywords
data
communication control
external storage
storage device
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP14440494A
Other languages
Japanese (ja)
Inventor
Yasumasa Kodama
安正 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14440494A priority Critical patent/JPH0816508A/en
Publication of JPH0816508A publication Critical patent/JPH0816508A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To increase the file transfer speed. CONSTITUTION:Plural AV file data are stored in a HDD 1. AV file data supplied from the HDD 1 is inputted to and outputted from a buffer memory 4 through a HDD interface 2 by the control or a buffer controller 5. A communication control circuit 6 performs the communication control to output AV file data outputted from the buffer memory 4 to a network 7. A CPU 8 indicates data read from the HDD 1 ana the start or communication control of the communication control circuit 6. Since the HDD interface 2, the buffer memory 4, and the communication control circuit 6 are connected by data transmission lines 3a and 3b only for data transmission, data is directly transferred independently of the speed of a CPU bus 10 as the common bus for control and data and the access speed of a RAM 9.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えば映像・オーディ
オデータからなるデータファイルを通信回線を介して要
求者に配給するような情報データ送出装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information data transmitting apparatus for distributing a data file consisting of video / audio data to a requester via a communication line.

【0002】[0002]

【従来の技術】近年、例えばAV(オーディオ・ビジュ
アル)ライブラリーとして蓄えている大量の映像データ
ファイルを通信回線を利用して複数の要求者に配給する
ことが行われている。この場合、AVデータファイルを
記憶しておくのは、ハードディスクドライブ(以下、H
DDという。)や光磁気(以下、MOという。)ディス
クドライブである。
2. Description of the Related Art In recent years, for example, a large amount of video data files stored as an AV (audio / visual) library are distributed to a plurality of requesters using a communication line. In this case, the AV data file is stored in the hard disk drive (hereinafter referred to as H
It is called DD. ) And magneto-optical (hereinafter referred to as MO) disk drives.

【0003】ここで、これらHDD等からAVデータフ
ァイルを読み出し、該読み出したAVデータファイルを
制御して複数の要求者に通信回線を介して配給するに
は、AV情報データ送出装置を用いていた。この従来の
AV情報データ送出装置は、図5に示すように、通常の
コンピュータ用制御回路と同様の構成である場合が多
い。以下、この図5に示した従来の情報データ送出装置
を図6を参照しながら説明する。
Here, an AV information data sending device is used to read an AV data file from the HDD or the like, control the read AV data file, and distribute the AV data file to a plurality of requesters via a communication line. . As shown in FIG. 5, this conventional AV information data transmission device often has the same configuration as a normal computer control circuit. Hereinafter, the conventional information data transmitting apparatus shown in FIG. 5 will be described with reference to FIG.

【0004】この図5に示した従来のAV情報データ送
出装置は、外部記憶装置である例えばHDD51に記憶
されたAVデータファイルを例えば光ファイバを用いた
大規模ネットワークや同軸ケーブルを用いた中規模ネッ
トワークのようなネットワーク56に出力する。そのた
めに、先ず、中央演算処理装置(Central ProcessingUn
it:以下、CPUという。)57が図6の命令フェッチ
(ステップS11)後にステップS12に示すようHD
D51にデータ読み出しコマンドを供給する。HDD5
1は、このデータ読み出しコマンドを外部記憶装置制御
回路である例えばスモール・コンピュータ・システム・
インターフェース(Small computer Systems Interfac
e:以下、SCSIという。)のようなHDDインター
フェース52を介して受け取り、該データ読み出しコマ
ンドに従ってデータをHDDインターフェース52に入
力する。
The conventional AV information data transmitting device shown in FIG. 5 is a medium-scale device using an AV data file stored in an external storage device, for example, an HDD 51, for example, a large-scale network using an optical fiber or a coaxial cable. Output to a network 56 such as a network. For that purpose, first, the central processing unit (Central Processing Un
it: Hereinafter referred to as CPU. ) 57 is HD as shown in step S12 after the instruction fetch of FIG. 6 (step S11).
A data read command is supplied to D51. HDD5
Reference numeral 1 denotes an external storage device control circuit for transmitting this data read command, such as a small computer system.
Interface (Small computer Systems Interfac
e: Hereinafter referred to as SCSI. 2) and inputs data to the HDD interface 52 according to the data read command.

【0005】HDDインターフェース52は、図5に破
線で示した制御線を用いて、ダイレクト・メモリ・アク
セス(Direct Memory Access:以下DMAという。)コ
ントローラ53にデータ転送要求信号を出力する。そし
て、DMAコントローラ53は、CPU57に制御線を
用いてCPUバス58を使用したい旨のバス使用要求信
号を出力する。
The HDD interface 52 outputs a data transfer request signal to a direct memory access (DMA) controller 53 using a control line shown by a broken line in FIG. Then, the DMA controller 53 outputs a bus use request signal indicating that the CPU bus 58 is to be used to the CPU 57 by using the control line.

【0006】CPU57は、DMAコントローラ53か
らのバス使用要求信号を受け取り、バス使用を許可し、
HDDインターフェース52からランダム・アクセス・
メモリ(以下、RAMという。)54に読み出しデータ
を転送させる。そして、CPU57は、HDD51によ
りステップS13に示すようにデータ読み出し終了を知
らされる。
The CPU 57 receives the bus use request signal from the DMA controller 53, permits the bus use,
Random access from HDD interface 52
The read data is transferred to the memory (hereinafter referred to as RAM) 54. Then, the CPU 57 is informed by the HDD 51 of the end of data reading as shown in step S13.

【0007】次に、CPU57はステップS14に示す
ように、ネットワーク56への通信を制御する通信制御
回路55に、RAM54からDMAデータとして供給さ
れる読み出しデータをネットワーク56に出力せよとい
うデータ出力コマンドを供給する。このとき、通信制御
回路55は、DMAコントローラ53に制御線を介して
読み出しデータの転送要求信号を出力する。そして、D
MAコントローラ53は、CPU57に制御線を介して
バス使用要求信号を出力する。
Next, as shown in step S14, the CPU 57 issues a data output command to the communication control circuit 55 for controlling the communication to the network 56 to output the read data supplied as the DMA data from the RAM 54 to the network 56. Supply. At this time, the communication control circuit 55 outputs a read data transfer request signal to the DMA controller 53 via the control line. And D
The MA controller 53 outputs a bus use request signal to the CPU 57 via the control line.

【0008】このため、CPU57は、CPUバスの使
用を許可し、RAM54から読み出しデータを通信制御
回路55に出力させる。そして、通信制御回路55は、
ネットワーク56に読み出しデータを出力する。読み出
し出力が終了すると、データ出力終了の情報がステップ
S15のようにCPU57に供給される。
Therefore, the CPU 57 permits the use of the CPU bus and causes the read data from the RAM 54 to be output to the communication control circuit 55. Then, the communication control circuit 55
The read data is output to the network 56. When the read output is completed, the information of data output completion is supplied to the CPU 57 as in step S15.

【0009】[0009]

【発明が解決しようとする課題】ところで、このような
手順でAVデータがHDD51からネットワーク56に
出力されるが、その間もCPU57のプログラムは、R
AM54上に置かれているので、RAM54は図6に示
すように3回アクセスされることになる。
By the way, the AV data is output from the HDD 51 to the network 56 by such a procedure, while the program of the CPU 57 is R
Since it is placed on the AM 54, the RAM 54 will be accessed three times as shown in FIG.

【0010】このようなRAM54でのデータパスは、
データ転送スピードの高速化を妨げてしまっていた。言
い換えると、データ転送スピードを上げるためにはRA
M54のスピードを上げる必要がありCPUバス58の
スピードを上げる必要があるためである。
The data path in the RAM 54 is
It hindered the increase of data transfer speed. In other words, to increase the data transfer speed, RA
This is because it is necessary to increase the speed of the M54 and the speed of the CPU bus 58.

【0011】このために、CPUバス58のスピードを
上げることが考えられた。しかし、情報データ送出装置
において、CPUバス58の速度を上げることは、該情
報データ送出装置が演算処理の高速化を不要とし、デー
タの高速転送を必要としているだけなので、アンバラン
スになってしまい不要である。
For this reason, it has been considered to increase the speed of the CPU bus 58. However, in the information data transmitting apparatus, increasing the speed of the CPU bus 58 does not need to speed up the arithmetic processing of the information data transmitting apparatus and only requires high-speed transfer of data, which is unbalanced. It is unnecessary.

【0012】本発明は、上述した実情に鑑みてなされた
ものであり、制御及びデータ用の共通バスであるCPU
バスのスピードやRAMのアクセススピードとは無関係
にファイル転送スピードを上げることができ、かつ外部
記憶装置制御手段や通信制御手段等の制御対象が増えて
も初期設定やコマンド出力といった処理だけをCPUに
行わせればよく、CPUリソースを有効に使用できるデ
ータ送出装置の提供を目的とする。
The present invention has been made in view of the above situation, and is a CPU which is a common bus for control and data.
The file transfer speed can be increased independently of the bus speed and RAM access speed, and even if the number of control objects such as external storage device control means and communication control means increases, only the initial setting and command output processing is performed by the CPU. The purpose is to provide a data transmission device that can effectively use CPU resources.

【0013】[0013]

【課題を解決するための手段】本発明に係る情報データ
送出装置は、通信回線を介し情報データを送出する情報
データ送出装置において、複数のファイルデータを記憶
している外部記憶装置と、上記外部記憶装置を制御する
外部記憶装置制御手段と、上記外部記憶装置制御手段を
介し上記外部記憶装置から供給されるデータを入出力す
る入出力手段と、上記入出力手段から出力されたデータ
を上記通信回線に出力するための通信制御を行う通信制
御手段と、上記外部記憶装置からのデータの読み出しと
上記通信制御回路の通信制御の開始を指示すると共に、
制御及びデータ用の共通バス、いわゆるCPUバスを介
して上記各部と接続される中央制御手段、いわゆるCP
Uとを有し、上記外部記憶装置制御手段、上記入出力手
段及び上記通信制御手段をデータ伝送専用のデータ伝送
路で結び、直接データ転送を行うことにより上記課題を
解決する。
An information data transmitting device according to the present invention is an information data transmitting device for transmitting information data via a communication line, and an external storage device storing a plurality of file data, and the external device described above. External storage device control means for controlling the storage device, input / output means for inputting / outputting data supplied from the external storage device via the external storage device control means, and communication of data output from the input / output means Communication control means for performing communication control for outputting to the line, reading data from the external storage device, and instructing start of communication control of the communication control circuit,
Central control means, so-called CP, connected to the above-mentioned respective parts via a common bus for control and data, so-called CPU bus
The above problem is solved by connecting the external storage device control means, the input / output means, and the communication control means with a U via a data transmission path dedicated to data transmission and performing direct data transfer.

【0014】この場合、上記入出力手段に入出力される
データのアドレスは、入出力コントローラによって制御
される。
In this case, the address of the data input / output to / from the input / output means is controlled by the input / output controller.

【0015】また、上記通信制御手段が複数ある場合に
は、各通信制御手段へのデータの切り換えをデータ切り
換え手段に行わせるのが好ましい。
When there are a plurality of communication control means, it is preferable that the data switching means is caused to switch data to each communication control means.

【0016】さらに、上記外部記憶装置が複数ある場合
には、各外部記憶装置からのデータの切り換えをデータ
切り換え手段に行わせるのが好ましい。
Further, when there are a plurality of external storage devices, it is preferable that the data switching means is caused to switch the data from each external storage device.

【0017】[0017]

【作用】上記外部記憶装置制御手段、上記入出力手段及
び上記通信制御手段をデータ伝送専用のデータ伝送路で
結び、直接データ転送を行うので、制御及びデータ用の
共通バスであるCPUバスのスピードやRAMのアクセ
ススピードとは無関係にファイル転送スピードを上げる
ことができる。
Since the external storage device control means, the input / output means and the communication control means are connected by a data transmission path dedicated for data transmission and direct data transfer is performed, the speed of the CPU bus which is a common bus for control and data is connected. The file transfer speed can be increased regardless of the RAM access speed.

【0018】また、外部記憶装置、外部記憶装置制御手
段、通信回線、通信制御手段等が複数ある場合には、途
中に切り換え手段を設けるので、初期設定やコマンド出
力といった処理だけをCPUに行わせればよいので、C
PUリソースを有効に使用できる。
Also, when there are a plurality of external storage devices, external storage device control means, communication lines, communication control means, etc., a switching means is provided in the middle, so that the CPU is allowed to perform only processing such as initial setting and command output. I'm fine, so C
PU resources can be used effectively.

【0019】[0019]

【実施例】以下、本発明に係る情報データ送出装置の実
施例を図面を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an information data transmitting apparatus according to the present invention will be described below with reference to the drawings.

【0020】この実施例は、AV(オーディオ・ビジュ
アル)ライブラリーとして蓄えている大量のAVデータ
ファイルを通信回線を利用して複数の要求者に配給する
ようなAV情報データ送出装置である。
This embodiment is an AV information data transmitting apparatus for distributing a large amount of AV data files stored as an AV (audio / visual) library to a plurality of requesters using a communication line.

【0021】このAV情報データ送出装置の概略構成を
図1に示す。このAV情報データ送出装置は、複数のA
Vファイルデータを記憶している例えばハードディスク
装置(以下、HDDという。)1と、このHDD1を制
御するHDDインターフェース2と、このHDDインタ
ーフェース2を介しHDD1から供給されるAVファイ
ルデータをバッファコントローラ5の制御に応じて入出
力するバッファメモリ4と、このバッファメモリ4から
出力されたAVファイルデータをネットワーク7に出力
するための通信制御を行う通信制御回路6と、HDD1
からのデータ読み出しと通信制御回路6の通信制御の開
始を指示すると共に、制御及びデータ用のCPUバス1
0を介して、HDD1、HDDインターフェース2、バ
ッファメモリ4及び通信制御回路6と接続される中央演
算処理装置(Central Processing Unit:以下、CPU
という。)8とを有してなる。また、このCPU8は、
CPUバス10を介して、HDD1に記憶されたプログ
ラムを格納するランダム・アクセス・メモリ(以下、R
AMという。)9とも接続される。
FIG. 1 shows a schematic configuration of this AV information data transmission device. This AV information data transmission device is provided with a plurality of A
For example, a hard disk device (hereinafter, referred to as HDD) 1 that stores V file data, an HDD interface 2 that controls the HDD 1, and AV file data supplied from the HDD 1 via the HDD interface 2 in a buffer controller 5 A buffer memory 4 that inputs and outputs according to control, a communication control circuit 6 that performs communication control for outputting the AV file data output from the buffer memory 4 to the network 7, and an HDD 1
The CPU bus 1 for control and data is instructed to read data from the memory and start communication control of the communication control circuit 6.
Central processing unit (hereinafter, referred to as CPU) connected to the HDD 1, the HDD interface 2, the buffer memory 4, and the communication control circuit 6 via 0.
Say. ) 8 and. Also, this CPU 8
Via the CPU bus 10, a random access memory (hereinafter, R) for storing the programs stored in the HDD 1
It is called AM. ) 9 is also connected.

【0022】HDDインターフェース2は、HDD1を
制御するインターフェースであり、例えばスモール・コ
ンピュータ・システム・インターフェース(Small comp
uterSystems Interface:以下、SCSIという。)が
代表的である。
The HDD interface 2 is an interface for controlling the HDD 1, and is, for example, a small computer system interface (Small comp
uterSystems Interface: Hereinafter referred to as SCSI. ) Is typical.

【0023】ネットワーク7としては、例えば光ファイ
バを用いた大規模ネットワークや同軸ケーブルを用いた
中規模ネットワークが適用できる。よって、通信制御回
路6としても、これらネットワーク用のインターフェー
スが適用できる。
As the network 7, for example, a large-scale network using an optical fiber or a medium-scale network using a coaxial cable can be applied. Therefore, also as the communication control circuit 6, an interface for these networks can be applied.

【0024】次に、このAV情報データ送出装置で、H
DD1に記憶されているAVデータファイルをネットワ
ーク7に送出する場合の動作を図2を参照しながら説明
する。
Next, in this AV information data transmitting device, H
The operation of transmitting the AV data file stored in the DD1 to the network 7 will be described with reference to FIG.

【0025】先ず、CPU8は、ステップS1の命令フ
ェッチ時に、CPUバス10を用いてHDD1からプロ
グラムを読み出し、RAM9に書き込む。そして、この
AV情報データ送出装置は、RAM9のプログラムに従
って動作する。
First, the CPU 8 reads the program from the HDD 1 using the CPU bus 10 and writes it in the RAM 9 at the time of fetching the instruction in step S1. The AV information data transmitting device operates according to the program in the RAM 9.

【0026】ステップS1の命令フェッチ後、CPU8
はステップS2に示すようバッファメモリ4をデータ入
力用に設定する。次に、CPU8はステップS3に示す
通りHDD1にCPUバス10を用いてデータ読み出し
コマンドを供給する。HDD1は、このデータ読み出し
コマンドをHDDインターフェース2を介して受け取
り、該コマンドに従って上記データをHDDインターフ
ェース2に入力する。
After the instruction fetch in step S1, the CPU 8
Sets the buffer memory 4 for data input as shown in step S2. Next, the CPU 8 supplies a data read command to the HDD 1 using the CPU bus 10 as shown in step S3. The HDD 1 receives this data read command via the HDD interface 2 and inputs the above data to the HDD interface 2 in accordance with the command.

【0027】HDDインターフェース2は、データ伝送
路3aを用いたダイレクト・メモリ・アクセス(Direct
Memory Access:以下DMAという。)処理によりAV
データをバッファメモリ4にストアする。ここで、バッ
ファメモリ4に対するアドレス等の制御信号は、バッフ
ァコントローラ5から供給される。
The HDD interface 2 is a direct memory access (Direct) using the data transmission line 3a.
Memory Access: Hereinafter referred to as DMA. ) AV by processing
The data is stored in the buffer memory 4. Here, a control signal such as an address for the buffer memory 4 is supplied from the buffer controller 5.

【0028】CPU8は、HDD1からデータの読み出
しが終了したことを知らされる(ステップS4)と、ス
テップS5に示すようにバッファメモリ4をデータ出力
のために設定する。すると、バッファメモリ4は、デー
タ伝送路3bを用いバッファコントローラ5の制御によ
り通信制御回路6に読み出しデータを出力する。
When the CPU 8 is notified by the HDD 1 that the reading of data is completed (step S4), the CPU 8 sets the buffer memory 4 for data output as shown in step S5. Then, the buffer memory 4 outputs the read data to the communication control circuit 6 under the control of the buffer controller 5 using the data transmission path 3b.

【0029】次に、CPU8はステップS6に示すよう
に、通信制御回路6に、バッファメモリ4からDMAデ
ータとして供給される読み出しデータをネットワーク7
に出力せよというデータ出力コマンドを供給する。この
ため、通信制御回路6は、ネットワーク7に読み出しデ
ータを出力する。読み出し出力が終了すると、データ出
力終了の情報がステップS7のようにCPU8に供給さ
れる。
Next, the CPU 8 sends the read data supplied as DMA data from the buffer memory 4 to the network 7 to the communication control circuit 6, as shown in step S6.
Supply a data output command to output to. Therefore, the communication control circuit 6 outputs the read data to the network 7. When the read output is completed, the data output completion information is supplied to the CPU 8 as in step S7.

【0030】このようにして、AV情報データ送出装置
はHDD1に記憶されているAVデータファイルをネッ
トワーク7に出力する。ここで、CPUバス10が使わ
れているのは、ステップS1〜ステップS3、ステップ
S4〜ステップS6、ステップS7の処理が行われてい
る期間だけであり、T1及びT2の期間は使われていな
い。このため、CPU8は、他のタスクを処理できる。
すなわち、T1及びT2の期間のデータ処理は、CPU8
とは独立に、各インターフェースや、各コントローラが
行うので、CPU8やRAM9にはそれほど高速性が要
求されない。
In this way, the AV information data transmission device outputs the AV data file stored in the HDD 1 to the network 7. Here, the CPU bus 10 is used only during the period in which the processes of step S1 to step S3, step S4 to step S6, and step S7 are performed, and the period of T 1 and T 2 is not used. Not not. Therefore, the CPU 8 can process other tasks.
That is, the data processing during the period of T 1 and T 2 is performed by the CPU 8
Since each interface and each controller perform this independently of the above, the CPU 8 and the RAM 9 are not required to have high speed.

【0031】以上より、この実施例のAV情報データ送
出装置は、HDD1から読みだしたデータの転送に、C
PUバス10ではなく、データ伝送路3a及び3bを使
うように、バッファメモリ4をHDDインターフェース
2と通信制御回路6とで共有するので、CPUバスのス
ピードやRAMのアクセススピードとは、無関係にファ
イル転送スピードを上げることができる。
From the above, the AV information data transmitting apparatus of this embodiment is capable of transferring the data read from the HDD 1 to the C
Since the buffer memory 4 is shared by the HDD interface 2 and the communication control circuit 6 so that the data transmission paths 3a and 3b are used instead of the PU bus 10, the file is irrelevant regardless of the CPU bus speed or the RAM access speed. The transfer speed can be increased.

【0032】なお、本発明に係る情報データ送出装置
は、上記実施例にのみ限定されるものではない。例え
ば、ネットワークが複数で通信制御手段も複数有る場
合、各通信制御手段へのデータの供給は、切り換え手段
を用いて行うようにしてもよい。例えば、図3に示すよ
うに、2つの通信制御回路17及び21が設けられてい
る場合には、切り換え手段であるスイッチャ14によ
り、HDDインターフェース12からデータ伝送路13
aを介して供給される読み出しデータをデータ伝送路1
3b又はデータ伝送路13dを介してバッファメモリ1
5又はバッファメモリ19に切り換えて供給するように
してもよい。スイッチャ14を除く、各部は上記図1に
示した各部と同様であるのでここでは説明を省略する。
また、スイッチャ14により切り換えられた後のデータ
の処理は、上記図2を用いて説明した処理と同じである
のでここでは説明を省略する。
The information data transmitting apparatus according to the present invention is not limited to the above embodiment. For example, when there are a plurality of networks and a plurality of communication control means, the switching means may be used to supply data to each communication control means. For example, as shown in FIG. 3, when two communication control circuits 17 and 21 are provided, the switcher 14, which is a switching means, switches the HDD interface 12 to the data transmission line 13.
The read data supplied via the data transmission line 1
Buffer memory 1 via 3b or data transmission path 13d
5 or the buffer memory 19 may be switched and supplied. Except for the switcher 14, each part is the same as each part shown in FIG. 1, and therefore the description thereof is omitted here.
Further, the processing of the data after being switched by the switcher 14 is the same as the processing described using FIG. 2 above, and therefore the description thereof is omitted here.

【0033】さらに、本発明に係る情報データ送出装置
は、外部記憶装置が複数で外部記憶装置制御手段も複数
有り、さらにネットワークが複数で通信制御手段も複数
有る場合でも、切り換え手段を用いて各外部記憶装置制
御手段及び各通信制御手段を切り換えるようにすればよ
い。例えば、図4に示すように、2つのHDDインター
フェース32及び34が設けられ、2つの通信制御回路
39及び43が設けられている場合には、切り換え手段
であるスイッチャ36により、HDDインターフェース
32又はHDDインターフェース33からの読み出しデ
ータを切り換えて入力させ、バッファメモリ37又は4
1に切り換えて出力するようにすればよい。スイッチャ
36を除く、各部は上記図1に示した各部と同様である
のでここでは説明を省略する。また、スイッチャ36に
より切り換えられた後のデータの処理は、上記図2を用
いて説明した処理と同じであるのでここでは説明を省略
する。
Further, in the information data transmitting apparatus according to the present invention, even when there are a plurality of external storage devices and a plurality of external storage device control means, and also when there are a plurality of networks and a plurality of communication control means, the switching means is used. The external storage device control means and each communication control means may be switched. For example, as shown in FIG. 4, when the two HDD interfaces 32 and 34 are provided and the two communication control circuits 39 and 43 are provided, the switcher 36 that is a switching unit causes the HDD interface 32 or the HDD The read data from the interface 33 is switched and inputted, and the buffer memory 37 or 4
The output may be switched to 1. Except for the switcher 36, each part is the same as each part shown in FIG. 1, and therefore the description thereof is omitted here. Further, the processing of the data after being switched by the switcher 36 is the same as the processing described with reference to FIG.

【0034】以上、図3及び図4に示したように、外部
記憶装置、外部記憶装置制御手段、ネットワーク、通信
制御手段等が複数ある場合には、途中に切り換え手段で
あるスイッチャを設けることで並列処理が可能となり、
初期設定やコマンド出力といった処理だけをCPUに行
わせればよいので、CPUリソースを有効に使用でき
る。
As described above, as shown in FIGS. 3 and 4, when there are a plurality of external storage devices, external storage device control means, networks, communication control means, etc., a switcher as a switching means is provided in the middle. Parallel processing is possible,
Since it is only necessary for the CPU to perform processing such as initial setting and command output, CPU resources can be effectively used.

【0035】また、上記切り換え手段であるスイッチャ
は、バッファメモリと通信制御回路との間に配置しても
よい。
The switcher as the switching means may be arranged between the buffer memory and the communication control circuit.

【0036】また、外部記憶装置としては、光磁気(M
O)ディスク装置を用いもよい。
As the external storage device, a magneto-optical (M
O) A disk device may be used.

【0037】[0037]

【発明の効果】本発明に係る情報データ送出装置は、通
信回線を介し情報データを送出する情報データ送出装置
において、複数のファイルデータを記憶している外部記
憶装置と、上記外部記憶装置を制御する外部記憶装置制
御手段と、上記外部記憶装置制御手段を介し上記外部記
憶装置から供給されるデータを入出力する入出力手段
と、上記入出力手段から出力されたデータを上記通信回
線に出力するための通信制御を行う通信制御手段と、上
記外部記憶装置からのデータの読み出しと上記通信制御
回路の通信制御の開始を指示すると共に、制御及びデー
タ用の共通バスを介して上記各部と接続される中央制御
手段とを有し、上記外部記憶装置制御手段、上記入出力
手段及び上記通信制御手段をデータ伝送専用のデータ伝
送路で結び、直接データ転送を行うので、制御及びデー
タ用の共通バスであるCPUバスのスピードやRAMの
アクセススピードとは無関係にファイル転送スピードを
上げることができる。
The information data transmitting apparatus according to the present invention is an information data transmitting apparatus for transmitting information data via a communication line, and controls an external storage device storing a plurality of file data and the external storage device. External storage device control means, input / output means for inputting / outputting data supplied from the external storage device via the external storage device control means, and data output from the input / output means to the communication line. Communication control means for performing communication control for instructing to read data from the external storage device and instructing start of communication control of the communication control circuit, and being connected to each of the above parts via a common bus for control and data. The external storage device control means, the input / output means, and the communication control means are connected by a data transmission path dedicated to data transmission, and a direct control means is provided. Since the data transfer can be increased irrespective file transfer speed control, and the common bus of the CPU bus is the speed and RAM access speed data.

【0038】また、本発明に係る情報データ送出装置
は、複数の上記外部記録装置からのデータの切り換え
と、複数の上記通信制御手段へのデータの切り換えを行
うデータ切り換え手段を有するので、並列処理が可能と
なり、初期設定やコマンド出力といった処理だけをCP
Uに行わせればよく、CPUリソースを有効に使用でき
る。
Since the information data transmitting apparatus according to the present invention has the data switching means for switching the data from the plurality of external recording apparatuses and the data for the plurality of communication control means, the parallel processing is performed. It is possible to perform CP only for processing such as initial setting and command output.
It is sufficient for U to do so, and CPU resources can be effectively used.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例となるAV情報データ送出装置
の概略構成を示すブロック図である。
FIG. 1 is a block diagram showing a schematic configuration of an AV information data transmission device according to an embodiment of the present invention.

【図2】図1に示したAV情報データ送出装置の動作を
説明するための図である。
FIG. 2 is a diagram for explaining the operation of the AV information data transmission device shown in FIG.

【図3】通信制御回路を複数有した本発明の他の実施例
のAV情報データ送出装置の概略構成を示すブロック図
である。
FIG. 3 is a block diagram showing a schematic configuration of an AV information data transmitting device of another embodiment of the present invention having a plurality of communication control circuits.

【図4】外部記憶装置と通信制御回路を複数有した本発
明の他の実施例のAV情報データ送出装置の概略構成を
示すブロック図である。
FIG. 4 is a block diagram showing a schematic configuration of an AV information data transmission device of another embodiment of the present invention having a plurality of external storage devices and communication control circuits.

【図5】従来のAV情報データ送出装置の概略構成を示
すブロック図である。
FIG. 5 is a block diagram showing a schematic configuration of a conventional AV information data transmission device.

【図6】図5に示した従来のAV情報データ送出装置の
動作を説明するための図である。
FIG. 6 is a diagram for explaining the operation of the conventional AV information data transmission device shown in FIG.

【符号の説明】[Explanation of symbols]

1 ハードディスク装置 2 ハードディスク装置用インターフェース 3a、3b データ伝送路 4 バッファメモリ 5 バッファコントローラ 6 通信制御回路 7 ネットワーク 8 中央演算処理装置 9 ランダム・アクセス・メモリ 10 CPUバス 1 Hard Disk Drive 2 Hard Disk Drive Interface 3a, 3b Data Transmission Line 4 Buffer Memory 5 Buffer Controller 6 Communication Control Circuit 7 Network 8 Central Processing Unit 9 Random Access Memory 10 CPU Bus

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 通信回線を介し情報データを送出する情
報データ送出装置において、 複数のファイルデータを記憶している外部記憶装置と、 上記外部記憶装置を制御する外部記憶装置制御手段と、 上記外部記憶装置制御手段を介し上記外部記憶装置から
供給されるデータを入出力する入出力手段と、 上記入出力手段から出力されたデータを上記通信回線に
出力するための通信制御を行う通信制御手段と、 上記外部記憶装置からのデータの読み出しと上記通信制
御回路の通信制御の開始を指示すると共に、制御及びデ
ータ用の共通バスを介して上記各部と接続される中央制
御手段とを有し、 上記外部記憶装置制御手段、上記入出力手段及び上記通
信制御手段をデータ伝送専用のデータ伝送路で結び、直
接データ転送を行うことを特徴とする情報データ送出装
置。
1. An information data transmission device for transmitting information data via a communication line, comprising: an external storage device for storing a plurality of file data; external storage device control means for controlling the external storage device; Input / output means for inputting / outputting data supplied from the external storage device via the storage device control means, and communication control means for performing communication control for outputting the data output from the input / output means to the communication line. A central control means for instructing the reading of data from the external storage device and the start of communication control of the communication control circuit and being connected to the respective parts via a common bus for control and data, An external storage device control means, the input / output means, and the communication control means are connected by a data transmission path dedicated to data transmission to directly transfer data. Information data transmission device.
【請求項2】 上記入出力手段に入出力されるデータの
アドレスは、入出力コントローラによって制御されるこ
とを特徴とする請求項1記載の情報データ送出装置。
2. The information data transmitting device according to claim 1, wherein the address of the data input / output to / from the input / output means is controlled by an input / output controller.
【請求項3】 複数の上記通信制御手段へのデータの切
り換えを行うデータ切り換え手段を有することを特徴と
する請求項1記載の情報データ送出装置。
3. An information data transmitting apparatus according to claim 1, further comprising a data switching means for switching data to a plurality of said communication control means.
【請求項4】 複数の上記外部記憶装置からのデータの
切り換えを行うデータ切り換え手段を有することを特徴
とする請求項1記載の情報データ送出装置。
4. The information data transmitting device according to claim 1, further comprising a data switching means for switching data from a plurality of the external storage devices.
JP14440494A 1994-06-27 1994-06-27 Information data sending device Withdrawn JPH0816508A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14440494A JPH0816508A (en) 1994-06-27 1994-06-27 Information data sending device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14440494A JPH0816508A (en) 1994-06-27 1994-06-27 Information data sending device

Publications (1)

Publication Number Publication Date
JPH0816508A true JPH0816508A (en) 1996-01-19

Family

ID=15361390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14440494A Withdrawn JPH0816508A (en) 1994-06-27 1994-06-27 Information data sending device

Country Status (1)

Country Link
JP (1) JPH0816508A (en)

Similar Documents

Publication Publication Date Title
JP4786255B2 (en) Storage system and storage control method
KR19980024866A (en) Method and structure for automatically switching multiple contexts etc. in the storage subsystem target device
JP2845162B2 (en) Data transfer device
EP0844566B1 (en) Interface apparatus for adapting data width to system bus width
US4839793A (en) Multiple computer interface
KR100285637B1 (en) Method and structure for independent disk and host trans fers in a storage subsystem target device
JPH0816508A (en) Information data sending device
KR920007949B1 (en) Peripheral controller
JPH10326154A (en) Array controller and data server
JP3288158B2 (en) Channel control method
JPH0769882B2 (en) Input / output control system having cross-call function and dynamic configuration change method in the system
JP3184406B2 (en) Disk array device
JPH11184827A (en) Master and slave device
JP2752834B2 (en) Data transfer device
JPH02144718A (en) Control system for dual port interface
JP2803270B2 (en) SCSI host adapter circuit
JPH06149728A (en) I/o bus extension device and its control method
JPH0934736A (en) Operation switching controller
JPH02299014A (en) Data copying/comparing system
JPH06259374A (en) Input/output bus controller
JPH06214882A (en) Compound information processor
JPH01211076A (en) File controller
JPH07141285A (en) Data transfer control unit
JPH08297916A (en) Data recording device
JPH0683752A (en) Composite storage device connected to host device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010904